CN112259578B - 阵列基板 - Google Patents

阵列基板 Download PDF

Info

Publication number
CN112259578B
CN112259578B CN202011073383.7A CN202011073383A CN112259578B CN 112259578 B CN112259578 B CN 112259578B CN 202011073383 A CN202011073383 A CN 202011073383A CN 112259578 B CN112259578 B CN 112259578B
Authority
CN
China
Prior art keywords
insulating layer
peripheral
opening
array substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011073383.7A
Other languages
English (en)
Other versions
CN112259578A (zh
Inventor
徐明樟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN112259578A publication Critical patent/CN112259578A/zh
Application granted granted Critical
Publication of CN112259578B publication Critical patent/CN112259578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

一种阵列基板，包括基底、多个导电结构、周边走线、第一绝缘层及第二绝缘层。基底具有工作区和工作区外的周边区。多个导电结构阵列排列于基底的工作区上。周边走线设置于基底的周边区上，且电性连接至多个导电结构的至少一者。第一绝缘层具有一开口，其中周边走线设置于开口中或设置于第一绝缘层上及开口旁，且定义开口的第一绝缘层的侧壁与周边走线之间存在一间隙。第二绝缘层设置于第一绝缘层和周边走线上，且填入间隙。

Description

阵列基板
技术领域
本发明是有关于一种阵列基板。
背景技术
在近期，随着可折叠式电子装置(例如：可折叠手机)的发展，柔性显示面板及/或柔性触控面板的开发再度被重视。
在柔性显示面板及/或柔性触控面板的制作过程中，需将柔性显示面板及/或柔性触控面板自母板中切割出来。一般而言，可使用激光切割。然而，使用激光切割出柔性显示面板及/或柔性触控面板时，激光会将柔性显示面板的周边走线及/或柔性触控面板的周边走线熔融在一起，导致短路，进而影响柔性显示面板及/或柔性触控面板的制造良率。
发明内容
本发明提供一种阵列基板，有助于提高制造良率。
本发明的阵列基板，包括基底、多个导电结构、周边走线、第一绝缘层及第二绝缘层。基底具有工作区和工作区外的周边区。多个导电结构阵列排列于基底的工作区上。周边走线设置于基底的周边区上，且电性连接至多个导电结构的至少一者。第一绝缘层具有一开口，其中周边走线设置于开口中或设置于第一绝缘层上及开口旁，且定义开口的第一绝缘层的侧壁与周边走线之间存在一间隙。第二绝缘层设置于第一绝缘层和周边走线上，且填入间隙。
在本发明的一实施例中，上述的周边走线具有位于第一绝缘层的开口中的边缘，且周边走线的边缘与基底的边缘实质上切齐。
在本发明的一实施例中，上述的第一绝缘层的熔点大于周边走线的熔点。
在本发明的一实施例中，上述的第一绝缘层的熔点大于第二绝缘层的熔点。
在本发明的一实施例中，上述的第一绝缘层的侧壁的高度大于周边走线的厚度。
在本发明的一实施例中，上述的阵列基板更包括第三绝缘层及第四绝缘层。第三绝缘层设置于基底上且具有开口，其中第一绝缘层设置于第三绝缘层上，且第一绝缘层的开口重叠于第三绝缘层的开口。第四绝缘层设置于第三绝缘层的开口中，其中周边走线设置于第四绝缘层上。
在本发明的一实施例中，上述的第四绝缘层的熔点小于第三绝缘层的熔点。
在本发明的一实施例中，上述的第四绝缘层的熔点小于第一绝缘层的熔点。
在本发明的一实施例中，上述的阵列基板更包括第三绝缘层。第三绝缘层设置于基底上，且具有一孔洞，其中第一绝缘层设置于第三绝缘层上，第一绝缘层的开口重叠于第三绝缘层的孔洞，周边走线的一部分设置于第三绝缘层上，且周边走线的另一部分填入第三绝缘层的孔洞。
在本发明的一实施例中，上述的多个导电结构包括多个像素结构，每一像素结构具有晶体管和电性连接至晶体管的电极，第一绝缘层设置于晶体管上，晶体管具有控制端、第一端和第二端，且周边走线与控制端属于同一膜层。
在本发明的一实施例中，上述的多个导电结构包括多个像素结构，每一像素结构具有晶体管及电性连接至晶体管的电极，第一绝缘层设置于晶体管上，晶体管具有控制端、第一端和第二端，且周边走线与第一端属于同一膜层。
在本发明的一实施例中，上述的多个导电结构包括多个触控感测电极。
在本发明的一实施例中，上述的阵列基板更包括膜材。膜材设置于第二绝缘层上，其中膜材具有一凹陷，且膜材的凹陷重叠于第一绝缘层的开口。
在本发明的一实施例中，上述的阵列基板更包括膜材，设置于第二绝缘层上。膜材具有第一部及第二部，膜材的第一部重叠于第一绝缘层的开口，膜材的第二部重叠于第一绝缘层的实体部，且膜材的第一部的厚度小于膜材的第二部的厚度。
在本发明的一实施例中，上述的阵列基板更包括膜材以及遮光图案层。遮光图案层设置于膜材上，且位于膜材与第二绝缘层之间，其中遮光图案层具有一凹陷，且遮光图案层的凹陷重叠于第一绝缘层的开口。
在本发明的一实施例中，上述的阵列基板更包括膜材以及遮光图案层。遮光图案层设置于膜材上，且位于膜材与第二绝缘层之间，其中遮光图案层具有第一部及第二部，遮光图案层的第一部重叠于第一绝缘层的开口，遮光图案层的第二部重叠于第一绝缘层的实体部，且遮光图案层的第一部的厚度小于遮光图案层的第二部的厚度。
在本发明的一实施例中，上述的膜材具有第一部及第二部，膜材的第一部重叠于遮光图案层的第一部，膜材的第二部重叠于遮光图案层的第二部，且膜材的第一部的厚度大于膜材的第二部的厚度。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为本发明一实施例的电子装置10的上视示意图。
图2为本发明一实施例的第一阵列基板AR的一个像素结构PX的等效电路示意图。
图3为本发明一实施例的电子装置10的剖面示意图。
图4为本发明一实施例的电子装置10的剖面示意图。
图5为本发明一实施例的电子装置10的剖面示意图。
图6为本发明一实施例的电子装置10A的剖面示意图。
图7为本发明一实施例的电子装置10B的剖面示意图。
图8为本发明一实施例的电子装置10C的剖面示意图。
图9为本发明一实施例的电子装置10D的剖面示意图。
图10为本发明一实施例的电子装置10E的剖面示意图。
图11为本发明一实施例的电子装置10F的剖面示意图。
图12为本发明一实施例的电子装置10G的剖面示意图。
图13为本发明一实施例的电子装置10H的上视示意图。
图14为本发明一实施例的电子装置10H的剖面示意图。
图15为本发明一实施例的电子装置10H的剖面示意图。
其中，附图标记：
10、10A、10B、10C、10D、10E、10F、10G、10H:电子装置
110、210:基底
110e1、110e2:边缘
110a、210a:工作区
110b、210b:周边区
120、130、135、140、145、150、160、180、220、230、240、250、260:绝缘层
122、132、140a、142、150a、150b、220a、220b、240a、240b、250a、250b:开口
124、134、144:孔洞
150s1、150s2、240s1、250s1、220s2:侧壁
150k1、150k2、250k1、250k2:实体部
170:第一电极
182:像素开口
192:有机发光层
193:遮光图案层
194:第二电极
196:膜材
193a、196a:凹陷
198:光学胶
193-1、196-1:第一部
193-2、196-2:第二部
300:填料
A-A’、B-B’、C-C’、D-D’、E-E’:剖线
AR:第一阵列基板
A1、A2:厚度
B1、B2、D1、D2:厚度
b:宽度
Cs:电容
C1、C2:预定切割道
GOA:整合型栅极驱动电路
g1、g2、g3、g4、g5:间隙
H1、H2:高度
L1:第一周边走线
Ll-1:一部分
L1-2:另一部分
L1e、L2e:边缘
L2:第二周边走线
L3:第三周边走线
L4:第四周边走线
OLED:有机发光二极体元件
PX:像素结构
P1:第一测试接垫
P2:第二测试接垫
P3:第三测试接垫
P4:第四测试接垫
SL1:第一信号线
SL2:第二信号线
ST1、ST2、ST3、ST4、ST5、ST6、ST7、ST8:叠构
S:间距
T1:第一晶体管
T1a、T2a:第一端
T1b、T2b:第二端
T1c、T2c:控制端
T2:第二晶体管
TP:第二阵列基板
Tx、Rx:触控感测电极
VDD、VSS:电压
W:线宽
x:第一方向
y:第二方向
z:方向
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可以是两元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
下面结合附图对本发明的结构原理和工作原理作具体的描述：
图1为本发明一实施例的电子装置10的上视示意图。
图2为本发明一实施例的第一阵列基板AR的一个像素结构PX的等效电路示意图。
图3为本发明一实施例的电子装置10的剖面示意图。图3对应图1的剖线A-A’。
图4为本发明一实施例的电子装置10的剖面示意图。图4对应图1的剖线B-B’。
图5为本发明一实施例的电子装置10的剖面示意图。图5对应图1的剖线C-C’。
图1省略图3、图4及图5的绝缘层120、绝缘层130、绝缘层140、绝缘层150、绝缘层160、绝缘层180、膜材196及光学胶198等构件。
请参照图1及图5，电子装置10包括第一阵列基板AR。请参照图1，第一阵列基板AR包括基底110。基底110具有工作区110a及工作区110a外的周边区110b。在本实施例中，第一阵列基板AR的基底110是柔性基底，但本发明不以此为限。举例而言，柔性基底的材质可选用有机聚合物，例如：聚酰亚胺(polyimide，PI)、聚萘二甲酸乙醇酯(polyethylenenaphthalate，PEN)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚碳酸酯(polycarbonates，PC)、聚醚砜(polyether sulfone，PES)或聚芳基酸酯(polyarylate)、其它合适的材料、或前述至少两种材料的组合。
请参照图1、图2及图3，第一阵列基板AR包括多个导电结构，阵列排列基底110的工作区110a上。在本实施例中，第一阵列基板AR的多个导电结构包括像素结构PX。也就是说，在本实施例中，第一阵列基板AR可以是一像素阵列基板，而电子装置10可以是一显示装置。
请参照图1、图2及图3，举例而言，在本实施例中，每一像素结构PX包括一第一晶体管T1、一第二晶体管T2、一电容Cs及一有机发光二极体元件OLED，其中第一晶体管T1的第一端T1a电性连接至第一信号线SL1(例如：数据线)，第一晶体管T1的控制端T1c电性连接至第二信号线SL2(例如：扫描线)，第一晶体管T1的第二端T1b电性连接至第二晶体管T2的控制端T2c，第二晶体管T2的第一端T2a电性连接至用以提供电压VDD的电源线(图未示)，电容Cs电性连接于第一晶体管T1的第二端T1b及第二晶体管T2的第一端T2a，有机发光二极体元件OLED具有第一电极170、设置于第一电极170上的有机发光层192以及设置于有机发光层192上的第二电极194，第二晶体管T2的第二端T2b电性连接至有机发光二极体元件OLED的第一电极170，而有机发光二极体元件OLED的第二电极194电性连接至用以提供电压VSS的共通线(图未示)。但本发明不限于此，在其它实施例中，像素结构PX也可以是其它形式。
请参照图3，在本实施例中，第一阵列基板AR还包括设置于基底110上的绝缘层120；绝缘层120又称缓冲层(buffer layer；BL)。在本实施例中，绝缘层120例如是无机绝缘层。
在本实施例中，第一阵列基板AR还包括设置于第二晶体管T2的控制端T2c与半导体图案T2d之间的绝缘层130；绝缘层130又称栅绝缘层(gate insulating layer；GI)。在本实施例中，绝缘层130例如是无机绝缘层。
在本实施例中，第一阵列基板AR还包括设置于绝缘层130及第二晶体管T2的控制端T2c上的绝缘层140；绝缘层140又称层间介电层(interlayer dielectrics；ILD)。在本实施例中，绝缘层140例如是无机绝缘层。
在本实施例中，第一阵列基板AR还包括设置于绝缘层140、第二晶体管T2的第一端T2a及第二端T2b上的绝缘层150；绝缘层150又称阻障保护层(barrier protectionlayer)。在本实施例中，绝缘层150例如是无机绝缘层。
在本实施例中，第一阵列基板AR还包括设置于绝缘层150上的绝缘层160；有机发光二极体元件OLED的第一电极170设置于绝缘层160上，绝缘层160又称平坦层(planarization layer；PL)。在本实施例中，绝缘层160例如是有机绝缘层。
在本实施例中，第一阵列基板AR还包括设置于绝缘层160及有机发光二极体元件OLED的第一电极170上的绝缘层180；绝缘层180具有供有机发光层192填入的像素开口182，绝缘层180又称像素定义层(pixel definition layer；PDL)。在本实施例中，绝缘层180例如是有机绝缘层。
无机绝缘层的熔点高于有机绝缘层的熔点。举例而言，在本实施例中，无机绝缘层的熔点约在1710℃～1900℃，有机绝缘层的熔点约250℃，但本发明不以此为限。在本实施例中，无机绝缘层的材料例如是氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少两种材料的堆叠层，但本发明不以此为限。在本实施例中，有机绝缘层的材料例如是聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料，但本发明不以此为限。
请参照图1及图2，第一阵列基板AR还包括多条第一周边走线L1。多条第一周边走线L1设置于基底110的周边区110b上，且每一条第一周边走线L1电性连接到至少一个导电结构(例如但不限于：像素结构PX)。
举例而言，在本实施例中，多个像素结构PX分别电性连接至多条第一信号线SL1，多条第一信号线SL1分别电性连接至设置在周边区110b的多个驱动芯片接垫(图未示)，所述多个驱动芯片接垫分别电性连接至多条第一周边走线L1，而多条第一周边走线L1分别电性连接至多个第一测试接垫P1。简言之，在本实施例中，第一周边走线L1例如是电性连接至第一信号线SL1的测试线。然而，本发明不限于此，在其它实施例中，第一周边走线L1也可以是电性连接至上述电源线、上述共通线或其它导线的测试线。
在本实施例中，第一周边走线L1可使用金属材料、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它导电材料、或上述至少两者的堆叠层。举例而言，在本实施例中，第一周边走线L1可使用钛(Ti)/铝(Al)/钛(Ti)的堆叠层，第一周边走线L1的熔点约在660℃～1668℃，但本发明不以此为限。
请参照图1及图4，值得注意的是，第一阵列基板AR的绝缘层150具有开口150a。第一周边走线L1设置于绝缘层150的开口150a中。定义开口150a的绝缘层150的侧壁150s1与第一周边走线L1之间存在一间隙g1。绝缘层160设置于绝缘层150和第一周边走线L1上，且填入间隙g1。
须说明的是，图1示出尚未被切割的电子装置10，图1的电子装置10沿着预定切割道C1被切割。在本实施例中，可利用激光来切割电子装置10。预定切割道C1与多条第一周边走线L1交错，利用激光沿预定切割道C1切割电子装置10时，位于预定切割道C1上的每一条第一周边走线L1的一部分会被激光熔融。值得注意的是，由于第一周边走线L1的与预定切割道C1交错的一部分设置于绝缘层150的开口150a中，且定义开口150a的绝缘层150的侧壁150s1与第一周边走线L1之间存在间隙g1，因此，在切割过程中，被熔融的第一周边走线L1的一部分会被绝缘层150的开口150a所限制，而不易与相邻的另一条第一周边走线L1熔融在一起，导致短路。
请参照图4，第一阵列基板AR包括位于预定切割道C1上且相邻的叠构ST1及叠构ST2，其中叠构ST1具有绝缘层150的实体部150k1，且叠构ST2具有与绝缘层150的开口150a重叠的部分第一周边走线L1及设置于间隙g1中的部分绝缘层160。在本实施例中，绝缘层150的熔点大于第一周边走线L1的熔点，绝缘层150的熔点大于绝缘层160的熔点，而叠构ST2整体的熔点小于叠构ST1整体的熔点。此外，叠构ST2也较叠构ST1软。请参照图1及图4，借此，在使用激光沿预定切割道C1切割电子装置10时(即激光熔融叠构ST1及叠构ST2时)，叠构ST2会较叠构ST1容易下沉。如此一来，叠构ST1会形成具有第一周边走线L1的叠构ST2的阻障，叠构ST2中的第一周边走线L1便更不容易与相邻的另一条第一周边走线L1熔融在一起而导致短路，电子装置10的制造良率得以进一步提升。
请参照图4，此外，在本实施例中，绝缘层150的侧壁150s1的高度H1可以选择性地大于第一周边走线L1的厚度A1。借此，利用激光沿预定切割道C1切割电子装置10时，被熔融的第一周边走线L1的一部分更不容易溢到绝缘层150的开口150a外，而不易与相邻的另一条第一周边走线L1熔融在一起，导致短路。
定义开口150a的绝缘层150的侧壁150s1与第一周边走线L1之间的间隙g1具有宽度b。在本实施例中，0.5μm≤b≤2μm，但本发明不以此为限。第一周边走线L1具有线宽W。在本实施例中，2μm≤W≤20μm，但本发明不以此为限。相邻的两条第一周边走线L1具有间距S。在本实施例中，1μm≤S≤5μm，但本发明不以此为限。
图1示出尚未被切割的电子装置10，图1的电子装置10被沿着预定切割道C1切割。图4为对应图1的剖线B-B’的电子装置10的剖面示意图，剖线B-B’在切割道C1上，因此，图4也可视为沿着预定切割道C1所切割出的电子装置10的侧视示意图。请参照图4，在电子装置10未被切割出前，多条第一周边走线L1与预定切割道C1交错，因此，在沿着预定切割道C1切割出电子装置10后，第一周边走线L1会具有位于绝缘层150的开口150a中的边缘L1e，且第一周边走线L1的边缘L1e会与基底110的边缘110e1实质上切齐。也就是说，在垂直于基底110的方向z上，具有第一周边走线L1的末端与基底110的边缘110e1实质上会重合。
请参照图1及图5，第一阵列基板AR还包括一第二周边走线L2。第二周边走线L2设置于基底110的周边区110b上，且第二周边走线L2电性连接到至少一个导电结构(例如但不限于：像素结构PX)。
请参照图1、图2及图5，在本实施例中，第一阵列基板AR可选择性地包括与第二信号线SL2电性连接的整合型栅极驱动电路(gate driver-on-array)GOA，而第二周边走线L2可电性连接至整合型栅极驱动电路GOA，但本发明不以此为限。在本实施例中，第二周边走线L2可电性连接至第二测试接垫P2，而第二周边走线L2可以是一测试线，但本发明不以此为限。
在本实施例中，第二周边走线L2可使用金属材料、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它导电材料、或上述至少两者的堆叠层。举例而言，在本实施例中，第二周边走线L2可使用钛(Ti)/铝(Al)/钛(Ti)的堆叠层，第二周边走线L2的熔点约在660℃～1668℃，但本发明不以此为限。
请参照图1及图5，值得注意的是，第一阵列基板AR的绝缘层150还具有开口150b。第二周边走线L2设置于绝缘层150的开口150b中。定义开口150b的绝缘层150的侧壁150s2与第二周边走线L2之间存在一间隙g2。绝缘层160设置于绝缘层150和第二周边走线L2上，且填入间隙g2。
须说明的是，图1示出尚未被切割的电子装置10，图1的电子装置10沿着预定切割道C2被切割。在本实施例中，可利用激光来切割电子装置10。预定切割道C2与第二周边走线L2交错，利用激光沿预定切割道C2切割电子装置10时，位于预定切割道C2上的第二周边走线L2的一部分会被激光熔融。值得注意的是，由于第二周边走线L2的与预定切割道C2交错的一部分设置于绝缘层150的开口150b中，且定义开口150b的绝缘层150的侧壁150s2与第二周边走线L2之间存在间隙g2，因此，在切割过程中，被熔融的第二周边走线L2的一部分会被绝缘层150的开口150b所限制，而不易与相邻的其它导电元件(图未示)熔融在一起，导致短路。
请参照图5，第一阵列基板AR包括位于预定切割道C2上且相邻的叠构ST3及叠构ST4，其中叠构ST3具有绝缘层150的实体部150k2，且叠构ST4具有与绝缘层150的开口150b重叠的第二周边走线L2及设置于间隙g2中的部分绝缘层160。在本实施例中，绝缘层150的熔点大于第二周边走线L2的熔点，绝缘层150的熔点大于绝缘层160的熔点，而叠构ST4整体的熔点较叠构ST3整体的熔点低。此外，叠构ST4较叠构ST3软。请参照图1及图5，借此，在使用激光沿预定切割道C2切割电子装置10时(即激光熔融叠构ST3及叠构ST4时)，叠构ST4会较叠构ST3下沉些。如此一来，叠构ST3会形成具有第二周边走线L2的叠构ST4的阻障，叠构ST4中的第二周边走线L2便更不容易与相邻的其它导电元件(图未示)熔融在一起而导致短路，电子装置10的制造良率得以进一步提升。
请参照图5，此外，在本实施例中，绝缘层150的侧壁150s2的高度H2可选择性地大于第二周边走线L2的厚度A2。借此，利用激光沿预定切割道C2切割电子装置10时，被熔融的第二周边走线L2的一部分更不易溢至绝缘层150的开口150b外，不易与相邻的其它导电元件(图未示)熔融在一起，导致短路。
图1示出尚未被切割的电子装置10，图1的电子装置10被沿着预定切割道C2切割。图5为对应图1的剖线C-C’的电子装置10的剖面示意图，剖线C-C’在切割道C2上，因此，图5也可视为沿着预定切割道C2所切割出的电子装置10的侧视示意图。请参照图5，在电子装置10未被切割出前，多条第二周边走线L2与预定切割道C2交错，因此，在沿着预定切割道C2切割出电子装置10后，第二周边走线L2会具有位于绝缘层150的开口150b中的边缘L2e，且第二周边走线L2的边缘L2e会与基底110的边缘110e2实质上切齐。也就是说，在垂直于基底110的方向z上，具有第二周边走线L2的末端与基底110的边缘110e2实质上会重合。
请参照图1及图5，在本实施例中，电子装置10还包括设置于第一阵列基板AR的绝缘层160上的膜材(Film)196。膜材196用以保护第一阵列基板AR且利用光学胶198(optically clear adhesive；OCA)与第一阵列基板AR连接。在本实施例中，膜材196是柔性基材，但本发明不以此为限。举例而言，柔性基材的材质可选用有机聚合物，例如：聚酰亚胺(polyimide，PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate，PEN)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚碳酸酯(polycarbonates，PC)、聚醚砜(polyether sulfone，PES)或聚芳基酸酯(polyarylate)、其它合适的材料、或前述至少两种材料的组合。在本实施例中，光学胶198的熔点低，例如但不限于：约178℃。
请参照图5，值得注意的是，在本实施例中，膜材196具有凹陷196a，且膜材196的凹陷196a重叠于绝缘层150的开口150b。换句话说，膜材196具有第一部196-1及第二部196-2，膜材196的第一部196-1重叠于绝缘层150的开口150b，膜材196的第二部196-2重叠于绝缘层150的实体部150k2，且膜材196的第一部196-1的厚度D1小于膜材196的第二部196-2的厚度D2。借此，叠构ST3与叠构ST4的熔点差异会更大，在使用激光沿预定切割道C2切割电子装置10时(即激光熔融叠构ST3及叠构ST4时)，叠构ST4会较叠构ST3更下沉些。如此一来，叠构ST4中的第二周边走线L2更加不容易与相邻的其它导电元件(图未示)熔融在一起而导致短路，电子装置10的制造良率能更进一步提升。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重述。
图6为本发明一实施例的电子装置10A的剖面示意图。图6的电子装置10A与图4的电子装置10类似，两者的差异在于：在图6的实施例中，绝缘层120、130、140设置于基底110上且具有开口122、132、142，其中绝缘层150设置于绝缘层140上，且绝缘层150的开口150a重叠于绝缘层120、130、140的开口122、132、142；特别是，图6的第一阵列基板AR更包括绝缘层145，绝缘层145设置于绝缘层120、130、140的开口122、132、142中，其中第一周边走线L1设置于绝缘层145上。在本实施例中，绝缘层145的熔点小于绝缘层120、130、140的熔点；绝缘层145的熔点小于绝缘层150的熔点。举例而言，在本实施例中，绝缘层145例如是有机绝缘层。
值得一提的是，在本实施例中，由于第一周边走线L1是设置于熔点低且较软的绝缘层145上，因此，叠构ST1与叠构ST2的熔点差异及硬度差异会变得更大。在使用激光沿预定切割道C1切割电子装置10A时(即激光熔融叠构ST1及叠构ST2时)，叠构ST2与叠构ST1的高低落差会更明显。如此一来，叠构ST2中的第一周边走线L1便更不容易与相邻的另一条第一周边走线L1熔融在一起而导致短路，有助于电子装置10A的制造良率提升。
图7为本发明一实施例的电子装置10B的剖面示意图。图7的电子装置10B与图4的电子装置10类似，两者的差异在于：在图7的实施例中，绝缘层120、130、140设置于基底110上，且具有较开口150a小的孔洞124、134、144，其中绝缘层150设置于绝缘层140上，绝缘层150的开口150a重叠于绝缘层120、130、140的孔洞124、134、144，第一周边走线L1的一部分Ll-1设置于绝缘层140上，且第一周边走线L1的另一部分L1-2填入绝缘层120、130、140的孔洞124、134、144。
值得一提的是，由于第一周边走线L1的一部分Ll-1设置于绝缘层150的开口150a中，且第一周边走线L1的另一部分L1-2设置于开口150a下方的孔洞124、134、144中，因此在使用激光沿预定切割道C1切割电子装置10B时(即激光熔融第一周边走线L1时)，第一周边走线L1的一部分L1-1除了会被绝缘层150的开口150a限制外，第一周边走线L1的另一部分L1-2也会被绝缘层120、130、140的孔洞124、134、144限制。借此，第一周边走线L1便更加不容易与相邻的另一第一周边走线L1熔融在一起而导致短路，有助于电子装置10B的制造良率提升。
图8为本发明一实施例的电子装置10C的剖面示意图。图8的电子装置10C与图5的电子装置10类似，两者的差异在于：在图8的实施例中，电子装置10C更包括遮光图案层193，遮光图案层193设置于膜材196上且位于膜材196与绝缘层160之间，其中遮光图案层193具有一凹陷193a，且遮光图案层193的凹陷193a重叠于绝缘层150的开口150b。换句话说，遮光图案层193具有第一部193-1及第二部193-2，遮光图案层193的第一部193-1重叠于绝缘层150的开口150b，遮光图案层193的第二部193-2重叠于绝缘层150的实体部150k2，且遮光图案层193的第一部193-1的厚度B1小于遮光图案层193的第二部193-2的厚度B2。借此，包括第二周边走线L2的叠构ST4会较叠构ST3更为柔软，且叠构ST4的熔点会较叠构ST3的熔点更低。在使用激光沿预定切割道C2切割电子装置10C时(即激光熔融叠构ST3及叠构ST4时)，而叠构ST4与叠构ST3的高低落差会更加明显。如此一来，叠构ST4中的第二周边走线L2便更不容易与相邻的其它导电元件(图未示)熔融在一起而导致短路，有助于电子装置10C的制造良率提升。
在本实施例中，遮光图案层193又可称黑矩阵(black matrix，BM)。在本实施例中，遮光图案层193的材料例如是黑色树脂，但本发明不以此为限。
图9为本发明一实施例的电子装置10D的剖面示意图。图9的电子装置10D与图8的电子装置10C类似，两者的差异在于：在图9的实施例中，膜材196具有第一部196-1及第二部196-2，膜材196的第一部196-1重叠于遮光图案层193的第一部193-1，膜材196的第二部196-2重叠于遮光图案层193的第二部193-2，且膜材196的第一部196-1的厚度D1大于膜材196的第二部196-2的厚度D2。也就是说，膜材196的第一部196-1为一凸部，且所述凸部与遮光图案层193的凹陷193a互补。
图10为本发明一实施例的电子装置10E的剖面示意图。图10的电子装置10E与图4的电子装置10类似，两者的差异在于：在图10的实施例中，绝缘层140具有与绝缘层150的开口150a重叠的开口140a，第一周边走线L1设置于绝缘层140的开口140a中。换句话说，在图4的实施例中，第一周边走线L1与第二晶体管T2的第一端T2a(如图3所示)属于同一膜层。也就是说，在图4的实施例中，第一周边走线L1是属于第二金属层。但在图10的实施例中，第一周边走线L1是与第二晶体管T2的控制端T2c属于同一膜层。也就是说，在图10的实施例中，第一周边走线L1是属于第一金属层。
在本实施例中，第一周边走线L1可使用金属材料、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它导电材料、或上述至少二者的堆叠层。举例而言，在本实施例中，第一周边走线L1可使用钼(Mo)/铝(Al)/钼(Mo)的堆叠层，第一周边走线L1的熔点约在660℃～2623℃，但本发明不以此为限。
图11为本发明一实施例的电子装置10F的剖面示意图。图11的电子装置10F与图10的电子装置10E类似，两者的差异在于：在图11的实施例中，绝缘层120、130设置于基底110上且具有开口122、132，其中绝缘层150设置于绝缘层140上，且绝缘层150的开口150a重叠于绝缘层120、130的开口122、132；图11的第一阵列基板AR更包括绝缘层135，绝缘层135设置于绝缘层120、130的开口122、132中，其中第一周边走线L1设置于绝缘层135上。在本实施例中，绝缘层135的熔点小于绝缘层120、130、140、150的熔点。举例而言，在本实施例中，绝缘层135例如是有机绝缘层。
图12为本发明一实施例的电子装置10G的剖面示意图。图12的电子装置10G与图10的电子装置10E类似，两者的差异在于：在图12的实施例中，绝缘层120、130设置于基底110上，且具有较开口150a、140a小的孔洞124、134，其中绝缘层150设置于绝缘层140上，绝缘层150的开口150a及绝缘层140的开口140a重叠于绝缘层120、130的孔洞124、134，第一周边走线L1的一部分Ll-1设置于绝缘层130上，且第一周边走线L1的另一部分L1-2填入绝缘层120、130的孔洞124、134中。
图13为本发明一实施例的电子装置10H的上视示意图。
图14为本发明一实施例的电子装置10H的剖面示意图。图14对应图13的剖线D-D’。
图15为本发明一实施例的电子装置10H的剖面示意图。图15对应图13的剖线E-E’。
图13省略图14及图15的基底110、绝缘层120、绝缘层130、绝缘层140、绝缘层150、绝缘层160、第一周边走线L1、第二周边走线L2、绝缘层220、绝缘层230、绝缘层240、绝缘层250、绝缘层260及填料300等构件。
请参照图13、图14及图15，本实施例的电子装置10H与上述的电子装置10类似，两者的差异在于：本实施例的电子装置10H包括设置于第一阵列基板AR上的第二阵列基板TP，第二阵列基板TP设置于第一阵列基板AR上且利用填料(filler)300与第一阵列基板AR连接。
第二阵列基板TP包括基底210。基底210具有工作区210a和工作区210a外的周边区210b。在本实施例中，第二阵列基板TP的基底210是柔性基底，但本发明不以此为限。举例而言，柔性基底的材质可选用有机聚合物，例如：聚酰亚胺(polyimide，PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate，PEN)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、聚碳酸酯(polycarbonates，PC)、聚醚砜(polyether sulfone，PES)或聚芳基酸酯(polyarylate)、其它合适的材料、或前述至少两种材料的组合。
第二阵列基板TP还包括多个导电结构。第二阵列基板TP的导电结构包括多个触控感测电极Tx、Rx。也就是说，第二阵列基板TP为触控基板，而本实施例的电子装置10H为触控及显示装置。举例而言，在本实施例中，第二阵列基板TP的多个导电结构包括在第一方向x上排列的触控感测电极Tx及在第二方向y上排列的触控感测电极Rx，其中第一方向x与第二方向y交错。
第二阵列基板TP还包括多条第三周边走线L3及多条第四周边走线L4。多条第三周边走线L3设置于基底210的周边区210b上，且分别电性连接至多个触控感测电极Tx。多条第四周边走线L4设置于基底210的周边区210b上，且分别电性连接至多个触控感测电极Rx。
在本实施例中，多条第三周边走线L3分别电性连接至多个第三测试接垫P3，且多条第四周边走线L4分别电性连接至多个第四测试接垫P4。换言之，在本实施例中，第三周边走线L3可以是电性连接至触控感测电极Tx的测试线，且第四周边走线L4可以是电性连接至触控感测电极Rx的测试线。
在本实施例中，第二阵列基板TP还包括绝缘层220、230、240、250、260。绝缘层220、240、250为无机绝缘层，绝缘层230、260为有机绝缘层。类似地，第二阵列基板TP的无机绝缘层的熔点高于第二阵列基板TP的有机绝缘层的熔点。举例而言，在本实施例中，无机绝缘层的熔点约在1710℃～1900℃，有机绝缘层的熔点约250℃，但本发明不以此为限。第二阵列基板TP的无机绝缘层的材料例如是氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少两种材料的堆叠层，但本发明不以此为限。第二阵列基板TP的有机绝缘层的材料例如是聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料，但本发明不以此为限。
请参照图13及图15，绝缘层220设置于基底210上且具有开口220b，第四周边走线L4设置于绝缘层220上且位于绝缘层220的开口220b旁，第四周边走线L4与定义开口220b的绝缘层220的侧壁220s2之间存在间隙g5，且绝缘层230设置于第四周边走线L4及绝缘层220上且填入间隙g5。
须说明的是，图13示出尚未被切割的电子装置10H，图13的电子装置10H沿着预定切割道C2被切割。在本实施例中，是利用激光来切割电子装置10H。预定切割道C2与多条第四周边走线L4交错，利用激光沿预定切割道C2切割电子装置10H时，位于预定切割道C2上的每一条第四周边走线L4的一部分会被激光所熔融。值得注意的是，由于第四周边走线L4的与预定切割道C2交错的一部分设置于绝缘层220的开口220b旁，且定义开口220b的绝缘层220的侧壁220s2与第四周边走线L4之间存在间隙g5，因此，在切割过程中，被熔融的第四周边走线L4的一部分会被绝缘层220的开口220b所限制，而不易与相邻的另一条第四周边走线L4熔融在一起，导致短路。
此外，在本实施例中，绝缘层240设置于绝缘层230上且具有重叠于绝缘层220的开口220b的开口240b，绝缘层250设置于绝缘层240上且具有重叠于开口240b及第四周边走线L4的开口250b，绝缘层260设置于绝缘层250上且填入绝缘层250的开口250b及绝缘层240的开口240b。
第二阵列基板TP包括位于预定切割道C2上且相邻的叠构ST7及叠构ST8，其中叠构ST8具有第四周边走线L4、设置于间隙g5中的部分绝缘层230以及设置于开口240b及开口250b中的部分绝缘层260，叠构ST7除了具有部分的绝缘层220、部分的绝缘层230及部分的绝缘层240外还具有绝缘层250的实体部250k2。在本实施例中，叠构ST8的整体熔点低且较软，叠构ST7的整体熔点高且较硬。借此，在使用激光沿预定切割道C2切割电子装置10H时(即激光熔融叠构ST7及叠构ST8时)，叠构ST7与叠构ST8易产生高低差，而叠构ST7会形成叠构ST8的阻障。如此一来，叠构ST8中的第四周边走线L4便更不容易与相邻的另一条第四周边走线L4熔融在一起而导致短路，有助于电子装置10H的制造良率进一步提升。
请参照图13及图14，绝缘层250还具有开口250a，第三周边走线L3设置于绝缘层240上且位于绝缘层250的开口250a中，定义开口250a的绝缘层250的侧壁250s1与第三周边走线L3之间存在一间隙g3，绝缘层260设置于绝缘层250及第三周边走线L3上且填入间隙g3。
图13示出尚未被切割的电子装置10H，图13的电子装置10沿着预定切割道C1被切割。在本实施例中，是利用激光来切割电子装置10H。预定切割道C1与多条第三周边走线L3交错，利用激光沿预定切割道C1切割电子装置10H时，位于预定切割道C1上的每一条第三周边走线L3的一部分会被激光所熔融。值得注意的是，由于第三周边走线L3的与预定切割道C1交错的一部分设置于绝缘层250的开口250a中，且定义开口250a的绝缘层250的侧壁250s1与第三周边走线L3之间存在间隙g3，因此，在切割过程中，被熔融的第三周边走线L3的一部分会被绝缘层250的开口250a所限制，而不易与相邻的另一条第三周边走线L3熔融在一起，导致短路。
此外，在本实施例中，绝缘层240设置于绝缘层230上且具有重叠于绝缘层250的开口250a的开口240a，定义开口240a的绝缘层240的侧壁240s1与第三周边走线L3之间存在间隙g4，绝缘层260填入间隙g4；绝缘层220还具有重叠于开口240a的开口220a，且绝缘层230填入开口220a。
第二阵列基板TP包括位于预定切割道C2上且相邻的叠构ST5及叠构ST6，其中叠构ST6具有第三周边走线L3、设置于开口220a中的部分绝缘层230以及设置于间隙g3及间隙g4中的部分绝缘层260，叠构ST5除了具有部分的绝缘层220、部分的绝缘层230及部分的绝缘层240外还具有绝缘层250的实体部250k1。在本实施例中，叠构ST6的整体熔点低且较软，叠构ST5的整体熔点高且较硬。请参照图13及图14，借此，在使用激光沿预定切割道C1切割电子装置10H时(即激光熔融叠构ST5及叠构ST6时)，叠构ST5与叠构ST6易产生高低差，而叠构ST5会形成叠构ST6的阻障。如此一来，叠构ST6中的第三周边走线L3便更不容易与相邻的另一条第三周边走线L3熔融在一起而导致短路，有助于电子装置10H的制造良率提升。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (16)

1.一种阵列基板，其特征在于，包括：
一基底，具有一工作区和该工作区外的一周边区；
多个导电结构，阵列排列于该基底的该工作区上；
一周边走线，设置于该基底的该周边区上，且电性连接至该多个导电结构的至少一者；
一第一绝缘层，具有一开口，其中该周边走线设置于该开口中或设置于该第一绝缘层上及该开口旁，且定义该开口的该第一绝缘层的一侧壁与该周边走线之间存在一间隙；
一第二绝缘层，设置于该第一绝缘层和该周边走线上，且填入该间隙；
一第三绝缘层，设置于该基底上，且具有一开口，其中该第一绝缘层设置于该第三绝缘层上，且该第一绝缘层的该开口重叠于该第三绝缘层的该开口；以及
一第四绝缘层，设置于该第三绝缘层的该开口中，其中该周边走线设置于该第四绝缘层上。
2.一种阵列基板，其特征在于，包括：
一基底，具有一工作区和该工作区外的一周边区；
多个导电结构，阵列排列于该基底的该工作区上；
一周边走线，设置于该基底的该周边区上，且电性连接至该多个导电结构的至少一者；
一第一绝缘层，具有一开口，其中该周边走线设置于该开口中或设置于该第一绝缘层上及该开口旁，且定义该开口的该第一绝缘层的一侧壁与该周边走线之间存在一间隙；
一第二绝缘层，设置于该第一绝缘层和该周边走线上，且填入该间隙；以及
一第三绝缘层，设置于该基底上，且具有一孔洞，其中该第一绝缘层设置于该第三绝缘层上，该第一绝缘层的该开口重叠于该第三绝缘层的该孔洞，该周边走线的一部分设置于该第三绝缘层上，且该周边走线的另一部分填入该第三绝缘层的该孔洞。
3.如权利要求1或2所述的阵列基板，其特征在于，该周边走线具有位于该第一绝缘层的该开口中的一边缘，且该周边走线的该边缘与该基底的一边缘切齐。
4.如权利要求1或2所述的阵列基板，其特征在于，该第一绝缘层的熔点大于该周边走线的熔点。
5.如权利要求1或2所述的阵列基板，其特征在于，该第一绝缘层的熔点大于该第二绝缘层的熔点。
6.如权利要求1或2所述的阵列基板，其特征在于，该第一绝缘层的该侧壁的高度大于该周边走线的厚度。
7.如权利要求1所述的阵列基板，其特征在于，该第四绝缘层的熔点小于该第三绝缘层的熔点。
8.如权利要求1所述的阵列基板，其特征在于，该第四绝缘层的熔点小于该第一绝缘层的熔点。
9.如权利要求1或2所述的阵列基板，其特征在于，该多个导电结构包括多个像素结构，每一该像素结构具有一晶体管和电性连接至该晶体管的一电极，该第一绝缘层设置于该晶体管上，该晶体管具有一控制端、一第一端和一第二端，且该周边走线与该控制端属于同一膜层。
10.如权利要求1或2所述的阵列基板，其特征在于，该多个导电结构包括多个像素结构，每一该像素结构具有一晶体管及电性连接至该晶体管的一电极，该第一绝缘层设置于该晶体管上，该晶体管具有一控制端、一第一端和一第二端，且该周边走线与该第一端属于同一膜层。
11.如权利要求1或2所述的阵列基板，其特征在于，该多个导电结构包括多个触控感测电极。
12.如权利要求1或2所述的阵列基板，其特征在于，更包括：
一膜材，设置于该第二绝缘层上，其中该膜材具有一凹陷，且该膜材的该凹陷重叠于该第一绝缘层的该开口。
13.如权利要求1或2所述的阵列基板，其特征在于，更包括：
一膜材，设置于该第二绝缘层上，其中该膜材具有一第一部及一第二部，该膜材的该第一部重叠于该第一绝缘层的该开口，该膜材的该第二部重叠于该第一绝缘层的一实体部，且该膜材的该第一部的厚度小于该膜材的该第二部的厚度。
14.如权利要求1或2所述的阵列基板，其特征在于，更包括：
一膜材；以及
一遮光图案层，设置于该膜材上，且位于该膜材与该第二绝缘层之间，其中该遮光图案层具有一凹陷，且该遮光图案层的该凹陷重叠于该第一绝缘层的该开口。
15.如权利要求1或2所述的阵列基板，其特征在于，更包括：
一膜材；以及
一遮光图案层，设置于该膜材上，且位于该膜材与该第二绝缘层之间，其中该遮光图案层具有一第一部及一第二部，该遮光图案层的该第一部重叠于该第一绝缘层的该开口，该遮光图案层的该第二部重叠于该第一绝缘层的一实体部，且该遮光图案层的该第一部的厚度小于该遮光图案层的该第二部的厚度。
16.如权利要求15所述的阵列基板，其特征在于，该膜材具有一第一部及一第二部，该膜材的该第一部重叠于该遮光图案层的该第一部，该膜材的该第二部重叠于该遮光图案层的该第二部，且该膜材的该第一部的厚度大于该膜材的该第二部的厚度。
CN202011073383.7A 2020-03-02 2020-10-09 阵列基板 Active CN112259578B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109106659 2020-03-02
TW109106659A TWI795632B (zh) 2020-03-02 2020-03-02 陣列基板

Publications (2)

Publication Number Publication Date
CN112259578A CN112259578A (zh) 2021-01-22
CN112259578B true CN112259578B (zh) 2023-04-25

Family

ID=74241855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011073383.7A Active CN112259578B (zh) 2020-03-02 2020-10-09 阵列基板

Country Status (3)

Country Link
US (1) US11450727B2 (zh)
CN (1) CN112259578B (zh)
TW (1) TWI795632B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011509498A (ja) * 2007-12-14 2011-03-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 電子デバイス用のバックプレーン構造体
JP2015512058A (ja) * 2012-02-09 2015-04-23 京東方科技集團股▲ふん▼有限公司 ３ｄ表示装置及びその製造方法
JP2016133811A (ja) * 2015-01-21 2016-07-25 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 表示装置
CN207852679U (zh) * 2018-03-09 2018-09-11 上海和辉光电有限公司 一种显示面板及显示装置
CN109360829A (zh) * 2018-07-09 2019-02-19 友达光电股份有限公司 像素阵列基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194089A1 (en) * 2006-02-22 2007-08-23 Ralph Ebbutt Facility and method for high-performance circuit board connection
KR100822204B1 (ko) * 2006-06-07 2008-04-17 삼성에스디아이 주식회사 유기 발광 디스플레이 장치
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
KR101879831B1 (ko) 2012-03-21 2018-07-20 삼성디스플레이 주식회사 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판
WO2014199673A1 (ja) * 2013-06-11 2014-12-18 シャープ株式会社 有機エレクトロルミネッセンス表示装置
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
JP2015088508A (ja) * 2013-10-28 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
EP3343631B1 (en) * 2016-12-29 2021-01-27 LG Display Co., Ltd. Transparent display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011509498A (ja) * 2007-12-14 2011-03-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 電子デバイス用のバックプレーン構造体
JP2015512058A (ja) * 2012-02-09 2015-04-23 京東方科技集團股▲ふん▼有限公司 ３ｄ表示装置及びその製造方法
JP2016133811A (ja) * 2015-01-21 2016-07-25 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 表示装置
CN207852679U (zh) * 2018-03-09 2018-09-11 上海和辉光电有限公司 一种显示面板及显示装置
CN109360829A (zh) * 2018-07-09 2019-02-19 友达光电股份有限公司 像素阵列基板

Also Published As

Publication number Publication date
CN112259578A (zh) 2021-01-22
US20210273033A1 (en) 2021-09-02
TW202135604A (zh) 2021-09-16
US11450727B2 (en) 2022-09-20
TWI795632B (zh) 2023-03-11

Similar Documents

Publication Publication Date Title
US11914822B2 (en) Electroluminescent display including touch sensor
CN108258011B (zh) 显示装置
CN108206198B (zh) 具有集成触摸传感器的显示装置及其制造方法
US10153322B2 (en) Organic light emitting display device
JP7343288B2 (ja) 電子装置
CN112860095B (zh) 触摸显示装置
CN111309171A (zh) 触摸面板和触摸显示装置
US11417573B2 (en) Electronic device and method for repairing electronic device
US11785797B2 (en) Display device
KR20180060710A (ko) 플렉서블 표시장치
CN112445367A (zh) 触摸显示装置
KR20180061856A (ko) 플렉서블 표시장치
KR20200009646A (ko) 터치 센서를 구비하는 표시장치
CN112259578B (zh) 阵列基板
US11861094B2 (en) Display device with touch sensor
US20230225052A1 (en) Connection structure and electronic device
US20240145461A1 (en) Modulation device
US20230400951A1 (en) Touch Display Device
US20230189573A1 (en) Touch display device
US20220328602A1 (en) Display device
KR20180061961A (ko) 플렉서블 표시장치
KR20180036283A (ko) 플렉서블 표시장치 및 그 제조 방법
KR20180036286A (ko) 플렉서블 표시장치
KR20230098402A (ko) 전자 장치
CN115877976A (zh) 触控电极结构、触控面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant