KR20230098402A

KR20230098402A - 전자 장치

Info

Publication number: KR20230098402A
Application number: KR1020210186990A
Authority: KR
Inventors: 양성진; 박현식
Original assignee: 삼성디스플레이 주식회사
Priority date: 2021-12-24
Filing date: 2021-12-24
Publication date: 2023-07-04
Also published as: US11868575B2; US20230205379A1; CN116339549A

Abstract

일 실시예에 따른 전자 장치는 영상을 표시하는 표시 패널 및 상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력 센서를 포함하고, 상기 입력 센서는, 상기 액티브 영역에 배치되는 감지 전극, 상기 주변 영역에 배치되고, 상기 감지 전극과 전기적으로 연결되는 신호 라인, 상기 신호 라인 보다 상기 액티브 영역으로부터 외측에 배치되는 그라운드 라인, 상기 그라운드 라인과 상기 입력 센서의 두께 방향에서 중첩하는 제1 부분을 포함하는 감지 라인, 상기 주변 영역에 배치되고, 상기 신호 라인과 전기적으로 연결되는 신호 패드, 상기 그라운드 라인과 연결된 그라운드 패드 및 상기 그라운드 패드와 인접하게 배치되는 더미 패드를 포함하고, 상기 감지 라인은 일단에서 상기 더미 패드와 연결되고 타단에서 상기 그라운드 라인과 연결된다.

Description

전자 장치 {ELECTRONIC DEVICE}

본 발명은 전자 장치에 관한 것으로, 보다 상세하게는 입력 센서를 포함하는 전자 장치에 관한 것이다.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 전자 장치들이 개발되고 있다. 전자 장치들의 입력장치로써 키보드 또는 마우스 또는 리모컨 등을 포함한다. 또한, 전자 장치들은 입력장치로써 터치패널과 같은 입력 센서를 구비한다.

본 발명은 입력 센서의 배선에 발생한 불량을 검출할 수 있는 전자 장치를 제공하는 것을 목적으로 한다.

일 실시예에 따른 전자 장치는 영상을 표시하는 표시 패널, 및 상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력 센서를 포함하고, 상기 입력 센서는, 상기 액티브 영역에 배치되는 감지 전극, 상기 주변 영역에 배치되고, 상기 감지 전극과 전기적으로 연결되는 신호 라인, 상기 신호 라인 보다 상기 액티브 영역으로부터 외측에 배치되는 그라운드 라인, 상기 그라운드 라인과 상기 입력 센서의 두께 방향에서 중첩하는 제1 부분을 포함하는 감지 라인, 상기 주변 영역에 배치되고, 상기 신호 라인과 전기적으로 연결되는 신호 패드, 상기 그라운드 라인과 연결된 그라운드 패드 및 상기 그라운드 패드와 인접하게 배치되는 더미 패드를 포함하고, 상기 감지 라인은 일단에서 상기 더미 패드와 연결되고 타단에서 상기 그라운드 라인과 연결된다.

상기 표시 패널은, 화소를 포함하는 표시 기판, 상기 표시 기판 상에 배치되어 상기 화소를 커버하는 봉지 기판 및 상기 표시 기판과 상기 봉지 기판을 접착하는 밀봉 부재를 포함하고, 상기 봉지 기판은 상기 입력 센서의 베이스층을 정의할 수 있다.

상기 입력 센서는, 베이스층, 상기 베이스층 상에 배치되고 상기 감지 전극이 배치되는 제1 절연층 및 상기 제1 절연층 상에 배치되는 제2 절연층을 더 포함할 수 있다.

상기 신호 라인 및 상기 그라운드 라인은 상기 베이스층 상에 배치되고, 상기 감지 라인은 상기 감지 전극과 동일층 상에 배치될 수 있다.

상기 감지 라인은 상기 타단에서 상기 제1 절연층을 관통하는 컨택홀을 통해 상기 그라운드 라인과 전기적으로 연결될 수 있다.

상기 주변 영역은 상기 신호 패드, 상기 그라운드 패드 및 상기 더미 패드가 배치되는 패드 영역을 포함하고, 상기 더미 패드는 상기 패드 영역 내에서 제1 방향으로 가장 외측에 배치될 수 있다.

상기 감지 라인은 상기 제1 부분에서 연장되고 상기 패드 영역에 배치되는 제2 부분을 더 포함하고, 상기 제2 부분의 적어도 일부는 상기 그라운드 라인과 상기 두께 방향에서 비중첩할 수 있다.

상기 더미 패드는 복수 개로 제공되고, 상기 감지 라인은 상기 복수 개의 더미 패드들 중에서 상기 그라운드 패드와 가장 인접한 더미 패드와 전기적으로 연결될 수 있다.

상기 복수 개의 더미 패드들은 서로 전기적으로 연결될 수 있다.

상기 입력 센서는 평면상에서 상기 신호 라인과 상기 그라운드 라인 사이에 배치되는 가드 라인을 더 포함할 수 있다.

상기 감지 라인은 상기 타단에 배치된 말단부 및 상기 일단과 상기 타단을 잇는 라인부를 포함하고, 상기 말단부는 상기 그라운드 라인과 접촉하고 상기 라인부는 상기 그라운드 라인과 비접촉할 수 있다.

상기 표시 패널은 박막 봉지층을 포함하고, 상기 입력 센서는 상기 박막 봉지층 상에 직접 배치될 수 있다.

상기 감지 전극은 제1 방향으로 연장되는 제1 감지 전극 및 상기 제1 방향과 교차되는 제2 방향으로 연장되는 제2 감지 전극을 포함하고, 상기 신호 라인은 상기 제1 감지 전극과 연결된 제1 신호 라인 및 상기 제2 감지 전극과 연결된 제2 신호 라인을 포함할 수 있다.

일 실시예에 따른 전자 장치는 영상을 표시하는 표시 패널 및 상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력 센서를 포함하고, 상기 입력 센서는, 상기 액티브 영역에 배치되는 감지 전극, 상기 주변 영역에 배치되고, 상기 감지 전극과 전기적으로 연결되는 신호 라인, 상기 액티브 영역을 기준으로 서로 이격되고, 상기 신호 라인 보다 외측에 각각 배치되는 제1 그라운드 라인 및 제2 그라운드 라인, 상기 입력 센서의 두께 방향에서, 상기 제1 그라운드 라인과 중첩하는 제1 감지 라인 및 상기 제2 그라운드 라인과 중첩하는 제2 감지 라인, 상기 주변 영역에 배치되고, 상기 신호 라인과 연결된 신호 패드, 상기 제1 그라운드 라인과 연결된 제1 그라운드 패드 및 상기 제2 그라운드 라인과 연결된 제2 그라운드 패드 및 상기 제1 그라운드 패드와 인접하게 배치되는 제1 더미 패드 및 상기 제2 그라운드 패드와 인접하게 배치되는 제2 더미 패드를 포함하고, 상기 제1 감지 라인은 일단에서 상기 제1 더미 패드와 연결되고 타단에서 상기 제1 그라운드 라인과 연결되고, 상기 제2 감지 라인은 일단에서 상기 제2 더미 패드와 연결되고 타단에서 상기 제2 그라운드 라인과 연결된다.

상기 입력 센서는, 상기 제1 및 제2 신호 라인들 및 상기 제1 및 제2 그라운드 라인들이 배치된 베이스층, 상기 베이스층 상에 배치되고 상기 감지 전극 및 상기 제1 및 제2 감지 라인들이 배치된 제1 절연층 및 상기 제1 절연층 상에 배치되고 상기 감지 전극 및 상기 제1 및 제2 감지 라인들을 커버하는 제2 절연층을 더 포함할 수 있다.

상기 제1 및 제2 감지 라인들은 상기 타단에서 상기 제1 절연층을 관통하는 컨택홀을 통해 상기 제1 및 제2 그라운드 라인들과 각각 전기적으로 연결될 수 있다.

상기 주변 영역은 상기 신호 패드, 상기 제1 및 제2 그라운드 패드들 및 상기 제1 및 제2 더미 패드들이 배치되는 패드 영역을 포함하고, 상기 제1 더미 패드와 상기 제2 더미 패드는 상기 제1 및 제2 신호 패드들을 중심으로 제1 방향에서 서로 이격되고, 상기 제1 그라운드 패드는 상기 제1 더미 패드와 상기 신호 패드의 사이에 배치되고, 상기 제2 그라운드 패드는 상기 제2 더미 패드와 상기 신호 패드의 사이에 배치될 수 있다.

상기 제1 및 제2 더미 패드들은 각각 복수 개로 제공되고, 상기 제1 감지 라인은 상기 복수 개의 제1 더미 패드들 중에서 상기 제1 그라운드 패드와 가장 인접한 제1 더미 패드와 전기적으로 연결되고 상기 제2 감지 라인은 상기 복수 개의 제2 더미 패드들 중에서 상기 제2 그라운드 패드와 가장 인접한 제2 더미 패드와 전기적으로 연결될 수 있다.

일 실시예에 따른 전자 장치는 영상을 표시하는 표시 패널 및 상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력 센서를 포함하고, 상기 입력 센서는, 상기 액티브 영역에 배치되는 감지 전극, 상기 주변 영역에 배치되고, 상기 감지 전극과 전기적으로 연결되는 신호 라인, 상기 신호 라인 보다 상기 액티브 영역으로부터 외측에 배치되는 그라운드 라인, 상기 그라운드 라인과 상기 입력 센서의 두께 방향에서 중첩하는 제1 부분을 포함하는 감지 라인, 상기 그라운드 라인과 연결된 그라운드 패드 및 상기 그라운드 패드와 인접하게 배치되는 더미 패드를 포함하고, 상기 그라운드 패드와 상기 더미 패드는 상기 감지 라인에 의해서 서로 전기적으로 연결될 수 있다.

상기 감지 라인은 일단에서 상기 더미 패드와 전기적으로 연결되고, 상기 일단과 반대되는 타단에서 상기 그라운드 라인과 전기적으로 연결될 수 있다.

본 발명의 일 실시예에 따른 전자 장치는 입력 센서의 배선에 발생한 불량을 효과적으로 검출할 수 있다.

본 발명의 일 실시예에 따른 전자 장치는 입력 센서의 배선에 데미지가 발생하면 감지 라인이 오픈되고, 감지 라인의 오픈을 검출하여 불량을 효과적으로 검출할 수 있다.

도 1a는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1b는 도 1a에 도시된 전자 장치의 분해 사시도이다.
도 1c는 도 1b의 I-I’에 대응하는 단면도이다.
도 2a는 도 1b 및 도 1c에 도시된 표시 기판의 단면도이다.
도 2b는 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 2c은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 2d는 본 발명의 일 실시예에 따른 표시 패널의 확대 단면도이다.
도 2e는 본 발명의 일 실시예에 따른 전자 패널의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 패드 영역을 확대하여 도시한 도면이다.
도 5a는 도 3의 AA' 영역을 확대하여 보여주는 도면이다.
도 5b는 도 5a의 II 내지 II'에 대응하는 단면도이다.
도 5c는 본 발명의 일 실시예에 따른 입력 센서의 부분 평면도이다.
도 5d는 도 5c의 II-1 내지 II-1’에 대응하는 단면도이다.
도 6a는 도 3의 BB' 영역을 확대하여 보여주는 도면이다.
도 6b는 도 6a의 III 내지 III'에 대응하는 단면도이다.
도 7a는 도 4의 CC' 영역을 확대하여 보여주는 도면이다.
도 7b는 도 7a의 IV 내지 IV'에 대응하는 단면도이다.
도 8a는 도 4의 X 내지 X'에 대응하는 단면도이다.
도 8b는 도 4의 Y 내지 Y'에 대응하는 단면도이다.
도 8c는 도 4의 Z 내지 Z'에 대응하는 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 9b는 도 9a에 도시된 센싱 유닛의 확대된 평면도이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1a는 본 발명의 일 실시예에 따른 전자 장치(EA)의 사시도이다. 도 1b는 도 1a에 도시된 전자 장치(EA)의 분해 사시도이다. 도 1c는 도 1b의 I-I’에 대응하는 단면도이다. 이하, 도 1a 내지 도 1c를 참조하여 본 실시예에 따른 전자 장치(EA)에 대해 설명한다.

이하, 전자 장치(EA)는 전자 장치로 설명되고, 동일한 도면 부호로 표시된다. 그러나 전자 장치(EA)는 전자 장치로 제한되지 않는다. 전도성 본딩 구조물에 의해 전기적으로 연결된 2개 이상의 전자부품을 포함하는 장치는 본 발명에서 설명하는 전자 장치일 수 있다.

전자 장치(EA)는 영상을 제공하는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.

전자 장치(EA)는 표시면(FS)을 통해 영상(IM)을 표시할 수 있다. 표시면(FS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(FS)의 법선 방향, 즉 전자 장치(EA)의 두께 방향은 제3 방향(DR3)이 지시한다. 이하에서 설명되는 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 이하, 제1 내지 제3 방향들(DR1, DR2, DR3)은 제1 내지 제3 방향축들 각각이 지시하는 방향으로써 정의되고, 동일한 도면 부호를 참조한다.

영상(IM)이 표시되는 표시면(FS)은 전자 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우 부재(100)의 전면(FS)과 대응될 수 있다. 이하, 전자 장치(EA)의 표시면, 전면, 및 윈도우 부재(100)의 전면은 동일한 참조부호를 사용하기로 한다. 도 1a에서 영상(IM)의 일 예로 시계와 복수 개의 아이콘들을 도시하였다.

전자 장치(EA)는 윈도우 부재(100) 및 전자 패널(200)을 포함한다. 별도로 도시하지 않았으나, 전자 장치(EA)는 윈도우 부재(100)와 전자 패널(200) 사이에 배치된 광학 부재를 더 포함할 수 있다. 본 발명의 일 실시예에서 광학 부재는 적어도 편광자를 포함할 수 있다. 본 발명의 일 실시예에서 광학 부재는 리타더를 더 포함할 수 있다. 본 발명의 일 실시예에서 광학 부재는 외부광 반사율을 낮추는 컬러필터부재를 포함할 수 있다.

윈도우 부재(100)는 베이스 패널을 포함한다. 예를 들어, 베이스 패널은 유리, 플라스틱, 또는 이들의 조합으로 구성될 수 있다. 윈도우 부재(100)의 전면(FS)은 투과영역(TA)과 베젤 영역(BZA)을 포함한다. 투과영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.

베젤 영역(BZA)은 투과영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과영역(TA)에 인접하며, 투과영역(TA)을 에워쌀 수 있다. 윈도우 부재(100)는 베이스 패널에 배치되어 베젤 영역(BZA)을 정의하는 차광패턴을 더 포함할 수 있다.

베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 전자 패널(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 부재(100)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.

전자 패널(200)은 영상(IM)을 표시하고 외부 입력(TC)을 감지할 수 있다. 영상(IM)은 전자 패널(200)의 전면(FS)에 표시될 수 있다. 전자 패널(200)의 전면(FS)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.

본 실시예에서, 액티브 영역(AA)은 영상(IM)가 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 액티브 영역(AA)은 투과영역(TA)에 대응하고, 주변 영역(NAA)은 베젤 영역(BZA)에 대응한다. 본 명세서에서 “영역/부분과 영역/부분이 대응한다”는 것은 “서로 중첩한다”는 것을 의미하고 동일한 면적 및/또는 동일한 형상을 갖는 것으로 제한되지 않는다.

전자 패널(200)은 표시 패널(210), 입력 센서(220), 구동 회로(DIC, 이하 제1 구동 회로), 및 회로 모듈(FTC)을 포함한다.

표시 패널(210)은 실질적으로 영상(IM)을 생성한다. 표시 패널(210)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널과 같은 무기발광 표시 패널일 수 있다. 상기 패널들은 발광소자의 구성물질에 따라 구별된다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및/또는 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(210)은 유기발광 표시 패널로 설명된다.

입력 센서(220)는 외부에서 인가되는 외부 입력(예컨대, 터치 이벤트)을 감지한다. 본 실시예에서 입력 센서(220)는 정전용량식 터치센서일 수 있으며, 특별히 제한되지 않는다.

제1 구동 회로(DIC)는 표시 패널(210) 상에 배치된다. 제1 구동 회로(DIC)는 표시 패널(210)에 실장될 수 있다. 제1 구동 회로(DIC)는 표시 패널(210)에 전기적으로 연결되어 표시 패널(210)을 구동하기 위한 전기적 신호를 표시 패널(210)에 제공한다.

회로 모듈(FTC)은 입력 센서(220)에 전기적으로 연결된다. 본 실시예에서, 회로 모듈(FTC)은 회로 기판(FCB) 및 구동 회로칩(TIC)를 포함할 수 있다 회로 기판(FCB)은 연성회로 기판일 수 있다. 구동 회로칩(TIC)는 칩-온 필름(Chip on film) 형태로 회로 기판(FCB)에 실장될 수 있다. 본 실시예에서 회로 모듈(FTC)은 입력 센서(220)와 표시 패널(210)을 연결할 수 있다.

본 발명의 일 실시예에서 구동 회로칩(TIC)은 생략되고 회로 모듈(FTC)은 회로 기판(FCB)만을 포함할 수도 있다. 본 발명의 일 실시예에서 구동 회로칩(TIC)은 다른 전자부품에 실장될 수 있다. 본 발명의 일 실시예에서, 생략된 구동 회로칩(TIC)의 구동 회로는 제1 구동 회로(DIC)에 일체화될 수 있다.

본 발명의 일 실시예에서 회로 기판(FCB)은 표시 패널(210)에 연결되지 않고, 다른 회로 기판(이하 메인 회로 기판)에 연결될 수 있다. 구동 회로칩(TIC)은 미-도시된 메인 회로 기판에 실장될 수 있다. 표시 패널(210)은 미-도시된 회로 기판을 통해 메인 회로 기판에 연결될 수 있다.

도 1c를 참조하면, 일 실시예에 따른 표시 패널(210)은 표시 기판(210-B), 봉지 기판(210-U) 및 표시 기판(210-B)과 봉지 기판(210-U)을 접착하는 밀봉 부재(SM)를 포함한다. 표시 기판(210-B)은 실질적으로 영상을 생성하는 화소들을 포함한다. 봉지 기판(210-U)는 화소들을 밀봉하여 외부의 수분등으로부터 화소들이 손상되는 것을 방지한다.

제1 구동 회로(DIC)는 표시 기판(210-B)에 결합될 수 있다. 제1 구동 회로(DIC)는 집적칩의 형태로 제공될 수 있다. 다만, 이에 제한되지 않고, 본 발명의 일 실시예에서 제1 구동 회로(DIC)는 표시 기판(210-B)에 미 배치될 수도 있다.

표시 기판(210-B)과 봉지 기판(210-U)은 베이스 기판으로써 유리기판을 포함할 수 있다. 표시 기판(210-B)은 봉지 기판(210-U)보다 큰 면적을 가질 수 있다. 봉지 기판(210-U)으로부터 노출된 표시 기판(210-B)의 일부영역에 제1 구동 회로(DIC)가 배치될 수 있다. 다만, 이에 제한되지 않고, 본 발명의 일 실시예에서 표시 기판(210-B)과 봉지 기판(210-U)은 실질적으로 동일한 형상을 가질 수도 있다.

밀봉 부재(SM)는 예컨대 프릿(frit)을 포함할 수 있다. 프릿은 세라믹 접착재료로써, 레이저 노광 이후 경화되는 특성을 갖는다. 프릿은 V2O5 15~40wt%, TeO2 10~30wt%, P2O5 1~15wt%, BaO 1~15wt%, ZnO 1~20wt%, ZrO2 5~30wt%, WO3 5~20wt%, BaO 1~15wt%를 주성분으로 포함하고, Fe2O3, CuO, MnO, Al2O3, Na2O, Nb2O5 중 적어도 하나 이상을 첨가제로 포함할 수 있다. 이러한 조성의 프릿은 열팽창계수 40 X10-7/℃ 내지 100X10-7/℃이고, 유리전이온도가 250℃~400℃인 특성을 가질 수 있다. 밀봉 부재(SM)는 주변 영역(NAA)에 중첩한다.

도 2a는 도 1b 및 도 1c에 도시된 표시 기판(210-B)의 단면도이다. 도 2b는 본 발명의 일 실시예에 따른 표시 기판(210-B)의 평면도이다. 도 2c는 본 발명의 다른 일 실시예에 따른 표시 패널(210)의 단면도이다.

도 2a에 도시된 것과 같이, 표시 기판(210-B)은 베이스 기판(210-G, 이하 제1 베이스 기판), 제1 베이스 기판(210-G) 상에 배치된 회로 소자층(210-CL), 및 표시 소자층(210-OLED)을 포함한다. 표시 기판(210-B)은 표시 소자층(210-OLED)을 커버하는 절연층을 더 포함할 수 도 있다.

제1 베이스 기판(210-G)은 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 회로 소자층(210-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 절연층은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 상기 회로 소자는 신호 라인들 및 화소 구동 회로 등을 포함한다. 표시 소자층(210-OLED)은 발광소자로써 적어도 유기발광 다이오드들을 포함한다. 표시 소자층(210-OLED)은 화소 정의막과 같은 유기층을 더 포함할 수 있다.

도 2b에 도시된 것과 같이, 표시 기판(210-B)은 구동 회로(GDC, 이하 제2 구동 회로), 복수 개의 신호 라인들(SGL, 이하 신호 라인들), 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다.

제2 구동 회로(GDC)는 스캔 구동 회로를 포함할 수 있다. 스캔 구동 회로는 복수 개의 스캔 신호들(이하, 스캔 신호들)을 생성하고, 스캔 신호들을 후술하는 복수 개의 스캔 라인들(GL, 이하 스캔 라인들)에 순차적으로 출력한다.　주사 구동 회로는 화소들(PX)의 구동 회로에 또 다른 제어 신호를 더 출력할 수 있다.

주사 구동 회로는 화소들(PX)의 구동 회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 트랜지스터들을 포함할 수 있다.

신호 라인들(SGL)은 스캔 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 스캔 라인들(GL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결되고, 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동 회로에 제어신호들을 제공할 수 있다.

도 2b에는 칩 형태의 제1 구동 회로(DIC, 도 1c 참조)가 배치되는 표시 기판(210-B)의 실장영역(PDA)을 도시하였다. 제1 구동 회로(DIC)는 데이터 라인들(DL)에 연결될 수 있다.

도 2c를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(210)은 도 1c에 도시된 봉지 기판(210-U)을 대체하는 박막 봉지층(210-TFE)을 포함할 수 있다. 박막 봉지층은 적어도 하나의 무기층을 포함할 수 있다. 박막 봉지층(210-TFE)은 무기층/유기층/무기층의 적층구조를 포함할 수 있다. 박막 봉지층(210-TFE)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(210-OLED)을 보호한다.

이후 도시되는 도 2e를 참조하여 미리 설명하면, 도 1c에 도시된 입력 센서(220)는 박막 봉지층(210-TFE) 상에 배치될 수 있다. 입력 센서(220)는 연속공정을 통해 박막 봉지층(210-TFE) 상에 형성될 수 있다. 입력 센서(220)와 박막 봉지층(210-TFE) 사이에는 접착층이 미-배치될 수 있다.

박막 봉지층(210-TFE)은 증착에 의해 형성될 수 있다. 봉지 기판(210-U)이 생략되기 때문에 도 1c에 도시된 밀봉 부재(SM) 역시 생략될 수 있다. 본 발명의 일 실시예에 따른 표시 패널(210)은 표시 소자층(210-OLED)과 박막 봉지층(210-TFE) 사이에 추가적인 절연층을 더 포함할 수 있다. 예컨대 굴절률을 제어하기 위한 광학 절연층을 더 포함할 수 있다.

도 2d는 도 2c의 일 실시예에 따른 표시 패널의 확대 단면도이다. 도 2e는 도 2c의 일 실시예에 따른 전자 패널의 단면도이다.

도 2d를 참조하면, 표시 패널(210)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층을 형성한다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 회로 소자층(210-CL) 및 표시 소자층(210-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성한다.

베이스층(BL)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시 패널(210)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.

버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.

버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.

도 2d는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면 상에서 화소(PX)의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들(PX)에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다.

도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결전극 또는 연결 신호 라인일 수 있다.

도 2d에 도시된 것과 같이, 제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(T2)의 소스(S2), 액티브(A2), 드레인(D2)이 반도체 패턴으로부터 형성된다. 소스(S1, S2) 및 드레인(D1, D2)은 단면 상에서 액티브(A1, A1)로부터 서로 반대 방향으로 연장된다. 도 5에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 제2 트랜지스터(T2)의 드레인(D2)에 연결될 수 있다.

버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX, 도 2b 참조)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(210-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.

제1 절연층(10) 상에 게이트(G1, G2)가 배치된다. 게이트(G1)는 금속패턴의 일부일 수 있다. 게이트(G1, G2)는 액티브(A1, A2)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1, G2)는 마스크와 같다.

제1 절연층(10) 상에 게이트(G1, G2)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 화소들(PX, 도 2b 참조)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.

제2 절연층(20) 상에 상부전극(UE)이 배치될 수 있다. 상부전극(UE)은 제2 트랜지스터(T2)의 게이트(G2)와 중첩할 수 있다. 상부전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부전극(UE)은 커패시터를 정의할 수 있다. 본 발명의 일 실시예에서 상부전극(UE)은 생략될 수도 있다.

제2 절연층(20) 상에 상부전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결전극(CNE1)이 배치될 수 있다. 제1 연결전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.

제4 절연층(40)이 제3 절연층(30) 상에 배치된다. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제4 절연층(40) 상에 제5 절연층(50)이 배치된다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결전극(CNE2)이 배치될 수 있다. 제2 연결전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결전극(CNE1)에 접속될 수 있다.

제5 절연층(50) 상에 제2 연결전극(CNE2)을 커버하는 제6 절연층(60)이 배치된다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 제1 전극(AE, 또는 애노드)이 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결전극(CNE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.

도 2d에 도시된 것과 같이, 표시영역(210-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을 수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.

정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다.

발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE, 또는 캐소드)이 배치된다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(PX, 도 2b 참조)에 공통적으로 배치된다. 도 2d에 도시된 것과 같이, 제2 전극(CE) 상에 박막 봉지층(210-TFE)이 배치된다. 정공 제어층(HCL), 전자 제어층(ECL) 및 발광층(EML)은 유기발광 다이오드(OLED)를 정의할 수 있다.

도 2e은 본 발명의 일 실시예에 따른 전자 패널(200)의 단면도이다.

도 2e은 "층" 타입의 입력 센서를 예시적을 도시하였다. "패널" 타입이든, "층" 타입이든 입력 센서는 다층구조를 가질 수 있다. 입력 센서는 감지 전극, 감지 전극에 연결된 신호 라인 및 적어도 하나의 절연층을 포함할 수 있다. 입력 센서는 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다.

도 2e에 도시된 것과 같이, 입력 센서(220)는 제1 절연층(220-IL1, 또는 제1 센서 절연층), 제1 도전층(220-CL1), 제2 절연층(220-IL2, 또는 제2 센서 절연층), 제2 도전층(220-CL2), 및 제3 절연층(220-IL3, 또는 제3 센서 절연층)을 포함할 수 있다. 제1 절연층(220-IL1)은 박막 봉지층(210-TFE) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에서 제1 절연층(220-IL1) 및/또는 제3 절연층(220-IL3)은 생략될 수 있다.

제1 도전층(220-CL1) 및 제2 도전층(220-CL2) 각각은 단층구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 도전층은 투명 도전층들과 금속층들 중 적어도 2이상을 포함할 수 있다. 다층구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 예컨대, 제1 도전층(220-CL1) 및 제2 도전층(220-CL2) 각각은 3층의 금속층 구조, 예컨대, 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 상대적으로 내구성이 높고 반사율이 낮은 금속을 외층에, 전기전도율이 높은 금속을 내층에 적용할 수 있다.

제1 도전층(220-CL1) 및 제2 도전층(220-CL2) 각각은 복수 개의 도전패턴들을 포함한다. 이하, 제1 도전층(220-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(220-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 감지 전극들 및 이에 연결된 신호 라인들을 포함할 수 있다.

제1 절연층(220-IL1) 내지 제3 절연층(220-IL3) 각각은 무기막 또는 유기막을 포함할 수 있다. 본 실시예에서 제1 절연층(220-IL1) 및 제2 절연층(220-IL2)은 무기막일 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 제3 절연층(220-IL3)은 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.

도 3은 본 발명의 일 실시예에 따른 입력 센서(220)의 평면도이다. 도 4는 본 발명의 일 실시예에 따른 패드 영역을 확대하여 도시한 도면이다.

도 3 및 도 4를 참조하면, 입력 센서(220)는 복수 개의 감지 전극들(SE1, SE2), 및 복수 개의 감지 전극들(SE1, SE2)에 연결된 복수 개의 신호 라인들(SL1, SL2-1, SL2-2)을 포함할 수 있다. 입력 센서(220)는 그라운드 라인들(EL1, EL2), 복수의 가드 라인들(GL) 및 감지 라인들(DML1, DML2)을 포함할 수 있다. 입력 센서(220)는 신호 패드들(SGP1, SGP2-1, SGP2-2), 그라운드 패드(EP), 가드 패드(GP) 및 더미 패드들(DMP1, DMP2)을 포함할 수 있다.

도 3에서, 감지 전극들(SE1, SE2)은 액티브 영역(AA)에 배치된다. 감지 전극들(SE1, SE2)은 서로 교차하는 복수 개의 제1 감지 전극들(SE1) 및 복수 개의 제2 감지 전극들(SE2)을 포함할 수 있다. 제1 감지 전극들(SE1)은 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 배치될 수 있다. 제1 감지 전극들(SE1) 각각은 제1 방향(DR1)을 따라 배열된 복수 개의 제1 감지부분들(SP1) 및 복수 개의 제1 중간부분들(BP1)을 포함할 수 있다.

제2 감지 전극들(SE2)은 제2 방향(DR2)을 따라 연장되고, 제1 방향(DR1)을 따라 배치될 수 있다. 제2 감지 전극들(SE2) 각각은 제2 방향(DR2)을 따라 배열된 복수 개의 제2 감지부분들(SP2) 및 복수 개의 제2 중간부분들(BP2)을 포함할 수 있다.

신호 라인들(SL1, SL2-1, SL2-2), 그라운드 라인들(EL1, EL2), 복수의 가드 라인들(GL) 및 감지 라인들(DML1, DML2)은 주변 영역(NAA)에 배치된다.

신호 라인들(SL1, SL2-1, SL2-2)은 복수 개의 제1 신호 라인들(SL1), 복수 개의 제2 신호 라인들(SL2-1, SL2-2)을 포함한다.

제1 신호 라인들(SL1)은 제1 감지 전극들(SE1)의 양 단들 중 일단들에 각각 연결된다. 제2 신호 라인(SL2-1)은 제2 감지 전극들(SE2)의 양단들 중 일단들에 각각 연결된다. 다른 제2 신호 라인(SL2-2)은 제2 감지 전극들(SE2)의 양단들 중 타단들에 각각 연결된다. 즉, 도 3에서, 입력 센서(220)의 제1 신호 라인들(SL1)은 싱글 라우팅 구조이고, 제2 신호 라인들(SL2-1, SL-2)은 더블 라우팅 구조로 도시되었다. 다만, 이는 일 예에 해당하고, 제1 신호 라인들도 더블 라우팅 구조일 수 있고, 제2 신호 라인들도 싱글 라우팅 구조일 수 있다.

제1 신호 라인들(SL1) 및 제2 신호 라인들(SL2-1, SL2-2)은 신호 패드들(SGP1, SGP2-1, SGP2-2)과 연결될 수 있다. 신호 패드들(SGP1, SGP2-1, SGP2-2)은 패드 영역(PA) 내에서 제1 방향(DR1)으로 정렬될 수 있다. 즉, 제1 신호 라인들(SL1) 및 제2 신호 라인들(SL2-1, SL2-2)이 배치되는 주변 영역(NAA) 내에서 신호 패드들(SGP1, SGP2-1, SGP2-2)이 정렬된 영역은 패드 영역(PA)으로 별도로 정의될 수 있다. 예를 들어, 패드 영역(PA)은 주변 영역(NAA) 내에서 제2 방향(DR2)으로 액티브 영역(AA)의 하측에 정의될 수 있다.

그라운드 라인(EL1, EL2)은 제1 그라운드 라인(EL1) 및 제2 그라운드 라인(EL2)을 포함할 수 있다. 그라운드 라인(EL1, EL2)은 전기적으로 그라운드(ground)된 상태일 수 있다. 그라운드 라인(EL1, EL2)은 주변 영역(NAA) 내에서 액티브 영역(AA)으로부터 가장 멀리 배치될 수 있다. 즉, 그라운드 라인(EL1, EL2)은 주변 영역(NAA)의 최외곽에 배치될 수 있다. 일 실시예에서, 그라운드 라인(EL1, EL2)은 ESD ring 배선에 해당할 수 있다. ESD ring 배선은 외부 ESD(Electro Static Discharge) 소스를 차단하는 역할을 할 수 있다.

일 실시예에서, 제1 그라운드 라인(EL1)과 제2 그라운드 라인(EL2)은 액티브 영역(AA)을 기준으로 서로 이격될 수 있다. 예를 들어, 제1 그라운드 라인(EL1)은 제1 방향(DR1)에서 주변 영역(NAA)의 일측의 최외곽에 배치될 수 있고, 제2 그라운드 라인(EL2)은 주변 영역(NAA)의 상기 일측의 반대편인 타측의 최외곽에 배치될 수 있다. 즉, 제1 그라운드 라인(EL1)은 제1 신호 라인(SL1)과 인접하게 배치되고, 제2 그라운드 라인(EL2)은 제2 신호 라인(SL2-2)과 인접하게 배치될 수 있다.

복수 개의 가드 라인들(GL)은 인접한 라인들 사이에 배치되어 인접한 라인들 간에 비의도적으로 발생되는 커플링을 방지할 수 있다. 가드 라인들(GL)은 인접한 복수의 신호 라인들 사이에 각각 배치될 수 있다.

일 실시예에서, 가드 라인(GL)은 신호 라인(SL1, SL2-1, SL2-2)과 그라운드 라인(EL1, EL2)의 사이에 배치될 수 있다.

가드 라인(GL)은 입력 센서(220)의 구동 방식에 따라서 그라운드 전압 또는 감지 전극과 동일 전압을 가질 수 있다. 예를 들어, 입력 센서(220)의 구동 방식이 셀프캡(self-cap) 구동인 경우 가드 라인(GL)은 감지 전극들과 동일 전압을 가지고, 뮤추얼캡(mutual-cap) 구동인 경우 그라운드 전압을 가질 수 있다. 셀프캡 구동 방식의 경우 외부 입력에 대하여 외부 입력 장치와 감지 전극 간의 정전 용량 변화를 검출하고, 뮤추얼캡 구동 방식의 경우 외부 입력장치에 따른 감지 전극들 간의 정전 용량 변화를 검출하여 입력을 감지한다.

입력 센서(220)는 감지 라인을 더 포함할 수 있다. 감지 라인은 감지 전극(SE1, SE2)과 같이 패터닝되고, 동일한 물질을 포함할 수 있다. 즉, 감지 라인은 투명 도전성 산화물(transparent conductive oxide, TCO)을 포함할 수 있고, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 감지 라인은 그라운드 라인(EL1, EL2)과 입력 센서(220)의 두께 방향에서 중첩한다. 자세한 설명은 도 4, 도 6a 내지 도 8c에서 설명한다.

도 4에서, 패드 영역(PA)에는 신호 패드들(SGP1, SGP2-1, SGP2-2), 가드 패드들(GP), 그라운드 패드들(EP) 및 더미 패드들(DMP1, DMP2)이 배치될 수 있다. 패드 영역(PA) 상에는 회로 기판(FCB, 도 1b 참조)이 실장될 수 있다.

그라운드 라인(EL1, EL2)은 그라운드 패드(EP1, EP2)와 연결될 수 있다. 가드 라인(GL)은 가드 패드(GP)와 연결될 수 있다. 감지 라인(DML1, DML2)은 더미 패드들(DMP1, DMP2)과 연결될 수 있다. 감지 라인(DML1, DML2)은 제1 감지 라인(DML1) 및 제2 감지 라인(DML2)을 포함할 수 있다. 제1 감지 라인(DML1)의 일단(EZ1)은 제1 더미 패드(DMP1)와 전기적으로 연결되고, 제2 감지 라인(DML2)의 일단(EZ1)은 제2 더미 패드(DMP2)와 전기적으로 연결될 수 있다. 제1 및 제2 감지 라인들(DML1, DML2) 각각의 타단은 주변 영역(NAA) 상에 배치될 수 있다.

복수의 제1 신호 라인들(SL1)은 복수의 제1 신호 패드들(SGP1)과 연결된다. 복수의 제2 신호 라인들(SL2-1, SL2-2)은 복수의 제2 신호 패드들(SGP2-1, SGP2-2)과 연결될 수 있다. 복수의 제1 및 제2 신호 패드들(SGP1, SGP2-1, SGP2-2)은 패드 영역(PA)에서 가운데에 위치할 수 있다. 제1 그라운드 패드(EP1) 및 제2 그라운드 패드(EP2)는 복수의 제1 및 제2 신호 패드들(SGP1, SGP2-1, SGP2-2)의 양 측에 배치될 수 있다. 제1 더미 패드(DMP1)와 제2 더미 패드(DMP2)는 제1 방향(DR1)에서 서로 양측으로 이격된다. 제1 더미 패드(DMP1)은 제1 그라운드 패드(EP1) 옆에 배치될 수 있다. 제2 더미 패드(DMP2)는 제2 그라운드 패드(EP2) 옆에 배치될 수 있다.

일 실시예에서, 제1 감지 라인(DML1)은 복수의 제1 더미 패드들(DMP1) 중에서 제1 그라운드 패드(EP1)와 가장 인접한 제1 더미 패드(DMP1)에 전기적으로 연결될 수 있다. 제2 감지 라인(DML2)은 복수의 제2 더미 패드들(DMP2) 중에서 제2 그라운드 패드(EP2)와 가장 인접한 제2 더미 패드(DMP2)에 전기적으로 연결될 수 있다. 복수의 제1 더미 패드들(DMP1)은 서로 메탈 전극을 통해 전기적으로 연결된다. 복수의 제2 더미 패드들(DMP2)은 메탈 전극을 통해 서로 전기적으로 연결된다. 복수의 제1 및 제2 더미 패드들(DMP1, DMP2)은 패드 영역(PA)의 가장 바깥쪽에 배치되어, 다양한 역할을 수행할 수 있다. 예를 들어, 복수의 제1 및 제2 더미 패드들(DMP1, DMP2)은 회로 기판(FCB)이 패드 영역에서 입력 센서(220)와 압착 결합될 때, 압착 저항을 관리하기 위한 패드에 해당할 수 있다. 복수의 제1 및 제2 더미 패드들(DMP1, DMP2)에는 배선 불량을 검출하는 계측 장비가 연결될 수 있다. 본 실시예에서, 계측 장비는 제1 및 제2 더미 패드들(DMP1, DMP2)에 연결되어, 제1 및 제2 감지 라인들(DML1, DML2)에 데미지 발생 여부를 검출할 수 있다.

제1 감지 라인(DML1) 및 제2 감지 라인(DML2) 각각은 제1 부분(PP1) 및 제2 부분(PP2)을 포함할 수 있다. 제1 부분(PP1)은 주변 영역(NAA)에 배치되고, 제2 부분(PP2)은 패드 영역(PA)에 배치될 수 있다. 즉, 제1 부분(PP1)은 주변 영역(NAA)에서 패드 영역(PA) 외측에 배치된다. 제1 부분(PP1)은 제3 방향(DR3)에서 그라운드 라인(EL1, EL2)에 중첩할 수 있다. 제1 감지 라인(DML1)의 제1 부분(PP1)은 제1 그라운드 라인(EL1)에 중첩하고, 제2 감지 라인(DML2)의 제1 부분(PP1)은 제2 그라운드 라인(EL2)에 중첩할 수 있다. 제2 부분(PP2)의 일부분은 그라운드 라인(EL1, EL2)과 중첩하지 않는다. 즉, 제2 부분(PP2)은 그라운드 라인(EL1, EL2)과 평면상에서 이격된다. 도 6a 내지 도 8c에서 자세히 설명한다.

도 5a는 도 3의 제1 영역(AA')에 대한 평면도이다. 도 5b는 도 5a의 II-II’에 대응하는 단면도이다. 이하, 도 3과 함께 참조하여 입력 센서(220)의 감지 전극들(SE1, SE2)에 대해 상세히 설명한다.

도 5a 및 도 5b에 도시된 것과 같이, 제1 영역(AA')은 제1 감지 전극(SE1)과 제2 감지 전극(SE2)의 교차영역에 해당한다. 교차영역 내에 제1 중간부분(BP1)과 제2 중간부분(BP2)이 배치된다. 본 실시예와 같이 제1 감지부분(SP1)과 제1 중간부분(BP1)이 일체의 형상을 가질 수 있으나, 이에 제한되지 않는다. 본 발명의 일 실시예에서 제2 감지부분(SP2)과 제2 중간부분(BP2)이 일체의 형상을 가질 수 도 있다.

제2 감지 전극(SE2)과 같이 분리된 감지부분(SP2)과 중간부분(BP2)은 전극패턴과 브릿지패턴으로 각각 정의될 수 있다. 즉, 본 실시예에서 제2 감지 전극(SE2)은 전극패턴들(SP2)과 브릿지패턴들(BP2)을 포함한다. 하나의 교차영역에 배치된 제1 브릿지패턴(BP2-1)과 제2 브릿지패턴(BP2-2)을 예시적으로 도시하였으나, 브릿지패턴(BP2)의 개수는 특별히 제한되지 않는다.

본 실시예에서 제1 브릿지패턴(BP2-1)과 제2 브릿지패턴(BP2-2) 각각은 제1 부분(B1), 제2 부분(B2), 및 제3 부분(B3)을 포함할 수 있다. 제2 부분(B2)은 제1 부분(B1) 및 제3 부분(B3)과 다른 층상에 배치된다. 제2 부분(B2)은 전극패턴들(SP2)과 동일한 층 상에 배치될 수 있다. 복수개의 부분들(B1, B2, B3)을 포함하는 제1 브릿지패턴(BP2-1)과 제2 브릿지패턴(BP2-2)을 예시적으로 도시하였으나 이에 제한되지 않는다. 본 발명의 일 실시예에서 제1 브릿지패턴(BP2-1)과 제2 브릿지패턴(BP2-2) 각각은 제1 부분(B1)과 동일한 층에 배치된 하나의 패턴으로 구성되고, 이 하나의 패턴은 이격된 2개의 제2 감지부분들(SP2)을 연결할 수도 있다. 상기 하나의 패턴은 제1 중간부분(BP1)과 비-중첩하고 제1 감지부분(SP1)에 중첩할 수도 있다.

도 5a 및 도 5b에 도시된 것과 같이, 입력 센서(220)는 봉지 기판(210-U) 상에 직접 배치된다. 본 실시예에서 베이스 기판(또는 제2 베이스 기판)만을 포함하는 봉지 기판(210-U)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 본 실시예에서 브릿지패턴(BP2)의 일부분이 봉지 기판(210-U)의 상면에 접촉하는 실시예를 도시하였으나, 이에 제한되지 않는다. 본 발명의 일 실시예에서 봉지 기판(210-U)의 상면 상에 버퍼층이 더 배치될 수 있고, 브릿지패턴(BP2)의 일부분이 버퍼층의 상면에 접촉할 수도 있다. 버퍼층은 무기층 및/또는 유기층을 포함할 수 있다. 본 발명의 일 실시예에서 입력 센서(220)가 봉지 기판(210-U) 상에 직접 배치되지 않을 수도 있다. 이때, 입력 센서(220)는 베이스층을 더 포함하고, 입력 센서(220)의 베이스층이 접착층을 통해 봉지 기판(210-U)에 결합될 수 있다.

봉지 기판(210-U)의 상면 상에 브릿지패턴(BP2)의 적어도 일부분이 배치된다. 봉지 기판(210-U)의 상면 상에 제1 부분(B1) 및 제3 부분(B3)이 배치될 수 있다. 제1 부분(B1) 및 제3 부분(B3)은 금속을 포함할 수 있다. 제1 부분(B1) 및 제3 부분(B3)은 티타늄(Ti), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag)을 포함할 수 있다. 제1 부분(B1) 및 제3 부분(B3)은 상기 금속으로 구성된 금속층을 포함하는 다층구조물일 수도 있다. 제1 부분(B1) 및 제3 부분(B3) 각각은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.

봉지 기판(210-U)의 상면 상에 제1 절연층(221)이 배치된다. 제1 절연층(221) 상에 제1 감지 전극(SE1), 전극패턴들(SP2), 및 제2 부분(B2)이 배치된다. 제1 중간부분(BP1)에는 제2 부분(B2)이 배치되기 위한 개구부가 정의된다. 전극패턴들(SP2) 및 제2 부분(B2)는 제1 절연층(221)을 관통하는 관통홀(221-TH)을 통해 브릿지패턴(BP2)에 연결될 수 있다.

제1 감지 전극(SE1), 전극패턴들(SP2), 및 제2 부분(B2)은 동일한 물질을 포함할 수 있다. 제1 감지 전극(SE1), 전극패턴들(SP2), 및 제2 부분(B2)은 투명 도전성 산화물(transparent conductive oxide, TCO)을 포함할 수 있다. 제1 감지 전극(SE1), 전극패턴들(SP2), 및 제2 부분(B2)은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 이외에도 PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다.

제1 절연층(221) 상에 제2 절연층(222)이 배치된다. 제2 절연층(222)은 제1 감지 전극(SE1), 전극패턴들(SP2), 및 제2 부분(B2)을 커버할 수 있다. 제1 절연층(221), 제2 절연층(222)은 무기물 또는 유기물을 포함할 수 있다.

도 5c 및 도 5d는 하나의 교차 영역을 도시하였다. 도 5d 적층 구조 관련하여서는 도 2e를 참조한다. 제1 감지부분(SP1), 제1 중간부분(BP1), 및 제2 감지부분들(SP2)은 메쉬형상을 가질 수 있다1 감지부분(SP1), 제1 중간부분(BP1), 및 제2 감지부분들(SP2)은 도전라인들(MSL1, MSL2)을 포함할 수 있다. 도전라인들(MSL1, MSL2)은 제1 방향(DR1) 및 제2 방향(DR2)에 교차하는 방향으로 연장되고 서로 다른 방향으로 연장된다. 도전라인들(MSL1, MSL2)은 복수 개의 개구부들(OP-M)를 정의할 수 있다. 개구부(OP-M)의 내측에 발광영역(PXA)이 정의된다. 도전라인들(MSL1, MSL2)은 비발광영역(NPXA)에 중첩한다.

도 5c에 도시된 것과 같이, 제2 중간부분(BP2) 은 제1 감지부분들(SP1)에 중첩할 수 있다. 도 5d에 도시된 것과 같이, 제2 중간부분(BP2)은 제2 절연층(IS-IL2)을 관통하는 컨택홀들(TH-I)을 통해서 제2 감지부분들(SP2)을 연결할 수 있다.

도 6a는 도 3의 BB' 영역을 확대하여 보여주는 도면이다. 도 6b는 도 6a의 III 내지 III'에 대응하는 단면도이다. 이하, 도 4를 참조하여 도 6a 및 도 6b를 설명한다.

도 6a는 제1 그라운드 라인(EL1)의 양단의 말단부들을 잇는 중간의 라인부를 도시한다. 도 6a는 제1 그라운드 라인(EL1)만을 도시하지만, 반대편의 제2 그라운드 라인(EL2)에도 동일한 설명이 적용될 수 있다. 도 6a에서, 주변 영역(NAA) 내에서 제1 그라운드 라인(EL1)은 가장 바깥쪽에 배치될 수 있다. 즉, 액티브 영역(AA, 도 3 참조)으로부터 제1 신호 라인(SL1), 가드 라인(GL), 제1 그라운드 라인(EL1) 순서로 배열될 수 있다.

도 6b에서, 제1 감지 라인(DML1)은 제3 방향(DR3)에서 제1 그라운드 라인(EL1) 보다 위에 배치될 수 있다. 제1 감지 라인(DML1)은 제1 그라운드 라인(EL1)과 제3 방향(DR3)에서 중첩할 수 있다.

보다 구체적으로, 제1 신호 라인(SL1), 가드 라인(GL) 및 그라운드 라인(EL1)은 베이스 기판(210-U) 상에 배치될 수 있다. 여기에서, 베이스 기판(210-U)은 표시 패널(210)의 봉지 기판(210-U, 도 1c 참조)일 수 있다. 다른 실시예에서, 베이스 기판(210-U)은 박막 봉지층(210-TFE, 도 2e 참조)일 수 있다. 제1 신호 라인(SL1), 가드 라인(GL) 및 그라운드 라인(EL1)은 표시 패널 구조에 따라서, 봉지 기판(210-U) 또는 박막 봉지층(210-TFE) 상에 직접 배치될 수 있다.

베이스 기판(210-U) 상에는 제1 절연층(221)이 배치될 수 있다. 제1 절연층(221) 상에는 제2 절연층(222)이 배치될 수 있다. 제1 절연층(221) 및 제2 절연층(222)과 관련하여 중복된 설명은 생략한다. 제1 절연층(221) 상에는 제1 감지 라인(DML1)이 배치될 수 있다.

도 6b에서, 제1 감지 라인(DML1)은 제1 그라운드 라인(EL1)과 비접촉한다. 제1 그라운드 라인(EL1)의 중간의 라인부와 중첩하는 제1 감지 라인(DML1)의 중간의 라인부는 제1 감지 라인(DML1)의 제1 부분(PP1, 도 4 참조)에 해당할 수 있다. 일 실시예에서, 제1 감지 라인(DML1)은 양 끝단(일단 및 타단)의 말단부들을 잇는 라인부에서 제1 그라운드 라인(EL1)과 비접촉하므로 서로 전기적으로 연결되지 않는다. 도 6b에서는 제1 그라운드 라인(EL1)과 중첩하는 제1 감지 라인(DML1)이 도시되었으나, 제2 그라운드 라인(EL2)과 중첩하는 제2 감지 라인(DML2, 도 4 참조)에도 동일한 설명이 적용될 수 있다.

도 7a는 도 4의 CC' 영역을 확대하여 보여주는 도면이다. 도 7b는 도 7a의 IV 내지 IV'에 대응하는 단면도이다. 도 7a는 제1 그라운드 라인(EL1)의 일끝단을 보여준다.

도 7a에서, 제1 그라운드 라인(EL1)의 일 끝단 상에는 제1 감지 라인(DML1)의 타단(EZ2)이 중첩되게 배치될 수 있다.

도 7b에서, 제1 감지 라인(DML1)의 타단(EZ2)은 제1 절연층(221)을 관통하는 컨택홀(CNH)을 통해서 제1 그라운드 라인(EL1)과 접촉하여 전기적으로 연결될 수 있다. 결론적으로, 제1 감지 라인(DML1)이 연결된 제1 감지 패드(DMP1)는 제1 그라운드 라인(EL1)이 연결된 제1 그라운드 패드(EP1)와 전기적으로 연결될 수 있다.

도 8a는 도 4의 X 내지 X'에 대응하는 단면도이다. 도 8b는 도 4의 Y 내지 Y'에 대응하는 단면도이다. 도 8c는 도 4의 Z 내지 Z'에 대응하는 단면도이다. 도 4를 참조하여 설명한다.

도 8a 내지 도 8c는 제1 그라운드 라인(EL1)과 제1 감지 라인(DML1)의 중첩관계를 단면상에서 보여준다. 도 8a 내지 도 8c는 패드 영역(PA)에 배치된 제1 감지 라인(DML1)과 제1 그라운드 라인(EL1)의 단면도를 도시한다.

도 8a에서, 제1 감지 라인(DML1)은 제1 절연층(221) 상에 배치될 수 있다. 도 8a에서 제1 감지 라인(DML1)은 일단(EZ1)에서 제1 더미 패드(DMP1)와 전기적으로 연결된다. 도 8b에서, 제1 그라운드 라인(EL1)은 베이스 기판(210-U) 상에 배치될 수 있다. 도 8b에서, 제1 그라운드 라인(EL1)은 제1 그라운드 패드(EP1)와 전기적으로 연결된다. 도 8a 및 도 8b에서, 제1 감지 라인(DML1)과 제1 그라운드 라인(EL1)은 서로 비중첩한다.

도 8c에서, 제1 감지 라인(DML1)은 제1 그라운드 라인(EL1)과 제3 방향에서 중첩할 수 있다. 도 8c의 제1 감지 라인(DML1)과 제1 그라운드 라인(EL1)은 서로 중첩하지만 전기적으로 연결되지 않는 라인부를 지나 도 7a의 제1 감지 라인(DML1)의 타단(EZ2)의 말단부에서 서로 전기적으로 연결될 수 있다. 그러므로, 서로 이격된 제1 더미 패드(DMP1)와 제1 그라운드 패드(EP1)는 전기적으로 연결된다. 일 실시예에서, 더미 패드(DMP1, DMP2)를 통해 감지 라인(DML1, DML2)의 라인부(도 6a 및 도 6b 참조)에서의 오픈 상태 여부가 검출될 수 있고, 이 때에 라인부에서 그라운드 라인(EL1, EL2)은 감지 라인(DML1, DML2)과 비접촉되므로 쇼트 불량이 일어나지 않는다.

도 9a는 본 발명의 일 실시예에 따른 입력 센서(220)의 평면도이다. 도 9b는 도9a에 도시된 센싱 유닛(SU)의 확대된 평면도이다.

이하, 도 3 및 도 5a 내지 도 5d에 도시된 입력 센서(220)와 차이점을 중심으로 본 실시예에 다른 입력 센서(220)에 대해 설명한다. 도 9a에 도시된 입력 센서(220)는 도 5a 내지 도 5d에 도시된 입력 센서(220)와 아래의 구성이 다르게 도시되었다.

도 9a를 참조하면, 6개의 제1 감지전극들(E1-1 내지 E1-6)이 예시적으로 도시되었다. 제1 신호라인들(SL1) 중 제1 그룹(SL1-1)은 제1 감지전극들(E1-1 내지 E1-6) 중 일부의 제1 전극들의 일측에 각각 연결된다. 제1 신호라인들(SL1) 중 제2 그룹(SL1-2)은 제1 감지전극들(E1-1 내지 E1-6) 중 남은 일부의 제1 전극들의 타측에 각각 연결된다. 제2 신호라인들(SL2) 중 제1 그룹(SL2-1)은 제2 감지전극들(E2-1 내지 E2-4) 중 일부의 제2 전극들의 일측에 각각 연결된다. 제2 신호라인들(SL2) 중 제2 그룹(SL2-2)은 제2 감지전극들(E2-1 내지 E2-4) 중 남은 일부의 제1 전극들의 일측에 각각 연결된다. 제1 신호라인들(SL1)의 제1 그룹(SL1-1)과 제2 신호라인들(SL2)의 제1 그룹(SL2-1)이 정렬되고, 제1 신호라인들(SL1)의 제2 그룹(SL1-2)과 제2 신호라인들(SL2)의 제2 그룹(SL2-2)이 정렬된다.

본 실시예에 따르면, 제1 감지전극들(E1-1 내지 E1-6)은 브릿지 패턴의 제1 중간부분(BP1)을 포함한다. 제2 감지전극들(E2-1 내지 E2-4) 각각은 일체형상의 제2 감지부분들(SP2)과 제2 중간부분들(BP2)을 포함한다. 제1 감지전극들(E1-1 내지 E1-6)과 제2 감지전극들(E2-1 내지 E2-4) 각각은 메쉬 형상을 가질 수 있다. 다시 말해, 제1 감지전극들(E1-1 내지 E1-6)과 제2 감지전극들(E2-1 내지 E2-4) 각각은 교차하여 메쉬를 형성하는 복수 개의 도전라인들을 포함할 수 있다.

도 9b를 참조하면, 감지유닛 영역들(SU) 각각은 제1 중간부분(BP1)을 사이에 두고 배치된 절반의 제1 감지부분(SP1) 및 또 다른 절반의 제1 감지부분(SP1)를 포함할 수 있고, 제2 중간부분(BP2)를 사이에 두고 배치된 절반의 제2 감지부분(SP2) 및 또 다른 절반의 제2 감지부분(SP2)을 포함할 수 있다.

제2 감지부분들(SP2) 각각은 연장 부분들(SP2a, SP2b) 및 가지 부분들(SP2c1 내지 SP2c4)을 포함할 수 있다. 연장 부분들(SP2a, SP2b)은 제2 방향(DR2)을 따라 나란히 연장된 제1 연장 부분(SP2a) 및 제1 연장 부분(SP2a)으로부터 꺾여서 제2 더미패턴(DUP2)을 사이에 두고 연장되는 제2 연장 부분(SP2b)을 포함할 수 있다. 한편, 이에 한정되지 않고, 일 실시예의 제2 더미패턴(DUP2)은 제2 연장 부분(SP2b) 사이에 배치되지 않을 수 있고, 제2 연장 부분(SP2b)은 제1 연장 부분(SP2a)과 나란한 방향으로 연장될 수 있다.

가지 부분들(SP2c1 내지 SP2c4) 각각은 제2 중간부분(BP2)을 사이에 두고 제2 중간부분(BP2)로부터 멀어지는 방향을 따라 연장될 수 있다. 가지 부분들(SP2c1 내지 SP2c4)은 제1 내지 제4 가지 부분들(SP2c1 내지 SP2c4)을 포함할 수 있다. 제1 가지 부분(SP2c1) 및 제3 가지 부분(SP2c3)은 제1 교차 방향(DRa)을 따라 연장될 수 있고, 제2 가지 부분(SP2c2) 및 제4 가지 부분(SP2c4)은 제2 교차 방향(DRb)을 따라 연장될 수 있다.

제1 교차 방향(DRa)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 교차하는 방향으로 정의할 수 있다. 제2 교차 방향(DRb)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 교차함과 동시에 제1 교차 방향(DRa)에 직교하는 방향으로 정의할 수 있다. 제1 교차 방향(DRa) 및 제2 교차 방향(DRb) 각각은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면 상에서 제1 방향(DR1) 및 제2 방향(DR2) 사이의 대각 방향에 대응될 수 있다.

제2 중간부분(BP2)은 제1 감지부분(SP1)의 제1 방향(DR1)에서 서로를 향해 돌출된 부분들 사이에 배치될 수 있다. 제2 중간부분(BP2)은 제2 감지부분들(SP2)의 제1 연장 부분들(SP2a) 사이를 연결할 수 있다. 제2 중간부분(BP2)은 제1 연장 부분들(SP2a)과 동일 층 상에서 일체로 형성될 수 있다.

제1 감지부분들(SP1) 각각은 제1 방향(DR1)을 따라 연장된 제1 부분(SP1b) 및 제1 부분(SP1b)으로부터 연장되며, 제2 감지부분들(SP2)의 일 부분을 둘러싸는 제2 부분(SP1a)을 포함할 수 있다. 제1 감지부분(SP1)의 제2 부분(SP1a)은 인접하게 배치된 제2 감지부분(SP2)의 가지 부분들(SP2c1 내지 SP2c4)을 둘러쌀 수 있다. 도 9b를 참조하면, 센싱 유닛(SU) 내에서 좌측에 배치된 제1 감지부분(SP1)의 제2 부분(SP1a)은 제1 및 제3 가지 부분들(SP2c1, SP2c3)을 둘러쌀 수 있고, 우측에 배치된 제1 감지부분(SP1)의 제2 부분(SP1a)은 제2 및 제4 가지 부분들(SP2c2, SP2c4)을 둘러쌀 수 있다.

제1 감지부분(SP1)의 제1 부분들(SP1b)은 제1 방향(DR1)에서 제2 중간부분(BP2)을 사이에 이격될 수 있다. 제1 중간부분(BP1)은 이격된 제1 감지부분들(SP1)을 전기적으로 연결시킬 수 있다. 도 9b는 센싱 유닛(SU)내에 배치된 2개의 제1 중간부분들(BP1)을 도시하였다. 그러나, 센싱 유닛(SU) 내에 배치되는 제1 중간부분(BP1)의 개수는 이에 한정되지 않고, 더 적거나, 더 많을 수 있다.

도 9b에 도시된 것처럼, 제1 중간부분(BP1)은 평면 상에서 각각 "∧" 또는 "∨"의 굽은선 형태를 가질 수 있다. 굽은선 형태를 갖는 제1 중간부분(BP1)은 제2 감지부분들(SP2)에 중첩할 수 있다. 그러나 이에 한정되지 않고, 제1 중간부분(BP1)은 제1 방향(DR1)을 따라 연장된 직선 라인의 형태를 가질 수 있고, 평면 상에서 제2 중간부분(BP2)에 중첩할 수 있다.

더미패턴들(DUP) 각각은 전기적으로 플로팅된 패턴들일 수 있다. 더미패턴들(DUP) 각각은 제1 감지전극들(E1-1 내지 E1-6) 및 제2 감지전극들(E2-1 내지 E2-4)과 절연된 패턴들일 수 있다. 더미패턴들(DUP)은 배치 위치에 따라 제1 내지 제4 더미패턴들(DUP1 내지 DUP4)을 포함할 수 있다.

제1 더미패턴들(DUP1)은 제1 감지 전극들(E1-1 내지 E1-6)과 제2 감지 전극들(E2-1 내지 E2-4) 사이에 배치될 수 있다. 구체적으로, 제1 더미패턴들(DUP1)은 제1 감지부분들(SP1)과 제2 감지부분들(SP2) 사이에 배치될 수 있다. 예를 들어, 도 9b에 도시된 것처럼, 제1 더미패턴들(DUP1)은 제1 감지부분들(SP1)의 제2 부분들(SP1a)과 제2 감지부분들(SP2)의 가지 부분들(SP2c1 내지 SP2c4) 사이에 배치되어 가지 부분들(SP2c1 내지 SP2c4)을 둘러쌀 수 있다.

제1 더미패턴들(DUP1)은 서로 전기적으로 절연된 복수의 패턴들을 포함할 수 있다. 복수의 패턴들의 크기는 상호 정전용량 및 시인성을 고려하여 센싱 유닛(SU)에 따라 달라질 수 있다. 그러나 제1 더미패턴들(DUP1)의 실시예가 이에 한정되는 것은 아니다.

제2 더미패턴들(DUP2)은 상술한 제2 감지부분(SP2)의 제2 연장 부분(SP2b)에 의해 둘러싸일 수 있다. 제3 더미패턴들(DUP3)은 제1 감지부분들(SP1)에 의해 둘러싸일 수 있다. 제4 더미패턴들(DUP4)은 제2 방향(DR2)을 따라 배열된 제1 감지 전극들(E1-1 내지 E1-6) 사이에 배치될 수 있다. 한편, 일 실시예에 따라 제1 내지 제4 더미패턴들(DUP1 내지 DUP4) 중 적어도 일부는 생략될 수 있다.

이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

EA: 전자 장치
200: 전자 패널
210: 표시 패널
220: 입력 센서
SE1: 제1 감지 전극
SE2: 제2 감지 전극
SL1: 제1 신호 라인
SL2-1, SL2-2: 제2 신호 라인
EL1: 제1 그라운드 라인
EL2: 제2 그라운드 라인
DML1: 제1 감지 라인
DML2: 제2 감지 라인
DMP1: 제1 더미 패드
DMP2: 제2 더미 패드
EZ1: 일단
EZ2: 타단

Claims

영상을 표시하는 표시 패널; 및
상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력 센서를 포함하고,
상기 입력 센서는,
상기 액티브 영역에 배치되는 감지 전극;
상기 주변 영역에 배치되고, 상기 감지 전극과 전기적으로 연결되는 신호 라인;
상기 신호 라인 보다 상기 액티브 영역으로부터 외측에 배치되는 그라운드 라인;
상기 그라운드 라인과 상기 입력 센서의 두께 방향에서 중첩하는 제1 부분을 포함하는 감지 라인;
상기 주변 영역에 배치되고, 상기 신호 라인과 전기적으로 연결되는 신호 패드;
상기 그라운드 라인과 연결된 그라운드 패드; 및
상기 그라운드 패드와 인접하게 배치되는 더미 패드를 포함하고,
상기 감지 라인은 일단에서 상기 더미 패드와 연결되고 타단에서 상기 그라운드 라인과 연결되는 전자 장치.
제1항에 있어서, 상기 표시 패널은,
화소를 포함하는 표시 기판;
상기 표시 기판 상에 배치되어 상기 화소를 커버하는 봉지 기판; 및
상기 표시 기판과 상기 봉지 기판을 접착하는 밀봉 부재를 포함하고,
상기 봉지 기판은 상기 입력 센서의 베이스층을 정의하는 전자 장치.
제1항에 있어서, 상기 입력 센서는,
베이스층;
상기 베이스층 상에 배치되고 상기 감지 전극이 배치되는 제1 절연층; 및
상기 제1 절연층 상에 배치되는 제2 절연층을 더 포함하는 전자 장치.
제3항에 있어서, 상기 신호 라인 및 상기 그라운드 라인은 상기 베이스층 상에 배치되고, 상기 감지 라인은 상기 감지 전극과 동일층 상에 배치되는 전자 장치.
제4항에 있어서, 상기 감지 라인은 상기 타단에서 상기 제1 절연층을 관통하는 컨택홀을 통해 상기 그라운드 라인과 전기적으로 연결되는 전자 장치.
제1항에 있어서, 상기 주변 영역은 상기 신호 패드, 상기 그라운드 패드 및 상기 더미 패드가 배치되는 패드 영역을 포함하고,
상기 더미 패드는 상기 패드 영역 내에서 제1 방향으로 가장 외측에 배치되는 전자 장치.
제6항에 있어서, 상기 감지 라인은 상기 제1 부분에서 연장되고 상기 패드 영역에 배치되는 제2 부분을 더 포함하고, 상기 제2 부분의 적어도 일부는 상기 그라운드 라인과 상기 두께 방향에서 비중첩하는 전자 장치.
제1항에 있어서, 상기 더미 패드는 복수 개로 제공되고, 상기 감지 라인은 상기 복수 개의 더미 패드들 중에서 상기 그라운드 패드와 가장 인접한 더미 패드와 전기적으로 연결되는 전자 장치.
제8항에 있어서, 상기 복수 개의 더미 패드들은 서로 전기적으로 연결된 전자 장치.
제1항에 있어서, 상기 입력 센서는 평면상에서 상기 신호 라인과 상기 그라운드 라인 사이에 배치되는 가드 라인을 더 포함하는 전자 장치.
제1항에 있어서, 상기 감지 라인은 상기 타단에 배치된 말단부 및 상기 일단과 상기 타단을 잇는 라인부를 포함하고, 상기 말단부는 상기 그라운드 라인과 접촉하고 상기 라인부는 상기 그라운드 라인과 비접촉하는 전자 장치.
제1항에 있어서, 상기 표시 패널은 박막 봉지층을 포함하고, 상기 입력 센서는 상기 박막 봉지층 상에 직접 배치된 전자 장치.
제1항에 있어서, 상기 감지 전극은 제1 방향으로 연장되는 제1 감지 전극 및 상기 제1 방향과 교차되는 제2 방향으로 연장되는 제2 감지 전극을 포함하고,
상기 신호 라인은 상기 제1 감지 전극과 연결된 제1 신호 라인 및 상기 제2 감지 전극과 연결된 제2 신호 라인을 포함하는 전자 장치.
영상을 표시하는 표시 패널; 및
상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력 센서를 포함하고,
상기 입력 센서는,
상기 액티브 영역에 배치되는 감지 전극;
상기 주변 영역에 배치되고, 상기 감지 전극과 전기적으로 연결되는 신호 라인;
상기 액티브 영역을 기준으로 서로 이격되고, 상기 신호 라인 보다 외측에 각각 배치되는 제1 그라운드 라인 및 제2 그라운드 라인;
상기 입력 센서의 두께 방향에서, 상기 제1 그라운드 라인과 중첩하는 제1 감지 라인 및 상기 제2 그라운드 라인과 중첩하는 제2 감지 라인;
상기 주변 영역에 배치되고, 상기 신호 라인과 연결된 신호 패드;
상기 제1 그라운드 라인과 연결된 제1 그라운드 패드 및 상기 제2 그라운드 라인과 연결된 제2 그라운드 패드; 및
상기 제1 그라운드 패드와 인접하게 배치되는 제1 더미 패드 및 상기 제2 그라운드 패드와 인접하게 배치되는 제2 더미 패드를 포함하고,
상기 제1 감지 라인은 일단에서 상기 제1 더미 패드와 연결되고 타단에서 상기 제1 그라운드 라인과 연결되고, 상기 제2 감지 라인은 일단에서 상기 제2 더미 패드와 연결되고 타단에서 상기 제2 그라운드 라인과 연결되는 전자 장치.
제14항에 있어서, 상기 입력 센서는,
상기 제1 및 제2 신호 라인들 및 상기 제1 및 제2 그라운드 라인들이 배치된 베이스층;
상기 베이스층 상에 배치되고 상기 감지 전극 및 상기 제1 및 제2 감지 라인들이 배치된 제1 절연층; 및
상기 제1 절연층 상에 배치되고 상기 감지 전극 및 상기 제1 및 제2 감지 라인들을 커버하는 제2 절연층을 더 포함하는 전자 장치.
제15항에 있어서, 상기 제1 및 제2 감지 라인들은 상기 타단에서 상기 제1 절연층을 관통하는 컨택홀을 통해 상기 제1 및 제2 그라운드 라인들과 각각 전기적으로 연결되는 전자 장치.
제14항에 있어서, 상기 주변 영역은 상기 신호 패드, 상기 제1 및 제2 그라운드 패드들 및 상기 제1 및 제2 더미 패드들이 배치되는 패드 영역을 포함하고,
상기 제1 더미 패드와 상기 제2 더미 패드는 상기 제1 및 제2 신호 패드들을 중심으로 제1 방향에서 서로 이격되고,
상기 제1 그라운드 패드는 상기 제1 더미 패드와 상기 신호 패드의 사이에 배치되고, 상기 제2 그라운드 패드는 상기 제2 더미 패드와 상기 신호 패드의 사이에 배치되는 전자 장치.
제17항에 있어서, 상기 제1 및 제2 더미 패드들은 각각 복수 개로 제공되고,
상기 제1 감지 라인은 상기 복수 개의 제1 더미 패드들 중에서 상기 제1 그라운드 패드와 가장 인접한 제1 더미 패드와 전기적으로 연결되고 상기 제2 감지 라인은 상기 복수 개의 제2 더미 패드들 중에서 상기 제2 그라운드 패드와 가장 인접한 제2 더미 패드와 전기적으로 연결되는 전자 장치.
영상을 표시하는 표시 패널; 및
상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력 센서를 포함하고,
상기 입력 센서는,
상기 액티브 영역에 배치되는 감지 전극;
상기 주변 영역에 배치되고, 상기 감지 전극과 전기적으로 연결되는 신호 라인;
상기 신호 라인 보다 상기 액티브 영역으로부터 외측에 배치되는 그라운드 라인;
상기 그라운드 라인과 상기 입력 센서의 두께 방향에서 중첩하는 제1 부분을 포함하는 감지 라인;
상기 그라운드 라인과 연결된 그라운드 패드; 및
상기 그라운드 패드와 인접하게 배치되는 더미 패드를 포함하고,
상기 그라운드 패드와 상기 더미 패드는 상기 감지 라인에 의해서 서로 전기적으로 연결된 전자 장치.
제19항에 있어서, 상기 감지 라인은 일단에서 상기 더미 패드와 전기적으로 연결되고, 상기 일단과 반대되는 타단에서 상기 그라운드 라인과 전기적으로 연결된 전자 장치.