KR20210101359A - 전자패널 및 이를 포함한 표시장치 - Google Patents

전자패널 및 이를 포함한 표시장치 Download PDF

Info

Publication number
KR20210101359A
KR20210101359A KR1020200014920A KR20200014920A KR20210101359A KR 20210101359 A KR20210101359 A KR 20210101359A KR 1020200014920 A KR1020200014920 A KR 1020200014920A KR 20200014920 A KR20200014920 A KR 20200014920A KR 20210101359 A KR20210101359 A KR 20210101359A
Authority
KR
South Korea
Prior art keywords
lines
sensing
sub
disposed
line
Prior art date
Application number
KR1020200014920A
Other languages
English (en)
Inventor
김종화
곽원규
김일주
정영배
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200014920A priority Critical patent/KR20210101359A/ko
Priority to US16/951,930 priority patent/US11592919B2/en
Publication of KR20210101359A publication Critical patent/KR20210101359A/ko
Priority to US18/104,132 priority patent/US11847273B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

전자패널은, 감지 영역 및 상기 감지 영역에 인접한 주변 영역을 정의하는 베이스층, 상기 감지 영역에 중첩하며 상기 베이스층 상에 배치된 감지 전극들, 상기 주변 영역에 중첩하고, 상기 감지 전극들의 일단들 및 타단들에 연결된 제1 라인들, 상기 감지 전극들을 커버하며 상기 베이스층 상에 배치된 제1 절연 부분 및 상기 제1 라인들 각각의 적어도 일 부분을 커버하며 상기 베이스층 상에 배치된 제2 절연 부분을 포함하는 절연층, 상기 제2 절연 부분 상에 배치되고, 상기 제2 절연 부분에 정의된 컨택홀들을 통해 상기 제1 라인들에 전기적으로 각각 연결되는 제2 라인들을 포함하고, 상기 제1 라인들 각각의 상기 적어도 일 부분은 구불구불한 형상을 갖는 것을 특징으로 한다.

Description

전자패널 및 이를 포함한 표시장치{ELECTRONIC PANEL AND DISPLAY DEVICE COMPRISING THE SAME}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 외부 입력이 가능한 전자패널 및 이를 포함한 표시장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치는 영상을 표시하며 외부의 입력을 감지하는 전자패널, 표시패널 상에 배치된 편광층, 및 윈도우를 포함할 수 있다.
전자패널은 영상을 표시하는 표시패널과 외부 입력을 감지하는 입력 감지층을 포함할 수 있다. 입력 감지층은 복수 개의 감지 전극들 및 이에 연결된 복수 개의 감지 라인들을 포함한다. 입력 감지층의 감지 라인들은 외부 회로기판과 전기적으로 연결된다.
본 발명의 목적은 외부 정전기로부터 감지 라인의 손상을 방지할 수 있는 전자패널 및 이를 포함한 표시장치를 제공하는 데 있다.
본 발명의 목적을 달성하기 위한 일 실시 예에 따른 전자패널은, 감지 영역 및 상기 감지 영역에 인접한 주변 영역을 정의하는 베이스층, 상기 감지 영역에 중첩하며 상기 베이스층 상에 배치된 감지 전극들, 상기 주변 영역에 중첩하고, 상기 감지 전극들의 일단들 및 타단들에 연결된 제1 라인들, 상기 감지 전극들을 커버하며 상기 베이스층 상에 배치된 제1 절연 부분 및 상기 제1 라인들 각각의 적어도 일 부분을 커버하며 상기 베이스층 상에 배치된 제2 절연 부분을 포함하는 절연층, 상기 제2 절연 부분 상에 배치되고, 상기 제2 절연 부분에 정의된 컨택홀들을 통해 상기 제1 라인들에 전기적으로 각각 연결되는 제2 라인들을 포함하고, 상기 제1 라인들 각각의 상기 적어도 일 부분은 구불구불한 형상을 갖는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 적어도 일 부분은, 일 방향으로 연장된 제1 부분, 상기 일 방향으로 연장되며 상기 일 방향과 수직한 다른 방향에서 상기 제1 부분과 마주하는 제2 부분, 상기 다른 방향으로 연장되며 상기 제1 부분과 상기 제2 부분을 연결하는 제3 부분을 포함한다.
본 발명의 실시 예에 따르면, 상기 적어도 일 부분은 곡선 형상을 갖는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제1 라인들은, 상기 감지 전극들의 상기 일단들에 각각 연결된 제1 서브 라인들, 상기 감지 전극들의 상기 타단들에 각각 연결된 제2 서브 라인들, 상기 컨택홀들을 통해 상기 제2 라인들과 각각 연결되고, 상기 제1 서브 라인들 및 상기 제2 서브 라인들을 연결하는 연결 라인들을 포함하고, 상기 연결 라인들은 상기 구불구불한 형상을 갖는다.
본 발명의 실시 예에 따르면, 상기 연결 라인들은 상기 제2 절연 부분에 의해 전체적으로 커버된다.
본 발명의 실시 예에 따르면, 상기 제2 서브 라인들 중 어느 하나의 제2 서브 라인은 평면상에서 상기 제2 라인들 중 적어도 두 개 이상의 제2 라인들과 교차한다.
본 발명의 실시 예에 따르면, 상기 제1 서브 라인들은 상기 구불구불한 형상을 갖는다.
본 발명의 실시 예에 따르면, 상기 제1 서브 라인들은 상기 절연층에 비중첩한다.
본 발명의 실시 예에 따르면, 상기 제1 서브 라인들, 상기 제2 서브 라인들, 및 상기 연결 라인들은 동일한 공정을 통해 상기 베이스층 상에 배치된다.
본 발명의 실시 예에 따르면, 상기 제2 라인들은 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향을 따라 일정 간격 이격되고, 기 제2 라인들은 단위 길이당 상기 제1 라인들에 비해 더 큰 평면상 면적을 갖는다.
본 발명의 실시 예에 따르면, 상기 제2 라인들 각각은 외부 회로기판과 본딩되는 제1 라인 부분 및 상기 제1 라인들 각각의 상기 적어도 일 부분과 중첩하는 제2 라인 부분을 포함하고, 상기 제1 방향에서, 상기 제1 라인들 각각의 상기 적어도 일 부분은 상기 컨택홀들 및 상기 제1 라인 부분 사이에 배치된다.
본 발명의 실시 예에 따르면, 상기 제2 방향에서, 상기 컨택홀들은 동일 선상에 위치한다.
본 발명의 실시 예에 따르면, 상기 제1 방향에서, 상기 제2 라인들은 동일한 길이를 갖는 것으로 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제2 라인들 중 적어도 두 개의 제2 라인들은 상기 제1 방향에서 서로 다른 길이를 가지고, 상기 컨택홀들 중 상기 두 개의 제2 라인들에 중첩한 컨택홀들은 상기 제2 방향에서 다른 선상에 위치한다.
본 발명의 실시 예에 따르면, 평면상에서, 상기 제1 절연 부분 및 상기 제2 절연 부분은 서로 이격된다.
본 발명의 실시 예에 따르면, 상기 제1 라인들은 메탈이고, 상기 제2 라인들은 ITO 전극인 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 표시장치는, 표시패널, 상기 표시패널 상에 배치되고, 감지 영역 및 상기 감지 영역에 인접한 주변 영역을 정의하는 입력 감지층을 포함하고, 상기 입력 감지층은, 상기 표시패널 상에 배치된 제1 절연층, 상기 주변 영역에 중첩하며 상기 제1 절연층 상에 배치되고, 연결 라인들, 상기 연결 라인들의 일단들에 인접한 제1 서브 라인들 및 상기 연결 라인들의 타단들에 인접한 제2 서브 라인들을 갖는 제1 라인들, 상기 감지 영역에 중첩한 제1 절연 부분 및 상기 주변 영역에 중첩하며 상기 연결 라인들의 일 부분들을 커버하는 제2 절연 부분을 포함하는 제2 절연층, 상기 감지 영역에 중첩하며 상기 제1 절연 부분 상에 배치되고, 상기 제1 서브 라인들에 연결된 일단들 및 상기 제2 서브 라인들에 연결된 타단들을 포함한 감지 전극들, 상기 제2 절연 부분 상에 배치되고, 상기 제2 절연 부분에 정의된 컨택홀들을 통해 상기 연결 라인들에 전기적으로 각각 연결되는 제2 라인들을 포함하고, 상기 연결 라인들 각각의 적어도 일 부분은 구불구불한 형상을 갖는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 입력 감지층에 감지 신호를 제공하는 회로기판을 더 포함하고, 상기 제2 라인들 각각은 상기 회로기판과 본딩되는 제1 라인 부분 및 상기 제1 라인들 각각의 상기 적어도 일 부분과 중첩하는 제2 라인 부분을 포함하고, 상기 연결 라인들 각각의 상기 적어도 일 부분은 상기 컨택홀들 및 상기 제1 라인 부분 사이에 배치된다.
본 발명의 실시 예에 따르면, 상기 제1 서브 라인들, 상기 제2 서브 라인들, 및 상기 연결 라인들은 동일한 공정을 통해 상기 제1 절연층 상에 배치되고, 상기 제2 라인들 각각은 상기 제1 라인들 보다 평면상에서 더 큰 면적을 갖는다.
본 발명의 실시 예에 따르면, 상기 제2 라인들 중 어느 하나의 제2 라인은 평면상에서 상기 제1 라인들 중 적어도 하나 이상의 제1 라인과 교차한다.
본 발명의 실시 예에 따르면, 전자패널은 외부로부터 수신된 정전기의 세기를 낮출 수 있는 감지 라인들을 포함할 수 있다. 감지 라인들 중 적어도 일 부분은 구불구불한 형상을 갖는 패턴을 가질 수 있다. 그 결과, 외부로부터 전달된 정전기는 구불구불한 형상의 상기 적어도 일 부분을 통해 세기가 약해질 수 있다.
도 1은 본 발명의 실시 예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 3은 본 발명의 실시 예에 따른 전자패널의 단면도이다.
도 4는 본 발명의 실시 예에 따른 입력 감지층의 단면도이다.
도 5는 본 발명의 실시 예에 따른 입력 감지층의 평면도이다.
도 6은 본 발명의 실시 예에 따른 입력 감지층에 포함된 감지 절연층의 평면도이다.
도 7은 본 발명의 실시 예에 따른 도 5에 도시된 AA 영역을 확대한 확대도이다.
도 8a는 도 7에 도시된 I-I'를 따라 절단한 단면도이다.
도 8b는 도 7에 도시된 II-II'를 따라 절단한 단면도이다.
도 9는 본 발명의 실시 예에 따른 도 5에 도시된 IDA 영역을 확대한 확대도이다.
도 10은 본 발명의 실시 예에 따른 도 9에 도시된 연결 라인들 중 어느 하나의 연결 라인의 평면도이다.
도 11은 본 발명의 실시 예에 따른 도 9에 도시된 III-III'를 따라 절단한 단면도이다.
도 12는 본 발명의 실시 예에 따른 도 9에 도시된 IV-IV'를 따라 절단한 단면도이다.
도 13은 본 발명의 다른 실시 예에 따른 도 5에 도시된 IDA 영역을 확대한 확대도이다.
도 14는 본 발명의 다른 실시 예에 따른 도 5에 도시된 IDA 영역을 확대한 확대도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 실시 예에 따른 표시장치의 사시도이다. 도 2는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다. 도 3은 본 발명의 실시 예에 따른 전자패널의 단면도이다.
본 명세서에서, 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1을 참조하면, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 이미지(IM)의 일 예로 아이콘 이미지들이 도시되었다. 표시면(DD-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 “평면상에서 보았을 때 또는 평면상에서”의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향, 예를 들어 반대 반향으로 변환될 수 있다.
또한, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(DD-NDA)은 표시 영역(DD-DA)의 어느 일 측에 인접하거나 생략될 수 있다.
도 2를 참조하면, 표시장치(DD)는 윈도우(WM), 전자패널(DM), 구동칩(DC), 회로기판(PB), 구동칩(DC), 및 수납 부재(BC)를 포함할 수 있다. 수납 부재(BC)는 전자패널(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다.
윈도우(WM)는 전자패널(DM) 상부에 배치되고, 전자패널(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 표시 영역(DD-DA)에 중첩하며, 표시 영역(DD-DA)에 대응하는 형상을 가질 수 있다. 표시장치(DD)의 표시 영역(DD-DA)에 표시되는 이미지(IM)는 윈도우(WM)의 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
비투과 영역(NTA)은 비표시 영역(DD-NDA)에 중첩하며, 비표시 영역(DD-NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비투과 영역(NTA)은 생략될 수도 있다.
윈도우(WM)는 유리, 사파이어, 또는 플라스틱 등으로 구성될 수 있다. 또한, 윈도우(WM)가 단일층으로 도시되었지만, 윈도우(WM)는 복수 개의 층들을 포함할 수 있다. 윈도우(WM)는 베이스 층 및 비투과 영역(NTA)에 중첩하며 베이스 층 배면에 배치된 적어도 하나의 인쇄층을 포함할 수 있다. 인쇄층은 소정의 컬러를 가질 수 있다. 일 예로, 인쇄층은 블랙 색상으로 제공되거나, 블랙 색상 외의 다른 컬러로 제공될 수 있다.
전자패널(DM)은 윈도우(WM) 및 수납 부재(BC) 사이에 배치된다. 전자패널(DM)은 표시패널(DP) 및 입력 감지층(ISU)을 포함한다. 표시패널(DP)은 영상을 생성하며, 생성된 영상을 윈도우(WM)로 전달할 수 있다.
본 발명의 실시 예에 따르면, 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 그 종류가 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
이하에서, 본 발명의 표시패널(DP)은 유기발광 표시패널인 것으로 설명된다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 실시 예에 따라 다양한 표시패널이 본 발명에 적용될 수 있다.
도 3을 참조하면, 표시패널(DP)은 베이스기판(SUB), 베이스기판(SUB) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 절연층(TFL)을 포함한다.
표시패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 표시패널(DP)의 표시 영역(DP-DA)은 도 1에 도시된 표시 영역(DD-DA) 또는 도 2에 도시된 투과 영역(TA)에 대응하며, 비표시 영역(DP-NDA)은 도 1에 도시된 비표시 영역(DD-NDA) 또는 도 2에 도시된 비투과 영역(NTA)에 대응한다.
베이스기판(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스기판(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다.
표시 소자층(DP-OLED)은 복수 개의 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다. 다른 실시 예에 따르면, 표시패널이 액정 표시패널로 제공될 경우, 표시 소자층은 액정층으로 제공될 수 있다.
절연층(TFL)은 표시 소자층(DP-OLED)을 밀봉한다. 일 예로, 절연층(TFL)은 박막 봉지층일 수 있다. 절연층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 다만, 이제 한정되지 않으며, 절연층(TFL)을 대신하여 봉지기판이 제공될 수 있다. 이 경우, 봉지기판은 베이스기판(SUB)과 대향하며, 봉지기판 및 기판 사이에 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)이 배치될 수 있다.
입력 감지층(ISU)은 윈도우(WM)와 표시패널(DP) 사이에 배치될 수 있다. 입력 감지층(ISU)은 외부에서 인가되는 입력을 감지한다. 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 예를 들어, 외부 입력은 사용자 신체의 일부, 스타일러스 펜, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 사용자의 손 등 신체의 일부가 접촉하는 입력은 물론, 근접하거나 인접하는 공간 터치(예를 들어, 호버링)도 입력의 일 형태일 수 있다.
입력 감지층(ISU)은 표시패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성이 B 구성 상에 직접 배치된다"는 것은 A 구성과 B 구성 사이에 접착층이 배치되지 않는 것을 의미한다. 본 실시예에서 입력 감지층(ISU)은 표시패널(DP)과 연속공정에 의해 제조될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 입력 감지층(ISU)은 개별 패널로 제공되어, 접착층을 통해 표시패널(DP)과 결합될 수 있다.
다시 도 2를 참조하면, 구동칩(DC)은 비표시 영역(DP-NDA)에 중첩하며 표시패널(DP) 상에 배치될 수 있다. 예컨대, 구동칩(DC)은 회로기판(PB)으로부터 전달된 제어 신호에 기반하여 표시패널(DP)의 동작에 필요한 구동 신호를 생성할 수 있다. 구동칩(DC)은 생성된 구동 신호를 표시패널(DP)의 회로 소자층(DP-CL)에 전달할 수 있다. 본 명세서에서, 구동칩(DC)은 전자 부품으로 설명될 수 있다.
회로기판(PB)은 베이스기판(SUB)의 일단에 배치되며, 회로 소자층(DP-CL)에 전기적으로 연결될 수 있다. 회로기판(PB)은 리지드하거나 플렉서블할 수 있다. 예를 들어, 회로기판(PB)이 플렉서블할 경우, 플렉서블 인쇄회로기판(Flexible printed circuit board)으로 제공될 수 있다. 회로기판(PB)은 표시패널(DP)의 동작을 제어하는 타이밍 제어회로를 포함할 수 있다. 타이밍 제어회로는 집적 칩의 형태로 회로기판(PB)에 실장될 수 있다. 또한, 회로기판(PB)은 입력 감지층(ISU)을 제어하는 입력감지회로를 포함할 수 있다.
도 4는 본 발명의 실시 예에 따른 입력 감지층의 단면도이다.
도 4를 참조하면, 입력 감지층(ISU)은 제1 감지 절연층(IS-IL1), 제1 도전층(IS-CL1), 제2 감지 절연층(IS-IL2), 제2 도전층(IS-CL2), 및 제3 감지 절연층(IS-IL3)을 포함할 수 있다. 제1 감지 절연층(IS-IL1)은 절연층(TFL) 상에 직접 배치될 수 있다. 다만, 본 발명의 기술적 사상은 이에 한정되지 않으며, 제1 감지 절연층(IS-IL1)은 생략될 수 있으며, 이 경우 제1 도전층(IS-CL1)이 절연층(TFL) 상에 직접 배치될 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 도전층은 투명 도전층들과 금속층들 중 적어도 2개 이상을 포함할 수 있다. 다층구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다.
본 발명에 따르면, 제1 도전층(IS-CL1)은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 예컨대, 제1 도전층(IS-CL1)은 금속층 구조인 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있고, 상대적으로 내구성이 높고 반사율이 낮은 금속을 외층에, 전기전도율이 높은 금속을 내층에 적용할 수 있다. 제2 도전층(IS-CL2)은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀 등의 투명 도전층일 수 있다.
다만, 이에 한정되지 않으며, 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2)에 포함된 도전층의 구조는 다양하게 변형될 수 있다. 예컨대, 제1 도전층(IS-CL1)이 투명 도전층일 수 있으며, 제2 도전층(IS-CL2)이 금속층일 수 있다.
제1 감지 절연층(IS-IL1) 내지 제3 감지 절연층(IS-IL3) 각각은 무기막 또는 유기막을 포함할 수 있다. 본 실시예에서 제1 감지 절연층(IS-IL1)은 무기막일 수 있다. 다만, 이에 한정되지 않으며, 제1 감지 절연층(IS-IL1) 및 제2 감지 절연층(IS-IL2)이 무기막으로 제공되고, 제3 감지 절연층(IS-IL3)이 유기막으로 제공될 수 있다.
도 5는 본 발명의 실시 예에 따른 입력 감지층의 평면도이다. 도 6은 본 발명의 실시 예에 따른 입력 감지층에 포함된 감지 절연층의 평면도이다.
도 5를 참조하면, 입력 감지층(ISU)은 감지 영역(AR) 및 감지 영역(AR)에 인접한 주변 영역(NAR)을 포함한다. 입력 감지층(ISU)의 감지 영역(AR)은 앞서 정의된 표시패널(DP)의 표시 영역(DP-DA)에 중첩할 수 있다. 표시패널(DP)의 비표시 영역(DP-NDA)은 입력 감지층(ISU)의 주변 영역(NAR)에 중첩할 수 있다. 감지 영역(AR)은 외부에서 인가되는 입력을 감지하는 영역일 수 있다.
입력 감지층(ISU)은 제1 감지 전극들, 제2 감지 전극들, 제1 연결 패턴들(BSP1), 제2 연결 패턴들(BSP2), 제1 라인부(IL-1), 및 제2 라인부(IL-2)를 포함한다. 제1 감지 전극들, 제2 감지 전극들, 제1 연결 패턴들(BSP1), 및 제2 연결 패턴들(BSP2)은 감지 영역(AR)에 중첩하고, 제1 라인부(IL-1) 및 제2 라인부(IL-2)는 주변 영역(NAR)에 중첩한다.
제1 감지 전극들은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 나열되고, n개(n은 자연수임)로 제공될 수 있다. 제1 감지 전극들 각각은 평면상에서 서로 이격되며 제1 방향(DR1)으로 나열된 복수 개의 제1 감지 패턴들(SP1)을 포함한다.
제2 감지 전극들은 제2 방향(DR2)으로 연장되며 제1 방향(DR1)으로 나열된 m개(m은 자연수임)로 제공될 수 있다. 제2 감지 전극들 각각은 평면상에서 서로 이격되며 제2 방향(DR2)으로 나열된 복수 개의 제2 감지 패턴들(SP2)을 포함한다. 제2 감지 패턴들(SP2)은 제1 감지 패턴들(SP1)과 평면상에서 이격되어 서로 절연될 수 있다.
제1 연결 패턴들(BSP1)은 제1 감지 패턴들(SP1)을 서로 연결할 수 있다. 예를 들어, 하나의 제1 연결 패턴(BSP1)은 제1 감지 패턴들(SP1) 중 제1 방향(DR1)에서 이웃한 두 개의 제1 감지 패턴들(SP1)을 전기적으로 연결할 수 있다.
제2 연결 패턴들(BSP2)은 제2 감지 패턴들(SP2)을 서로 연결할 수 있다. 예를 들어, 하나의 제2 연결 패턴(BSP2)은 제2 감지 패턴들(SP2) 중 제2 방향(DR2)에서 이웃한 두 개의 제2 감지 패턴들(SP2)을 연결할 수 있다. 제1 연결 패턴(BSP1) 및 제2 연결 패턴 (BSP2)은 평면 상에서 서로 교차되며, 단면상에서 서로 절연될 수 있다.
본 발명에 따르면, 제1 감지 패턴들(SP1), 제2 감지 패턴들(SP2), 및 제2 연결 패턴들(BSP2)은 동일한 공정 및 물질을 통해 형성될 수 있으며, 앞서 도 4에서 설명된 제2 도전층(IS-CL2)에 포함될 수 있다. 다시 말해, 제1 감지 패턴들(SP1), 제2 감지 패턴들(SP2), 및 제2 연결 패턴들(BSP2)은 제2 감지 절연층(IS-IL2) 상에 직접 배치될 수 있다.
특히, 제1 감지 패턴들(SP1), 제2 감지 패턴들(SP2), 및 제2 연결 패턴들(BSP2)은 투명한 전도성 산화물(transparent conductive oxide)을 포함할 수 있다. 예컨대, 투명한 전도성 산화물(transparent conductive oxide)은 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다.
본 발명에 따르면, 제1 연결 패턴들(BSP1)은 도 4에서 설명된 제1 도전층(IS-CL1)에 포함될 수 있다. 제1 연결 패턴들(BSP1)은 제1 감지 절연층(IS-IL1) 상에 직접 배치될 수 있다. 본 명세서에서, 제1 감지 절연층(IS-IL1)은 감지 영역(AR) 및 주변 영역(NAR)을 정의하는 입력 감지층(ISU)의 베이스층으로 설명될 수 있다. 제1 연결 패턴들(BSP1)은 제2 감지 절연층(IS-IL2)에 정의된 컨택홀들을 통해 제1 감지 패턴들(SP1)에 전기적으로 연결될 수 있다.
제1 연결 패턴들(BSP1)은 제2 도전층(IS-CL2)에 포함된 구성들의 재료와 다른 물질을 포함할 수 있다. 예컨대, 제1 연결 패턴들(BSP1)은 금속 물질을 포함할 수 있다.
제1 라인부(IL-1)는 제1 감지 전극들의 일단들 및 타단들에 전기적으로 연결된 제1 감지 라인들(SL1)을 포함한다. 제1 감지 라인들(SL1)은 제1 서브 라인들(SL1a), 제2 서브 라인들(SL1b), 및 연결 라인들(SL1c)을 포함한다. 제1 서브 라인들(SL1a)은 제1 감지 전극들의 일단들에 각각 연결되고, 제2 서브 라인들(SL1b)은 제1 감지 전극들의 타단들에 각각 연결된다. 연결 라인들(SL1c)은 제1 서브 라인들(SL1a) 및 제2 서브 라인들(SL1b) 사이에 배치되어, 제1 서브 라인들(SL1a) 및 제2 서브 라인들(SL1b)을 전기적으로 연결한다.
실제, 제1 감지 라인들(SL1)은 제1 도전층(IS-CL1)에 포함되고, 제1 연결 패턴들(BSP1)과 동일한 공정 및 동일한 재료를 통해 제1 감지 절연층(IS-IL1) 상에 형성될 수 있다. 즉, 제1 서브 라인들(SL1a), 제2 서브 라인들(SL1b), 및 연결 라인들(SL1c)은 금속 물질을 포함하며, 제1 감지 절연층(IS-IL1) 상에 형성된 하나의 일체 형상을 가질 수 있다.
제2 감지 라인들(SL2)은 제1 방향(DR1)으로 연장되며 제1 감지 라인들(SL1)과 다른 층 상에 배치될 수 있다. 예컨대, 제2 감지 라인들(SL2)은 제2 도전층(IS-CL2)에 포함된 감지 전극들과 동일한 재료 및 동일한 공정을 통해 주변 영역(NAR)에 중첩한 제2 감지 절연층(IS-IL2) 상에 배치될 수 있다. 제2 감지 라인들(SL2)은 주변 영역(NAR)에 중첩한 제2 감지 절연층(IS-IL2)에 정의된 컨택홀들을 통해 제1 감지 라인들(SL1)의 연결 라인들(SL1c)에 전기적으로 각각 연결될 수 있다.
자세하게, 도 6을 참조하면, 제2 감지 절연층(IS-IL2)은 감지 영역(AR)에 중첩한 제1 절연 부분(IS-IL2a) 및 주변 영역(NAR)에 중첩한 제2 절연 부분(IS-IL2b)을 포함한다. 제2 절연 부분(IS-IL2b)은 평면상에서 제1 절연 부분(IS-IL2a) 보다 작은 면적을 가지며 제1 절연 부분(IS-IL2a)과 이격될 수 있다.
제1 절연 부분(IS-IL2a)은 제1 도전층(IS-CL1)에 포함된 제1 감지 전극들 및 제2 감지 전극들을 커버하며 제1 감지 절연층(IS-IL1) 상에 배치될 수 있다. 제1 감지 전극들과 제1 연결 패턴들(BSP1)을 전기적으로 연결하는 복수 개의 컨택홀들이 제1 절연 부분(IS-IL2a)에 정의될 수 있다.
제2 절연 부분(IS-IL2b)은 제1 감지 라인들(SL1) 각각의 적어도 일 부분을 커버할 수 있다. 예를 들어, 제2 절연 부분(IS-IL2b)은 제1 감지 라인들(SL1)의 연결 라인들(SL1c)을 커버하며 제1 감지 절연층(IS-IL1) 상에 배치될 수 있다. 제2 감지 라인들(SL2)은 제2 절연 부분(IS-IL2b) 상에 배치되고, 제2 절연 부분(IS-IL2b)에 정의된 컨택홀들을 통해 연결 라인들(SL1c)에 전기적으로 각각 연결될 수 있다.
다시 도 5를 참조하면, 제2 감지 라인들(SL2)은 외부 회로기판과 본딩되어 외부로부터 전기적 신호를 수신할 수 있다. 제2 감지 라인들(SL2) 각각은 외부 회로기판과 본딩되는 제1 라인 부분 및 제1 감지 라인들(SL1)의 연결 라인들(SL1c)과 중첩하는 제2 라인 부분을 포함할 수 있다. 제2 감지 라인들(SL2)에 수신된 전기적 신호는 제2 절연 부분(IS-IL2b)에 정의된 컨택홀들을 통해 연결 라인들(SL1c)에 전달된다. 그 결과, 연결 라인들(SL1c)의 양단에 인접한 제1 서브 라인들(SL1a) 및 제2 서브 라인들(SL1b)을 통해 제1 감지 전극들의 일단들 및 타단들에 전기적 신호가 전달될 수 있다.
제2 라인부(IL-2)는 제2 감지 전극들에 전기적으로 각각 연결된 제3 감지 라인들(SL3)을 포함할 수 있다. 제3 감지 라인들(SL3)의 일단들은 제2 감지 전극들에 각각 연결되고, 제3 감지 라인들(SL3)의 타단들은 외부로부터 입력 감지층(ISU)의 구동에 필요한 전기적 신호를 수신할 수 있다. 제3 감지 라인들(SL3)의 타단들은 연결 라인들(SL1c)의 끝단들과 정렬될 수 있다. 제3 감지 라인들(SL3)은 금속 물질을 포함하며, 제1 감지 라인들(SL1)과 동일한 공정을 통해 형성될 수 있다.
또한, 도 6에 도시된 제2 절연 부분(IS-IL2b)은 제3 감지 라인들(SL3) 각각의 일 부분을 커버할 수 있다. 이 경우, 도시되지 않았지만, 제2 절연 부분(IS-IL2b) 상에 제3 감지 라인들(SL3)과 전기적으로 연결되며 외부 회로기판과 본딩되는 신호 라인들이 배치될 수 있다.
본 발명의 실시 예에 따르면, 제2 서브 라인들(SL1b) 각각은 제2 감지 라인들(SL2) 중 적어도 하나 이상의 제2 감지 라인(SL2)과 일 부분에서 중첩할 수 있다. 다시 말해, 평면상에서 제2 서브 라인들(SL1b) 중 어느 하나의 제2 서브 라인(SL1b)은 제2 감지 라인들(SL2) 중 어느 하나의 제2 감지 라인(SL2)에 교차할 수 있다.
평면상에서 서로 교차한 상기 어느 하나의 제2 서브 라인(SL1b)과 상기 어느 하나의 제2 감지 라인(SL2)은 제2 절연 부분(IS-IL2b)을 통해 서로 절연될 수 있다. 그 결과, 상기 어느 하나의 제2 서브 라인(SL1b)과 상기 어느 하나의 제2 감지 라인(SL2) 간의 쇼트가 방지될 수 있다. 이에 대해서는, 도 9를 통해 보다 자세히 설명된다.
한편, 제2 절연 부분(IS-IL2b) 상에 배치된 제2 감지 라인들(SL2)을 통해 외부로부터 전기적 신호가 수신될 수 있다. 한편, 전기적 신호 외에 외부 정전기가 제2 감지 라인들(SL2)에 수신될 수 있다. 이 경우, 제2 감지 라인들(SL2)에 수신된 외부 정전기는 제2 절연 부분(IS-IL2b)에 정의된 컨택홀들을 통해 연결 라인들(SL1c)에 전달될 수 있다. 그 결과, 외부 정전기가 제1 서브 라인들(SL1a) 및 제2 서브 라인들(SL1b) 각각에 전달되어, 감지 라인 및 이에 연결된 감지 전극의 손상이 발생할 수 있다.
본 발명의 실시 예에 따르면, 제2 절연 부분(IS-IL2b) 상에 배치된 제2 감지 라인들(SL2)과 전기적으로 접속하는 연결 라인들(SL1c)은 평면상에서 구불구불한 형상을 가질 수 있다. 외부 정전기의 세기는 신호 라인의 길이에 반비례하는 특성을 가진다. 그 결과, 발명에 따른 연결 라인들(SL1c)은 동일한 평면상 면적에서 곡선 또는 지그재그 형상 등을 통해 단일 직선 형상의 라인 대비 증가된 길이를 가질 수 있다. 예컨대, 연결 라인들(SL1c) 각각은 적어도 두 번 이상 절곡되는 지그재그 형상을 가지거나, 적어도 두 번 이상 휘어지는 곡선 형상을 가질 수 있다. 이에 대해서는 도 9를 통해 보다 자세히 설명한다.
도 7은 본 발명의 실시 예에 따른 도 5에 도시된 AA 영역을 확대한 확대도이다. 도 8a는 도 7에 도시된 I-I’를 따라 절단한 단면도이다. 도 8b는 도 7에 도시된 II-II’를 따라 절단한 단면도이다.
도 7를 참조하면, 제1 방향(DR1)에서 마주한 두 개의 제1 감지 패턴들(SP1), 제2 방향(DR2)에서 마주한 두 개의 제2 감지 패턴들(SP2), 제1 연결 패턴(BSP1), 제2 연결 패턴(BSP2), 및 보조 패턴들(BPL, BPR)이 예시적으로 도시되었다.
보조 패턴들(BPL, BPR)은 두 개의 제1 감지 패턴들(SP1) 사이에 배치되고, 제1 감지 패턴들(SP1)과 평면상에서 이격될 수 있다. 보조 패턴들(BPL, BPR)은 서로 이격된 제1 보조 패턴(BPL) 및 제2 보조 패턴(BPR)을 포함한다.
본 발명에 따르면, 보조 패턴들(BPL, BPR)은 제1 감지 패턴들(SP1) 및 제2 감지 패턴들(SP2)과 동일 층 상에 형성될 수 있다. 예컨대, 보조 패턴들(BPL, BPR)은 제1 감지 패턴들(SP1) 및 제2 감지 패턴들(SP2)과 동일한 공정 및 재료를 통해 제2 감지 절연층(IS-IL2) 상에 배치될 수 있다.
제1 연결 패턴(BSP1)은 보조 패턴들(BPL, BPR)을 이용하여 서로 이격된 두 개의 제1 감지 패턴들(SP1)을 전기적으로 연결할 수 있다. 제1 연결 패턴(BSP1)은 제2 연결 패턴(BSP2)에 적어도 일 부분 중첩한 제1 가지부(BSP1a) 및 제2 가지부(BSP1b)를 포함한다.
제1 가지부(BSP1a)는 서로 이격된 제1 서브 가지부(BSL1) 및 제2 서브 가지부(BSR1)를 포함한다. 제1 서브 가지부(BSL1)는 제2 감지 절연층(IS-IL2, 도4 참조)에 정의된 컨택홀들을 통해 상측 제1 감지 패턴(SP1) 및 제1 보조 패턴(BPL)에 전기적으로 각각 연결된 일단 및 타단을 포함한다. 제2 서브 가지부(BSR1)는 제2 감지 절연층(IS-IL2)에 정의된 컨택홀들 통해 상측 제1 감지 패턴(SP1) 및 제2 보조 패턴(BPR)에 전기적으로 각각 연결된 일단 및 타단을 포함한다.
제2 가지부(BSP1b)는 서로 이격된 제3 서브 가지부(BSL2) 및 제4 서브 가지부(BSR2)를 포함한다. 제3 서브 가지부(BSL2)는 제2 감지 절연층(IS-IL2)에 정의된 컨택홀들을 통해 하측 제1 감지 패턴(SP1) 및 제1 보조 패턴(BPL)에 전기적으로 각각 연결된 일단 및 타단을 포함한다. 제4 서브 가지부(BSR2)는 제2 감지 절연층(IS-IL2)에 정의된 컨택홀들 통해 하측 제1 감지 패턴(SP1) 및 제2 보조 패턴(BPR)에 전기적으로 각각 연결된 일단 및 타단을 포함한다.
상술된 바에 따르면, 제1 서브 가지부(BSL1)는 제1 보조 패턴(BPL) 및 상측 제1 감지 패턴(SP1)을 전기적으로 연결하고, 제3 서브 가지부(BSL2)는 제1 보조 패턴(BPL) 및 하측 제1 감지 패턴(SP1)을 전기적으로 연결한다. 그 결과, 상측 제1 감지 패턴(SP1) 및 하측 제1 감지 패턴(SP1)이 전기적으로 연결될 수 있다. 마찬가지로, 제2 서브 가지부(BSL2)는 제2 보조 패턴(BPR) 및 상측 제1 감지 패턴(SP1)을 전기적으로 연결하고, 제4 서브 가지부(BSR2)는 제2 보조 패턴(BPR) 및 하측 제1 감지 패턴(SP1)을 전기적으로 연결한다.
본 발명의 실시 예에 따르면, 평면상에서 제1 감지 패턴들(SP1) 및 제2 감지 패턴들(SP2) 사이에 더미 패턴(DMP)이 배치될 수 있다. 더미 패턴(DMP)은 제1 감지 패턴들(SP1) 및 제2 감지 패턴들(SP2)의 경계에 배치될 수 있다. 더미 패턴(DMP)은 제1 감지 패턴들(SP1) 및 제2 감지 패턴들(SP2) 각각의 경계에서 이격 공간(OD)을 가지며 배치될 수 있다. 즉, 더미 패턴(DMP)은 제1 감지 패턴들(SP1) 및 제2 감지 패턴들로(SP2)부터 이격된 플로팅(floating)된 패턴일 수 있다. 더미 패턴(DMP)은 제1 감지 패턴들(SP1) 및 제2 감지 패턴들(SP2)이 사이의 간격이 시인되는 것을 방지할 수 있다.
또한, 도 7에 도시된 바에 따르면, 제1 감지 패턴들(SP1), 제2 감지 패턴들(SP2), 및 더미 패턴(DMP)이 계단 형상으로 제공된 것을 도시하였으나, 이에 한정되는 것은 아니며, 직선으로 이루어 지거나 그루브(groove)를 포함할 수 있다. 더미 패턴(DMP)은 계단 형상을 가짐으로써 동일 면적 대비 외부 입력에 대한 감지 면적이 증대될 수 있다. 따라서, 터치 감도가 향상된 입력 감지 유닛을 제공할 수 있다.
도 8a를 참조하면, 서로 이격된 두 개의 제1 감지 패턴들(SP1)이 제1 서브 가지부(BSL1) 및 제3 서브 가지부(BSL2)를 통해 전기적으로 연결된 구조가 도시된다.
제2 감지 절연층(IS-IL2)은 제1 서브 가지부(BSL1) 및 제3 서브 가지부(BSL2)를 커버하며 제1 감지 절연층(IS-IL1) 상에 배치된다. 또한, 제2 감지 절연층(IS-IL2)은 제1 컨택홀(CH-1), 제2 컨택홀들(CH-2a, CH-2b), 및 제3 컨택홀(CH-3)을 정의한다.
서로 이격된 두 개의 제1 감지 패턴들(SP1) 및 제1 보조 패턴(BPL)은 제2 감지 절연층(IS-IL2) 상에 배치된다. 특히, 하나의 제1 감지 패턴(SP1)은 제1 컨택홀(CH-1)을 통해 제1 서브 가지부(BSL1)에 전기적으로 연결되고, 다른 하나의 제1 감지 패턴(SP1)은 제3 컨택홀(CH-3)을 통해 제3 서브 가지부(BSL2)에 전기적으로 연결된다. 제1 보조 패턴(BPL)은 제2 컨택홀들(CH-2a, CH-2b)을 통해 제1 서브 가지부(BSL1) 및 제3 서브 가지부(BSL2)에 전기적으로 연결된다.
제3 감지 절연층(IS-IL3)은 서로 이격된 두 개의 제1 감지 패턴들(SP1) 및 제1 보조 패턴(BPL)을 커버하며 제2 감지 절연층(IS-IL2) 상에 배치된다.
도 8b를 참조하면, 제1 보조 패턴(BPL), 제2 보조 패턴(BPR), 제2 감지 패턴들(SP2), 및 제2 연결 패턴들(BSP2)은 동일 층상인 제2 감지 절연층(IS-IL2) 상에 배치될 수 있다. 본 발명에 따르면, 제1 보조 패턴(BPL) 및 제2 보조 패턴(BPR)은 평면상에서 제2 감지 패턴들(SP2) 및 제2 연결 패턴들(BSP2)과 이격될 수 있다. 즉, 제1 보조 패턴(BPL) 및 제2 보조 패턴(BPR)은 제2 감지 패턴들(SP2) 및 제2 연결 패턴들(BSP2)과 전기적으로 절연된 구조를 가질 수 있다.
도 9는 본 발명의 실시 예에 따른 도 5에 도시된 IDA 영역을 확대한 확대도이다. 도 10은 본 발명의 실시 예에 따른 도 9에 도시된 연결 라인들 중 어느 하나의 연결 라인의 평면도이다. 도 11은 본 발명의 실시 예에 따른 도 9에 도시된 III-III’를 따라 절단한 단면도이다. 도 12는 본 발명의 실시 예에 따른 도 9에 도시된 IV-IV’를 따라 절단한 단면도이다.
도 9를 참조하면, 도 5에 도시된 제1 감지 라인들(SL1) 중 4 개의 제1 감지 라인들(SL1-1, SL1-2, SL1-3, SL1-4) 및 제2 감지 라인들(SL2) 중 4 개의 제2 감지 라인들(SL2-1, SL2-2, SL2-3, SL2-4)이 예시적으로 도시되었다. 제1 감지 라인들(SL1-1, SL1-2, SL1-3, SL1-4)은 제2 감지 라인들(SL2-1, SL2-2, SL2-3, SL2-4)에 전기적으로 각각 연결될 수 있다. 본 발명에 따르면, 제2 감지 라인들(SL2)은 단위 길이당 제1 감지 라인들(SL1)에 비해 더 큰 평면상 면적을 가질 수 있다.
제1 열의 제1 감지 라인(SL1-1)은 제1 서브 라인(SL1a), 제2 서브 라인(SL1b), 및 연결 라인(SL1c)을 포함한다. 제1 열의 제2 감지 라인(SL2-1)은 제1 열의 제1 감지 라인(SL1-1)과 다른 층 상에 배치된다. 제1 열의 제2 감지 라인(SL2-1)은 제2 절연층(IS-IL2, 도6 참조)의 제2 절연 부분(IS-IL2b)에 정의된 컨택홀을 통해 연결 라인(SL1c)에 전기적으로 연결될 수 있다.
제2 열의 제1 감지 라인(SL1-2)은 제1 서브 라인(SL2a), 제2 서브 라인(SL2b), 및 연결 라인(SL2c)을 포함한다. 제2 열의 제2 감지 라인(SL2-2)은 제2 열의 제1 감지 라인(SL1-2)과 다른 층 상에 배치되고, 제2 절연 부분(IS-IL2b)에 정의된 컨택홀을 통해 연결 라인(SL2c)에 전기적으로 연결될 수 있다.
제3 열의 제1 감지 라인(SL1-3)은 제1 서브 라인(SL3a), 제2 서브 라인(SL3b), 및 연결 라인(SL3c)을 포함한다. 제3 열의 제2 감지 라인(SL2-3)은 제3 열의 제1 감지 라인(SL1-3)과 다른 층 상에 배치되고, 제2 절연 부분(IS-IL2b)에 정의된 컨택홀을 통해 연결 라인(SL3c)에 전기적으로 연결될 수 있다.
제4 열의 제1 감지 라인(SL1-4)은 제1 서브 라인(SL4a), 제2 서브 라인(SL4b), 및 연결 라인(SL4c)을 포함한다. 제4 열의 제2 감지 라인(SL2-4)은 제4 열의 제1 감지 라인(SL1-4)과 다른 층 상에 배치되고, 제2 절연 부분(IS-IL2b)에 정의된 컨택홀을 통해 연결 라인(SL4c)에 전기적으로 연결될 수 있다.
제1 서브 라인들(SL1a~SL4a)은 제1 감지 전극들의 일단들에 각각 연결되고, 제2 감지 절연층(IS-IL2)에 비중첩한 구조를 가질 수 있다. 다만, 이에 한정되지 않으며, 제1 서브 라인들(SL1a~SL4a) 각각의 적어도 일 부분이 제2 절연 부분(IS-IL2b)에 중첩할 수 있다. 예컨대, 제1 서브 라인들(SL1a~SL4a)의 일단들은 제2 절연 부분(IS-IL2b)에 중첩할 수 있고, 제1 서브 라인들(SL1a~SL4a)의 타단들은 제1 감지 전극들의 일단들과 연결되기 위해 제1 절연 부분(IS-IL2a)에 중첩할 수 있다. 제1 서브 라인들(SL1a~SL4a)의 일단들 및 타단들 사이는 제2 감지 절연층(IS-IL2)에 비중첩할 수 있다.
제2 서브 라인들(SL1b~SL4b)은 제1 감지 전극들의 타단들에 각각 연결될 수 있다. 특히, 본 발명에 따르면, 제2 서브 라인들(SL1b~SL4b) 중 어느 하나는 제2 감지 라인들(SL2-1~SL2-4) 중 적어도 어느 하나와 중첩할 수 있다. 일 예로, 도 9에 도시된 제1 열의 제2 서브 라인(SL1b)은 제2 방향(DR2)으로 연장되며, 평면상에서 제1 방향(DR1)으로 연장된 제2 감지 라인들(SL2-2~SL2-4)과 교차할 수 있다. 다른 예로, 제2 열의 제2 서브 라인(SL2b)은 제2 방향(DR2)으로 연장되며, 평면상에서 제1 방향(DR1)으로 연장된 제2 감지 라인들(SL2-3~SL2-4)과 교차할 수 있다.
이 경우, 제1 열의 제2 서브 라인(SL1b)은 제2 절연 부분(IS-IL2b)을 통해 제2 감지 라인들(SL2-2~SL2-4)과 절연될 수 있다. 제2 열의 제2 서브 라인(SL2b)은 제2 절연 부분(IS-IL2b)을 통해 제2 감지 라인들(SL2-3~SL2-4)과 절연될 수 있다.
본 발명의 실시 예에 따르면, 제1 열 내지 제4 열들의 연결 라인들(SL1c~SL4c)은 구불구불한 형상을 가질 수 있다. 이는, 연결 라인들(SL1c~SL4c)이 단일 직선 형상을 갖는 것에 비해, 구불구불한 형상을 갖는 것이 동일한 면적에서 더 증가된 길이를 가질 수 있다. 특히, 제1 열 내지 제4 열들의 연결 라인들(SL1c~SL4c) 각각은 제2 절연 부분(IS-IL2b)에 정의된 컨택홀(CNT)을 통해 제2 라인들(SL2-1~SL2-4)에 각각 연결될 수 있다.
또한, 연결 라인들(SL1c~SL4c)은 제2 절연 부분(IS-IL2b)에 의해 전체적으로 커버될 수 있다. 제2 감지 라인들(SL2-1~SL2-4)은 제2 절연 부분(IS-IL2b) 상에 배치되어, 컨택홀들(CNT)을 통해 연결 라인들(SL1c~SL4c)에 각각 연결될 수 있다.
제2 감지 라인들(SL2-1~SL2-4) 각각은 제1 방향(DR1)으로 연장된 형상을 가지며, 평면상에서 실질적으로 동일한 면적을 가질 수 있다. 즉, 제2 감지 라인들(SL2-1~SL2-4)은 제1 방향(DR1)에서 동일한 길이를 가질 수 있다. 본 명세서에서, 실질적으로 동일한 면적 및 동일한 길이이란 공정 상의 오차를 포함한 것으로 설명될 수 있다.
본 발명에 따르면, 제2 절연 부분(IS-IL2b)에 정의된 컨택홀들(CNT)은 제2 방향(DR2)에서 동일 선상에 위치할 수 있다. 특히, 연결 라인들(SL1c~SL4c) 각각은 컨택홀들(CNT) 중 대응하는 하나의 컨택홀(CNT) 및 제2 서브 라인들(SL1b~SL4b) 중 대응하는 제2 서브 라인 사이에 배치될 수 있다. 평면상에서 상기 하나의 컨택홀(CNT)은 제2 감지 라인들(SL2-1~SL2-4) 중 대응하는 제2 감지 라인의 끝단에 인접하게 제2 절연 부분(IS-IL2b)에 정의될 수 있다.
또한, 앞서 상술된 것과 같이, 제2 감지 라인들(SL2-1~SL2-4) 각각은 외부 회로기판과 본딩되는 제1 라인 부분(PA1) 및 연결 라인들(SL1c~SL4c) 중 대응하는 연결 라인에 중첩한 제2 라인 부분(PA2)을 포함한다. 이 경우, 제2 감지 라인들(SL2-1~SL2-4)의 끝단들은 제1 방향(DR1)에서 제1 라인 부분(PA1)과 가장 이격된 제2 라인 부분(PA2)의 끝단으로 정의될 수 있다.
예를 들어, 제1 열의 연결 라인(SL1c)은 제1 열의 컨택홀(CNT) 및 제1 열의 제2 서브 라인(SL1b) 사이에 배치되며, 제1 길이를 가질 수 있다. 제2 열의 연결 라인(SL2c)은 제2 열의 컨택홀(CNT) 및 제2 열의 제2 서브 라인(SL2b) 사이에 배치되며, 제1 길이 보다 짧은 제2 길이를 가질 수 있다. 제2 길이가 제1 길이보다 짧은 이유는, 제2 열의 제2 서브 라인(SL2b)이 제2 감지 라인(SL2-2)에 중첩한 제1 열의 제2 서브 라인(SL1b) 보다 제1 방향(DR1)에서 제2 열의 컨택홀(CNT)에 더 인접하기 때문이다.
한편, 앞서 상술된 바와 같이, 제1 열 내지 제4 열들의 연결 라인들(SL1c~SL4c)은 컨택홀(CNT)을 통해 외부 정전기가 전달될 수 있다. 본 발명에 따르면, 제1 열 내지 제4 열들의 연결 라인들(SL1c~SL4c)이 구불구불한 형상을 가짐에 따라, 외부 정전기가 제1 서브 라인들(SL1a~SL4a) 및 제2 서브 라인들(SL1b~SL4b)에 전달되는 시간이 증가될 수 있다. 이로 인해, 외부 정전기의 세기 역시 약해질 수 있다.
자세하게, 도 10a에 도시된 일 실시 예에 따르면, 연결 라인들(SL1c~SL4c) 중 어느 하나의 연결 라인(SL1c)을 예시적으로 도시하였으나, 나머지 연결 라인들(SL2c~SL4c) 역시 이와 동일한 구조를 가질 수 있다.
연결 라인(SL1c)은 적어도 두 번 이상 절곡된 형상의 패턴(PN)을 포함한다. 예컨대, 패턴(PN)은 제1 부분(P1), 제2 부분(P2), 및 제3 부분(P3)을 포함한다. 제1 부분(P1)은 제2 방향(DR2)으로 연장된다. 제2 부분(P2)은 제2 방향(DR2)으로 연장되며 제1 방향(DR1)에서 제1 부분(P1)과 마주할 수 있다. 제3 부분(P3)은 제1 방향(DR1)으로 연장되며 제1 부분(P1)과 제2 부분(P2)을 연결할 수 있다. 즉, 제3 부분(P3)은 제1 부분(P1)의 일단에서 절곡되고, 제2 부분(P2)은 제3 부분(P3)의 일단에서 절곡된 형상을 가질 수 있다.
일 실시 예에 따르면, 연결 라인(SL1c)은 적어도 한 개 이상의 패턴(PN)을 포함할 수 있다. 즉, 연결 라인(SL1c)은 서로 연결된 복수 개의 패턴들(PN)을 포함할 수 있다.
도 10b에 도시된 일 실시 예에 따르면, 연결 라인(SL1c-1)의 적어도 일 부분이 곡선 형상을 가질 수 있다. 곡선 형상의 연결 라인(SL1c-1)의 일단 및 타단은 제1 서브 라인(SL1a) 및 제2 서브 라인(SL1b)에 연결될 수 있다.
도 11을 참조하면, 제1 감지 절연층(IS-IL1) 상에 연결 라인(SL3c)이 배치된다. 제2 감지 절연층(IS-IL2)의 제2 절연 부분(IS-IL2b)은 연결 라인(SL3c)을 커버하며 제1 감지 절연층(IS-IL1) 상에 배치될 수 있다. 제2 감지 라인(SL2-3)은 제2 절연 부분(IS-IL2b)에 정의된 컨택홀들(CNT)을 통해 연결 라인(SL3c)에 전기적으로 연결될 수 있다.
도 12를 참조하면, 제2 방향(DR2)으로 연장된 제2 서브 라인들(SL1b~SL4b)이 제1 감지 절연층(IS-IL1) 상에 배치될 수 있다. 제2 감지 절연층(IS-IL2)의 제2 절연 부분(IS-IL2b)은 제2 서브 라인들(SL1b~SL4b)을 커버하며 제1 감지 절연층(IS-IL1) 상에 배치된다. 이 경우, 제4 열의 제2 감지 라인(SL2-4)은 제2 서브 라인들(SL1b~SL4b) 각각에 중첩한 구조를 가지 수 있다. 특히, 평면상에서 제4 열의 제2 감지 라인(SL2-4)은 제2 서브 라인들(SL1b~SL3b)과 교차할 수 있다.
도 13은 본 발명의 다른 실시 예에 따른 도 5에 도시된 IDA 영역을 확대한 확대도이다.
도 13을 참조하면, 제2 감지 라인들(SL2-1~SL2-4) 중 적어도 두 개의 제2 감지 라인들은 평면상에서 서로 다른 면적을 가질 수 있다. 예컨대, 제1 열의 제2 감지 라인(SL2-1)은 제2 열의 제2 감지 라인(SL2-2)에 비해 평면상 더 작은 면적을 가질 수 있다. 또한, 제2 절연 부분(IS-IL2b)에 정의된 제1 열의 컨택홀(CNT) 및 제2 열의 컨택홀(CNT)은 제2 방향(DR2)에서 서로 다른 선상에 위치할 수 있다.
즉, 본 발명에 따르면, 제1 열의 컨택홀(CNT) 및 제1 열의 제2 서브 라인(SL1b)이 제1 방향(DR1)에서 최대 이격 거리를 갖도록 제공될 수 있다. 그 결과, 제1 열의 컨택홀(CNT) 및 제1 열의 제2 서브 라인(SL1b) 사이에 위치하며 구불구불한 형상을 갖는 제1 열의 연결 라인(SL1c)의 길이가 최대로 설정될 수 있다.
마찬가지로, 제2 열의 컨택홀(CNT) 및 제2 열의 제2 서브 라인(SL2b)이 제1 방향(DR1)에서 최대 이격 거리를 갖도록 제공될 수 있다. 그 결과, 제2 열의 컨택홀(CNT) 및 제2 열의 제2 서브 라인(SL2b) 사이에 위치하며 구불구불한 형상을 갖는 제2 열의 연결 라인(SL2c)의 길이가 최대로 설정될 수 있다.
도 14는 본 발명의 다른 실시 예에 따른 도 5에 도시된 IDA 영역을 확대한 확대도이다.
도 14를 참조하면, 제1 서브 라인들(SL1a~SL4a)이 구불구불한 형상을 가질 수 있다. 예컨대, 도 14에 도시된 제1 서브 라인들(SL1a~SL4a) 각각은 도 10a에 도시된 적어도 하나의 패턴(PN)을 포함할 수 있다. 이를 통해, 제1 서브 라인들(SL1a~SL4a) 및 연결 라인들(SL1c~SL4c) 간의 패턴이 실질적으로 유사해짐으로써, 외부 시인성이 향상될 수 있다.
또한, 이 경우 제2 감지 라인들(SL2-1~SL2-4)의 평면상 면적은 서로 동일하거나, 적어도 두 개 이상의 제2 감지 라인들은 서로 다른 평면상 면적을 가질 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
SP1: 제1 감지 패턴
SP2: 제2 감지 패턴
BSP1: 제1 연결 패턴
BPS2: 제2 연결 패턴
AR: 감지 영역
NAR: 주변 영역
SL1: 제1 감지 라인
SL1a: 제1 서브 라인
SL1b: 제2 서브 라인
SL1c: 제3 서브 라인
SL2: 제2 감지 라인
SL3: 제3 감지 라인
IS-IL1: 제1 감지 절연층
IS-IL2: 제2 감지 절연층
IS-IL2a: 제1 절연 부분
IS-IL2b: 제2 절연 부분
IS-IL3: 제3 감지 절연층

Claims (20)

  1. 감지 영역 및 상기 감지 영역에 인접한 주변 영역을 정의하는 베이스층;
    상기 감지 영역에 중첩하며 상기 베이스층 상에 배치된 감지 전극들;
    상기 주변 영역에 중첩하고, 상기 감지 전극들의 일단들 및 타단들에 연결된 제1 라인들;
    상기 감지 전극들을 커버하며 상기 베이스층 상에 배치된 제1 절연 부분 및 상기 제1 라인들 각각의 적어도 일 부분을 커버하며 상기 베이스층 상에 배치된 제2 절연 부분을 포함하는 절연층; 및
    상기 제2 절연 부분 상에 배치되고, 상기 제2 절연 부분에 정의된 컨택홀들을 통해 상기 제1 라인들에 전기적으로 각각 연결되는 제2 라인들을 포함하고,
    상기 제1 라인들 각각의 상기 적어도 일 부분은 구불구불한 형상을 갖는 것을 특징으로 하는 전자패널.
  2. 제 1 항에 있어서,
    상기 적어도 일 부분은,
    일 방향으로 연장된 제1 부분;
    상기 일 방향으로 연장되며 상기 일 방향과 수직한 다른 방향에서 상기 제1 부분과 마주하는 제2 부분; 및
    상기 다른 방향으로 연장되며 상기 제1 부분과 상기 제2 부분을 연결하는 제3 부분을 포함하는 전자패널.
  3. 제 1 항에 있어서,
    상기 적어도 일 부분은 곡선 형상을 갖는 것을 특징으로 하는 전자패널.
  4. 제 1 항에 있어서,
    상기 제1 라인들은,
    상기 감지 전극들의 상기 일단들에 각각 연결된 제1 서브 라인들;
    상기 감지 전극들의 상기 타단들에 각각 연결된 제2 서브 라인들; 및
    상기 컨택홀들을 통해 상기 제2 라인들과 각각 연결되고, 상기 제1 서브 라인들 및 상기 제2 서브 라인들을 연결하는 연결 라인들을 포함하고,
    상기 연결 라인들은 상기 구불구불한 형상을 갖는 전자패널.
  5. 제 4 항에 있어서,
    상기 연결 라인들은 상기 제2 절연 부분에 의해 전체적으로 커버되는 전자패널.
  6. 제 4 항에 있어서,
    상기 제2 서브 라인들 중 어느 하나의 제2 서브 라인은 평면상에서 상기 제2 라인들 중 적어도 두 개 이상의 제2 라인들과 교차하는 전자패널.
  7. 제 4 항에 있어서,
    상기 제1 서브 라인들은 상기 구불구불한 형상을 갖는 전자패널.
  8. 제 7 항에 있어서,
    상기 제1 서브 라인들은 상기 절연층에 비중첩하는 전자패널.
  9. 제 4 항에 있어서,
    상기 제1 서브 라인들, 상기 제2 서브 라인들, 및 상기 연결 라인들은 동일한 공정을 통해 상기 베이스층 상에 배치되는 전자패널.
  10. 제 1 항에 있어서,
    상기 제2 라인들은 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향을 따라 일정 간격 이격되고,
    상기 제2 라인들은 단위 길이당 상기 제1 라인들에 비해 더 큰 평면상 면적을 갖는 전자패널.
  11. 제 10 항에 있어서,
    상기 제2 라인들 각각은 외부 회로기판과 본딩되는 제1 라인 부분 및 상기 제1 라인들 각각의 상기 적어도 일 부분과 중첩하는 제2 라인 부분을 포함하고,
    상기 제1 방향에서, 상기 제1 라인들 각각의 상기 적어도 일 부분은 상기 컨택홀들 및 상기 제1 라인 부분 사이에 배치되는 전자패널.
  12. 제 11 항에 있어서,
    상기 제2 방향에서, 상기 컨택홀들은 동일 선상에 위치하는 전자패널.
  13. 제 12 항에 있어서,
    상기 제1 방향에서, 상기 제2 라인들은 동일한 길이를 갖는 것으로 특징으로 하는 전자패널.
  14. 제 11 항에 있어서,
    상기 제2 라인들 중 적어도 두 개의 제2 라인들은 상기 제1 방향에서 서로 다른 길이를 가지고,
    상기 컨택홀들 중 상기 두 개의 제2 라인들에 중첩한 컨택홀들은 상기 제2 방향에서 다른 선상에 위치하는 전자패널.
  15. 제 1 항에 있어서,
    평면상에서, 상기 제1 절연 부분 및 상기 제2 절연 부분은 서로 이격되는 전자패널.
  16. 제 1 항에 있어서,
    상기 제1 라인들은 메탈이고, 상기 제2 라인들은 ITO 전극인 것을 특징으로 하는 전자패널.
  17. 표시패널; 및
    상기 표시패널 상에 배치되고, 감지 영역 및 상기 감지 영역에 인접한 주변 영역을 정의하는 입력 감지층을 포함하고,
    상기 입력 감지층은,
    상기 표시패널 상에 배치된 제1 절연층;
    상기 주변 영역에 중첩하며 상기 제1 절연층 상에 배치되고, 연결 라인들, 상기 연결 라인들의 일단들에 인접한 제1 서브 라인들 및 상기 연결 라인들의 타단들에 인접한 제2 서브 라인들을 갖는 제1 라인들;
    상기 감지 영역에 중첩한 제1 절연 부분 및 상기 주변 영역에 중첩하며 상기 연결 라인들의 일 부분들을 커버하는 제2 절연 부분을 포함하는 제2 절연층;
    상기 감지 영역에 중첩하며 상기 제1 절연 부분 상에 배치되고, 상기 제1 서브 라인들에 연결된 일단들 및 상기 제2 서브 라인들에 연결된 타단들을 포함한 감지 전극들; 및
    상기 제2 절연 부분 상에 배치되고, 상기 제2 절연 부분에 정의된 컨택홀들을 통해 상기 연결 라인들에 전기적으로 각각 연결되는 제2 라인들을 포함하고,
    상기 연결 라인들 각각의 적어도 일 부분은 구불구불한 형상을 갖는 것을 특징으로 하는 표시장치.
  18. 제 17 항에 있어서,
    상기 입력 감지층에 감지 신호를 제공하는 회로기판을 더 포함하고,
    상기 제2 라인들 각각은 상기 회로기판과 본딩되는 제1 라인 부분 및 상기 제1 라인들 각각의 상기 적어도 일 부분과 중첩하는 제2 라인 부분을 포함하고,
    상기 연결 라인들 각각의 상기 적어도 일 부분은 상기 컨택홀들 및 상기 제1 라인 부분 사이에 배치되는 표시장치.
  19. 제 17 항에 있어서,
    상기 제1 서브 라인들, 상기 제2 서브 라인들, 및 상기 연결 라인들은 동일한 공정을 통해 상기 제1 절연층 상에 배치되고,
    상기 제2 라인들 각각은 상기 제1 라인들 보다 평면상에서 더 큰 면적을 갖는 표시장치.
  20. 제 17 항에 있어서,
    상기 제2 라인들 중 어느 하나의 제2 라인은 평면상에서 상기 제1 라인들 중 적어도 하나 이상의 제1 라인과 교차하는 표시장치.
KR1020200014920A 2020-02-07 2020-02-07 전자패널 및 이를 포함한 표시장치 KR20210101359A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200014920A KR20210101359A (ko) 2020-02-07 2020-02-07 전자패널 및 이를 포함한 표시장치
US16/951,930 US11592919B2 (en) 2020-02-07 2020-11-18 Electronic panel and display device including the same
US18/104,132 US11847273B2 (en) 2020-02-07 2023-01-31 Electronic panel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200014920A KR20210101359A (ko) 2020-02-07 2020-02-07 전자패널 및 이를 포함한 표시장치

Publications (1)

Publication Number Publication Date
KR20210101359A true KR20210101359A (ko) 2021-08-19

Family

ID=77178281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200014920A KR20210101359A (ko) 2020-02-07 2020-02-07 전자패널 및 이를 포함한 표시장치

Country Status (2)

Country Link
US (2) US11592919B2 (ko)
KR (1) KR20210101359A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200118920A (ko) * 2019-04-08 2020-10-19 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR20210104281A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 입력감지유닛 및 입력감지유닛을 포함하는 표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101699379B (zh) 2009-11-05 2011-05-04 友达光电股份有限公司 触控基板以及触控显示面板
KR101941255B1 (ko) 2012-07-30 2019-01-23 삼성디스플레이 주식회사 터치 스크린 패널
KR101506512B1 (ko) 2013-09-27 2015-03-27 주식회사 하이딥 정전 용량성 터치 센서 패널
CN110896089A (zh) * 2018-09-12 2020-03-20 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US20210247866A1 (en) 2021-08-12
US20230176671A1 (en) 2023-06-08
US11592919B2 (en) 2023-02-28
US11847273B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
US11392231B2 (en) Electronic device having a sensing pattern
US20210373712A1 (en) Input detection unit and display device including the same
KR102665381B1 (ko) 표시장치
CN110767681A (zh) 显示屏及显示终端
US11294528B2 (en) Sensing unit
US11847273B2 (en) Electronic panel and display device including the same
KR20240000431A (ko) 표시모듈 및 이를 포함하는 표시장치
KR20200115756A (ko) 회로기판 및 이를 포함한 표시장치
US11275474B2 (en) Electronic panel and display device including the same
KR20210149269A (ko) 표시장치 및 이의 제조 방법
CN111796704A (zh) 电子设备
KR20210054619A (ko) 접착 부재 및 이를 포함한 표시장치
KR20210127295A (ko) 표시 장치
CN113282188A (zh) 显示装置
EP3958102B1 (en) Display device
US11650706B2 (en) Input sensing unit and display module including the same
CN221103941U (zh) 电子设备
US20220236830A1 (en) Circuit board and a display device having the same
KR20240033729A (ko) 전자 장치
CN114080103A (zh) 装置及显示设备

Legal Events

Date Code Title Description
A201 Request for examination