KR20230070108A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230070108A
KR20230070108A KR1020210155962A KR20210155962A KR20230070108A KR 20230070108 A KR20230070108 A KR 20230070108A KR 1020210155962 A KR1020210155962 A KR 1020210155962A KR 20210155962 A KR20210155962 A KR 20210155962A KR 20230070108 A KR20230070108 A KR 20230070108A
Authority
KR
South Korea
Prior art keywords
layer
disposed
signal line
sensing
display area
Prior art date
Application number
KR1020210155962A
Other languages
English (en)
Inventor
김은영
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210155962A priority Critical patent/KR20230070108A/ko
Priority to US17/901,729 priority patent/US12035601B2/en
Priority to CN202211398348.1A priority patent/CN116126159A/zh
Priority to CN202222984215.4U priority patent/CN218920894U/zh
Publication of KR20230070108A publication Critical patent/KR20230070108A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 표시영역 및 비표시영역으로 구분된 표시패널, 및 상기 비표시영역에 중첩하는 패드영역에 배치된 감지패드, 상기 표시영역에 중첩하는 감지전극, 및 상기 감지패드 및 상기 감지전극을 연결하는 신호라인을 포함하는 입력감지유닛을 포함하고, 상기 표시패널은 상기 비표시영역에 중첩하는 스페이서를 포함하고, 상기 스페이서에 상기 신호라인의 일부가 배치되는 개구부가 정의되고, 상기 개구부 내에 배치된 상기 신호라인의 제1 부분은 상기 제1 부분에 인접한 제2 부분에 비해 넓은 폭을 가진다. 이에 따라, 신호라인의 불량발생이 방지되어, 표시장치의 신뢰성이 개선될 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 광 신호가 이동되는 신호투과영역을 포함하는 표시장치 및 이를 포함하는 전자장치에 관한 것이다.
표시 장치는 영상을 표시하는 표시패널 및 외부 입력을 감지하는 입력 감지 유닛을 포함할 수 있다. 입력 감지 유닛은 표시패널과 연속된 공정을 통해 일체로 형성될 수 있다. 또는 입력 감지 유닛은 표시패널과 분리된 공정을 통해 형성된 후, 표시패널에 결합될 수 있다.
표시패널에는 유기층의 넘침 방지 및 금속 마스크 찍힘 방지를 위해 스페이서가 포함된다. 스페이서는 표시패널의 표시 영역의 둘레를 따라 배치되어, 후속 공정에서 금속 마스크가 놓이는 기준면을 제공할 수 있다.
본 발명은 입력감지유닛에 포함된 신호라인의 두께가 얇아져 단락 등의 불량이 발생하는 것을 방지할 수 있는 신뢰성이 개선된 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 표시영역 및 비표시영역으로 구분된 표시패널, 및 상기 비표시영역에 중첩하는 패드영역에 배치된 감지패드, 상기 표시영역에 중첩하는 감지전극, 및 상기 감지패드 및 상기 감지전극을 연결하는 신호라인을 포함하는 입력감지유닛을 포함하고, 상기 표시패널은 상기 비표시영역에 중첩하는 스페이서를 포함하고, 상기 스페이서에 상기 신호라인의 일부가 배치되는 개구부가 정의되고, 상기 개구부 내에 배치된 상기 신호라인의 제1 부분은 상기 제1 부분에 인접한 제2 부분에 비해 넓은 폭을 가진다.
상기 스페이서는 상기 신호라인과 비중첩할 수 있다.
상기 신호라인은 각각의 일부가 상기 개구부 내에 배치되는 복수의 서브 신호라인들을 포함하고, 상기 스페이서는 상기 복수의 서브 신호라인들 사이에 배치되는 서브 스페이서를 포함할 수 있다.
상기 표시패널은 베이스층, 상기 베이스층 상에 배치되고, 복수의 절연층을 포함하는 회로층, 및 상기 회로층 상에 배치되고, 화소정의막 및 발광소자를 포함하는 발광소자층을 포함하고, 상기 스페이서는 상기 화소정의막 상에 배치될 수 있다.
상기 개구부 내의 상기 제1 부분이 배치된 부분에 중첩하는 상기 복수의 절연층은 상기 제1 부분이 배치된 부분에 비중첩하는 부분에 비해 작은 두께를 가질 수 있다.
상기 표시패널은 상기 비표시영역에 배치되는 댐을 더 포함하고, 상기 댐은 상기 복수의 절연층, 상기 화소정의막 및 상기 스페이서 중 적어도 일부가 적층된 것일 수 있다.
상기 댐은 제1 댐, 및 상기 제1 댐에 비해 상기 표시영역에 인접한 제2 댐을 포함할 수 있다.
상기 화소정의막은 상기 개구부 내의 상기 제1 부분이 배치된 부분에 비중첩할 수 있다.
상기 댐은 순차적으로 적층된 제1 층, 제2 층, 및 제3 층을 포함하고, 상기 제1 층은 상기 복수의 절연층 중 적어도 어느 하나와 동일한 물질을 포함하고, 상기 제2 층은 상기 화소정의막과 동일한 물질을 포함하고, 상기 제3 층은 상기 스페이서와 동일한 물질을 포함할 수 있다.
상기 입력감지유닛은 상기 표시패널 상에 직접 배치되는 제1 감지 절연층, 상기 제1 감지 절연층 상에 배치되는 제1 도전층, 상기 제1 도전층 상에 배치되는 제2 감지 절연층, 상기 제2 감지 절연층 상에 배치되는 제2 도전층, 및 상기 제2 도전층 상에 배치되는 제3 감지 절연층을 포함할 수 있다.
상기 신호라인은 상기 제1 감지 절연층 상에 배치되는 제1 신호라인, 및 상기 제2 감지 절연층 상에 배치되는 제2 신호라인을 포함할 수 있다.
상기 제2 신호라인은 상기 제1 부분에 중첩하고, 상기 제1 신호라인은 상기 제1 부분에 비중첩할 수 있다.
상기 제1 신호라인은 일단이 상기 감지전극에 연결되고, 상기 제2 신호라인과 제1 컨택홀을 통해 연결된 제1-1 신호라인, 및 일단이 상기 감지패드에 연결되고, 상기 제2 신호라인과 제2 컨택홀을 통해 연결된 제1-2 신호라인을 포함할 수 있다.
상기 스페이서는 상기 표시영역을 둘러싸는 형상을 가질 수 있다.
본 발명의 일 실시예에 따른 표시장치는 표시영역 및 비표시영역으로 구분된 표시패널, 및 상기 비표시영역에 중첩하는 패드영역에 배치된 감지패드, 상기 표시영역에 중첩하는 감지전극, 및 상기 감지패드 및 상기 감지전극을 연결하는 신호라인을 포함하는 입력감지유닛을 포함하고, 상기 표시패널은 상기 비표시영역에 중첩하고, 상기 표시영역을 둘러싸는 제1 댐을 포함하고, 상기 제1 댐은 상기 신호라인과 중첩하는 제1 부분, 및 상기 신호라인과 비중첩하는 제2 부분을 포함하고, 상기 제1 부분의 높이는 상기 제2 부분의 높이보다 낮고, 상기 제1 부분에 배치된 상기 신호라인의 제1 라인부분은 상기 제1 라인부분에 인접한 제2 라인부분에 비해 넓은 폭을 가진다.
상기 제3 층은 상기 제1 부분에 비중첩하고, 상기 제2 부분에 중첩하도록 배치될 수 있다.
상기 제1 댐은 상기 표시영역을 둘러싸는 형상을 가질 수 있다.
본 발명의 일 실시예에 따른 표시장치는 표시영역 및 비표시영역으로 구분된 표시패널, 및 상기 비표시영역에 중첩하는 패드영역에 배치된 감지패드, 상기 표시영역에 중첩하는 감지전극, 및 상기 감지패드 및 상기 감지전극을 연결하는 신호라인을 포함하는 입력감지유닛을 포함하고, 상기 표시패널은 상기 비표시영역에 중첩하는 스페이서를 포함하고, 상기 스페이서에 상기 신호라인의 일부가 배치되는 개구부가 정의되고, 상기 입력감지유닛은 상기 표시패널 상에 직접 배치되는 제1 감지 절연층, 및 상기 제1 감지 절연층 상에 배치되는 제2 감지 절연층을 포함하고, 상기 신호라인은 상기 제1 감지 절연층 상에 배치되는 제1 신호라인, 및 상기 제2 감지 절연층 상에 배치되는 제2 신호라인을 포함하고, 상기 제2 신호라인은 상기 제1 부분에 중첩하고, 상기 제1 신호라인은 상기 제1 부분에 비중첩한다.
본 발명의 일 실시예의 표시장치에 따르면, 입력감지유닛 신호라인의 두께가 얇아지는 불량이 방지될 수 있다. 이에 따라, 표시장치의 신뢰성이 개선될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시장치의 결합 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 4a는 본 발명의 일 실시예에 따른 입력감지유닛의 단면도이다.
도 4b은 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 5a 및 도 5b 각각은 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 6a 및 도 6b 각각은 본 발명의 일 실시예에 따른 입력감지유닛 중 일부분의 평면도이다.
도 7a는 본 발명의 일 실시예에 따른 입력감지유닛 중 일부분의 평면도이다.
도 7b 및 도 7c 각각은 본 발명의 일 실시예에 따른 표시모듈 중 일부분의 단면도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시장치에 대하여 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시장치의 결합 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다. 도 1a 및 도 1b를 참조하여 본 발명에 대해 설명한다.
표시장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시장치(DD)는 영상(IM)을 표시하고 외부 입력(TC)을 감지할 수 있다. 표시장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시장치(DD)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 표시장치(DD)는 스마트 폰으로 예시적으로 도시되었다.
표시장치(DD)는 제1 방향(D1) 및 제2 방향(D2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 표시장치(DD)의 전면(front surface)과 대응될 수 있으며, 윈도우 부재(WM)의 전면(FS)과 대응될 수 있다. 이하, 표시장치(DD)의 표시면, 전면, 및 윈도우 부재(WM)의 전면은 동일한 참조부호를 사용하기로 한다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 시계와 복수의 아이콘들을 도시하였다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 전면과 배면 사이의 제3 방향(DR3)에서의 이격 거리는 표시패널(DP)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
또는, 예를 들어, 본 발명의 일 실시예에 따른 표시장치(DD)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 표시장치(DD)는 표시장치(DD)의 구조에 따라 표시장치(DD)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 1a 및 도 1b에 도시된 것과 같이, 표시장치(DD)는 윈도우 부재(WM), 표시모듈(DM), 및 외부 케이스(HAU)를 포함한다. 본 실시예에서, 윈도우 부재(WM)와 외부 케이스(HAU)는 결합되어 표시장치(DD)의 외관을 구성한다. 본 실시예에서, 외부 케이스(HAU), 표시모듈(DM), 및 윈도우 부재(WM)는 제3 방향(DR3)을 따라 순차적으로 적층될 수 있다.
윈도우 부재(WM)는 절연 패널을 포함할 수 있다. 예를 들어, 윈도우 부재(WM)는 유리, 플라스틱, 또는 이들의 조합으로 구성될 수 있다.
윈도우 부재(WM)의 전면(FS)은 상술한 바와 같이, 표시장치(DD)의 전면을 정의한다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시모듈(DM)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 부재(WM)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
표시모듈(DM)은 영상(IM)을 표시하고 외부 입력(TC)을 감지할 수 있다. 영상(IM)은 표시모듈(DM)의 전면(IS)에 표시될 수 있다. 표시모듈(DM)의 전면(IS)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
표시모듈(DM)은 표시패널 및 입력감지유닛을 포함할 수 있다. 영상(IM)은 실질적으로 표시패널에서 표시되고 외부 입력(TC)은 실질적으로 입력감지유닛에서 감지될 수 있다. 표시모듈(DM)은 표시패널 및 입력감지유닛을 모두 포함함으로써, 영상(IM)을 표시하는 것과 동시에 외부 입력(TC)을 감지할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
표시모듈(DM)의 적어도 일부는 벤딩될 수 있다. 본 실시예에서, 표시모듈(DM) 중 회로 기판(MB)이 접속된 일부는 표시모듈(DM)의 배면을 향해 벤딩됨으로써, 회로 기판(MB)은 표시모듈(DM)의 배면에 중첩하여 조립될 수 있다.
한편, 표시장치(DD)는 표시모듈(DM)에 접속된 회로 기판(MB)을 더 포함할 수 있다. 회로 기판(MB)은 표시모듈(DM)의 일 측에 결합되어 표시모듈(DM)과 물리적 및 전기적으로 연결된다. 회로 기판(MB)은 표시모듈(DM)에 제공되는 전기적 신호를 생성하거나, 표시모듈(DM)에서 생성된 신호를 수신하여 외부 입력(TC)이 감지된 위치나 강도 정보를 포함하는 결과값으로 연산할 수 있다.
외부 케이스(HAU)는 윈도우 부재(WM)와 결합되어 표시장치(DD)의 외관을 정의한다. 외부 케이스(HAU)는 소정의 내부 공간을 제공한다. 표시모듈(DM)은 내부 공간에 수용될 수 있다.
외부 케이스(HAU)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 외부 케이스(HAU)는 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 외부 케이스(HAU)는 내부 공간에 수용된 표시장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 2를 참조하면, 표시장치(DD)는 표시패널(DP), 입력감지유닛(ISU), 반사방지부재(RPP, anti-reflector) 및 윈도우 부재(WM)를 포함할 수 있다.
표시패널(DP)은 발광형 표시패널일 수 있으며, 예를 들어, 표시패널(DP)은 유기발광 표시패널, 무기발광 표시패널, 마이크로 엘이디 표시패널, 또는 나노 엘이디 표시패널일 수 있다. 표시패널(DP)은 베이스층(110), 회로층(120), 발광소자층(130), 및 봉지층(140)을 포함할 수 있다.
베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공할 수 있다. 베이스층(110)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층을 포함할 수 있다.
베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 다층 또는 단층의 무기층, 상기 다층 또는 단층의 무기층 상에 배치된 제2 합성 수지층을 포함할 수 있다. 제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함할 수 있으며, 특별히 제한되지 않는다.
회로층(120)은 베이스층(110) 상에 배치될 수 있다. 회로층(120)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 회로층(120)은 도 1에서 설명한 화소(PX)의 구동회로를 포함한다.
발광소자층(130)은 회로층(120) 상에 배치될 수 있다. 발광소자층(130)은 도 1에서 설명한 화소(PX)의 발광소자를 포함할 수 있다. 예를 들어, 발광소자는 유기 발광 물질, 무기 발광 물질, 유기-무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.
봉지층(140)은 발광소자층(130) 상에 배치될 수 있다. 봉지층(140)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 발광소자층(130)을 보호할 수 있다. 봉지층(140)은 적어도 하나의 무기층을 포함할 수 있다. 봉지층(140)은 무기층/유기층/무기층의 적층 구조물을 포함할 수 있다.
입력감지유닛(ISU)은 표시패널(DP) 상에 배치될 수 있다. 입력감지유닛(ISU)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
입력감지유닛(ISU)은 연속된 공정을 통해 표시패널(DP) 상에 형성될 수 있다. 이 경우, 입력감지유닛(ISU)은 표시패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성 상에 B 구성이 직접 배치된다는 것"은 A 구성과 B 구성 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 예컨대, 입력감지유닛(ISU)과 표시패널(DP) 사이에 접착층이 배치되지 않을 수 있다.
반사방지부재(RPP)는 입력감지유닛(ISU) 상에 배치될 수 있다. 반사방지부재(RPP)는 외부광의 반사율을 감소시킬 수 있다. 반사방지부재(RPP)는 연속된 공정을 통해 입력감지유닛(ISU) 상에 직접 배치될 수 있다.
반사방지부재(RPP)는 반사방지부재(RPP)의 하측에 배치된 반사 구조물에 중첩하는 차광패턴을 포함할 수 있다. 반사방지부재(RPP)는 후술하는 발광영역에 중첩하는 컬러필터를 더 포함할 수 있다. 컬러필터는 제1 색 화소, 제2 색 화소, 및 제3 색 화소에 대응하는 제1 색 컬러필터, 제2 색 컬러필터, 및 제3 색 컬러필터를 포함할 수 있다.
윈도우 부재(WM)는 반사방지부재(RPP) 상에 배치된다. 윈도우 부재(WM)와 반사방지부재(RPP)는 접착층(AD)에 의해 결합될 수 있다. 접착층은 감압접착필름(PSA, Pressure Sensitive Adhesive film) 또는 광학 투명 접착부재(OCA, Optically Clear Adhesive)일 수 있다.
윈도우 부재(WM)는 적어도 하나의 베이스층을 포함한다. 베이스층은 유리기판 또는 합성수지필름일 수 있다. 윈도우 부재(WM)는 다층 구조를 가질 수 있다. 윈도우 부재(WM)는 박막 유리기판과 박막 유리기판 상에 배치된 합성수지필름을 포함할 수 있다. 박막 유리기판과 합성수지필름은 접착층에 의해 결합될 수 있고, 접착층과 합성수지필름은 그것들의 교체를 위해 박막 유리기판으로부터 분리될 수 있다.
본 발명의 일 실시예에서 접착층(AD)은 생략되고, 윈도우 부재(WM)는 반사방지부재(RPP) 상에 직접 배치될 수도 있다. 유기물질, 무기물질, 또는 세라믹물질이 반사방지부재(RPP) 상에 코팅될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 평면도이다. 도 4a는 본 발명의 일 실시예에 따른 입력감지유닛의 단면도이다. 도 4b은 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다. 이하, 도 3, 도 4a 및 도 4b를 참조하여 본 발명의 일 실시예에 따른 표시모듈(DM)에 대해 설명한다.
도 2, 도 3, 도 4a 및 도 4b를 함께 참조하면, 표시모듈(DM)은 표시패널(DP) 및 입력감지유닛(ISU)을 포함할 수 있다. 표시패널(DP)은 영상(IM)을 생성한다. 도 3에는 표시패널(DP)의 구성들 중 일부를 평면상에서 도시하였다.
도 3에는 용이한 설명을 위해 표시패널(DP)의 일부 구성들을 블록도로 도시하였다. 도 3을 참조하면, 표시패널(DP)은 베이스 기판(BS), 주사 구동 회로(SDV), 발광 구동 회로(EDV), 구동 칩(DIC), 복수의 패널 신호라인들(SGL1 내지 SGLm, DL1 내지 DLn, EL1 내지 ELm, CSL1, CSL2, PL), 복수의 화소들(PX), 및 복수의 표시 패드들(DPD)을 포함할 수 있다.
베이스 기판(BS)은 제2 방향(DR2) 내에서 구분되는 제1 베이스 영역(AA1), 제2 베이스 영역(AA2), 및 벤딩 영역(BA)을 포함한다. 제2 베이스 영역(AA2) 및 벤딩 영역(BA)은 비표시영역(NDA)의 일부 영역일 수 있다. 벤딩 영역(BA)은 제1 베이스 영역(AA1)과 제2 베이스 영역(AA2) 사이에 배치된다.
제1 베이스 영역(AA1)은 도 1b의 전면(IS)을 포함하는 영역일 수 있다. 제2 베이스 영역(AA2)은 벤딩 영역(BA)을 사이에 두고 제1 베이스 영역(AA1)으로부터 이격된다. 제2 베이스 영역(AA2) 및 벤딩 영역(BA)은 제1 베이스 영역(AA1)에 비해 제1 방향(DR1)에서 좁은 너비를 가질 수 있다. 즉, 제1 방향(DR1) 내에서 벤딩 영역(BA) 및 제2 베이스 영역(AA2)의 길이는 제1 베이스 영역(AA1)의 길이보다 작을 수 있다.
벤딩 축 방향의 길이가 짧은 영역은 좀 더 쉽게 벤딩할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 베이스 영역(AA2) 및 벤딩 영역(BA)은 제1 베이스 영역(AA1)과 제2 방향(DR2)에서 동일한 너비를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
벤딩 영역(BA)은 제2 방향(DR2)을 따라 연장된 벤딩축을 중심으로 벤딩된다. 제2 베이스 영역(AA2)은 벤딩 영역(BA)이 비 벤딩되는 경우, 제1 베이스 영역(AA1)과 동일 방향을 향하고, 벤딩 영역(BA)이 벤딩되면 제1 베이스 영역(AA1)과 대향하는 방향을 향할 수 있다.
상술한 회로 기판(MB: 도 1b 참조)은 제2 베이스 영역(BA)에 물리적으로 연결된다. 벤딩 영역(BA)이 벤딩됨에 따라, 회로 기판(MB)은 전자 패널의 배면에 위치한다. 이에 따라, 전면(IS)을 정의하는 영역은 제1 베이스 영역(AA1)이 되고, 제2 베이스 영역(AA2)과 벤딩 영역(BA)은 전면(IS)을 통해 시인되지 않는다. 따라서, 전자 장치의 베젤 면적이 감소될 수 있다.
화소들(PX) 각각은 발광 소자와 발광 소자에 연결된 박막 트랜지스터를 포함한다. 도 3에 도시된 표시패널(DP)의 형상은 실질적으로 상술한 베이스층의 평면상 형상과 동일하다. 본 실시예에서, 표시 영역(DP-DA)과 비 표시 영역(DP-NDA)은 발광 소자의 배치 유무로 구분될 수 있다.
도 3에서 화소들(PX)은 표시 영역(DA)에 배치된 것으로 도시되었다. 표시 영역(DA)은 영상(IM)이 표시되는 영역일 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소들(PX) 각각의 구성들 중 일부는 비 표시 영역(NDA)에 배치된 박막 트랜지스터를 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주사 구동 회로(SDV), 구동 칩(DIC) 및 발광 구동 회로(EDV)는 비 표시영역(NDA)에 배치될 수 있다. 구동 칩(DIC)은 데이터 구동 회로를 포함할 수 있다.
패널 신호라인들(SGL1 내지 SGLm, DL1 내지 DLn, EL1 내지 ELm, CSL1, CSL2, PL)은 복수의 주사 라인들(SGL1 내지 SGLm), 복수의 데이터 라인들(DL1 내지 DLn), 복수의 발광 라인들(EL1 내지 ELm), 제1 및 제2 제어 라인들(CSL1, CSL2), 및 전원 라인(PL)을 포함할 수 있다. 패널 신호라인들(SGL1 내지 SgLm, DL1 내지 DLn, EL1 내지 ELm, CSL1, CSL2, PL) 중 데이터 라인들(DL1 내지 DLn), 제1 및 제2 제어 라인들(CSL1, CSL2), 및 전원 라인(PL)은 각각 복수의 표시 패드들(DPD)이 연결될 수 있다. 여기서, m 및 n은 자연수이다. 화소들(PX)은 주사 라인들(SGL1 내지 SGLm), 데이터 라인들(DL1 내지 DLn), 및 발광 라인들(EL1 내지 ELm)에 연결될 수 있다.
주사 라인들(SGL1 내지 SGLm)은 제2 방향(DR2)으로 연장되어 주사 구동 회로(SDV)에 연결될 수 있다. 데이터 라인들(DL1 내지 DLn)은 제2 방향(DR2)으로 연장되고, 벤딩 영역(BA)을 경유하여 구동 칩(DIC)에 연결될 수 있다. 발광 라인들(EL1 내지 ELm)은 제1 방향(DR1)으로 연장되어 발광 구동 회로(EDV)에 연결될 수 있다.
전원 라인(PL)은 제2 방향(DR2)으로 연장된 부분과 제1 방향(DR1)으로 연장된 부분을 포함할 수 있다. 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분은 서로 다른 층 상에 배치될 수 있다. 전원 라인(PL) 중 제2 방향(DR2)으로 연장된 부분은 벤딩 영역(BA)을 경유하여 제2 베이스 영역(AA2)으로 연장될 수 있다. 전원 라인(PL)은 제1 전압을 화소들(PX)에 제공할 수 있다.
제1 제어 라인(CSL1)은 주사 구동 회로(SDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 베이스 영역(AA2)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동 회로(EDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 베이스 영역(AA2)의 하단을 향해 연장될 수 있다.
평면 상에서 봤을 때, 표시 패드들(DPD)은 제2 베이스 영역(AA2)의 하단에 인접하게 배치될 수 있다. 구동 칩(DIC), 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 표시 패드들(DPD)에 연결될 수 있다. 표시 패드들(DPD)에는 이방성 도전 접착층을 통해 회로 기판(MB)이 전기적으로 연결될 수 있다.
도 4a를 참조하면, 입력감지유닛(ISU)은 제1 감지 절연층(ISU-IL1, 또는 베이스 절연층), 제1 도전 패턴층(ISU-CL1), 제2 감지 절연층(ISU-IL2, 또는 중간 절연층), 제2 도전 패턴층(ISU-CL2), 및 제3 감지 절연층(ISU-IL3, 또는 커버 절연층)을 포함할 수 있다. 제1 감지 절연층(ISU-IL1)은 봉지층(140) 상에 직접 배치될 수 있다.
본 발명의 일 실시예에서 제1 감지 절연층(ISU-IL1) 및/또는 제3 감지 절연층(ISU-IL3)은 생략될 수 있다. 제1 감지 절연층(ISU-IL1)이 생략될 때, 봉지층(140)의 최상측의 절연층 상에 제1 도전 패턴층(ISU-CL1)이 배치될 수 있다. 제3 감지 절연층(ISU-IL3)은 접착층 또는 입력감지유닛(ISU) 상에 배치되는 반사방지부재(RPP)의 절연층으로 대체될 수도 있다.
제1 도전 패턴층(ISU-CL1)은 제1 도전패턴들을 포함하고, 및 제2 도전 패턴층(ISU-CL2)은 제2 도전패턴들을 포함할 수 있다. 이하, 제1 도전 패턴층(ISU-CL1)과 제1 도전패턴들은 동일한 도면 부호로 지칭되고, 제2 도전 패턴층(ISU-CL2)과 제2 도전패턴들은 동일한 도면 부호로 지칭된다.
제1 도전패턴들(ISU-CL1) 및 제2 도전패턴들(ISU-CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 도전패턴은 투명 도전층들과 금속층들 중 적어도 2 이상을 포함할 수 있다. 다층구조의 도전패턴은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 제1 도전 패턴층(ISU-CL1) 및 제2 도전 패턴층(ISU-CL2) 각각의 적층구조에 대한 상세한 설명은 후술한다.
본 실시예에서 제1 감지 절연층(ISU-IL1) 내지 제3 감지 절연층(ISU-IL3) 각각은 무기층 또는 유기층을 포함할 수 있다. 본 실시예에서 제1 감지 절연층(ISU-IL1) 내지 제3 감지 절연층(ISU-IL3)은 무기층을 포함할 수 있다. 무기층은 실리콘 옥사이드, 실리콘 나이트라이드, 또는 실리콘 옥시 나이트라이드를 포함할 수 있다.
본 발명의 일 실시예에서 제1 감지 절연층(ISU-IL1) 내지 제3 감지 절연층(ISU-IL3) 중 적어도 하나는 유기층일 수 있다. 예컨대, 제3 감지 절연층(ISU-IL3)이 유기층을 포함할 수 있다. 유기층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 4b를 참조하면, 입력감지유닛(ISU)은 감지영역(ISU-DA) 및 감지영역(ISU-DA)에 인접한 비감지영역(ISU-NDA)을 포함한다. 감지영역(ISU-DA) 및 비감지영역(ISU-NDA)은 도 1에 도시된 표시영역(100A) 및 주변영역(100N)에 각각 대응한다.
입력감지유닛(ISU)은 감지영역(ISU-DA)에 배치되고, 서로 절연 교차하는 제1 전극들(E1-1 내지 E1-7) 및 제2 전극들(E2-1 내지 E2-4)을 포함한다. 입력감지유닛(ISU)은 비감지영역(ISU-NDA)에 배치되는 신호라인들(SL)을 포함한다. 신호라인들(SL)은 제1 전극들(E1-1 내지 E1-7)에 전기적으로 연결된 제1 그룹 신호라인들(SL1) 및 제2 전극들(E2-1 내지 E2-4)에 전기적으로 연결된 제2 그룹 신호라인들(SL2)을 포함한다. 도 4a을 참조하여 설명한 제1 도전패턴들(ISU-CL1)과 제2 도전패턴들(ISU-CL2)의 조합으로써 제1 전극들(E1-1 내지 E1-7), 제2 전극들(E2-1 내지 E2-4), 제1 그룹 신호라인들(SL1), 및 제2 그룹 신호라인들(SL2)이 정의될 수 있다.
제1 전극들(E1-1 내지 E1-7) 및 제2 전극들(E2-1 내지 E2-4) 각각은 서로 교차하는 복수 개의 도전라인들을 포함할 수 있다. 복수 개의 도전라인들이 복수 개의 개구부들을 정의하고, 제1 전극들(E1-1 내지 E1-7) 및 제2 전극들(E2-1 내지 E2-4) 각각은 메쉬 형상을 가질 수 있다. 복수 개의 개구부들 각각은 표시패널(DP)의 발광영역에 대응하게 정의될 수 있다.
제1 전극들(E1-1 내지 E1-7) 및 제2 전극들(E2-1 내지 E2-4) 중 어느 하나는 일체의 형상을 가질 수 있다. 본 실시예에서 일체의 형상을 갖는 제1 전극들(E1-1 내지 E1-7)이 예시적으로 되었다. 제1 전극들(E1-1 내지 E1-7)은 감지전극(SP1)과 중간부들(CP1)을 포함할 수 있다. 상술한 제2 도전패턴들(ISU-CL2)의 일부가 제1 전극들(E1-1 내지 E1-7)에 대응할 수 있다.
제2 전극들(E2-1 내지 E2-4) 각각은 감지전극들(SP2)과 브릿지 패턴들(CP2, 또는 연결 패턴들)을 포함할 수 있다. 인접하는 2개의 감지전극들(SP2)은 제2 감지 절연층(ISU-IL2, 도 3 참고)을 관통하는 컨택홀(CH-I)을 통해 2개의 브릿지 패턴들(CP2)로 연결될 수 있으나, 브릿지 패턴들의 개수는 제한되지 않는다. 상술한 제2 도전패턴들(ISU-CL2)의 일부가 감지전극들(SP2)에 대응할 수 있다. 상술한 제1 도전패턴들(ISU-CL1)의 일부가 브릿지 패턴들(CP2)에 대응할 수 있다.
본 실시예에서 도 3에 도시된 제1 도전패턴들(ISU-CL1)로부터 브릿지 패턴들(CP2)이 형성 되고, 제2 도전패턴들(ISU-CL2)으로부터 제1 전극들(E1-1 내지 E1-7)과 감지전극들(SP2)이 형성되는 것으로 설명되었으나, 이에 제한되지 않는다. 도 3에 도시된 제1 도전패턴들(ISU-CL1)으로부터 제1 전극들(E1-1 내지 E1-7)과 감지전극들(SP2)이 형성되고, 제2 도전패턴들(ISU-CL2)으로부터 브릿지 패턴들(CP2)이 형성될 수 도 있다.
제1 그룹 신호라인들(SL1)과 제2 그룹 신호라인들(SL2) 중 어느 하나는 외부 회로로부터 외부 입력을 감지하기 위한 송신신호를 전달하고, 다른 하나는 제1 전극들(E1-1 내지 E1-7)과 제2 전극들(E2-1 내지 E2-4) 사이의 정전용량 변화를 수신신호로써 외부 회로에 전달한다. 제1 그룹 신호라인들(SL1)과 제2 그룹 신호라인들(SL2) 각각은 감지패드(PD)에 연결되고, 감지패드(PD)로부터 외부 회로에서 전달된 송신신호를 받거나, 제1 전극들(E1-1 내지 E1-7)과 제2 전극들(E2-1 내지 E2-4) 사이의 정전용량 변화를 감지패드(PD)를 통해 외부 회로에 전달할 수 있다. 감지패드들(PD)은 평면상에서 봤을 때 표시패널(DP)의 제2 베이스 영역(AA2) 하단에 대응하는 부분에 배치될 수 있다. 감지패드들(PD)에는 이방성 도전 접착층을 통해 회로 기판(MB)이 전기적으로 연결될 수 있다.
상술한 제2 도전패턴들(ISU-CL2)의 일부가 제1 그룹 신호라인들(SL1)과 제2 그룹 신호라인들(SL2)에 대응할 수 있다. 제1 그룹 신호라인들(SL1)과 제2 그룹 신호라인들(SL2)은 복층 구조를 가지고, 상술한 제1 도전패턴들(ISU-CL1)로부터 형성된 제1 층 라인과 상술한 제2 도전패턴들(ISU-CL2)로부터 형성된 제2 층 라인을 포함한다. 도시하지는 않았으나, 제1 층 라인과 제2 층 라인은 제2 감지 절연층(ISU-IL2, 도 4a 참고)을 관통하는 컨택홀을 통해 연결될 수 있다.
도 3, 도 4a 및 도 4b를 함께 참조하면, 일 실시예의 표시장치에서는 비감지영역(ISU-NDA)에 중첩하는 스페이서(SPC)를 더 포함한다. 스페이서(SPC)는 배치관계상 표시패널(DP)에 포함되는 구성이나, 설명의 편의를 위해 도 4b에서 입력감지유닛(ISU)에 포함된 구성들과의 배치관계를 도시하였다. 스페이서(SPC)는 전술한 표시패널(DP)의 회로층(120) 상에 배치되는 것일 수 있다. 도 4b에 도시된 바와 같이, 스페이서(SPC)는 비감지영역(ISU-NDA)에 중첩하고, 감지영역(ISU-DA)에 비중첩할 수 있다. 스페이서(SPC)는 비표시영역(NDA) 상에 배치되며, 표시영역(DA)을 둘러싸도록 배치될 수 있다.
스페이서(SPC)에는 적어도 하나의 개구부(SPC-OP)가 정의된다. 개구부(SPC-OP)는 신호라인(SL)이 감지패드(PD)에 연결되도록 연장된 부분에 정의될 수 있다. 즉, 스페이서(SPC)의 개구부(SPC-OP) 내에는 신호라인(SL)의 일부가 배치될 수 있다. 도 4b에 도시된 바와 같이, 스페이서(SPC)의 개구부(SPC-OP)는 제1 그룹 신호라인들(SL1) 및 제2 그룹 신호라인들(SL2) 각각이 배치되는 부분에 대응하여 정의될 수 있다. 스페이서(SPC)의 형상에 관한 구체적인 설명은 후술한다.
도 5a 및 도 5b 각각은 본 발명의 일 실시예에 따른 표시모듈의 단면도이다. 도 5a에서는 도 4b에 도시된 I-I' 절단선을 따라 절단한 단면을 도시하였다. 도 5b에서는 도 4b에 도시된 II-II' 절단선을 따라 절단한 단면을 도시하였다.
도 5a 및 도 5b에 도시된 것과 같이, 표시모듈(DM)에 있어서, 표시패널(DP) 및 입력감지유닛(ISU)은 적층되어 제공될 수 있다. 표시패널(DP)은 베이스 기판(BS), 베이스 기판(BS) 상에 배치된 복수의 절연층들(10, 20, 30, 40, 50, 60, 70)을 포함할 수 있다. 상술한 화소(PX), 신호 라인들(SGL1 내지 SGLm, DL1 내지 DLn, EL1 내지 ELm, CSL1, CSL2, PL), 및 주사 구동 회로(SDV)를 구성하는 구성들은 베이스 기판(BS)과 절연층들(10, 20, 30, 40, 50, 60, 70) 사이에 배치될 수 있다.
베이스 기판(BS)은 절연성을 가진다. 베이스 기판(BS)은 벤딩 가능하도록 연성을 가질 수 있다. 예를 들어, 베이스 기판(BS)은 절연성 폴리머 필름일 수 있다.
제1 절연층(10)은 베이스 기판(BS) 상에 배치될 수 있다. 제1 절연층(10)은 배리어층(11) 및 버퍼층(12)을 포함할 수 있다. 배리어층(11)은 외부로부터 이물질이 유입되는 것을 방지한다. 배리어층(11)은 실리콘옥사이드층 및 실리콘나이트라이드층 중 적어도 어느 하나를 포함할 수 있다. 이들 각각은 복수 개 제공될 수 있고, 실리콘옥사이드층들과 실리콘나이트라이드층들은 교번하게 적층될 수 있다.
버퍼층(12)은 배리어층(11) 상에 배치될 수 있다. 버퍼층(12)은 베이스 기판(BS)과 반도체 패턴 및/또는 도전패턴 사이의 결합력을 향상시킨다. 버퍼층(12)은 실리콘옥사이드층 및 실리콘나이트라이드층 중 적어도 어느 하나를 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
화소들(PX)은 제1 절연층(10) 상에 배치된다. 도 4a 및 도 4b에는 일 화소(PX)의 일부 구성을 예시적으로 도시하였다. 화소(PX)는 트랜지스터(TR) 및 발광소자(EE)를 포함할 수 있다.
트랜지스터(TR)는 반도체 패턴(SP) 및 게이트(ED)를 포함할 수 있다. 반도체 패턴(SP)은 제1 절연층(10) 상에 배치될 수 있다. 반도체 패턴(SP)은 채널(S1), 소스(S2), 및 드레인(S3)을 포함할 수 있다. 반도체 패턴(SP)은 실리콘 반도체를 포함할 수 있으며, 단결정 실리콘 반도체, 폴리 실리콘 반도체, 또는 비정질 실리콘 반도체를 포함할 수 있다. 또는 반도체 패턴(SP)은 산화물 반도체를 포함할 수도 있다. 본 발명의 일 실시예에 따른 반도체 패턴(SP)은 반도체 성질을 가진다면 다양한 물질로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
반도체 패턴(SP)은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다. 도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 배선의 역할을 갖는다. 비-도핑영역은 실질적으로 트랜지스터의 채널(또는 액티브)에 해당한다. 다시 말해, 반도체 패턴(SP)의 일부분은 트랜지스터(TR)의 채널(S1)일 수 있고, 다른 일부분은 트랜지스터(TR)의 소스(S2) 또는 드레인(S3)일 수 있고, 또 다른 일부분은 연결 신호 배선(또는 연결 전극)일 수 있다.
제2 절연층(20)은 제1 절연층(10) 상에 배치되어 반도체 패턴(SP)을 커버한다. 제2 절연층(20)은 트랜지스터(TR)의 반도체 패턴(SP)과 게이트(ED) 사이에 배치될 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다. 후술하는 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
게이트(ED)는 제2 절연층(20) 상에 배치될 수 있다. 게이트(ED)는 금속 패턴의 일부분일 수 있다. 평면 상에서 게이트(ED)는 채널(S1)과 중첩할 수 있다. 반도체 패턴(SP)을 도핑하는 공정에서 게이트(ED)는 마스크로 기능할 수 있다.
제3 절연층(30)은 제2 절연층(20) 상에 배치되며 게이트(ED)를 커버할 수 있다. 제3 절연층(30)은 무기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다.
한편, 이는 예시적으로 도시한 것이고, 트랜지스터(TR)에 있어서, 소스(S2)나 드레인(S3)은 반도체 패턴(SP)으로부터 독립적으로 형성된 전극들일 수도 있다. 이때, 소스(S2) 및 드레인(S3)은 반도체 패턴(SP)에 접촉하거나, 절연층을 관통하여 반도체 패턴(SP)에 접속될 수 있다. 또한, 게이트(ED)는 반도체 패턴(SP)의 하 측에 배치될 수도 있다. 본 발명의 일 실시예에 따른 트랜지스터(TR)는 다양한 구조로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제4 절연층(40)은 제3 절연층(30) 상에 배치될 수 있다. 제4 절연층(40)은 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 제4 절연층(40)은 단층의 폴리이미드계 수지층일 수 있다. 하지만, 이에 제한되지 않고, 제4 절연층(40)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수도 있다. 후술하는 유기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 연결 전극(CN1)은 제3 절연층(30) 상에 배치되고 제2 연결 전극(CN2)은 제4 절연층(40) 상에 배치될 수 있다. 제1 연결 전극(CN1)은 제2 절연층(20) 및 제3 절연층(30)을 관통하여 반도체 패턴(SP)에 전기적으로 연결될 수 있다. 제2 연결 전극(CN2)은 제4 절연층(40)을 관통하여 제1 연결 전극(CN1)에 전기적으로 연결될 수 있다.
한편, 제1 연결 전극(CN1) 및 제2 연결 전극(CN2) 중 적어도 어느 하나는 생략될 수도 있다. 또는, 발광소자(EE)와 트랜지스터(TR)를 연결하는 추가 연결 전극이 더 배치될 수도 있다. 발광소자(EE)와 트랜지스터(TR) 사이에 배치된 절연층들의 수에 따라 발광소자(EE)와 트랜지스터(TR) 사이의 전기적 연결 방식은 다양하게 변경될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제5 절연층(50)은 제4 절연층(40) 상에 배치되어 제2 연결 전극(CN2)을 커버할 수 있다. 제5 절연층(50)은 유기층 또는 무기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 한편, 복수의 절연층들(10, 20, 30, 40, 50, 60, 70) 중 제1 절연층(10) 내지 제5 절연층(50) 및 트랜지스터(TR)는 도 2에서 상술한 회로층(120)에 대응하는 구성이다.
발광소자(EE)는 제5 절연층(50) 상에 배치될 수 있다. 발광소자(EE)는 제1 전극(E1), 발광층(EP), 및 제2 전극(E2)을 포함할 수 있다. 제1 전극(E1)은 제1 연결 전극(CN1) 및 제2 연결 전극(CN2)을 통해 트랜지스터(TR)에 전기적으로 연결될 수 있다.
제6 절연층(60)은 제5 절연층(50) 상에 배치되어 제1 전극(E1)의 적어도 일부를 노출시킨다. 제6 절연층(60)은 화소 정의막일 수 있다. 제6 절연층(60, 이하 화소 정의막)은 무기층, 유기층, 또는 이들의 조합일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 한편, 본 명세서에서 제6 절연층(60) 및 발광소자(EE)는 도 2에서 상술한 발광소자층(130)에 대응하는 구성이다.
발광층(EP)은 제1 전극(E1) 상에 배치될 수 있다. 발광층(EP)은 소정 색의 광을 제공할 수 있다. 본 실시예에서 패터닝 된 단층의 발광층(EP)을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 발광층(EP)은 다층구조를 가질 수 있다. 또한, 발광층(EP)은 제6 절연층(60)의 상면을 향해 연장되어 복수의 화소들에 공통적으로 제공될 수도 있다.
제2 전극(E2)은 발광층(EP) 상에 배치될 수 있다. 도시하지 않았으나, 제2 전극(E2)과 발광층(EP) 사이에는 전자 제어층(또는, 전자 제어 영역)이 배치될 수 있고, 제1 전극(E1)과 발광층(EP) 사이에는 정공 제어층(또는 정공 제어 영역)이 배치될 수 있다.
제7 절연층(70)은 제6 절연층(60) 상에 배치되어 발광소자(EE)를 커버한다. 제7 절연층(70)은 도 2에서 상술한 봉지층(encapsulation layer)에 대응하는 구성일 수 있다. 제7 절연층(70, 이하 봉지층)은 제1 무기층(71), 유기층(72), 및 제2 무기층(73)을 포함할 수 있다.
제1 무기층(71)은 제2 전극(E2) 상에 배치될 수 있다. 유기층(72)은 제1 무기층(71) 상에 배치될 수 있다. 제2 무기층(73)은 유기층(72) 상에 배치되며, 유기층(72)을 커버할 수 있다. 제1 무기층(71) 및 제2 무기층(73)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 유기층(72)은 아크릴 계열 유기층을 포함할 수 있고, 특별히 제한되지 않는다. 제1 무기층(71) 및 제2 무기층(73)은 수분/산소나 이물질로부터 발광소자(EE)를 보호할 수 있다.
표시패널(DP)은 비표시영역(NDA)에 배치되는 댐(DAM)을 더 포함한다. 댐(DAM)은 표시모듈(DM)의 외곽에 배치되어, 유기층(72)의 넘침을 방지한다.
댐(DAM)은 복수로 제공될 수 있다. 댐(DAM)은 제1 댐(DAM1) 및 제2 댐(DAM2)을 포함할 수 있다. 제1 댐(DAM1) 및 제2 댐(DAM2)은 표시 영역(DA)에 가까워지는 방향을 따라 순차적으로 배열된다. 즉, 제1 댐(DAM1)은 제2 댐(DAM2)에 비해 표시영역(DA)으로부터 이격되어 배치되고, 제2 댐(DAM2)은 제1 댐(DAM1)이 배치된 영역과 표시영역(DA) 사이에 배치될 수 있다.
댐들(DAM1, DAM2) 각각은 복수의 층을 포함할 수 있다. 일 실시예에서, 제1 댐(DAM1)은 제1-1 층(I1-1), 제1-2 층(I1-2), 및 제2 층(I2)을 포함하고, 제2 댐(DAM2)은 제1-1 층(I1-1) 및 제1-2 층(I1-2)을 포함할 수 있다. 제1 댐(DAM1)은 제2 댐(DAM2)에 비해 높이가 높을 수 있다. 제1-1 층(I1-1) 및 제1-2 층(I1-2)을 포함하는 제1 층의 경우 제4 절연층(40) 및 제5 절연층(50) 각각에 대응하는 층일 수 있다. 즉, 제1-1 층(I1-1)은 제4 절연층(40)과 동일 물질을 포함하며, 동일 공정으로 형성되는 층일 수 있다. 제1-2 층(I1-2)은 제5 절연층(50)과 동일 물질을 포함하며, 동일 공정으로 형성되는 층일 수 있다. 제2 층(I2)의 경우 제6 절연층(60), 즉 화소정의막에 대응하는 층일 수 있다. 제2 층(I2)은 제6 절연층(60)과 동일 물질을 포함하며, 동일 공정으로 형성되는 층일 수 있다.
외곽에 배치된 제1 댐(DAM1)에서, 제2 층(I2) 상에는 상술한 스페이서(SPC)가 배치될 수 있다. 스페이서(SPC)는 제1 댐(DAM1)의 최상부에 배치되어, 제1 댐(DAM1)의 높이를 상승시켜 유기층(72)의 넘침을 방지하는 한편, 추후 공정 단계에서 표시모듈(DM)의 상부에 금속 마스크가 배치될 때 금속 마스크와 하부 구성 사이의 간격을 확보하여, 금속 마스크에 의해 하부 구성이 찍히는 문제를 방지할 수 있다.
입력감지유닛(ISU)은 표시패널(DP) 상에 배치될 수 있다. 입력감지유닛(ISU)은 제1 도전층(ML1), 제2 도전층(ML2), 제1 감지 절연층(ISU-IL1), 및 제2 감지 절연층(ISU-IL2)을 포함할 수 있다. 제2 도전층(ML2)은 제1 도전층(ML1)과 다른 층 상에 배치되고 제2 감지 절연층(ISU-IL2) 상에 배치된다. 제2 감지 절연층(ISU-IL2)은 제1 감지 절연층(ISU-IL1) 상에 배치되어 제1 도전층(ML1)을 커버한다. 한편, 제2 도전층(ML2) 상에는 도 4a에서 상술한 제3 감지 절연층(ISU-IL3)이 배치될 수 있다.
제1 도전층(ML1) 및 제2 도전층(ML2) 중 적어도 어느 하나는 감지전극(SP2)을 구성한다. 본 실시예에서, 감지전극(SP2)은 전술한 바와 같이 메쉬 형상의 패턴일 수 있으며, 제1 도전층(ML1) 및 제1 도전층(ML1)에 접속된 제2 도전층(ML2)을 포함하는 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 감지전극(SP2)은 제1 도전층(ML1)이나 제2 도전층(ML2) 중 어느 하나의 층의 일부일 수도 있다. 또는 감지전극(SP2)은 복수의 발광 소자들과 중첩하는 단일 형상의 패턴일 수도 있다. 또한, 제1 도전층(ML1)이나 제2 도전층(ML2)은 투명 전도성 산화물을 포함하거나 불투명한 금속을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 도전층(ML1) 및 제2 도전층(ML2)의 일부는 신호라인들(SL)일 수 있다. 즉, 본 실시예에서, 신호라인들(SL)은 제1 감지 절연층(ISU-IL1) 및 제2 감지 절연층(ISU-IL2) 상에 배치된 복수의 층을 포함하는 것으로 도시되었다. 도 5a 및 도 5b에 도시된 바와 같이, 신호라인들(SL)은 제1 감지 절연층(ISU-IL1) 상에 배치된 제1 신호라인(SL-1) 및 제2 감지 절연층(ISU-IL2) 상에 배치된 제2 신호라인(SL-2)을 포함하는 이중층 구조를 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 신호라인들(SL) 중 적어도 일부는 제1 도전층(ML1) 및 제2 도전층(ML2) 중 어느 하나에만 해당할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 제1 신호라인(SL-1) 및 제2 신호라인(SL-2)의 일부는 제2 감지 절연층(ISU-IL2)에 정의된 컨택홀을 통해 서로 연결될 수 있다. 한편, 도시되지는 않았으나, 도 5b에 도시된 신호라인(SL-1, SL-2)의 끝단에는 감지패드(PD, 도 4b)가 배치되어 신호라인(SL-1, SL-2)과 전기적으로 연결된 것일 수 있다. 감지패드(PD, 도 4b)는 제3 감지 절연층(미도시) 상에 배치되고, 제3 감지 절연층에 정의된 컨택홀을 통해 신호라인(SL-1, SL-2)과 연결되는 것일 수 있다.
도 4b, 도 5a와 도 5b를 함께 참조하면, 도 4b의 I-I' 절단선과 같이 신호라인(SL)이 감지패드(PD)로 연결되는 경로 부분이 아닌 단면에서는 제1 댐(DAM1)에 스페이서(SPC)가 배치되고, 도 4b의 II-II' 절단선과 같이 신호라인(SL)이 감지패드(PD)로 연결되는 경로 부분의 단면에서는 제1 댐(DAM1)에 스페이서(SPC)가 배치되지 않는다. 즉, 제1 댐(DAM1)의 최상층에 배치되는 스페이서(SPC)는 신호라인(SL)이 감지패드(PD)로 연결되는 경로 부분을 제외한 다른 부분에서 감지영역(ISU-DA)을 둘러싸도록 배치되며, 신호라인(SL)이 감지패드(PD)로 연결되는 경로 부분에 중첩하는 개구부(SPC-OP)가 정의되어 제1 댐(DAM1)에 스페이서(SPC)가 배치되지 않는다. 한편, 도시하지는 않았으나 제1 댐(DAM1) 중 도 4b의 II-II' 절단선과 같이 신호라인(SL)이 감지패드(PD)로 연결되는 경로 부분의 단면에서는 스페이서(SPC) 외에, 하부에 배치된 제1-1 층(I1-1), 제1-2 층(I1-2), 및 제2 층(I2) 중 적어도 하나의 층이 더 생략될 수도 있다. 예를 들어, 제4 절연층(40) 및 제5 절연층(50)에 대응하는 층인 제1-1 층(I1-1) 및 제1-2 층(I1-2) 중 어느 하나의 층이 생략될 수 있다. 또는, 제6 절연층(60)인 화소정의막에 대응하는 층인 제2 층(I2)이 생략될 수도 있다.
일 실시예의 표시장치에 포함된 표시모듈에서는 유기층의 흐름제어 및 마스크 찍힘방지를 위해 댐 상부에 스페이서가 배치되는 한편, 스페이서는 입력감지유닛의 신호라인이 진행하는 경로에는 중첩하지 않고 생략된다. 스페이서는 표시패널의 표시영역 및 입력감지유닛의 감지영역을 둘러싸는 형상을 가지나, 입력감지유닛의 신호라인이 진행하는 경로에 중첩하는 부분에는 개구부가 정의됨에 따라 신호라인이 진행하는 경로에 중첩하지 않을 수 있다. 이에 따라, 신호라인이 진행하는 경로에서는 댐의 높이가 낮아질 수 있고, 신호라인이 패터닝 되는 공정에서 신호라인의 두께가 얇아지는(thinning) 불량을 방지할 수 있다.
구체적으로 살펴보면, 입력감지유닛의 신호라인이 진행하는 경로에 중첩하는 부분에 스페이서가 중첩하여 댐의 높이가 높게 형성될 경우, 단차가 크게 형성되어 신호라인 중 댐에 중첩하는 부분과 중첩하지 않는 부분의 노광량 차이가 커지고, 댐에 중첩하는 부분에는 상대적으로 많은 양의 광이 조사되어 배선 두께가 얇아질 수 있고, 이에 따라 단선 등의 불량이 발생할 수 있다. 또한, 단차가 클 경우 배선 간의 겹침이 생겨 단락(Short)가 발생할 수 있다. 본 발명에서는 신호라인이 진행하는 경로에는 스페이서가 중첩하지 않도록 하여, 댐의 높이를 낮춤으로써 노광량의 차이를 감소시킬 수 있다. 이에 따라, 신호라인의 두께가 얇아지는 문제를 방지할 수 있고, 표시모듈의 신뢰성을 개선시킬 수 있다.
도 6a 및 도 6b 각각은 본 발명의 일 실시예에 따른 입력감지유닛 중 일부분의 평면도이다. 도 6a 및 도 6b에서는 도 4b에 도시된 AA 영역을 확대하여 도시하였다.
도 6a 및 도 6b를 참조하면, 신호라인들(SL)은 복수의 서브 신호라인들(SSL1, SSL2, SSL3, SSL4)을 포함할 수 있으며, 서브 신호라인들(SSL1, SSL2, SSL3, SSL4) 각각의 일부는 스페이서(SPC)에 정의된 개구부(SPC-OP) 내부에 배치된다.
신호라인들(SL) 각각은 개구부(SPC-OP) 내부에 배치되는 제1 부분(SL-P1)과, 이에 인접하며 개구부(SPC-OP) 내에 배치되지 않는 제2 부분(SL-P2)을 포함한다. 제1 부분(SL-P1) 및 제2 부분(SL-P2)은 일체의 형상을 가지고, 동일 공정을 통해 형성되는 것일 수 있다.
제1 부분(SL-P1) 및 제2 부분(SL-P2)은 서로 상이한 폭을 가진다. 일 실시예에서, 제1 부분(SL-P1)의 폭(d1)은 제2 부분(SL-P2)의 폭(d2)보다 큰 값을 가진다. 제1 부분(SL-P1) 및 제2 부분(SL-P2)은 동일 공정을 통해 형성되나, 형성 공정에서 제1 부분(SL-P1)이 더 큰 폭을 가지도록 공정 조건을 조절하여 형성되는 것일 수 있다.
일 실시예의 표시장치에 포함된 표시모듈에서는 스페이서의 개구부 내부에 배치된 신호라인의 제1 부분이 인접한 부분에 비해 넓은 폭을 가짐에 따라, 신호라인이 패터닝 되는 공정에서 신호라인이 단선되는 문제를 방지할 수 있다. 보다 구체적으로, 스페이서의 개구부가 정의된 부분은 전술한 댐이 배치되는 부분이므로, 인접한 부분에 비해 신호라인이 높게 배치되어, 노광시 상대적으로 많은 양의 광이 조사되어, 배선이 얇아지는 문제 및 이에 따른 단선 문제가 발생할 수 있으나, 일 실시예의 표시모듈에서는 개구부 내부에 배치된 신호라인의 제1 부분을 넓은 폭으로 형성하여, 노광에 따른 배선이 얇아지는 문제 및 이에 따른 단선 문제를 방지한다. 이에 따라, 표시모듈의 신뢰성을 개선시킬 수 있다.
도 6b를 참조하면, 스페이서(SPC)는 복수의 서브 신호라인들(SSL1, SSL2, SSL3, SSL4) 각각의 사이에 배치되는 복수의 서브 스페이서들(SPC-S)을 포함할 수 있다. 서브 스페이서(SPC-S)는 스페이서(SPC)가 패터닝되어, 복수의 서브 신호라인들(SSL1, SSL2, SSL3, SSL4) 각각의 사이에서 복수의 서브 신호라인들(SSL1, SSL2, SSL3, SSL4)과 이격되도록 배치될 수 있다. 스페이서(SPC)가 복수의 서브 스페이서들(SPC-S)을 포함함에 따라, 스페이서(SPC)와 신호라인들(SL)이 중첩하지 않아 신호라인의 두께가 얇아지는 문제를 방지하는 한편, 스페이서(SPC)가 생략되는 부분을 최소화하여 전술한 유기봉지층의 흐름제어 및 마스크 찍힘방지 기능을 효과적으로 수행할 수 있다.
도 7a는 본 발명의 일 실시예에 따른 입력감지유닛 중 일부분의 평면도이다. 도 7b 및 도 7c 각각은 본 발명의 일 실시예에 따른 표시모듈 중 일부분의 단면도이다. 도 7b 및 도 7c에서는 도 7a에 도시된 평면 부분에 대응하는 표시모듈의 단면을 확대하여 도시하였다. 이하, 도 4a 내지 도 6b 등에서 전술한 구성에 대해서는 동일한 도면 부호를 부여하고 자세한 설명은 생략한다.
도 7a를 참조하면, 신호라인들(SL)은 개구부(SPC-OP) 내에 일부분이 배치되는 복수의 서브 신호라인들(SSL1-1, SSL2-1, SSL3-1, SSL4-1)을 포함할 수 있으며, 복수의 서브 신호라인들(SSL1-1, SSL2-1, SSL3-1, SSL4-1) 각각은 내측 신호라인(SL-SP)과, 외측 신호라인(SL-NP)을 포함할 수 있다. 내측 신호라인(SL-SP) 및 외측 신호라인(SL-NP)은 컨택홀(CNT1, CNT2)을 통해 서로 연결될 수 있다. 내측 신호라인(SL-SP)은 스페이서(SPC)의 개구부(SPC-OP) 내부에 배치된 제1 부분(SL-P1)과 제1 부분(SL-P1)에 인접한 제2 부분(SL-P2)을 포함할 수 있으며, 제1 부분(SL-P1)의 폭은 제2 부분(SL-P2)에 비해 클 수 있다. 제1 부분(SL-P1) 및 제2 부분(SL-P2)은 일체의 형상을 가지고, 동일 공정을 통해 형성되는 것일 수 있다.
도 7a 및 도 7b를 함께 참조하면, 이중층 구조로 제공되는 신호라인들(SL) 중 일부분에서는 제1 신호라인(SL-1)이 생략되고 제2 신호라인(SL-2)만 배치되는 구조를 가질 수 있다. 보다 구체적으로, 제2 신호라인(SL-2)은 제1 댐(DAM1)이 배치된 부분에 배치되고, 제1 댐(DAM1)에 중첩하는 부분에는 제1 신호라인(SL-1)이 생략될 수 있다. 즉, 제1 신호라인(SL-1)은 도 7a에 도시된 스페이서(SPC)의 개구부(SPC-OP) 내에는 배치되지 않을 수 있다.
제1 신호라인(SL-1)은 일단이 제1 컨택홀(CNT1)을 통해 제2 신호라인(SL-2)과 연결되고, 타단이 감지전극(SP1, SP2, 도 4b 참조)에 연결되는 제1-1 신호라인과, 일단이 제2 컨택홀(CNT2)을 통해 제2 신호라인(SL-2)과 연결되고, 타단이 감지패드(PD, 도 4b 참조)에 연결되는 제1-2 신호라인을 포함할 수 있다.
도 7a 내지 도 7c를 참조하면, 제1 댐(DAM1)이 중첩하는 내측 신호라인(SL-SP) 부분에는 제2 신호라인(SL-2)만 중첩하고, 제1 신호라인(SL-1)은 비중첩할 수 있다. 내측 신호라인(SL-SP) 부분 외에 외측 신호라인(SL-NP) 부분에는 제1 신호라인(SL-1)이 중첩한다. 제2 신호라인(SL-2)은 외측 신호라인(SL-NP) 부분에 중첩할 수 있고, 또는 생략될 수도 있다. 도 7b에 도시된 바와 같이, 제2 신호라인(SL-2)은 외측 신호라인(SL-NP) 부분에 중첩될 수 있다. 이 경우, 제2 신호라인(SL-2)은 신호라인(SL) 전체에 중첩하도록 제공되는 것일 수 있다. 또는, 도 7c에 도시된 바와 같이, 제2 신호라인(SL-2)은 외측 신호라인(SL-NP) 부분에 비중첩하도록 제공되고, 외측 신호라인(SL-NP) 부분에는 제1 신호라인(SL-1)으로만 이루어진 단일층 배선 구조를 가질 수 있다.
일 실시예의 표시장치에 포함된 표시모듈에서는 신호라인 중 스페이서의 개구부 내부에 배치된 내측 신호라인 부분의 경우, 제1 신호라인은 생략되고 제2 신호라인만 포함하는 구조를 가져, 신호라인이 패터닝 되는 공정에서 신호라인의 두께가 얇아지는(thinning) 불량을 방지할 수 있다. 구체적으로 살펴보면, 스페이서의 개구부가 정의된 부분은 전술한 댐이 배치되는 부분이므로, 인접한 부분에 비해 신호라인이 높게 배치되어, 노광시 상대적으로 많은 양의 광이 조사되어, 배선이 얇아지는 문제 및 단락 문제가 발생할 수 있으나, 일 실시예의 표시모듈에서는 내측 신호라인 부분에서는 하부층 배선인 제1 신호라인을 생략하여, 배선에 따른 추가적인 단차를 축소시킬 수 있고, 이에 따라 노광에 따른 배선이 얇아지는 문제 및 단락 문제를 방지한다. 따라서, 표시모듈의 신뢰성을 개선시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DD: 표시장치 DP: 표시패널
ISU: 입력감지유닛 SPC: 스페이서
SPC-OP: 개구부 SL: 신호라인
SL-P1: 제1 부분 SL-P2: 제2 부분

Claims (20)

  1. 표시영역 및 비표시영역으로 구분된 표시패널; 및
    상기 비표시영역에 중첩하는 패드영역에 배치된 감지패드, 상기 표시영역에 중첩하는 감지전극, 및 상기 감지패드 및 상기 감지전극을 연결하는 신호라인을 포함하는 입력감지유닛;을 포함하고,
    상기 표시패널은 상기 비표시영역에 중첩하는 스페이서를 포함하고,
    상기 스페이서에 상기 신호라인의 일부가 배치되는 개구부가 정의되고,
    상기 개구부 내에 배치된 상기 신호라인의 제1 부분은 상기 제1 부분에 인접한 제2 부분에 비해 넓은 폭을 가지는 표시장치.
  2. 제1항에 있어서,
    상기 스페이서는 상기 신호라인과 비중첩하는 표시장치.
  3. 제2항에 있어서,
    상기 신호라인은 각각의 일부가 상기 개구부 내에 배치되는 복수의 서브 신호라인들을 포함하고,
    상기 스페이서는 상기 복수의 서브 신호라인들 사이에 배치되는 서브 스페이서를 포함하는 표시장치.
  4. 제1항에 있어서,
    상기 표시패널은
    베이스층;
    상기 베이스층 상에 배치되고, 복수의 절연층을 포함하는 회로층; 및
    상기 회로층 상에 배치되고, 화소정의막 및 발광소자를 포함하는 발광소자층;을 포함하고,
    상기 스페이서는 상기 화소정의막 상에 배치되는 표시장치.
  5. 제4항에 있어서,
    상기 개구부 내의 상기 제1 부분이 배치된 부분에 중첩하는 상기 복수의 절연층은 상기 제1 부분이 배치된 부분에 비중첩하는 부분에 비해 작은 두께를 가지는 표시장치.
  6. 제4항에 있어서,
    상기 표시패널은 상기 비표시영역에 배치되는 댐을 더 포함하고,
    상기 댐은 상기 복수의 절연층, 상기 화소정의막 및 상기 스페이서 중 적어도 일부가 적층된 것인 표시장치.
  7. 제6항에 있어서,
    상기 댐은 제1 댐, 및 상기 제1 댐에 비해 상기 표시영역에 인접한 제2 댐을 포함하는 표시장치.
  8. 제6항에 있어서,
    상기 화소정의막은 상기 개구부 내의 상기 제1 부분이 배치된 부분에 비중첩하는 표시장치.
  9. 제6항에 있어서,
    상기 댐은 순차적으로 적층된 제1 층, 제2 층, 및 제3 층을 포함하고,
    상기 제1 층은 상기 복수의 절연층 중 적어도 어느 하나와 동일한 물질을 포함하고,
    상기 제2 층은 상기 화소정의막과 동일한 물질을 포함하고,
    상기 제3 층은 상기 스페이서와 동일한 물질을 포함하는 표시장치.
  10. 제1항에 있어서,
    상기 입력감지유닛은
    상기 표시패널 상에 직접 배치되는 제1 감지 절연층;
    상기 제1 감지 절연층 상에 배치되는 제1 도전층;
    상기 제1 도전층 상에 배치되는 제2 감지 절연층;
    상기 제2 감지 절연층 상에 배치되는 제2 도전층; 및
    상기 제2 도전층 상에 배치되는 제3 감지 절연층을 포함하는 표시장치.
  11. 제10항에 있어서,
    상기 신호라인은 상기 제1 감지 절연층 상에 배치되는 제1 신호라인, 및 상기 제2 감지 절연층 상에 배치되는 제2 신호라인을 포함하는 표시장치.
  12. 제11항에 있어서,
    상기 제2 신호라인은 상기 제1 부분에 중첩하고, 상기 제1 신호라인은 상기 제1 부분에 비중첩하는 표시장치.
  13. 제12항에 있어서,
    상기 제1 신호라인은
    일단이 상기 감지전극에 연결되고, 상기 제2 신호라인과 제1 컨택홀을 통해 연결된 제1-1 신호라인; 및
    일단이 상기 감지패드에 연결되고, 상기 제2 신호라인과 제2 컨택홀을 통해 연결된 제1-2 신호라인을 포함하는 표시장치.
  14. 제1항에 있어서,
    상기 스페이서는 상기 표시영역을 둘러싸는 형상을 가지는 표시장치.
  15. 표시영역 및 비표시영역으로 구분된 표시패널; 및
    상기 비표시영역에 중첩하는 패드영역에 배치된 감지패드, 상기 표시영역에 중첩하는 감지전극, 및 상기 감지패드 및 상기 감지전극을 연결하는 신호라인을 포함하는 입력감지유닛;을 포함하고,
    상기 표시패널은 상기 비표시영역에 중첩하고, 상기 표시영역을 둘러싸는 제1 댐을 포함하고,
    상기 제1 댐은 상기 신호라인과 중첩하는 제1 부분, 및 상기 신호라인과 비중첩하는 제2 부분을 포함하고,
    상기 제1 부분의 높이는 상기 제2 부분의 높이보다 낮고,
    상기 제1 부분에 배치된 상기 신호라인의 제1 라인부분은 상기 제1 라인부분에 인접한 제2 라인부분에 비해 넓은 폭을 가지는 표시장치.
  16. 제15항에 있어서,
    상기 표시패널은
    베이스층;
    상기 베이스층 상에 배치되고, 복수의 절연층을 포함하는 회로층;
    상기 회로층 상에 배치되고, 화소정의막 및 발광소자를 포함하는 발광소자층; 및
    상기 화소정의막 상에 배치되는 스페이서를 포함하는 표시장치.
  17. 제16항에 있어서,
    상기 댐은 순차적으로 적층된 제1 층, 제2 층, 및 제3 층을 포함하고,
    상기 제1 층은 상기 복수의 절연층 중 적어도 어느 하나와 동일한 물질을 포함하고,
    상기 제2 층은 상기 화소정의막과 동일한 물질을 포함하고,
    상기 제3 층은 상기 스페이서와 동일한 물질을 포함하는 표시장치.
  18. 제17항에 있어서,
    상기 제3 층은 상기 제1 부분에 비중첩하고, 상기 제2 부분에 중첩하도록 배치되는 표시장치.
  19. 제15항에 있어서,
    상기 제1 댐은 상기 표시영역을 둘러싸는 형상을 가지는 표시장치.
  20. 표시영역 및 비표시영역으로 구분된 표시패널; 및
    상기 비표시영역에 중첩하는 패드영역에 배치된 감지패드, 상기 표시영역에 중첩하는 감지전극, 및 상기 감지패드 및 상기 감지전극을 연결하는 신호라인을 포함하는 입력감지유닛;을 포함하고,
    상기 표시패널은 상기 비표시영역에 중첩하는 스페이서를 포함하고,
    상기 스페이서에 상기 신호라인의 일부가 배치되는 개구부가 정의되고,
    상기 입력감지유닛은 상기 표시패널 상에 직접 배치되는 제1 감지 절연층, 및 상기 제1 감지 절연층 상에 배치되는 제2 감지 절연층을 포함하고,
    상기 신호라인은 상기 제1 감지 절연층 상에 배치되는 제1 신호라인, 및 상기 제2 감지 절연층 상에 배치되는 제2 신호라인을 포함하고,
    상기 제2 신호라인은 상기 제1 부분에 중첩하고, 상기 제1 신호라인은 상기 제1 부분에 비중첩하는 표시장치.
KR1020210155962A 2021-11-12 2021-11-12 표시장치 KR20230070108A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210155962A KR20230070108A (ko) 2021-11-12 2021-11-12 표시장치
US17/901,729 US12035601B2 (en) 2021-11-12 2022-09-01 Display device
CN202211398348.1A CN116126159A (zh) 2021-11-12 2022-11-09 显示装置
CN202222984215.4U CN218920894U (zh) 2021-11-12 2022-11-09 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210155962A KR20230070108A (ko) 2021-11-12 2021-11-12 표시장치

Publications (1)

Publication Number Publication Date
KR20230070108A true KR20230070108A (ko) 2023-05-22

Family

ID=86017842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210155962A KR20230070108A (ko) 2021-11-12 2021-11-12 표시장치

Country Status (3)

Country Link
US (1) US12035601B2 (ko)
KR (1) KR20230070108A (ko)
CN (2) CN218920894U (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508778B2 (en) 2014-04-25 2016-11-29 Samsung Display Co., Ltd. Organic light emitting diode display
KR101683742B1 (ko) 2014-04-25 2016-12-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102430819B1 (ko) 2015-08-19 2022-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2019000324A1 (zh) * 2017-06-29 2019-01-03 深圳迈瑞生物医疗电子股份有限公司 血液检测方法和设备
KR102377527B1 (ko) * 2017-09-01 2022-03-24 삼성디스플레이 주식회사 입력감지유닛 및 이를 구비한 표시장치
JP6980549B2 (ja) * 2018-02-07 2021-12-15 株式会社ジャパンディスプレイ 表示装置
KR102659189B1 (ko) * 2018-11-27 2024-04-19 삼성디스플레이 주식회사 표시장치
KR20210046104A (ko) 2019-10-17 2021-04-28 삼성디스플레이 주식회사 표시 장치
KR20210066373A (ko) 2019-11-28 2021-06-07 엘지디스플레이 주식회사 터치 디스플레이 장치

Also Published As

Publication number Publication date
US20230157122A1 (en) 2023-05-18
CN116126159A (zh) 2023-05-16
US12035601B2 (en) 2024-07-09
CN218920894U (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
KR102471154B1 (ko) 터치 센서 및 이를 포함하는 표시 장치
KR102418967B1 (ko) 플렉서블 표시 장치
KR20210083005A (ko) 터치 디스플레이 패널
KR20200128253A (ko) 표시장치
KR20190000023A (ko) 표시 장치 및 이의 제조 방법
KR20200044264A (ko) 표시 장치
US11653523B2 (en) Display device
KR20210070457A (ko) 입력 감지 유닛 및 이를 포함한 표시장치
KR20230070108A (ko) 표시장치
KR20220051896A (ko) 입력센서를 포함하는 표시장치 및 입력센서의 제조방법
KR20210127295A (ko) 표시 장치
KR20230106764A (ko) 표시장치 및 이의 제조방법
KR20230167775A (ko) 표시장치
EP3958102B1 (en) Display device
KR102520492B1 (ko) 표시 장치 및 이의 제조 방법
CN221103941U (zh) 电子设备
KR20230098402A (ko) 전자 장치
KR20230026595A (ko) 표시 장치
KR20240015228A (ko) 표시장치
KR20230021196A (ko) 전자 장치
KR20230155063A (ko) 표시장치
KR20220089741A (ko) 전자 장치
KR20230110404A (ko) 표시장치
KR20230139836A (ko) 전자 장치
KR20220144430A (ko) 표시장치 및 표시장치 불량 검출방법