KR20220144430A - 표시장치 및 표시장치 불량 검출방법 - Google Patents

표시장치 및 표시장치 불량 검출방법 Download PDF

Info

Publication number
KR20220144430A
KR20220144430A KR1020210050427A KR20210050427A KR20220144430A KR 20220144430 A KR20220144430 A KR 20220144430A KR 1020210050427 A KR1020210050427 A KR 1020210050427A KR 20210050427 A KR20210050427 A KR 20210050427A KR 20220144430 A KR20220144430 A KR 20220144430A
Authority
KR
South Korea
Prior art keywords
layer
disposed
cover tape
conductive layer
connection lines
Prior art date
Application number
KR1020210050427A
Other languages
English (en)
Inventor
강봉일
신유진
윤가연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210050427A priority Critical patent/KR20220144430A/ko
Priority to US17/547,186 priority patent/US20220336784A1/en
Priority to CN202210371000.7A priority patent/CN115224077A/zh
Publication of KR20220144430A publication Critical patent/KR20220144430A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • G06F1/1603—Arrangements to protect the display from incident light, e.g. hoods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H01L27/3223—
    • H01L27/3253—
    • H01L27/3255—
    • H01L27/3276—
    • H01L51/0097—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 표시장치는 표시패널 및 표시패널 상에 배치된 입력감지층을 포함하는 표시모듈, 및 표시모듈에 연결된 연성회로필름을 포함한다. 본 발명의 연성회로필름은 베이스필름, 베이스필름 상에 배치된 접지 배선, 베이스필름 상에 배치되고 입력감지층 및 표시패널 중 적어도 하나에 전기적으로 연결된 복수의 연결라인들, 복수의 연결라인들 상에 배치되고 복수의 연결라인들 중 적어도 일부에 중첩하는 도전층, 도전층 상에 배치된 절연층, 및 절연층 상에 배치되고 접지 배선에 중첩하는 커버 테이프를 포함한다.

Description

표시장치 및 표시장치 불량 검출방법{DISPLAY DEVICE AND DETECTING METHOD OF DEFECT OF THE SAME}
본 발명은 표시장치 및 표시장치 불량 검출방법에 관한 것으로, 더욱 상세하게는 센싱 신뢰성을 개선한 표시장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시장치를 구비한다. 표시장치는 영상을 표시하는 표시패널 및 표시패널에 연결된 연성회로기판을 포함할 수 있다.
또한 전자 장치들은 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 입력 센서를 구비할 수 있다.
연성회로기판은 표시패널 및 입력 센서를 위한 다양한 센서 및 소자를 포함할 수 있다.
본 발명의 목적은 센싱 신뢰성이 개선된 표시장치를 제공하는 것이다.
본 발명의 목적은 표시장치의 불량률을 감소시키는 것이다.
본 발명의 일 실시예에 따른 표시장치는 표시패널 및 표시패널 상에 배치된 입력감지층을 포함하는 표시모듈; 및 상기 표시모듈에 연결된 연성회로필름을 포함하고, 상기 연성회로필름은, 베이스필름; 상기 베이스필름 상에 배치된 접지 배선; 상기 베이스필름 상에 배치되고, 상기 입력감지층 및 상기 표시패널 중 적어도 하나에 전기적으로 연결된 복수의 연결라인들; 상기 복수의 연결라인들 상에 배치되고, 상기 복수의 연결라인들 중 적어도 일부에 중첩하는 도전층; 상기 도전층 상에 배치된 절연층; 및 상기 절연층 상에 배치되고, 상기 접지 배선에 중첩하는 커버 테이프; 를 포함한다.
일 실시예에서, 상기 도전층은 상기 커버 테이프에 중첩할 수 있다.
일 실시예에서, 상기 연성회로필름은 상기 입력감지층과 전기적으로 연결되고 상기 베이스필름 상에 배치된 센서 구동칩을 더 포함할 수 있다.
일 실시예에서, 상기 연결라인들은 상기 입력감지층 및 상기 센서 구동칩을 연결하는 복수의 센서 연결라인들을 포함하고, 상기 도전층은 상기 복수의 센서 연결라인들 중 적어도 일부에 중첩할 수 있다.
일 실시예에서, 상기 입력감지층은, 제1 감지 전극; 상기 제1 감지 전극과 절연되어 상호 커패시터를 형성하는 제2 감지 전극; 상기 제1 감지 전극에 연결된 제1 감지라인; 및 상기 제2 감지 전극에 연결된 제2 감지라인을 포함할 수 있다.
일 실시예에서, 상기 제1 및 제2 감지라인 각각은 상기 복수의 센서 연결라인들에 전기적으로 연결될 수 있다.
일 실시예에서, 상기 도전층에는 상기 접지 배선을 노출시키는 제1 홀이 정의되고, 상기 절연층에는 상기 접지 배선을 노출시키는 제2 홀이 정의될 수 있다.
일 실시예에서, 상기 커버 테이프는 상기 제1 홀 및 제2 홀에 의해 노출된 상기 접지 배선의 일부분에 접촉할 수 있다.
일 실시예에서, 상기 연성회로필름은 상기 표시패널과 전기적으로 연결되고 상기 베이스필름 상에 배치된 패널 구동칩을 더 포함할 수 있다.
일 실시예에서, 상기 연결라인들은 상기 표시패널 및 상기 패널 구동칩을 연결하는 복수의 구동라인들을 포함하고, 상기 도전층은 상기 복수의 구동라인들 중 적어도 일부에 중첩할 수 있다.
일 실시예에서, 상기 절연층에는 상기 접지 배선을 노출시키는 홀이 정의되고, 상기 커버 테이프는 상기 홀에 의해서 노출된 상기 접지 배선의 일부에 접촉할 수 있다.
일 실시예에서, 상기 표시패널은 발광 소자를 포함하는 발광 소자층; 및 상기 발광 소자층을 커버하는 봉지층을 포함할 수 있다.
일 실시예에서, 상기 입력감지층은 상기 봉지층 상에 직접 배치될 수 있다.
일 실시예에서, 상기 연성회로필름은 상기 복수의 연결라인들, 상기 도전층, 상기 절연층, 및 상기 커버 테이프 중 이웃하는 어느 2개 사이에 배치된 접착층을 적어도 하나 더 포함할 수 있다.
일 실시예에서, 상기 커버 테이프는 도전성 테이프일 수 있다.
본 발명의 일 실시예에 따른 표시장치 불량 검출방법은 표시패널 및 입력감지층을 포함하는 표시모듈 및 상기 표시모듈에 연결된 연성회로필름을 제공하는 준비 단계; 를 포함하고, 상기 연성회로필름은, 베이스필름; 상기 베이스필름 상에 배치된 접지 배선; 상기 베이스필름 상에 배치되고 상기 입력감지층 및 상기 표시패널 중 적어도 하나에 전기적으로 연결된 복수의 연결라인들; 상기 복수의 연결라인들 중 적어도 일부에 중첩하고 상기 복수의 연결라인들 상에 배치된 도전층; 상기 도전층 상에 배치된 절연층; 및 상기 절연층 상에 배치된 커버 테이프; 를 포함하고, 상기 도전층 및 상기 커버 테이프 사이에 형성된 정전 용량을 측정하는 검사 단계; 를 포함한다.
일 실시예에서, 상기 도전층의 전면은 상기 커버 테이프에 중첩할 수 있다.
일 실시예에서, 상기 연성회로필름은 상기 베이스필름 상에 배치된 센서 구동칩 및 패널 구동칩을 더 포함하고, 상기 복수의 연결라인들은 상기 센서 구동칩과 상기 입력감지층을 연결하거나, 또는 상기 패널 구동칩과 상기 표시패널을 연결할 수 있다.
일 실시예에서, 상기 검사 단계에서 상기 도전층 및 상기 커버 테이프 사이에 정전 용량이 측정되지 않을 경우 양호로 정의되고, 상기 검사 단계에서 상기 도전층 및 상기 커버 테이프 사이에 정전 용량이 측정될 경우 불량으로 정의되는 판단 단계를 더 포함할 수 있다.
일 실시예에서, 상기 판단 단계에서 불량으로 판단될 경우, 상기 커버 테이프를 상기 접지 배선에 다시 연결하는 보완 단계를 더 포함할 수 있다.
본 발명의 표시장치는 연성회로필름 내에 배치된 도전층을 포함하여, 커버 테이프와 접지 배선 사이의 들뜸 여부를 검출할 수 있다.
본 발명의 표시장치 불량 검출 방법은 커버 테이프의 들뜸 여부를 검사하여 표시장치의 불량률을 개선할 수 있다.
도 1은 일 실시예에 따른 표시장치의 결합 사시도이다.
도 2a는 일 실시예에 따른 표시장치의 분해 사시도이다.
도 2b는 도 2a에 도시된 절단선 I-I'에 따른 일 실시예의 단면도이다.
도 2c는 도 2a에 도시된 절단선 Ⅱ-Ⅱ'에 따른 일 실시예의 단면도이다.
도 3은 일 실시예에 따른 표시패널의 평면도이다.
도 4는 일 실시예에 따른 입력감지층의 평면도이다.
도 5a 및 도 5b는 일 실시예에 따른 연성회로필름의 평면도들이다.
도 6은 도 5b에 도시된 BB 영역을 확대하여 나타낸 일 실시예의 평면도이다.
도 7a는 도 6에 도시된 절단선 Ⅲ-Ⅲ'에 따른 일 실시예의 단면도이다.
도 7b는 도 7a에 도시된 CC 영역을 확대하여 나타낸 일 실시예의 평면도이다.
도 8a 및 도 8b는 일 실시예에 따른 연성회로필름의 평면도들이다.
도 9는 도 8b에 도시된 DD 영역을 확대하여 나타낸 일 실시예의 평면도이다.
도 10a는 도 9에 도시된 절단선 Ⅳ-Ⅳ'에 따른 일 실시예의 단면도이다.
도 10b는 도 10a에 도시된 EE 영역을 확대하여 나타낸 일 실시예의 평면도이다.
도 11은 일 실시예에 따른 표시장치 불량 검출방법의 순서도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 결합 사시도이다.
도 1을 참조하면, 표시장치(DD)는 제1 방향(DR1)에 나란한 단변 및 제2 방향(DR2)에 나란한 장변을 포함하는 직사각형 형상을 가질 수 있다. 그러나, 표시장치(DD)의 형상이 이에 제한되는 것은 아니다.
도 1에는 표시장치(DD)가 스마트폰인 것을 도시하였으나, 이에 제한되지 않고 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 표시장치를 비롯하여, 태블릿, 자동차 내비게이션, 게임기 등과 같은 중소형 표시장치를 포함할 수 있다.
도 1에 도시된 것과 같이, 표시장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)을 포함할 수 있다. 표시면(IS)은 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시장치(DD)의 전면(front surface)과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 제3 방향(DR3)을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시장치(DD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
표시장치(DD)의 표시면(IS)은 복수 개의 영역들로 구분될 수 있다. 표시장치(DD)의 표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다.
투과 영역(TA)은 영상(IM)이 표시되는 영역일 수 있으며, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었으나 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한 영역으로, 영상(IM)이 표시되지 않는 영역이다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 본 실시예에 제한되지 않고 베젤 영역(BZA)은 투과 영역(TA)의 일측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
본 발명에 따른 표시장치(DD)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 표시장치(DD)는 표시장치(DD)의 구조에 따라 표시장치(DD)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시장치(DD)는 표시면(IS)을 활성화시켜 영상(IM)을 표시하는 동시에 사용자의 입력(TC)을 감지할 수 있다. 본 실시예에서 사용자의 입력(TC)을 감지하는 영역은 영상(IM)이 표시되는 투과 영역(TA)에 구비된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 사용자의 입력(TC)을 감지하는 영역은 베젤 영역(BZA)에 제공되거나, 표시면(IS)의 모든 영역에 제공될 수도 있다.
도 2a는 일 실시예에 따른 표시장치(DD)의 분해 사시도이다. 도 2b는 도 2a에 도시된 절단선 I-I'에 따른 일 실시예의 단면도이다. 도 2c는 도 2a에 도시된 절단선 Ⅱ-Ⅱ'에 따른 일 실시예의 단면도이다.
도 2a 및 도 2b를 함께 참조하면, 표시장치(DD)는 윈도우(WM), 반사방지필름(RPP), 표시모듈(DM), 연성회로필름(FCB) 및 기능층(FL) 을 포함할 수 있다.
윈도우(WM)는 표시모듈(DM) 상에 배치될 수 있다. 윈도우(WM)는 외부로부터 표시모듈(DM)을 보호하는 것일 수 있다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 이에 따라, 표시모듈(DM)에서 생성된 영상은 윈도우(WM)를 통하여 사용자에게 용이하게 인식될 수 있다. 윈도우(WM)는 표시모듈(DM)로부터의 영상을 투과시킴과 동시에 외부의 충격을 완화시킴으로써, 외부의 충격에 의해 표시모듈(DM)이 파손되거나 오작동하는 것을 방지한다. 외부로부터의 충격이라 함은 압력, 스트레스 등으로 표현할 수 있는 외부로부터의 힘으로써 표시모듈(DM)에 결함을 야기하는 힘을 의미한다.
일 실시예에서, 윈도우(WM)는 유리 및 합성 수지 중 적어도 하나를 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리, 폴리이미드(polyimide, Pl), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 중 적어도 하나를 포함할 수 있다. 예를 들어, 윈도우(WM)는 박막 글라스이거나, 또는 합성 수지 필름일 수 있다.
윈도우(WM)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 합성수지 필름을 포함하거나, 또는 접착제로 결합된 유리 기판과 합성수지 필름을 포함할 수 있다. 윈도우(WM)는 연성 재질로 이루어질 수 있다.
일 예로, 윈도우(WM)는 베젤 영역(BZA)을 정의하기 위한 차광패턴(WBM)을 포함할 수 있다. 차광패턴(WBM)은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다.
표시모듈(DM)과 윈도우(WM) 사이에는 하나 이상의 기능층이 배치될 수 있다. 일 예로, 기능층은 외광 반사를 차단하는 반사방지층(RPL)을 도시하였다.
윈도우(WM)와 반사방지층(RPL) 사이에는 제1 접착필름(AF1)이 배치될 수 있다. 제1 접착필름(AF1)은 광학투명접착필름(OCA, Optically Clear Adhesive film), 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)을 포함할 수 있다. 다만, 실시예가 이에 한정되지 않는다.
반사방지층(RPL)은 표시장치(DD)의 전면을 통해 입사되는 외광에 의해 표시모듈(DM)을 구성하는 소자들이 외부에서 시인되는 문제를 방지할 수 있다. 반사방지층(RPL)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 하나의 편광필름으로 구현될 수 있다. 기능층은 반사방지층(RPL)의 상부 또는 하부에 배치된 보호필름을 더 포함할 수 있다.
반사방지층(RPL)은 표시모듈(DM) 상에 배치될 수 있다. 표시모듈(DM)과 반사방지층(RPL) 사이에는 제2 접착필름(AF2)이 배치될 수 있다. 제2 접착필름(AF2)은 광학투명접착필름(OCA), 광학투명접착수지(OCR) 또는 감압접착필름(PSA)을 포함할 수 있다. 다만, 실시예가 이에 한정되지 않는다.
표시모듈(DM)은 표시패널(DP) 및 입력감지층(ISP)을 포함한다. 표시패널(DP)은 영상(IM)을 생성하고, 입력감지층(ISP)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부의 입력은 사용자의 입력일 수 있고, 예를 들어 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 입력들을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널, 또는 퀀텀닷(quantum dot) 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있고, 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명한다.
입력감지층(ISP)은 표시패널(DP) 상에 배치될 수 있다. 일 실시예에서, 입력감지층(ISP)은 표시패널(DP) 상에 직접 배치될 수 있다. 예를 들어, 입력감지층(ISP)은 연속공정에 의해 표시패널(DP) 상에 형성될 수 있다. 본 명세서에서 "직접 배치"된다는 것은 입력감지층(ISP)과 표시패널(DP) 사이에 제3의 구성요소가 배치되지 않는다는 것으로 이해될 수 있다.
다만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 입력감지층(ISP)과 표시패널(DP) 사이에 접착필름이 배치될 수 있다. 이 경우, 입력감지층(ISP)은 표시패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시패널(DP)과 별도의 공정을 통해 제조된 후, 접착필름에 의해 표시패널(DP)의 상면에 배치될 수 있다.
도 2c에 일 예의 표시모듈(DM)의 단면도를 도시하였다. 일 예로, 표시모듈(DM)이 표시패널(DP) 및 표시패널(DP) 상에 직접 배치된 입력감지층(ISP)을 포함한 것으로 도시하였다. 다만 실시예가 이에 제한되지 않는다.
도 2c를 참조하면, 표시패널(DP)은 베이스층(BL), 회로층(DP-CL), 발광 소자층(DP-OLED), 및 봉지층(TFL)을 포함할 수 있다.
베이스층(BL)은 회로층(DP-CL)이 배치되는 베이스 면을 제공할 수 있다. 베이스층(BL)은 합성수지층을 포함할 수 있다. 베이스층(BL)은 다층구조를 가질 수 있다. 예컨대 베이스층(BL)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층(BL)은 유리 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로층(DP-CL)은 베이스층(BL) 상에 배치될 수 있다. 회로층(DP-CL)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(BL) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이후, 회로층(DP-CL)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있으며, 실리콘옥사이드층과 실리콘나이트라이드층은 교대로 적층될 수 있다. 본 실시예에서 회로층(DP-CL)은 버퍼층(BFL)을 포함하는 것으로 도시되었으나, 이에 제한되지 않고 버퍼층(BFL)은 생략될 수 있다.
반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 2c는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도펀트 또는 P형 도펀트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도펀트로 도핑된 도핑영역을 포함한다. 제2 영역은 비-도핑영역이거나, 제1 영역 대비 낮은 농도로 도핑될 수 있다.
제1 영역의 전도성은 제2 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 제2 영역은 실질적으로 트랜지스터의 액티브 영역(또는 채널 영역)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브 영역일수 있고, 다른 일부분은 트랜지스터의 소스 영역 또는 드레인 영역일 수 있다.
화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광소자를 포함하는 등가 회로를 가질 수 있으며, 화소의 등가 회로도는 다양한 형태로 변형될 수 있다. 도 2c에서는 화소에 포함되는 하나의 트랜지스터(TR) 및 발광소자(ED)를 예시적으로 도시하였다.
트랜지스터(TR)의 소스 영역(SR), 채널 영역(CHR), 및 드레인 영역(DR)이 반도체 패턴으로부터 형성될 수 있다. 소스 영역(SR) 및 드레인 영역(DR)은 단면 상에서 채널 영역(CHR)으로부터 서로 반대 방향에 제공될 수 있다. 도 2c에는 반도체 패턴과 동일층 상에 배치된 회로라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 회로라인(SCL)은 평면 상에서 트랜지스터(TR)와 전기적으로 연결될 수 있다.
제1 절연층(IL1)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(IL1)은 복수의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(IL1)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IL1)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(IL1)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(IL1)뿐만 아니라 후술하는 회로층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(TR)의 게이트(GE)는 제1 절연층(IL1) 위에 배치된다. 게이트(GE)는 금속 패턴의 일부분일 수 있다. 게이트(GE)는 채널 영역(CHR)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(GE)는 마스크로써 기능할 수 있다.
제2 절연층(IL2)은 제1 절연층(IL1) 위에 배치되며, 게이트(GE)를 커버할 수 있다. 제2 절연층(IL2)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(IL2)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(IL2)은 단층의 실리콘옥사이드층일 수 있다.
제3 절연층(IL3)은 제2 절연층(IL2) 위에 배치될 수 있으며, 본 실시예에서 제3 절연층(IL3)은 단층의 실리콘옥사이드층일 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(IL3) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(IL1, IL2, IL3)을 관통하는 컨택홀(CNT1)을 통해 회로라인(SCL)에 접속될 수 있다.
제4 절연층(IL4)은 제3 절연층(IL3) 위에 배치될 수 있다. 제4 절연층(IL4)은 단층의 실리콘 옥사이드층일 수 있다.
제5 절연층(IL5)은 제4 절연층(IL4) 위에 배치될 수 있다. 제5 절연층(IL5)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(IL5) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(IL4) 및 제5 절연층(IL5)을 관통하는 컨택홀(CNT2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(IL6)은 제5 절연층(IL5) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(IL6)은 유기층일 수 있다.
발광 소자층(DP-OLED)은 회로층(DP-CL) 위에 배치될 수 있다. 발광 소자층(DP-OLED)은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자층(DP-OLED)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 또는 마이크로 엘이디를 포함할 수 있다. 발광소자(ED)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제6 절연층(IL6) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(IL6)을 관통하는 컨택홀(CNT3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(IL7)은 제6 절연층(IL6) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(IL7)에는 개구부(OP7)가 정의된다. 화소 정의막(IL7)의 개구부(OP7)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 본 실시예에서 발광영역(PXA)은 개구부(OP7)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다. 비발광영역(NPXA)은 발광영역(PXA)을 에워쌀 수 있다.
발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(OP7)에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.
제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수의 화소들에 공통적으로 배치될 수 있다. 제2 전극(CE)에는 공통 전압이 제공될 수 있으며, 제2 전극(CE)은 공통 전극으로 지칭될 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수의 화소들에 공통으로 형성될 수 있다.
봉지층(TFL)은 발광 소자층(DP-OLED) 위에 배치될 수 있다. 봉지층(TFL)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(TFL)을 구성하는 층들이 이에 제한되는 것은 아니다.
무기층들은 수분 및 산소로부터 발광 소자층(DP-OLED)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(DP-OLED)을 보호할 수 있다. 무기층들은 실리콘나이트라이드층, 실리콘옥시 나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
입력감지층(ISP)은 표시패널(DP) 상에 직접 배치될 수 있다. 입력감지층(ISP)은 베이스층(BS), 제1 도전층(ICL1), 제1 센서 절연층(IIL1), 제2 도전층(ICL2), 및 제2 센서 절연층(IIL2)을 포함할 수 있다.
베이스층(BS)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스층(BS)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스층(BS)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(ICL1) 및 제2 도전층(ICL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 갖는 복수의 패턴들을 포함할 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 센서 절연층(IIL1)은 제1 도전층(ICL1)을 커버하고, 제2 센서 절연층(IIL2)은 제2 도전층(ICL2)을 커버한다. 제1 센서 절연층(IIL1) 및 제2 센서 절연층(IIL2)이 단층으로 도시되었으나, 이에 제한되지 않는다.
제1 센서 절연층(IIL1) 및 제2 센서 절연층(IIL2) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
제1 센서 절연층(IIL1) 및 제2 센서 절연층(IIL2) 중 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
다시 도 2a를 참조하면, 표시모듈(DM)은 전기적 신호에 따라 영상을 표시하고, 외부 입력에 대한 정보를 송/수신할 수 있다. 표시모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)으로 정의될 수 있다. 액티브 영역(AA)은 표시모듈(DM)에서 제공되는 영상을 출사하는 영역으로 정의될 수 있다.
주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 예를 들어, 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(NAA)은 다양한 형상으로 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 일 실시예에 따르면, 표시모듈(DM)의 액티브 영역(AA)은 투과 영역(TA)의 적어도 일부와 대응될 수 있다.
기능층(FL)은 표시모듈(DM)의 배면에 배치될 수 있다. 기능층(FL)은 적어도 하나의 층을 포함할 수 있다. 예를 들어, 기능층(FL)은 금속층이거나, 또는 쿠션층일 수 있다. 금속층은 표시모듈(DM)을 지지하는 것일 수 있다. 쿠션층은 고분자 물질을 포함하여, 외부에서 인가되는 충격을 흡수하는 것일 수 있다. 이외에, 기능층(FL)은 접착층을 더 포함할 수 있다.
연성회로필름(FCB)은 표시모듈(DM)에 연결된다. 연성회로필름(FCB)은 표시모듈(DM)과 전기적으로 연결될 수 있다. 연성회로필름(FCB)은 표시모듈(DM)의 주변 영역(NAA)에 본딩 공정을 통해 결합될 수 있다.
연성회로필름(FCB)은 패널 구동칩(DIC) 및 센서 구동칩(TIC)을 더 포함할 수 있다. 패널 구동칩(DIC)은 연성회로필름(FCB) 상에 실장되어 표시패널(DP)과 전기적으로 연결되는 구동칩일 수 있다. 패널 구동칩(DIC)은 표시패널(DP)의 화소를 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함할 수 있다. 도 2a에서는 패널 구동칩(DIC)이 연성회로필름(FCB) 상에 실장된 구조를 도시하였으나, 이에 한정되지 않는다.
센서 구동칩(TIC)은 연성회로필름(FCB) 상에 실장되어 입력감지층(ISP)과 전기적으로 연결되는 구동칩일 수 있다.
연성회로필름(FCB)은 연성회로필름(FCB) 상에 실장된 복수의 구동 소자를 더 포함할 수 있다. 복수의 구동 소자는 외부로부터 입력된 신호를 패널 구동칩(DIC) 및 센서 구동칩(TIC)에 필요한 신호로 변환하거나, 표시패널(DP)을 구동하기 위해 필요한 신호를 변환하기 위한 회로부를 포함할 수 있다. 연성회로필름(FCB)은 벤딩되어 표시모듈(DM)의 후면에 배치될 수 있다.
도 3은 일 실시예에 따른 표시패널(DP)의 평면도이다. 도 4는 일 실시예에 따른 입력감지층(ISP)의 평면도이다.
도 3 및 도 4를 참조하면, 표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL), 복수 개의 화소들(PX), 및 패드부(PLD)를 포함할 수 있다. 패드부(PLD)는 주변 영역(NAA)에 배치되고, 복수 개의 신호라인들(SGL) 중 대응되는 신호라인과 연결된 화소 패드들(D-PD)을 포함한다.
화소들(PX)은 액티브 영역(AA)에 배치된다. 화소들(PX) 각각은 도 2c에 도시된 발광 소자층(DP-OLED)의 발광 소자와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 패드부(PLD), 및 화소 구동회로는 도 2c에 도시된 회로층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 게이트 구동회로를 포함할 수 있다. 게이트 구동회로는 복수 개의 게이트 신호들(이하, 게이트 신호들)을 생성하고, 게이트 신호들을 후술하는 복수 개의 게이트 라인들(GL, 이하 게이트 라인들)에 순차적으로 출력한다.　게이트 구동회로는 화소 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
신호라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호라인(CSL)을 포함한다. 게이트 라인들(GL) 중 일 게이트 라인은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL) 중 일 데이터 라인은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호라인(CSL)은 게이트 구동회로에 제어신호들을 제공할 수 있다. 신호라인들(SGL)은 액티브 영역(AA) 및 주변 영역(NAA)에 중첩한다.
패드부(PLD)는 연성회로필름(FCB, 도 2a 참조)이 연결되는 부분으로써, 연성회로필름(FCB)을 표시패널(DP)에 전기적으로 연결시키기 위한 화소 패드들(D-PD) 및 연성회로필름(FCB)을 입력감지층(ISP)에 전기적으로 연결시키기 위한 입력 패드들(I-PD)을 포함할 수 있다.
화소 패드들(D-PD)은 신호 라인들(SGL)을 통해 대응되는 화소들(PX)에 연결된다. 또한, 화소 패드들(D-PD) 중 어느 하나의 화소 패드에는 구동회로(GDC)가 연결될 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 입력감지층(ISP)은 제1 감지전극들(IE1-1 내지 IE1-5), 제1 감지전극들(IE1-1 내지 IE1-5)에 연결된 제1 감지라인들(SL1-1 내지 SL1-5), 제2 감지전극들(IE2-1 내지 IE2-4), 및 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제2 감지라인들(SL2-1 내지 SL2-4)을 포함할 수 있다. 본 발명의 일 예로, 입력감지층(ISP)은 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제3 신호라인들(SL2-5 내지 SL2-8)을 더 포함할 수 있다. 이 경우, 제2 감지라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에 연결되고, 제3 감지라인들(SL2-5 내지 SL2-8)은 제2 감지전극들(IE2-1 내지 IE2-4)의 타단에 연결될 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 교차하여 배치될 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5)은 제2 방향(DR2)으로 나열되며, 각각이 제1 방향(DR1)으로 연장된다. 제2 감지전극들(IE2-1 내지 IE2-4)은 제1 방향(DR1)으로 나열되며, 각각이 제2 방향(DR2)으로 연장된다. 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 절연되어 정전 용량을 형성할 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 각각은 액티브 영역(AA)에 배치된 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 액티브 영역(AA)에 배치된 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함한다. 제1 센서부들(SP1) 중 제1 전극의 양단에 배치된 2개의 제1 센서부들은 중앙에 배치된 제1 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다. 제2 센서부들(SP2) 중 제2 전극의 양단에 배치된 2개의 제2 센서부들은 중앙에 배치된 제2 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다.
도 4에는 일 실시예에 따른 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 도시하였으나, 그 형상은 이에 제한되지 않는다. 본 발명의 일 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다. 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 제1 센서부들(SP1)과 제2 센서부들(SP2)은 다른 다각형상을 가질 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 각각에서 제1 센서부들(SP1)은 제1 방향(DR1)을 따라 나열되고, 제2 감지전극들(IE2-1 내지 IE2-4) 각각에서 제2 센서부들(SP2)은 제2 방향(DR2)을 따라 나열된다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결할 수 있다.
일 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 메쉬 형상을 가질 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬 형상을 가짐으로써 표시패널(DP, 도 2c 참조)과의 사이에서 형성되는 정전 용량(Cb)이 감소될 수 있다.
메쉬 형상의 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 단층구조를 갖거나, 또는 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 산화 아연(zinc oxide, ZnO), 인듐 주석 아연 산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
제1 감지라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결될 수 있다. 다른 실시예에서, 입력감지층(ISP)은 제1 감지전극들(IE1-1 내지 IE1-5)의 타단에 연결된 신호라인들을 더 포함할 수 있다.
제1 감지라인들(SL1-1 내지 SL1-5), 제2 감지라인들(SL2-1 내지 SL2-4) 및 제3 신호라인들(SL2-5 내지 SL2-8)은 주변 영역(NAA)에 배치될 수 있다. 패드부(PLD)는 제1 감지라인들(SL1-1 내지 SL1-5), 제2 감지라인들(SL2-1 내지 SL2-4), 및 제3 신호라인들(SL2-5 내지 SL2-8)의 일단으로부터 연장되고, 주변 영역(NAA)에 배치된 입력 패드들(I-PD)을 포함할 수 있다.
도 5a 및 도 5b는 일 실시예에 따른 연성회로필름(FCB)의 평면도들이다.
도 2a, 도 3, 도 4, 도 5a, 및 도 5b를 함께 참조하면, 연성회로필름(FCB)의 일단은 표시패널(DP)에 연결된다. 구체적으로, 연성회로필름(FCB)은 표시패널(DP)의 패드부(PLD)에 전기적으로 연결될 수 있다. 따라서, 연성회로필름(FCB)은 패드부(PLD)를 통해 표시패널(DP)의 신호라인들(SGL) 및 입력감지층(ISP)의 제1 내지 제3 신호라인들(SL1-1 내지 SL1-5, SL2-1 내지 SL2)과 전기적으로 연결될 수 있다.
연성회로필름(FCB) 상에는 패널 구동칩(DIC) 및 센서 구동칩ITC)이 실장될 수 있다. 일 실시예에서 연성회로필름(FCB)은 가요성을 갖는 재질로 이루어질 수 있다. 예를 들어, 연성회로필름(FCB)은 패널 구동칩(DIC) 및 센서 구동칩(TIC)이 표시패널(DP)의 배면에 배치되도록 벤딩될 수 있다.
연성회로필름(FCB)은 베이스필름(BF)을 포함한다. 베이스필름(BF)은 절연성 물질을 포함할 수 있다. 예를 들면, 베이스필름(BF)의 구성물질은 폴리이미드(polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 및 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN)와 같은 고분자 물질을 포함할 수 있다. 일 실시예에서 베이스필름(BF)은 수십 마이크로미터 내지 수백 마이크로미터의 두께를 가짐으로써, 표시패널(DP)의 전면에서 배면으로 벤딩될 수 있다.
일 실시예에서, 베이스필름(BF)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 베이스필름(BF)의 제1 영역(A1) 상에는 패널 구동칩(DIC)이 실장될 수 있고, 베이스필름(BF)의 제2 영역(A2) 상에는 센서 구동칩(TIC) 및 각종 구동 소자들이 실장될 수 있다.
연성회로필름(FCB)은 베이스필름(BF) 상에 배치되고, 센서 구동칩(TIC)과 표시패널(DP)의 패드부(PLD)를 연결하는 센서 연결라인들(CL_S1, CL_S2)을 포함한다. 센서 연결라인들(CL_S1, CL_S2)은 패널 구동칩(DIC)의 제1 측에 배치된 제1 그룹(CL_S1) 및 패널 구동칩(DIC)의 제2 측에 배치된 제2 그룹(CL_S2)을 포함한다. 여기서, 제1 측은 패널 구동칩(DIC)의 좌측으로 정의되고, 제2 측은 패널 구동칩(DIC)의 우측으로 정의될 수 있다.
연성회로필름(FCB)은 베이스필름(BF) 상에 배치된 접지 배선(GNL1, GNL2)을 포함한다. 접지 배선(GNL1, GNL2)은 구리 배선일 수 있고, 접지 전압을 수신할 수 있다. 접지 배선(GNL1, GNL2)은 베이스필름(BF)의 제1 영역(A1) 상에 배치될 수 있다. 일 예로, 접지 배선(GNL1, GNL2)이 2개 제공되는 것으로 설명하였으나, 접지 배선(GNL1, GNL2)의 개수는 특별히 한정되지 않는다.
접지 배선(GNL1, GNL2)은 제1 영역(A1) 내에서 센서 연결라인들(CL_S1, CL_S2)과 이격되어 배치될 수 있다. 접지 배선(GNL1, GNL2)은 센서 연결라인들(CL_S1, CL_S2)과 전기적으로 절연될 수 있다.
연성회로필름(FCB)은 센서 연결라인들(CL_S1, CL_S2) 상에 배치된 도전층(COL)을 포함한다. 도전층(COL)은 도전성 물질을 포함할 수 있고, 예를 들어 금속 물질을 포함할 수 있다. 도전층(COL)은 센서 연결라인들(CL_S1, CL_S2)의 적어도 일부 및 접지 배선(GNL1, GNL2)에 중첩할 수 있다. 도전층(COL)에는 접지 배선(GNL1, GNL2)을 노출시키기 위한 제1 홀(COL_H1, COL_H2)이 정의될 수 있다. 구체적으로, 제1 홀(COL_H1, COL_H2)은 도전층(COL)에 2개 정의되어, 각각 제1 접지 배선(GNL1) 및 제2 접지 배선(GNL2)을 노출시킬 수 있다.
연성회로필름(FCB)은 도전층(COL) 상에 배치된 절연층(PSL)을 포함한다. 절연층(PSL)은 절연성 잉크 물질을 포함할 수 있고, 예를 들어 PSR(Photo Solder Resist) 잉크를 포함할 수 있다. 절연층(PSL)은 외부로부터의 노이즈를 차단하는 역할을 수행할 수 있다. 절연층(PSL)은 센서 연결라인들(CL_S1, CL_S2)의 일부를 커버할 수 있고, 예를 들어 제2 영역(A2)에 배치된 센서 연결라인들(CL_S1, CL_S2)을 커버할 수 있다.
절연층(PSL)은 제2 영역(A2)에서 센서 연결라인들(CL_S1, CL_S2)의 일부분 및 접지 배선(GNL1, GNL2)과 중첩할 수 있다. 절연층(PSL)에는 접지 배선(GNL1, GNL2)을 노출시키기 위한 제2 홀(PSL_H1, PSL_H2)이 제공될 수 있다. 구체적으로, 제2 홀(PSL_H1, PSL_H2)은 절연층(PSL)에 2개 제공되어, 각각 제1 접지 배선(GNL1) 및 제2 접지 배선(GNL2)을 노출시킬 수 있다.
연성회로필름(FCB)은 절연층(PSL) 상에 배치되고, 접지 배선(GNL1, GNL2)에 중첩하는 커버 테이프(CT)를 포함한다. 일 예로, 커버 테이프(CT)가 일체의 형상인 것을 도시하였으나 실시예는 이에 제한되지 않으며 커버 테이프(CT)는 서로 이격된 복수의 부분을 포함하는 것일 수 있다. 커버 테이프(CT)는 도전성 물질을 포함할 수 있다.
커버 테이프(CT)는 외부로부터의 노이즈를 차단하고, 외부로부터 제공되는 충격 등과 같은 위험으로부터 센서 연결라인들(CL_S1, CL_S2)을 보호하는 역할을 수행할 수 있다. 커버 테이프(CT)는 제1 홀(COL_H1, COL_H2) 및 제2 홀(PSL_H1, PSL_H2)에 의해 노출된 제1 접지 배선(GNL1) 및 제2 접지 배선(GNL2)에 접촉할 수 있다.
커버 테이프(CT)는 도전층(COL) 및 절연층(PSL)에 중첩할 수 있다. 특히, 커버 테이프(CT)는 도전층(COL) 전면에 중첩하여, 도전층(COL)과 전기적으로 상호작용 할 수 있다.
도 6은 도 5b에 도시된 BB 영역을 확대하여 나타낸 일 실시예의 평면도이다.
도 6을 참조하면, 도전층(COL)에는 제1 접지 배선(GNL1)에 중첩하는 제1 홀(COL_H1)이 정의될 수 있다. 절연층(PSL)에는 제1 접지 배선(GNL1)에 중첩하는 제2 홀(PSL_H1)이 정의될 수 있다. 제1 홀(COL_H1)은 제2 홀(PSL_H1)에 중첩할 수 있다. 일 예로 제1 홀(COL_H1)이 제2 홀(PSL_H1)보다 작은 것을 도시하였으나, 실시예는 이에 제한되지 않는다.
커버 테이프(CT)는 제1 홀(COL_H1) 및 제2 홀(PSL_H1)에 중첩할 수 있다.
도 7a는 도 6에 도시된 절단선 Ⅲ-Ⅲ'에 따른 일 실시예의 단면도이다.
도 7a를 참조하면, 베이스필름(BF) 상에 제1 접지 배선(GNL1)이 배치되고, 제1 접지 배선(GNL1)은 제1 홀(COL_H1) 및 제2 홀(PSL_H1)에 의해 노출될 수 있다. 일 예로, 도전층(COL)에 제공된 제1 홀(COL_H1)은 제1 폭(W1)을 가질 수 있다. 절연층(PSL)에 제공된 제2 홀(PSL_H1)은 제2 폭(W2)을 가질 수 있다. 도 7a에서는 제1 폭(W1)이 제2 폭(W2)보다 작은 것으로 도시하였으나, 이에 제한되지 않고 제1 폭(W1)은 제2 폭(W2)과 같거나, 제2 폭(W2)보다 클 수 있다.
커버 테이프(CT)는 제1 홀 및 제2 홀(COL_H1, PSL_H1)에 의해 노출된 제1 접지 배선(GNL1)에 접촉할 수 있다. 구체적으로, 커버 테이프(CT)는 제1 접지 배선(GNL1)과 전기적으로 연결되어 접지될 수 있다. 제2 접지 배선(GNL2, 도 5b 참조)도 마찬가지로 커버 테이프(CT)와 전기적으로 연결될 수 있다.
다만, 외부의 충격 등으로 커버 테이프(CT)는 제1 접지 배선(GNL1) 및 제2 접지 배선(GNL2)으로부터 이격될 수 있고, 플로팅될 수 있다. 본 발명의 연성회로필름(FCB)은 센서 연결라인들(CL_S1, CL_S2)과 커버 테이프(CT) 사이에 배치된 도전층(COL)을 포함하여, 커버 테이프(CT)가 플로팅되더라도 커버 테이프(CT)와 도전층(COL) 사이에 정전 용량이 형성되고 이에 따라 센서 연결라인들(CL_S1, CL_S2) 및 커버 테이프(CT) 사이에 정전 용량이 형성되는 것을 방지할 수 있다. 따라서, 커버 테이프(CT) 및 센서 연결라인들(CL_S1, CL_S2) 사이에 형성된 정전 용량 값이 변화하면서 터치 동작이 발생하지 않았는데, 터치로 인식되는 고스트 터치(Ghost Touch) 현상을 방지할 수 있다. 또한, 커버 테이프(CT)가 도전층(COL)의 전면에 중첩하여 커버 테이프(CT) 및 도전층(COL) 사이에 형성되는 정전 용량은 측정 가능한 소정의 값을 가질 수 있다. 커버 테이프(CT) 및 도전층(COL) 사이에 형성된 정전 용량을 측정하여, 커버 테이프(CT)의 들뜸 여부를 확인할 수 있다.
도 7b는 도 7a에 도시된 CC 영역을 확대하여 나타낸 일 실시예의 평면도이다.
도 7b를 참조하면, 연성회로필름(FCB)은 제1 내지 제3 접착층(ADL1, ADL2, ADL3)를 더 포함할 수 있다. 제1 접착층(ADL1)은 커버 테이프(CT)의 후면에 배치될 수 있다. 제2 접착층(ADL2)은 절연층(PSL)의 후면에 배치될 수 있다. 제3 접착층(ADL3)은 도전층(COL)의 후면에 배치될 수 있다.
제1 접착층(ADL1)은 커버 테이프(CT)를 절연층(PSL)에 고정시키는 역할을 수행한다. 제1 접착층(ADL1)은 도전성 점착 물질을 포함할 수 있다. 예를 들어, 제1 접착층(ADL1)은 금속 금, 은, 백금, 니켈, 동, 카본 등으로 이루어진 금속 입자가 합성 수지 내에 분산되어 형성된 필름일 수 있다. 합성 수지는 에폭시, 실리콘, 폴리 이미드, 폴리 우레탄 등의 물질을 포함할 수 있다.
제1 접착층(ADL1)은 제1 및 제2 홀(COL_H1, PSL_H1)을 통해 노출된 제1 및 제2 접지 배선(GNL1, GNL2)과 직접적으로 접촉된다. 따라서, 커버 테이프(CT)는 제1 접착층(ADL1)을 통해 제1 및 제2 접지 배선(GNL1, GNL2)과 전기적으로 접속될 수 있다. 제2 접착층(ADL2)은 절연층(PSL)을 도전층(COL)에 고정시키는 역할을 수행한다. 제3 접착층(ADL3)은 도전층(COL)을 센서 연결라인(CL_S2)에 고정시키는 역할을 수행한다. 제3 접착층(ADL3)은 절연성 물질을 포함할 수 있고, 예를 들어 에폭시, 실리콘, 폴리 이미드, 폴리 우레탄 등의 물질을 포함할 수 있다.
일 실시예에서 커버 테이프(CT)와 베이스필름(BF) 사이의 공간(SP)은 공기로 채워진 것일 수 있다.
본 발명의 표시장치(DD)는 커버 테이프(CT) 및 센서 연결라인(CL_S2) 사이에 도전층(COL)을 포함하여, 커버 테이프(CT) 및 센서 연결라인(CL_S2) 사이에 정전 용량이 형성되는 것을 방지하고, 입력감지층(ISP)의 센싱 성능을 개선할 수 있다.
다만 연성회로필름(FCB) 내에서 도전층(COL)의 위치가 이에 제한되는 것은 아니다. 이하 도 8a 내지 도 10b를 참조하여 일 실시예의 연성회로필름(FCB)에 대하여 설명한다. 도 8a 내지 도 10b에 도시된 구성 중 도 1 내지 도 7b에 설명한 구성에 대해서는 동일한 내용을 적용하고, 자세한 설명을 생략한다.
도 8a 및 도 8b는 일 실시예에 따른 연성회로필름(FCB)의 평면도들이다.
도 2a, 도 3, 도 4, 도 8a, 및 도 8b를 함께 참조하면, 연성회로필름(FCB)은 제1 영역(A1) 상에 배치되어 패널 구동칩(DIC)과 표시패널(DP)의 패드부(PLD)를 연결하는 패널 연결라인들(CL_S3)을 포함할 수 있다. 패널 연결라인(CL_S3)은 패널 구동칩(DIC)과 패드부(PLD) 사이에 배치된다. 일 실시예의 도전층(COL)은 제1 영역(A1) 상에 배치되고, 패널 연결라인들(CL_S3) 중 적어도 일부에 중첩할 수 있다.
일 실시예의 절연층(PSL)은 제1 영역(A1)에서 패널 연결라인들(CL_S3)의 일부에 중첩하고, 제2 영역(A2)에서 센서 연결라인들(CL_S1, CL_S2)의 일부분 및 접지 배선(GNL1, GNL2)과 중첩할 수 있다. 절연층(PSL)에는 접지 배선(GNL1, GNL2)을 노출시키기 위한 제2 홀(PSL_H1, PSL_H2)이 제공될 수 있다. 구체적으로, 제2 홀(PSL_H1, PSL_H2)은 절연층(PSL)에 2개 제공되어, 각각 제1 접지 배선(GNL1) 및 제2 접지 배선(GNL2)을 노출시킬 수 있다.
커버 테이프(CT)는 제1 및 제2 영역(A1, A2) 상에 배치될 수 있다. 커버 테이프(CT)는 제1 영역(A1)에서 패널 연결라인(CL_S3)의 일부에 중첩하고, 제2 영역(A2)에서 접지 배선(GNL1, GNL2)에 중첩할 수 있다.
도 9은 도 8b에 도시된 DD 영역을 확대하여 나타낸 일 실시예의 평면도이다.
도 9를 참조하면, 일 실시예에서 도전층(COL)은 센서 연결라인(CL_S1, CL_S2)에 비중첩하고, 패널 연결라인(CL_S3)의 일부에 중첩할 수 있다. 도전층(COL)은 제1 및 제2 접지 배선(GNL1, GNL2)과 비중첩하므로, 별도의 홀이 도전층(COL)에 정의되지 않을 수 있다.
도 10a는 도 9에 도시된 절단선 Ⅳ-Ⅳ'에 따른 일 실시예의 단면도이다.
도 10a를 참조하면, 베이스필름(BF) 상에 제1 접지 배선(GNL1)이 배치되고, 제1 접지 배선(GNL1)은 제2 홀(PSL_H1)에 의해 노출될 수 있다. 커버 테이프(CT)는 제2 홀(PSL_H1)에 의해 노출된 제1 접지 배선(GNL1)에 접촉할 수 있다. 구체적으로, 커버 테이프(CT)는 제1 접지 배선(GNL1)과 전기적으로 연결되어 접지될 수 있다. 제2 접지 배선(GNL2, 도 8b 참조)도 마찬가지로 커버 테이프(CT)와 전기적으로 연결될 수 있다.
다만, 외부의 충격 등으로 커버 테이프(CT)는 제1 접지 배선(GNL1) 및 제2 접지 배선(GNL2)으로부터 이격될 수 있고, 플로팅될 수 있다. 본 발명의 연성회로필름(FCB)은 패널 연결라인들(CL_S3)과 커버 테이프(CT) 사이에 배치된 도전층(COL)을 포함하여, 커버 테이프(CT)가 플로팅된 경우에 커버 테이프(CT)와 도전층(COL) 사이에 정전 용량이 형성될 수 있다. 특히, 커버 테이프(CT)가 도전층(COL)의 전면에 중첩하여 커버 테이프(CT) 및 도전층(COL) 사이에 형성되는 정전 용량은 측정 가능한 소정의 값을 가질 수 있다. 따라서 커버 테이프(CT) 및 도전층(COL) 사이에 형성된 정전 용량을 측정하여, 커버 테이프(CT)의 들뜸 여부를 확인할 수 있다.
도 10b는 도 10a에 도시된 EE 영역을 확대하여 나타낸 일 실시예의 평면도이다.
도 10b를 참조하면, 연성회로필름(FCB)은 제1 내지 제3 접착층(ADL1, ADL2, ADL3)를 더 포함할 수 있다. 제1 접착층(ADL1)은 커버 테이프(CT)의 후면에 배치될 수 있다. 제2 접착층(ADL2)은 절연층(PSL)의 후면에 배치될 수 있다. 제3 접착층(ADL3)은 도전층(COL)의 후면에 배치될 수 있다.
제1 접착층(ADL1)은 커버 테이프(CT)를 절연층(PSL)에 고정시키는 역할을 수행한다. 제1 접착층(ADL1)은 도전성 점착 물질을 포함할 수 있다. 예를 들어, 제1 3 접착층(ADL1)은 금속 금, 은, 백금, 니켈, 동, 카본 등으로 이루어진 금속 입자가 합성 수지 내에 분산되어 형성된 필름일 수 있다. 합성 수지는 에폭시, 실리콘, 폴리 이미드, 폴리 우레탄 등의 물질을 포함할 수 있다.
제1 접착층(ADL1)은 제2 홀(PSL_H1)을 통해 노출된 제1 및 제2 접지 배선(GNL1, GNL2)과 직접적으로 접촉된다. 따라서, 커버 테이프(CT)는 제1 접착층(ADL1)을 통해 제1 및 제2 접지 배선(GNL1, GNL2)과 전기적으로 접속될 수 있다. 제2 접착층(ADL2)은 절연층(PSL)을 도전층(COL)에 고정시키는 역할을 수행한다. 제3 접착층(ADL3)은 도전층(COL)을 패널 연결라인(CL_S3)에 고정시키는 역할을 수행한다. 제3 접착층(ADL3)은 절연성 물질을 포함할 수 있고, 예를 들어 에폭시, 실리콘, 폴리 이미드, 폴리 우레탄 등의 물질을 포함할 수 있다.
일 실시예에서 커버 테이프(CT)와 베이스필름(BF) 사이의 공간(SP)은 공기로 채워진 것일 수 있다.
본 발명의 표시장치(DD)는 커버 테이프(CT) 및 패널 연결라인(CL_S3) 사이에 도전층(COL)을 포함하여, 커버 테이프(CT) 및 도전층(COL) 사이에 형성된 커패시턴스를 측정하여 커버 테이프(CT)의 플로팅 여부를 확인할 수 있다.
도 11은 일 실시예에 따른 표시장치 불량 검출방법(S10)의 일 실시예의 순서도이다.
도 11을 참조하면, 일 실시예에 따른 표시장치 불량 검출방법(S10)은 준비 단계(S100), 및 검사 단계(S200)를 포함한다. 다만, 이에 제한되지 않고 일 실시예에 따른 표시장치 불량 검출방법(S10)은 판단 단계(S300), 및 보완 단계(S400)를 더 포함할 수 있다.
구체적으로, 준비 단계(S100)는 표시패널 및 입력감지층을 포함하는 표시모듈, 및 표시모듈에 연결된 연성회로필름을 제공하는 단계일 수 있다. 표시패널, 입력감지층, 및 표시모듈에 대한 설명은 도 1 내지 도 4에서 전술한 표시패널(DP), 입력감지층(ISP), 및 표시모듈(DM)에 대한 설명이 그대로 적용될 수 있다.
연성회로필름은 도 5a 내지 도 10b에서 전술한 연성회로필름(FCB)에 대한 설명이 그대로 적용될 수 있다.
즉, 일 실시예의 연성회로필름(FCB)은 베이스필름(BF), 베이스필름(BF) 상에 배치된 접지 배선(GNL1, GNL2), 베이스필름(BF) 상에 배치되고 입력감지층(ISP) 및 표시패널(DP) 중 적어도 하나에 전기적으로 연결된 복수의 연결라인들(CL_S1, CL_S2, CL_S3), 복수의 연결라인들(CL_S1, CL_S2, CL_S3) 중 적어도 일부에 중첩하고 복수의 연결라인들(CL_S1, CL_S2, CL_S3) 상에 배치된 도전층(COL), 도전층(COL) 상에 배치된 절연층(PSL) 및 절연층(PSL) 상에 배치된 커버 테이프(CT)를 포함한다. 복수의 연결라인들(CL_S1, CL_S2, CL_S3) 중 센서 연결라인(CL_S1, CL_S2)은 센서 구동칩(TIC)과 입력감지층(ISP)을 연결하고, 패널 연결라인(CL_S3)은 패널 구동칩(DIC)과 표시패널(DP)을 연결하는 것일 수 있다.
검사 단계(S200)는 도전층(COL) 및 커버 테이프(CT) 사이에 형성된 정전 용량을 측정하는 것일 수 있다. 구체적으로, 검사 단계(S200)는 도 7a 및 도 7b에서 센서 연결라인(CL_S2) 상에 배치된 도전층(COL)과 커버 테이프(CT) 사이의 정전 용량을 측정하는 것일 수 있다. 또는 도 10a 및 10b에서 패널 연결라인(CL_S3) 상에 배치된 도전층(COL)과 커버 테이프(CT) 사이의 정전 용량을 측정하는 것일 수 있다.
판단 단계(S300)는 검사 단계(S200)에서 측정된 정전 용량을 수신하여 양호 또는 불량을 판단하는 단계일 수 있다. 구체적으로, 양호는 검사 단계(S200)에서 정전 용량이 측정되지 않는 경우로 정의될 수 있다. 즉, 양호는 커버 테이프(CT)가 접지 배선(GNL1, GNL2)에 전기적으로 연결되어 접지된 상태일 수 있다. 판단 단계(S300)는 표시장치(DD) 내부 또는 외부의 제어부나 표시장치 제조자에 의해서 진행될 수 있다.
불량은 검사 단계(S200)에서 소정의 정전 용량이 측정되는 경우로 정의될 수 있다. 즉, 불량은 커버 테이프(CT)가 접지 배선(GNL1, GNL2)으로부터 플로팅되어 도전층(COL)과 정전 용량을 형성한 경우일 수 있다.
판단 단계(S300)에서 불량으로 판단될 경우, 표시장치의 불량 검출방법(S10)은 보완 단계(S400)를 더 포함할 수 있다. 보완 단계(S400)는 플로팅된 커버 테이프(CT)를 접지 배선(GNL1, GNL2)에 다시 전기적으로 연결하는 단계일 수 있다.
본 발명의 표시장치 불량 검출방법은, 표시모듈에 연결된 연결라인 및 커버 테이프 사이에 배치된 도전층을 포함하는 연성회로필름에서, 커버 테이프 및 도전층 사이의 정전 용량을 측정하는 방법을 포함하여 접지 배선으로부터 커버 테이프의 들뜸 여부를 검출할 수 있다. 커버 테이프의 들뜸이 검출될 경우 커버 테이프를 다시 접지 배선에 연결하여 표시장치의 불량률을 감소시킬 수 있다.
본 발명의 표시장치에 포함된 연성회로필름은, 표시모듈에 연결된 연결라인과 커버 테이프 사이에 배치된 도전층을 포함하여, 커버 테이프가 접지 배선으로부터 들뜨더라도 연결라인과 커버 테이프 사이에 정전 용량이 형성되는 것을 방지할 수 있다. 특히, 입력감지층에 연결된 연결라인과 커버 테이프 사이에 정전 용량 값이 형성 및 변화되는 것을 방지하여, 터치 동작이 없음에도 불구하고 센서 구동칩이 터치를 감지하는 것을 방지하고 입력감지층의 센싱도를 높일 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한, 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시장치 DM: 표시모듈
DP: 표시패널 ISP: 입력감지층
FCB: 연성회로필름 PSL: 절연층
COL: 도전층 BF: 베이스필름
CT: 커버 테이프 GNL1, GNL2: 제1 및 제2 접지 배선
CL_S1, CL_S2: 센서 연결라인 CL_S3: 패널 연결라인

Claims (20)

  1. 표시패널 및 표시패널 상에 배치된 입력감지층을 포함하는 표시모듈; 및
    상기 표시모듈에 연결된 연성회로필름을 포함하고,
    상기 연성회로필름은,
    베이스필름;
    상기 베이스필름 상에 배치된 접지 배선;
    상기 베이스필름 상에 배치되고, 상기 입력감지층 및 상기 표시패널 중 적어도 하나에 전기적으로 연결된 복수의 연결라인들;
    상기 복수의 연결라인들 상에 배치되고, 상기 복수의 연결라인들 중 적어도 일부에 중첩하는 도전층;
    상기 도전층 상에 배치된 절연층; 및
    상기 절연층 상에 배치되고, 상기 접지 배선에 중첩하는 커버 테이프; 를 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 도전층은 상기 커버 테이프에 중첩하는 표시장치.
  3. 제1 항에 있어서,
    상기 연성회로필름은 상기 입력감지층과 전기적으로 연결되고 상기 베이스필름 상에 배치된 센서 구동칩을 더 포함하는 표시장치.
  4. 제3 항에 있어서,
    상기 연결라인들은 상기 입력감지층 및 상기 센서 구동칩을 연결하는 복수의 센서 연결라인들을 포함하고,
    상기 도전층은 상기 복수의 센서 연결라인들 중 적어도 일부에 중첩하는 표시장치.
  5. 제4 항에 있어서,
    상기 입력감지층은,
    제1 감지 전극;
    상기 제1 감지 전극과 절연되어 상호 커패시터를 형성하는 제2 감지 전극;
    상기 제1 감지 전극에 연결된 제1 감지라인; 및
    상기 제2 감지 전극에 연결된 제2 감지라인을 포함하는 표시장치.
  6. 제5 항에 있어서,
    상기 제1 및 제2 감지라인 각각은 상기 복수의 센서 연결라인들에 전기적으로 연결되는 표시장치.
  7. 제3 항에 있어서,
    상기 도전층에는 상기 접지 배선을 노출시키는 제1 홀이 정의되고,
    상기 절연층에는 상기 접지 배선을 노출시키는 제2 홀이 정의되는 표시장치.
  8. 제7 항에 있어서,
    상기 커버 테이프는 상기 제1 홀 및 제2 홀에 의해 노출된 상기 접지 배선의 일부분에 접촉하는 표시장치.
  9. 제1 항에 있어서,
    상기 연성회로필름은 상기 표시패널과 전기적으로 연결되고 상기 베이스필름 상에 배치된 패널 구동칩을 더 포함하는 표시장치.
  10. 제9 항에 있어서,
    상기 연결라인들은 상기 표시패널 및 상기 패널 구동칩을 연결하는 복수의 구동라인들을 포함하고,
    상기 도전층은 상기 복수의 구동라인들 중 적어도 일부에 중첩하는 표시장치.
  11. 제9 항에 있어서,
    상기 절연층에는 상기 접지 배선을 노출시키는 홀이 정의되고,
    상기 커버 테이프는 상기 홀에 의해서 노출된 상기 접지 배선의 일부에 접촉하는 표시장치.
  12. 제1 항에 있어서,
    상기 표시패널은 발광 소자를 포함하는 발광 소자층; 및 상기 발광 소자층을 커버하는 봉지층을 포함하는 표시장치.
  13. 제12 항에 있어서,
    상기 입력감지층은 상기 봉지층 상에 직접 배치되는 표시장치.
  14. 제1 항에 있어서,
    상기 연성회로필름은 상기 복수의 연결라인들, 상기 도전층, 상기 절연층, 및 상기 커버 테이프 중 이웃하는 어느 2개 사이에 배치된 접착층을 적어도 하나 더 포함하는 표시장치.
  15. 제1 항에 있어서,
    상기 커버 테이프는 도전성 테이프인 표시장치.
  16. 표시패널 및 입력감지층을 포함하는 표시모듈 및 상기 표시모듈에 연결된 연성회로필름을 제공하는 준비 단계; 를 포함하고,
    상기 연성회로필름은,
    베이스필름;
    상기 베이스필름 상에 배치된 접지 배선;
    상기 베이스필름 상에 배치되고 상기 입력감지층 및 상기 표시패널 중 적어도 하나에 전기적으로 연결된 복수의 연결라인들;
    상기 복수의 연결라인들 중 적어도 일부에 중첩하고 상기 복수의 연결라인들 상에 배치된 도전층;
    상기 도전층 상에 배치된 절연층; 및
    상기 절연층 상에 배치된 커버 테이프; 를 포함하고,
    상기 도전층 및 상기 커버 테이프 사이에 형성된 정전 용량을 측정하는 검사 단계; 를 포함하는 표시장치 불량 검출방법.
  17. 제16 항에 있어서,
    상기 도전층의 전면은 상기 커버 테이프에 중첩하는 표시장치 불량 검출방법.
  18. 제16 항에 있어서,
    상기 연성회로필름은 상기 베이스필름 상에 배치된 센서 구동칩 및 패널 구동칩을 더 포함하고,
    상기 복수의 연결라인들은 상기 센서 구동칩과 상기 입력감지층을 연결하거나, 또는 상기 패널 구동칩과 상기 표시패널을 연결하는 표시장치 불량 검출방법.
  19. 제16 항에 있어서,
    상기 검사 단계에서 상기 도전층 및 상기 커버 테이프 사이에 정전 용량이 측정되지 않을 경우 양호로 정의되고, 상기 검사 단계에서 상기 도전층 및 상기 커버 테이프 사이에 정전 용량이 측정될 경우 불량으로 정의되는 판단 단계를 더 포함하는 표시장치 불량 검출방법.
  20. 제19항에 있어서,
    상기 판단 단계에서 불량으로 판단될 경우,
    상기 커버 테이프를 상기 접지 배선에 다시 연결하는 보완 단계를 더 포함하는 표시장치 불량 검출방법.
KR1020210050427A 2021-04-19 2021-04-19 표시장치 및 표시장치 불량 검출방법 KR20220144430A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210050427A KR20220144430A (ko) 2021-04-19 2021-04-19 표시장치 및 표시장치 불량 검출방법
US17/547,186 US20220336784A1 (en) 2021-04-19 2021-12-09 Display device and method of detecting defect of the same
CN202210371000.7A CN115224077A (zh) 2021-04-19 2022-04-11 显示装置以及显示装置缺陷检出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210050427A KR20220144430A (ko) 2021-04-19 2021-04-19 표시장치 및 표시장치 불량 검출방법

Publications (1)

Publication Number Publication Date
KR20220144430A true KR20220144430A (ko) 2022-10-27

Family

ID=83602850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210050427A KR20220144430A (ko) 2021-04-19 2021-04-19 표시장치 및 표시장치 불량 검출방법

Country Status (3)

Country Link
US (1) US20220336784A1 (ko)
KR (1) KR20220144430A (ko)
CN (1) CN115224077A (ko)

Also Published As

Publication number Publication date
US20220336784A1 (en) 2022-10-20
CN115224077A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
KR102594396B1 (ko) 표시장치
EP4177719A1 (en) Display device
KR20190140122A (ko) 터치 센서 및 표시 장치
KR20200044264A (ko) 표시 장치
KR20200128253A (ko) 표시장치
CN113835547A (zh) 触摸显示器件
KR20200061444A (ko) 표시모듈 및 이를 포함하는 표시장치
KR20200060601A (ko) 입력감지유닛 및 이를 포함하는 표시장치
KR20220045584A (ko) 표시장치
KR20210145877A (ko) 표시장치
KR20220144430A (ko) 표시장치 및 표시장치 불량 검출방법
KR20230022336A (ko) 표시 장치
KR20220136547A (ko) 표시 장치
KR20200031001A (ko) 표시장치
KR102453496B1 (ko) 표시모듈
KR20230130195A (ko) 전자 장치
KR20230110407A (ko) 표시 장치 및 표시 장치 검사 방법
KR20220056913A (ko) 표시장치
KR20230026595A (ko) 표시 장치
KR20220140084A (ko) 전자 장치
KR20230174333A (ko) 입력 감지 패널 및 이를 포함한 표시 장치
KR20230167775A (ko) 표시장치
KR20240047022A (ko) 표시장치
KR20230134016A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20220021977A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination