KR20230021196A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20230021196A
KR20230021196A KR1020210102330A KR20210102330A KR20230021196A KR 20230021196 A KR20230021196 A KR 20230021196A KR 1020210102330 A KR1020210102330 A KR 1020210102330A KR 20210102330 A KR20210102330 A KR 20210102330A KR 20230021196 A KR20230021196 A KR 20230021196A
Authority
KR
South Korea
Prior art keywords
layer
light blocking
line
pattern
disposed
Prior art date
Application number
KR1020210102330A
Other languages
English (en)
Inventor
홍정무
고경민
박성균
전상현
전예주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210102330A priority Critical patent/KR20230021196A/ko
Priority to US17/725,900 priority patent/US11822755B2/en
Priority to CN202210911964.6A priority patent/CN115705804A/zh
Priority to CN202221985741.6U priority patent/CN218826053U/zh
Publication of KR20230021196A publication Critical patent/KR20230021196A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전자 장치는 베이스층, 상기 베이스층 위에 배치되며, 복수의 제1 메쉬선들을 포함하는 제1 감지 패턴, 상기 베이스 층 위에 배치되고, 상기 제1 감지 패턴과 이격되며, 복수의 제2 메쉬선들을 포함하는 제2 감지 패턴, 및 상기 복수의 제1 메쉬선들 및 상기 복수의 제2 메쉬선들 위에 배치되며, 복수의 차광 메쉬선들을 포함하는 차광 패턴을 포함하고, 상기 복수의 차광 메쉬선들의 최소 두께는 상기 제1 메쉬선들의 두께 및 상기 제2 메쉬선들의 두께보다 클 수 있다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 외광 반사에 따른 시인성이 개선된 전자 장치에 관한 것이다.
전자 장치는 전기적 신호를 인가 받아 활성화된다. 전자 장치는 영상을 표시하는 표시 장치나 외부로부터 인가되는 터치를 감지하는 터치 스크린을 포함한다. 전자 장치는 전기적 신호에 의해 활성화 되도록 다양한 도전 패턴들을 포함할 수 있다. 도전 패턴들이 활성화된 영역은 정보가 표시되거나 외부로부터 인가되는 터치 등과 같은 외부 입력에 반응한다. 도전 패턴들은 주변 영역에 배치된 신호 라인들을 포함할 수 있다. 이러한 신호 라인들은 입사되는 외부 광에 대한 반사율이 높아 사용자에게 시인될 수 있다.
본 발명은 감지 패턴들의 경계가 외부에서 시인되는 것을 방지할 수 있는 전자 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 전자 장치는 베이스층, 상기 베이스층 위에 배치되며, 복수의 제1 메쉬선들을 포함하는 제1 감지 패턴, 상기 베이스 층 위에 배치되고, 상기 제1 감지 패턴과 이격되며, 복수의 제2 메쉬선들을 포함하는 제2 감지 패턴, 및 상기 복수의 제1 메쉬선들 및 상기 복수의 제2 메쉬선들 위에 배치되며, 복수의 차광 메쉬선들을 포함하는 차광 패턴을 포함하고, 상기 복수의 차광 메쉬선들의 최소 두께는 상기 제1 메쉬선들의 두께 및 상기 제2 메쉬선들의 두께보다 클 수 있다.
상기 복수의 제1 메쉬선들은 제1 교차 방향을 따라 연장하는 제1 라인 및 상기 제1 교차 방향과 교차하는 제2 교차 방향을 따라 연장하는 제1 교차 라인을 포함하고, 상기 복수의 제2 메쉬선들은 상기 제1 교차 방향을 따라 연장하며 상기 제1 라인으로부터 상기 제1 교차 방향으로 이격된 제2 라인 및 상기 제2 교차 방향을 따라 연장하는 제2 교차 라인을 포함하고, 상기 복수의 차광 메쉬선들은 상기 제1 교차 방향을 따라 연장하는 차광 라인 및 상기 제2 교차 방향을 따라 연장하는 교차 차광 라인을 포함하고, 상기 차광 라인은 상기 제1 라인, 상기 제2 라인, 및 상기 제1 라인과 상기 제2 라인 사이의 갭과 모두 중첩할 수 있다.
상기 복수의 차광 메쉬선들 각각의 폭은 상기 복수의 제1 메쉬선들 각각의 폭 이상일 수 있다.
상기 복수의 제1 메쉬선들 각각은 상면 및 상기 상면에 연결된 측면들을 포함하고, 상기 상면은 상기 복수의 차광 메쉬선들 중 하나의 차광 메쉬선과 직접 접촉할 수 있다.
상기 측면들은 상기 하나의 차광 메쉬선에 의해 커버되지 않을 수 있다.
상기 상면 및 상기 상면에 연결된 상기 측면들은 상기 하나의 차광 메쉬선에 의해 커버될 수 있다.
상기 전자 장치는 상기 제1 감지 패턴과 상기 베이스층 사이 및 상기 제2 감지 패턴과 상기 베이스층 사이에 배치된 유기층, 및 상기 베이스층과 상기 유기층 사이에 배치되며 상기 제2 감지 패턴과 전기적으로 연결된 브릿지 패턴을 더 포함할 수 있다.
상기 유기층의 두께는 0.5마이크로미터 이상 4마이크로미터 이하일 수 있다.
상기 제1 감지 패턴에는 복수의 제1 개구들 및 상기 복수의 제1 개구들 각각의 크기보다 큰 제2 개구가 정의되고, 상기 제2 개구는 상기 브릿지 패턴의 일부분과 중첩할 수 있다.
상기 전자 장치는 상기 차광 패턴 위에 배치된 편광 필름, 및 상기 차광 패턴과 상기 편광 필름 사이에 배치된 접착층을 더 포함하고, 상기 접착층은 굴곡진 하부면 및 평탄한 상부면을 포함하고, 상기 차광 패턴은 상기 굴곡진 하부면에 직접 접촉하고, 상기 편광 필름은 상기 평탄한 상부면에 직접 접촉할 수 있다.
상기 전자 장치는 상기 차광 패턴을 커버하며 평탄한 상부면을 제공하는 평탄화층, 상기 평탄화층 위에 배치되며 상기 평탄화층의 상기 상부면에 부착된 접착층, 및 상기 접착층 위에 배치된 편광 필름을 더 포함할 수 있다.
상기 전자 장치는 상기 베이스층 아래에 배치되며, 영상을 표시하는 표시 영역 및 상기 표시 영역과 인접한 비표시 영역을 포함하는 표시층을 더 포함하고, 상기 제1 감지 패턴, 상기 제2 감지 패턴, 및 상기 차광 패턴은 상기 표시 영역과 중첩할 수 있다.
상기 전자 장치는 상기 베이스층 위에 배치되며 상기 제1 감지 패턴과 연결된 제1 트레이스 라인 및 상기 제2 감지 패턴과 연결된 제2 트레이스 라인을 더 포함하고, 상기 차광 패턴은 상기 제1 트레이스 라인 및 상기 제2 트레이스 라인과 각각 중첩하는 제1 차광 라인 및 제2 차광 라인을 더 포함할 수 있다.
상기 제1 트레이스 라인, 상기 제2 트레이스 라인, 상기 제1 차광 라인, 및 상기 제2 차광 라인은 상기 비표시 영역과 중첩할 수 있다.
상기 제1 트레이스 라인의 일부분, 상기 제2 트레이스 라인의 일부분, 상기 제1 차광 라인의 일부분, 및 상기 제2 차광 라인의 일부분은 상기 표시 영역과 중첩할 수 있다.
상기 전자 장치는 상기 표시 영역과 중첩하며 상기 제1 트레이스 라인과 상기 제2 트레이스 라인 사이에 배치된 더미 라인을 더 포함하고, 상기 차광 패턴은 상기 더미 라인과 중첩하는 차광 더미 라인을 더 포함할 수 있다.
상기 복수의 차광 메쉬선들의 최소 두께는 0.5 마이크로미터 내지 4 마이크로미터이고, 상기 제1 메쉬선들의 두께 및 상기 제2 메쉬선들의 두께 각각은 0.2 마이크로미터 내지 0.4 마이크로미터일 수 있다.
상기 제1 감지 패턴을 구성하는 상기 복수의 제1 메쉬선들은 서로 연속적으로 연결되고, 상기 제2 감지 패턴을 구성하는 상기 복수의 제2 메쉬선들은 서로 연속적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 제1 베이스층, 상기 제1 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광 소자층, 상기 발광 소자층 위에 배치된 봉지층을 포함하는 표시층, 상기 봉지층 위에 직접 배치된 제2 베이스층, 상기 제2 베이스층 위에 배치된 복수의 감지 패턴들 및 상기 복수의 감지 패턴들과 중첩하는 차광 패턴을 포함하는 센서층, 및 상기 센서층 위에 배치된 편광 필름을 포함할 수 있다. 상기 차광 패턴은 상기 복수의 감지 패턴들의 상면들과 직접 접촉되며, 상기 차광 패턴의 최소 두께는 상기 복수의 감지 패턴들 각각의 두께보다 두꺼울 수 있다.
상기 전자 장치는 상기 센서층은 복수의 감지 패턴들과 연결된 복수의 트레이스 라인들, 및 상기 복수의 트레이스 라인들과 중첩하는 복수의 차광 라인들을 더 포함할 수 있다.
상기 전자 장치는 상기 센서층과 상기 편광 필름 사이에 배치되며, 굴곡진 하부면 및 평탄한 상부면을 포함하는 평탄화층을 더 포함할 수 있다.
상기 센서층은 상기 제2 베이스층과 상기 복수의 감지 패턴들 사이에 배치된 유기층, 및 상기 제2 베이스층과 상기 유기층 사이에 배치되며 상기 복수의 감지 패턴들 중 적어도 하나의 감지 패턴과 전기적으로 연결된 브릿지 패턴을 더 포함하고, 상기 유기층의 두께는 0.5 마이크로미터 이상 4 마이크로미터 이하일 수 있다.
상술한 바에 따르면, 차광 메쉬선들에 의해 제1 감지 패턴의 제1 메쉬선들, 제2 감지 패턴의 제2 메쉬선들, 및 제1 메쉬선들과 제2 메쉬선들 사이의 갭들이 모두 커버될 수 있다. 이 경우, 제1 메쉬선들과 제2 메쉬선들 사이의 경계가 외부에서 시인되지 않을 수 있다.
차광 메쉬선들에 의해 제1 메쉬선들과 제2 메쉬선들 사이의 경계가 시인되지 않기 때문에, 제1 메쉬선들과 제2 메쉬선들에 커팅부가 제공되지 않을 수 있다. 따라서, 제1 감지 패턴을 구성하는 제1 메쉬선들은 서로 연속적으로 연결되고, 제2 감지 패턴을 구성하는 제2 메쉬선들은 서로 연속적으로 연결될 수 있다. 따라서, 전극들 및 교차 전극들 각각의 저항이 감소될 수 있고, 그에 따라, 센서층의 센싱 성능이 향상될 수 있다.
또한, 전자 장치는 제1 메쉬선들 및 제2 메쉬선들을 커버하는 차광 메쉬선들 및 광학 필름을 모두 포함할 수 있다. 따라서, 광학 필름 및 차광 메쉬선들에 의해 외부로부터 입사된 광의 반사율이 감소될 수 있다. 그 결과, 전자 장치의 블랙 시감이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들을 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시층의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 6a는 도 5에 도시된 AA' 영역을 확대하여 도시한 평면도이다.
도 6b는 도 6a에 도시된 BB' 영역을 확대하여 도시한 평면도이다.
도 7은 도 6b에 도시된 I-I' 라인을 따라 절단된 센서층의 단면도이다.
도 8a는 도 6b에 도시된 II- II' 라인을 따라 절단된 센서층의 단면도이다.
도 8b는 도 6b에 도시된 II- II' 라인을 따라 절단된 센서층의 단면도이다.
도 9는 도 5에 도시된 AA' 영역을 확대하여 도시한 평면도이다.
도 10은 도 9에 도시된 III- III' 라인을 따라 절단된 센서층의 단면도이다.
도 11은 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들을 도시한 단면도이다.
도 12는 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 13a는 도 12에 도시된 VI- VI' 라인을 따라 절단된 센서층의 단면도이다.
도 13b는 도 12에 도시된 VI- VI' 라인을 따라 절단된 센서층의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치(1000)의 사시도이다.
도 1을 참조하면, 전자 장치(1000)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자 장치(1000)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1에서는 전자 장치(1000)가 휴대폰인 것을 예시적으로 도시하였다.
전자 장치(1000)에는 표시 영역(1000A) 및 비표시 영역(1000NA)이 정의될 수 있다. 비표시 영역(1000NA)은 표시 영역(1000A)의 주변 영역일 수 있다. 전자 장치(1000)는 표시 영역(1000A)을 통해 영상을 표시할 수 있다.
전자 장치(1000)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 따라서, 전자 장치(1000)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다. 평면 상에서 보았다는 것은 전자 장치(1000)의 제3 방향(DR3)에서 보았다는 것으로 정의될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 장치(1000)의 개략적인 단면도이다.
도 2를 참조하면, 전자 장치(1000)는 표시층(100), 센서층(200), 광학 필름(300), 및 윈도우(400)를 포함할 수 있다. 본 발명의 일 실시예에서, 상술한 구성들 중 일부는 생략되거나, 다른 구성들이 더 추가될 수 있다. 상기 부재들 사이에는 필요에 따라 접착층이 배치될 수 있다. 상기 접착층은 광학 투명 접착부재(OCA, Optically Clear Adhesive), 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있으나, 특별히 이에 한정되는 것은 아니다. 이하에서 설명되는 접착층들 역시 이와 동일한 물질, 통상의 접착제를 포함할 수 있다.
표시층(100)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시층(100)은 발광형 표시층일 수 있으며, 예를 들어, 표시층(100)은 유기발광 표시층, 무기발광 표시층, 유기-무기발광 표시층, 퀀텀닷 표시층, 마이크로 엘이디 표시층, 또는 나노 엘이디 표시층일 수 있다.
센서층(200)은 표시층(100) 위에 배치될 수 있다. 센서층(200)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
센서층(200)은 연속된 공정을 통해 표시층(100) 위에 형성될 수 있다. 이 경우, 센서층(200)은 표시층(100) 위에 직접 배치된다고 표현될 수 있다. 직접 배치된다는 것은 센서층(200)과 표시층(100) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 센서층(200)과 표시층(100) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다. 또는, 센서층(200)은 표시층(100)과 접착 부재를 통해 서로 결합될 수 있다. 접착 부재는 통상의 접착제 또는 점착제를 포함할 수 있다.
광학 필름(300)은 외부로부터 입사된 광의 반사율을 낮출 수 있다. 광학 필름(300)은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 광학 필름(300)은 편광 필름이라 지칭될 수 있다. 광학 필름(300)은 접착층을 통해 센서층(200)에 부착될 수 있다.
윈도우(400)는 광학 필름(300) 위에 배치될 수 있다. 윈도우(400)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(400)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(400)는 다층 구조 또는 단층 구조를 가질 수 있다. 예를 들어, 윈도우(400)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 전자 장치(1000)의 일부 구성들을 도시한 단면도이다.
도 3을 참조하면, 전자 장치(1000)의 구성들 중, 표시층(100), 센서층(200), 및 광학 필름(300)이 예시적으로 도시되었다.
표시층(100)은 베이스층(110), 회로층(120), 발광 소자층(130), 및 봉지층(140)을 포함할 수 있다.
베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(110)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 다층 또는 단층 구조의 중간층, 상기 중간층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 중간층은 베이스 배리어층이라 지칭될 수 있다. 상기 중간층은 실리콘 옥사이드(SiOx)층 및 상기 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층을 포함할 수 있으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 상기 중간층은실리콘 옥사이드층, 실리콘 나이트라이드층, 실리콘옥시나이트라이드층, 및 아몰퍼스 실리콘층 중 적어도 하나를 포함할 수 있다.
상기 제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 상기 제1 및 제2 합성 수지층들 각각은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 "~~" 계 수지는 "~~" 의 작용기를 포함하는 것을 의미한다.
회로층(120)은 베이스층(110) 위에 배치될 수 있다. 회로층(120)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(110) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이 후, 회로층(120)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.
버퍼층(BFL)은 베이스층(110) 위에 배치될 수 있다. 버퍼층(BFL)은 베이스층(110)으로부터 금속 원자들이나 불순물들이 반도체 패턴으로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(BFL)은 반도체 패턴을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절하여, 반도체 패턴이 균일하게 형성되도록 할 수 있다.
반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 실리콘 반도체를 포함할 수 있다. 예를 들어, 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 예를 들어, 반도체 패턴은 저온 폴리 실리콘을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다. 반도체 패턴은 산화물 반도체를 포함할 수도 있다.
도 3은 버퍼층(BFL) 위에 배치된 반도체 패턴의 일부분을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 제1 영역은 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브 영역(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브 영역일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가회로를 가질 수 있으며, 화소의 등가회로도는 다양한 형태로 변형될 수 있다. 도 3에서는 화소에 포함되는 하나의 트랜지스터(100PC) 및 발광 소자(100PE)를 예시적으로 도시하였다.
트랜지스터(100PC)의 소스 영역(S1), 액티브 영역(A1), 및 드레인 영역(D1)이 반도체 패턴으로부터 형성될 수 있다. 소스 영역(S1) 및 드레인 영역(D1)은 단면 상에서 액티브 영역(A1)으로부터 서로 반대 방향으로 연장될 수 있다. 도 3에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 트랜지스터(100PC)의 드레인 영역(D1)에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(120)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(100PC)의 게이트(G1)는 제1 절연층(10) 위에 배치된다. 게이트(G1)는 금속 패턴의 일부분일 수 있다. 게이트(G1)는 액티브 영역(A1)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(G1)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층 또는 실리콘나이트라이드층일 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있으며, 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층 또는 실리콘나이트라이드층일 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층들(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자(100PE)를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 무기 발광 물질, 유기-무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.
발광 소자(100PE)를 포함하는 발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자(100PE)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(70)은 제6 절연층(60) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
도 3에 도시된 것과 같이, 표시 영역(100A, 도 2 참조)은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.
제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치될 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 순차적으로 적층된 무기층(141), 유기층(142), 및 무기층(143)을 포함할 수 있으나, 봉지층(140)을 구성하는 층들이 이에 제한되는 것은 아니다.
무기층들(141, 143)은 수분 및 산소로부터 발광 소자층(130)을 보호하고, 유기층(142)은 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다. 무기층들(141, 143)은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(142)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다. 유기층(142)의 두께는 4 마이크로미터 내지 12 마이크로미터일 수 있다.
센서층(200)은 베이스층(201), 제1 도전층(202), 감지 절연층(203), 제2 도전층(204), 및 차광 패턴(205)을 포함할 수 있다.
베이스층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스층(201)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스층(201)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(202) 및 제2 도전층(204) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 인듐주석아연산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
센서층(200)은 상호정전용량의 변화를 통해 외부 입력에 대한 정보를 획득하거나, 자기정전용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다. 예를 들어, 센서층(200)은 감지 패턴들 및 브릿지 패턴들을 포함할 수 있다. 감지 패턴들 및 브릿지 패턴들 중 적어도 일부는 제1 도전층(202)에 포함되고, 감지 패턴들 및 브릿지 패턴들 중 적어도 일부는 제2 도전층(204)에 포함될 수 있다. 일 실시예에서, 센서층(200)의 제1 도전층(202) 중 제2 도전층(204) 중 적어도 하나는 생략될 수도 있다. 이 경우, 감지 패턴들은 모두 하나의 도전층에 포함될 수 있다.
감지 절연층(203)은 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 감지 절연층(203)은 유기층으로 지칭될 수 있다.
차광 패턴(205)은 제2 도전층(204) 위에 배치될 수 있다. 외부에서 제1 도전층(202) 또는 제2 도전층(204)에 포함된 패턴들 또는 상기 패턴들의 경계가 시인되는 것을 방지하기 위해 차광 패턴(205)이 제공될 수 있다.
차광 패턴(205)은 블랙의 색상을 가질 수 있다. 차광 패턴(205)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
전자 장치(1000)의 사용 과정에 있어서, 외광이 전자 장치(1000)의 외부로부터 전자 장치(1000)로 입사될 수 있다. 외광이 전자 장치(1000)에 배치되는 구성들에 입사되면서 반사/투과 등의 광학적 작용이 발생할 수 있다.
외광이 패턴들로 입사된 경우와 패턴들이 배치되지 않은 부분에 입사된 경우의 반사 양상은 서로 상이할 수 있다. 예를 들어, 차광 패턴(205)이 존재하지 않는 비교예에 따르면, 외광이 제2 도전층(204)에 입사된 경우, 외광의 대부분은 반사되어 비교적 밝게 사용자에게 시인될 수 있다. 이와 달리, 외광이 제2 도전층(204)이 존재하지 않는 빈 공간에 입사되는 경우, 외광의 반사율은 상대적으로 감소하여 비교적 어둡게 사용자에게 시인될 수 있다. 본 발명의 실시예에 따르면, 제2 도전층(204)은 차광 패턴(205)에 의해 커버될 수 있다. 따라서, 외광이 제2 도전층(204)을 향해 입사되는 경우, 외광은 차광 패턴(205)에 의해 흡수될 수 있다. 따라서, 제2 도전층(204)이 배치된 영역과 배치되지 않은 영역 사이의 반사율의 차이가 감소될 수 있다. 그 결과, 외광 반사에 의해 제2 도전층(204)에 포함된 패턴들이 시인되는 것이 방지될 수 있다.
광학 필름(300)은 센서층(200) 위에 배치될 수 있다. 광학 필름(300)은 전자 장치(1000)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 광학 필름(300)은 접착층(AHL)을 통해 센서층(200)에 결합될 수 있다. 광학 필름(300)은 편광 필름일 수 있다.
접착층(AHL)은 굴곡진 하부면(AHL-B) 및 평탄한 상부면(AHL-U)을 포함할 수 있다. 접착층(AHL)의 하부면(AHL-B)은 센서층(200)의 형상에 대응하여 굴곡진 형상을 가질 수 있다. 광학 필름(300)은 접착층(AHL)의 상부면(AHL-U)에 직접 접촉할 수 있다.
본 발명의 실시예에 따르면, 광학 필름(300), 예를 들어, 편광 필름이 적용된 전자 장치(1000)에 차광 패턴(205)이 제공될 수 있다. 따라서, 접착층(AHL)은 차광 패턴(205)에 직접 접촉될 수 있다. 예를 들어, 접착층(AHL)의 하부면(AHL-B) 중 일부분은 차광 패턴(205)에 직접 접촉하고, 접착층(AHL)의 하부면(AHL-B) 중 다른 일부분은 감지 절연층(203)에 직접 접촉할 수 있다.
본 발명의 실시예에 따르면, 전자 장치(1000)는 광학 필름(300) 및 차광 패턴(205)을 모두 포함할 수 있다. 따라서, 광학 필름(300) 및 차광 패턴(205)에 의해 외부로부터 입사된 광의 반사율이 감소될 수 있다. 그 결과, 전자 장치(1000)의 블랙 시감이 향상될 수 있다. 블랙 시감은 전자 장치(1000)의 화면이 꺼져있을 때의 블랙 표현 정도를 의미할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시층(100)의 평면도이다.
도 4를 참조하면, 표시층(100)에는 표시 영역(100A) 및 표시 영역(100A) 주변의 비표시 영역(100NA)이 정의될 수 있다. 표시 영역(100A)과 비표시 영역(100NA)은 화소(PX)의 배치 유무에 의해 구분될 수 있다. 표시 영역(100A)에 화소(PX)가 배치된다. 비표시 영역(100NA)에 주사 구동부(SDV), 데이터 구동부, 및 발광 구동부(EDV)가 배치될 수 있다. 데이터 구동부는 구동칩(DIC)에 구성된 일부 회로일 수 있다.
표시층(100)은 제1 방향(DR1)을 따라 정의된 제1 패널 영역(AA1), 벤딩 영역(BA), 및 제2 패널 영역(AA2)을 포함할 수 있다. 제2 패널 영역(AA2) 및 벤딩 영역(BA)은 비표시 영역(100NA)의 일부 영역일 수 있다. 벤딩 영역(BA)은 제1 패널 영역(AA1)과 제2 패널 영역(AA2) 사이에 배치된다.
제2 방향(DR2)과 나란한 벤딩 영역(BA)의 폭 및 제2 패널 영역(AA2)의 폭(또는 길이)은 제2 방향(DR2)과 나란한 제1 패널 영역(AA1)의 폭(또는 길이)보다 작을 수 있다. 벤딩축 방향의 길이가 짧은 영역은 좀 더 쉽게 벤딩될 수 있다.
표시층(100)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1-SLm), 복수 개의 데이터 라인들(DL1-DLn), 복수 개의 발광 라인들(EL1-ELm), 제1 및 제2 제어 라인들(CSL1, CSL2), 전원 라인(PL), 및 복수 개의 패드들(PD)을 포함할 수 있다. 여기서, m 및 n은 자연수이다. 화소들(PX)은 주사 라인들(SL1-SLm), 데이터 라인들(DL1-DLn), 및 발광 라인들(EL1-ELm)에 연결될 수 있다.
주사 라인들(SL1-SLm)은 제2 방향(DR2)으로 연장되어 주사 구동부(SDV)에 전기적으로 연결될 수 있다. 데이터 라인들(DL1-DLn)은 제1 방향(DR1)으로 연장되고, 벤딩 영역(BA)을 경유하여 구동칩(DIC)에 전기적으로 연결될 수 있다. 발광 라인들(EL1-ELm)은 제2 방향(DR2)으로 연장되어 발광 구동부(EDV)에 전기적으로 연결될 수 있다.
전원 라인(PL)은 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분을 포함할 수 있다. 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분은 서로 다른 층 상에 배치될 수 있다. 전원 라인(PL) 중 제1 방향(DR1)으로 연장된 부분은 벤딩 영역(BA)을 경유하여 제2 패널 영역(AA2)으로 연장될 수 있다. 전원 라인(PL)은 제1 전압을 화소들(PX)에 제공할 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 패널 영역(AA2)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 패널 영역(AA2)의 하단을 향해 연장될 수 있다.
평면 상에서 봤을 때, 패드들(PD)은 제2 패널 영역(AA2)의 하단에 인접하게 배치될 수 있다. 구동칩(DIC), 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 전기적으로 연결될 수 있다. 연성회로필름(FCB)은 이방성 도전 접착층을 통해 패드들(PD)에 전기적으로 연결될 수 있다.
도 5는 본 발명의 일 실시예에 따른 센서층(200)의 평면도이다.
도 5를 참조하면, 센서층(200)에는 감지 영역(200A) 및 주변 영역(200NA)이 정의될 수 있다. 감지 영역(200A)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 예를 들어, 감지 영역(200A)은 외부 입력을 감지하는 영역일 수 있다. 주변 영역(200NA)은 감지 영역(200A)에 인접하며, 감지 영역(200A)을 에워쌀 수 있다.
센서층(200)은 전극들(210), 교차 전극들(220), 및 트레이스 라인들(230)을 포함할 수 있다. 전극들(210) 및 교차 전극들(220)은 감지 영역(200A)에 배치되고, 트레이스 라인들(230)은 주변 영역(200NA)에 배치될 수 있다. 센서층(200)은 전극들(210)과 교차 전극들(220) 사이의 상호정전용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다.
전극들(210) 각각은 제1 방향(DR1)을 따라 연장되고, 전극들(210)은 제2 방향(DR2)을 따라 배열될 수 있다. 전극들(210)은 제1 감지 패턴들(211) 및 연결 부분(212)을 포함할 수 있다. 연결 부분(212)은 서로 인접한 2 개의 제1 감지 패턴들(211)에 인접할 수 있다. 하나의 전극(210)을 구성하는 제1 감지 패턴들(211)과 연결 부분(212)은 서로 연결된 일체의 형상을 가질 수 있다. 따라서, 제1 감지 패턴들(211)은 패턴 부분들(211)로 지칭될 수도 있다.
교차 전극들(220) 각각은 제2 방향(DR2)을 따라 연장되고, 교차 전극들(220)은 제1 방향(DR1)을 따라 연장될 수 있다. 교차 전극들(220)은 제2 감지 패턴들(221) 및 브릿지 패턴들(222)을 포함할 수 있다. 브릿지 패턴들(222)은 서로 인접한 2 개의 제2 감지 패턴들(221)을 전기적으로 연결할 수 있다. 서로 인접한 2 개의 제2 감지 패턴들(221)은 2 개의 브릿지 패턴들(222)에 의해 서로 연결될 수 있으나, 이에 제한되는 것은 아니다. 연결 부분(212)은 2 개의 브릿지 패턴들(222)과 절연 교차될 수 있다.
제1 감지 패턴들(211), 연결 부분(212), 및 제2 감지 패턴들(221)은 서로 동일한 층 상에 배치될 수 있고, 브릿지 패턴들(222)은 제1 감지 패턴들(211), 연결 부분(212), 및 제2 감지 패턴들(221)과 상이한 층 상에 배치될 수 있다. 예를 들어, 제1 감지 패턴들(211), 연결 부분(212), 및 제2 감지 패턴들(221)은 제2 도전층(204, 도 3 참조)에 포함될 수 있고, 브릿지 패턴들(222)은 제1 도전층(202, 도 3 참조)에 포함될 수 있으며, 이 구조는 바텀 브릿지 구조라 지칭될 수 있다. 하지만, 본 발명이 특별히 이에 제한되는 것은 아니다. 예를 들어, 제1 감지 패턴들(211), 연결 부분(212), 및 제2 감지 패턴들(221)은 제1 도전층(202, 도 3 참조)에 포함될 수 있고, 브릿지 패턴들(222)은 제2 도전층(204, 도 3 참조)에 포함될 수 있으며, 이 구조는 탑 브릿지 구조라 지칭될 수 있다.
도 5에 도시된 전극들(210) 및 교차 전극들(220)의 형상 및 배열 관계는 일 예로 도시된 것일 뿐, 센서층(200)을를 구성하는 전극들(210) 및 교차 전극들(220)의 형상 및 배열 관계가 도 5에 도시된 것에 제한되는 것은 아니다.
도 6a는 도 5에 도시된 AA' 영역을 확대하여 도시한 평면도이다. 도 6b는 도 6a에 도시된 BB' 영역을 확대하여 도시한 평면도이다.
도 5, 도 6a, 및 도 6b를 참조하면, 제1 감지 패턴(211) 및 제2 감지 패턴(221) 각각은 메쉬(또는 격자, 그물) 구조를 가질 수 있다. 센서층(200)은 표시층(100, 도 3 참조) 위에 직접 배치될 수 있다. 이 경우, 센서층(200)과 표시층(100, 도 3 참조)의 제2 전극(CE, 도 3 참조) 사이의 간격이 감소될 수 있다. 본 발명에 따르면, 제1 감지 패턴(211) 및 제2 감지 패턴(221) 각각이 메쉬 구조를 갖기 때문에, 전극들(210)과 제2 전극(CE, 도 3 참조) 사이의 기생 용량에 의한 베이스 커패시턴스 및 교차 전극들(220)과 제2 전극(CE, 도 3 참조) 사이의 기생 용량에 의한 베이스 커패시턴스가 제1 감지 패턴(211) 및 제2 감지 패턴(221)이 개구가 없는 전극 형상을 갖는 경우보다 감소될 수 있다. 따라서, 제1 감지 패턴(211) 및 제2 감지 패턴(221) 각각이 메쉬 구조를 가짐에 따라, 센서층(200)의 터치 감도가 향상될 수 있다.
제1 감지 패턴(211)은 제1 메쉬선들(MSL1)을 포함할 수 있다. 제1 메쉬선들(MSL1)은 제1 라인들(L1) 및 제1 교차 라인들(LC1)을 포함할 수 있다. 제1 라인들(L1) 각각은 제1 교차 방향(DRC1)을 따라 연장하며, 제2 교차 방향(DRC2)을 따라 이격되어 배열될 수 있다. 제1 교차 라인들(LC1) 각각은 제2 교차 방향(DRC2)을 따라 연장하며, 제1 교차 방향(DRC1)을 따라 이격되어 배열될 수 있다.
제2 감지 패턴(221)은 제2 메쉬선들(MSL2)을 포함할 수 있다. 제2 메쉬선들(MSL2)은 제2 라인들(L2) 및 제2 교차 라인들(LC2)을 포함할 수 있다. 제2 라인들(L2) 각각은 제1 교차 방향(DRC1)을 따라 연장하며, 제2 교차 방향(DRC2)을 따라 이격되어 배열될 수 있다. 제2 교차 라인들(LC2) 각각은 제2 교차 방향(DRC2)을 따라 연장하며, 제1 교차 방향(DRC1)을 따라 이격되어 배열될 수 있다.
브릿지 패턴(222)은 제2 감지 패턴들(221)에 전기적으로 연결될 수 있다. 브릿지 패턴(222)은 제2 감지 패턴들(221)과 상이한 층 상에 배치될 수 있고, 브릿지 패턴(222)은 컨택홀(T-CNT)을 통해 제2 감지 패턴들(221)에 전기적으로 연결될 수 있다.
제1 감지 패턴(211)에는 제1 개구(SOP1) 및 제2 개구(SOP2)가 정의될 수 있다. 제2 개구(SOP2)의 사이즈는 제1 개구(SOP1)의 사이즈보다 클 수 있다. 제2 개구(SOP2)는 브릿지 패턴(222)의 일부분과 중첩할 수 있다. 따라서, 서로 다른 층 상에 배치된 브릿지 패턴(222)과 제1 감지 패턴(211)이 서로 접촉될 가능성이 감소될 수 있다.
도 6a 및 도 6b를 참조하면, 차광 패턴(205, 도 3 참조)은 복수의 차광 메쉬선들(BML)을 포함할 수 있다. 차광 메쉬선들(BML)은 제1 메쉬선들(MSL1) 및 제2 메쉬선들(MSL2)과 중첩할 수 있다.
복수의 차광 메쉬선들(BML)은 차광 라인들(BL1) 및 교차 차광 라인들(BL2)을 포함할 수 있다. 차광 라인들(BL1) 각각은 제1 교차 방향(DRC1)을 따라 연장하며, 제2 교차 방향(DRC2)을 따라 이격되어 배열될 수 있다. 교차 차광 라인들(BL2) 각각은 제2 교차 방향(DRC2)을 따라 연장하며, 제1 교차 방향(DRC1)을 따라 이격되어 배열될 수 있다.
하나의 차광 라인(BL1)은 제1 라인(L1), 제2 라인(L2), 및 제1 라인(L1)과 제2 라인(L2) 사이의 갭(GP1)과 모두 중첩할 수 있다. 하나의 교차 차광 라인(BL2)은 제1 교차 라인(LC1), 제2 교차 라인(LC2), 및 제1 교차 라인(LC1)과 제2 교차 라인(LC2) 사이의 갭(GP2)과 모두 중첩할 수 있다.
본 발명의 실시예에 따르면, 차광 메쉬선들(BML)에 의해 제1 메쉬선들(MSL1), 제2 메쉬선들(MSL2), 및 제1 메쉬선들(MSL1)과 제2 메쉬선들(MSL2) 사이의 갭들(GP1, GP2)이 모두 커버될 수 있다. 이 경우, 제1 메쉬선들(MSL1)과 제2 메쉬선들(MSL2) 사이의 경계가 외부에서 시인되지 않을 수 있다.
차광 메쉬선들(BML)에 의해 제1 메쉬선들(MSL1)과 제2 메쉬선들(MSL2) 사이의 경계가 시인되지 않기 때문에, 제1 메쉬선들(MSL1)과 제2 메쉬선들(MSL2)에 커팅부가 제공되지 않을 수 있다. 따라서, 제1 감지 패턴(211)을 구성하는 제1 메쉬선들(MSL1)은 서로 연속적으로 연결되고, 제2 감지 패턴(221)을 구성하는 제2 메쉬선들(MSL2)은 서로 연속적으로 연결될 수 있다. 따라서, 전극들(210) 및 교차 전극들(220) 각각의 저항이 감소될 수 있고, 그에 따라, 센서층(200)의 센싱 성능이 향상될 수 있다.
제1 메쉬선들(MSL1)은 서로 연속적으로 연결되고, 제2 메쉬선들(MSL2)은 서로 연속적으로 연결된다는 것은, 제1 감지 패턴(211) 및 제2 감지 패턴(221) 각각이 단선부가 없는 풀 메쉬(full mesh) 구조를 갖는다고 표현될 수 있다.
도 7은 도 6b에 도시된 I-I' 라인을 따라 절단된 센서층의 단면도이다.
도 6a, 도 6b, 및 도 7을 참조하면, 제1 라인(L1)과 제2 라인(L2) 사이에는 갭(GP1)이 존재하고, 제1 라인(L1), 제2 라인(L2), 및 갭(GP1)은 차광 라인(BL1)에 의해 커버될 수 있다.
차광 메쉬선들(BML)의 두께는 제1 메쉬선들(MSL1)의 두께 및 제2 메쉬선들(MSL2)의 두께보다 클 수 있다. 도 7에는 차광 라인(BL1)의 두께(BTK) 및 제2 라인(L2)의 두께(MTK)가 대표로 도시되었다. 차광 라인(BL1)의 두께(BTK)는 차광 메쉬선들(BML)의 두께와 동일할 수 있고, 제2 라인(L2)의 두께(MTK)는 제1 메쉬선들(MSL1)의 두께 및 제2 메쉬선들(MSL2)의 두께 각각과 동일할 수 있다.
제2 라인(L2)의 두께(MTK)는 0.2마이크로미터 내지 0.4마이크로미터일 수 있고, 차광 라인(BL1)의 두께(BTK)는 0.5 마이크로미터 내지 4 마이크로미터일 수 있다. 차광 라인(BL1)의 두께(BTK)는 제2 라인(L2)의 상면에서 차광 라인(BL1)의 상면까지의 거리로 정의될 수 있다. 차광 라인(BL1)의 두께(BTK)는 차광 라인(BL1)의 최소 두께일 수 있다. 차광 라인(BL1)의 두께(BTK)가 제2 라인(L2)의 두께(MTK)보다 두꺼움에 따라, 제2 라인(L2)은 차광 라인(BL1)에 의해 안정적으로 커버될 수 있다.
도 8a는 도 6b에 도시된 II- II' 라인을 따라 절단된 센서층(200)의 단면도이다.
도 6a, 도 6b, 및 도 8a를 참조하면, 제1 메쉬선들(MSL1) 및 제2 메쉬선들(MSL2) 각각은 상면 및 상면에 연결된 측면들을 포함할 수 있다. 도 8a에서는 제2 라인(L2)의 상면(MUS) 및 측면들(MSS1, MSS2)을 대표로 도시하였다.
차광 메쉬선들(BML) 각각의 폭은 제1 메쉬선들(MSL1) 및 제2 메쉬선들(MSL2) 각각의 폭보다 클 수 있다. 예를 들어, 차광 라인(BL1)의 폭(BWT)은 제2 라인(L2)의 폭(MWT)보다 클 수 있다. 따라서, 제2 라인(L2)은 차광 라인(BL1)에 의해 완전히 커버될 수 있다. 즉, 제2 라인(L2)의 상면(MUS) 및 측면들(MSS1, MSS2)은 차광 라인(BL1)과 접촉되며, 차광 라인(BL1)에 의해 커버될 수 있다. 예를 들어, 차광 라인(BL1)의 폭(BWT)은 3마이크로미터 내지 20마이크로미터일 수 있다. 제2 라인(L2)의 폭(MWT)은 차광 라인(BL1)의 폭(BWT)보다 작을 수 있다.
도 8b는 도 6b에 도시된 II- II' 라인을 따라 절단된 센서층(200-1)의 단면도이다.
도 6a, 도 6b, 및 도 8b를 참조하면, 차광 메쉬선들(BML) 각각의 폭은 제1 메쉬선들(MSL1) 및 제2 메쉬선들(MSL2) 각각의 폭과 동일할 수 있다. 예를 들어, 차광 라인(BL1-a)의 폭(BWT-a)은 제2 라인(L2)의 폭(MWT)과 동일할 수 있다.
제2 라인(L2)의 상면(MUS)은 차광 라인(BL1-a)과 접촉되며, 차광 라인(BL1-a)에 의해 커버될 수 있다. 제2 라인(L2)의 측면들(MSS1a, MSS2a)은 차광 라인(BL1-a)에 의해 커버되지 않을 수 있다. 이 경우, 제2 라인(L2)의 측면들(MSS1a, MSS2a)은 접착층(AHL, 도 3 참조)과 직접 접촉되거나, 평탄화층(206, 도 11 참조)과 직접 접촉될 수 있다.
도 9는 도 5에 도시된 AA' 영역을 확대하여 도시한 평면도이다. 도 10은 도 9에 도시된 III- III' 라인을 따라 절단된 센서층(200-2)의 단면도이다.
도 5, 도 9, 및 도 10을 참조하면, 제1 감지 패턴(211)에는 제2 개구(SOP2, 도 6a 참조)가 제공되지 않을 수 있다. 즉, 제1 감지 패턴(211)에는 실질적으로 크기가 동일한 제1 개구(SOP1) 만이 정의될 수 있다. 제1 감지 패턴(211)은 브릿지 패턴(222)과 중첩하는 부분에서도 서로 연속적으로 연결된 풀 메쉬 형상을 가질 수 있다.
제1 감지 패턴(211)과 브릿지 패턴(222) 사이에는 감지 절연층(203)이 배치된다. 감지 절연층(203)은 유기막을 포함할 수 있다. 이 경우, 감지 절연층(203)의 두께(OTK)는 0.5 마이크로미터 이상, 4 마이크로미터 이하일 수 있다. 이 경우, 브릿지 패턴(222)과 제1 감지 패턴(211) 사이의 간격이 유기물을 포함하는 감지 절연층(203)에 의해 소정 간격 이상으로 확보됨에 따라, 브릿지 패턴(222)과 제1 감지 패턴(211)이 서로 접촉될 가능성이 감소될 수 있다.
도 11은 본 발명의 일 실시예에 따른 전자 장치(1000-1)의 일부 구성들을 도시한 단면도이다.
도 11을 참조하면, 센서층(200-3)은 베이스층(201), 제1 도전층(202), 감지 절연층(203), 제2 도전층(204), 차광 패턴(205), 및 평탄화층(206)을 포함할 수 있다.
평탄화층(206)은 굴곡진 하부면(206-B) 및 평탄한 상부면(206-U)을 포함할 수 있다. 평탄화층(206)의 하부면(206-B)은 차광 패턴(205)의 형상에 대응하여 굴곡진 형상을 가질 수 있다. 평탄화층(206)은 차광 패턴(205)에 직접 접촉될 수 있다. 예를 들어, 평탄화층(206)의 하부면(206-B) 중 일부분은 차광 패턴(205)에 직접 접촉하고, 평탄화층(206)의 하부면(206-B) 중 다른 일부분은 감지 절연층(203)에 직접 접촉할 수 있다. 접착층(AHL)은 평탄화층(206)의 상부면(206-U)에 직접 접촉할 수 있다.
도 12는 본 발명의 일 실시예에 따른 센서층(200-4)의 평면도이다.
도 12를 참조하면, 센서층(200-4)에는 감지 영역(200A-1) 및 주변 영역(200NA-1)이 정의될 수 있다. 감지 영역(200A-1)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 주변 영역(200NA-1)은 감지 영역(200A-1)에 인접하며, 감지 영역(200A-1)을 에워쌀 수 있다.
도 12에는 표시층(100, 도 11 참조)의 표시 영역(100A)이 도시되었다. 감지 영역(200A-1)의 면적은 표시 영역(100A)의 면적보다 작을 수 있다. 따라서, 표시 영역(100A) 중 일부분은 감지 영역(200A-1)과 중첩하고, 표시 영역(100A) 중 다른 일부분은 주변 영역(200NA-1)과 중첩할 수 있다. 주변 영역(200NA-1)은 표시 영역(100A)과 중첩하는 제1 주변 영역(200NAa) 및 표시 영역(100A)과 비중첩하는 제2 주변 영역(200NAb)을 포함할 수 있다.
센서층(200-4)은 전극들(210-1, 210-2), 및 트레이스 라인들(230-1, 230-2)을 포함할 수 있다. 센서층(200)은 자기정전용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다.
전극들(210-1, 210-2)은 제1 감지 패턴(210-1) 및 제1 감지 패턴(210-1)과 전기적으로 분리된 제2 감지 패턴(210-2)을 포함하고, 트레이스 라인들(230-1, 230-2)은 제1 감지 패턴(210-1)과 연결된 제1 트레이스 라인(230-1) 및 제2 감지 패턴(210-2)과 연결된 제2 트레이스 라인(230-2)을 포함할 수 있다.
제1 및 제2 트레이스 라인들(230-1, 230-2)은 감지 영역(200A-1)으로부터 주변 영역(200NA-1)을 향해 연장될 수 있다. 따라서, 제1 및 제2 트레이스 라인들(230-1, 230-2)은 표시 영역(100A) 및 비표시 영역(100NA)과 중첩할 수 있다.
센서층(200-4)은 제1 주변 영역(200NAa)에 배치된 더미 라인들(DML)을 더 포함할 수 있다. 더미 라인들(DML)은 제1 및 제2 트레이스 라인들(230-1, 230-2)이 배치되지 않은 영역 상에 배치될 수 있다. 따라서, 표시 영역(100A)에서 제1 및 제2 트레이스 라인들(230-1, 230-2)이 배치된 영역과 제1 및 제2 트레이스 라인들(230-1, 230-2)이 배치되지 않은 영역 사이의 반사율의 차이가 감소될 수 있다.
도 13a는 도 12에 도시된 VI- VI' 라인을 따라 절단된 센서층(200-4)의 단면도이다.
도 12 및 도 13a를 참조하면, 제1 및 제2 트레이스 라인들(230-1, 230-2) 및 더미 라인(DML)은 동일한 층 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트레이스 라인들(230-1, 230-2) 및 더미 라인(DML)은 감지 절연층(203a) 위에 배치될 수 있다. 감지 절연층(203a)은 베이스층(201) 위에 배치될 수 있다. 감지 절연층(203a)과 베이스층(201) 사이에는 도전층이 배치되지 않을 수 있다.
차광 패턴(205-1)은 제1 감지 패턴(210-1)과 제2 감지 패턴(210-2) 위에 배치된 차광 메쉬선들, 제1 차광 라인(BML-L1), 제2 차광 라인(BML-L2), 및 차광 더미 라인(BML-D)을 포함할 수 있다.
제1 차광 라인(BML-L1)은 제1 트레이스 라인(230-1)과 중첩하며, 제1 트레이스 라인(230-1)을 커버할 수 있다. 제2 차광 라인(BML-L2)은 제2 트레이스 라인(230-2)과 중첩하며, 제2 트레이스 라인(230-2)을 커버할 수 있다. 차광 더미 라인(BML-D)은 더미 라인(DML)과 중첩하며, 더미 라인(DML)을 커버할 수 있다.
본 발명의 실시예에 따르면, 제1 감지 패턴(210-1), 제2 감지 패턴(210-2), 제1 및 제2 트레이스 라인들(230-1, 230-2), 및 더미 라인(DML)은 차광 패턴(205-1)에 의해 커버될 수 있다. 따라서, 외광은 차광 패턴(205-1)에 의해 흡수될 수 있다. 따라서, 제1 및 제2 트레이스 라인들(230-1, 230-2)이 외부에서 시인되는 것이 방지될 수 있다. 본 발명의 일 실시예에서, 더미 라인(DML) 및 차광 더미 라인(BML-D)은 생략될 수 도 있다.
도 13b는 도 12에 도시된 VI- VI' 라인을 따라 절단된 센서층(200-5)의 단면도이다.
도 12 및 도 13b를 참조하면, 제1 및 제2 트레이스 라인들(230-1, 230-2) 및 더미 라인(DML)은 동일한 층 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트레이스 라인들(230-1, 230-2) 및 더미 라인(DML)은 베이스층(201) 위에 배치될 수 있다. 도 12에 도시된 센서층(200-4)은 하나의 도전층으로 구현될 수 있다. 따라서, 앞서 도 13a에서 설명된 감지 절연층(203a)이 생략될 수도 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
1000: 전자 장치 100: 표시층
200: 센서층 300: 광학 필름
400: 윈도우 211: 제1 감지 패턴
221: 제2 감지 패턴 205: 차광 패턴
MSL1: 제1 메쉬선들 MSL2: 제2 메쉬선들
BML: 차광 메쉬선들

Claims (22)

  1. 베이스층;
    상기 베이스층 위에 배치되며, 복수의 제1 메쉬선들을 포함하는 제1 감지 패턴;
    상기 베이스 층 위에 배치되고, 상기 제1 감지 패턴과 이격되며, 복수의 제2 메쉬선들을 포함하는 제2 감지 패턴; 및
    상기 복수의 제1 메쉬선들 및 상기 복수의 제2 메쉬선들 위에 배치되며, 복수의 차광 메쉬선들을 포함하는 차광 패턴을 포함하고,
    상기 복수의 차광 메쉬선들의 최소 두께는 상기 제1 메쉬선들의 두께 및 상기 제2 메쉬선들의 두께보다 큰 전자 장치.
  2. 제1 항에 있어서,
    상기 복수의 제1 메쉬선들은 제1 교차 방향을 따라 연장하는 제1 라인 및 상기 제1 교차 방향과 교차하는 제2 교차 방향을 따라 연장하는 제1 교차 라인을 포함하고,
    상기 복수의 제2 메쉬선들은 상기 제1 교차 방향을 따라 연장하며 상기 제1 라인으로부터 상기 제1 교차 방향으로 이격된 제2 라인 및 상기 제2 교차 방향을 따라 연장하는 제2 교차 라인을 포함하고,
    상기 복수의 차광 메쉬선들은 상기 제1 교차 방향을 따라 연장하는 차광 라인 및 상기 제2 교차 방향을 따라 연장하는 교차 차광 라인을 포함하고,
    상기 차광 라인은 상기 제1 라인, 상기 제2 라인, 및 상기 제1 라인과 상기 제2 라인 사이의 갭과 모두 중첩하는 전자 장치.
  3. 제1 항에 있어서,
    상기 복수의 차광 메쉬선들 각각의 폭은 상기 복수의 제1 메쉬선들 각각의 폭 이상인 전자 장치.
  4. 제1 항에 있어서,
    상기 복수의 제1 메쉬선들 각각은 상면 및 상기 상면에 연결된 측면들을 포함하고, 상기 상면은 상기 복수의 차광 메쉬선들 중 하나의 차광 메쉬선과 직접 접촉하는 전자 장치.
  5. 제4 항에 있어서,
    상기 측면들은 상기 하나의 차광 메쉬선에 의해 커버되지 않는 전자 장치.
  6. 제4 항에 있어서,
    상기 상면 및 상기 상면에 연결된 상기 측면들은 상기 하나의 차광 메쉬선에 의해 커버된 전자 장치.
  7. 제1 항에 있어서,
    상기 제1 감지 패턴과 상기 베이스층 사이 및 상기 제2 감지 패턴과 상기 베이스층 사이에 배치된 유기층; 및
    상기 베이스층과 상기 유기층 사이에 배치되며 상기 제2 감지 패턴과 전기적으로 연결된 브릿지 패턴을 더 포함하는 전자 장치.
  8. 제7 항에 있어서,
    상기 유기층의 두께는 0.5마이크로미터 이상 4마이크로미터 이하인 전자 장치.
  9. 제7 항에 있어서,
    상기 제1 감지 패턴에는 복수의 제1 개구들 및 상기 복수의 제1 개구들 각각의 크기보다 큰 제2 개구가 정의되고, 상기 제2 개구는 상기 브릿지 패턴의 일부분과 중첩하는 전자 장치.
  10. 제1 항에 있어서,
    상기 차광 패턴 위에 배치된 편광 필름; 및
    상기 차광 패턴과 상기 편광 필름 사이에 배치된 접착층을 더 포함하고,
    상기 접착층은 굴곡진 하부면 및 평탄한 상부면을 포함하고, 상기 차광 패턴은 상기 굴곡진 하부면에 직접 접촉하고, 상기 편광 필름은 상기 평탄한 상부면에 직접 접촉하는 전자 장치.
  11. 제1 항에 있어서,
    상기 차광 패턴을 커버하며 평탄한 상부면을 제공하는 평탄화층;
    상기 평탄화층 위에 배치되며 상기 평탄화층의 상기 상부면에 부착된 접착층; 및
    상기 접착층 위에 배치된 편광 필름을 더 포함하는 전자 장치.
  12. 제1 항에 있어서,
    상기 베이스층 아래에 배치되며, 영상을 표시하는 표시 영역 및 상기 표시 영역과 인접한 비표시 영역을 포함하는 표시층을 더 포함하고,
    상기 제1 감지 패턴, 상기 제2 감지 패턴, 및 상기 차광 패턴은 상기 표시 영역과 중첩하는 전자 장치.
  13. 제12 항에 있어서,
    상기 베이스층 위에 배치되며 상기 제1 감지 패턴과 연결된 제1 트레이스 라인 및 상기 제2 감지 패턴과 연결된 제2 트레이스 라인을 더 포함하고,
    상기 차광 패턴은 상기 제1 트레이스 라인 및 상기 제2 트레이스 라인과 각각 중첩하는 제1 차광 라인 및 제2 차광 라인을 더 포함하는 전자 장치.
  14. 제13 항에 있어서,
    상기 제1 트레이스 라인, 상기 제2 트레이스 라인, 상기 제1 차광 라인, 및 상기 제2 차광 라인은 상기 비표시 영역과 중첩하는 전자 장치.
  15. 제13 항에 있어서,
    상기 제1 트레이스 라인의 일부분, 상기 제2 트레이스 라인의 일부분, 상기 제1 차광 라인의 일부분, 및 상기 제2 차광 라인의 일부분은 상기 표시 영역과 중첩하는 전자 장치.
  16. 제15 항에 있어서,
    상기 표시 영역과 중첩하며 상기 제1 트레이스 라인과 상기 제2 트레이스 라인 사이에 배치된 더미 라인을 더 포함하고,
    상기 차광 패턴은 상기 더미 라인과 중첩하는 차광 더미 라인을 더 포함하는 전자 장치.
  17. 제1 항에 있어서,
    상기 복수의 차광 메쉬선들의 최소 두께는 0.5 마이크로미터 내지 4 마이크로미터이고, 상기 제1 메쉬선들의 두께 및 상기 제2 메쉬선들의 두께 각각은 0.2 마이크로미터 내지 0.4 마이크로미터인 전자 장치.
  18. 제1 항에 있어서,
    상기 제1 감지 패턴을 구성하는 상기 복수의 제1 메쉬선들은 서로 연속적으로 연결되고, 상기 제2 감지 패턴을 구성하는 상기 복수의 제2 메쉬선들은 서로 연속적으로 연결된 전자 장치.
  19. 제1 베이스층, 상기 제1 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광 소자층, 상기 발광 소자층 위에 배치된 봉지층을 포함하는 표시층;
    상기 봉지층 위에 직접 배치된 제2 베이스층, 상기 제2 베이스층 위에 배치된 복수의 감지 패턴들 및 상기 복수의 감지 패턴들과 중첩하는 차광 패턴을 포함하는 센서층; 및
    상기 센서층 위에 배치된 편광 필름을 포함하고,
    상기 차광 패턴은 상기 복수의 감지 패턴들의 상면들과 직접 접촉되며, 상기 차광 패턴의 최소 두께는 상기 복수의 감지 패턴들 각각의 두께보다 두꺼운 전자 장치.
  20. 제19 항에 있어서,
    상기 센서층은 복수의 감지 패턴들과 연결된 복수의 트레이스 라인들; 및
    상기 복수의 트레이스 라인들과 중첩하는 복수의 차광 라인들을 더 포함하는 전자 장치.
  21. 제19 항에 있어서,
    상기 센서층과 상기 편광 필름 사이에 배치되며, 굴곡진 하부면 및 평탄한 상부면을 포함하는 평탄화층을 더 포함하는 전자 장치.
  22. 제19 항에 있어서,
    상기 센서층은 상기 제2 베이스층과 상기 복수의 감지 패턴들 사이에 배치된 유기층, 및 상기 제2 베이스층과 상기 유기층 사이에 배치되며 상기 복수의 감지 패턴들 중 적어도 하나의 감지 패턴과 전기적으로 연결된 브릿지 패턴을 더 포함하고, 상기 유기층의 두께는 0.5 마이크로미터 이상 4 마이크로미터 이하인 전자 장치.
KR1020210102330A 2021-08-04 2021-08-04 전자 장치 KR20230021196A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210102330A KR20230021196A (ko) 2021-08-04 2021-08-04 전자 장치
US17/725,900 US11822755B2 (en) 2021-08-04 2022-04-21 Electronic device comprising sensing pattern
CN202210911964.6A CN115705804A (zh) 2021-08-04 2022-07-29 电子装置
CN202221985741.6U CN218826053U (zh) 2021-08-04 2022-07-29 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210102330A KR20230021196A (ko) 2021-08-04 2021-08-04 전자 장치

Publications (1)

Publication Number Publication Date
KR20230021196A true KR20230021196A (ko) 2023-02-14

Family

ID=85153628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210102330A KR20230021196A (ko) 2021-08-04 2021-08-04 전자 장치

Country Status (3)

Country Link
US (1) US11822755B2 (ko)
KR (1) KR20230021196A (ko)
CN (2) CN115705804A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101957491B1 (ko) 2012-09-19 2019-03-12 엘지디스플레이 주식회사 메쉬형 터치 센서를 구비하는 표시장치
KR102195966B1 (ko) 2014-03-28 2020-12-28 엘지디스플레이 주식회사 터치 감지 디스플레이 장치 및 이의 제조 방법
KR20160044414A (ko) 2014-10-15 2016-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 전자 기기
KR101752314B1 (ko) 2015-11-20 2017-06-30 인천대학교 산학협력단 블록 기반 디지털 영상 처리 방법
KR102561120B1 (ko) 2016-09-23 2023-07-28 엘지디스플레이 주식회사 터치스크린 내장형 유기발광표시패널 및 유기발광표시장치
KR102618348B1 (ko) 2018-08-08 2023-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
CN109343735B (zh) * 2018-09-18 2022-08-09 京东方科技集团股份有限公司 一种触控显示基板及其制备方法、触控显示装置
KR20200103220A (ko) 2019-02-22 2020-09-02 삼성디스플레이 주식회사 전자 장치
KR102037851B1 (ko) 2019-06-11 2019-10-29 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210083005A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 터치 디스플레이 패널

Also Published As

Publication number Publication date
CN115705804A (zh) 2023-02-17
CN218826053U (zh) 2023-04-07
US20230041492A1 (en) 2023-02-09
US11822755B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
US11416094B2 (en) Touch sensor and display device having the same
KR102351618B1 (ko) 표시장치
KR102606941B1 (ko) 표시장치
KR102594396B1 (ko) 표시장치
EP3751338B1 (en) Display device
US11625119B2 (en) Display device including an input sensor having a corner area
KR20210145028A (ko) 표시 장치
US11653523B2 (en) Display device
KR102636503B1 (ko) 표시모듈
KR20220008997A (ko) 전자장치
KR20210099246A (ko) 표시 장치
KR20210070457A (ko) 입력 감지 유닛 및 이를 포함한 표시장치
US11943990B2 (en) Display device
KR20230021196A (ko) 전자 장치
US12004404B2 (en) Electronic apparatus
KR20220120737A (ko) 표시장치
KR20230167775A (ko) 표시장치
KR20230070108A (ko) 표시장치
KR20220089741A (ko) 전자 장치
KR20230134016A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20240099538A (ko) 표시 장치
KR20230108771A (ko) 전자 장치
KR20240080912A (ko) 표시장치
KR20220120739A (ko) 표시 장치
KR20240015228A (ko) 표시장치