KR20220120739A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220120739A
KR20220120739A KR1020210023175A KR20210023175A KR20220120739A KR 20220120739 A KR20220120739 A KR 20220120739A KR 1020210023175 A KR1020210023175 A KR 1020210023175A KR 20210023175 A KR20210023175 A KR 20210023175A KR 20220120739 A KR20220120739 A KR 20220120739A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
sub
disposed
conductive
Prior art date
Application number
KR1020210023175A
Other languages
English (en)
Inventor
백경민
신현억
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210023175A priority Critical patent/KR20220120739A/ko
Priority to US17/553,036 priority patent/US11983366B2/en
Priority to EP22157821.4A priority patent/EP4047462A1/en
Priority to CN202220357604.1U priority patent/CN218277722U/zh
Priority to CN202210162128.2A priority patent/CN114975532A/zh
Publication of KR20220120739A publication Critical patent/KR20220120739A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G06F3/041662—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using alternate mutual and self-capacitive scanning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/025—Other inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

표시 장치는 광을 발생하는 발광 소자를 포함하는 표시 패널 및 상기 표시 패널 상에 배치된 입력 감지층을 포함한다. 상기 입력 감지층은 상기 표시 패널 상에 배치되는 감지 절연층, 및 상기 감지 절연층 상에 배치된 도전층을 포함한다. 상기 도전층은 상기 감지 절연층 상에 직접 배치되고 금속 질화물로 이루어진 배리어층, 및 상기 배리어층 상에 배치된 메인 도전층을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 입력 센싱 기능을 갖는 표시 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시 장치를 구비한다. 표시 장치는 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 입력 감지층을 구비할 수 있다.
본 발명의 입력 감지층의 공정 신뢰성을 개선한 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 광을 발생하는 발광 소자를 포함하는 표시 패널 및 상기 표시패널 상에 배치된 입력 감지층을 포함한다. 상기 입력 감지층은 상기 표시 패널 상에 배치되는 감지 절연층, 및 상기 감지 절연층 상에 배치된 도전층을 포함한다. 상기 도전층은 상기 감지 절연층 상에 직접 배치되고 금속 질화물로 이루어진 배리어층, 및 상기 배리어층 상에 배치된 메인 도전층을 포함한다.
본 발명의 일 실시예에 따른 표시 장치는 광을 발생하는 발광 소자를 포함하는 표시 패널 및 상기 표시 패널 상에 배치된 입력 감지층을 포함한다. 상기 입력 감지층은 상기 표시 패널 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치된 제1 도전층, 상기 제1 도전층을 커버하는 제2 절연층, 및 상기 제2 절연층 상에 배치된 제2 도전층을 포함한다. 상기 제2 도전층은 금속 질화물로 이루어진 제2 배리어층 및 상기 제2 배리어층 상에 배치된 제2 메인 도전층을 포함한다.
본 발명의 실시예에 따르면, 도전층을 구성하는 메인 도전층과 감지 절연층 사이에 금속 질화물(예를 들어, 티타늄나이트라이드(TiN))을 포함하는 배리어층이 배치된다. 이에 따라, 도전층과 감지 절연층 사이에 금속 산화물층이 형성되는 것을 방지할 수 있고, 그 결과 입력 감지층을 형성하는데 있어 공정 신뢰성을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2b는 도 2a에 도시된 절단선 I-I`에 따라 절단한 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 입력 감지층의 평면도이다.
도 5a는 도 4에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 입력 감지층의 일 실시예에 따른 단면도이다.
도 5b 내지 도 5d는 본 발명의 실시예들에 따라 도 5a에 도시된 B1 부분을 확대하여 나타낸 단면도들이다.
도 6은 도 4에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 입력 감지층의 일 실시예에 따른 단면도이다.
도 7a 및 도 7b는 본 발명의 실시예들에 따라 도 6에 도시된 B2 부분을 확대하여 나타낸 단면도들이다.
도 8은 도 4에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 입력 감지층의 일 실시예에 따른 단면도이다.
도 9는 도 8에 도시된 B3 부분을 확대하여 나타낸 단면도이다.
도 10은 도 4에 도시된 절단선 Ⅲ-Ⅲ`에 따라 절단한 입력 감지층의 일 실시예에 따른 단면도이다.
도 11a 및 도 11b는 본 발명의 실시예들에 따라 도 10에 도시된 C1 부분을 확대하여 나타낸 단면도들이다.
도 12a 내지 도 12c는 본 발명의 실시예들에 따른 제2 도전층과 감지 절연층 사이에 금속 산화물 미형성 상태를 나타낸 도면들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 사전적 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
"부(part)", "유닛"이라는 용어는 특정 기능을 수행하는 소프트웨어 구성 요소(component) 또는 하드웨어 구성 요소를 의미한다. 하드웨어 구성 요소는 예를 들어, FPGA(field-programmable gate array) 또는 ASIC(application-specific integrated circuit)을 포함할 수 있다. 소프트웨어 구성 요소는 실행 가능한 코드 및/또는 어드레스 가능 저장 매체 내의 실행 가능 코드에 의해 사용되는 데이터를 지칭할 수 있다. 따라서 소프트웨어 구성 요소들은 예를 들어, 객체 지향 소프트웨어 구성 요소들, 클래스 구성 요소들 및 작업 구성 요소들일 수 있으며, 프로세스들, 기능들, 속성들, 절차들, 서브 루틴들, 프로그램 코드 세그먼트들, 드라이버들, 펌웨어들, 마이크로 코드들, 회로들, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 배열들 또는 변수들을 포함할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이고, 도 2a는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이며, 도 2b는 도 2a에 도시된 절단선 I-I`에 따라 절단한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 제1 방향(DR1)으로 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다.
표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서 "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다.
표시 장치(DD)의 상면은 표시면(IS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 나란할 수 있다. 표시 장치(DD)에서 생성된 영상들(IM)은 표시면(IS)을 통해 사용자에게 제공될 수 있다.
표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상들(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상들(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손(US_F) 등 신체의 일부에 의한 접촉 및 펜에 의한 접촉을 포함할 수 있다. 또한, 외부 입력은 표시 장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
도 2a 및 도 2b에 도시된 바와 같이, 표시 장치(DD)는 윈도우(WM), 표시 모듈(DM) 및 반사방지필름(RPP)을 포함할 수 있다. 표시 모듈(DM)은 표시 패널(DP) 및 입력 감지층(ISP)을 포함할 수 있다.
윈도우(WM)는 영상을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 윈도우(WM)는 단일층으로 도시되었으나, 이에 한정하는 것은 아니며 복수 개의 층들을 포함할 수 있다. 한편, 도시되지 않았으나, 상술한 표시 장치(DD)의 베젤 영역(BZA)은 실질적으로 윈도우(WM)의 일 영역에 소정의 컬러를 포함하는 물질이 인쇄된 영역으로 제공될 수 있다. 본 발명의 일 예로, 윈도우(WM)는 베젤 영역(BZA)을 정의하기 위한 차광패턴(WBM)을 포함할 수 있다. 차광패턴(WBM)은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널, 무기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있고, 무기발광 표시 패널의 발광층은 무기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.
입력 감지층(ISP)은 표시 패널(DP) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISP)은 연속공정에 의해 표시 패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층(ISP)이 표시 패널(DP) 상에 직접 배치되는 경우, 접착필름이 입력 감지층(ISP)과 표시 패널(DP) 사이에 배치되지 않는다.
표시 패널(DP)은 영상들(IM)을 생성하고, 입력 감지층(ISP)은 외부 입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다.
반사방지필름(RPP)은 윈도우(WM)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지필름(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 하나의 편광필름으로 구현될 수 있다. 반사방지필름(RPP)은 편광필름의 상부 또는 하부에 배치된 보호필름을 더 포함할 수 있다.
반사방지필름(RPP)은 입력 감지층(ISP) 상에 배치될 수 있다. 즉, 반사방지필름(RPP)은 입력 감지층(ISP)과 윈도우(WM) 사이에 배치될 수 있다. 입력감지층(ISP), 반사방지필름(RPP), 및 윈도우(WM)들은 접착필름을 통해 서로 결합될 수 있다. 입력 감지층(ISP)과 반사방지필름(RPP) 사이에는 제1 접착필름(AF1)이 배치되고, 반사방지필름(RPP)과 윈도우(WM) 사이에 제2 접착필름(AF2)이 배치된다. 따라서, 반사방지필름(RPP)은 제1 접착필름(AF1)에 의해 입력 감지층(ISP)에 결합되고, 윈도우(WM)는 제2 접착필름(AF2)에 의해 반사방지필름(RPP)에 결합된다.
본 발명의 일 예로, 제1 및 제2 접착필름(AF1, AF2) 각각은 광학투명접착필름(OCA, Optically Clear Adhesive film)을 포함할 수 있다. 그러나, 제1 및 제2 접착필름(AF1, AF2)은 이에 한정되지 않으며, 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 제1 및 제2 접착필름(AF1, AF2) 각각은 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)을 포함할 수 있다.
표시 모듈(DM)과 윈도우(WM) 사이에는 반사방지필름(RPP) 이외에 다른 기능을 수행하는 기능층, 예를 들어 보호층 등이 더 배치될 수 있다.
표시 모듈(DM)은 전기적 신호에 따라 영상을 표시하고, 외부 입력에 대한 정보를 송/수신할 수 있다. 표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)으로 정의될 수 있다. 액티브 영역(AA)은 영상들(IM)을 출사하는 영역으로 정의될 수 있다.
주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 예를 들어, 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(NAA)은 다양한 형상으로 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 일 실시예에 따르면, 표시 모듈(DM)의 액티브 영역(AA)은 투과 영역(TA)의 적어도 일부와 대응될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이고, 도 3b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 3a 및 도 3b를 참조하면, 표시 패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL), 및 복수 개의 화소들(PX)을 포함할 수 있다. 표시 패널(DP)은 주변 영역(NAA)에 배치된 패드부(PLD)를 더 포함할 수 있다. 패드부(PLD)는 복수 개의 신호라인들(SGL) 중 대응되는 신호라인과 연결된 화소 패드들(D-PD)을 포함한다.
화소들(PX)은 액티브 영역(AA)에 배치된다. 화소들(PX) 각각은 발광 소자(ED)와 그에 연결된 화소 구동회로를 포함한다. 발광 소자(ED)는 유기발광 다이오드를 포함할 수 있다. 구동회로(GDC), 신호라인들(SGL), 패드부(PLD), 및 화소 구동회로는 도 3b에 도시된 회로층(120)에 포함될 수 있다.
구동회로(GDC)는 게이트 구동회로를 포함할 수 있다. 게이트 구동회로는 복수 개의 게이트 신호들(이하, 게이트 신호들)을 생성하고, 게이트 신호들을 후술하는 복수 개의 게이트 라인들(GL, 이하 게이트 라인들)에 순차적으로 출력한다.　게이트 구동회로는 화소 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
신호라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호라인(CSL)을 포함한다. 게이트 라인들(GL) 중 일 게이트 라인은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL) 중 일 데이터 라인은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호라인(CSL)은 게이트 구동회로에 제어신호들을 제공할 수 있다. 신호라인들(SGL)은 액티브 영역(AA) 및 주변 영역(NAA)에 중첩한다.
패드부(PLD)는 연성회로필름이 연결되는 부분으로써, 연성회로필름을 표시패널(DP)에 전기적으로 연결시키기 위한 화소 패드들(D-PD) 및 연성회로필름을 입력 감지층(ISP)에 전기적으로 연결시키기 위한 입력 패드들(I-PD)을 포함할 수 있다. 화소 패드들(D-PD) 및 입력 패드들(I-PD)은 회로층(120)에 배치된 배선들 중 일부가 회로층(120)에 포함된 절연층으로부터 노출됨으로써 제공될 수 있다.
화소 패드들(D-PD)은 신호 라인들(SGL)을 통해 대응되는 화소들(PX)에 연결된다. 또한, 화소 패드들(D-PD) 중 어느 하나의 화소 패드에는 구동회로(GDC)가 연결될 수 있다.
표시 패널(DP)은 베이스층(110), 회로층(120), 발광 소자층(130), 및 봉지층(140)을 포함할 수 있다.
베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 제1 합성 수지층 위에 배치된 실리콘 옥사이드(SiOx)층, 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층, 및 아몰퍼스 실리콘층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 실리콘 옥사이드층 및 아몰퍼스 실리콘층은 베이스 배리어층이라 지칭될 수 있다.
제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함할 수 있다. 또한, 제1 및 제2 합성 수지층들 각각은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함할 수 있다.
회로층(120)은 베이스층(110) 위에 배치될 수 있다. 회로층(120)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 배선 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(110) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이후, 회로층(120)에 포함된 반도체 패턴, 도전 패턴, 및 신호 배선이 형성될 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자(ED)를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다.
베이스층(110)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 베이스 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시 패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(110)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드, 실리콘나이트라이드, 및 살리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘옥사이드층과 실리콘나이트라이드층이 교대로 적층된 구조를 포함할 수 있다.
반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘, 저온다결정실리콘, 또는 산화물 반도체를 포함할 수도 있다.
도 3b는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 실질적으로 전극 또는 신호 배선의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일 수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호 배선일 수 있다.
화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광 소자(ED)를 포함하는 등가 회로를 가질 수 있으며, 화소의 등가 회로도는 다양한 형태로 변형될 수 있다. 도 3b에서는 화소에 포함되는 하나의 트랜지스터(TR) 및 발광 소자(ED)를 예시적으로 도시하였다.
트랜지스터(TR)의 소스(SC), 액티브(AL), 및 드레인(DR)이 반도체 패턴으로부터 형성될 수 있다. 소스(SC) 및 드레인(DR)은 단면 상에서 액티브(AL)로부터 서로 반대 방향으로 연장될 수 있다. 도 3b에는 반도체 패턴으로부터 형성된 연결 신호 배선(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 배선(SCL)은 평면 상에서 트랜지스터(TR)의 드레인(DR)에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(120)에 포함되는 절연층들 각각은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(TR)의 게이트(GT)는 제1 절연층(10) 위에 배치된다. 게이트(GT)는 금속 패턴의 일부분일 수 있다. 게이트(GT)는 액티브(AL)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(GT)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(GT)를 커버할 수 있다. 제2 절연층(20)은 화소들(PX)에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서, 제2 절연층(20)은 실리콘옥사이드층 및 실리콘나이트라이드층 포함하는 다층 구조를 가질 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 제3 절연층(30)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(10, 20, 30)을 관통하는 제1 컨택홀(CNT1)을 통해 연결 신호 배선(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 제2 컨택홀(CNT2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자(ED)를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다. 이하에서, 발광 소자(ED)가 유기 발광 소자인 것을 예로 들어 설명하나, 특별히 이에 제한되는 것은 아니다.
발광 소자(ED)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 제3 컨택홀(CNT3)을 통해 제2 연결 전극(CNE2)에 접속될 수 있다.
화소 정의막(70)은 제6 절연층(60) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 화소 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
액티브 영역(AA, 도 3a 참조)은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 화소 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 화소 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 복수 개로 형성된 경우, 복수 개의 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층들(EL)은 연결되어 복수 개의 화소들(PX)에 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.
제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 순차적으로 적층된 제1 무기층(141), 유기층(142), 및 제2 무기층(143)을 포함할 수 있으나, 봉지층(140)을 구성하는 층들이 이에 제한되는 것은 아니다.
제1 및 제2 무기층(141, 143)은 수분 및 산소로부터 발광 소자층(130)을 보호하고, 유기층(142)은 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다. 제1 및 제2 무기층(141, 143)은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(142)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
도 4는 본 발명의 일 실시예에 따른 입력 감지층의 평면도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 입력 감지층(ISP)은 제1 감지전극들(IE1-1 내지 IE1-5), 제1 감지전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호라인들(SL1-1 내지 SL1-5), 제2 감지전극들(IE2-1 내지 IE2-4), 및 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다. 본 발명의 일 예로, 입력 감지층(ISP)은 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제3 신호라인들(SL2-5 내지 SL2-8)을 더 포함할 수 있다. 이 경우, 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 제1 단에 연결되고, 제3 신호라인들(SL2-5 내지 SL2-8)은 제2 감지전극들(IE2-1 내지 IE2-4)의 제2 단에 연결될 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4)의 제2 단은 제2 감지전극들(IE2-1 내지 IE2-4)의 제1 단과 반대할 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 교차한다. 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 절연되어 상호 커패시턴스를 형성한다. 제1 감지전극들(IE1-1 내지 IE1-5)은 제1 방향(DR1)으로 나열되며, 각각이 제2 방향(DR2)으로 연장된다. 제2 감지전극들(IE2-1 내지 IE2-4)은 제2 방향(DR2)으로 나열되며, 각각이 제1 방향(DR1)으로 연장된다.
제1 감지전극들(IE1-1 내지 IE1-5) 각각은 액티브 영역(AA)에 배치된 제1 센서부들(SP1) 및 브릿지부들(CP1)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 액티브 영역(AA)에 배치된 제2 센서부들(SP2) 및 연장부들(CP2)을 포함한다. 제1 센서부들(SP1) 중 제1 전극의 양단에 배치된 2개 제1 센서부들은 중앙에 배치된 제1 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다. 제2 센서부들(SP2) 중 제2 전극의 양단에 배치된 2개 제2 센서부들은 중앙에 배치된 제2 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다.
도 4에는 일 실시예에 따른 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 도시하였으나, 그 형상은 이에 제한되지 않는다. 본 발명의 일 실시예에서, 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 제1 또는 제2 방향(DR1 또는 DR2)으로 연장된 바 형상을 가질 수 있다. 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 제1 센서부들(SP1)과 제2 센서부들(SP2) 각각은 다른 다각형상을 가질 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 제2 방향(DR2)을 따라 나열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 제1 방향(DR1)을 따라 나열된다. 브릿지부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 전기적으로 연결하고, 연장부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 전기적으로 연결한다.
제1 및 제2 센서부들(SP1, SP2) 각각은 메쉬 형상을 가질 수 있다. 제1 센서부들(SP1) 각각은 복수의 제1 메쉬선을 포함할 수 있고, 제2 센서부들(SP2) 각각은 복수의 제2 메쉬선을 포함할 수 있다. 복수의 제1 및 제2 메쉬선들 각각은 제1 방향(DR1) 또는 제2 방향(DR2)에 대해 기울어진 방향을 따라 연장될 수 있다. 복수의 제1 및 제2 메쉬선들 각각의 연장 방향은 특별히 한정되지 않는다. 예를 들어, 복수의 제1 및 제2 메쉬선들 각각은 제1 방향(DR1) 또는 제2 방향(DR2)에 평행하게 연장될 수 있다.
제1 센서부들(SP1) 및 제2 센서부들(SP2) 각각이 메쉬 형상을 가짐으로써 표시 패널(DP, 도 3b 참조)의 전극들과의 기생 커패시턴스가 감소될 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 저온 공정이 가능한 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있다. 따라서, 연속공정으로 입력 감지층(ISP)을 표시 패널(DP) 상에 형성하더라도 발광 소자(ED, 도 3b 참조)의 손상이 방지될 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결된다. 본 발명의 일 실시예에서, 입력 감지층(ISP)은 제1 감지전극들(IE1-1 내지 IE1-5)의 타단에 연결된 신호라인들을 더 포함할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5), 제2 신호라인들(SL2-1 내지 SL2-4) 및 제3 신호라인들(SL2-5 내지 SL2-8)은 주변 영역(NAA)에 배치될 수 있다. 패드부(PLD)는 제1 신호라인들(SL1-1 내지 SL1-5), 제2 신호라인들(SL2-1 내지 SL2-4), 및 제3 신호라인들(SL2-5 내지 SL2-8)의 일단으로부터 연장되고, 주변 영역(NAA)에 배치된 입력 패드들(I-PD)을 포함할 수 있다.
도 5a는 도 4에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 입력 감지층의 일 실시예에 따른 단면도이고, 도 5b 내지 도 5d는 본 발명의 실시예들에 따라 도 5a에 도시된 B1 부분을 확대하여 나타낸 단면도들이다.
도 5a 및 도 5b를 참조하면, 표시 패널(DP, 도 3b에 도시됨) 상에는 입력 감지층(ISP)이 제공된다. 입력 감지층(ISP)은 봉지층(140) 상에 직접 배치될 수 있다. 즉, 입력 감지층(ISP)과 봉지층(140) 사이에 제3 의 부재는 배치되지 않을 수 있다.
입력 감지층(ISP)은 베이스 절연층(210), 제1 도전층(220), 감지 절연층(230), 제2 도전층(240) 및 커버 절연층(250)을 포함할 수 있다.
베이스 절연층(210)은 봉지층(140) 상에 직접 배치될 수 있다. 베이스 절연층(210)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 베이스 절연층(210)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
베이스 절연층(210) 위로 제1 도전층(220)이 배치된다. 제1 도전층(220)은 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 제1 도전층(220)은 금속층들을 포함할 수 있다. 본 발명의 일 예로, 제1 도전층(220)은 제1 메인 도전층(221)을 포함할 수 있다. 제1 메인 도전층(221)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 5b에서 제1 메인 도전층(221)은 제1 서브 도전층(221a), 제2 서브 도전층(221b) 및 제3 서브 도전층(221c)을 포함하나, 서브 도전층의 개수는 이에 한정되지 않는다. 제1 서브 도전층(221a)은 베이스 절연층(210) 상에 배치되고, 제2 서브 도전층(221b)은 제1 서브 도전층(221a) 상에 배치되며, 제3 서브 도전층(221c)은 제2 서브 도전층(221b) 상에 배치된다. 제1 내지 제3 서브 도전층들(221a, 221b, 221c) 각각은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 예컨대 제1 및 제3 서브 도전층(221a, 221c)은 티타늄 또는 티타늄 합금을 포함하고, 제2 서브 도전층(221b)은 알루미늄 또는 알루니늄 합금을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제1 내지 제3 서브 도전층(221a, 221b, 221c) 중 적어도 하나는 투명 도전층을 포함할 수 있다.
제1 도전층(220)은 단층구조를 가질 수 있다. 단층구조의 제1 도전층(220)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
감지 절연층(230)은 베이스 절연층(210) 상에 배치된다. 감지 절연층(230)은 제1 도전층(220)을 커버할 수 있다. 본 발명의 일 예로, 감지 절연층(230)은 유기층 또는 무기층을 포함할 수 있다. 유기층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 무기층은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함할 수 있다. 감지 절연층(230)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
감지 절연층(230) 위로 제2 도전층(240)이 배치된다. 본 발명의 일 예로, 제2 도전층(240)은 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 제2 도전층(240)은 금속층들을 포함할 수 있다. 본 발명의 일 예로, 제2 도전층(240)은 배리어층(241) 및 제2 메인 도전층(243)을 포함할 수 있다. 배리어층(241)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 배리어층(241)은 티타늄나이트라이드(TiN)을 포함할 수 있다. 배리어층(241)은 감지 절연층(230) 상에 직접 배치된다. 본 발명의 일 예로, 배리어층(241)은 700Å의 두께를 가질 수 있다. 그러나, 배리어층(241)의 두께는 특별히 한정되지 않는다.
제2 메인 도전층(243)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 5b에서 제2 메인 도전층(243)은 제4 서브 도전층(243a) 및 제5 서브 도전층(243b)을 포함하나, 제2 메인 도전층(243)에 포함되는 서브 도전층의 개수는 이에 한정되지 않는다. 제4 서브 도전층(243a)은 배리어층(241) 상에 배치되고, 제5 서브 도전층(243b)은 제4 서브 도전층(243a) 상에 배치된다. 제4 및 제5 서브 도전층들(243a, 243b) 각각은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 제4 및 제5 서브 도전층(243a, 243b)은 서로 다른 금속 물질을 포함할 수 있다. 예컨대 제4 서브 도전층(243a)은 알루미늄 또는 알루니늄 합금을 포함하고, 제5 서브 도전층(243b)은 티타늄 또는 티타늄 합금을 포함할 수 있다. 제4 서브 도전층(243a)은 배리어층(241)의 두께 또는 제5 서브 도전층(243b)의 두께보다 큰 두께를 가질 수 있다. 본 발명의 일 예로, 제4 서브 도전층(243a)은 1500Å의 두께를 가질 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.
또한, 제4 및 제5 서브 도전층(243a, 243b) 중 적어도 하나는 투명 도전층을 포함할 수 있다. 제2 메인 도전층(243)은 단층 구조를 가질 수 있다. 단층 구조의 제2 메인 도전층(243)은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제2 도전층(240) 위로 커버 절연층(250)이 배치된다. 커버 절연층(250)은 유기층을 포함할 수 있다. 유기층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 커버 절연층(250)은 먼지 입자와 같은 이물질로부터 제1 및 제2 도전층(220, 240)을 보호할 수 있다.
본 발명의 일 예로, 브릿지부들(CP1)은 제1 도전층(220)에 포함되고, 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2)은 제2 도전층(240)에 포함될 수 있다. 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2) 각각은 동일한 적층 구조를 갖는다. 즉, 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2) 각각은 배리어층(241) 및 제2 메인 도전층(243)을 포함할 수 있다.
감지 절연층(230)에는 브릿지부들(CP1)을 노출시키는 콘택홀(231)이 제공될 수 있다. 감지 절연층(230) 상에 제공된 제1 센서부들(SP1) 각각은 콘택홀(231)을 통해 대응하는 브릿지부(CP1)와 직접적으로 접촉될 수 있다. 제2 도전층(240)이 배리어층(241)을 포함하는 경우, 제1 센서부들(SP1)의 배리어층(241)이 콘택홀(231)을 통해 브릿지부(CP1)와 직접 접촉할 수 있다.
제2 도전층(240)에 배리어층(241)이 구비되지 않아 제2 메인 도전층(243)이 유기층인 감지 절연층(230) 상에 직접 배치되면, 제2 메인 도전층(243)과 감지 절연층(230) 사이에 금속 산화물층(예를 들어 티타늄옥사이드(TiOx)층)이 형성될 수 있다. 그러면, 제2 메인 도전층(243)이 정상적으로 패터닝되지 않는 불량이 발생할 수 있다. 즉, 제2 메인 도전층(243)이 정상적으로 패터닝되지 않으면, 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2)이 서로 단락되는 현상이 발생할 수 있다. 그러나, 본 발명에 따르면, 제2 메인 도전층(243)과 감지 절연층(230) 사이에 금속 질화물(예를 들어, 티타늄나이트라이드(TiN))을 포함하는 배리어층(241)이 배치된다. 이에 따라, 제2 메인 도전층(243)과 감지 절연층(230) 사이에 금속 산화물층이 형성되는 것을 방지할 수 있고, 그 결과 제1 및 제2 감지 전극들(IE1-1 내지 IE1-5, IE2-1 내지 IE2-4)을 형성하는데 있어 공정 신뢰성을 개선할 수 있다.
도 5a 및 도 5c를 참조하면, 제2 도전층(240)은 배리어층(241) 및 제2 메인 도전층(243)을 포함할 수 있다. 배리어층(241)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 배리어층(241)은 티타늄나이트라이드(TiN)를 포함할 수 있다. 배리어층(241)은 감지 절연층(230) 상에 직접 배치된다.
제2 메인 도전층(243)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 5c에서 제2 메인 도전층(243)은 제4 서브 도전층(243a) 및 제5 서브 도전층(243c)을 포함하나, 제2 메인 도전층(243)에 포함되는 서브 도전층의 개수는 이에 한정되지 않는다. 제4 서브 도전층(243a)은 배리어층(241) 상에 배치되고, 제5 서브 도전층(243c)은 제4 서브 도전층(243a) 상에 배치된다. 제4 서브 도전층(243a)은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 예컨대, 제4 서브 도전층(243a)은 알루미늄또는 알루미늄 합금을 포함할 수 있다. 제5 서브 도전층(243c)은 금속 질화물을 포함할 수 있다. 예를 들어, 제5 서브 도전층(243c)은 배리어층(241)과 동일 물질을 포함할 수 있다. 즉, 배리어층(241) 및 제5 서브 도전층(243c)은 티타늄나이트라이드(TiN)을 포함할 수 있다.
도 5a 및 도 5d를 참조하면, 제2 도전층(240)은 배리어층(241) 및 제2 메인 도전층(245)을 포함할 수 있다. 배리어층(241)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 배리어층(241)은 티타늄나이트라이드(TiN)을 포함할 수 있다. 배리어층(241)은 감지 절연층(230) 상에 직접 배치된다.
제2 메인 도전층(245)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 5d에서 제2 메인 도전층(245)은 제4 서브 도전층(245a), 제5 서브 도전층(245b) 및 제6 서브 도전층(245c)을 포함하나, 제2 메인 도전층(245)에 포함되는 서브 도전층의 개수는 이에 한정되지 않는다. 제4 서브 도전층(245a)은 배리어층(241) 상에 배치되고, 제5 서브 도전층(245b)은 제4 서브 도전층(245a) 상에 배치되며, 제6 서브 도전층(245c)은 제5 서브 도전층(245b) 상에 배치된다. 제4 내지 제6 서브 도전층들(245a, 245b, 245c) 각각은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 제4 및 제6 서브 도전층(245a, 245c)은 제5 서브 도전층(245b)과 서로 다른 금속 물질을 포함할 수 있다. 예컨대, 제4 및 제6 서브 도전층(245a, 245c)은 티타늄 또는 티타늄 합금을 포함하고, 제5 서브 도전층(245b)은 알루미늄 또는 알루미늄 합금을 포함할 수 있다. 이 경우, 배리어층(241)은 650Å의 두께를 가질 수 있고, 제4 서브 도전층(245a)은 50Å의 두께를 가질 수 있다. 또한, 제5 서브 도전층(245b)은 배리어층(241), 제4 및 제6 서브 도전층(245a, 245c)의 두께보다 큰 두께를 가질 수 있다. 본 발명의 일 예로, 제5 서브 도전층(245b)은 1500Å의 두께를 가질 수 있다.
본 발명의 일 예로, 브릿지부들(CP1)은 제1 도전층(220)에 포함되고, 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2)은 제2 도전층(240)에 포함될 수 있다. 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2) 각각은 동일한 적층 구조를 갖는다. 즉, 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2) 각각은 배리어층(241) 및 제2 메인 도전층(245)을 포함할 수 있다.
본 발명에 따르면, 제2 도전층(240)의 배리어층(241)이 브릿지부(CP1)에 직접적으로 접촉된다. 배리어층(241)의 전기 전도성이 우수하고, 전기 저항이 낮으므로, 배리어층(241)이 브릿지부(CP1)에 직접적으로 접촉되는 경우와 도 5d의 제2 도전층(240)에서 배리어층(241)이 제거되어 제4 서브 도전층(245a)이 브릿지부(CP1)와 직접적으로 접촉되는 경우를 비교할 때, 제1 센서부들(SP1)과 브릿지부(CP1) 사이의 콘택 저항은 크게 변화되지 않는다. 따라서, 입력 감지층(ISP)의 센싱 감도를 유지하면서 공정 신뢰성을 개선할 수 있다.
도 6은 도 4에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 입력 감지층의 일 실시예에 따른 단면도이고, 도 7a 및 도 7b는 본 발명의 실시예들에 따라 도 6에 도시된 B2 부분을 확대하여 나타낸 단면도들이다. 단, 도 6 내지 도 7b에 도시된 구성 요소 중 도 5a 내지 도 5d에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고 그에 대한 구체적인 설명은 생략한다.
도 6 및 도 7a를 참조하면, 표시 패널(DP, 도 3b에 도시됨) 상에는 입력 감지층(ISP)이 제공된다. 입력 감지층(ISP)은 봉지층(140) 상에 직접 배치될 수 있다.
입력 감지층(ISP)은 베이스 절연층(210), 제1 감지 절연층(260), 제1 도전층(220), 제2 감지 절연층(230), 제2 도전층(240) 및 커버 절연층(250)을 포함할 수 있다.
제1 감지 절연층(260)은 베이스 절연층(210) 상에 배치된다. 제1 감지 절연층(260)은 유기층일 수 있다. 유기층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 제1 감지 절연층(260)이 제공될 경우, 베이스 절연층(210)은 생략할 수 있다.
제1 도전층(220)은 제1 감지 절연층(260) 상에 배치된다. 본 발명의 일 예로, 제1 도전층(220)은 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 제1 도전층(220)은 금속층들을 포함할 수 있다. 본 발명의 일 예로, 제1 도전층(220)은 제1 배리어층(223) 및 제1 메인 도전층(225)을 포함할 수 있다. 제1 배리어층(223)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 제1 배리어층(223)은 티타늄나이트라이드(TiN)을 포함할 수 있다. 제1 배리어층(223)은 제1 감지 절연층(260) 상에 직접 배치된다.
제1 메인 도전층(225)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 7a에서 제1 메인 도전층(225)은 제1 서브 도전층(225a) 및 제2 서브 도전층(225b)을 포함하나, 제1 메인 도전층(225)에 포함되는 서브 도전층의 개수는 이에 한정되지 않는다. 제1 서브 도전층(225a)은 제1 배리어층(223) 상에 배치되고, 제2 서브 도전층(225b)은 제1 서브 도전층(225a) 상에 배치된다. 제1 및 제2 서브 도전층들(225a, 225b) 각각은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 제1 및 제2 서브 도전층(225a, 225b)은 서로 다른 금속 물질을 포함할 수 있다. 예컨대 제1 서브 도전층(225a)은 알루미늄 또는 알루미늄 합금을 포함하고, 제2 서브 도전층(225b)은 티타늄 또는 티타늄 합금을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제1 및 제2 서브 도전층(225a, 225b) 중 적어도 하나는 투명 도전층을 포함할 수 있다.
제1 메인 도전층(225)은 단층 구조를 가질 수 있다. 단층구조의 제1 메인 도전층(225)은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제2 감지 절연층(230)은 제1 감지 절연층(260) 상에 배치된다. 제2 감지 절연층(230)은 제1 도전층(220)을 커버할 수 있다. 제2 감지 절연층(230)은 유기층을 포함할 수 있다. 제2 감지 절연층(230) 위로 제2 도전층(240)이 배치된다. 커버 절연층(250)은 제2 도전층(240)을 커버할 수 있다.
제2 도전층(240)은 제2 배리어층(241) 및 제2 메인 도전층(243)을 포함할 수 있다. 제2 배리어층(241)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 제2 배리어층(241)은 티타늄나이트라이드(TiN)을 포함할 수 있다. 제2 배리어층(241)은 제2 감지 절연층(230) 상에 직접 배치된다.
제2 메인 도전층(243)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 5b에서 제2 메인 도전층(243)은 제4 서브 도전층(243a) 및 제5 서브 도전층(243b)을 포함하나, 제2 메인 도전층(243)에 포함되는 서브 도전층의 개수는 이에 한정되지 않는다. 제4 서브 도전층(243a)은 제2 배리어층(241) 상에 배치되고, 제5 서브 도전층(243b)은 제4 서브 도전층(243a) 상에 배치된다. 제4 및 제5 서브 도전층들(243a, 243b) 각각은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 제4 및 제5 서브 도전층(243a, 243b)은 서로 다른 금속 물질을 포함할 수 있다. 예컨대 제4 서브 도전층(243a)은 알루미늄 또는 알루미늄 합금을 포함하고, 제5 서브 도전층(243b)은 티타늄 또는 티타늄 합금을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제4 및 제5 서브 도전층(243a, 243b) 중 적어도 하나는 투명 도전층을 포함할 수 있다.
제2 감지 절연층(230), 제2 도전층(240) 및 커버 절연층(250)은 도 5a 내지 도 5d의 구조와 동일하므로, 이들에 대한 구체적인 설명은 생략한다.
본 발명의 일 예로, 브릿지부들(CP1)은 제1 도전층(220)에 포함되고, 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2)은 제2 도전층(240)에 포함될 수 있다. 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2) 각각은 동일한 적층 구조를 갖는다. 즉, 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2) 각각은 제2 배리어층(241) 및 제2 메인 도전층(243)을 포함할 수 있다.
제1 도전층(220) 내에 제1 배리어층(223)이 배치되지 않아, 제1 메인 도전층(225)이 제1 감지 절연층(260) 상에 직접 배치되면, 제1 메인 도전층(225)과 제1 감지 절연층(260) 사이에 금속 산화물층(예를 들어 TiOx층)이 형성될 수 있다. 그러면, 제1 메인 도전층(225)이 정상적으로 패터닝되지 않는 불량이 발생할 수 있다. 즉, 제1 메인 도전층(225)이 정상적으로 패터닝되지 않으면, 브릿지부들(CP1)이 서로 단락되는 현상이 발생할 수 있다. 그러나, 본 발명에 따르면, 제1 메인 도전층(225)과 제1 감지 절연층(260) 사이에 금속 질화물(예를 들어, 티타늄나이트라이드(TiN))을 포함하는 제1 배리어층(223)이 배치됨에 따라, 제1 메인 도전층(225)과 제1 감지 절연층(260) 사이에 금속 산화물층(예를 들어 티타늄옥사이드(TiOx)층)이 형성되는 것을 방지할 수 있다.
이와 유사하게, 제2 메인 도전층(243)과 제2 감지 절연층(230) 사이에 금속 질화물(예를 들어, 티타늄나이트라이드(TiN))을 포함하는 제2 배리어층(241)이 배치됨에 따라, 제2 도전층(240)과 제2 감지 절연층(230) 사이에 금속 산화물층(예를 들어 티타늄옥사이드(TiOx)층)이 형성되는 것을 방지할 수 있다.
도 6 및 도 7b를 참조하면, 제1 도전층(220)은 제1 배리어층(223) 및 제1 메인 도전층(225)을 포함할 수 있다. 제1 배리어층(223)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 제1 배리어층(223)은 티타늄나이트라이드(TiN)를 포함할 수 있다. 제1 배리어층(223)은 제1 감지 절연층(260) 상에 직접 배치된다.
제1 메인 도전층(225)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 7b에서 제1 메인 도전층(225)은 제1 서브 도전층(225a) 및 제2 서브 도전층(225c)을 포함하나, 제1 메인 도전층(225)에 포함되는 서브 도전층의 개수는 이에 한정되지 않는다. 제1 서브 도전층(225a)은 제1 배리어층(223) 상에 배치되고, 제2 서브 도전층(225c)은 제1 서브 도전층(225a) 상에 배치된다. 제1 서브 도전층(225a)은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 예컨대 제1 서브 도전층(225a)은 알루미늄또는 알루미늄 합금을 포함할 수 있다. 제2 서브 도전층(225c)은 금속 질화물을 포함할 수 있다. 제2 서브 도전층(225c)은 제1 배리어층(223)과 동일 물질을 포함할 수 있다. 즉, 제1 배리어층(223) 및 제2 서브 도전층(225c)은 티타늄나이트라이드(TiN)를 포함할 수 있다.
제2 도전층(240)은 제2 배리어층(241) 및 제2 메인 도전층(243)을 포함할 수 있다. 제2 배리어층(241)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 제2 배리어층(241)은 티타늄나이트라이드(TiN)를 포함할 수 있다. 제2 배리어층(241)은 제2 감지 절연층(230) 상에 직접 배치된다.
제2 메인 도전층(243)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 7b에서 제2 메인 도전층(243)은 제4 서브 도전층(243a) 및 제5 서브 도전층(243c)을 포함하나, 제2 메인 도전층(243)에 포함되는 서브 도전층의 개수는 이에 한정되지 않는다. 제4 서브 도전층(243a)은 제2 배리어층(241) 상에 배치되고, 제5 서브 도전층(243c)은 제4 서브 도전층(243a) 상에 배치된다. 제4 서브 도전층(243a)은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 예컨대, 제4 서브 도전층(243a)은 알루미늄을 포함할 수 있다. 제5 서브 도전층(243c)은 금속 질화물을 포함할 수 있다. 예를 들어, 제5 서브 도전층(243c)은 제2 배리어층(241)과 동일 물질을 포함할 수 있다. 즉, 제2 배리어층(241) 및 제5 서브 도전층(243c)은 티타늄나이트라이드(TiN)를 포함할 수 있다.
도 8은 도 4에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 입력 감지층의 일 실시예에 따른 단면도이고, 도 9는 도 8에 도시된 B3 부분을 확대하여 나타낸 단면도이다. 단, 도 8 및 도 9에 도시된 구성 요소 중 도 6 내지 도 7b에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고 그에 대한 구체적인 설명은 생략한다.
도 8 및 도 9를 참조하면, 표시 패널(DP, 도 3b에 도시됨) 상에는 입력 감지층(ISP)이 제공된다. 입력 감지층(ISP)은 봉지층(140) 상에 직접 배치될 수 있다.
입력 감지층(ISP)은 베이스 절연층(210), 제1 감지 절연층(260), 제1 도전층(220), 제2 감지 절연층(270), 제2 도전층(240) 및 커버 절연층(250)을 포함할 수 있다.
제1 감지 절연층(260)은 베이스 절연층(210) 상에 배치된다. 제1 감지 절연층(260)은 유기층일 수 있다. 유기층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 제1 감지 절연층(260)이 제공될 경우, 베이스 절연층(210)은 생략할 수 있다.
제1 도전층(220)은 제1 감지 절연층(260) 상에 배치된다. 본 발명의 일 예로, 제1 도전층(220)은 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 제1 도전층(220)은 금속층들을 포함할 수 있다. 본 발명의 일 예로, 제1 도전층(220)은 제1 배리어층(223) 및 제1 메인 도전층(225)을 포함할 수 있다. 제1 배리어층(223)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 제1 배리어층(223)은 티타늄나이트라이드(TiN)를 포함할 수 있다. 제1 배리어층(223)은 제1 감지 절연층(260) 상에 직접 배치된다.
제1 메인 도전층(225)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 9에서 제1 메인 도전층(225)은 제1 서브 도전층(225a) 및 제2 서브 도전층(225c)을 포함하나, 제1 메인 도전층(225)에 포함되는 서브 도전층의 개수는 이에 한정되지 않는다. 제1 서브 도전층(225a)은 제1 배리어층(223) 상에 배치되고, 제2 서브 도전층(225c)은 제1 서브 도전층(225a) 상에 배치된다. 제1 서브 도전층(225a)은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 예컨대 제1 서브 도전층(225a)은 알루미늄을 포함할 수 있다. 제2 서브 도전층(225c)은 금속 질화물을 포함할 수 있다. 제1 배리어층(223) 및 제2 서브 도전층(225c)은 동일 물질을 포함할 수 있다. 즉, 제1 배리어층(223) 및 제2 서브 도전층(225c)은 티타늄나이트라이드(TiN)를 포함할 수 있다.
제2 감지 절연층(270)은 제1 감지 절연층(260) 상에 배치된다. 제2 감지 절연층(270)은 제1 도전층(220)을 커버할 수 있다. 제2 감지 절연층(270)은 무기층을 포함할 수 있다. 무기층은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함할 수 있다.
제2 감지 절연층(270) 위로 제2 도전층(240)이 배치된다. 제2 도전층(240)은 제2 메인 도전층(247)을 포함할 수 있다.
제2 메인 도전층(247)은 제3 방향(DR3)을 따라 적층된 복수의 서브 도전층을 포함할 수 있다. 도 9에서 제2 메인 도전층(247)은 제4 서브 도전층(247a), 제5 서브 도전층(247b), 및 제6 서브 도전층(247c)을 포함하나, 제2 메인 도전층(247)에 포함되는 서브 도전층의 개수는 이에 한정되지 않는다. 제4 서브 도전층(247a)은 제2 감지 절연층(270) 상에 배치되고, 제5 서브 도전층(247b)은 제4 서브 도전층(247a) 상에 배치되며, 제6 서브 도전층(247c)은 제5 서브 도전층(247b) 상에 배치된다. 제4 내지 제6 서브 도전층들(247a, 247b, 247c) 각각은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 예컨대, 제4 및 제6 서브 도전층(247a, 247c)은 티타늄 또는 티타늄 합금을 포함하고, 제5 서브 도전층(247b)은 알루미늄 또는 알루미늄 합금을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 제4 내지 제6 서브 도전층(247a, 247b, 247c) 중 적어도 하나는 투명 도전층을 포함할 수 있다.
커버 절연층(250)은 제2 도전층(240)을 커버할 수 있다. 커버 절연층(250)에 대한 구체적인 설명은 생략한다.
본 발명의 일 예로, 브릿지부들(CP1)은 제1 도전층(220)에 포함되고, 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2)은 제2 도전층(240)에 포함될 수 있다. 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2) 각각은 동일한 적층 구조를 갖는다. 즉, 복수의 제1 센서부들(SP1), 복수의 제2 센서부들(SP2) 및 연장부들(CP2) 각각은 제2 메인 도전층(247)을 포함할 수 있다.
제1 도전층(220) 내에 제1 배리어층(223)이 배치되지 않아, 제1 메인 도전층(225)이 제1 감지 절연층(260) 상에 직접 배치되면, 제1 메인 도전층(225)과 제1 감지 절연층(260) 사이에 금속 산화물층(예를 들어 TiOx층)이 형성될 수 있다. 그러면, 제1 메인 도전층(225)이 정상적으로 패터닝되지 않는 불량이 발생할 수 있다. 즉, 제1 메인 도전층(225)이 정상적으로 패터닝되지 않으면, 브릿지부들(CP1)이 서로 단락되는 현상이 발생할 수 있다. 그러나, 본 발명에 따르면, 제1 메인 도전층(225)과 제1 감지 절연층(260) 사이에 금속 질화물(예를 들어, 티타늄나이트라이드(TiN))를 포함하는 제1 배리어층(223)이 배치됨에 따라, 제1 메인 도전층(225)과 제1 감지 절연층(260) 사이에 금속 산화물층(예를 들어 티타늄옥사이드(TiOx)층)이 형성되는 것을 방지할 수 있다.
이처럼, 제1 및 제2 도전층(220, 240) 중 어느 하나의 하부에 유기층으로 이루어진 감지 절연층(230, 260)이 배치될 경우, 제1 및 제2 도전층(220, 240) 중 어느 하나는 금속 질화물을 포함하는 배리어층(223, 241)을 구비할 수 있다. 따라서, 입력 감지층(ISP)을 형성하는데 있어, 유기층과 도전층 사이에 금속 산화물이 형성되는 것을 방지할 수 있고, 금속 산화물로 인해 도전층의 일부분이 미식각되는 현상을 방지할 수 있다.
도 10은 도 4에 도시된 절단선 Ⅲ-Ⅲ`에 따라 절단한 입력 감지층의 일 실시예에 따른 단면도이고, 도 11a 및 도 11b는 본 발명의 실시예들에 따라 도 10에 도시된 C1 부분을 확대하여 나타낸 단면도들이다.
도 4, 도 10 및 도 11a를 참조하면, 입력 감지층(ISP)은 주변 영역(NAA)에 배치된 제1 신호라인들(SL1-1 내지 SL1-5), 제2 신호라인들(SL2-1 내지 SL2-4) 및 제3 신호라인들(SL2-5 내지 SL2-8)을 포함한다. 제1 신호라인들(SL1-1 내지 SL1-5), 제2 신호라인들(SL2-1 내지 SL2-4) 및 제3 신호라인들(SL2-5 내지 SL2-8) 각각은 복층 구조를 가질 수 있다. 도 10에는 제1 신호라인들(SL1-1 내지 SL1-4)을 예시적으로 도시하였으나, 제2 신호라인들(SL2-1 내지 SL2-4) 및 제3 신호라인들(SL2-5 내지 SL2-8) 각각은 제1 신호라인들(SL1-1 내지 SL1-5)과 유사한 구조를 가질 수 있다.
복수의 제1 신호라인들(SL1-1 내지 SL1-4) 각각은 하부 배선층(LSL) 및 상부 배선층(USL)을 포함할 수 있다. 하부 배선층(LSL)은 베이스 절연층(210) 상에 배치될 수 있고, 상부 배선층(USL)은 감지 절연층(230) 상에 배치될 수 있다. 즉, 하부 배선층(LSL)은 제1 도전층(220, 도 5a 참조)과 동일층 상에 배치되고, 상부 배선층(USL)은 제2 도전층(240, 도 5a 참조)과 동일층 상에 배치될 수 있다.
하부 배선층(LSL)은 제1 메인 배선층(227)을 포함할 수 있다. 제1 메인 배선층(227)은 제3 방향(DR3)으로 순차적으로 적층된 복수의 서브 배선층을 포함할 수 있다. 본 발명의 일 예로, 제1 메인 배선층(227)은 제1 서브 배선층(227a), 제2 서브 배선층(227b) 및 제3 서브 배선층(227c)을 포함한다. 제1 서브 배선층(227a)은 베이스 절연층(210) 상에 배치되고, 제2 서브 배선층(227b)은 제1 서브 배선층(227a) 상에 배치되며, 제3 서브 배선층(227c)은 제2 서브 배선층(227b) 상에 배치된다. 제1 내지 제3 서브 배선층(227a, 227b, 227c) 각각은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 예컨대, 제1 및 제3 서브 배선층(227a, 227c)은 티타늄 또는 티타늄 합금을 포함하고, 제2 서브 배선층(227b)은 알루미늄 또는 알루미늄 합금을 포함할 수 있다.
하부 배선층(LSL)과 베이스 절연층(210) 사이에 유기층이 더 배치되거나, 베이스 절연층(210)이 유기층으로 제공되는 경우, 하부 배선층(LSL)은 제1 메인 배선층(227) 이외에 제1 배리어 배선층을 더 포함할 수 있다. 제1 배리어 배선층은 금속 질화물(예를 들어, 티타늄나이트라이드(TiN))를 포함할 수 있다.
감지 절연층(230)은 주변 영역(NAA) 내에서 하부 배선층(LSL)을 커버할 수 있다. 주변 영역(NAA) 내에서 감지 절연층(230) 위로 상부 배선층(USL)이 제공될 수 있다. 상부 배선층(USL)은 제2 배리어 배선층(248) 및 제2 메인 배선층(249)을 포함할 수 있다. 제2 배리어 배선층(248)은 감지 절연층(230) 상에 직접 배치된다. 제2 배리어 배선층(248)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 제2 배리어 배선층(248)은 티타늄나이트라이드(TiN)를 포함할 수 있다.
제2 배리어 배선층(248) 위로 제2 메인 배선층(249)이 제공된다. 제2 메인 배선층(249)은 제3 방향(DR3)으로 순차적으로 적층된 복수의 서브 배선층을 포함할 수 있다. 본 발명의 일 예로, 제2 메인 배선층(249)은 제4 서브 배선층(249a) 및 제5 서브 배선층(249b)을 포함한다. 제4 서브 배선층(249a)은 제2 배리어 배선층(248) 상에 배치되고, 제5 서브 배선층(249b)은 제4 서브 배선층(249a) 상에 배치된다. 제4 및 제5 서브 배선층(249a, 249b) 각각은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 예컨대, 제4 서브 배선층(249a)은 알루미늄 또는 알루미늄 합금을 포함하고, 제5 서브 배선층(249b)은 티타늄 또는 티타늄 합금을 포함할 수 있다.
상부 배선층(USL)에 제2 배리어 배선층(248)이 배치되지 않아, 제2 메인 배선층(249)이 감지 절연층(230) 상에 직접 배치되면, 제2 메인 배선층(249)과 감지 절연층(230) 사이에 금속 산화물층(예를 들어 티타늄옥사이드(TiOx)층)이 형성되어 제2 메인 배선층(249)이 정상적으로 패터닝되지 않는 불량이 발생할 수 있다. 제2 메인 배선층(249)이 정상적으로 패터닝되지 않으면, 제1 신호 라인들(SL1-1~SL1-4)이 서로 단락되는 현상이 발생할 수 있다. 그러나, 본 발명에 따르면, 제2 메인 배선층(249)과 감지 절연층(230) 사이에 금속 질화물(예를 들어, 티타늄나이트라이드(TiN))을 포함하는 제2 배리어 배선층(248)이 배치됨에 따라, 제2 메인 배선층(249)과 감지 절연층(230) 사이에 금속 산화물층(예를 들어 티타늄옥사이드(TiOx)층)이 형성되는 것을 방지할 수 있다.
도 10 및 도 11b를 참조하면, 상부 배선층(USL)은 제2 배리어 배선층(248) 및 제2 메인 배선층(249)을 포함할 수 있다. 제2 배리어 배선층(248)은 감지 절연층(230) 상에 직접 배치된다. 제2 배리어 배선층(248)은 금속 질화물을 포함할 수 있다. 본 발명의 일 예로, 제2 배리어 배선층(248)은 티타늄나이트라이드(TiN)를 포함할 수 있다.
제2 배리어 배선층(248) 위로 제2 메인 배선층(249)이 제공된다. 제2 메인 배선층(249)은 제3 방향(DR3)으로 순차적으로 적층된 복수의 서브 배선층을 포함할 수 있다. 본 발명의 일 예로, 제2 메인 배선층(249)은 제4 서브 배선층(249a) 및 제5 서브 배선층(249c)을 포함한다. 제4 서브 배선층(249a)은 제2 배리어 배선층(248) 상에 배치되고, 제5 서브 배선층(249c)은 제4 서브 배선층(249a) 상에 배치된다. 제4 서브 배선층(249a)은 금속 물질, 예를 들어 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 또는 이들의 합금 등을 포함할 수 있다. 예컨대, 제4 서브 배선층(249a)은 알루미늄 또는 알루미늄 합금을 포함할 수 있다. 제5 서브 배선층(249c)은 티타늄 또는 티타늄 합금을 포함할 수 있다. 제2 배리어 배선층(248) 및 제5 서브 배선층(249c)은 동일 물질을 포함할 수 있다. 즉, 제2 배리어 배선층(248) 및 제5 서브 배선층(249c)은 티타늄나이트라이드(TiN)를 포함할 수 있다.
이처럼, 하부 및 상부 배선층(LSL, USL) 중 어느 하나의 하부에 유기층으로 이루어진 절연층(230, 260)이 배치될 경우, 하부 및 상부 배선층(LSL, USL) 중 어느 하나는 금속 질화물을 포함하는 배리어 배선층(248)을 구비할 수 있다. 따라서, 입력 감지층(ISP)을 형성하는데 있어, 유기층과 배선층 사이에 금속 산화물이 형성되는 것을 방지할 수 있고, 금속 산화물로 인해 배선층의 일부분이 미식각되는 현상을 방지할 수 있다.
또한, 도 10 내지 도 11b에서는 각 신호 라인들이 하부 및 상부 배선층(LSL, USL)을 포함하는 복층 구조를 갖는 것을 예시적으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 각 신호 라인들이 하부 배선층(LSL) 및 상부 배선층(USL) 중 어느 하나만을 포함하는 단층 구조를 가질 수 있다. 이 경우, 하부 및 상부 배선층(LSL, USL) 중 어느 하나의 하부에 유기층으로 이루어진 절연층(230, 260)이 배치될 경우, 하부 및 상부 배선층(LSL, USL) 중 어느 하나는 금속 질화물을 포함하는 배리어 배선층(248)을 구비할 수 있다. 따라서, 입력 감지층(ISP)을 형성하는데 있어, 유기층과 배선층 사이에 금속 산화물이 형성되는 것을 방지할 수 있고, 금속 산화물로 인해 배선층의 일부분이 미식각되는 현상을 방지할 수 있다.
도 12a는 배리어층을 구비하지 않는 도전층과 감지 절연층 사이에 금속 산화물이 형성된 상태를 나타낸 도면이고, 도 12b는 배리어층을 구비하는 도전층과 감지 절연층 사이에 금속 산화물이 형성되지 않은 상태를 나타낸 도면들이다.
도 12a를 참조하면, 도전층(P_240)은 배리어층을 포함하지 않고, 제1 서브 도전층(P_241), 제2 서브 도전층(P_242) 및 제3 서브 도전층(P_243)을 포함한다. 제1 및 제3 서브 도전층(P_241, P_243)은 티타늄을 포함하고, 제2 서브 도전층(P_242)은 알루미늄을 포함한다. 이 경우, 감지 절연층(P_230)이 유기층인 경우, 감지 절연층(P_230)과 도전층(P_240) 사이에는 유기층과 제1 서브 도전층(P_241)이 반응하여 티타늄옥사이드(TiOx)층(P_245)이 형성되는 것으로 나타났다. 대략, 티타늄옥사이드층(P_245)은 대략 10.9nm의 두께를 갖는 것으로 나타났다.
도 12b 및 도 12c를 참조하면, 제2 도전층(240)에 티타늄나이트라이드(TiN)를 포함하는 배리어층(241)이 제공될 경우, 감지 절연층(230)이 유기층이더라도, 제2 도전층(240)과 감지 절연층(230) 사이에는 티타늄옥사이드층이 형성되지 않는 것으로 나타났다. 또한, 배리어층(241) 위에 알루미늄을 포함하는 제4 서브 도전층(243a)이 배치되거나 또는 배리어층(241) 위에 티타늄을 포함하는 제4 서브 도전층(245a)이 배치되더라도 이와 무관하게 제2 도전층(240)과 감지 절연층(230) 사이에는 티타늄옥사이드층이 형성되지 않는 것으로 나타났다.
따라서, 입력 감지층(ISP)을 형성하는데 있어, 유기층과 도전층 사이에 금속 산화물이 형성되는 것을 방지할 수 있고, 금속 산화물로 인해 도전층의 일부분이 미식각되는 현상을 방지할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DM: 표시 모듈
DP: 표시 패널 ISP: 입력 감지층
210: 베이스 절연층 220: 제1 도전층
230: 감지 절연층 240: 제2 도전층
250: 커버 절연층 241: 배리어층
221: 제1 메인 도전층 243: 제2 메인 도전층

Claims (26)

  1. 광을 발생하는 발광 소자를 포함하는 표시 패널; 및
    상기 표시 패널 상에 배치된 입력 감지층을 포함하고,
    상기 입력 감지층은,
    상기 표시 패널 상에 배치되는 감지 절연층; 및
    상기 감지 절연층 상에 배치된 도전층을 포함하고,
    상기 도전층은,
    상기 감지 절연층 상에 직접 배치되고 금속 질화물로 이루어진 배리어층; 및
    상기 배리어층 상에 배치된 메인 도전층을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 배리어층은,
    티타늄나이트라이드(TiN)를 포함하는 표시 장치.
  3. 제2항에 있어서, 상기 메인 도전층은,
    상기 배리어층 상에 배치된 제1 서브 도전층; 및
    상기 제1 서브 도전층 상에 배치된 제2 서브 도전층을 포함하는 표시 장치.
  4. 제3항에 있어서, 상기 제1 및 제2 서브 도전층은 서로 다른 금속 물질을 포함하는 표시 장치.
  5. 제4항에 있어서, 상기 제1 서브 도전층은,
    알루미늄 또는 알루미늄 합금을 포함하는 표시 장치.
  6. 제4항에 있어서, 상기 제2 서브 도전층은,
    티타늄 또는 티나늄 합금을 포함하는 표시 장치.
  7. 제4항에 있어서, 상기 제2 서브 도전층은,
    티타늄나이트라이드(TiN)을 포함하는 표시 장치.
  8. 제2항에 있어서, 상기 메인 도전층은,
    상기 배리어층 상에 배치된 제1 서브 도전층;
    상기 제1 서브 도전층 상에 배치된 제2 서브 도전층; 및
    상기 제2 서브 도전층 상에 배치된 제3 서브 도전층을 포함하는 표시 장치.
  9. 제8항에 있어서, 상기 제2 서브 도전층은 상기 제1 및 제3 서브 도전층과 서로 다른 물질을 포함하는 표시 장치.
  10. 제9항에 있어서,
    상기 제1 서브 도전층은 티타늄 또는 티타늄 합금을 포함하고,
    상기 제2 서브 도전층은 알루미늄 또는 알루미늄 합금을 포함하는 표시장치.
  11. 제9항에 있어서, 상기 제3 서브 도전층은,
    티타늄 또는 티타늄나이트라이드(TiN) 중 하나를 포함하는 표시 장치.
  12. 제1항에 있어서, 상기 감지 절연층은,
    유기 물질을 포함하는 유기층인 표시 장치.
  13. 광을 발생하는 발광 소자를 포함하는 표시 패널; 및
    상기 표시 패널 상에 배치된 입력 감지층을 포함하고,
    상기 입력 감지층은,
    상기 표시 패널 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치된 제1 도전층;
    상기 제1 도전층을 커버하는 제2 절연층; 및
    상기 제2 절연층 상에 배치된 제2 도전층을 포함하고,
    상기 제2 도전층은,
    금속 질화물로 이루어진 제2 배리어층; 및
    상기 제2 배리어층 상에 배치된 제2 메인 도전층을 포함하는 표시 장치.
  14. 제13항에 있이서, 상기 제2 절연층은,
    유기 물질을 포함하는 유기층인 표시 장치.
  15. 제13항에 있어서, 상기 제2 배리어층은,
    티타늄나이트라이드(TiN)를 포함하는 표시 장치.
  16. 제13항에 있어서, 상기 제2 메인 도전층은,
    상기 제2 배리어층 상에 배치된 제1 서브 도전층; 및
    상기 제1 서브 도전층 상에 배치된 제2 서브 도전층을 포함하는 표시 장치.
  17. 제16항에 있어서, 상기 제1 및 제2 서브 도전층은 서로 다른 금속 물질을 포함하는 표시 장치.
  18. 제17항에 있어서,
    상기 제1 서브 도전층은 알루미늄 또는 알루미늄 합금을 포함하고,
    상기 제2 서브 도전층은 티타늄 또는 티타늄나이트라이드(TiN) 중 하나를 포함하는 표시 장치.
  19. 제13항에 있어서, 상기 제2 메인 도전층은,
    상기 제2 배리어층 상에 배치된 제1 서브 도전층;
    상기 제1 서브 도전층 상에 배치된 제2 서브 도전층; 및
    상기 제2 서브 도전층 상에 배치된 제3 서브 도전층을 포함하는 표시 장치.
  20. 제19항에 있어서, 상기 제2 서브 도전층은 상기 제1 및 제3 서브 도전층과 서로 다른 금속 물질을 포함하는 표시 장치.
  21. 제20항에 있어서,
    상기 제1 서브 도전층은 티타늄 또는 티타늄 합금을 포함하고,
    상기 제2 서브 도전층은 알루미늄 또는 알루미늄 합금을 포함하며,
    상기 제3 서브 도전층은 티타늄 또는 티타늄나이트라이드(TiN) 중 하나를 포함하는 표시 장치.
  22. 제13항에 있어서, 상기 제1 절연층은,
    유기 물질을 포함하는 유기층인 표시장치.
  23. 제22항에 있어서, 상기 제1 도전층은,
    상기 제1 절연층 상에 직접 배치되고 금속 질화물로 이루어진 제1 배리어층; 및
    상기 제1 배리어층 상에 배치된 제1 메인 도전층을 포함하는 표시 장치.
  24. 제23항에 있어서, 상기 제1 및 제2 배리어층 각각은,
    티타늄나이트라이드(TiN)를 포함하는 표시 장치.
  25. 제23항에 있어서, 상기 제1 메인 도전층은,
    상기 제1 배리어층 상에 배치된 제1 서브 도전층; 및
    상기 제1 서브 도전층 상에 배치된 제2 서브 도전층을 포함하고,
  26. 제25항에 있어서, 상기 제1 및 제2 서브 도전층은 서로 다른 금속 물질을 포함하는 표시 장치.
KR1020210023175A 2021-02-22 2021-02-22 표시 장치 KR20220120739A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210023175A KR20220120739A (ko) 2021-02-22 2021-02-22 표시 장치
US17/553,036 US11983366B2 (en) 2021-02-22 2021-12-16 Display device
EP22157821.4A EP4047462A1 (en) 2021-02-22 2022-02-21 Display device
CN202220357604.1U CN218277722U (zh) 2021-02-22 2022-02-22 显示装置
CN202210162128.2A CN114975532A (zh) 2021-02-22 2022-02-22 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210023175A KR20220120739A (ko) 2021-02-22 2021-02-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20220120739A true KR20220120739A (ko) 2022-08-31

Family

ID=80445936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210023175A KR20220120739A (ko) 2021-02-22 2021-02-22 표시 장치

Country Status (3)

Country Link
EP (1) EP4047462A1 (ko)
KR (1) KR20220120739A (ko)
CN (2) CN114975532A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102606941B1 (ko) * 2018-05-31 2023-11-30 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
CN218277722U (zh) 2023-01-10
EP4047462A1 (en) 2022-08-24
US20220269370A1 (en) 2022-08-25
CN114975532A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US11416094B2 (en) Touch sensor and display device having the same
JP2020042806A (ja) ディスプレイ装置
EP3751338B1 (en) Display device
KR20200129211A (ko) 표시장치
KR20210054091A (ko) 표시장치
KR20220008997A (ko) 전자장치
US11943990B2 (en) Display device
US20220302226A1 (en) Display device
KR20220120739A (ko) 표시 장치
US11983366B2 (en) Display device
KR20200031001A (ko) 표시장치
US11893191B2 (en) Display device
US11822755B2 (en) Electronic device comprising sensing pattern
US20240036689A1 (en) Display device including an input sensor
US20220271096A1 (en) Display device
US20230350518A1 (en) Display device
US11797136B2 (en) Electronic device
US20230320165A1 (en) Electronic apparatus
US20230057306A1 (en) Display device
KR20230026561A (ko) 전자 장치
KR20230000039A (ko) 입력 감지 패널과 이를 포함한 표시 장치 및 이의 제조 방법
KR20200031002A (ko) 표시장치