KR20220092692A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20220092692A
KR20220092692A KR1020200183056A KR20200183056A KR20220092692A KR 20220092692 A KR20220092692 A KR 20220092692A KR 1020200183056 A KR1020200183056 A KR 1020200183056A KR 20200183056 A KR20200183056 A KR 20200183056A KR 20220092692 A KR20220092692 A KR 20220092692A
Authority
KR
South Korea
Prior art keywords
layer
disposed
conductive
conductive layer
ground wire
Prior art date
Application number
KR1020200183056A
Other languages
English (en)
Inventor
강봉일
고준영
윤가연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200183056A priority Critical patent/KR20220092692A/ko
Priority to US17/193,675 priority patent/US11460963B2/en
Publication of KR20220092692A publication Critical patent/KR20220092692A/ko
Priority to US17/936,195 priority patent/US11893191B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H01L27/323—
    • H01L51/5253—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예에 따른 표시장치는 표시패널과 표시패널 상에 배치된 입력 센서층을 포함하는 표시모듈 및 상기 표시모듈에 연결된 연성회로필름을 포함한다. 연성회로필름은, 베이스 필름, 센서 연결 배선, 접지 배선, 절연층, 제1 도전층 및 커버 테이프를 포함한다. 센서 연결 배선은 베이스 필름 상에 배치되고, 입력 센서층에 전기적으로 연결된다. 접지 배선은 베이스 필름 상에 배치되고, 절연층은 센서 연결 배선을 커버한다. 제1 도전층은 절연층 상에 배치되고, 접지 배선에 전기적으로 연결되며, 커버 테이프는 제1 도전층 상에 배치되고, 접지 배선에 전기적으로 연결된다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 센싱 신뢰성을 개선한 표시장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시장치를 구비한다. 전자 장치들은 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 입력 센서를 구비할 수 있다.
입력 센서는 사용자의 신체를 이용한 터치나 압력을 감지할 수 있다.
본 발명의 목적은 센싱 신뢰성이 개선된 표시장치를 제공하는 것이다.
본 발명의 실시예에 따른 표시장치는 표시패널과 표시패널 상에 배치된 입력 센서층을 포함하는 표시모듈 및 상기 표시모듈에 연결된 연성회로필름을 포함한다.
상기 연성회로필름은 베이스 필름, 센서 연결 배선, 접지 배선, 절연층, 제1 도전층 및 커버 테이프를 포함한다. 상기 센서 연결 배선은 상기 베이스 필름 상에 배치되고, 상기 입력 센서층에 연결된다. 상기 접지 배선은 상기 베이스 필름 상에 배치되고, 상기 절연층은 상기 센서 연결 배선을 커버한다. 상기 제1 도전층은 상기 절연층 상에 배치되고, 상기 접지 배선에 전기적으로 연결되며, 상기 커버 테이프는 상기 제1 도전층 상에 배치되고, 상기 접지 배선에 전기적으로 연결된다.
본 발명의 실시예에 따른 표시장치는 표시패널과 표시패널 상에 배치된 입력 센서층을 포함하는 표시모듈 및 상기 표시모듈에 연결된 연성회로필름을 포함한다.
상기 연성회로필름은 베이스 필름, 센서 연결 배선, 접지 배선, 절연층, 제1 도전층 및 커버 테이프를 포함한다. 상기 센서 연결 배선은 상기 베이스 필름 상에 배치되고, 상기 입력 센서층에 연결된다. 상기 접지 배선은 상기 베이스 필름 상에 배치되고, 상기 절연층은 상기 센서 연결 배선을 커버한다. 상기 제1 도전층은 상기 절연층 상에 배치되고, 상기 접지 배선에 제1 접착 강도로 결합되고, 상기 커버 테이프는 상기 제1 도전층 상에 배치되고, 상기 접지 배선에 상기 제1 접착 강도와 다른 제2 접착 강도로 결합된다.
상술한 바에 따르면, 연성회로필름 상에 배치되는 제1 도전층 및 커버 테이프가 접지 배선에 의해 안정적으로 접지됨으로써, 제1 도전층 및 커버 테이프와 센서 연결 배선들 사이의 기생 커패시턴스가 변화되지 않고 안정적으로 일정한 크기로 유지될 수 있다. 따라서, 터치 동작이 발생하지 않았는데, 터치로 인식되는 고스트 터치(Ghost Touch) 현상 등을 방지할 수 있고, 그 결과 표시장치의 센싱 신뢰성을 개선할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 1c는 도 1b에 도시된 절단선 I-I`에 따라 절단한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 입력 감지층의 평면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 연성회로필름의 평면도들이다.
도 5는 도 4b의 BB 부분을 확대하여 나타낸 확대도이다.
도 6a는 도 5에 도시된 Ⅲ-Ⅲ`에 따라 절단한 단면도이다.
도 6b는 도 6a에 도시된 CC 부분을 확대하여 나타낸 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 연성회로필름을 절단선 Ⅲ-Ⅲ`에 따라 절단한 단면도이다.
도 7b는 도 7a에 도시된 GG 부분을 확대하여 나타낸 단면도이다.
도 8은 본 발명의 일 실시예 따른 연성회로필름의 BB 부분에 대한 확대도이다.
도 9a는 도 8에 도시된 Ⅳ-Ⅳ`에 따라 절단한 단면도이다.
도 9b는 도 9a에 도시된 FF 부분을 확대하여 나타낸 단면도이다.
도 10은 도 1b에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 표시패널 및 입력 감지층의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시장치의 사시도이고, 도 1b는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다. 도 1c는 도 1b에 도시된 절단선 I-I`에 따라 절단한 단면도이다.
도 1a 내지 도 1c를 참조하면, 표시장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
표시장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시장치(DD)의 전면(front surface)과 대응될 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다.
본 실시예에서는 영상(IM)이 표시되는 제3 방향(DR3)을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시장치(DD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
표시장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 표시장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
표시장치(DD)의 전면은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 1b 및 도 1c에 도시된 바와 같이, 표시장치(DD)는 윈도우(WM), 표시모듈(DM) 및 반사방지필름(RPP)을 포함할 수 있다. 표시모듈(DM)은 표시패널(DP) 및 입력 감지층(ISP)을 포함할 수 있다.
윈도우(WM)는 영상을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 윈도우(WM)는 단일층으로 도시되었으나, 이에 한정하는 것은 아니며 복수 개의 층들을 포함할 수 있다. 한편, 도시되지 않았으나, 상술한 표시장치(DD)의 베젤 영역(BZA)은 실질적으로 윈도우(WM)의 일 영역에 소정의 컬러를 포함하는 물질이 인쇄된 영역으로 제공될 수 있다. 본 발명의 일 예로, 윈도우(WM)는 베젤 영역(BZA)을 정의하기 위한 차광패턴(WBM)을 포함할 수 있다. 차광패턴(WBM)은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널, 무기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있고, 무기발광 표시패널의 발광층은 무기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
입력 감지층(ISP)은 표시패널(DP) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISP)은 연속공정에 의해 표시패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층(ISP)이 표시패널(DP) 상에 직접 배치되는 경우, 접착필름이 입력 감지층(ISP)과 표시패널(DP) 상이에 배치되지 않는다.
표시패널(DP)은 이미지를 생성하고, 입력 감지층(ISP)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다.
반사방지필름(RPP)은 윈도우(WM)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지필름(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 하나의 편광필름으로 구현될 수 있다. 반사방지필름(RPP)은 편광필름의 상부 또는 하부에 배치된 보호필름을 더 포함할 수 있다.
반사방지필름(RPP)은 입력 감지층(ISP) 상에 배치될 수 있다. 즉, 반사방지필름(RPP)은 입력 감지층(ISP)과 윈도우(WM) 사이에 배치될 수 있다. 입력감지층(ISP), 반사방지필름(RPP), 및 윈도우(WM)들은 접착필름을 통해 서로 결합될 수 있다. 입력 감지층(ISP)과 반사방지필름(RPP) 사이에는 제1 접착필름(AF1)이 배치되고, 반사방지필름(RPP)과 윈도우(WM) 사이에 제2 접착필름(AF2)이 배치된다. 따라서, 반사방지필름(RPP)은 제1 접착필름(AF1)에 의해 입력 감지층(ISP)에 결합되고, 윈도우(WM)는 제2 접착필름(AF2)에 의해 반사방지필름(RPP)에 결합된다.
본 발명의 일 예로, 제1 및 제2 접착필름(AF1, AF2)으로써 광학투명접착필름(OCA, Optically Clear Adhesive film)을 포함할 수 있다. 그러나, 제1 및 제2 접착필름(AF1, AF2)은 이에 한정되지 않으며, 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 제1 및 제2 접착필름(AF1, AF2)은 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)을 포함할 수 있다.
표시모듈(DM)과 윈도우(WM) 사이에는 반사방지필름(RPP) 이외에 다른 기능을 수행하는 기능층, 예를 들어 보호층 등이 더 배치될 수 있다.
표시모듈(DM)은 전기적 신호에 따라 영상을 표시하고, 외부 입력에 대한 정보를 송/수신할 수 있다. 표시모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)으로 정의될 수 있다. 액티브 영역(AA)은 표시모듈(DM)에서 제공되는 영상을 출사하는 영역으로 정의될 수 있다.
주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 예를 들어, 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(NAA)은 다양한 형상으로 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 일 실시예에 따르면, 표시모듈(DM)의 액티브 영역(AA)은 투과 영역(TA)의 적어도 일부와 대응될 수 있다.
표시모듈(DM)은 연성회로필름(FCB) 및 패널 드라이버(DIC)를 더 포함할 수 있다. 연성회로필름(FCB)은 표시패널(DP)과 전기적으로 연결될 수 있다. 연성회로필름(FCB)은 표시패널(DP)의 주변 영역(NAA)에 본딩 공정을 통해 결합될 수 있다. 패널 드라이버(DIC)는 연성회로필름(FCB) 상에 실장되어 표시패널(DP)과 전기적으로 연결되는 패널 구동칩일 수 있다. 패널 구동칩(DIC)은 표시패널(DP)의 화소를 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함할 수 있다. 도 1b에서는 패널 구동칩(DIC)이 연성회로필름(FCB) 상에 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 패널 구동칩(DIC)은 표시패널(DP)의 주변 영역(NAA) 상에 실장될 수도 있다.
표시모듈(DM)은 입력 감지층(ISP)을 구동하기 위한 센서 컨트롤러(TIC)를 더 포함할 수 있다. 센서 컨트롤러(TIC)는 연성회로필름(FCB) 상에 실장되어 입력감지층(ISP)과 전기적으로 연결되는 센서 구동칩일 수 있다. 표시모듈(DM)은 연성회로기판(FCB) 상에 실장된 복수의 구동 소자를 더 포함할 수 있다. 복수의 구동 소자는 외부로부터 입력된 신호를 패널 구동칩(DIC) 및 센서 구동칩(TIC)에 필요한 신호로 변환하거나, 표시패널(DP)을 구동하기 위해 필요한 신호를 변환하기 위한 회로부를 포함할 수 있다. 연성회로필름(FCB)은 벤딩되어 표시모듈(DM)의 후면에 배치될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시패널의 평면도이고, 도 3은 본 발명의 일 실시예에 따른 입력 감지층의 평면도이다.
도 2 및 도 3을 참조하면, 표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL), 및 복수 개의 화소들(PX)을 포함할 수 있다. 표시패널(DP)은 주변 영역(NAA)에 배치된 패드부(PLD)를 더 포함할 수 있다. 패드부(PLD)는 복수 개의 신호라인들(SGL) 중 대응되는 신호라인과 연결된 화소 패드들(D-PD)을 포함한다.
화소들(PX)은 액티브 영역(AA)에 배치된다. 화소들(PX) 각각은 발광 소자(114, 도 10 참조)와 그에 연결된 화소 구동회로를 포함한다. 발광 소자(114)는 유기발광 다이오드를 포함할 수 있다. 구동회로(GDC), 신호라인들(SGL), 패드부(PLD), 및 화소 구동회로는 도 10에 도시된 회로 소자층(120)에 포함될 수 있다.
구동회로(GDC)는 게이트 구동회로를 포함할 수 있다. 게이트 구동회로는 복수 개의 게이트 신호들(이하, 게이트 신호들)을 생성하고, 게이트 신호들을 후술하는 복수 개의 게이트 라인들(GL, 이하 게이트 라인들)에 순차적으로 출력한다.　게이트 구동회로는 화소 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
신호라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호라인(CSL)을 포함한다. 게이트 라인들(GL) 중 일 게이트 라인은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL) 중 일 데이터 라인은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호라인(CSL)은 게이트 구동회로에 제어신호들을 제공할 수 있다. 신호라인들(SGL)은 액티브 영역(AA) 및 주변 영역(NAA)에 중첩한다.
패드부(PLD)는 연성회로필름(FCB, 도 1b에 도시됨)이 연결되는 부분으로써, 연성회로필름(FCB)을 표시패널(DP)에 전기적으로 연결시키기 위한 화소 패드들(D-PD) 및 연성회로필름(FCB)을 입력 감지층(ISP)에 전기적으로 연결시키기 위한 입력 패드들(I-PD)을 포함할 수 있다. 화소 패드들(D-PD) 및 입력 패드들(I-PD)은 회로 소자층(120)에 배치된 배선들 중 일부가 회로 소자층(120)에 포함된 절연층으로부터 노출됨으로써 제공될 수 있다.
화소 패드들(D-PD)은 신호 라인들(SGL)을 통해 대응되는 화소들(PX)에 연결된다. 또한, 화소 패드들(D-PD) 중 어느 하나의 화소 패드에는 구동회로(GDC)가 연결될 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 입력 감지층(ISP)은 제1 감지전극들(IE1-1 내지 IE1-5), 제1 감지전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호라인들(SL1-1 내지 SL1-5), 제2 감지전극들(IE2-1 내지 IE2-4), 및 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다. 본 발명의 일 예로, 입력 감지층(ISP)은 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제3 신호라인들(SL2-5 내지 SL2-8)을 포함할 수 있다. 이 경우, 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에 연결되고, 제3 신호라인들(SL2-5 내지 SL2-8)은 제2 감지전극들(IE2-1 내지 IE2-4)의 타단에 연결될 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 교차한다. 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 절연되어 상호 커패시턴스를 형성한다. 제1 감지전극들(IE1-1 내지 IE1-5)은 제2 방향(DR2)으로 나열되며, 각각이 제1 방향(DR1)으로 연장된다. 제2 감지전극들(IE2-1 내지 IE2-4)은 제1 방향(DR1)으로 나열되며, 각각이 제2 방향(DR2)으로 연장된다.
제1 감지전극들(IE1-1 내지 IE1-5) 각각은 액티브 영역(AA)에 배치된 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 액티브 영역(AA)에 배치된 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함한다. 제1 센서부들(SP1) 중 제1 전극의 양단에 배치된 2개 제1 센서부들은 중앙에 배치된 제1 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다. 제2 센서부들(SP2) 중 제2 전극의 양단에 배치된 2개 제2 센서부들은 중앙에 배치된 제2 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다.
도 3에는 일 실시예에 따른 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 도시하였으나, 그 형상은 이에 제한되지 않는다. 본 발명의 일 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다. 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 제1 센서부들(SP1)과 제2 센서부들(SP2)은 다른 다각형상을 가질 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 제1 방향(DR1)을 따라 나열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 제2 방향(DR2)을 따라 나열된다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결한다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 메쉬 형상을 가질 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬 형상을 가짐으로써 표시패널(DP, 도 2 참조)의 전극들과의 기생 커패시턴스가 감소될 수 있다. .
메쉬 형상의 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 저온 공정이 가능한 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있고, 이에 한정되지는 않는다. 연속공정으로 입력 감지층(ISP)을 형성하더라도 발광 소자(114, 도 10 참조)의 손상이 방지될 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결된다. 본 발명의 일 실시예에서, 입력 감지층(ISP)은 제1 감지전극들(IE1-1 내지 IE1-5)의 타단에 연결된 신호라인들을 더 포함할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5), 제2 신호라인들(SL2-1 내지 SL2-4) 및 제3 신호라인들(SL2-5 내지 SL2-8)은 주변 영역(NAA)에 배치될 수 있다. 패드부(PLD)는 제1 신호라인들(SL1-1 내지 SL1-5), 제2 신호라인들(SL2-1 내지 SL2-4), 및 제3 신호라인들(SL2-5 내지 SL2-8)의 일단으로부터 연장되고, 주변 영역(NAA)에 배치된 입력 패드들(I-PD)을 포함할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 연성회로필름의 평면도들이다.
도 2, 도 3, 도 4a 및 도 4b를 참조하면, 연성회로필름(FCB)의 일단부는 표시패널(DP)에 결합된다. 연성회로필름(FCB)은 표시패널(DP)의 패드부(PLD)와 결합될 수 있다. 따라서, 연성회로필름(FCB)은 패드부(PLD)를 통해 표시패널(DP)의 신호라인들(SGL) 및 입력 감지층(ISP)의 제1 내지 제3 신호라인들(SL1-1 내지 SL1-5, SL2-1 내지 SL2)과 전기적으로 연결될 수 있다.
본 발명의 일 예로, 연성회로필름(FCB)은 가요성을 갖는 재질로 이루어질 수 있다. 연성회로필름(FCB) 상에는 패널 구동칩(DIC)이 실장될 수 있다. 연성회로필름(FCB) 상에는 센서 구동칩(TIC)이 더 실장될 수 있다. 연성회로필름(FCB)은 패널 구동칩(DIC)이 표시패널(DP)의 후면에 배치될 수 있도록 벤딩될 수 있다.
연성회로필름(FCB)은 베이스 필름(BF)을 포함한다. 베이스 필름(BF)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 베이스 필름(BF)의 제1 영역(A1) 상에는 패널 구동칩(DIC)이 실장되고, 베이스 필름(BF)의 제2 영역(A2) 상에는 센서 구동칩(TIC) 및 각종 구동 소자들이 실장된다.
연성회로필름(FCB)은 베이스 필름(BF)의 제1 영역(A1)에 배치되어 패널 구동칩(DIC)과 표시패널(DP)의 패드부(PLD)를 연결하는 패널 연결 배선들을 포함한다. 패널 연결 배선은 패널 구동칩(DIC)과 패드부(PLD) 사이에 배치된다. 연성회로필름(FCB)은 베이스 필름(BF)의 제1 및 제2 영역(A1, A2)에 배치되어 센서 구동칩(TIC)과 표시패널(DP)의 패드부(PLD)를 연결하는 센서 연결 배선들(CL_S1, CL_S2)을 포함한다. 센서 연결 배선들(CL_S1, CL_S2)은 패널 구동칩(DIC)의 제1 측에 배치된 제1 그룹(CL_S1) 및 패널 구동칩(DIC)의 제2 측에 배치된 제2 그룹(CL_S2)을 포함한다. 여기서, 제1 측은 패널 구동칩(DIC)의 좌측으로 정의되고, 제2 측은 패널 구동칩(DIC)의 우측으로 정의될 수 있다.
연성회로필름(FCB)은 베이스 필름(BF) 상에 배치된 접지 배선(GNL1, GNL2)을 더 포함한다. 접지 배선(GNL1, GNL2)은 구리 배선일 수 있고, 접지 전압을 수신할 수 있다. 접지 배선(GNL1, GNL2)은 베이스 필름(BF)의 제1 영역(A1) 상에 배치될 수 있다. 본 발명의 일 예로, 접지 배선(GNL1, GNL2)은 제1 및 제2 접지 배선(GNL1, GNL2)을 포함할 수 있으나, 접지 배선(GNL1, GNL2)의 개수는 특별히 한정되지 않는다.
접지 배선(GNL1, GNL2)은 제1 영역(A1) 내에서 센서 연결 배선들(CL_S1, CL_S2)과 이격되어 배치될 수 있다. 접지 배선(GNL1, GNL2)은 센서 연결 배선들(CL_S1, CL_S2)과 전기적으로 절연될 수 있다.
연성회로필름(FCB)은 센서 연결 배선들(CL_S1, CL_S2) 및 접지 배선(GNL1, GNL2) 상에 배치된 절연층(PSL)을 더 포함한다. 절연층(PSL)은 절연성 잉크 물질을 포함할 수 있다. 본 발명의 일 예로, 절연층(PSL)은 블랙 컬러를 가질 수 있다. 절연층(PSL)은 외부로부터의 노이즈를 차단하는 역할을 수행한다. 센서 연결 배선들(CL_S1, CL_S2) 중 제1 영역(A1)에 배치된 부분이 절연층(PSL)에 의해 커버될 수 있다. 절연층(PSL)은 제1 영역(A1)에서 센서 연결 배선들(CL_S1, CL_S2)의 일부분 및 접지 배선(GNL1, GNL2)과 중첩할 수 있다. 절연층(PSL)에는 접지 배선(GNL1, GNL2)을 노출시키기 위한 홀(PSL_H1, PSL_H2)이 제공될 수 있다. 구체적으로, 홀(PSL_H1, PSL_H2)은 제1 접지 배선(GNL1)을 노출시키는 제1 홀(PSL_H1) 및 제2 접지 배선(GNL2)을 노출시키는 제2 홀(PSL_H2)을 포함할 수 있다.
연성회로필름(FCB)은 절연층(PSL) 위에 배치된 제1 도전층(FCL)을 더 포함한다. 제1 도전층(FCL)은 도전성 물질을 포함할 수 있다. 본 발명의 일 예로, 제1 도전층(FCL)은 금속 물질을 포함할 수 있다. 제1 도전층(FCL)은 제1 영역(A1)에서 센서 연결 배선들(CL_S1, CL_S2)의 일부분 및 접지 배선(GNL1, GNL2)과 중첩할 수 있다. 제1 도전층(FCL)은 제1 및 제2 홀(PSL_H1, PSL_H2)을 통해 각각 노출된 제1 및 제2 접지 배선(GNL1, GNL2)과 전기적으로 연결될 수 있다. 따라서, 제1 도전층(FCL)은 제1 및 제2 접지 배선(GNL1, GNL2)으로부터 접지 전압을 수신할 수 있다. 제1 도전층(FCL)은 제1 및 제2 접지 배선(GNL1, GNL2)과 접촉되는 것에 의해 접지될 수 있다.
제1 도전층(FCL)에는 접지 배선(GNL1, GNL2)을 노출시키기 위한 홀(FCL_H1, FCL_H2)이 제공될 수 있다. 구체적으로, 홀(FCL_H1, FCL_H2)은 제1 홀(PSL_H1)에 대응하여 제공되어 제1 접지 배선(GNL1)을 노출시키는 제3 홀(FCL_H1), 및 제2 홀(PSL_H2)에 대응하여 제공되어 제2 접지 배선(GNL2)을 노출시키는 제4 홀(FCL_H2)을 포함할 수 있다. 본 발명의 일 예로, 제3 홀(FCL_H1)의 사이즈는 제1 홀(PSL_H1)의 사이즈보다 작을 수 있고, 제4 홀(FCL_H2)의 사이즈는 제2 홀(PSL_H2)의 사이즈보다 작을 수 있다.
연성회로필름(FCB)은 제1 도전층(FCL) 상에 배치되고, 접지 배선(GNL1, GNL2)에 전기적으로 연결되는 커버 테이프(CT1, CT2)를 더 포함한다. 본 발명의 일 예로, 커버 테이프(CT1, CT2)는 제1 접지 배선(GNL1)과 중첩하여 배치되는 제1 커버 테이프(CT1), 및 제2 접지 배선(GNL2)과 중첩하여 배치되는 제2 커버 테이프(CT2)를 포함할 수 있다. 제1 커버 테이프(CT1)는 제1 영역(A1)에서 센서 연결 배선들(CL_S1, CL_S2)의 일부분 및 제1 접지 배선(GNL1)과 중첩할 수 있다. 제2 커버 테이프(CT2)는 제1 영역(A1)에서 센서 연결 배선들의 제2 그룹(CL_S2)의 일부분 및 제1 접지 배선(GNL1)과 중첩할 수 있다.
제1 및 제2 커버 테이프(CT1, CT2) 각각은 외부로부터의 노이즈를 차단하고, 외부로부터 제공되는 충격 등과 같은 위험으로부터 센서 연결 배선들(CL_S1, CL_S2)을 보호하는 역할을 수행한다.
제1 커버 테이프(CT1)는 제1 및 제3 홀(PSL_H1, FCL_H1)을 통해 노출된 제1 접지 배선(GNL1)과 전기적으로 연결되고, 제2 커버 테이프(CT2)는 제2 및 제4 홀(PSL_H2, FCL_H2)을 통해 노출된 제2 접지 배선(GNL2)과 전기적으로 연결된다. 따라서, 제1 커버 테이프(CT1)는 제1 접지 배선(GNL1)과 접속되는 것에 의해 접지되고, 제2 커버 테이프(CT2)는 제2 접지 배선(GNL2)과 접속되는 것에 의해 접지된다.
제1 및 제2 커버 테이프(CT1, CT2)와 센서 연결 배선들(CL_S1, CL_S2) 사이 그리고 제1 도전층(FCL)과 센서 연결 배선들(CL_S1, CL_S2) 사이에는 기생 커패시턴스가 형성될 수 있다. 그러나, 제1 도전층(FCL), 제1 및 제2 커버 테이프(CT1, CT2)가 제1 및 제2 접지 배선들(GNL1, GNL2)에 의해 안정적으로 접지됨으로써, 제1 도전층(FCL), 제1 및 제2 커버 테이프(CT1, CT2)와 센서 연결 배선들(CL_S1, CL_S2) 사이의 기생 커패시턴스가 변화되지 않고 안정적으로 일정한 크기로 유지될 수 있다. 따라서, 터치 동작이 발생하지 않았는데, 터치로 인식되는 고스트 터치(Ghost Touch) 현상 등을 방지할 수 있다.
도 5는 도 4b의 BB 부분을 확대하여 나타낸 확대도이고, 도 6a는 도 5에 도시된 Ⅲ-Ⅲ`에 따라 절단한 단면도이다. 도 6b는 도 6a에 도시된 CC 부분을 확대하여 나타낸 단면도이다.
도 4b, 도 5, 도 6a 및 도 6b를 참조하면, 연성회로필름(FCB)은 제1 도전층(FCL)의 후면에 배치된 제1 도전성 접착층(CAL1)을 더 포함한다. 제1 도전성 접착층(CAL1)은 도전성 점착 물질을 포함할 수 있다. 본 발명의 일 예로, 제1 도전성 접착층(CAL1)은 금속 금, 은, 백금, 니켈, 동, 카본 등으로 이루어진 금속 입자가 합성 수지 내에 분산되어 형성된 필름일 수 있다. 합성 수지는 에폭시, 실리콘, 폴리 이미드, 폴리 우레탄 등의 물질을 포함할 수 있다. 제1 도전성 접착층(CAL1)은 제1 도전층(FCL)을 절연층(PSL)에 고정시키는 역할을 수행한다. 또한, 제1 도전성 접착층(CAL1)은 제1 및 제2 홀(PSL_H1, PSL_H2)을 통해 노출된 제1 및 제2 접지 배선(GNL1, GNL2)과 직접적으로 접촉된다. 따라서, 제1 도전층(FCL)은 제1 도전성 접착층(CAL1)을 통해 제1 및 제2 접지 배선(GNL1, GNL2)과 전기적으로 접속될 수 있다.
본 발명의 일 예로, 절연층(PSL)에 제공된 제1 홀(PSL_H1)은 제1 폭(W1)을 가질 수 있다. 절연층(PSL)에 제공된 제2 홀(PSL_H2)은 제1 홀(PSL_H1)과 같거나 다른 폭을 가질 수 있다. 제1 도전층(FCL)에 제공된 제3 홀(FCL_H1)은 제2 폭(W2)을 가질 수 있다. 제3 홀(FCL_H1)의 제2 폭(W2)은 제1 홀(PSL_H1)의 제1 폭(W1)보다 작을 수 있다. 제1 도전층(FCL)은 제1 홀(PSL_H1) 내에서 제1 접지 배선(GNL1)과 중첩하도록 배치될 수 있다. 따라서, 제1 도전층(FCL)과 제1 접지 배선(GNL1)이 중첩된 부분에서, 제1 도전성 접착층(CAL1)에 의해 제1 도전층(FCL)은 제1 접지 배선(GNL1)과 전기적으로 연결된다.
제1 및 제2 커버 테이프(CT1, CT2) 각각은 커버 절연층(CIL) 및 제2 도전층(SCL)을 포함한다. 커버 절연층(CIL)은 제1 도전층(FCL) 상에 배치되고, 제2 도전층(SCL)은 커버 절연층(CIL) 상에 배치된다. 커버 절연층(CIL)은 접착성을 갖는 절연 물질을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 및 제2 커버 테이프(CT1, CT2) 각각은 커버 절연층(CIL) 상에 배치된 접착층을 더 포함할 수 있고, 이 경우, 커버 절연층(CIL)은 접착층에 의해 제1 도전층(FCL)에 결합될 수 있다.
제2 도전층(SCL)은 접지 배선(GNL1, GNL2)에 전기적으로 연결된다. 제1 커버 테이프(CT1)의 제2 도전층(SCL)은 제1 접지 배선(GNL1)에 전기적으로 연결되고, 제2 커버 테이프(CT2)의 제2 도전층(SCL)은 제2 접지 배선(GNL2)에 전기적으로 연결된다. 제1 커버 테이프(CT1)의 제2 도전층(SCL)은 제1 접지 배선(GNL1)을 노출시키는 제1 도전층(FCL)의 제3 홀(FCL_H1)과 중첩한다. 제2 커버 테이프(CT2)의 제2 도전층(SCL)은 제2 접지 배선(GNL2)을 노출시키는 제1 도전층(FCL)의 제4 홀(FCL_H2)과 중첩한다.
제1 및 제2 커버 테이프(CT1, CT2) 각각은 커버 절연층(CIL)과 제2 도전층(SCL) 사이에 배치된 제2 도전성 접착층(CAL2)을 더 포함한다. 제2 도전성 접착층(CAL2)은 도전성 점착 물질을 포함할 수 있다. 제2 도전성 접착층(CAL2)을 통해 제2 도전층(SCL)은 커버 절연층(CIL)에 결합된다. 또한, 제2 도전성 접착층(CAL2)은 제3 홀(FCL_H1) 내에서 제1 접지 배선(GNL1)과 직접적으로 접속되고, 제4 홀(FCL_H2) 내에서 제2 접지 배선(GNL2)과 직접적으로 접속된다. 제1 커버 테이프(CT1)의 제2 도전층(SCL)은 제2 도전성 접착층(CAL2)을 통해 제1 접지 배선(GNL1)과 전기적으로 연결되고, 제2 커버 테이프(CT2)의 제2 도전층(SCL)은 제2 도전성 접착층(CAL2)을 통해 제2 접지 배선(GNL2)과 전기적으로 연결된다.
본 발명의 일 예로, 제1 도전성 접착층(CAL1)은 제2 도전성 접착층(CAL2)보다 높은 접착 강도를 가질 수 있다. 따라서, 제1 도전층(FCL)은 제2 도전층(SCL)보다 견고하게 접지 배선(GNL1, GNL2)에 결합될 수 있다. 제1 및 제2 커버 테이프(CT1, CT2)가 제3 및 제4 홀(FCL_H1, FCL_H2) 부위에서 들뜨는 현상이 발생하여, 제2 도전층(SCL)과 접지 배선(GNL1, GNL2)이 서로 전기적으로 연결되지 못할 수 있다. 그러나, 제1 도전층(FCL)이 접지 배선(GNL1, GNL2)과 견고하게 결합되어, 제1 도전층(FCL)은 안정적으로 접지 상태를 유지할 수 있다. 비록, 제1 및 제2 커버 테이프(CT1, CT2)가 접지되지 않더라도, 제1 도전층(FCL)에 의해 센서 연결 배선들(CL_S1, CL_S2) 각각에 대한 기생 커패시턴스는 흔들리지(변화되지) 않고 안정적으로 유지될 수 있다. 따라서, 터치 동작이 발생하지 않았는데, 터치로 인식되는 고스트 터치 현상을 방지할 수 있고, 입력 감지층(ISP)의 센싱 성능을 개선할 수 있다.
도 7a는 본 발명의 일 실시예에 따른 연성회로필름을 절단선 Ⅲ-Ⅲ`에 따라 절단한 단면도이고, 도 7b는 도 7a에 도시된 GG 부분을 확대하여 나타낸 단면도이다. 도 7a 및 도 7b에 도시된 구성 요소 중 도 6a 및 도 6b에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4b, 도 5, 도 7a 및 도 7b를 참조하면, 연성회로필름(FCB)은 절연층(PSL) 위에 배치된 제1 도전층(ESL)을 더 포함한다. 제1 도전층(ESL)은 제3 도전성 접착층(CAL1a) 및 쉴딩층(SHL)을 포함할 수 있다. 쉴딩층(SHL)은 정전기 차폐 기능을 갖는 층일 수 있다. 쉴딩층(SHL)은 도전성 물질을 포함할 수 있다. 본 발명의 일 예로, 쉴딩층(SHL)은 금속 물질을 포함할 수 있다. 쉴딩층(SHL)은 제1 영역(A1)에서 센서 연결 배선들(CL_S1, CL_S2)의 일부분 및 접지 배선(GNL1, GNL2)과 중첩할 수 있다. 쉴딩층(SHL)은 제1 및 제2 홀(PSL_H1, PSL_H2)을 통해 각각 노출된 제1 및 제2 접지 배선(GNL1, GNL2)과 전기적으로 연결될 수 있다. 따라서, 쉴딩층 (SHL)은 제1 및 제2 접지 배선(GNL1, GNL2)으로부터 접지 전압을 수신할 수 있다. 쉴딩층(SHL)은 제1 및 제2 접지 배선(GNL1, GNL2)과 접촉되는 것에 의해 접지될 수 있다.
제3 도전성 접착층(CAL1a)은 도전성 점착 물질을 포함할 수 있다. 본 발명의 일 예로, 제3 도전성 접착층(CAL1a)은 금속 금, 은, 백금, 니켈, 동, 카본 등으로 이루어진 금속 입자가 합성 수지 내에 분산되어 형성된 필름일 수 있다. 합성 수지는 에폭시, 실리콘, 폴리 이미드, 폴리 우레탄 등의 물질을 포함할 수 있다. 제3 도전성 접착층(CAL1a)은 쉴딩층(SHL)을 절연층(PSL)에 고정시키는 역할을 수행한다. 또한, 제3 도전성 접착층(CAL1a)은 제1 및 제2 홀(PSL_H1, PSL_H2)을 통해 노출된 제1 및 제2 접지 배선(GNL1, GNL2)과 직접적으로 접촉된다. 따라서, 쉴딩층(SHL)은 제3 도전성 접착층(CAL1a)을 통해 제1 및 제2 접지 배선(GNL1, GNL2)과 전기적으로 접속될 수 있다.
제1 도전층(ESL)은 보호층(PTL)을 더 포함할 수 있다. 보호층(PTL)은 쉴딩층(SHL) 상에 배치될 수 있다. 보호층(PTL)은 외부 충격 및 이물로부터 쉴딩층(SHL)을 포함할 수 있다. 보호층(PTL)은 절연 물질을 포함할 수 있다.
본 발명의 일 예로, 쉴딩층(SHL)에는 제1 접지 배선(GNL1)을 노출시키기 위한 홀(SHL_H1)이 제공되고, 제2 접지 배선(GNL2)을 노출시키기 위한 홀이 제공될 수 있다. 또한, 보호층(PTL)에는 제1 접지 배선(GNL1)을 노출시키기 위한 홀(PTL_H1)이 제공되고, 제2 접지 배선(GNL2)을 노출시키기 위한 홀이 제공될 수 있다. 구체적으로, 홀(SHL_H1, PTL_H1)은 제1 홀(PSL_H1)에 대응하여 제공될 수 있다. 본 발명의 일 예로, 홀(SHL_H1, PTL_H1)의 사이즈는 제1 홀(PSL_H1)의 사이즈보다 작을 수 있다.
연성회로필름(FCB)은 제1 도전층(ESLL) 상에 배치되고, 접지 배선(GNL1, GNL2)에 전기적으로 연결되는 커버 테이프(CT1, CT2)를 더 포함한다. 본 발명의 일 예로, 커버 테이프(CT1, CT2)는 제1 접지 배선(GNL1)과 중첩하여 배치되는 제1 커버 테이프(CT1) 및 제2 접지 배선(GNL2)과 중첩하여 배치되는 제2 커버 테이프(CT2)를 포함할 수 있다. 제1 커버 테이프(CT1)는 제1 영역(A1)에서 센서 연결 배선들(CL_S1, CL_S2)의 일부분 및 제1 접지 배선(GNL1)과 중첩할 수 있다. 제2 커버 테이프(CT2)는 제1 영역(A1)에서 센서 연결 배선들의 제2 그룹(CL_S2)의 일부분 및 제1 접지 배선(GNL1)과 중첩할 수 있다.
제1 및 제2 커버 테이프(CT1, CT2) 각각은 외부로부터의 노이즈를 차단하고, 외부로부터 제공되는 충격 등과 같은 위험으로부터 센서 연결 배선들(CL_S1, CL_S2)을 보호하는 역할을 수행한다.
제1 커버 테이프(CT1)는 절연층(PSL)에 제공된 제1 홀(PSL_H1) 및 제1 도전층(ESL)에 제공된 홀(SHL_H1, PTL_H1)을 통해 노출된 제1 접지 배선(GNL1)과 전기적으로 연결된다. 제2 커버 테이프(CT2)는 절연층(PSL)에 제공된 제2 홀(PSL_H2) 및 제1 도전층(ESL)에 제공된 홀을 통해 노출된 제2 접지 배선(GNL2)과 전기적으로 연결된다. 따라서, 제1 및 제2 커버 테이프(CT1, CT2)는 제1 및 제2 접지 배선(GNL1, GNL2)과 각각 접속되는 것에 의해 접지될 수 있다.
제1 및 제2 커버 테이프(CT1, CT2) 각각은 커버 절연층(CIL) 및 제2 도전층(SCL)을 포함한다. 커버 절연층(CIL)은 제1 도전층(ESL) 상에 배치되고, 제2 도전층(SCL)은 커버 절연층(CIL) 상에 배치된다.
제2 도전층(SCL)은 접지 배선(GNL1, GNL2)에 전기적으로 연결된다. 제1 커버 테이프(CT1)의 제2 도전층(SCL)은 제1 접지 배선(GNL1)에 전기적으로 연결되고, 제2 커버 테이프(CT2)의 제2 도전층(SCL)은 제2 접지 배선(GNL2)에 전기적으로 연결된다. 제1 커버 테이프(CT1)의 제2 도전층(SCL)은 제1 접지 배선(GNL1)을 노출시키는 제1 도전층(ESL)의 홀(SHL_H1, PTL_H1)과 중첩한다.
제1 및 제2 커버 테이프(CT1, CT2) 각각은 커버 절연층(CIL)과 제2 도전층(SCL) 사이에 배치된 제2 도전성 접착층(CAL2)을 더 포함한다. 제2 도전성 접착층(CAL2)은 도전성 점착 물질을 포함할 수 있다. 제2 도전성 접착층(CAL2)을 통해 제2 도전층(SCL)은 커버 절연층(CIL)에 결합된다. 또한, 제2 도전성 접착층(CAL2)은 제1 도전층(ESL)의 홀(SHL_H1, PTL_H1) 내에서 제1 접지 배선(GNL1)과 직접적으로 접촉된다. 즉, 제1 커버 테이프(CT1)의 제2 도전층(SCL)은 제2 도전성 접착층(CAL2)을 통해 제1 접지 배선(GNL1)과 전기적으로 연결된다.
여기서, 제3 도전성 접착층(CAL1a)은 제2 도전성 접착층(CAL2)보다 높은 접착 강도를 가질 수 있다. 따라서, 쉴딩층(SHL)은 제2 도전층(SCL)보다 견고하게 접지 배선(GNL1, GNL2)에 결합될 수 있다. 제1 및 제2 커버 테이프(CT1, CT2)가 제1 및 제2 홀(PSL_H1, PSL_H2) 부위에서 들뜨는 현상이 발생하여, 제2 도전층(SCL)과 접지 배선(GNL1, GNL2)의 전기적 연결되지 못할 수 있다. 그러나, 쉴딩층(SHL)은 접지 배선(GNL1, GNL2)과 견고하게 결합되어, 쉴딩층(SHL)은 안정적으로 접지 상태를 유지할 수 있다. 비록, 들뜸 현상에 의해 제1 및 제2 커버 테이프(CT1, CT2)가 접지되지 않더라도, 쉴딩층(SHL)에 의해 센서 연결 배선들(CL_S1, CL_S2) 각각에 대한 기생 커패시턴스는 흔들리지(변화되지) 않고 안정적으로 유지될 수 있다. 따라서, 터치 동작이 발생하지 않았는데, 터치로 인식되는 고스트 터치 현상을 방지할 수 있고, 입력감지층(ISP)의 센싱 성능을 개선할 수 있다.
도 8은 본 발명의 일 실시예 따른 연성회로필름의 BB 부분에 대한 확대도이다. 도 9a는 도 8에 도시된 Ⅳ-Ⅳ`에 따라 절단한 단면도이고, 도 9b는 도 9a에 도시된 FF 부분을 확대하여 나타낸 단면도이다. 도 8, 도 9a 및 도 9b에 도시된 구성 요소 중 도 5, 도 6a 및 도 6b에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4b, 도 8 내지 도 9b를 참조하면, 연성회로필름(FCB)은 베이스 필름(BF), 절연층(PSL) 및 제1 도전층(FCLa)을 포함한다. 제1 도전층(FCLa)은 제1 영역(A1)에서 센서 연결 배선들(CL_S1, CL_S2)의 일부분 및 접지 배선(GNL1, GNL2)과 중첩할 수 있다. 제1 도전층(FCLa)은 제1 및 제2 홀(PSL_H1, PSL_H2)을 통해 각각 노출된 제1 및 제2 접지 배선(GNL1, GNL2)과 전기적으로 연결될 수 있다. 따라서, 제1 도전층(FCLa)은 제1 및 제2 접지 배선(GNL1, GNL2)으로부터 접지 전압을 수신할 수 있다. 제1 도전층(FCLa)은 제1 및 제2 접지 배선(GNL1, GNL2)과 접촉되는 것에 의해 접지될 수 있다.
도 5, 도 6a 및 도 6b에 도시된 제1 도전층(FCL)과 달리, 제1 도전층(FCLa)에는 접지 배선(GNL1, GNL2)을 노출시키기 위한 홀(FCL_H1, FCL_H2)이 제공되지 않는다.
연성회로필름(FCB)은 제1 도전층(FCLa) 상에 배치되고, 접지 배선(GNL1, GNL2)에 전기적으로 연결되는 커버 테이프(CT1, CT2)를 더 포함한다. 본 발명의 일 예로, 커버 테이프(CT1, CT2)는 제1 접지 배선(GNL1)과 중첩하여 배치되는 제1 커버 테이프(CT1) 및 제2 접지 배선(GNL2)과 중첩하여 배치되는 제2 커버 테이프(CT2)를 포함할 수 있다. 제1 커버 테이프(CT1)는 제1 영역(A1)에서 센서 연결 배선들(CL_S1, CL_S2)의 일부분 및 제1 접지 배선(GNL1)과 중첩할 수 있다. 제2 커버 테이프(CT2)는 제1 영역(A1)에서 센서 연결 배선들의 제2 그룹(CL_S2)의 일부분 및 제1 접지 배선(GNL1)과 중첩할 수 있다.
제1 및 제2 커버 테이프(CT1, CT2) 각각은 외부로부터의 노이즈를 차단하고, 외부로부터 제공되는 충격 등과 같은 위험으로부터 센서 연결 배선들(CL_S1, CL_S2)을 보호하는 역할을 수행한다.
제1 커버 테이프(CT1)는 제1 홀(PSL_H1)이 제공된 영역 내에서 제1 도전층(FCLa)과 전기적으로 연결되고, 제2 커버 테이프(CT2)는 제2 홀(PSL_H2)이 제공된 영역 내에서 제1 도전층(FCLa)과 전기적으로 연결된다. 따라서, 제1 및 제2 커버 테이프(CT1, CT2)는 제1 도전층(FCLa)과 접속되는 것에 의해 접지된다.
제1 및 제2 커버 테이프(CT1, CT2)와 센서 연결 배선들(CL_S1, CL_S2) 사이 그리고 제1 도전층(FCLa)과 센서 연결 배선들(CL_S1, CL_S2) 사이에는 기생 커패시턴스가 형성될 수 있다. 그러나, 제1 도전층(FCLa), 제1 및 제2 커버 테이프(CT1, CT2)가 제1 및 제2 접지 배선들(GNL1, GNL2)에 의해 안정적으로 접지됨으로써, 제1 도전층(FCLa), 제1 및 제2 커버 테이프(CT1, CT2)와 센서 연결 배선들(CL_S1, CL_S2) 사이의 기생 커패시턴스가 변화되지 않고 안정적으로 일정한 크기로 유지될 수 있다. 따라서, 터치 동작이 발생하지 않았는데, 터치로 인식되는 고스트 터치(Ghost Touch) 현상 등을 방지할 수 있다.
연성회로필름(FCB)은 제1 도전층(FCLa)의 후면에 배치된 제1 도전성 접착층(CAL1)을 더 포함한다. 제1 도전성 접착층(CAL1)은 도전성 점착 물질을 포함할 수 있다. 제1 도전성 접착층(CAL1)은 제1 도전층(FCLa)을 절연층(PSL)에 고정시키는 역할을 수행한다. 또한, 제1 도전성 접착층(CAL1)은 제1 및 제2 홀(PSL_H1, PSL_H2)을 통해 노출된 제1 및 제2 접지 배선(GNL1, GNL2)과 직접적으로 접촉된다. 따라서, 제1 도전층(FCLa)은 제1 도전성 접착층(CAL1)을 통해 제1 및 제2 접지 배선(GNL1, GNL2)과 전기적으로 접속될 수 있다.
제1 및 제2 커버 테이프(CT1, CT2) 각각은 커버 절연층(CIL) 및 제2 도전층(SCL)을 포함한다. 커버 절연층(CIL)은 제1 도전층(FCLa) 상에 배치되고, 제2 도전층(SCL)은 커버 절연층(CIL) 상에 배치되고, 제1 도전층(FCLa)에 전기적으로 연결된다.
제1 및 제2 커버 테이프(CT1, CT2) 각각은 커버 절연층(CIL)과 제2 도전층(SCL) 사이에 배치된 제2 도전성 접착층(CAL2)을 더 포함한다. 제2 도전성 접착층(CAL2)은 도전성 점착 물질을 포함할 수 있다. 제2 도전성 접착층(CAL2)을 통해 제2 도전층(SCL)은 커버 절연층(CIL)에 결합된다. 또한, 제2 도전성 접착층(CAL2)은 제1 홀(PSL_H1) 내에서 제1 도전층(FCLa)과 직접적으로 접속되고, 제2 홀(PSL_H2) 내에서 제1 도전층(FCLa)과 직접적으로 접속된다. 제1 커버 테이프(CT1)의 제2 도전층(SCL)은 제2 도전성 접착층(CAL2)을 통해 제1 도전층(FCLa)과 전기적으로 연결되고, 제2 커버 테이프(CT2)의 제2 도전층(SCL)은 제2 도전성 접착층(CAL2)을 통해 제1 도전층(FCLa)과 전기적으로 연결된다.
본 발명의 일 예로, 제1 도전성 접착층(CAL1)은 제2 도전성 접착층(CAL2)보다 높은 접착 강도를 가질 수 있다. 따라서, 제1 도전층(FCLa)은 제2 도전층(SCL)보다 견고하게 접지 배선(GNL1, GNL2)에 결합될 수 있다. 제1 및 제2 커버 테이프(CT1, CT2)가 제1 및 제2 홀(PSL_H1, PSL_H2) 부위에서 들뜨는 현상이 발생하여, 제2 도전층(SCL)과 제1 도전층(FCLa)이 서로 전기적으로 연결되지 못할 수 있다. 그러나, 제1 도전층(FCLa)이 접지 배선(GNL1, GNL2)과 견고하게 결합되어, 제1 도전층(FCLa)은 안정적으로 접지 상태를 유지할 수 있다. 비록, 제1 및 제2 커버 테이프(CT1, CT2)가 접지되지 않더라도, 제1 도전층(FCLa)에 의해 센서 연결 배선들(CL_S1, CL_S2) 각각에 대한 기생 커패시턴스는 흔들리지(변화되지) 않고 안정적으로 유지될 수 있다. 따라서, 터치 동작이 발생하지 않았는데, 터치로 인식되는 고스트 터치 현상을 방지할 수 있고, 입력 감지층(ISP)의 센싱 성능을 개선할 수 있다.
도 10은 도 1b에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 표시패널 및 입력감지층의 단면도이다.
도 10을 참조하면, 표시패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층이 형성된다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝될 수 있다. 이러한 방식으로 베이스층(110) 위에 회로 소자층(120) 및 표시 소자층(130)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등이 형성된다. 이후, 표시 소자층(130)을 커버하는 봉지층(140)이 형성될 수 있다.
베이스층(110)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 베이스층(110)은 다층구조를 가질 수 있다. 예컨대 베이스층(110)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층(110)은 유리 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(110)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(110)과 반도체 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 산화물 반도체를 포함할 수도 있다.
도 10에 도시된 것과 같이, 버퍼층(BFL) 상에는 제1 트랜지스터(111)의 제1 반도체 패턴 및 제2 트랜지스터(112)의 제2 반도체 패턴이 배치된다. 제1 반도체 패턴은 제1 소스부(SA1), 제1 채널부(CH1) 및 제1 드레인부(DA1)를 포함하고, 제2 반도체 패턴은 제2 소스부(SA2), 제2 채널부(CH2) 및 제2 드레인부(DA2)를 포함한다. 제1 채널부(CH1)는 제1 소스부(SA1) 및 제1 드레인부(DA1) 사이에 배치되고, 제2 채널부(CH2)는 제2 소스부(SA2) 및 제2 드레인부(DA2) 사이에 배치된다. 도 3에는 연결 신호 라인(CSL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(CSL)은 평면 상에서 제2 트랜지스터(112)의 드레인(DA2)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10) 뿐만 아니라 후술하는 회로 소자층(120)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 제1 트랜지스터(111)의 제1 게이트(GE1) 및 제2 트랜지스터(112)의 제2 게이트(GE2)가 배치된다. 제1 및 제2 게이트(GE1, GE2)는 제1 및 제2 채널부(CH1, CH2)에 각각 중첩한다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 제1 및 제2 게이트(GE1, GE2)를 커버할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
상부전극(UE)은 제2 절연층(20) 위에 배치될 수 있다. 상부전극(UE)은 제2 트랜지스터(112)의 제2 게이트(GE2)와 중첩할 수 있다. 제2 게이트(GE2)의 일부분과 그에 중첩하는 상부전극(UE)은 커패시터를 형성할 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치되며, 상부전극(UE)을 커버할 수 있다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결전극(CNE1)이 배치될 수 있다. 제1 연결전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 제1 컨택홀(CNT-1)을 통해 연결 신호 라인(CSW)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결전극(CNE2)이 배치될 수 있다. 제2 연결전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 제2 컨택홀(CNT-2)을 통해 제1 연결전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 제3 컨택홀(CNT-3)을 통해 제2 연결전극(CNE2)에 연결된다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
액티브 영역(AA, 도 1b 참조)은 발광영역들(PXA)과 발광영역들(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역들(PXA)을 에워쌀 수 있다. 본 실시예에서 발광영역들(PXA) 각각은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역들(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EML)은 정공 제어층(HCL) 위에 배치될 수 있다. 발광층(EML)은 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 발광영역들(PXA) 각각에 분리되어 형성될 수 있다.
전자 제어층(ECL)은 발광층(EML) 위에 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 발광영역들(PXA)에 공통으로 형성될 수 있다. 제2 전극(CE)은 전자 제어층(ECL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 발광영역들(PXA)에 공통적으로 배치된다.
캡핑층(80)은 제2 전극(CE) 위에 배치되며 제2 전극(CE)에 접촉될 수 있다. 캡핑층(80)은 유기물질을 포함할 수 있다. 캡핑층(80)은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(CE)을 보호하고, 발광 소자(114)의 출광 효율을 향상시킬 수 있다. 캡핑층(80)은 후술 될 제1 무기층(91)보다 큰 굴절률을 가질 수 있다. 캡핑층(80)은 생략될 수 있다.
봉지층(140)은 표시 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 제1 무기층(91), 유기층(92), 및 제2 무기층(93)을 포함할 수 있다. 제1 무기층(91) 및 제2 무기층(93)은 수분/산소로부터 표시 소자층(130)을 보호하고, 유기층(92)은 먼지 입자와 같은 이물질로부터 표시 소자층(130)을 보호한다. 제1 무기층(91) 및 제2 무기층(93)은 실리콘 나이트라이드층, 실리콘옥시 나이트라이드층, 실리콘옥사이드층 중 어느 하나일 수 있다. 본 발명의 일 실시예에서 제1 무기층(91) 및 제2 무기층(93)은 티타늄옥사이드층 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(92)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
입력 감지층(ISP)은 베이스 절연층(151), 제1 감지 도전층(152), 제1 감지 절연층(153), 제2 감지 도전층(154), 및 제2 감지 절연층(155)을 포함할 수 있다. 입력 감지층(ISP)은 표시패널(DP)을 형성한 후 연속 공정에 의해 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
베이스 절연층(151)은 표시패널(DP) 위에 직접 배치될 수 있다. 예를 들어, 베이스 절연층(151)은 제2 무기층(93)과 직접 접촉될 수 있다. 베이스 절연층(151)은 단층 또는 다층 구조를 가질 수 있다. 또는 베이스 절연층(151)은 생략될 수 있다. 또는 베이스 절연층(151)은 별도의 베이스층 위에 형성되고, 이 베이스층이 표시패널(DP)과 접착부재를 통해 결합될 수도 있다.
제1 감지 도전층(152) 및 제2 감지 도전층(154) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 산화 아연(zinc oxide, ZnO), 인듐 주석 아연 산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 감지 도전층(152) 및 제2 감지 도전층(154) 각각은 감지 전극들을 구성하는 패턴들을 포함할 수 있다. 입력 감지층(ISP)은 감지 전극들 사이의 상호 커패시턴스의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다.
제1 감지 절연층(153)은 제1 감지 도전층(152)과 제2 감지 도전층(154) 사이에 배치되며, 제1 감지 도전층(152)을 커버할 수 있다. 제2 감지 도전층(154)의 일부 구성은 제1 감지 절연층(153)을 관통하는 컨택홀을 통해 제1 감지 도전층(152)의 일부 구성과 전기적으로 연결될 수 있다. 제2 감지 절연층(155)은 제1 감지 절연층(153) 위에 배치되며, 제2 감지 도전층(154)을 커버할 수 있다.
제1 감지 절연층(153) 및 제2 감지 절연층(155) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
제1 감지 절연층(153) 및 제2 감지 절연층(155) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한, 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시장치 DM: 표시모듈
DP: 표시패널 ISP: 입력 감지층
FCB: 연성회로필름 PSL: 절연층
FCL: 제1 도전층 BF: 베이스 필름
CT1, CT2: 제1 및 제2 커버 테이프
SCL: 제2 도전층 CAL1: 제1 도전성 접착층
CAL2: 제2 도전성 접착층 GNL1, GNL2: 제1 및 제2 접지 배선
CL_S1, CL_S2: 센서 연결 배선

Claims (20)

  1. 표시패널 및 표시패널 상에 배치된 입력 감지층을 포함하는 표시모듈; 및
    상기 표시모듈에 연결된 연성회로필름을 포함하고,
    상기 연성회로필름은,
    베이스 필름;
    상기 베이스 필름 상에 배치되고, 상기 입력 감지층에 전기적으로 연결된 센서 연결 배선;
    상기 베이스 필름 상에 배치된 접지 배선;
    상기 센서 연결 배선 및 상기 접지 배선 상에 배치된 절연층;
    상기 절연층 상에 배치되고, 상기 접지 배선에 전기적으로 연결되는 제1 도전층; 및
    상기 제1 도전층 상에 배치되고, 상기 접지 배선에 전기적으로 연결되는 커버 테이프를 포함하는 표시장치.
  2. 제1항에 있어서, 상기 커버 테이프는,
    상기 제1 도전층 상에 배치된 커버 절연층; 및
    상기 커버 절연층 상에 배치된 제2 도전층을 포함하고,
    상기 제2 도전층은 상기 접지 배선에 전기적으로 연결되는 표시장치.
  3. 제2항에 있어서, 상기 절연층에는 상기 접지 배선을 노출시키는 제1 홀이 제공되고,
    상기 제1 도전층은 상기 제1 홀 내에서 상기 접지 배선과 중첩하는 표시장치.
  4. 제3항에 있어서, 상기 제1 도전층에는 상기 제1 홀에 중첩하도록 배치되어 상기 접지 배선을 노출시키는 제3 홀이 제공되고,
    상기 제2 도전층은 상기 제3 홀을 통해 상기 접지 배선과 접속되는 표시장치.
  5. 제4항에 있어서, 상기 제3 홀의 사이즈는 상기 제1 홀의 사이즈보다 작은 표시장치.
  6. 제3항에 있어서,
    상기 제2 도전층은 상기 제1 홀 내에서 상기 제1 도전층과 중첩하도록 배치되어 상기 제1 도전층과 접속되는 표시장치.
  7. 제3항에 있어서, 상기 연성회로필름은,
    상기 제1 도전층과 상기 접지 배선 사이에 배치된 제1 도전성 접착층을 더 포함하고,
    상기 커버 테이프는,
    상기 제2 도전층과 상기 접지 배선 사이에 배치된 제2 도전성 접착층을 더 포함하는 표시장치.
  8. 제7항에 있어서, 상기 제1 도전성 접착층은 상기 제2 도전성 접착층보다 높은 접착 강도를 갖는 표시장치.
  9. 제1항에 있어서, 상기 제1 도전층은,
    상기 절연층 상에 배치된 제3 도전성 접착층; 및
    상기 제3 도전성 접착층 상에 배치된 쉴딩층을 포함하는 표시장치.
  10. 제9항에 있어서, 상기 쉴딩층은,
    도전성 물질을 포함하는 표시장치.
  11. 제9항에 있어서, 상기 제1 도전층은,
    상기 쉴딩층 상에 배치된 보호층을 더 포함하는 표시장치.
  12. 제1항에 있어서,
    상기 연성회로필름 상에 배치되고, 상기 센서 연결 배선을 통해 상기 입력감지층과 전기적으로 연결되는 센서 컨트롤러; 및
    상기 연성회로필름 상에 배치되고, 상기 표시 패널에 전기적으로 연결된 패널 드라이버를 더 포함하는 표시장치.
  13. 제1항에 있어서, 상기 표시패널은,
    발광 소자를 포함하는 표시 소자층; 및
    상기 표시 소자층을 커버하는 봉지층을 포함하는 표시장치.
  14. 제13항에 있어서, 상기 입력 감지층은,
    상기 봉지층 상에 직접 배치되는 표시장치.
  15. 제1항에 있어서, 상기 입력 감지층은,
    제1 감지 전극;
    상기 제1 감지 전극과 절연되어 상호 커패시터를 형성하는 제2 감지 전극;
    상기 제1 감지 전극에 연결된 제1 신호 라인; 및
    상기 제2 감지 전극에 연결된 제2 신호 라인을 포함하는 표시장치.
  16. 제15항에 있어서, 상기 센서 연결 배선은 상기 제1 및 제2 신호 라인에 전기적으로 연결되고,
    상기 센서 연결 배선은 상기 커버 테이프 및 상기 제1 도전층과 평면 상에서 부분적으로 중첩하는 표시장치.
  17. 표시패널 및 표시패널 상에 배치된 입력감지층을 포함하는 표시모듈; 및
    상기 표시모듈에 연결된 연성회로필름을 포함하고,
    상기 연성회로필름은,
    베이스 필름;
    상기 베이스 필름 상에 배치되고, 상기 입력감지층에 연결된 센서 연결 배선;
    상기 베이스 필름 상에 배치된 접지 배선;
    상기 센서 연결 배선 및 상기 접지 배선 상에 배치된 절연층;
    상기 절연층 상에 배치되고, 상기 접지 배선에 제1 접착 강도로 결합된 제1 도전층; 및
    상기 제1 도전층 상에 배치되고, 상기 접지 배선에 상기 제1 접착 강도와 다른 제2 접착 강도로 결합된 커버 테이프를 포함하는 표시장치.
  18. 제17항에 있어서,
    상기 제1 접착 강도는 상기 제2 접착 강도보다 큰 것을 특징으로 하는 표시장치.
  19. 제18항에 있어서, 상기 커버 테이프는,
    상기 제1 도전층 상에 배치된 커버 절연층; 및
    상기 커버 절연층 상에 배치된 제2 도전층을 포함하고,
    상기 제2 도전층은 상기 접지 배선에 전기적으로 연결되는 표시장치.
  20. 제19항에 있어서, 상기 연성회로필름은,
    상기 제1 도전층과 상기 접지 배선 사이에 배치된 제1 도전성 접착층을 더 포함하고,
    상기 커버 테이프는,
    상기 제2 도전층과 상기 접지 배선 사이에 배치된 제2 도전성 접착층을 더 포함하고,
    상기 제1 도전성 접착층은 상기 제2 도전성 접착층보다 높은 접착 강도를 갖는 표시장치.
KR1020200183056A 2020-12-24 2020-12-24 표시장치 KR20220092692A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200183056A KR20220092692A (ko) 2020-12-24 2020-12-24 표시장치
US17/193,675 US11460963B2 (en) 2020-12-24 2021-03-05 Display device
US17/936,195 US11893191B2 (en) 2020-12-24 2022-09-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200183056A KR20220092692A (ko) 2020-12-24 2020-12-24 표시장치

Publications (1)

Publication Number Publication Date
KR20220092692A true KR20220092692A (ko) 2022-07-04

Family

ID=82119007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200183056A KR20220092692A (ko) 2020-12-24 2020-12-24 표시장치

Country Status (2)

Country Link
US (2) US11460963B2 (ko)
KR (1) KR20220092692A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102103500B1 (ko) 2013-12-31 2020-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160036927A (ko) 2014-09-26 2016-04-05 삼성전자주식회사 고스트 터치 저감을 위한 방법 및 그 전자 장치
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
WO2017125834A1 (en) * 2016-01-18 2017-07-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and data processor
TW201742437A (zh) * 2016-04-28 2017-12-01 半導體能源研究所股份有限公司 顯示裝置、輸入／輸出裝置、資料處理裝置及顯示方法
WO2018020331A1 (en) * 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device, input/output device, and semiconductor device
KR102568891B1 (ko) 2018-04-18 2023-08-22 삼성전자주식회사 디스플레이 구동 회로의 적어도 일부를 덮도록 배치된 차폐 부재를 포함하는 디스플레이 및 그를 포함하는 전자 장치
JP7258530B2 (ja) * 2018-12-10 2023-04-17 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20230016234A1 (en) 2023-01-19
US11460963B2 (en) 2022-10-04
US20220206631A1 (en) 2022-06-30
US11893191B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
KR20200029682A (ko) 표시장치
US11849616B2 (en) Display device
CN110580109A (zh) 触摸传感器和显示装置
KR20200044264A (ko) 표시 장치
KR20200129211A (ko) 표시장치
KR20210054632A (ko) 전자 장치
US11943990B2 (en) Display device
KR102151017B1 (ko) 표시장치
KR20220092692A (ko) 표시장치
KR20200106014A (ko) 표시장치
KR20200031001A (ko) 표시장치
US20230057306A1 (en) Display device
US20220269370A1 (en) Display device
US20240147796A1 (en) Display device
US11797136B2 (en) Electronic device
US20220285449A1 (en) Display device
US11822755B2 (en) Electronic device comprising sensing pattern
US20240069661A1 (en) Display device
KR20220165167A (ko) 표시 장치 및 이를 이용한 전자장치 제조방법
KR20230026561A (ko) 전자 장치
KR20220108242A (ko) 회로 기판 및 이를 포함하는 표시 장치
CN115440773A (zh) 显示装置
KR20210132632A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination