JP2015002177A - アレイ基板及びこれを含む有機発光表示装置 - Google Patents

アレイ基板及びこれを含む有機発光表示装置 Download PDF

Info

Publication number
JP2015002177A
JP2015002177A JP2014122154A JP2014122154A JP2015002177A JP 2015002177 A JP2015002177 A JP 2015002177A JP 2014122154 A JP2014122154 A JP 2014122154A JP 2014122154 A JP2014122154 A JP 2014122154A JP 2015002177 A JP2015002177 A JP 2015002177A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
disposed
array substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014122154A
Other languages
English (en)
Other versions
JP6673631B2 (ja
Inventor
源奎 郭
Won-Kyu Kwak
源奎 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130125416A external-priority patent/KR102257119B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2015002177A publication Critical patent/JP2015002177A/ja
Application granted granted Critical
Publication of JP6673631B2 publication Critical patent/JP6673631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

【課題】アレイ基板及びこれを含む有機発光表示装置を提供する。【解決手段】本発明に係るアレイ基板は、基板と、前記基板上に配置されるバッファ層と、前記バッファ層上に配置される第１絶縁膜と、前記第１絶縁膜上に配置される第２絶縁膜と、前記第２絶縁膜上に互いに離隔して配置される複数個の配線パターンと、前記配線パターンと隣接するように配置される凹パターンと、を備える。【選択図】図１

Description

本発明は、アレイ基板及びこれを含む表示装置に関し、より詳細には表示領域と非表示領域を含むアレイ基板及びこれを含む表示装置に関する。
液晶表示装置（ＬＣＤ）または有機発光表示装置（ＯＬＥＤ）などのような表示装置は、表示領域と表示領域の外側に配置される非表示領域とを含むアレイ基板を備えうる。上記のような表示装置は、映像を表示するための基本構成要素として表示領域内に多数の画素を備える。各画素は、独立に駆動するためのスイッチング素子を備える。
一方、アレイ基板は、液晶表示装置や有機発光表示装置などで各画素を独立に駆動するための回路基板として使用される。アレイ基板上には、走査信号を伝達するゲート配線、画像信号を伝達するデータ配線、薄膜トランジスタ、各種有機または無機絶縁膜などが配置されている。この中で、薄膜トランジスタは、ゲート配線の一部であるゲート電極とチャネルを形成する半導体層、データ配線の一部であるソース電極とドレイン電極などから成り、スイッチング素子としての役割を果たす。
表示領域の外側に配置される非表示領域には、表示領域のゲート線またはデータ線と連結される複数の配線が配置される。複数の配線は多様な形態で延在し、その一端がアレイ基板の下部パッド部に配置されたパッドと連結されうる。
このようなアレイ基板は、その製造工程から多様な衝撃にさらされることがある。具体的には、アレイ基板を運搬するか、各種検査作業を行うとき、アレイ基板に一定の衝撃が与えられるが、このような衝撃によってアレイ基板にはクラックが形成されうる。このようなクラックは、基板上に配置される無機絶縁膜層により成長したり、伝播したりする傾向がある。すなわち、例えば、非表示領域の一部分にクラックが発生すると、このようなクラックは無機絶縁膜に沿って表示領域まで伝播され得、これによって表示領域の信頼性の低下を招く。このような問題を解決するため、衝撃に強いアレイ基板の構造及び非表示領域で発生したクラックの伝播を抑制できるアレイ基板の構造に対する多様な技術的試みが行われている。
本発明が解決しようとする課題は、クラックの発生を防止する構造を有するアレイ基板を提供することにある。
本発明が解決しようとする他の課題は、発生したクラックの伝播を抑制する構造を有するアレイ基板を提供することにある。
発明が解決しようとする他の課題は、クラックの発生を防止する構造を有する有機発光表示装置を提供することにある。
本発明が解決しようとする他の課題は、発生したクラックの伝播を抑制する構造を有する有機発光表示装置を提供するものである。
本発明の課題は、以上で言及した技術的課題に限定されない。言及されていない他の技術的課題は、次の記載から当業者に明確に理解できるであろう。
上記の課題を解決するための本発明の一実施形態によるアレイ基板は、基板と、基板上に配置されるバリアー層と、バリアー層上に配置されるバッファ層と、バッファ層上に配置される第１絶縁膜と、第１絶縁膜上に配置される第２絶縁膜と、第１絶縁膜と第２絶縁膜との間に介在するか、または第２絶縁膜上に配置され、互いに離隔して基板の一側に向かって延在するように形成される複数個の配線パターンと、第２絶縁膜の上面から所定深さで窪んで、基板の上面を少なくとも部分的に露出させる凹パターンと、前記第２絶縁膜上に配置され、前記凹パターンによって露出される前記基板の上面を少なくとも部分的に露出させる有機絶縁膜と、を備える。
前記課題を解決するための本発明の一実施形態によるアレイ基板は、表示領域と前記表示領域の外側に配置される非表示領域を含み、非表示領域は、基板と、基板上に配置されるバリアー層と、バリアー層上に配置されるバッファ層と、バッファ層上に配置される第１絶縁膜と、第１絶縁膜上に配置される第２絶縁膜と、第１絶縁膜と第２絶縁膜との間に介在するか、または第２絶縁膜上に配置され、互いに離隔して基板の一側に向かって延在するように形成される複数個の配線パターンと、第２絶縁膜の上面から所定深さで窪んで、基板の上面を少なくとも部分的に露出させる凹パターンと、前記第２絶縁膜上に配置され、前記凹パターンによって露出される前記基板の上面を少なくとも部分的に露出させる有機絶縁膜と、を備える。
本発明の一実施形態による有機発光表示装置は、表示領域と表示領域の外側に配置される非表示領域を有するアレイ基板であって、非表示領域は、基板、基板上に配置されるバリアー層、バリアー層上に配置されるバッファ層、バッファ層上に配置される第１絶縁膜、第１絶縁膜上に配置される第２絶縁膜、第１絶縁膜と第２絶縁膜との間に介在するか、または第２絶縁膜上に配置され、互いに離隔して基板の一側に向かって延在するように形成される複数個の配線パターン、第２絶縁膜の上面から所定深さで窪んで、基板の上面を少なくとも部分的に露出させる凹パターン及び前記第２絶縁膜上に配置され、前記凹パターンによって露出される前記基板の上面を少なくとも部分的に露出させる有機絶縁膜を含むアレイ基板、並びにアレイ基板上に配置される封止部材を備える。
その他実施形態の具体的な内容は、詳細な説明及び図面に含まれている。
本発明の実施形態によれば、少なくとも次のような効果がある。
すなわち、外部の衝撃によってアレイ基板にクラックが発生することを防止できる。
また、外部に衝撃によって発生したクラックの成長または伝播を抑制できる。
本発明による効果は、以上で例示した内容によって限定されず、さらに多様な効果が本明細書内に含まれている。
本発明の一実施形態によるアレイ基板の平面図である。 図１の「Ａ」を拡大した部分拡大図である。 図２のＩ−Ｉ’線に沿って切断した断面図である。 図１の「Ｂ」を拡大した部分拡大図である。 図４のＩＩ−ＩＩ’線に沿って切断した断面図である 図４のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。 図４のＩＶ−ＩＶ’線に沿って切断した断面図である。 図４の変形例によるアレイ基板の部分拡大図である。 図８の変形例によるアレイ基板の部分拡大図である。 図４の変形例によるアレイ基板の部分拡大図である。 図１０のＶ−Ｖ’線に沿って切断した断面図である。 図１０のＶＩ−ＶＩ’線に沿って切断した断面図である。 図１１の変形例によるアレイ基板の断面図である。 図１２の変形例によるアレイ基板の断面図である。 図１０の変形例によるアレイ基板の部分拡大図である。 図１５のＶＩＩ−ＶＩＩ’線に沿って切断した断面図である。 図６の変形例によるアレイ基板の断面図である。 図７の変形例によるアレイ基板の断面図である。 本発明の他の実施形態によるアレイ基板の部分拡大図である。 図１９のＶＩＩＩ−ＶＩＩＩ’線に沿って切断した断面図である。 本発明の他の実施形態によるアレイ基板の部分拡大図である。 本発明の他の実施形態によるアレイ基板の平面図である。 図２２の「Ｃ」を拡大した部分拡大図である。 図２３のＩＸ−ＩＸ’線に沿って切断した断面図である。 図２２の「Ｄ」を拡大した部分拡大図である。 図２５のＸ−Ｘ’線に沿って切断した断面図である。 本発明の一実施形態による有機発光表示装置の断面図である。 本発明の他の実施形態による有機発光表示装置の断面図である。
本発明の利点及び特徴、これらを達成する方法は、添付する図面と共に詳細に後述する実施形態において明確になるであろう。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、互いに異なる多様な形態で実現されるものであり、本実施形態は、単に本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範囲によってのみ定義される。
素子（elements）または層が、他の素子または層の「上（on）」と指称された場合、他の素子のすぐ上に存在する場合や、間に別の層または別の素子が介在する場合のすべてを含む。明細書全体において、同一の参照符号は同一の構成要素を指称する。
第１、第２などが多様な素子や構成要素を叙述するために使用されるが、これらの素子や構成要素は、これらの用語によって限定されないのはいうまでもない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素でありうることは勿論である。
以下、添付した図面を参照して本発明の実施形態について説明する。
図１は、本発明の一実施形態によるアレイ基板の平面図である。図２は、図１の「Ａ」を拡大した部分拡大図である。図３は、図２のＩ−Ｉ’線に沿って切断した断面図である。
図１から図３を参照すると、本発明の一実施形態によるアレイ基板１００は、表示領域ＤＡと、表示領域ＤＡの外側に配置される非表示領域ＮＤＡとを含む。
表示領域ＤＡは、一方向に延在する複数個のゲート線５０、ゲート線５０と交差する方向に延在する複数個のデータ線６０を含む。また、複数のゲート線５０とデータ線６０に囲まれた画素領域が定義される。複数のゲート線５０とデータ線６０により定義された各画素領域には、ゲート線５０及びデータ線６０と連結された薄膜トランジスタが形成される。
図２及び図３を参照して、表示領域ＤＡについて詳細に説明する。
基板１０は、板状を有する部材であって、後述する他の構成を支持する役割を果たす。基板１０は絶縁基板であって、ガラスまたはプラスチックを含む高分子物質で形成される。例示的な実施形態で、基板１０はポリイミド（ＰＩ：Ｐｏｌｙｉｍｉｄｅ）で形成されるが、これは例示的なものであり、基板１０の材質がこれに限定されるものではない。
基板１０は、硬性（rigid）基板であり得るが、これに限定されず、軟性や可撓性を有する基板でありうる。すなわち、本明細書で、「基板」とは、曲げたり（bending）、折りたたんだり（folding）、丸めたり（rolling）することが可能なフレキシブル基板を含む概念として理解することができる。
図２に示すように、基板１０は単一層構造を有し得るが、これに限定されるものではない。すなわち、他の例示的な実施形態で、基板１０は二つ以上の層が積層された積層構造を有しうる。言い換えれば、基板１０は、ベース層とベース層上に配置される保護層とを含みうる。
ベース層は絶縁物質で形成される。例示的な実施形態で、ベース層はポリイミド（ＰＩ：Ｐｏｌｙｉｍｉｄｅ）で形成されるが、ベース層の材質がこれに限定されるものではない。ベース層上には保護層が配置されうる。保護層は有機物質または無機物質から成る。例えば、保護層はポリエチレンテレフタレート（ＰＥＴ：Ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）及びポリエチレンナフタレート（ＰＥＮ：Ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）から選択された何れか一つ以上を含んで成るが、これは例示的なものであり、保護層の材質がこれに限定されるものではない。
基板１０上にはバリアー層１１が配置される。バリアー層１１は基板１０からの不純物元素の侵入を防止する役割を果たす。例示的な実施形態で、バリアー層１１は、酸化ケイ素（ＳｉＯｘ）及び窒化ケイ素（ＳｉＮｘ）から成る群から選択された一つ以上を含んで形成されるが、バリアー層１１の材質がこれに限定されるものではない。バリアー層１１は、単一膜構造または二つ以上の層が積層された積層構造を有しうる。バリアー層１１が二つの層を有する例示的な実施形態で、二つの層は互いに異なる物質で形成される。例えば、第１層は酸化ケイ素から成り、第２層は窒化ケイ素から成る。ただし、これは例示的なものであり、バリアー層１１の構造がこれに限定されるものではない。
また、他の例示的な実施形態で、バリアー層１１は基板１０の材質または工程条件によっては省略できる。
バリアー層１１上には、バリアー層１１を覆うバッファ層１２が配置される。バッファ層１２は、無機物質で形成された無機膜でありうる。例示的な実施形態で、バッファ層１２は酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（ＡｌＯｘ）及び酸窒化ケイ素（ＳｉＯＮ）から成る群から選択された一つ以上を含んで形成されるが、バッファ層１２の材質がこれに限定されるものではない。また、バッファ層１２は、単一膜構造または二つ以上の層が積層された積層構造を有しうる。バッファ層１２が二つの層を有する例示的な実施形態で、二つの層は互いに異なる物質で形成されうる。例えば、第１層は酸化ケイ素から成り、第２層は窒化ケイ素から成る。ただし、これは例示的なものであり、バッファ層１２の構造がこれに限定されるものではない。
半導体層４０は、非晶質ケイ素または多結晶ケイ素を含んで成る。例示的な実施形態で、半導体層４０は、非晶質ケイ素を塗布してパターニングした後、これを結晶化する方法により形成されるが、半導体層４０の形成方法はこれに限定されるものではない。また、本明細書で「半導体層」と指称されるのは、酸化物半導体を含むものと理解ことができる。
半導体層４０上にはゲート絶縁膜２０が形成される。ゲート絶縁膜２０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）を含むが、ゲート絶縁膜２０の材質がこれに限定されるものではない。ゲート絶縁膜２０は単一膜構造であり得るが、これに限定されるものではなく、互いに物理的な性質の異なる少なくとも二つの絶縁層を含む多層膜構造を有することもできる。
ゲート絶縁膜２０上には、ゲート線５０、ゲート電極５１及びゲートパッド５５を含むゲート配線が配置される。ゲート配線は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）から成る群から選択された何れか一つ以上の物質を含んで形成されるが、ゲート配線の材質がこれに限定されるものではなく、導電性を有する透明または半透明な物質は、ゲート配線を形成するのに使用されうる。
ゲート線５０は、前述したように複数個配置され、互いに平行になるように一方向に延在する。
ゲート配線上には、ゲート配線を覆う層間絶縁膜３０が配置される。層間絶縁膜３０は、無機物質で形成された無機膜でありうる。例示的な実施形態で、層間絶縁膜３０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）を含むが、層間絶縁膜３０の材質がこれに限定されるものではない。層間絶縁膜３０は単一膜構造であり得るが、これに限定されるものではなく、互いに物理的な性質の異なる少なくとも二つの絶縁層を含む多層膜構造を有することもできる。多層膜構造を有する層間絶縁膜３０については後述する。
層間絶縁膜３０上には、ソース電極６１、ドレイン電極６２及びデータ線６０を含むデータ配線が配置される。データ配線はモリブデン、クロム、タンタル及びチタニウムなどの耐火性金属またはこれらの合金で形成されるが、データ配線の材質がこれに限定されるものではなく、導電性を有する物質として透明または半透明な物質は、データ配線を形成するのに使用されうる。
データ線６０はデータ信号を伝達し、ゲート線５０と交差するように配置される。すなわち、例示的な実施形態で、ゲート線５０は横方向に延在し、データ線６０はこれと交差するように縦方向に延在する。
図２では、データ線６０及びゲート線５０が一直線形状である場合を例示したが、例示的な実施形態で、データ線６０及びゲート線５０は折曲部を含む場合もある。ただし、これは当業者に自明であり、本発明の範囲が曖昧になることを避けるため、これに関する詳しい説明は省略する。
ソース電極６１は、データ線６０の一部としてデータ線６０と同一線上に配置される。ドレイン電極６２は、ソース電極６１と並列に延在するように形成され得、この場合、ドレイン電極６２はデータ線６０の一部と並列である。
ゲート電極５１、ソース電極６１、及びドレイン電極６２は、半導体層４０と共に一つの薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を成す。薄膜トランジスタのチャネル（channel）は、ソース電極６１とドレイン電極６２との間の半導体層４０で形成される。
データ配線上には、データ配線及び層間絶縁膜３０を覆う平坦化膜７０が配置される。平坦化膜７０の厚さは、層間絶縁膜３０に比べて相対的に厚い場合もある。このような厚さの違いによって、平坦化膜７０の上面は、層間絶縁膜３０及びソース／ドレイン電極６２と接する下面に比べて相対的に平坦である。平坦化膜７０は基板１０上の段差を緩和するため、例えば、アクリル、ベンゾシクロブテン（ＢＣＢ：Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）及びポリイミドから成る群から選択された何れか一つ以上の物質を含むが、これに限定されるものではない。また、平坦化膜７０は感光が可能な物質から成る。
平坦化膜７０には、ドレイン電極６２を少なくとも部分的に露出させる第１コンタクトホール７１が形成される。具体的には、第１コンタクトホール７１は、平坦化膜７０を貫通し、ドレイン電極６２の上面を少なくとも部分的に露出させる。
平坦化膜７０及び露出したドレイン電極６２上には、第１電極８０が配置される。すなわち、第１電極８０が、平坦化膜７０と、第１コンタクトホール７１の側壁と、ドレイン電極６２の上面と、を覆うように配置され、これによって、第１電極８０とドレイン電極６２とが電気的に接続される。例示的な実施形態で、第１電極８０はアノード（Anode）電極であり得るが、これに限定されるものではない。第１電極８０はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などから成るが、第１電極８０の材質がこれに限定されるものではない。第１電極８０上には画素定義膜、有機層、及び第２電極が配置される。これに関する詳しい説明は後述する。
以下では、本発明の一実施形態によるアレイ基板の非表示領域ＮＤＡについて説明する。
再び図１を参照すると、表示領域ＤＡの外側に配置される非表示領域ＮＤＡには、スキャンドライバ２００と、エミッションドライバ３００と、スキャンドライバ２００、エミッションドライバ３００または表示領域ＤＡに連結される複数個の配線パターンと、が配置される。配線パターンは、スキャンドライバ２００、エミッションドライバ３００または表示領域ＤＡから延在する配線ライン部４０１と、配線ライン部４０１の一端部に配置され、一端が配線ライン部４０１より広い幅を有する配線パッド部４０２を含みうる。配線パターンの構造に関する詳しい説明は後述する。
図４から図７を参照して、非表示領域ＮＤＡについてさらに具体的に説明する。
図４は、図１の「Ｂ」を拡大した部分拡大図である。図５は、図４のＩＩ−ＩＩ’線に沿って切断した断面図である。図６は、図４のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。図７は、図４のＩＶ−ＩＶ’線に沿って切断した断面図である。
図４から図７を参照すると、本発明の一実施形態によるアレイ基板の非表示領域ＮＤＡは、基板１０と、基板１０上に配置されるバリアー層１１と、バリアー層１１上に配置されるバッファ層１２と、バッファ層１２上に配置される第１絶縁膜２５と、第１絶縁膜２５上に配置される第２絶縁膜３５と、第１絶縁膜２５と第２絶縁膜３５との間に介在するか、または第２絶縁膜３５上に配置され、互いに離隔して基板１０の一側に向かって延在するように形成される複数個の配線パターンと、第２絶縁膜３５の上面から所定深さで窪んで、基板１０の上面を少なくとも部分的に露出させる凹パターンと、第２絶縁膜３５上に配置され、上記の凹パターンによって露出される基板１０の上面を少なくとも部分的に露出させる有機絶縁膜７５と、を含む。
基板１０、バリアー層１１及びバッファ層１２に関する説明は、図１から図３を参照して説明した内容と実質的に同じであるため、これに関する説明は省略する。
バッファ層１２上には第１絶縁膜２５が配置される。第１絶縁膜２５は、無機物質で形成された無機絶縁膜でありうる。第１絶縁膜２５は、例えば、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）を含んで形成されるが、これは例示的なものであり、第１絶縁膜２５の材質がこれに限定されるものではない。
例示的な実施形態で、第１絶縁膜２５は、表示領域ＤＡのゲート絶縁膜２０と実質的に同じ物質で形成される。言い換えれば、非表示領域ＮＤＡの第１絶縁膜２５は、表示領域ＤＡのゲート絶縁膜２０と実質的に同時に形成されうる。ただし、これは例示的なものであり、これに限定されるものではなく、非表示領域ＮＤＡの第１絶縁膜２５と表示領域ＤＡのゲート絶縁膜２０が各々別の構成として独立に形成されることもできる。
第１絶縁膜２５上には第２絶縁膜３５が配置される。第２絶縁膜３５は、第１絶縁膜２５と同様に、無機物質で形成された無機絶縁膜でありうる。第２絶縁膜３５も、第１絶縁膜２５と同じように、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）を含んで形成される。第１絶縁膜２５と第２絶縁膜３５とは互いに異なる物質で形成されるが、これに限定されるものではなく、第１絶縁膜２５と第２絶縁膜３５とは互いに同じ物質で形成されうる。例示的な実施形態で、第２絶縁膜は、表示領域ＤＡの層間絶縁膜と実質的に同じ物質から成る。すなわち、第２絶縁膜は、表示領域ＤＡの層間絶縁膜と実質的に同時に形成されうる。ただし、これは例示的なものであり、これに限定されるものではなく、表示領域ＤＡの層間絶縁膜と非表示領域ＮＤＡの第２絶縁膜は独立した別の構成として各々独立に形成されることもできる。
第１絶縁膜２５または第２絶縁膜３５上には、配線パターンが配置される。言い換えれば、配線パターンは第１絶縁膜２５上に配置され、第１絶縁膜２５と第２絶縁膜３５との間に介在するか、または第２絶縁膜３５上に配置される。また、例示的な実施形態で、配線パターンの一部は第１絶縁膜２５上に形成され、残部は第２絶縁膜３５上に形成されうる。
配線パターンは、表示領域ＤＡ、スキャンドライバ２００またはエミッションドライバ３００と連結され、信号を伝達するか、または伝達される役割を果たす。このため、配線パターンは、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）から成る群から選択された何れか一つ以上の物質を含んで形成されるが、配線パターンの材質がこれに限定されるものではなく、導電性を有する導電体は配線パターンの形成に使用されうる。
例示的な実施形態で、配線パターンは配線ライン部４０１、配線パッド部４０２、及び配線接続部４０３を含みうる。
配線ライン部４０１は、表示領域ＤＡ、スキャンドライバ２００またはエミッションドライバ３００と電気的に接続され、表示領域ＤＡ、スキャンドライバ２００またはエミッションドライバ３００から基板１０の一側に向かって延在するように形成される。配線ライン部４０１は、一定間隔離隔するように複数個配置され、各配線ライン部４０１は一直線に延在するか、少なくとも一つ以上の折曲部を有し、基板１０の一側に向かって延在しうる。
例示的な実施形態で、配線ライン部４０１は第１絶縁膜２５上に配置される。すなわち、第１絶縁膜２５と第２絶縁膜３５との間に配線ライン部４０１が介在する。配線ライン部４０１は、表示領域ＤＡのゲート配線と同じ物質で形成されうる。言い換えれば、配線ライン部４０１は、表示領域ＤＡのゲート配線と実質的に同時に形成されうる。ただし、これに限定されるものではなく、非表示領域ＮＤＡの配線ライン部４０１と表示領域ＤＡのゲート配線は各々独立に形成されることもできる。
配線ライン部４０１の一端は、後述する配線パッド部４０２の一端と部分的に重畳されうる。
配線パッド部４０２の一端は、配線ライン部４０１の一端と電気的に接続され、配線ライン部４０１の一端から基板１０の一側に向かって延在するように形成される。配線パッド部４０２は複数個が配置され得、各配線パッド部４０２は基板１０の一側辺に沿って整列して配置される。例示的な実施形態で、延在した配線パッド部４０２の他端は基板１０の一側辺と接するが、これに限定されるものではない。配線パッド部４０２の一端の幅は、配線ライン部４０１の幅より相対的に大きい場合もある。配線パッド部４０２には、基板１０の性能検査などを行うための検査装置または印刷回路基板と連結されたフレキシブルプリント回路基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）などの外部回路モジュールが連結されるが、配線パッド部４０２が配線ライン部４０１に比べて広い幅を有する場合、回路モジュールとの電気的な接触がより容易になる。
例示的な実施形態で、配線パッド部４０２は第２絶縁膜３５上に配置される。すなわち、配線パッド部４０２は配線ライン部４０１と互いに異なる高さを有するように配置される。言い換えれば、配線パッド部４０２と配線ライン部４０１は互いに異なる層に配置される。
配線ライン部４０１と配線パッド部４０２は電気的に接続される。具体的には、配線ライン部４０１の一端と配線パッド部４０２の一端が電気的に接続される。配線ライン部４０１が第１絶縁膜２５上に配置され、配線パッド部４０２が第２絶縁膜３５上に配置される例示的な実施形態で、配線パッド部４０２と配線ライン部４０１とは、配線接続部４０３を介して電気的に接続される。図５を参照して、配線接続部４０３について具体的に説明する。
図５を参照すると、配線ライン部４０１上に第２絶縁膜３５が配置され、第２絶縁膜３５が配線ライン部４０１を少なくとも部分的に露出させる。すなわち、配線パッド部４０２が第２絶縁膜３５により露出された配線ライン部４０１上に配置されることによって、配線パッド部４０２と配線ライン部４０１が電気的に接続される。
複数個の配線パターンと隣接するように、少なくとも一つの凹パターン５００が配置される。凹パターン５００は、第２絶縁膜３５の上面から一定間隔窪んで形成される。第２絶縁膜３５の上面から一定間隔窪んで形成される凹パターン５００は、基板１０の上面を少なくとも部分的に露出させる。言い換えれば、凹パターン５００の底面は、少なくとも部分的に基板１０の上面を含みうる。
すなわち、凹パターン５００は、バリアー層１１、バッファ層１２、第１絶縁膜２５、第２絶縁膜３５を貫通して、基板１０の上面を少なくとも部分的に露出させる。すなわち、例示的な実施形態で、凹パターン５００の底面は基板１０の上面から成り、凹パターン５００の側壁は、バリアー層１１、バッファ層１２、第１絶縁膜２５、および第２絶縁膜３５の内側面から成る。ただし、これに限定されるものではなく、第２絶縁膜３５と基板１０との間に中間層が介在するか、または第２絶縁膜３５上にまた別の層が配置される場合、凹パターン５００の側壁は、中間層の内側面及び第２絶縁膜３５上に配置されるまた別の層の内側面を含んで成る。これに関する詳しい説明は後述する。
例示的な実施形態で、少なくとも一つの凹パターン５００は、配線ライン部４０１と隣接するように、または一つの配線ライン部と他の配線ライン部との間に配置される。
図４及び図６では、凹パターン５００が配線ライン部４０１と隣接し、配線ライン部４０１から一定間隔離隔しているものを例示しているが、これに限定されず、凹パターン５００は少なくとも部分的に配線ライン部４０１と隣接するように形成されうる。
このように、基板１０上に少なくとも一つ以上の無機絶縁膜を貫通する凹パターン５００が形成される場合、アレイ基板の製造工程、検査工程及び運搬工程などにより与えられた衝撃によって発生するクラックの伝播を抑制できる。すなわち、各種衝撃によって発生したクラックは、基板１０の無機絶縁膜を介して成長したり、伝播したりする傾向があるが、前述したように無機絶縁膜を除去した凹パターン５００を配置する場合、凹パターン５００がクラックの進行する経路を遮断し、クラックの伝播を抑制できる。すなわち、非表示領域ＮＤＡで発生したクラックが成長して表示領域ＤＡまで到達することを遮断できる。言い換えれば、凹パターン５００はクラックストッパ（Crack Stopper）の役割を果たす。
第２絶縁膜３５上には有機絶縁膜７５が配置される。有機絶縁膜７５は有機物質から成る。例示的に有機絶縁膜７５は、アクリル、ベンゾシクロブテン（ＢＣＢ：Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）及びポリイミドから成る群から選択された何れか一つ以上の物質を含むが、これに限定されるものではない。また、有機絶縁膜７５は感光が可能な物質から成る。
配線ライン部４０１が形成される領域で、第２絶縁膜３５上に配置される有機絶縁膜７５は、凹パターン５００を少なくとも部分的に露出させる（図６参照）。すなわち、有機絶縁膜７５は、凹パターン５００によって露出される基板１０の上面を少なくとも部分的に露出させる。言い換えれば、有機絶縁膜７５は、凹パターン５００によって露出される基板１０の上面の全部または一部を露出させる。
配線パッド部４０２が配置される領域で、有機絶縁膜７５は、第２絶縁膜３５及び第２絶縁膜３５上に配置される配線パッド部４０２の一部を覆う（図７参照）。すなわち、有機絶縁膜７５は、配線パッド部４０２の一部を露出させる。言い換えれば、有機絶縁膜７５は、有機絶縁膜７５を貫通して配線パッド部４０２の上面を少なくとも部分的に露出させるコンタクト部７２を含みうる。前述したように、配線パッド部４０２には、基板１０の性能を検査するための各種検査装置または印刷回路基板と連結されたフレキシブルプリント回路基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）などが接続される。すなわち、コンタクト部は、配線パッド部４０２を露出させることによって前述した装置などと配線パッド部４０２が接続されるように誘導できる。
例示的な実施形態で、有機絶縁膜７５は、表示領域ＤＡの平坦化膜７０と実質的に同じ物質から成る。言い換えれば、有機絶縁膜７５は、表示領域ＤＡで平坦化膜７０を形成すると共に形成できる。ただし、これは例示的なものであり、これに限定されるものではなく、表示領域ＤＡの平坦化膜７０と非表示領域ＮＤＡの有機絶縁膜７５は各々別の構成として独立に形成されることもできる。
以下、本発明の他の実施形態について説明する。以下の実施形態で前述した構成と同じ構成に対しては同じ参照番号を使用し、重複する説明は省略または簡略にする。
図８は、図４の変形例によるアレイ基板の部分拡大図である。図８を参照すると、本発明の変形例によるアレイ基板は、一つの配線ライン部と隣接する他の配線ライン部との間に複数個の凹パターン５０７が形成される点が図４の実施形態と違う点である。
一つの配線ライン部と隣接する他の配線ライン部との間には、少なくとも一つ以上の凹パターン５０７が配置される。図８は、一つの配線ライン部と隣接する他の配線ライン部の間に３個の凹パターン５０７が一列に整列して配置されるものを例示しているが、凹パターン５０７の個数と配列はこれに限定されるものではない。すなわち、凹パターン５０７は複数個であり得、複数個の凹パターン５０７は一列に整列するか、または複数個の列と行を有するマトリックス状に配列されうる。これについては後述する。
図９は、図８の変形例によるアレイ基板の部分拡大図である。図９を参照すると、本発明の変形例によるアレイ基板は、一つの配線ライン部と隣接する他の配線ライン部との間に複数個の凹パターン５０８が配置され、複数個の凹パターン５０８が列と行を有するマトリックス状に配列された点が図８の変形例と違う点である。
前述したように、一つの配線ライン部と隣接する他の配線ライン部との間には複数個の凹パターン５０８が配置される。複数個の凹パターン５０８は一列に整列されるか、または複数個の列と行を有するマトリックス状に配列される。図９は、複数個の凹パターン５０８が３行×２列形態であるものを例示しているが、これは例示的なものであり、凹パターン５０８の配列がこれに限定されるものではない。すなわち、行数と列数は２以上であり得る。また、図９は、複数個の凹パターン５０８が規則的に配列されているものを例示しているが、これに限定されるものではなく、複数個の凹パターン５０８は不規則的に散開して配置されうる。
図１０は、図４の変形例によるアレイ基板の部分拡大図である。図１１は、図１０のＶ−Ｖ’線に沿って切断した断面図である。図１２は、図１０のＶＩ−ＶＩ’線に沿って切断した断面図である。
図１０から図１２を参照すると、図４の変形例によるアレイ基板は、配線ライン部４０１の間に配置される凹パターン５０１が配線パッド部４０２の間まで延在するように形成される点が図４の実施形態と違う点である。
一つの配線ライン部４０１と他の配線ライン部４０１との間に配置される凹パターン５０１は、一つの配線ライン部と連結された配線パッド部と、他の配線ライン部と連結された配線パッド部との間まで延在しうる。すなわち、互いに隣接する配線ライン部４０１の間に配置される凹パターン５０１は、基板１０の一側に向かって延在しうる。前述したように、配線パッド部４０２の幅は、配線ライン部４０１の幅に比べて相対的に大きい場合もある。これに伴い、配線ライン部４０１の間に配置される凹パターン５０１の幅ｄ１に比べて、配線パッド部４０２の間に配置される凹パターン５０１の幅ｄ２が相対的に小さい場合もある。ただし、これに限定されるものではなく、配線ライン部４０１の間に配置される凹パターン５０１と配線パッド部４０２との間に配置される凹パターン５０１の幅は実質的に同じでありうる。
図１３は、図１１の変形例によるアレイ基板の断面図である。図１４は、図１２の変形例によるアレイ基板の断面図である。
図１３及び図１４を参照すると、第２絶縁膜３５上に配置される有機絶縁膜７５が凹パターン５０１により露出された基板１０を覆う点が、図１１及び図１２の実施形態と違う点である。
前述したように、第２絶縁膜３５上には有機絶縁膜７５が配置される。例示的な実施形態で、有機絶縁膜７５は、凹パターン５０１により露出される基板１０の上面を完全に覆う。すなわち、有機絶縁膜７５は、第２絶縁膜３５、凹パターン５０１の側壁及び凹パターン５０１の底面を覆う。図１３及び図１４は、有機絶縁膜７５が凹パターン５０１により露出される基板１０の上面を完全に覆うことを例示しているが、これに限定されるものではなく、有機絶縁膜７５は、凹パターン５０１により露出される基板１０の上面の全部または一部を露出させうる。有機絶縁膜７５に配線パッド部４０２を少なくとも部分的に露出させるコンタクト部７２が形成されることについては、先に図７で説明した内容と実質的に同じであるため、これに関する詳しい説明は省略する。
図１５は、図１０の変形例によるアレイ基板の部分拡大図である。図１６は、図１５のＶＩＩ−ＶＩＩ’線に沿って切断した断面図である。
図１５及び図１６を参照すると、図１０の変形例によるアレイ基板は、配線パッド部４０２の内側に配置され、配線パッド部４０２を貫通して基板１０の上面を露出させる凹溝５０２をさらに含む点が図１０と違う点である。
配線パッド部４０２の内側には凹溝５０２が配置される。具体的には、凹溝５０２は配線パッド部４０２の外周の内側に配置される。
凹溝５０２は、配線パッド部４０２、第２絶縁膜３５、第１絶縁膜２５、バッファ層１２及びバリアー層１１を順次に貫通して基板１０の上面を露出させる。すなわち、凹溝５０２の底面は基板１０の上面を含み、凹溝５０２の側壁は配線パッド部４０２、第２絶縁膜３５、第１絶縁膜２５、バッファ層１２及びバリアー層１１の内側面を含みうる。
前述したように、第２絶縁膜３５及び配線パッド部４０２の上には有機絶縁膜７５が配置される。図１６は、有機絶縁膜７５が第２絶縁膜３５、配線パッド部４０２及び凹溝５０２により露出した基板１０の上面を全部露出させることを例示しているが、前述したようにこれに限定されるものではなく、有機絶縁膜７５は凹溝５０２により露出した基板１０の上面を少なくとも部分的に覆いうる。配線パッド部４０２に、配線パッド部４０２を貫通して基板１０の上面を露出させる凹溝５０２が配置される場合、配線パッド部４０２に基板１０検査装置やＦＰＣなどが接続されたり、接続が解除されたりするときに、配線パッド部４０２に与えられる衝撃によって発生したクラックが、配線パッド部４０２または配線パッド部４０２の下部に配置される無機絶縁膜を介して表示領域ＤＡに伝播することを遮断できる。
図１７は、図６の変形例によるアレイ基板の断面図である。図１８は、図７の変形例によるアレイ基板の断面図である。
図１７及び図１８を参照すると、図６及び図７の変形例によるアレイ基板は、第２絶縁膜３５’が第１サブ絶縁膜３１及び第２サブ絶縁膜３２を含む点が、図６及び図７の実施形態と違う点である。
前述したように、第２絶縁膜３５は単一膜構造であり得るが、これに限定されるものではなく、少なくとも二つの絶縁層を含む多層膜構造を有しうる。説明の便宜上、第１絶縁膜２５を覆う絶縁膜を第１サブ絶縁膜３１、第１サブ絶縁膜３１を覆う絶縁膜を第２サブ絶縁膜３２と呼ぶ。
第１サブ絶縁膜３１と第２サブ絶縁膜３２は、無機材質から成る無機絶縁膜でありうる。例えば、第１サブ絶縁膜３１と第２サブ絶縁膜３２は、酸化ケイ素及び窒化ケイ素から選択された一つ以上を含むが、第１サブ絶縁膜３１と第２サブ絶縁膜３２の材質がこれに限定されるものではない。第１サブ絶縁膜３１と第２サブ絶縁膜３２は互いに異なる物質から成る。
第２絶縁膜３５’が多層膜構造を有することは、表示領域ＤＡの構造に起因する。具体的に図面に示していないが、表示領域ＤＡには薄膜トランジスタと隣接するようにストレージキャパシタが配置される。例示的な実施形態で、ストレージキャパシタはゲート絶縁膜２０上に配置される第１ゲートメタル、第１ゲートメタル上に配置される第１サブ絶縁膜３１、第１サブ絶縁膜３１上に配置される第２サブ絶縁膜３２及び第２サブ絶縁膜３２上に配置される第２ゲートメタルを含みうる。また、このようなストレージキャパシタに対応して、薄膜トランジスタのソース／ドレイン電極６２は第２サブ絶縁膜３２上に配置される。ただし、これは例示的なものであり、表示領域ＤＡの具体的な構造がこれに限定されないのは勿論である。
図１９は、本発明の他の実施形態によるアレイ基板の部分拡大図である。図２０は、図１９のＶＩＩＩ−ＶＩＩＩ’線に沿って切断した断面図である。
図１９及び図２０を参照すると、本発明の他の実施形態によるアレイ基板は、配線ライン部４１１が基板１０の一側に向かって延在するが、ジグザグ状を有する点が図４の実施形態と違う点である。
配線ライン部４１１は少なくとも一つ以上の折曲部を有しうる。例示的な実施形態で、配線ライン部４１１はジグザグ状を有し、基板１０の一側に向かって延在する。説明の便宜上、基板１０の一側に向かう方向を第１方向と定義する。また、第１方向に対する垂直方向を第２方向、第２方向とは反対方向を第３方向と呼ぶ。
図１９に示すように、第１方向に延在する配線ライン部４１１は、第２方向に一定間隔延在し、再び第１方向に一定間隔延在した後、第３方向に一定間隔延在し、再度第１方向に延在する。すなわち、第１方向、第２方向、第１方向、第３方向及び第１方向の順に延在する。
例示的な実施形態で、第２方向に延在した距離と第３方向に延在した距離とは実質的に同じでありうるが、これに限定されるものではない。
言い換えれば、配線ライン部４１１は、第１方向、第２方向、第１方向、第３方向及び第１方向の順に延在するが、このような順序を少なくとも一回以上繰り返して延在する。
前述したように、配線ライン部４１１が第１方向、第２方向、第１方向、第３方向及び第１方向の順に延在すると、第２方向、第１方向及び第３方向の順に、または第３方向、第１方向及び第２方向の順に延在した配線ライン部４１１の内側には、一定の空間が区切られる。例示的な実施形態で、凹パターン５０３は第２方向、第１方向及び第３方向の順に、または第３方向、第１方向及び第２方向の順に延在した配線ライン部４１１により区切られる空間に配置される。言い換えれば、配線ライン部４１１は各凹パターン５０３の外周と隣接するように配置され、各凹パターン５０３の外周の一部に沿って配置される。すなわち、凹パターン５０３は、ジグザグ状に延在した各配線ライン部４１１の間々に配置される。すなわち、凹パターン５０３は各配線ライン部４１１の間で少なくとも一つ以上配置される。
凹パターン５０３を基準にしてさらに説明すると、複数個の凹パターン５０３が列と行を有するマトリックス状に配置され、複数個の列と行を有するマトリックス状の凹パターン５０３の間々にジグザグ状に延在した配線ライン部４１１が配置される。図１９は、複数個の凹パターン５０３が行方向に一直線に沿って整列し、列方向に交錯して整列する場合を例示しているが、凹パターン５０３の配列がこれに限定されるものではなく、複数個の凹パターン５０３は行と列方向に一直線に沿って整列するか、行方向に交錯して整列し、列方向に一直線に整列するか、列方向に交錯して整列し、行方向に一直線に沿って整列しうる。
また、配線ライン部４１１は、マトリックス状に配列された凹パターン５０３の間々に配置され、一つの配線ライン部４１１と他の配線ライン部４１１との間には少なくとも一つ以上の凹パターン５０３が配置される。
図２１は、本発明の他の実施形態によるアレイ基板の部分拡大図である。図２１を参照すると、本発明の他の実施形態によるアレイ基板は、配線ライン部４２１がピッチ（pitch）を有する曲線状に延在する点が図４の実施形態と違う点である。
本発明の他の実施形態によるアレイ基板で、配線ライン部４２１はピッチを有する曲線状に延在する。言い換えれば、配線ライン部４２１は波のような形状を有しうる。言い換えれば、配線ライン部４２１はゆるやかな曲線を描きながら、波形状に延在する。
配線ライン部４２１がピッチを有する曲線状に延在する場合、配線ライン部４２１の両側には谷部とリッジ（ridge）部が形成される。すなわち、各配線ライン部４２１の一側には谷部とリッジ部が少なくとも一回以上繰り返され、これと対応するように各配線ライン部４２１の他側にはリッジ部と谷部が少なくとも一回以上繰り返される。
凹パターン５０４は、配線ライン部４２１の谷部と隣接するように配置される。凹パターン５０４は、各配線ライン部４２１の一側及び他側に形成された谷部と隣接するように、少なくとも一つ以上配置される。図２１は、配線ライン部４２１が谷部と隣接した場合を例示しているが、これに限定されるものではなく、凹パターン５０４は配線ライン部４２１の谷部と部分的に接する場合もある。
凹パターン５０４を基準にさらに説明すると、複数個の凹パターン５０４が列と行を有するマトリックス状に配置され、複数個の列と行を有するマトリックス状の凹パターン５０４の間々にピッチを有する曲線状に延在した配線ライン部４２１が配置される。
図２１は、複数個の凹パターン５０４が行方向に一直線に沿って整列し、列方向に交錯して整列する場合を例示しているが、凹パターン５０４の配列がこれに限定されるものではなく、複数個の凹パターン５０４は行と列方向に一直線に沿って整列するか、または行方向に交錯して整列し、列方向に一直線に整列するか、または列方向に交錯して整列し、行方向に一直線に沿って整列しうる。
また、配線ライン部４２１は、マトリックス状に配列された凹パターン５０４の間々に配置され得、一つの配線ライン部４２１と他の配線ライン部４２１との間には少なくとも一つ以上の凹パターン５０４が配置される。
図２２は、本発明の他の実施形態によるアレイ基板の平面図である。図２３は、図２２の「Ｃ」を拡大した部分拡大図である。図２４は、図２３のＩＸ−ＩＸ’線に沿って切断した断面図である。図２５は、図２２の「Ｄ」を拡大した部分拡大図である。図２６は、図２５のＸ−Ｘ’線に沿って切断した断面図である。
図２２から図２５を参照すると、本発明の他の実施形態によるアレイ基板には、非表示領域ＮＤＡにセルＩＤパターン４５及び／または切断線７００が形成されている点が図１の実施形態と違う点である。
本発明の他の実施形態によるアレイ基板は、非表示領域ＮＤＡにセルＩＤパターン４５及び／または切断線７００を含みうる。
セルＩＤパターン４５は、非表示領域ＮＤＡに配置される。例示的な実施形態でセルＩＤパターン４５は、複数個の配線ライン部４０１のうち最外郭に配置された配線ライン部４０１の外側に配置される。すなわち、最外郭に配置される配線ライン部４０１と隣接するように配置される。セルＩＤパターン４５上にはアレイ基板を識別するための固有番号、各種図形または識別符号などがパターニングされる。すなわち、セルＩＤパターン４５上にパターニングされた固有番号、各種図形または識別符号などによりアレイ基板に対する情報を取得する。
図２３から図２４を参照して、セルＩＤパターンについて詳しい説明をする。
図２３及び図２４は、セルＩＤパターン４５が四角形状を有することを例示している。ただし、セルＩＤパターン４５の形状はこれに限定されるものではなく、セルＩＤパターン４５の形状は円形状であるか、少なくとも部分的に曲線を含む形状でありうる。
前述したように、セルＩＤパターン４５上には固有番号、各種図形または識別符号などがパターニングされる。図２３は、セルＩＤパターン４５上に十字架状の図形４６がパターニングされた場合を例示しているが、これは例示的なものであり、セルＩＤパターン４５上に形成される各種図形などの形状がこれに限定されるものではない。
例示的な実施形態で、セルＩＤパターン４５はバッファ層１２上に配置される。ただし、これは例示的なものであり、セルＩＤパターン４５の位置がこれに限定されるものではない。セルＩＤパターン４５がバッファ層１２上に配置される場合、セルＩＤパターン４５は、表示領域ＤＡの半導体層４０と実質的に同じ物質から成る。すなわち、表示領域ＤＡの半導体層４０と同時に非表示領域ＮＤＡのセルＩＤパターン４５が形成される。ただし、これは例示的なものであり、これに限定されるものではなく、セルＩＤパターンは表示領域ＤＡの半導体層４０と別に独立に形成されることもできる。
セルＩＤパターン４５の外周に沿って、凹パターン５０５が配置される。凹パターン５０５は、セルＩＤパターン４５の外周と接するか、または外周と隣接するように配置される。セルＩＤパターン４５が四角形状を有する例示的な実施形態で、凹パターン５０５はスルーホールを有する四角形状であり得るが、前述したように、セルＩＤパターン４５の形状は限定されず、凹パターン５０５はセルＩＤパターン４５の外周の形状と対応する形状を有しうる。セルＩＤパターン４５の外周に沿って凹パターン５０５が配置される場合、アレイ基板の製造工程または運搬工程中に発生したクラックがセルＩＤパターン４５に伝播し、セルＩＤパターン４５に損傷を与えることを防ぐ。
本発明の他の実施形態によるアレイ基板の非表示領域ＮＤＡには、切断線７００が形成される。製品の種類によって、アレイ基板の非表示領域ＮＤＡの角部は切断されうる。すなわち、アレイ基板の角の部分が面取り（chamfering）されうる。
このため、アレイ基板上には切断線７００が形成される。例示的な実施形態で、切断線７００は、アレイ基板の非表示領域ＮＤＡの両側に斜め方向に延在するように形成される。すなわち、切断線７００はアレイ基板を少なくとも部分的に横切る。
切断線７００とアレイ基板の一側辺が成す角は限定されるものではない。すなわち、適用される製品によって切断線７００とアレイ基板の一側辺が成す角は変わりうる。
切断過程で発生するクラックを防ぐため、切断線７００は第２絶縁膜３５の上面から所定間隔で窪む。すなわち、図２６の断面図で示すように、切断線７００は第２絶縁膜３５上面から窪んで、基板１０の上面を露出させる。言い換えれば、切断線７００の底面は基板１０の上面を含み、切断線７００の側壁はバリアー層１１、バッファ層１２、第１絶縁膜２５及び第２絶縁膜３５の内側面を含みうる。
切断線７００と隣接するように凹パターン５０６が配置される。具体的には凹パターン５０６は切断線７００の他側部と隣接するように配置される。言い換えれば、切断工程によってアレイ基板が切断線７００に沿って切断されると、切断線７００の一側部は除去され、切断線７００の他側部はそのまま維持される。凹パターン５０６は、切断線７００の他側部と隣接するように配置され、少なくとも一つ以上の凹パターン５０６が散開して配置される。凹パターン５０６は列と行方向に整列して配置されるが、これに限定されるものではなく、規則的または不規則的に配置されうる。
切断工程によって切断線７００の一側部が除去されると、切断線７００の他側部は衝撃に脆弱になる。この場合、切断線７００の他側部に衝撃が与えられると、その衝撃によってクラックが発生し、発生したクラックが成長して表示領域ＤＡまで伝播される。切断線７００の他側部と隣接するように少なくとも一つ以上の凹パターン５０６が配置される場合、凹パターン５０６はクラックストッパ（Crack stopper）の役割を果たす。すなわち、発生したクラックの伝播が凹パターン５０６により遮断される。
図２７は、本発明の一実施形態による有機発光表示装置の断面図である。
図２７を参照すると、本発明の一実施形態による有機発光表示装置は、表示領域ＤＡと表示領域ＤＡの外側に配置される非表示領域ＮＤＡとを有するアレイ基板であって、
非表示領域ＮＤＡは、基板１０、基板１０上に配置されるバリアー層１１、バリアー層１１上に配置されるバッファ層１２、バッファ層１２上に配置される第１絶縁膜２５、第１絶縁膜２５上に配置される第２絶縁膜３５、第１絶縁膜２５と第２絶縁膜３５との間に介在するか、または第２絶縁膜３５上に配置され、互いに離隔して基板１０の一側に向かって延在するように形成される複数個の配線パターン、第２絶縁膜３５の上面から所定深さで窪んで、基板１０の上面を少なくとも部分的に露出させる凹パターン及び第２絶縁膜３５上に配置され、上記の凹パターンによって露出される基板１０の上面を少なくとも部分的に露出させる有機絶縁膜７５を備えるアレイ基板並びにアレイ基板上に配置される封止部材を含む。
図２７は、説明の便宜上、一つの単位画素領域を限定して示すものであり、本発明の一実施形態による有機発光表示装置がこれに限定されるものではないのは勿論である。すなわち、本発明の一実施形態による有機発光表示装置が複数個の単位画素領域を含むことは、前述した本発明のいくつかの実施形態によるアレイ基板で説明した通りである。
先に、本発明の一実施形態による有機発光表示装置において、アレイ基板の表示領域ＤＡについて説明する。
基板１０は、板状を有する部材であって、後述する他の構成を支持する役割を果たす。基板１０は絶縁基板であって、ガラスまたはプラスチックを含む高分子物質で形成される。例示的な実施形態で、基板１０はポリイミド（ＰＩ：Ｐｏｌｙｉｍｉｄｅ）で形成されるが、これは例示的なものであり、基板１０の材質がこれに限定されるものではない。
基板１０は、硬性基板であり得るが、これに限定されず、軟性や可撓性を有する基板でありうる。すなわち、本明細書で、「基板」とは、曲げたり（bending）、折りたたんだり（folding）、丸めたり（rolling）することが可能なフレキシブル基板を含む概念として理解することができる。
図２７に示すように、基板１０は単一層構造を有し得るが、これに限定されるものではない。すなわち、他の例示的な実施形態で、基板１０は二つ以上の層が積層された積層構造を有しうる。言い換えれば、基板１０はベース層とベース層上に配置される保護層とを含みうる。
ベース層は絶縁物質で形成される。例示的な実施形態で、ベース層はポリイミド（ＰＩ：Ｐｏｌｙｉｍｉｄｅ）で形成されるが、ベース層の材質がこれに限定されるものではない。ベース層上には保護層が配置される。保護層は有機物質から成る。例えば、保護層はポリエチレンテレフタレート（ＰＥＴ：Ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）及びポリエチレンナフタレート（ＰＥＮ：Ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）から選択された何れか一つ以上を含んで成るが、これは例示的なものであり、保護層の材質がこれに限定されるものではない。
基板１０上にはバリアー層１１が配置される。バリアー層１１は不純物元素の侵入を防止し、表面を平坦化する役割を果たす。例示的な実施形態で、バリアー層１１は酸化ケイ素（ＳｉＯｘ）または窒化ケイ素（ＳｉＮｘ）を含んで形成されるが、バリアー層１１の材質がこれに限定されるものではない。また、他の例示的な実施形態で、バリアー層１１は基板１０の材質または工程条件によっては省略できる。
バリアー層１１上には、バリアー層１１を覆うバッファ層１２が配置される。バッファ層１２は、無機物質で形成された無機膜でありうる。例示的な実施形態で、バッファ層１２は酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（ＡｌＯｘ）及び酸窒化ケイ素（ＳｉＯＮ）から成る群から選択された一つ以上を含んで形成されるが、バッファ層１２の材質がこれに限定されるものではない。また、バッファ層１２は、単一膜構造または二つ以上の層が積層された積層構造を有しうる。バッファ層１２が二つの層を有する例示的な実施形態で、二つの層は互いに異なる物質で形成されうる。例えば、第１層は酸化ケイ素から成り、第２層は窒化ケイ素から成る。ただし、これは例示的なものであり、バッファ層１２の構造がこれに限定されるものではない。
半導体層４０は、非晶質ケイ素または多結晶ケイ素を含んで成る。例示的な実施形態では、半導体層４０は、非晶質ケイ素を塗布してパターニングした後、これを結晶化する方法により形成されるが、半導体層４０の形成方法がこれに限定されるものではない。本明細書で「半導体層」とは酸化物半導体を含むものと理解できるが、これに限定されるものではない。
半導体層４０上にはゲート絶縁膜２０が形成される。ゲート絶縁膜２０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）を含むが、ゲート絶縁膜２０の材質がこれに限定されるものではない。ゲート絶縁膜２０は単一膜構造であり得るが、これに限定されるものではなく、互いに物理的な性質の異なる少なくとも二つの絶縁層を含む多層膜構造を有しうる。
ゲート絶縁膜２０上には、ゲート線５０、ゲート電極５１及びゲートパッド５５を含むゲート配線が配置される。ゲート配線は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）から成る群から選択された何れか一つ以上の物質を含んで形成されるが、ゲート配線の材質がこれに限定されるものではなく、導電性を有する透明または半透明な物質は、ゲート配線を形成するのに使用されうる。
ゲート線５０は、前述したように複数個配置され、互いに平行になるように一方向に延在する。
ゲート配線上には、ゲート配線を覆う層間絶縁膜３０が配置される。層間絶縁膜３０は、無機物質で形成された無機膜でありうる。例示的な実施形態で、層間絶縁膜３０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）を含むが、層間絶縁膜３０の材質がこれに限定されるものではない。層間絶縁膜３０は単一膜構造であり得るが、これに限定されるものではなく、互いに物理的な性質の異なる少なくとも二つの絶縁層を含む多層膜構造を有しうる。
層間絶縁膜３０上には、ソース電極６１、ドレイン電極６２及びデータ線６０を含むデータ配線が配置される。データ配線はモリブデン、クロム、タンタル及びチタニウムなどの耐火性金属またはこれらの合金で形成されるが、データ配線の材質がこれに限定されるものではなく、導電性を有する透明または半透明な物質は、データ配線を形成するのに使用されうる。
データ線６０はデータ信号を伝達し、ゲート線５０と交差するように配置される。すなわち、例示的な実施形態で、ゲート線５０は横方向に延在し、データ線６０はこれと交差するように縦方向に延在する。
例示的な実施形態で、データ線６０及びゲート線５０は折曲部を含む。ただし、これは当業者に自明であり、本発明の範囲が曖昧になることを避けるため、これに関する詳しい説明は省略する。
ソース電極６１は、データ線６０の一部としてデータ線６０と同一線上に配置される。ドレイン電極６２は、ソース電極６１と並列して伸びるように形成され得、この場合、ドレイン電極６２はデータ線６０の一部と並列する。
ゲート電極５１、ソース電極６１及びドレイン電極６２は、半導体層４０と共に一つの薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を成す。薄膜トランジスタのチャネル（channel）は、ソース電極６１とドレイン電極６２との間の半導体層４０で形成される。
データ配線上にはデータ配線及び層間絶縁膜３０を覆う平坦化膜７０が配置される。平坦化膜７０の厚さは、層間絶縁膜３０に比べて相対的に厚い場合もある。このような厚さ差によって、平坦化膜７０の上面は、層間絶縁膜３０及びソース／ドレイン電極６２と接する下面に比べて相対的に平坦である。
平坦化膜７０にはドレイン電極６２を少なくとも部分的に露出させる第１コンタクトホールが形成される。具体的には、第１コンタクトホールは平坦化膜７０を貫通し、ドレイン電極６２の上面を部分的に露出させる。
平坦化膜７０及び露出したドレイン電極６２上には、第１電極８０が配置される。すなわち、第１電極８０が、平坦化膜７０と、第１コンタクトホールの側壁と、ドレイン電極６２の上面と、を覆うように配置され、これによって、第１電極８０とドレイン電極６２が電気的に接続される。例示的な実施形態で第１電極８０はアノード（Anode）電極であり得るが、これに限定されるものではない。第１電極８０はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などから成るが、第１電極８０の材質がこれに限定されるものではない。
第１電極８０上には画素定義膜９０が配置される。画素定義膜は第１電極８０を少なくとも部分的に露出させる。画素定義膜９０は、ベンゾシクロブテン（ＢＣＢ：Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリイミド（ＰＩ：Ｐｏｌｙｉｍｉｄｅ）、ポリアミド（ＰＡ：ｐｏｌｙａｍｉｄｅ）、アクリル樹脂及びフェノール樹脂などから選択された少なくとも一つの有機物質を含んで成るか、またはシリコン窒化物などのような無機物質を含んで成る。画素定義膜９０はまた黒色顔料を含む感光剤から成るが、この場合、画素定義膜９０は遮光部材の役割を果たす。
画素定義膜９０によって露出した第１電極８０上には、有機層９１が配置される。有機層９１は、有機発光表示装置に含まれる有機物質層、すなわち、有機発光層（ＥＭＬ：Ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｌａｙｅｒ）、正孔注入層（ＨＩＬ：Ｈｏｌｅ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）、正孔輸送層（ＨＴＬ：Ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ）、電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）、電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ）などを含みうる。有機層９１は、上記の有機物質層のうちから選択された一つを含む単一膜構造を有するか二つ以上を含む多層膜構造を有しうる。
有機層９１上には第２電極９２が形成される。第２電極９２は、画素定義膜９０及び有機層９１を覆う。例示的な実施形態で、第２電極９２は画素定義膜９０及び有機層９１を覆う全面電極であり得るが、これに限定されるものではない。また、例示的な実施形態で、第２電極９２はカソード（Cathode）電極でありうる。
第２電極９２は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などから成るが、第２電極９２の材質がこれに限定されるものではない。
アレイ基板の非表示領域ＮＤＡは、前述した本発明のいくつかの実施形態に対するアレイ基板で説明した内容と実質的に同じであるため、これに関する詳しい説明は省略する。
アレイ基板上には封止部材が配置される。本明細書で、封止部材は封止膜８０３または封止基板８００でありうる。図２７は、封止部材が封止基板８００の場合を例示しているが、封止部材がこれに限定されるものではない。封止部材が封止膜８０３の場合については図２８で説明する。例示的な実施形態で、封止基板８００は封止材（図示せず）によりアレイ基板と接着されて密封される。
封止基板８００がアレイ基板と接着されるようにするため、封止材は接着性があるエポキシ接着剤、紫外線硬化接着剤、フリット（frit）及びその等価物の中から選択された少なくとも何れか一つであり得るが、これは例示的なものであり、封止材の材質がこれに限定されるものではない。
封止基板８００は、前述した封止材によってアレイ基板と接着されて結合する。例示的な実施形態で、封止基板８００は、透明グラス、透明プラスチック、透明ポリマー及びその等価物の中から選択された何れか一つで形成されるが、封止基板８００の材質がこれに限定されるものではない。
アレイ基板と対向する封止基板８００の一面には、導電膜８０１が形成される。このような導電膜８０１は、有機発光表示装置の外部で発生して封止基板を介して流入する静電気を接地させる役割を果たす。ただし、これに対することは当業者に自明であり、本発明の範囲を曖昧になることを避けるため、これに関する詳しい説明は省略する。
図２８は、本発明の他の実施形態による有機発光表示装置の断面図である。
図２８を参照すると、本発明の他の実施形態による有機発光表示装置は、封止部材が封止膜である点が図２８の実施形態と違う点である。
前述したように、例示的な実施形態で、封止部材は封止膜８０３でありうる。封止膜８０３は、表示領域ＤＡと非表示領域ＮＤＡを覆う。例示的な実施形態で、封止膜８０３は配線ライン部４０１及び／または配線パッド部４０２を少なくとも部分的に露出させるが、これに限定されるものではない。
封止膜８０３は有機物質及び／または無機物質から成る。
封止膜８０３を形成するための有機物質は、例えば、エポキシ、アクリレイト及びウレタンアクリレイトであり得るが、これに限定されるものではない。封止膜８０３を形成するための無機物質は例えば、アルミニウム酸化物またはシリコン酸化物であり得るが、これに限定されるものではない。
図２８は、封止膜８０３が単一層構造を有することを例示しているが、封止膜８０３の構造はこれに限定されず、封止膜８０３は一つ以上の層が積層された積層構造を有しうる。例示的な実施形態で、封止膜８０３は有機膜と無機膜が少なくとも一回は交互に積層された構造を有し得るが、これは例示的なものであり、封止膜８０３の構造がこれに限定されるものではない。
以上、添付された図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更しない範囲で他の具体的な形態で実施されうることを理解できるであろう。したがって、上記実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
ｄ１、ｄ２ 凹パターン５０１の幅
１０ 基板
１１ バリアー層
１２ バッファ層
２０ ゲート絶縁膜
２５ 第１絶縁膜
３０ 層間絶縁膜
３１ 第１サブ絶縁膜
３２ 第２サブ絶縁膜
３５、３５’ 第２絶縁膜
４０ 半導体層
４５ セルＩＤパターン
４６ 十字架状の図形
５０ ゲート線
５１ ゲート電極
５５ ゲートパッド
６０ データ線
６１ ソース電極
６２ ドレイン電極
７０ 平坦化膜
７１ 第１コンタクトホール
７２ コンタクト部
７５ 有機絶縁膜
８０ 第１電極
９０ 画素定義膜
９１ 有機層
９２ 第２電極
１００ アレイ基板
２００ スキャンドライバ
３００ エミッションドライバ
４０１、４１１、４２１ 配線ライン部
４０２ 配線パッド部
４０３ 配線接続部
５００、５０１、５０３、５０４、５０５、５０６、５０７、５０８ 凹パターン
５０２ 凹溝
７００ 切断線
８００ 封止基板
８０１ 導電膜
８０３ 封止膜

Claims (15)

  1. 基板と、
    前記基板上に配置されるバッファ層と、
    前記バッファ層上に配置される第１絶縁膜と、
    前記第１絶縁膜上に配置される第２絶縁膜と、
    前記第２絶縁膜上に互いに離隔して配置される複数個の配線パターンと、
    前記配線パターンと隣接するように配置される凹パターンと、
    を備えるアレイ基板。
  2. 基板の上面は、前記凹パターンによって露出される、請求項１に記載のアレイ基板。
  3. 前記凹パターンの底面は、前記基板の上面を含み、
    前記凹パターン側壁は、前記第１絶縁膜、前記第２絶縁膜、前記バッファ層の内側面を含む、請求項１に記載のアレイ基板。
  4. 前記各配線パターンは、前記基板の一側に向かって延在する配線ライン部を含み、
    前記凹パターンは、互いに隣接する配線ライン部の間に配置される、請求項１に記載のアレイ基板。
  5. 前記配線ライン部は、少なくとも一つ以上の折曲部を有する、請求項４に記載のアレイ基板。
  6. 前記配線ライン部は、ジグザグ状に延在する、請求項４に記載のアレイ基板。
  7. 前記各配線パターンは、一端が前記配線ライン部より広い幅を有する配線パッド部をさらに含み、
    前記凹パターンは隣接する配線パッド部の間まで延長され、
    前記配線ライン部の間に配置される凹パターンの幅は、前記配線パッド部の間に配置される凹パターンの幅より大きい、請求項４に記載のアレイ基板。
  8. 前記凹パターンは複数個であり、前記複数個の凹パターンは前記複数個の配線パターン間々に配置される請求項１に記載のアレイ基板。
  9. 前記凹パターンの少なくとも一部は、複数個の列と複数個の行を有するマトリックス状に配列される、請求項１に記載のアレイ基板。
  10. 前記配線パッド部の内側に配置され、前記配線パッド部、前記第２絶縁膜、前記第１絶縁膜、前記バッファ層を貫通して前記基板の上面を露出させる凹溝をさらに含む、請求項７に記載のアレイ基板。
  11. 前記凹パターンの少なくとも一部は、前記複数個の配線ライン部のうち最外郭に配置される配線ライン部の外側に配置される、請求項７に記載のアレイ基板。
  12. 前記複数個の配線ライン部のうち最外郭に配置される配線ライン部の外側に配置されるセルＩＤパターンをさらに含み、前記凹パターンの少なくとも一部は前記セルＩＤパターンの外周に沿って配置される、請求項１に記載のアレイ基板。
  13. 前記基板上に前記基板を少なくとも部分的に横切る少なくとも一つ以上の切断線が定義され、前記凹パターンは前記切断線と隣接するように配置される、請求項１に記載のアレイ基板。
  14. 前記バッファ層は、酸化ケイ素、窒化ケイ素、酸化アルミニウム及び酸窒化ケイ素から成る群から選択された何れか一つ以上を含んで成る、請求項１に記載のアレイ基板。
  15. 前記基板は可撓性基板である、請求項１に記載のアレイ基板。
JP2014122154A 2013-06-17 2014-06-13 アレイ基板 Active JP6673631B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2013-0069039 2013-06-17
KR20130069039 2013-06-17
KR10-2013-0125416 2013-10-21
KR1020130125416A KR102257119B1 (ko) 2013-06-17 2013-10-21 어레이 기판 및 이를 포함하는 유기 발광 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020038248A Division JP7079803B2 (ja) 2013-06-17 2020-03-05 表示装置

Publications (2)

Publication Number Publication Date
JP2015002177A true JP2015002177A (ja) 2015-01-05
JP6673631B2 JP6673631B2 (ja) 2020-03-25

Family

ID=50942219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014122154A Active JP6673631B2 (ja) 2013-06-17 2014-06-13 アレイ基板

Country Status (4)

Country Link
US (5) US9472507B2 (ja)
EP (2) EP2816604B1 (ja)
JP (1) JP6673631B2 (ja)
CN (2) CN104241544B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016152775A1 (ja) * 2015-03-25 2016-09-29 シャープ株式会社 表示装置
WO2016204121A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 フレキシブル電子デバイス及びフレキシブル電子デバイスの製造方法
JP2018028663A (ja) * 2016-08-18 2018-02-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． ディスプレイ装置
JP2018044985A (ja) * 2016-09-12 2018-03-22 株式会社ジャパンディスプレイ 表示装置
JP2018151633A (ja) * 2017-03-14 2018-09-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
WO2019053784A1 (ja) * 2017-09-12 2019-03-21 シャープ株式会社 表示装置
US10437087B2 (en) 2017-05-26 2019-10-08 Japan Display Inc. Display device
KR20190118696A (ko) * 2018-04-10 2019-10-21 삼성디스플레이 주식회사 표시모듈
JP2020511683A (ja) * 2017-03-22 2020-04-16 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 封止構造、表示パネル、表示装置及びその製造方法
US10636858B2 (en) 2017-05-30 2020-04-28 Japan Display Inc. Display device
US10644094B2 (en) 2017-09-28 2020-05-05 Japan Display Inc. Display device
WO2023079595A1 (ja) * 2021-11-02 2023-05-11 シャープディスプレイテクノロジー株式会社 表示装置
JP7448564B2 (ja) 2019-10-23 2024-03-12 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
US9666814B2 (en) 2014-03-07 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
KR102420461B1 (ko) 2015-02-06 2022-07-14 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102611499B1 (ko) 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
KR102460997B1 (ko) * 2016-02-16 2022-11-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
JP6756508B2 (ja) * 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
JP2017212038A (ja) * 2016-05-23 2017-11-30 株式会社ジャパンディスプレイ 表示装置
CN106935631B (zh) 2017-03-02 2019-11-12 上海天马微电子有限公司 柔性显示面板和显示装置
CN108735777B (zh) * 2017-04-21 2020-11-06 群创光电股份有限公司 显示装置
CA3071361A1 (en) 2017-08-03 2019-02-07 Capstan Ag Systems, Inc. System and methods for operating a solenoid valve
KR102341412B1 (ko) 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
KR102470375B1 (ko) * 2017-10-31 2022-11-23 엘지디스플레이 주식회사 디스플레이 장치
KR102111045B1 (ko) * 2017-10-31 2020-05-14 엘지디스플레이 주식회사 표시장치
KR102503732B1 (ko) * 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
US10953423B2 (en) 2018-04-23 2021-03-23 Capstan Ag Systems, Inc. Fluid dispensing apparatus including phased valves and methods of dispensing fluid using same
CN108649000B (zh) * 2018-05-08 2021-01-26 京东方科技集团股份有限公司 测试基板及其制备方法、检测方法、显示基板、显示装置
US10783825B2 (en) 2018-05-14 2020-09-22 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Driving substrates and display panels
CN108666442B (zh) * 2018-05-14 2020-04-21 昆山国显光电有限公司 驱动基板和显示面板
CN109378325B (zh) * 2018-09-14 2020-06-16 昆山国显光电有限公司 阵列基板、显示面板及阵列基板的制造方法
CN109273504B (zh) * 2018-09-27 2021-01-22 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
KR102615116B1 (ko) * 2018-10-10 2023-12-19 삼성디스플레이 주식회사 디스플레이 장치
KR20200047832A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210005447A (ko) * 2019-07-05 2021-01-14 삼성디스플레이 주식회사 전자패널 및 이를 포함하는 전자장치
CN110634886A (zh) * 2019-08-21 2019-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN110707108B (zh) * 2019-11-25 2023-01-17 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN113066932B (zh) * 2020-01-02 2022-08-26 合肥维信诺科技有限公司 显示装置、显示面板及显示面板的制造方法
TWI795632B (zh) 2020-03-02 2023-03-11 友達光電股份有限公司 陣列基板
KR20210111501A (ko) * 2020-03-03 2021-09-13 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 디스플레이 모듈
TWI760038B (zh) * 2020-12-30 2022-04-01 友達光電股份有限公司 畫素陣列基板
CN113053922B (zh) * 2021-03-15 2023-03-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20230014118A (ko) 2021-07-20 2023-01-30 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270077A (ja) * 2005-02-25 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2012164882A1 (ja) * 2011-05-31 2012-12-06 シャープ株式会社 表示装置用基板およびそれを備えた表示装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717069A (ja) 1993-06-23 1995-01-20 Nec Data Terminal Ltd サーマルヘッド
JPH0717059A (ja) 1993-07-06 1995-01-20 Nec Corp インクジェット記録装置
JPH10260420A (ja) * 1997-03-18 1998-09-29 Seiko Epson Corp Ｌｃｄパネルおよびそれを具備した電子機器
KR100476531B1 (ko) 1997-07-30 2005-11-14 삼성전자주식회사 탭실장방식의인쇄회로기판구조
KR100706722B1 (ko) 2000-04-28 2007-04-11 삼성전자주식회사 금속 배선 확장부를 갖는 테이프 캐리어 패키지 및 이를채용한 액정표시장치 모듈
JP4776755B2 (ja) 2000-06-08 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100656915B1 (ko) * 2000-09-08 2006-12-12 삼성전자주식회사 신호 전송용 필름, 이를 포함하는 제어 신호부 및 액정표시 장치
US6833883B2 (en) 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
JP2002252353A (ja) 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP2002365620A (ja) 2001-06-12 2002-12-18 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003128509A (ja) 2001-10-15 2003-05-08 Fuji Xerox Co Ltd 無機抗菌剤並びにこれを用いた抗菌性繊維及び抗菌性樹脂成形品の製造方法
KR100816343B1 (ko) 2001-11-21 2008-03-24 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
KR100745415B1 (ko) * 2002-12-27 2007-08-03 엘지.필립스 엘시디 주식회사 액정 표시패널의 데이터 패드부 및 그 제조방법
KR100845408B1 (ko) 2002-12-31 2008-07-10 엘지디스플레이 주식회사 액정표시장치
KR100561646B1 (ko) * 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR100669710B1 (ko) 2004-02-18 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
US7381579B2 (en) * 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
CN1934707B (zh) 2004-03-22 2014-09-10 株式会社半导体能源研究所 制造集成电路的方法
US8040469B2 (en) * 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
JP4610285B2 (ja) 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4274108B2 (ja) * 2004-11-12 2009-06-03 セイコーエプソン株式会社 電気光学装置及び電子機器
US7566633B2 (en) 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101348375B1 (ko) * 2005-09-07 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법
TWI281586B (en) 2005-09-13 2007-05-21 Ind Tech Res Inst Pixel array
WO2007063667A1 (ja) 2005-12-01 2007-06-07 Sharp Kabushiki Kaisha 回路部材、電極接続構造及びそれを備えた表示装置
CN101641776B (zh) 2007-03-30 2011-11-16 富士通半导体股份有限公司 半导体器件
JP2009021213A (ja) 2007-06-12 2009-01-29 Canon Inc 有機発光装置
KR101429908B1 (ko) 2007-11-02 2014-08-13 엘지디스플레이 주식회사 유기전계발광소자
KR101234382B1 (ko) 2008-05-23 2013-02-18 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
RU2458491C1 (ru) 2008-08-11 2012-08-10 Шарп Кабусики Кайся Гибкая подложка и структура электрической схемы
KR101084177B1 (ko) * 2009-11-30 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그의 제조 방법
US8854583B2 (en) * 2010-04-12 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device
KR20120000625A (ko) 2010-06-28 2012-01-04 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR101690146B1 (ko) 2010-09-02 2016-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
JP5740278B2 (ja) * 2011-10-11 2015-06-24 株式会社ジャパンディスプレイ 液晶表示装置
KR20130051130A (ko) 2011-11-09 2013-05-20 삼성전자주식회사 백라이트유닛 및 이를 가지는 디스플레이장치
KR101960745B1 (ko) * 2012-11-14 2019-03-21 엘지디스플레이 주식회사 연성 표시소자 절단방법 및 이를 이용한 연성 표시소자 제조방법
KR101796812B1 (ko) 2013-02-15 2017-11-10 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102073006B1 (ko) 2013-05-23 2020-02-04 삼성전자주식회사 디스플레이 장치
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR102363653B1 (ko) 2015-09-21 2022-02-15 엘지디스플레이 주식회사 표시장치
KR102490010B1 (ko) 2016-05-02 2023-01-19 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270077A (ja) * 2005-02-25 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2012164882A1 (ja) * 2011-05-31 2012-12-06 シャープ株式会社 表示装置用基板およびそれを備えた表示装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050090B2 (en) 2015-03-25 2018-08-14 Sharp Kabushiki Kaisha Display device having a suppression
WO2016152775A1 (ja) * 2015-03-25 2016-09-29 シャープ株式会社 表示装置
WO2016204121A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 フレキシブル電子デバイス及びフレキシブル電子デバイスの製造方法
JP7117833B2 (ja) 2016-08-18 2022-08-15 三星ディスプレイ株式會社 ディスプレイ装置
JP2018028663A (ja) * 2016-08-18 2018-02-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． ディスプレイ装置
JP2018044985A (ja) * 2016-09-12 2018-03-22 株式会社ジャパンディスプレイ 表示装置
JP2018151633A (ja) * 2017-03-14 2018-09-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
US11360621B2 (en) 2017-03-14 2022-06-14 Samsung Display Co., Ltd. Display apparatus
US11720213B2 (en) 2017-03-14 2023-08-08 Samsung Display Co., Ltd. Display apparatus
JP7146421B2 (ja) 2017-03-14 2022-10-04 三星ディスプレイ株式會社 表示装置
JP6992950B2 (ja) 2017-03-22 2022-01-13 京東方科技集團股▲ふん▼有限公司 封止構造、表示パネル、表示装置及びその製造方法
JP2020511683A (ja) * 2017-03-22 2020-04-16 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 封止構造、表示パネル、表示装置及びその製造方法
US10437087B2 (en) 2017-05-26 2019-10-08 Japan Display Inc. Display device
US10634941B2 (en) 2017-05-26 2020-04-28 Japan Display Inc. Display device
US10636858B2 (en) 2017-05-30 2020-04-28 Japan Display Inc. Display device
WO2019053784A1 (ja) * 2017-09-12 2019-03-21 シャープ株式会社 表示装置
US10644094B2 (en) 2017-09-28 2020-05-05 Japan Display Inc. Display device
KR102502183B1 (ko) 2018-04-10 2023-02-22 삼성디스플레이 주식회사 표시모듈
KR20190118696A (ko) * 2018-04-10 2019-10-21 삼성디스플레이 주식회사 표시모듈
JP7448564B2 (ja) 2019-10-23 2024-03-12 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置
WO2023079595A1 (ja) * 2021-11-02 2023-05-11 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
US10553619B2 (en) 2020-02-04
EP2816604A3 (en) 2015-03-11
US20180090520A1 (en) 2018-03-29
US20220157861A1 (en) 2022-05-19
US20170012063A1 (en) 2017-01-12
US20200161344A1 (en) 2020-05-21
US11916087B2 (en) 2024-02-27
CN109378319A (zh) 2019-02-22
CN109378319B (zh) 2023-10-24
EP3879581A1 (en) 2021-09-15
EP2816604A2 (en) 2014-12-24
EP2816604B1 (en) 2021-05-26
CN104241544B (zh) 2018-12-14
CN104241544A (zh) 2014-12-24
US11264408B2 (en) 2022-03-01
US20140367658A1 (en) 2014-12-18
JP6673631B2 (ja) 2020-03-25
US9472507B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
JP6673631B2 (ja) アレイ基板
JP7079803B2 (ja) 表示装置
US10707429B2 (en) Flexible display panel and flexible display apparatus
USRE49596E1 (en) Flexible display device and method for manufacturing the same
KR102373441B1 (ko) 디스플레이 장치
KR102622089B1 (ko) 유기 발광 표시 장치
US10707278B2 (en) Backplane substrate and flexible display using the same
KR102541447B1 (ko) 유기 발광 표시 장치
KR102306003B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102636680B1 (ko) 백플레인 기판 및 이를 이용한 플렉서블 디스플레이
KR102618597B1 (ko) 플렉서블 터치 패널 및 이를 이용한 유기 발광 표시 장치
JP6945994B2 (ja) 表示装置
KR20170121392A (ko) 표시 장치
KR102557445B1 (ko) 표시 장치
JPWO2019064342A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
KR101740192B1 (ko) 유기발광표시패널
KR20200104475A (ko) 표시 장치
KR102559510B1 (ko) 표시 장치
KR20220082366A (ko) 표시장치
CN115543132A (zh) 触摸显示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200305

R150 Certificate of patent or registration of utility model

Ref document number: 6673631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250