KR20170121392A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20170121392A
KR20170121392A KR1020160049637A KR20160049637A KR20170121392A KR 20170121392 A KR20170121392 A KR 20170121392A KR 1020160049637 A KR1020160049637 A KR 1020160049637A KR 20160049637 A KR20160049637 A KR 20160049637A KR 20170121392 A KR20170121392 A KR 20170121392A
Authority
KR
South Korea
Prior art keywords
wirings
sub
insulating film
pads
region
Prior art date
Application number
KR1020160049637A
Other languages
English (en)
Other versions
KR102587229B1 (ko
Inventor
김득종
이근수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160049637A priority Critical patent/KR102587229B1/ko
Priority to US15/293,779 priority patent/US10192896B2/en
Priority to EP17154020.6A priority patent/EP3236309B1/en
Priority to EP20181796.2A priority patent/EP3734357A1/en
Priority to CN201710102617.8A priority patent/CN107305305B/zh
Publication of KR20170121392A publication Critical patent/KR20170121392A/ko
Priority to US16/245,670 priority patent/US10886306B2/en
Priority to US17/140,521 priority patent/US11749690B2/en
Priority to KR1020230132100A priority patent/KR102650168B1/ko
Application granted granted Critical
Publication of KR102587229B1 publication Critical patent/KR102587229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 영상이 표시되는 표시 영역과 상기 표시 영역의 적어도 일측에 제공되는 비표시 영역을 포함하는 기판, 상기 표시 영역에 제공된 복수의 화소들, 상기 비표시 영역의 제1 영역에서 개구를 갖는 제1 절연막, 상기 제1 영역에 제공된 제2 절연막, 상기 표시 영역에 제공된 복수의 화소들, 상기 기판 상에 제공되며 상기 화소들에 연결된 제1 배선들, 및 상기 제1 및 제2 절연막 상에 제공되며, 상기 제1 배선들에 연결된 제2 배선들을 포함한다. 상기 제1 배선들과 상기 제2 배선들의 중첩되는 부분은 평면 상에서 볼 때 상기 제2 절연막의 가장자리로부터 이격된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예들은 표시 장치에 관한 것이다.
일반적으로 표시 장치는 기판 상에 위치한 디스플레이부를 갖는다. 이러한 표시 장치에 있어서 적어도 일부를 벤딩시킴으로써, 다양한 각도에서의 시인성을 향상시키거나 비디스플레이영역의 면적을 줄일 수 있다.
하지만 종래의 표시 장치의 경우 이와 같이 벤딩된 표시 장치를 제조하는 과정에서 불량이 발생하는 등의 문제점이 발생하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 표시 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 단선이나 쇼트 등의 불량 발생을 최소화할 수 있는 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 표시 장치는 영상이 표시되는 표시 영역과 상기 표시 영역의 적어도 일측에 제공되는 비표시 영역을 포함하는 기판, 상기 표시 영역에 제공된 복수의 화소들, 상기 비표시 영역의 제1 영역에서 개구를 갖는 제1 절연막, 상기 제1 영역에 제공된 제2 절연막, 상기 표시 영역에 제공된 복수의 화소들, 상기 기판 상에 제공되며 상기 화소들에 연결된 제1 배선들, 및 상기 제1 및 제2 절연막 상에 제공되며, 상기 제1 배선들에 연결된 제2 배선들을 포함한다. 상기 제1 배선들과 상기 제2 배선들의 중첩되는 부분은 평면 상에서 볼 때 상기 제2 절연막의 가장자리로부터 이격된다.
본 발명의 일 실시예에 있어서, 상기 제1 배선들은 각 제1 배선의 단부에 제공된 제1 패드들을 포함할 수 있으며, 상기 제2 배선들은 각 제2 배선의 단부에 제공된 제2 패드들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 평면 상에서 볼 때 상기 제1 패드들과 상기 제2 패드들은 서로 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연막은 상기 제1 패드들과 상기 제2 패드들이 중첩하는 영역에서 적어도 1개의 컨택홀을 가지며, 상기 제1 패드들과 상기 제2 패드들은 상기 컨택홀을 통해 서로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연막 상에 제공되며 상기 제1 영역에서 개구를 갖는 층간 절연막을 더 포함하며, 상기 제1 배선들은 상기 제1 절연막 상에 제공된 제1 서브 배선들과 상기 층간 절연막 상에 제공된 제2 서브 배선들을 포함할 수 있다. 평면 상에서 볼 때 상기 제1 서브 배선들과 상기 제2 서브 배선들은 서로 교번하여 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 배선들은 상기 제1 절연막 상에 제공된 제3 서브 배선들과 상기 제3 절연막 상에 제공된 제4 서브 배선들을 포함할 수 있다. 평면 상에서 볼 때 상기 제3 서브 배선들과 상기 제4 서브 배선들은 서로 교번하여 배열될 수 있다. 상기 제1 서브 배선들은 상기 제3 서브 배선들과 연결되고, 상기 제2 서브 배선들은 상기 제4 서브 배선들과 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연막은 상기 제1 영역과 상기 제1 영역과 인접한 상기 제2 영역의 일부를 커버할 수 있다. 상기 제1 영역은 상기 표시 영역으로부터 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연막의 가장자리는 상기 표시 영역과 상기 제1 영역 사이에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연막은 평면 상에서 볼 때 상기 제1 및 제2 패드들에 대응하는 위치에서 상기 제1 절연막의 상면을 노출하는 홀을 가질 수 있다. 상기 홀은 상기 제1 및 제2 패드들보다 넓은 면적을 가지거나, 제1 및 제2 패드들보다 좁은 면적을 가질 수 있다. 상기 홀은 평면 상에서 볼 때 상기 제1 절연막의 컨택홀에 대응하는 위치에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 배선들에 있어서, 상기 제1 및 제2 패드들의 폭이 나머지 부분의 제1 및 제2 배선들의 폭보다 클 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 및 제2 배선들에 있어서, 상기 제1 및 제2 패드들의 폭과 나머지 부분의 제1 및 제2 배선들의 폭이 같을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연막의 가장자리는 평면 상에서 볼 때, 상기 표시 영역으로부터 상기 제1 및 제2 패드들보다 더 먼 거리에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 배선들은 상기 제1 절연막 상에 제공된 제3 서브 배선들과 상기 제3 절연막 상에 제공된 제4 서브 배선들을 포함할 수 있다. 평면 상에서 볼 때 상기 제3 서브 배선들과 상기 제4 서브 배선들은 서로 교번하여 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 절연막 및 상기 제2 절연막 상에 제공된 제3 절연막을 더 포함할 수 있다. 상기 제3 절연막은 상기 표시 영역의 가장자리를 따라 그 일부가 제거된 개구부를 가질 수 있다. 상기 개구부는 상기 표시 영역과 상기 제1 배선들과 상기 제2 배선들의 중첩되는 부분 사이에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제3 절연막 상에 제공된 봉지막을 더 포함할 수 있으며, 상기 봉지막은 상기 제3 절연막의 상면 및 상기 개구부가 제공된 부분에 의해 노출된 제3 절연막의 측면을 덮을 수 있다. 상기 제3 절연막은 유기 재료를 포함할 수 있으며, 상기 봉지막의 적어도 일부는 무기 재료를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 각 화소는 상기 기판 상에 제공된 액티브층, 상기 제1 절연막 상에 제공된 게이트 전극, 상기 제2 절연막 상에 제공된 소스 전극 및 드레인 전극, 상기 제3 절연막 상에 제공되며 상기 드레인 전극에 연결된 제1 전극, 상기 제1 전극 상에 제공된 유기층, 및 상기 유기 박막층 상에 제공된 제2 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 배선들의 적어도 일부는 상기 게이트 전극과 동일층 상에 제공되며 동일 재료를 포함할 수 있다. 상기 제2 배선들의 적어도 일부는 상기 소스 전극 및 상기 드레인 전극과 동일 층 상에 제공되며 동일 재료를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연막은 무기 재료를 포함할 수 있으며, 상기 제2 절연막은 유기 재료를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 영역은 제1 방향으로 연장되며, 상기 기판은 상기 제1 방향으로 연장된 접이선을 따라 벤딩될 수 있다. 상기 제1 영역을 제외한 영역은 편평할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 표시 영역과 상기 상기 제1 배선들과 상기 제2 배선들의 중첩되는 부분 사이에 플로팅된 전도층을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치의 제조과정에서의 단선이나 쇼트 등의 불량 발생이 최소화된다. 이에 따라 고품질의 표시 장치를 제공한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 표시 장치를 도시한 사시도이다.
도 3은 도 1의 I-I'선에 따른 단면도이다.
도 4는 도 1의 A1에 대응하는 부분을 도시한 평면도이다.
도 5a는 도 4의 II-II'선에 따른 단면도, 도 5b는 도 4의 III-III'선에 따른 단면도, 및 도 5c는 도 4의 IV-IV'선에 따른 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 A1에 대응하는 부분을 도시한 평면도이다.
도 7a는 도 6의 II-II'선에 따른 단면도, 도 7b는 도 6의 III-III'선에 따른 단면도, 및 도 7c는 도 6의 IV-IV'선에 따른 단면도이다.
도 8은 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 A1에 대응하는 부분을 도시한 평면도이다.
도 9a는 도 8의 II-II'선에 따른 단면도, 도 9b는 도 8의 III-III'선에 따른 단면도, 및 도 9c는 도 9의 IV-IV'선에 따른 단면도이다.
도 10은 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 I-I'선에 대응하는 단면도이다.
도 11은 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 A1에 대응하는 부분을 도시한 평면도이다.
도 12a는 도 11의 II-II'선에 따른 단면도, 도 12b는 도 11의 III-III'선에 따른 단면도, 및 도 12c는 도 11의 IV-IV'선에 따른 단면도이다.
도 13는 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 I-I'선에 대응하는 단면도이다.
도 14은 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 A1에 대응하는 부분을 도시한 평면도이다.
도 15a는 도 14의 II-II'선에 따른 단면도, 도 15b는 도 14의 III-III'선에 따른 단면도, 및 도 15c는 도 14의 IV-IV'선에 따른 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이며, 도 2는 도 1의 표시 장치를 도시한 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소들(PXL), 및 상기 화소들(PXL)에 연결된 배선부(LP)를 포함한다.
상기 기판(SUB)은 표시 영역(DA)과 상기 표시 영역(DA)의 적어도 일측에 제공되는 비표시 영역(NDA)을 포함한다.
상기 기판(SUB)은 대략적으로 직사각형 형상을 가질 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판(SUB)은 제1 방향(DR1)으로 서로 평행한 한 쌍의 단변들과 제2 방향(DR2)으로 서로 평행한 한 쌍의 장변들을 포함할 수 있다.
그러나, 상기 기판(SUB)의 형상은 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다. 예를 들어 상기 기판(SUB)은 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판(SUB)이 직선으로 이루어진 변을 갖는 경우, 상기 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다. 예를 들어, 상기 기판(SUB)이 직사각 형상을 가질 때, 서로 인접한 직선 변들이 만나는 부분이 소정 곡률을 가지는 곡선으로 대체될 수 있다. 즉, 직사각 형상의 꼭지점 부분은 서로 인접한 그 양단이 서로 인접한 두 직선 변들에 연결되고 소정의 곡률을 갖는 곡선 변으로 이루어질 수 있다. 상기 곡률은 위치에 따라 달리 설정될 수 있다. 예를 들어, 상기 곡률은 곡선이 시작되는 위치 및 곡선의 길이 등에 따라 변경될 수 있다.
상기 표시 영역(DA)은 복수의 화소들(PXL)이 제공되어 영상이 표시되는 영역이다.
상기 표시 영역(DA)은 상기 기판(SUB)의 형상에 대응하는 형상으로 제공될 수 있다. 예를 들어, 상기 표시 영역(DA)은 상기 기판(SUB)의 형상과 마찬가지로 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 표시 영역(DA)이이 직선으로 이루어진 변을 갖는 경우, 상기 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다.
상기 화소들(PXL)은 상기 기판(SUB)의 표시 영역(DA) 상에 제공된다. 각 화소(PXL)는 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소들(PXL)은 백색광 및/또는 컬러광을 출사할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다.
상기 화소들(PXL)은 유기층을 포함하는 유기 발광 소자일 수 있으나, 이에 한정되는 것은 아니며, 액정 소자, 전기 영동 소자, 전기 습윤 소자 등 다양한 형태로 구현될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소들(PXL)은 각각 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 제2 방향(DR2)으로 연장된 열을 따라 행열 형태로 배열될 수 있다. 그러나, 상기 화소들(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다. 예를 들어, 화소들(PXL)은 방향이 행 방향이 되도록 배열되거나 상기 일 방향에 비스듬한 방향이 행 방향이 되도록 배열될 수 있다.
상기 비표시 영역(NDA)은 상기 화소들(PXL)이 제공되지 않은 영역으로서 영상이 표시되지 않은 영역이다.
상기 비표시 영역(NDA)에는 상기 화소들(PXL)에 연결된 배선부(LP)와 상기 배선부(LP)에 연결되며 상기 화소들(PXL)을 구동하기 위한 구동부가 제공될 수 있다.
상기 배선부(LP)는 상기 화소들(PXL)에 연결될 수 있다. 상기 배선부(LP)은 각 화소(PXL)에 신호를 제공하며 스캔 배선, 데이터 배선, 구동 전압 배선 등을 포함할 수 있으며, 필요에 따라 다른 배선들을 더 포함할 수 있다.
상기 배선부(LP)는 상기 표시 영역(DA)과 상기 비표시 영역(NDA)에 걸쳐 제공된다.
상기 배선부(LP)는 구동부(미도시)에 연결된다. 상기 구동부는 배선부(LP)를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 각 화소(PXL)의 구동을 제어한다.
상기 구동부는 스캔 배선을 따라 각 화소(PXL)에 스캔 신호를 제공하는 스캔 구동부(미도시), 데이터 배선을 따라 각 화소(PXL)에 데이터 신호를 제공하는 데이터 구동부(미도시), 상기 스캔 구동부와 상기 데이터 구동부를 제어하는 타이밍 제어부(미도시) 등를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 스캔 구동부는 상기 기판(SUB) 상에 직접 실장될 수 있다. 상기 스캔 구동부가 상기 기판(SUB) 상에 직접 실장되는 경우, 화소들(PXL)을 형성하는 공정 시에 함께 형성될 수 있다. 그러나, 상기 스캔 구동부의 제공 위치나 제공 방법은, 이에 한정되는 것은 아니며, 별도의 칩에 형성되어 상기 기판(SUB) 상에 칩 온 글라스 형태로 제공될 수 있으며, 또는 인쇄 회로 기판(SUB) 상에 실장되어 상기 기판(SUB)에 연결 부재를 통해 연결될 수도 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 기판(SUB) 상에 직접 실장될 수 있으나, 이에 한정되는 것은 아니며, 별도의 칩에 형성되어 상기 기판(SUB) 상에 연결될 수 있다. 본 발명의 일 실시예에 있어서, 상기 데이터 구동부가 별도의 칩에 형성되어 상기 기판 상에 연결되는 경우 칩 온 글라스나 칩 온 플라스틱 형태로 제공될 수 있다. 또는 인쇄 회로 기판(SUB) 상에 실장되어 상기 기판(SUB)에 연결 부재를 통해 연결될 수도 있다. 본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 칩-온-필름(Chip On Film; COF)의 형태로 제조되어 상기 기판(SUB)에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 비표시 영역(NDA)은 그 일부로부터 돌출된 부가 영역(ADA)을 더 포함할 수 있다. 상기 부가 영역(ADA)은 상기 비표시 영역(NDA)을 이루는 변들로부터 돌출될 수 있다.본 발명의 일 실시예에 있어서, 상기 부가 영역(ADA)에는 기판(SUB)의 단변들 중 하나에 대응하는 변으로부터 돌출된 것을 개시하였다. 그러나, 상기 부가 영역(ADA)은 장변들 중 하나의 변으로부터 돌출될 수 있으며, 또는 네 변들 중 두 변 이상으로부터 돌출된 형태로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 부가 영역(ADA)에는 데이터 구동부가 제공되거나 연결될 수 있으나, 이에 한정되는 것은 아니며, 다양한 구성 요소가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 본 발명의 표시 장치는 적어도 일부가 가요성(flexibility)을 가질 수 있으며, 상기 가요성을 가지는 부분에서 접힐 수 있다. 즉, 상기 표시 장치는 가요성을 가지며 일 방향으로 접힌 벤딩 영역(BA; bent area)과 상기 폴더블 영역의 적어도 일측에 제공되며 접히지 않고 편평한 플랫 영역(FA; flat area)을 포함할 수 있다. 상기 플랫 영역(FA)는 가요성을 가지거나 가지지 않을 수 있다.
본 발명의 일 실시예에 있어서는 일 예로서 상기 벤딩 영역(BA)은 상기 부가 영역(ADA)에 제공된 것을 도시하였다. 본 발명의 일 실시예에 따르면, 상기 벤딩 영역(BA)을 사이에 두고 서로 이격된, 제1 플랫 영역(FA1)과 제2 플랫 영역(FA2)이 제공될 수 있으며, 상기 제1 플랫 영역(FA1)은 표시 영역(DA)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 벤딩 영역(BA)은 표시 영역(DA)으로부터 이격될 수 있다.
상기 벤딩 영역(BA)에 있어서, 상기 표시 장치가 접히는 선을 접이선이라고 할 때, 상기 접이선은 상기 벤딩 영역(BA) 내에 제공된다. 여기서, “접힌다”는 용어는 형태가 고정된 것이 아니라 원래의 형태로부터 다른 형태로 변형될 수 있다는 것으로서, 하나 이상의 특정 배선, 즉 접이선을 따라 접히거나(folded) 휘거나(curved) 두루마리 식으로 말리는(rolled) 것을 포함한다. 따라서, 본 발명의 일 실시예에서는 상기 두 플랫 영역(FA)들의 일 면이 서로 평행하게 위치하며 서로 마주보도록 접힌 상태를 도시하였으나, 이에 한정되는 것은 아니며, 상기 폴더블 영역을 사이에 두고 상기 두 플랫 영역의 면들이 소정 각도(예를 들어 예각, 직각 또는 둔각)를 이루며 접힐 수도 있다.
본 발명의 일 실시예에 있어서, 상기 부가 영역(ADA)은 이후 상기 접이선을 따라 벤딩될 수 있으며, 이 경우, 상기 부가 영역(ADA)이 벤딩됨으로써 베젤의 폭을 감소시킬 수 있다.
도 3은 도 1의 I-I'선에 따른 단면도이다. 이하, 도 3을 참조하여, 본 발명의 일 실시예에 따른 표시 장치에 대해 상세히 설명한다. 본 발명의 일 실시예에 따른 표시 장치는 도 2에 도시된 것과 같이 그 일부가 벤딩된 형상을 가지나, 도 3에서는 설명의 편의를 위해 벤딩되지 않은 상태의 표시 장치를 도시한다. 참고로 후술하는 실시예들에 관한 단면도들이나 평면도들 등에서도 도시의 편의상 표시 장치가 벤딩되지 않은 상태로 도시한다.
먼저 표시 영역(DA)에 대해 설명하고, 이후 비표시 영역(NDA)에 대해 설명한다.
본 발명의 일 실시예에 있어서, 표시 영역(DA)에는 복수의 화소들(PXL)이 제공된다. 각 화소(PXL)는 배선부(LP) 중 대응하는 배선에 연결된 트랜지스터, 상기 트랜지스터에 연결된 유기 발광 소자, 및 커패시터(Cst)를 포함한다. 상기 트랜지스터는 상기 발광 소자를 제어하기 위한 구동 트랜지스터와, 상기 구동 트랜지스터를 스위칭 하는 스위칭 트랜지스터를 포함할 수 있다.
상기한 화소들(PXL)은 다음과 같은 적층 구조로 구현될 수 있는 바, 도 3을 참조하여 이를 설명한다. 도 3에서는 설명의 편의를 위해 한 화소(PXL)에 대해 하나의 트랜지스터와 커패시터를 도시하였으나, 이에 한정되는 것은 아니며, 하나의 화소(PXL)에 둘 이상의 트랜지스터와 적어도 하나 이상의 커패시터, 또는 하나의 화소(PXL)에 셋 이상의 트랜지스터와 둘 이상의 커패시터를 구비할 수 있다.
본 발명의 일 실시예에 따른 화소들(PXL)은 기판(SUB) 상에 제공된다.
상기 기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, Fiber reinforced plastic) 등으로도 이루어질 수 있다.
상기 기판(SUB) 상에는 버퍼층(BF)이 형성된다. 상기 버퍼층(BF)은 스위칭 및 구동 트랜지스터들에 불순물이 확산되는 것을 막는다. 상기 버퍼층(BF)은 무기 재료로 이루어진 무기 절연막일 수 있다. 예를 들어, 상기 버퍼층(BF)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있으며, 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 버퍼층(BF) 상에는 액티브 패턴(ACT)이 제공된다. 상기 액티브 패턴(ACT)은 반도체 소재로 형성된다. 상기 액티브 패턴(ACT)은 각각 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역 사이에 제공된 채널 영역을 포함할 수 있다. 상기 액티브 패턴(ACT)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역는 불순물로 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 상기 소스 영역 및 상기 드레인 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
상기 액티브 패턴(ACT) 상에는 게이트 절연막(GI)이 제공된다. 상기 게이트 절연막(GI)은 무기 재료로 이루어진 무기 절연막일 수 있다. 상기 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질이 이용될 수 있다.
상기 게이트 절연막(GI) 상에는 게이트 전극(GE)과 커패시터 하부 전극(LE)이 제공된다. 상기 게이트 전극(GE)은 상기 액티브 패턴(ACT)의 채널 영역에 대응되는 영역을 커버하도록 형성된다.
상기 게이트 전극(GE) 및 상기 커패시터 하부 전극(LE)은 금속으로 이루어질 수 있다. 예를 들어, 상기 게이트 전극(GE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 게이트 전극(GE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 도시하지는 않았으나 스캔 배선들을 비롯한 다른 배선들이 상기 게이트 전극(GE) 및 상기 커패시터 하부 전극(LE)과 동일한 층에 동일한 재료로 제공될 수 있다. 여기서, 상기 스캔 배선들과 같은 다른 배선들은 각 화소(PXL) 내의 트랜지스터의 일부, 예를 들어 게이트 전극(GE)과 직접 또는 간접적으로 연결될 수 있다.
상기 게이트 전극(GE) 및 상기 커패시터 하부 전극(LE) 상에는 층간 절연막(IL)이 제공된다. 상기 층간 절연막(IL)은 무기 재료로 이루어진 무기 절연막일 수 있다. 상기 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
상기 층간 절연막(IL) 상에는 커패시터 상부 전극(UE)이 제공된다. 상기 커패시터 상부 전극(UE)은 금속으로 이루어질 수 있다. 예를 들어, 상기 커패시터 상부 전극(UE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 커패시터 상부 전극(UE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
상기 커패시터 하부 전극(LE)과 상기 커패시터 상부 전극(UE)은 상기 층간 절연막(IL)을 사이에 두고 커패시터(Cst)를 구성한다. 본 발명의 일 실시예에 있어서, 상기 커패시터(Cst)가 커패시터 하부 전극(LE)과 커패시터 상부 전극(UE)으로 구성된 것을 개시하였으나, 이에 한정되는 것은 아니며, 다양한 방식으로 커패시터를 구현할 수 있다.
상기 커패시터 상부 전극(UE) 상에는 제1 절연막(INS1)이 제공된다. 상기 제1 절연막(INS1)은 무기 재료로 이루어진 무기 절연막일 수 있다. 상기 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
상기 제1 절연막(INS1) 상에는 소스 전극(SE)과 드레인 전극(DE)이 제공된다. 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 상기 제1 절연막(INS1), 상기 층간 절연막(IL) 및 상기 게이트 절연막(GI)에 형성된 컨택홀을 통해 액티브 패턴(ACT)의 소스 영역과 드레인 영역에 각각 접촉한다.
상기 소스 전극(SE)과 드레인 전극(DE)은 금속으로 이루어질 수 있다. 예를 들어, 상기 커패시터 상부 전극(UE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 커패시터 상부 전극(UE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 도시하지는 않았으나 데이터 배선들이나 전원 배선들이 상기 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 동일한 재료로 제공될 수 있다. 여기서, 상기 데이터 배선들이나 전원 배선들은 직접 또는 간접적으로 각 화소(PXL) 내의 트랜지스터의 일부, 예를 들어 소스 전극(SE) 및/또는 드레인 전극(DE)과 직접 또는 간접적으로 연결될 수 있다.
상기 소스 전극(SE)과 드레인 전극(DE) 상에는 패시베이션막(PSV)이 제공될 수 있다. 상기 패시베이션막(PSV)은 무기 재료로 이루어진 무기 절연막일 수 있다. 상기 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
상기 패시베이션막(PSV) 상에는 제3 절연막(INS3)이 제공될 수 있다. 상기 제3 절연막(INS3)은 유기 재료로 이루어진 유기 절연막일 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
상기 제3 절연막(INS3) 상에는 연결 패턴(CNP)이 제공될 수 있다. 상기 연결 패턴(CNP)은 상기 제3 절연막(INS3) 및 패시베이션막(PSV)을 관통하는 컨택홀을 통해 트랜지스터의 드레인 전극(DE)에 연결된다. 상기 연결 패턴(CNP)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 상기 금속들의 합금으로 이루어질 수 있다. 또한, 커패시터 상부 전극(UE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 금속들 및 상기 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 도시하지는 않았으나 더미 전원 배선 등의 다른 배선들이 연결 전극과 동일한 층에 동일한 재료로 제공될 수 있다.
상기 연결 패턴(CNP) 상에는 제4 절연막(INS4)이 제공될 수 있다. 상기 제4 절연막(INS4)은 유기 재료로 이루어진 유기 절연막일 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
상기 제4 절연막(INS4) 상에는 제1 전극(EL1)이 제공될 수 있다. 상기 제1 전극(EL1)은 제4 절연막(INS4)을 관통하는 컨택홀을 통해 연결 패턴(CNP)에 연결되고, 제3 절연막(INS3) 및 패시베이션막(PSV)을 관통하는 컨택홀을 통해 드레인 전극(DE)에 연결됨으로써 트랜지스터에 연결된다. 여기서, 상기 제1 전극(EL1)은 실시예에 따라 애노드나 캐소드 중 하나로 사용될 수 있다.
본 발명의 일 실시예에 있어서, 상기 드레인 전극(DE) 상에 패시베이션막(PSV)과, 제3 절연막(INS3), 및 제4 절연막(INS4)이 제공되었으나, 절연막의 배치는 달라질 수 있다. 예를 들어, 본 발명의 일 실시예에 따르면, 상기 드레인 전극(DE) 상에 패시베이션막(PSV)만 제공되고 상기 패시베이션막(PSV) 상에 제1 전극(EL1)이 제공될 수 있다. 또한 본 발명의 일 실시예에 따르면 패시베이션막(PSV)과 제3 절연막(INS3)만 제공되고 상기 제3 절연막(INS3) 상에 제1 전극(EL1)이 제공될 수 있다. 이 경우에는 연결 패턴(CNP)이 생략되고 제1 전극(EL1)이 곧바로 드레인 전극(DE)에 연결될 수 있다.
상기 제1 전극(EL1)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극(EL1)은 한 종의 금속으로 이루어질 수 있으나, 이에 한정되는 것은 아니며 두 종 이상의 금속, 예를 들어, Ag와 Mg의 합금로 이루어질 수도 있다.
상기 제1 전극(EL1)은 상기 기판(SUB)의 하부 방향으로 영상을 제공하고자 하는 경우, 투명 도전성막으로 형성될 수 있으며, 상기 기판(SUB)의 상부 방향으로 영상을 제공하고자 하는 경우, 금속 반사막 및/또는 투명 도전막으로 형성될 수 있다.
상기 제1 전극(EL1) 등이 형성된 기판(SUB) 상에는 각 화소(PXL)에 대응하도록 화소(PXL) 영역을 구획하는 화소 정의막(PDL)이 제공된다. 상기 화소 정의막(PDL)은 유기 재료로 이루어진 유기 절연막일 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(EL1)의 상면을 노출하며 상기 화소(PXL)의 둘레를 따라 상기 기판(SUB)으로부터 돌출된다.
상기 화소 정의막(PDL)에 의해 둘러싸인 화소(PXL) 영역에는 유기층(OL) 이 제공될 수 있다.
상기 유기층(OL)은 저분자 또는 고분자 물질을 포함할 수 있다. 상기 저분자 물질로는 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 포함할 수 있다. 이러한 물질들은 진공증착의 방법으로 형성될 수 있다. 상기 고분자 물질로는 PEDOT, PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등을 포함할 수 있다.
상기 유기층(OL)은 단일층으로 제공될 수 있으나, 다양한 기능층을 포함하는 다중층으로 제공될 수 있다. 상기 유기층(OL)이 다중층으로 제공되는 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있다. 이러한 유기층(OL)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 유기층(OL)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 상기 유기층(OL)의 적어도 일부는 복수 개의 제1 전극(EL1)들에 걸쳐서 일체로 형성될 수 있으며, 복수 개의 제1 전극(EL1)들 각각에 대응하도록 개별적으로 제공될 수도 있다.
상기 유기층(OL) 상에는 제2 전극(EL2)이 제공된다. 상기 제2 전극(EL2)은 화소(PXL)마다 제공될 수도 있으나, 표시 영역(DA)의 대부분을 커버하도록 제공될 수 있으며 복수 개의 화소들(PXL)에 의해 공유될 수 있다.
상기 제2 전극(EL2)은 실시예에 따라 애노드나 캐소드 중 하나로 사용될 수 있으며, 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)은 캐소드로, 제1 전극(EL1)이 캐소드인 경우 제2 전극(EL2)은 애노드로 사용될 수 있다.
상기 제2 전극(EL2)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성막으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 전극(EL2)은 금속 박막을 포함하는 이중막 이상의 다중막으로 이루어질 수 있으며, 예를 들어, ITO/Ag/ITO 의 삼중막으로 이루어질 수 있다.
상기 제2 전극(EL2)은 상기 기판(SUB)의 하부 방향으로 영상을 제공하고자 하는 경우, 금속 반사막 및/또는 투명 도전성막으로 형성될 수 있으며, 상기 기판(SUB)의 상부 방향으로 영상을 제공하고자 하는 경우, 또는 투명 도전막으로 형성될 수 있다.
상기 제2 전극(EL2) 상에는 상기 봉지막(SL)이 제공된다. 상기 봉지막(SL)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 상기 봉지막(SL)은 제1 봉지막(SL1) 내지 제3 봉지막(SL3)으로 이루어질 수 있다. 상기 제1 봉지막(SL1) 내지 제3 봉지막(SL3)은 유기 재료 및/또는 무기 재료로 이루어질 수 있다. 최외곽에 위치한 봉지막(SL3)은 무기 재료로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 봉지막(SL1)은 무기 재료, 제2 봉지막(SL2)은 유기 재료, 및 제3 봉지막(SL3)은 무기 재료로 이루어질 수 있다. 무기 재료의 경우 유기 재료에 비해 수분이나 산소의 침투는 덜하나 탄성이나 가요성이 작아 크랙에 취약하다. 상기 제1 봉지막(SL1)과 제3 봉지막(SL3)을 무기 재료로 형성하고, 제2 봉지막(SL2)을 유기 재료로 형성함으로써 크랙의 전파가 방지될 수 있다. 여기서, 유기 재료로 이루어진 층, 즉, 상기 제2 봉지막(SL2)은 단부가 외부로 노출되지 않도록 제3 봉지막(SL3)에 의해 완전히 커버될 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있으며, 상기 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자를 이루는 유기층(OL)은 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있다. 상기 봉지막(SL)은 상기 유기층(OL)을 커버함으로써 이들을 보호한다. 상기 봉지막(SL)은 표시 영역(DA)을 덮으며, 표시 영역(DA)의 외측까지 연장될 수 있다. 그런데, 유기 재료로 이루어진 절연막들의 경우, 가요성 및 탄성 등의 측면에서 유리한 점이 있으나, 무기 재료로 이루어진 절연막에 비해 수분이나 산소의 침투가 용이하다. 본 발명의 일 실시예에 있어서, 상기 유기 재료로 이루어진 절연막들을 통한 수분이나 산소의 침투를 막기 위해, 유기 재료로 이루어진 절연막들의 단부는 외부로 노출되지 않도록 무기 재료로 이루어진 절연막들에 의해 커버될 수 있다. 예를 들어, 유기 재료로 이루어진 제3 절연막(INS3), 제4 절연막(INS4), 및/또는 화소 정의막(PDL)은 비표시 영역(NDA)까지 연속적으로 연장되지 않으며, 표시 영역(DA)의 둘레를 따라 그 일부가 제거된 제1 개구부(OPN1)를 갖는다. 이에 따라, 화소 정의막(PDL)의 상면과, 상기 제1 개구부(OPN1)가 제공된 부분에 의해 노출된 제3 절연막(INS3), 제4 절연막(INS4), 및/또는 화소 정의막(PDL)의 측면은 무기 재료를 포함하는 절연막, 예를 들어, 봉지막(SL)에 의해 봉지됨으로써, 외부로의 노출이 방지된다.
그러나, 상기 봉지막(SL) 복층 여부나 재료는 이에 한정되는 것은 아니며, 다양하게 변경될 수 있다. 예를 들어, 상기 봉지막(SL)은 서로 교번하여 적층된 다수의 유기 재료층과 다수의 무기 재료층을 포함할 수 있다.
다음으로, 비표시 영역(NDA)에 대해 설명한다. 이하 비표시 영역(NDA)을 설명함에 있어, 설명의 중복을 피하기 위해 이미 설명한 것에 대해서는 설명을 생략하거나 간단히 설명하기로 한다.
본 발명의 일 실시예에 있어서, 비표시 영역(NDA)에는 배선부(LP)가 제공되며, 기판(SUB)이 접히는 벤딩 영역(BA)을 갖는다.
상기 배선부(LP)는 구동부와 화소들(PXL)을 연결하는 배선부(LP)를 포함한다. 구체적으로 상기 배선부(LP)는 스캔 배선들, 데이터 배선들, 전원 배선들 등을 포함할 수 있다. 본 발명의 일 실시예에서는 상기 배선부(LP)를 이루는 배선들이 데이터 배선들일 수 있다. 그러나, 상기 배선부(LP)를 이루는 배선들은 달리 형성될 수 있음은 물론이다.
본 발명의 일 실시예에 따른 배선부(LP)는 복수의 배선들을 포함한다. 각 배선은 화소들(PXL)과 구동부를 연결할 수 있으며, 이를 위해 화소들(PXL)로부터 대략적으로 제2 방향(DR2)으로 연장될 수 있다. 상기 배선들은 부가 영역(ADA)의 제2 방향(DR2)의 단부까지 연장될 수 있으며, 상기 단부에는 컨택 전극(CTE)들이 제공될 수 있다. 상기 화소들(PXL)은 배선들에 연결된 컨택 전극(CTE)들을 통해 칩 온 필름 등으로 구현된 구동부에 연결될 수 있다.
상기 배선부(LP)는 제1 배선들(L1)과 제2 배선들(L2)을 포함한다. 상기 제1 배선들(L1)과 상기 제2 배선들(L2)은 일대일로 연결될 수 있다.
상기 비표시 영역(NDA)에서의 배선부(LP)는 다음과 같은 적층 구조로 구현될 수 있는 바, 도 3을 참조하여 이를 설명한다. 도 3에서는 설명의 편의를 위해 제1 배선들(L1)과 제2 배선들(L2)의 일부만을 개략적으로 표시하였는 바, 제1 배선들(L1)과 제2 배선들(L2)과의 상세한 관계는 후술하기로 한다.
상기 기판(SUB)의 비표시 영역(NDA) 상에는 버퍼층(BF)이 제공된다. 상기 버퍼층(BF)은 벤딩 영역(BA)에서 제2 개구부(OPN2)를 가질 수 있다.
상기 버퍼층(BF) 상에는 게이트 절연막(GI)이 제공된다.
상기 게이트 절연막(GI) 상에는 제1 배선들(L1) 및 제3 배선들(L3)이 제공될 수 있다. 상기 제1 배선들(L1)은 제1 플랫 영역(FA1)에 제공되며 상기 제3 배선들(L3)은 제2 플랫 영역(FA2)에 제공될 수 있다. 상기 제1 배선들(L1)과 제3 배선들(L3)은 상기 게이트 전극(GE)과 동일한 재료로 동일 공정에서 형성될 수 있다.
상기 제1 배선들(L1) 및 제3 배선들(L3) 상에는 층간 절연막(IL)이 제공된다.
상기 층간 절연막(IL) 상에는 제1 절연막(INS1)이 제공된다.
여기서, 상기 벤딩 영역(BA)에 제공된 절연막들에는 제2 개구부(OPN2)가 제공된다. 벤딩 영역(BA)은 기판(SUB)이 구부러지는 영역이다. 즉, 상기 버퍼층(BF), 상기 게이트 절연막(GI), 상기 층간 절연막(IL), 및 상기 제1 절연막(INS1)에는 상기 벤딩 영역(BA)에 대응하는 부분이 제거되어 제2 개구부(OPN2)를 가질 수 있다
상기 제2 개구부(OPN2)가 상기 벤딩 영역(BA)에 대응한다는 것은, 제2 개구부(OPN2)가 벤딩 영역(BA)과 중첩하는 것으로 이해될 수 있다. 상기 제2 개구부(OPN2)의 면적은 상기 벤딩 영역(BA)의 면적보다 넓을 수 있다. 본 발명의 일 실시예에서는 제2 개구의 폭과 벤딩 영역(BA)의 폭이 동일하도록 도시하였으나, 이는 설명의 편의를 위한 것으로서, 상기 제2 개구부(OPN2)의 폭은 상기 벤딩 영역(BA)의 폭보다 넓을 수 있다.
참고로, 도 3에서는 버퍼층(BF), 게이트 절연막(GI), 층간 절연막(IL), 및 제1 절연막(INS1)의 내측면들이 모두 일치하여 직선 상에 배치된 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 버퍼층(BF)의 개구보다 제1 절연막(INS1)의 개구가 더 넓은 면적으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 제2 개구부(OPN2)의 면적은 버퍼층(BF), 게이트 절연막(GI) 층간 절연막(IL), 및 제1 절연막(INS1)의 개구들 중 가장 좁은 면적의 개구의 면적으로 정의될 수 있다.
상기 제2 개구부(OPN2)에는 제2 절연막(INS2)이 제공된다. 상기 제2 절연막(INS2)은 제2 개구부(OPN2)의 적어도 일부를 채우며, 본 발명의 도 3에서는 상기 제2 개구부(OPN2)를 모두 충진하는 것으로 도시되었다. 본 발명의 일 실시예에 있어서, 상기 제2 절연막(INS2)은 상기 제2 개구부(OPN2)를 충진함과 동시에 상기 제2 개구부(OPN2)에 인접한 영역, 예를 들어, 상기 제1 및/또는 제2 플랫 영역들(FA1, FA2)에 대응하는 상기 제1 절연막(INS1)의 상부 일부를 커버할 수 있다.
상기 제2 절연막(INS2)은 유기 재료로 이루어진 유기 절연막일 수 있다. 상기 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
상기 제1 절연막(INS1)과 상기 제2 절연막(INS2) 상에는 제2 배선들(L2)이 제공된다. 또한, 제1 절연막(INS1) 상에 하부 컨택 전극(CTEa)들이 제공된다. 상기 제2 배선들(L2)과 상기 하부 컨택 전극(CTEa)은 상기 소스 전극(SE) 및 드레인 전극(DE)과 동일한 재료로 동일 공정에서 형성될 수 있다. 상기 제2 배선들(L2)은 제1 플랫 영역(FA1)으로부터 벤딩 영역(BA)을 거쳐 제2 플랫 영역(FA2)으로 연장되며, 상기 제2 절연막(INS2) 상에 위치한다. 상기 제2 배선들(L2)은 상기 제2 절연막(INS2)이 제공되지 않은 부분에서는 상기 제1 절연막(INS1) 상에 위치할 수 있다.
상술한 바와 같이, 도 3에서는 표시 장치가 구부러지지 않은 상태로 도시되었으나, 본 발명의 일 실시예에 따른 표시 장치는 벤딩 영역(BA)에서 벤딩될 수 있다. 본 발명의 일 실시예에 따른 표시 장치는 편평한 상태에서 제조되며, 이후 벤딩될 수 있다. 제조 후 표시 장치가 벤딩되는 경우, 기판(SUB) 등이 벤딩되는 과정에서 제2 배선들(L2)에 인장 스트레스가 가해질 수 있으나, 상기한 바와 같이 탄성과 가요성을 갖는 유기 재료로 이루어진 제2 절연막(INS2) 상에 제2 배선들(L2)이 제공됨으로써 제2 배선들(L2)에 불량이 발생하는 것을 최소화한다. 다시 말해, 본 발명의 일 실시예에서는, 상기 벤딩 영역(BA)에서 가요성과 탄성이 작은 무기 재료로 이루어진 무기 절연막들이 제거됨으로써, 기판(SUB)의 가요성과 탄성을 유지한다. 또한, 상기 가요성과 탄성이 작은 무기 재료로 이루어진 절연막들이 구부러질 경우에 발생할 수 있는 결함이 방지된다.
만일 버퍼층(BF), 게이트 절연막(GI), 층간 절연막(IL), 및/또는 제1 절연막(INS1)과 같은 무기 절연막들이 벤딩 영역(BA)에 제공된다면, 기판(SUB) 등이 벤딩되는 과정에서 상기 무기 절연막들 상에 제공된 배선들(예를 들어 제2 배선들(L2))에 큰 인장 스트레스가 인가된다. 특히 무기 절연막들은 유기 절연막에 비해 경도가 높고 가요성이 적기 때문에 상대적으로 크랙 등이 발생할 확률이 높다. 무기 절연막들에 크랙이 발생할 경우 상기 크랙은 무기 절연막들 상의 배선들(예를 들어 제2 배선들(L2))에도 전파될 수 있으며, 결국 배선들의 단선 등의 불량이 발생할 수 있다.
본 발명의 일 실시예에 있어서, 상기 벤딩 영역(BA)은 무기 절연막이 제거된 부분과 일치하도록 도시되었으나, 이는 설명의 편의를 위한 것으로, 상기 벤딩 영역(BA)과 상기 무기 절연막이 제거된 부분이 일치하지 않을 수도 있다. 예를 들어, 상기 벤딩 영역(BA)는 대체적으로는 상기 무기 절연막이 제거된 부분에 대응하나, 필요에 따라 상기 무기 절연막이 제거된 부분보다 더 넓거나 더 좁을 수도 있다. 또한, 본 발명의 일 실시예에서는 벤딩 영역(BA)이 비표시 영역(NDA)에만 위치한 것을 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 벤딩 영역(BA)는 상기 비표시 영역(NDA)과 상기 표시 영역(DA)에 걸쳐서 제공될 수도 있고, 상기 표시 영역(DA) 내에 제공될 수도 있다.
상기 제2 배선들(L2)이 형성된 기판(SUB) 상에는 패시베이션막(PSV)이 제공될 수 있다. 상기 패시베이션막(PSV)은 무기 절연막일 수 있으며, 이 때, 상기 패시베이션막(PSV)은 상술한 무기 절연막들(버퍼층(BF), 게이트 절연막(GI), 층간 절연막(IL), 및/또는 제1 절연막(INS1))과 같이 벤딩 영역(BA)에 대응하는 영역에는 제공되지 않는다. 또한 상기 패시베이션막(PSV)은 하부 컨택 전극(CTEa)의 상면 일부를 노출한다.
상기 패시베이션막(PSV) 상에는 제3 절연막(INS3)이 제공될 수 있다. 상기 제3 절연막(INS3) 상에는 제4 절연막(INS4)이 제공될 수 있다. 상기 제3 절연막(INS3)과 상기 제4 절연막(INS4) 사이에는 상기 표시 영역(DA)의 둘레를 따라 제1 개구부(OPN1)가 제공되며, 이에 따라 제3 절연막(INS3)과 제4 절연막(INS4)은 상기 표시 영역(DA)으로부터 상기 비표시 영역(NDA)으로 연장되지 않고 그 중간에서 끊긴다. 상술한 바와 같이, 표시 영역(DA)측에 제공된 제3 절연막(INS3) 및 제4 절연막(INS4)의 측면은 봉지막(SL)에 의해 커버되나, 비표시 영역(NDA)측에 제공된 상기 제4 절연막(INS4)의 상면, 및 상기 제4 절연막(INS4) 및 상기 제3 절연막(INS3)의 측면이 외부로 노출될 수 있다.
상기 제3 절연막(INS3)의 형성 이후, 상부 컨택 전극(CTEb)을 형성할 수 있다. 상기 상부 컨택 전극(CTEb)은 표시 영역(DA)의 연결 패턴(CNP)과 동일한 재료로 동일한 공정에서 형성할 수 있다. 하부 컨택 전극(CTEa)과 상부 컨택 전극(CTEb)은 컨택 전극(CTE)을 구성하며, 상기 배선들은 컨택 전극(CTE)을 통해 칩 온 필름이나 가요성 표시 기판(SUB) 등으로 구현된 구동부에 연결될 수 있다.
다음으로, 제1 배선들(L1)과 제2 배선들(L2)의 연결 관계에 대해 설명한다. 상기 제2 배선들(L2)와 제3 배선들(L3)은 제1 배선들(L1)과 제2 배선들(L2)과 실질적으로 동일한 방식으로 연결될 수 있다.
도시하지 않았지만, 예를 들어, 제1 내지 제3 배선들(L1, L2, L3)이 데이터 신호를 화소들에 전송하기 위한 데이터 배선들이라고 하면, 상기 제1 배선들(L1)은 표시 영역(DA)의 인접부에서 상기 표시 영역 내의 데이터 배선들에 연결되기 위한 컨택부를 더 포함할 수 있다.
도 4는 도 1의 A1에 대응하는 부분을 도시한 평면도이다. 도 5a는 도 4의 II-II'선에 따른 단면도, 도 5b는 도 4의 III-III'선에 따른 단면도, 및 도 5c는 도 4의 IV-IV'선에 따른 단면도이다.
도 4 및 도 5a 내지 도 5c를 참조하면, 배선부(LP)는 제1 배선들(L1)과 제2 배선들(L2)을 포함한다. 상기 제1 배선들(L1)과 상기 제2 배선들(L2)은 일대일 대응하며 서로 연결될 수 있다.
상기 제1 배선들(L1)은 대체적으로 제2 방향(DR2)으로 연장되며 서로 이격될 수 있다. 도면 상에서는 상기 제1 배선들(L1)이 서로 평행한 것으로 도시하였으나, 이에 한정되는 것은 아니다. 상기 제1 배선들(L1)은 제2 방향(DR2)으로 진행할수록 인접한 제1 배선들(L1) 사이의 거리가 점점 좁아지거나 넓어질 수 있다. 본 발명의 일 실시예에서 상기 제1 배선들(L1)은 제2 방향(DR2)을 따라 인접한 제1 배선들(L1) 사이의 거리가 점점 좁아지다가 서로 일정한 거리로 평행하게 연장될 수 있다.
각 제1 배선(L1)은 제2 방향(DR2) 단부에 제1 패드(P1)를 갖는다. 상기 제1 배선(L1)은 제1 패드들(P1)이 제공된 부분의 폭이 제1 패드들(P1)이 제공되지 않은 부분보다 더 넓다. (여기서, 폭이라 함은 길이 방향에 수직한 방향으로의 거리를 의미한다.) 예를 들어, 각 제1 배선(L1)의 제1 패드(P1)를 제외한 부분의 폭을 제1 폭(W1)이라고 하고, 패드의 폭을 제2 폭(W2)라고 하면, 제2 폭(W2)은 제1 폭(W1)보다 클 수 있다. 상기 제1 패드들(P1)의 넓은 폭은 제2 패드들(P2)과의 컨택을 용이하게 하기 위함이다. 본 발명의 일 실시예에 있어서, 상기 제2 패드들(P2)의 폭은 필요에 따라 제2 패드들(P2)이 아닌 부분의 폭과 동일할 수 있다.
상기 제1 배선들(L1)은 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)을 포함한다. 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)은 각각 복수 개로 제공될 수 있으며, 제1 방향(DR1)을 따라 서로 교번하여 배치될 수 있다. 즉, 상기 제1 서브 배선들(L1a)은 제1 배선들(L1) 중 홀수 번째 배선들일 수 있으며, 제2 서브 배선들(L1b)은 제1 배선들(L1) 중 짝수 번째 배선들일 수 있다. 또는, 상기 제1 서브 배선들(L1a)은 제1 배선들(L1) 중 짝수 번째 배선들일 수 있으며, 제2 서브 배선들(L1b)은 제1 배선들(L1) 중 홀수 번째 배선들일 수 있다.
제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)은 각각 그 단부에 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)을 가질 수 있다. 상기 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)은 제2 방향(DR2)을 따라 표시 영역(DA)으로부터 서로 다른 거리에 배치될 수 있다. 즉, 상기 제1 서브 패드들(P1a)의 상기 표시 영역(DA)으로부터의 최단 거리는 상기 제2 서브 패드들(P1b)의 상기 표시 영역(DA)으로부터의 최단 거리보다 짧을 수 있다. 상기 제1 서브 패드들(P1a)의 상기 표시 영역(DA)으로부터의 최단 거리와, 상기 제2 서브 패드들(P1b)의 상기 표시 영역(DA)으로부터의 최단 거리는 상기 제1 서브 패드들(P1a) 및 상기 제2 서브 패드들(P1b)의 제2 방향(DR2) 길이를 고려하여 설정될 수 있다.
상기 제1 서브 배선들(L1a)과 상기 제2 서브 배선들(L1b)은 동일 층 상에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 서브 배선들(L1a)과 상기 제2 서브 배선들(L1b)은 게이트 절연막(GI) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일 층 상에 제공될 수 있다. 상기 제1 서브 배선들(L1a)과 상기 제2 서브 배선들(L1b)은 상기 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일 재료로 동일 공정에서 형성될 수 있다.
상기 제2 배선들(L2)은 대체적으로 제2 방향(DR2)으로 연장되며 서로 이격될 수 있다. 도면 상에서는 상기 제2 배선들(L2)이 서로 평행한 것으로 도시하였으나, 이에 한정되는 것은 아니다. 상기 제2 배선들(L2)은 제2 방향(DR2)으로 진행할수록 인접한 제2 배선들(L2) 사이의 거리가 점점 좁아지거나 넓어질 수 있다.
각 제2 배선(L2)은 제2 방향(DR2)과 반대되는 방향의 단부에 제2 패드(P2)를 갖는다. 상기 제2 패드들(P2)은 제2 패드들(P2)이 제공되지 않은 부분에서 더 좁은 폭을 가질 수 있다. 예를 들어, 각 제2 배선(L2)의 제2 패드(P2)를 제외한 부분의 폭을 제3 폭(W3)이라고 하고, 제2 패드(P2)의 폭을 제4 폭(W4)라고 하면, 제4 폭(W4)은 제3 폭(W3)보다 클 수 있다.
상기 제2 패드들(P2)의 넓은 폭은 상기 제1 패드들(P1)과의 컨택을 용이하게 하기 위함이다. 본 발명의 일 실시예에 있어서, 상기 제2 패드들(P2)의 폭은 필요에 따라 제2 패드들(P2)이 아닌 부분의 폭과 동일할 수 있다.
상기 제2 배선들(L2)은 제1 배선들(L1) 중 제1 서브 배선들(L1a)에 대응하는 제3 서브 배선들(L2a)과, 제1 배선들(L1) 중 제2 서브 배선들(L1b)에 대응하는 제4 서브 배선들(L2b)을 포함한다. 제3 서브 배선들(L2a)과 제4 서브 배선들(L2b)은 각각 복수 개로 제공되며 제1 방향(DR1)을 따라 서로 교번하여 배치될 수 있다. 즉, 상기 제3 서브 배선들(L2a)은 제2 배선들(L2) 중 홀수 번째 배선들일 수 있으며, 제4 서브 배선들(L2b)은 제2 배선들(L2) 중 짝수 번째 배선들일 수 있다. 또는, 상기 제3 서브 배선들(L2a)은 제2 배선들(L2) 중 짝수 번째 배선들일 수 있으며, 제4 서브 배선들(L2b)은 제2 배선들(L2) 중 홀수 번째 배선들일 수 있다.
제3 서브 배선들(L2a)과 제4 서브 배선들(L2b)은 각각 제2 방향(DR2)과 반대되는 방향의 단부에 제3 서브 패드들(P2a)과 제4 서브 패드들(P2b)을 가질 수 있다. 상기 제3 서브 패드들(P2a)은 제1 서브 배선들(L1a)의 제1 서브 패드들(P1a)에 대응하며, 제4 서브 패드들(P2b)은 제2 서브 배선들(L1b)의 제2 서브 패드들(P1b)에 대응한다. 평면 상에서 볼 때 상기 제3 서브 패드들(P2a)은 제1 서브 배선들(L1a)의 제1 서브 패드들(P1a)과 중첩하며, 제4 서브 패드들(P2b)은 제2 서브 배선들(L1b)의 제2 서브 패드들(P1b)과 중첩한다. 이에 따라, 상기 제3 서브 패드들(P2a)과 제4 서브 패드들(P2b)은 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)의 위치에 대응하여, 제2 방향(DR2)을 따라 표시 영역(DA)으로부터 서로 다른 거리를 갖도록 형성될 수 있다. 즉, 상기 제3 서브 패드들(P2a)의 상기 표시 영역(DA)으로부터의 최단 거리는 상기 제4 서브 패드들(P2b)의 상기 표시 영역(DA)으로부터의 최단 거리보다 짧을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 서브 배선들(L2a) 및 상기 제4 서브 배선들(L2b)은 동일 층 상에 제공될 수 있다. 상기 제3 서브 배선들(L2a) 및 상기 제4 서브 배선들(L2b)은 제1 절연막(INS1)과 제2 절연막(INS2) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 소스 전극(SE) 및 드레인 전극(DE)과 동일 층 상에 제공될 수 있다. 상기 제3 서브 배선들(L2a)은 상기 소스 전극(SE) 및 드레인 전극(DE)과 동일 재료로 동일 공정에서 형성될 수 있다.
여기서, 각 제2 패드(P2)의 폭은 이에 대응하는 각 제1 패드(P1)의 폭과 동일하거나 하거나 다를 수 있다. 도 4에서는 설명의 편의를 위해 제2 패드(P2)의 폭이 제1 패드(P1)의 폭보다 약간 크게 도시되었으나, 이는 설명의 편의를 위한 것이며, 이에 한정되는 것은 아니다. 예를 들어, 본 발명의 일 실시예에서는 각 제2 패드(P2)의 폭은 이에 대응하는 각 제1 패드(P1)의 폭과 동일할 수 있다.
상기 제2 배선들(L2)은 제1 절연막(INS1)과 제2 절연막(INS2) 상에 제공된다.
상기 제2 배선들(L2)은 상기 제1 배선들(L1)과 일대일로 대응될 수 있으며, 각각 대응된 제1 배선들(L1)이 연장된 방향을 따라 연장될 수 있다. 평면 상에서 볼 때, 상기 제1 배선들(L1)의 단부와 상기 제2 배선들(L2)의 단부는 서로 중첩한다. 본 발명의 일 실시예에 있어서, 상기 제1 배선들(L1)의 제1 패드들(P1)과 상기 제2 배선들(L2)의 제2 패드(P2)는 서로 중첩한다.
상기 제1 서브 패드들(P1a)과 제3 서브 패드들(P2a)가 형성된 영역 및 제2 서브 패드들(P1b) 및 제4 서브 패드들(P2b)이 형성된 영역에는, 층간 절연막(IL)과 제1 절연막(INS1)을 관통하는 제1 컨택홀(CH1)이 제공된다. 상기 제1 컨택홀(CH1)은 패드들의 중첩부마다 적어도 1개 이상으로 제공될 수 있다. 본 발명의 일 실시예에서는 상기 제1 컨택홀(CH1)이 3개인 것이 일 예로서 도시되었다.
상기 제2 절연막(INS2)에는 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)에 대응하는 위치에 제1 홀(H1)들이 제공된다. 상기 제1 홀(H1)은 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)의 상면을 노출한다. 상기 제1 홀(H1)들은 상기 제1 서브 패드들(P1a)과 상기 제2 서브 패드들(P1b) 각각에 대응하여 형성될 수 있으며, 상기 제1 서브 패드들(P1a)과 상기 제2 서브 패드들(P1b) 각각의 면적보다 더 넓은 면적을 가질 수 있다.
이에 따라, 상기 제2 패드들(P2)의 일부(예를 들어 제3 서브 패드들(P2a))는 상기 제1 컨택홀(CH1)들 및 제1 홀(H1)들에 의해 노출된 상기 제1 서브 패드들(P1a)과 접촉할 수 있으며, 상기 제2 패드들(P2)의 나머지 일부(예를 들어 제4 서브 패드들 (P2b)) 또한 상기 제1 컨택홀(CH1)들 및 제1 홀(H1)들에 의해 노출된 상기 제2 서브 패드들(P1b)과 접촉할 수 있다. 그 결과, 상기 제1 서브 패드들(P1a)과 상기 제3 서브 패드들(P2a) 및 상기 제2 서브 패드들(P1b)과 상기 제4 서브 패드들(P2b)이 서로 전기적으로 연결된다.
여기서, 평면 상에서 볼 때 상기 제2 절연막(INS2)의 가장자리는 표시 영역(DA)과 상기 제1 배선들(L1)과 제2 배선들(L2)의 중첩 부분 사이에 제공된다. 이하에 있어서, 상기 제2 절연막(INS2)의 가장자리는 평면상에서 볼 때, 상기 제2 절연막(INS2)의 내부에 홀 등에 의해 형성된 변(들)을 제외한, 상기 제2 절연막(INS2)의 최외곽을 이루는 변(들)을 의미한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역(DA)으로부터 제2 방향(DR2)을 따라 제2 절연막(INS2)의 가장자리, 제1 서브 패드들(P1a) 및 제3 서브 패드들(P2a), 제2 서브 패드들(P1b) 및 제4 패드들(P2b)이 순차적으로 배열될 수 있다. 이에 따라, 상기 제1 서브 패드들(P1a)과 제3 서브 패드들(P2a)의 중첩 부분과, 제2 서브 패드들(P1b)과 제4 서브 패드들(P2b)과의 중첩 부분은 상기 제2 절연막(INS2)의 가장자리로부터 이격된다. 본 발명의 일 실시예에 있어서, 상기 제2 절연막(INS2)의 가장자리는 상기 제1 서브 패드들(P1a)과 제3 서브 패드들(P2a)의 중첩 부분과 최소 1마이크로미터 이상 이격될 수 있다.
상기한 구조를 갖는 배선부(LP)는, 배선부(LP) 형성시 발생될 수 있는 잔사에 의한 배선부(LP)의 쇼트가 방지된다.
먼저, 기존의 발명에서는 상기 제1 배선들(L1)과 상기 제2 배선들(L2)의 중첩 부분, 즉, 제1 패드들(P1)와 제2 패드들(P2)이 표시 영역으로부터 동일한 최단 거리를 가지도록 배열되었다. 이에 더해, 제1 패드들(P1)와 제2 패드들(P2)의 적어도 일부와 중첩하여 제2 절연막(INS2)의 가장자리가 배치되었다. 이 경우, 제1 및 제2 패드들(P1, P2)의 경우, 다른 부분보다 그 폭이 넓기 때문에 서로 인접한 패드들과의 사이가 상대적으로 좁으며, 잔사가 존재하는 경우 서로 인접한 패드들 사이가 쇼트될 가능성이 높아진다.
그러나, 상술한 바와 같이, 본 발명의 일 실시예에서는 상기 제1 및 제3 서브 패드들(P1a, P2a)과 제2 및 제4 서브 패드들(P1b, P2b)은 제2 방향(DR2)을 따라 표시 영역(DA)으로부터 서로 다른 거리에 배치됨으로써 서로 인접한 패드들 사이의 간격을 최대한 이격시킬 수 있다.
다음으로, 제2 절연막(INS2)의 경우 유기 재료를 이용하여 도포의 형태로 제조되는데, 이 경우 제2 절연막(INS2)이 제공된 부분과 제공되지 않은 부분은 기판(SUB)면으로부터의 높이가 달라진다. 이렇게 상기 제2 절연막(INS2)에 의해 기판(SUB)면으로부터의 단차가 있는 상태에서 금속 재료 등으로 제1 및 제2 패드들(P1, P2)을 형성하는 경우, 제2 절연막(INS2)의 가장자리의 단차에 미처 제거되지 않은 금속 잔사가 남을 수 있다. 상기 금속 잔사는 서로 인접한 제1 및 제2 배선들(L1, L2) 사이를 쇼트시킬 수 있으며, 그 결과 표시 장치에 결함이 발생한다.
참고로, 도 4를 살펴보면, 하나의 제3 서브 배선(L2b)을 기준으로 볼 때, 가장 인접한 다른 제2 배선(L2)까지의 최단 거리는, 제3 서브 패드들(P2b)이 제공되지 않은 영역에서, 제3 서브 패드들(P2b)이 제공된 영역보다 크다. 즉, 하나의 제3 서브 배선(L2b)을 기준으로 가장 인접한 다른 제2 배선(L2)까지의 최단 거리 중 제3 서브 패드들(P2b)이 제공되지 않은 영역에서의 최단 거리를 제1 거리(D1)라고 하고, 제3 서브 패드들(P2b)이 제공된 영역에서의 최단 거리를 제2 거리(D2)라고 하면, 제2 거리(D2)가 제1 거리(D1)보다 작다.
그러나, 본 발명의 일 실시예에서는 제2 절연막(INS2)의 가장 자리가, 배선들 사이의 사이가 상대적으로 좁은 상기 제3 서브 패드들(P2b)과 이격되므로, 금속 잔사가 남더라도 배선들 사이의 쇼트가 감소되거나 방지된다. 이 경우, 상기 금속 잔사는 제2 절연막(INS2)의 가장 자리에 플로팅된 전도층으로 위치할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 배선들(L1)과 상기 제2 배선들(L2)의 중첩 부분에 있어서, 서로 인접한 배선들 사이의 쇼트를 감소시키기 위해 제1 배선들(L1)을 다른 형태로 배치시킬 수 있는 바, 이에 대해서 설명한다. 이하의 실시예들에서는, 설명의 중복을 방지하기 위해 상술한 내용과 다른 점을 위주로 설명하며 설명되지 않은 부분은 상술한 실시예에 따르며, 표시 장치가 벤딩되지 않은 상태로 도시된다.
도 6는 도 1의 A1에 대응하는 부분을 도시한 평면도이다. 도 7a는 도 6의 II-II'선에 따른 단면도, 도 7b는 도 6의 III-III'선에 따른 단면도, 및 도 7c는 도 6의 IV-IV'선에 따른 단면도이다.
도 6 및 도 7a 내지 도 7c를 참조하면, 배선부(LP)는 제1 배선들(L1)과 제2 배선들(L2)을 포함한다. 상기 제1 배선들(L1)과 상기 제2 배선들(L2)은 일대일 대응하며 서로 연결될 수 있다.
상기 제1 배선들(L1)은 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)을 포함한다. 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)은 각각 복수 개로 제공되며 제1 방향(DR1)을 따라 서로 교번하여 배치될 수 있다. 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)은 각각 그 단부에 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)을 갖는다.
본 실시예에 있어서, 상기 제1 서브 배선들(L1a)과 상기 제2 서브 배선들(L1b)은 서로 다른 층에 형성되되, 평면 상에서 순차적으로 교번하여 배열된다.
상기 제1 서브 배선들(L1a)은 게이트 절연막(GI) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일 층 상에 제공될 수 있다. 상기 제1 서브 배선들(L1a)은 상기 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일 재료로 동일 공정에서 형성될 수 있다.
상기 제2 서브 배선들(L1b)은 층간 절연막(IL) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 커패시터 상부 전극(UE)과 동일 층 상에 제공될 수 있다. 상기 제2 서브 배선들(L1b)은 상기 커패시터 상부 전극(UE)과 동일 재료로 동일 공정에서 형성될 수 있다.
상기 제2 배선들(L2)은 제1 배선들(L1) 중 제1 서브 배선들(L1a)에 대응하는 제3 서브 배선들(L2a)과, 제1 배선들(L1) 중 제2 서브 배선들(L1b)에 대응하는 제4 서브 배선들(L2b)을 포함한다. 제3 서브 배선들(L2a)과 제4 서브 배선들(L2b)은 각각 제2 방향(DR2)과 반대되는 방향의 단부에 제3 서브 패드들(P2a)과 제4 서브 패드들(P2b)을 가질 수 있다.
상기 제3 서브 배선들(L2a) 및 상기 제4 서브 배선들(L2b)은 동일 층 상에 제공될 수 있다. 상기 제3 서브 배선들(L2a) 및 상기 제4 서브 배선들(L2b)은 제1 절연막(INS1)과 제2 절연막(INS2) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 소스 전극(SE) 및 드레인 전극(DE)과 동일 층 상에 제공될 수 있다. 상기 제3 서브 배선들(L2a)은 상기 소스 전극(SE) 및 드레인 전극(DE)과 동일 재료로 동일 공정에서 형성될 수 있다.
상기 제2 배선들(L2)은 상기 제1 배선들(L1)과 일대일로 대응될 수 있으며, 상기 제1 배선들(L1)의 제1 패드들(P1)과 상기 제2 배선들(L2)의 제2 패드(P2)는 서로 중첩한다.
상기 제1 서브 패드들(P1a)이 형성된 영역에는, 층간 절연막(IL)과 제1 절연막(INS1)을 관통하는 제1 컨택홀(CH1)이 제공된다. 상기 제1 컨택홀(CH1)은 적어도 1개 이상으로 제공될 수 있다. 본 발명의 일 실시예에서는 상기 제1 컨택홀(CH1)이 3개인 것이 일 예로서 도시되었다.
제2 서브 패드들(P1b)이 형성된 영역에는, 제1 절연막(INS1)을 관통하는 제2 컨택홀(CH2)이 제공된다. 상기 제2 컨택홀(CH2)은 적어도 1개 이상으로 제공될 수 있다. 본 발명의 일 실시예에서는 상기 제2 컨택홀(CH2)이 3개인 것이 일 예로서 도시되었다.
상기 제2 절연막(INS2)에는 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)에 대응하는 위치에 제1 홀(H1)들이 제공된다.
이에 따라, 상기 제2 패드들(P2)의 일부(예를 들어 제3 서브 패드들(P2a))는 상기 제1 컨택홀(CH1)들 및 제1 홀(H1)들에 의해 노출된 상기 제1 서브 패드들(P1a)과 접촉할 수 있으며, 상기 제2 패드들(P2)의 나머지 일부(예를 들어 제4 서브 패드들(P2b))는 상기 제2 컨택홀(CH2)들 및 제1 홀(H1)들에 의해 노출된 상기 제2 서브 패드들(P1b)과 접촉할 수 있다. 그 결과, 상기 제1 서브 패드들(P1a)과 상기 제3 서브 패드들(P2a) 및 상기 제2 서브 패드들(P1b)과 상기 제4 서브 패드들(P2b)이 서로 전기적으로 연결된다.
여기서, 평면 상에서 볼 때 상기 제2 절연막(INS2)의 가장자리는 표시 영역(DA)과 상기 제1 배선들(L1)과 제2 배선들(L2)의 중첩 부분 사이에 제공된다. 상기 제1 서브 패드들(P1a)과 제2 패드들(P2)의 중첩 부분과, 제2 서브 패드들(P1b)과 제2 패드들(P2)과의 중첩 부분은 상기 제2 절연막(INS2)의 가장자리로부터 이격되어 있다.
상기 제1 서브 배선들(L1a)과 상기 제2 서브 배선들(L1b)이 상기한 구조를 가짐으로써 서로 인접한 제1 배선들(L1) 사이에 넓은 간격이 확보될 수 있다. 제1 배선들(L1)이 하나의 층 상에 형성되는 경우에는 서로 인접한 제1 배선들(L1) 사이의 간격이 좁으나, 제1 배선들(L1)을 서로 다른 두 개의 층에 교번하여 배치되면, 하나의 층 내에서 서로 인접한 제1 배선들(L1) 사이의 간격이 넓어진다. 이로써 제1 배선들(L1)의 설계 자유도가 증가된다.
참고로, 도 6을 살펴보면, 하나의 제1 서브 배선(L1a)을 기준으로 볼 때, 동일층 상에서 가장 인접한 다른 배선은, 제2 서브 배선(L1b)이 아니라, 인접한 제1 서브 배선(L1a)이다. 제2 서브 배선(L1b)은 제1 서브 배선(L1a)과 서로 다른 층에 있기 때문이다. 여기서, 하나의 제1 서브 배선(L1a)을 기준으로 동일층 상에서 가장 인접한 다른 배선까지의 거리 중 제1 서브 패드(P1a)가 제공되지 않은 영역에서의 거리를 제3 거리(D3)라고 하고, 제1 서브 패드(P1a)가 제공된 영역에서의 거리를 제4 거리(D4)라고 하면, 제4 거리(D4)가 제3 거리(D3)보다 작다. 또한, 평면 상에서 볼 때 서로 인접해 보이는 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)이 서로 다른 층에 제공됨으로써, 실제로 인접한 배선들 사이의 간격이 증가한다. 상기한 바와 같이 본 발명의 일 실시예에 있어서는, 서로 인접한 배선들 사이의 간격이 증가함으로써 더 좁은 면적에 더 많은 배선을 배치시킬 수 있으며, 이에 따라 설계의 자유도가 증가한다.
본 발명의 일 실시예에 따르면, 상기 제1 배선들(L1)과 상기 제2 배선들(L2)의 중첩 부분에 있어서, 서로 인접한 배선들 사이의 쇼트를 감소시키기 위해 제2 배선들(L2) 또한 다른 형태로 배치시킬 수 있는 바, 이에 대해서 설명한다.
도 8은 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 A1에 대응하는 부분을 도시한 평면도이다. 도 9a는 도 8의 II-II'선에 따른 단면도, 도 9b는 도 8의 III-III'선에 따른 단면도, 및 도 9c는 도 8의 IV-IV'선에 따른 단면도이다.
도 8, 도 9a 내지 도 9c를 참조하면, 상기 제1 배선들(L1)은 대체적으로 제2 방향(DR2)으로 연장되며 서로 이격될 수 있다. 각 제1 배선(L1)은 제2 방향(DR2) 단부에 제1 패드(P1)를 갖는다. 상기 제1 패드들(P1)은 제1 패드들(P1)이 아닌 부분에서 더 넓은 폭을 가질 수 있다.
상기 제1 배선들(L1)은 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)을 포함한다. 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)은 각각 복수 개로 제공되며 제1 방향(DR1)을 따라 서로 교번하여 배치될 수 있다. 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)은 각각 그 단부에 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)을 갖는다.
상기 제1 서브 배선들(L1a)은 게이트 절연막(GI) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일 층 상에 제공될 수 있다. 상기 제1 서브 배선들(L1a)은 상기 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일 재료로 동일 공정에서 형성될 수 있다.
상기 제2 배선들(L2)은 제1 배선들(L1) 중 제1 서브 배선들(L1a)에 대응하는 제3 서브 배선들(L2a)과, 제1 배선들(L1) 중 제2 서브 배선들(L1b)에 대응하는 제4 서브 배선들(L2b)을 포함한다. 제3 서브 배선들(L2a)과 제4 서브 배선들(L2b)은 각각 복수 개로 제공되며 제1 방향(DR1)을 따라 서로 교번하여 배치될 수 있다.
상기 제3 서브 배선들(L2a) 및 상기 제4 서브 배선들(L2b)은 서로 다른 층 상에 제공될 수 있다.
상기 제3 서브 배선들(L2a)은 제1 절연막(INS1)과 제2 절연막(INS2) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 소스 전극(SE) 및 드레인 전극(DE)과 동일 층 상에 제공될 수 있다. 상기 제3 서브 배선들(L2a)은 상기 소스 전극(SE) 및 드레인 전극(DE)과 동일 재료로 동일 공정에서 형성될 수 있다.
상기 제4 서브 배선들(L2b)은 제3 절연막(INS3) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 연결 패턴(CNP)과 동일 층 상에 제공될 수 있다. 상기 제4 서브 배선들(L2b)은 상기 연결 패턴(CNP)과 동일 재료로 동일 공정에서 형성될 수 있다.
상기 제3 서브 배선들(L2a)과 상기 제4 서브 배선들(L2b)은 서로 다른 층에 형성되되, 평면 상에서 순차적으로 교번하여 배열된다. 이에 따라, 서로 인접한 제2 배선들(L2) 사이에 넓은 간격이 확보될 수 있다. 제2 배선들(L2)이 하나의 층 상에 형성되는 경우에는 서로 인접한 제2 배선들(L2) 사이의 간격이 좁으나, 제2 배선들(L2)을 서로 다른 두 개의 층에 교번하여 배치되면, 하나의 층 내에서 서로 인접한 제2 배선들(L2) 사이의 간격이 넓어진다. 이로써 제2 배선들(L2)의 설계 자유도가 증가된다.
상기 제1 서브 패드들(P1a)이 형성된 영역에는, 층간 절연막(IL)과 제1 절연막(INS1)을 관통하는 제1 컨택홀(CH1)이 제공된다. 상기 제2 서브 배선들(L1b)이 형성된 영역에는, 제1 절연막(INS1)을 관통하는 제2 컨택홀(CH2)이 제공된다.
상기 제2 절연막(INS2)에는 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)에 대응하는 위치에 제1 홀(H1)들이 제공된다. 상기 제1 홀(H1)은 제1 서브 패드들(P1a)과, 제2 서브 패드들(P1b)의 상면을 노출한다.
상기 제3 서브 패드들(P2a)은 상기 제1 컨택홀(CH1)들 및 제1 홀(H1)들에 의해 노출된 상기 제1 서브 패드들(P1a)과 접촉할 수 있다.
상기 제2 서브 패드들(P1b)이 형성된 영역에 있어서, 제2 서브 패드들(P1b)과 제4 서브 패드들(P2b)과 연결을 위한 브릿지 패턴들(BR)이 제공될 수 있다. 상기 브릿지 패턴들(BR)은 상기 제2 서브 패드들(P1b) 및 제4 서브 패드들(P2b)과 적어도 일부가 중첩하라 수 있다. 상기 브릿지 패턴들(BR)은 상기 제2 컨택홀(CH2) 들 및 제1 홀(H1)들에 의해 노출된 상기 제2 서브 패드들(P1b)과 접촉할 수 있다.
상기 제2 서브 패드들(P1b)이 형성된 영역에 있어서, 상기 패시베이션막(PSV)과 상기 제3 절연막(INS3)에는 상기 패시베이션막(PSV)과 상기 제3 절연막(INS3)을 관통하는 제3 컨택홀(CH3)이 제공된다. 상기 제3 컨택홀(CH3)은 적어도 1개 이상으로 제공될 수 있다. 본 발명의 일 실시예에서는 상기 제3 컨택홀(CH3)이 3개인 것이 일 예로서 도시되었다.
이에 따라, 상기 제4 서브 패드들(P2b)은 상기 제3 컨택홀(CH3)을 통해 상기 브릿지 패턴(BR)에 접촉되고, 상기 브릿지 패턴(BR)은 제2 컨택홀(CH2)을 통해 상기 제2 서브 패드들(P1b)에 접촉한다. 그 결과, 상기 제2 서브 패드들(P1b)은 상기 제4 서브 패드들(P2b)과 서로 전기적으로 연결된다.
본 실시예에 있어서, 평면 상에서 볼 때 상기 제2 절연막(INS2)의 가장자리는 표시 영역(DA)과 상기 제1 배선들(L1)과 제2 배선들(L2)의 중첩 부분 사이에 제공되며, 이러한 구조를 갖는 배선부(LP)는 배선부(LP) 형성시 발생될 수 있는 잔사에 의한 배선부(LP)의 쇼트가 방지된다.
이에 더해, 도 8을 살펴보면, 하나의 제4 서브 배선(L2b)을 기준으로 볼 때, 동일층 상에서 가장 인접한 다른 배선은, 제3 서브 배선(L2a)이 아니라, 인접한 제4 서브 배선(L2b)이다. 제3 서브 배선(L2a)은 제4 서브 배선(L2b)과 서로 다른 층에 있기 때문이다. 여기서, 하나의 제4 서브 배선(L2b)을 기준으로 동일층 상에서 가장 인접한 다른 배선까지의 거리 중 제4 서브 패드(P2b)가 제공되지 않은 영역에서의 거리를 제5 거리(D5)라고 하고, 제4 서브 패드(P2b)가 제공된 영역에서의 거리를 제6 거리(D6)라고 하면, 제6 거리(D6)가 제5 거리(D5)보다 작다. 또한, 평면 상에서 볼 때 서로 인접해 보이는 제3 서브 배선들(L2a)과 제4 서브 배선들(L2b)이 서로 다른 층에 제공됨으로써, 실제로 인접한 배선들 사이의 간격이 증가한다. 상기한 바와 같이 본 발명의 일 실시예에 있어서는, 서로 인접한 배선들 사이의 간격이 증가함으로써 더 좁은 면적에 더 많은 배선을 형성할 수 있는 것과 동시에 결과적으로 쇼트 결함도 감소한다.
상술한 바와 같이, 상기 배선부(LP)에 있어서, 제1 배선들(L1)과 제2 배선들(L2)은 필요에 따라 다양한 층에 제공될 수 있으며, 본 발명의 개념에서 벗어나지 않는 한도에서 서로 조합될 수 있음은 물론이다. 각 배선들에 있어서, 서로 다른 층에 형성된 배선들은 컨택홀들을 통해 서로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 제2 절연막(INS2)은 다양한 형태로 제공될 수 있으며, 특히 배선들의 일부를 노출하는 홀들의 형상이 달리 설정될 수 있다.
도 10은 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 I-I'선에 따른 단면도이다. 도 11은 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 A1에 대응하는 부분을 도시한 평면도이다. 도 12a는 도 11의 II-II'선에 따른 단면도, 도 12b는 도 11의 III-III'선에 따른 단면도, 및 도 12c는 도 1의 IV-IV'선에 따른 단면도이다.
도 10, 도 11, 및 도 12a 내지 도 12c를 참조하면, 제2 절연막(INS2)의 가장자리는 평면상에서 볼 때, 표시 영역(DA)과 상기 제1 배선들(L1)과 제2 배선들(L2)의 중첩 부분 사이에 제공된다. 즉, 표시 영역(DA)으로부터 제2 방향(DR2)을 따라 제2 절연막(INS2)의 가장자리, 제1 서브 패드들(P1a)과 제2 패드들(P2), 제2 서브 패드들(P1b)과 제2 패드들(P2)이 순차적으로 배열된다.
상기 제2 절연막(INS2)에는 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)에 대응하는 위치에 제2 홀(H2)들이 제공된다. 상기 제2 홀(H2)들 각각은 상기 제1 서브 패드들(P1a)과 상기 제2 서브 패드들(P1b) 각각의 면적보다 더 좁은 면적을 가질 수 있다. 상세하게는, 상기 제2 홀(H2)들은 상기 제2 컨택홀(CH2)들이 제공된 위치에 대응하여 제공될 수 있으며, 이 경우, 평면 상에서 볼 때 상기 제2 홀(H2)들은 상기 제2 컨택홀(CH2)들과 중첩할 수 있다. 도 10a 내지 도 10c에서는 상기 제2 홀(H2)들의 면적이 상기 제2 컨택홀(CH2)들보다 약간 크게 도시되었으나, 이에 한정되는 것은 아니며, 상기 제2 홀(H2)들의 면적 각각은 이에 대응하는 제2 컨택홀(CH2)들의 면적 각각과 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 배선들(L1)과 상기 제2 배선들(L2)의 중첩 부분에 있어서, 서로 인접한 배선들 사이의 쇼트를 감소시키기 위해 제2 절연막(INS2)을 다른 형태로 배치시킬 수 있는 바, 이에 대해서 설명한다.
도 13는 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 I-I'선에 따른 단면도이다. 도 14은 본 발명의 다른 일 실시예에 따른 표시 장치에 있어서, 도 1의 A1에 대응하는 부분을 도시한 평면도이다. 도 15a는 도 14의 II-II'선에 따른 단면도, 도 15b는 도 14의 III-III'선에 따른 단면도, 및 도 15c는 도 14의 IV-IV'선에 따른 단면도이다.
도 13, 도 14, 및 도 15a 내지 도 15c를 참조하면, 배선부(LP)는 제1 배선들(L1)과 제2 배선들(L2)을 포함한다. 상기 제1 배선들(L1)과 상기 제2 배선들(L2)은 일대일 대응하며 서로 연결된다.
상기 제1 배선들(L1)은 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)을 포함한다. 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)은 각각 복수 개로 제공되며 제1 방향(DR1)을 따라 서로 교번하여 배치될 수 있다. 제1 서브 배선들(L1a)과 제2 서브 배선들(L1b)은 각각 그 단부에 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)을 갖는다. 상기 제1 서브 패드들(P1a)과 제2 서브 패드들(P1b)은 제2 방향(DR2)을 따라 표시 영역(DA)으로부터 서로 다른 거리를 갖도록 형성된다.
상기 제1 서브 배선들(L1a)은 게이트 절연막(GI) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일 층 상에 제공될 수 있다. 상기 제1 서브 배선들(L1a)은 상기 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일 재료로 동일 공정에서 형성될 수 있다.
상기 제2 서브 배선들(L1b)은 층간 절연막(IL) 상에 제공될 수 있으며, 상기 표시 영역(DA)의 커패시터 상부 전극(UE)과 동일 층 상에 제공될 수 있다. 상기 제2 서브 배선들(L1b)은 상기 커패시터 상부 전극(UE)과 동일 재료로 동일 공정에서 형성될 수 있다.
상기 제2 배선들(L2)은 제1 절연막(INS1)과 제2 절연막(INS2) 상에 제공된다.
상기 제2 배선들(L2)은 상기 제1 배선들(L1)과 일대일로 대응하며, 각각 대응된 제1 배선들(L1)이 연장된 방향을 따라 연장된다. 평면 상에서 볼 때, 상기 제1 배선들(L1)의 단부와 상기 제2 배선들(L2)의 단부는 서로 중첩한다. 특히, 상기 제1 배선들(L1)의 제1 패드들(P1)과 상기 제2 배선들(L2)의 제2 패드(P2)는 서로 중첩한다.
상기 제1 서브 배선들(L1a) 중 상기 제1 서브 패드들(P1a)에 대응하는 부분에는, 층간 절연막(IL)과 제1 절연막(INS1)을 관통하는 제1 컨택홀(CH1)이 제공된다. 상기 제2 서브 배선들(L1b) 중 제2 서브 패드들(P1b)에에 대응하는 부분에는, 제1 절연막(INS1)을 관통하는 제2 컨택홀(CH2)이 제공된다.
상기 제2 배선들(L2) 중 제3 서브 배선들(L2a)은 상기 제1 서브 배선들(L1a)에 대응하며, 층간 절연막(IL)과 제1 절연막(INS1)을 관통하는 제1 컨택홀(CH1)을 통해 각 제1 서브 배선(L1a)에 연결될 수 있다. 상기 제2 배선들(L2) 중 제4 서브 배선들(L2b)은 상기 제2 서브 배선들(L1b)에 대응하며, 제1 절연막(INS1)을 관통하는 제2 컨택홀(CH2)을 통해 각 제2 서브 배선(L1b)에 연결될 수 있다. 그 결과, 상기 제1 서브 패드들(P1a)과 상기 제3 서브 패드들(P2a) 및 상기 제2 서브 패드들(P1b)과 상기 제4 서브 패드들(P2b)이 서로 전기적으로 연결된다.
여기서, 평면 상에서 볼 때 상기 제2 절연막(INS2)의 가장자리는 상기 제1 배선들(L1)과 제2 배선들(L2)의 중첩 부분을 사이에 두고 상기 표시 영역(DA)과 이격된다. 즉, 제2 방향(DR2)을 따라 상기 표시 영역(DA), 상기 제1 배선들(L1)과 상기 제2 배선들(L2)의 중첩 영역, 및 상기 제2 절연막(INS2)의 가장자리 순으로 배치된다. 상세하게는 상기 표시 영역(DA)으로부터 제2 방향(DR2)을 따라 제1 서브 패드들(P1a) 및 제3 서브 패드들(P2a), 제2 서브 패드들(P1b) 및 제4 서브 패드들(P2b)과, 상기 제2 절연막(INS2)의 가장자리가 순차적으로 배열될 수 있다. 상기 제2 절연막(INS2)의 가장자리는 상기 제1 배선들(L1)과 상기 제2 배선들(L2)의 중첩 영역과 소정 거리를 가지고 이격된다. 본 발명의 일 실시예에 있어서, 상기 제2 절연막(INS2)의 가장자리는 제2 서브 패드들(P1b) 및 제4 서브 패드들(P2b) 의 단부와 최소 1마이크로미터 이상 이격될 수 있다.
여기서, 상기 제2 절연막(INS2)은 상기 제1 배선들(L1)과 상기 제2 배선들(L2)의 중첩 영역으로부터 이격되므로, 상술한 실시예와 달리 제1 서브 패드들(P1a)과 제2 패드들(P2), 제2 서브 패드들(P1b)과 제2 패드들(P2)이 형성된 위치에 제1 서브 패드들(P1a)과 제2 패드들(P2), 제2 서브 패드들(P1b)과 제2 패드들(P2)을 노출할 홀이 형성되지 않는다.
상기한 구조를 갖는 본 발명의 일 실시예에서는 제2 절연막(INS2)의 가장 자리가 배선들 사이의 사이가 상대적으로 좁은 상기 제1 배선들(L1)과 상기 제2 배선들(L2)의 중첩 부분과 이격되므로, 금속 잔사가 남더라도 배선들 사이의 쇼트가 감소되거나 방지된다.
상술한 실시예들에 있어서, 각 실시예는 본 발명의 개념에 반하지 않은 이상 서로 조합될 수 있다. 예를 들어, 본 발명의 일 실시예에 따르면, 도 8 및 도 9a 내지 9c에 도시된 실시예의 일부와 도 13, 도 14, 및 도 15a 내지 도 15c에 도시된 실시예의 일부는 서로 조합될 수 있음은 물론이다. 상세하게는, 도 8 및 도 9a 내지 9c에 도시된 실시예에서와 같이, 제2 절연막(INS2)의 가장자리는 상기 제1 배선들(L1)과 제2 배선들(L2)의 중첩 부분을 사이에 두고 상기 표시 영역(DA)과 이격될 수 있다. 즉, 제2 방향(DR2)을 따라 상기 표시 영역(DA), 상기 제1 배선들(L1)과 상기 제2 배선들(L2)의 중첩 영역, 및 상기 제2 절연막(INS2)의 가장자리 순으로 배치된다. 이와 동시에 상기 제2 배선들(L2)은 제1 배선들(L1) 중 제1 서브 배선들(L1a)에 대응하는 제3 서브 배선들(L2a)과, 제1 배선들(L1) 중 제2 서브 배선들(L1b)에 대응하는 제4 서브 배선들(L2b)을 포함할 수 있으며, 제3 서브 배선들(L2a)과 제4 서브 배선들(L2b)은 각각 복수 개로 제공되어 제1 방향(DR1)을 따라 서로 교번하여 배치될 수 있다. 상기 제3 서브 배선들(L2a)과 상기 제4 서브 배선들(L2b)은 서로 다른 층에 형성되되, 평면 상에서 순차적으로 교번하여 배열될 수 있다. 이에 따라, 서로 인접한 제2 배선들(L2) 사이에 넓은 간격이 확보되며, 상기 제2 절연막(INS2)의 가장자리가 제3 서브 패드들(P2a)과 제4 서브 패드들(P2b) 이외의 영역에 형성됨으로써 잔사의 발생시에도 쇼트의 위험이 대폭 감소한다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 상기 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
BA: 벤딩 영역 DA: 표시 영역
GI : 게이트 절연막 IL: 층간 절연막
INS1, INS2, INS3, INS4: 제1 내지 제4 절연막
L1, L2: 제1 및 제2 배선 NDA: 비표시 영역
OPN1, OPN2: 제1 및 제2 개구부 SUB: 기판

Claims (34)

  1. 영상이 표시되는 표시 영역과 상기 표시 영역의 적어도 일측에 제공되는 비표시 영역을 포함하는 기판;
    상기 표시 영역에 제공된 복수의 화소들;
    상기 비표시 영역의 제1 영역에서 개구를 갖는 제1 절연막;
    상기 제1 영역에 제공된 제2 절연막;
    상기 표시 영역에 제공된 복수의 화소들;
    상기 기판 상에 제공되며 상기 화소들에 연결된 제1 배선들; 및
    상기 제1 및 제2 절연막 상에 제공되며, 상기 제1 배선들에 연결된 제2 배선들을 포함하며,
    상기 제1 배선들과 상기 제2 배선들의 중첩되는 부분은 평면 상에서 볼 때 상기 제2 절연막의 가장자리로부터 이격된 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 배선들은 각 제1 배선의 단부에 제공된 제1 패드들을 포함하며,
    상기 제2 배선들은 각 제2 배선의 단부에 제공된 제2 패드들을 포함하며,
    평면 상에서 볼 때 상기 제1 패드들과 상기 제2 패드들은 서로 중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 절연막은 상기 제1 패드들과 상기 제2 패드들이 중첩하는 영역에서 적어도 1개의 컨택홀을 가지며, 상기 제1 패드들과 상기 제2 패드들은 상기 컨택홀을 통해 서로 연결되는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 절연막 상에 제공되며 상기 제1 영역에서 개구를 갖는 층간 절연막을 더 포함하며, 상기 제1 배선들은 상기 제1 절연막 상에 제공된 제1 서브 배선들과 상기 층간 절연막 상에 제공된 제2 서브 배선들을 포함하는 표시 장치.
  5. 제4 항에 있어서,
    평면 상에서 볼 때 상기 제1 서브 배선들과 상기 제2 서브 배선들은 서로 교번하여 배열된 표시 장치.
  6. 제4 항에 있어서,
    상기 제2 배선들은 상기 제1 절연막 상에 제공된 제3 서브 배선들과 상기 제3 절연막 상에 제공된 제4 서브 배선들을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    평면 상에서 볼 때 상기 제3 서브 배선들과 상기 제4 서브 배선들은 서로 교번하여 배열되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 서브 배선들은 상기 제3 서브 배선들과 연결되고, 상기 제2 서브 배선들은 상기 제4 서브 배선들과 연결되는 표시 장치.
  9. 제2 항에 있어서,
    상기 제2 절연막은 상기 제1 영역과 상기 제1 영역과 인접한 상기 제2 영역의 일부를 커버하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 영역은 상기 표시 영역으로부터 이격된 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 절연막의 가장자리는 상기 표시 영역과 상기 제1 영역 사이에 제공되는 표시 장치.
  12. 제2 항에 있어서,
    상기 제2 절연막은 평면 상에서 볼 때 상기 제1 및 제2 패드들에 대응하는 위치에서 상기 제1 절연막의 상면을 노출하는 홀을 갖는 표시 장치.
  13. 제12 항에 있어서,
    상기 홀은 상기 제1 및 제2 패드들보다 넓은 면적을 갖는 표시 장치.
  14. 제12 항에 있어서,
    상기 홀은 상기 제1 및 제2 패드들보다 좁은 면적을 갖는 표시 장치.
  15. 제14 항에 있어서,
    상기 홀은 평면 상에서 볼 때 상기 제1 절연막의 컨택홀에 대응하는 위치에 제공된 표시 장치.
  16. 제2 항에 있어서,
    상기 제1 및 제2 배선들에 있어서, 상기 제1 및 제2 패드들의 폭이 나머지 부분의 제1 및 제2 배선들의 폭보다 큰 표시 장치.
  17. 제2 항에 있어서,
    상기 제1 및 제2 배선들에 있어서, 상기 제1 및 제2 패드들의 폭과 나머지 부분의 제1 및 제2 배선들의 폭이 같은 표시 장치.
  18. 제2 항에 있어서,
    상기 제2 절연막의 가장자리는 평면 상에서 볼 때, 상기 표시 영역으로부터 상기 제1 및 제2 패드들보다 더 먼 거리에 배치되는 표시 장치.
  19. 제2 항에 있어서,
    상기 제2 배선들은 상기 제1 절연막 상에 제공된 제3 서브 배선들과 상기 제3 절연막 상에 제공된 제4 서브 배선들을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    평면 상에서 볼 때 상기 제3 서브 배선들과 상기 제4 서브 배선들은 서로 교번하여 배열되는 표시 장치.
  21. 제1 항에 있어서,
    상기 제1 절연막 및 상기 제2 절연막 상에 제공된 제3 절연막을 더 포함하는 표시 장치.
  22. 제21 항에 있어서,
    상기 제3 절연막은 상기 표시 영역의 가장자리를 따라 그 일부가 제거된 개구부를 갖는 표시 장치.
  23. 제22 항에 있어서,
    상기 개구부는 상기 표시 영역과 상기 제1 배선들과 상기 제2 배선들의 중첩되는 부분 사이에 제공되는 표시 장치.
  24. 제22 항에 있어서,
    상기 제3 절연막 상에 제공된 봉지막을 더 포함하며,
    상기 봉지막은 상기 제3 절연막의 상면 및 상기 개구부가 제공된 부분에 의해 노출된 제3 절연막의 측면을 덮는 표시 장치.
  25. 제24 항에 있어서,
    상기 제3 절연막은 유기 재료를 포함하는 표시 장치.
  26. 제25 항에 있어서,
    상기 봉지막의 적어도 일부는 무기 재료를 포함하는 표시 장치.
  27. 제21 항에 있어서,
    각 화소는
    상기 기판 상에 제공된 액티브층;
    상기 제1 절연막 상에 제공된 게이트 전극;
    상기 제2 절연막 상에 제공된 소스 전극 및 드레인 전극;
    상기 제3 절연막 상에 제공되며 상기 드레인 전극에 연결된 제1 전극;
    상기 제1 전극 상에 제공된 유기층; 및
    상기 유기 박막층 상에 제공된 제2 전극을 포함하는 표시 장치.
  28. 제27 항에 있어서,
    상기 제1 배선들의 적어도 일부는 상기 게이트 전극과 동일층 상에 제공되며 동일 재료를 포함하는 표시 장치.
  29. 제27 항에 있어서,
    상기 제2 배선들의 적어도 일부는 상기 소스 전극 및 상기 드레인 전극과 동일 층 상에 제공되며 동일 재료를 포함하는 표시 장치.
  30. 제1 항에 있어서,
    상기 제1 절연막은 무기 재료를 포함하는 표시 장치.
  31. 제1 항에 있어서,
    상기 제2 절연막은 유기 재료를 포함하는 표시 장치.
  32. 제1 항에 있어서,
    상기 제1 영역은 제1 방향으로 연장되며, 상기 기판은 상기 제1 방향으로 연장된 접이선을 따라 벤딩된 표시 장치.
  33. 제32 항에 있어서,
    상기 제1 영역을 제외한 영역은 편평한 표시 장치.
  34. 제1 항에 있어서,
    상기 표시 영역과 상기 상기 제1 배선들과 상기 제2 배선들의 중첩되는 부분 사이에 플로팅된 전도층을 더 포함하는 표시 장치.

KR1020160049637A 2016-04-22 2016-04-22 표시 장치 KR102587229B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020160049637A KR102587229B1 (ko) 2016-04-22 2016-04-22 표시 장치
US15/293,779 US10192896B2 (en) 2016-04-22 2016-10-14 Display device with overlapping pads spaced apart from an insulating layer
EP17154020.6A EP3236309B1 (en) 2016-04-22 2017-01-31 Display device
EP20181796.2A EP3734357A1 (en) 2016-04-22 2017-01-31 Display device
CN201710102617.8A CN107305305B (zh) 2016-04-22 2017-02-24 显示装置
US16/245,670 US10886306B2 (en) 2016-04-22 2019-01-11 Display device with overlapping lines spaced apart from an insulating layer
US17/140,521 US11749690B2 (en) 2016-04-22 2021-01-04 Display device with a bending area
KR1020230132100A KR102650168B1 (ko) 2016-04-22 2023-10-04 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160049637A KR102587229B1 (ko) 2016-04-22 2016-04-22 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230132100A Division KR102650168B1 (ko) 2016-04-22 2023-10-04 표시 장치

Publications (2)

Publication Number Publication Date
KR20170121392A true KR20170121392A (ko) 2017-11-02
KR102587229B1 KR102587229B1 (ko) 2023-10-12

Family

ID=57995029

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160049637A KR102587229B1 (ko) 2016-04-22 2016-04-22 표시 장치
KR1020230132100A KR102650168B1 (ko) 2016-04-22 2023-10-04 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230132100A KR102650168B1 (ko) 2016-04-22 2023-10-04 표시 장치

Country Status (4)

Country Link
US (3) US10192896B2 (ko)
EP (2) EP3236309B1 (ko)
KR (2) KR102587229B1 (ko)
CN (1) CN107305305B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190063502A (ko) * 2017-11-29 2019-06-10 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20190079227A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 표시 장치
KR20190083390A (ko) * 2018-01-03 2019-07-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20190096553A (ko) * 2018-02-09 2019-08-20 삼성전자주식회사 복수개의 배선층을 벤딩 영역에 포함하는 디스플레이
US10734459B2 (en) 2018-03-08 2020-08-04 Samsung Display Co., Ltd. Display device
KR20210083226A (ko) * 2020-06-18 2021-07-06 엘지디스플레이 주식회사 표시 장치
KR20220026570A (ko) * 2020-10-27 2022-03-04 엘지디스플레이 주식회사 표시 장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911762B2 (en) * 2015-12-03 2018-03-06 Innolux Corporation Display device
JP6756508B2 (ja) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR20180024081A (ko) * 2016-08-25 2018-03-08 엘지디스플레이 주식회사 표시패널 및 표시장치
CN106972030B (zh) * 2017-03-30 2019-09-03 京东方科技集团股份有限公司 一种柔性显示面板、显示装置及柔性显示面板的制作方法
KR102386906B1 (ko) * 2017-05-11 2022-04-18 삼성디스플레이 주식회사 표시 장치
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP6843710B2 (ja) * 2017-07-12 2021-03-17 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
KR102393377B1 (ko) 2017-08-07 2022-05-03 삼성디스플레이 주식회사 디스플레이 장치
KR102341412B1 (ko) 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
WO2019064429A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 表示装置
KR102414940B1 (ko) 2017-10-31 2022-06-29 엘지디스플레이 주식회사 표시 장치 및 그의 제조방법
CN109755256B (zh) * 2017-11-01 2022-01-11 京东方科技集团股份有限公司 柔性显示面板及制备方法、柔性显示装置
KR102476102B1 (ko) * 2017-11-17 2022-12-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조방법
KR102018754B1 (ko) * 2017-11-29 2019-09-05 엘지디스플레이 주식회사 플렉서블 표시 장치
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102436813B1 (ko) 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
KR102535784B1 (ko) * 2018-02-02 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
WO2019167239A1 (ja) * 2018-03-01 2019-09-06 シャープ株式会社 表示装置及び表示装置の製造方法
KR20190117133A (ko) * 2018-04-06 2019-10-16 삼성전자주식회사 벤딩 가능한 디스플레이를 포함하는 전자 장치
US20190326329A1 (en) * 2018-04-19 2019-10-24 Innolux Corporation Electronic device
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102661283B1 (ko) * 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20200062445A (ko) 2018-11-26 2020-06-04 삼성디스플레이 주식회사 표시 장치
KR20200088930A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
CN110164933B (zh) * 2019-05-24 2021-05-18 苏州清越光电科技股份有限公司 显示面板及显示装置
CN110136651B (zh) * 2019-06-12 2021-09-17 京东方科技集团股份有限公司 一种阵列基板、oled显示面板和显示装置
CN110335875A (zh) * 2019-07-02 2019-10-15 武汉华星光电技术有限公司 显示面板及其制作方法
KR20210037801A (ko) 2019-09-27 2021-04-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20210044356A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
KR20210060715A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210080687A (ko) * 2019-12-20 2021-07-01 삼성디스플레이 주식회사 디스플레이 장치
US11930671B2 (en) 2019-12-20 2024-03-12 Chengdu Boe Optoelectronics Technology Co., Ltd. Flexible display panel and manufacturing method thereof, and flexible display apparatus
KR20210084766A (ko) * 2019-12-27 2021-07-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP4095920A4 (en) * 2020-01-22 2023-01-25 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE
KR20210142808A (ko) * 2020-05-18 2021-11-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN111725436A (zh) * 2020-06-09 2020-09-29 武汉华星光电半导体显示技术有限公司 基板及其制备方法、显示面板
KR20220049683A (ko) * 2020-10-14 2022-04-22 삼성디스플레이 주식회사 디스플레이 장치
KR20220099198A (ko) * 2021-01-05 2022-07-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI830563B (zh) * 2022-12-30 2024-01-21 友達光電股份有限公司 電子裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054937A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 액정표시장치
JP2011085957A (ja) * 2004-04-16 2011-04-28 Semiconductor Energy Lab Co Ltd 画像表示デバイス及び電子機器
KR20140020058A (ko) * 2012-08-07 2014-02-18 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
KR20140140150A (ko) * 2013-05-28 2014-12-09 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
EP2816604A2 (en) * 2013-06-17 2014-12-24 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR20160002018A (ko) * 2014-06-30 2016-01-07 엘지디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272848B2 (ja) * 1994-01-05 2002-04-08 株式会社日立製作所 液晶表示素子
US20050184392A1 (en) * 2004-02-23 2005-08-25 Kun-Hong Chen Method for fabricating interconnect and interconnect fabricated thereby
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP4816297B2 (ja) 2006-07-21 2011-11-16 三菱電機株式会社 実装端子基板及びこれを用いた表示装置
US20080204618A1 (en) * 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
KR20080003962U (ko) 2007-03-14 2008-09-19 이미지랩(주) 플렉서블 멀티 디스플레이 장치
KR100836472B1 (ko) 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
CN101295717B (zh) 2007-04-25 2010-07-14 北京京东方光电科技有限公司 薄膜晶体管面板及其制造方法
TW201022779A (en) 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
KR101648806B1 (ko) * 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011067964A1 (ja) 2009-12-01 2011-06-09 シャープ株式会社 アクティブマトリクス基板及び表示装置
KR101881020B1 (ko) 2010-12-02 2018-07-24 삼성디스플레이 주식회사 액정 표시 장치 및 그 형성 방법
TWI445170B (zh) 2010-12-03 2014-07-11 Au Optronics Corp 有機發光二極體畫素陣列
JP5720222B2 (ja) 2010-12-13 2015-05-20 ソニー株式会社 表示装置及び電子機器
KR101802523B1 (ko) * 2011-08-02 2017-11-28 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법
KR101885806B1 (ko) 2012-05-01 2018-08-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102025835B1 (ko) * 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102018284B1 (ko) 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102076666B1 (ko) 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
KR102047729B1 (ko) 2013-04-30 2019-11-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102081287B1 (ko) 2013-06-07 2020-02-26 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조방법
KR102085274B1 (ko) * 2013-06-21 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102086644B1 (ko) * 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
KR102241248B1 (ko) * 2014-09-23 2021-04-16 삼성디스플레이 주식회사 곡면형 표시 장치
US9349758B2 (en) 2014-09-30 2016-05-24 Lg Display Co., Ltd. Flexible display device with divided power lines and manufacturing method for the same
KR102199359B1 (ko) 2014-10-13 2021-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9535522B2 (en) 2014-12-22 2017-01-03 Lg Display Co., Ltd. Flexible organic light emitting diode display device
KR102239481B1 (ko) 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
KR102334553B1 (ko) 2015-08-13 2021-12-03 엘지디스플레이 주식회사 플렉서블 표시장치
US10516118B2 (en) 2015-09-30 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, method for manufacturing the same, and system including a plurality of display devices
US10444877B2 (en) 2015-12-27 2019-10-15 Lg Display Co., Ltd. Display device with touch sensor
KR102426742B1 (ko) 2015-12-31 2022-07-27 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
US10354578B2 (en) 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102457244B1 (ko) 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
JP6815159B2 (ja) 2016-10-14 2021-01-20 株式会社ジャパンディスプレイ 表示装置
KR102615687B1 (ko) 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치
KR102619425B1 (ko) 2016-11-21 2023-12-29 엘지디스플레이 주식회사 표시장치
KR20180061860A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
JP6912080B2 (ja) 2017-06-09 2021-07-28 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル
KR102341412B1 (ko) 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
CN107978622B (zh) 2017-11-22 2020-08-11 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054937A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 액정표시장치
JP2011085957A (ja) * 2004-04-16 2011-04-28 Semiconductor Energy Lab Co Ltd 画像表示デバイス及び電子機器
KR20140020058A (ko) * 2012-08-07 2014-02-18 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
KR20140140150A (ko) * 2013-05-28 2014-12-09 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
EP2814074A1 (en) * 2013-05-28 2014-12-17 LG Display Co., Ltd. Flexible display device and method for manufacturing the same
EP2816604A2 (en) * 2013-06-17 2014-12-24 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR20160002018A (ko) * 2014-06-30 2016-01-07 엘지디스플레이 주식회사 유기 발광 표시 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190063502A (ko) * 2017-11-29 2019-06-10 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US11824065B2 (en) 2017-11-29 2023-11-21 Samsung Display Co., Ltd. Display panel and method for manufacturing the same
KR20190079227A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 표시 장치
KR20190083390A (ko) * 2018-01-03 2019-07-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20190096553A (ko) * 2018-02-09 2019-08-20 삼성전자주식회사 복수개의 배선층을 벤딩 영역에 포함하는 디스플레이
US11600640B2 (en) 2018-02-09 2023-03-07 Samsung Electronics Co., Ltd. Display including plurality of wiring layers in bending region
US10734459B2 (en) 2018-03-08 2020-08-04 Samsung Display Co., Ltd. Display device
US11133362B2 (en) 2018-03-08 2021-09-28 Samsung Display Co., Ltd. Display device
KR20210083226A (ko) * 2020-06-18 2021-07-06 엘지디스플레이 주식회사 표시 장치
KR20220026570A (ko) * 2020-10-27 2022-03-04 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US10192896B2 (en) 2019-01-29
US20190148413A1 (en) 2019-05-16
EP3734357A1 (en) 2020-11-04
CN107305305A (zh) 2017-10-31
US20210126020A1 (en) 2021-04-29
KR102650168B1 (ko) 2024-03-25
KR102587229B1 (ko) 2023-10-12
US10886306B2 (en) 2021-01-05
KR20230147024A (ko) 2023-10-20
US20170309651A1 (en) 2017-10-26
US11749690B2 (en) 2023-09-05
CN107305305B (zh) 2022-02-08
EP3236309A1 (en) 2017-10-25
EP3236309B1 (en) 2020-06-24

Similar Documents

Publication Publication Date Title
KR102650168B1 (ko) 표시 장치
US11864407B2 (en) Display device with structure for preventing organic material overflow
EP3333896B1 (en) Display device
KR102597681B1 (ko) 표시 장치
EP3267489B1 (en) Display device having protective structure
US10809553B2 (en) Flexible substrate
KR20180051739A (ko) 표시 장치
CN107579094B (zh) 具有保护性结构的显示装置
KR20180082688A (ko) 표시 장치
KR102383745B1 (ko) 표시 장치
EP3680888A1 (en) Display device having light transmissive regions
WO2019150503A1 (ja) 表示装置
KR20200113065A (ko) 표시 장치
US11800763B2 (en) Display device
JP2019003026A (ja) 表示装置
KR102668184B1 (ko) 표시 장치
KR20240005259A (ko) 표시 장치 및 이의 제조 방법
KR20230161297A (ko) 표시 장치
KR20240036745A (ko) 표시 장치 및 이의 제조 방법
KR20240017198A (ko) 표시 장치 및 이의 제조 방법
CN116137791A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant