KR20210080687A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210080687A
KR20210080687A KR1020190171893A KR20190171893A KR20210080687A KR 20210080687 A KR20210080687 A KR 20210080687A KR 1020190171893 A KR1020190171893 A KR 1020190171893A KR 20190171893 A KR20190171893 A KR 20190171893A KR 20210080687 A KR20210080687 A KR 20210080687A
Authority
KR
South Korea
Prior art keywords
conductive line
driving circuit
disposed
line
conductive
Prior art date
Application number
KR1020190171893A
Other languages
English (en)
Inventor
박향아
김기범
송명훈
이종찬
장상희
정웅희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190171893A priority Critical patent/KR20210080687A/ko
Priority to US16/940,561 priority patent/US11594560B2/en
Priority to EP20202518.5A priority patent/EP3840047A1/en
Publication of KR20210080687A publication Critical patent/KR20210080687A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3262—
    • H01L51/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Abstract

본 발명은 신뢰성이 향상된 디스플레이 장치를 위하여, 표시영역 및 상기 표시영역 주변에 배치되는 비표시영역을 포함하는, 기판; 상기 비표시영역 상에 배치된, 구동회로; 제1 방향을 따라 연장되며, 상기 비표시영역 상에 배치된, 제1 도전라인; 상기 제1 방향을 따라 연장되고, 상기 제1 도전라인 상에 배치된, 제2 도전라인; 및 상기 제1 방향을 따라 연장되고, 상기 제2 도전라인 상에 배치된, 제3 도전라인;을 구비하되, 평면 시점에서 상기 제2 도전라인은 상기 제1 도전라인과 제1 폭 이상 중첩하거나 제1 거리 이상 이격하고, 상기 평면 시점에서 상기 제3 도전라인은 상기 제1 도전라인과 제2 폭 이상 중첩하거나 제2 거리 이상 이격하는, 디스플레이 장치가 제공된다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 제품의 신뢰성이 향상된 디스플레이 장치에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
유기발광 디스플레이 장치는 표시소자 및 표시소자에 인가되는 전기적 신호를 제어하기 위한 구동회로를 포함한다. 구동회로는 복수의 배선들을 통해 박막트랜지스터 및 스토리지 커패시터와 연결된다.
디스플레이 장치가 점점 고해상도화되고 있으며, 고해상도의 디스플레이 장치를 빠르게 구동하기 위한 연구가 활발히 진행되고 있다.
그러나 종래의 디스플레이 장치에서 도전라인들 간의 단차로 인해 절연층 상에 홈이 형성되고, 절연층 상에 형성된 홈에 금속막이 잔막 형태로 잔존함으로써, 쇼트(Short)가 발생하는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 절연층에 형성된 홈에 금속막이 잔막 형태로 잔존함으로써 발생하는 쇼트(Short)를 방지하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 상기 표시영역 주변에 배치되는 비표시영역을 포함하는, 기판; 상기 비표시영역 상에 배치된, 구동회로; 제1 방향을 따라 연장되며, 상기 비표시영역 상에 배치된, 제1 도전라인; 상기 제1 방향을 따라 연장되고, 상기 제1 도전라인 상에 배치된, 제2 도전라인; 및 상기 제1 방향을 따라 연장되고, 상기 제2 도전라인 상에 배치된, 제3 도전라인;을 구비하되, 평면 시점에서 상기 제2 도전라인은 상기 제1 도전라인과 제1 폭 이상 중첩하거나 제1 거리 이상 이격하고, 상기 평면 시점에서 상기 제3 도전라인은 상기 제1 도전라인과 제2 폭 이상 중첩하거나 제2 거리 이상 이격하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제1 방향을 따라 연장되고, 상기 제3 도전라인 상에 배치된, 제4 도전라인을 더 포함하고, 상기 제4 도전라인은 상기 제2 도전라인과 제3 폭 이상 중첩하거나 제3 거리 이상 이격할 수 있다.
본 실시예에 있어서, 상기 제1 폭, 상기 제2 폭 및 상기 제3 폭은 1㎛ 이상일 수 있다.
본 실시예에 있어서, 상기 제1 거리, 상기 제2 거리 및 상기 제3 거리는 0.75㎛ 이상 1㎛ 이하일 수 있다.
본 실시예에 있어서, 상기 제1 방향과 교차하는 제2 방향을 따라 연장되되, 상기 제4 도전라인 상에 배치된, 제5 도전라인을 더 포함하고, 상기 제5 도전라인은 상기 제1 도전라인, 상기 제2 도전라인, 상기 제3 도전라인 및 상기 제4 도전라인과 적어도 일부 중첩할 수 있다.
본 실시예에 있어서, 상기 구동회로는 제1 서브 구동회로, 제2 서브 구동회로, 제3 서브 구동회로 및 제4 서브 구동회로를 포함하고, 상기 제1 서브 구동회로, 상기 제2 서브 구동회로, 상기 제3 서브 구동회로 및 상기 제4 서브 구동회로는 상기 제1 방향으로 이격할 수 있다.
본 실시예에 있어서, 상기 제5 도전라인은 복수 개 구비되며, 상기 각각의 제5 도전라인은 상기 제1 서브 구동회로, 상기 제2 서브 구동회로, 상기 제3 서브 구동회로 및 상기 제4 서브 구동회로와 상기 제1 방향으로 이격할 수 있다.
본 실시예에 있어서, 상기 제1 도전라인은 상기 제2 서브 구동회로와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제2 도전라인은 상기 제2 서브 구동회로와 상기 제3 서브 구동회로를 연결할 수 있다.
본 실시예에 있어서, 상기 제3 도전라인은 상기 제2 서브 구동회로와 상기 제4 서브 구동회로를 연결할 수 있다.
본 실시예에 있어서, 상기 제4 도전라인은 상기 제1 서브 구동회로와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 도전라인과 상기 제2 도전라인 사이에 배치된, 제1 절연층; 상기 제2 도전라인과 상기 제3 도전라인 사이에 배치된, 제2 절연층; 상기 제3 도전라인과 상기 제4 도전라인 사이에 배치된, 제3 절연층; 및 상기 제4 도전라인과 상기 제5 도전라인 사이에 배치된, 제4 절연층;을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제5 도전라인 상에 배치된, 평탄화층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 표시영역 상에 배치된 화소를 더 포함하고, 상기 제1 도전라인과 상기 제4 도전라인은 상기 화소에 스캔신호, 이전스캔신호, 발광제어신호 및 초기화전압 중 적어도 하나를 전달할 수 있다.
본 발명의 다른 관점에 따르면, 표시영역 및 상기 표시영역 주변에 배치되는 비표시영역을 포함하는, 기판; 상기 비표시영역에 배치된, 구동회로; 제1 방향을 따라 연장되며, 상기 비표시영역 상에 배치된, 제1 도전라인; 상기 제1 방향을 따라 연장되고, 상기 제1 도전라인 상에 배치된, 제2 도전라인; 및 상기 제1 방향을 따라 연장되고, 상기 제2 도전라인 상에 배치된, 제3 도전라인; 상기 제1 방향을 따라 연장되고, 상기 제3 도전라인 상에 배치된, 제4 도전라인; 및 상기 제1 방향과 교차하는 제2 방향을 따라 연장되고, 상기 제4 도전라인 상에 배치된, 제5 도전라인;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제5 도전라인은 상기 제1 도전라인, 상기 제2 도전라인, 상기 제3 도전라인 및 상기 제4 도전라인과 적어도 일부 중첩할 수 있다.
본 실시예에 있어서, 상기 제2 도전라인은 상기 제2 방향으로 제1 길이만큼 연장되는 제1 우회라인과 제2 우회라인 및 상기 제1 우회라인과 상기 제2 우회라인을 연결하는 제3 우회라인을 포함할 수 있다.
본 실시예에 있어서, 상기 제3 도전라인은 상기 제2 방향으로 제2 길이만큼 연장되는 제4 우회라인과 제5 우회라인 및 상기 제4 우회라인과 상기 제5 우회라인을 연결하는 제6 우회라인을 포함하고, 상기 제2 길이는 상기 제1 길이보다 짧을 수 있다.
본 실시예에 있어서, 상기 제3 우회라인 및 상기 제6 우회라인은 상기 제5 도전라인과 적어도 일부 중첩할 수 있다.
본 실시예에 있어서, 상기 제3 우회라인은 상기 제1 도전라인과 제1 폭 이상 중첩하고, 상기 제6 우회라인은 상기 제1 도전라인과 제1 거리 이상 이격할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 도전라인들이 일정 폭 이상 중첩하거나 일정 거리 이상 이격함으로써, 도전라인들 간에 쇼트(Short)가 발생하는 것을 방지하고 동시에 제품의 신뢰성이 향상된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 표시영역(DA) 및 표시영역(DA)에 인접한 비표시영역(NDA)을 포함할 수 있다. 비표시영역(NDA)은 표시영역(DA)을 둘러쌀 수 있다. 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있으며, 비표시영역(NDA)은 이미지가 표시되지 않는 영역일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 일 실시예로서, 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL Display)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 1에서는 플랫한 표시면을 구비한 디스플레이 장치(1)를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예로, 디스플레이 장치(1)는 입체형 표시면 또는 커브드 표시면을 포함할 수도 있다.
디스플레이 장치(1)가 입체형 표시면을 포함하는 경우, 디스플레이 장치(1)는 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다. 일 실시예로, 디스플레이 장치(1)가 커브드 표시면을 포함하는 경우, 디스플레이 장치(1)는 플렉서블, 폴더블, 롤러블 디스플레이 장치 등 다양한 형태로 구현될 수 있다.
도 1에서는 핸드폰 단말기에 적용될 수 있는 디스플레이 장치(1)를 도시하였다. 도시하지는 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 디스플레이 장치(1)와 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 디스플레이 장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에서는 디스플레이 장치(1)의 표시영역(DA)이 사각형인 경우를 도시하였으나, 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 평면도이다.
도 2를 참조하면, 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 복수의 화소(P)들은 각각 유기발광다이오드(Organic Light-Emitting Diode, OLED)와 같은 표시요소를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 표시영역(DA)은 박막봉지층(Thin Film Encapsulation, TFE)로 커버되어 외고 또는 수분 등으로부터 보호될 수 있다.
각 화소(P)는 비표시영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1 구동회로(120), 제2 구동회로(130), 단자(140), 데이터 구동회로(150), 제1 전원공급배선(160) 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 구동회로(120) 및 제2 구동회로(130)는 비표시영역(NDA) 상에 배치될 수 있다. 제1 구동회로(120) 및 제2 구동회로(130)는 스캔라인(SL)을 통해 각 화소(P)에 스캔신호를 제공할 수 있고, 발광제어라인(EL)을 통해 각 화소(P)에 발광제어신호를 제공할 수 있으며, 초기화전압라인(VL)을 통해 각 화소(P)에 초기화전압을 제공할 수 있다. 제1 구동회로(120) 및 제2 구동회로(130)는 표시영역(DA)을 사이에 두고 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)들 중 일부는 표시영역(DA)의 좌측에 배치된 제1 구동회로(120)와 전기적으로 연결될 수 있고, 나머지 화소(P)들은 표시영역(DA)의 우측에 배치된 제2 구동회로(130)와 전기적으로 연결될 수 있다. 일 실시예로, 표시영역(DA)의 우측에 배치된 제2 구동회로(130)는 생략될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 디스플레이 장치(1)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(1)로 전달할 수 있다.
제어부에서 생성된 제어신호는 인쇄회로기판(PCB)을 통해 제1, 제2 구동회로(120, 130)에 각각 전달될 수 있다. 제어부는 제1 및 제2 연결배선(161, 171)을 통해 제1 및 제2 전원공급배선(160, 170)에 각각 제1 및 제2 전원전압을 제공할 수 있다. 제1 전원전압(ELVDD, 도 3)은 제1 전원공급배선(160)과 연결된 구동전압라인(PL)을 통해 각 화소(P)에 제공되고, 제2 전원전압(ELVSS, 도 3)은 제2 전원공급배선(170)과 연결된 각 화소(P)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터라인(DL)에 전기적으로 연결될 수 있다. 데이터 구동회로(150)의 데이터신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터라인(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 2는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 일 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
제1 전원공급배선(160)은 표시영역(DA)을 사이에 두고 제1 방향(x방향)을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도이다.
도 3을 참조하면, 각 화소(P)는 스캔라인(SL) 및 데이터라인(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터라인(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압라인(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 제1 전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 일 실시예에 따른 디스플레이 장치는 5개의 박막트랜지스터 및 2개의 스토리지 커패시터를 포함할 수 있다.
본 발명의 일 실시예에 따른 각 화소(P)는 화소회로(PC)와 연결된 유기발광다이오드(OLED)를 포함할 수 있다. 유기발광다이오드는 화소전극, 대향전극 및 화소전극과 대향전극 사이에 배치되는 중간층을 포함할 수 있다.
화소전극은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 화소전극은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
화소전극 상에는 중간층이 배치될 수 있다. 중간층은 발광층(EML, Emission Layer)을 포함할 수 있으며, 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층은 저분자 유기물 또는 고분자 유기물일 수 있다. 발광층이 저분자 유기물을 포함할 경우, 중간층은 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄((tris-8-hydroxyquinoline aluminum)(Alq3)) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
발광층이 고분자 유기물을 포함할 경우에는 중간층은 대개 홀 수송층 및 발광층을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylene vinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
중간층 상에는 대향전극이 배치될 수 있다. 대향전극은 중간층 상에 배치되되, 중간층의 전부를 덮는 형태로 배치될 수 있다. 대향전극은 표시영역(DA) 상부에 배치되되, 표시영역(DA)의 전부를 덮는 형태로 배치될 수 있다. 즉, 대향전극은 표시영역(DA)에 배치된 복수의 화소(P)들을 커버하도록 일체(一體)로 형성될 수 있다. 대향전극은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다. 보다 구체적으로, 도 3은 도 2의 제1 구동회로(120)의 일부분을 확대한 평면도에 해당한다.
도 4를 참조하면, 비표시영역(NDA) 상에는 제1 구동회로(120), 제1 도전라인(102), 제2 도전라인(104), 제3 도전라인(106), 제4 도전라인(108) 및 제5 도전라인(110)이 배치될 수 있다. 비표시영역(NDA) 상에 배치된 제1 도전라인(102), 제2 도전라인(104), 제3 도전라인(106), 제4 도전라인(108) 및 제5 도전라인(110)은 각각 상이한 층에 배치될 수 있다. 제1 구동회로(120)는 제1 방향(x방향)으로 이격되어 배치된 제1 서브 구동회로(121), 제2 서브 구동회로(123), 제3 서브 구동회로(125) 및 제4 서브 구동회로(127)를 포함할 수 있다. 도 4에서는 제1 구동회로(120)가 네 개의 서브 구동회로(121, 123, 125, 127)를 포함한 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예로, 제1 구동회로(120)는 하나의 서브 구동회로를 포함하거나, 두 개의 서브 구동회로를 포함할 수도 있다.
제1 도전라인(102)은 제2 서브 구동회로(123) 및 제4 서브 구동회로(127)와 전기적으로 연결되어, 표시영역(DA) 상에 배치된 화소(P)에 스캔신호, 이전스캔신호, 발광제어신호 및 초기화전압 중 적어도 하나를 전달할 수 있다.
제2 도전라인(104)은 제1 서브 구동회로(121)와 제2 서브 구동회로(123), 제2 서브 구동회로(123)와 제3 서브 구동회로(125) 및 제3 서브 구동회로(125)와 제4 서브 구동회로(127)를 전기적으로 연결할 수 있다. 제1 서브 구동회로(121)와 제2 서브 구동회로(123), 제2 서브 구동회로(123)와 제3 서브 구동회로(125) 및 제3 서브 구동회로(125)와 제4 서브 구동회로(127)는 제2 도전라인(104)을 통해 클락 신호를 송신 또는 수신할 수 있다.
제3 도전라인(106)은 제2 서브 구동회로(123)와 제4 서브 구동회로(127)를 전기적으로 연결할 수 있다. 제2 서브 구동회로(123)와 제4 서브 구동회로(127)는 제3 도전라인(106)을 통해 클락 신호를 송신 또는 수신할 수 있다. 도시되지는 않았으나, 제1 서브 구동회로(121)와 제4 서브 구동회로(127)도 도전라인을 통해 전기적으로 연결될 수도 있다.
제4 도전라인(108)은 제1 서브 구동회로(121) 및 제3 서브 구동회로(125)와 전기적으로 연결되어, 표시영역(DA) 상에 배치된 화소(P)에 스캔신호, 이전스캔신호, 발광제어신호 및 초기화전압 중 적어도 하나를 전달할 수 있다. 일 실시예로, 제4 도전라인(108)은 제1 도전라인(102)과 서로 다른 신호를 표시영역(DA) 상에 배치된 화소(P)에 전달할 수 있다.
비표시영역(NDA) 상에서 제5 도전라인(110)은 제2 방향(y방향)을 따라 연장되되, 복수 개 구비될 수 있다. 각각의 제5 도전라인(110)은 제1 서브 구동회로(121), 제2 서브 구동회로(123), 제3 서브 구동회로(125) 및 제4 서브 구동회로(127)와 제2 방향(y방향)과 교차하는 제1 방향(x방향)으로 이격되어 배치될 수 있다. 각각의 제5 도전라인(110)은 제1 방향(x방향)으로 연장된 배선(122, 124, 126, 128)들을 통해 각각의 제1 서브 구동회로(121), 제2 서브 구동회로(123), 제3 서브 구동회로(125) 및 제4 서브 구동회로(127)에 게이트하이전압, 게이트로우전압 및 클락 신호 중 적어도 하나를 제공할 수 있다. 도 4에는 1개의 제5 도전라인(110)이 1개의 서브 구동회로와 연결된 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예로, 3개의 제5 도전라인(110)이 1개의 서브 구동회로와 연결되어, 각각 다른 신호를 서브 구동회로로 전달할 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 6은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다. 보다 구체적으로, 도 5는 도 4의 B 부분을 확대한 평면도이고, 도 6은 도 5의 I-I' 선을 따라 취한 단면도에 해당한다. 도 5의 제5 도전라인(110) 상에는 평탄화층(113, 도 6)이 배치될 수 있으나, 도시 및 설명의 편의를 위해 생략하였다.
고해상도의 이미지를 제공하기 위한 디스플레이 장치의 경우, 디스플레이 장치를 구동하기 위한 구동회로의 수가 증가함에 따라, 구동회로들을 연결하는 도전라인들의 수도 증가하여 비표시영역 상에 도전라인들을 층층이 배치하였다. 하지만, 층층이 배치된 도전라인들 사이의 간격으로 인해 절연층 상에 홈이 형성되고, 절연층 상에 형성된 홈 사이의 간격이 0.25 ㎛ 이상 0.75 ㎛ 이하인 경우 홈에 금속막이 잔막 형태로 잔존함으로써, 도전라인들 간에 쇼트(Short)가 발생하는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 도전라인들을 일정 폭 이상 중첩시키거나 일정 거리 이상 이격시킴으로써, 도전라인들 간에 쇼트(Short)가 발생하는 것을 방지하고 동시에 제품의 신뢰성이 향상된 디스플레이 장치를 구현할 수 있다. 이에 대해서는 도 5 및 도 6을 참조하여 설명하도록 한다.
먼저, 도 5를 참조하면, 일 실시예에 따른 디스플레이 장치(1)는 제1 방향(x방향)을 따라 연장되며, 비표시영역(NDA) 상에 배치된 제1 도전라인(102), 제1 방향(x방향)을 따라 연장되며, 제1 도전라인(102) 상에 배치된 제2 도전라인(104), 제1 방향(x방향)을 따라 연장되며, 제2 도전라인(104) 상에 배치된 제3 도전라인(106), 제1 방향(x방향)을 따라 연장되며, 제3 도전라인(106) 상에 배치된 제4 도전라인(108) 및 제1 방향(x방향)과 교차하는 제2 방향(y방향)을 따라 연장되며, 제4 도전라인(108) 상에 배치된 제5 도전라인(110)을 포함할 수 있다. 제5 도전라인(110)은 제1 도전라인(102), 제2 도전라인(104), 제3 도전라인(106) 및 제4 도전라인(108)과 적어도 일부 중첩할 수 있다.
일 실시예에 따른 디스플레이 장치(1)는 제1 방향(x방향)을 따라 연장된, 제1 도전라인(102), 제2 도전라인(104), 제3 도전라인(106) 및 제4 도전라인(108)이 각각 상이한 층에 배치됨으로 인해, 절연층 상에 0.25 ㎛ 이상 0.75 ㎛ 이하의 간격을 가진 홈이 형성되고, 홈에 금속막이 잔막 형태로 잔존함으로써, 도전라인들 간에 쇼트(Short)가 발생하는 것을 방지하기 위해, 절연층 상에 형성된 홈 사이의 간격이 0 ㎛ 이상 0.25 ㎛ 이하 또는 0.75 ㎛ 이상 2 ㎛ 이하가 되도록 도전라인들이 일정 폭 이상 중첩하거나, 일정 거리 이상 이격되로록 배치할 수 있다.
일 실시예로, 제5 도전라인(110)과 중첩하는 부분의 제2 도전라인(104) 및 제3 도전라인(106)을 제2 방향(y방향)으로 연장시켜 제1 도전라인(102)과 제2 도전라인(104)이 제1 폭(w1) 이상 중첩하고, 제1 도전라인(102)과 제3 도전라인(106)이 제2 폭(w2) 이상 중첩하며, 제2 도전라인(104)과 제4 도전라인(108)이 제3 폭(w3) 이상 중첩하도록 함으로써, 절연층 상에 형성된 홈 사이의 간격이 0 ㎛ 이상 0.25 ㎛ 이하 또는 0.75 ㎛ 이상 2 ㎛ 이하가 되도록 할 수 있다.
도 6을 참조하면, 일 실시예에 따른 디스플레이 장치는 기판(100), 기판(100) 상에 차례대로 배치된 제1 도전라인(102), 제2 도전라인(104), 제3 도전라인(106), 제4 도전라인(108) 및 제5 도전라인(110)을 포함할 수고, 제1 도전라인(102)과 제2 도전라인(104) 사이에 배치된 제1 절연층(103), 제2 도전라인(104)과 제3 도전라인(106) 사이에 배치된 제2 절연층(105), 제3 도전라인(106)과 제4 도전라인(108) 사이에 배치된 제3 절연층(107) 및 제4 도전라인(108)과 제5 도전라인(110) 사이에 배치된 제4 절연층(109)을 더 포함할 수 있다.
기판(100)은 SiO2를 주성분으로 하는 글래스재 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(101)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(101) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다.
버퍼층(101) 상에는 제1 도전라인(102)이 배치될 수 있다. 제1 도전라인(102)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
제1 도전라인(102) 상에는 제2 도전라인(104)이 배치될 수 있다. 제2 도전라인(104)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 예컨대, 제2 도전라인(104)은 제1 도전라인(102)과 동일한 물질을 포함할 수 있다.
기판(100)에 수직한 방향에서 바라본 평면 시점에서 제2 도전라인(104)은 제1 도전라인(102)과 제1 폭(w1) 이상 중첩할 수 있다. 이때, 제1 폭(w1)은 1 ㎛ 이상일 수 있다. 일 실시예로, 제1 폭(w1)은 0.8 ㎛, 0.9 ㎛, 1.1 ㎛ 및 1.2 ㎛ 중 적어도 하나일 수 있다. 제2 도전라인(104)은 제1 도전라인(102)과 완전히 중첩할 수도 있다.
제1 도전라인(102)과 제2 도전라인(104)이 제1 폭(w1) 이상 중첩함으로써, 제4 절연층(109) 상에 0.25 ㎛ 이상 0.75 ㎛ 이하의 간격을 가진 홈이 형성되는 것을 방지할 수 있다.
제1 도전라인(102)과 제2 도전라인(104) 사이에는 제1 절연층(103)이 배치될 수 있다. 제1 절연층(103)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제1 절연층(103)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2 도전라인(104) 상에는 제3 도전라인(106)이 배치될 수 있다. 제3 도전라인(106)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 예컨대, 제3 도전라인(106)은 제1 도전라인(102)과 동일한 물질을 포함할 수 있다.
평면 시점에서 제3 도전라인(106)은 제1 도전라인(102)과 제2 폭(w2) 이상 중첩할 수 있다. 이때, 제2 폭(w2)은 1 ㎛ 이상일 수 있다. 일 실시예로, 제2 폭(w2)은 0.8 ㎛, 0.9 ㎛, 1.1 ㎛ 및 1.2 ㎛ 중 적어도 하나일 수 있다. 제3 도전라인(106)은 제1 도전라인(102)과 완전히 중첩할 수도 있다.
제1 도전라인(102)과 제3 도전라인(106)이 제2 폭(w2) 이상 중첩함으로써, 제4 절연층(109) 상에 0.25 ㎛ 이상 0.75 ㎛ 이하의 간격을 가진 홈이 형성되는 것을 방지할 수 있다.
제2 도전라인(104)과 제3 도전라인(106) 사이에는 제2 절연층(105)이 배치될 수 있다. 제2 절연층(105)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제2 절연층(105)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제3 도전라인(106) 상에는 제4 도전라인(108)이 배치될 수 있다. 제4 도전라인(108)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 예컨대, 제4 도전라인(108)은 제1 도전라인(102)과 동일한 물질을 포함할 수 있다.
평면 시점에서 제4 도전라인(108)은 제2 도전라인(104)과 제3 폭(w3) 이상 중첩할 수 있다. 이때, 제3 폭(w3)은 1 ㎛ 이상일 수 있다. 일 실시예로, 제3 폭(w3)은 0.8 ㎛, 0.9 ㎛, 1.1 ㎛ 및 1.2 ㎛ 중 적어도 하나일 수 있다. 제4 도전라인(108)은 제2 도전라인(104)과 완전히 중첩할 수도 있다.
제2 도전라인(104)과 제4 도전라인(108)이 제3 폭(w3) 이상 중첩함으로써, 제4 절연층(109) 상에 0.25 ㎛ 이상 0.75 ㎛ 이하의 간격을 가진 홈이 형성되는 것을 방지할 수 있다.
제3 도전라인(106)과 제4 도전라인(108) 사이에는 제3 절연층(107)이 배치될 수 있다. 제3 절연층(107)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제3 절연층(107)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제4 도전라인(108) 상에는 제5 도전라인(110)이 배치될 수 있다. 평면 시점에서 제5 도전라인(110)은 제1 도전라인(102), 제2 도전라인(104), 제3 도전라인(106) 및 제4 도전라인(108)과 적어도 일부 중첩할 수 있다. 제5 도전라인(110)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 예컨대, 제5 도전라인(110)은 제1 도전라인(102)과 동일한 물질을 포함할 수 있다.
제4 도전라인(108)과 제5 도전라인(110) 사이에는 제4 절연층(109)이 배치될 수 있다. 제4 절연층(109)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제4 절연층(109)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제5 도전라인(110) 상에는 평탄화층(113)이 배치될 수 있다. 평탄화층(113)은 그 상부에 배치되는 상부 도전라인이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(113)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 평탄화층(113)은 벤조시클로부텐(Benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(Hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(Poly(methy lmethacrylate), PMMA)나, 폴리스타이렌(Polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 평탄화층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(113)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다.
도 5 및 도 6에서는 제1 도전라인(102)과 제2 도전라인(104)이 제1 폭(w1) 이상 중첩하고, 제1 도전라인(102)과 제3 도전라인(106)이 제2 폭(w2) 이상 중첩하며, 제2 도전라인(104)과 제4 도전라인(108)이 제3 폭(w3) 이상 중첩하는 경우를 도시 및 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 제1 도전라인(102)과 제2 도전라인(104)이 제1 폭(w1) 이상 중첩하고, 제1 도전라인(102)과 제3 도전라인(106)이 후술할 바와 같이 제2 거리(d2) 이상 이격하는 등 다양한 변형이 가능하다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 8은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다. 보다 구체적으로, 도 7은 도 4의 B 부분을 확대한 평면도이고, 도 8은 도 7의 II-II' 선을 따라 취한 단면도에 해당한다. 도 7 및 도 8의 실시예는 평면 시점에서 도전라인들이 이격한다는 점에서 도 5 및 도 6의 실시예와 차이가 있다. 도 7 및 도 8의 구성 중 도 5 및 도 6과 동일한 구성에 대해서는 설명을 생략하고, 이하에서는 차이점을 위주로 설명한다. 도 7의 제5 도전라인(110) 상에는 평탄화층(113)이 배치될 수 있으나, 도시 및 설명의 편의를 위해 생략하였다.
도 7을 참조하면, 제5 도전라인(110)과 중첩하는 부분의 제2 도전라인(104) 및 제3 도전라인(106)을 제2 방향(y방향)으로 얇게 하여 제1 도전라인(102)과 제2 도전라인(104)이 제1 거리(d1) 이상 이격하고, 제1 도전라인(102)과 제3 도전라인(106)이 제2 거리(d2) 이상 이격하며, 제2 도전라인(104)과 제4 도전라인(108)이 제3 거리(d3) 이상 이격되도록 함으로써, 절연층 상에 형성된 홈 사이의 간격이 0 ㎛ 이상 0.25 ㎛ 이하 또는 0.75 ㎛ 이상 2 ㎛ 이하가 되도록 할 수 있다.
도 8을 참조하면, 평면 시점에서 제2 도전라인(104)은 제1 도전라인(102)과 제1 거리(d1) 이상 이격할 수 있다. 이때, 제1 거리(d1)는 0.75 ㎛ 이상 1 ㎛ 이하 일 수 있다. 일 실시예로, 제1 거리(d1)는 0.65 ㎛ 이상 1.1 ㎛, 0.55 ㎛ 이상 1.2 ㎛ 이하 및 0.45 ㎛ 이상 1.3 ㎛ 이하 중 적어도 하나일 수 있다. 제1 도전라인(102)과 제2 도전라인(104)이 제1 거리(d1) 이상 이격함으로써, 제4 절연층(109) 상에 0.25 ㎛ 이상 0.75 ㎛ 이하의 간격을 가진 홈이 형성되는 것을 방지할 수 있다.
평면 시점에서 제3 도전라인(106)은 제1 도전라인(102)과 제2 거리(d2) 이상 이격할 수 있다. 이때, 제2 거리(d2)는 0.75 ㎛ 이상 1 ㎛ 이하 일 수 있다. 일 실시예로, 제2 거리(d2)는 0.65 ㎛ 이상 1.1 ㎛, 0.55 ㎛ 이상 1.2 ㎛ 이하 및 0.45 ㎛ 이상 1.3 ㎛ 이하 중 적어도 하나일 수 있다. 제1 도전라인(102)과 제3 도전라인(106)이 제2 거리(d2) 이상 이격함으로써, 제4 절연층(109) 상에 0.25 ㎛ 이상 0.75 ㎛ 이하의 간격을 가진 홈이 형성되는 것을 방지할 수 있다.
평면 시점에서 제4 도전라인(108)은 제2 도전라인(104)과 제3 거리(d3) 이상 이격할 수 있다. 이때, 제3 거리(d3)는 0.75 ㎛ 이상 1 ㎛ 이하 일 수 있다. 일 실시예로, 제3 거리(d3)는 0.65 ㎛ 이상 1.1 ㎛, 0.55 ㎛ 이상 1.2 ㎛ 이하 및 0.45 ㎛ 이상 1.3 ㎛ 이하 중 적어도 하나일 수 있다. 제2 도전라인(104)과 제4 도전라인(108)이 제3 거리(d3) 이상 이격함으로써, 제4 절연층(109) 상에 0.25 ㎛ 이상 0.75 ㎛ 이하의 간격을 가진 홈이 형성되는 것을 방지할 수 있다.
도 7 및 도 8에서는 제1 도전라인(102)과 제2 도전라인(104)이 제1 거리(d1) 이상 이격하고, 제1 도전라인(102)과 제3 도전라인(106)이 제2 거리(d2) 이상 이격하며, 제2 도전라인(104)과 제4 도전라인(108)이 제3 거리(d3) 이상 이격하는 경우를 도시 및 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 제1 도전라인(102)과 제2 도전라인(104)이 제1 거리(d1) 이상 이격하고, 제1 도전라인(102)과 제3 도전라인(106)은 제1 폭(w1) 이상 중첩하는 등 다양한 변형이 가능하다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 10은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다. 보다 구체적으로, 도 9는 도 4의 B 부분을 확대한 평면도이고, 도 10은 도 9의 III-III' 선을 따라 취한 단면도에 해당한다. 도 9 및 도 10의 실시예는 제2 도전라인(104)과 제3 도전라인(106)이 우회라인들을 포함한다는 점에서 도 5 및 도 6의 실시예와 차이가 있다. 도 9 및 도 10의 구성 중 도 5 및 도 6과 동일한 구성에 대해서는 설명을 생략하고, 이하에서는 차이점을 위주로 설명한다. 도 9의 제5 도전라인(110) 상에는 평탄화층(113)이 배치될 수 있으나, 도시 및 설명의 편의를 위해 생략하였다.
도 9를 참조하면, 제2 도전라인(104)은 제2 방향(y방향)으로 제1 길이(l1) 만큼 연장되는 제1 우회라인(131)과 제2 우회라인(132) 및 제1 우회라인(131)과 제2 우회라인(132)을 연결하는 제3 우회라인(133)을 포함할 수 있다. 제2 도전라인(104)이 제1 우회라인(131), 제2 우회라인(132) 및 제3 우회라인(133)을 포함함으로써, 제2 도전라인(104)의 폭을 일정하게 유지하면서 제2 도전라인(104)과 제1 도전라인(102)이 제1 폭(w1) 이상 중첩할 수 있다.
제3 도전라인(106)은 제2 방향(y방향)으로 제2 길이(l2) 만큼 연장되는 제4 우회라인(134)과 제5 우회라인(135) 및 제4 우회라인(134)과 제5 우회라인(135)을 연결하는 제6 우회라인(136)을 포함할 수 있다. 제3 도전라인(106)이 제4 우회라인(134), 제5 우회라인(135) 및 제6 우회라인(136)을 포함함으로써, 제3 도전라인(106)의 폭을 일정하게 유지하면서 제3 도전라인(106)과 제1 도전라인(102)이 제1 거리(d1) 이상 이격되도록 할 수 있다. 이때, 제2 길이(l2)는 제1 길이(l1)보다 짧을 수 있다.
제2 도전라인(104)에 포함된 제3 우회라인(133) 및 제3 도전라인(106)에 포함된 제6 우회라인(136)은 제2 방향(y방향)을 따라 연장되는 제5 도전라인(110)과 중첩할 수 있다.
도 10을 참조하면, 평면 시점에서 제2 도전라인(104)에 포함된 제3 우회라인(133)은 제1 도전라인(102)과 제1 폭(w1) 이상 중첩할 수 있다. 이때, 제1 폭(w1)은 1 ㎛ 이상일 수 있다. 일 실시예로, 제1 폭(w1)은 0.8 ㎛, 0.9 ㎛, 1.1 ㎛ 및 1.2 ㎛ 중 적어도 하나일 수 있다. 제2 도전라인(104)은 제1 도전라인(102)과 완전히 중첩할 수도 있다. 제1 도전라인(102)과 제2 도전라인(104)에 포함된 제3 우회라인(133)이 제1 폭(w1) 이상 중첩함으로써, 제4 절연층(109) 상에 0.25 ㎛ 이상 0.75 ㎛ 이하의 간격을 가진 홈이 형성되는 것을 방지할 수 있다.
평면 시점에서, 제3 도전라인(106)에 포함된 제6 우회라인(136)은 제1 도전라인(102)과 제1 거리(d1) 이상 이격할 수 있다. 이때, 제1 거리(d1)는 0.75 ㎛ 이상 1 ㎛ 이하 일 수 있다. 일 실시예로, 제1 거리(d1)는 0.65 ㎛ 이상 1.1 ㎛, 0.55 ㎛ 이상 1.2 ㎛ 이하 및 0.45 ㎛ 이상 1.3 ㎛ 이하 중 적어도 하나일 수 있다. 제1 도전라인(102)과 제3 도전라인(106)에 포함된 제6 우회라인(136)이 제1 거리(d1) 이상 이격함으로써, 제4 절연층(109) 상에 0.25 ㎛ 이상 0.75 ㎛ 이하의 간격을 가진 홈이 형성되는 것을 방지할 수 있다
본 발명의 일 실시예에 따르면, 종래의 디스플레이 장치에서, 절연층 상에 형성된 홈에 금속막이 잔막 형태로 잔존함으로써, 쇼트(Short)가 발생하는 등의 문제점을 해결하기 위하여, 도전라인들을 일정 폭 이상 중첩시키거나 도전라인들을 일정 거리 이상 이격시킴으로써, 도전라인들 간에 쇼트(Short)가 발생하는 것을 방지하고 동시에 제품의 신뢰성이 향상된 디스플레이 장치를 제공할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
DA: 표시영역
NDA: 비표시영역
1: 디스플레이 장치
100: 기판
102, 104, 106, 108, 110: 제1 내지 제5 도전라인
103, 105, 107, 109: 제1 내지 제4 절연층
113: 평탄화층
120: 제1 구동회로
121, 123, 125, 127: 제1 내지 제4 서브 구동회로

Claims (20)

  1. 표시영역 및 상기 표시영역 주변에 배치되는 비표시영역을 포함하는, 기판;
    상기 비표시영역 상에 배치된, 구동회로;
    제1 방향을 따라 연장되며, 상기 비표시영역 상에 배치된, 제1 도전라인;
    상기 제1 방향을 따라 연장되고, 상기 제1 도전라인 상에 배치된, 제2 도전라인; 및
    상기 제1 방향을 따라 연장되고, 상기 제2 도전라인 상에 배치된, 제3 도전라인;을 구비하되,
    평면 시점에서 상기 제2 도전라인은 상기 제1 도전라인과 제1 폭 이상 중첩하거나 제1 거리 이상 이격하고,
    상기 평면 시점에서 상기 제3 도전라인은 상기 제1 도전라인과 제2 폭 이상 중첩하거나 제2 거리 이상 이격하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 방향을 따라 연장되고, 상기 제3 도전라인 상에 배치된, 제4 도전라인을 더 포함하고,
    상기 제4 도전라인은 상기 제2 도전라인과 제3 폭 이상 중첩하거나 제3 거리 이상 이격하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1 폭, 상기 제2 폭 및 상기 제3 폭은 1㎛ 이상인, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 제1 거리, 상기 제2 거리 및 상기 제3 거리는 0.75㎛ 이상 1㎛ 이하인, 디스플레이 장치.
  5. 제2항에 있어서,
    상기 제1 방향과 교차하는 제2 방향을 따라 연장되되, 상기 제4 도전라인 상에 배치된, 제5 도전라인을 더 포함하고,
    상기 제5 도전라인은 상기 제1 도전라인, 상기 제2 도전라인, 상기 제3 도전라인 및 상기 제4 도전라인과 적어도 일부 중첩하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 구동회로는 제1 서브 구동회로, 제2 서브 구동회로, 제3 서브 구동회로 및 제4 서브 구동회로를 포함하고,
    상기 제1 서브 구동회로, 상기 제2 서브 구동회로, 상기 제3 서브 구동회로 및 상기 제4 서브 구동회로는 상기 제1 방향으로 이격하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제5 도전라인은 복수 개 구비되며, 상기 각각의 제5 도전라인은 상기 제1 서브 구동회로, 상기 제2 서브 구동회로, 상기 제3 서브 구동회로 및 상기 제4 서브 구동회로와 상기 제1 방향으로 이격하는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 제1 도전라인은 상기 제2 서브 구동회로와 전기적으로 연결된, 디스플레이 장치.
  9. 제6항에 있어서,
    상기 제2 도전라인은 상기 제2 서브 구동회로와 상기 제3 서브 구동회로를 연결하는, 디스플레이 장치.
  10. 제6항에 있어서,
    상기 제3 도전라인은 상기 제2 서브 구동회로와 상기 제4 서브 구동회로를 연결하는 디스플레이 장치.
  11. 제6항에 있어서,
    상기 제4 도전라인은 상기 제1 서브 구동회로와 전기적으로 연결된 디스플레이 장치.
  12. 제5항에 있어서,
    상기 제1 도전라인과 상기 제2 도전라인 사이에 배치된, 제1 절연층;
    상기 제2 도전라인과 상기 제3 도전라인 사이에 배치된, 제2 절연층;
    상기 제3 도전라인과 상기 제4 도전라인 사이에 배치된, 제3 절연층; 및
    상기 제4 도전라인과 상기 제5 도전라인 사이에 배치된, 제4 절연층;
    을 더 포함하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제5 도전라인 상에 배치된, 평탄화층을 더 포함하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 표시영역 상에 배치된 화소를 더 포함하고,
    상기 제1 도전라인과 상기 제4 도전라인은 상기 화소에 스캔신호, 이전스캔신호, 발광제어신호 및 초기화전압 중 적어도 하나를 전달하는, 디스플레이 장치.
  15. 표시영역 및 상기 표시영역 주변에 배치되는 비표시영역을 포함하는, 기판;
    상기 비표시영역에 배치된, 구동회로;
    제1 방향을 따라 연장되며, 상기 비표시영역 상에 배치된, 제1 도전라인;
    상기 제1 방향을 따라 연장되고, 상기 제1 도전라인 상에 배치된, 제2 도전라인; 및
    상기 제1 방향을 따라 연장되고, 상기 제2 도전라인 상에 배치된, 제3 도전라인;
    상기 제1 방향을 따라 연장되고, 상기 제3 도전라인 상에 배치된, 제4 도전라인; 및
    상기 제1 방향과 교차하는 제2 방향을 따라 연장되고, 상기 제4 도전라인 상에 배치된, 제5 도전라인;
    을 구비하는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제5 도전라인은 상기 제1 도전라인, 상기 제2 도전라인, 상기 제3 도전라인 및 상기 제4 도전라인과 적어도 일부 중첩하는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제2 도전라인은 상기 제2 방향으로 제1 길이만큼 연장되는 제1 우회라인과 제2 우회라인 및 상기 제1 우회라인과 상기 제2 우회라인을 연결하는 제3 우회라인을 포함하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제3 도전라인은 상기 제2 방향으로 제2 길이만큼 연장되는 제4 우회라인과 제5 우회라인 및 상기 제4 우회라인과 상기 제5 우회라인을 연결하는 제6 우회라인을 포함하고,
    상기 제2 길이는 상기 제1 길이보다 짧은, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 제3 우회라인 및 상기 제6 우회라인은 상기 제5 도전라인과 적어도 일부 중첩하는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제3 우회라인은 상기 제1 도전라인과 제1 폭 이상 중첩하고, 상기 제6 우회라인은 상기 제1 도전라인과 제1 거리 이상 이격하는, 디스플레이 장치.
KR1020190171893A 2019-12-20 2019-12-20 디스플레이 장치 KR20210080687A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190171893A KR20210080687A (ko) 2019-12-20 2019-12-20 디스플레이 장치
US16/940,561 US11594560B2 (en) 2019-12-20 2020-07-28 Display apparatus
EP20202518.5A EP3840047A1 (en) 2019-12-20 2020-10-19 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190171893A KR20210080687A (ko) 2019-12-20 2019-12-20 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210080687A true KR20210080687A (ko) 2021-07-01

Family

ID=72943946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190171893A KR20210080687A (ko) 2019-12-20 2019-12-20 디스플레이 장치

Country Status (3)

Country Link
US (1) US11594560B2 (ko)
EP (1) EP3840047A1 (ko)
KR (1) KR20210080687A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7028898B2 (en) 2002-04-12 2006-04-18 Wintek Corporation Layout structure of electrode lead wires for organic led display
KR20050062692A (ko) 2003-12-22 2005-06-27 삼성전자주식회사 액정표시장치 및 그 제조 방법
KR101034717B1 (ko) 2004-06-28 2011-05-17 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치
KR100604053B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
KR102512231B1 (ko) 2015-09-02 2023-03-22 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US9958744B2 (en) * 2015-12-18 2018-05-01 Electronics And Telecommunications Research Institute Display panel and display device including the same
KR102587229B1 (ko) * 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR20200115888A (ko) 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3840047A1 (en) 2021-06-23
US11594560B2 (en) 2023-02-28
US20210193698A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
US20210335948A1 (en) Display device
KR102562901B1 (ko) 디스플레이 장치
KR102384650B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
US11653533B2 (en) Display device
KR20210052730A (ko) 디스플레이 장치
US11462605B2 (en) Display apparatus
US11424422B2 (en) Display device with opening pattern
CN112713170A (zh) 显示装置
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
US11638383B2 (en) Display device and method of manufacturing the same
KR20210132789A (ko) 표시 장치
KR20210076293A (ko) 디스플레이 장치
KR20220044173A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20220065135A (ko) 표시 장치 및 그 제조 방법
US11594560B2 (en) Display apparatus
CN112117307A (zh) 显示设备
US11387311B2 (en) Display device for reducing or preventing crosstalk
CN217562573U (zh) 显示装置
US11877471B2 (en) Display apparatus and method of manufacturing the same
KR20210102526A (ko) 디스플레이 장치 및 그 제조방법
KR20210099238A (ko) 표시 장치
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
KR20210052636A (ko) 디스플레이 장치
KR20210149967A (ko) 표시 장치
KR20210086792A (ko) 디스플레이 장치