KR102420461B1 - 디스플레이 장치 및 이의 제조 방법 - Google Patents

디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102420461B1
KR102420461B1 KR1020150018904A KR20150018904A KR102420461B1 KR 102420461 B1 KR102420461 B1 KR 102420461B1 KR 1020150018904 A KR1020150018904 A KR 1020150018904A KR 20150018904 A KR20150018904 A KR 20150018904A KR 102420461 B1 KR102420461 B1 KR 102420461B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
insulating layer
slit
area
Prior art date
Application number
KR1020150018904A
Other languages
English (en)
Other versions
KR20160097449A (ko
Inventor
곽원규
이재용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150018904A priority Critical patent/KR102420461B1/ko
Priority to US14/800,521 priority patent/US9825056B2/en
Priority to CN201910257645.6A priority patent/CN109962093B/zh
Priority to CN201610034254.4A priority patent/CN105870147B/zh
Priority to CN202110427579.XA priority patent/CN113130514A/zh
Publication of KR20160097449A publication Critical patent/KR20160097449A/ko
Priority to US15/817,628 priority patent/US10211228B2/en
Priority to US16/277,914 priority patent/US10461096B2/en
Priority to US16/660,376 priority patent/US10847546B2/en
Priority to US17/101,493 priority patent/US11563034B2/en
Priority to KR1020220084616A priority patent/KR102525052B1/ko
Application granted granted Critical
Publication of KR102420461B1 publication Critical patent/KR102420461B1/ko
Priority to US18/156,128 priority patent/US11923375B2/en
Priority to KR1020230051427A priority patent/KR102633850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 기판상에 적어도 표시 영역을 갖는 중앙 영역 및 상기 중앙 영역의 주변에 배치된 주변 영역을 포함하는 디스플레이 장치에 관한 것으로서, 상기 기판상의 영역 중 적어도 상기 주변 영역에 대응되도록 형성된 제1 절연층, 상기 제1 절연층의 영역 중 상기 주변 영역에 대응되도록 형성되는 슬릿 및 상기 슬릿을 덮도록 상기 제1 절연층상에 형성된 클래딩층을 포함하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치 및 이의 제조 방법{Display apparatus and method of manufacturing the same}
본 발명의 실시예들은 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
특히, 근래에 디스플레이 장치는 평판 형태의 표시 장치로도 많이 연구 및 제조되고 있는 추세이다.
디스플레이 장치 특히, 이러한 평판 형태의 표시 장치는 복수 개의 다양한 막을 구비하고 있다. 이러한 다양한 막은 표시 장치에 대한 외력이 가해질 경우, 또는 표시 장치의 제조 과정시의 공정 조건에 따라 손상되거나, 크랙 전파의 통로가 될 수 있다.
특히, 복수 개의 디스플레이 장치를 하나의 마더 기판(mother glass)으로부터 형성하는 경우, 각 디스플레이 장치를 분리하도록 절단선(cutting line)을 따라 절단하는 공정을 포함할 수 있다.
이러한 절단 공정 시 표시 장치에 구비된 막들에는 크랙이 발생할 수 있고, 또한 크랙 전파의 통로가 될 수 있다.
결과적으로 디스플레이 장치의 내구성에 영향을 준다.
본 발명의 실시예들은 디스플레이 장치 및 이의 제조 방법을 제공한다.
본 발명의 일 실시예는 기판상에 적어도 표시 영역을 갖는 중앙 영역 및 상기 중앙 영역의 주변에 배치된 주변 영역을 포함하는 디스플레이 장치에 관한 것으로서, 상기 기판상의 영역 중 적어도 상기 주변 영역에 대응되도록 형성된 제1 절연층, 상기 제1 절연층의 영역 중 상기 주변 영역에 대응되도록 형성되는 슬릿 및 상기 슬릿을 덮도록 상기 제1 절연층상에 형성된 클래딩층을 포함하는 디스플레이 장치를 개시한다.
본 실시예에 있어서 상기 중앙 영역의 표시 영역에 형성된 하나 이상의 절연층을 더 포함하고, 상기 클래딩층은 상기 중앙 영역의 표시 영역에 형성된 하나 이상의 절연층과 동일한 재료로 형성될 수 있다.
본 실시예에 있어서 상기 슬릿은 상기 제1 절연층의 두께보다 작거나 상기 제1 절연층의 두께에 대응하는 깊이를 갖도록 형성될 수 있다.
본 실시예에 있어서 상기 클래딩층은 일 방향으로 연장되도록 형성되고, 적어도 상기 기판의 일 가장자리와 나란하도록 형성될 수 있다.
본 실시예에 있어서 상기 클래딩층의 폭은 상기 슬릿의 폭보다 크도록 될 수 있다.
본 실시예에 있어서 상기 클래딩층의 길이는 상기 슬릿의 길이보다 길도록 형성될 수 있다.
본 실시예에 있어서 상기 제1 절연층은 상기 중앙 영역의 표시 영역에까지 연장되어 형성될 수 있다.
본 실시예에 있어서 상기 제1 절연층은 상기 기판의 가장자리까지 연장되도록 형성될 수 있다.
본 실시예에 있어서 상기 기판과 제1 절연층의 사이에 형성된 배리어층을 더 포함할 수 있다.
본 실시예에 있어서 상기 배리어층은 상기 중앙 영역의 표시 영역에까지 연장되어 형성될 수 있다.
본 실시예에 있어서 상기 제1 절연층상에 형성된 제2 절연층을 더 포함하고, 상기 슬릿은 상기 제2 절연층을 관통하도록 형성될 수 있다.
본 실시예에 있어서 상기 제2 절연층은 상기 중앙 영역의 표시 영역에까지 연장되어 형성될 수 있다.
본 실시예에 있어서 상기 슬릿은 상기 기판의 적어도 일 가장자리와 이격되도록 배치될 수 있다.
본 실시예에 있어서 상기 슬릿은 상기 기판의 적어도 일 가장자리와 중첩되도록 형성될 수 있다.
본 실시예에 있어서 상기 클래딩층은 상기 기판의 가장자리와 이격되도록 형성될 수 있다.
본 실시예에 있어서 상기 클래딩층은 상기 기판의 가장자리 중 적어도 일 가장자리와 중첩되도록 형성될 수 있다.
본 실시예에 있어서 상기 슬릿은 일 방향으로 서로 이격되도록 복수 개로 형성될 수 있다.
본 실시예에 있어서 상기 슬릿은 상기 일 방향과 교차하는 다른 일 방향으로 복수 개로 형성될 수 있다.
본 실시예에 있어서 상기 복수 개의 슬릿 중 상기 기판의 가장자리에 가장 인접한 슬릿의 폭이 나머지 슬릿들의 폭보다 크게 형성될 수 있다.
본 실시예에 있어서 상기 복수 개의 슬릿 중 상기 기판의 가장자리로부터 가장 멀리 떨어진 슬릿의 폭이 나머지 슬릿들의 폭보다 크게 형성될 수 있다.
본 실시예에 있어서 상기 복수 개의 슬릿 중 상기 기판의 가장자리로부터 가장 멀리 떨어진 슬릿과 상기 기판의 가장자리에 가장 인접한 슬릿 사이에 배치된 슬릿의 폭이 나머지 슬릿들의 폭보다 크게 형성될 수 있다.
본 실시예에 있어서 상기 기판의 가장자리 중 적어도 일 가장자리는 절단선으로 정의될 수 있다.
본 실시예에 있어서 상기 기판은 유연성이 있는 재질을 포함할 수 있다.
본 실시예에 있어서 상기 기판은 유기물을 포함할 수 있다.
본 실시예에 있어서 상기 기판은 복층으로 형성될 수 있다.
본 실시예에 있어서 상기 기판은 유기물을 함유하는 제1층, 유기물을 함유하는 제2 층 및 상기 제1 층과 제2 층의 사이에 배치된 삽입층을 더 포함할 수 있다.
본 실시예에 있어서 상기 슬릿에 잔존하는 파티클을 더 포함하고, 상기 클래딩층은 상기 파티클을 덮도록 형성될 수 있다.
본 실시예에 있어서 상기 표시 영역에 형성된 하나 이상의 봉지층을 더 포함할 수 있다.
본 실시예에 있어서 상기 봉지층은 상기 주변 영역에까지 연장되도록 형성될 수 있다.
본 실시예에 있어서 상기 봉지층은 상기 클래딩층과 이격되도록 형성될 수 있다.
본 실시예에 있어서 상기 봉지층은 하나 이상의 무기 봉지층 또는 하나 이상의 유기 봉지층을 더 포함할 수 있다.
본 실시예에 있어서 상기 중앙 영역에는 상기 기판상에 형성되고, 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 복수개의 박막 트랜지스터(TFT)을 더 포함하고, 상기 활성층, 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 어느 하나와 인접하도록 하나 이상의 절연층이 형성되고, 상기 클래딩층은 상기 하나 이상의 절연층과 동일한 재료로 형성될 수 있다.
본 실시예에 있어서 상기 제1 절연층은 상기 중앙 영역에까지 연장되도록 형성되어 상기 기판과 상기 박막 트랜지스터의 사이에 형성될 수 있다.
본 실시예에 있어서 상기 소스 전극 및 드레인 전극 상에 형성되는 패시베이션막을 더 포함하고, 상기 클래딩층은 상기 패시베이션막과 동일한 재질로 형성될 수 있다.
본 실시예에 있어서 상기 게이트 전극과 상기 활성층 사이에 형성된 제2 절연층을 더 포함하고, 상기 제2 절연층은 상기 주변 영역에까지 연장되어 형성되어 상기 슬릿에 대응되도록 상기 제1 절연층상에 형성될 수 있다.
본 실시예에 있어서 상기 게이트 전극과 상기 소스 전극 및 드레인 전극 사이에 형성된 층간 절연층을 더 포함하고, 상기 층간 절연막은 상기 주변 영역에까지 연장되어 형성되어 상기 슬릿에 대응되도록 상기 제1 절연층상에 형성될 수 있다.
본 실시예에 있어서 상기 박막 트랜지스터 중 적어도 하나와 전기적으로 연결되는 제1 전극 및 상기 제1 전극의 일부를 덮고 화소 영역을 정의하는 화소 정의막을 더 포함할 수 있다.
본 실시예에 있어서 상기 제1 전극과 대향하는 제2 전극을 더 구비하고, 상기 제1 전극과 상기 제2 전극 사이에 배치되고 유기 발광층을 구비하는 중간층을 포함할 수 있다.
본 실시예에 있어서 상기 클래딩층은 상기 화소 정의막과 동일한 재질로 형성될 수 있다.
본 실시예에 있어서 상기 클래딩층은 상기 표시 영역을 둘러싸도록 형성될 수 있다.
본 실시예에 있어서 상기 클래딩층은 상기 표시 영역의 일 가장자리를 제외한 가장자리에 대응되도록 형성될 수 있다.
본 실시예에 있어서 상기 클래딩층은 상기 기판의 가장자리에 대응하는 하나 이상의 본체부들 및 서로 인접한 두 개의 본체부을 연결하는 모서리부를 포함할 수 있다.
본 실시예에 있어서 상기 기판상의 주변 영역에 형성된 패드 영역을 더 포함하고, 상기 클래딩층은 상기 패드 영역의 주변에 형성되고, 상기 패드 영역에 대응하고 상기 표시 영역을 향하거나 상기 표시 영역과 멀어지도록 굴곡된 형태의 굴곡부를 포함할 수 있다.
본 발명의 다른 측면에 따르면 기판상에 적어도 표시 영역을 갖는 중앙 영역 및 상기 중앙 영역의 주변에 배치된 주변 영역을 포함하는 디스플레이 장치를 제조하는 방법에 관한 것으로서, 상기 기판의 영역 중 적어도 상기 주변 영역에 대응하도록 제1 절연층을 형성하는 단계, 상기 제1 절연층의 영역 중 상기 주변 영역에 대응하도록 상기 제1 절연층의 적어도 일부 두께가 제거된 형태의 슬릿을 형성하는 단계 및 상기 슬릿을 덮도록 상기 제1 절연층상에 클래딩층을 형성하는 단계를 포함하는 디스플레이 장치 제조 방법을 개시한다.
본 실시예에 있어서 상기 중앙 영역의 표시 영역에 하나 이상의 절연층을 형성하는 단계를 더 포함하고, 상기 클래딩층은 상기 중앙 영역의 표시 영역에 형성된 하나 이상의 절연층과 동일한 재료를 이용하여 형성할 수 있다.
본 실시예에 있어서 상기 기판상의 상기 중앙 영역에 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 복수개의 박막 트랜지스터(TFT)을 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 소스 전극 및 드레인 전극 상에 패시베이션막을 형성하는 단계를 더 포함하고, 상기 패시베이션막을 형성하는 단계는 상기 소스 전극 및 드레인 전극 중 적어도 어느 하나의 일 영역을 노출하도록 비아홀을 형성하는 단계를 포함하고, 상기 클래딩층은 상기 패시베이션막을 형성하는 재료를 이용하여 형성하고, 상기 클래딩층은 상기 패시베이션막의 일 영역을 노출하도록 비아홀을 형성하는 단계 진행 시 동시에 패터닝될 수 있다.
본 발명의 또 다른 실시예는 원장 기판을 이용하여 디스플레이 장치를 제조하는 디스플레이 장치 제조 방법에 관한 것으로서, 적어도 상기 원장 기판에 대하여 절단선을 기준으로 절단 공정을 진행하는 단계를 포함하고, 상기 디스플레이 장치는 적어도 표시 영역을 갖는 중앙 영역 및 상기 중앙 영역의 주변에 배치된 주변 영역을 포함하고, 상기 주변 영역에 대응하도록 제1 절연층을 형성하는 단계, 상기 제1 절연층의 영역 중 상기 주변 영역에 대응하도록 상기 제1 절연층의 적어도 일부 두께가 제거된 형태의 슬릿을 형성하는 단계, 상기 슬릿을 덮도록 상기 제1 절연층상에 클래딩층을 형성하는 단계 및 상기 절단선을 기준으로 절단 공정을 진행하여 하나 이상의 디스플레이 장치로 분할하는 단계를 포함하는 디스플레이 장치 제조 방법을 개시한다.
본 실시예에 있어서 상기 절단 공정 시 절단선은 상기 클래딩층과 이격될 수 있다.
본 실시예에 있어서 상기 절단 공정 시 절단선은 상기 클래딩층과 중첩될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들의 디스플레이 장치 및 그 제조 방법은 내구성이 향상되고 화질 특성이 향상된 디스플레이 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 D를 확대한 도면이다.
도 3은 도 2의 Ⅲ-Ⅲ선을 따라 절단한 단면도이다.
도 4 내지 도 12는 도 1 내지 도 3의 슬릿 및 클래딩층의 다른 변형예들을 도시한 도면들이다.
도 13은 본 발명의 일 실시예의 디스플레이 장치의 슬릿에 파티클이 잔존하는 경우를 도시한 도면이다.
도 14는 본 발명의 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 15는 도 14의 E를 확대한 개략적인 도면이다.
도 16은 도 15의 ⅩⅥ-ⅩⅥ선을 따라 절단한 단면도이다.
도 17은 도 15 및 도 16의 슬릿 및 클래딩층의 다른 변형예를 도시한 도면이다.
도 18은 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 19는 도 18의 F를 확대한 개략적인 도면이다.
도 20은 도 19의 ⅨⅩ-ⅨⅩ선을 따라 절취한 단면도이다.
도 21은 도 18 내지 도 20의 슬릿 및 클래딩층의 다른 변형예를 도시한 도면이다.
도 22는 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 23은 도 22의 ⅩⅩⅡ-ⅩⅩⅡ선을 따라 절취한 단면도이다.
도 24는 도 22 및 도 23의 디스플레이 장치의 다른 변형예를 도시한 도면이다.
도 25는 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 26은 도 25의 ⅩⅩⅤA-ⅩⅩⅤA선 및 ⅩⅩⅤB-ⅩⅩⅤB선을 따라 절단한 단면도이다.
도 27은 도 25 및 도 26의 디스플레이 장치의 다른 변형예를 도시한 도면이다.
도 28은 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 29는 도 28의 ⅩⅩⅩA-ⅩⅩⅩA 및 ⅩⅩⅩB-ⅩⅩⅩB선을 따라 절취한 단면도이다.
도 30 내지 도 33은 본 발명의 또 다른 디스플레이 장치를 도시한 평면도들이다.
도 34는 본 발명의 일 실시예에 의한 디스플레이 장치를 제조하기 위한 원장 기판을 개략적으로 도시한 평면도이다.
도 35는 도 34의 M을 확대한 개략적인 평면도이다.
도 36은 도 35의 ⅩⅩⅩ-ⅩⅩⅩ선을 따라 절취한 단면도이다.
도 37 및 도 36의 변형예를 도시한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 D를 확대한 도면이고, 도 3은 도 2의 Ⅲ-Ⅲ선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 관한 디스플레이 장치(1000)는 기판(101)을 포함한다. 기판(101)은 다양한 소재를 포함할 수 있다. 구체적으로 기판(101)은 유리, 금속 또는 유기물 기타 재질로 형성할 수 있다.
선택적 실시예로서 기판(101)은 유연한(flexible)재료로 형성될 수 있다. 예를들면 기판(101)은 잘 휘어지고 구부러지며 접거나 돌돌 말 수 있도록 형성될 수 있다.
선택적 실시예로서 기판(101)은 초박형 유리, 금속 또는 플라스틱으로 이루어질 수 있다. 예를 들어, 플라스틱을 사용하는 경우 기판(101)은 폴리이미드(PI)로 이루어질 수 있으나 이는 예시적인 것이며 다양한 소재를 적용할 수 있다.
디스플레이 장치(1000)는 원장 기판(mother substrate) 상에 복수개 형성될 수 있으며, 기판(101)의 절단선(CL)을 따라 절단함으로써 개별 디스플레이 장치(1000)로 분리될 수 있다. 도 1에서는 절단선(CL)을 따라 절단되어 분리된 개별 디스플레이 장치(1000)를 도시한 것이다. 따라서, 기판(101)의 가장자리는 절단선(CL)에 의해 정의된다.
기판(101)의 가장자리 전체, 즉 도 1에 도시된 기판(101)의 네 개의 모서리가 모두 절단선(CL)일 수 있다. 선택적 실시예로서 기판(101)의 네 개의 모서리 중 하나 또는 둘 또는 세개가 절단선(CL)일 수 있다.
즉, 마더 기판의 크기, 모양 등에 따라, 디스플레이 장치(1000)의 가장자리들 중 절단선(CL)으로 결정되는 가장자리의 위치, 개수는 다양하다.
기판(101)은 주변 영역(PA) 및 중앙 영역(CA)으로 구획된다. 구체적으로 주변 영역(PA)은 절단선(CL) 주변, 즉 절단선(CL)과 인접한 영역을 포함하고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이다.
그러나, 본 실시예는 이에 한정되는 것은 아니다. 즉, 절단선(CL)이 존재하지 않을 수 있다. 구체적으로 하나의 마더 기판에 하나의 디스플레이 장치(1000)를 형성할 수 있고, 이 경우 기판(101)이 하나의 마더 기판이 될 수 있어 절단선(CL)이 없을 수도 있다. 그 경우 주변 영역(PA)은 기판(101)의 가장자리와 인접한 영역이고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이 될 수 있다. 설명의 편의를 위하여 후술하는 실시예들에서는 절단선(CL)이 있는 경우만을 설명하기로 한다.
중앙 영역(CA)은 적어도 표시 영역(DA)을 포함한다.
표시 영역(DA)에는 화상이 표시되도록 하나 이상의 표시 소자(미도시), 예를들면 유기 발광 소자(OLED)가 구비될 수 있다. 또한, 표시 영역(DA)에는 복수개의 화소들(미도시)이 배치될 수 있고, 화소(미도시)에 하나 이상의 표시 소자(미도시)가 배치될 수 있다.
표시 영역(DA)의 주변에는 비표시 영역(미도시)이 형성될 수 있다. 구체적으로 표시 영역(DA)을 둘러싸도록 비표시 영역이 형성될 수 있다. 선택적 실시예로서 비표시 영역은 표시 영역(DA)의 복수 개의 측면에 인접하도록 형성될 수 있다. 또한 다른 선택적 실시예로서 비표시 영역은 표시 영역(DA)의 일측면에 인접하도록 형성될 수 있다.
또한, 다른 선택적 실시예로서 중앙 영역(CA)에는 표시 영역(DA)만이 구비될 수 있다. 즉, 비표시 영역은 주변 영역(PA)에만 형성될 수도 있다.
비표시 영역에는 패드 영역이 형성될 수 있고, 패드 영역에는 드라이버(driver)나 복수개의 패드부(미도시)들이 배치된다.
선택적 실시예로서 중앙 영역(CA)의 표시 영역(DA)에는 하나 이상의 절연층(미도시)이 형성될 수 있다. 이러한 절연층(미도시)은 유기물로 형성될 수 있고, 또한 무기물로 형성될 수도 있다.
주변 영역(PA)은 절단선(CL)과 인접한 영역으로서 절단선(CL)을 따라 기판(101)의 둘레에 구비된다.
주변 영역(PA)에는 기판(101)상에 제1 절연층(111)이 형성된다. 제1 절연층(111)상에 슬릿(SL)이 형성된다. 즉, 슬릿(SL)은 표시 영역(DA)과 이격되도록 주변 영역(PA)에 형성된다.
제1 절연층(111)은 다양한 절연 물질로 형성할 수 있다. 선택적 실시예로서, 제1 절연층(111)은 무기물을 이용하여 형성할 수 있다. 예를들면 제1 절연층(111)은 산화물, 질화물 또는 질산화물을 포함할수 있다. 더 구체적인 예로서, 제1 절연층(111)은 실리콘나이트라이드(SiNx), 실리콘 옥사이드(SiO2) 또는 실리콘 옥시나이트라이드 (SiOxNy)를 함유할 수 있다.
선택적 실시예로서 제1 절연층(111)은 중앙 영역(CA)에까지 형성될 수 있고, 표시 영역(DA)에도 형성될 수 있다. 또한 다른 선택적 실시예로서 제1 절연층(111)은 기판(101)상에 중앙 영역(CA) 및 주변 영역(PA)에 전체적으로 형성될 수도 있다. 즉, 기판(101)의 상면의 전체면에 제1 절연층(111)을 형성할 수도 있다.
제1 절연층(111)은 기판(101)의 방향으로 침투할 수 있는 수분 또는 이물을 차단 또는 감소할 수 있고, 기판(101)의 상부에 평탄면을 제공할 수 있도록 형성될 수 있다.
선택적 실시예로서, 제1 절연층(111)은 적어도 기판(101)의 절단선(CL)까지 연장되도록 형성될 수 있다.
그러나, 본 발명은 이에 한정되지 않고, 주변 영역(PA)의 일 영역에서 제1 절연층(111)이 기판(101)의 상면을 덮지 않을 수도 있다.
슬릿(SL)은 제1 절연층(111)의 일정 두께가 제거된 형태로 형성된다. 물론, 슬릿(SL)의 형성 과정이 식각등의 특정한 방법으로 한정되는 것은 아니다.
슬릿(SL)은 기판(101)의 일 부분이 노출되지 않도록 제1 절연층(111)의 전체 두께가 아닌 일부 두께만 제거된 형태를 가질 수 있다. 즉 슬릿(SL)의 깊이는 제1 절연층(111)의 두께보다 작을 수 있다.
슬릿(SL)은 다양한 형태를 가질 수 있는데, 예를들면 일 방향으로 연장된 형태를 가질 수 있다.
선택적 실시예로서 도 2에 도시한 것과 같이 기판(101)의 가장자리 또는 절단선(CL)과 나란한 측면을 갖도록 슬릿(SL)을 형성할 수 있다.
이 때 슬릿(SL)의 길이는 다양할 수 있는데, 표시 영역(DA)의 길이보다 작을 수도 있고, 클 수도 있다.
선택적 실시예로서 슬릿(SL)은 중앙 영역(CA)과 이격될 수 있고, 구체적인 예로서 표시 영역(DA)과 이격될 수 있다.
클래딩층(CCL)이 슬릿(SL)을 덮도록 제1 절연층(111)상에 형성된다.
선택적 실시예로서 클래딩층(CCL)의 폭은 슬릿(SL)의 폭보다 크고, 클래딩층(CCL)의 길이는 슬릿(SL)의 길이보다 길 수 있다. 이를 통하여 클래딩층(CCL)은 슬릿(SL)이 노출되지 않도록 완전히 덮을 수 있다.
클래딩층(CCL)은 다양한 재질로 형성될 수 있다. 즉, 무기물 또는 유기물로 형성될 수 있다.
선택적 실시예로서 클래딩층(CCL)은 유기물로 형성할 수 있다. 이를 통하여 클래딩층(CCL)의 적절한 두께 및 폭을 용이하게 확보할 수 있고, 결과적으로 슬릿(SL)을 용이하게 덮을 수 있다.
선택적 실시예로서 클래딩층(CCL)은 기판(101)의 중앙 영역(CA)에 형성될 수 있는 절연층(미도시)와 동일한 재료로 형성할 수 있다. 또한, 기판(101)의 표시 영역(DA)에 형성될 수 있는 절연층(미도시)와 동시에 클래딩층(CCL)을 형성할 수도 있다.
클래딩층(CCL)은 주변 영역(PA)에 형성될 수 있다.
선택적 실시예로서 클래딩층(CCL)은 기판(101)의 가장자리 또는 절단선(CL)과 중앙 영역(CA)의 경계선 사이에 배치될 수 있다.
클래딩층(CCL)은 길게 연장된 형태를 가질 수 있다. 즉, 도 2에 도시한 것과 같이 기판(101)의 절단선(CL)과 나란한 방향으로 길게 연장된 형태를 가질 수 있다. 이 때 클래딩층(CCL)의 길이는 다양할 수 있는데, 표시 영역(DA)의 길이보다 작을 수도 있고, 클 수도 있다.
본 실시예의 디스플레이 장치(1000)의 주변 영역(PA)에 구비된 제1 절연층(111)상의 슬릿(SL)은 기판(101)의 가장자리로부터 전파되는 크랙을 차단한다. 예를들면 기판(101)의 절단선(CL)과 인접한 슬릿(SL)은 마더 기판으로부터 개별 디스플레이 장치(1000)를 절단하여 분리할 때 기판(101)상에 발생할 수 있는 크랙의 전파를 1차적으로 방지한다.
특히, 기판(101)상의 제1 절연층(111)이 주변 영역(PA)에 형성되고, 선택적으로 절단선(CL)에까지 연장될 수 있어 기판(101)의 상면을 보호할 수 있다. 또한, 슬릿(SL)은 제1 절연층(111)에 가해지는 압력에 의하여 발생할 수 있는 제1 절연층(111)에 발생할 수 있는 크랙 또는 크랙의 전파를 슬릿(SL)이 차단하거나 감소할 수 있다.
클래딩층(CCL)은 슬릿(SL)상에 형성된다. 클래딩층(CCL)을 통하여 슬릿(SL)상에 형성될 수 있는 이물 또는 파티클의 이동을 방지할 수 있다. 선택적 실시예로서 클래딩층(CCL)을 슬릿(SL)을 덮도록 형성하여 슬릿(SL)내에 잔존하는 이물 또는 파티클을 노출하지 않을 수 있다.
디스플레이 장치(1000)의 형성 시 슬릿(SL)내에 이물 또는 파티클이 발생할 수 있다. 예를들면 디스플레이 장치(1000)의 형성 과정 중 전극(미도시)형성 시 사용한 도전 물질이 슬릿(SL)에 잔존할 수 있다. 이러한 슬릿(SL)에 잔존한 도전 물질은 추후 공정에서 디스플레이 장치(1000)의 불량을 발생할 수 있고, 예를들면 잔존한 도전 물질이 표시 영역(DA)으로 이동하여 표시 영역(DA)의 전기적 불량을 발생할 수 있고, 이는 디스플레이 장치(1000)의 전기적 특성 및 화질 특성을 감소케한다.
본 실시예의 클래딩층(CCL)은 슬릿(SL)상에 형성되어 이러한 잔존하는 이물 및 파티클의 이동을 차단할 수 있어서 표시 영역(DA)등에서 발생할 수 있는 불량을 억제 및 감소할 수 있다.
또한, 제1 절연층(111)으로 인하여 클래딩층(CCL)이 기판(101)으로부터 박리되는 것을 방지할 수 있다.
도 4 내지 도 13은 도 1 내지 도 3의 슬릿 및 클래딩층의 다른 변형예들을 도시한 도면들이다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
먼저 도 4를 참조하면, 기판(101)상에 제1 절연층(111)이 형성되고, 제1 절연층(111)의 일부가 제거된 형태로 슬릿(SL)이 형성된다. 슬릿(SL)의 깊이는 제1 절연층(111)의 두께에 대응된다.
본 명세서에서 후술할 실시예 및 변형예에도 도 4와 같이 제1 절연층(111)의 두께에 대응하는 깊이를 갖는 슬릿(SL)의 구조를 적용할 수 있다.
도 5를 참조하면 배리어층(102)이 기판(101)과 제1 절연층(111)의 사이에 배치된다. 슬릿(SL)은 제1 절연층(111)상에 형성된다.
슬릿(SL)이 배리어층(102)에 형성되어 있지 않고 제1 절연층(111)에만 형성된다. 배리어층(102)을 통하여 기판(101)의 방향으로 침투하는 수분 또는 이물 등의 침투를 방지 또는 감소할 수 있다. 특히 배리어층(102)에 슬릿(SL)이 형성되지 않으므로 배리어층(102)을 통한 슬릿(SL)방향으로의 수분 또는 이물 등의 침투를 방지 또는 감소할 수 있다.
선택적 실시예로서 슬릿(SL)이 도 5보다 더 큰 깊이를 가져 배리어층(102)에까지 형성될 수도 있다.
배리어층(102)은 실리콘나이트라이드(SiNx), 실리콘 옥사이드(SiO2) 또는 실리콘 옥시나이트라이드 (SiOxNy)를 함유할 수 있다.
도 6을 참조하면 제1 절연층(111)상에 제2 절연층(121)이 형성된다. 제2 절연층(121)은 다양한 절연 물질로 형성할 수 있다. 선택적 실시예로서, 제2 절연층(121)은 제1 절연층(111)과 동일한 물질로 형성할 수 있다.
선택적 실시예로서 제2 절연층(121)은 무기물을 이용하여 형성할 수 있다. 예를들면 제2 절연층(121)은 산화물, 질화물 또는 질산화물을 포함할 수 있다. 더 구체적인 예로서, 제2 절연층(121)은 실리콘나이트라이드(SiNx), 실리콘 옥사이드(SiO2) 또는 실리콘 옥시나이트라이드 (SiOxNy)를 함유할 수 있다.
선택적 실시예로서 제2 절연층(121)은 중앙 영역(CA)에까지 형성될 수 있고, 표시 영역(DA)에도 형성될 수 있다. 또한 다른 선택적 실시예로서 제2 절연층(121)은 기판(101)상에 중앙 영역(CA) 및 주변 영역(PA)에 전체적으로 형성될 수도 있다. 즉, 기판(101)의 상면의 전체면에 제2 절연층(121)을 형성할 수도 있다.
선택적 실시예로서, 제2 절연층(121)은 적어도 기판(101)의 절단선(CL)까지 연장되도록 형성될 수 있다.
그러나, 본 발명은 이에 한정되지 않고, 주변 영역(PA)의 일 영역에서 제2 절연층(121)이 기판(101)의 상면을 덮지 않을 수도 있다.
슬릿(SL)은 제2 절연층(121)상에 형성된다. 슬릿(SL)은 제2 절연층(121) 및 제1 절연층(111)에 형성된다. 즉 슬릿(SL)의 제2 절연층(121)을 관통하도록 형성될 수 있다. 이를 통하여 슬릿(SL)의 두께를 소정의 크기 이상으로 할 수 있어 클래딩층(CCL)이 슬릿(SL)에 형성 시 슬릿(SL)에 깊게 충진되어 클래딩층(CCL)이 슬릿(SL)에 안정적으로 배치되어 슬릿(SL)으로부터 박리되는 것을 감소 또는 차단할 수 있다.
도시하지 않았으나, 제2 절연층(121)상에 추가적으로 하나 이상의 절연층(미도시)이 형성될 수 있고, 이러한 절연층(미도시)을 관통하도록 슬릿(SL)이 형성될 수 있다.
또한, 배리어층(102)이 기판(101)과 제1 절연층(111)의 사이에 형성될 수 있다. 선택적 실시예로서 도 6의 구조에서 배리어층(102)이 생략될 수 있다.
도 7을 참조하면 기판(101)이 단층이 아닌 복층으로서 제1 층(101a), 제2 층(101b) 및 삽입층(101c)을 포함한다. 제1 층(101a) 및 제2 층(101b)은 유기물을 포함하고, 삽입층(101c)은 무기물을 포함할 수 있다. 선택적 실시예로서 제1 층(101a) 및 제2 층(101b)은 폴리이미드와 같은 플라스틱 물질을 포함하고 삽입층(101c)은 실리콘 옥사이드를 포함할 수 있다.
그러나 본 실시예는 이에 한정되지 않고 제1 층(101a) 및 제2 층(101b)이 다양한 재질의 유기물을 함유하고, 동일 또는 서로 상이한 재료를 함유할 수 있다. 그리고, 삽입층(101c)이 배리어 기능을 하는 다양한 재질을 함유할 수 있고, 단층이 아닌 복층 구조를 포함할 수도 있다.
도시하지 않았으나 도 7의 복층의 기판(101)의 구조가 전술한 실시예들, 변형예 및 후술할 실시예들에도 적용될 수 있다.
도 8을 참조하면 제1 절연층(111)상에 복수의 슬릿(SL)이 형성되어 있다. 도 8에는 2개의 슬릿(SL)이 형성된 것이 도시되어 있으나, 본 실시예는 이에 한정되지 않는다. 즉 3개 이상의 슬릿(SL)이 형성될 수 있다.
선택적 실시예로서 복수의 슬릿(SL)은 서로 이격될 수 있다. 복수의 슬릿(SL)은 일 방향으로 배열될 수 있고, 예를들면 슬릿(SL)의 폭 방향(도 8의 X축 방향)으로 배열될 수 있다.
또한, 클래딩층(CCL)은 복수의 슬릿(SL)을 모두 덮도록 형성될 수 있다. 도시하지 않았으나, 선택적 실시예로서 클래딩층(CCL)이 복수의 슬릿(SL)에 대응되도록 서로 이격된 복수의 클래딩층(CCL)으로 형성될 수도 있다.
선택적 실시예로서 복수의 슬릿(SL)은 서로 나란하게 형성될 수 있고, 일정한 폭을 가질 수 있다. 도시하지 않았으나, 복수의 슬릿(SL)들은 모두 상이한 폭을 가질 수도 있다. 도 9의 복수의 슬릿(SL)의 구조를 전술한 실시예들 및 후술할 실시예들에 적용할 수 있다.
복수의 슬릿(SL) 및 그 사이의 이격된 공간은 기판(101)의 절단선(CL)을 통한 기판(101)으로의 크랙의 전파를 효과적으로 차단할 수 있다. 즉, 기판(101)의 가장자리, 즉 절단선(CL)에 인접한 슬릿(SL)을 통하여 크랙 발생을 최소화하고, 그 다름으로 인접한 슬릿(SL)을 통하여 추가적으로 크랙 발생 및 전파의 차단 효과를 향상할 수 있다.
도 10을 참조하면 복수의 슬릿(SL)이 형성되어 있다. 복수의 슬릿(SL)중 기판(101)의 가장자리 또는 절단선(CL)에 가장 인접한 슬릿(SL)의 폭(W1)과 다른 슬릿(SL)의 폭(W2)이 다르게 할 수 있다. 구체적으로 복수의 슬릿(SL)중 기판(101)의 가장자리 또는 절단선(CL)에 가장 인접한 슬릿(SL)의 폭(W1)이 다른 슬릿(SL)의 폭(W2)보다 클 수 있다. 이를 통하여 기판(101)의 절단선(CL)에서 발생한 크랙 발생 및 크랙의 전파 시 1차적으로 차단하는 효과를 증대할 수 있다.
본 실시예는 이에 한정되지 않고 다양한 형태로 복수의 슬릿(SL)의 폭을 정할 수 있다. 예를들면 도 11에 도시한 것과 같이 복수의 슬릿(SL)중 기판(101)의 가장자리 또는 절단선(CL)으로부터 가장 멀리 떨어진 슬릿(SL)의 폭(W1)이 다른 슬릿(SL)의 폭(W2)보다 클 수 있다. 또한, 복수의 슬릿(SL)중 기판(101)의 가장자리 또는 절단선(CL)에 가장 인접한 슬릿(SL)과 기판(101)의 가장자리 또는 절단선(CL)으로부터 가장 멀리 떨어진 슬릿(SL)사이의 슬릿(SL)의 폭(W1)을 다른 슬릿(SL)의 폭(W2보다 크게 할 수 있다.
도 13은 본 발명의 일 실시예의 디스플레이 장치의 슬릿에 파티클이 잔존하는 경우를 도시한 도면이다.
도 13을 참고하면 전술한 도 1 내지 도 3의 디스플레이 장치(1000)의 슬릿(SL)에 파티클(MR)이 잔존하고 있다. 구체적인 예로서 파티클(MR)은 금속 파티클 또는 금속막 찌꺼기 기타 금속 잔여물일 수 있다. 이러한 파티클(MR)은 외부에서 유입된 경우 또는 디스플레이 장치(1000)의 제조 공정 시 디스플레이 장치(1000)의 구성 요소를 형성하기 위한 재료들의 잔여물일 수 있다.
클래딩층(CCL)이 슬릿(SL)에 형성 시 파티클(MR)을 덮으므로 파티클(MR)의 이동을 차단 또는 이동 가능성을 감소할 수 있다. 클래딩층(CCL)은 파티클(MR)이 디스플레이 장치(1000)의 표시 영역(DA)으로의 이동하는 것을 차단할 수 있다. 이를 통하여 디스플레이 장치(1000)의 표시 영역(DA)의 불량을 방지하여 전기적 특성 또는 화질 특성이 향상된 디스플레이 장치(1000)가 구현된다.
도 14는 본 발명의 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 15는 도 14의 E를 확대한 개략적인 도면이고, 도 16은 도 15의 ⅩⅥ-ⅩⅥ선을 따라 절단한 단면도이다.
도 14 내지 도 16을 참조하면, 본 발명의 일 실시예에 관한 디스플레이 장치(2000)는 기판(201)을 포함한다. 기판(201)은 다양한 소재를 포함할 수 있다. 기판(201)의 구체적인 재료는 전술한 실시예와 동일하므로 구체적인 설명은 생략하기로 한다.
디스플레이 장치(2000)는 마더 기판 상에 복수개 형성될 수 있으며, 기판(201)의 절단선(CL)을 따라 절단함으로써 개별 디스플레이 장치(2000)로 분리될 수 있다. 도 14에서는 절단선(CL)을 따라 절단되어 분리된 개별 디스플레이 장치(2000)를 도시한 것이다. 따라서, 기판(201)의 가장자리는 절단선(CL)에 의해 정의된다.
기판(201)의 가장자리 전체, 즉 도 14에 도시된 기판(201)의 네 개의 모서리가 모두 절단선(CL)일 수 있다. 선택적 실시예로서 기판(201)의 네 개의 모서리 중 하나, 둘 또는 세개가 절단선(CL)일 수 있다.
즉, 마더 기판의 크기, 모양 등에 따라, 디스플레이 장치(2000)의 가장자리들 중 절단선(CL)으로 결정되는 가장자리의 위치, 개수는 다양하다.
기판(201)은 주변 영역(PA) 및 중앙 영역(CA)으로 구획된다. 구체적으로 주변 영역(PA)은 절단선(CL) 주변, 즉 절단선(CL)과 인접한 영역을 포함이고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이다.
그러나, 본 실시예는 이에 한정되는 것은 아니다. 즉, 절단선(CL)이 존재하지 않을 수 있다. 구체적으로 하나의 마더 기판에 하나의 디스플레이 장치(2000)를 형성할 수 있고, 이 경우 기판(201)이 하나의 마더 기판이 될 수 있어 절단선(CL)이 없을 수도 있다. 그 경우 주변 영역(PA)은 기판(201)의 가장자리와 인접한 영역이고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이 될 수 있다. 설명의 편의를 위하여 후술하는 실시예들에서는 절단선(CL)이 있는 경우만을 설명하기로 한다.
중앙 영역(CA)은 적어도 표시 영역(DA)을 포함한다.
표시 영역(DA)에는 화상이 표시되도록 하나 이상의 표시 소자(미도시), 예를들면 유기 발광 소자(OLED)가 구비될 수 있다. 또한, 표시 영역(DA)에는 복수개의 화소들이 배치될 수 있다.
표시 영역(DA)의 주변에는 비표시 영역(미도시)이 형성될 수 있다. 구체적으로 표시 영역(DA)을 둘러싸도록 비표시 영역이 형성될 수 있다. 선택적 실시예로서 비표시 영역은 표시 영역(DA)의 복수 개의 측면에 인접하도록 형성될 수 있다. 또한 다른 선택적 실시예로서 비표시 영역은 표시 영역(DA)의 일측면에 인접하도록 형성될 수 있다.
또한, 다른 선택적 실시예로서 중앙 영역(CA)에는 표시 영역(DA)만이 구비될 수 있다. 즉, 비표시 영역은 주변 영역(PA)에만 형성될 수도 있다.
비표시 영역에는 패드 영역이 형성될 수 있고, 패드 영역에는 드라이버(driver)나 복수개의 패드(미도시)들이 배치된다.
선택적 실시예로서 중앙 영역(CA)의 표시 영역(DA)에는 하나 이상의 절연층(미도시)이 형성될 수 있다. 이러한 절연층(미도시)은 유기물로 형성될 수 있고, 또한 무기물로 형성될 수도 있다.
주변 영역(PA)은 절단선(CL)과 인접한 영역으로서 절단선(CL)을 따라 기판(201)의 둘레에 구비된다.
주변 영역(PA)에는 기판(201)상에 제1 절연층(211)이 형성된다. 제1 절연층(211)상에 슬릿(SL)이 형성된다. 즉, 슬릿(SL)은 표시 영역(DA)과 이격되도록 주변 영역(PA)에 형성된다.
제1 절연층(211)은 다양한 절연 물질로 형성할 수 있다. 선택적 실시예로서, 제1 절연층(211)은 무기물을 이용하여 형성할 수 있다. 예를들면 제1 절연층(211)은 산화물, 질화물 또는 질산화물을 포함할 수 있다. 더 구체적인 예로서, 제1 절연층(211)은 실리콘나이트라이드(SiNx), 실리콘 옥사이드(SiO2) 또는 실리콘 옥시나이트라이드 (SiOxNy)를 함유할 수 있다.
선택적 실시예로서 제1 절연층(211)은 중앙 영역(CA)에까지 형성될 수 있고, 표시 영역(DA)에도 형성될 수 있다. 또한 다른 선택적 실시예로서 제1 절연층(211)은 기판(201)상에 중앙 영역(CA) 및 주변 영역(PA)에 전체적으로 형성될 수도 있다. 즉, 기판(201)의 상면의 전체면에 제1 절연층(211)을 형성할 수도 있다.
선택적 실시예로서, 제1 절연층(211)은 적어도 기판(201)의 절단선(CL)까지 연장되도록 형성될 수 있다.
그러나, 본 발명은 이에 한정되지 않고, 주변 영역(PA)의 일 영역에서 제1 절연층(211)이 기판(201)의 상면을 덮지 않을 수도 있다.
클래딩층(CCL)이 슬릿(SL)을 덮도록 제1 절연층(211)상에 형성된다.
선택적 실시예로서 클래딩층(CCL)의 폭은 슬릿(SL)의 폭보다 크고, 클래딩층(CCL)의 길이는 슬릿(SL)의 길이보다 길 수 있다. 이를 통하여 클래딩층(CCL)은 슬릿(SL)이 노출되지 않도록 완전히 덮을 수 있다.
클래딩층(CCL)은 다양한 재질로 형성될 수 있다. 즉, 무기물 또는 유기물로 형성될 수 있다.
선택적 실시예로서 클래딩층(CCL)은 유기물로 형성할 수 있다. 이를 통하여 클래딩층(CCL)의 적절한 두께 및 폭을 용이하게 확보할 수 있고, 결과적으로 슬릿(SL)을 용이하게 덮을 수 있다.
선택적 실시예로서 클래딩층(CCL)은 기판(201)의 중앙 영역(CA)에 형성될 수 있는 절연층(미도시)와 동일한 재료로 형성할 수 있다. 또한, 기판(201)의 표시 영역(DA)에 형성될 수 있는 절연층(미도시)와 동시에 클래딩층(CCL)을 형성할 수도 있다.
선택적 실시예로서 클래딩층(CCL)은 기판(201)의 가장자리 또는 절단선(CL)과 인접하도록 형성될 수 있다.
또한 클래딩층(CCL)의 측면 중 기판의 가장자리 또는 절단선(CL)과 인접한 측면과 이와 마주하는 측면은 서로 다른 형태를 가질 수 있다. 즉 클래딩층(CCL)의 측면 중 기판의 가장자리 또는 절단선(CL)과 인접한 측면은 지면에 수직에 가까운 평면을 가질 수 있고, 이와 마주하는 측면은 경사면에 유사한 면 또는 곡면을 가질 수 있다.
본 실시예의 디스플레이 장치(2000)는 절단선(CL)을 기준으로 절단 시 절단선(CL)에 배치된 클래딩층(CCL)에 대하여도 절단 공정이 진행된 결과일 수 있고, 그로 인하여 클래딩층(CCL)이 절단 공정 시 절단면에 대응하는 측면을 가질 수 있다.
도 17은 도 15 및 도 16의 슬릿 및 클래딩층의 다른 변형예를 도시한 도면이다.
도 17을 참조하면 복수의 슬릿(SL)이 형성되어 있다. 도시하지 않았으나, 절단선(CL)과 중첩되는 슬릿(SL)이 형성될 수도 있다.
도 18은 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 19는 도 18의 F를 확대한 개략적인 도면이고, 도 20은 도 19의 ⅨⅩ-ⅨⅩ선을 따라 절취한 단면도이다.
도 18 내지 도 20을 참조하면, 본 발명의 일 실시예에 관한 디스플레이 장치(3000)는 기판(301)을 포함한다. 기판(301)은 다양한 소재를 포함할 수 있다. 기판(301)의 구체적인 재료는 전술한 실시예와 동일하므로 구체적인 설명은 생략하기로 한다.
디스플레이 장치(3000)는 마더 기판 상에 복수개 형성될 수 있으며, 기판(301)의 절단선(CL)을 따라 절단함으로써 개별 디스플레이 장치(3000)로 분리될 수 있다. 도 18에서는 절단선(CL)을 따라 절단되어 분리된 개별 디스플레이 장치(3000)를 도시한 것이다. 따라서, 기판(301)의 가장자리는 절단선(CL)에 의해 정의된다.
기판(301)의 가장자리 전체, 즉 도 18에 도시된 기판(301)의 네 개의 모서리가 모두 절단선(CL)일 수 있다. 선택적 실시예로서 기판(301)의 네 개의 모서리 중 하나, 둘 또는 세개가 절단선(CL)일 수 있다.
즉, 마더 기판의 크기, 모양 등에 따라, 디스플레이 장치(3000)의 가장자리들 중 절단선(CL)으로 결정되는 가장자리의 위치, 개수는 다양하다.
기판(301)은 주변 영역(PA) 및 중앙 영역(CA)으로 구획된다. 구체적으로 주변 영역(PA)은 절단선(CL) 주변의 영역이고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이다.
그러나, 본 실시예는 이에 한정되는 것은 아니다. 즉, 절단선(CL)이 존재하지 않을 수 있다. 구체적으로 하나의 마더 기판에 하나의 디스플레이 장치(3000)를 형성할 수 있고, 이 경우 기판(301)이 하나의 마더 기판이 될 수 있어 절단선(CL)이 없을 수도 있다. 그 경우 주변 영역(PA)은 기판(301)의 가장자리와 인접한 영역이고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이 될 수 있다. 설명의 편의를 위하여 후술하는 실시예들에서는 절단선(CL)이 있는 경우만을 설명하기로 한다.
중앙 영역(CA)은 적어도 표시 영역(DA)을 포함한다.
표시 영역(DA)에는 화상이 표시되도록 하나 이상의 표시 소자(미도시), 예를들면 유기 발광 소자(OLED)가 구비될 수 있다. 또한, 표시 영역(DA)에는 복수개의 화소들이 배치될 수 있다.
표시 영역(DA)의 주변에는 비표시 영역(미도시)이 형성될 수 있다. 구체적으로 표시 영역(DA)을 둘러싸도록 비표시 영역이 형성될 수 있다. 선택적 실시예로서 비표시 영역은 표시 영역(DA)의 복수 개의 측면에 인접하도록 형성될 수 있다. 또한 다른 선택적 실시예로서 비표시 영역은 표시 영역(DA)의 일측면에 인접하도록 형성될 수 있다.
또한, 다른 선택적 실시예로서 중앙 영역(CA)에는 표시 영역(DA)만이 구비될 수 있다. 즉, 비표시 영역은 주변 영역(PA)에만 형성될 수도 있다.
비표시 영역에는 패드 영역이 형성될 수 있고, 패드 영역에는 드라이버(driver)나 복수개의 패드(미도시)들이 배치된다.
선택적 실시예로서 중앙 영역(CA)의 표시 영역(DA)에는 하나 이상의 절연층(미도시)이 형성될 수 있다. 이러한 절연층(미도시)은 유기물로 형성될 수 있고, 또한 무기물로 형성될 수도 있다.
주변 영역(PA)에는 기판(301)상에 제1 절연층(311)이 형성된다. 제1 절연층(311)상에 복수 개의 슬릿(SL)이 형성된다. 복수 개의 슬릿(SL)은 복수의 이격된 형태로 형성될 수 있다.
구체적으로, 기판(301)의 가장자리 또는 절단선(CL)으로부터 표시 영역(DA)을 향하는 방향과 교차하는 방향으로 복수의 슬릿(SL)이 배열될 수 있다.
또한, 도 21에 도시한 것과 같이 복수 개의 슬릿(SL)이 일 방향(도 21의 Y축 방향) 및 이와 교차하는 방향(도 21의 X축 방향)으로 복수 개가 배치될 수도 있다.
클래딩층(CCL)은 복수개의 슬릿(SL)을 모두 덮도록 형성될 수 있다.
도 22는 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 23은 도 22의 ⅩⅩⅡ-ⅩⅩⅡ선을 따라 절취한 단면도이다.
도 22 및 도 23을 참조하면, 본 발명의 일 실시예에 관한 디스플레이 장치(4000)는 기판(401)을 포함한다. 기판(401)은 다양한 소재를 포함할 수 있다. 기판(301)의 구체적인 재료는 전술한 실시예와 동일하므로 구체적인 설명은 생략하기로 한다.
디스플레이 장치(4000)의 절단선(CL)은 전술한 실시예와 동일하므로 그에 대한 설명은 생략한다.
기판(401)은 주변 영역(PA) 및 중앙 영역(CA)으로 구획된다. 구체적으로 주변 영역(PA)은 절단선(CL) 주변의 영역이고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이다. 이에 대한 내용은 전술한 실시예에서 설명한 바와 같으므로 구체적인 설명은 생략한다.
선택적 실시예로서 중앙 영역(CA)의 표시 영역(DA)에는 하나 이상의 절연층(미도시)이 형성될 수 있다. 이러한 절연층(미도시)은 유기물로 형성될 수 있고, 또한 무기물로 형성될 수도 있다.
주변 영역(PA)에는 기판(401)상에 제1 절연층(411)이 형성된다. 제1 절연층(411)상에 슬릿(SL)이 형성된다. 즉, 슬릿(SL)은 표시 영역(DA)과 이격되도록 주변 영역(PA)에 형성된다.
중앙 영역(CA)의 표시 영역(DA)에는 표시 영역(DA)에 구비된 표시 소자(미도시)로 수분 또는 기타의 이물이 침투하는 것을 차단 또는 감소하기 위하여 하나 이상의 봉지층이 형성될 수 있다. 도 23에는 두 개의 봉지층(461, 462), 즉 예를들면 제1 무기 봉지층(461), 제2 무기 봉지층(462)이 도시되어 있다. 도 23에는 제1, 2 무기 봉지층(461, 462)이 표시 영역(DA)으로부터 연장되어 주변 영역(PA)에까지 형성된 것이 도시되어 있다. 구체적으로 제1 무기 봉지층(461)은 제1 절연층(411)상에 형성되고, 제2 무기 봉지층(462)은 제1 무기 봉지층(461)상에 형성된다.
봉지층(461, 462)은 클래딩층(CCL) 및 슬릿(SL)과 이격되도록 형성될 수 있다.
도시하지 않았으나 봉지층(461, 462)은 주변 영역(PA)에까지 연장되지 않고, 주변 영역(PA)과 중첩되지 않을 수 있다.
선택적 실시예로서 제1 무기 봉지층(461, 462) 중 어느 하나만 배치될 수 있고, 또 다른 예로서 무기물 대신 유기물을 함유하는 봉지층(미도시)을 형성할 수도 있다.
도 24는 도 22 및 도 23의 디스플레이 장치의 다른 변형예를 도시한 도면이다.
도 24에는 네 개의 봉지층(461, 462, 471, 472), 즉 예를들면 제1 무기 봉지층(461), 제2 무기 봉지층(462), 제1 유기 봉지층(471) 및 제2 유기 봉지층(472)이 도시되어 있다.
도 24에는 네 개의 봉지층(461, 462, 471, 472)이 표시 영역(DA)으로부터 연장되어 주변 영역(PA)에까지 형성된 것이 도시되어 있다. 구체적으로 제1 무기 봉지층(461)은 제1 절연층(411)상에 형성되고, 제1 유기 봉지층(471)은 제1 절연층(411)과 제1 무기 봉지층(461)의 사이에 형성되고, 제2 무기 봉지층(462)은 제1 무기 봉지층(461)상에 형성되고, 제2 유기 봉지층(472)은 제1 무기 봉지층(461)과 제2 무기 봉지층(462)의 사이에 배치될 수 있다.
이 때 제1 무기 봉지층(471)의 가장자리에 인접한 상면의 영역과 제2 무기 봉지층(472)의 가장자리에 인접한 영역의 하면이 접할 수 있다.
네 개의 봉지층(461, 462, 471, 472)은 클래딩층(CCL) 및 슬릿(SL)과 이격되도록 형성될 수 있다.
네 개의 봉지층(461, 462, 471, 472)이 클래딩층(CCL) 및 슬릿(SL)과 이격되도록 하여 슬릿(SL)에 발생할 수 있는 크랙이 네 개의 봉지층(461, 462, 471, 472) 중 어느 하나를 통하여 전파되는 것을 차단하고, 슬릿(SL)에 잔존할 수 있는 파티클이 네 개의 봉지층(461, 462, 471, 472)중 어느 하나를 통하여 이동하는 것을 차단할 수 있다.
도시하지 않았으나 네 개의 봉지층(461, 462, 471, 472)은 주변 영역(PA)에까지 연장되지 않고, 주변 영역(PA)과 중첩되지 않을 수 있다.
도 25는 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 26은 도 25의 ⅩⅩⅤA-ⅩⅩⅤA선 및 ⅩⅩⅤB-ⅩⅩⅤB선을 따라 절단한 단면도이다.
도 25 및 도 26을 참조하면, 본 발명의 일 실시예에 관한 디스플레이 장치(5000)는 기판(501)을 포함한다. 기판(501)은 다양한 소재를 포함할 수 있다. 기판(501)의 구체적인 재료는 전술한 실시예와 동일하므로 구체적인 설명은 생략하기로 한다.
디스플레이 장치(5000)의 절단선(CL)은 전술한 실시예와 동일하므로 그에 대한 설명은 생략한다.
기판(501)은 주변 영역(PA) 및 중앙 영역(CA)으로 구획된다. 구체적으로 주변 영역(PA)은 절단선(CL) 주변의 영역이고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이다. 이에 대한 내용은 전술한 실시예에서 설명한 바와 같으므로 구체적인 설명은 생략한다.
기판(501)상에 제1 절연층(511)이 형성된다. 제1 절연층(511)은 다양한 절연 물질로 형성할 수 있다. 예를들면 제1 절연층(511)은 무기물을 이용하여 형성할 수 있다.
제1 절연층(511)은 중앙 영역(CA) 및 주변 영역(PA)에 형성될 수 있다. 선택적 실시예로서, 별도의 패터닝 공정없이 제1 절연층(511)을 기판(501)상에 형성할 수 있다.
제1 절연층(511)은 다양한 절연 물질로 형성할 수 있다. 선택적 실시예로서, 제1 절연층(511)은 무기물을 이용하여 형성할 수 있다. 예를들면 제1 절연층(511)은 산화물, 질화물 또는 질산화물을 포함할수 있다. 더 구체적인 예로서, 제1 절연층(511)은 실리콘나이트라이드(SiNx), 실리콘 옥사이드(SiO2) 또는 실리콘 옥시나이트라이드 (SiOxNy)를 함유할 수 있다. 또한 다양한 방법, 예를들면 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 제1 절연층(511)을 형성할 수 있다.
제1 절연층(511)상의 표시 영역(DA)에 박막 트랜지스터(TFT)를 형성할 수 있다. 표시 영역(DA) 상에 형성된 박막 트랜지스터(TFT)는 화소 회로의 일부로써 기능한다. 또한 박막 트랜지스터(TFT)는 비표시 영역 상에도 형성될 수 있다. 비표시 영역 상에 형성된 박막 트랜지스터(TFT)는 드라이버에 포함된 회로의 일부로써 기능한다.
이하에서는 박막 트랜지스터(TFT)가 활성층(513), 게이트 전극(515), 소스 전극(517) 및 드레인 전극(518)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 도시하였다. 그러나 본 발명은 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(TFT)가 채용될 수 있다.
활성층(513)(active layer)은 제1 절연층(511)상에 형성된다. 활성층(513)은 반도체 물질을 포함하며, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 않고 활성층(513)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(513)은 유기 반도체 물질을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(513)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(513)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
전술한 것과 같이 본 실시예는 다양한 형태의 박막 트랜지스터를 구비할 수 있고, 예를들면 바텀 게이트 구조의 박막 트랜지스터를 구비할 수 있다. 특히, 활성층(513)이 산화물을 함유하는 경우 또는 비정질 실리콘을 함유하는 경우 바텀 게이트 구조의 박막 트랜지스터를 구비할 수 있다.
이러한 바텀 게이트 구조의 박막 트랜지스터는 다양한 형태를 가질 수 있는데, 일 예로서, 제1 절연층(511)상에 게이트 전극이 형성되고, 게이트 전극의 상부에 활성층이 형성되고, 활성층의 상부에 소스 전극 및 드레인 전극이 배치될 수 있다. 또한, 다른 예로서 기판상에 게이트 전극이 형성되고, 소스 전극 및 드레인 전극이 게이트 전극의 상부에 형성되고, 활성층이 소스 전극 및 드레인 전극의 상부에 형성될 수도 있다. 이 경우 게이트 전극, 활성층, 소스 전극 및 드레인 전극 중 적어도 하나와 인접하도록 절연막, 예를들면 무기막이 형성될 수 있다.
제2 절연층(521)이 활성층(513) 상에 형성된다. 제2 절연층(521)은 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 제2 절연층(521)은 활성층(513) 및 게이트 전극(515)을 절연하는 역할을 한다.
제2 절연층(521)은 중앙 영역(CA) 및 주변 영역(PA)에 형성될 수 있다. 선택적 실시예로서, 별도의 패터닝 공정 없이 제2 절연층(521)을 활성층(513)과 게이트 전극(515)의 사이에 형성할 수 있다.
게이트 전극(515)이 제2 절연층(521)의 상부에 배치된다. 게이트 전극(515)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다.
게이트 전극(515)은 저저항 금속 물질로 이루어질 수 있으며, 예컨대 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다.
게이트 전극(515) 상에는 층간 절연막(522)(inter layer dielectric)이 형성된다. 층간 절연막(522)은 소스 전극(561) 및 드레인 전극(562)과 게이트 전극(515)을 절연 한다.
층간 절연막(522)은 중앙 영역(CA) 및 주변 영역(PA)에 형성될 수 있다. 선택적 실시예로서, 별도의 패터닝 공정 없이 층간 절연막(522)을 소스 전극(561) 및 드레인 전극(562)과 게이트 전극(515)의 사이에 형성할 수 있다.
층간 절연막(522)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
층간 절연막(522) 상에 소스 전극(561) 및 드레인 전극(562)을 형성하기 전에, 소스 전극(561) 및 드레인 전극(562)이 활성층(513)의 일 영역과 접하도록 콘택홀 형성 공정을 진행한다. 즉, 활성층(513)상부의 제2 절연층(521) 및 층간 절연막(522)의 일 영역을 제거하는 단계를 진행한다.
선택적 실시예로서, 콘택홀 형성 공정 시에 주변 영역(PA)에 슬릿(SL)을 형성하는 공정을 진행할 수 있다. 즉, 활성층(513)상부의 제2 절연층(521) 및 층간 절연막(522)의 일 영역을 제거하는 콘택홀 형성 공정과 슬릿(SL) 형성 공정을 동시에 진행할 수 있다.
슬릿(SL)은 제2 절연층(521), 층간 절연막(522)을 관통하고, 제1 절연층(511)의 소정의 두께에 대응한다.
선택적 실시예로서 슬릿(SL)은 층간 절연막(522)을 관통하고 제2 절연층(521)의 두께의 일부에 대응할 수 있다. 또한 다른 예로서 슬릿(SL)은 층간 절연막(522)의 두께의 일부에 대응할 수 있다.
도 26에는 복수의 슬릿(SL)이 도시되어 있으나, 하나의 슬릿(SL)이 형성될 수도 있다.
그리고 나서 소스 전극(561) 및 드레인 전극(562)을 층간 절연막(522)상에 형성한다. 소스 전극(561) 및 드레인 전극(562)은 전도성이 좋은 재료를 이용하여 단층 또는 복층으로 형성할 수 있다.
소스 전극(561) 및 드레인 전극(562)은 활성층(513)의 영역과 접촉하도록 형성된다. 이 때 경우에 따라 소스 전극(561) 및 드레인 전극(562)을 형성하기 위한 금속 재료 중 일부가 슬릿(SL)에 잔존할 수 있다.
박막 트랜지스터(TFT)를 덮도록, 즉 소스 전극(561) 및 드레인 전극(562)상에 패시베이션막(530)을 형성한다.
패시베이션막(530)은 박막 트랜지스터(TFT)로부터 비롯된 단차를 해소하고 상면을 평탄하게 하여, 하부 요철에 의해 유기 발광 소자(OLED)에 불량이 발생하는 것을 방지한다. 이러한 패시베이션막(530)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 패시베이션막(530)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
선택적 실시예로서, 패시베이션막(530)과 동일한 재료를 이용하여 클래딩층(CCL)을 형성할 수 있다. 즉, 유기물을 이용하여 클래딩층(CCL)을 형성할 수 있다.
선택적 실시예로서 패시베이션막(530)의 형성 시 동시에 클래딩층(CCL)을 형성할 수 있다. 즉, 패시베이션막(530)의 형성 시 소스 전극(517) 또는 드레인 전극(518)중 어느 하나의 일면을 노출하도록 비아홀 형성 공정을 진행하는데, 이러한 비아홀 형성 공정과 동시에 클래딩층(CCL)을 패터닝할 수 있다. 즉, 추가적인 마스크 없이도 클래딩층(CCL)을 용이하게 형성할 수 있다.
클래딩층(CCL)은 슬릿(SL)을 덮도록 형성되어 슬릿(SL)에 잔존할 수 있는 파티클의 이동을 차단 또는 감소하여 표시 영역(DA), 특히 유기 발광 소자(540)의 쇼트 불량 등 전기적 불량을 감소할 수 있다.
패시베이션막(530)상에 유기 발광 소자(OLED:540)를 형성한다. 유기 발광 소자(540)는 박막 트랜지스터와 전기적으로 연결된다.
유기 발광 소자(540)는 제1 전극(541), 제2 전극(542) 및 양 전극 사이에 개재되는 중간층(543)을 포함한다.
제1 전극(541)은 소스 전극(517) 및 드레인 전극(518) 중 어느 하나와 전기적으로 연결되는데, 도 26에 도시한 것과 같이 드레인 전극(518)에 연결될 수 있다.
제1 전극(541)은 다양한 형태를 가질 수 있는데, 예를들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
제1 전극(541)은 다양한 재질로 형성할 수 있다. 즉 제1 전극(541)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)과 같은 투명도전성산화물을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 또한, 제1 전극(541)은 은(Ag)과 같이 반사율이 높은 금속을 포함할 수 있다.
중간층(543)은 유기 발광층을 포함하며, 유기 발광층은 저분자 유기물 또는 고분자 유기물을 사용할 수 있다. 선택적 실시예로서 중간층(543)은 유기 발광층과 함께, 홀 주입층, 홀 수송층, 전자 수송층 및 전자 주입층으로 이루어지는 군으로부터 선택된 적어도 하나를 더 포함할 수 있다.
한편, 유기 발광층은 유기 발광 소자 별로 별도로 형성될 수 있다. 이 경우에는 유기 발광 소자 별로 적색, 녹색 및 청색의 광을 각각 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 유기 발광층이 유기 발광 소자 전체에 공통으로 형성될 수 있다. 예를 들어, 적색, 녹색, 및 청색의 광을 방출하는 복수의 유기 발광층이 수직으로 적층되거나 혼합되어 형성되어 백색광을 방출할 수 있다. 물론, 백색광을 방출하기 위한 색의 조합은 상술한 바에 한정되지 않는다. 한편, 이 경우 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나 컬러필터가 별도로 구비될 수 있다.
제2 전극(542)은 다양한 도전성 재료로 형성할 수 있다. 예를들면 제2 전극(582)은 리튬(Li), 칼슘칼슘(Ca), 불화리튬(LiF), 알루미늄(Al), 마그네슘(Mg) 또는 은(Ag)을 함유할 수 있고, 상기 재료 중 적어도 하나 이상으로 단층 또는 복층으로 형성할 수 있고, 상기 재료 중 적어도 두 가지를 함유하는 합금 재료를 포함할 수 있다.
패시베이션막(530) 상에 화소 정의막(535)이 형성되고, 화소 정의막(535)은 제1 전극(541)의 소정의 영역을 덮지 않도록 형성한 후, 화소 정의막(535)으로 덮이지 않은 제1 전극(541)의 영역상에 중간층(543)을 형성하고 중간층(543)상에 제2 전극(542)이 형성된다.
화소 정의막(535)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성될 수 있다.
선택적 실시예로서, 화소 정의막(535)과 동일한 재료를 이용하여 클래딩층(CCL)을 형성할 수 있다.
제2 전극(542) 상에는 도시되지 않았으나, 선택적 실시예로서 기능층(미도시)이 더 형성될 수 있다. 기능층은 제2 전극(542)상에 형성되는 복수 개의 층을 포함할 수 있고, 기능층의 적어도 한 층은 제2 전극(542)이 후속 공정 시 오염되는 것을 방지하고, 기능층의 또 다른 한 층은 중간층(543)으로부터 제2 전극(542)방향으로 취출되는 가시 광선의 효율을 향상할 수 있다.
본 실시예의 디스플레이 장치(5000)의 주변 영역(PA)에 구비된 제1 절연층(511)상의 슬릿(SL)은 기판(501)의 가장자리로부터 전파되는 크랙을 차단한다. 예를들면 기판(501)의 절단선(CL)과 인접한 슬릿(SL)은 마더 기판으로부터 개별 디스플레이 장치(5000)를 절단하여 분리할 때 기판(501)상에 발생할 수 있는 크랙의 전파를 1차적으로 방지한다.
특히, 기판(501)을 플렉서블 재질로 형성하여 플렉서블한 기능을 갖는 디스플레이 장치(5000)를 형성할 경우 주변 영역(PA)에서의 휨, 벤딩 시 주변 영역(PA)에서의 크랙 발생 및 전파를 효과적으로 감소 또는 차단할 수 있다.
클래딩층(CCL)은 슬릿(SL)상에 형성된다. 클래딩층(CCL)을 통하여 슬릿(SL)상에 형성될 수 있는 이물 또는 파티클의 이동을 방지할 수 있다. 선택적 실시예로서 클래딩층(CCL)을 슬릿(SL)을 덮도록 형성하여 슬릿(SL)내에 잔존하는 이물 또는 파티클을 노출하지 않을 수 있다.
또한, 제1 절연층(511)으로 인하여 클래딩층(CCL)이 기판(501)으로부터 박리되는 것을 방지할 수 있다.
또한 클래딩층(CCL)을 형성 시 중앙 영역(CA)의 패시베이션막(530)과 동일한 재료로 형성하고, 선택적 실시예로서는 패시베이션막(530)의 형성 공정 중 비아홀 형성 공정과 동시에 형성할 수 있으므로 클래딩층(CCL)을 간편하게 형성할 수 있고, 특히 별도의 마스크를 통한 패터닝 공정이 추가되지 않을 수 있다.
또한, 본 실시예는 다양한 형태의 박막 트랜지스터를 구비할 수 있는데, 박막 트랜지스터에 구비되는 절연막, 예를들면 활성층, 게이트 전극, 소스 전극 및 드레인 전극 중 어느 하나와 인접하도록 배치된 절연막과 동일한 재료로 절연 패턴(IP)을 형성할 수 있고, 선택적 실시예로서 동시에 형성할 수도 있다.
도 27은 도 25 및 도 26의 디스플레이 장치의 다른 변형예를 도시한 도면이다.
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
도 25를 참조하면 디스플레이 장치(5000)는 기판(501)과 제1 절연층(511)의 사이에 배리어층(502)을 포함한다.
배리어층(502)을 통하여 기판(501)의 방향으로 침투하는 수분 또는 이물 등의 침투를 방지 또는 감소할 수 있다. 특히 배리어층(502)에 슬릿(SL)이 형성되지 않으므로 배리어층(502)을 통한 슬릿(SL)방향으로의 수분 또는 이물 등의 침투를 방지 또는 감소할 수 있다.
선택적 실시예로서 슬릿(SL)이 도 27보다 더 큰 깊이를 가져 배리어층(502)에까지 형성될 수도 있다.
배리어층(502)은 실리콘나이트라이드(SiNx), 실리콘 옥사이드(SiO2) 또는 실리콘 옥시나이트라이드 (SiOxNy)를 함유할 수 있다.
도 28은 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 29는 도 28의 ⅩⅩⅩA-ⅩⅩⅩA 및 ⅩⅩⅩB-ⅩⅩⅩB선을 따라 절취한 단면도이다.
도 28 및 도 29를 참조하면, 본 실시예에 관한 디스플레이 장치(6000)는 기판(601)을 포함한다. 기판(601)은 다양한 소재를 포함할 수 있다. 기판(601)의 구체적인 재료는 전술한 실시예와 동일하므로 구체적인 설명은 생략하기로 한다.
디스플레이 장치(6000)의 절단선(CL)은 전술한 실시예와 동일하므로 그에 대한 설명은 생략한다.
기판(601)은 주변 영역(PA) 및 중앙 영역(CA)으로 구획된다. 구체적으로 주변 영역(PA)은 절단선(CL)과 인접한 절단선(CL) 주변의 영역이고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이다. 이에 대한 내용은 전술한 실시예에서 설명한 바와 같으므로 구체적인 설명은 생략한다.
기판(601)과 제1 절연층(611)의 사이에 배리어층(602)이 형성된다.
배리어층(602)을 통하여 기판(601)의 방향으로 침투하는 수분 또는 이물 등의 침투를 방지 또는 감소할 수 있다. 특히 배리어층(602)에 슬릿(SL)이 형성되지 않으므로 배리어층(602)을 통한 슬릿(SL)방향으로의 수분 또는 이물 등의 침투를 방지 또는 감소할 수 있다.
선택적 실시예로서 슬릿(SL)이 도 27보다 더 큰 깊이를 가져 배리어층(602)에까지 형성될 수도 있다.
배리어층(602)은 실리콘나이트라이드(SiNx), 실리콘 옥사이드(SiO2) 또는 실리콘 옥시나이트라이드 (SiOxNy)를 함유할 수 있다.
배리어층(602)상에 제1 절연층(611)이 형성된다. 제1 절연층(611)은 다양한 절연 물질로 형성할 수 있다. 예를들면 제1 절연층(611)은 무기물을 이용하여 형성할 수 있다.
제1 절연층(611)은 중앙 영역(CA) 및 주변 영역(PA)에 형성될 수 있다. 선택적 실시예로서, 별도의 패터닝 공정 없이 제1 절연층(611)을 기판(601)상에 형성할 수 있다.
제1 절연층(611)은 다양한 절연 물질로 형성할 수 있다. 선택적 실시예로서, 제1 절연층(611)은 무기물을 이용하여 형성할 수 있다. 예를들면 제1 절연층(611)은 산화물, 질화물 또는 질산화물을 포함할 수 있다. 더 구체적인 예로서, 제1 절연층(611)은 실리콘나이트라이드(SiNx), 실리콘 옥사이드(SiO2) 또는 실리콘 옥시나이트라이드 (SiOxNy)를 함유할 수 있다. 또한 다양한 방법, 예를들면 PECVD(plasma enhanced chemical vapor deposition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 제1 절연층(611)을 형성할 수 있다.
제1 절연층(611)상의 표시 영역(DA)에 박막 트랜지스터(TFT)를 형성할 수 있다. 표시 영역(DA) 상에 형성된 박막 트랜지스터(TFT)는 화소 회로의 일부로써 기능한다. 또한 박막 트랜지스터(TFT)는 비표시 영역 상에도 형성될 수 있다. 비표시 영역 상에 형성된 박막 트랜지스터(TFT)는 드라이버에 포함된 회로의 일부로써 기능한다.
이하에서는 박막 트랜지스터(TFT)가 활성층(613), 게이트 전극(615), 소스 전극(617) 및 드레인 전극(618)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 도시하였다. 그러나 본 발명은 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(TFT)가 채용될 수 있다.
활성층(613)(active layer)은 제1 절연층(611)상에 형성된다. 활성층(613)을 형성하는 재료는 전술한 실시예에서 설명한 바와 같으므로 구체적인 설명은 생략한다.
제2 절연층(621)이 활성층(613) 상에 형성된다. 제2 절연층(621)은 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 제2 절연층(621)은 중앙 영역(CA) 및 주변 영역(PA)에 형성될 수 있다. 선택적 실시예로서, 별도의 패터닝 공정 없이 제2 절연층(621)을 활성층(613)과 게이트 전극(615)의 사이에 형성할 수 있다.
게이트 전극(615)이 제2 절연층(621)의 상부에 배치된다. 게이트 전극(615)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다.
게이트 전극(615) 상에는 층간 절연막(622)(inter layer dielectric)이 형성된다. 층간 절연막(622)은 소스 전극(617) 및 드레인 전극(618)과 게이트 전극(615)을 절연 한다.
층간 절연막(622)은 중앙 영역(CA) 및 주변 영역(PA)에 형성될 수 있다. 선택적 실시예로서, 별도의 패터닝 공정 없이 층간 절연막(622)을 소스 전극(617) 및 드레인 전극(618)과 게이트 전극(615)의 사이에 형성할 수 있다.
층간 절연막(622)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
층간 절연막(622) 상에 소스 전극(617) 및 드레인 전극(618)을 형성하기 전에, 소스 전극(617) 및 드레인 전극(618)이 활성층(613)의 일 영역과 접하도록 콘택홀 형성 공정을 진행한다. 즉, 활성층(613)상부의 제2 절연층(621) 및 층간 절연막(622)의 일 영역을 제거하는 단계를 진행한다.
선택적 실시예로서, 콘택홀 형성 공정 시에 주변 영역(PA)에 슬릿(SL)을 형성하는 공정을 진행할 수 있다. 즉, 활성층(613)상부의 제2 절연층(621) 및 층간 절연막(622)의 일 영역을 제거하는 콘택홀 형성 공정과 슬릿(SL) 형성 공정을 동시에 진행할 수 있다.
슬릿(SL)은 제2 절연층(621), 층간 절연막(622)을 관통하고, 제1 절연층(611)의 소정의 두께에 대응한다.
선택적 실시예로서 슬릿(SL)은 층간 절연막(622)을 관통하고 제2 절연층(621)의 두께의 일부에 대응할 수 있다. 또한 다른 예로서 슬릿(SL)은 층간 절연막(622)의 두께의 일부에 대응할 수 있다.
도 29에는 복수의 슬릿(SL)이 도시되어 있으나, 하나의 슬릿(SL)이 형성될 수도 있다.
그리고 나서 소스 전극(617) 및 드레인 전극(618)을 층간 절연막(622)상에 형성한다. 소스 전극(617) 및 드레인 전극(618)은 전도성이 좋은 재료를 이용하여 단층 또는 복층으로 형성할 수 있다.
소스 전극(617) 및 드레인 전극(618)은 활성층(613)의 영역과 접촉하도록 형성된다. 이 때 경우에 따라 소스 전극(617) 및 드레인 전극(618)을 형성하기 위한 금속 재료 중 일부가 슬릿(SL)에 잔존할 수 있다.
박막 트랜지스터(TFT)를 덮도록, 즉 소스 전극(617) 및 드레인 전극(618)상에 패시베이션막(630)을 형성한다.
패시베이션막(630)은 박막 트랜지스터(TFT)로부터 비롯된 단차를 해소하고 상면을 평탄하게 하여, 하부 요철에 의해 유기 발광 소자(OLED)에 불량이 발생하는 것을 방지한다. 이러한 패시베이션막(630)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 패시베이션막(630)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
선택적 실시예로서, 패시베이션막(630)과 동일한 재료를 이용하여 클래딩층(CCL)을 형성할 수 있다. 즉, 유기물을 이용하여 클래딩층(CCL)을 형성할 수 있다.
선택적 실시예로서 패시베이션막(630)의 형성 시 동시에 클래딩층(CCL)을 형성할 수 있다. 즉, 패시베이션막(630)의 형성 시 소스 전극(617) 또는 드레인 전극(618)중 어느 하나의 일면을 노출하도록 비아홀 형성 공정을 진행하는데, 이러한 비아홀 형성 공정과 동시에 클래딩층(CCL)을 패터닝할 수 있다. 즉, 추가적인 마스크 없이도 클래딩층(CCL)을 용이하게 형성할 수 있다.
패시베이션막(630)상에 유기 발광 소자(OLED:640)를 형성한다. 유기 발광 소자(640)는 박막 트랜지스터와 전기적으로 연결된다.
유기 발광 소자(640)는 제1 전극(641), 제2 전극(642) 및 양 전극 사이에 개재되는 중간층(643)을 포함한다.
제1 전극(641)은 소스 전극(617) 및 드레인 전극(618) 중 어느 하나와 전기적으로 연결되는데, 도 26에 도시한 것과 같이 드레인 전극(618)에 연결될 수 있다.
제1 전극(641)은 다양한 형태를 가질 수 있는데, 예를들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
제1 전극(641)은 다양한 재질로 형성할 수 있다. 즉 제1 전극(641)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)과 같은 투명도전성산화물을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 또한, 제1 전극(641)은 은(Ag)과 같이 반사율이 높은 금속을 포함할 수 있다.
중간층(643)은 유기 발광층을 포함하며, 유기 발광층은 저분자 유기물 또는 고분자 유기물을 사용할 수 있다. 선택적 실시예로서 중간층(643)은 유기 발광층과 함께, 홀 주입층, 홀 수송층, 전자 수송층 및 전자 주입층으로 이루어지는 군으로부터 선택된 적어도 하나를 더 포함할 수 있다.
한편, 유기 발광층은 유기 발광 소자 별로 별도로 형성될 수 있다. 이 경우에는 유기 발광 소자 별로 적색, 녹색 및 청색의 광을 각각 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 유기 발광층이 유기 발광 소자 전체에 공통으로 형성될 수 있다. 예를 들어, 적색, 녹색, 및 청색의 광을 방출하는 복수의 유기 발광층이 수직으로 적층되거나 혼합되어 형성되어 백색광을 방출할 수 있다. 물론, 백색광을 방출하기 위한 색의 조합은 상술한 바에 한정되지 않는다. 한편, 이 경우 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나 컬러필터가 별도로 구비될 수 있다.
제2 전극(642)은 다양한 도전성 재료로 형성할 수 있다. 예를들면 제2 전극(682)은 리튬(Li), 칼슘(Ca), 불화리튬(LiF), 알루미늄(Al), 마그네슘(Mg) 또는 은(Ag)을 함유할 수 있고, 상기 재료 중 적어도 하나 이상으로 단층 또는 복층으로 형성할 수 있고, 상기 재료 중 적어도 두 가지를 함유하는 합금 재료를 포함할 수 있다.
패시베이션막(630) 상에 화소 정의막(635)이 형성되고, 화소 정의막(635)은 제1 전극(641)의 소정의 영역을 덮지 않도록 형성한 후, 화소 정의막(635)으로 덮이지 않은 제1 전극(641)의 영역상에 중간층(643)을 형성하고 중간층(643)상에 제2 전극(642)이 형성된다.
화소 정의막(635)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성될 수 있다.
선택적 실시예로서, 화소 정의막(635)과 동일한 재료를 이용하여 클래딩층(CCL)을 형성할 수 있다.
제2 전극(642) 상에는 도시되지 않았으나, 선택적 실시예로서 기능층(미도시)이 더 형성될 수 있다. 기능층은 제2 전극(642)상에 형성되는 복수 개의 층을 포함할 수 있고, 기능층의 적어도 한 층은 제2 전극(642)이 후속 공정 시 오염되는 것을 방지하고, 기능층의 또 다른 한 층은 중간층(643)으로부터 제2 전극(642)방향으로 취출되는 가시 광선의 효율을 향상할 수 있다.
유기 발광 소자(640)으로 수분 또는 기타 이물이 침투하는 것을 차단 또는 감소하도록 제2 전극(642)상에 하나 이상의 봉지층(661, 662, 671, 672)이 형성될 수 있다.
도 29에는 네 개의 봉지층(661, 662, 671, 672), 즉 예를들면 제1 무기 봉지층(661), 제2 무기 봉지층(662), 제1 유기 봉지층(671) 및 제2 유기 봉지층(672)이 도시되어 있다.
구체적으로 제1 유기 봉지층(671)상에 제1 무기 봉지층(661)이 형성되고, 제2 유기 봉지층(672)이 제1 무기 봉지층(661)상에 형성되고, 제2 무기 봉지층(662)이 제2 유기 봉지층(672)상에 형성된다.
이 때 제1 무기 봉지층(661)과 제2 무기 봉지층(662)은 적어도 일 영역에서 접할 수 있다. 즉, 제1 무기 봉지층(661)과 제2 무기 봉지층(662)의 적어도 일 방향으로의 폭이 제1 유기 봉지층(671) 및 제2 유기 봉지층(672)보다 길도록 형성될 수 있다. 선택적 실시예로서 제1 무기 봉지층(661)과 제2 무기 봉지층(662)은 제1 유기 봉지층(671) 및 제2 유기 봉지층(672)보다 넓은 면적을 가질 수 있다.
선택적 실시예로서 네 개의 봉지층(661, 662, 671, 672) 중 적어도 하나를 생략할 수 있고, 다른 예로서 필요에 따라 추가적인 유기 봉지층 또는 무기 봉지층을 하나 이상 더 포함할 수 있다.
제1 유기 봉지층(671) 및 제2 유기 봉지층(672)은 다양한 유기물을 이용하여 형성할 수 있는데, 예를들면 아크릴 계열 물질, 에폭시 계열 물질 또는 PI 계열 물질을 포함할 수 있다.
제1 무기 봉지층(661)과 제2 무기 봉지층(662)은 다양한 무기물을 이용하여 형성할 수 있는데, 예를들면 Al2O3, TiO2, MgO 또는 CrO와 같은 금속 산화물을 포함할 수 있고, 다른 예로서, SiNx, SiON 또는 SiO2와 같은 실리콘 계열 물질 기타 세라믹 물질을 포함할 수 있다.
네 개의 봉지층(661, 662, 671, 672)이 표시 영역(DA)으로부터 연장되어 주변 영역(PA)에까지 형성된 것이 도시되어 있다.
네 개의 봉지층(661, 662, 671, 672)은 클래딩층(CCL) 및 슬릿(SL)과 이격되도록 형성될 수 있다.
선택적 실시예로서 네 개의 봉지층(661, 662, 671, 672)은 주변 영역(PA)에까지 연장되지 않고, 주변 영역(PA)과 중첩되지 않을 수 있다.
선택적 실시예로서 네 개의 봉지층(661, 662, 671, 672) 중 일 봉지층과 동일한 재료를 이용하여 클래딩층(CCL)을 형성할 수 있다.
도 30 내지 도 33은 본 발명의 또 다른 디스플레이 장치를 도시한 평면도들이다.
도 30 내지 도 33을 참조하면 디스플레이 장치(7000)는 기판(701)상의 표시 영역(DA) 및 클래딩층(CCL)을 도시하고 있다. 도 30 내지 도 33의 구조는 전술한 모든 실시예 및 후술할 실시예에 모두 적용할 수 있다.
또한, 설명의 편의를 위하여 클래딩층(CCL)을 제외한 기타 구성 요소에 대한 설명은 생략한다.
도 30을 참조하면 클래딩층(CCL)은 표시 영역(DA)을 감싸도록 형성될 수 있다. 또한, 기판(701)의 가장자리와 나란한 가장자리를 가질 수 있다.
도 31을 참조하면 클래딩층(CCL)은 표시 영역(DA)의 일 가장자리를 제외한 가장자리에 대응하도록 형성될 수 있다.
도 32를 참조하면 클래딩층(CCL)은 표시 영역(DA)의 일 가장자리를 제외한 가장자리에 대응하도록 형성될 수 있다.
도 33에 도시한 것과 같이 클래딩층(CCL)는 기판(701)의 가장자리에 대응하는 하나 이상의 본체부(CCLm)들 및 서로 인접한 두 개의 본체부(CCLm)을 연결하는 모서리부(CCLa)를 포함할 수 있다. 선택적 실시예로서 모서리부(CCLa)는 기판(701)의 모서리에 대응할 수 있다.
또한, 도 34에 도시한 것과 같이 기판(701)상의 표시 영역(DA)의 주변의 일 영역에 형성된 패드 영역(PDA)이 있을 경우 패드 영역(PDA)의 주변에 패드 영역(PDA)과 이격되도록 클래딩층(CCL)이 형성될 수 있다. 이 때, 클래딩층(CCL)은 패드 영역(PDA)의 형태에 따라 굴곡부(CCLt)를 포함할 수 있다. 도 33에는 굴곡부(CCLt)가 표시 영역(DA)을 향하도록 굴곡된 형태로 도시되어 있으나, 다른 예로서 도 33과 반대로 표시 영역(DA)과 멀어지도록 굴곡된 형태의 굴곡부(CCLt)를 포함할 수도 있다.
도 34는 본 발명의 일 실시예에 의한 디스플레이 장치를 제조하기 위한 원장 기판을 개략적으로 도시한 평면도이고, 도 35는 도 34의 M을 확대한 개략적인 평면도이고, 도 36은 도 35의 ⅩⅩⅩ-ⅩⅩⅩ선을 따라 절취한 단면도이다.
도 34를 참조하면, 원장 기판(MSU)에는 복수의 셀(C1, C2, C3, C4)이 배치된다. 복수의 셀(C1, C2, C3, C4)은 각각 하나의 디스플레이 장치에 대응된다.
즉 원장 기판(MSU)를 절단선(CL)을 따라 절단하면 복수의 셀(C1, C2, C3, C4)이 분리되고 후속 공정을 거쳐 4개의 디스플레이 장치로 완성된다. 이 때 완성된 4개의 디스플레이 장치는 전술한 실시예들의 디스플레이 장치 중 어느 하나일 수 있다.
원장 기판(MSU)은 기판(101)을 포함한다.
기판(101)은 다양한 소재를 포함할 수 있다. 기판(101)의 구체적인 재료는 전술한 실시예들의 기판의 재료와 동일하므로 구체적인 설명은 생략하기로 한다.
원장 기판(MSU)의 복수의 셀(C1, C2, C3, C4)은 각각 주변 영역(PA) 및 중앙 영역(CA)으로 구획된다. 구체적으로 주변 영역(PA)은 절단선(CL)과 인접한 절단선(CL)의 주변의 영역이고, 중앙 영역(CA)은 주변 영역(PA)의 안쪽의 영역이다.
중앙 영역(CA)은 적어도 표시 영역(DA)을 포함한다.
표시 영역(DA)에는 화상이 표시되도록 하나 이상의 표시 소자(미도시), 예를들면 유기 발광 소자(OLED)가 구비될 수 있다. 또한, 표시 영역(DA)에는 복수개의 화소들이 배치될 수 있다.
표시 영역(DA)의 주변에는 비표시 영역(미도시)이 형성될 수 있다. 구체적으로 표시 영역(DA)을 둘러싸도록 비표시 영역이 형성될 수 있다. 선택적 실시예로서 비표시 영역은 표시 영역(DA)의 복수 개의 측면에 인접하도록 형성될 수 있다. 또한 다른 선택적 실시예로서 비표시 영역은 표시 영역(DA)의 일측면에 인접하도록 형성될 수 있다.
또한, 다른 선택적 실시예로서 중앙 영역(CA)에는 표시 영역(DA)만이 구비될 수 있다. 즉, 비표시 영역은 주변 영역(PA)에만 형성될 수도 있다.
비표시 영역에는 패드 영역이 형성될 수 있고, 패드 영역에는 드라이버(driver)나 복수개의 패드(미도시)들이 배치된다.
주변 영역(PA)은 절단선(CL) 주변의 영역으로서 절단선(CL)을 따라 원장 기판(MSU)의 둘레에 구비될 수 있다.
주변 영역(PA)에는 기판(101)상에 제1 절연층(111)이 형성된다. 제1 절연층(111)상에 슬릿(SL)이 형성된다. 즉, 슬릿(SL)은 표시 영역(DA)과 이격되도록 주변 영역(PA)에 형성된다.
또한, 슬릿(SL)은 절단선(CL)과 이격될 수 있다. 클래딩층(CCL)이 슬릿(SL)을 덮도록 제1 절연층(111)상에 형성된다. 클래딩층(CCL)은 절단선(CL)과 이격될 수 있다.
절단선(CL)을 통한 절단 공정 시 발생할 수 있는 제1 절연층(111)상의 크랙은 슬릿(SL)에 의하여 이동이 차단되거나 감소할 수 있다. 또한, 슬릿(SL)에 잔존할 수 있는 파티클은 클래딩층(CCL)에 의하여 이동이 감소 또는 차단하여 디스플레이 장치에서 발생할 수 있는 전기적 불량을 억제할 수 있다.
또한, 제1 절연층(111)으로 인하여 클래딩층(CCL)이 제1 절연층(111)과 접하여 클래딩층(CCL)이 기판(101)으로부터 박리되는 것을 방지할 수 있다.
설명의 편의를 위하여 전술한 도 1의 디스플레이 장치(1000)의 일 구조를 적용한 경우를 도시하였으나, 전술한 다른 실시예의 구조를 적용할 수 있다.
도 37 및 도 36의 변형예를 도시한 도면이다.
도 37을 참조하면, 주변 영역(PA)에는 기판(101)상에 제1 절연층(111)이 형성된다. 제1 절연층(111)상에 복수의 슬릿(SL)이 형성된다. 복수의 슬릿(SL)은 표시 영역(DA)과 이격되도록 주변 영역(PA)에 형성된다.
또한, 복수의 슬릿(SL)중 일 슬릿(SLC)은 절단선(CL)과 중첩될 수 있다. 절단선(CL)과 중첩된 슬릿(SLC)은 절단선(CL)에 대한 절단 공정 시 제1 절연층(111)에 발생할 수 있는 크랙의 발생 억제 효과를 증대할 수 있다.
클래딩층(CCL)이 슬릿(SL)을 덮도록 제1 절연층(111)상에 형성된다. 클래딩층(CCL)은 절단선(CL)과 중첩될 수 있다. 절단 공정을 통하여 클래딩층(CCL)은 절단선(CL)과 나란한 경계면을 가질 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
101, 201,301, 401, 501, 601, 701: 기판
SL: 슬릿
CCL: 클래딩층
111, 211, 311, 411, 511, 511, 611: 제1 절연층
1000, 2000, 3000, 4000, 5000, 6000, 7000: 디스플레이 장치
MSU: 원장 기판

Claims (50)

  1. 기판 상에 적어도 표시 영역을 갖는 중앙 영역 및 상기 중앙 영역의 주변에 배치된 주변 영역을 포함하는 디스플레이 장치에 관한 것으로서,
    상기 주변 영역에 배치된 제1 절연층;
    상기 제1 절연층의 적어도 일부 두께를 제거하여 상기 주변 영역에 형성한 슬릿;
    상기 슬릿을 덮도록 상기 제1 절연층 상에 배치된 클래딩층; 및
    상기 표시 영역에 형성되고, 상기 클래딩층과 이격된 하나 이상의 봉지층;을 포함하고,
    상기 슬릿은 상기 기판의 단부 및 상기 제1 절연층의 단부와 이격된, 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 중앙 영역의 표시 영역에 형성된 하나 이상의 절연층을 더 포함하고,
    상기 클래딩층은 상기 중앙 영역의 표시 영역에 형성된 하나 이상의 절연층과 동일한 재료로 형성된 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 슬릿은 상기 제1 절연층의 두께보다 작거나 상기 제1 절연층의 두께에 대응하는 깊이를 갖도록 형성된 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 클래딩층은 일 방향으로 연장되도록 형성되고, 적어도 상기 기판의 일 가장자리와 나란하도록 형성된 디스플레이 장치.
  5. 제1 항에 있어서,
    상기 클래딩층의 폭은 상기 슬릿의 폭보다 크도록 형성된 디스플레이 장치.
  6. 제1 항에 있어서,
    상기 클래딩층의 길이는 상기 슬릿의 길이보다 길도록 형성된 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 제1 절연층은 상기 중앙 영역의 표시 영역에까지 연장되어 형성된 디스플레이 장치.
  8. 제1 항에 있어서,
    상기 제1 절연층은 상기 기판의 가장자리까지 연장되도록 형성된 디스플레이 장치.
  9. 제1 항에 있어서,
    상기 기판과 제1 절연층의 사이에 형성된 배리어층을 더 포함하는 디스플레이 장치.
  10. 제9 항에 있어서,
    상기 배리어층은 상기 중앙 영역의 표시 영역에까지 연장되어 형성된 디스플레이 장치.
  11. 제1 항에 있어서,
    상기 제1 절연층상에 형성된 제2 절연층을 더 포함하고,
    상기 슬릿은 상기 제2 절연층을 관통하도록 형성된 디스플레이 장치.
  12. 제11 항에 있어서,
    상기 제2 절연층은 상기 중앙 영역의 표시 영역에까지 연장되어 형성된 디스플레이 장치.
  13. 삭제
  14. 삭제
  15. 제1 항에 있어서,
    상기 클래딩층은 상기 기판의 가장자리와 이격되도록 형성된 디스플레이 장치.
  16. 제1 항에 있어서,
    상기 클래딩층은 상기 기판의 가장자리 중 적어도 일 가장자리와 중첩되도록 형성된 디스플레이 장치.
  17. 제1 항에 있어서,
    상기 슬릿은 일 방향으로 서로 이격되도록 복수 개로 형성된 디스플레이 장치.
  18. 제17 항에 있어서,
    상기 슬릿은 상기 일 방향과 교차하는 다른 일 방향으로 복수 개로 형성되는 디스플레이 장치.
  19. 제17 항에 있어서,
    상기 복수 개의 슬릿 중 상기 기판의 가장자리에 가장 인접한 슬릿의 폭이 나머지 슬릿들의 폭보다 크게 형성되는 디스플레이 장치.
  20. 제17 항에 있어서,
    상기 복수 개의 슬릿 중 상기 기판의 가장자리로부터 가장 멀리 떨어진 슬릿의 폭이 나머지 슬릿들의 폭보다 크게 형성되는 디스플레이 장치.
  21. 제17 항에 있어서,
    상기 복수 개의 슬릿 중 상기 기판의 가장자리로부터 가장 멀리 떨어진 슬릿과 상기 기판의 가장자리에 가장 인접한 슬릿 사이에 배치된 슬릿의 폭이 나머지 슬릿들의 폭보다 크게 형성되는 디스플레이 장치.
  22. 제1 항에 있어서,
    상기 기판의 가장자리 중 적어도 일 가장자리는 절단선으로 정의되는 디스플레이 장치.
  23. 제1 항에 있어서,
    상기 기판은 유연성이 있는 재질을 포함하는 디스플레이 장치.
  24. 제1 항에 있어서,
    상기 기판은 유기물을 포함하는 디스플레이 장치.
  25. 제1 항에 있어서,
    상기 기판은 복층으로 형성된 디스플레이 장치.
  26. 제25 항에 있어서,
    상기 기판은 유기물을 함유하는 제1층, 유기물을 함유하는 제2 층 및 상기 제1 층과 제2 층의 사이에 배치된 삽입층을 더 포함하는 디스플레이 장치.
  27. 제1 항에 있어서,
    상기 슬릿에 잔존하는 파티클을 더 포함하고,
    상기 클래딩층은 상기 파티클을 덮도록 형성된 디스플레이 장치.
  28. 삭제
  29. 제1 항에 있어서,
    상기 봉지층은 상기 주변 영역에까지 연장되도록 형성된 디스플레이 장치.
  30. 삭제
  31. 제1 항에 있어서,
    상기 봉지층은 하나 이상의 무기 봉지층 또는 하나 이상의 유기 봉지층을 더 포함하는 디스플레이 장치.
  32. 제1 항에 있어서,
    상기 중앙 영역에는 상기 기판상에 형성되고, 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 복수개의 박막 트랜지스터(TFT)을 더 포함하고,
    상기 활성층, 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 어느 하나와 인접하도록 하나 이상의 절연층이 형성되고,
    상기 클래딩층은 상기 하나 이상의 절연층과 동일한 재료로 형성된 디스플레이 장치.
  33. 제32 항에 있어서,
    상기 제1 절연층은 상기 중앙 영역에까지 연장되도록 형성되어 상기 기판과 상기 박막 트랜지스터의 사이에 형성되는 디스플레이 장치.
  34. 제32 항에 있어서,
    상기 소스 전극 및 드레인 전극 상에 형성되는 패시베이션막을 더 포함하고,
    상기 클래딩층은 상기 패시베이션막과 동일한 재질로 형성된 디스플레이 장치.
  35. 제32 항에 있어서,
    상기 게이트 전극과 상기 활성층 사이에 형성된 제2 절연층을 더 포함하고,
    상기 제2 절연층은 상기 주변 영역에까지 연장되어 형성되어 상기 슬릿에 대응되도록 상기 제1 절연층상에 형성된 디스플레이 장치.
  36. 제32 항에 있어서,
    상기 게이트 전극과 상기 소스 전극 및 드레인 전극 사이에 형성된 층간 절연층을 더 포함하고,
    상기 층간 절연막은 상기 주변 영역에까지 연장되어 형성되어 상기 슬릿에 대응되도록 상기 제1 절연층상에 형성된 디스플레이 장치.
  37. 제32 항에 있어서,
    상기 박막 트랜지스터 중 적어도 하나와 전기적으로 연결되는 제1 전극 및 상기 제1 전극의 일부를 덮고 화소 영역을 정의하는 화소 정의막을 더 포함하는 디스플레이 장치.
  38. 제37 항에 있어서,
    상기 제1 전극과 대향하는 제2 전극을 더 구비하고,
    상기 제1 전극과 상기 제2 전극 사이에 배치되고 유기 발광층을 구비하는 중간층을 포함하는 디스플레이 장치.
  39. 제37 항에 있어서,
    상기 클래딩층은 상기 화소 정의막과 동일한 재질로 형성된 디스플레이 장치.
  40. 제1 항에 있어서,
    상기 클래딩층은 상기 표시 영역을 둘러싸도록 형성된 디스플레이 장치.
  41. 제1 항에 있어서,
    상기 클래딩층은 상기 표시 영역의 일 가장자리를 제외한 가장자리에 대응되도록 형성된 디스플레이 장치.
  42. 제1 항에 있어서,
    상기 클래딩층은 상기 기판의 가장자리에 대응하는 하나 이상의 본체부들 및 서로 인접한 두 개의 본체부을 연결하는 모서리부를 포함하는 디스플레이 장치.
  43. 제1 항에 있어서,
    상기 기판상의 주변 영역에 형성된 패드 영역을 더 포함하고,
    상기 클래딩층은 상기 패드 영역의 주변에 형성되고, 상기 패드 영역에 대응하고 상기 표시 영역을 향하거나 상기 표시 영역과 멀어지도록 굴곡된 형태의 굴곡부를 포함하는 디스플레이 장치.
  44. 기판 상에 적어도 표시 영역을 갖는 중앙 영역 및 상기 중앙 영역의 주변에 배치된 주변 영역을 포함하는 디스플레이 장치를 제조하는 방법에 관한 것으로서,
    상기 주변 영역에 제1 절연층을 형성하는 단계;
    상기 주변 영역에 상기 제1 절연층의 적어도 일부 두께가 제거된 형태의 슬릿을 형성하는 단계;
    상기 슬릿을 덮도록 상기 제1 절연층상에 클래딩층을 형성하는 단계; 및
    상기 표시 영역에 상기 클래딩층과 이격된 하나 이상의 봉지층을 형성하는 단계;를 포함하고,
    상기 슬릿을 형성하는 단계는, 상기 슬릿을 상기 기판의 단부 및 상기 제1 절연층의 단부와 이격되도록 형성하는, 디스플레이 장치 제조 방법.
  45. 제44 항에 있어서,
    상기 중앙 영역의 표시 영역에 하나 이상의 절연층을 형성하는 단계를 더 포함하고,
    상기 클래딩층은 상기 중앙 영역의 표시 영역에 형성된 하나 이상의 절연층과 동일한 재료를 이용하여 형성하는 디스플레이 장치 제조 방법.
  46. 제44 항에 있어서,
    상기 기판상의 상기 중앙 영역에 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 복수개의 박막 트랜지스터(TFT)을 형성하는 단계를 더 포함하는 디스플레이 장치 제조 방법.
  47. 제46 항에 있어서,
    상기 소스 전극 및 드레인 전극 상에 패시베이션막을 형성하는 단계를 더 포함하고,
    상기 패시베이션막을 형성하는 단계는 상기 소스 전극 및 드레인 전극 중 적어도 어느 하나의 일 영역을 노출하도록 비아홀을 형성하는 단계를 포함하고,
    상기 클래딩층은 상기 패시베이션막을 형성하는 재료를 이용하여 형성되고 상기 패시베이션막의 일 영역을 노출하도록 비아홀을 형성하는 단계 진행 시 동시에 패터닝되는 디스플레이 장치 제조 방법.
  48. 원장 기판을 이용하여 디스플레이 장치를 제조하는 디스플레이 장치 제조 방법에 관한 것으로서,
    적어도 상기 원장 기판에 대하여 절단선을 기준으로 절단 공정을 진행하는 단계를 포함하고,
    상기 디스플레이 장치는 적어도 표시 영역을 갖는 중앙 영역 및 상기 중앙 영역의 주변에 배치된 주변 영역을 포함하고,
    상기 주변 영역에 제1 절연층을 형성하는 단계;
    상기 주변 영역에 상기 제1 절연층의 적어도 일부 두께가 제거된 형태의 슬릿을 형성하는 단계;
    상기 슬릿을 덮도록 상기 제1 절연층상에 클래딩층을 형성하는 단계;
    상기 표시 영역에 상기 클래딩층과 이격된 하나 이상의 봉지층을 형성하는 단계; 및
    상기 절단선을 기준으로 절단 공정을 진행하여 하나 이상의 디스플레이 장치로 분할하는 단계를 포함하고,
    상기 슬릿을 형성하는 단계는, 상기 슬릿을 상기 절단선과 이격되도록 형성하는 디스플레이 장치 제조 방법.
  49. 제48항에 있어서,
    상기 절단 공정 시 절단선은 상기 클래딩층과 이격되는 디스플레이 장치 제조 방법.
  50. 제48항에 있어서,
    상기 절단 공정 시 절단선은 상기 클래딩층과 중첩되는 디스플레이 장치 제조 방법.
KR1020150018904A 2015-02-06 2015-02-06 디스플레이 장치 및 이의 제조 방법 KR102420461B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1020150018904A KR102420461B1 (ko) 2015-02-06 2015-02-06 디스플레이 장치 및 이의 제조 방법
US14/800,521 US9825056B2 (en) 2015-02-06 2015-07-15 Display apparatus and method of manufacturing the same
CN201910257645.6A CN109962093B (zh) 2015-02-06 2016-01-19 显示设备
CN201610034254.4A CN105870147B (zh) 2015-02-06 2016-01-19 显示设备
CN202110427579.XA CN113130514A (zh) 2015-02-06 2016-01-19 显示设备
US15/817,628 US10211228B2 (en) 2015-02-06 2017-11-20 Display apparatus and method of manufacturing the same
US16/277,914 US10461096B2 (en) 2015-02-06 2019-02-15 Display apparatus and method of manufacturing the same
US16/660,376 US10847546B2 (en) 2015-02-06 2019-10-22 Display apparatus and method of manufacturing the same
US17/101,493 US11563034B2 (en) 2015-02-06 2020-11-23 Display apparatus and method of manufacturing the same
KR1020220084616A KR102525052B1 (ko) 2015-02-06 2022-07-08 디스플레이 장치 및 이의 제조 방법
US18/156,128 US11923375B2 (en) 2015-02-06 2023-01-18 Display apparatus and method of manufacturing the same
KR1020230051427A KR102633850B1 (ko) 2015-02-06 2023-04-19 디스플레이 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150018904A KR102420461B1 (ko) 2015-02-06 2015-02-06 디스플레이 장치 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220084616A Division KR102525052B1 (ko) 2015-02-06 2022-07-08 디스플레이 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160097449A KR20160097449A (ko) 2016-08-18
KR102420461B1 true KR102420461B1 (ko) 2022-07-14

Family

ID=56567022

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020150018904A KR102420461B1 (ko) 2015-02-06 2015-02-06 디스플레이 장치 및 이의 제조 방법
KR1020220084616A KR102525052B1 (ko) 2015-02-06 2022-07-08 디스플레이 장치 및 이의 제조 방법
KR1020230051427A KR102633850B1 (ko) 2015-02-06 2023-04-19 디스플레이 장치 및 이의 제조 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020220084616A KR102525052B1 (ko) 2015-02-06 2022-07-08 디스플레이 장치 및 이의 제조 방법
KR1020230051427A KR102633850B1 (ko) 2015-02-06 2023-04-19 디스플레이 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (6) US9825056B2 (ko)
KR (3) KR102420461B1 (ko)
CN (3) CN109962093B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420461B1 (ko) 2015-02-06 2022-07-14 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102517446B1 (ko) * 2015-12-02 2023-04-04 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102421577B1 (ko) 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102592956B1 (ko) 2016-08-29 2023-10-24 삼성디스플레이 주식회사 디스플레이 장치
KR102636680B1 (ko) * 2016-09-30 2024-02-14 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 플렉서블 디스플레이
US10622585B2 (en) 2016-12-06 2020-04-14 Samsung Display Co., Ltd. Display apparatus
JP2018124501A (ja) * 2017-02-03 2018-08-09 株式会社ジャパンディスプレイ 表示装置
WO2019064342A1 (ja) * 2017-09-26 2019-04-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN107634071B (zh) * 2017-10-17 2020-05-26 京东方科技集团股份有限公司 显示基板母板及其制作方法、显示基板、显示装置
US10562261B2 (en) * 2017-11-16 2020-02-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and display substrate
KR102538983B1 (ko) 2018-01-11 2023-06-02 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108364987B (zh) * 2018-02-24 2021-01-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR102581675B1 (ko) * 2018-04-06 2023-09-22 삼성디스플레이 주식회사 표시 장치
KR102583898B1 (ko) 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN108594506A (zh) 2018-05-02 2018-09-28 京东方科技集团股份有限公司 一种显示用基板母板、显示用基板及显示装置
US11793041B2 (en) * 2018-05-22 2023-10-17 Sharp Kabushiki Kaisha Display device having a slit passing through the second flattening film
CN109103346B (zh) * 2018-08-17 2020-12-01 京东方科技集团股份有限公司 一种封装结构及显示面板
CN110931521B (zh) 2018-08-29 2022-07-12 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN109087937A (zh) * 2018-09-07 2018-12-25 武汉华星光电半导体显示技术有限公司 一种amoled面板
WO2020065932A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置
CN109545998B (zh) * 2018-10-15 2020-04-03 武汉华星光电半导体显示技术有限公司 显示面板及制作方法
KR20200047941A (ko) 2018-10-26 2020-05-08 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 제조 방법
WO2020087496A1 (en) * 2018-11-02 2020-05-07 Boe Technology Group Co., Ltd. Display substrate, display apparatus, and method of fabricating display substrate
KR102617275B1 (ko) * 2018-11-30 2023-12-27 삼성디스플레이 주식회사 디스플레이 장치
CN109616506A (zh) * 2018-12-18 2019-04-12 武汉华星光电半导体显示技术有限公司 全屏显示面板及其制作方法
CN109686862A (zh) * 2019-01-10 2019-04-26 武汉华星光电半导体显示技术有限公司 显示面板
KR20200123906A (ko) 2019-04-22 2020-11-02 삼성디스플레이 주식회사 디스플레이 장치
CN110137375B (zh) * 2019-05-29 2022-12-20 武汉天马微电子有限公司 一种有机发光显示面板、装置及方法
CN110164945B (zh) * 2019-06-03 2021-02-26 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置
US11889715B2 (en) 2019-10-16 2024-01-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, and display device
CN110943108B (zh) * 2019-11-06 2021-01-15 武汉华星光电半导体显示技术有限公司 一种折叠显示面板及其制作方法、显示装置
CN111048562B (zh) * 2019-12-13 2023-05-19 京东方科技集团股份有限公司 显示基板母板及其制备方法、显示基板和显示装置
CN111162097B (zh) * 2020-01-03 2022-03-29 武汉天马微电子有限公司 一种显示面板和显示装置
CN114270525A (zh) * 2020-03-24 2022-04-01 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
KR20210126202A (ko) * 2020-04-09 2021-10-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11502107B2 (en) 2020-08-19 2022-11-15 Innolux Corporation Crack stopper structure in electronic device
WO2024009728A1 (ja) * 2022-07-05 2024-01-11 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831235B1 (ko) * 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
KR100972148B1 (ko) * 2002-12-31 2010-07-23 엘지디스플레이 주식회사 씰패턴 하부의 적층구조에 특징을 가지는 액정표시장치
KR100495866B1 (ko) 2003-08-19 2005-06-16 학교법인 동아대학교 어레이 구조의 분자 전자 소자 및 그 제조 방법
JP4297438B2 (ja) 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
KR100599726B1 (ko) 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2006054111A (ja) * 2004-08-12 2006-02-23 Sony Corp 表示装置
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
KR100695169B1 (ko) * 2006-01-11 2007-03-14 삼성전자주식회사 평판표시장치
CN101853875A (zh) * 2006-01-31 2010-10-06 京瓷株式会社 El装置
KR20100010810A (ko) 2008-07-23 2010-02-02 엘지디스플레이 주식회사 유기발광다이오드 표시소자와 그 제조방법
KR20100020167A (ko) 2008-08-12 2010-02-22 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR101319096B1 (ko) 2009-02-24 2013-10-17 엘지디스플레이 주식회사 탑 에미션 인버티드형 유기발광 다이오드 표시장치 및 그의제조방법
WO2012011268A1 (ja) * 2010-07-23 2012-01-26 パナソニック株式会社 表示パネル及びその製造方法
JP5677435B2 (ja) * 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
JP5720222B2 (ja) 2010-12-13 2015-05-20 ソニー株式会社 表示装置及び電子機器
US8409925B2 (en) 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
JP2014021170A (ja) * 2012-07-12 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
KR101984736B1 (ko) * 2012-10-09 2019-06-03 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판
KR101980230B1 (ko) * 2012-10-09 2019-09-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판과, 이의 제조 방법
KR101978783B1 (ko) 2012-11-09 2019-05-15 엘지디스플레이 주식회사 플렉서블 유기전계발광소자 및 그 제조방법
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20140119583A (ko) * 2013-04-01 2014-10-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102257119B1 (ko) * 2013-06-17 2021-05-31 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US9472507B2 (en) * 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR102116105B1 (ko) * 2013-07-31 2020-05-28 삼성디스플레이 주식회사 가요성 표시 장치
JP5964807B2 (ja) * 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
KR101685020B1 (ko) 2014-07-10 2016-12-12 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102420461B1 (ko) * 2015-02-06 2022-07-14 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US11563034B2 (en) 2023-01-24
KR20230060493A (ko) 2023-05-04
US10211228B2 (en) 2019-02-19
KR102633850B1 (ko) 2024-02-07
CN109962093B (zh) 2023-07-11
US20200052002A1 (en) 2020-02-13
US20190181158A1 (en) 2019-06-13
KR20220103079A (ko) 2022-07-21
CN105870147A (zh) 2016-08-17
CN109962093A (zh) 2019-07-02
KR20160097449A (ko) 2016-08-18
US20160233248A1 (en) 2016-08-11
CN105870147B (zh) 2021-05-11
US10461096B2 (en) 2019-10-29
KR102525052B1 (ko) 2023-04-25
CN113130514A (zh) 2021-07-16
US20230215870A1 (en) 2023-07-06
US20180076230A1 (en) 2018-03-15
US20210104555A1 (en) 2021-04-08
US10847546B2 (en) 2020-11-24
US11923375B2 (en) 2024-03-05
US9825056B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
KR102525052B1 (ko) 디스플레이 장치 및 이의 제조 방법
US11930661B2 (en) Display apparatus having encapsulating layers terminating at a peripheral area of a substrate and method of manufacturing the same
US11639551B2 (en) Display apparatus and method of manufacturing the same
KR20220038644A (ko) 디스플레이 장치 및 이의 제조 방법
KR102087952B1 (ko) 디스플레이 장치 및 이의 제조 방법
KR20200028915A (ko) 디스플레이 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right