JP2006270077A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2006270077A
JP2006270077A JP2006045181A JP2006045181A JP2006270077A JP 2006270077 A JP2006270077 A JP 2006270077A JP 2006045181 A JP2006045181 A JP 2006045181A JP 2006045181 A JP2006045181 A JP 2006045181A JP 2006270077 A JP2006270077 A JP 2006270077A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006045181A
Other languages
English (en)
Other versions
JP2006270077A5 (ja
JP5046529B2 (ja
Inventor
Jun Koyama
潤 小山
Koji Oriki
浩二 大力
Susumu Okazaki
奨 岡崎
Yoshitaka Moriya
芳隆 守屋
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006045181A priority Critical patent/JP5046529B2/ja
Publication of JP2006270077A publication Critical patent/JP2006270077A/ja
Publication of JP2006270077A5 publication Critical patent/JP2006270077A5/ja
Application granted granted Critical
Publication of JP5046529B2 publication Critical patent/JP5046529B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】可撓性を有し、曲げ等の物理的変化に対して耐性を有する半導体装置および当該半導体装置の作製方法を提供することを目的とする。
【解決手段】可撓性を有する基板上に設けられた、半導体膜、半導体膜上にゲート絶縁膜を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶縁膜とを有する複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分とを有し、屈折部分は、層間絶縁膜に設けられた開口部に層間絶縁膜より弾性率が低い物質が充填されて設けられている。また、本発明では、開口部に充填する物質として他にも、層間絶縁膜よりガラス転移点が低い物質や塑性を有する物質を設けることができる。
【選択図】図1

Description

本発明は、可撓性を有する半導体装置および当該半導体装置の作製方法に関する。
近年、プラスチック等の可撓性を有する基板上にトランジスタ等で構成される集積回路を設ける技術が注目されている。可撓性を有する基板上に集積回路を設けることによって形成された半導体装置は、半導体基板やガラス基板等の基板を用いる場合に比べ、軽量化やコストダウン等を達成することが可能となる。また、可撓性を有する半導体装置は折り曲げ等が可能となるため、様々な分野、場所への適用が期待されている。
しかしながら、可撓性を有する基板上にトランジスタ等の素子を具備する集積回路を設けることによって形成された半導体装置に、外部から曲げ等の物理的な力(外力)を加えた場合、半導体装置に生じる応力によって、当該半導体装置に含まれるトランジスタ等の素子が損傷し、トランジスタ等の素子の特性に影響を及ぼす恐れがある。
本発明は上記問題を鑑み、可撓性を有し、曲げ等の物理的変化に対して耐性を有する半導体装置および当該半導体装置の作製方法を提供することを目的とする。
上記目的を達成するために本発明は以下の手段を講じる。
本発明の半導体装置は、可撓性を有する基板上に設けられた、半導体膜、半導体膜上にゲート絶縁膜を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶縁膜とを有する複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分とを有していることを特徴とする。屈折部分は、例えば、層間絶縁膜に開口部等の空間を形成することにより設けることができる。なお、屈折部分とは、曲げ等の物理的な力を半導体装置に加えた場合に、半導体装置の内部において、他の部分に比べて選択的に大きいひずみ(物体の形や体積の変化)が生じる部分のことをいう。
本発明の半導体装置の他の構成として、可撓性を有する基板上に設けられた、半導体膜、半導体膜上にゲート絶縁膜を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶縁膜とを有する複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分とを有し、屈折部分は、層間絶縁膜に設けられた開口部に層間絶縁膜より弾性率が低い物質が充填されて設けられていることを特徴としている。また、本発明では、開口部に充填する物質として他にも、層間絶縁膜よりガラス転移点が低い物質や塑性を有する物質を設けることができる。
また、上記構成において、トランジスタとして、薄膜トランジスタ(TFT)、単結晶の半導体膜にチャネル領域を設けた電界効果型トランジスタ(FET)または有機トランジスタ等を用いることができる。また、トランジスタに限られず、半導体装置にダイオードや容量素子等の素子が含まれる場合には、それらの素子の間に屈折部分を設けることが可能である。
本発明の半導体装置の作製方法は、第1の基板上に剥離層を形成し、剥離層上に第1の絶縁膜を形成し、第1の絶縁膜上に薄膜トランジスタを形成し、薄膜トランジスタを覆うように第2の絶縁膜を形成し、第2の絶縁膜上に薄膜トランジスタと電気的に接続する導電膜を形成し、第2の絶縁膜および導電膜を覆うように第3の絶縁膜を形成し、第2の絶縁膜および第3の絶縁膜に選択的に第1の開口部を形成し、第1の開口部に第2の絶縁膜および第3の絶縁膜より弾性率が低い物質を設け、第1の絶縁膜、第2の絶縁膜および第3の絶縁膜に選択的に第2の開口部を形成して剥離層を露出させ、第3の絶縁膜の表面に接着面を有するフィルムを接着させて、第1の絶縁膜から剥離層および第1の基板を剥離し、第2の基板上に第1の絶縁膜を固着することを特徴としている。また上記構成において、第1の開口部に第2の絶縁膜および第3の絶縁膜より弾性率が低い物質の代わりに、第2の絶縁膜および第3の絶縁膜よりガラス転移点が低い物質や塑性を有する物質等を設けることができる。
また、本発明の半導体装置の他の作製方法として、導電膜のパターンが形成された基板上にトランジスタを含む複数の集積回路を導電膜のパターンと電気的に接続するように貼り合わせて設け、複数の集積回路を覆うように絶縁膜を形成し、複数の集積回路の間に位置する絶縁膜に凹部を形成することを特徴としている。また、絶縁膜に凹部を形成した後に、凹部に絶縁膜より弾性率が低い物質、絶縁膜よりガラス転移点が低い物質または絶縁膜より塑性を有する物質等を設けることも可能である。
また、本発明の半導体装置の他の作製方法として、基板上にトランジスタを含む複数の集積回路を貼り合わせて設け、複数の集積回路を電気的に接続する導電膜を形成し、複数の集積回路を覆うように絶縁膜を形成し、複数の集積回路の間に位置する絶縁膜に凹部を形成することを特徴としている。また、絶縁膜に凹部を形成した後に、凹部に絶縁膜より弾性率が低い物質、絶縁膜よりガラス転移点が低い物質または絶縁膜より塑性を有する物質等を設けることも可能である。集積回路を電気的に接続する導電膜は、液滴吐出法やスクリーン印刷等の印刷法を用いて形成することができる。なお、液滴吐出法とは、導電性や絶縁性等を有する材料を含んだ組成物の液滴(ドットともいう)を選択的に吐出(噴射)して任意の場所に形成する方法であり、その方式によってはインクジェット法とも呼ばれている。
可撓性を有する基板上に設けられた複数の集積回路を有する半導体装置を形成する場合に、複数の集積回路間や当該集積回路に含まれるトランジスタ等の素子間に屈折部分を形成することによって、半導体装置に曲げ等の外力を加えた場合であっても、屈折部分に選択的にひずみが生じて曲がるため、トランジスタ等の素子に加わる応力を低減させ、当該トランジスタ等の素子が破損する割合を低減することができる。また、トランジスタ等の素子の特性へ影響を及ぼすことを防止することができる。また、半導体装置の内部に選択的に屈折部分を設けることによって、より小さい力によって当該半導体装置を曲げることが可能となる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
(実施の形態1)
本実施の形態では、本発明の半導体装置の一構成例について図面を参照して説明する。
一般的に、物体に応力が加えられることによって、物体の形や体積の変化(「ひずみ」ともいう)が生じる。可撓性基板上に設けられた集積回路を有する半導体装置に曲げ等の物理的な力により応力が加えられることにより、集積回路に含まれるトランジスタ等の素子にひずみが生じて破損し、当該トランジスタ等の素子の特性に影響が生じる恐れがある。そのため、本実施の形態で示す半導体装置150は、プラスチック等の可撓性を有する基板上に設けられた集積回路152a〜152dの間に屈折部分153が設けられている(図1(A))。屈折部分153は、集積回路152a〜152d間であればどのように設けてもよく、例えば、屈折部分を図1(A)に示すように集積回路152aおよび集積回路152bと集積回路152cおよび集積回路152dの間に連続して配置するように設けてもよいし、集積回路152aと集積回路152bの間または集積回路152cと集積回路152dの間に部分的に配置するように設けてもよい。
なお、屈折部分とは、曲げる等の物理的な力が半導体装置に加えられた場合に、半導体装置の内部において、他の部分に比べて選択的に大きいひずみ(物体の形や体積の変化)が生じる部分をいう。例えば、半導体装置のある部分に屈折部分を設けて、半導体装置を湾曲させた場合、半導体装置の内部に応力が生じるが、当該応力によって生じるひずみは選択的に屈折部分に発生し、当該屈折部分が屈折することによって半導体装置が曲がる。また、半導体装置の内部に選択的に屈折部分を設けることにより屈折部分に選択的に大きいひずみが生じるため、当該屈折部分を設けない場合に比べて、より弱い力で曲率半径が小さくなるように曲げることが可能となる。従って、集積回路に設けられたトランジスタ等の素子に加わる応力を低減させて当該トランジスタ等の素子が破損することを防止することができる。
屈折部分153は、他の部分に比べて曲がりやすい物質を形成することによって設ける。なお、本明細書において、屈折部分に設ける物質を便宜上屈折物質と記載することがある。
屈折部分に設ける物質としては、屈折部分以外の部分に設ける物質と比較して曲がりやすい性質を有する物質であればよく、例えば、弾性を示す物質や塑性を有する物質を用いることができる。なお、弾性を示す物質を用いる場合には、屈折部分に設ける物質の弾性率(応力/ひずみの比)を他の領域に設ける物質の弾性率より低くなるように設ける。また、塑性を有する物質を用いる場合には、屈折部分に設ける物質を他の領域に設ける物質より塑性を有するように設けることが好ましい。なお、ここでいう弾性とは、外力によって形や体積に変化を生じた物体が、力を取り去ると再びもとの状態に回復する性質をいう。また、ここでいう塑性とは、外力によって変形しやすく、力を取り去ってもひずみが残る性質をいう。
弾性を示す物質としては、弾性限界が高い物質が好ましく、例えば、ゴムのように力を加えると大きく変形し、その力を除くと元の形状に戻る性質を有する物質を用いることができる。具体的には、ゴム弾性を示す高分子化合物等が挙げられる。他にも、弾性と同時に粘性も兼ね備えた性質(粘弾性)を示す高分子化合物等を用いることも可能である。
塑性を有する物質としては、外力によって変形しやすく、力を取り去ってもひずみが残る性質を有する高分子化合物等の絶縁物を用いることができる。また、他にも、延性や展性を示すAu、Ag、Al、Cu等の金属等を用いて設けることも可能である。従って、本発明において、屈折部分に塑性を有する物質を設けた場合には、物理的な力を加えて半導体装置を湾曲させた際に、物理的な力を取り除いた後でも湾曲させたまま保持することができる。
また、屈折部分にガラス転移温度を有する高分子等の有機化合物を用いる場合には、屈折部分に設ける物質のガラス転移点を他の領域に設ける物質のガラス転移点より低くするように設ける。ガラス転移点が低い物質は、ガラス転移点が高い物質と比較して粘弾性が高くなるため、ガラス転移点が低い物質とガラス転移点が高い物質とを設けた場合、応力が加わった際にガラス転移点が低い物質に選択的に大きいひずみが生じる。このように、ガラス転移点を変化させることによって、屈折部分と他の領域を同様の物質で設けることができる。
また、屈折部分に設ける物質は、他の領域に設ける物質より硬度が低くなるように設けてもよい。また、トランジスタ等を含む曲げたくない領域の上方に硬度の大きい材料を用いた保護膜を設けてもよい。なお、物質の硬度は、ビッカース硬度試験等で評価すればよい。
また、応力が加えられた際に選択的に大きいひずみが生じるため、曲げ耐性の高い物質を屈折部分に設けることが好ましい。弾性体を用いる場合には弾性限界が高い物質を用いることが好ましい。高い曲げ耐性を有する物質を用いることによって半導体装置の耐性を向上させることが可能となる。
次に、図1(A)におけるa−b間の断面構造の模式図を図1(B)に示す。
図1(B)において、半導体装置150は、可撓性を有する基板151に設けられた集積回路152a〜152dを有しており、ここでは、集積回路152a〜152dが絶縁膜154、156〜158とトランジスタ155と屈折物質163からなる素子形成層180とを有している場合を示している。より具体的には、可撓性を有する基板151上に絶縁膜154を介してトランジスタ155が設けられ、トランジスタ155を覆うように絶縁膜156〜158が設けられ、絶縁膜156〜158に形成された開口部131に屈折物質163が設けられている。
基板151としては、可撓性を有するフィルム状の基板等を用いることができ、例えば、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルム等を利用することができる。また、可撓性を有する金属基板を用いてもよい。例えば、ステンレス基板等を用いることができる。
集積回路152a〜152dは、トランジスタ、ダイオード等の素子を有している。例えば、ダイオードとしては、可変容量ダイオード、ショットキーダイオードまたはトンネルダイオード等の各種ダイオードを適用することができる。本発明では、これらのトランジスタやダイオード等を用いることよって、CPU、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。
絶縁膜154としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、絶縁膜154を2層構造で設ける場合、1層目の絶縁膜として窒化酸化珪素膜で設け、2層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜154を2層構造で設ける場合に代えて、3層構造で設ける場合、1層目の絶縁膜として酸化窒化珪素膜を設け、2層目の絶縁膜として窒化酸化珪素膜を設け、3層目の絶縁膜として酸化窒化珪素膜を設けるとよい。
絶縁膜156としては、スパッタ法やプラズマCVD法等により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。
絶縁膜157、158としては、上記酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜はもちろん、その他にもエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造で設けることができる。
トランジスタ155としては、例えば、薄膜トランジスタ(TFT)で設けてもよいし、Si等の半導体基板上に当該基板をチャネルとして形成した電界効果型トランジスタ(FET)で設けてもよいし、チャネル領域を有機化合物材料により形成した有機TFTで設けてもよい。また、トランジスタ155によって、CPU、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。ここでは、トランジスタ155として、nチャネル型半導体とpチャネル型半導体とを組み合わせたCMOS回路を有する薄膜トランジスタを設けた例を示している。また、半導体膜に不純物領域(ソース領域、ドレイン領域、LDD領域を含む)設け、ゲート電極の側面と接するように絶縁膜(サイドウォール)を設けている。また、nチャネル型の半導体膜にLDDを形成し、pチャネル型の半導体膜にはLDDを設けていない例を示しているが、もちろんpチャネル型の半導体膜にもnチャネル型半導体膜と同様にLDD領域を設けてもよい。また、ソース領域およびドレイン領域とゲート電極の一方または両方に、ニッケル、モリブデンまたはコバルト等のシリサイド層を設けた構成としてもよい。薄膜トランジスタや有機TFTで設けた場合、半導体膜を島状に設けるため、半導体装置に曲げ等の外力を加えた場合であっても、半導体膜に加わる応力を低減させて破損等を防止することができる。
屈折物質163としては、ここでは、絶縁膜157および絶縁膜158との積層体または絶縁膜156〜158の積層体と比較して曲がりやすい物質を設ける。例えば、ポリエチレン、酢酸ビニル、エチレン酢酸ビニル、ポリスチレン、ポリウレタン、ポリプロピレン、ポリフッ化ビニル、塩化ビニル、ポリエステル、ポリアミドまたはポリイミド等の有機材料やAu、Ag、CuまたはAl等の延性や展性に富んだ金属等を用いて設けることができる。また、上記材料を用いる場合、絶縁膜156、絶縁膜157および絶縁膜158に用いる物質より弾性率が低くなるように設ける。また、屈折物質163として、高分子化合物を用いる場合は、絶縁膜156、絶縁膜157および絶縁膜158に用いる物質よりガラス転移点が低くなるように設ける。屈折物質163に用いる材料として、絶縁膜156〜158のうち少なくとも一つと同様の材料を用いて形成してもよく、この場合には、絶縁膜156〜158のうち少なくとも一つに用いる材料と屈折物質163として用いる材料におけるそれぞれのガラス転移点が異なるように形成し、屈折物質163として用いる材料のガラス転移点が絶縁膜156〜158のうち少なくとも一つに用いる材料のガラス転移点より低くなるように設ける。例えば、絶縁膜156、絶縁膜157または絶縁膜158に有機材料を用いる場合、絶縁膜156、絶縁膜157または絶縁膜158に設ける有機材料のガラス転移点を室温より高くなるように設け、屈折物質163として用いる有機材料のガラス転移点を室温より低くなるように設けることができる。
なお、上記図1(B)では、屈折部分153として、絶縁膜156〜158形成された開口部131に屈折物質163を充填することによって設ける例を示したが、屈折物質163を設ける代わりに絶縁膜156、157または158に切込みをいれたり、開口部に何も設けずに空間160としたりすることによって、屈折部分153を設けることもできる(図1(C))。このように、絶縁膜156〜158の積層体の一部または全部に切込みや空間を設けることによって、半導体装置に応力が加えられた時に、当該切込みや空間の部分に応力を集中させトランジスタ等に加わる応力を低減させることができる。
なお、図1においては、基板151に設けられたCPUやメモリ等の各種機能を有する集積回路152a〜152dの間に屈折部分153を設ける構造としたが、これに限られず、応力が加わるのを避けたい部分以外であればどこに設けても構わない。例えば、集積回路152a〜152dの領域内に設けることも可能である。この場合の一例を図2に示す。
図2(A)においては、集積回路152a〜152dをそれぞれ複数のブロックに分割して、各ブロックの間に屈折部分を設けた場合を示している。より具体的には、集積回路152bを例に挙げると、集積回路152bがブロック161a〜161fの6つの領域に分割され、それぞれのブロックの間に、応力が加えられた際に選択的にひずみが生じる屈折部分162a、162b、162c等が設けられている。各ブロック間に設けられる屈折部分162a〜162cは、トランジスタを避けて設けられている。
図2(A)におけるc−d間の断面構造の模式図を図2(B)に示す。
可撓性を有する基板151上に絶縁膜154を介してブロック161a〜161cの各領域に含まれるトランジスタ155が設けられ、トランジスタ155を覆うように絶縁膜156〜158が設けられ、絶縁膜156〜158に形成された開口部132a、132bにそれぞれ屈折物質164a、164bが設けられている。また、開口部132aはブロック161aと161bの間に設けられ、開口部132bはブロック161bと161cの間に設けられている。
また、図2(C)に示すように、屈折物質164a、164bを設ける代わりに絶縁膜156、157または158に切込みをいれたり、開口部に何も設けずに空間165a、165bを設けたりする構造とすることも可能である。
なお、屈折部分はトランジスタとトランジスタの間ごとに設けることもできる。
以上のように、半導体装置に屈折部分を設けることによって、半導体装置を曲げた場合に当該屈折部分に選択的にひずみが生じて曲がるため、屈折部分以外の領域に設けられたトランジスタ等の素子の破損等を防止することができる。また、半導体装置をある曲率半径を有するように曲げる場合、屈折部分を設けた半導体装置は当該屈折部分を設けない半導体装置に比べて、より小さい力を加えることによって曲げることができるため、トランジスタ等に加わる応力を低減することができる。
(実施の形態2)
本実施の形態では、本発明の半導体装置の作製方法の一例について図面を参照して説明する。
本実施の形態では、一旦ガラス等の剛性を有する基板上にトランジスタ等の素子を含む素子形成層を設けた後に、剥離法を用いて当該剛性を有する基板上にから素子形成層を分離させ、可撓性を有する基板上に素子形成層を設けることによって半導体装置を作製する例を示す。
ここでは、1枚の基板170上に剥離層171を介して12個の素子形成層180を設けた後に当該基板170から素子形成層180の剥離を行う例を示す(図3(A))。
まず、基板170上に剥離層171を形成し、当該剥離層171上に、絶縁膜154、薄膜トランジスタ(TFT)175、絶縁膜156、絶縁膜157、導電膜194および絶縁膜158からなる素子形成層180を形成する(図4(A))。具体的には、剥離層171上に絶縁膜154を介して薄膜トランジスタ175を形成し、当該トランジスタを覆うように絶縁膜156、157を形成し、絶縁膜157上に薄膜トランジスタ175の不純物領域と接続するように導電膜194を形成し、当該導電膜194を覆うように絶縁膜158を形成する。また、基板170と剥離層171との間に下地膜として絶縁膜を形成してもよい。基板170と剥離層171との間に絶縁膜を設けることによって、基板170から剥離層171への汚染等を防止することができる。
次に、絶縁膜156〜158を選択的に除去することによって開口部172a、172bを設ける(図4(B))。開口部172a、172bは、線状、円状等どのような形状に設けてもよく、トランジスタ175を避けた部分に設ける。また、開口部172a、172bは、フォトリソグラフィ法やレーザ光の照射により設けることができる。
次に、開口部172a、172bにそれぞれ屈折物質173a、173bを設ける(図4(C))。
次に、基板170から素子形成層180の剥離を行う。ここでは、素子形成層180に選択的にレーザ光を照射して開口部176を形成後、物理的な力を用いて基板170から素子形成層180を剥離する。また他の剥離法として、開口部176を形成して剥離層171を露出させた後、開口部176にエッチング剤を導入することによって、剥離層171を除去した後に、剥離を行っても良い(図5(A))。この場合、剥離層171を全て除去してもよいし、エッチングの条件を制御することによって剥離層171の一部を残すように除去を行ってもよい。ここでは、剥離層171の一部を残すように剥離層171の除去を行う。剥離層171の一部を残すように除去を行うことによって、剥離層171を除去した後も素子形成層180が基板170から完全に剥離せず、バラバラになることを防ぐことができる。さらに、エッチング時間の短縮やエッチング剤の使用量の低減を図ることができるため作業効率の向上および低コスト化を達成することができる。
次に、絶縁膜158の表面に粘着性を有するフィルム177を貼り合わせて設け、素子形成層180を基板170から剥離させる(図5(B))。ここでは、基板170と素子形成層180における絶縁膜154とが、残存した剥離層によって一部つながれているため、物理的手段を用いて基板170から素子形成層180を剥離させる。
次に、素子形成層180を、可撓性を有する基板151および基板159で封止する(図3(B)、図5(C))。封止の具体例を図6(A)に示す。基板170から剥離した側の素子形成層180の表面をフィルム状の基板151に接着させて、フィルム177を剥離させ、その後フィルム177から剥離した側の素子形成層180の表面をフィルム状の基板159に接着させて封止を行う。この際、加熱処理及び加圧処理の一方又は両方を行う封止ロール192、フィルム状の基板159が巻き付けられた供給ロール191及びベルトコンベア190を用いると、順次、基板151、159に封止された半導体装置を形成することができる。次に、切断手段193により、基板151、159を切断する。
以上の工程によって、可撓性を有する半導体装置を設けることができる(図6(B))。なお、素子形成層180を基板159で封止せずに、可撓性を有する基板151上に設け段階で完成としてもよい。以下に、上記工程において用いる材料等についての具体的な説明を行う。
基板170としては、ガラス基板、石英基板、金属基板、半導体基板やステンレス基板の一表面に絶縁膜を形成したもの等を用いることができる。このような基板であれば、その面積や形状に大きな制限はないため、基板170として、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。また、本実施の形態では、剥離された基板170は再利用することができため、より低コストで半導体装置を作製することができる。例えば、原価の高い石英基板を用いた場合であっても、繰り返し石英基板を利用することにより、低コストで半導体装置を作製することができるといった利点を有している。
基板170と剥離層171の間に下地膜として絶縁膜を設ける場合には、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を用いることができる。これらの絶縁膜は、スパッタ法やプラズマCVD法等の各種CVD法を用いて形成することができる。
剥離層171としては、金属膜や金属膜と金属酸化膜の積層構造やSi等の半導体膜や酸化珪素膜等を用いることができる。金属膜としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nd)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、鉛(Pd)、オスミウム(Os)、イリジウム(Ir)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を、単層又は積層して形成する。また、これらの材料からなる膜は、スパッタ法やプラズマCVD法等の各種CVD法を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上記金属膜を形成した後に、酸素雰囲気下におけるプラズマ処理、酸素雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物を設けることができる。例えば、金属膜としてスパッタ法により形成したタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、WOxで表され、Xは2〜3であり、Xが2の場合(WO)、Xが2.5の場合(W)、Xが2.75の場合(W11)、Xが3の場合(WO)などがある。タングステンの酸化物を形成するにあたり、上記に挙げたXの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、上記金属膜に窒素雰囲気下またはNO雰囲気下でプラズマ処理や加熱処理を行えばよい。また、他の方法として金属膜を形成した後に、絶縁膜154を酸素雰囲気下でスパッタ法を用いて形成することによって金属膜表面に金属酸化膜を設けることができる。また、金属膜を形成した後に、金属をターゲットとして酸素雰囲気下でスパッタを行うことにより金属膜表面に金属酸化膜を設けることも可能である。この場合、金属膜と金属酸化膜は異なる金属元素で設けることが可能となる。なお、これらの方法も窒素雰囲気下または窒素と酸素雰囲気下でスパッタを行うことにより金属膜上に金属窒化物や金属酸化窒化物を形成することができる。
素子形成層180は、少なくとも絶縁膜154、薄膜トランジスタ175、絶縁膜156、絶縁膜157および絶縁膜158を有している。素子形成層180によってCPU、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。また、素子形成層180は、薄膜トランジスタ175に加えてアンテナを有した形態もとりうる。例えば、薄膜トランジスタで構成される集積回路は、アンテナで発生した交流の電圧を用いて動作を行い、アンテナに印可する交流の電圧を変調することにより、リーダ/ライタへの送信を行うことができる。なお、アンテナは、薄膜トランジスタとともに形成してもよいし、薄膜トランジスタとは別個に形成し、後に電気的に接続するようにして設けてもよい。
絶縁膜154としては、スパッタ法やプラズマCVD法等により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を用いて形成することができる。例えば、絶縁膜154を2層構造で設ける場合、1層目の絶縁膜として窒化酸化珪素膜を形成し、2層目の絶縁膜として酸化窒化珪素膜を形成するとよい。また、絶縁膜154を3層構造で設ける場合、1層目の絶縁膜として酸化窒化珪素膜を形成し、2層目の絶縁膜として窒化酸化珪素膜を形成し、3層目の絶縁膜として酸化窒化珪素膜を形成するとよい。
薄膜トランジスタ175としては、どのような構造としてもよく、例えば不純物領域(ソース領域、ドレイン領域、LDD領域を含む)を形成してもよいし、pチャネル型、nチャネル型またはpチャネル型とnチャネル型の半導体を組み合わせたCMOS回路で設けてもよい。また、半導体膜の上方に設けられるゲート電極の側面と接するように絶縁膜(サイドウォール)を形成してもよいし、ソース領域およびドレイン領域とゲート電極の一方または両方に、ニッケル、モリブデンまたはコバルト等のシリサイド層を形成してもよい。薄膜トランジスタ175における半導体として、非晶質半導体または結晶質半導体を用いることができるが、より特性の高い薄膜トランジスタを用いる場合には、結晶質半導体を用いて薄膜トランジスタを設けることが好ましい。この場合、絶縁膜154上にスパッタ法、LPCVD法、プラズマCVD法等により非晶質半導体膜を形成し、続いて、非晶質半導体膜を結晶化法(レーザ結晶化、RTAまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等)により結晶化して、結晶質半導体膜を形成する。
絶縁膜156としては、上記実施の形態で示した材料と同様の材料を用いて形成することができる。
絶縁膜157、158としては、上記実施の形態で示した材料と同様の材料を用いて形成することができる。特にエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の材料は、スピンコーティング法、液滴吐出法または印刷法等を用いることによって形成することができるため、平坦化や処理時間の効率化を図ることができる。また、絶縁膜157、158は、同じ材料を用いて形成してもよいし、別々の材料を用いて形成してもよい。
導電膜194としては、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、例えばCとTiを含有したAl合金(Al−Ti−C)、Niを含有したAl合金(Al−Ni)、CとNiを含有したAl合金(Al−Ni−C)、CとMnを含有したAl合金(Al−Mn−C)等を用いることができる。
屈折物質173a、173bとしては、上記実施の形態で示した屈折物質163に示した材料と同様の材料を用いて形成することができる。また、屈折物質173a、173bは、液滴吐出法、スクリーン印刷等の印刷法またはスピンコート法等を用いることによって設けることができる。
エッチング剤としては、ハロゲン化物を含む気体又は液体を用いることができ、例えばClF(三フッ化塩素)、NF(三フッ化窒素)、BrF(三フッ化臭素)、HF(フッ化水素)を使用することができる。なお、HFを使用する場合には、剥離層として酸化珪素膜を用いる。
フィルム177としては、可撓性のフィルムを利用することができ、少なくとも一方の面に粘着剤を有する面が設けてある。例えば、ポリエステル等の基材として用いるベースフィルム上に粘着剤が設けてあるシート材を利用することができる。粘着剤としては、アクリル樹脂等を含んだ樹脂材料または合成ゴム材料からなる材料を用いることができる。
基板151、159としては、可撓性のフィルムを利用することができ、例えば、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルム等を利用することができる。また、フィルムは、加熱処理と加圧処理により、被処理体と熱圧着されるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、または最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。なお、フィルム177と基板159とを用いて素子形成層180の封止を行ってもよい。
また、本発明の半導体装置は上記構成に限られず、他の構成で設けることも可能である。その具体例に関して図7〜図10を参照して説明する。
上述した半導体装置の構成では、屈折部分に絶縁膜156〜158より曲がりやすい物質を充填した例を示したが、図7(A)に示すように、屈折部分に何も充填せずに空間178a、178bとして設けることも可能である。空間178a、178bは、フォトリソグラフィ法やレーザ光の照射等によって設けることができる。また、物理的な手段を用いて切込み等を形成してもよい。
このように、絶縁膜156〜158を選択的に除去して空間を設けることによって、半導体装置に曲げる等の外力を加えた場合、空間178a、178bで設けた屈折部分に選択的にひずみを集中させることが可能となる。その結果、トランジスタに応力が加わることによるひずみを低減させすることができるため、トランジスタの損傷等を防止することができる。また、屈折部分を空間で設けることによって、材料を充填する工程を省くことができるため、作製工程の効率化を達成することが可能となる。
また、図7(B)、図7(C)に示すように、屈折部分としては、素子形成層180を貫通するように屈折物質181a、181bを設けて(図7(C))もよいし、貫通させずに素子形成層の内部に設けて(図7(B))もよい。それぞれの作製工程について、図8、図9を参照して説明する。
はじめに、図7(B)に示した半導体装置の作製工程について、図8に示す。
まず、基板170上に剥離層171を形成し、剥離層171上に絶縁膜154、薄膜トランジスタ155、絶縁膜156、絶縁膜157を形成する(図8(A))。
次に、薄膜トランジスタ155の半導体膜の不純物領域と電気的に接続する導電層を設けるために、絶縁膜156および絶縁膜157に選択的に開口部195を形成し、薄膜トランジスタ155の半導体膜を露出させる。なお、このとき同時に開口部182a、182bを形成する(図8(B))。
次に、開口部182a、182bに屈折物質179a、179bを設け、開口部195に導電膜194を設ける(図8(C))。
次に、導電膜194を覆うように絶縁膜158を形成し、絶縁膜154、156〜158に開口部183を形成して剥離層171を露出させる(図8(D))。
その後、上記図5(B)、(C)に示した工程と同様に行うことによって半導体装置が完成する(図7(B))。図8に示した方法を用いることによって、開口部195と同時に開口部182a、182bを設けることが可能となるため、作製工程を簡略化することができる。
次に、図7(C)に示した半導体装置の作製工程について、図9に示す。
まず、基板170上に剥離層171を形成し、剥離層171上に絶縁膜154、薄膜トランジスタ(TFT)155、絶縁膜156、絶縁膜157、導電膜194および絶縁膜158からなる素子形成層180を形成する(図9(A))。
次に、絶縁膜154、156〜158を選択的に除去することによって開口部184a、184b、185を設ける(図9(B))。また、開口部184a、184bは、フォトリソグラフィ法やレーザ光の照射により設けることができる。
次に、開口部184a、184bに屈折物質181a、181bを設ける(図9(C))。
その後、上記図5(B)、(C)に示した工程と同様に行うことによって半導体装置が完成する図7(C)。図9に示した方法を用いることによって、開口部184a、184b、185を同時に設けた場合には、作製工程を簡略化することができる。また、素子形成層180を貫通するように屈折部分を設けることによって、半導体装置に曲げる等の力を加えた場合であっても、薄膜トランジスタ等の破損を効果的に防止することができる。
また、図9(B)において、開口部184a、184bに何も設けずに屈折部分を空間として設けることも可能である。この場合、開口部184a、184bからもエッチング剤を導入することが可能となるため、剥離層171を効率的に除去することができる。
また、図9において、絶縁膜154、156〜158および剥離層171を除去することによって開口部186a、186b、187設けてもよい(図10(A))。この場合、開口部186a、186bに設けられた屈折物質188a、188bは、基板170と接続している。そのため、剥離層171を完全に除去した場合であっても、基板170と素子形成層180が屈折物質188a、188bによって接続されているため、バラバラになることを防止することができる。その後、物理的手段を用いて基板170から素子形成層180を剥離し、封止処理を行うことによって半導体装置を作製することができる。
また、図29(A)に示すようにトランジスタ175等を含む曲げたくない領域に保護膜196を設けた構成としてもよい。保護膜196は、少なくともトランジスタ間に設けられる物質(ここでは屈折物質173a、173b)より曲がりにくい物質で設ける。例えば、保護膜196としては、屈折物質173a、173bより弾性率が高い物質、ガラス転移点が高い物質、硬度が高い物質または塑性を有さない物質等を用いることができる。また、保護膜196は、トランジスタ175の上方だけでなく下方に設けることも可能である。保護膜196としては、W、Ti、Mo、Ni、Ta、Mn等の金属やフェノール樹脂、尿素樹脂、メラミン樹脂、不飽和ポリエステル樹脂、アクリル樹脂、エポキシ樹脂、ケイ素樹脂等の熱硬化性樹脂等を用いることができる。他にも、いわゆるセラミックス等の硬度の高い物質を用いることができる。また、屈折物質173a、173bと同様の材料を用いることも可能であるが、その場合であっても屈折物質173a、173bに用いる材料より弾性率が高い物質、ガラス転移点が高い物質、硬度が高い物質または塑性を有さない材料で形成する。
また、図29(B)に示すように図29(A)の構成に加えて、当該保護膜が設けられていない部分の基板151と基板159の一方または両方に凹部197を設けた構成としてもよい。なお、図29(B)では、トランジスタの上方と下方に保護膜196を設けた例を示している。また、図29(B)における保護膜196は、トランジスタ間に位置する部分198における絶縁膜等の積層体より曲がりにくい物質で設ければよく、部分198に屈折物質を設けることも可能である。このように、素子形成層を封止するフィルム状の基板に凹部を設けることによって、半導体装置に応力が加わった場合、当該凹部に応力が集中するため、トランジスタに加わる応力を低減し破損を防止することができる。
なお、本実施の形態では、半導体装置の作製方法として、ガラス等の剛性を有する基板上に素子形成層を設けた後に、素子形成層を剥離して可撓性を有する基板上に設ける方法を示したが本発明の半導体装置の作製方法はこれに限られない。例えば、ガラス基板やSi等の半導体基板上に素子形成層を設けた後に、当該ガラス基板やSi等の半導体基板を研削処理や研磨処理によって薄膜化してもよい。この場合、剥離を行わなくとも可撓性を有する半導体装置を作製することが可能となる。また、集積回路に設ける素子として薄膜トランジスタを設けた例を示したが、これに限られずダイオードや容量素子等を設ける場合であっても同様にダイオードや容量素子間に屈折部分を設けることができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態3)
本実施の形態では、上記実施の形態で示した半導体装置とは異なる構成について図面を参照して説明する。
半導体装置に設けられる集積回路において、トランジスタが単体または単体に近い状態で配置された場合、静電気による破壊や外部からの応力による破壊等が起こりやすくなる。そこで、図11に示すように、トランジスタの周囲にシリコン等の半導体や金属等からなるダミーパターンまたはダミートランジスタを設けることによって、静電気や応力によるトランジスタの破壊を低減することができる。以下に図11を参照して説明する。
図11(A)は、トランジスタ251のソースドレイン方向に隣接してダミートランジスタ252a、252bを配置した例を示している。図11(B)は、図11(A)におけるg−h間の断面図を示している。ダミートランジスタ252a、252bは、トランジスタ251と同様に設けることができる。
また、図11(C)に示すように、トランジスタ251のソースドレイン方向に垂直な方向に隣接してダミートランジスタ253a、253bを設けることもできる。もちろん、図11(D)に示すように、トランジスタ251の四方にダミートランジスタ254a〜254hを設けてもよい。このように、単体または単体に近い状態で配置されているトランジスタの周囲にダミートランジスタを設けることによって、静電気や応力等によってトランジスタ251が破壊されることを防止することができる。
また、図11(E)に示すように、トランジスタ251の周囲に半導体、金属または絶縁膜等を用いてダミーパターン255を設けてもよい。ダミーパターン255は、上記実施の形態で示したような曲がりやすい物質を適用することによって、半導体装置を曲げた場合に選択的にダミーパターン255にひずみが生じて曲がるため、トランジスタ251に生じるひずみを抑制し当該トランジスタの破壊を防止することができる。
なお、図11に示したダミートランジスタやダミーパターンとあわせて、上記実施の形態に示した屈折部分を設けることによって、半導体装置に曲げ等の物理的な力を加えた場合であっても、より効果的に半導体装置におけるトランジスタ等の破壊を防止することができる。
また、半導体装置に加わる応力によって生じるひずみを考慮してトランジスタを設けることによって、トランジスタ等の破壊を効果的に防止することができる。例えば、半導体装置を曲面に貼り合わせて設ける場合、曲面の母線の方向とトランジスタのキャリアが移動する方向とがそろうように設けることが望ましい(図19)。このように設けることによって、錐面、柱面等の母線の移動によって描かれる曲面を有するように曲がってしまう場合でも、トランジスタに影響が生じることを抑制することができる。
また、応力等によるトランジスタ等の素子の破壊を防止するためには、トランジスタ等の素子の活性領域(シリコンアイランド部分)の面積の全体の面積に対して占める割合を5〜50%とすることが好ましい。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態4)
上記実施の形態で示した半導体装置の作製方法とは異なる例について図面を参照して説明する。
本実施の形態では、基板上に集積回路を貼り合わせて設ける例を示す。
図12(A)に示すように、基板260上に集積回路261a〜261dを貼り合わせることによって設ける(図12(A))。基板260上に設けられた集積回路261a〜261dはそれぞれ配線262により電気的に接続されている。図12(A)におけるi−j間の断面構造の模式図を図12(B)に示す。
図12(B)において、集積回路261a、261bの端子部272a、272bと配線262とが電気的に接続されている。ここでは、接着剤として機能する樹脂266に含まれる導電性粒子267を介して端子部272a、272bと配線262との接続を行っている。また、集積回路を構成するトランジスタとしては、薄膜トランジスタ(TFT)、半導体基板にチャネル領域を形成して設ける電界効果型トランジスタ(FET)または有機トランジスタ等を用いることができる。ここでは、単結晶シリコン基板270をチャネル領域として設けた電界効果型トランジスタ271を用いた例を示す。単結晶シリコン等の半導体基板を用いてトランジスタのチャネル領域を形成することによって、高い特性を有するトランジスタを形成することができる。
図12に示したように、基板260上に集積回路261a〜261dを貼り合わせることによって半導体装置を形成する場合、あらかじめ配線262が設けられている基板260上に集積回路261a〜261dを設ける方法(図13(A))と、基板260上に集積回路261a〜261dを貼り合わせて設けた後に配線262を形成する方法(図13(B))がある。以下に、それぞれの方法に関して、図面を参照して説明する。
図13(A)に示すように、あらかじめ配線が形成されている基板上に集積回路を設ける場合は、集積回路に設けられた端子部と基板上に設けられた配線とを電気的に接続するように貼り合わせる。ここでは、基板260上にあらかじめ形成されている配線262と集積回路261a、261bに露出するように設けられた端子部272a、272bとを電気的に接続する(図14(A))。ここでは、接着剤として機能する樹脂266に含まれる導電性粒子267を介して端子部272a、272bと配線262とを接続する(図14(B))。
一方、図13(B)に示すように、基板上に集積回路を設けた後に配線を形成する場合は、集積回路に設けられた端子部と基板上に設けられた導電膜とを電気的に接続するように貼り合わせた後に、配線として機能する導電膜を形成する。ここでは、基板260上にあらかじめ形成されている導電膜263と集積回路261a、261bに露出するように設けられた端子部272a、272bとを電気的に接続した(図15(A))後に、液滴吐出法やスクリーン印刷等の印刷法により配線として機能する導電膜265を形成する(図15(B))。なお、ここでは、基板260上にあらかじめ形成されている導電膜263をアライメントマーカーとして利用することにより、基板260上に集積回路を精確に貼り合わせて設けることができる。なお、液滴吐出法とは、導電性や絶縁性等を有する材料を含んだ組成物の液滴(ドットともいう)を選択的に吐出(噴射)して任意の場所に形成する方法であり、その方式によってはインクジェット法とも呼ばれている。
配線262、導電膜263、導電膜265として、金(Au)、銀(Ag)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、炭素(C)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。
また、液滴吐出法やスクリーン印刷法等を用いて導電膜265を形成する場合には、あらかじめ基板260に配線として機能する導電膜265を設ける部分に凹部273を設けておくことにより、より的確に導電膜265を基板260上に形成することができる(図16(A)、(B))。基板260に設ける凹部273は、基板260に配線パターンを有するニッケル(Ni)、コバルト(Co)、銅(Cu)、鉄(Fe)、亜鉛(Zn)等の金属またはこれらの合金からなる金属製の金型やシリコンを加工した型等をプレスすることにより設けることができる。また、他にも、基板260にレーザ光を照射することによって、配線パターンを有する凹部を形成することができる。また、レーザ光等の照射により、凹部を設けるのではなく、基板260における表面の性質(親水性や疎水性等)を変化させることによって、選択的に吐出された液滴が着弾するようにすることも可能である。
また、基板260上に形成される配線として機能する2つの導電膜265と導電膜275が交叉する場合には、2つの導電膜が電気的に接続しないように導電膜265と導電膜275の交叉する部分にのみ液滴吐出法により絶縁膜274を設ける(図16(C))。導電膜が交叉する部分にのみ絶縁膜を形成することによって、材料の利用効率や工程の効率化を達成することができる。
次に、基板260上に設けられた複数の集積回路を封止する場合について、図17を参照して説明する。
図17(A)に示すように、基板260上に複数の集積回路を設ける場合、半導体装置に応力が加わることにより生じたゆがみによって集積回路が破損しないように封止を行うことが好ましい。そのため、半導体装置に応力が加えられた場合に集積回路と集積回路の間に、選択的にゆがみが生じて曲がる屈折部分を設ける。さらに、より微細な集積回路を多数設けることによって、集積回路間に形成される屈折部分が増加するため半導体装置を曲げた場合に集積回路の破損を防止することができる。図17(A)のk−l間の断面図の一例を図17(B)、(C)に示す。
図17(B)において、基板260上に設けられた集積回路間に選択的にひずみが生じて曲がりやすい物質282が設けられ、当該集積回路を覆うように可撓性を有するフィルム281が設けられている。物質282は、集積回路やフィルム281より曲がりやすければよく、例えば集積回路やフィルム281より、弾性率が低い物質、塑性を示す物質またはフィルム281よりガラス転移温度が低い物質等を用いることができる。
また、図17(C)に示すように、集積回路を可撓性を有するフィルム281等で覆う場合に、集積回路間に空間284を形成するように封止を行うことによって集積回路間に屈折部分を設けることもできる。また、屈折部分における基板260に凹凸のパターン283を設けることによって、屈折部分に応力を集中させて半導体装置を曲げることにより、集積回路に応力が加わることを防止することが可能となる。また、図17(B)、(C)において、上記図29で示したようにフィルム281を設ける前にトランジスタの上方に保護膜を設けた構成とすることもできる。
なお、本実施の形態では、フェイスダウン型の半導体装置の例を示したが、もちろんフェイスアップ型の半導体装置とすることも可能である(図18(A))。ここでは、基板260上に導電膜285を有する集積回路を貼り合わせた後に液滴吐出法や印刷法等を用いて導電膜265を形成することにより導電膜285と導電膜265とを接続している。他にも、ワイヤボンディング法等により実装することによってフェイスアップ型の半導体装置を設けることも可能である。
また、本実施の形態では、集積回路として半導体基板にチャネル領域を形成して設ける電界効果型トランジスタ(FET)を用いた例を示したが、これに限られず、例えば薄膜トランジスタ(TFT)を用いることも可能である(図18(B))。この場合、上記実施の形態で示したように薄膜トランジスタ175間においても屈折部分286を設けることによって、半導体装置を曲げる場合により小さい力で大きく曲げることができ且つトランジスタの破損を防止することができる。
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態5)
本実施の形態では、上記実施の形態で示した可撓性を有する半導体装置にアンテナを設けることによって、非接触でデータのやりとりができる半導体装置を作製することができる。非接触でデータのやりとりが可能である半導体装置は、一般的にRFID(Radio Frequency Identification)タグ(ICタグ、ICチップ、RFタグ(Radio Frequency)、無線タグ、電子タグ、無線チップともいう)と呼ばれることもある。以下に、非接触でデータのやりとりが可能である半導体装置の一例について図面を参照して説明する。
一般的に非接触でデータのやりとりが可能である半導体装置(以下、RFIDタグともよぶ)は、集積回路とアンテナとを有しており、アンテナを介して非接触で外部の機器(リーダ/ライタ)間とデータのやりとりを行うことができる。そのため、上記実施の形態で示した半導体装置にアンテナとして機能する導電膜を設けることによって、非接触でデータのやりとりが可能である半導体装置を作製することができる。例えば、図1に示した半導体装置150にアンテナとして機能する導電膜を設けることができる。この場合、図1における集積回路152a〜152dとしては、例えば、電源回路、クロック発生回路、復調回路、変調回路、記憶回路、他の回路の制御を行う制御回路のうち少なくとも一つ等が含まれている。次に、アンテナを設けた具体的な構成例を図20、図21に示す。
図20(A)は、上記実施の形態1で示した半導体装置にアンテナとして機能する導電膜291を設けた例を示している。導電膜291は、上記実施の形態2の図4において、絶縁膜158上に形成することによって設けることができる。また、導電膜291を覆うように絶縁膜292を形成した後に、屈折部分となる部分に開口部を形成し、当該開口部に屈折物質173a、173bを充填して設ける。
導電膜291としては、銅(Cu)、アルミニウム(Al)や銀(Ag)や金(Au)、クロム(Cr)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、タングステン(W)、ニッケル(Ni)等の金属、金属化合物を1つまたは複数有する導電材料を用いて形成することができる。また、絶縁膜292は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜、DLC(ダイヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造を用いて形成することができる。
もちろん、図7に示す構造に、アンテナとして機能する導電膜を設けることによって、非接触でデータのやりとりが可能な半導体装置を作製することも可能である。
図20(B)は、アンテナとして機能する導電膜293が設けられたアンテナ用基板294を上記実施の形態1で示した半導体装置の素子形成層と貼り合わせて設けた例を示している。この場合、素子形成層とアンテナ用基板は別途作製したものを用いる。
素子形成層とアンテナ用基板は、接着剤として機能する樹脂295によって貼り合わされており、絶縁膜158上に形成された導電膜299とアンテナとして機能する導電膜293が樹脂295に含まれる導電性粒子296を介して電気的に接続されている。
このように、アンテナは、素子形成層にアンテナとして機能する導電膜を直接形成して設けてもよいし、アンテナ用基板にアンテナとして機能する導電膜を別途形成した後に素子形成層と貼り合わせることによって設けてもよい。
図21は、上記実施の形態4で示した半導体装置にアンテナを設けた例を示している。ここでは、アンテナとして機能する導電膜297があらかじめ設けられた基板260上に、集積回路261a〜261dを設けることによって非接触でデータのやりとりが可能な半導体装置を作製している(図21(A))。この場合、集積回路261a〜261dには、例えば、電源回路、クロック発生回路、復調回路、変調回路、記憶回路、他の回路の制御を行う制御回路のうち少なくとも一つ等が含まれている。
また、アンテナとして機能する導電膜297は配線262と同様に設けておくことができる。この場合、アンテナとして機能する導電膜297と集積回路との接続は、上記実施の形態4と同様に、導電膜298と集積回路の端子部272とが接着剤として機能する樹脂266に含まれる導電性粒子267を介して行うことができる(図21(B))。
なお、上記図15に示したように、基板260に集積回路261a〜261bを形成した後に、配線となる導電膜と共にアンテナとして機能する導電膜297を液滴吐出法や印刷法等を用いて形成することも可能である。
また、本実施の形態は、上記図20、図21の構成に限られず、上記実施の形態に示した半導体装置にアンテナを設けた構成であればどのように組み合わせて設けてもよい。
次に、非接触でデータのやりとりが可能である半導体装置の適用例に関して図面を参照して以下に説明する。
RFIDタグ80は、非接触でデータを交信する機能を有し、電源回路81、クロック発生回路82、データ復調回路83、データ変調回路84、他の回路を制御する制御回路85、記憶回路86およびアンテナ87を有している(図22(A))。なお、記憶回路は1つに限定されず、複数であっても良く、SRAM、フラッシュメモリ、ROMまたはFeRAM等や有機化合物層を記憶素子部に用いたものを用いることができる。
リーダ/ライタ88から電波として送られてきた信号は、アンテナ87において電磁誘導により交流の電気信号に変換される。電源回路81では、交流の電気信号を用いて電源電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路82は、アンテナ87から入力された交流信号を基に、各種クロック信号を生成し、制御回路85に供給する。復調回路83では、当該交流の電気信号を復調し、制御回路85に供給する。制御回路85では、入力された信号に従って各種演算処理を行う。記憶回路86では、制御回路85において用いられるプログラムやデータ等が記憶されている他、演算処理時の作業エリアとしても用いることができる。そして、制御回路85から変調回路84にデータが送られ、変調回路84から当該データに従ってアンテナ87に負荷変調を加えることができる。リーダ/ライタ88は、アンテナ87に加えられた負荷変調を電波で受け取ることにより、結果的にデータを読み取ることが可能となる。
また、RFIDタグは、各回路への電源電圧の供給を電源(バッテリ)を搭載せず電波により行うタイプとしてもよいし、電源(バッテリ)を搭載して電波と電源(バッテリ)により各回路に電源電圧を供給するタイプとしてもよい。
上記実施の形態で示した構成を用いることによって、折り曲げることが可能なRFIDタグを作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。
次に、可撓性を有するRFIDタグの使用形態の一例について説明する。表示部321を含む携帯端末の側面には、リーダ/ライタ320が設けられ、品物322の側面にはRFIDタグ323が設けられる(図22(B))。品物322が含むRFIDタグ323にリーダ/ライタ320をかざすと、表示部321に品物322の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に品物322の説明等の商品に関する情報が表示される。また、商品326をベルトコンベアにより搬送する際に、リーダ/ライタ324と、商品326に設けられたRFIDタグ325を用いて、該商品326の検品を行うことができる(図22(C))。このように、システムにRFIDを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、RFIDタグに含まれるトランジスタ等の損傷を防止し、信頼性の高いRFIDタグを提供することが可能となる。
また、上述した非接触データのやりとりが可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式(例えば13.56MHz帯)を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状(例えば、ループアンテナ)、らせん状(例えば、スパイラルアンテナ)に形成する。
また、半導体装置における信号の伝送方式として、マイクロ波方式(例えば、UHF帯(860〜960MHz帯)、2.45GHz帯等)を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状(例えば、ダイポールアンテナ)、平坦な形状(例えば、パッチアンテナ)またはリボン型の形状等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
次にRFIDタグを実装した商品の管理方法の一例に関して図面を参照して説明する。
図30は、セット商品の受注生産管理システムの一例を示すブロック図である。図30に示すシステムでは、消費者等である複数の個人がセット商品を注文した場合に、当該セット商品の管理センターが商品の受注データに従って製造元Aおよび製造元Bから商品を調達した後に、個人へセット商品を発送する一例を示している。なお、ここでは便宜上、個人1〜個人3が商品を注文する場合を示す。
個人1〜個人3は、LAN等のネットワークを介して、管理センターが提供するセット商品の内容に関して閲覧し、希望するセット商品を注文することができる。なお、ここでは、商品Aと商品Bとの組み合わせたものをセット商品とする。なお、商品Aは、a1、a2、a3・・・anの複数の商品を有しており、商品Bは、b1、b2、b3・・・bnの複数の商品を有している。個人は商品Aおよび商品Bからそれぞれ希望の商品を組み合わせてセット商品とすることができる。
例えば、商品A(例えば茶器)と商品B(例えば茶葉)からなるセット商品を考えた場合、商品Aは、茶器の形状等が異なる複数の商品a1、a2、a3・・・anを有しており、商品Bは、茶葉の種類が異なる複数の商品b1、b2、b3・・・bnを有しており、個人1〜個人3は、商品Aおよび商品Bから希望の商品の組み合わせをセット商品として注文する。なお、ここでは、個人1がa1とb1の組み合わせからなるセット商品1を、個人2がa2とb2の組み合わせからなるセット商品2を、個人3がa3とb3の組み合わせからなるセット商品3を注文する場合を示している。
個人1〜3から注文があった場合、管理センターは、受注データに従って製造元Aおよび製造元Bに当該商品の発注を行う。製造元Aは、管理センターから送られてきた受注データAに従って商品a1、a2、a3を製造する。また、商品を製造する際に受注データAに従ってそれぞれの商品にRFIDタグを設ける。また、製造元Bも同様に、管理センターから送られてきた受注データBに従って、RFIDタグを備えた商品b1、b2、b3の製造を行う。なお、RFIDタグの識別番号等は、あらかじめ管理センターで注文のあった商品に割り当てて管理されている。その後、製造元Aおよび製造元Bから、それぞれRFIDタグが設けられた商品(a1、a2、a3)および商品(b1、b2、b3)が管理センターに送られる。
管理センターでは、製造元Aおよび製造元Bから送られてきた商品を個別受注品データに従って、a1〜a3およびb1〜b3を組み合わせることによって、セット商品1(a1+b1)、セット商品2(a2+b2)およびセット商品3(a3+b3)とする。なお、ここではa1〜a3およびb1〜b3に設けられたRFIDタグを用いることによって、中身等を確認せずに容易に複数の商品を識別して、セット商品1〜セット商品3とすることができる。その後、管理センターは、当該セット商品1〜セット商品3をそれぞれ個人1〜個人3に発送する。
このように、複数の商品を組み合わせて一つのセット商品とする場合、あらかじめ組み合わせられる商品にRFIDタグを設けることによって、異なる製造元に発注した場合であっても、RFIDタグを用いて識別を行うことによって少ない労力で容易に複数の商品を識別して所望のセット商品とすることが可能となる。また、製造する商品に管理されたRFIDタグをあらかじめ設けることによって、製造から販売までの期間の商品の紛失や盗難等を効果的に抑制し、コストを低減することができる。また、本実施の形態で示したように可撓性を有するRFIDタグを用いることによって、曲面を有する商品など様々な商品に設けることが可能となる。
また、上述した以外にも可撓性を有するRFIDタグの用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図23を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図23(A)参照)。証書類とは、運転免許証、住民票等を指す(図23(B)参照)。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図23(C)参照)。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図23(D)参照)。書籍類とは、書物、本等を指す(図23(E)参照)。記録媒体とは、DVDソフト、ビデオテープ等を指す(図23(F)参照)。乗物類とは、自転車等の車両、船舶等を指す(図23(G)参照)。身の回り品とは、鞄、眼鏡等を指す(図23(H)参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等にRFIDタグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にRFIDタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にRFIDタグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。RFIDタグの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。上記実施の形態で示した構造を有する可撓性を有するRFIDタグを用いることによって、紙等に設けた場合であっても、半導体装置を用いてRFIDタグを設けることにより、当該RFIDタグに含まれる素子の破損等を防止することができる。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にRFIDタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にRFIDタグを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたRFIDタグを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態6)
本実施の形態では、上記実施の形態で示した半導体装置を表示装置に適用した場合の一例について図面を参照して説明する。
ここでは、一例として、可撓性を有する基板400上に画素領域401と駆動回路402、403とが設けられた表示装置について示す(図24(A))。
画素領域401は、信号線として機能する配線405a、405bと電源線として機能する配線406a、406bと配線405a、405b、406a、406bと垂直方向に延びた走査線として機能する配線423とを有しており、当該信号線として機能する配線、電源線として機能する配線および走査線として機能する配線に囲まれるように薄膜トランジスタ(TFT)421、422および画素部407とが設けられている。また、画素部と画素部の間に、屈折部分404が設けられている(図24(B))。屈折部分404を設けることによって、表示装置を曲げた場合(表示装置に応力が加えられた場合)、屈折部分に選択的にひずみが生じ、当該屈折部分404が選択的に曲がる。
ここでは、TFT421のソースまたはドレイン領域の一方が配線405bに接続され他方がTFT422のゲート電極に接続されている。また、TFT422のソースまたはドレイン領域の一方が配線406bに接続され他方が画素部407に接続されている。さらに、配線406aと配線405bとの間に屈折部分404が設けられている。
次に、図24(B)におけるo−p間の断面構造を図25に示す。
基板400上にTFT422が設けられ、TFT422のソースまたはドレイン領域の一方が配線406bに接続され、他方が画素部407に接続されている。画素部407は、画素電極411、発光層412および対向電極413とを有しており、TFT422のソースまたはドレイン電極の他方が画素電極411に接続されている。また、画素部と画素部の間に屈折部分404として、開口部441に屈折物質442が設けられている。屈折物質442は、絶縁膜431〜435の積層体より曲がりやすい物質を充填することによって設けられている(図25(A))。例えば、屈折物質442は、絶縁膜431〜435の積層体より弾性率が低い物質、塑性を有する物質またはガラス転移点が低い物質等を用いて設けることができる。また、410は対向基板である。
なお、屈折物質442は、上記構成に限られず絶縁膜431〜435のいずれかを除去して設けることができる。例えば、図25(B)に示すように、絶縁膜431〜434を除去して設けられた開口部443に絶縁膜431〜434の積層体より曲がりやすい物質からなる屈折物質444を設け、その上に絶縁膜435を設けた構成としてもよい。なお、開口部441、443に屈折物質442、444を設けずに空間としてもよい。
次に、上述した表示装置の作製方法の一例に関して、図面を用いて簡単に説明する。
まず、基板170上に剥離層171を形成し、当該剥離層171上に、絶縁膜431、トランジスタ422、絶縁膜432、433、配線405a、405b、トランジスタ422のソースまたはドレイン領域に接続する配線、画素電極411および絶縁膜434からなる素子形成層445を形成する(図26(A))。具体的には、剥離層171上に絶縁膜431を介して薄膜トランジスタ422を形成し、当該トランジスタ422を覆うように絶縁膜433を形成し、当該絶縁膜433上に配線405a、405b、画素電極411および薄膜トランジスタ422の不純物領域と接続する導電膜を形成し、画素電極411の端部を覆うように絶縁膜434を形成する。
次に、基板170から素子形成層445の剥離を行う。ここでは、素子形成層445に選択的にレーザ光を照射して開口部446a〜446cを形成後、物理的な力を用いて基板170から素子形成層445を剥離する。また、他の剥離法として、絶縁膜431〜434を選択的に除去して開口部446a〜446cを形成することにより、剥離層171を露出させた後、開口部446a〜446cにエッチング剤を導入することにより、剥離層171を除去する(図26(B))。剥離層171を全て除去してもよいが、ここでは、剥離層171の一部を残すように除去を行う。
次に、絶縁膜434の表面に粘着性を有するフィルム177を貼り合わせて設け、素子形成層445を基板170から剥離させる(図26(C))。ここでは、基板170と素子形成層445における絶縁膜431とが、残存した剥離層によって一部つながれているため、物理的手段を用いて基板170から素子形成層445を剥離させる。
次に、基板170から剥離した側の素子形成層445の表面をフィルム状の基板151に接着させて、フィルム177を剥離させる(図27(A))。
次に、画素電極411上に発光層412、対向電極413および屈折物質444a〜444cをそれぞれ選択的に形成する(図27(B))。発光層412および対向電極413の形成は、屈折物質444a〜444cを形成した後に行ってもよいし形成前に行ってもよい。また、開口部446a〜446cに屈折物質444a〜444cを設けずに空間とすることも可能である。また、発光層412および対向電極413は、液滴吐出法を用いて選択的に形成してもよいし、スクリーン印刷やグラビア印刷法等の印刷法を用いて形成してもよい。ここでは、液滴吐出法を用いることによって選択的に発光層412および対向電極413を形成する。また、カラー表示可能な表示装置を形成する場合には、R、G、Bの3色を発光する発光層をそれぞれ選択的に形成する。このように、液滴吐出法や印刷法を用いて発光層を形成することによって、無駄な材料を減らすことができるためコストを削減することが可能となる。
発光層412としては、低分子系材料、中分子材料(オリゴマー、デンドリマーを含む)、または高分子系材料等の有機化合物材料を単層または積層構造を、蒸着マスクを用いた蒸着法、インクジェット法、スピンコート法等によって形成することができる。また、他にも、発光層412として、無機化合物材料を用いて単層または積層構造で設けることも可能である。一般的に、発光層に用いられる発光材料が有機化合物であるか、無機化合物であるかによって、前者は有機EL素子、後者は無機EL素子と呼ばれており、本実施の形態ではどちらを適用してもよい。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた発光層を有し、後者は、蛍光材料の薄膜からなる発光層を有している点に違いがある。しかし、そのメカニズムは共通しており、高電界で加速された電子による母体材料又は発光中心の衝突励起により発光が得られる。本実施の形態において、無機EL素子を適用する場合には、分散型無機EL素子又は薄膜型無機EL素子のいずれかを適用すればよい。
次に、対向電極413を覆うように絶縁膜435を形成した後に、基板151と基板159を用いることによって封止を行う(図27(C))。
以上の工程により、可撓性を有する表示装置を形成することができる。なお、図27(B)において、屈折物質444a〜444cを設けずに、図27(C)において、絶縁膜435を形成した後に形成することによって、図25(A)に示す表示装置を作製することができる。
なお、ここでは、表示装置の作製方法として、ガラス等の剛性を有する基板上に素子形成層を設けた後に、素子形成層を剥離して可撓性を有する基板上に設ける方法を示したが本発明の表示装置の作製方法はこれに限られない。例えば、ガラス基板やSi等の半導体基板上に素子形成層を設けた後に、当該ガラス基板やSi等の半導体基板を研削処理や研磨処理によって薄膜化してもよい。この場合、剥離を行わなくとも可撓性を有する表示装置を作製することが可能となる。
次に、上述した可撓性を有する半導体装置を用いて作製した表示装置の用途に関して図面を参照して説明する。
図28(A)はディスプレイであり、本体4101、支持台4102、表示部4103を含む。表示部4103は可撓性を有する基板を用いて形成されており、軽量で薄型のディスプレイを実現できる。また、表示部4103を湾曲させることも可能であり、支持台4102から取り外して壁に掛けることも可能である。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4103や回路等に用いることによって、可撓性を有するディスプレイを作製することができる。
図28(B)は巻き取り可能な大型ディスプレイであり、本体4201、表示部4202を含む。本体4201および表示部4202は可撓性を有する基板を用いて形成されているため、ディスプレイを折り畳んだり、巻き取ったりして持ち運ぶことが可能である。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4202や回路等に用いることによって、可撓性を有し、軽量、薄型の大型のディスプレイを作製することができる。
図28(C)は、シート型のコンピュータであり、本体4401、表示部4402、キーボード4403、タッチパッド4404、外部接続ポート4405、電源プラグ4406等を含んでいる。表示部4402は可撓性を有する基板を用いて形成されており、軽量で薄型のコンピュータを実現できる。また、電源プラグ4406の部分に収納スペースを設けることによって表示部2402を巻き取って収納することが可能である。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4402や回路等に用いることによって、可撓性を有し、軽量、薄型のコンピュータを作製することができる。
図28(D)は、20〜80インチの大型の表示部を有する表示装置であり、本体4300、操作部であるキーボード4301、表示部4302、スピーカー4303等を含む。また、表示部4302は可撓性を有する基板を用いて形成されており、キーボード4301を取り外して本体4300を折り畳んだり巻き取ったりして持ち運ぶことが可能である。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4302や回路等に用いることによって、可撓性を有し、軽量、薄型の大型表示装置を作製することができる。
図28(E)は電子ブックであり、本体4501、表示部4502、操作キー4503等を含む。またモデムが本体4501に内蔵されていても良い。表示部4502は可撓性基板を用いて形成されており、折り曲げることができる。さらに、表示部4502は文字等の静止画像はもちろん動画も表示することが可能となっている。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4502や回路等に用いることによって、可撓性を有し、軽量、薄型の電子ブックを作製することができる。
図28(F)はICカードであり、本体4601、表示部4602、接続端子4603等を含む。表示部4602は可撓性基板を用いて軽量、薄型のシート状になっているため、カードの表面に張り付けて形成することができる。また、ICカードを非接触でデータの受信が行える場合に外部から取得した情報を表示部4602に表示することが可能となっている。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部4602や回路等に用いることによって、可撓性を有し、軽量、薄型のICカードを作製することができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器や情報表示手段に用いることが可能である。なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置を表示装置に適用した一例を示す図。 本発明の半導体装置を表示装置に適用した一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。
符号の説明
131 開口部
132a 開口部
132b 開口部
150 半導体装置
151 基板
152a 集積回路
152b 集積回路
152c 集積回路
152d 集積回路
153 屈折部分
154 絶縁膜
155 トランジスタ
156 絶縁膜
157 絶縁膜
158 絶縁膜
159 基板
161a ブロック
161b ブロック
161c ブロック
161d ブロック
161e ブロック
161f ブロック
162a 屈折部分
162b 屈折部分
162c 屈折部分
163 屈折物質
164a 屈折物質
164b 屈折物質
165a 空間
165b 空間
170 基板
171 剥離層
172a 開口部
172b 開口部
173a 屈折物質
173b 屈折物質
175 薄膜トランジスタ
176 開口部
177 フィルム
178a 空間
178b 空間
179a 屈折物質
179b 屈折物質
180 素子形成層
181a 屈折物質
181b 屈折物質
182a 開口部
182b 開口部
183 開口部
184a 開口部
184b 開口部
185 開口部
186a 開口部
186b 開口部
187 開口部
188a 屈折物質
188b 屈折物質
189a 屈折物質
189b 屈折物質
190 ベルトコンベア
191 供給ロール
192 封止ロール
193 切断手段
194 導電膜
195 開口部
196 保護膜
197 凹部
198 部分
251 トランジスタ
252a ダミートランジスタ
252b ダミートランジスタ
253a ダミートランジスタ
253b ダミートランジスタ
254a ダミートランジスタ
254b ダミートランジスタ
254c ダミートランジスタ
254d ダミートランジスタ
254e ダミートランジスタ
254f ダミートランジスタ
254g ダミートランジスタ
254h ダミートランジスタ
255 ダミーパターン
260 基板
261a 集積回路
261b 集積回路
261c 集積回路
261d 集積回路
262 配線
263 導電膜
265 導電膜
266 樹脂
267 導電性粒子
270 単結晶シリコン基板
271 電界効果型トランジスタ
272 端子部
272a 端子部
272b 端子部
273 凹部
274 絶縁膜
275 導電膜
281 フィルム
282 物質
283 凹凸パターン
284 空間
285 導電膜
286 屈折部分
291 導電膜
292 絶縁膜
293 導電膜
294 基板
295 樹脂
296 導電膜
297 導電膜
298 導電膜
80 RFID
81 電源回路
82 クロック発生回路
83 データ復調回路
84 データ変調回路
85 制御回路
86 記憶回路
87 アンテナ
88 リーダ/ライタ
320 リーダ/ライタ
321 表示部
322 品物
323 RFID
325 RFID
326 商品
400 基板
401 画素領域
402 駆動回路
403 駆動回路
404 屈折部分
405a 配線
405b 配線
406a 配線
406b 配線
407 画素部
410
411 画素電極
412 発光層
413 対向電極
421 薄膜トランジスタ
422 薄膜トランジスタ
423 配線
431 絶縁膜
432 絶縁膜
433 絶縁膜
434 絶縁膜
435 絶縁膜
441 開口部
442 屈折物質
443 開口部
444 屈折物質
444a 屈折物質
444b 屈折物質
444c 屈折物質
445 素子形成層
446a 開口部
446b 開口部
446c 開口部
4101 本体
4102 支持台
4103 表示部
4201 本体
4202 表示部
4300 本体
4301 キーボード
4302 表示部
4303 スピーカー
4401 本体
4402 表示部
4403 キーボード
4404 タッチパッド
4405 外部接続ポート
4406 電源プラグ
4501 本体
4502 表示部
4503 操作キー
4601 本体
4602 表示部
4603 接続端子

Claims (25)

  1. 可撓性を有する基板上に設けられた、半導体膜、前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極を有する複数のトランジスタと、
    前記ゲート電極を覆って設けられた層間絶縁膜と、
    前記複数のトランジスタの間に設けられた屈折部分とを有し、
    前記屈折部分は、前記層間絶縁膜に設けられた空間であることを特徴とする半導体装置。
  2. 可撓性を有する基板上に設けられた、半導体膜、前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極を有する複数のトランジスタと、
    前記ゲート電極を覆って設けられた層間絶縁膜と、
    前記複数のトランジスタの間に設けられた屈折部分とを有し、
    前記屈折部分は、前記層間絶縁膜に設けられた開口部に前記層間絶縁膜より弾性率が低い物質が充填されて設けられていることを特徴とする半導体装置。
  3. 可撓性を有する基板上に設けられた、半導体膜、前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極を有する複数のトランジスタと、
    前記ゲート電極を覆って設けられた層間絶縁膜と、
    前記複数のトランジスタの間に設けられた屈折部分とを有し、
    前記屈折部分は、前記層間絶縁膜に設けられた開口部に前記層間絶縁膜よりガラス転移点が低い物質が充填されて設けられていることを特徴とする半導体装置。
  4. 可撓性を有する基板上に設けられた、半導体膜、前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極を有する複数のトランジスタと、
    前記ゲート電極を覆って設けられた層間絶縁膜と、
    前記複数のトランジスタの間に設けられた屈折部分とを有し、
    前記屈折部分は、前記層間絶縁膜に設けられた開口部に前記層間絶縁膜より塑性を有する物質が充填されて設けられていることを特徴とする半導体装置。
  5. 可撓性を有する基板上に設けられた、半導体膜と前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極とを有する複数のトランジスタと、
    前記ゲート電極を覆って設けられた第1の絶縁膜と、
    前記第1の絶縁膜上に設けられ且つ前記トランジスタのソース領域またはドレイン領域と電気的に接続された第1の導電膜と、
    前記第1の導電膜を覆って形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成されたアンテナとして機能する第2の導電膜と、
    前記アンテナとして機能する第2の導電膜を覆って形成された第3の絶縁膜と、
    前記複数のトランジスタの間に設けられた屈折部分とを有し、
    前記屈折部分は、前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜に設けられた空間であることを特徴とする半導体装置。
  6. 可撓性を有する基板上に設けられた、半導体膜と前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極とを有する複数のトランジスタと、
    前記ゲート電極を覆って設けられた第1の絶縁膜と、
    前記第1の絶縁膜上に設けられ且つ前記トランジスタのソース領域またはドレイン領域と電気的に接続された第1の導電膜と、
    前記第1の導電膜を覆って形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成されたアンテナとして機能する第2の導電膜と、
    前記アンテナとして機能する第2の導電膜を覆って形成された第3の絶縁膜と、
    前記複数のトランジスタの間に設けられた屈折部分とを有し、
    前記屈折部分は、前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜に設けられた開口部に、前記前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜より弾性率が低い物質が充填されて設けられていることを特徴とする半導体装置。
  7. 可撓性を有する基板上に設けられた、半導体膜と前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極とを有する複数のトランジスタと、
    前記ゲート電極を覆って設けられた第1の絶縁膜と、
    前記第1の絶縁膜上に設けられ且つ前記トランジスタのソース領域またはドレイン領域と電気的に接続された第1の導電膜と、
    前記第1の導電膜を覆って形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成されたアンテナとして機能する第2の導電膜と、
    前記アンテナとして機能する第2の導電膜を覆って形成された第3の絶縁膜と、
    前記複数のトランジスタの間に設けられた屈折部分とを有し、
    前記屈折部分は、前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜に設けられた開口部に、前記前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜よりガラス転移点が低い物質が充填されて設けられていることを特徴とする半導体装置。
  8. 可撓性を有する基板上に設けられた、半導体膜と前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極とを有する複数のトランジスタと、
    前記ゲート電極を覆って設けられた第1の絶縁膜と、
    前記第1の絶縁膜上に設けられ且つ前記トランジスタのソース領域またはドレイン領域と電気的に接続された第1の導電膜と、
    前記第1の導電膜を覆って形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成されたアンテナとして機能する第2の導電膜と、
    前記アンテナとして機能する第2の導電膜を覆って形成された第3の絶縁膜と、
    前記複数のトランジスタの間に設けられた屈折部分とを有し、
    前記屈折部分は、前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜に設けられた開口部に、前記前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜より塑性を有する物質が充填されて設けられていることを特徴とする半導体装置。
  9. 請求項1乃至請求項8のいずれか一項において、
    前記複数のトランジスタの少なくとも1つは、薄膜トランジスタであることを特徴とする半導体装置。
  10. 請求項1乃至請求項8のいずれか一項において、
    前記複数のトランジスタの少なくとも1つは、単結晶の半導体膜にチャネル領域を設けた電界効果型トランジスタであることを特徴とする半導体装置。
  11. 請求項1乃至請求項8のいずれか一項において、
    前記複数のトランジスタの少なくとも1つは、有機トランジスタであることを特徴とする半導体装置。
  12. 第1の基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁膜を形成し、
    前記第1の絶縁膜上に薄膜トランジスタを形成し、
    前記薄膜トランジスタを覆うように第2の絶縁膜を形成し、
    前記第2の絶縁膜上に前記薄膜トランジスタと電気的に接続する導電膜を形成し、
    前記第2の絶縁膜および前記導電膜を覆うように第3の絶縁膜を形成し、
    前記第2の絶縁膜および前記第3の絶縁膜に選択的に第1の開口部を形成し、
    前記第1の開口部に前記第2の絶縁膜および前記第3の絶縁膜より弾性率が低い物質を設け、
    前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜に第2の開口部を形成して選択的に前記剥離層を露出させ、
    前記第3の絶縁膜の表面に接着面を有するフィルムを接着させて、前記第1の絶縁膜から前記剥離層および前記第1の基板を剥離し、
    前記第2の基板上に前記第1の絶縁膜を固着することを特徴とする半導体装置の作製方法。
  13. 第1の基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁膜を形成し、
    前記第1の絶縁膜上に薄膜トランジスタを形成し、
    前記薄膜トランジスタを覆うように第2の絶縁膜を形成し、
    前記第2の絶縁膜上に前記薄膜トランジスタと電気的に接続する導電膜を形成し、
    前記第2の絶縁膜上および前記導電膜を覆うように第3の絶縁膜を形成し、
    前記第2の絶縁膜および前記第3の絶縁膜に選択的に第1の開口部を形成し、
    前記第1の開口部に前記第2の絶縁膜および前記第3の絶縁膜よりガラス転移点が低い物質を設け、
    前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜に第2の開口部を形成して選択的に前記剥離層を露出させ、
    前記第3の絶縁膜の表面に接着面を有するフィルムを接着させて、前記第1の絶縁膜から前記剥離層および前記第1の基板を剥離し、
    前記第2の基板上に前記第1の絶縁膜を固着することを特徴とする半導体装置の作製方法。
  14. 第1の基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁膜を形成し、
    前記第1の絶縁膜上に薄膜トランジスタを形成し、
    前記薄膜トランジスタを覆うように第2の絶縁膜を形成し、
    前記第2の絶縁膜上に前記薄膜トランジスタと電気的に接続する導電膜を形成し、
    前記第2の絶縁膜および前記導電膜を覆うように第3の絶縁膜を形成し、
    前記第2の絶縁膜および前記第3の絶縁膜に選択的に第1の開口部を形成し、
    前記第1の開口部に前記第2の絶縁膜および前記第3の絶縁膜より塑性を有する物質を設け、
    前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜に第2の開口部を形成して選択的に前記剥離層を露出させ、
    前記第3の絶縁膜の表面に接着面を有するフィルムを接着させて、前記第1の絶縁膜から前記剥離層および前記第1の基板を剥離し、
    前記第2の基板上に前記第1の絶縁膜を固着することを特徴とする半導体装置の作製方法。
  15. 請求項12乃至請求項14のいずれか一項において、
    前記第2の基板として可撓性を有する基板を用いることを特徴とする半導体装置の作製方法。
  16. 導電膜のパターンが形成された基板上にトランジスタを含む複数の集積回路を前記導電膜のパターンと電気的に接続するように貼り合わせて設け、
    前記複数の集積回路を覆うように絶縁膜を形成し、
    前記複数の集積回路の間に位置する前記絶縁膜に凹部を形成することを特徴とする半導体装置の作製方法。
  17. 導電膜のパターンが形成された基板上にトランジスタを含む複数の集積回路を前記導電膜のパターンと電気的に接続するように貼り合わせて設け、
    前記複数の集積回路を覆うように絶縁膜を形成し、
    前記複数の集積回路の間に位置する前記絶縁膜に凹部を形成し、
    前記凹部に前記絶縁膜より弾性率が低い物質を設けることを特徴とする半導体装置の作製方法。
  18. 導電膜のパターンが形成された基板上にトランジスタを含む複数の集積回路を前記導電膜のパターンと電気的に接続するように貼り合わせて設け、
    前記複数の集積回路を覆うように絶縁膜を形成し、
    前記複数の集積回路の間に位置する前記絶縁膜に凹部を形成し、
    前記凹部に前記絶縁膜よりガラス転移点が低い物質を設けることを特徴とする半導体装置の作製方法。
  19. 導電膜のパターンが形成された基板上にトランジスタを含む複数の集積回路を前記導電膜のパターンと電気的に接続するように貼り合わせて設け、
    前記複数の集積回路を覆うように絶縁膜を形成し、
    前記複数の集積回路の間に位置する前記絶縁膜に凹部を形成し、
    前記凹部に前記絶縁膜より塑性を有する物質を設けることを特徴とする半導体装置の作製方法。
  20. 請求項16乃至請求項19のいずれか一項において、
    前記導電膜のパターンとして、アンテナとして機能する導電膜を形成することを特徴とする半導体装置の作製方法。
  21. 請求項16乃至請求項19のいずれか一項において、
    前記集積回路として、電源回路、クロック発生回路、復調回路、変調回路、記憶回路、制御回路うちいずれか一を設けることを特徴とする半導体装置の作製方法。
  22. 基板上にトランジスタを含む複数の集積回路を貼り合わせて設け、
    前記複数の集積回路を電気的に接続する導電膜を形成し、
    前記複数の集積回路を覆うように絶縁膜を形成し、
    前記複数の集積回路の間に位置する前記絶縁膜に凹部を形成することを特徴とする半導体装置の作製方法。
  23. 基板上にトランジスタを含む複数の集積回路を貼り合わせて設け、
    前記複数の集積回路を電気的に接続する導電膜を形成し、
    前記複数の集積回路を覆うように絶縁膜を形成し、
    前記複数の集積回路の間に位置する前記絶縁膜に凹部を形成し、
    前記凹部に前記絶縁膜より弾性率が低い物質を設けることを特徴とする半導体装置の作製方法。
  24. 基板上にトランジスタを含む複数の集積回路を貼り合わせて設け、
    前記複数の集積回路を電気的に接続する導電膜を形成し、
    前記複数の集積回路を覆うように絶縁膜を形成し、
    前記複数の集積回路の間に位置する前記絶縁膜に凹部を形成し、
    前記凹部に前記絶縁膜よりガラス転移点が低い物質を設けることを特徴とする半導体装置の作製方法。
  25. 基板上にトランジスタを含む複数の集積回路を貼り合わせて設け、
    前記複数の集積回路を電気的に接続する導電膜を形成し、
    前記複数の集積回路を覆うように絶縁膜を形成し、
    前記複数の集積回路の間に位置する前記絶縁膜に凹部を形成し、
    前記凹部に前記絶縁膜より塑性を有する物質を設けることを特徴とする半導体装置の作製方法。
JP2006045181A 2005-02-25 2006-02-22 半導体装置 Expired - Fee Related JP5046529B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006045181A JP5046529B2 (ja) 2005-02-25 2006-02-22 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005051867 2005-02-25
JP2005051867 2005-02-25
JP2006045181A JP5046529B2 (ja) 2005-02-25 2006-02-22 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012122742A Division JP5509259B2 (ja) 2005-02-25 2012-05-30 電子機器

Publications (3)

Publication Number Publication Date
JP2006270077A true JP2006270077A (ja) 2006-10-05
JP2006270077A5 JP2006270077A5 (ja) 2009-04-02
JP5046529B2 JP5046529B2 (ja) 2012-10-10

Family

ID=37205635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006045181A Expired - Fee Related JP5046529B2 (ja) 2005-02-25 2006-02-22 半導体装置

Country Status (1)

Country Link
JP (1) JP5046529B2 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103706A (ja) * 2006-09-22 2008-05-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008270784A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2009031267A1 (ja) * 2007-09-04 2009-03-12 Mitsubishi Electric Corporation Rfidタグ
JP2009158936A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010016296A (ja) * 2008-07-07 2010-01-21 Seiko Instruments Inc 半導体装置
KR100978387B1 (ko) 2010-03-23 2010-08-26 한국기계연구원 박막 트랜지스터 패널 및 그 제조 방법
JP2011029176A (ja) * 2009-07-02 2011-02-10 Semiconductor Energy Lab Co Ltd 発光装置、照明装置及び電子機器
JP2011517370A (ja) * 2008-03-05 2011-06-02 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 伸張可能及び折畳み可能な電子デバイス
JP2012509495A (ja) * 2008-11-17 2012-04-19 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー チップレットを備える放射デバイス
WO2012164882A1 (ja) * 2011-05-31 2012-12-06 シャープ株式会社 表示装置用基板およびそれを備えた表示装置
KR20140146510A (ko) * 2013-06-17 2014-12-26 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
JP2015002177A (ja) * 2013-06-17 2015-01-05 三星ディスプレイ株式會社Samsung Display Co.,Ltd. アレイ基板及びこれを含む有機発光表示装置
WO2016204121A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 フレキシブル電子デバイス及びフレキシブル電子デバイスの製造方法
JP2017010053A (ja) * 2007-02-02 2017-01-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2017111184A (ja) * 2015-12-14 2017-06-22 株式会社ジャパンディスプレイ 表示装置
JP2017201421A (ja) * 2009-05-02 2017-11-09 株式会社半導体エネルギー研究所 表示装置
KR20180002899A (ko) * 2013-09-12 2018-01-08 소니 주식회사 표시 장치, 그 제조 방법, 및 전자 기기
KR20180028387A (ko) * 2016-09-08 2018-03-16 이노럭스 코포레이션 디스플레이 장치
WO2018070027A1 (ja) * 2016-10-13 2018-04-19 シャープ株式会社 有機el表示装置および有機el表示装置の製造方法
JP2018205750A (ja) * 2012-04-05 2018-12-27 三星ディスプレイ株式會社Samsung Display Co.,Ltd. フィルム型ディスプレイ基板の製造方法およびフィルム型ディスプレイ基板製造用工程フィルム
WO2019171198A1 (ja) * 2018-03-06 2019-09-12 株式会社半導体エネルギー研究所 半導体装置
JP2020035952A (ja) * 2018-08-31 2020-03-05 国立大学法人名古屋大学 電子デバイス
JP2020107898A (ja) * 2014-11-28 2020-07-09 株式会社半導体エネルギー研究所 半導体装置
JP2020115556A (ja) * 2015-03-03 2020-07-30 株式会社半導体エネルギー研究所 半導体装置
WO2021084369A1 (ja) * 2019-11-01 2021-05-06 株式会社半導体エネルギー研究所 半導体装置
JP2021073740A (ja) * 2008-11-07 2021-05-13 株式会社半導体エネルギー研究所 半導体装置
JP2021081736A (ja) * 2014-02-14 2021-05-27 株式会社半導体エネルギー研究所 発光装置
JP2023001234A (ja) * 2017-03-29 2023-01-04 株式会社半導体エネルギー研究所 半導体装置
WO2023052906A1 (ja) * 2021-09-30 2023-04-06 株式会社半導体エネルギー研究所 表示装置
JP7467976B2 (ja) 2019-03-04 2024-04-16 東レ株式会社 薄膜トランジスタ、その製造方法、ならびにそれを備えた半導体装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263465A (ja) * 1988-11-05 1990-10-26 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
JPH08222732A (ja) * 1995-02-15 1996-08-30 Hitachi Ltd 絶縁ゲート型半導体装置
JPH08274314A (ja) * 1995-03-30 1996-10-18 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2000183149A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd 半導体装置
JP2001053287A (ja) * 1999-06-02 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2001320057A (ja) * 2000-05-11 2001-11-16 Toshiba Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2003017705A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 電界効果トランジスタ及び半導体装置の製造方法
JP2003197364A (ja) * 2001-12-27 2003-07-11 Goyo Paper Working Co Ltd 発光効率の高いel発光装置
JP2003347396A (ja) * 1990-12-25 2003-12-05 Ngk Insulators Ltd ウエハー吸着加熱装置及びウエハー吸着装置
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
JP2004282050A (ja) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置、icラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法
JP2004531753A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 可撓性表示装置
JP2004342960A (ja) * 2003-05-19 2004-12-02 Sony Corp 半導体装置および半導体装置の製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263465A (ja) * 1988-11-05 1990-10-26 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
JP2003347396A (ja) * 1990-12-25 2003-12-05 Ngk Insulators Ltd ウエハー吸着加熱装置及びウエハー吸着装置
JPH08222732A (ja) * 1995-02-15 1996-08-30 Hitachi Ltd 絶縁ゲート型半導体装置
JPH08274314A (ja) * 1995-03-30 1996-10-18 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2000183149A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd 半導体装置
JP2001053287A (ja) * 1999-06-02 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2001320057A (ja) * 2000-05-11 2001-11-16 Toshiba Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2004531753A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 可撓性表示装置
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
JP2003017705A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 電界効果トランジスタ及び半導体装置の製造方法
JP2003197364A (ja) * 2001-12-27 2003-07-11 Goyo Paper Working Co Ltd 発光効率の高いel発光装置
JP2004282050A (ja) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置、icラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法
JP2004342960A (ja) * 2003-05-19 2004-12-02 Sony Corp 半導体装置および半導体装置の製造方法

Cited By (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103706A (ja) * 2006-09-22 2008-05-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2017010053A (ja) * 2007-02-02 2017-01-12 株式会社半導体エネルギー研究所 表示装置の作製方法
US7973316B2 (en) 2007-03-26 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2008270784A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8373172B2 (en) 2007-03-26 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009031267A1 (ja) * 2007-09-04 2009-03-12 Mitsubishi Electric Corporation Rfidタグ
CN101785145A (zh) * 2007-09-04 2010-07-21 三菱电机株式会社 Rfid标签
US8672230B2 (en) 2007-09-04 2014-03-18 Mitsubishi Electric Corporation RFID tag
JP2009158936A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2020074478A (ja) * 2007-12-03 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2011517370A (ja) * 2008-03-05 2011-06-02 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 伸張可能及び折畳み可能な電子デバイス
JP2010016296A (ja) * 2008-07-07 2010-01-21 Seiko Instruments Inc 半導体装置
JP7150906B2 (ja) 2008-11-07 2022-10-11 株式会社半導体エネルギー研究所 半導体装置
JP2021073740A (ja) * 2008-11-07 2021-05-13 株式会社半導体エネルギー研究所 半導体装置
JP2012509495A (ja) * 2008-11-17 2012-04-19 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー チップレットを備える放射デバイス
US11809030B2 (en) 2009-05-02 2023-11-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US11215858B2 (en) 2009-05-02 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US10580796B2 (en) 2009-05-02 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US11598982B2 (en) 2009-05-02 2023-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2019079074A (ja) * 2009-05-02 2019-05-23 株式会社半導体エネルギー研究所 表示装置
US9980389B2 (en) 2009-05-02 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2018077537A (ja) * 2009-05-02 2018-05-17 株式会社半導体エネルギー研究所 表示装置
JP2017201421A (ja) * 2009-05-02 2017-11-09 株式会社半導体エネルギー研究所 表示装置
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
US10418586B2 (en) 2009-07-02 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2011029176A (ja) * 2009-07-02 2011-02-10 Semiconductor Energy Lab Co Ltd 発光装置、照明装置及び電子機器
US9768410B2 (en) 2009-07-02 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
US9240525B2 (en) 2009-07-02 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
KR100978387B1 (ko) 2010-03-23 2010-08-26 한국기계연구원 박막 트랜지스터 패널 및 그 제조 방법
WO2012164882A1 (ja) * 2011-05-31 2012-12-06 シャープ株式会社 表示装置用基板およびそれを備えた表示装置
US11084270B2 (en) 2012-04-05 2021-08-10 Samsung Display Co., Ltd. Method of manufacturing a flexible display substrate and process film for manufacturing a flexible display substrate
JP2018205750A (ja) * 2012-04-05 2018-12-27 三星ディスプレイ株式會社Samsung Display Co.,Ltd. フィルム型ディスプレイ基板の製造方法およびフィルム型ディスプレイ基板製造用工程フィルム
US11951726B2 (en) 2012-04-05 2024-04-09 Samsung Display Co., Ltd. Method of manufacturing a flexible display substrate and process film for manufacturing a flexible display substrate
US10553619B2 (en) 2013-06-17 2020-02-04 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
JP2015002177A (ja) * 2013-06-17 2015-01-05 三星ディスプレイ株式會社Samsung Display Co.,Ltd. アレイ基板及びこれを含む有機発光表示装置
KR20140146510A (ko) * 2013-06-17 2014-12-26 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US11916087B2 (en) 2013-06-17 2024-02-27 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
US11264408B2 (en) 2013-06-17 2022-03-01 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
JP7079803B2 (ja) 2013-06-17 2022-06-02 三星ディスプレイ株式會社 表示装置
JP2020170148A (ja) * 2013-06-17 2020-10-15 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置
KR20210065078A (ko) * 2013-06-17 2021-06-03 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102257119B1 (ko) * 2013-06-17 2021-05-31 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102482331B1 (ko) 2013-06-17 2022-12-29 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US11233109B2 (en) 2013-09-12 2022-01-25 Sony Group Corporation Display device, method of manufacturing the same, and electronic apparatus
US11569325B2 (en) 2013-09-12 2023-01-31 Sony Group Corporation Display device, method of manufacturing the same, and electronic apparatus
KR20180002899A (ko) * 2013-09-12 2018-01-08 소니 주식회사 표시 장치, 그 제조 방법, 및 전자 기기
KR102359733B1 (ko) 2013-09-12 2022-02-09 소니그룹주식회사 표시 장치, 그 제조 방법, 및 전자 기기
JP7167204B2 (ja) 2014-02-14 2022-11-08 株式会社半導体エネルギー研究所 発光装置
JP2021081736A (ja) * 2014-02-14 2021-05-27 株式会社半導体エネルギー研究所 発光装置
JP2020107898A (ja) * 2014-11-28 2020-07-09 株式会社半導体エネルギー研究所 半導体装置
JP2020115556A (ja) * 2015-03-03 2020-07-30 株式会社半導体エネルギー研究所 半導体装置
WO2016204121A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 フレキシブル電子デバイス及びフレキシブル電子デバイスの製造方法
JP2017111184A (ja) * 2015-12-14 2017-06-22 株式会社ジャパンディスプレイ 表示装置
KR102562108B1 (ko) 2016-09-08 2023-07-31 이노럭스 코포레이션 디스플레이 장치
KR20180028387A (ko) * 2016-09-08 2018-03-16 이노럭스 코포레이션 디스플레이 장치
WO2018070027A1 (ja) * 2016-10-13 2018-04-19 シャープ株式会社 有機el表示装置および有機el表示装置の製造方法
US10217957B2 (en) 2016-10-13 2019-02-26 Sharp Kabushiki Kaisha Organic EL display device and method of manufacturing organic EL display device
JP2023001234A (ja) * 2017-03-29 2023-01-04 株式会社半導体エネルギー研究所 半導体装置
JP7439215B2 (ja) 2017-03-29 2024-02-27 株式会社半導体エネルギー研究所 半導体装置
WO2019171198A1 (ja) * 2018-03-06 2019-09-12 株式会社半導体エネルギー研究所 半導体装置
JPWO2019171198A1 (ja) * 2018-03-06 2021-02-12 株式会社半導体エネルギー研究所 半導体装置
JP7209692B2 (ja) 2018-03-06 2023-01-20 株式会社半導体エネルギー研究所 半導体装置
JP2020035952A (ja) * 2018-08-31 2020-03-05 国立大学法人名古屋大学 電子デバイス
JP7467976B2 (ja) 2019-03-04 2024-04-16 東レ株式会社 薄膜トランジスタ、その製造方法、ならびにそれを備えた半導体装置
WO2021084369A1 (ja) * 2019-11-01 2021-05-06 株式会社半導体エネルギー研究所 半導体装置
WO2023052906A1 (ja) * 2021-09-30 2023-04-06 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP5046529B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
JP5918837B2 (ja) 半導体装置
JP5046529B2 (ja) 半導体装置
JP7250882B2 (ja) 半導体装置、電子機器
US8373172B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5350616B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5046529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees