JP2001320057A - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタ及び薄膜トランジスタの製造方法Info
- Publication number
- JP2001320057A JP2001320057A JP2000138447A JP2000138447A JP2001320057A JP 2001320057 A JP2001320057 A JP 2001320057A JP 2000138447 A JP2000138447 A JP 2000138447A JP 2000138447 A JP2000138447 A JP 2000138447A JP 2001320057 A JP2001320057 A JP 2001320057A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- glass substrate
- film
- thin film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ガラス基板表面の微小な穴や傷を原因とする
信号配線の断線あるいはアンダーコート層の膜厚不足を
防止し、低価格化を損なう事無く安定した駆動特性を有
する薄膜トランジスタを高い製造歩留まりで得る。 【解決手段】 ガラス基板１６上に、リン（Ｐ）もしく
はホウ素（Ｂ）を含み熱流動性を有するシリコン酸化膜
（ＳｉＯ2）を成膜し、熱処理によりシリコン酸化膜
（ＳｉＯ2）を流動化してガラス基板１６表面の穴や傷
１６ａを埋める平坦化層１７を形成する。この後シリコ
ン窒化膜（ＳｉＮx）膜１８ａ、シリコン酸化膜（Ｓｉ
Ｏ2）１８ｂを均一な膜厚で積層することにより、ガラ
ス基板１６内の不純物の拡散を確実にブロックしｐ−Ｓ
ｉＴＦＴ１１ａ、１１ｂの特性の劣化を防止し、又信号
線２８ａ、２８ｂ、信号配線３０ａ、３０ｂ等を断線す
る事無く微細にパターン形成する。
信号配線の断線あるいはアンダーコート層の膜厚不足を
防止し、低価格化を損なう事無く安定した駆動特性を有
する薄膜トランジスタを高い製造歩留まりで得る。 【解決手段】 ガラス基板１６上に、リン（Ｐ）もしく
はホウ素（Ｂ）を含み熱流動性を有するシリコン酸化膜
（ＳｉＯ2）を成膜し、熱処理によりシリコン酸化膜
（ＳｉＯ2）を流動化してガラス基板１６表面の穴や傷
１６ａを埋める平坦化層１７を形成する。この後シリコ
ン窒化膜（ＳｉＮx）膜１８ａ、シリコン酸化膜（Ｓｉ
Ｏ2）１８ｂを均一な膜厚で積層することにより、ガラ
ス基板１６内の不純物の拡散を確実にブロックしｐ−Ｓ
ｉＴＦＴ１１ａ、１１ｂの特性の劣化を防止し、又信号
線２８ａ、２８ｂ、信号配線３０ａ、３０ｂ等を断線す
る事無く微細にパターン形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ガラス基板上に多
結晶シリコンを半導体層とする薄膜トランジスタ及び薄
膜トランジスタの製造方法に関する。
結晶シリコンを半導体層とする薄膜トランジスタ及び薄
膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】近年、大容量、高性能、高精細で良好な
表示画像を得るため、アクティブマトリクス型の液晶表
示装置の画素電極のスイッチング素子として、あるいは
画素電極スイッチング素子を駆動するための駆動回路素
子として、多結晶シリコン（以下ｐ−Ｓｉと略称す
る。）をチャネル層に使用して成る薄膜トランジスタ
（以下ＴＦＴと略称する。）の開発が図られている。そ
してプロセス技術の進歩により、低いプロセス温度でガ
ラス基板上に高性能なｐ−ＳｉＴＦＴを形成可能となっ
ている。
表示画像を得るため、アクティブマトリクス型の液晶表
示装置の画素電極のスイッチング素子として、あるいは
画素電極スイッチング素子を駆動するための駆動回路素
子として、多結晶シリコン（以下ｐ−Ｓｉと略称す
る。）をチャネル層に使用して成る薄膜トランジスタ
（以下ＴＦＴと略称する。）の開発が図られている。そ
してプロセス技術の進歩により、低いプロセス温度でガ
ラス基板上に高性能なｐ−ＳｉＴＦＴを形成可能となっ
ている。
【０００３】但し高性能ｐ−ＳｉＴＦＴは、一般に不純
物を出来るだけ含まない高純度ｐ−Ｓｉとする事が要求
されている。一方、ｐ−ＳｉＴＦＴの低価格化のために
は、ｐ−ＳｉＴＦＴを形成するための絶縁性基板とし
て、安価なガラス基板を用いる必要を生じているが、安
価なガラス基板は、ナトリウム（Ｎａ）等のアルカリ不
純物を混入しており、これ等ガラス基板内の不純物の拡
散によりその上方に形成されるｐ−Ｓｉが汚染され、ｐ
−ＳｉＴＦＴの性能を劣化させるという問題を有してい
た。
物を出来るだけ含まない高純度ｐ−Ｓｉとする事が要求
されている。一方、ｐ−ＳｉＴＦＴの低価格化のために
は、ｐ−ＳｉＴＦＴを形成するための絶縁性基板とし
て、安価なガラス基板を用いる必要を生じているが、安
価なガラス基板は、ナトリウム（Ｎａ）等のアルカリ不
純物を混入しており、これ等ガラス基板内の不純物の拡
散によりその上方に形成されるｐ−Ｓｉが汚染され、ｐ
−ＳｉＴＦＴの性能を劣化させるという問題を有してい
た。
【０００４】このため従来は、ガラス基板内の不純物の
拡散を防止する様、ガラス基板表面にアンダーコート層
として、シリコン酸化膜（ＳｉＯ2）やシリコン窒化膜
（ＳｉＮx）等を成膜し、その上にｐ−ＳｉＴＦＴを形
成していた。
拡散を防止する様、ガラス基板表面にアンダーコート層
として、シリコン酸化膜（ＳｉＯ2）やシリコン窒化膜
（ＳｉＮx）等を成膜し、その上にｐ−ＳｉＴＦＴを形
成していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記ア
ンダーコート層は、ガラス基板内のアルカリ不純物の拡
散を効率的に防止するものの、ガラス基板表面の穴や傷
をカバーする機能を有するものではない。一方、アクテ
ィブマトリクス型の液晶表示装置等に使用されるガラス
基板にあっては、一般にその表面に微小な穴や傷が存在
している場合があり、３０μｍ以上の傷や穴がある場合
には、使用前に不良品として除去するものの、それ以下
の特に10μm以下の微小な穴等は発見が非常に困難であ
りそのまま製造工程に投入されるていた。
ンダーコート層は、ガラス基板内のアルカリ不純物の拡
散を効率的に防止するものの、ガラス基板表面の穴や傷
をカバーする機能を有するものではない。一方、アクテ
ィブマトリクス型の液晶表示装置等に使用されるガラス
基板にあっては、一般にその表面に微小な穴や傷が存在
している場合があり、３０μｍ以上の傷や穴がある場合
には、使用前に不良品として除去するものの、それ以下
の特に10μm以下の微小な穴等は発見が非常に困難であ
りそのまま製造工程に投入されるていた。
【０００６】又、近年の液晶表示装置のより一層の高精
細化の要求により、ガラス基板上に形成されるｐ−Ｓｉ
ＴＦＴや信号配線等のパターンはより微小化及び正確化
が必要とされるが、この微小なパターンは、ガラス基板
表面に穴等が存在していると、数μｍの穴や傷であって
も、パターンが乱されてパターン不良による断線を生
じ、特に低価格のガラス基板を用いた場合には、ガラス
表面の微小な穴等を原因とする表示品位の低下が著しく
製造歩留まりの低下によりその実用化を図れないという
問題を有していた。
細化の要求により、ガラス基板上に形成されるｐ−Ｓｉ
ＴＦＴや信号配線等のパターンはより微小化及び正確化
が必要とされるが、この微小なパターンは、ガラス基板
表面に穴等が存在していると、数μｍの穴や傷であって
も、パターンが乱されてパターン不良による断線を生
じ、特に低価格のガラス基板を用いた場合には、ガラス
表面の微小な穴等を原因とする表示品位の低下が著しく
製造歩留まりの低下によりその実用化を図れないという
問題を有していた。
【０００７】更にガラス基板の微小な穴部分にあっては
アンダーコート膜の膜厚が薄くなり、ガラス基板を十分
に被覆出来ないという現象も生じ、アンダーコート層の
薄い部分からガラス基板の不純物がｐ−Ｓｉに混入さ
れ、これによりｐ−ＳｉＴＦＴのしきい値電圧特性の変
動による駆動特性の変動を生じてしまっていた。このた
め、ガラス基板を用いてなるアレイ基板のうち、特に画
素電極スイッチング素子及び駆動回路素子を同一ガラス
基板上に同時に製造する駆動回路一体型のアレイ基板に
あっては、著しい表示不良を生じるという重大な問題を
生じていた。
アンダーコート膜の膜厚が薄くなり、ガラス基板を十分
に被覆出来ないという現象も生じ、アンダーコート層の
薄い部分からガラス基板の不純物がｐ−Ｓｉに混入さ
れ、これによりｐ−ＳｉＴＦＴのしきい値電圧特性の変
動による駆動特性の変動を生じてしまっていた。このた
め、ガラス基板を用いてなるアレイ基板のうち、特に画
素電極スイッチング素子及び駆動回路素子を同一ガラス
基板上に同時に製造する駆動回路一体型のアレイ基板に
あっては、著しい表示不良を生じるという重大な問題を
生じていた。
【０００８】即ち、画素部のｐ−ＳｉＴＦＴに特性異常
を生じた場合には、点欠陥により液晶表示装置の表示不
良を生じる一方、駆動回路部のｐ−ＳｉＴＦＴに特性異
常を生じた場合には、画素部が正常であったとしても、
線欠陥や面欠陥による広範囲の表示不能を生じ、液晶表
示装置が使用不能になり、その製造歩留まりの著しい低
下を引き起こしていた。
を生じた場合には、点欠陥により液晶表示装置の表示不
良を生じる一方、駆動回路部のｐ−ＳｉＴＦＴに特性異
常を生じた場合には、画素部が正常であったとしても、
線欠陥や面欠陥による広範囲の表示不能を生じ、液晶表
示装置が使用不能になり、その製造歩留まりの著しい低
下を引き起こしていた。
【０００９】しかも、 ｐ−ＳｉＴＦＴにて、信号配線
の線欠陥を生じる不良の原因別の発生率を調査した所、
図５に示すようにガラス基板表面の穴や傷を原因とする
線欠陥は、全体の約４０％と著しく高く重大な問題とな
っていた。
の線欠陥を生じる不良の原因別の発生率を調査した所、
図５に示すようにガラス基板表面の穴や傷を原因とする
線欠陥は、全体の約４０％と著しく高く重大な問題とな
っていた。
【００１０】そこで本発明は上記課題を除去するもの
で、低価格のガラス基板を用いる際に、微小な穴等を原
因とする配線パターン不良を防止し、さらに微小な穴等
を原因とするアンダーコート層の不良による不純物の混
入を防止して、良好な表示特性が得られる薄膜トランジ
スタ及び薄膜トランジスタの製造方法を提供することを
目的とする。
で、低価格のガラス基板を用いる際に、微小な穴等を原
因とする配線パターン不良を防止し、さらに微小な穴等
を原因とするアンダーコート層の不良による不純物の混
入を防止して、良好な表示特性が得られる薄膜トランジ
スタ及び薄膜トランジスタの製造方法を提供することを
目的とする。
【００１１】
【課題を解決するための手段】本発明は上記課題を解決
するため、絶縁性基板と、熱処理により流動化する流動
化樹脂からなり前記絶縁性基板表面を平坦化する平坦化
層と、この平坦化層の上方に成膜され前記絶縁性基板内
の不純物拡散を防止する被覆層と、この被覆層上に形成
され、チャネル領域を挟みソース領域及びドレイン領域
が形成される多結晶シリコンを主成分とする半導体層と
を設けるものである。
するため、絶縁性基板と、熱処理により流動化する流動
化樹脂からなり前記絶縁性基板表面を平坦化する平坦化
層と、この平坦化層の上方に成膜され前記絶縁性基板内
の不純物拡散を防止する被覆層と、この被覆層上に形成
され、チャネル領域を挟みソース領域及びドレイン領域
が形成される多結晶シリコンを主成分とする半導体層と
を設けるものである。
【００１２】又本発明は上記課題を解決するため、絶縁
性基板上にチャネル領域を挟みソース領域及びドレイン
領域が形成される多結晶シリコンを主成分とする半導体
層を有する薄膜トランジスタの製造方法において、前記
絶縁性基板上に熱処理により流動化する流動化樹脂を成
膜する工程と、前記流動化樹脂を加熱して平坦化層を形
成する工程と、前記平坦化層上方に前記絶縁性基板内の
不純物拡散を防止する被覆層を形成する工程と、前記被
覆層上方に前記半導体層を形成する工程と、を実施する
ものである。
性基板上にチャネル領域を挟みソース領域及びドレイン
領域が形成される多結晶シリコンを主成分とする半導体
層を有する薄膜トランジスタの製造方法において、前記
絶縁性基板上に熱処理により流動化する流動化樹脂を成
膜する工程と、前記流動化樹脂を加熱して平坦化層を形
成する工程と、前記平坦化層上方に前記絶縁性基板内の
不純物拡散を防止する被覆層を形成する工程と、前記被
覆層上方に前記半導体層を形成する工程と、を実施する
ものである。
【００１３】又本発明は上記課題を解決するため、絶縁
性基板上にチャネル領域を挟みソース領域及びドレイン
領域が形成される多結晶シリコンを主成分とする半導体
層を有する薄膜トランジスタの製造方法において、前記
絶縁性基板上にリン（Ｐ）あるいはホウ素（Ｂ）のいず
れか、もしくはリン（Ｐ）及びホウ素（Ｂ）の両方を含
むシリコン酸化膜（ＳｉＯ2）を成膜する工程と、前記
リン（Ｐ）あるいはホウ素（Ｂ）のいずれか、もしくは
リン（Ｐ）及びホウ素（Ｂ）の両方を含むシリコン酸化
膜（ＳｉＯ2）を加熱して平坦化層を形成する工程と、
前記平坦化層上方に前記絶縁性基板内の不純物拡散を防
止する被覆層を形成する工程と、前記被覆層上方に前記
半導体層を形成する工程と、を実施するものである。
性基板上にチャネル領域を挟みソース領域及びドレイン
領域が形成される多結晶シリコンを主成分とする半導体
層を有する薄膜トランジスタの製造方法において、前記
絶縁性基板上にリン（Ｐ）あるいはホウ素（Ｂ）のいず
れか、もしくはリン（Ｐ）及びホウ素（Ｂ）の両方を含
むシリコン酸化膜（ＳｉＯ2）を成膜する工程と、前記
リン（Ｐ）あるいはホウ素（Ｂ）のいずれか、もしくは
リン（Ｐ）及びホウ素（Ｂ）の両方を含むシリコン酸化
膜（ＳｉＯ2）を加熱して平坦化層を形成する工程と、
前記平坦化層上方に前記絶縁性基板内の不純物拡散を防
止する被覆層を形成する工程と、前記被覆層上方に前記
半導体層を形成する工程と、を実施するものである。
【００１４】そして本発明は上記構成により、ガラス基
板表表面に加熱により流動化する流動化樹脂を成膜後に
加熱処理して、ガラス基板表面の穴や傷を塞ぐ事により
ガラス表面を平坦化して、微細な信号配線の、ガラス基
板表面の穴や傷を原因とするパターン不良を防止し、高
精細、高密度のパターン形成を可能とし、更に不純物拡
散を防止する被覆層の膜厚を均一化して、ガラス基板か
ら半導体層への不純物を効率的にブロックし、不純物に
よる汚染の無い良好な特性を有するＴＦＴを、低価格化
を損なう事無くを高い製造歩留まりで製造可能とする。
板表表面に加熱により流動化する流動化樹脂を成膜後に
加熱処理して、ガラス基板表面の穴や傷を塞ぐ事により
ガラス表面を平坦化して、微細な信号配線の、ガラス基
板表面の穴や傷を原因とするパターン不良を防止し、高
精細、高密度のパターン形成を可能とし、更に不純物拡
散を防止する被覆層の膜厚を均一化して、ガラス基板か
ら半導体層への不純物を効率的にブロックし、不純物に
よる汚染の無い良好な特性を有するＴＦＴを、低価格化
を損なう事無くを高い製造歩留まりで製造可能とする。
【００１５】
【発明の実施の形態】以下、本発明の薄膜トランジスタ
及び薄膜トランジスタの製造方法を用いた実施の形態の
液晶表示装置について図１乃至図４を参照して説明す
る。図１はアクティブマトリクス型の液晶表示装置１０
を示す概略断面図であり、表示領域にあっては、互いに
交差してなる複数の信号線（図示せず）とゲート線（図
示せず）との交差部に画素電極３２のスイッチング素子
であるｎ型ｐ−ＳｉＴＦＴ１１ａを有し、駆動回路領域
にあっては、駆動回路素子であるｎ型ｐ−ＳｉＴＦＴ１
１ｂ及びｐ型ｐ−ＳｉＴＦＴ（図示せず）を有するアレ
イ基板１２及び、対向基板１３を対向配置して成る間隙
に液晶組成物１４を封入してなっている。アレイ基板１
２は、絶縁性基板である＃１７３７（コーニング社製）
やＮ３５（ＮＨテクノ社製）等の比較的アルカリ不純物
濃度の低いガラス等からなるガラス基板１６上に、熱処
理によって流動化が起こり得るリン（Ｐ）もしくはホウ
素（Ｂ）、もしくは両者を含んだシリコン酸化膜（Ｓｉ
Ｏ2）からなり、ガラス基板１６表面の穴や傷を埋めて
平坦にする平坦化層１７が５０００〜１００００オング
ストロームの厚さで形成されている。
及び薄膜トランジスタの製造方法を用いた実施の形態の
液晶表示装置について図１乃至図４を参照して説明す
る。図１はアクティブマトリクス型の液晶表示装置１０
を示す概略断面図であり、表示領域にあっては、互いに
交差してなる複数の信号線（図示せず）とゲート線（図
示せず）との交差部に画素電極３２のスイッチング素子
であるｎ型ｐ−ＳｉＴＦＴ１１ａを有し、駆動回路領域
にあっては、駆動回路素子であるｎ型ｐ−ＳｉＴＦＴ１
１ｂ及びｐ型ｐ−ＳｉＴＦＴ（図示せず）を有するアレ
イ基板１２及び、対向基板１３を対向配置して成る間隙
に液晶組成物１４を封入してなっている。アレイ基板１
２は、絶縁性基板である＃１７３７（コーニング社製）
やＮ３５（ＮＨテクノ社製）等の比較的アルカリ不純物
濃度の低いガラス等からなるガラス基板１６上に、熱処
理によって流動化が起こり得るリン（Ｐ）もしくはホウ
素（Ｂ）、もしくは両者を含んだシリコン酸化膜（Ｓｉ
Ｏ2）からなり、ガラス基板１６表面の穴や傷を埋めて
平坦にする平坦化層１７が５０００〜１００００オング
ストロームの厚さで形成されている。
【００１６】更に平坦化層１７上にアルカリ不純物を阻
止するシリコン窒化膜（ＳｉＮx）膜１８ａを１０００
オングストローム厚に形成し、この上にエッチングスト
ッパとなるシリコン酸化膜（ＳｉＯ2）１８ｂを１５０
０オングストローム厚に積層してなりガラス基板１６内
のアルカリ不純物の拡散を防止する被覆層１８が形成さ
れ、平坦化層１７及び被覆層１８からなるアンダーコー
ト層２０が形成されている。アンダーコート層２０上の
表示領域にあっては、ｐ−Ｓｉからなるチャネル層２１
ａを挟みドレイン領域２２ａ、ソース領域２３ａが形成
され、ゲート絶縁膜２４を介し図示しない走査線と一体
のゲート電極２６ａが形成され、その上に層間絶縁膜２
７が形成されている。
止するシリコン窒化膜（ＳｉＮx）膜１８ａを１０００
オングストローム厚に形成し、この上にエッチングスト
ッパとなるシリコン酸化膜（ＳｉＯ2）１８ｂを１５０
０オングストローム厚に積層してなりガラス基板１６内
のアルカリ不純物の拡散を防止する被覆層１８が形成さ
れ、平坦化層１７及び被覆層１８からなるアンダーコー
ト層２０が形成されている。アンダーコート層２０上の
表示領域にあっては、ｐ−Ｓｉからなるチャネル層２１
ａを挟みドレイン領域２２ａ、ソース領域２３ａが形成
され、ゲート絶縁膜２４を介し図示しない走査線と一体
のゲート電極２６ａが形成され、その上に層間絶縁膜２
７が形成されている。
【００１７】層間絶縁膜２７及びゲート絶縁膜２４の所
定の個所に形成されるコンタクトホールを介し、ドレイ
ン領域２２ａにオーミック接触する信号線２８ａが形成
され、更にソース領域２３ａに接触する信号配線３０ａ
が形成されている。これらの上には有機樹脂絶縁膜から
なる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の着色層３
１がパターン形成され、その上にインジウム錫酸化物
（以下ＩＴＯと略称する。）からなる画素電極３２がマ
トリクス状にパターン形成され、画素電極３２は、着色
層３１に形成されるコンタクトホールを介しソース領域
２３ａに接続している。
定の個所に形成されるコンタクトホールを介し、ドレイ
ン領域２２ａにオーミック接触する信号線２８ａが形成
され、更にソース領域２３ａに接触する信号配線３０ａ
が形成されている。これらの上には有機樹脂絶縁膜から
なる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の着色層３
１がパターン形成され、その上にインジウム錫酸化物
（以下ＩＴＯと略称する。）からなる画素電極３２がマ
トリクス状にパターン形成され、画素電極３２は、着色
層３１に形成されるコンタクトホールを介しソース領域
２３ａに接続している。
【００１８】アンダーコート層２０上の駆動回路領域に
あっては、ｐ−Ｓｉからなるチャネル層２１ｂを挟みド
レイン領域２２ｂ、ソース領域２３ｂが形成され、ゲー
ト絶縁膜２４を介し図示しない走査線と一体のゲート電
極２６ｂが形成され、その上に層間絶縁膜２７が形成さ
れている。又層間絶縁膜２７及びゲート絶縁膜２４の所
定の個所に形成されるコンタクトホールを介し、ドレイ
ン領域２２ｂにオーミック接触する信号線２８ｂが形成
され、更にソース領域２３ｂに接触する信号配線３０ｂ
が形成されている。尚、３７、３８は、保護膜３７ａ，
３８ａを介しアレイ基板１２及び対向基板１３に形成さ
れる配向膜である。
あっては、ｐ−Ｓｉからなるチャネル層２１ｂを挟みド
レイン領域２２ｂ、ソース領域２３ｂが形成され、ゲー
ト絶縁膜２４を介し図示しない走査線と一体のゲート電
極２６ｂが形成され、その上に層間絶縁膜２７が形成さ
れている。又層間絶縁膜２７及びゲート絶縁膜２４の所
定の個所に形成されるコンタクトホールを介し、ドレイ
ン領域２２ｂにオーミック接触する信号線２８ｂが形成
され、更にソース領域２３ｂに接触する信号配線３０ｂ
が形成されている。尚、３７、３８は、保護膜３７ａ，
３８ａを介しアレイ基板１２及び対向基板１３に形成さ
れる配向膜である。
【００１９】次に図２に示すアレイ基板作製プロセスを
示すフロー図を参照して液晶表示装置１０の製造方法に
ついて述べる。アレイ基板１２は、先ず （１）ステップ１にてガラス基板１６上にリン（Ｐ）も
しくはホウ素（Ｂ）、もしくは両者を含んだシリコン酸
化膜（ＳｉＯ2）を常圧ＣＶＤ法で５０００〜１０００
０オングストロームの厚さに成膜する。リン（Ｐ）の濃
度は１６〜１８重量％が望ましく、ホウ素（Ｂ）の濃度
は０〜５重量％の範囲が望ましい。リン（Ｐ）あるいは
ホウ素（Ｂ）の濃度は、高濃度なほど加熱流動化が起こ
りやすく平坦性が向上するが、濃度が高すぎると熱処理
中にリン（Ｐ）やホウ素（Ｂ）を含んだ粒子が発生して
しまうことから、粒子の発生を生じない範囲であること
が望ましい。図３に不純物濃度の組み合わせによるホウ
素とリンを含んだシリコン酸化膜（ＳｉＯ2）のガラス
転移点の推移図を示す。 （２）ステップ２にて、ＰＯＣｌ3（オキシ塩化リン）
雰囲気、Ｎ2（窒素）雰囲気、又は水蒸気雰囲気中でリ
ン（Ｐ）もしくはホウ素（Ｂ）を含んだシリコン酸化膜
（ＳｉＯ2）の熱処理を行い、シリコン酸化膜（Ｓｉ
Ｏ2）を流動化し、図４に示すようにガラス基板１６表
面の穴や傷１６ａに流し込んで、これらを塞いでその表
面を平坦にする平坦化層１７を形成する。熱処理の工程
は処理温度が高いほど、シリコン酸化膜（ＳｉＯ2）の
流動化が起こりやすく、ガラス基板１６上の穴や傷の被
覆を促進し、表面の平坦性が向上する。しかしながら加
熱温度が高くなるに従いガラス基板１６の変形を生じる
ので、適度な処理温度を選択しなければならずガラス基
板１６の変形を防止する観点からは６００℃〜７００℃
の間であることが望ましい。 （３）ステップ３にて、平坦化層１７上にプラズマＣＶ
Ｄ法によりシリコン窒化膜（ＳｉＮx）膜１８ａとシリ
コン酸化膜（ＳｉＯ2）１８ｂを順次成膜する。シリコ
ン窒化膜（ＳｉＮx）膜１８ａは、膜厚を厚くすること
でガラス基板１６からの不純物混入をほぼ完全に阻止す
ることが期待される。しかしながら膜厚を厚くすると、
シリコン窒化膜（ＳｉＮx）膜１８ａ の内部応力が大き
くなり、ひいてはガラス基板１６にクラックを生じる確
率が高くなったり、あるいは内部応力によるガラス基板
の反り量が０．３ｍｍ以上になり搬送システムでの吸着
エラーによる搬送不良を生じたり、対向基板１３との張
り合わせ時に両基板１２、１３間を平行に保てず、張り
合わせ不良を生じる等から、本実施の形態では、シリコ
ン窒化膜（ＳｉＮx）膜１８ａの膜厚は１０００オング
ストローム程度が適当とされる。 （４）続いてステップ４にてプラズマＣＶＤ法によっ
て、アンダーコート２０上に膜厚５００〜１０００オン
グストロームの非晶質シリコン（以下ａ−Ｓｉと略称す
る。）を成膜し、４００℃〜５００℃で1時間のアニー
ルを行い、ａ−Ｓｉ中の水素を脱離させる。これにより
ａ−Ｓｉを結晶化させる際、使用するレーザー照射時に
アブレーションの発生を防止される。 （５）ステップ５にてａ−Ｓｉ膜にレーザーを照射し
て、多結晶化し、ｐ−Ｓｉ膜を形成する。 （６）ステップ６にてｐ−Ｓｉ膜をエッチングし素子分
離を行い、マトリクス状に配列する。この時アンダーコ
ート層２０のシリコン酸化膜（ＳｉＯ2）１８ｂはエッ
チングストッパとなり、シリコン窒化膜（ＳｉＮx）１
８ａがエッチングされるのを防止する。 （７）ステップ７にてマトリクス状に配列されるｐ−Ｓ
ｉ膜上にプラズマＣＶＤ法によってゲート酸化膜２４を
成膜する。 （８）ステップ８にてモリブデンタングステン（Ｍｏ
Ｗ）等の金属膜を成膜後パターン形成してゲート電極２
６を形成する。 （９）ステップ９にてゲート電極２６をマスクとして自
己整合によりｐ−ＳＩ膜にイオンドーピングを行う。ｐ
型ｐ−ＳｉＴＦＴ１１ｂを形成する場合はリン（Ｐ）イ
オンをドーピングし、ｎ型ｐ−ＳｉＴＦＴ１１ａを形成
する場合はホウ素（Ｂ）イオンをドーピングする等、ｐ
型、ｎ型に応じたイオンによりドーピングを行い、ｐ−
Ｓｉ膜からなるチャネル層２１ａ、２１ｂを挟んで両側
にドレイン領域２２ａ、２２ｂ、ソース領域２３ａ、２
３ｂを形成する。 （１０）ステップ１０にて層間絶縁膜２７を成膜する。 （１１）ステップ１１にてアニール処理を行いドレイン
領域２２ａ、２２ｂ及びソース領域２３ａ、２３ｂを活
性化する。 （１２）ステップ１２にてドレイン領域２２ａ、２２ｂ
及びソース領域２３ａ、２３ｂ上の層間絶縁膜２７の所
定の個所にコンタクトホールを形成する。 （１３）ステップ１３にてドレイン領域２２ａ、２２ｂ
にオーミック接触する信号線２８ａ、２８ｂを形成し、
ソース領域２３ａ、２３ｂに信号配線３０ａ、３０ｂを
形成する。 （１４）ステップ１４にて表示領域に着色層３１形成
後、信号配線３０ａ上の所定の個所にコンタクトホール
を形成し、ＩＴＯを成膜後マトリクス状にパターン形成
して画素電極３２を形成する。この後保護膜３７ａを形
成してアレイ基板１２を完成する。
示すフロー図を参照して液晶表示装置１０の製造方法に
ついて述べる。アレイ基板１２は、先ず （１）ステップ１にてガラス基板１６上にリン（Ｐ）も
しくはホウ素（Ｂ）、もしくは両者を含んだシリコン酸
化膜（ＳｉＯ2）を常圧ＣＶＤ法で５０００〜１０００
０オングストロームの厚さに成膜する。リン（Ｐ）の濃
度は１６〜１８重量％が望ましく、ホウ素（Ｂ）の濃度
は０〜５重量％の範囲が望ましい。リン（Ｐ）あるいは
ホウ素（Ｂ）の濃度は、高濃度なほど加熱流動化が起こ
りやすく平坦性が向上するが、濃度が高すぎると熱処理
中にリン（Ｐ）やホウ素（Ｂ）を含んだ粒子が発生して
しまうことから、粒子の発生を生じない範囲であること
が望ましい。図３に不純物濃度の組み合わせによるホウ
素とリンを含んだシリコン酸化膜（ＳｉＯ2）のガラス
転移点の推移図を示す。 （２）ステップ２にて、ＰＯＣｌ3（オキシ塩化リン）
雰囲気、Ｎ2（窒素）雰囲気、又は水蒸気雰囲気中でリ
ン（Ｐ）もしくはホウ素（Ｂ）を含んだシリコン酸化膜
（ＳｉＯ2）の熱処理を行い、シリコン酸化膜（Ｓｉ
Ｏ2）を流動化し、図４に示すようにガラス基板１６表
面の穴や傷１６ａに流し込んで、これらを塞いでその表
面を平坦にする平坦化層１７を形成する。熱処理の工程
は処理温度が高いほど、シリコン酸化膜（ＳｉＯ2）の
流動化が起こりやすく、ガラス基板１６上の穴や傷の被
覆を促進し、表面の平坦性が向上する。しかしながら加
熱温度が高くなるに従いガラス基板１６の変形を生じる
ので、適度な処理温度を選択しなければならずガラス基
板１６の変形を防止する観点からは６００℃〜７００℃
の間であることが望ましい。 （３）ステップ３にて、平坦化層１７上にプラズマＣＶ
Ｄ法によりシリコン窒化膜（ＳｉＮx）膜１８ａとシリ
コン酸化膜（ＳｉＯ2）１８ｂを順次成膜する。シリコ
ン窒化膜（ＳｉＮx）膜１８ａは、膜厚を厚くすること
でガラス基板１６からの不純物混入をほぼ完全に阻止す
ることが期待される。しかしながら膜厚を厚くすると、
シリコン窒化膜（ＳｉＮx）膜１８ａ の内部応力が大き
くなり、ひいてはガラス基板１６にクラックを生じる確
率が高くなったり、あるいは内部応力によるガラス基板
の反り量が０．３ｍｍ以上になり搬送システムでの吸着
エラーによる搬送不良を生じたり、対向基板１３との張
り合わせ時に両基板１２、１３間を平行に保てず、張り
合わせ不良を生じる等から、本実施の形態では、シリコ
ン窒化膜（ＳｉＮx）膜１８ａの膜厚は１０００オング
ストローム程度が適当とされる。 （４）続いてステップ４にてプラズマＣＶＤ法によっ
て、アンダーコート２０上に膜厚５００〜１０００オン
グストロームの非晶質シリコン（以下ａ−Ｓｉと略称す
る。）を成膜し、４００℃〜５００℃で1時間のアニー
ルを行い、ａ−Ｓｉ中の水素を脱離させる。これにより
ａ−Ｓｉを結晶化させる際、使用するレーザー照射時に
アブレーションの発生を防止される。 （５）ステップ５にてａ−Ｓｉ膜にレーザーを照射し
て、多結晶化し、ｐ−Ｓｉ膜を形成する。 （６）ステップ６にてｐ−Ｓｉ膜をエッチングし素子分
離を行い、マトリクス状に配列する。この時アンダーコ
ート層２０のシリコン酸化膜（ＳｉＯ2）１８ｂはエッ
チングストッパとなり、シリコン窒化膜（ＳｉＮx）１
８ａがエッチングされるのを防止する。 （７）ステップ７にてマトリクス状に配列されるｐ−Ｓ
ｉ膜上にプラズマＣＶＤ法によってゲート酸化膜２４を
成膜する。 （８）ステップ８にてモリブデンタングステン（Ｍｏ
Ｗ）等の金属膜を成膜後パターン形成してゲート電極２
６を形成する。 （９）ステップ９にてゲート電極２６をマスクとして自
己整合によりｐ−ＳＩ膜にイオンドーピングを行う。ｐ
型ｐ−ＳｉＴＦＴ１１ｂを形成する場合はリン（Ｐ）イ
オンをドーピングし、ｎ型ｐ−ＳｉＴＦＴ１１ａを形成
する場合はホウ素（Ｂ）イオンをドーピングする等、ｐ
型、ｎ型に応じたイオンによりドーピングを行い、ｐ−
Ｓｉ膜からなるチャネル層２１ａ、２１ｂを挟んで両側
にドレイン領域２２ａ、２２ｂ、ソース領域２３ａ、２
３ｂを形成する。 （１０）ステップ１０にて層間絶縁膜２７を成膜する。 （１１）ステップ１１にてアニール処理を行いドレイン
領域２２ａ、２２ｂ及びソース領域２３ａ、２３ｂを活
性化する。 （１２）ステップ１２にてドレイン領域２２ａ、２２ｂ
及びソース領域２３ａ、２３ｂ上の層間絶縁膜２７の所
定の個所にコンタクトホールを形成する。 （１３）ステップ１３にてドレイン領域２２ａ、２２ｂ
にオーミック接触する信号線２８ａ、２８ｂを形成し、
ソース領域２３ａ、２３ｂに信号配線３０ａ、３０ｂを
形成する。 （１４）ステップ１４にて表示領域に着色層３１形成
後、信号配線３０ａ上の所定の個所にコンタクトホール
を形成し、ＩＴＯを成膜後マトリクス状にパターン形成
して画素電極３２を形成する。この後保護膜３７ａを形
成してアレイ基板１２を完成する。
【００２０】この様にして形成されたアレイ基板１２と
対向基板１３に配向膜３７、３８を成膜後配向処理し、
両基板１２、１３を配向方向が９０°になるよう対向配
置して、図示しないシール剤により固着して液晶セルを
形成する。液晶セルの両基板１２、１３の間隙に液晶組
成物１４を注入し、注入口（図示せず）を封止して液晶
表示装置１０を完成する。
対向基板１３に配向膜３７、３８を成膜後配向処理し、
両基板１２、１３を配向方向が９０°になるよう対向配
置して、図示しないシール剤により固着して液晶セルを
形成する。液晶セルの両基板１２、１３の間隙に液晶組
成物１４を注入し、注入口（図示せず）を封止して液晶
表示装置１０を完成する。
【００２１】この様に構成すれば、低価格なガラス基板
１６を用いた場合に、ガラス基板１６表面にリン（Ｐ）
もしくはホウ素（Ｂ）、もしくは両者を含んだシリコン
酸化膜（ＳｉＯ2）を成膜後、加熱流動化してガラス基
板１６表面の穴や傷に流し込んで、これらを埋める平坦
化層１７を形成することにより、その後被覆層１８を介
しその上方にｐ−ＳｉＴＦＴ１１ａ、１１ｂを形成し更
に信号線２８ａ、２８ｂ、信号配線３０ａ、３０ｂ等を
微細にパターン形成したとしても、ガラス基板１６表面
の穴や傷１６ａを原因とする断線の発生率を著しく低減
出来、良好な駆動特性を有する薄膜トランジスタ１１
ａ、１１ｂを高い製造歩留まりで得られる。従って、こ
の様にしてなる薄膜トランジスタ１１ａ、１１ｂを有す
るアレイ基板１２を液晶表示装置に適用すれば、低価格
のガラス基板１６を用いることによる低価格化を損なう
事無く、表示領域での断線による点欠陥や、駆動回路領
域での断線による線欠陥、面欠陥を低減出来、大画面、
高密度、高精細で良好な表示品位を有する液晶表示装置
を高い製造歩留まりで実用化可能となる。
１６を用いた場合に、ガラス基板１６表面にリン（Ｐ）
もしくはホウ素（Ｂ）、もしくは両者を含んだシリコン
酸化膜（ＳｉＯ2）を成膜後、加熱流動化してガラス基
板１６表面の穴や傷に流し込んで、これらを埋める平坦
化層１７を形成することにより、その後被覆層１８を介
しその上方にｐ−ＳｉＴＦＴ１１ａ、１１ｂを形成し更
に信号線２８ａ、２８ｂ、信号配線３０ａ、３０ｂ等を
微細にパターン形成したとしても、ガラス基板１６表面
の穴や傷１６ａを原因とする断線の発生率を著しく低減
出来、良好な駆動特性を有する薄膜トランジスタ１１
ａ、１１ｂを高い製造歩留まりで得られる。従って、こ
の様にしてなる薄膜トランジスタ１１ａ、１１ｂを有す
るアレイ基板１２を液晶表示装置に適用すれば、低価格
のガラス基板１６を用いることによる低価格化を損なう
事無く、表示領域での断線による点欠陥や、駆動回路領
域での断線による線欠陥、面欠陥を低減出来、大画面、
高密度、高精細で良好な表示品位を有する液晶表示装置
を高い製造歩留まりで実用化可能となる。
【００２２】またガラス基板１６表面を平坦化すること
により、ガラス基板１６内の不純物の拡散を防止する被
覆層１８の膜厚の均一化を得られ、従来のように、アン
ダーコート層の薄い部分からｐ−Ｓｉに不純物が混入さ
れること無く、ガラス基板１６の不純物の拡散を確実に
ブロック出来るので、ｐ−ＳｉＴＦＴ１１ａ、１１ｂ、
はそのしきい値電圧特性の変動を防止出来、安定した駆
動特性を得られる。
により、ガラス基板１６内の不純物の拡散を防止する被
覆層１８の膜厚の均一化を得られ、従来のように、アン
ダーコート層の薄い部分からｐ−Ｓｉに不純物が混入さ
れること無く、ガラス基板１６の不純物の拡散を確実に
ブロック出来るので、ｐ−ＳｉＴＦＴ１１ａ、１１ｂ、
はそのしきい値電圧特性の変動を防止出来、安定した駆
動特性を得られる。
【００２３】更に、最初の平坦化層１７形成時にガラス
基板１６に熱処理を加えることから、その後の製造工程
でのガラス基板の熱収縮を抑制出来る。従ってｐ−Ｓｉ
ＴＦＴ１１ａ、１１ｂを有するアレイ基板１２は対向基
板１３との合わせ精度が向上し、その間隙をより均一に
形成出来、液晶表示装置に用いた場合、更に表示品位の
向上を図れる。
基板１６に熱処理を加えることから、その後の製造工程
でのガラス基板の熱収縮を抑制出来る。従ってｐ−Ｓｉ
ＴＦＴ１１ａ、１１ｂを有するアレイ基板１２は対向基
板１３との合わせ精度が向上し、その間隙をより均一に
形成出来、液晶表示装置に用いた場合、更に表示品位の
向上を図れる。
【００２４】尚本発明は上記実施の形態に限られるもの
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば、シリコン酸化膜（ＳｉＯ2）中に含有され
るリン（Ｐ）もしくはホウ素（Ｂ）の含有量は適度の加
熱で流動性を得られ且つ熱処理中に粒子が発生しない範
囲であれば任意であるし、その配分も限定されない。
又、シリコン酸化膜（ＳｉＯ2）を熱処理する際の加熱
温度も、ガラス基板に変形を生じない範囲であれば任意
である。又、平坦化層や被覆層の膜厚も、ガラス基板表
面を良好に平坦化出来又ガラス基板の不純物の拡散を確
実にブロック出来る範囲であれば任意である。
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば、シリコン酸化膜（ＳｉＯ2）中に含有され
るリン（Ｐ）もしくはホウ素（Ｂ）の含有量は適度の加
熱で流動性を得られ且つ熱処理中に粒子が発生しない範
囲であれば任意であるし、その配分も限定されない。
又、シリコン酸化膜（ＳｉＯ2）を熱処理する際の加熱
温度も、ガラス基板に変形を生じない範囲であれば任意
である。又、平坦化層や被覆層の膜厚も、ガラス基板表
面を良好に平坦化出来又ガラス基板の不純物の拡散を確
実にブロック出来る範囲であれば任意である。
【００２５】
【発明の効果】以上説明したように本発明によれば、ガ
ラス基板を用いて成る薄膜トランジスタにおいて、ガラ
ス基板と半導体層の間に加熱により流動化する流動化樹
脂を用いてガラス基板表面の穴等を埋める平坦化層を形
成ことにより、微細なスイッチング素子あるいは信号配
線等を良好にパターン形成出来る。更にガラス表面を平
坦化した後、ガラス基板内の不純物の拡散を防止する被
覆層を形成することから、被覆層の膜厚を均一に形成出
来、被覆層の薄い部分から半導体層に不純物が混入する
事無く不純物を良好にブロック出来るので、安定した駆
動特性を保持する薄膜トランジスタを得られる。
ラス基板を用いて成る薄膜トランジスタにおいて、ガラ
ス基板と半導体層の間に加熱により流動化する流動化樹
脂を用いてガラス基板表面の穴等を埋める平坦化層を形
成ことにより、微細なスイッチング素子あるいは信号配
線等を良好にパターン形成出来る。更にガラス表面を平
坦化した後、ガラス基板内の不純物の拡散を防止する被
覆層を形成することから、被覆層の膜厚を均一に形成出
来、被覆層の薄い部分から半導体層に不純物が混入する
事無く不純物を良好にブロック出来るので、安定した駆
動特性を保持する薄膜トランジスタを得られる。
【００２６】従ってこのような薄膜トランジスタを有す
るアレイ基板を液晶表示装置に適用すれば、ガラス基板
を用いる事による低価格化を損なう事無く、ガラス基板
の穴や傷を原因とする断線による表示不良を著しく低減
出来、大画面、高密度、高精細で良好な表示品位の液晶
表示装置を高い製造歩留まりで実用化可能となる。
るアレイ基板を液晶表示装置に適用すれば、ガラス基板
を用いる事による低価格化を損なう事無く、ガラス基板
の穴や傷を原因とする断線による表示不良を著しく低減
出来、大画面、高密度、高精細で良好な表示品位の液晶
表示装置を高い製造歩留まりで実用化可能となる。
【図１】本発明の実施の形態の液晶表示装置を示す概略
断面図である。
断面図である。
【図２】本発明の実施の形態のアレイ基板作製プロセス
を示すフロー図である。
を示すフロー図である。
【図３】本発明の実施の形態の平坦化層を構成するシリ
コン酸化膜（ＳｉＯ2）中のリン（Ｐ）もしくはホウ素
（Ｂ）の含有量の組み合わせによるガラス転移温度を示
すグラフである。
コン酸化膜（ＳｉＯ2）中のリン（Ｐ）もしくはホウ素
（Ｂ）の含有量の組み合わせによるガラス転移温度を示
すグラフである。
【図４】本発明の第１の実施の形態のガラス基板表面の
断面を示す概略説明図である。
断面を示す概略説明図である。
【図５】従来の装置の配線欠陥の発生原因別の発生率を
示すグラフである。
示すグラフである。
１０…液晶表示装置 １１ａ… ｎ型ｐ−ＳｉＴＦＴ １１ｂ… ｐ型ｐ−ＳｉＴＦＴ １２…アレイ基板 １３…対向基板 １４…液晶組成物 １６…ガラス基板 １６ａ…穴 １７…平坦化層 １８…被覆層 １８ａ…シリコン窒化膜 １８ｂ…シリコン酸化膜 ２０…アンダーコート層 ２１ａ、２１ｂ…チャネル層 ２２ａ、２２ｂ…ソース領域 ２３ａ、２３ｂ…ドレイン領域 ２４…ゲート絶縁膜 ２６ａ、２６ｂ…ゲート電極 ２７…層間絶縁膜 ２８ａ、２８ｂ…走査線 ３０ａ、３０ｂ…信号配線 ３１…着色層 ３２…画素電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H090 JA06 JB02 JC07 JD10 JD14 LA04 2H092 GA59 JA25 JA46 JB58 KA04 KB22 KB25 KB26 MA30 NA11 NA19 PA08 5F110 AA18 AA26 BB01 CC02 DD12 DD13 DD14 DD17 DD25 EE06 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ12 HJ23 NN02 NN72 PP03 PP35 QQ11 QQ19
Claims (8)
- 【請求項１】 絶縁性基板と、 熱処理により流動化する流動化樹脂からなり前記絶縁性
基板表面を平坦化する平坦化層と、 この平坦化層の上方に成膜され前記絶縁性基板内の不純
物拡散を防止する被覆層と、 この被覆層上に形成され、チャネル領域を挟みソース領
域及びドレイン領域が形成される多結晶シリコンを主成
分とする半導体層とを具備することを特徴とする薄膜ト
ランジスタ。 - 【請求項２】 前記平坦化層が、成膜後に熱処理を施し
たリン（Ｐ）あるいはホウ素（Ｂ）のいずれか、もしく
はリン（Ｐ）及びホウ素（Ｂ）の両方を含むシリコン酸
化膜（ＳｉＯ2）からなる事を特徴とする請求項１に記
載の薄膜トランジスタ。 - 【請求項３】 前記熱処理の加熱温度が６００℃乃至７
００℃である事を特徴とする請求項２に記載の薄膜トラ
ンジスタ。 - 【請求項４】 前記被覆層を、シリコン窒化膜（ＳｉＮ
x）及びシリコン酸化膜（ＳｉＯ2）の少なくとも２層か
ら形成する事を特徴とする請求項１乃至請求項３のいず
れかに記載の薄膜トランジスタ。 - 【請求項５】 絶縁性基板上にチャネル領域を挟みソー
ス領域及びドレイン領域が形成される多結晶シリコンを
主成分とする半導体層を有する薄膜トランジスタの製造
方法において、 前記絶縁性基板上に熱処理により流動化する流動化樹脂
を成膜する工程と、 前記流動化樹脂を加熱して平坦化層を形成する工程と、 前記平坦化層上方に前記絶縁性基板内の不純物拡散を防
止する被覆層を形成する工程と、 前記被覆層上方に前記半導体層を形成する工程と、を具
備することを特徴とする薄膜トランジスタの製造方法。 - 【請求項６】 絶縁性基板上にチャネル領域を挟みソー
ス領域及びドレイン領域が形成される多結晶シリコンを
主成分とする半導体層を有する薄膜トランジスタの製造
方法において、 前記絶縁性基板上にリン（Ｐ）あるいはホウ素（Ｂ）の
いずれか、もしくはリン（Ｐ）及びホウ素（Ｂ）の両方
を含むシリコン酸化膜（ＳｉＯ2）を成膜する工程と、 前記リン（Ｐ）あるいはホウ素（Ｂ）のいずれか、もし
くはリン（Ｐ）及びホウ素（Ｂ）の両方を含むシリコン
酸化膜（ＳｉＯ2）を加熱して平坦化層を形成する工程
と、 前記平坦化層上方に前記絶縁性基板内の不純物拡散を防
止する被覆層を形成する工程と、 前記被覆層上方に前記半導体層を形成する工程と、を具
備することを特徴とする薄膜トランジスタの製造方法。 - 【請求項７】 リン（Ｐ）あるいはホウ素（Ｂ）のいず
れか、もしくはリン（Ｐ）及びホウ素（Ｂ）の両方を含
む前記シリコン酸化膜（ＳｉＯ2）を６００℃乃至７０
０℃で加熱して前記平坦化層を形成することを特徴とす
る請求項６に記載の薄膜トランジスタの製造方法。 - 【請求項８】 前記被覆層を、シリコン窒化膜（ＳｉＮ
x）及びシリコン酸化膜（ＳｉＯ2）の少なくとも２層か
ら形成することを特徴とする請求項５乃至請求項７のい
ずれかに記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138447A JP2001320057A (ja) | 2000-05-11 | 2000-05-11 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138447A JP2001320057A (ja) | 2000-05-11 | 2000-05-11 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320057A true JP2001320057A (ja) | 2001-11-16 |
Family
ID=18646051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000138447A Pending JP2001320057A (ja) | 2000-05-11 | 2000-05-11 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001320057A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011369A1 (ja) * | 2004-07-29 | 2006-02-02 | Nec Corporation | 電界効果型トランジスタ用の基板、電界効果型トランジスタ及びその製造方法 |
| JP2006270077A (ja) * | 2005-02-25 | 2006-10-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2000
- 2000-05-11 JP JP2000138447A patent/JP2001320057A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011369A1 (ja) * | 2004-07-29 | 2006-02-02 | Nec Corporation | 電界効果型トランジスタ用の基板、電界効果型トランジスタ及びその製造方法 |
| JP2006270077A (ja) * | 2005-02-25 | 2006-10-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278814B1 (ko) | 액티브매트릭스형 액정표시장치 | |
| US5995187A (en) | Liquid crystal display device in-plane-switching system with counter electrode in contact with liquid crystal | |
| KR101128333B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| JPH08250745A (ja) | 表示装置 | |
| JPH08254686A (ja) | 表示装置の作製方法 | |
| KR20070121594A (ko) | Ｔｆｔ 어레이 기판 및 그 제조 방법 | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3374717B2 (ja) | 液晶表示パネルの製造方法 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JP5042662B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2001320057A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| US20050142676A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| JPH0764109A (ja) | 液晶表示装置 | |
| JP4738097B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2007052367A5 (ja) | ||
| JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
| JP3283919B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2782019B2 (ja) | 投影型液晶テレビ | |
| JP3406894B2 (ja) | 表示装置の作製方法 | |
| JP3780653B2 (ja) | 液晶表示パネルの製造方法 | |
| JP2001305583A (ja) | 液晶表示装置 | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| JPH0728088A (ja) | 液晶表示装置およびその製造方法 | |
| KR101010442B1 (ko) | 폴리실리콘 박막트랜지스터 제조방법 | |
| JP3406893B2 (ja) | 表示装置の作製方法 |