JP2782019B2 - 投影型液晶テレビ - Google Patents

投影型液晶テレビ

Info

Publication number
JP2782019B2
JP2782019B2 JP15247591A JP15247591A JP2782019B2 JP 2782019 B2 JP2782019 B2 JP 2782019B2 JP 15247591 A JP15247591 A JP 15247591A JP 15247591 A JP15247591 A JP 15247591A JP 2782019 B2 JP2782019 B2 JP 2782019B2
Authority
JP
Japan
Prior art keywords
liquid crystal
electro
optical device
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15247591A
Other languages
English (en)
Other versions
JPH04350623A (ja
Inventor
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP15247591A priority Critical patent/JP2782019B2/ja
Publication of JPH04350623A publication Critical patent/JPH04350623A/ja
Application granted granted Critical
Publication of JP2782019B2 publication Critical patent/JP2782019B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Projection Apparatus (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の利用分野】本発明は、液晶等のその光学特性が
電圧、電流、周波数その他の電気的因子によって変調さ
れうる、いわゆる電気光学材料または電気光学素子を利
用した画像表示装置に関し、特に、各画素ごとにその画
素の制御のために、トランジスタ等の電気的素子が設け
られた表示装置を利用した投影型(プロジェクション
型)テレビに関する。
【0002】
【従来の技術】現在の、フラット・パネル・ディスプレ
ー(平板型表示装置)において、液晶材料は欠かすこと
のできない材料である。液晶材料を平行平板型電極に挟
んで、電圧を印加すると、電圧に応じてその光学的特性
が変化し、光を透過したり、また遮断したりする効果が
あることは広く知られている。この現象を利用して、表
示装置が作製されている。
【0003】初期の液晶表示装置は、電卓の数字の表示
に用いられるような表示画素の数の小さいものであった
が、コンピュータのディスプレーやテレビとして液晶装
置を用いようとすると、より画素の数の大きなものが望
まれる。通常、そのような大規模な画素を制御するため
には、縦横に制御線をはりめぐらしたマトリクス構造が
使用される。もっとも簡単なマトリクス構造を用いた液
晶表示装置は、単純マトリクス構造と呼ばれる構造を有
する液晶表示装置である。これは、1枚のガラス基板上
に透明な材料でできた導電性の被膜状の細線を形成し、
それに対向してもう1枚の基板を配置し、この基板上に
も透明導電性の細線を形成し、両基板の細線を互いに直
行するように向かいあわせ、その間に液晶材料を注入し
たものである。そして、縦の1つの細線に電圧が印加さ
れると同時に、横の1つの細線に電圧が印加されると、
その交点の部分の液晶にのみ電圧が印加されることによ
って、その部分のみ選択的に画素を制御するということ
を原理とするものである。しかしながら、この単純マト
リクス方式では、意図しない部分の画素に、間接的に電
圧が印加され、液晶が反応してしまう、いわゆるクロス
トークという問題があった。
【0004】この困難を克服する目的で考案されたの
が、アクティブマトリクスという方式であった。これ
は、1枚のガラス基板上に縦横に張り巡らしたマトリク
ス線の各交点に画素を制御するための電極を設け、さら
にその電極に供給される電圧を制御するために薄膜トラ
ンジスタ等のアクティブ素子を設けたものである。これ
によって、クロストークは解消された。
【0005】アクティブマトリクス型の液晶表示装置は
画質が鮮明で濃淡の制御、すなわち、階調表示も可能で
あるため、カラーテレビに用いることができる。最近で
は、小さなアクティブマトリクス型液晶装置を映画のフ
ィルム、あるいはスライド写真のように用いて、映像を
拡大投影し、大きな画面を得る、いわゆる投影型(プロ
ジェクション型)テレビが知られている。
【0006】
【発明が解決しようとする課題】しかしながら、このプ
ロジェクション型テレビでは、液晶装置には極めて強力
な光が照射されるため、その冷却に問題があった。従来
は強制空冷によって冷却がなされていたが温度制御の上
で十分でなく、特に温度による特性の変質や劣化という
問題を抱える液晶材料を使用する上では極めて不利であ
った。本発明はこのような冷却に問題を抱える、従来の
プロジェクション型液晶テレビの構造を改善せしめ、よ
り精密で効果的な温度制御が可能なプロジェクション型
液晶テレビを提案することを目的とする。
【0007】
【問題を解決するための手段】従来のプロジェクション
型液晶テレビは、光を透過する構造であったために、空
冷方式以外で液晶装置を冷却することは困難であった。
それに対し、本発明は図2に示されるように、液晶表示
装置を反射型とせしめ、液晶装置の裏面に冷却用の液体
と通すことによって冷却するものである。このため、空
冷方式とは異なって、液晶装置の温度を測定しつつ、そ
の冷却を効果的におこなうことが可能となる。そして、
この冷却用液体の温度を測定して、液晶装置を照射する
光源に連動せしめれば、もし、液晶セルが冷却にも関わ
らず加熱することが予想されれば、ただちに光源を減光
せしめ、あるいは消灯せしめて液晶装置を保護すること
が可能である。従来の透過光型プロジェクション型液晶
テレビにおいても、このような保安装置を設けることは
可能ではあった、液晶装置の温度を正確に測定すること
が空冷方式では不可能であったため、効果的ではなかっ
た。すなわち、従来の方式では、光の照射される部分に
温度計を置くことは、画像の障害となることから不可能
であった。それに対し、本発明では、例えば液晶装置の
裏面に温度計を配置することも、また、冷却用液体の温
度を測定して、液晶装置の温度を推定することも可能で
あり、温度の制御と加熱防止装置はより効果的に動作し
うる。
【0008】本発明の1実施形態を図2に示す。図2に
示されるように、投影の目的のための光源201、反射
型の液晶表示装置202、その裏面を冷却するための冷
却用液体205を流すための冷却装置203と映像を投
影するためのスクリーン204が設けられている。光源
201から液晶装置202に照射された光は、液晶装置
の画像の通りに正常に反射されたり、乱反射されたり、
あるいは吸収されたりして、結果としてスクリーン20
4上に液晶装置202の画像が得られる。カラー映像を
得んとする場合には光源と液晶装置を3組用意して、光
源を光の三原色とすればよい。
【0009】一方、液晶装置の裏面には冷却装置が設け
られ、光源からの光の照射によって発生した熱を取り去
るよう機能する。従来、用いられているように空冷式の
冷却装置をこの冷却装置に併用してもよい。例えば、液
晶装置の裏面では液冷式の冷却装置によって冷却をおこ
ない、液晶装置の表面では強制空冷方式の冷却をおこな
うことによって、より効果的に冷却をおこなうことが可
能である。
【0010】このような装置においてもっとも重要な部
分は液晶表示装置であることはいうまでもない。表示装
置において、アクティブ素子は、従来のようにガラス等
の透明な基板上に形成されてもよいし、また、図1に概
念的に示されるように、集積回路のように単結晶半導体
基板上に形成されてもよい。図1において101は半導
体基板、102は液晶アクティブマトリクス領域、10
3はマトリクスの周辺回路、104はその他の回路、例
えばチューナーや画像処理回路を示している。アクティ
ブ素子を形成する基板の材料が透明であることを必要と
しないのが本発明の特徴である。特に、半導体基板上に
素子を形成する場合においては、ガラス等の材料の上に
素子を形成する場合に比べて以下のような利点がある。
【0011】まず、素子の形成プロセスが半導体集積回
路作製のプロセスをそのまま援用できることである。例
えば、ガラス材料を基板とする場合においては、基板の
不可逆的な縮み、反り等を避けるために基板温度を70
0度C以下にしなければならなかった。このような縮み
や反りは、ガラス材料のようなアモルファス材料が熱処
理によって極めて微小なサイズではあるが、秩序化する
ために生じるものと考えられる。これに対し、単結晶半
導体基板はそもそも、そのようなアモルファス成分は著
しく少ないため、熱処理によって、物理的な熱膨張は起
こるが、それは可逆的である。したがって、そのプロセ
ス温度を1000度C以上、最高で1300度C程度の
高温まで上げることが可能である。
【0012】次に半導体基板上にアクティブマトリクス
を形成した場合には、アクティブ素子として、特性の優
れた単結晶の電界効果型トランジスタを使用できる。一
方、ガラス等の基板等の上に形成した場合には、先の温
度の制約もあって、使用できるアクティブ素子はアモル
ファスあるいは多結晶の半導体を使用した薄膜トランジ
スタであり、その動作速度は、前記の単結晶トランジス
タに比して、数分の1以下である。さらに、その製造歩
留りを比較すれば、単結晶トランジスタの歩留りは、薄
膜トランジスタのものに比べてはるかに高い。
【0013】第3に周辺回路に関する優位性がある。従
来の液晶素子では、アクティブ素子を制御する周辺回路
は通常、半導体集積回路のチップをアクティブマトリク
スの形成されているガラス基板上にはりつけ、アクティ
ブマトリクスの配線一本一本を前記集積回路上に設けら
れた端子と接続する作業が必要とされていた。マトリク
スの配線間隔は、総線数が500本とした場合に、デイ
スプレーの辺の長さが10cmであれば、200μmで
あるが、辺の長さが2cmであれば、40μmが要求さ
れる。また、マトリクスの線の数を増やせばより精細な
画像が得られることは明らかであるが、例えばハイビジ
ョンでは、現在の一般のテレビの走査線の倍の走査線が
必要とされる。したがって、例えば、10μmピッチの
配線が要求される場合も考えられる。このような場合に
は、もはや、機械的な手法を利用した、いわゆるTAB
という方法は不可能であり、たとえそのような過酷な条
件が要求されないにしても、機械的な処理が施される場
合には、そのためにアクティブ素子に例えば静電気によ
る破壊等が引き起こされ、歩留りの低下を招く危険性を
はらんでいる。
【0014】これを避けるために、周辺回路もマトリク
スのアクティブ素子と同様に薄膜材料を用いて構成する
ことが考えられているが、所詮、薄膜材料であるためそ
の特性には限度がある。具体的には、シリコンを半導体
として使用する場合には、単結晶シリコンの電子移動度
1350cm2 /Vsに対して、もっとも良質な多結晶
珪素で300cm2 /Vs程度であり、しかも、その再
現性は著しく悪い。
【0015】これに対し、単結晶半導体基板上にアクテ
ィブマトリクスを形成した場合には、同時に周辺回路も
同じ基板上に形成することも可能であり、先のTAB等
の実装技術は不要である。さらに、形成される周辺回路
は、特性の優れた単結晶半導体の集積回路であり、低消
費電力のCMOS型の回路を組むことも、また、高速で
大電流の制御性に優れたバイポーラ型の回路を組むこと
も、あるいは両者の長所を取り入れた、いわゆるBiC
MOS型の回路を組むことも、使用者の目的に応じて自
由にできる。図1には単結晶半導体ウェファー101上
にアクティブマトリクス領域102とその周辺駆動回路
103と、その上位回路(例えばチューナーやCPU)
104を組み込んだ例を示す。
【0016】加えて、液晶のマトリクス領域において、
液晶駆動のためのアクティブ素子の集積密度は極めて低
い。例えば、対角線の長さが2インチの小型モニター用
テレビでは、液晶セル(画素の1単位)の面積は60μ
m×60μm程度である。このような広い面積の中に液
晶駆動のためのトランジスタは1〜数個設けられるだけ
であり、実際、そのために使用される面積は10μm×
10μmもあれば十分である。したがって、残りの広い
面積を何も使用しないで放置することは得策ではないの
で、この部分にも素子を設けて、面積の有効的な活用を
図ってもよい。具体的には、ダイナミック・ランダム・
アクセス・メモリー(DRAM)やスタティック・ラン
ダム・アクセス・メモリー(SRAM)、書き込み可能
不揮発性メモリー(EPROM)等のメモリー素子を形
成するために使用できる。これらのメモリーは液晶装置
と同様にマトリクス構造を必要とするので液晶マトリク
スを形成するのと同時に、これらのメモリー素子のマト
リクスも形成できる。したがって、これらの素子の形成
は、液晶用アクティブ素子の形成と同時進行で形成でき
る利点がある。
【0017】図4(B)には、20mm×15mmの単
結晶半導体基板401上にアクティブマットリクスを形
成した装置において、マトリックス部分402に2つの
メモリー領域404aと404bを組み込んだ例の概念
図を示す。液晶表示部分の面積は14mm×9mmであ
る。メモリーはマトリクスの外部に配置された周辺回路
405a〜dによって駆動される。さらに、液晶装置お
よびメモリーはマイクロ・プロセッサー・ユニット(M
PU)406a、406bによってコントロールされ
る。
【0018】図4の例では、液晶マトリクスは42×7
5ドット、メモリーは4k×2の容量がある。液晶のマ
トリクスの線幅は約15μmであるが、メモリーのマト
リクスの線幅は3μmとした。また、電界トランジスタ
の設計ルールは、液晶マトリクス、メモリー領域とも3
μmを採用した。設計ルールは3μmとした。メモリー
は完全CMOS型と称され、1つのセルの中に4個のN
MOSと2個のPMOSを有するSRAMである。この
設計ルールのままで、さらにメモリーの集積度を上げる
ことは十分可能であり、少なくともこの例の30倍の容
量にすることが可能である。また、現在の通常の半導体
の設計ルールである1μm、あるいはそれ以下の設計ル
ールを採用すればよりメモリーの集積度が上がることは
明らかである。例えば、0.8μmの設計ルールを採用
すれば、256k×2の容量が可能である。このような
規模のメモリーは、液晶表示装置一体型のコンピュータ
の内部記憶装置として用いることや、映像を記憶する装
置として用いることが可能である。
【0019】一方、この例では液晶の画素の大きさは1
80μm×200μmと小型ディスプレーにしては大き
めである。より画素を小さくして、例えば、40μm×
50μmとすれば、150×300ドットを達成でき
る。もちろん、そのことは技術的に困難なことではな
い。加えて本発明においては、装置の透光性は必要とさ
れないので、1つの画素の面積は、理論的には、1つの
アクティブ素子の面積にまで削減することができる。し
たがって、通常のテレビ画面と同様640×480ドッ
トを達成することも容易である。この場合、1つの画素
の面積は22μm×18μmとなる。図4(A)は、図
4(B)に示される半導体チップをセラミクス・パッケ
ージ410に封入した様子を示す。図において411は
液晶表示装置の表示面が露出した部分で、412はピン
ある。
【0020】以上のような利点から、透光性を特に要求
されない本発明においては、単結晶半導体基板を利用す
ることは望ましいことである。もちろん、単結晶半導体
基板は、例えば石英ガラスに比して高価であるので、低
価格が要求される場合には必ずしも適切なものとはいえ
ない。
【0021】本発明において、液晶装置202は光を効
率よく反射することが望まれる。したがって、本発明を
実施するにあたって、液晶を挟む電極のうち、光源側の
電極は透明であることが要求され、なおかつ、他方の電
極は極めて反射効率のよい材料によって形成されている
こと、あるいは反射効率のよい材料によってコーティン
グされていることが必要とされる。
【0022】図3には、単結晶半導体上に形成した、本
発明を実施するための液晶装置の断面を示す。図3
(A)において、単結晶珪素等の半導体基板301上
に、従来の集積回路作製技術を用いて、素子分離のため
のフィールド絶縁物302とゲイト電極303、ソース
あるいはドレインとなる不純物領域304が形成され
る。さらに層間絶縁物上に、導電性配線305と306
が形成され、不純物領域に接続される。これらを形成す
るための技術は通常の集積回路作製技術で用いられる技
術である。さらに、透明な導電性被膜308によって電
極の形成された透明な基板309が特定の間隔で、前記
半導体基板に対向させられ、その間に液晶の層307が
形成される。
【0023】この例では、電極306は光を反射する必
要がある。そのため、例えばアルミニウム、クロム、銀
等で形成される。半導体基板上に形成された素子は、従
来のアクティブマトリクスと同じく、この電極306に
電圧を供給するスイッチとして機能する。
【0024】液晶材料としては、分散型液晶(ポリマー
液晶とも言われる)が適している。すなわち、分散型液
晶は、配向処理や偏光板が不要であるためである。分散
型液晶は、電圧が印加されていないときには、入射光を
乱反射し、電圧が印加された状態ではいかなる角度の入
射光に対しても、透光性を有している。すなわち視野角
が大きい。このため、分散型液晶は光の吸収が少なく、
コントラストが大きく、このため熱の発生も抑えられ
る。液晶材料として分散型液晶を用いた場合には、液晶
を挟む基板の間隔は1〜10μm程度とすればよい。
【0025】もちろん、従来よく用いられていたツイス
テッド・ネマティック(TN)液晶やスーパー・ツイス
ティッド・ネマティック(STN)液晶、あるいは強誘
電性液晶も用いることは可能である。しかしながら、T
N液晶もしくはSTN液晶を用いるのであれば、基板の
間隔を約10μm程度とし、電極306と308に配向
膜をラビング処理して形成する必要がある。
【0026】また、強誘電性液晶を用いる場合には、基
板の間隔を1.5〜3.5μm、例えば2.3μmと
し、一方の電極のみに配向膜を設けて、ラビング処理を
施せばよい。
【0027】さらにTN液晶、STN液晶、強誘電性液
晶のいずれにも偏光板が必要である。したがって、液晶
材料としてこれらの材料を用いる場合には、図3で示さ
れている構造に加えて、配向膜と偏光板が必要となる。
【0028】図3(B)には、単結晶半導体上に形成し
た、本発明を実施するための液晶装置の別の例を示す。
この構造は図3(A)とよく似ているが、別に導電性被
膜360によって、その被膜と基板間に電荷を蓄えるキ
ャパシターが形成されている点が異なっている。このよ
うな構造は、半導体集積回路のダイナミック・ランダム
・アクセス・メモリー(DRAM)によく使用されるも
のである。すなわち、このキャパシタは液晶に対する電
極356と並列に挿入されている。
【0029】このようなキャパシタを設けることによっ
て、装置の特性を検査することが可能である。すなわ
ち、電極356を取りつけない状態(したがって、液晶
も対向電極もない状態)においても、該装置はDRAM
として機能する。この状態で、導電性被膜360を接地
し、導電性配線355を電源につないだ状態で、いずれ
かのゲイト電極に信号を印加する。もし、この電界効果
型トランジスタが正常であれば、前記導電性被膜360
と半導体基板351の間に電荷が蓄積される。次に、導
電性配線355を電源からはずし、ゲイト電極に信号を
印加すると、蓄積された電荷が放電される。このときに
放出される電荷の量、あるいは発生する電気パルスの幅
等を調べることによって、電界効果トランジスタの特性
をチェックすることができる。あまりに不良が多い場合
には、電極356や液晶層を形成する前に回収し、欠陥
部分の修復をすることができる。もちろん、このような
キャパシタは、液晶装置が完成した場合においても、キ
ャパシタとして残り、機能するのであるから、液晶装置
が動作する上で障害とならないようにしなければならな
い。例えば、キャパシタの容量が大きすぎると、実際の
液晶装置を駆動する際の速度の低下と消費電流の増大を
もたらす。また、キャパシタの絶縁膜の絶縁特性が良く
ないと、液晶の電極、すなわち、電極356と358の
間の電荷がリークすることとなる。キャパシタを形成す
るにあたっては、その特性に十分な注意を払う必要があ
る。
【0030】さらに、図3(B)では、電極356上
に、例えば窒化珪素や酸化珪素、リンガラスやボロンガ
ラス、リンボロンガラスで形成された保護膜361が設
けられた場合を示している。これらの被膜は絶縁性であ
り、なおかつ、異元素の侵入から内部の素子を保護する
必要がある。一般に液晶材料は、電圧の印加によって、
一部電気分解を起こすことが知られている。これを避け
るために、液晶に印加する電圧の極性をひんぱんに反転
させ、一定の極性の電圧が長時間かからないような動作
をおこなうが、電極にこのような絶縁性の被膜が形成さ
れている場合には、液晶材料の電気分解の程度は著しく
抑えられる。
【0031】いずれの例にせよ、電極306あるいは3
56は、全ての液晶装置の面にわたって平坦であること
が要求される。もし、平坦性がよくない場合には、スク
リーン上に投影される像のゆがみや欠落等の欠陥につな
がる。
【0032】以下に実施例を示し、さらに詳細に本発明
を説明する。
【0033】
【実施例】
〔実施例1〕本実施例のプロセスは図5に示される。ま
ず、P型の4インチ単結晶シリコン基板上に、公知のL
OCOS形成技術によって図5(A)に示されるように
501a〜d以外の部分を除き、厚さ約800nmの酸
化珪素被膜502を形成した。このとき、ホウソを選択
的にイオン注入法によって基板に導入し、チャネルッス
トッパーを形成してもよい。このとき領域501a〜d
は露出されている。
【0034】ついで、乾式熱酸化法によって、領域50
1a〜dの表面に厚さ30nmの酸化珪素膜を形成し
た。そして、公知の減圧CVD法によって厚さ300n
mの多結晶珪素膜と、やはり公知のプラズマCVD法に
よって、厚さ500nmのタングステン膜が形成され
た。多結晶珪素膜は導電性を良くするために、1021
cm-3程度の濃度のリンが添加されている。タングステ
ン膜のかわりに、タングステンシリサイド膜やモリブテ
ン膜、あるいはモリブテンシリサイド膜を用いてもよ
い。
【0035】また、本実施例では、酸化珪素膜と多結晶
珪素膜、タングステン膜は、被膜形成時に基板を外気に
さらすことなく、連続的に形成された。すなわち、乾式
酸化槽と減圧CVD装置とプラズマCVD装置を用意
し、これらの間に予備室を設けた。そして、それぞれの
装置において反応が終了すると、装置と隣接する予備室
を適切な真空度まで排気し、基板を予備室に移送する。
そして、次の反応装置を真空排気し、予備室から次の反
応装置へ基板を移送し、反応をおこなった。このよう
に、真空を解除することなく酸化珪素膜、多結晶珪素
膜、タングステン膜の成膜を連続的におこなうことによ
って、膜の界面における密着性を良好にすることができ
た。
【0036】次に、公知のフォトリソグラフィー法によ
って、図5(B)に示すように、タングステン膜および
多結晶膜をエッチングし、多結晶珪素/タングステン積
層膜の配線503a、503bおよびゲイト電極504
a〜dを形成した。配線503の代表的な幅は10μm
であった。また、ゲイト電極504の代表的な幅は5μ
mであった。
【0037】さらに、イオン注入法によって、いわゆる
セルフアライン的に、砒素イオンを1016/cm-2だけ
打ち込み、公知の熱アニールによって、ソース領域50
5a〜d、およびドレイン領域506a〜dを形成し
た。
【0038】その後、層間絶縁膜507として、リンガ
ラス(PSG)あるいはボロンガラス(BSG)、もし
くはリンボロンガラス(BPSG)を約500nm成膜
し、さらにソースに電極形成用の穴508a〜dを形成
し、厚さ約500nmのアルミニウム膜によって、金属
配線509aおよび509bを形成した。金属配線の代
表的な幅は10μmであった。ここでは、周辺回路の作
製方法については詳細には述べないが、マトリクス部分
の作製とほぼ同時に作製される。
【0039】ついで、その上に表面平坦化用有機樹脂5
10、例えばポリイミド樹脂を塗布形成した。これは十
分に平坦であることが要求されるので慎重に作業をおこ
なう必要がある。さらに各トランジスタの電極形成用穴
511a〜dを形成し、その上から厚さ約500nmの
アルミニウムの被膜をスパッタ法によって、さらにその
上に厚さ約2μmの銀の被膜を真空蒸着法によって形成
し、パターニングして、画素電極512a〜dを形成し
た。1つの画素電極の大きさは50μm×40μmであ
った。光の干渉を避けるために、銀被膜は厚めにした。
このようにして、単結晶珪素基板上に液晶用アクティブ
マトリクスを形成した。こうしてアクティブマトリクス
素子の作製は完了した。工程終了後、基板から1つの液
晶表示装置用のチップを切り出した。チップの大きさは
3cm×4cmであった。また、マトリクスの規模は6
40×480であった。
【0040】透明な対向電極は青板ガラス上にスパッタ
法を用いて形成された酸化珪素膜(200nm)とIT
O(インジューム・スズ酸化膜)膜(200nm)を形
成したものを用いた。そして、透明基板と単結晶珪素基
板とを幅10μmの間隔で向かい合わせ、その間に分散
型液晶を注入した。
【0041】このようにして作製した液晶表示装置を用
いて、図2に示される反射型のプロジェクション装置を
形成した。
【0042】〔実施例2〕透明なガラス基板上に本発明
の液晶表示装置で使用するためのアクティブマトリクス
を形成した例を示す。まず、ANガラス、パイレックス
ガラス、あるいは石英ガラス等の600度Cの熱処理に
耐えうるガラス基板上に高周波マグネトロンスパッタ法
によってブロッキング層として酸化珪素膜を100〜3
00nmの厚さに形成した。さらに、その上にシリコン
膜を減圧CVD法、スパッタ法、あるいはプラズマCV
D法によって厚さ100〜500nm、例えば450n
mだけ形成した。そして、公知のフォトリソグラフィー
法によって適切な間隔で10μm×20μmのマトリク
ス状に複数の長方形を形成した。
【0043】ついで、この上にブロッキング層と同じ作
製方法によって、酸化珪素膜を厚さ100〜300n
m、例えば150nmだけ形成し、さらに、先に示した
方法のいずれかによって厚さ30〜100nmのシリコ
ン膜を形成した。シリコン膜には1021/cm-3の濃度
のリンを添加した。そして、その上に厚さ500nmの
タングステン膜をスパッタ法、あるいはプラズマCVD
法によって形成し、公知のフォトリソグラフィー法によ
って、エッチングをおこない、タングステン膜とシリコ
ン膜の積層膜からなるゲイト電極を形成した。ゲント電
極の幅は代表的には5μmであった。
【0044】この状態で、リンをイオン注入法によっ
て、セルフアライン的にシリコン膜に導入した。その
後、シリコン膜の結晶性を得るために、450〜700
度C、例えば550度Cの温度にて、真空中で12〜7
0時間アニールをおこなった。この工程によって、シリ
コン膜は電子移動度として、15〜300cm2 /V
s、ホール移動度として、10〜200cm2 /Vsと
いう実用的な値を示す半導体となる。こうしてソースお
よびドレイン領域を得た。次に、ゲイト電極の導電性の
表面を露出した状態で厚さ300nmのアルミニウム膜
を電子ビーム蒸着法によって形成し、選択的に除去し
て、アルミ配線を得た。このときの様子は図6(A)に
示される。ここで、601はシリコン膜、602はゲイ
ト電極、603はソース、604はドレイン、605は
アルミ配線を表す。
【0045】さらに、その上に酸化珪素被膜を300〜
1000nm、例えば500nmだけ、先述の方法によ
って形成し、これを層間絶縁物とした。そして、各ソー
ス領域に穴を開け、アルミ配線606を形成した。この
ときの状態は図6(B)に示される。
【0046】さらにその上に表面平坦化用有機樹脂、例
えばポリイミドを塗布した。その後、各ドレインに穴を
開け、実施例1と同様にアルミ膜と銀膜を形成し、画素
電極とした。画素電極の大きさは50μm×40μmで
あった。
【0047】対向電極の作製方法および液晶の注入方法
等は実施例1と同じであるので省略する。このようにし
て液晶表示装置を作製した。この液晶表示装置の周辺に
液晶マトリクス駆動用のICをTAB法によって実装
し、図2に示される反射型のプロジェクションテレビを
作製し、その動作を確認した。
【0048】〔実施例3〕単結晶半導体基板上に図3
(B)で示されるような断面を有する液晶表示装置を形
成した。以下にその液晶マトリクス領域の作製方法につ
いて説明する。実施例1の場合と同様に、P型の単結晶
シリコン基板上に、LOCOS形成技術、その他のフィ
ールド絶縁物形成方法によって、図7中の701で示さ
れるような形状の厚さ200〜600nm、例えば30
0nmの第1の酸化珪素膜で覆われた領域と単結晶シリ
コン表面の露出した領域702を形成する。そして、領
域702に浅く不純物を注入し、N型の導電型を示すよ
うにする。
【0049】ついで、公知の熱酸化技術を用いて厚さ1
00nmの第2の酸化珪素被膜をけいせいし、単結晶シ
リコンの表面の露出した部分を覆う。その後、公知のL
PCVD法、プラズマCVD法等の被膜形成方法によっ
て厚さ300nmの第1の珪素膜を多結晶珪素膜を用い
て形成する。多結晶珪素膜のかわりにアモルファスシリ
コン膜であっても構わない。
【0050】そして、再び、熱酸化技術によって、ある
いはプラズマCVD法やLPCVD法によって厚さ10
0〜500nm、例えば200nmの第3の酸化珪素の
被膜を形成し、第1の珪素膜を覆う。そして、公知のフ
ォトリソグラフィー技術を用いて、上記第2および第3
の酸化珪素膜と第1の珪素膜のエッチングをおこない、
選択的に領域702の一部が露出するようにする。この
とき、図7(B)中のZa に示すように、後に液晶表示
装置の電極を接続する部分は他の部分より大きくする。
さらに、N型の導電型である表面の露出した部分に不純
物を注入して、P型の導電型を示すようにする。
【0051】さらに、熱酸化技術を用いて、このシリコ
ン基板表面の露出した領域に厚さ10〜100nm、例
えば20nmの第4の酸化珪素膜を形成する。そして、
さらに、その上に、第2のシリコン膜を多結晶珪素被膜
あるいは多結晶珪素膜と金属シリサイド膜の多層膜等に
よって、形成し、これをエッチングして、図7(B)を
得る。ここで、703は第1のシリコン膜によって覆わ
れた領域を表し、704と705は第1のシリコン膜が
除去された領域であり、706は第2のシリコン膜を表
している。
【0052】その後、公知のイオン注入法によって、N
型の不純物拡散をおこない、電界効果型トランジスタの
不純物領域を形成する。この工程によって705は電界
効果型トランジスタのドレイン領域として機能し、領域
704は、2つの電界効果型トランジスタの共通のソー
ス領域として機能するまた、第1のシリコン膜によって
形成された線上の領域706は各電界効果型トランジス
タのゲイト電極として機能する。さらに、図中の領域7
03は各電界効果型トランジスタに直列されたキャパシ
タの対向電極として機能し、通常は、共通の接地線に接
続される。
【0053】さらに、層間絶縁膜を厚さ200〜100
0nm、例えば500nm形成し、各電界効果型トラン
ジスタのソース領域に電極形成用の穴707を開け、金
属配線708を形成する。そして、さらにその上を絶縁
膜によって覆う。
【0054】このようにして形成された素子の断面は図
3(B)に示されるものと同様のものであり、また、D
RAMと同様のものである。したがって、先に示したよ
うに、この状態の素子でDRAMの動作をおこなわせ
て、各電界効果型トランジスタが正常に動作するかどう
か試験できる。
【0055】その後、実施例1あるいは2で示したよう
な手法によって、表面平坦化膜を形成し、液晶用電極形
成のための穴709を形成し、反射型の電極を形成し
た。このようにして、液晶表示装置が完成した。ここ
で、注目すべきは、図7で示された素子においては、Z
a のトランジスタのみが液晶駆動のためのアクティブ素
子として機能し、その他のトランジスタは、DRAMの
メモリー素子として機能するというものである。したが
って、逆に、図中のXdとYa の線は液晶のマトリクス
として使用されるため、DRAMには使用できない。
【0056】このように、液晶マトリクスの領域に、同
時にDRAM等のメモリ素子を形成することは、先に述
べたように装置の小型化を図るうえで極めて有効なこと
である。詳細は述べないが、液晶周辺回路はCMOS論
理回路構成とした。
【0057】このように作製した装置を用いて、図2に
示されるプロジェクション型テレビを作製し、動作を確
認した。
【0058】
【発明の効果】以上の述べてきたように、反射型のプロ
ジェクション型テレビを構成することによって様々な利
点があることが証明された。本発明の技術思想を説明す
るために、主として液晶を用いた場合について説明した
が、本発明の思想を適用するには、なにも液晶に限ら
ず、電界、電圧等の電気的な影響を受けて光学的な特性
がかわる材料であったらなんでもよいことは明らかであ
ろう。また、光学的な特性の変化も、透過率の変化とい
う直接的なものではなく、例えば、圧電効果材料のよう
に、電気的に体積という物理的パラメータが変化し、こ
れを光の反射や屈折といった光学的な作用に間接的に変
換してもよい。
【図面の簡単な説明】
【図1】本発明で使用する液晶マトリクスの例を概念的
に示したもの。
【図2】本発明によるプロジェクション型テレビの例。
【図3】本発明で使用する液晶マトリクスの断面構造の
例。
【図4】本発明で使用する液晶表示装置の例。
【図5】本発明で使用する液晶マトリクスの作製方法の
例。
【図6】本発明で使用する液晶マトリクスの作製方法の
例。
【図7】本発明で使用する液晶マトリクスの作製方法の
例。
【符号の説明】
201・・・光源 202・・・反射型液晶表示装置 203・・・冷却装置 204・・・スクリーン
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G02F 1/1333 G02F 1/136 G02F 1/13 500 G02F 1/1335 G02F 1/133 G09F 9/00 G09F 9/30 G09F 9/35 G09G 3/18 G09G 3/36

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】一対の基板間に、液晶層を挟持した電気光
    学装置であって、一方の基板上には、少なくとも絶縁ゲ
    イト型電界効果トランジスタ及び絶縁ゲイト型電界効果
    トランジスタを覆って光反射性を有する被膜が形成さ
    れ、他の基板上には、少なくとも透明電極が設けられて
    いる反射型電気光学装置と、 前記電気光学装置に光を照射するための光源と、 映像を出力するスクリーンと、 液体を流すことによって前記電気光学装置を冷却する装
    置と、 前記電気光学装置の光の照射表面に空気を当てることに
    よって前記電気光学装置を冷却する装置とを有すること
    を特徴とする投影型液晶テレビ。
  2. 【請求項2】一対の基板間に、液晶層を挟持した電気光
    学装置であって、一方の基板上には、少なくとも絶縁ゲ
    イト型電界効果トランジスタ及び絶縁ゲイト型電界効果
    トランジスタを覆って光反射性を有する被膜が形成さ
    れ、他の基板上には、少なくとも透明電極が設けられて
    いる反射型電気光学装置と、 前記電気光学装置に光を照射するための光源と、 映像を出力するスクリーンと、 液体を流すことによって前記電気光学装置を冷却するた
    めの装置とを有する投影型液晶テレビにおいて、 前記液体の温度を測定し、この情報をもとに、前記光源
    の減光あるいは消光をおこなうことによって、前記液晶
    表示装置の加熱を防止する電気光学装置の保安装置を有
    する投影型液晶テレビ。
  3. 【請求項3】請求項1乃至において、絶縁ゲイト型電
    界効果トランジスタを有する前記基板は単結晶半導体基
    板であることを特徴とする投影型液晶テレビ。
  4. 【請求項4】請求項1乃至において、前記液体を流す
    ことによって前記電気光学装置を冷却する装置は、前記
    絶縁ゲイト型電界効果トランジスタが設けられた基板に
    接して設けられていることを特徴とする投影型液晶テレ
    ビ。
JP15247591A 1991-05-28 1991-05-28 投影型液晶テレビ Expired - Fee Related JP2782019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15247591A JP2782019B2 (ja) 1991-05-28 1991-05-28 投影型液晶テレビ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15247591A JP2782019B2 (ja) 1991-05-28 1991-05-28 投影型液晶テレビ

Publications (2)

Publication Number Publication Date
JPH04350623A JPH04350623A (ja) 1992-12-04
JP2782019B2 true JP2782019B2 (ja) 1998-07-30

Family

ID=15541328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15247591A Expired - Fee Related JP2782019B2 (ja) 1991-05-28 1991-05-28 投影型液晶テレビ

Country Status (1)

Country Link
JP (1) JP2782019B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019027A1 (fr) * 2000-08-28 2002-03-07 Matsushita Electric Industrial Co., Ltd. Dispositif video de projection
EP1193982A1 (en) * 2000-09-20 2002-04-03 Barco N.V. Projector with system for cooling the light modulators

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878124A (ja) * 1981-11-04 1983-05-11 Seiko Epson Corp 光信号発生装置
JPS63179387A (ja) * 1987-01-21 1988-07-23 獅子野 惠嗣 液晶テレビジヨン
JPH01209482A (ja) * 1988-02-18 1989-08-23 Kawasaki Heavy Ind Ltd 液晶画像投影機構
JPH0291633A (ja) * 1988-09-28 1990-03-30 Fuji Photo Film Co Ltd 透過原稿光源装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
日本学術振興会第142委員会編「液晶デバイスハンドブック」(平1−9−29)日刊工業新聞社 P228−232,413−415

Also Published As

Publication number Publication date
JPH04350623A (ja) 1992-12-04

Similar Documents

Publication Publication Date Title
TW583433B (en) An electro-optical apparatus and a projection type apparatus
KR100560020B1 (ko) 액정 표시 장치
US6678030B2 (en) Liquid crystal display device
US6567147B1 (en) Liquid crystal display device and method of fabricating the same
WO1995025291A1 (fr) Dispositif d'affichage a cristaux liquides a matrice active
JPH09105953A (ja) 液晶表示装置
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP2782020B2 (ja) 液晶電気光学装置およびその作製方法
JP3744227B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3786515B2 (ja) 液晶装置及びその製造方法並びに電子機器
JP3454340B2 (ja) 液晶表示装置
JPH11149093A (ja) 液晶表示装置の製造方法
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
US7192812B2 (en) Method for manufacturing electro-optical substrate
JP3374717B2 (ja) 液晶表示パネルの製造方法
US5237436A (en) Active matrix electro-optic display device with light shielding layer and projection and color employing same
US6806927B2 (en) Step-eliminating film and island-shaped pattern composed of conductive film for a reflective electrooptic device and electronic apparatus
JP3320845B2 (ja) 半導体装置の作製方法
JP2782019B2 (ja) 投影型液晶テレビ
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JPH08171101A (ja) 液晶表示装置の製造方法
JP2001100247A (ja) アクティブマトリクス型液晶表示装置及びその製造方法
US6362493B1 (en) Field-effect transistor and fabrication method thereof and image display apparatus
JP2004177875A (ja) 液晶表示装置及びその製造方法
JP3301381B2 (ja) 液晶表示素子

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090522

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090522

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100522

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees