KR102562108B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102562108B1
KR102562108B1 KR1020170114292A KR20170114292A KR102562108B1 KR 102562108 B1 KR102562108 B1 KR 102562108B1 KR 1020170114292 A KR1020170114292 A KR 1020170114292A KR 20170114292 A KR20170114292 A KR 20170114292A KR 102562108 B1 KR102562108 B1 KR 102562108B1
Authority
KR
South Korea
Prior art keywords
pixel unit
line
electrode
extension direction
light emitting
Prior art date
Application number
KR1020170114292A
Other languages
English (en)
Other versions
KR20180028387A (ko
Inventor
리엔-시앙 첸
쿵-첸 쿠오
셍-카이 수
시아-칭 추
메이-춘 시
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20180028387A publication Critical patent/KR20180028387A/ko
Application granted granted Critical
Publication of KR102562108B1 publication Critical patent/KR102562108B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치가 개시되는데, 그 위에 배치되는 데이터 라인을 가지는 제1 기판으로,상기 데이터 라인은 데이터-라인-확장-방향을 따라 확장되고; 및 상기 제1 기판 위에 배치되는 복수의 픽셀 유닛들을 포함하고, 상기 복수의 픽셀 유닛들 각각은 상기 제1 기판 위에 배치되는 트랜지스터; 상기 트랜지스터 위에 배치되고 비아 홀을 포함하는 절연 층; 상기 절연 층 위에 배치되고 상기 트랜지스터에 전기적으로 연결되는 제1 전극; 및 상기 제1 전극 위에 배치되고 발광 영역을 형성하기 위해 부분적으로 제1 전극을 노출시키는 픽셀 정의 층을 포함한다. 여기서, 상기 픽셀 유닛들 중 제1 픽셀 유닛에 있어서, 상기 비아 홀의 제1 윤곽과 상기 발광 영역의 제2 윤곽 사이의 최소 거리에 의해 정의되는 연결선의 확장 방향은 상기 데이터-라인-확장 방향에 수직하지 않고 또한 평행하지 않다.

Description

디스플레이 장치{DISPLAY DEVICE}
본 출원은 2016년 9월 8일에 출원된 중국 특허 출원 제 201610809206.8 호의 이익을 주장하고, 그 주요 내용은 참조에 의해 여기에 반영된다.
본 개시는 디스플레이 장치에 관한 것으로서, 보다 상세하게는, 개선된 제조 수율을 가지는 디스플레이 장치에 관한 것이다.
디스플레이들에 관련된 기술들의 지속적인 발전과 함께, 모든 디스플레이 장치들은 소형화, 박형화 및 경량화를 향해 발전되고 있다. 이러한 경향은 액정 디스플레이 장치들, 유기 발광 다이오드 디스플레이 장치들 및 무기 발광 다이오드 디스플레이 장치들과 같은, 얇은 디스플레이들을 시장에서 주류 디스플레이 장치들로서 음극선관 디스플레이 장치들을 대체하도록 만든다. 얇은 디스플레이들의 적용 분야는 수없이 많다. 휴대폰들, 노트북 컴퓨터들, 비디오 카메라들, 스틸 카메라들, 음악 디스플레이들, 휴대용 내비게이터들, 및 TV 세트들과 같은, 일상 생활을 위한 대부분의 전자 제품들이 이러한 디스플레이 패널들을 채용한다.
유기 발광 다이오드(OLED, organic light-emitting diode) 디스플레이 장치들은 경량, 얇은 두께, 밝은 휘도, 빠른 응답, 큰 시야각, 백라이트 불필요, 낮은 제조 비용 및 유연성의 장점들을 가지고, 차세대 디스플레이 장치로 간주되고 있다.
OLED 디스플레이 장치의 제조 프로세스 동안, 다른 색상들을 방출할 수 있는 발광 층들은 증기 증착들에 의해 형성된다. 하지만, 서로 다른 색상들을 가지는 픽셀 유닛들이 너무 근접하면, 증기 장착들에 사용되는 마스크가 더 미세해야 하고, 또한 서로 다른 색상들을 가지는 인접한 픽셀 유닛들의 색상 혼합이 발생될 수 있다.
그러므로, 픽셀 유닛들의 설계가 OLED 디스플레이 장치의 제조 수율을 개선시키기 위해 변형되는, OLED 디스플레이 장치들을 제공하는 것이 바람직하다.
본 개시의 목적은 디스플레이 장치를 제공하는 데 있는데, 이때 이 디스플레이 장치의 제조 수율은 개선될 수 있다.
본 개시의 일 측면에 있어서, 이 디스플레이 장치는, 제1 기판; 상기 제1 기판 상에 배치되고 데이터-라인-연장 방향을 따라 연장되는 데이터 라인; 및 상기 제1 기판 상에 배치되는 복수의 픽셀 유닛들을 포함한다. 여기서, 상기 복수의 픽셀 유닛들 각각은 상기 제1 기판 상에 배치되는 트랜지스터; 상기 트랜지스터 상에 배치되는 제1 절연 층. 상기 제1 절연 층은 상부면, 및 상기 제1 절연 층을 관통하는 적어도 하나의 비아 홀을 포함하고; 상기 제1 절연 층 상에 배치되는 제1 전극. 상기 제1 전극은 상기 비아 홀을 통해 상기 트랜지스터에 전기적으로 연결되고; 상기 제1 전극 및 상기 제1 절연 층 상에 배치되는 픽셀 정의 층. 이때 상기 픽셀 정의 층은 발광 영역을 정의하기 위해 상기 제1 전극의 일 부분을 노출하고; 상기 제1 전극 상에 배치되는 발광 층; 및 상기 발광 층 상에 배치되는 제2 전극을 포함한다. 여기서, 상기 제1 기판의 법선 방향에서 볼 때, 상기 픽셀 유닛들 중 제1 픽셀 유닛에 있어서, 상기 비아 홀은 상기 제1 절연 층의 상기 상부면 상에 제1 윤곽선을 가지고, 상기 발광 영역은 상기 제1 절연 층의 상기 상부면 상에 제2 윤곽선을 가지고; 또한 상기 제1 윤곽선은 제1 지점을 가지고, 상기 제2 윤곽선은 제2 지점을 가지고, 상기 제1 윤곽선과 상기 제2 윤곽선 사이의 최소 거리는 상기 제1 지점과 상기 제2 지점 사이의 거리이고, 제1 연장 방향은 상기 제1 지점과 상기 제2 지점 사이의 연결 선의 연장 방향이고, 예각이 상기 제1 연장 방향과 상기 데이터-라인-연장 방향 사이에 포함되고, 상기 예각은 10도와 같거나 이보다 크고 80도와 같거나 이보다 작다.
본 개시의 다른 측면에 있어서, 이 디스플레이 장치는 제1 기판; 상기 제1 기판 상에 배치되고 데이터-라인-연장 방향을 따라 연장되는 데이터 라인; 및 상기 제1 기판 상에 배치되는 복수의 픽셀 유닛들을 포함한다. 여기서, 상기 복수의 픽셀 유닛들 각각은 상기 제1 기판 상에 배치되는 트랜지스터. 상기 트랜지스터는 제1 금속 층, 반도체 층 및 제2 금속 층을 포함하고, 상기 제2 금속 층은 상기 반도체 층 상에 배치되고, 상기 제1 금속 층은 상기 반도체 층에 대응하고; 상기 트랜지스터 상에 배치되는 제1 절연 층. 상기 제1 절연 층은 상부면, 및 상기 제1 절연 층을 관통하는 적어도 하나의 비아 홀을 포함하고; 상기 제1 절연 층 상에 배치되는 제1 전극. 상기 제1 전극은 상기 비아 홀을 통해 상기 제2 금속 층에 전기적으로 연결되고; 상기 제1 전극 및 상기 제1 절연 층 상에 배치되는 픽셀 정의 층. 이때 상기 픽셀 정의 층은 발광 영역을 정의하기 위해 상기 제1 전극의 일 부분을 노출하고; 상기 제1 전극 상에 배치되는 발광 층; 및 상기 발광 층 상에 배치되는 제2 전극을 포함한다. 여기서, 상기 제1 기판의 법선 방향에서 볼 때, 상기 픽셀 유닛들 중 제1 픽셀 유닛에 있어서, 상기 비아 홀은 상기 제1 절연 층의 상기 상부면 상에 제1 윤곽선을 가지고, 상기 발광 영역은 상기 제1 절연 층의 상기 상부면 상에 제2 윤곽선을 가지고; 또한 상기 제1 윤곽선은 제1 지점을 가지고, 상기 제2 윤곽선은 제2 지점을 가지고, 상기 제1 윤곽선과 상기 제2 윤곽선 사이의 최소 거리는 상기 제1 지점과 상기 제2 지점 사이의 거리이고, 제1 연장 방향은 상기 제1 지점과 상기 제2 지점 사이의 연결 선의 연장 방향이고, 상기 제1 연장 방향은 상기 데이터-라인-연장 방향에 수직하지도 않고 평행하지도 않다.
본 개시의 디스플레이 장치에 있어서, 상기 제1 절연 층의 상부면 상의 상기 발광 영역의 제2 윤곽선과 상기 비아 홀의 제1 윤곽선 사이의 최소 거리에 의해 정의되는 연결선의 연장 방향에 속해 있는, 제1 연장 방향이, 상기 데이터-라인-연장 방향에 수직하지도 평행하지도 않을 때, 상기 비아 홀과 상기 발광 영역 사이의 연결선은 상기 데이터 라인에 정렬되지 않는다. 상기 비아 홀과 상기 발광 영역 사이의 연결선이 상기 데이터 라인에 정렬되도록 설계되지 않은 때, 상기 픽셀 유닛들 사이의 간격들은 유지될 수 있고; 이로써, 상기 디스플레이 장치의 제조 수율은 개선될 수 있다.
보다 상세하게는, 상기 비아 홀과 상기 발광 영역 사이의 연결선이 상기 데이터-라인-연장 방향에 수직하거나 또는 평행하도록 배치되고(이것은 상기 비아 홀의 제1 윤곽선과 상기 발광 영역의 제2 윤곽선 사이의 최소 거리의 제1 연장 방향이 상기 데이터-라인-연장 방향에 수직하거나 또는 평행한 것을 의미하는데), 또한 디스플레이 영역 내의 발광 영역들의 배치가 유지될 때, 상기 비아 홀은 해당 픽셀 유닛 또는 인접한 픽셀 유닛에 너무 근접하여, 인접한 픽셀 유닛들 사이에서 단락 또는 색상 혼합이 발생될 수 있고, 디스플레이 장치의 제조 수율이 감소되는 결과로 이어진다. 이에 더하여, 발광 층을 형성하기 위한 마스크는 더 미세하고 더 정교해야 한다. 하지만, 발광 영역들 사이의 간격들이 색상 혼합을 방지하기 위해 증가되면, 이 디스플레이 장치의 디스플레이 영역 내의 픽셀 유닛들의 수는 감소되어야 한다. 그러므로, 본 개시의 디스플레이 장치에 있어서, 상기 비아 홀과 상기 발광 영역 사이의 연결선을 상기 데이터 라인과 정렬되지 않도록 설계하는 것에 의해, 이 디스플레이 장치의 제조 수율은 디스플레이 영역의 면적이 제한될 때 픽셀 유닛들의 수를 감소시키지 않으면서 개선될 수 있다.
본 개시의 다른 목적들, 장점들, 및 신규한 특징들은 첨부된 도면들과 관련하여 이하의 상세한 설명으로부터 보다 더 명백해질 것이다.
도 1은 본 개시의 실시예 1에 따른 OLED 디스플레이 장치의 단면도이다.
도 2는 본 개시의 실시예 1에 따른 OLED 디스플레이 장치의 디스플레이 영역의 단면도이다.
도 3은 본 개시의 실시예 1에 따른 OLED 디스플레이 장치의 디스플레이 영역의 일 부분을 보여주는 상면도이다.
도 4는 도 3에 도시된 제1 픽셀 유닛을 포함하는 영역의 확대도이다.
도 5는 도 3에 도시된 제1 픽셀 유닛, 제2 픽셀 유닛 및 제3 픽셀 유닛을 포함하는 영역의 확대도이다.
도 6은 본 개시의 실시예 2에 따른 OLED 디스플레이 장치의 디스플레이 영역의 일 부분을 보여주는 상면도이다.
도 7은 본 개시의 실시예 3에 따른 OLED 디스플레이 장치의 디스플레이 영역의 일 부분을 보여주는 상면도이다.
이하의 실시예들은 첨부된 도면들과 함께 읽혀질 때 본 개시의 상기에서 언급된 및 다른 기술적 내용들, 특징들 및 효과들을 명확하게 보여준다. 특정 실시예들을 이용한 설명을 통해, 본 개시가 상기에서 지시된 목적들을 달성하기 위해 채택한 기술적 수단 및 효과들이 더 잘 이해될 것이다. 게다가, 여기에 개시된 내용들은 당업자에게 쉽게 이해되어야 하고 구현될 수 있어야 하므로, 본 개시의 개념으로부터 벗어나지 않는 모든 균등한 변화들 또는 변형들은 첨부된 청구항들에 의해 포함되어야 한다.
나아가, "제1", "제2" 등과 같은 상세한 설명 및 청구항들에 열거된 서수들은 청구된 요소들을 설명하려는 의도에 불과하고 청구된 요소들이 일련의 순서들을 가지거나, 하나의 청구된 요소와 다른 청구된 요소 사이 또는 제조 방법 단계들 사이의 순서를 암시 또는 표현하는 것은 아니다. 이러한 서수의 사용은 소정의 명칭을 가지는 하나의 청구된 요소와 동일한 명칭을 가지는 다른 청구된 요소를 구별하기 위한 것이다.
나아가, "위", "상" 등과 같은 상세한 설명 및 청구항들에 열거된 명칭들은 다른 기판 또는 필름과 직접 접촉할 뿐만 아니라, 다른 기판 또는 필름과 간접 접촉하는 것도 의도한다.
실시예 1
도 1은 본 실시예의 OLED 디스플레이 장치의 단면도이다. OLED 디스플레이 장치를 준비하기 위한 프로세스에 있어서, 제1 기판(11) 및 제2 기판(12)이 마련된다. 유기 발광 다이오드들(15) 및 픽셀 정의 층(16)이 제1 기판(11) 상에 배치되는데, 이때 픽셀 정의 층(16)의 일 부분은 2 개의 인접하는 유기 발광 다이오드들(15) 사이에 배치된다. 이에 더하여, 디스플레이 장치는 픽셀 정의 층 상에 배치되는 적어도 하나의 스페이서(14)를 더 포함할 수 있다. 이 실시예에 있어서, 복수의 스페이서들(14)은 제1 기판(11)과 제2 기판(12) 사이에 배치된다. 이 실시예에 있어서, 접착 물질(13)(본 실시예에 있어서는, 프릿)이 미리 제2 기판(12)의 에지들에 인접하게 배치되는데, 이것은 디스펜싱 프로세스 및 어닐링 프로세스를 통해 제2 기판(12)에 부착된다. 다음으로, 제1 기판(11)과 제2 기판(12)이 조립되는데, 이때 스페이서들(14)은 픽셀 개구부들(161) 없이 픽셀 정의 층(16)의 부분들에 대응되게 배치된다. 레이저 어닐링 프로세스 후, 접착 물질(13)은 제1 기판(11)과 제2 기판(12) 사이에 부착되고, 본 실시예의 OLED 디스플레이 장치가 획득된다.
본 실시예에 있어서, 제1 기판(11) 및 제2 기판(12)은 유리 기판, 플라스틱 기판, 또는 폴리이미드와 같은, 다른 유연한 기판 또는 필름일 수 있지만, 본 개시의 다른 실시예들은 이에 한정되지 않는다. 제1 기판(11) 및 제2 기판(12)이 유연한 기판들 또는 필름들일 때, OLED 디스플레이 장치는 유연한 OLED 디스플레이 장치이다. 나아가, 본 개시의 몇몇의 실시예에 있어서, OLED 디스플레이 장치에는 제2 기판(12)이 구비되어 있지 않다.
이에 더하여, 도 1에 도시된 바와 같이, 본 실시예의 OLED 디스플레이 장치는 디스플레이 영역(AA) 및 경계 영역(B)을 포함하고, 이때 경계 영역(B)은 그 위에 형성되는 회로들을 가지는 영역이고, 디스플레이 영역(AA)은 그 위에 형성되는 유기 발광 다이오드들(15) 및 트랜지스터들(미도시)을 가지는 영역이다. 나아가, 본 실시예에 있어서, 유기 발광 다이오드들(15)은 각각 적색, 녹색 또는 청색을 방출할 수 있지만, 본 개시의 다른 실시예들은 이에 한정되지 않는다. 예를 들어, 유기 발광 다이오드들(15)은 백색 유기 발광 다이오드들일 수 있고; 이 경우에 있어서, 제1 기판(11) 및 제2 기판(12) 중 하나에는 색상 필터 층(미도시)이 배치된다.
이에 더하여, 도 1에 도시된 바와 같이, 본 실시예의 OLED 디스플레이 장치에 있어서, 유기 발광 다이오드(15)는 제1 기판(11) 상에 순차적으로 배치되는 제1 전극(151), 발광 층(152) 및 제2 전극(153)을 포함한다. 제1 전극(151)은 제1 기판(11) 위에 배치되는 트랜지스터(미도시)에 전기적으로 연결된다. 픽셀 정의 층(16)은 제1 전극(151)의 일 부분 상에 배치되고, 발광 영역은 픽셀 정의 층(16)의 픽셀 개구부(161)에 의해 정의된다. 여기서, 제1 전극(151), 발광 층(152) 및 제2 전극(153)만을 포함하는 유기 발광 다이오드(15)가 예시되지만, 본 개시는 이에 한정되지 않는다. 유기 발광 다이오드를 이용할 수 있는 다른 요소들 또한 본 개시의 유기 발광 다이오드에 사용될 수 있다. 예를 들어, 전자 전달 층, 전자 주입 층, 홀 전달 층, 홀 주입 층, 및 홀들 및 전자들의 전달 또는 조합을 제공할 수 있는 다른 층들과 같은 요소들 또한 본 개시의 유기 발광 다이오드에 사용될 수 있다.
이하에서, 본 실시예의 OLED 디스플레이 장치에 있어서의 제1 기판의 디스플레이 영역(AA) 상의 픽셀 유닛들의 구조 및 이의 제조 프로세스가 상세하게 설명된다.
도 2는 본 실시예의 OLED 디스플레이 장치의 디스플레이 영역의 단면도이다. 본 실시예의 디스플레이 장치에 있어서, 트랜지스터(TFT)는 제1 기판(11) 상에 배치되고, 트랜지스터(TFT)의 제조 프로세스가 이하에서 간단히 설명된다. 먼저, 제1 기판(11)이 마련된다. 반도체 층(21)이 제1 기판(11) 상에 형성되고, 이때 반도체 층(21)은 레이저 어닐링 후 무정형 실리콘에 의해 형성되는 폴리실리콘 층이다. 하지만, 본 개시의 다른 실시예들은 이에 한정되지 않는다. 다음으로, 게이트 절연 층(22), 제1 금속 층(23) 및 제2 절연 층(24)이 제1 기판(11) 상에 순차적으로 형성된다. 제1 금속 층(23)은 게이트 전극으로 사용된다. 게이트 절연 층(22) 및 제2 절연 층(24)은 실리콘 옥사이드 또는 실리콘 니트라이드와 같은 절연 물질에 의해 준비될 수 있다. 하지만, 본 개시의 다른 실시예들은 이에 한정되지 않는다. 그후, 제2 금속 층(25)은 제2 절연 층(24) 상에 형성된다. 여기서, 트랜지스터(TFT)의 제2 금속 층(25)은 제2 절연 층(24)을 관통하고 소스 전극 및 드레인 전극으로 사용된다. 트랜지스터(TFT) 외부에 위치하는 제2 금속 층(25)의 일 부분은 데이터 라인(251)을 더 포함한다.
여기서, 제1 기판(11) 상의 트랜지스터(TFT)은 저온 폴리실리콘 박막 트랜지스터이다. 하지만, 본 개시의 다른 실시예에 있어서, 박막 트랜지스터의 측면 및 구조는 도 2에 도시된 트랜지스터(TFT)에 한정되지 않는다. 이에 더하여, 본 개시의 다른 실시예에 있어서, 트랜지스터의 성분들은 도 2에 도시된 층들에 한정되지 않지만, 트랜지스터의 전기적 특성 및 층들 사이에 부착을 제공하기 위해 버퍼 층 또는 추가의 절연 층과 같은 다른 층들을 포함할 수 있다. 본 개시의 다른 실시예에 있어서, 트랜지스터는 바닥 게이트 트랜지스터일 수 있고, 제1 금속 층(23)은 제1 기판(11) 상에 형성되고, 이어서 게이트 절연 층(22) 및 반도체 층(21)이 배치되고, 그후 다른 층들이 배치된다.
제2 금속 층(25)을 형성한 후, 제1 절연 층(26), 제1 전극 층(151), 픽셀 정의 층(16), 유기 층(152) 및 제2 전극 층(153)이 제1 기판(11) 상에 순차적으로 형성되어, 본 실시예의 유기 발광 다이오드(15)가 획득된다. 여기서, 제1 절연 층(26)은 플레이너 층(planer layer)을 위한 물질에 의해 준비될 수 있지만, 본 개시는 이에 한정되지 않는다. 픽셀 정의 층(16)는 레진과 같은 절연 물질에 의해 준비될 수 있고, 발광 영역(E)을 정의하기 위한 픽셀 개구부(161)가 패터닝 프로세스에 의해 형성된다. 상기 픽셀 개구부(161)는 호(arc) 모양의 에지를 가지도록 형성된다. 제1 전극 층(151)은 반사 전극, 투명 전극 또는 반투명 전극일 수 있다. 본 실시 예에서, 1 전극 층(151)은 반사 전극이다. 제2 전극 층(153)은 투명 전극 또는 반투명 전극일 수 있다.
여기서, 반사 전극은, 예를 들어, Ag, Ge, Al, Cu, Mo, Ti, Sn, AlNd, ACX, APC 등에 의해 준비되는 전극일 수 있다. 투명 전극은 ITO 전극, IZO 전극 또는 ITZO 전극과 같은, 투명 전도 산화물 전극일 수 있다. 반투명 전극은 금속 박막 전극, 예를 들어, Mg/Ag 합금 박막 전극, Au 박막 전극, Pt 박막 전극, 또는 Al 박막 전극일 수 있다. 이에 더하여, 만약 필요하다면, 본 개시의 제2 전극 층(153)은 투명 전극 및 반투명 전극을 포함하는 합성 전극, 예를 들어 TCO 전극과 Pt 박막 전극의 합성 전극일 수 있다. 제1 전극 층(151) 및 제2 전극 층(153)의 물질은 본 개시의 다른 실시예에 있어서 이에 한정되지 않음에 유의해야 한다.
본 개시에 있어서, 상기에서 언급된 층들은 개구부를 포함하는 특정 패턴을 형성하기 위한 패터닝 프로세스에 의해 준비될 수 있다.
도 3은 본 개시의 OLED 디스플레이 장치의 디스플레이 영역의 일 부분을 보여주는 상면도이고, 이때 도 2는 선 L1-L1'를 따른 도 3의 단면도이고, 도 3은 도 2에 도시된 제1 기판의 법선 방향에서의 도면이다. 도 3에 도시된 바와 같이, 본 실시예의 디스플레이 장치는 복수의 픽셀 유닛들, 예를 들어, 제1 픽셀 유닛(Px1), 제2 픽셀 유닛(Px2), 제3 픽셀 유닛(Px3) 및 제4 픽셀 유닛(Px4)을 포함한다. 도 4는 도 3에 도시된 제1 픽셀 유닛(Px1)을 포함하는 영역의 확대도이다. 도 2 내지 도 4에 도시된 바와 같이, 본 실시예의 디스플레이 장치는 제1 기판(11); 제1 기판(11) 상에 배치되고 데이터-라인-연장 방향(Y)을 따라 연장되는 데이터 라인(251); 및 제1 기판(11) 상에 배치되는 (제1 픽셀 유닛(Px1), 제2 픽셀 유닛(Px2), 제3 픽셀 유닛(Px3) 및 제4 픽셀 유닛(Px4)을 포함하는) 복수의 픽셀 유닛들을 포함한다. 복수의 픽셀 유닛들 각각은, 제1 기판 상에 배치되는 트랜지스터(TFT). 이 트랜지스터(TFT)는 제1 금속 층(23), 반도체 층(21) 및 제2 금속 층(25)을 포함하고, 제2 금속 층(25)은 반도체 층(21) 상에 배치되고, 제1 금속 층(23)은 반도체 층(21)에 대응되고; 트랜지스터(TFT) 상에 배치되는 제1 절연 층(26). 제1 절연 층(26)은 상부면(261), 제1 절연 층(26)을 관통하는 적어도 하나의 비아 홀(262)을 포함하고; 제1 절연 층(26)의 상부면(261) 상에 배치되는 제1 전극(151). 제1 전극(151)은 비아 홀(262)을 통해 제2 금속 층(25)에 전기적으로 연결되고(보다 상세하게는, 제1 전극(151)의 일 부분들은 비아 홀(262)로 연장되고 제2 금속 층(25)에 전기적으로 연결되고); 제1 전극(151) 및 제1 절연 층(26) 상에 배치되는 픽셀 정의 층(16). 픽셀 정의 층(16)은 발광 영역(E)을 정의하는 제1 전극(151)의 일 부분을 노출하고; 발광 영역(E) 내 제1 전극(151) 상에 배치되는 발광 층(152); 및 발광 층(152) 상에 배치되는 제2 전극(153)을 포함한다.
도 3에 도시된 바와 같이, 본 실시예의 디스플레이 장치에 있어서, 픽셀 유닛들 중 하나는 제1 픽셀 유닛(Px1)이다. 도 2 및 도 4에 도시된 바와 같이, 제1 픽셀 유닛(Px1)에 있어서, 비아 홀(2621)(이것은 도 2에 도시된 비아 홀(262)과 동일함)은 제1 절연 층(26)의 상부면(261) 상에 제1 윤곽선(2631)을 가지고, 발광 영역(E1)(이것은 도 2에 도시된 발광 영역(E)과 동일함)은 제1 전극(1511)(이것은 제2에 도시된 제1 전극(151)과 동일하고, 제1 전극(1511)의 상부면 상의 제2 윤곽선(1611)은 제1 절연 층(26)의 상부면(261) 상의 것과 동일함)의 상부면 상에 제2 윤곽선(1611)을 가진다. 여기서, 제1 기판(11)의 법선 방향에서 볼 때, 제1 윤곽선(2631)은 제1 지점(P1)을 가지고, 제2 윤곽선(1611)은 제2 지점(P2)을 가지고, 제1 윤곽선(2631)과 제2 윤곽선(1611) 사이의 최소 거리는 제1 지점(P1)과 제2 지점(P2) 사이의 거리이고, 제1 연장 방향(Dir1)은 제1 지점(P1)과 제2 지점(P2) 사이의 연결선의 연장 방향이고, 제1 연장 방향(Dir1)은 데이터-라인-연장 방향(Y)에 수직하지도 평행하지도 않다. 본 개시의 다른 실시예에 있어서, 예각(θ1)은 데이터-라인-연장 방향(Y)과 제1 지점(P1)과 제2 지점(P2) 사이의 연결선의 연장 방향에 의해 정의되는 제1 연장 방향(Dir1) 사이에 포함되고, 예각(θ1)은 10도와 같거나 이보다 크고 80도와 같거나 이보다 작다. 여기서, 예각(θ1)은 데이터-라인-연장 방향(Y)과 제1 연장 방향(Dir1)에 의해 포함되는 예각에 의해 측정된다. 데이터 라인은 직선, 곡선 또는 굽은 부분을 가지는 선일 수 있고, 또한 데이터 라인이 실질적으로 데이터-라인-연장 방향(Y)을 가지는 한 어떠한 데이터 라인들이라도 본 개시의 범위에 포함됨에, 유의해야 한다. 본 실시예의 디스플레이 장치에 있어서, 제1 기판의 법선 방향에서의 발광 영역(E1)(이것은 도 2에 도시된 발광 영역(E)과 동일함)의 제2 윤곽선(1611)과 제1 절연 층(26)의 상부면(261) 상의 비아 홀(2621)(이것은 도 2에 도시된 비아 홀(262)가 동일함)의 제1 윤곽선(2631) 사이의 최소 거리를 가지는 연결선에 의해 정의되는 제1 연장 방향(Dir1)이 데이터-라인-연장 방향(Y)과 다를 때, 예각이 제1 연장 방향(Dir1)과 데이터-라인-연장 방향(Y) 사이에 형성되고, 비아 홀(2621)과 발광 영역(E1) 사이의 연결선은 데이터 라인(251)과 정렬되지 않는다. 비아 홀(2621)과 발광 영역(E1) 사이의 연결선이 데이터 라인(251)과 정렬되지 않도록 설계된 때, 발광 영역(E1)과 데이터 라인(251) 사이의 거리는 유지될 수 있고; 따라서, 디스플레이 장치의 제조 수율은 개선될 수 있다.
보다 상세하게는, 비아 홀(2621)과 발광 영역(E1) 사이의 최소 거리를 가지고 연결선이 데이터-라인-연장 방향(Y)에 수직하도록 배치될 때, 이것은 제1 절연 층(26)의 상부면(261) 상의 비아 홀(2621)(이것은 도 2에 도시된 비아 홀(262)가 동일함)의 제1 윤곽선(2631)과 발광 영역(E1)(이것은 도 2에 도시된 발광 영역(E)과 동일함)의 제2 윤곽선(1611) 사이의 최소 거리를 가지는 연결선에 의해 정의되는 제1 연장 방향(Dir1)이 데이터-라인-연장 방향(Y)에 실질적으로 수직한 것을 의미하는데, 이때 인접한 픽셀 유닛들 사이의 색상 혼합은 비아 홀(2621)(이것은 도 2에 도시된 비아 홀(262)과 동일함)과 발광 영역(E1) 사이의 간격이 유지된다면 발생될 수 있고; 이로써, 디스플레이 장치의 제조 수율이 감소된다. 이에 더하여, 상기에서 언급된 상황에 있어서, 발광 층(152)을 형성하기 위한 마스크는 더 미세하고 더 정교해야 한다. 이것은 OLED 장치의 전체 발광 효율에 영향을 줄 수 있다. 비아 홀(2621)과 발광 영역(E1) 사이의 연결선이 데이터-라인-연장 방향(Y)에 평행하도록 배치될 때, 이것은 비아 홀(2621)(이것은 도 2에 도시된 비아 홀(262)가 동일함)의 제1 윤곽선(2631)과 발광 영역(E1)(이것은 도 2에 도시된 발광 영역(E)과 동일함)의 제2 윤곽선(1611) 사이의 최소 거리를 가지는 연결선에 의해 정의되는 제1 연장 방향(Dir1)이 데이터-라인-연장 방향(Y)에 실질적으로 평행한 것을 의미하는데, 이때 제1 전극이 이로부터 노출될 수 있는 영역은 디스플레이 영역 내의 비아 홀(2621)(이것은 도 2에 도시된 비아 홀(262)가 동일함)의 배치가 유지된다면 감소되고; 이것은 발광 영역(E1)의 면적이 감소되는 것을 의미하고, 전체 발광 효율이 감소되는 것으로 귀결된다. 하지만, 발광 영역들(E1)(이것은 도 2에 도시된 발광 영역(E)과 동일함)과 비아 홀(2621) 사이의 간격이 상기에서 언급된 상황을 방지하기 위해 증가될 때, 디스플레이 영역 내에 배치된 픽셀 유닛들의 수는 감소된다. 따라서, 본 개시의 디스플레이 장치에 있어서, 비아 홀(2621)과 발광 영역들(E1) 사이의 최소 거리를 가지는 연결선이 데이터 라인(251)과 정렬되지 않을 때, 이것은 발광 영역들(E1)이 비아 홀(2621)과 정렬되지 않음을 의미하는데, 이때 디스플레이 장치의 제조 수율은 한정된 디스플레이 영역 내의 픽셀 유닛들의 수를 감소시키지 않으면서 개선될 수 있다.
이에 더하여, 도 4에 도시된 바와 같이, 본 실시예에 있어서, 제1 기판의 법선 방향에서 볼 때, 제1 윤곽선(2631)은 호(arc) 모양의 에지를 가진다. 특히, 제1 윤곽선(2631)은 타원 유사 형태를 가진다. 여기서, 데이터-라인-연장 방향(Y)으로의 제1 윤곽선(2631)의 최대 폭이 제1 최대 폭(W1)으로 정의되고, 데이터-라인-연장 방향(Y)에 수직한 방향(X)으로 제1 윤곽선(2631)의 최대 폭은 제2 최대 폭(W2)으로 정의되고, 제1 최대 폭(W1)은 제2 최대 폭(W2)과 다르다. 다른 실시예에 있어서, 제1 최대 폭(W1)은 제2 최대 폭(W2)보다 크고, 이 경우에 있어서, 제1 윤곽선(2631)의 타원 유사 형태의 장축 방향은 데이터-라인-연장 방향(Y)에 대략적으로 평행하다. 제1 최대 폭(W1)이 제2 최대 폭(W2)보다 작다면, 제1 윤곽선(2631)의 타원 유사 형태의 장축 방향은 데이터-라인-연장 방향(Y)에 대략적으로 수직하고, 제1 윤곽선(2631)의 에지가 데이터 라인(251)에 너무 근접하게 된다(도 3 참조). 비아 홀(2621)을 형성하기 위한 리소그래피 프로세스에서 발생된 미스매치가 있다면, 단략이 쉽게 발생될 수도 있다.
도 5는 도 3에 도시된 제1 픽셀 유닛(Px1), 제2 픽셀 유닛(Px2) 및 제3 픽셀 유닛(Px3)을 포함하는 영역의 확대도이다. 도 2 및 도 5에 도시된 바와 같이, 본 실시예의 디스플레이 장치에 있어서, 복수의 픽셀 유닛들 중 제1 픽셀 유닛(Px1)에 인접한 제2 픽셀 유닛(Px2)은, 제1 픽셀 유닛(Px1) 근처에서 가장 근접한 픽셀 유닛이다. 제2 픽셀 유닛(Px2)에 있어서, 비아 홀(2622)(이것은 도 2에 도시된 비아 홀(262)과 동일함)은 제1 절연 층(26)의 상부면(261) 상에 제3 윤곽선(2632)을 가지고, 발광 영역(E2)(이것은 도 2에 도시된 발광 영역(E)과 동일함)은 제1 절연 층(26)의 상부면(261) 상에 제4 윤곽선(1612)을 가지고; 이때, 제3 윤곽선(2632)은 제3 지점(P3)을 가지고, 제4 윤곽선(1612)은 제4 지점(P4)을 가지고, 제3 윤곽선(2632)과 제4 윤곽선(1612) 사이의 최소 거리는 제1 기판(11)의 법선 방향에서 볼 때 제3 지점(P3)과 제4 지점(P4) 사이의 거리이고 제2 연장 방향(Dir2)은 제3 지점(P3)과 제4 지점(P4) 사이의 연결선의 연장 방향이고, 제2 연장 방향(Dir2)은 제1 지점(P1)과 제2 지점(P2) 사이의 연결선의 연장 방향에 의해 정의되는 제1 연장 방향(Dir1)과 다르다. 본 개시의 다른 실시예에 있어서, 제1 방향 방향(Dir1)과 제2 연장 방향(Dir2) 사이에 포함된 예각(θ2)은 60도와 같거나 이보다 크고 120도와 같거나 이보다 작다.
도 2, 도 3 및 도 5에 도시된 바와 같이, 본 실시예의 디스플레이 장치의 픽셀 유닛들에 있어서, 픽셀 유닛들은 데이터-라인-연장 방향(Y) 및/또는 데이터-라인-연장 방향(Y)에 수직한 방향(X)을 따라 배치된다. 픽셀 유닛들은 제3 픽셀 유닛(Px3)을 더 포함하는데, 이것은 제1 픽셀 유닛(Px1)에 인접하고 방향(X)으로 위치한다(이것은 제1 픽셀 유닛(Px1)의 중심과 제3 픽셀 유닛(Px3) 사이의 연결선이 방향(X)를 실질적으로 따르는 것을 의미한다). 제3 픽셀 유닛(Px3)에 있어서, 비아 홀(2623)(이것은 도 2에 도시된 비아 홀(262)과 동일함)은 제1 절연 층(26)의 상부면(261) 상의 제5 윤곽선(2633)을 가지고, 발광 영역(E3)(이것은 도 2에 도시된 발광 영역(E)과 동일함)은 제1 절연 층(26)의 상부면(261) 상에 제6 윤곽선(1613)을 가진다. 제5 윤곽선(2633)은 제5 지점(P5)을 가지고, 제6 윤곽선(1613)은 제6 지점(P6)을 가지고, 제5 윤곽선(2633)과 제6 윤곽선(1613) 사이의 최소 거리는 제1 기판(11)의 법선 방향에서 볼 때 제5 지점(P5)과 제 6 지점(P6) 사이의 거리이고, 제3 연장 방향(Dir3)은 제5 지점(P5)과 제6 지점(P6) 사이의 연결선의 연장 방향이다. 그때, (제1 지점(P1)과 제2 지점(P2)의 최소 거리를 가지는 연결선의 연장 방향에 의해 정의되는) 제1 연장 방향(Dir1)으로 제1 픽셀 유닛(Px1)의 발광 영역(E1)의 최대 폭(제2 윤곽선(1611))은 제3 최대 폭(W3)으로 정의되고, (지점(P5)과 지점(P6) 사이의 최소 거리를 가지는 연결선의 연장 방향에 의해 정의되는) 제3 연장 방향(Dir3)으로 제3 픽셀 유닛(Px3)의 발광 영역(E3)의 최대 폭(제6 윤곽선(1613))은 제4 최대 폭(W4)으로 정의되고, 제3 최대 폭(W3)은 제4 최대 폭(W4)과 다르다.
이에 더하여, 본 실시예에 있어서, 제3 픽셀 유닛(Px3)과 제1 픽셀 유닛(Px1)은 동일한 색상을 실질적으로 가지지만; 본 개시는 이에 한정되지 않는다.
나아가, 도 3 및 도 5에 도시된 바와 같이, 본 실시예에 있어서, 제1 픽셀 유닛(Px1)의 발광 영역(E1)은 제1 기판(11)의 법선 방향에서 볼 때 타원 유사 형태를 가지고, 제1 픽셀 유닛(Px1)의 제1 전극(151)은 데이터 라인(251)과 중첩한다. 픽셀 유닛들은 제2 픽셀 유닛(Px2)과 제4 픽셀 유닛(Px4)을 더 포함하고, 제2 픽셀 유닛(Px2)의 발광 영역(E2)의 면적은 제4 픽셀 유닛(Px4)의 발광 영역(E4)의 면적보다 작다. 제2 픽셀 유닛(Px2)과 제4 픽셀 유닛(Px4) 각각은 데이터 라인(251) 또는 제1 픽셀 유닛(Px1)의 양 측에 위치하고(다시 말하면, 데이터 라인(251)은 제2 픽셀 유닛(Px2)과 제4 픽셀 유닛(Px4) 사이에 위치됨), 제2 픽셀 유닛(Px2)과 제 픽셀 유닛(Px4)은 같은 행 또는 같은 열로 배치되고(이것은 제2 픽셀 유닛(Px2)의 중심과 제4 픽셀 유닛(Px4)의 중심 사이의 연결선이 실질적으로 데이터-연장-방향을 따라 또는 데이터-연장-방향에 수직함), 제1 픽셀 유닛(Px1)과 제2 픽셀 유닛(Px2)은 같은 행 또는 같은 열로 배치되지 않고, 제1 픽셀 유닛(Px1)과 제4 픽셀 유닛(Px4)은 같은 행 또는 같은 열로 배치되지 않는다. 여기서, "하나의 픽셀 유니과 다른 픽셀 유닛은 같은 행 또는 같은 열로 배치되(지 않)고"는 하나의 픽셀 유닛의 중심과 다른 픽셀 유닛의 중심 사이의 연결선은 데이터-연장-방향을 따르(지 않)고 또는 데이터-연장-방향에 수직하(지 않)고를 의미한다. 제2 픽셀 유닛(Px2)은 제1 픽셀 유닛(Px1)에 인접하고, 제1 픽셀 유닛(Px1)의 발광 영역(E1)의 장축의 연장선은 제2 픽셀 유닛(Px2)과 중첩하고; 이때 제4 픽셀 유닛(Px4)은 제1 픽셀 유닛(Px1)에 인접하고, 제1 픽셀 유닛(Px1)의 발광 영역(E1)의 단축의 연장선은 제4 픽셀 유닛(Px4)과 중첩한다.
도 5에 도시된 바와 같이, 본 실시예에 있어서, 제1 픽셀 유닛(Px1)의 발광 영역(E1)과 제3 픽셀 유닛(Px3)의 발광 영역(E3) 모두가 타원 유사 형태들을 가지더라도, 발광 영역(E1)의 장축의 방향과 발광 영역(E3)의 장축 방향은 다르다. 특히, 제1 픽셀 유닛(Px1)의 발광 영역(E1)의 장축의 방향이 제3 픽셀 유닛(Px3)의 발광 영역(E3)의 장축의 방향과 다를 때(특히, 제1 픽셀 유닛(Px1)의 발광 영역(E1) 및 제3 픽셀 유닛(Px3)의 발광 영역(E3)의 장축들의 방향들이 제4 픽셀 유닛(Px4)보다 더 작은 발광 영역을 가지는 제2 픽셀 유닛(Px2)으로 안내될 때), 제2 픽셀 유닛(Px2)의 휘도는 보상될 수 있다. 그러므로, 디스플레이 장치의 전체 휘도는 더 고르게 될 수 있다.
본 실시예에 있어서, 제1 픽셀 유닛(Px1)의 발광 영역(E1) 및 제3 픽셀 유닛(Px3)의 발광 영역(E3) 모두가 타원 유사 형태들을 가지지만, 본 개시는 이에 한정되지 않는다. 발광 영역(E1)의 장축의 방향 및 발광 영역(E3)의 장축의 방향이 서로 다르고, 더 작은 면적을 가지는 제2 픽셀 유닛(Px2)이 사각형 유사 형태의 장축의 연장선과 중첩되는 한, 제1 픽셀 유닛(Px1)의 발광 영역(E1) 및 제3 픽셀 유닛(Px3)의 발광 영역(E3)이 사각형 유사 형태를 가질 수 있다.
이에 더하여, 도 4에 도시된 바와 같이, 제1 픽셀 유닛(Px1)에 있어서, 제1 연장 방향(Dir1)에 수직한 방향으로, 제1 간격(D1) 및 제2 간격(D2)이 발광 영역(E1)의 제2 윤곽선(1611)과 제1 전극(1511)의 인접한 에지 사이에 있고, 제1 간격(D1)은 제2 간격(D2)과 다르다.
나아가, 도 5에 도시된 바와 같이, 제2 픽셀 유닛(Px2)에 있어서, 제2 연장 방향(Dir2)에 수직한 방향으로, 제1 간격(D11) 및 제2 간격(D21)이 발광 영역(E2)의 제2 윤곽선(1612)과 제1 전극(1512)의 인접한 에지 사이에 또한 있고, 제1 간격(D11)은 제2 간격(D21)과 다르다. 여기서, 제2 픽셀 유닛(Px2)의 발광 영역은 사각형 유사 형태를 가지고 비아 홀(2622)에 인접한 제1 에지(1612a), 제1 에지(1612a)에 반대되는 제2 에지(1612b), 및 제1 에지(1612a)와 제2 에지(1612b) 사이에 제3 에지(1612c) 및 제4 에지(1612d)를 가진다. 제1 간격(D11)은 제3 에지(1612c)와 제1 전극(1512)의 인접한 에지 사이의 거리이고, 제2 간격(D21)은 제4 에지(1612d)와 제1 전극(1512)의 인접한 에지 사이의 거리이다.
이에 더하여, 도 4에 도시된 바와 같이, 제1 연장 방향(Dir1)에 수직한 방향으로, 제1 윤곽선(2631)에 대응하는 제1 픽셀 유닛(Px1)의 제1 전극(1511)은 제5 폭(W5)을 가지고, 제1 전극(1511)은 제1 윤곽선(2631)과 제2 윤곽선(1611) 사이에 제6 폭(W6)을 가지고, 제6 폭(W6)은 제5 폭(W5)보다 크다. 이 경우에 있어서, 제1 전극(1511)의 폭은 제1 윤곽선(2631)으로부터 제2 윤곽선(1611)까지 점차적으로 증가된다. 이로써, 제1 윤곽선(2631)과 제2 윤곽선(1611) 사이의 제1 전극(1511)에서 생성되는 열은 감소될 수 있다. 본 개시의 다른 실시예에 있어서, 제2 윤곽선(1611)에 대응되는 제1 픽셀 유닛(Px1)의 제1 전극(1511)은 제1 연장 방향(Dir1)에 수직한 방향으로 제7 폭(W7)을 가지고, 제7 폭(W7)은 제6 폭(W6)보다 크다.
실시예들 2 및 3
도 6 및 도 7은 각각 실시예들 2 및 3의 OLED 디스플레이 장치의 디스플레이 영역의 일 부분을 보여주는 상면도들이고, 이때 도 6 및 도 7은 각각 도 2에 도시된 제1 기판의 법선 방향에서의 도면이다. 여기서, 실시예들 2 및 3의 OLED 디스플레이 장치들의 구조는, 제1 전극, 발광 영역들 및 비아 홀들의 형태들 및 위치들을 제외하고, 실시예 1과 유사하다.
이전에서 설명된 바와 같은 본 개시의 실시예들에 기술된 바와 같이 만들어지는 디스플레이 장치는 터치 디스플레이 장치를 형성하기 위해 터치 패널과 함께 통합될 수 있다. 게다가, 이전에서 설명된 바와 같은 본 개시의 실시예들에 기술된 바와 같이 만들어지는 디스플레이 장치 또는 터치 디스플레이 장치는 디스플레이들, 휴대폰들, 랩탑들, 비디오 카메라들, 스틸 카메라들, 음악 디스플레이들, 휴대용 내비게이터들, TV 세트들, 및 이미지들을 디스플레이하는 다른 전자 장치들과 같이, 디스플레이 스크린이 필요한 업계에 알려진 어떠한 전자 장치들에도 적용될 수 있다.
본 개시는 그 실시예와 관련하여 설명되었지만, 많은 다른 가능한 변형들 및 변경들이 이하에서 청구된 본 개시의 사상 및 범위를 벗어나지 않으면서 만들어질 수 있음이 이해되어야 한다.

Claims (20)

  1. 디스플레이 장치에 있어서,
    제1 기판;
    상기 제1 기판 상에 배치되고 데이터-라인-연장 방향을 따라 연장되는 데이터 라인;
    상기 데이터 라인에 인접하여 상기 제1 기판 상에 배치되고 상기 데이터-라인-연장 방향을 따라 연장되는 다른 데이터 라인; 및
    상기 제1 기판 상에 배치되고 제1 픽셀 유닛 및 제2 픽셀 유닛을 포함하는 복수의 픽셀 유닛들을 포함하고,
    상기 복수의 픽셀 유닛들 각각은,
    상기 제1 기판 상에 배치되는 트랜지스터;
    상기 트랜지스터 상에 배치되는 제1 절연 층;
    상기 제1 절연 층 상에 배치되는 제1 전극;
    상기 제1 전극 및 상기 제1 절연 층 상에 배치되고 픽셀 개구부를 포함하는 픽셀 정의 층;
    상기 제1 전극 상에 배치되는 발광 층; 및
    상기 발광 층 상에 배치되는 제2 전극을 포함하여 구성되되,
    상기 제1 절연 층은 상부면, 그리고 상기 제1 절연 층을 관통하는 적어도 하나의 비아 홀을 포함하고;
    상기 제1 전극은 상기 비아 홀을 통해 상기 트랜지스터에 전기적으로 연결되고;
    상기 픽셀 정의 층은 발광 영역을 정의하기 위해 상기 제1 전극의 일 부분을 노출하고, 상기 픽셀 개구부는 호 모양의 에지를 가지며;
    상기 제1 기판의 법선 방향에서 볼 때, 상기 픽셀 유닛들 중 상기 제1 픽셀 유닛에 있어서, 상기 비아 홀은 상기 제1 절연 층의 상기 상부면 상에 제1 윤곽선을 가지고, 상기 발광 영역은 상기 제1 절연 층의 상기 상부면 상에 제2 윤곽선을 가지고;
    상기 제1 윤곽선은 제1 지점을 가지고, 상기 제2 윤곽선은 제2 지점을 가지고, 상기 제1 윤곽선과 상기 제2 윤곽선 사이의 최소 거리는 상기 제1 지점과 상기 제2 지점 사이의 거리이고, 제1 연장 방향은 상기 제1 지점과 상기 제2 지점 사이의 연결 선의 연장 방향이고, 예각이 상기 제1 연장 방향과 상기 데이터-라인-연장 방향 사이에 포함되고, 상기 예각은 10도와 같거나 이보다 크고 80도와 같거나 이보다 작고,
    상기 제1 픽셀 유닛의 제1 전극은 상기 데이터 라인과 부분적으로 중첩하고 상기 제2 픽셀 유닛의 제1 전극은 상기 다른 데이터 라인과 부분적으로 중첩하며,
    제1 거리는 상기 데이터-라인-연장 방향을 따라 상기 제1 윤곽선과 상기 제1 픽셀 유닛의 제1 전극의 인접한 에지 사이의 최소 거리이고, 제2 거리는 상기 데이터-라인-연장 방향에 수직인 방향을 따라 상기 제1 윤곽선과 상기 제1 픽셀 유닛의 제1 전극의 인접한 에지 사이의 최소 거리이고, 상기 제1 거리는 상기 제2 거리와 다르고,
    제1 간격은 상기 제1 연장 방향에 수직인 방향으로 상기 제2 윤곽선과 상기 제1 전극의 인접한 에지 사이의 최소 거리이고, 제2 간격은 상기 제1 연장 방향에 수직인 방향으로 상기 제2 윤곽선과 상기 제1 전극의 다른 인접한 에지 사이의 최소 거리이며, 상기 제1 간격은 상기 제2 간격과 다른, 디스플레이 장치.
  2. 제 1 항에 있어서, 상기 트랜지스터는 제1 금속 층, 반도체 층 및 제2 금속 층을 포함하고, 상기 제2 금속 층은 상기 반도체 층 상에 배치되고, 상기 제1 금속 층은 상기 반도체 층에 대응하고, 상기 제1 전극은 상기 제2 금속 층에 전기적으로 연결되는, 디스플레이 장치.
  3. 제 1 항에 있어서, 상기 제1 기판의 법선 방향에서 볼 때, 상기 제1 윤곽선은 호 모양의 에지를 가지는, 디스플레이 장치.
  4. 제 1 항에 있어서, 상기 데이터-라인 연장 방향으로 상기 제1 윤곽선의 최대 폭은 제1 최대 폭으로 정의되고, 상기 데이터-라인 연장 방향에 상기 수직한 방향으로 상기 제1 윤곽선의 최대 폭은 제2 최대 폭으로 정의되며, 상기 제1 최대 폭은 상기 제2 최대 폭과 다른, 디스플레이 장치.
  5. 제 4 항에 있어서, 상기 제1 최대 폭은 상기 제2 최대 폭보다 큰, 디스플레이 장치.
  6. 제 1 항에 있어서, 상기 기판의 법선 방향에서 볼 때, 상기 제1 윤곽선은 타원유사 형태를 가지는, 디스플레이 장치.
  7. 제 1 항에 있어서, 상기 제2 픽셀 유닛에 있어서, 상기 비아 홀은 상기 제1 절연 층의 상기 상부면 상에 제3 윤곽선을 가지고, 상기 발광 영역은 상기 제1 절연 층의 상기 상부면 상에 제4 윤곽선을 가지고;
    이때, 상기 제3 윤곽선은 제3 지점을 가지고, 상기 제4 윤곽선은 제4 지점을 가지고, 상기 제3 윤곽선과 상기 제4 윤곽선 사이의 최소 거리는 상기 제3 지점과 상기 제4 지점 사이의 거리이고, 제2 연장 방향은 상기 제3 지점과 상기 제4 지점 사이의 연결선의 연장 방향이고, 상기 제2 연장 방향은 상기 제1 연장 방향과 다른, 디스플레이 장치.
  8. 제 7 항에 있어서, 상기 제1 연장 방향과 상기 제2 연장 방향 사이에 포함된 각은 60도와 같거나 이보다 크고 120도와 같거나 이보다 작은, 디스플레이 장치.
  9. 제 7 항에 있어서, 상기 제2 픽셀 유닛은 상기 제1 픽셀 유닛 근처의 복수의 픽셀 유닛들 중 가장 근접한 픽셀 유닛인, 디스플레이 장치.
  10. 제 1 항에 있어서, 상기 픽셀 유닛들은 상기 데이터-라인-연장 방향 또는 상기 데이터-라인-연장 방향에 상기 수직한 방향을 따라 배치되고, 상기 픽셀 유닛들은 제3 픽셀 유닛을 포함하고, 상기 제3 픽셀 유닛은 상기 제1 픽셀 유닛에 인접하고, 상기 제1 픽셀 유닛의 중심과 상기 제3 픽셀 유닛의 중심 사이의 연결선은 상기 데이터-라인-연장 방향에 상기 수직한 방향을 실질적으로 따르고, 상기 제3 픽셀 유닛과 상기 제1 픽셀 유닛은 실질적으로 동일한 색상을 가지고;
    이때, 상기 제3 픽셀 유닛에 있어서, 상기 비아 홀은 상기 제1 절연 층의 상기 상부면 상에 제5 윤곽선을 가지고, 상기 발광 영역은 상기 제1 절연 층의 상기 상부면 상에 제6 윤곽선을 가지고;
    이때, 상기 제5 윤곽선은 제5 지점을 가지고, 상기 제6 윤곽선은 제6 지점을 가지고, 상기 제5 윤곽선과 상기 제6 윤곽선 사이의 최소 거리는 상기 제5 지점과 상기 제6 지점 사이의 거리이고, 제3 연장 방향은 상기 제5지점과 상기 제6 지점 사이의 연결선의 연장 방향이고;
    이때, 상기 제1 연장 방향으로 상기 제2 윤곽선의 최대 폭은 제3 최대 폭으로 정의되고, 상기 제3 연장 방향으로 상기 제6 윤곽선의 최대 폭은 제4 최대 폭으로 정의되고, 상기 제3 최대 폭은 상기 제4 최대 폭과 다른, 디스플레이 장치.
  11. 삭제
  12. 제 1 항에 있어서, 상기 제1 픽셀 유닛에 있어서, 상기 제1 기판의 법선 방향에서 볼 때, 상기 제1 윤곽선에 대응하는 상기 제1 전극은 상기 제1 연장 방향에 수직한 방향으로 제5 폭을 가지고, 상기 제1 전극은 상기 제1 연장 방향에 수직한 방향으로 상기 제1 윤곽선과 상기 제2 윤곽선 사이에 제6 폭을 가지고, 상기 제6 폭은 상기 제5 폭보다 큰, 디스플레이 장치.
  13. 제 12 항에 있어서, 상기 제1 픽셀 유닛에 있어서, 상기 제2 윤곽선에 대응하는 상기 제1 전극은 상기 제1 연장 방향에 수직한 방향으로 제7 폭을 가지고, 상기 제7 폭은 상기 제6 폭보다 큰, 디스플레이 장치.
  14. 제 1 항에 있어서, 상기 제1 픽셀 유닛의 상기 발광 영역은 타원 유사 형태를 가지고, 상기 제1 픽셀 유닛의 상기 제1 전극은 상기 데이터 라인과 중첩하고; 상기 픽셀 유닛들은 제4 픽셀 유닛을 더 포함하고, 상기 데이터 라인은 상기 제2 픽셀 유닛과 상기 제4 픽셀 유닛 사이에 위치되고, 상기 제2 픽셀 유닛은 상기 제1 픽셀 유닛에 인접하고, 상기 제1 픽셀 유닛의 상기 발광 영역의 장축의 연장선은 상기 제2 픽셀 유닛과 중첩되고, 상기 제4 픽셀 유닛은 상기 제1 픽셀 유닛에 인접하고, 상기 제1 픽셀 유닛의 상기 발광 영역의 단축의 연장선은 상기 제4 픽셀 유닛과 중첩되는, 디스플레이 장치.
  15. 제 14 항에 있어서, 상기 제2 픽셀 유닛의 상기 발광 영역의 면적은 상기 제4 픽셀 유닛의 상기 발광 영역의 면적보다 작은, 디스플레이 장치.
  16. 제 1 항에 있어서, 상기 제1 픽셀 유닛의 상기 발광 영역은 사각 유사 형태를 가지고, 상기 제1 픽셀 유닛의 상기 제1 전극은 상기 데이터 라인과 중첩하고; 상기 픽셀 유닛들은 제4 픽셀 유닛을 더 포함하고, 상기 데이터 라인은 상기 제2 픽셀 유닛과 상기 제4 픽셀 유닛 사이에 위치되고, 상기 제2 픽셀 유닛은 상기 제1 픽셀 유닛에 인접하고, 상기 제1 픽셀 유닛의 상기 발광 영역의 장축의 연장선은 상기 제2 픽셀 유닛과 중첩되고, 상기 제4 픽셀 유닛은 상기 제1 픽셀 유닛에 인접하고, 상기 제1 픽셀 유닛의 상기 발광 영역의 단축의 연장선은 상기 제4 픽셀 유닛과 중첩되는, 디스플레이 장치.
  17. 제 16 항에 있어서, 상기 제2 픽셀 유닛의 상기 발광 영역의 면적은 상기 제4 픽셀 유닛의 상기 발광 영역의 면적보다 작은, 디스플레이 장치.
  18. 제 1 항에 있어서, 상기 픽셀 정의 층 상에 배치되는 적어도 하나의 스페이서를 더 포함하는, 디스플레이 장치.
  19. 디스플레이 장치에 있어서,
    제1 기판;
    상기 제1 기판 상에 배치되고 데이터-라인-연장 방향을 따라 연장되는 데이터 라인;
    상기 데이터 라인에 인접하여 상기 제1 기판 상에 배치되고 상기 데이터-라인-연장 방향을 따라 연장되는 다른 데이터 라인;
    상기 제1 기판 상에 배치되고 제1 픽셀 유닛 및 제2 픽셀 유닛을 포함하는 복수의 픽셀 유닛들을 포함하고,
    상기 복수의 픽셀 유닛들 각각은,
    상기 제1 기판 상에 배치되는 트랜지스터;
    상기 트랜지스터 상에 배치되는 제1 절연 층;
    상기 제1 절연 층 상에 배치되는 제1 전극;
    상기 제1 전극 및 상기 제1 절연 층 상에 배치되고 픽셀 개구부를 포함하는 픽셀 정의 층;
    상기 제1 전극 상에 배치되는 발광 층; 및
    상기 발광 층 상에 배치되는 제2 전극을 포함하여 구성되되,
    상기 트랜지스터는 제1 금속 층, 반도체 층 및 제2 금속 층을 포함하고, 상기 제2 금속 층은 상기 반도체 층 상에 배치되고, 상기 제1 금속 층은 상기 반도체 층에 대응하고;
    상기 제1 절연 층은 상부면, 및 상기 제1 절연 층을 관통하는 적어도 하나의 비아 홀을 포함하고;
    상기 제1 전극은 상기 비아 홀을 통해 상기 제2 금속 층에 전기적으로 연결되고;
    상기 픽셀 정의 층은 발광 영역을 정의하기 위해 상기 제1 전극의 일 부분을 노출하고, 상기 픽셀 개구부는 호 모양의 에지를 가지며;
    상기 제1 기판의 법선 방향에서 볼 때, 상기 픽셀 유닛들 중 상기 제1 픽셀 유닛에 있어서, 상기 비아 홀은 상기 제1 절연 층의 상기 상부면 상에 제1 윤곽선을 가지고, 상기 발광 영역은 상기 제1 절연 층의 상기 상부면 상에 제2 윤곽선을 가지고;
    상기 제1 윤곽선은 제1 지점을 가지고, 상기 제2 윤곽선은 제2 지점을 가지고, 상기 제1 윤곽선과 상기 제2 윤곽선 사이의 최소 거리는 상기 제1 지점과 상기 제2 지점 사이의 거리이고, 제1 연장 방향은 상기 제1 지점과 상기 제2 지점 사이의 연결 선의 연장 방향이고, 상기 제1 연장 방향은 상기 데이터-라인-연장 방향에 수직하지도 않고 평행하지도 않고,
    상기 제1 픽셀 유닛의 제1 전극은 상기 데이터 라인과 부분적으로 중첩하고 상기 제2 픽셀 유닛의 제1 전극은 상기 다른 데이터 라인과 부분적으로 중첩하며,
    제1 거리는 상기 데이터-라인-연장 방향을 따라 상기 제1 윤곽선과 상기 제1 픽셀 유닛의 제1 전극의 인접한 에지 사이의 최소 거리이고, 제2 거리는 상기 데이터-라인-연장 방향에 수직인 방향을 따라 상기 제1 윤곽선과 상기 제1 픽셀 유닛의 제1 전극의 인접한 에지 사이의 최소 거리이고, 상기 제1 거리는 상기 제2 거리와 다르고,
    제1 간격은 상기 제1 연장 방향에 수직인 방향으로 상기 제2 윤곽선과 상기 제1 전극의 인접한 에지 사이의 최소 거리이고, 제2 간격은 상기 제1 연장 방향에 수직인 방향으로 상기 제2 윤곽선과 상기 제1 전극의 다른 인접한 에지 사이의 최소 거리이며, 상기 제1 간격은 상기 제2 간격과 다른, 디스플레이 장치.
  20. 제 19 항에 있어서, 상기 픽셀 정의 층 상에 배치되는 적어도 하나의 스페이서를 더 포함하는, 디스플레이 장치.
KR1020170114292A 2016-09-08 2017-09-07 디스플레이 장치 KR102562108B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610809206.8A CN107808892B (zh) 2016-09-08 2016-09-08 显示设备
CN201610809206.8 2016-09-08

Publications (2)

Publication Number Publication Date
KR20180028387A KR20180028387A (ko) 2018-03-16
KR102562108B1 true KR102562108B1 (ko) 2023-07-31

Family

ID=61281338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170114292A KR102562108B1 (ko) 2016-09-08 2017-09-07 디스플레이 장치

Country Status (3)

Country Link
US (6) US10236329B2 (ko)
KR (1) KR102562108B1 (ko)
CN (2) CN107808892B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107808892B (zh) 2016-09-08 2020-06-26 群创光电股份有限公司 显示设备
KR102587116B1 (ko) * 2018-05-31 2023-10-10 삼성디스플레이 주식회사 표시 장치
KR102575029B1 (ko) 2018-11-14 2023-09-05 삼성디스플레이 주식회사 표시 장치
KR20200091059A (ko) * 2019-01-21 2020-07-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR20210013493A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
CN112673477B (zh) * 2019-07-31 2024-06-28 京东方科技集团股份有限公司 电致发光显示面板及显示装置
EP4006985A4 (en) 2019-07-31 2023-09-06 BOE Technology Group Co., Ltd. ELECTROLUMINESCENT DISPLAY PANEL AND DISPLAY DEVICE
WO2021018303A2 (zh) * 2019-07-31 2021-02-04 京东方科技集团股份有限公司 显示基板以及显示装置
US11500433B2 (en) * 2020-01-14 2022-11-15 Au Optronics Corporation Flexible electronic device
CN111834400B (zh) * 2020-02-26 2021-10-12 昆山国显光电有限公司 显示面板及其制造方法、显示装置
CN111653201B (zh) * 2020-06-30 2022-03-08 武汉天马微电子有限公司 一种显示面板以及显示装置
CN114766064B (zh) * 2020-10-20 2023-06-02 京东方科技集团股份有限公司 显示面板和显示装置
CN117500304A (zh) * 2022-07-22 2024-02-02 京东方科技集团股份有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270077A (ja) 2005-02-25 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007220423A (ja) 2006-02-15 2007-08-30 Toppan Printing Co Ltd 有機ｅｌ素子及びその製造方法
JP2016039070A (ja) * 2014-08-08 2016-03-22 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999157A (en) * 1995-12-27 1999-12-07 Canon Kabushiki Kaisha Suppressing liquid crystal movement based on the relationship between a display pattern and a driving waveform
KR100260611B1 (ko) * 1997-04-03 2000-07-01 윤종용 배선을 수리하기 위한 평판 표시 장치용 기판
KR100686343B1 (ko) * 2003-11-29 2007-02-22 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623138B2 (ja) * 2008-05-21 2011-02-02 ソニー株式会社 表示装置および電子機器
KR101247936B1 (ko) * 2008-08-27 2013-03-26 샤프 가부시키가이샤 액티브 매트릭스 기판, 액정 패널, 액정 표시 유닛, 액정 표시 장치, 텔레비전 수상기, 액티브 매트릭스 기판의 제조 방법
KR101107178B1 (ko) * 2009-07-20 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US8259249B2 (en) * 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
JP5919636B2 (ja) * 2011-04-01 2016-05-18 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置の製造方法
KR101881852B1 (ko) * 2011-06-09 2018-08-27 삼성디스플레이 주식회사 표시장치
KR102061283B1 (ko) * 2012-09-13 2020-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
KR101938716B1 (ko) * 2012-05-03 2019-01-16 삼성디스플레이 주식회사 액정 표시 장치
CN102881712B (zh) * 2012-09-28 2015-02-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、oled显示装置
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
TWI487988B (zh) * 2013-05-22 2015-06-11 Au Optronics Corp 液晶顯示面板
TWI505004B (zh) * 2013-09-12 2015-10-21 Au Optronics Corp 畫素結構
KR102227691B1 (ko) * 2014-09-30 2021-03-12 엘지디스플레이 주식회사 액정 표시 장치
CN104597670B (zh) * 2014-12-29 2017-10-10 上海天马微电子有限公司 一种阵列基板及其制作方法及显示装置
CN104536215B (zh) * 2014-12-29 2017-12-26 厦门天马微电子有限公司 一种阵列基板及液晶显示面板
JP6654280B2 (ja) * 2015-01-14 2020-02-26 天馬微電子有限公司 画素アレイ及び電気光学装置並びに電気機器並びに画素アレイの駆動方法
CN104698646B (zh) * 2015-04-03 2017-05-31 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
KR102465379B1 (ko) * 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
TWI559511B (zh) * 2016-03-03 2016-11-21 友達光電股份有限公司 導電元件基板、導電元件基板的製造方法以及顯示面板
CN107808892B (zh) * 2016-09-08 2020-06-26 群创光电股份有限公司 显示设备
KR102676642B1 (ko) * 2018-09-28 2024-06-21 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270077A (ja) 2005-02-25 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007220423A (ja) 2006-02-15 2007-08-30 Toppan Printing Co Ltd 有機ｅｌ素子及びその製造方法
JP2016039070A (ja) * 2014-08-08 2016-03-22 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Also Published As

Publication number Publication date
KR20180028387A (ko) 2018-03-16
US20190165070A1 (en) 2019-05-30
US20230329045A1 (en) 2023-10-12
CN107808892A (zh) 2018-03-16
US10790343B2 (en) 2020-09-29
US20180069065A1 (en) 2018-03-08
US10236329B2 (en) 2019-03-19
US12010881B2 (en) 2024-06-11
US11723239B2 (en) 2023-08-08
US20220238617A1 (en) 2022-07-28
US11335751B2 (en) 2022-05-17
CN111627967A (zh) 2020-09-04
CN107808892B (zh) 2020-06-26
US20240292679A1 (en) 2024-08-29
CN111627967B (zh) 2022-12-23
US20200381500A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
KR102562108B1 (ko) 디스플레이 장치
US11437463B2 (en) Display device
JP6756538B2 (ja) 表示装置
US11216130B2 (en) Touch display panel and method for preparing the same
US11075226B2 (en) Display device
KR101957547B1 (ko) 디스플레이 패널
WO2019120168A1 (zh) 基板及其制作方法、电子装置
US20220123171A1 (en) Display device
US10720601B2 (en) Display device
KR101778364B1 (ko) 디스플레이 디바이스
US12087883B2 (en) Display device
WO2023137663A1 (zh) 显示基板和显示装置
WO2023184402A9 (zh) 显示基板及其制作方法、显示面板
CN110649082A (zh) 显示面板
KR20230147515A (ko) 디스플레이 패널 및 디스플레이 장치
CN118841500A (en) Display device
CN118231553A (zh) 显示装置
CN111341809A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant