JP7219830B2 - 素子基板 - Google Patents
素子基板 Download PDFInfo
- Publication number
- JP7219830B2 JP7219830B2 JP2022006617A JP2022006617A JP7219830B2 JP 7219830 B2 JP7219830 B2 JP 7219830B2 JP 2022006617 A JP2022006617 A JP 2022006617A JP 2022006617 A JP2022006617 A JP 2022006617A JP 7219830 B2 JP7219830 B2 JP 7219830B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- display device
- region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本実施形態に係る表示装置について、図1乃至図6を参照して説明する。
図1は、本実施形態に係る表示装置100の構成を示す平面図である。表示装置100は、基材101、表示領域102、周辺領域110を含む。基材101は可撓性を有する。表示領域102は基材101上に設けられる。また、表示領域102は、複数の画素103を含む。複数の画素103は、マトリクス状に配置されている。
本実施形態では、図6に示す領域140の構成とは一部異なる領域140Aの構成について図7を参照して説明する。
本実施形態では、図6に示す領域140の構成とは一部異なる領域140Bの構成について図8を参照して説明する。
本実施形態では、第1実施形態に示す表示装置100とは一部異なる構成を有する表示装置100Aについて、図9及び図10を参照して説明する。なお、図1に示す表示装置100と同じ構成については説明を省略する。
本実施形態では、第1実施形態に示す表示装置100とは一部異なる構成を有する表示装置100Bについて、図11乃至図15を参照して説明する。なお、図1に示す表示装置100と同じ構成については説明を省略する。
本実施形態では、第5実施形態に示す画素とは一部異なる画素について、図16及び図17を参照して説明する。
期間T0では、あるフレーム期間での処理が開始されるまでの間、発光素子OLEDは前フレームの発光状態を継続している。
期間T1では、ゲート発光制御走査線BGの電位がLowレベル(以下、Lレベル)、リセット制御走査線RGの電位がHighレベル(以下、Hレベル)、補正制御走査線CGの電位がHレベルとなる。これにより、発光制御トランジスタBCTがオフとなり、補正トランジスタCCTがオンとなり、リセットトランジスタRSTがオンとなる。当該行の各画素において、高電位側電源PVDDからの電流が発光制御トランジスタBCTによって遮断される。また、発光素子OLEDの発光が停止する共に、画素103内に残留していた電荷がリセットトランジスタRSTを通じて引き抜かれる。これにより、駆動トランジスタDRTのソースがリセット電位Vrstに固定される。リセット電位Vrstは、低電位側電源PVSSに対して、発光素子OLEDの発行開始電圧よりも低い電位に設定されている。
期間T2では、初期化制御走査線IGの電位がHレベルとなり、初期化トランジスタISTがオンする。当該行の各画素において、初期化トランジスタISTを介してDRTのゲートが初期化電位Viniに固定される。初期化電位Viniは、リセット電位Vrstに対して駆動トランジスタDRTのしきい値よりも大きい電位に設定されている。つまり、この操作によって、駆動トランジスタDRTはオンとなる。ただし、発光制御トランジスタBCTがオフしているので、駆動トランジスタDRTにはまだ電流は流れない。
期間T3では、ゲート発光制御走査線BGの電位がHレベル、リセット制御走査線RGの電位がLレベルとなる。これにより、発光制御トランジスタBCTがオンし、リセットトランジスタRSTがオフする。駆動トランジスタDRTは前動作によってオン状態であるから、発光制御トランジスタBCT、高電位側電源PVDDから補正トランジスタCCTを通じて駆動トランジスタDRTに電流が供給される。この段階では、発光素子OLEDの陽極・陰極間の電圧は発光開始電圧を上回っていないので、電流が流れない。従って、高電位側電源PVDDから供給された電流によって、駆動トランジスタDRTのソースが充電され、その電位が上昇する。このとき、駆動トランジスタDRTのゲート電位は初期化電位Viniとなっている。よって、駆動トランジスタDRTのソースの電位が(Vini-Vth)となった段階で駆動トランジスタDRTがオフし、電位の上昇が停止する。駆動トランジスタDRTのしきい値電圧Vthは、画素によってばらつきがあるため、電位の上昇が停止したときの駆動トランジスタDRTのソースの電位は画素によって異なる。つまり、この動作によって、各画素で駆動トランジスタDRTのしきい値電圧Vthに相当する電圧が取得される。このとき、発光素子OLEDの陽極・陰極間には、{(Vini-Vth)-PVSS}の電圧が印加されているが、この電圧は依然発光開始電圧を上回っていないので、発光素子OLEDには電流が流れない。
期間T3及び期間T4では、補正制御走査線CGの電位がLレベル、初期化制御走査線IGの電位がLレベル、書込制御走査線SGの電位がHレベルとなる。これにより、補正トランジスタCCTがオフし、初期化トランジスタISTがオフし、書込トランジスタSSTがオンする。当該行の各画素において、映像信号線Vsigの電位が駆動トランジスタDRTのゲートに入力される。駆動トランジスタDRTのゲート電位は初期化電位Viniから映像信号Vsigの電位に変化する。一方、駆動トランジスタDRTのソース電位は依然(Vini-Vth)であり、結果、駆動トランジスタDRTのゲート、ソース間電圧は、{Vsig-(Vini-Vth)}となり、画素間のしきい値のばらつきが反映されたものとなる。
期間T6では、補正制御走査線CGの電位がHレベル、書込制御走査線SGの電位がLレベルとなる。これにより、補正トランジスタCCTがオンし、書込トランジスタSSTがオフする。高電位側電源PVDDから発光制御トランジスタBCT及び補正トランジスタCCTを通じて駆動トランジスタDRTに電流が供給される。駆動トランジスタDRTは前段階までに設定されたゲート・ソース間電圧に応じた電流を発光素子OLEDに流し、発光素子OLEDがその電流に応じた輝度で発光する。このときの発光素子OLEDの陽極・陰極間電圧は、その電流に応じた電圧となるため、陽極側の電位が上昇するが、容量Csによって駆動トランジスタDRTのゲート・ソース間電圧が保持される。そのため、陽極側の電位上昇に伴って、容量Csのカップリングによって駆動トランジスタDRTのゲート電位も上昇する。実際には、駆動トランジスタDRTのゲートに対しては、容量Csのみならず付加容量Cadや、その他の寄生容量が付いている。よって、陽極側の電位の上昇よりも、駆動トランジスタDRTのゲート電位の上昇はわずかに小さくなるが、この値は既知であるから、最終的な駆動トランジスタDRTのゲート・ソース間電圧において所望の電流値となるように、映像信号線Vsigの電位を決定すれば良い。
Claims (4)
- 可撓性を有する基材と、
前記基材上に配置された、第1方向に延びる第1配線と、
前記第1配線上の第1絶縁層と、
前記第1絶縁層上の前記第1方向と交差する第2方向に延びる第2配線と、を有し、
前記第1配線は、平面視でその延在方向が変化する第1屈曲部を有し、
前記第2配線は、平面視でその延在方向が変化する第2屈曲部を有し、
前記第1屈曲部は4つの屈曲角部からなる第1屈曲角部を含み、
前記第2屈曲部は4つの屈曲角部からなる第2屈曲角部を含み、
前記第1配線と前記第2配線とが交差する領域において、前記第1屈曲部の前記第1屈曲角部は前記第2配線と重畳し、前記第2屈曲部の前記第2屈曲角部は前記第1配線と重畳する、素子基板。 - 前記第1屈曲角部及び前記第2屈曲角部は、それぞれ丸みを帯びている、請求項1に記載の素子基板。
- 前記第1屈曲角部及び前記第2屈曲角部は、それぞれ面取りされている、請求項1に記載の素子基板。
- 前記第1配線の幅は、前記第2配線の幅よりも大きい、請求項1に記載の素子基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022006617A JP7219830B2 (ja) | 2017-11-28 | 2022-01-19 | 素子基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017228227A JP7013216B2 (ja) | 2017-11-28 | 2017-11-28 | 表示装置 |
JP2022006617A JP7219830B2 (ja) | 2017-11-28 | 2022-01-19 | 素子基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017228227A Division JP7013216B2 (ja) | 2017-11-28 | 2017-11-28 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022062080A JP2022062080A (ja) | 2022-04-19 |
JP7219830B2 true JP7219830B2 (ja) | 2023-02-08 |
Family
ID=87885299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022006617A Active JP7219830B2 (ja) | 2017-11-28 | 2022-01-19 | 素子基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7219830B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108689A (ja) | 2005-09-16 | 2007-04-26 | Semiconductor Energy Lab Co Ltd | 表示装置及び表示装置の駆動方法 |
US20130127739A1 (en) | 2011-11-22 | 2013-05-23 | David Brent GUARD | Touch screen with electrodes positioned between pixels |
CN203786689U (zh) | 2013-10-18 | 2014-08-20 | 胜华科技股份有限公司 | 触控面板 |
JP3199948U (ja) | 2015-04-07 | 2015-09-17 | 群創光電股▲ふん▼有限公司Innolux Corporation | 表示パネル |
KR101749861B1 (ko) | 2016-03-07 | 2017-06-21 | 연세대학교 산학협력단 | 터치 패널 및 그 제조 방법 |
JP2017116904A (ja) | 2015-12-21 | 2017-06-29 | 株式会社ジャパンディスプレイ | 表示装置 |
US20170242307A1 (en) | 2016-02-18 | 2017-08-24 | Innolux Corporation | Display device |
-
2022
- 2022-01-19 JP JP2022006617A patent/JP7219830B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108689A (ja) | 2005-09-16 | 2007-04-26 | Semiconductor Energy Lab Co Ltd | 表示装置及び表示装置の駆動方法 |
US20130127739A1 (en) | 2011-11-22 | 2013-05-23 | David Brent GUARD | Touch screen with electrodes positioned between pixels |
CN203786689U (zh) | 2013-10-18 | 2014-08-20 | 胜华科技股份有限公司 | 触控面板 |
JP3199948U (ja) | 2015-04-07 | 2015-09-17 | 群創光電股▲ふん▼有限公司Innolux Corporation | 表示パネル |
JP2017116904A (ja) | 2015-12-21 | 2017-06-29 | 株式会社ジャパンディスプレイ | 表示装置 |
US20170242307A1 (en) | 2016-02-18 | 2017-08-24 | Innolux Corporation | Display device |
KR101749861B1 (ko) | 2016-03-07 | 2017-06-21 | 연세대학교 산학협력단 | 터치 패널 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2022062080A (ja) | 2022-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7013216B2 (ja) | 表示装置 | |
US10304920B2 (en) | Display device having an emission layer | |
US11557248B2 (en) | Display device | |
US10818880B2 (en) | Display device | |
CN109315049B (zh) | 显示装置和电子设备 | |
CN113130544A (zh) | 电致发光显示装置 | |
JP7235681B2 (ja) | 表示装置及び電子機器 | |
JP7372749B2 (ja) | 表示装置 | |
JP7118618B2 (ja) | 表示装置 | |
JP6842282B2 (ja) | 有機el表示装置 | |
JP6223070B2 (ja) | 有機el表示装置及び有機el表示装置の製造方法 | |
JP2009181014A (ja) | アクティブマトリクス型表示装置 | |
US10431756B2 (en) | Display device | |
US11810491B2 (en) | TFT substrate including a non-rectangular active region | |
JP7219830B2 (ja) | 素子基板 | |
WO2019026132A1 (ja) | 表示デバイス | |
WO2019107061A1 (ja) | 表示装置 | |
JP5212683B2 (ja) | トランジスタパネル及びその製造方法 | |
JP2019102589A (ja) | 表示装置と表示装置の製造方法 | |
JP6056073B2 (ja) | 表示装置 | |
JP2007003792A (ja) | 表示装置及びアレイ基板 | |
US20240138188A1 (en) | Light emitting display device | |
WO2023281626A1 (ja) | 表示装置 | |
CN116386507A (zh) | 发光显示器 | |
JP2011221204A (ja) | 表示装置、電子機器、表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7219830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |