CN106898612B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN106898612B
CN106898612B CN201611152514.4A CN201611152514A CN106898612B CN 106898612 B CN106898612 B CN 106898612B CN 201611152514 A CN201611152514 A CN 201611152514A CN 106898612 B CN106898612 B CN 106898612B
Authority
CN
China
Prior art keywords
wiring
insulating layer
opening
display device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611152514.4A
Other languages
English (en)
Other versions
CN106898612A (zh
Inventor
木村泰一
西之原拓磨
糸贺敏彦
秋元肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016020546A external-priority patent/JP6412036B2/ja
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN106898612A publication Critical patent/CN106898612A/zh
Application granted granted Critical
Publication of CN106898612B publication Critical patent/CN106898612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示装置，其目的之一在于提高具有挠性的显示装置的可靠性。其包括：具有挠性的基板；包括具有挠性的基板上的晶体管和显示元件的像素；对像素发送信号的在一个方向上延伸的第一配线；在与一个方向交叉的方向上延伸的第二配线；第一配线或者所述第二配线的上层的无机绝缘层；和无机绝缘层的上层的有机绝缘层，无机绝缘层具有使所述第一配线或者第二配线的上面部露出的开口部，有机绝缘层以填埋开口部的方式设置。由此，能够提供至少在栅极配线延伸的方向上容易弯曲的显示装置，并且，即使使显示装置弯曲，在绝缘层也不会产生裂纹，能够防止可靠性的降低。

Description

显示装置
技术领域
本发明涉及显示装置，本说明书中公开的发明的一个实施方式是关于在具有挠性的显示装置中设置层间绝缘层的结构。
背景技术
使用硬质玻璃基板制作的平板状的显示装置之外，使用塑料膜等的具有挠性的基板的薄板状的显示装置(这样的显示装置被称为“薄板显示器”)的开发也在不断进展。薄板显示器由于轻型且不易破裂，能够折弯或呈曲面状弯曲，因此期待新用途的开发。
显示装置的显示部，通过由薄膜晶体管形成的像素电路驱动排列为矩阵状的像素。薄膜晶体管包括半导体膜、栅极绝缘膜和栅极电极而构成，利用隔着层间绝缘层设置的扫描信号线、影像信号线等形成像素电路。
但是，当将具有挠性的基板弯曲时，在显示部的大致整个面由无机绝缘材料形成的栅极绝缘膜和层间绝缘膜产生裂痕，对于显示装置的可靠性造成恶劣的影响，这成为问题。因此，为了解决这样的问题，在日本特开2007-288078号公报中公开了如下构造，即：通过除去存在于没有形成薄膜晶体管的区域的绝缘膜的层叠体(包括栅极绝缘膜、层间绝缘膜的层叠体)，将该绝缘膜层叠体分离为岛状(参照专利文献1)。
发明要解决的问题
但是，作为挠性基板使用的树脂基板与玻璃基板相比透湿性和吸湿性较高，因此必须需要由氮化硅膜等形成的阻挡膜。在日本特开2007-288078号公报中所公开的显示装置中，由于设置在薄膜晶体管的基底面的绝缘膜都被去除了，所以水分有可能在显示装置的内部扩散。扩散到显示装置内部的水分，成为不仅使薄膜晶体管劣化也使得使用液晶或有机电致发光材料形成的显示元件劣化的原因。因此，在日本特开2007-288078号公报中所公开的显示装置，虽然能够提高对于挠性基板的弯曲的耐性，但由于水分等导致的元件的劣化而使得可靠性降低。
发明内容
本发明是鉴于上述问题而完成的，其目的之一在于提高具有挠性的显示装置的可靠性。
依据本发明的一个实施方式，提供一种显示装置，其包括：具有挠性的基板；包括具有挠性的基板上的晶体管和显示元件的像素；对像素发送信号的在一个方向上延伸的第一配线；在与一个方向交叉的方向上延伸的第二配线；第一配线或第二配线的上层的无机绝缘层；和无机绝缘层的上层的有机绝缘层，无机绝缘层具有使第一配线或第二配线的上面部露出的开口部，有机绝缘层以填埋开口部的方式设置。
依据本发明的一个实施方式，提供一种显示装置，其具有像素部，该像素部在一个方向和与一个方向交叉的方向上排列有多个像素，包括：沿着一个方向延伸，对排列在一个方向上的多个像素发送信号的第一配线；沿着与一个方向交叉的方向延伸，对沿着与一个方向交叉的方向排列的多个像素发送信号的第二配线；和覆盖第一配线和第二排线中的至少一者的无机绝缘层，其中，无机绝缘层具有使第一配线和第二配线中的至少一者露出的开口部，开口部沿着一个方向和与一个方向交叉的方向中的至少一个方向设置。
根据本发明，能够提供至少在栅极配线延伸的方向上容易弯曲的显示装置，并且，即使使显示装置弯曲，在绝缘层也不会产生裂纹，能够防止可靠性的降低。
附图说明
图1是表示本发明的一个实施方式的显示装置的外观的立体图。
图2是表示本发明的一个实施方式的显示装置的结构的图。
图3是表示本发明的一个实施方式的像素的等效电路的图。
图4是表示本发明的一个实施方式的显示装置的像素的布局的平面图。
图5是表示本发明的一个实施方式的显示装置的像素部的结构的平面图。
图6是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图7是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图8是表示本发明的一个实施方式的显示装置的像素部的结构的平面图。
图9是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图10是表示本发明的一个实施方式的显示装置的像素部的结构的平面图。
图11是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图12是表示本发明的一个实施方式的显示装置的像素部的结构的平面图。
图13是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图14是表示本发明的一个实施方式的显示装置的像素的布局的平面图。
图15是表示本发明的一个实施方式的显示装置的像素部的结构的平面图。
图16是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图17是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图18是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图19是表示本发明的一个实施方式的显示装置的像素部的结构的平面图。
图20是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图21是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图22是表示本发明的一个实施方式的显示装置的外观的立体图。
图23是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图24是表示本发明的一个实施方式的显示装置的像素部的结构的平面图。
图25是表示本发明的一个实施方式的显示装置的像素部的结构的平面图。
图26是表示本发明的一个实施方式的显示装置的像素部的构造的截面图。
图27是表示本发明的一个实施方式的显示装置的像素部的结构的平面图。
附图标记的说明
100…显示装置，102…第一基板，104…第二基板，106…像素部，108…第一驱动电路，110…第二驱动电路，112…第三驱动电路，114…端子部，116…像素，118…端子，120…第一栅极配线，122…第二栅极配线，124…数据配线，126…第一电源线，128…第二电源线，130…第一晶体管，132…第二晶体管，134…驱动晶体管，136…发光元件，138…保持电容元件，140…基底绝缘层，142…半导体层，144…半导体层，146…栅极绝缘层，148…栅极电极，150…栅极配线，152…第一绝缘层，154…源极配线，156…漏极配线，158…第二绝缘层，160…第三绝缘层，162…像素电极，164…保持电容电极，166…接触孔，168…隔堤层，170…有机层，172…相对电极，174…密封层，176…第一开口部，178…第二开口部，180…第三开口部，182…第四开口部，184…第五开口部，186…第六开口部，188…第七开口部，190…金属图案层，192…漏极配线，194…金属配线层，196…凸部，198…凸部区域，200…凹部，202…凹部区域，204…树脂层，206…无机绝缘层，208…缝隙，210…热扩散板，212…光学膜，214…触摸面板，216…保护膜，218…凹凸区域，610…保护膜，1106…像素电路部。
具体实施方式
以下，参照附图等说明本发明的实施方式。但是，本发明能够由多个不同的方式实施，并不应该限定于以下所例示的实施方式的记载内容来解释。在附图中，为了更加明确地进行说明，与实际的形态相比，存在对于各部的宽度、厚度、形状等示意性地表示的情况，这仅是例示，并不是限定本发明的解释的内容。另外，在本说明书和各图中，关于已经公开的附图，对于与上述内容相同的构成要素标注相同的符号，而适当地省略详细的说明。在符号的末尾所附带的“a”、“b”等的记号是为了识别相同的构成要素而使用的记号。此外，对于各构成要素标注的“第一”、“第二”的文字，是为了区别各构成要素而使用的适当的标识，在没有特别的说明的情况下没有特殊的意义。
在本说明书中，显示装置包括第一基板。第一基板至少具有平面状的一个主面，在该一个主面上设置多个覆膜形成层构造。在以下的说明中，在截面图中，以第一基板的一个主面为基准，以该一个主面的上方侧为“上”、“上层”或者“上方”进行说明。
【显示装置的结构】
图1表示本发明一个实施方式的显示装置100的立体图。显示装置100具有排列多个像素116的像素部106，由该像素部106形成显示画面。像素116形成在第一基板102。第一基板102使用具有挠性的基材。例如，作为第一基板102使用薄板状的有机树脂膜。另外，以覆盖设置在第一基板102的像素部106的方式设置有第二基板104。第二基板104为密封部件，能够与第一基板102同样地使用薄板状的部件。另外，作为与第二基板104对应的密封部件，也可以被树脂材料覆盖。
显示装置100在像素部106被设置于第一基板102的情况下，可以有从第二基板104侧观看显示画面的情况、或者从第一基板102侧观看显示画面的情况这样两种情况。图1中表示的显示装置100构成为具有从第二基板104侧观看由像素部106形成的显示画面的结构。
显示装置100，由于第一基板102具有挠性，所以能够使显示画面至少向一个方向弯曲。图1例示了将显示装置100向一个方向(图1中表示的X方向)弯曲的状态。显示装置100以显示画面成为凸面的方式被弯曲。此外，图1虽然表示了显示装置100向X方向弯曲的例子，但是本发明并不限定于此。也可以将显示装置100向与一个方向交叉的方向(图1中表示的Y方向)弯曲，而且也可以向X方向和Y方向这两个方向弯曲。另外，包括也能够向相对于X方向和Y方向倾斜的方向弯曲的结构。显示装置100具有不仅使显示画面弯曲成凸面，而且也能够使其弯曲成凹面的结构。
图2表示这样的显示装置100的电路结构。显示装置100包括：排列像素116的像素部106、第一驱动电路108、第二驱动电路110、第三驱动电路112和具有多个端子118的端子部114。这些各个部位设置在具有挠性的第一基板102上。在本发明的一个实施方式中，在像素116中作为显示元件设置有发光元件。此外，显示元件不限定于发光元件，也可以应用为了显示图像而使用的其它的元件。例如，也可以使用利用了液晶的电光学效应的液晶元件、电致变色元件。
像素部106，在行方向(图2中表示的X方向)配置有第一栅极配线120和第二栅极配线122，在列方向(图2中表示的Y方向)配置有数据配线124。另外，像素部106配置有对各像素116的发光元件供给电力的第一电源线126。第一驱动电路108对第一栅极配线120输出信号，第二驱动电路110对第二栅极配线122输出信号，第三驱动电路112对数据配线124输出信号。端子部114被输入驱动显示装置100的信号。
此外，图2表示了像素116在行方向和列方向上方形排列的一例，但是本发明并不限定于一个实施方式。例如，作为像素116的排列，也能够使用三角形排列或相邻像素公用式(Pentile)排列等，也能够使用其它的排列形式。另外，显示装置100中，驱动电路、信号线、电源线的各结构也能够适当变更。
图3是表示像素116中的电路结构(像素电路)的一例。像素电路包括第一晶体管130、第二晶体管132、驱动晶体管134、发光元件136、保持电容元件138。驱动晶体管134具有作为控制端子的栅极、作为输入输出端子的源极和漏极的各端子。例如，在图3中，驱动晶体管134的漏极经由第二晶体管132与第一电源线126电连接，源极与发光元件136的一个端子电连接。发光元件136的一个端子经由驱动晶体管134和第二晶体管132与第一电源线126连接，另一个端子与第二电源线128连接。第一电源线126被提供高电位(PVDD)，第二电源线128被提供低电位(PVSS)。
驱动晶体管134的栅极经由第一晶体管130与数据配线124电连接。第一晶体管130通过被提供第一栅极配线120的控制信号SG(具有振幅VGH/VGL)被控制导通关断(ON/OFF)。第一晶体管130通过高电位的控制信号VGH被控制为导通，通过低电位的控制信号VGL被控制为关断。当第一晶体管130为导通时，基于数据配线124的数据信号的电位被提供到驱动晶体管134的栅极。第二晶体管132通过提供到第二栅极配线122的控制信号BG(具有振幅VGH/VGL)，同样地被控制导通关断(ON/OFF)的动作。
驱动晶体管134的源极与栅极之间设置有保持电容元件138。通过保持电容元件138保持驱动晶体管134的栅极电位。发光元件136的发光强度由驱动晶体管134的漏极电流控制。对驱动晶体管134的栅极提供基于数据信号的电位，当第二晶体管132成为导通时，电流流向发光元件136。由此，发光元件136发光。
图4表示像素116中的第一晶体管130、第二晶体管132、驱动晶体管134、发光元件136、保持电容元件138、第一栅极配线120、第二栅极配线122、数据配线124、第一电源线126的配置。
驱动晶体管134具有半导体层142a、栅极电极148a。半导体层142a的源极区域在第一接触孔166a与元件配线154连接，漏极区域在第二接触孔166b中与漏极配线156连接。源极配线154在第三接触孔166c中与像素电极162连接。第一晶体管130具有半导体层142b、栅极电极148b，栅极电极148b与在一个方向(图4中表示的X方向)上延伸的第一栅极配线120a连接。第一晶体管130中，与源极和漏极对应的输入输出端子的一方与在和一个方向交叉的方向(图4中表示的Y方向)延伸的数据配线124a连接，另一方与和驱动晶体管134的栅极电极148a连接的栅极配线150连接。第二晶体管132具有半导体层142c、栅极电极148c，栅极电极148c与在一个方向(图4中表示的X方向)上延伸的第二栅极配线122a连接。第二晶体管132中，与栅极和漏极对应的输入输出端子的一方与在和一个方向交叉的方向(图4中表示的Y方向)上延伸的第一电源线126a连接，另一方与和驱动晶体管134的漏极连接的漏极配线156连接。保持电容元件138形成在半导体层142a、保持电容电极164重叠的区域。此外，在图4中省略了栅极绝缘层、层间绝缘层等。
本发明的一个实施方式的显示装置100，如图1所示能够使包含显示画面的区域弯曲。并且，显示装置100包括即使在使像素部106弯曲的情况下也防止可靠性降低的构造。以下对其进行详细的说明。
【第一实施方式】
本实施方式例示了能够至少向一个方向弯曲的显示装置的构造。图5表示了具有图4所示的结构的像素116配置在像素部106中的形态。图5表示了第一像素116a、第二像素116b、第三像素116c和第四像素116d，在一个方向(图5中表示的X方向)上延伸的第一栅极配线120a、120b、120c和第二栅极配线122a、122b、122c，在与一个方向交叉的方向(图5中表示的Y方向)上延伸的数据配线124a、124b、124c和第一电源线126a、126d、126c。即，在像素部106中，第一栅极配线120和第二栅极配线122沿着第一像素116a和第四像素116d排列的方向延伸，数据线124和第一电源线126在第一像素116a和第二像素116b排列的方向上延伸。
虽然图5中没有明示，在第一栅极配线120a、120b和第二栅极配线122a、122b，与数据配线124a、124b和第一电源线126a、126b之间，设置有由无机绝缘材料形成的第一绝缘层。并且，在第一绝缘层设置有在第一栅极配线120a、120b、120c的上面部开口的第一开口部176a～176f。另外，在第一绝缘层设置有在第二栅极配线122a、122b、122c的上面部开口的第二开口部178a～178f。
接着，在图6中表示沿着图5所示的A-B线的截面构造。此外，该A-B线对应于图4中所示的像素116的布局图中的A-B线。
图6表示了驱动晶体管134、发光元件136、保持电容元件138的截面构造。另外，图6表示了第一栅极配线120a、第二栅极配线122d、第一电源线126a和数据配线124b。这些构成要素设置在第一基板102上。
此外，第一基板102使用具有挠性的基板。例如，作为第一基板102使用有机树脂膜。作为有机树脂膜的一例，能够使用聚酰亚胺膜。聚酰亚胺膜的厚度为1～100μm，优选为1～50μm。作为基板材料，聚酰亚胺是一个例子，由于该原材料耐热性、耐药性、机械强度优异，适合作为本实施方式的基板材料使用。
在第一基板102，在设置有驱动晶体管134的第一面设置有绝缘层140。在本实施方式中，基底绝缘层140并不是必须结构，具有作为阻挡层来防止从第一基板102侧向半导体层142侧扩散杂质的功能。
驱动晶体管134由半导体层142a、栅极绝缘层146、栅极电极148a构成。半导体层142a的源极区域与源极配线154连接，漏极区域与漏极配线156连接。在栅极电极148a与源极配线154和漏极配线156之间设置有第一绝缘层152。源极配线154经由形成于第一绝缘层152的第一接触孔166a与半导体层142a的源极区域接触，漏极配线156经由形成于第一绝缘层152的第二接触孔166b与半导体层142a的漏极区域接触。
在第一绝缘层152上设置有第二绝缘层158。在第二绝缘层158上设置有像素电极162。第二绝缘层158成为像素电极162的基底面，作为使该基底面平坦化的平坦化膜使用。源极配线154经由形成于第二绝缘层158的第三接触孔166c与像素电极162连接。
在本实施方式中，半导体层142由各种半导体材料形成。例如，作为半导体层142能够使用硅半导体，更具体而言，能够使用多晶硅膜或者非晶质硅膜，此外，半导体层142也能够使用具有半导体特性的金属氧化物(例如也称为“氧化物半导体”)。栅极电极148a和栅极配线120a由铝、钛、钼、钨等的金属材料，例如具有钛和铝层叠而成的构造。第一绝缘层152使用无机绝缘材料，例如是氮化硅膜或者氮化硅膜和氧化硅膜的层叠体。第二绝缘层158使用有机绝缘材料，例如由聚酰亚胺、丙烯酸等的树脂材料形成。另外，基底绝缘层140具有氧化硅和氮化硅层叠而成的构造，例如具有由氧化硅膜夹着氮化硅膜的上层和下层而形成的构造。
像素电极162的周缘部由称为隔堤层168的绝缘层包围。隔堤层168覆盖像素电极162的端部和第三接触孔166c。由发光元件136、像素电极162、有机层170和相对电极172构成。在发光元件136的上面设置有密封层174。密封层174包含不使水分等透过的氮化硅膜而构成。虽然图6中未图示，但在密封层174的上层一侧设置有第二基板104。
有机层170由一层或者多层构成，至少一部分含有有机电致发光材料。发光元件136当在像素电极162与相对电极172之间被施加发光阈值电压以上的电压时发光。在本实施方式中，像素电极162能够使用通过透明导电膜与金属膜的层叠构造将由有机层170发光的光反射的结构。例如，像素电极162具有至少2层透明导电膜和夹着该2层透明导电膜的金属膜(例如，优选银(Ag)、铝(Al)等的反射率高的材料)。相对电极172由透明导电膜形成。由有机层170发出的光从相对电极172一侧射出。
保持电容元件138具有保持电容电极164与第一绝缘层152和源极配线154层叠的构造。保持电容电极164由与栅极电极148a相同的层形成。
在图6中，在第一绝缘层152设置有在第一栅极配线120a的上面开口的第一开口部176a、在第二栅极配线122c的上面开口的第二开口部178e。即，第一绝缘层152具有与栅极配线(第一栅极配线120a、第二栅极配线122c)的上面部重叠的部分的一部分被除去的区域。但是，第一绝缘层152并不是设置成将位于下层侧的栅极配线(第一栅极配线120a、第二栅极配线122c)的全部开口，而是设置成至少覆盖栅极配线(第一栅极配线120a、第二栅极配线122c)的侧面部。
这样的第一开口部176和第二开口部178是在第一绝缘层152形成第一接触孔166a、第二接触孔166b时同时形成的。因此，不必为了在第一绝缘层152形成第一开口部176和第二开口部178而增加工序数量。
第一开口部176、第二开口部178沿着第一栅极配线120、第二栅极配线122延伸的方向具有细长的开口形状。换言之，在第一绝缘层152沿着像素电极162的一边设置有矩形的第一开口部176、第二开口部178。当然，第一开口部176、第二开口部178设置在除第一栅极配线120、第二栅极配线122与数据配线124和第一电源线126的交叉区域以外的区域。
第一绝缘层152由于由氧化硅膜、氮化硅膜等的无机绝缘膜形成，所以具有脆性。因此，当将第一基板102弯曲到某曲率以上时，在第一绝缘层152就产生裂纹。另外，由于在第一绝缘层152的下层侧设置有栅极配线，因此存在台阶部(高低平面差部)。第一绝缘层152以覆盖该台阶部的方式设置，所以处于当使第一基板102弯曲时在覆盖该台阶部的区域容易发生应力集中的状况。也就是说，第一绝缘层152容易在覆盖第一栅极配线120、第二栅极配线122的部分应力集中，所以容易因弯曲第一基板102而产生裂纹。另一方面，第一栅极配线120、第二栅极配线122因为是金属膜所以具有可塑性，相对于第一基板102的弯曲具有耐性。
本实施方式中，在第一绝缘层152的与第一栅极配线120、第二栅极配线122重叠的区域中，设置第一开口部176和第二开口部178，由此成为施加于第一绝缘层152的弯曲应力被缓和的构造，能够防止裂纹的产生。即，在第一绝缘层152的被认为是应力集中的与栅极配线重叠的区域中设置开口部(缺口部)，能够使弯曲应力不集中在第一绝缘层152的特定部分。
并且，设置在第一绝缘层152的第一开口部176和第二开口部178由形成第二绝缘层158的有机绝缘材料填埋。像这样用形成第二绝缘层158的有机树脂填埋第一绝缘层152被除去的区域，由此当第一基板102弯曲时，能够防止第一绝缘层152的裂纹的发生。
本实施方式中构成为，在覆盖栅极配线的无机绝缘层设置在该栅极配线的上面开口的开口部，在该开口部填埋与无机绝缘层层叠的有机绝缘层的构造，由此能够使该部位作为应力缓和区域发挥功能。在以下的说明中，将该部位称为“应力缓和区域”。如图1所示，这样的应力缓和区域优选在使显示装置100弯曲的情况下预先设置在该弯曲部。
在本实施方式中，设置在第一绝缘层152的开口部(第一开口部176、第二开口部178)沿着栅极配线(第一栅极配线120、第二栅极配线)的方向上设置，由此通过应力缓和区域的作用，能够提供易于在与该区域平行的方向上弯曲的显示装置。
此外，第一绝缘层152作为对于驱动晶体管134等的保护膜使用。即，第一绝缘层152具有作为防止水分等浸入半导体层142的阻隔层的功能。但是，由于在第一绝缘层152设置有第一开口部176和第二开口部178，作为阻隔层的功能有可能被损害。但是，形成栅极配线的金属层，通常水蒸气的透过率较低，具有防止水分等的浸入的特性。本实施方式中，将设置于第一绝缘层152的第一开口部176设置在第一栅极配线120上，将第二开口部178设置在第二栅极配线122上，由此作为阻隔层的功能不会被损害。
作为具体的功能，在第一绝缘层152至少包括一层的氮化硅膜，由此能够提高作为阻挡层防止水分等的杂质浸入的功能。另外，在第一栅极配线120、第二栅极配线122中使用的铝、钛、钼等的金属膜相对于水分等具有阻挡性。因此，即使在第一绝缘层152设置第一开口部176，该第一开口部176以重叠于第一栅极配线120的上面部的方式设置，能够维持作为阻挡层的功能。
即，通过第一开口部176的宽度设定为比第一栅极配线120的宽度窄，第一绝缘层152覆盖在第一栅极配线120的侧面和上端面，由此能够形成防止水分等的杂质浸入的密闭构造。由此，驱动晶体管134的半导体层142的上面由利用了第一绝缘层152、第一栅极配线120和第二栅极配线122的密封构造覆盖，下面由包含氮化硅膜的基底绝缘层140覆盖，所以能够防止水分等的杂质浸入，能够防止可靠性降低。
此外，如图7所示，在第一绝缘层152和第二绝缘层158之间，即使设置由无机绝缘膜形成的第三绝缘层160的情况下，同样地也能够设置第一开口部176a、第二开口部178e。第三绝缘层160与第一绝缘层152同样地通过氧化硅膜或氮化硅膜或者氮化硅膜和氧化硅膜的层叠体来设置。在该情况下，在第一栅极配线120和第二栅极配线122上层叠有第一绝缘层152和第二绝缘层158，所以第一开口部176a和第二开口部178e以贯通该2个绝缘层的方式设置。
像这样依据本实施方式，能够提供至少在栅极配线延伸的方向上容易弯曲的显示装置。并且，即使使显示装置弯曲，在第一绝缘层也不会产生裂纹，能够防止可靠性的降低。
【第二实施方式】
本实施方式中，作为第一绝缘层的开口部表示了与第一实施方式不同的一例。图8表示图4所示的像素116在像素部106中的排列方式。另外，图9表示与图8所示的A-B线对应的像素的截面图。在以下的说明中，参照图8和图9进行说明。此外，该A-B线是对应于图4所示的像素116的布局图中的A-B线的线。在以下的说明中，对与图6所示的构造不同的部分进行说明。
在本实施方式中，在图8所示的像素部106设置有数据配线124a、124b、124c和在第一电源线126a、126d、126c的上层设置有第三绝缘层160。并且，第三绝缘层160中，在与数据配线124a重叠的位置设置有第三开口部180a，在与第一电源线126a重叠的位置设置有第四开口部182a。第三开口部180a的开口在数据配线124a延伸的方向上扩展，第四开口部182a的开口在第一电源线126a延伸的方向上扩展。这样的开口部的形状，与数据配线124b、124c中的第三开口部180b、180c、第一电源线126c、126d中的第四开口部182c、182d相同。第三开口部180、第四开口部182沿着数据配线124、第一电源线126延伸的方向具有细长的开口形状。换言之，在第一绝缘层152，沿着像素电极162的一边设置有矩形的第三开口部180、第四开口部182。
图9中表示的像素部106，在数据配线124c和第一电源线126a以及与该配线形成在同一层的源极配线154和漏极配线156上设置有第三绝缘层160。第三绝缘层160与第一绝缘层152同样地由无机绝缘材料形成。第三绝缘层160例如具有氮化硅膜、或者氮化硅膜和氧化硅膜层叠而成的构造。这样的第三绝缘层160与第一绝缘层152同样地作为对晶体管的保护膜发挥功能。
在第三绝缘层160设置有在数据配线124b的上面部开口的第三开口部180b，在第一电源线126a的上面部开口的第四开口部182a。即，第三绝缘层160具有在数据配线124c和第一电源线126a的上面部被除去了的区域。第三绝缘层160以覆盖数据配线124c和第一电源线126a的侧面部和上端部的方式设置。
由于第三绝缘层160为无机绝缘膜，与第一绝缘层152同样地具有脆性。因此，当使第一基板102弯曲到某曲率以上时，产生裂纹而成为问题。另一方面，由于数据配线124和第一电源线126由钛、钼、铝等的金属膜形成(例如由钛膜夹着铝膜的上层和下层的构造)，因此具有可塑性。因此，即使使第一基板102弯曲，数据配线124和第一电源线126也不会产生裂纹，具有对于弯曲的耐性。本实施方式中，第三绝缘层160在与数据配线124和第一电源线126重叠的区域中，具有第三开口部180和第四开口部182，由此形成施加于第三绝缘层160的弯曲应力被缓和的构造，防止裂纹的产生。
并且，在设置于第三绝缘层160的第三开口部180和第四开口部182中，填埋形成第二绝缘层158的有机绝缘材料。通过用形成第二绝缘层158的有机绝缘材料填埋第三绝缘层160被除去的区域，由此当将第一基板102弯曲时，能够防止第三绝缘层160中产生裂纹。像这样，在本实施方式中，通过构成为在设置于栅极配线的上层的、覆盖数据配线和电源线的无机绝缘层设置开口部，在该开口部中填埋有机绝缘层的构造，使该部位作为应力缓和区域发挥功能。
在本实施方式中，通过设置在第三绝缘层160的开口部(第三开口部180、第四开口部182)沿着数据配线124的方向(图8中表示的Y方向)设置，由此，利用应力缓和区域的作用，能够提供在与此平行的方向上容易将第一基板102弯曲的显示装置。
另外，设置在第三绝缘层160的开口部具有在数据配线124、第一电源线126的上面部开口且至少覆盖侧面部的形态，从而作为保护膜的功能不会被损坏。由此，驱动晶体管134的半导体层142a，其上面被第一绝缘层152以及由第三绝缘层160和数据配线124及第一电源线126形成的密封构造覆盖，下面由基底绝缘层140覆盖，由此被保护而使得水分等的杂质不能浸入。
像这样，依据本实施方式，能够提供至少在数据配线延伸的方向上容易弯曲的显示装置。并且，即使使显示装置弯曲，在第三绝缘层也不会产生裂纹，能够防止可靠性降低。
【第三实施方式】
本实施方式表示能够沿着在一个方向上延伸的栅极配线和在与该一个方向交叉的方向上延伸的数据配线这两个方向弯曲的显示装置的一例。
图10表示图4所示的像素116在像素部106中排列的方式。另外，图11表示与图10中所示的A-B线对应的像素的截面图。在以下的说明中，参照图10和图11进行说明。此外，该A-B线是与图4中所示的像素116的布局图中的A-B线对应的线。在以下说明中对与图6所示的构造不同的部分进行说明。
在本实施方式中，在图10所示的像素部106中，在第一栅极配线120a、120b以及第二栅极配线122a、122b与数据配线124a、124b以及第一电源线126a、126c之间，设置有由无机绝缘材料形成的第一绝缘层。另外，在第一绝缘层152上设置有第三绝缘层160。在第一绝缘层152和第三绝缘层160，设置有在第一栅极配线120a、120b、120c的上面部开口的第一开口部176a～176f。另外，在第一绝缘层152和第三绝缘层160，设置有在第二栅极配线122a、122b、122c的上面部开口的第二开口部178a～178f。
并且，在第三绝缘层160，在与数据配线124a重叠的位置设置有第三开口部180a，在与第一电源线126a重叠的位置设置有第四开口部182a。第三开口部180a和第四开口部182a分别沿着数据配线124a和第一电源线126a延伸的方向延伸。这样的方式与在数据配线124b、124c中的第三开口部180b、180c、第一电源线126c、126d中的第四开口部182c、182d相同。
第一绝缘层152中的第一开口部176a和第二开口部178e以及第三绝缘层160中的第三开口部180b和第四开口部182a的结构，与第一实施方式、第二实施方式中表示的结构相同。由此，能够提供不论在沿着栅极配线的方向上弯曲的情况下，还是在沿着数据配线的方向上弯曲的情况下，相对于这两个方向都容易弯曲的显示装置。
【第四实施方式】
本实施方式表示在第二实施方式的数据配线124和第三绝缘层160中的第三开口部180的结构中以及第一电源线126和第三绝缘层160中的第四开口部182的结构中，将在数据配线124和第一电源线126的下层侧存在的第一绝缘层152除去的结构。以下，参照图12所示的像素的平面配置图和图13所示的对应A-B线的截面图，说明与第二实施方式不同的部分。
在图12中所示的像素部106，虽然未图示，但设置有第一绝缘层152和第三绝缘层160。在第三绝缘层160设置有在数据配线124a～124c的上面部开口的第三开口部180a～180c，设置有在第一电源线126的上面部开口的第四开口部182a、182c、182d。这与在第二实施方式中已述的结构相同。另一方面，在第二实施方式中，保留有配置在数据配线124和第一电源线126的下层的第一绝缘层152。与此不同，在本实施方式中，在第一绝缘层152中，在与数据配线124a～124c重叠的区域中设置有第五开口部184a1～184a2，在与第一电源线126a、126c、126d重叠的区域中设置有第六开口部186a1、186a2、186c1、186c2、186d1、186d2。第五开口部184a1～184a2和第六开口部186a1、186a2、186c1、186c2、186d1、186d2是贯通第一绝缘层152的开口部。此外，第五开口部184a1～184a2和第六开口部186a1、186a2、186c1、186c2、186d1、186d2，沿着数据配线124a～124c和第一电源线126a～126c延伸的方向设置，在第一栅极配线120a～120c与第二栅极配线122a～122c交叉的区域中，为了将配线层间绝缘而没有设置。
并且，在第一绝缘层152的下层，与第五开口部184a1～184c2对应设置有第一金属图案层190a1～190f1。另外，与第六开口部186a1～186c2对应地设置有第二金属图案层190a1～190f1。数据配线124a～124c在第五开口部184a1～184c2中，分别与第一金属图案层190a1～190f1接触。另外，第一电源线126a、126c、126d在第六开口部186a1、186a2、186c1、186c2、186d1、186d2中，分别与第二金属图案层190a1、190a2、190b1、190b2、190c1、190c2、190d1、190d2、190e1、190f1、190g2、190h2接触。
如图13所示，第一绝缘层152中的第五开口部184b1，上层的数据配线124b落入到下层的第一金属图案层190e1而将其闭塞。同样地，在第一绝缘层152中的第六开口部186a1，上层的第一电源线126a落入下层的第二金属图案层190e1而将其闭塞。像这样，即使设置有第一绝缘层152、第五开口部184、第六开口部186，它们也被数据配线124及第一金属图案层190、第一电源线126及第二金属图案层190闭塞，从而确保了对于半导体层142的保护膜的功能。
依据本实施方式，通过将设置于第三绝缘层160的第三开口部180和设置于第一绝缘层150的第五开口部184以重叠的方式设置，进而在该部位设置数据配线124，并且在数据配线124的下层侧设置第一金属图案层190的构造，由此沿着数据配线124设置了应力缓和区域。另外，通过将设置在第三绝缘层160的第四开口部182和设置在第一绝缘层152的第六开口部186以重叠的方式设置，进而在该部位设置第一电源线126，并且在第一电源线126的下层侧设置第二金属图案层190的构造，由此沿着第一电源线设置了应力缓和区域。由此，由于配置在数据配线124和第一电源线126的下层的第一绝缘层152被除去，能够得到进一步提高了对于第一基板102的弯曲的耐性的应力缓和构造。
依据本实施方式，能够提供在沿着数据配线124或者第一电源线126的方向上容易弯曲的显示装置。在该情况下，由于数据配线124的下层侧的无机绝缘层被局部地除去，所以能够有效地防止在无机绝缘层产生裂纹。
此外，在本实施方式中表示了，在第一绝缘层152设置与数据配线124对应的第五开口部184，与第一电源线126对应的第六开口部186的方式，但本发明并不限定于此。例如，在第一绝缘层152，在数据配线124和第一电源线126中的一者设置本实施方式的应力缓和构造也能够得到同样的效果。
另外，在本实施方式中，与第三实施方式同样地，能够在第一绝缘层152附加使第一栅极配线120的上面露出的第一开口部176、使第二栅极配线122的上面露出的第二开口部178。由此，能够提供将第一基板102不论在沿着栅极配线的方向弯曲的情况下，还是在沿着数据配线的方向弯曲的情况下，相对于这两个方向都容易弯曲的显示装置。
【第五实施方式】
本实施方式例示了像素116中的配线构造和在无机绝缘层开口的开口部的构造不同的一例。
图14表示像素116中的第一晶体管130、第二晶体管132、驱动晶体管134、发光元件136、保持电容元件138、第一栅极配线120、第二栅极配线122、数据配线124、第一电源线126的配置。与图4中表示的像素的布局的不同点在于，驱动晶体管134与第二晶体管132的连接构造。
在图14中，驱动晶体管134中的半导体层142a和第二晶体管132中的半导体层142c作为连续的一个岛状半导体区域而设置。连结驱动晶体管134中的半导体层142a与第二晶体管132中的半导体层142c的半导体区域，与漏极区域相同，被掺杂了杂质而被低电阻化。因此，该半导体区域具有与图4所示的漏极配线156相同的功能。
图15表示图14所示的像素116在像素部106中排列的方式。以下，参照图15中所示的像素的平面配置图、图16所示的对应A-B线的截面图，对与第一实施方式不同的部分进行说明。
图15表示第一像素116a、第二像素116b、第三像素116c、第四像素116d，在各像素内设置有在上述的半导体区域开口的第七开口部188(第七开口部188a～188d)。
图16表示包括驱动晶体管134和第二晶体管132的像素部106的截面构造。驱动晶体管134的半导体层142a和第二晶体管132的半导体层142c连续地设置。将半导体层142a和半导体层142c相连的被掺杂了的半导体区域作为漏极配线192发挥功能。在半导体层142a和半导体层142c的上层，设置有栅极绝缘层146和第一绝缘层152，由半导体层形成的漏极配线192的上层的栅极绝缘层和第一绝缘层被除去。即，在栅极绝缘层146设置有使由半导体层形成的漏极配线192露出的第七开口部188。即，第七开口部188在由半导体层形成的漏极配线192的上面开口。第七开口部188被填埋形成第二绝缘层158的有机绝缘材料，与第一实施方式同样地作为应力缓和区域发挥功能。
另外，如图17所示，在第七开口部188设置有金属配线层194。由此，能够由金属配线层194将设置在栅极绝缘层146和第一绝缘层152的第七开口部188密封。即，通过设置覆盖形成在栅极绝缘层146和第一绝缘层152的第七开口部188的、与由半导体层形成的漏极配线192接触的金属配线层194，能够设置形成晶体管的半导体层被无机绝缘膜和金属膜覆盖的密封构造。并且，通过将金属配线层194设置在第七开口部188，能够实现由半导体层形成的漏极配线192的低电阻化。
像这样，通过将无机绝缘层被除去的区域设置在像素区域内，当使显示装置弯曲时，能够防止在无机绝缘层产生裂纹，作为应力缓和区域使用。
此外，在图14和图15中，同时表示了第一栅极配线120上的第一开口部176(176a～176f)、第二栅极配线122上的第二开口部178(178a～178f)，但本发明并不限定于该实施方式。即使只在像素116中在第七开口部188只设置应力缓和区域，当弯曲显示装置时，也能够防止在无机绝缘层产生裂纹。另外，也能够将本实施方式所示的结构和第一实施方式至第四实施方式所示的结构适当地组合来实施。
【第六实施方式】
在图6所示的像素部106的结构中，表示了驱动晶体管为顶栅型的构造和与其对应的栅极配线和数据配线的构造，但是本发明并不限定于此。例如，也可以驱动晶体管为底栅型的构造，具有与其对应的栅极配线和数据配线的构造。
图18是表示具有底栅型的驱动晶体管134的像素部106的结构。在基底绝缘层140之上设置有栅极电极148，在其上层层叠有栅极绝缘层146、半导体层142a。以与半导体层142a接触的方式设置有源极配线154、漏极配线156。此外，在半导体层142a与源极配线154以及漏极配线156之间，设置有与源极区域和漏极区域对应的低电阻化的半导体层144。在源极配线154和漏极配线156上设置有第一绝缘层152和第二绝缘层。比第二绝缘层158靠上层的结构与图6相同。
第一栅极配线120和第二栅极配线122c形成在比栅极绝缘层146靠下层的位置。因此，第一开口部176a和第二开口部178e以不仅贯通第一绝缘层152也贯通栅极绝缘层146的方式设置。在该第一开口部176a和第二开口部178e，填埋形成第二绝缘层158的有机绝缘层。
另外，与源极配线154和漏极配线156形成在同层的数据配线124a和第一电源线126被第一绝缘层152覆盖。在其上面部也设置有与第三开口部180和第四开口部182相应的开口部。
像这样，通过设置在像素区域的配线、设置在覆盖该配线的无机绝缘层的开口部和填埋该开口部的有机绝缘层，与第一实施方式同样地，能够设置缓和像素部106的弯曲产生的应力，防止在无机绝缘层产生裂纹的构造。
【第七实施方式】
本实施方式中，例示了在第一实施方式至第五实施方式所说明的应力缓和构造的基础上，还能够限制弯曲显示装置的方向的构造。
图20中，具有与第一实施方式所示的像素部相同的结构，但是，在第二绝缘层158中，在与第一开口部176a、第二开口部178e重叠的区域，膜厚比其他的区域厚的凸部196这一点不同。即，第二绝缘层158中，虽然设置有像素电极162的区域平坦，但在像素电极162的外侧区域中设置有膜厚比其他的区域大的凸部。第二绝缘层158的凸部196以与第一开口部176a和第二开口部178e重叠的方式在第一栅极配线120和第二栅极配线122延伸的方向上设置成带状。
像这样的第二绝缘层158的凸部196发挥作用，使得显示装置100相比于在与第一栅极配线120、第二栅极配线122平行的方向上弯曲的情况，在与该方向交叉的方向上比较不容易弯曲。由此，相比于第一基板102的一个主面向外侧弯曲成凸面的情况，该一个主面比较不容易向成为凹面的方向弯曲。另外，如图19所示，当沿着第一栅极配线120和第二栅极配线122设置应力缓和结构时，通过沿着它们设置第二绝缘层158的凸部196，当将显示装置100向一个方向弯曲时，能够防止在第一绝缘层152等的无机绝缘层产生裂纹。
图21表示在第二绝缘层158，在与设置于第一绝缘层152的第一开口部176a、第二开口部178e重叠的区域，具有膜厚比其他的区域小的凹部200的结构。第二绝缘层158的凹部200以与第一开口部176和第二开口部178重叠的方式在第一栅极配线120和第二栅极配线122延伸的方向上设置成带状。
通过第二绝缘层158具有凹部200，第一基板102的一个主面以向内侧成为凹面的方式弯曲的情况下比较容易弯曲。在该情况下，显示装置100沿着比较容易弯曲的方向设置应力缓和构造，由此能够防止在无机绝缘层产生裂纹。
如图19所示，像素部106中像素间的区域成为非显示区域。通过在该区域中的第二绝缘层158设置凸部196或者凹部200，在保持像素116的平坦性不变的情况下，能够设置限制显示装置弯曲方向的构造。
第二绝缘层158中的凸部196或者凹部200的形状能够通过蚀刻来制作。例如，以在第二绝缘层158形成凸部196或者凹部200的方式对第二绝缘层158的表面进行蚀刻即可。另外，能够使用感光性的有机树脂材料，利用半曝光技术，以在第二绝缘层158形成凸部196或者凹部200的方式成形第二绝缘层158。
在本实施方式中表示的第二绝缘层158的设置有凸部196和凹部200的区域，可以同样地设置在像素部106，也可以设置在特定的区域。图22中表示在像素部106中，在第二绝缘层158，用于设置凸部196的凸部区域198和用于设置凹部200的凹部区域202被分别设置的显示装置100的一例。显示装置100中，在凸部区域198中像素部106以向外成为凸面的方式弯曲，在凹部区域202中像素部106以成为凹面的方式弯曲。另外，在凸部区域198与凹部区域202之间，在第二绝缘层158也可以包含没有设置凸部196和凹部200的区域。
像这样，通过局部地设置凸部区域198、凹部区域202，能够将容易弯曲的区域作到像素部106中，能够提供具有曲面状的显示画面的显示装置100。
图23表示第一基板由有机树脂层形成的情况下，树脂层具有2层构造的情况。第一基板102b具有第一树脂层204a和第二树脂层204b，在该两者之间设置有无机绝缘层206a。在这样的第一基板102中，与使第二绝缘层158的膜厚不同的区域相配合地使第一基板102b的一部分较薄的缝隙208。能够使设置有发光元件136的部分尽可能不弯曲，像素162的周边区域优先弯曲。由此，能够使得在发光元件136中的有机层170尽可能不被施加压力，例如，能够防止有机层170从像素电极162剥离。
第一基板102b通过以除去第一树脂层204a或者使其变得较薄的方式进行加工，能够设置缝隙208。例如，通过激光加工，能够以无机绝缘层206a为界除去第一树脂层204a。
另外，图23表示与第一基板102b相对地配置的第二基板104b。在第二基板104b中，也具有第一树脂层204c和第二树脂层204d，在该两者之间设置有无机绝缘层206b。并且，在与第一基板102b的缝隙208重叠的区域中，设置第一树脂层204c被除去了的缝隙208，由此能够使得像素电极162的周边区域优先地弯曲。并且，即使设置了缝隙208，第一树脂层204a成为被基底层140和无机绝缘层206a夹着的形态。由此能够防止水分或氧侵入到第一树脂层204a。
此外，第一基板和第二基板并不限定于这样的2层构造，即使是单层构造，通过设置缝隙208，同样地能够做出优先地弯曲的区域。
依据本实施方式，通过在第二绝缘层158设置使膜厚不同的区域，能够规定显示装置100容易弯曲的方向。通过将这样的结构与第一实施方式至第五实施方式中的应力缓和区域相组合，能够提供容易在规定的方向上弯曲的、即使弯曲了的情况下也能够防止劣化的显示装置。
【第八实施方式】
第六实施方式公开了使第一基板102的厚度局部地不同的构造，在本实施方式中通过以组件单位附加缝隙，能够使显示装置100具有柔软性。图24表示以组件单位设置有缝隙的显示装置100的截面构造的示意图。
图24中，在第一基板102上设置有基底绝缘层140，在其上面设置有像素电路部1106。在像素电路部1106之上设置有发光元件136a～136c。在发光元件136的上层侧设置有第二基板104。在第二基板104侧设置有圆偏光板等的光学膜212、触摸面板214、保护膜216。
并且，在像素电路部1106中，以与设置有应力缓和区域的区域重叠的方式在第一基板102(具体而言是树脂层204b)、热扩散板210、保护膜610设置缝隙208a，在保护膜216设置有缝隙208b。由此，作为组件构造整体，能够确保柔软性。另外，在保护膜216中同样地，在第一基板102侧的缝隙208a对应的位置也可以设置缝隙208b。这些缝隙成为被配置在发光元件136与发光元件136的边界部的形状。
此外，图24表示按每个像素116设置缝隙的方式，但是本发明并不限定于此。例如，也可以按集合了多个像素的每个组件单位设置缝隙。另外，缝隙也可以只设置在像素排列的列方向、也可以只设置在行方向。不论哪种，以组件单位设置的缝隙优选以与设置在像素部106的应力缓和区域重叠的方式设置。
像这样，依据本实施方式，通过在热扩散板或保护膜设置缝隙，能够提供以组件单位具有柔软性的显示装置。并且，即使设置了缝隙208，第一树脂层204a成为由基底层140和无机绝缘层206a包围其周边全部的形态。由此，能够防止水分和氧侵入到第一树脂层204a。
【第九实施方式】
本实施例表示能够使显示画面弯曲的显示装置的一例。图25表示本实施方式的像素部106的一例，并且该图A-B线所示的截面构造表示在图26中。以下的说明中，参照图25和图26进行说明。
图25表示在排列第一像素116a、第二像素116b、第三像素116c、第四像素116d的像素部106的结构中，重叠了在各像素的像素电极开口的隔堤层168。本实施方式中，在像素部106中，重叠在隔堤层168的第二绝缘层158的上面具有成形为波状或凹凸形状(或者压花形状)的凹凸区域218。换言之，第二绝缘层158在与隔堤层168重叠的区域中，以膜厚包括厚区域和薄区域的方式成形为波状或凹凸形状。
第二绝缘层158中的波状或凹凸区域218能够设置在选自与第一开口部176a和第二开口部178e重叠的区域、与第三开口部180c和第四开口部182d重叠的区域、以及与第一开口部176至第四开口部182重叠的区域中的一个区域，或者多个区域(全部区域)。像这样，通过将第二绝缘层158的波状或凹凸区域218以与设置在第一绝缘层152的开口部重叠的方式设置，在第一基板102弯曲的区域中，能够防止在第一绝缘层152产生裂纹。
依据本实施方式，通过在第二绝缘层158设置波状或凹凸形状，能够使第一基板102的设置有像素部106的面侧既容易向内弯曲也容易向外弯曲。在该情况下，通过组合第一实施方式至第五实施方式的结构，能够防止在第一绝缘层152产生裂纹。
【第十实施方式】
本发明的一个实施方式并不限定于像素部106中的像素116的排列。例如，如图27所示，将像素116(像素116a～116j)排列为蜂窝构造，将栅极配线120和数据配线124以填补于像素之间的方式配置成锯齿状。在这样的像素部106中，通过设置第一实施方式至第五实施方式所示的应力缓和区域，而且应用第六实施方式和第七实施方式所示的第二绝缘层158的构造，能够使像素部106适于在任意方向上都容易弯曲的构造。

Claims (16)

1.一种显示装置，其特征在于，包括：
具有挠性的基板；
包括所述具有挠性的基板上的晶体管和显示元件的像素；
对所述像素发送信号的在一个方向上延伸的第一配线；
在与所述一个方向交叉的方向上延伸的第二配线；
所述第一配线或所述第二配线的上层的无机绝缘层；和
所述无机绝缘层的上层的有机绝缘层，
所述无机绝缘层具有使所述第一配线和所述第二配线中的至少一者的上面部露出的开口部，所述有机绝缘层以填埋所述开口部且与从所述开口部露出的所述第一配线和所述第二配线中的至少一者的上面部接触的方式设置，
所述开口部沿着所述像素的一个边设置在所述基板弯曲的区域。
2.如权利要求1所述的显示装置，其特征在于：
所述第一配线为对所述晶体管的栅极发送信号的栅极配线。
3.如权利要求1所述的显示装置，其特征在于：
所述第二配线为对所述像素发送数据信号的数据配线。
4.如权利要求1所述的显示装置，其特征在于：
所述第一配线为对所述晶体管的栅极发送信号的栅极配线，所述第二配线设置在所述第一配线的上层，是对所述像素发送数据信号的数据配线，
所述无机绝缘层设置在所述第一配线与所述第二配线之间，具有在所述第一配线的上面开口的开口部，
所述有机绝缘层与从所述开口部露出的所述第一配线的上面部接触。
5.如权利要求1所述的显示装置，其特征在于：
所述第一配线为对所述晶体管的栅极发送信号的栅极配线，所述第二配线设置在所述第一配线的上层，是对所述像素发送数据信号的数据配线，
所述无机绝缘层具有：设置在所述第一配线与所述第二配线之间的第一无机绝缘层；和设置在所述第二配线与所述有机绝缘层之间的第二无机绝缘层，
所述第一无机绝缘层和所述第二无机绝缘层的叠层具有在所述第一配线的上面部开口的第一开口部，
所述第二无机绝缘层具有在所述第二配线的上面部开口的第二开口部，
所述有机绝缘层与从所述第一开口部露出的所述第一配线的上面部接触，且与从所述第二开口部露出的所述第二配线的上面部接触。
6.如权利要求1所述的显示装置，其特征在于：
所述第一配线为对所述晶体管的栅极发送信号的栅极配线，所述第二配线设置在所述第一配线的上层，是对所述像素发送数据信号的数据配线，
所述无机绝缘层具有：设置在所述第一配线与所述第二配线之间的第一无机绝缘层；和设置在所述第二配线与所述有机绝缘层之间的第二无机绝缘层，
所述第一无机绝缘层在与所述第二配线重叠的区域具有第一开口部，
所述第二无机绝缘层具有在所述第二配线的上面部开口的第二开口部，
所述有机绝缘层与从所述第二开口部露出的所述第二配线的上面部接触，
所述第二配线在所述第一开口部中与沿着所述第二配线设置的金属图案层接触。
7.如权利要求1所述的显示装置，其特征在于：
所述晶体管包括半导体层、所述半导体层上的栅极绝缘层和所述栅极绝缘层上的栅极电极，
所述像素包括与所述半导体层设置在同层的被添加有一种导电型的杂质的半导体配线区域，
所述无机绝缘层具有使所述半导体配线区域的上面部露出的开口部。
8.如权利要求7所述的显示装置，其特征在于：
在使所述半导体配线区域的上面部露出的开口部中设置有金属配线层。
9.如权利要求1所述的显示装置，其特征在于：
所述有机绝缘层在与所述开口部重叠的区域具有膜厚变大的凸部。
10.如权利要求1所述的显示装置，其特征在于：
所述有机绝缘层在与所述开口部重叠的区域具有膜厚变小的凹部。
11.如权利要求1所述的显示装置，其特征在于：
所述有机绝缘层的表面在与所述开口部重叠的区域具有凹凸形状。
12.如权利要求1所述的显示装置，其特征在于：
所述基板在包括所述开口部的区域设置有缝隙。
13.如权利要求12所述的显示装置，其特征在于：
在所述基板粘贴有热扩散板，所述热扩散板在与所述基板的缝隙重叠的位置设置有缝隙。
14.如权利要求12所述的显示装置，其特征在于：
具有覆盖设置在所述基板上的所述像素的保护膜，所述保护膜在与所述基板的缝隙重叠的位置设置有缝隙。
15.一种显示装置，其特征在于：
包括具有挠性的基板和所述基板上的像素部，所述像素部在一个方向和与所述一个方向交叉的方向上排列有多个像素，
所述像素部包括：
沿着所述一个方向延伸，对排列在所述一个方向上的多个像素发送信号的第一配线；
沿着与所述一个方向交叉的方向延伸，对沿着与所述一个方向交叉的方向排列的多个像素发送信号的第二配线；和
覆盖所述第一配线和所述第二配线中的至少一者的无机绝缘层，
所述无机绝缘层具有使所述第一配线和所述第二配线中的至少一者露出的开口部，
所述开口部沿着所述一个方向和与所述一个方向交叉的方向中的至少一个方向设置，
所述像素部包括覆盖所述无机绝缘层的有机绝缘层，所述有机绝缘层以填埋所述开口部且与从所述开口部露出的所述第一配线和所述第二配线中的至少一者的上面部接触的方式设置，
所述开口部沿着所述像素的一个边设置在所述基板弯曲的区域。
16.如权利要求15所述的显示装置，其特征在于：
所述有机绝缘层的表面在与所述开口部重叠的区域形成为凸状、凹状或者凹凸状。
CN201611152514.4A 2015-12-21 2016-12-14 显示装置 Active CN106898612B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-248687 2015-12-21
JP2015248687 2015-12-21
JP2016-020546 2016-02-05
JP2016020546A JP6412036B2 (ja) 2015-12-21 2016-02-05 表示装置

Publications (2)

Publication Number Publication Date
CN106898612A CN106898612A (zh) 2017-06-27
CN106898612B true CN106898612B (zh) 2020-12-08

Family

ID=59066403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611152514.4A Active CN106898612B (zh) 2015-12-21 2016-12-14 显示装置

Country Status (2)

Country Link
US (2) US9837475B2 (zh)
CN (1) CN106898612B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518427B1 (ko) * 2016-03-14 2023-04-05 삼성디스플레이 주식회사 표시 장치
KR102606673B1 (ko) * 2016-10-21 2023-11-28 삼성디스플레이 주식회사 표시 패널, 입체 영상 표시 패널 및 표시 장치
US11054886B2 (en) * 2017-04-01 2021-07-06 Intel Corporation Supporting multiple refresh rates in different regions of panel display
JP6906397B2 (ja) * 2017-08-10 2021-07-21 株式会社ジャパンディスプレイ 表示装置
US20200219423A1 (en) * 2017-09-27 2020-07-09 Sharp Kabushiki Kaisha Flexible display device and method of manufacturing flexible display device
US10636855B2 (en) 2017-09-28 2020-04-28 Sharp Kabushiki Kaisha Display device
JP7013216B2 (ja) * 2017-11-28 2022-01-31 株式会社ジャパンディスプレイ 表示装置
CN107945738B (zh) * 2017-11-30 2021-02-02 上海天马微电子有限公司 一种有机发光显示面板和电子设备
JP2019121734A (ja) 2018-01-10 2019-07-22 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US11659746B2 (en) * 2018-03-09 2023-05-23 Sharp Kabushiki Kaisha Display device
WO2019186819A1 (ja) 2018-03-28 2019-10-03 シャープ株式会社 表示装置及びその製造方法
CN111919510B (zh) * 2018-03-30 2023-09-26 夏普株式会社 显示设备
CN109389907B (zh) * 2018-12-11 2022-06-07 厦门天马微电子有限公司 显示面板及显示装置
CN110297357B (zh) * 2019-06-27 2021-04-09 厦门天马微电子有限公司 一种曲面背光模组的制备方法、曲面背光模组及显示装置
KR20210082309A (ko) * 2019-12-24 2021-07-05 삼성디스플레이 주식회사 디스플레이 장치
US20230109516A1 (en) * 2020-03-11 2023-04-06 Sharp Kabushiki Kaisha Display device
CN112909052B (zh) * 2021-01-22 2024-05-14 京东方科技集团股份有限公司 一种显示基板、显示面板
CN113707021B (zh) * 2021-08-30 2023-07-04 京东方科技集团股份有限公司 显示面板、显示装置
KR20230103424A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시패널

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008107440A (ja) * 2006-10-24 2008-05-08 Casio Comput Co Ltd 表示装置
CN100444011C (zh) * 2003-10-20 2008-12-17 三星电子株式会社 下衬底、具有该下衬底的显示装置及制造该下衬底的方法
JP2013114072A (ja) * 2011-11-29 2013-06-10 Sony Corp 薄膜トランジスタアレイおよびその製造方法、並びに表示装置
CN103293802A (zh) * 2012-02-27 2013-09-11 乐金显示有限公司 液晶显示器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030551B2 (en) * 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP2004022875A (ja) 2002-06-18 2004-01-22 Hitachi Ltd 表示装置
JP2007288078A (ja) 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス及びその製造方法
KR102233048B1 (ko) * 2013-07-12 2021-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2015036797A (ja) * 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102347532B1 (ko) * 2014-01-23 2022-01-05 삼성디스플레이 주식회사 접을 수 있는 플렉서블 표시 장치 및 이의 제조 방법
TWI654736B (zh) * 2014-02-14 2019-03-21 日商半導體能源研究所股份有限公司 發光裝置
KR20160000096A (ko) * 2014-06-23 2016-01-04 삼성디스플레이 주식회사 표시 장치
KR102285384B1 (ko) * 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
JP2016146422A (ja) * 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
KR102378361B1 (ko) * 2015-04-15 2022-03-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444011C (zh) * 2003-10-20 2008-12-17 三星电子株式会社 下衬底、具有该下衬底的显示装置及制造该下衬底的方法
JP2008107440A (ja) * 2006-10-24 2008-05-08 Casio Comput Co Ltd 表示装置
JP2013114072A (ja) * 2011-11-29 2013-06-10 Sony Corp 薄膜トランジスタアレイおよびその製造方法、並びに表示装置
CN103293802A (zh) * 2012-02-27 2013-09-11 乐金显示有限公司 液晶显示器件及其制造方法

Also Published As

Publication number Publication date
US9837475B2 (en) 2017-12-05
US20170179210A1 (en) 2017-06-22
CN106898612A (zh) 2017-06-27
US10374023B2 (en) 2019-08-06
US20180069066A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
CN106898612B (zh) 显示装置
KR101947878B1 (ko) 표시 장치
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
JP6785627B2 (ja) 表示装置
CN109378319B (zh) 阵列衬底
US9922909B2 (en) Display device
JP7010639B2 (ja) 表示装置
JP6945994B2 (ja) 表示装置
KR101963007B1 (ko) 표시 장치
JP7079803B2 (ja) 表示装置
JP2018105976A (ja) 表示装置
KR20180005313A (ko) 표시 장치
JP2018116236A (ja) 表示装置
CN102983150A (zh) 有机发光显示设备及其制造方法
US10734468B2 (en) Display device
JP2018109683A (ja) 表示装置
JPWO2019064342A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
JP2019096577A (ja) 表示装置
JP2018155999A (ja) 表示装置
JP7178216B2 (ja) 表示装置、及び表示装置の製造方法
JP7028616B2 (ja) 表示装置
CN111971730B (zh) 显示设备
JP7246534B2 (ja) アレイ基板
JP2019046718A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant