JP2017188510A - 電子デバイス、電子デバイスの製造方法、及び電子デバイスを備える実装基板 - Google Patents

Abstract

【課題】複数の素子を備える伸縮可能な電子デバイスを提供する。【解決手段】電子デバイス１０は、基材２０と、基材に設けられた複数の第１ラインＸ１〜Ｘｍと、複数の第１ラインと交差する複数の第２ラインＹ１〜Ｙｎと、第１ライン及び第２ラインに電気的に接続された素子３０を備える。基材は、対応する第１ラインを支持する複数の第１部分２０ａと、対応する第２ラインを支持する複数の第２部分２０ｂと、を少なくとも含む。素子は、隣り合う２つの第１部分と、隣り合う２つの第２部分とによって囲われた領域として画定される単位領域１５に配置されている。基材は、単位領域のうち素子と重ならない部分に形成された穴２３を有する。【選択図】図１

Description

本開示の実施形態は、複数の素子を備える電子デバイス及びその製造方法に関する。また、本開示の実施形態は、電子デバイスを備える実装基板に関する。

近年、変形性を有する電子デバイスの研究がおこなわれている。例えば特許文献１は、フィルム上にマトリクス状に有機トランジスタ及び画素電極を設けることにより、丸めることができるディスプレイを構成することを提案している。また、例えば特許文献２は、マトリクス状に有機トランジスタが設けられたフィルムと、加えられる圧力に応じて抵抗値が変化する感圧導電体とを組み合わせて、人体の表面に取り付けることができる圧力センサを構成することを提案している。

特開２００８−１５９９３５号公報 国際公開第２０１５／１１９２１１号パンフレット

変形性を有する電子デバイスの用途を拡大させるためには、電子デバイスが、曲げ可能であることに加えて、伸縮可能であることが好ましい。

本開示の実施形態は、このような点を考慮してなされたものであり、伸縮可能な電子デバイスを提供することを目的とする。

本開示の一実施形態は、基材と、前記基材に設けられた複数の第１ラインと、前記複数の第１ラインと交差する複数の第２ラインと、前記第１ライン及び前記第２ラインに電気的に接続された素子と、を備え、前記基材は、対応する前記第１ラインを支持する複数の第１部分と、対応する前記第２ラインを支持する複数の第２部分と、を少なくとも含み、前記素子は、隣り合う２つの前記第１部分と、隣り合う２つの前記第２部分とによって囲われた領域として画定される単位領域に配置されており、前記基材は、前記単位領域のうち前記素子と重ならない部分に形成された穴を有する、電子デバイスである。

本開示の一実施形態による電子デバイスにおいて、前記基材の前記穴は、前記基材を貫通する貫通孔を含んでいてもよい。

本開示の一実施形態による電子デバイスにおいて、前記基材の前記穴は、前記基材を貫通しない凹部を含んでいてもよい。

本開示の一実施形態による電子デバイスにおいて、前記単位領域の面積に対する、前記単位領域のうち前記穴が形成されている領域の面積の比率が、０．７以上であってもよい。

本開示の一実施形態は、基板と、基板に設けられた電子デバイスと、を備え、前記電子デバイスは、基材と、前記基材に設けられた複数の第１ラインと、前記複数の第１ラインと交差する複数の第２ラインと、前記第１ライン及び前記第２ラインに電気的に接続された素子と、を備え、前記基材は、対応する前記第１ラインを支持する複数の第１部分と、対応する前記第２ラインを支持する複数の第２部分と、を少なくとも含み、前記素子は、隣り合う２つの前記第１部分と、隣り合う２つの前記第２部分とによって囲われた領域として画定される単位領域に配置されており、前記基材は、前記単位領域のうち前記素子と重ならない部分に形成された穴を有する、実装基板である。

本開示の一実施形態による実装基板において、前記基板は、可撓性を有していてもよい。

本開示の一実施形態による実装基板において、前記素子は、電極及び半導体層を含むトランジスタ素子を含み、前記実装基板は、前記トランジスタ素子の前記電極に電気的に接続された感圧体を更に備えていてもよい。

本開示の一実施形態は、支持体を準備する工程と、前記支持体上に、複数の穴が形成された基材を設ける基材準備工程と、前記基材のうち前記穴が形成されていない領域に、複数の第１ライン、前記複数の第１ラインと交差する複数の第２ライン、並びに、前記第１ライン及び前記第２ラインに電気的に接続された素子を形成する素子形成工程と、を備え、前記基材のうち前記穴が形成されていない領域は、対応する前記第１ラインを支持する複数の第１部分と、対応する前記第２ラインを支持する複数の第２部分と、を少なくとも含み、前記素子は、隣り合う２つの前記第１部分と、隣り合う２つの前記第２部分とによって囲われた領域として画定される単位領域に配置されている、電子デバイスの製造方法である。

本開示の一実施形態による電子デバイスの製造方法において、前記素子形成工程の後、前記素子が形成された前記基材を前記支持体から分離する分離工程を更に備えていてもよい。

本開示の一実施形態による電子デバイスの製造方法において、前記支持体は、支持基板と、前記支持基板上に設けられた剥離層と、を備え、前記基材準備工程は、前記基材を、前記支持体のうち前記剥離層が形成されている側に設け、前記分離工程は、前記剥離層を溶解させる工程を含んでいてもよい。

本開示の実施形態によれば、伸縮可能な電子デバイスを提供することができる。

一実施の形態に係る電子デバイスを示す平面図である。 図１の電子デバイスを拡大して示す平面図である。 図２の電子デバイスをIII−III方向から見た断面図である。 図２の電子デバイスの一変形例を示す平面図である。 電子デバイスが伸縮する様子を示す図である。 電子デバイスを用いて圧力センサを構成する例を示す図である。 圧力センサの回路を示す図である。 電子デバイスを備える実装基板を示す図である。 電子デバイスを製造する製造装置を示す図である。 支持基板及び支持基板上に設けられた剥離層を備える支持体を準備する工程を示す図である。 支持体上に基材を設ける基材準備工程を示す図である。 基材上に素子を形成する素子形成工程を示す図である。 第１の変形例に係る電子デバイスを示す断面図である。 第２の変形例に係る電子デバイスを示す断面図である。 第２の変形例に係る電子デバイスを示す平面図である。

以下、本開示の実施形態に係る電子デバイスの構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。

以下、図１乃至図１２を参照して、本開示の一実施の形態について説明する。

（電子デバイス）
まず、図１を参照して、本実施の形態に係る電子デバイス１０について説明する。図１は、電子デバイス１０を示す平面図である。

電子デバイス１０は、基材２０、基材２０の第１面２１に設けられた複数の第１ラインＸ及び複数の第２ラインＹ、並びに、基材２０の第１面２１に設けられた複数のトランジスタ素子３０を備える。複数の第１ラインＸ１〜Ｘｍはそれぞれ、第１方向Ｄ１に沿って延びている。また、複数の第２ラインＹ１〜Ｙｎはそれぞれ、第１方向Ｄ１に交差する第２方向Ｄ２に沿って延びている。このため、基材２０の法線方向に沿って電子デバイス１０を見た場合、電子デバイス１０の領域は、図１に示すように、複数の第１ラインＸ及び複数の第２ラインＹによって、マトリクス状に区画される。ｍ及びｎは、任意の正の整数である。複数のトランジスタ素子３０はそれぞれ、複数の第１ラインＸ１〜Ｘｍと複数の第２ラインＹ〜Ｙｎとの交点に対応して設けられている。

本実施の形態において、複数の第１ラインＸ１〜Ｘｍが延びる第１方向Ｄ１は、複数の第２ラインＹ１〜Ｙｎが延びる第２方向Ｄ２に直交している。すなわち、第１方向Ｄ１と第２方向Ｄ２とが成す角度は９０°である。しかしながら、第１方向Ｄ１と第２方向Ｄ２とが成す角度が９０°に限られることはない。なお、以下の説明において、第１ラインＸ１〜Ｘｍに共通する事項を説明する際には、第１ラインＸ１〜Ｘｍを第１ラインＸと記す場合がある。また、第２ラインＹ１〜Ｙｎに共通する事項を説明する際には、第２ラインＹ１〜Ｙｎを第２ラインＹと記す場合がある。

後述するように、第１ラインＸは、トランジスタ素子３０のゲート電極に電気的に接続される。第１ラインＸは、走査線、スキャンライン、ワードラインなどとも称されるラインである。また、第２ラインＹは、トランジスタ素子３０のソース電極に電気的に接続される。第２ラインＹは、信号線、データライン、ビットラインなどとも称されるラインである。

図１に示すように、基材２０は、第１ラインＸ及び第２ラインＹを支持する網目状の部分を含む。具体的には、基材２０は、第１方向Ｄ１に延びる複数の第１部分２０ａ、及び、第２方向Ｄ２に延びる複数の第２部分２０ｂを含む。第１部分２０ａは、対応する第１ラインＸを支持する。また、第２部分２０ｂは、対応する第２ラインＹを支持する。本実施の形態において、隣り合う２つの第２部分２０ｂと、隣り合う２つの第１部分２０ａとによって囲われた領域のことを、単位領域１５と称する。上述の複数のトランジスタ素子３０はそれぞれ、単位領域１５の一部に配置されている。なお、本実施の形態においては、１つの単位領域１５に１つのトランジスタ素子３０が設けられる例を示すが、これに限られることはなく、１つの単位領域１５に複数のトランジスタ素子３０を設けてもよい。

また、基材２０は、図１に示すように、単位領域１５に位置し、トランジスタ素子３０を支持する第３部分２０ｃを更に含む。基材２０の第３部分２０ｃは、単位領域１５の全域にわたっては広がらないように構成されている。言い換えると、基材２０は、単位領域１５のうちトランジスタ素子３０と重ならない部分に形成された穴を有する。本実施の形態において、穴は、基材２０の第１面２１から第２面２２へ貫通する貫通孔２３である。

以下、図２及び図３を参照して、電子デバイス１０の構成について詳細に説明する。図２は、電子デバイス１０を拡大して示す平面図であり、図３は、図２の電子デバイス１０をIII−III方向から見た断面図である。なお、図２においては、後述するゲート絶縁膜３２及び絶縁層３６を省略している。

（基材）
まず、基材２０について詳細に説明する。図２において、符号Ｗ１は、第１方向Ｄ１における基材２０の第２部分２０ｂの幅を表し、符号Ｗ２は、第２方向Ｄ２における基材２０の第１部分２０ａの幅を表す。また、符号Ｌ１は、隣り合う２つの第２部分２０ｂの間の、第１方向Ｄ１における距離を表し、符号Ｌ２は、隣り合う２つの第１部分２０ａの間の、第２方向Ｄ２における距離を表す。上述の単位領域１５は、隣り合う２つの第２部分２０ｂと、隣り合う２つの第１部分２０ａとによって画定されるので、単位領域１５は、Ｌ１×Ｌ２によって算出される面積１５Ｓを有する四角形である。

幅Ｗ１、幅Ｗ２、距離Ｌ１、及び距離Ｌ２は、例えば、電子デバイス１０を図１のような平面図として撮影することによって得られた画像に基づいて測定される。画像に基づいて幅や距離を測定するシステムとしては、例えば、Ｎｉｋｏｎ社のＣＮＣ画像測定システム Ｎｅｘｉｖ ＶＭＲ-３０３０を用いることができる。この場合、好ましくは、幅Ｗ１などの値として、複数の箇所において幅Ｗ１を測定した結果の平均値を用いる。例えば、同一の単位領域１５において、幅Ｗ１を複数の箇所で、例えば少なくとも３箇所で測定する。更に、複数の単位領域１５においてそれぞれ、複数箇所における幅Ｗ１の測定を実施する。このようにして得られた複数の測定結果の平均値を、幅Ｗ１の値として採用する。幅Ｗ２、距離Ｌ１、及び距離Ｌ２についても同様である。

幅Ｗ１などを測定する対象となる複数の単位領域１５は、好ましくは、対象となる複数の単位領域１５の中心点の間の距離が適切な値以上になるよう、決定される。例えば、はじめに、対象となる電子デバイス１０を第１方向及び第２方向において２等分以上に分割する。例えば、１５０ｍｍ×１５０ｍｍの面積を持つ電子デバイス１０を、第１方向及び第２方向にそれぞれに仮想的に３分割して、５０ｍｍ×５０ｍｍの面積を有する９つの領域に区画する。次に、９つの領域の中央に位置する単位領域１５に関してそれぞれ、複数の箇所で、例えば３箇所で幅Ｗ１を測定する。この結果として得られる２７個の測定結果の平均値を、対象となる電子デバイス１０の幅Ｗ１の値とする。

幅Ｗ１及び幅Ｗ２は、例えば４μｍ以上且つ１０００μｍ以下が好ましく、７μｍ以上且つ７００μｍ以下が更に好ましい。
幅Ｗ１及び幅Ｗ２を４μｍ以上にすることにより、第１部分２０ａ上に設けられる第１ラインＸの幅、及び、第２部分２０ｂ上に設けられる第２ラインＹの幅を十分に確保することができ、第１ラインＸ及び第２ラインＹの配線抵抗を十分に低くすることができる。これによって、トランジスタ素子３０を適切に電気的に駆動又は制御することができる。また、フォトリソグラフィーのような一般的な製造方法で第１ラインＸ及び第２ラインＹを形成することが可能になる。
また、幅Ｗ１及び幅Ｗ２を１０００μｍ以下にすることにより、トランジスタ素子３０を駆動又は制御する回路における寄生容量が、回路の動作に支障をきたす程度に大きくなってしまうことを抑制することができる。

また、距離Ｌ１及び距離Ｌ２は、例えば３０μｍ以上且つ１００００μｍ以下が好ましく、５０μｍ以上且つ５０００μｍ以下が更に好ましい。
距離Ｌ１及び距離Ｌ２を３０μｍ以上にすることにより、第２部分２０ｂの幅Ｗ１及び第１部分２０ａの幅Ｗ２、並びに、第２部分２０ｂ上の第２ラインＹの幅及び第１部分２０ａ上の第１ラインＸの幅を十分に確保することができる。このため、フォトリソグラフィーのような一般的な製造方法で第１ラインＸ及び第２ラインＹを形成することが可能になる。
距離Ｌ１及び距離Ｌ２を１００００μｍ以下にすることにより、トランジスタ素子３０の分布密度を十分に確保することができる。このため、後述するように例えば電子デバイス１０を用いて圧力センサを構成する場合に、圧力を測定する計測点の数を十分に確保することができる。

また、隣り合う２つの第２部分２０ｂの間の、第１方向Ｄ１における距離Ｌ１に対する、第１方向Ｄ１における基材２０の第２部分２０ｂの幅Ｗ１の比率を表すＷ１／Ｌ１は、例えば０．００５以上且つ０．５以下が好ましく、０．０１以上且つ０．１以下が更に好ましい。同様に、隣り合う２つの第１部分２０ａの間の、第２方向Ｄ２における距離Ｌ２に対する、第２方向Ｄ２における基材２０の第１部分２０ａの幅Ｗ２の比率を表すＷ２／Ｌ２は、例えば０．００５以上且つ０．５以下が好ましく、０．０１以上且つ０．１以下がさらに好ましい。
比率を０．００５以上にすることにより、第１部分２０ａ上に設けられる第１ラインＸの幅、及び、第２部分２０ｂ上に設けられる第２ラインＹの幅を十分に確保することができ、第１ラインＸ及び第２ラインＹの配線抵抗を十分に低くすることができる。
また、比率を０．５以下にすることにより、トランジスタ素子３０を駆動又は制御する回路における寄生容量が、回路の動作に支障をきたす程度に大きくなってしまうことを抑制することができる。

なお、幅Ｗ１及び幅Ｗ２は、同一であってもよく、若しくは、異なっていてもよい。同様に、距離Ｌ１及び距離Ｌ２は、同一であってもよく、若しくは、異なっていてもよい。同様に、比率Ｗ１／Ｌ１及び比率Ｗ２／Ｌ２は、同一であってもよく、若しくは、異なっていてもよい。

図２に示すように、第３部分２０ｃは、第１部分２０ａ及び第２部分２０ｂに接続され、トランジスタ素子３０を支持する四角形状の部分である。図２において、符号Ｍ１は、第１方向Ｄ１における第３部分２０ｃの幅を表し、符号Ｍ２は、第２方向Ｄ２における第３部分２０ｃの幅を表す。幅Ｍ１及び幅Ｍ２は、好ましくは、単位領域１５の面積に対する第３部分２０ｃの面積の比率が０．３以下になるよう、設定されている。例えば、単位領域１５及び第３部分２０ｃがいずれも四角形状を有し、距離Ｌ１及び距離Ｌ２が上述の範囲内の値である場合、幅Ｍ１及び幅Ｍ２は、例えば１６．２μｍ以上且つ５４００μｍ以下が好ましく、２７μｍ以上且つ２７００μｍ以下が更に好ましい。

幅Ｍ１及び幅Ｍ２は、例えば、Ｎｉｋｏｎ社のＣＮＣ画像測定システム Ｎｅｘｉｖ ＶＭＲ-３０３０を用いて、上述の幅Ｗ１、幅Ｗ２、距離Ｌ１、及び距離Ｌ２の場合と同様に測定され得る。

好ましくは、第３部分２０ｃの幅Ｍ１は、上述の距離Ｌ１すなわち単位領域１５の第１方向Ｄ１における幅の半分以下であり、１０分の１以下であれば更に好ましい。また、好ましくは、第３部分２０ｃの幅Ｍ２は、上述の距離Ｌ２すなわち単位領域１５の第２方向Ｄ２における幅の半分以下であり、１０分の１以下であれば更に好ましい。

好ましくは、単位領域１５の面積１５Ｓに対する、単位領域１５のうち貫通孔２３が形成されている領域の面積２３Ｓの比率は、０．７以上である。このように面積２３Ｓを設定することにより、電子デバイス１０に伸縮性を持たせることができる。また、比率を０．７以上にすることにより、貫通孔２３が形成されている領域の面積２３Ｓを十分に確保し、これによって、電子デバイス１０を伸縮させた場合に電子デバイス１０が破損してしまうことを抑制することができる。より好ましくは、面積１５Ｓに対する面積２３Ｓの比率は、０．９以上である。これによって、より大きな伸縮動作に電子デバイス１０が対応可能になる。本実施の形態において、面積２３Ｓは、単位領域１５の面積１５Ｓから、Ｍ１×Ｍ２によって算出される第３部分２０ｃの面積２０Ｓを引くことによって算出され得る。

図３において、符号Ｔは、基材２０の厚みを表す。基材２０の厚みＴは、例えば１０μｍ以上且つ２００μｍ以下が好ましく、２０μｍ以上且つ２００μｍ以下がさらに好ましい。
基材２０の厚みＴを１０μｍ以上にすることにより、基材２０の強度を確保し、これによって、電子デバイス１０を伸縮させたときに基材２０が降伏するまで変形してしまうことを抑制することができる。
また、基材２０の厚みＴを２００μｍ以下にすることにより、基材２０の十分な伸縮性を確保することができる。なお、基材２０の第１部分２０ａの厚み、第２部分２０ｂの厚み、及び第３部分２０ｃの厚みは、同一であってもよく、異なっていてもよい。

基材２０の厚みＴとしては、好ましくは、上述の幅Ｗ１などの場合と同様に、複数の箇所で基材２０の端部の厚みを測定した結果の平均値を用いる。例えば、第１方向Ｄ１において少なくとも２箇所で基材２０の第２部分２０ｂの端部の厚みを測定し、且つ、第２方向Ｄ２において少なくとも２箇所で基材２０の第１部分２０aの端部の厚みを測定する。これらの測定結果の平均値を、基材２０の厚みＴとする。

各箇所における基材２０の厚みは、例えば、マイクロメータを用いて測定することができる。マイクロメータとしては、例えば、ミツトヨ社製の高精度デジマチックマイクロメータ ＭＤＨ−２５Ｍを用いることができる。
また、各箇所における基材２０の厚みを、電子デバイス１０の総厚みから、トランジスタ素子３０単体の厚みを引くことによって算出してもよい。電子デバイス１０の総厚みとは、トランジスタ素子３０の厚み、及びトランジスタ素子３０を支持する基材２０の第３部分２０ｃの厚みの合計である。電子デバイス１０の総厚みは、例えば、ミツトヨ社製の高精度デジマチックマイクロメータ ＭＤＨ−２５Ｍなどのマイクロメータを用いて測定することができる。トランジスタ素子３０単体の厚みは、例えば、トランジスタ素子３０の表面と基材２０の第３部分２０ｃの表面との間の段差として測定され得る。段差は、例えば、小坂研究所製の表面粗さ測定機 ＳＥ４０００を用いて測定することができる。

基材２０を構成する材料としては、貫通孔２３が形成された基材２０を伸縮させた場合に基材２０が破断しない程度の柔軟性を有する材料が用いられる。例えば、基材２０を構成する材料として、エポキシ樹脂、アクリル樹脂、スチレン樹脂、ポリイミド樹脂、ポリビニルアルコール樹脂、ポリパラキシリレン樹脂などの樹脂材料を用いることができる。また、フォトリソグラフィー法によって貫通孔２３を形成する場合、基材２０を構成する材料として、上記の樹脂材料と光酸発生剤等とを混合して感光性を持たせた材料が用いられる。

（トランジスタ素子）
以下、基材２０の第３部分２０ｃに配置されるトランジスタ素子３０について詳細に説明する。図３に示すように、トランジスタ素子３０は、ゲート電極３１、ゲート絶縁膜３２、ソース電極３３、ドレイン電極３４、半導体層３５、及び絶縁層３６を含む。

図３に示すトランジスタ素子３０は、いわゆるトップゲート型のトランジスタ素子である。この場合、ソース電極３３、ドレイン電極３４、及び半導体層３５は、第３部分２０ｃの第１面２１に設けられる。また、ゲート絶縁膜３２は、ソース電極３３、ドレイン電極３４及び半導体層３５を覆うように設けられ、ゲート電極３１は、ゲート絶縁膜３２上に設けられる。また、絶縁層３６は、ゲート電極３１及びゲート絶縁膜３２を覆うように設けられる。図示はしないが、トランジスタ素子３０は、トランジスタ素子３０の表面を構成するパッシベーション層など、その他の層を更に含んでいてもよい。

ゲート電極３１は、第１ラインＸに電気的に接続されている。例えば、図２に示すように、トランジスタ素子３０は、ゲート電極３１と対応する第１ラインＸとを接続するように延びる第１接続ライン３１ａを含む。第１接続ライン３１ａは、第１方向Ｄ１において、ゲート電極３１よりも小さい幅を有する。また、ソース電極３３は、第２ラインＹに電気的に接続されている。例えば、図２に示すように、トランジスタ素子３０は、ソース電極３３と対応する第２ラインＹとを接続するように延びる第２接続ライン３３ａを含む。第２接続ライン３３ａは、第２方向Ｄ２において、ソース電極３３よりも小さい幅を有する。なお、図示はしないが、ゲート電極３１が直接的に第１ラインＸに接続されていてもよい。同様に、ソース電極３３が直接的に第２ラインＹに接続されていてもよい。

図２に示すように、ドレイン電極３４にドレインパッド３４ａが接続されていてもよい。この場合、図３に示すように、ゲート絶縁膜３２及び絶縁層３６のうちドレインパッド３４ａと重なる部分に開口部３７を形成し、開口部３７に、ドレインパッド３４ａに接続される貫通電極３８を設けてもよい。貫通電極３８は、後述するように、電子デバイス１０を用いて圧力センサを構成する場合などに利用される。

ゲート電極３１、ゲート絶縁膜３２、ソース電極３３、ドレイン電極３４、絶縁層３６及び貫通電極３８を構成する材料としては、トランジスタ素子において用いられる公知の材料が用いられる。例えば、特開２０１０−７９１９６号公報において開示されている材料を用いることができる。

半導体層３５を構成する材料としては、無機半導体材料または有機半導体材料のいずれが用いられてもよいが、好ましくは有機半導体材料が用いられる。有機半導体材料は一般に、無機半導体材料に比べて低い温度で基材２０上に形成され得る。このため、耐熱性の低い材料を用いて基材２０を構成することが可能になる。また、印刷法等の塗布プロセスを用いて有機半導体材料を基材２０上に形成することが可能になる。

有機半導体材料としては、ペンタセン等の低分子有機半導体材料や、ポリピロール類等の高分子有機半導体材料が用いられ得る。より具体的には、特開２０１３−２１１９０号公報において開示されている低分子有機半導体材料や高分子有機半導体材料を用いることができる。ここで「低分子有機半導体材料」とは、例えば、分子量が１００００未満の有機半導体材料を意味している。また「高分子有機半導体材料」とは、例えば、分子量が１００００以上の有機半導体材料を意味している。

（本実施の形態の作用）
本実施の形態において、基材２０は、上述のように、第１ラインＸ及び第２ラインＹを支持する網目状の第１部分２０ａ及び第２部分２０ｂと、第１部分２０ａ及び第２部分２０ｂによって画定される単位領域１５に設けられ、トランジスタ素子３０を支持する第３部分２０ｃと、を含む。また、単位領域１５において、基材２０のうち第３部分２０ｃ以外の部分には貫通孔２３を形成している。この場合、基材２０は、網目構造に起因する伸縮性を有することができる。具体的には、例えば図４に示すように、電子デバイス１０に張力Ｓを加えた場合、基材２０は、第１部分２０ａと第２部分２０ｂとが成す角度θが変化することによって、伸縮することができる。なお、このような網目構造に起因する伸縮は、電子デバイス１０に張力Ｓを加える前の状態における、第１部分２０ａが延びる第１方向Ｄ１と第２部分２０ｂが延びる第２方向Ｄ２とが成す角度を二等分する第３方向Ｄ３において生じやすい。

また、本実施の形態によれば、基材２０に貫通孔２３を形成することにより、貫通孔２３を形成しない場合に比べて、基材２０の体積を低減することができる。このことも、基材２０の伸縮性及び曲げ性を高めることに寄与する。

なお、上述の図２においては、第３部分２０ｃが第１部分２０ａ及び第２部分２０ｂに直接的に接続される例を示したが、これに限られることはない。例えば図５に示すように、基材２０は、第１部分２０ａと第３部分２０ｃとを接続する第１接続部分２０ｄを含んでいてもよい。この場合、上述の第１接続ライン３１ａは、第１接続部分２０ｄ上に設けられる。貫通孔２３は、第１部分２０ａと第３部分２０ｃとの間において第１接続部分２０ｄに達するまで広がっており、このため、第１接続部分２０ｄは、第１方向Ｄ１において、第３部分２０ｃよりも小さな幅を有している。

第１接続部分２０ｄを介して第１部分２０ａと第３部分２０ｃとを接続することにより、第１部分２０ａの変形や変位が第３部分２０ｃによって阻害されてしまうことを抑制することができる。これによって、基材２０の伸縮性を更に高めることができる。

また、図５に示すように、基材２０は、第２部分２０ｂと第３部分２０ｃとを接続する第２接続部分２０ｅを含んでいてもよい。この場合、上述の第２接続ライン３３ａは、第２接続部分２０ｅ上に設けられる。貫通孔２３は、第２部分２０ｂと第３部分２０ｃとの間において第２接続部分２０ｅに達するまで広がっており、このため、第２接続部分２０ｅは、第２方向Ｄ２において、第３部分２０ｃよりも小さな幅を有している。

第２接続部分２０ｅを介して第２部分２０ｂと第３部分２０ｃとを接続することにより、第２部分２０ｂの変形や変位が第３部分２０ｃによって阻害されてしまうことを抑制することができる。これによって、基材２０の伸縮性を更に高めることができる。

図５に示す例において、貫通孔２３の面積２３Ｓは、近似的には、単位領域１５の面積１５Ｓから、Ｍ１×Ｍ２によって算出される第３部分２０ｃの面積２０Ｓを引くことによって算出され得る。

（圧力センサ）
以下、図６及び図７を参照して、本実施の形態による電子デバイス１０の一応用例について説明する。ここでは、電子デバイス１０を用いて圧力センサを構成する例について説明する。図６は、電子デバイス１０を用いて構成された圧力センサを示す図である。また、図７は、圧力センサの回路を示す図である。

図６に示すように、電子デバイス１０は、第１電極４１、感圧体４２及び第２電極４３を更に備える。第１電極４１は、トランジスタ素子３０上に設けられ、且つトランジスタ素子３０の貫通電極３８に電気的に接続されている。感圧体４２は、第１電極４１上に設けられ、第２電極４３は、感圧体４２上に設けられている。

感圧体４２は、感圧体４２に加えられる圧力に応じて、圧力が加えられた方向における感圧体４２の電気抵抗または静電容量が変化するよう構成されたものである。感圧体４２としては、例えば、感圧体に加えられる圧力に応じて、圧力が加えられた方向ここでは厚み方向における感圧体の電気抵抗が変化するよう構成された、いわゆる感圧導電体が用いられ得る。感圧導電体は例えば、シリコーンゴムなどのゴムと、ゴムに添加されたカーボンなどの導電性を有する複数の粒子と、を含んでいる。

図６に示す圧力センサに圧力Ｆが加えられると、圧力Ｆを加えられた部分において、感圧体４２が厚み方向において圧縮される。この結果、厚み方向において感圧体４２内の粒子が互いに接触し、厚み方向における感圧体４２の電気抵抗値が低くなる。このため、圧力Ｆが加えられた部分の感圧体４２に接続されたトランジスタ素子３０においては、ソース電極３３およびドレイン電極３４に流れる電流が増加する。このような圧力センサによれば、各トランジスタ素子３０に流れる電流値を検出することにより、圧力センサに加えられている圧力Ｆの分布を算出することができる。

圧力センサをヘルスケア、スポーツ用品、建材等の分野において広く応用するためには、圧力センサを曲面に固定可能であることが重要であると考えられる。ここで、本実施の形態による電子デバイス１０を用いた圧力センサによれば、基材２０の網目構造に起因する伸縮性のため、曲面に対する圧力センサの固定のし易さを向上させることができる。

（実装基板）
以下、電子デバイス１０を基板５２に搭載して実装基板５０を構成する例について、図８を参照して説明する。

図８に示すように、実装基板５０は、基板５２と、基板５２に設けられた電子デバイス１０とを備える。図８に示す例によれば、基板５２が電子デバイス１０を支持するので、電子デバイス１０が損傷してしまうことを抑制することができる。また、電子デバイス１０の取り扱い性を高めることができる。実装基板５０の用途は、例えば、ディスプレイ、圧力センサなどである。

基板５２の表面がある程度の平坦性を有する限りにおいて、基板５２が特に限られることはない。例えば、基板５２は、ガラス板やステンレス板などである。また、基板５２は、樹脂フィルムや、１ｍｍ以下の厚みを有する薄ガラスなど、可撓性を有する部材であってもよい。樹脂フィルムの材料は、例えば、ポリエチレンテレフタレート、ペンタセン、ポリカーボネート、ポリイミドなどである。なお、「可撓性」とは、室温例えば２５℃の環境下で基板５２を直径１０ｍｍのロール状の形態に巻き取った場合に、基板５２に折れ目が生じない程度の柔軟性を意味している。「折れ目」とは、基板５２に現れる変形であって、変形を元に戻すように基板５２を逆向きに巻き取ったとしても元には戻らない程度の変形を意味している。

本実施の形態による電子デバイス１０を備えた実装基板５０によれば、基材２０の網目構造により、実装基板５０に伸縮性を持たせることができる。このため、ゴム材料で構成されたリストバンドのような伸縮性の可動部材などに、電子的な機能を備えた実装基板５０を搭載することができる。従って、電子デバイス１０の用途を広げることができ、また、電子的な機能を様々な部材に持たせることが可能になる。

（電子デバイスの製造方法）
以下、図９乃至図１２を参照して、電子デバイス１０の製造方法について説明する。ここでは、後述する支持体７０上に電子デバイス１０を形成し、次に、電子デバイス１０を支持体７０から分離することによって、電子デバイス１０を得る例について説明する。

図９は、電子デバイス１０を製造する製造装置６０を示す図である。製造装置６０は、支持基板７２上に剥離層７４を形成する剥離層形成部６２と、剥離層７４上に電子デバイス１０を形成する電子デバイス形成部６４と、電子デバイス１０を支持体７０から分離する分離部６５と、を備える。

（支持体準備工程）
電子デバイス１０の製造工程においては、まず、可撓性を有する支持基板７２が巻き取られた巻回体７２ｍを準備する。次に、巻回体７２ｍから支持基板７２を巻き出して、搬送方向Ｐ１に沿って支持基板７２を搬送する。その後、支持基板７２を搬送しながら、剥離層形成部６２を用いて支持基板７２上に剥離層７４を形成する。このようにして、支持基板７２と、支持基板７２上に設けられた剥離層７４と、を備える支持体７０を準備する。図１０は、支持体７０の搬送方向Ｐ１に直交する、支持体７０の幅方向Ｐ２における支持体７０の断面図である。

支持基板７２は、電子デバイス１０の製造工程において電子デバイス１０を支持する部材である。支持基板７２を構成する材料としては、ガラス、金属、シリコンなどを用いることができる。

剥離層７４は、電子デバイス１０を支持基板７２から分離する分離工程の際に、溶解用流体によって溶解される層である。溶解用流体に溶解可能である限り、剥離層７４を構成する材料は特には限られない。例えば、溶解用流体が水成分を含む場合、剥離層７４は、水成分に対する溶解性を有する無機化合物を含む。特に好ましくは、剥離層７４は、潮解によって水成分に溶解する無機化合物の塩またはホウ素を有する化合物を含む。なお、塩とは、酸に含まれている水素イオンの全部または一部が金属イオンなどの陽イオンで置換された無機化合物のことである。水成分に対する溶解性を有する無機化合物の塩の例としては、塩酸の塩、ヨウ化水素酸の塩、フッ化水素酸の塩、臭化水素酸の塩、硫酸の塩、炭酸の塩、硝酸の塩などを挙げることができる。ホウ素を含む化合物としては、３酸化２ホウ素、４ホウ酸ナトリウム、ホウ砂、４ホウ酸カリウムを挙げることができる。

図１０に示すように、支持体７０は、剥離層７４の一対の側部７４ｅを覆う封止層７６をさらに有していてもよい。これによって、電子デバイス１０を支持体７０から分離する前に何らかの処理液が支持基板７２と剥離層７４との間に浸入してしまうことを抑制することができる。このことにより、電子デバイス１０を支持体７０から分離する前に剥離層７４が支持基板７２から剥離してしまうことを抑制することができる。封止層７６を構成する材料としては、酸化珪素など、剥離層７４を構成する材料とは異なる材料を用いることができる。

（基材準備工程）
次に、図１１に示すように、複数の貫通孔２３が形成された基材２０を支持体７０上に設ける基材準備工程を実施する。例えば、はじめに、感光性を有する樹脂層を、コーティング法などによって支持体７０上に設ける。次に、貫通孔２３に対応したパターンで樹脂層を露光し、現像することにより、複数の貫通孔２３が形成された基材２０を得ることができる。その他の例としては、スクリーン印刷法やインクジェット印刷法などによって、貫通孔２３に対応したパターンで樹脂層を支持体７０に印刷することにより、複数の貫通孔２３が形成された基材２０を得てもよい。

（素子形成工程）
次に、図１２に示すように、基材２０のうち貫通孔２３が形成されていない領域に第１ラインＸ、第２ラインＹ及びトランジスタ素子３０を形成する素子形成工程を実施する。

例えば、はじめに、基材２０上に導電層を設け、次に、導電層をパターニングし、これによって、基材２０上に第２ラインＹ、ソース電極３３及びドレイン電極３４を形成する。導電層は、例えば、銀、銅、アルミニウムやそれらの合金などの金属材料や、酸化物導電材料などを含む層である。

次に、ソース電極３３とドレイン電極３４との間に半導体層３５を設ける。その後、ソース電極３３、ドレイン電極３４及び半導体層３５の上にゲート絶縁膜３２を設ける。また、ゲート絶縁膜３２の上に導電層を設け、次に、導電層をパターニングして、ゲート絶縁膜３２上にゲート電極３１を形成する。ゲート電極３１用の導電層から更に第１ラインＸを形成してもよい。なお、第１ラインＸと第２ラインＹとが交差する部分においては、第１ラインＸと第２ラインＹとの間にゲート絶縁膜３２を設ける。

その後、ゲート電極３１及びゲート絶縁膜３２の上に絶縁層３６を設ける。また、絶縁層３６上にパッシベーション層を設けてもよい。また、ゲート絶縁膜３２及び絶縁層３６に開口部３７を形成し、開口部３７に貫通電極３８を設けてもよい。

（分離工程）
次に、分離部６５を用いて電子デバイス１０を支持体７０から分離する分離工程を実施する。図９に示すように、分離部６５は、搬送方向Ｐ１における剥離層７４の先端部７４ｄに向けて溶解用流体６８を吐出する吐出部６７と、溶解用流体６８が剥離層７４の先端部７４ｄに接触する位置において支持体７０及び電子デバイス１０にそれぞれ接する一対のローラー６６と、を備える。

溶解用流体６８の状態は、剥離層７４の先端部７４ｄに接触することができるよう設定される。例えば、溶解用流体６８は、液体状態、気体状態、又はプラズマ状態である。例えば、溶解用流体６８が水成分を含む場合、溶解用流体６８は水蒸気である。

分離工程においては、剥離層７４の先端部７４ｄに溶解用流体６８を接触させることにより、搬送方向Ｐ１に沿って連続的に剥離層７４を溶解させる。これによって、電子デバイス１０を支持基板７２から連続的に分離することができる。このようにして、搬送方向Ｐ１に沿って延びる形態の電子デバイス１０を製造することができる。

上述の製造方法によれば、電子デバイス１０を形成する間、電子デバイス１０の構成要素を、支持体７０によって支持することができる。このため、伸びや湾曲などの変形が電子デバイス１０の基材２０やその他の構成要素に生じてしまうことを抑制することができる。従って、高い寸法精度を有する電子デバイス１０を得ることができる。

また、上述の製造方法によれば、水成分を含む溶解用流体６８を用いて電子デバイス１０を支持基板７２から分離することができる。このため、溶解用流体６８が電子デバイス１０に接触することによって電子デバイス１０の物性や電気特性が劣化してしまうことを抑制することができる。

なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述した実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。

（第１の変形例）
上述の実施の形態においては、単位領域１５において基材２０に形成された穴が、基材２０を貫通する貫通孔２３である例を示した。しかしながら、これに限られることはなく、図１３に示すように、基材２０に形成された穴は、基材２０を貫通しない凹部２４であってもよい。なお、凹部２４は、図１３に示すように、基材２０の第１面２１側に形成されていてもよく、若しくは、図示はしないが、基材２０の第２面２２側に形成されていてもよい。

以下の説明において、単位領域１５に属する基材２０のうち、凹部２４が形成されていない領域のことを第１領域Ｒ１と称し、凹部２４が形成されている領域のことを第２領域Ｒ２と称する。第１領域Ｒ１の厚みＴ１は、例えば１０μｍ以上且つ２００μｍ以下が好ましく、２０μｍ以上且つ２００μｍ以下がさらに好ましい。また、第２領域Ｒ２の厚みＴ２は、例えば０．２μｍ以上且つ５μｍ以下が好ましく、０．５μｍ以上且つ３μｍ以下がさらに好ましい。また、第１ラインＸ及び第２ラインＹを支持する第１部分２０ａ及び第２部分２０ｂの厚みＴ３は、例えば１０μｍ以上且つ２００μｍ以下が好ましく、２０μｍ以上且つ２００μｍ以下がさらに好ましい。

基材２０の強度を確保する部分である第１領域Ｒ１、第１部分２０ａ及び第２部分２０ｂにおいて、厚みＴ１及び厚みＴ３を１０μｍ以上にすることにより、電子デバイス１０を伸縮させたときに基材２０が降伏するまで変形してしまうことを抑制することができる。
また、第２領域Ｒ２の厚みＴ２を厚みＴ１及び厚みＴ３に比べて十分に小さくすることにより、基材２０に十分な柔軟性を持たせることができる。また、第２領域Ｒ２の厚みＴ２を０．２μｍ以上にすることにより、電子デバイス１０を伸縮させたときに第２領域Ｒ２が破損してしまうことを抑制することができる。

第２領域Ｒ２の厚みＴ２は、第１領域Ｒ１の厚みＴ１よりも小さく、且つ、第１部分２０ａ及び第２部分２０ｂの厚みＴ３よりも小さい。好ましくは、Ｔ２／Ｔ１は、０．０１以上且つ０．１以下である。また、好ましくは、Ｔ２／Ｔ３は、０．０１以上且つ０．１以下である。このように厚みＴ１、厚みＴ２及び厚みＴ３を設定することにより、基材２０に十分な柔軟性を持たせながら、電子デバイス１０を伸縮させたときに基材２０が破損してしまうことを抑制することができる。

厚みＴ１及び厚みＴ３としては、好ましくは、上述の本実施の形態の場合と同様に、複数の箇所で厚みＴ１及び厚みＴ３を測定した結果の平均値を用いる。
例えば、第１方向Ｄ１において少なくとも２箇所で基材２０の第１領域Ｒ１の厚みを測定し、且つ、第２方向Ｄ２において少なくとも２箇所で基材２０の第１領域Ｒ１の厚みを測定する。これらの測定結果の平均値を、厚みＴ１とする。
また、第１方向Ｄ１において少なくとも２箇所で基材２０の第２部分２０ｂの端部の厚みを測定し、且つ、第２方向Ｄ２において少なくとも２箇所で基材２０の第１部分２０ａの端部の厚みを測定する。これらの測定結果の平均値を、厚みＴ３とする。

各箇所における厚みＴ１及び厚みＴ３は、例えば、マイクロメータを用いて測定することができる。マイクロメータとしては、例えば、ミツトヨ社製の高精度デジマチックマイクロメータ ＭＤＨ−２５Ｍを用いることができる。
また、上述の本実施の形態の場合と同様に、各箇所における厚みＴ１及び厚みＴ３を、電子デバイス１０の総厚みから、トランジスタ素子３０単体の厚みを引くことによって算出してもよい。

厚みＴ２は、例えば、第１領域Ｒ１と第２領域Ｒ２との間の段差、又は、第１部分２０ａ及び第２部分２０ｂと第２領域Ｒ２との間の段差に基づいて算出することができる。例えば、はじめに、複数の箇所、例えば少なくとも３箇所において上述の段差を測定して、段差の平均値を算出する。次に、厚みＴ１又は厚みＴ３の値から、段差の平均値を引くことによって、厚みＴ２を算出することができる。段差を測定する装置としては、例えば、小坂研究所製の表面粗さ測定機 ＳＥ４０００を用いることができる。

本変形例によれば、単位領域１５に属する基材２０に凹部２４を形成することにより、第１部分２０ａ及び第２部分２０ｂの変形や変位が、単位領域１５に属する基材２０によって阻害されてしまうことを抑制することができる。これによって、基材２０の伸縮性を高めることができる。

なお、上述の実施の形態及び第１の変形例において、貫通孔２３や凹部２４などの穴は、複数の単位領域１５の全てに形成されていてもよく、複数の単位領域１５のうちの一部に形成されていてもよい。

（第２の変形例）
上述の実施の形態及び第１の変形例においては、単位領域１５に属する基材２０に貫通孔２３や凹部２４などの穴を形成し、これによって、基材２０の伸縮性を高める例を示した。本変形例においては、単位領域１５全体の面積１５Ｓに対する、単位領域１５のうちトランジスタ素子３０が配置される素子領域３０Ｒの面積の比率を小さくすることにより、基材２０の伸縮性を高める例について説明する。なお、本変形例において、単位領域１５は、隣り合う２本の第１ラインＸ及び隣り合う２本の第２ラインＹによって囲われた領域として画定される。

図１４は、第２の変形例に係る電子デバイス１０を示す平面図である。また、図１５は、図１４の電子デバイスをXV−XV方向から見た断面図である。図１５に示すように、基材２０は、均一な厚みＴを有する。厚みＴは、例えば１０μｍ以上且つ２００μｍ以下が好ましく、２０μｍ以上且つ２００μｍ以下がさらに好ましい。
厚みＴを１０μｍ以上にすることにより、電子デバイス１０を伸縮させたときに基材２０が降伏するまで変形してしまうことを抑制することができる。また、基材２０の厚みＴを２００μｍ以下にすることにより、基材２０の十分な伸縮性を確保することができる。

基材２０の厚みＴとしては、好ましくは、上述の本実施の形態の場合と同様に、複数の箇所で基材２０の端部の厚みを測定した結果の平均値を用いる。例えば、第１方向Ｄ１において少なくとも２箇所で基材２０の第２部分２０ｂの端部の厚みを測定し、且つ、第２方向Ｄ２において少なくとも２箇所で基材２０の第１部分２０ａの端部の厚みを測定する。これらの測定結果の平均値を、基材２０の厚みＴとする。

本変形例においては、図１４に示すように、点Ｃ１と点Ｃ２とを結ぶ直線を対角線とする長方形の領域を、トランジスタ素子３０が配置される素子領域３０Ｒとする。点Ｃ１は、第１ラインＸと第２ラインＹとの交点である。点Ｃ２は、単位領域１５に配置されたトランジスタ素子３０のうち、交点Ｃ１から最も遠い部分に位置する。素子領域３０Ｒは、第１方向Ｄ１における幅Ｂ１と、第２方向Ｄ２における幅Ｂ２とを有する。

図１４に示す例において、点Ｃ２は、ドレインパッド３４ａ上に位置する。なお、点Ｃ２が位置するトランジスタ素子３０の構成要素が、ドレインパッド３４ａに限られることはない。例えば、点Ｃ１から最も遠くに位置するトランジスタ素子３０の構成要素が、絶縁層３６やパッシベーション層であってもよい。

単位領域１５の面積１５Ｓは、Ａ１×Ａ２によって算出される。本変形例において、Ａ１は、隣り合う２つの第２ラインＹの間の、第１方向Ｄ１における距離である。また、Ａ２は、隣り合う２つの第１ラインＸの間の、第２方向Ｄ２における距離である。

幅Ｂ１、幅Ｂ２、距離Ａ１、及び距離Ａ２は、例えば、電子デバイス１０を図１４のような平面図として撮影することによって得られた画像に基づいて測定される。画像に基づいて幅や距離を測定するシステムとしては、例えば、上述の本実施の形態における幅Ｍ１、幅Ｍ２、距離Ｌ１、及び距離Ｌ２の場合と同様に、Ｎｉｋｏｎ社のＣＮＣ画像測定システム Ｎｅｘｉｖ ＶＭＲ-３０３０を用いることができる。この場合、好ましくは、幅Ｂ１などの値として、複数の箇所において幅Ｂ１を測定した結果の平均値を用いる。例えば、同一の単位領域１５において、幅Ｂ１を複数の箇所で、例えば少なくとも３箇所で測定する。更に、複数の単位領域１５においてそれぞれ、複数箇所における幅Ｂ１の測定を実施する。このようにして得られた複数の測定結果の平均値を、幅Ｂ１の値として採用する。幅Ｂ２、距離Ａ１、及び距離Ａ２についても同様である。具体的な測定方法は、上述の本実施の形態における幅Ｍ１、幅Ｍ２、距離Ｌ１、及び距離Ｌ２の場合と同様である。

また、本変形例において、単位領域１５のうち素子領域３０Ｒを除く領域を、非素子領域２５Ｒと称する。非素子領域２５Ｒにおいては、基材２０上に、パッシベーション層などの伸縮性の低い構成要素を含むトランジスタ素子３０が存在しない。このため、非素子領域２５Ｒは、素子領域３０Ｒに比べて変形し易い。非素子領域２５Ｒの面積２５Ｓは、単位領域１５の面積１５Ｓから、素子領域３０Ｒの面積３０Ｓを引くことによって算出される。

本変形例において、単位領域１５の面積１５Ｓに対する、非素子領域２５Ｒの面積２５Ｓの比率は、０．７以上であり、より好ましくは０．９以上である。このように単位領域１５に非素子領域２５Ｒを設けることにより、基材２０の変形や変位が、単位領域１５に配置されたトランジスタ素子３０によって阻害されてしまうことを抑制することができる。これによって、電子デバイス１０の伸縮性を高めることができる。

なお、上述の説明においては、素子領域３０Ｒが、第１方向Ｄ１における幅Ｂ１及び第２方向Ｄ２における幅Ｂ２を有する長方形の領域であるとして、素子領域３０Ｒの面積を算出する例を示したが、これに限られることはない。例えば、単位領域１５のうちトランジスタ素子３０の構成要素が存在する領域の面積を、素子領域３０Ｒの面積としてもよい。

（その他の変形例）
上述の実施の形態及び変形例においては、トランジスタ素子３０がいわゆるトップゲート型である例を示したが、これに限られることはない。例えば、図示はしないが、トランジスタ素子３０は、ゲート電極３１がソース電極３３、ドレイン電極３４及び半導体層３５よりも基材２０に近い位置に配置される、いわゆるボトムゲート型であってもよい。

上述の実施の形態及び変形例においては、単位領域１５に配置される素子が、トランジスタ素子３０である例を示した。しかしながら、単位領域１５に配置される素子が特に限られることはない。例えば、抵抗器やインダクタなどの受動素子を単位領域１５に配置してもよい。

上述の実施の形態においては、支持体７０を搬送しながら電子デバイス１０を支持体７０の支持基板７２から分離して電子デバイス１０を製造する例を示した。すなわち、いわゆるロールトゥーロール方式で電子デバイス１０を製造する例を示した。しかしながら、これに限られることはなく、いわゆる枚葉方式で電子デバイス１０を製造してもよい。例えば、はじめに、可撓性を有さない支持基板７２と、支持基板７２上に設けられた剥離層７４と、を備える支持体７０を準備する。次に、支持体７０上に電子デバイス１０を形成する。その後、溶解用流体を用いて剥離層７４を溶解させて、電子デバイス１０を支持体７０の支持基板７２から分離することにより、電子デバイス１０を得ることができる。

上述の実施の形態においては、支持体７０上に電子デバイス１０を形成し、支持体７０の支持基板７２から電子デバイス１０を分離することによって、電子デバイス１０を製造する例を示した。しかしながら、上述の実施の形態による電子デバイス１０や、各変形例による電子デバイス１０を得ることができる限りにおいて、電子デバイス１０の製造方法が特に限られることはない。例えば、基板５２上に電子デバイス１０を形成して、製品として流通可能な実装基板５０を得てもよい。

なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。

次に、本開示を実施例により更に具体的に説明するが、本開示はその要旨を超えない限り、以下の実施例の記載に限定されるものではない。

（実施例１）
〔電子デバイスの製造〕
まず、支持基板７２、剥離層７４及び封止層７６を備える支持体７０を準備した。具体的には、はじめに、１辺が１５０ｍｍの正方形状を有し、厚み０．７ｍｍの無アルカリガラスからなる支持基板７２を準備した。次に、真空蒸着法によって、支持基板７２上に、厚み３０ｎｍのホウ砂からなる剥離層７４を形成した。その後、真空蒸着法によって、厚み１００ｎｍのアルミニウムからなる封止層７６を形成した。

次に、支持体７０上に、上述の第１部分２０ａ、第２部分２０ｂ及び第３部分２０ｃを有し、複数の貫通孔２３が形成された基材２０を設けた。具体的には、はじめに、スピンコート法によって、支持体７０上に、ネガ型の感光性を有する樹脂層を形成した。樹脂層の材料としては、日本化薬製のエポキシ系感光性樹脂 ＳＵ−８を用いた。次に、ホットプレートを用いて樹脂層を乾燥させた後、貫通孔２３に対応するパターンを有するシャドウマスクを介して、樹脂層を紫外線で露光した。ホットプレートとしては、アズワンＥＣ１２００Ｎを用いた。その後、露光された樹脂層を現像液で現像することにより、支持体７０上に、複数の貫通孔２３が形成された基材２０を設けた。現像液としては、関東化学製のプロピレングリコール1-モノメチルエーテル2-アセタート溶液を用いた。また、現像後、基材２０を焼成して基材２０を硬化させた。基材２０を焼成するためのオーブンとしては、エスペック社製のＰＶＣ−２１２を用いた。

上述のようにして形成された基材２０において、基材２０の第１部分２０ａ及び第２部分２０ｂによって画定される単位領域１５は、一辺１ｍｍの正方形状であり、単位領域１５の面積１５Ｓは、１ｍｍ^２であった。また、第１部分２０ａ及び第２部分２０ｂに接続される第３部分２０ｃは、一辺０．３ｍｍの正方形状であり、第３部分２０ｃの面積２０Ｓは、０．０９ｍｍ^２であった。従って、単位領域１５の面積１５Ｓに対する、単位領域１５のうち貫通孔２３が形成されている領域の面積２３Ｓの比率は、０．９１である。

次に、基材２０の第１部分２０ａ及び第２部分２０ｂに第１ラインＸ及び第２ラインＹを形成し、基材２０の第３部分２０ｃにトランジスタ素子３０を形成した。

具体的には、はじめに、真空蒸着法によって、基材２０上に、厚み５０ｎｍの金からなる導電層を設けた。次に、フォトリソグラフィー法によって導電層をパターニングして、第２部分２０ｂ上に第２ラインＹを形成し、第３部分２０ｃ上にソース電極３３及びドレイン電極３４を形成した。フォトリソグラフィー法においては、はじめに、スピンコート法によって、金からなる導電層上にポジ型のフォトレジストを設けた。ポジ型のフォトレジストとしては、ＡＺエレクトロニクス製のＡＺ５２０６を用いた。次に、マスクを介してフォトレジストを露光し現像して、導電層のうち第２ラインＹ、ソース電極３３及びドレイン電極３４が形成されるべき部分の上にレジストパターンを設けた。その後、関東化学製のＡＵＲＵＭをエッチング液として用いて、金からなる導電層をエッチングした。次に、関東化学製のポジレジスト剥離液を用いて、レジストパターンを除去した。

次に、インクジェット装置を用いて、ソース電極３３とドレイン電極３４との間に半導体層３５を形成した。インクジェット装置としては、フジフイルム社製のＤＭＰ−２８３１を用いた。半導体層３５を構成する有機半導体材料としては、シグマアルドリッチ製のPlexcore^(R) OS 1100を用いた。具体的には、はじめに、Plexcore^(R) OS 1100を１重量％の濃度でデカヒドロナフタレンに溶解させた有機半導体溶液を、ソース電極３３及びドレイン電極３４を覆うように、インクジェット装置を用いて塗布した。次に、塗布した有機半導体溶液を、ホットプレートで乾燥させて、半導体層３５を得た。

次に、ソース電極３３、ドレイン電極３４及び半導体層３５の上にゲート絶縁膜３２を形成した。具体的には、スピンコート法によって、基材２０上に、ネガ型の感光性を有する樹脂層を設けた。樹脂層の材料としては、基材２０の場合と同様に、日本化薬製のＳＵ−８を用いた。その後、基材２０の場合と同様にして樹脂層をパターニングすることにより、ソース電極３３、ドレイン電極３４及び半導体層３５の上にゲート絶縁膜３２を設けた。

次に、真空蒸着法によって、基材２０上に、厚み５０ｎｍの金からなる導電層を設けた。その後、第２ラインＹ、ソース電極３３及びドレイン電極３４の場合と同様にして導電層をパターニングすることにより、第１部分２０ａ上に第１ラインＸを形成し、ゲート絶縁膜３２上にゲート電極３１を形成した。

このようにして、支持体７０上に、基材２０、第１ラインＸ、第２ラインＹ及びトランジスタ素子３０を備える電子デバイス１０を形成した。

次に、電子デバイス１０を支持体７０の支持基板７２から分離した。具体的には、はじめに、支持体７０及び電子デバイス１０を含む積層体を、和光純薬工業製のアルミニウム用エッチング液に浸して、封止層７６を除去した。次に、積層体を純水に晒して、剥離層７４を除去した。これによって、電子デバイス１０を支持基板７２から分離した。

〔電子デバイスの伸縮性の評価〕
電子デバイス１０から、長さ５０ｍｍ、幅３０ｍｍの長方形状のサンプルを切り出した。この際、上述の第３方向Ｄ３が、サンプルの長さ方向となるよう、電子デバイス１０からサンプルを切り出した。

次に、サンプルを長さ方向に引っ張って、サンプルを長さ方向に伸ばした。結果、サンプルは、元の長さに対して１２０％まで伸びた。すなわち、元の長さ５０ｍｍのサンプルが、長さ１１０ｍｍになるまで伸びた。また、サンプルを元の長さに対して１２０％まで伸ばし、その後に元の長さに戻すという動作を１万回繰り返した。このような１万回の繰り返し評価の後、サンプルに塑性変形や損傷は生じなかった。この測定には、イマダ社製のテンシロン万能材料試験機 ＲＴＦ−２４３０を用いた。

（実施例２）
第３部分２０ｃを一辺０．５ｍｍの正方形状とし、第３部分２０ｃの面積２０Ｓを０．２５ｍｍ^２としたこと以外は、実施例１の場合と同様にして、電子デバイス１０を作製した。単位領域１５の面積１５Ｓに対する、単位領域１５のうち貫通孔２３が形成されている領域の面積２３Ｓの比率は、０．７５である。

また、実施例１の場合と同様にして、電子デバイス１０からサンプルを切り出して、サンプルの伸張性を評価した。結果、サンプルは、元の長さに対して７０％まで伸びた。また、１万回の繰り返し評価の後、サンプルに塑性変形や損傷は生じなかった。

（実施例３）
第３部分２０ｃを一辺０．８ｍｍの正方形状とし、第３部分２０ｃの面積２０Ｓを０．６４ｍｍ^２としたこと以外は、実施例１の場合と同様にして、電子デバイス１０を作製した。単位領域１５の面積１５Ｓに対する、単位領域１５のうち貫通孔２３が形成されている領域の面積２３Ｓの比率は、０．３６である。

また、実施例１の場合と同様にして、電子デバイス１０からサンプルを切り出して、サンプルの伸張性を評価した。結果、サンプルは、元の長さに対して４％まで伸びた。また、１万回の繰り返し評価の後、サンプルに塑性変形や損傷は生じなかった。

（比較例１）
基材２０に貫通孔２３を形成しなかったこと以外は、実施例１の場合と同様にして、電子デバイス１０を作製した。

また、実施例１の場合と同様にして、電子デバイス１０からサンプルを切り出して、サンプルの伸張性を評価した。結果、サンプルの伸びが１％未満の状態で、サンプルの基材２０に亀裂が生じ、トランジスタ素子３０が破損した。

１０ 電子デバイス
１５ 単位領域
２０ 基材
２０ａ 第１部分
２０ｂ 第２部分
２０ｃ 第３部分
２０ｄ 第１接続部分
２０ｅ 第２接続部分
２１ 第１面
２２ 第２面
２３ 貫通孔
２４ 凹部
２５Ｒ 非素子領域
３０ トランジスタ素子
３０Ｒ 素子領域
３１ ゲート電極
３２ ゲート絶縁膜
３３ ソース電極
３４ ドレイン電極
３４ａ ドレインパッド
３５ 半導体層
３６ 絶縁層
３７ 開口部
３８ 貫通電極
４１ 第１電極
４２ 感圧体
４３ 第２電極
５０ 実装基板
５２ 基板
６０ 製造装置
６２ 剥離層形成部
６４ 電子デバイス形成部
６５ 分離部
７０ 支持体
７２ 支持基板
７４ 剥離層
７６ 封止層
Ｒ１ 第１領域
Ｒ２ 第２領域
Ｘ１〜Ｘｍ 第１ライン
Ｙ１〜Ｙｎ 第２ライン

Claims (10)

1. 基材と、
   前記基材に設けられた複数の第１ラインと、
   前記複数の第１ラインと交差する複数の第２ラインと、
   前記第１ライン及び前記第２ラインに電気的に接続された素子と、を備え、
   前記基材は、対応する前記第１ラインを支持する複数の第１部分と、対応する前記第２ラインを支持する複数の第２部分と、を少なくとも含み、
   前記素子は、隣り合う２つの前記第１部分と、隣り合う２つの前記第２部分とによって囲われた領域として画定される単位領域に配置されており、
   前記基材は、前記単位領域のうち前記素子と重ならない部分に形成された穴を有する、電子デバイス。
2. 前記基材の前記穴は、前記基材を貫通する貫通孔を含む、請求項１に記載の電子デバイス。
3. 前記基材の前記穴は、前記基材を貫通しない凹部を含む、請求項１又は２に記載の電子デバイス。
4. 前記単位領域の面積に対する、前記単位領域のうち前記穴が形成されている領域の面積の比率が、０．７以上である、請求項１乃至３のいずれか一項に記載の電子デバイス。
5. 基板と、
   基板に設けられた電子デバイスと、を備え、
   前記電子デバイスは、
   基材と、
   前記基材に設けられた複数の第１ラインと、
   前記複数の第１ラインと交差する複数の第２ラインと、
   前記第１ライン及び前記第２ラインに電気的に接続された素子と、を備え、
   前記基材は、対応する前記第１ラインを支持する複数の第１部分と、対応する前記第２ラインを支持する複数の第２部分と、を少なくとも含み、
   前記素子は、隣り合う２つの前記第１部分と、隣り合う２つの前記第２部分とによって囲われた領域として画定される単位領域に配置されており、
   前記基材は、前記単位領域のうち前記素子と重ならない部分に形成された穴を有する、実装基板。
6. 前記基板は、可撓性を有する、請求項５の実装基板。
7. 前記素子は、電極及び半導体層を含むトランジスタ素子を含み、
   前記実装基板は、前記トランジスタ素子の前記電極に電気的に接続された感圧体を更に備える、請求項５又は６に記載の実装基板。
8. 支持体を準備する工程と、
   前記支持体上に、複数の穴が形成された基材を設ける基材準備工程と、
   前記基材のうち前記穴が形成されていない領域に、複数の第１ライン、前記複数の第１ラインと交差する複数の第２ライン、並びに、前記第１ライン及び前記第２ラインに電気的に接続された素子を形成する素子形成工程と、を備え、
   前記基材のうち前記穴が形成されていない領域は、対応する前記第１ラインを支持する複数の第１部分と、対応する前記第２ラインを支持する複数の第２部分と、を少なくとも含み、
   前記素子は、隣り合う２つの前記第１部分と、隣り合う２つの前記第２部分とによって囲われた領域として画定される単位領域に配置されている、電子デバイスの製造方法。
9. 前記素子形成工程の後、前記素子が形成された前記基材を前記支持体から分離する分離工程を更に備える、請求項８に記載の電子デバイスの製造方法。
10. 前記支持体は、支持基板と、前記支持基板上に設けられた剥離層と、を備え、
    前記基材準備工程は、前記基材を、前記支持体のうち前記剥離層が形成されている側に設け、
    前記分離工程は、前記剥離層を溶解させる工程を含む、請求項９に記載の電子デバイスの製造方法。

Images