JP2016181718A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016181718A JP2016181718A JP2016119557A JP2016119557A JP2016181718A JP 2016181718 A JP2016181718 A JP 2016181718A JP 2016119557 A JP2016119557 A JP 2016119557A JP 2016119557 A JP2016119557 A JP 2016119557A JP 2016181718 A JP2016181718 A JP 2016181718A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- transistor
- oxide semiconductor
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 450
- 239000002019 doping agent Substances 0.000 claims abstract description 188
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 description 1011
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 123
- 239000001301 oxygen Substances 0.000 description 123
- 229910052760 oxygen Inorganic materials 0.000 description 123
- 230000015654 memory Effects 0.000 description 100
- 239000007789 gas Substances 0.000 description 68
- 238000000034 method Methods 0.000 description 64
- 238000010438 heat treatment Methods 0.000 description 61
- 238000005530 etching Methods 0.000 description 49
- 229910052739 hydrogen Inorganic materials 0.000 description 49
- 239000001257 hydrogen Substances 0.000 description 47
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 41
- 239000003990 capacitor Substances 0.000 description 41
- 230000006870 function Effects 0.000 description 41
- 125000004429 atom Chemical group 0.000 description 38
- 239000010410 layer Substances 0.000 description 38
- 239000012535 impurity Substances 0.000 description 37
- 230000007547 defect Effects 0.000 description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 31
- 229910044991 metal oxide Inorganic materials 0.000 description 30
- 150000004706 metal oxides Chemical class 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229910007541 Zn O Inorganic materials 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 28
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 24
- 229910052719 titanium Inorganic materials 0.000 description 24
- 239000010936 titanium Substances 0.000 description 24
- 229910052782 aluminium Inorganic materials 0.000 description 23
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 21
- 238000001312 dry etching Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 230000008569 process Effects 0.000 description 20
- 239000002184 metal Substances 0.000 description 19
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052757 nitrogen Inorganic materials 0.000 description 16
- 239000013078 crystal Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 239000000460 chlorine Substances 0.000 description 14
- 125000004430 oxygen atom Chemical group O* 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 239000010937 tungsten Substances 0.000 description 13
- 239000012298 atmosphere Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 238000004458 analytical method Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 239000011701 zinc Substances 0.000 description 11
- 239000011787 zinc oxide Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000000969 carrier Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000007667 floating Methods 0.000 description 10
- 229910052731 fluorine Inorganic materials 0.000 description 10
- 229910052733 gallium Inorganic materials 0.000 description 10
- 239000002356 single layer Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 9
- 239000011651 chromium Substances 0.000 description 9
- 238000003795 desorption Methods 0.000 description 9
- 238000006073 displacement reaction Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 239000011737 fluorine Substances 0.000 description 9
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 239000000956 alloy Substances 0.000 description 7
- 229910052801 chlorine Inorganic materials 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- 229910052738 indium Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 229910052724 xenon Inorganic materials 0.000 description 6
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 6
- 229910052725 zinc Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000002156 adsorbate Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 5
- 229960000909 sulfur hexafluoride Drugs 0.000 description 5
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- -1 for example Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 229910020923 Sn-O Inorganic materials 0.000 description 3
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 229910002091 carbon monoxide Inorganic materials 0.000 description 3
- 229910000423 chromium oxide Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- SHXXPRJOPFJRHA-UHFFFAOYSA-K iron(iii) fluoride Chemical compound F[Fe](F)F SHXXPRJOPFJRHA-UHFFFAOYSA-K 0.000 description 3
- 229910052743 krypton Inorganic materials 0.000 description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- CBQYNPHHHJTCJS-UHFFFAOYSA-N Alline Chemical compound C1=CC=C2C3(O)CCN(C)C3NC2=C1 CBQYNPHHHJTCJS-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 108010083687 Ion Pumps Proteins 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052795 boron group element Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052696 pnictogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910018137 Al-Zn Inorganic materials 0.000 description 1
- 229910018573 Al—Zn Inorganic materials 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910018725 Sn—Al Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002605 large molecules Chemical class 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
する。
【解決手段】基板上に酸化物半導体膜および絶縁膜を有し、酸化物半導体膜の側面は絶縁
膜と接しており、酸化物半導体膜は、チャネル形成領域と、チャネル形成領域を挟んで形
成されたドーパントを含む領域とを含み、酸化物半導体膜上に接して形成されたゲート絶
縁膜と、ゲート絶縁膜上に形成され、サイドウォール絶縁膜を有するゲート電極と、酸化
物半導体膜、および絶縁膜に接して形成されたソース電極およびドレイン電極とを有する
半導体装置である。
【選択図】図1
Description
る。例えば、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、
イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置、
発光素子を有する発光表示装置等を部品として搭載した電子機器に関する。
全般を指し、電気光学装置、発光表示装置、半導体回路および電子機器は全て半導体装置
である。
スシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用い
たトランジスタは電界効果移動度が低いものの大面積のガラス基板上に作製することがで
きる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いが大面積のガ
ラス基板上に作製することは難しいという欠点を有している。
電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体とし
て、酸化亜鉛、In−Ga−Zn−O系酸化物を用いてトランジスタを作製し、表示装置
の画素のスイッチング素子などに用いる技術が特許文献1および特許文献2で開示されて
いる。
ている。そのため、酸化物半導体の形成時に水素が混入しないような措置を講じることが
求められる。また、酸化物半導体のみならず、酸化物半導体に接するゲート絶縁膜中の水
素の量を低減することで、しきい値電圧の変動を低減することができる(特許文献3参照
)。
膜の表面および側面が減圧雰囲気に曝されると、酸化物半導体膜中の酸素が脱離してしま
い、酸素欠陥(又は酸素欠損ともいう)が形成されてしまう。酸化物半導体膜において、
酸素欠陥が形成された領域は、キャリアが流れやすくなることにより、トランジスタのソ
ースおよびドレイン間においてリーク電流が高くなるという問題が生じる。また、酸化物
半導体膜の酸素欠陥が形成され、キャリアが流れやすくなることにより、トランジスタの
しきい値電圧がマイナス方向にシフトしてしまう。
電気特性が低下する。
好なトランジスタおよびその作製方法を提供することを課題の一とする。
導体膜から酸素が脱離することを防止するために、酸化物半導体膜に接するように、酸素
を含む絶縁膜を設ける。以下、具体的な態様について説明する。
は絶縁膜と接しており、酸化物半導体膜は、チャネル形成領域と、チャネル形成領域を挟
んで形成されたドーパントを含む領域とを含み、酸化物半導体膜上に接して形成されたゲ
ート絶縁膜と、ゲート絶縁膜上に形成され、サイドウォール絶縁膜を有するゲート電極と
、酸化物半導体膜、および絶縁膜に接して形成されたソース電極およびドレイン電極と、
を有する半導体装置である。
の側面は絶縁膜と接しており、酸化物半導体膜は、チャネル形成領域と、チャネル形成領
域を挟んで形成されたドーパントを含む第1の領域と、ドーパントを含む第1の領域を挟
んで形成されたドーパントを含む第2の領域と、を含み、酸化物半導体膜上に接して形成
されたゲート絶縁膜と、ゲート絶縁膜上に形成され、サイドウォール絶縁膜を有するゲー
ト電極と、酸化物半導体膜、および絶縁膜に接して形成されたソース電極およびドレイン
電極と、を有し、酸化物半導体膜において、サイドウォール絶縁膜と重なるドーパントを
含む第1の領域と、ドーパントを含む第1の領域を挟んで形成されたドーパントを含む第
2の領域と、に含まれるドーパント濃度がそれぞれ異なることを特徴とする半導体装置で
ある。
のドーパントの濃度よりも低いことが好ましい。
の側面は絶縁膜と接しており、酸化物半導体膜は、チャネル形成領域と、チャネル形成領
域を挟んで形成されたドーパントを含む領域とを含み、酸化物半導体膜上に接して形成さ
れたゲート絶縁膜と、ゲート絶縁膜上に形成され、サイドウォール絶縁膜を有するゲート
電極と、サイドウォール絶縁膜、酸化物半導体膜、および絶縁膜に接して形成されたソー
ス電極およびドレイン電極と、を有する半導体装置である。
の側面は絶縁膜と接しており、酸化物半導体膜は、チャネル形成領域と、チャネル形成領
域を挟んで形成されたドーパントを含む第1の領域と、ドーパントを含む第1の領域を挟
んで形成されたドーパントを含む第2の領域と、を含み、酸化物半導体膜上に接して形成
されたゲート絶縁膜と、ゲート絶縁膜上に形成され、サイドウォール絶縁膜を有するゲー
ト電極と、サイドウォール絶縁膜、酸化物半導体膜、および絶縁膜に接して形成されたソ
ース電極およびドレイン電極と、を有し、酸化物半導体膜において、サイドウォール絶縁
膜と重なるドーパントを含む第1の領域と、ソース電極およびドレイン電極と接するドー
パントを含む第2の領域と、に含まれるドーパント濃度がそれぞれ異なることを特徴とす
る半導体装置である。
のドーパントの濃度よりも低いことが好ましい。
導電膜が、サイドウォール絶縁膜に接することが好ましい。また、第1の導電膜の膜厚は
、第2の導電膜の膜厚よりも薄いことが好ましい。
により酸素が脱離する絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む
ことが好ましい。このような絶縁膜と、酸化物半導体膜とを接して設けることにより、加
熱処理の際に、絶縁膜から酸素が脱離し、酸化物半導体膜に拡散させることができる。こ
れにより、酸化物半導体膜の酸素欠陥を低減することができる。
、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハ
フニウム、酸化イットリウム等が挙げられる。
ことが好ましい。
alline Oxide Semiconductor)膜とすることが好ましい。
ができる。この結果、トランジスタのしきい値電圧のマイナスシフトを低減させることが
できる。また、トランジスタのソースおよびドレインにおけるリーク電流や、酸化物半導
体膜の側面におけるリーク電流を低減させることができる。以上により、トランジスタの
電気特性を向上させることができる。
明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細
を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図
面間で共通して用い、その繰り返しの説明は省略する。
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
に付したものであり、数的に限定するものではない。そのため、例えば、「第1の」を、
「第2の」または「第3の」などと適宜置き換えて説明することができる。
本実施の形態では、本発明の一態様に係る半導体装置の構造について、図1および図2を
用いて説明する。
の上面図であり、図1(B)は、図1(A)の破線A1−A2に対応する断面図であり、
図1(C)は、図1(A)の破線B1−B2に対応する断面図である。なお、図1(A)
では、煩雑になることを避けるため、トランジスタ200の構成要素の一部(例えば、ゲ
ート絶縁膜114a、絶縁膜118a、サイドウォール絶縁膜124a、124b、絶縁
膜130、絶縁膜132など)を省略している。
102a上に設けられた酸化物半導体膜106aと、酸化物半導体膜106aと接するゲ
ート絶縁膜114aと、ゲート絶縁膜114a上に形成されたサイドウォール絶縁膜12
4a、124bを有するゲート電極116aと、酸化物半導体膜106aと接して形成さ
れた導電膜128a、128bと、を有する。なお、導電膜128a、128bは、ソー
ス電極およびドレイン電極として機能する。また、ゲート電極116a上には絶縁膜11
8aが設けられている。さらに、トランジスタ200を覆うように絶縁膜130および絶
縁膜132が設けられている。
て、絶縁膜102a、絶縁膜110a、およびゲート絶縁膜114aが形成されている。
また、絶縁膜110aと接するように絶縁膜112aが設けられている。酸化物半導体膜
106aに接する絶縁膜は、加熱処理により酸素が脱離する絶縁膜であることが好ましい
。
mal Desorption Spectroscopy:昇温脱離ガス分光法)分析
にて、酸素原子に換算しての酸素の放出量が1.0×1018atoms/cm3以上、
好ましくは3.0×1020atoms/cm3以上であることをいう。
以下に説明する。
膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算
することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分
値に対する原子の密度の割合である。
び絶縁膜のTDS分析結果から、絶縁膜の酸素分子の脱離量(NO2)は、下記の数式1
で求めることができる。ここで、TDS分析で得られる質量数32で検出されるスペクト
ルの全てが酸素分子由来と仮定する。質量数32のものとしてメタノール(CH3OH)
があるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位
体である質量数17の酸素原子および質量数18の酸素原子を含む酸素分子についても、
自然界における存在比率が極微量であるため考慮しない。
料をTDS分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、N
H2/SH2とする。SO2は、絶縁膜をTDS分析したときのスペクトルの積分値であ
る。αは、TDS分析におけるスペクトル強度に影響する係数である。数式1の詳細に関
しては、特開平6−275697公報を参照する。なお、上記絶縁膜の酸素の脱離量は、
電子科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料と
して1×1016atoms/cm3の水素原子を含むシリコンウェハを用いて測定した
。
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の脱離量につ
いても見積もることができる。
酸素の放出量は、酸素分子の脱離量の2倍となる。
iOX(X>2))であってもよい。酸素が過剰な酸化シリコン(SiOX(X>2))
とは、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位
体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定し
た値である。
場合がある。そのため、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう
。また、酸化物半導体膜の側面に酸素欠陥が生じると、側面が低抵抗化し、酸化物半導体
膜の側面を介してソース電極およびドレイン電極間にリーク電流が発生する恐れがある。
酸素が脱離する絶縁膜を設けることとする。これにより、加熱処理の際に絶縁膜から酸素
が脱離し、酸化物半導体膜106aに拡散(又は供給)して酸化物半導体膜106aの酸
素欠損を補うことができる。そのため酸化物半導体膜106aの側面の低抵抗化を抑制す
ることができる。そのため、ソース電極およびドレイン電極間のリーク電流を抑制するこ
とができる。
、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハ
フニウム、酸化イットリウム等を用いることができる。
を、酸化物半導体膜106aの近傍に設けることとする。これにより、酸化物半導体膜1
06aに接して設けられた、加熱処理により酸素が脱離する絶縁膜から酸素が拡散してし
まうことを抑制することができる。
リコン膜を用い、絶縁膜112aとして酸素を透過しにくい膜、代表的には酸化アルミニ
ウム膜を用いることができる。上述のように、酸化物半導体膜106aに接する絶縁膜1
10aに加熱処理により酸素が脱離する絶縁膜を用いることで、酸化物半導体膜106a
に酸素を拡散(又は供給)させることができる。絶縁膜110aに接する絶縁膜112a
として、酸素を透過しにくい膜を用いることで、絶縁膜110aおよび酸化物半導体膜1
06aから酸素が外部に放出されることを抑制することができる。
導体膜106aの側面がソース電極およびドレイン電極と接触しない構成とすることがで
きる。そのため、酸化物半導体膜106aの側面を介したソース電極およびドレイン電極
間のリーク電流の発生をより抑制することができる。
酸化シリコン膜を用いることができる。これにより、酸化物半導体膜106aに酸素を拡
散(又は供給)させることで酸化物半導体膜106aの酸素欠陥を補うことができる。そ
のため、ゲート絶縁膜114aと酸化物半導体膜106aの界面準位を低減し、トランジ
スタの動作などに起因して生じうる電荷が、ゲート絶縁膜114aと酸化物半導体膜10
6aの界面等に捕獲されることを抑制することができる。そのため、しきい値電圧がマイ
ナス方向へシフトすることを抑制することができ、トランジスタの電気特性の劣化を抑制
することができる。
一種以上の元素を含む金属酸化物を用いる。代表的には、四元系金属酸化物であるIn−
Sn−Ga−Zn−O系金属酸化物や、三元系金属酸化物であるIn−Ga−Zn−O系
金属酸化物、In−Sn−Zn−O系金属酸化物、In−Al−Zn−O系金属酸化物、
Sn−Ga−Zn−O系金属酸化物、Al−Ga−Zn−O系金属酸化物、Sn−Al−
Zn−O系金属酸化物や、二元系金属酸化物であるIn−Zn−O系金属酸化物、Sn−
Zn−O系金属酸化物や、ZnO、SnO、InOなどを用いることができる。また、上
記金属酸化物に酸化シリコンを含んでもよい。
a)、亜鉛(Zn)を有する酸化物、という意味であり、その組成比は特に問わない。ま
た、インジウムとガリウムと亜鉛以外の元素を含んでいてもよい。このとき、上記酸化物
半導体膜においては、化学量論比に対し、酸素を過剰にすることが好ましい。酸素を過剰
にすることにより、酸化物半導体膜の酸素欠陥に起因するキャリアの生成を抑制すること
ができる。
以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネ
ルギーギャップの広い金属酸化物を、酸化物半導体膜106aとして用いることで、トラ
ンジスタのオフ電流を低減することができる。
などの状態をとる。
d Crystalline Oxide Semiconductor)膜とする。
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当
該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡(TEM:Transmission Electron Micro
scope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリ
ーともいう。)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移
動度の低下が抑制される。
ルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸お
よびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、8
5°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5
°以上5°以下の範囲も含まれることとする。
C−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CA
AC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成
面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。な
お、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線方向ま
たは表面の法線方向に平行な方向となる。結晶部は、成膜することにより、または成膜後
に加熱処理などの結晶化処理を行うことにより形成される。
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
れてもよい。
は、1×1018atoms/cm3以下、さらに好ましくは2×1016atoms/
cm3以下であることが望ましい。アルカリ金属およびアルカリ土類金属は、酸化物半導
体と結合するとキャリアが生成されることがあり、トランジスタのオフ電流の上昇の原因
となるためである。
好ましくは1×1018atoms/cm3以下、より好ましくは5×1017atom
s/cm3以下、さらに好ましくは1×1016atoms/cm3以下とすることが好
ましい。酸化物半導体および水素の結合により、水素の一部がドナーとなり、キャリアで
ある電子が生じてしまう。そのため、酸化物半導体膜中の水素濃度を低減することが望ま
しい。酸化物半導体膜中の水素濃度を低減することで、トランジスタのしきい値電圧がマ
イナス方向にシフトすることを抑制することができる。
を挟んで形成されたドーパントを含む領域120a、120bを含む。ドーパントを含む
領域120a、120bは、ソース領域およびドレイン領域として機能する。ドーパント
を含む領域120a、120bには、窒素、リン、若しくは砒素などの15族元素、ホウ
素、アルミニウムなどの13族元素、水素、ヘリウム、ネオン、アルゴン、クリプトン、
またはキセノンの少なくともいずれか一以上のドーパントが含まれている。
ドーパントの濃度は、5×1018atoms/cm3以上1×1022atoms/c
m3以下、好ましくは5×1018atoms/cm3以上5×1019atoms/c
m3未満とする。
ーパントを含むため、キャリア密度または欠陥が増加する。このため、ドーパントを含む
領域120a、120bは、ドーパントを含まない領域(チャネル形成領域122)と比
較して導電性を高めることができる。なお、ドーパント濃度を増加させすぎると、ドーパ
ントがキャリアの移動を阻害することになり、ドーパントを含む領域120a、120b
の導電性を低下させることになる。
08Ω/sq.以下とすることが好ましい。
とで、チャネル形成領域122の端部に加わる電界を緩和させることができる。このため
、トランジスタの短チャネル効果を抑制することができる。
110aが設けられている。これにより、酸化物半導体膜106aの側面において、ソー
ス電極およびドレイン電極が接しないため、酸化物半導体膜106aの側面の低抵抗化に
よる、ソース電極およびドレイン電極間のリーク電流の発生を抑制することができる。ま
た、ソース電極およびドレイン電極と、ゲート電極116aとが重畳しないため、ソース
電極およびドレイン電極と、ゲート電極116aとの間に生じる寄生容量を低減すること
ができる。これにより、トランジスタの高速動作が可能となる。また、酸化物半導体膜1
06aのチャネル形成領域において、水素濃度を低くすることができるため、トランジス
タのオフ電流を極めて小さくすることができる。例えば、室温(25℃)でのオフ電流を
10zA(1zA(ゼプトアンペア)は1×10−21A)以下とすることができる。以
上によりトランジスタ200の電気特性を向上させることができる。
接していないが、導電膜128a、128bとサイドウォール絶縁膜124a、124b
は接していてもよい。
ついて、図2を参照して説明する。
210の上面図であり、図2(B)は、図2(A)の破線A1−A2に対応する断面図で
あり、図2(C)は、図2(A)の破線B1−B2に対応する断面図である。なお、図2
(A)では、煩雑になることを避けるため、トランジスタ210の構成要素の一部(例え
ば、ゲート絶縁膜114a、絶縁膜118a、サイドウォール絶縁膜124a、124b
、絶縁膜130、絶縁膜132など)を省略している。
102a上に設けられた酸化物半導体膜106aと、酸化物半導体膜106aと接するゲ
ート絶縁膜114aと、ゲート絶縁膜114a上に形成されたサイドウォール絶縁膜12
4a、124bを有するゲート電極116aと、サイドウォール絶縁膜124a、124
bおよび酸化物半導体膜106aと接して形成された導電膜126a、126bと、を有
する。また、導電膜126a上には導電膜128aが形成されており、導電膜126b上
には導電膜128bが形成されている。なお、導電膜126a、126bを、ソース電極
およびドレイン電極として機能させてもよいし、導電膜126aおよび導電膜128a、
並びに導電膜126bおよび導電膜128bを、ソース電極およびドレイン電極として機
能させてもよい。また、ゲート電極116a上には絶縁膜118aが設けられている。さ
らに、トランジスタ210を覆うように絶縁膜130および絶縁膜132が設けられてい
る。
として、絶縁膜102a、絶縁膜110a、およびゲート絶縁膜114aが形成されてい
る。また、絶縁膜110aと接するように絶縁膜112aが設けられている。また、酸化
物半導体膜106aに接する絶縁膜は、加熱処理により酸素が脱離する絶縁膜であること
が好ましい。
サイドウォール絶縁膜124a、124bおよび酸化物半導体膜106aと接するように
設けられた導電膜126a、導電膜126bを有する点にある。また、導電膜126a、
126bの膜厚は、導電膜128a、導電膜128bと比較して薄いことが好ましい。
ール絶縁膜124a、124bに接して設けることにより、トランジスタの作製工程にお
いてマスクずれが生じたとしても、酸化物半導体膜106aの表面を導電膜126a、1
26bで確実に覆うことができる。また、マスクずれに伴うトランジスタの電気特性のバ
ラツキを抑制することができる。さらに、ソース電極およびドレイン電極を形成する際に
、酸化物半導体膜106aがエッチングガスに曝されないため、好ましい。
ランジスタを用いて説明したが、ソース電極およびドレイン電極の対向領域を適宜、U字
状、C字状等としてもよい。このような構造のトランジスタは、チャネル幅を大きくする
ことが可能であり、オン電流を高くすることができる。
本実施の形態では、図1および図2に示すトランジスタの作製方法について、図3乃至図
7を用いて説明する。
説明する。
04を形成する(図3(A)参照)。
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなど
の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板
、SOI基板などを適用することも可能であり、これらの基板上に半導体素子が設けられ
たものを、基板100として用いてもよい。
剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後
、基板100より分離し、他の基板に転載するのに用いることができる。その際、半導体
装置は耐熱性の劣る基板や可撓性の基板にも転載できる。
熱処理により酸素が脱離する絶縁膜であることが好ましい。加熱処理により酸素が脱離す
る絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む絶縁膜を用いること
が好ましい。加熱処理により酸素が脱離する絶縁膜は、加熱処理の際に、酸素が脱離する
ことにより、後に形成される酸化物半導体膜に酸素を拡散(又は供給)させることができ
る。絶縁膜102として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン
、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イッ
トリウム等を用いることができる。スパッタリング法を用いて絶縁膜102を形成するこ
とにより、加熱処理により酸素が脱離しやすい絶縁膜とすることができるため、好ましい
。
下とする。絶縁膜102を厚く形成することで、絶縁膜102から放出される酸素の量を
増加させることができると共に、絶縁膜102と後に形成される酸化物半導体膜との界面
における界面準位を低減することが可能である。
てもよいし、酸化アルミニウム膜又は窒化酸化シリコン膜と酸化シリコン膜の積層で設け
てもよい。酸化アルミニウム膜および窒化酸化シリコン膜は、ブロッキング膜として機能
させることができる。これにより、基板100に含まれる不純物を酸化アルミニウム膜お
よび窒化酸化シリコン膜にてブロッキングすることができるため、後に形成される酸化物
半導体膜に不純物が混入することを防止することができる。本実施の形態では、酸化シリ
コン膜を用いて絶縁膜102を形成する場合について説明する。
は酸素および希ガスの混合ガス等を用いることができる。また、成膜ガス中の酸素量を高
くすることにより、絶縁膜102に含まれる酸素の量を増加させることができるため、好
ましい。代表的には、成膜ガス中の酸素濃度を6%以上100%以下にするとよい。
ーゲットに用い、基板温度30℃以上450℃以下(好ましくは70℃以上200℃以下
)、基板とターゲットの間の距離(T−S間距離)を20mm以上400mm以下(好ま
しくは40mm以上200mm以下)、圧力を0.1Pa以上4Pa以下(好ましくは0
.2Pa以上1.2Pa以下)、高周波電源を0.5kW以上12kW以下(好ましくは
1kW以上5kW以下)、成膜ガス中のO2/(O2+Ar)割合を1%以上100%以
下(好ましくは6%以上100%以下)として、RFスパッタリング法を用いることが好
ましい。なお、石英(好ましくは合成石英)ターゲットに代えてシリコンターゲットを用
いることもできる。なお、成膜ガスとしては、酸素のみを用いてもよい。
により成膜することができる。ここでは、酸化物半導体膜104は、スパッタリング法に
より、1nm以上50nm以下、好ましくは3nm以上30nm以下の厚さで成膜する。
秒以下とすることが好ましい。これにより、スパッタリング法により成膜する際、膜中へ
水素を含む不純物の混入を低減することができる。
る。外部リークは、微小な穴やシール不良などによって真空系の外から気体が流入するこ
とに起因する。また、内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の
部材からの放出ガスに起因する。リークレートを1×10−10Pa・m3/秒以下とす
るためには、外部リークおよび内部リークの両面から対策をとる必要がある。
い。メタルガスケットは、フッ化鉄、酸化アルミニウム、又は酸化クロムによって被覆さ
れた金属材料を用いることが好ましい。メタルガスケットはOリングと比べ密着性が高く
、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによっ
て被覆された鉄、アルミニウム、クロム等、不動態の金属材料を用いることで、メタルガ
スケットから生じる水素を含む放出ガスが抑制され、内部リークも低減することができる
。
、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、
クロムおよびニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロムおよびニ
ッケルなどを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、
表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガス
を低減できる。あるいは、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化ク
ロムなどで被覆された鉄、アルミニウム、クロム等の不動態の金属にしてもよい。
好ましい。このとき、精製機から成膜室までの配管の長さを5m以下、好ましくは1m以
下とする。配管の長さを5m以下または1m以下とすることで、配管からの放出ガスの影
響を長さに応じて低減できる。
子ポンプおよびクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。タ
ーボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。
そこで、水の排気能力の高いクライオポンプおよび水素の排気能力の高いスパッタイオン
ポンプを組み合わせることが有効となる。
が、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に
相関はないが、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱
離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、成膜室を
ベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくする
ことができる。ベーキングは100℃以上450℃以下で行えばよい。このとき、不活性
ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離
速度をさらに大きくすることができる。
工程においても、成膜室の圧力、成膜室のリークレートなどの制御において、水素を含む
不純物の混入を極力抑えることによって、酸化物半導体膜104への、水素を含む不純物
の混入を低減することができる。また、絶縁膜102から酸化物半導体膜104への水素
を含む不純物の拡散を低減することができる。
酸素が脱離した格子(あるいは酸素が脱離した部分)には欠陥が形成されてしまう。これ
を防止するために、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減ら
すことにより、酸化物半導体膜の欠陥を低減することが重要である。このように、水素を
含む不純物をできるだけ除去し、高純度化された酸化物半導体膜をチャネル形成領域とし
て用いることにより、トランジスタの信頼性を高めることができる。
C電源装置、DC電源装置等を適宜用いることができる。
の元素を含有する。このような酸化物半導体膜は、例えば、四元系金属酸化物であるIn
−Sn−Ga−Zn−O系金属酸化物や、三元系金属酸化物であるIn−Ga−Zn−O
系金属酸化物、In−Sn−Zn−O系金属酸化物、In−Al−Zn−O系金属酸化物
、Sn−Ga−Zn−O系金属酸化物、Al−Ga−Zn−O系金属酸化物、Sn−Al
−Zn−O系金属酸化物や、二元系金属酸化物であるIn−Zn−O系金属酸化物、Sn
−Zn−O系金属酸化物や、Zn−O系金属酸化物、Sn−O系金属酸化物などのターゲ
ットを用いて成膜することができる。また、上記酸化物半導体膜104に、InとGaと
SnとZn以外の元素、例えばSiO2を含ませてもよい。
a)、亜鉛(Zn)を有する酸化物半導体、という意味であり、その組成比は問わない。
用いることができる。ここで、Mは、Zn、Ga、Al、MnおよびCoから選ばれた一
または複数の金属元素を示す。例えばMとして、Ga、GaおよびAl、GaおよびMn
、またはGaおよびCoなどがある。
て、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比の金属酸化物
ターゲットを用いることができる。また、In2O3:Ga2O3:ZnO=1:1:2
[mol数比]の組成比を有するターゲット、またはIn2O3:Ga2O3:ZnO=
1:1:4[mol数比]の組成比を有するターゲット、In2O3:Ga2O3:Zn
O=2:1:8[mol数比]の組成比を有するターゲットを用いることもできる。
成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn2O3
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に
換算するとIn2O3:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=1
5:1〜1.5:1(モル数比に換算するとIn2O3:ZnO=15:2〜3:4)と
する。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比が
In:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
スおよび酸素の混合ガスを適宜用いる。また、スパッタリングガスには、水素を含む不純
物が除去された高純度ガスを用いることが好ましい。
縁膜102を形成した後、大気に曝さず酸化物半導体膜104を形成することで、絶縁膜
102と酸化物半導体膜104との界面における水素の付着を低減することができる。ま
たは、加熱装置を有するマルチチャンバーのスパッタリング装置において、絶縁膜102
を形成し、加熱装置で絶縁膜102を加熱して水素を脱離させた後、絶縁膜102上に酸
化物半導体膜104を形成してもよい。
に、絶縁膜102に含まれる酸素を、酸化物半導体膜104と、絶縁膜102と酸化物半
導体膜104との界面近傍に拡散させる。この結果、図3(B)に示すように、水素濃度
および酸素欠陥が低減された酸化物半導体膜106を形成することができる。
含まれる酸素を脱離させ、さらには酸化物半導体膜104に拡散させる温度が好ましく、
例えば、150℃以上基板歪み点未満、好ましくは250℃以上450℃以下、更に好ま
しくは300℃以上450℃以下とする。
ことができる。RTA装置を用いることで、短時間に限り、基板100の歪み点以上の温
度で熱処理を行うことができる。そのため、酸化物半導体膜104からの水素の放出、お
よび絶縁膜102から酸化物半導体膜104への酸素拡散の時間を短縮することができる
。
、キセノン、クリプトン等の希ガス、または窒素雰囲気で行うことが好ましい。また、酸
素雰囲気および減圧雰囲気で行ってもよい。処理時間は3分〜24時間とする。
。酸化物半導体膜104が絶縁膜102を覆う状態で加熱処理を行うことで、絶縁膜10
2に含まれる酸素が酸化物半導体膜104に拡散するため、酸化物半導体膜106に含ま
れる酸素欠陥を低減することができる。また、絶縁膜102が酸化物半導体膜104に覆
われており、絶縁膜102の表面が露出していないため、絶縁膜102から脱離した酸素
を効率良く酸化物半導体膜104に拡散させることができる。これにより、酸化物半導体
膜の酸素欠陥、および絶縁膜102と酸化物半導体膜106との界面準位を低減すること
ができる。
などにおいて、水素を含む不純物の混入を極力抑えることによって、絶縁膜102および
酸化物半導体膜104への水素を含む不純物の混入を低減することができる。また、絶縁
膜102から酸化物半導体膜104への水素を含む不純物の拡散を低減することができる
。また、加熱処理により酸化物半導体膜104中の水素濃度を低減することができる。酸
化物半導体においては、水素との結合により、水素の一部がドナーとなり、キャリアであ
る電子が生じてしまう。このため、酸化物半導体膜104の成膜工程およびその後の加熱
工程において、不純物、代表的には水素を極めて減らすことにより、酸化物半導体膜の欠
陥を低減することが可能である。
体膜104を選択的にエッチングして、島状の酸化物半導体膜106aおよび絶縁膜10
2aを形成する(図3(C)参照)。
グラフィ工程、インクジェット法、印刷法等を適宜用いることができる。また、酸化物半
導体膜106のエッチングはウエットエッチングまたはドライエッチングを用いることが
でき、ウエットエッチングとドライエッチングを組み合わせて用いてもよい。また、酸化
物半導体膜106aの端部がテーパ形状となるようにエッチングすることが好ましい。フ
ォトリソグラフィ工程を用いる場合は、レジストマスクを後退させつつエッチングするこ
とでテーパ形状とすることができる。
を用いることができる。
ば塩素(Cl2)、塩化ホウ素(BCl3)、四塩化珪素(SiCl4)、四塩化炭素(
CCl4)など)が好ましい。また、フッ素を含むガス(フッ素系ガス、例えば四フッ化
炭素(CF4)、六フッ化硫黄(SF6)、三フッ化窒素(NF3)、トリフルオロメタ
ン(CHF3)など)、臭化水素(HBr)、メタン(CH4)酸素(O2)、これらの
ガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、などを用いる
ことができる。
ng)法や、ICP(Inductively Coupled Plasma:誘導結
合型プラズマ)エッチング法を用いることができる。所望の形状に加工できるように、エ
ッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、
基板側の電極温度など)を適宜調節する。
Pa,エッチングガスは、BCl3およびCl2の混合ガスとし、流量は、BCl3/C
l2=60sccm/20sccmとする。このような条件を採用することにより、酸化
物半導体膜106を島状に形成した後、絶縁膜102を選択的に除去して絶縁膜102a
を形成することができる。エッチングの際に、水素を含む不純物が含まれないように行う
ことが望ましい。
102の膜厚が450nmの場合、100nm除去することが好ましい。
半導体膜106aの側面から酸素が脱離する場合があるため、マスクの除去方法としてア
ッシングを用いてもよい。
半導体膜の側面が塩素ラジカル、フッ素ラジカル等を含むプラズマに曝されると、酸化物
半導体膜の側面に露出する金属原子と、塩素ラジカル、フッ素ラジカル等とが結合する。
このとき、金属原子と塩素原子、フッ素原子が結合して脱離するため、酸化物半導体膜中
に当該金属原子と結合していた酸素原子が活性となる。活性となった酸素原子は容易に反
応し、脱離しやすい。そのため、酸化物半導体膜の側面には酸素欠陥が生じやすい。
は還元雰囲気、更には減圧雰囲気での加熱処理において、酸素を引き抜かれ、該酸化物半
導体膜の側面で酸素欠陥を生じる。当該酸素欠陥の一部はドナーとなり、キャリアである
電子を生成するため、該酸化物半導体膜の側面はn型化する。
することにより、酸化物半導体膜の側面を介して、ソース電極およびドレイン電極間にリ
ーク電流が発生してしまう。該リーク電流は、トランジスタのオフ電流の上昇の原因とな
る。また、酸化物半導体膜の側面を介して流れる電流は、場合によって、酸化物半導体膜
の側面をチャネル領域とするトランジスタを形成する可能性がある。
縁膜112を形成する(図3(D)参照)。絶縁膜110および絶縁膜112は、絶縁膜
102と同様に、加熱処理により酸素が脱離する絶縁膜を用いて形成することが好ましい
。また、絶縁膜110および絶縁膜112の成膜方法は、絶縁膜102と同様の成膜方法
を適宜選択することができる。なお、絶縁膜110および絶縁膜112を成膜する際に、
酸化物半導体膜106aの側面から酸素の脱離量を低減するため、絶縁膜110および絶
縁膜112の成膜温度は、可能な限り低い温度、好ましくは室温で成膜することが望まし
い。
ウムを用いることができる。または、絶縁膜110として、酸化アルミニウムを用い、絶
縁膜112として、酸化シリコンを用いてもよい。なお、本実施の形態では、絶縁膜11
0および絶縁膜112の積層構造を示すが、本発明の一態様はこれに限定されず、絶縁膜
110又は絶縁膜112の単層構造としてもよい。
膜110を設けることにより、酸化物半導体膜106aの側面に酸素欠陥が生じたとして
も、後の加熱処理により、絶縁膜110に含まれる酸素が脱離することによって、酸化物
半導体膜106aと絶縁膜110とが接している面と、その近傍の酸化物半導体膜106
aに酸素を供給することができる。これにより、酸化物半導体膜106aと絶縁膜とが接
している面、代表的には酸化物半導体膜106aの側面における酸素欠陥を低減すること
ができる。
E)参照)。平坦化処理は、化学的機械研磨法(Chemical Mechanica
l Polishing:CMP法)等の研磨処理、ドライエッチング又はウエットエッ
チング等のエッチング処理、または研磨処理とエッチング処理を組み合わせて行うことが
できる。ここでは、CMP処理を用いて、絶縁膜112に平坦化処理を行う場合について
説明する。絶縁膜112の平坦化処理は、絶縁膜110が露出、又は絶縁膜110の表面
と同じ高さになるまで行う。なお、酸化物半導体膜106aの膜厚が数nm〜数十nmと
薄いため、酸化物半導体膜106aが、平坦化処理によって除去されないようにすること
が望ましい。
リー供給用の薬液としてシリカ系スラリー液(粒径60nm)、スラリー流量100ml
/min以上500ml/min以下、研磨圧0.005MPa以上0.08MPa以下
、スピンドル回転数20rpm以上50rpm以下、テーブル回転数20rpm以上50
rpm以下、処理時間0.2minとすることができる。
せる。これにより、絶縁膜110aが形成される(図4(A)参照)。絶縁膜110の除
去は、エッチング処理を用いて行う。但し、酸化物半導体膜106aに対して絶縁膜11
0の選択比が高いエッチング条件を採用することが必要である。絶縁膜110の露出した
箇所を除去した後、酸化物半導体膜106aの表面を平坦にしておくことで、トランジス
タの電気特性を向上させることができる。
Pa,エッチングガスは、CF4およびO2の混合ガスとし、流量は、CF4/O2=7
0sccm/30sccmとする。このような条件を採用することにより、絶縁膜110
を選択的に除去して絶縁膜110aを形成することができる。また、酸化物半導体膜10
6aが除去されてしまうことを抑制することができる。エッチングの際に、水素を含む不
純物が含まれないように行うことが望ましい。
水素を含む不純物を除去することができる。また、絶縁膜102a、絶縁膜110a、お
よび絶縁膜112aに含まれる酸素が脱離することにより、酸化物半導体膜106aと、
絶縁膜102a、絶縁膜110aとが接している面に酸素を供給することができるため、
酸化物半導体膜106aと絶縁膜とが接している面における酸素欠陥を低減することがで
きる。
4(B)参照)。絶縁膜114は、絶縁膜102と同様に、加熱処理により酸素が脱離す
る絶縁膜を用いて形成することが好ましい。また、絶縁膜114として、ハフニウムシリ
ケート(HfSiOx)、窒素が添加されたハフニウムシリケート(HfSixOyNz
)、窒素が添加されたハフニウムアルミネート(HfAlxOyNz)、酸化ハフニウム
、酸化イットリウムなどのhigh−k材料を用いることにより、ゲートリークを低減で
きる。
。また、絶縁膜114の膜厚は、好ましくは1nm以上300nm以下、より好ましくは
5nm以上50nm以下とするとよい。なお、絶縁膜114を形成する際、酸化物半導体
膜106aの表面から酸素の脱離量を低減するため、絶縁膜114の成膜温度は、可能な
限り低い温度、好ましくは室温で成膜することが望ましい。
116は、スパッタリング法、CVD法、蒸着法等を用いて形成する。また、導電膜11
6は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選
ばれた金属元素、上述した金属元素を成分とする合金、又は上述した金属元素を組み合わ
せた合金などを用いて形成することができる。また、マンガン、ジルコニウムのいずれか
一または複数から選択された金属元素を用いてもよい。
コンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造
、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積
層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、ク
ロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、
もしくは窒化膜を用いてもよい。
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化珪素を添加したイン
ジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透
光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
を含むIn−Ga−Zn−O膜や、窒素を含むIn−Sn−O膜や、窒素を含むIn−G
a−O膜や、窒素を含むIn−Zn−O膜や、窒素を含むSn−O膜や、窒素を含むIn
−O膜や、金属窒化膜(InN、ZnNなど)を設けることが好ましい。これらの膜は5
eV、好ましくは5.5eV以上の仕事関数を有し、トランジスタの電気特性のしきい値
電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
例えば、窒素を含むIn−Ga−Zn−O膜を用いる場合、少なくとも酸化物半導体膜1
06aより高い窒素濃度、具体的には7原子%以上の窒素を含むIn−Ga−Zn−O膜
を用いる。
る。また、絶縁膜118の膜厚は、10nm以上150nm以下とする。本実施の形態で
は、絶縁膜118として、酸化窒化シリコン膜を用いて形成する。
して、ゲート電極116aおよび絶縁膜118aを形成する(図4(D)参照)。絶縁膜
118上に形成するマスクの形成には、印刷法、インクジェット法、フォトリソグラフィ
法を適宜用いることができる。なお、ゲート電極116aおよび絶縁膜118aを形成し
た後、マスクを除去する。絶縁膜118aを形成することにより、後に形成されるソース
電極およびドレイン電極と、ゲート電極116aとがショートすることを防止することが
できる。
ッチングを用いることができ、ウエットエッチングとドライエッチングを組み合わせて用
いてもよい。導電膜116および絶縁膜118を所望の形状にエッチングできるよう、材
料に合わせてエッチング条件(エッチングガスやエッチング液、エッチング時間、温度等
)を適宜設定する。ただし、トランジスタのチャネル長(L)を微細に加工するためには
、ドライエッチングを用いることが好ましい。
硫黄(SF6)、三フッ化窒素(NF3)、トリフルオロメタン(CHF3)などのフッ
素を含むガス、又は、四フッ化炭素(CF4)と水素の混合ガス等を用いることができ、
希ガス(ヘリウム(He)、アルゴン(Ar)、キセノン(Xe))、一酸化炭素、又は
二酸化炭素等を添加しても良い。また、導電膜116のエッチング用ガスとしては、塩素
、塩化ホウ素、塩化珪素、四塩化炭素などの塩素系ガス、四フッ化炭素、フッ化硫黄、フ
ッ化窒素などのフッ素系ガス、または酸素などを適宜用いることができる。
域120a、120bを形成する(図5(A)参照)。ゲート電極116aおよび絶縁膜
118aをマスクとしてドーパントを添加することにより、セルフアラインでドーパント
が添加されたドーパントを含む領域120a、120b、およびドーパントが添加されな
い領域(チャネル形成領域122)を形成することができる。
ンインプランテーション法、またはプラズマイマージョンイオンインプランテーション法
等を用いることができる。また、添加するドーパントとしては、窒素、リン、若しくは砒
素などの15族元素、ホウ素、アルミニウムなどの13族元素、水素、ヘリウム、ネオン
、アルゴン、クリプトン、またはキセノンから少なくとも一つを選択する。ここでは、ゲ
ート電極116aおよび絶縁膜118aがマスクとなるため、ドーパントが添加される領
域であるドーパントを含む領域120a、120bと、チャネル形成領域122をセルフ
アラインで形成することができる。
またはプラズマイマージョンイオンインプランテーション法等による注入する以外の方法
でも行うことができる。例えば、添加する元素を含むガス雰囲気にてプラズマを発生させ
て、被添加物に対してプラズマ処理を行うことによって、ドーパントを添加することがで
きる。上記プラズマを発生させる装置としては、ドライエッチング装置やプラズマCVD
装置、高密度プラズマCVD装置などを用いることができる。
として行う。また、ドーパントがリンの場合、加速電圧を40kVとして行う。後の工程
で形成するゲート絶縁膜114aの厚さ、材料等によるが、窒素又はリンのドーズ量が1
×1015ions/cm2以下の場合は、450℃未満で熱処理を行うことが好ましい
。これにより、ドーパントを含む領域120a、120bにおいてシート抵抗を1×10
7Ω/sq.以下とすることができる。また、ドーズ量が5×1014ions/cm2
以上5×1015ions/cm2未満の場合は、450℃以上600℃以下で熱処理を
行うことが好ましい。これにより、ドーパントを含む領域120a、120bにおいてシ
ート抵抗を1×105Ω/sq.以下とすることができる。さらに、ドーズ量が5×10
15ions/cm2以上の場合は、600℃より高い温度で熱処理を行うことが好まし
い。これにより、ドーパントを含む領域120a、120bにおいてシート抵抗を1×1
05Ω/sq.以下とすることができる。
トランジスタのオン電流および電界効果移動度を向上させることができる。
覆うように、絶縁膜124を形成する(図5(B)参照)。絶縁膜124は、絶縁膜10
2と同様の材料および成膜方法を用いて形成することができる。例えば、窒化シリコン膜
上に酸化シリコン膜が成膜された積層構造を採用することもできる。本実施の形態では、
絶縁膜124は、酸化シリコン膜の単層構造を採用する。
0℃以下、好ましくは250℃以上325℃以下とする。または、250℃から325℃
まで徐々に温度上昇させながら加熱してもよい。
体膜106aに酸素が拡散し、絶縁膜と接する酸化物半導体膜106aの面とその近傍の
酸素欠陥を低減することができる。また、ドーパントを含む領域120a、120bの抵
抗を低減することができる。なお、当該加熱処理を行った後、ドーパントを含む領域12
0a、120bは、結晶状態でも非晶質状態でもよい。
124a、124bを形成する(図5(C)参照)。
、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タン
タル、またはタングステンからなる単体金属、またはこれを主成分とする合金を用いる。
また、導電膜128は、単層構造でもよいし、積層構造でもよい。例えば、シリコンを含
むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タング
ステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に
銅膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し
、さらにその上にチタン膜を形成する三層構造などがある。また、導電膜116と同様に
、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。本実施の
形態では、導電膜128として、チタンを用いる場合について説明する。
電膜128a、128bを形成する(図6(B)参照)。導電膜128のエッチングには
、ウエットエッチングまたはドライエッチングを用いることができ、ウエットエッチング
とドライエッチングを組み合わせて用いてもよい。導電膜128を所望の形状にエッチン
グできるよう、材料に合わせてエッチング条件(エッチングガスやエッチング液、エッチ
ング時間、温度等)を適宜設定する。ただし、トランジスタを微細に加工するためには、
ドライエッチングを用いるのが好ましい。
黄(SF6)、三フッ化窒素(NF3)、トリフルオロメタン(CHF3)などのフッ素
を含むガス、又は、四フッ化炭素(CF4)と水素の混合ガス等を用いることができ、希
ガス(ヘリウム(He)、アルゴン(Ar)、キセノン(Xe))、一酸化炭素、又は二
酸化炭素等を添加しても良い。
W、Bias100W、圧力1.9Pa、エッチングガスは、BCl3およびCl2の混
合ガスとし、流量は、BCl3/Cl2=60sccm/20sccmとする。このよう
な条件を採用することにより、導電膜128a、128bを形成することができる。
絶縁膜130上に絶縁膜132を形成する(図6(C)参照)。絶縁膜130および絶縁
膜132は、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化ア
ルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。
また、ポリイミド、アクリル等の有機絶縁材料を用いて形成することも可能である。ここ
では、絶縁膜130および絶縁膜132の二層構造としているが、トランジスタを覆う絶
縁膜の構成はこれに限定されない。絶縁膜132の形成後には、その表面を、CMPやエ
ッチング処理などによって平坦化してもよい。
図6(C)参照)。
濃度を低減することができる。したがって、該酸化物半導体膜のチャネル形成領域を、i
型(真性)又はi型に限りなく近い半導体とすることができる。これにより、トランジス
タのオフ電流を極めて小さくすることができる。
に酸化物半導体膜を形成した後、加熱処理を行うことにより、酸化物半導体膜における酸
素欠陥と、絶縁膜および酸化物半導体膜の界面における界面準位を低減することができる
。また、酸化物半導体膜を選択的にエッチングした後、エッチングされた酸化物半導体膜
の側面と接するように、加熱処理により酸素が脱離する絶縁膜を形成する。これにより、
エッチングされた酸化物半導体膜の側面が減圧雰囲気およびエッチャントに曝されないた
め、酸化物半導体膜の側面における酸素欠陥の生成を低減することができる。さらに、ゲ
ート絶縁膜を形成した後の加熱工程により、加熱処理により酸素が脱離する絶縁膜から酸
化物半導体膜に酸素が拡散するため、酸化物半導体膜の側面に酸素欠陥が生じたとしても
、当該酸素欠陥を補償することができる。この結果、トランジスタのしきい値電圧のマイ
ナスシフトを低減すると共に、トランジスタのソースおよびドレインにおけるリーク電流
を低減することが可能であり、トランジスタの電気特性を向上させることができる。
いて以下に説明する。
サイドウォール絶縁膜124a、124b、酸化物半導体膜106aと接するように設け
られた導電膜126a、導電膜126bを有する点にある。そのため、導電膜126a、
126bを形成する前の工程に関する詳細な説明は省略する。
102aと、酸化物半導体膜106aと、酸化物半導体膜106aの側面に接する絶縁膜
110aと、絶縁膜110a上に設けられた絶縁膜112aと、絶縁膜114と、絶縁膜
114上に設けられたゲート電極116aと、ゲート電極116a上に設けられた絶縁膜
118aと、を形成する。また、酸化物半導体膜106aに、チャネル形成領域122と
、チャネル形成領域122を挟むようにドーパントを含む領域120a、120bと、を
形成し、サイドウォール絶縁膜124a、124bおよびゲート絶縁膜114aを形成す
る。
)参照)。導電膜126および導電膜128として、アルミニウム、チタン、クロム、ニ
ッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングス
テンからなる単体金属、またはこれを主成分とする合金を用いる。また、導電膜126お
よび導電膜128は、それぞれ単層構造でもよいし、積層構造でもよい。例えば、シリコ
ンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、
タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金
膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を
積層し、さらにその上にチタン膜を形成する三層構造などがある。また、導電膜116と
同様に、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。本
実施の形態では、導電膜126として、タングステンを用い、導電膜128として、チタ
ンを用いる場合について説明する。また、導電膜126の膜厚は、導電膜128の膜厚よ
りも薄いことが好ましい。例えば、導電膜126の膜厚は、10nm以上50nm以下と
し、導電膜128の膜厚は、50nm以上500nm以下とする。導電膜126を薄く形
成することで、後の工程での加工が容易となる。より詳細には、導電膜126が厚い場合
、後のエッチング工程において、エッチングレートのばらつきが大きくなり、エッチング
の速い部分で導電膜126a、126bがサイドウォール絶縁膜124a、124bに接
した構成とならない恐れがある。しかし導電膜126を薄く形成することで、導電膜12
6のエッチングレートのばらつきを小さくでき、サイドウォール絶縁膜124a、124
bに接した導電膜126a、126bに加工することが容易となる。
電膜128a、128bを形成する(図7(B)参照)。導電膜128のエッチングには
、ウエットエッチングまたはドライエッチングを用いることができ、ウエットエッチング
とドライエッチングを組み合わせて用いてもよい。導電膜128を所望の形状にエッチン
グできるよう、材料に合わせてエッチング条件(エッチングガスやエッチング液、エッチ
ング時間、温度等)を適宜設定する。ただし、トランジスタを微細に加工するためには、
ドライエッチングを用いるのが好ましい。
黄(SF6)、三フッ化窒素(NF3)、トリフルオロメタン(CHF3)などのフッ素
を含むガス、又は、四フッ化炭素(CF4)と水素の混合ガス等を用いることができ、希
ガス(ヘリウム(He)、アルゴン(Ar)、キセノン(Xe))、一酸化炭素、又は二
酸化炭素等を添加しても良い。
ング条件として、例えば、ICP450W、Bias100W、圧力1.9Pa、エッチ
ングガスは、BCl3およびCl2の混合ガスとし、流量は、BCl3/Cl2=60s
ccm/20sccmとする。このような条件を採用することにより、導電膜128は除
去され、導電膜126が除去されないようにすることが可能である。また、導電膜128
が除去されることによって、導電膜128a、128bを形成することができる。
6の、ゲート電極116aと重なる部分を含む一部をエッチングすることにより、導電膜
126a、126bを形成する(図7(C)参照)。これにより、ソース電極およびドレ
イン電極を形成することができる。導電膜126a、126bを、サイドウォール絶縁膜
124a、124bに接して設けることにより、マスクずれが生じたとしても酸化物半導
体膜106aの表面を導電膜126a、126bで確実に覆うことができる。また、マス
クずれに伴うトランジスタの電気特性のバラツキを抑制することができる。さらに、ソー
ス電極およびドレイン電極を形成する際に、酸化物半導体膜106aがエッチングガスに
曝されないため、好ましい。また、ゲート電極116a上に絶縁膜118aが形成されて
いるため、導電膜126a、126bと、ゲート電極116aとがショートすることを防
止することができる。
500W、Bias10W、圧力1.5Pa、エッチングガスは、CF4、Cl2および
O2の混合ガスとし、流量は、CF4/Cl2/O2=25sccm/25sccm/1
0sccmとする。このような条件を採用することにより、導電膜126の一部は除去さ
れ、絶縁膜118a、サイドウォール絶縁膜124a、124bが除去されないようにす
ることが可能である。また、導電膜126の一部が除去されることによって、導電膜12
6a、126bを形成することができる。
に絶縁膜130を形成し、該絶縁膜130上に絶縁膜132を形成する(図7(D)参照
)。絶縁膜130および絶縁膜132は、酸化シリコン、窒化酸化シリコン、窒化シリコ
ン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用
いて形成することができる。また、ポリイミド、アクリル等の有機絶縁材料を用いて形成
することも可能である。ここでは、絶縁膜130および絶縁膜132の二層構造としてい
るが、トランジスタを覆う絶縁膜の構成はこれに限定されない。絶縁膜132の形成後に
は、その表面を、CMPやエッチング処理などによって平坦化してもよい。
図7(D)参照)。
低減することができる。したがって、該酸化物半導体膜のチャネル形成領域を、i型(真
性)又はi型に限りなく近い半導体とすることができる。これにより、トランジスタのオ
フ電流を極めて小さくすることができる。
に酸化物半導体膜を形成した後、加熱処理を行うことにより、酸化物半導体膜における酸
素欠陥と、絶縁膜と酸化物半導体膜との界面における界面準位を低減することができる。
また、酸化物半導体膜を選択的にエッチングした後、エッチングされた酸化物半導体膜の
側面と接するように、加熱処理により酸素が脱離する絶縁膜を形成する。これにより、エ
ッチングされた酸化物半導体膜の側面が減圧雰囲気およびエッチャントに曝されないため
、酸化物半導体膜の側面における酸素欠陥の生成を低減することができる。さらに、ゲー
ト絶縁膜を形成した後の加熱工程により、加熱処理により酸素が脱離する絶縁膜から酸化
物半導体膜に酸素が拡散するため、酸化物半導体膜の側面に酸素欠陥が生じたとしても、
当該酸素欠陥を補償することができる。この結果、トランジスタのしきい値電圧のマイナ
スシフトを低減すると共に、トランジスタのソースおよびドレインにおけるリーク電流を
低減することが可能であり、トランジスタの電気特性を向上させることができる。
ール絶縁膜124a、124bに接して設けることにより、トランジスタの作製工程にお
いてマスクずれが生じたとしても確実に酸化物半導体膜106aの表面を導電膜126a
、126bで覆うことができる。また、マスクずれに伴うトランジスタの電気特性のバラ
ツキを抑制することができる。さらに、ソース電極およびドレイン電極を形成する際に、
酸化物半導体膜106aがエッチングガスに曝されないため、好ましい。また、ゲート電
極116a上に絶縁膜118aが形成されていることにより、導電膜126a、126b
と、ゲート電極116aとがショートすることを防止することができる。
本実施の形態では、図1および図2に示すトランジスタと比較してオン電流の高いトラン
ジスタの作製方法の一例について、図3乃至図11を用いて説明する。
について、図3〜図5および図8を用いて説明する。図8(B)に示すトランジスタ22
0は、図1に示すトランジスタ200と比較して、酸化物半導体膜106aに形成される
ドーパントを含む領域の構造が異なる。
、基板100上に設けられた絶縁膜102aと、酸化物半導体膜106aと、酸化物半導
体膜106aの側面に接する絶縁膜110aと、絶縁膜110a上に設けられた絶縁膜1
12aと、絶縁膜114と、絶縁膜114上に設けられたゲート電極116aと、ゲート
電極116a上に設けられた絶縁膜118aと、酸化物半導体膜106aに、チャネル形
成領域122と、チャネル形成領域122を挟むようにドーパントを含む領域120a、
120bと、を形成する。また、サイドウォール絶縁膜124a、124bおよびゲート
絶縁膜114aを形成する。
含む領域140a、140b、142a、142bを形成する(図8(A)参照)。ここ
では、ゲート電極116aおよび絶縁膜118a並びにサイドウォール絶縁膜124a、
124bをマスクとしてドーパントを酸化物半導体膜106aに添加することにより、セ
ルフアラインでドーパントが添加されたドーパントを含む領域140a、140b、14
2a、142b、およびドーパントが添加されない領域(チャネル形成領域122)を形
成することができる。
示すドーパントを含む領域120a、120bのドーパントの濃度と同程度とすることが
好ましい。また、ドーパントを含む領域142a、142bのドーパントの濃度は、ドー
パントを含む領域140a、140bよりも高濃度とすることが好ましい。
ドーパントの濃度は、5×1018atoms/cm3以上1×1022atoms/c
m3以下、好ましくは5×1018atoms/cm3以上5×1020atoms/c
m3未満とする。
熱処理を行って、ドーパントを含む領域140a、140b、142a、142bのシー
ト抵抗を更に低減してもよい。
142bとの接触抵抗を低減すると共に、チャネル形成領域122の端部に加わる電界を
緩和させることができる。この結果、後に形成されるトランジスタのオン電流を高めると
ともに、短チャネル効果を抑制することができる。
び絶縁膜118a上に絶縁膜130を形成し、該絶縁膜130上に絶縁膜132を形成す
る。
図8(B)参照)。本実施の形態に示すトランジスタは、酸化物半導体膜において、チャ
ネル領域となるチャネル形成領域122と、チャネル形成領域122を挟むドーパントを
含む領域140a、140bと、ドーパントを含む領域140a、140bを挟むと共に
、ソース電極およびドレイン電極として機能する導電膜128a、128bと接するドー
パントを含む領域142a、142bとを有する。このため、トランジスタのオン電流を
高めるとともに、短チャネル効果を抑制することができる。また、トランジスタのしきい
値電圧のマイナスシフトを低減すると共に、トランジスタのソースおよびドレインにおけ
るリーク電流を低減することが可能であり、トランジスタの電気特性を向上させることが
できる。
の他の一例について、図3〜図5および図9を用いて説明する。図9(B)に示すトラン
ジスタ230は、図1および図8(B)に示すトランジスタと比較して、酸化物半導体膜
106aに形成されるドーパントを含む領域の構造が異なる。
、基板100上に設けられた絶縁膜102aと、酸化物半導体膜106aと、酸化物半導
体膜106aの側面に接する絶縁膜110aと、絶縁膜110a上に設けられた絶縁膜1
12aと、ゲート絶縁膜114aと、ゲート絶縁膜114a上に設けられたゲート電極1
16aと、ゲート電極116a上に設けられた絶縁膜118aと、酸化物半導体膜106
aに、チャネル形成領域122と、チャネル形成領域122を挟むドーパントを含む領域
120a、120bと、サイドウォール絶縁膜124a、124bを形成する。
bを形成する(図9(A)参照)。
含む領域150a、150b、152a、152b、154a、154bを形成する(図
9(A)参照)。ここでは、ゲート電極116aおよび絶縁膜118a、サイドウォール
絶縁膜124a、124b、並びに導電膜128a、128bをマスクとしてドーパント
を添加することにより、セルフアラインでドーパントが添加されたドーパントを含む領域
150a、150b、152a、152b、154a、154b、およびドーパントが添
加されない領域(チャネル形成領域122)を形成することができる。
トを含む領域120a、120bの濃度と同程度とすることが好ましい。また、ドーパン
トを含む領域152a、152bの濃度は、ドーパントを含む領域150a、150bよ
りも高濃度とすることが好ましい。
含まれるドーパントの濃度は、5×1018atoms/cm3以上1×1022ato
ms/cm3以下、好ましくは5×1018atoms/cm3以上5×1020ato
ms/cm3未満とする。なお、ドーパントが、露出した酸化物半導体膜106aに添加
されることにより、ドーパントを含む領域152a、152bが形成される。一方、サイ
ドウォール絶縁膜124a、124b、および導電膜128a、128bと重畳する酸化
物半導体膜106aにおいては、サイドウォール絶縁膜124a、124b、および導電
膜128a、128bがマスクとなり、ドーパントが添加されないため、ドーパントを含
む領域150a、150b、およびドーパントを含む領域154a、154bにおけるド
ーパントの濃度は略同じである。以上のことから、ドーパントを含む領域150a、15
0b、154a、154bと比較して、ドーパントを含む領域152a、152bにおけ
るドーパントの濃度が高い。
4bを形成した後、加熱処理を行って、ドーパントを含む領域150a、150b、15
2a、152b、154a、154bのシート抵抗を更に低減してもよい。
接触抵抗を低減すると共に、チャネル形成領域122の端部に加わる電界を緩和させるこ
とができる。この結果、後に形成されるトランジスタのオン電流を高めるとともに、短チ
ャネル効果を抑制することができる。
該絶縁膜130上に絶縁膜132を形成する。
図9(B)参照)。本実施の形態に示すトランジスタは、酸化物半導体膜において、チャ
ネル領域となるチャネル形成領域122と、チャネル形成領域122を挟むドーパントを
含む領域150a、150bと、ドーパントを含む領域150a、150bを挟むと共に
、ソース電極およびドレイン電極として機能する導電膜128a、128bと接するドー
パントを含む領域154a、154bとを有する。このため、トランジスタのオン電流を
高めるとともに、短チャネル効果を抑制することができる。また、トランジスタのしきい
値電圧のマイナスシフトを低減すると共に、トランジスタのソースおよびドレインにおけ
るリーク電流を低減することが可能であり、トランジスタの電気特性を向上させることが
できる。
の一例について、図3〜図5および図10を用いて説明する。図10(B)に示すトラン
ジスタ240は、図2に示すトランジスタ210と比較して、酸化物半導体膜106aに
形成されるドーパントを含む領域の構造が異なる。
、基板100上に設けられた絶縁膜102aと、酸化物半導体膜106aと、酸化物半導
体膜106aの側面に接する絶縁膜110aと、絶縁膜110a上に設けられた絶縁膜1
12aと、ゲート絶縁膜114aと、ゲート絶縁膜114a上に設けられたゲート電極1
16aと、ゲート電極116a上に設けられた絶縁膜118aと、酸化物半導体膜106
aに、チャネル形成領域122と、チャネル形成領域122を挟むようにドーパントを含
む領域120a、120bと、サイドウォール絶縁膜124a、124bを形成する。
含む領域140a、140b、142a、142bを形成する(図10(A)参照)。こ
こでは、ゲート電極116aおよび絶縁膜118a並びにサイドウォール絶縁膜124a
、124bをマスクとしてドーパントを酸化物半導体膜106aに添加することにより、
セルフアラインでドーパントが添加されたドーパントを含む領域140a、140b、1
42a、142b、およびドーパントが添加されない領域(チャネル形成領域122)を
形成することができる。
示すドーパントを含む領域120a、120bのドーパントの濃度と同程度とすることが
好ましい。また、ドーパントを含む領域142a、142bのドーパントの濃度は、ドー
パントを含む領域140a、140bよりも高濃度とすることが好ましい。
ドーパントの濃度は、5×1018atoms/cm3以上1×1022atoms/c
m3以下、好ましくは5×1018atoms/cm3以上5×1020atoms/c
m3未満とする。
熱処理を行って、ドーパントを含む領域140a、140b、142a、142bのシー
ト抵抗を更に低減してもよい。
142bとの接触抵抗を低減すると共に、チャネル形成領域122の端部に加わる電界を
緩和させることができる。この結果、後に形成されるトランジスタのオン電流を高めると
ともに、短チャネル効果を抑制することができる。
6a、126bを、サイドウォール絶縁膜124a、124bに接して設けることにより
、マスクずれが生じたとしても確実に酸化物半導体膜106aの表面を導電膜で覆うこと
ができる。また、マスクずれに伴うトランジスタの電気特性のバラツキを抑制することが
できる。さらに、ソース電極およびドレイン電極を形成する際に、酸化物半導体膜106
aがエッチングガスに曝されないため、好ましい。
に絶縁膜130を形成し、該絶縁膜130上に絶縁膜132を形成する。
図10(B)参照)。本実施の形態に示すトランジスタは、酸化物半導体膜において、チ
ャネル領域となるチャネル形成領域122と、チャネル形成領域122を挟むドーパント
を含む領域140a、140bと、ドーパントを含む領域140a、140bを挟むと共
に、ソース電極およびドレイン電極として機能する導電膜126a、126bと接するド
ーパントを含む領域142a、142bとを有する。このため、トランジスタのオン電流
を高めるとともに、短チャネル効果を抑制することができる。また、トランジスタのしき
い値電圧のマイナスシフトを低減すると共に、トランジスタのソースおよびドレインにお
けるリーク電流を低減することが可能であり、トランジスタの電気特性を向上させること
ができる。
一例について、図3〜図5、図7(A)〜(C)および図11を用いて説明する。図11
(B)に示すトランジスタ250は、図2および図10(B)に示すトランジスタと比較
して、酸化物半導体膜106aに形成されるドーパントを含む領域の構造が異なる。
た絶縁膜102aと、酸化物半導体膜106aと、酸化物半導体膜106aの側面に接す
る絶縁膜110a、絶縁膜110a上に設けられた絶縁膜112aと、ゲート絶縁膜11
4aと、ゲート絶縁膜114a上に設けられたゲート電極116aと、ゲート電極116
a上に設けられた絶縁膜118aと、サイドウォール絶縁膜124a、124bを形成す
る。
126a、126b、128a、128bを形成する(図11(A)参照)。
域150a、150b、152a、152b、154a、154bを形成する(図11(
A)参照)。ここでは、ゲート電極116aおよび絶縁膜118a、サイドウォール絶縁
膜124a、124b、ならびに導電膜128a、128bをマスクとしてドーパントを
添加することにより、セルフアラインでドーパントが添加されたドーパントを含む領域1
50a、150b、152a、152b、154a、154b、およびドーパントが添加
されない領域(チャネル形成領域122)を形成することができる。
示すドーパントを含む領域120a、120bのドーパントの濃度と同程度とすることが
好ましい。また、ドーパントを含む領域152a、152bのドーパントの濃度は、ドー
パントを含む領域150a、150bよりも高濃度とすることが好ましい。
含まれるドーパントの濃度は、5×1018atoms/cm3以上1×1022ato
ms/cm3以下、好ましくは5×1018atoms/cm3以上5×1020ato
ms/cm3未満とする。なお、導電膜126a、126bを透過したドーパントが酸化
物半導体膜106aに添加され、ドーパントを含む領域152a、152bが形成される
。一方、サイドウォール絶縁膜124a、124b、および導電膜128a、128bと
重畳する酸化物半導体膜106aにおいては、サイドウォール絶縁膜124a、124b
ならびに導電膜128a、128bがマスクとなり、ドーパントが添加されないため、ド
ーパントを含む領域150a、150b、およびドーパントを含む領域154a、154
bにおけるドーパントの濃度は略同じである。以上のことから、ドーパントを含む領域1
50a、150b、154a、154bと比較して、ドーパントを含む領域152a、1
52bにおけるドーパントの濃度が高い。
4bを形成した後、加熱処理を行って、ドーパントを含む領域150a、150b、15
2a、152b、154a、154bのシート抵抗を更に低減してもよい。
接触抵抗を低減すると共に、チャネル形成領域122の端部に加わる電界を緩和させるこ
とができる。この結果、後に形成されるトランジスタのオン電流を高めるとともに、短チ
ャネル効果を抑制することができる。
上に絶縁膜130を形成し、該絶縁膜130上に絶縁膜132を形成する。
図11(B)参照)。本実施の形態に示すトランジスタは、酸化物半導体膜において、チ
ャネル領域となるチャネル形成領域122と、チャネル形成領域122を挟むドーパント
を含む領域150a、150bと、ドーパントを含む領域150a、150bを挟むと共
に、ソース電極およびドレイン電極として機能する導電膜126a、126bと接するド
ーパントを含む領域152a、152bとを有する。このため、トランジスタのオン電流
を高めるとともに、短チャネル効果を抑制することができる。また、トランジスタのしき
い値電圧のマイナスシフトを低減すると共に、トランジスタのソースおよびドレインにお
けるリーク電流を低減することが可能であり、トランジスタの電気特性を向上させること
ができる。
より、酸化物半導体膜がドーパントの添加により損傷を受けることを抑制することができ
るため、好ましい。
本実施の形態では、図1および図2に示す半導体装置と一部異なる構造を有する半導体装
置について、図12を参照して説明する。
トランジスタ200は、図3(E)に示すように、絶縁膜112に平坦化処理を行った後
に、絶縁膜110を酸化物半導体膜106aが露出するまで除去しているため、絶縁膜1
10aおよび絶縁膜112aにおいて段差が生じている。これに対し、図12(A)に示
す半導体装置は、絶縁膜112および絶縁膜110に平坦化処理を行っているため、絶縁
膜110aおよび絶縁膜112aにおいて、段差が生じない。これにより、導電膜128
aおよび導電膜128bの被覆性を良好にすることができる。
てもよい。図12(A)の場合は、絶縁膜102bと絶縁膜102aの2層構造とし、絶
縁膜102bとして、酸化アルミニウム膜を用い、絶縁膜102aとして酸化シリコン膜
を用いる場合について示す。
である。図2に示すトランジスタ210は、図3(E)に示すように、絶縁膜112に平
坦化処理を行った後に、絶縁膜110を酸化物半導体膜106aが露出するまで除去して
いるため、絶縁膜110aおよび絶縁膜112aにおいて段差が生じている。これに対し
、図12(B)に示す半導体装置は、絶縁膜112および絶縁膜110に平坦化処理を行
っているため、絶縁膜110aおよび絶縁膜112aにおいて、段差が生じない。これに
より、導電膜126a、126b、導電膜128a、128bの被覆性を良好にすること
ができる。
てもよい。図12(B)の場合は、絶縁膜102bと絶縁膜102aの2層構造とし、絶
縁膜102bとして、酸化アルミニウム膜を用い、絶縁膜102aとして酸化シリコン膜
を用いる場合について示す。
ンジスタ280である。図2に示すトランジスタ210は、導電膜126a上に導電膜1
26aよりも膜厚が厚い導電膜128aが形成され、導電膜126b上に導電膜126b
よりも膜厚が厚い導電膜128bが形成されている。これに対し、図12(C)に示すト
ランジスタ280は、膜厚が厚い導電膜128a、128b上に導電膜126a、126
bが形成され、導電膜126a、126bがサイドウォール絶縁膜124a、124bと
接している。
に示す半導体装置と自由に組み合わせることができる。
本実施の形態では、先の実施の形態に示すトランジスタを用いた半導体装置の回路構成お
よび動作の例について、図13乃至図15を参照して説明する。なお、回路図においては
、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併せて付す
場合がある。
はじめに、半導体装置の断面構成の一例について、図13(A)を参照して説明する。図
13(A)に示す半導体装置は、下部に第1の半導体材料を用いたトランジスタ160を
有し、上部に容量素子164と、第2の半導体材料を用いたトランジスタ300を有する
ものである。また、トランジスタ160と、トランジスタ300と、容量素子164とで
、1つのメモリセルを構成する。
リコンなど)を含むチャネル形成領域117aと、チャネル形成領域117aを挟むよう
に設けられた不純物領域119aおよび不純物領域119bと、チャネル形成領域117
a上に設けられたゲート絶縁層108と、ゲート絶縁層108上に設けられたゲート電極
109と、を有する。なお、図13(A)において、明示的にはソース電極やドレイン電
極を有しない場合について示すが、便宜上、このような状態を含めてトランジスタと呼ぶ
。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領
域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において
、ソース電極との記載には、ソース領域が含まれうる。
て機能する。不純物領域119bは、トランジスタ160のソース電極およびドレイン電
極の他方として機能する。また、図13(A)において、不純物領域119bは、不純物
領域121、配線107、および酸化物半導体層のドーパントを含む領域120bを介し
て導電膜128bに接続されている。すなわち、トランジスタ160のソース電極または
ドレイン電極の他方とトランジスタ300のソース電極またはドレイン電極の一方は電気
的に接続されている。
び容量素子の電気的接続は適宜変更することができる。例えば、不純物領域119bは、
不純物領域121および不純物領域119cを介して、他のメモリセルの不純物領域11
9aと電気的に接続していてもよい。その場合、ゲート絶縁層108には開口が形成され
なくてもよい。また配線107が形成されなくてもよい。すなわち、トランジスタ160
のソース電極またはドレイン電極の他方と他のメモリセルのトランジスタ160のソース
電極またはドレイン電極の一方とが電気的に接続される場合は、トランジスタ160のソ
ース電極またはドレイン電極の他方とトランジスタ300のソース電極またはドレイン電
極の一方は、電気的に接続されていなくてもよい。
線107を設けることにより、CMP処理の際に生じるディッシングを防ぐことができ、
絶縁膜102a、ゲート電極109および配線107の上面をより平坦化することができ
る。
これに限定されるものではない。ゲート電極109および配線107を2層以上の構造と
してもよい。例えば、窒化タンタル層の上にタングステン層を積層した構造としてもよい
。窒化タンタルは仕事関数が大きいため、タングステンのみを用いる場合と比べトランジ
スタ160のしきい値電圧の絶対値を大きくすることができ、また応力を緩和することが
できる。また、窒化タンタルのみを用いる場合と比べゲート電極109の抵抗を低減する
ことができる。
イドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ160
の特性を重視する場合には、ゲート電極109の側面にサイドウォール絶縁層を設け、そ
のサイドウォール絶縁層と重畳する領域に形成された不純物濃度が異なる領域を含めて不
純物領域119a、不純物領域119bを設けても良い。
用される。トランジスタ300は、チャネル形成領域122aと、ゲート電極116aと
、ドーパントを含む領域120a、120bと、サイドウォール絶縁膜124a、124
bと、ゲート絶縁膜114aと、絶縁膜118aと、導電膜128bと、を有する。
層においてドーパントが添加されていない領域122b、ゲート電極109、で構成され
る。すなわち、電極116bは、容量素子164の一方の電極として機能し、ゲート電極
109は、容量素子164の他方の電極として機能することになる。
絶縁膜130の上には絶縁膜132が設けられている。そして、絶縁膜130および絶縁
膜132に形成された開口とを介して、導電膜128bと配線134は接続されている。
なお、図13(A)では導電膜128bを用いてドーパントを含む領域120bと配線1
34を接続しているが、開示する発明はこれに限定されない。例えば、配線134を直接
、ドーパントを含む領域120bに接触させてもよい。
るが、pチャネル型トランジスタを用いることができるのはいうまでもない。また、開示
する発明の技術的な本質は、情報を保持するために酸化物半導体のようなオフ電流を十分
に低減することが可能な半導体材料をトランジスタ300に用いる点にあるから、半導体
装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示す
ものに限定する必要はない。
次に、図13(A)で示した半導体装置の基本的な回路構成およびその動作について、図
13(B)を参照して説明する。図13(B)に示す半導体装置において、第1の配線(
1st Line)とトランジスタ160のソース電極またはドレイン電極とは、電気的
に接続され、第2の配線(2nd Line)とトランジスタ160のドレイン電極また
はソース電極とは、電気的に接続されている。また、第3の配線(3rd Line)と
トランジスタ300のソース電極またはドレイン電極とは、電気的に接続され、第4の配
線(4th Line)と、トランジスタ300のゲート電極とは、電気的に接続されて
いる。そして、トランジスタ160のゲート電極と、トランジスタ300のドレイン電極
またはソース電極とは、容量素子164の電極の一方と電気的に接続され、第5の配線(
5th Line)と、容量素子164の電極の他方とは電気的に接続されている。なお
、第1の配線(1st Line)と第3の配線(3rd Line)は電気的に接続さ
れていてもよい。
発明の一態様に係るトランジスタは、オフ電流が極めて小さいという特徴を有している。
このため、トランジスタ300をオフ状態とすることで、トランジスタ160のゲート電
極の電位を極めて長時間にわたって保持することが可能である。そして、容量素子164
を有することにより、トランジスタ160のゲート電極に与えられた電荷の保持が容易に
なり、また、保持された情報の読み出しが容易になる。
るという観点からは、例えば、単結晶シリコンを用いたトランジスタなど、スイッチング
速度の高いトランジスタを適用するのが好適である。
という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。
ランジスタ300がオン状態となる電位にして、トランジスタ300をオン状態とする。
これにより、第3の配線の電位が、トランジスタ160のゲート電極、および容量素子1
64に与えられる。すなわち、トランジスタ160のゲート電極には、所定の電荷が与え
られる(書き込み)。ここでは、異なる二つの電位に対応する電荷(以下、低電位VLに
よって与えられる電荷を電荷QL、高電位VHによって与えられる電荷を電荷QHという
)のいずれかが与えられるものとする。なお、異なる三つまたはそれ以上の電位を与える
電荷を適用して、記憶容量を向上させても良い。その後、第4の配線の電位を、トランジ
スタ300がオフ状態となる電位にして、トランジスタ300をオフ状態とすることによ
り、トランジスタ160のゲート電極に与えられた電荷が保持される(保持)。
電荷は長時間にわたって保持される。
態で、第5の配線に適切な電位(読み出し電位)を与えると、トランジスタ160のゲー
ト電極に保持された電荷量に応じて、第2の配線は異なる電位をとる。一般に、トランジ
スタ160をnチャネル型とすると、トランジスタ160のゲート電極にQHが与えられ
ている場合の見かけのしきい値電圧Vth_Hは、トランジスタ160のゲート電極にQ
Lが与えられている場合の見かけのしきい値電圧Vth_Lより低くなるためである。こ
こで、見かけのしきい値電圧とは、トランジスタ160を「オン状態」とするために必要
な第5の配線の電位をいうものとする。したがって、第5の配線の電位をVth_HとV
th_Lの中間の電位V0(たとえばV0=接地電位GND)とすることにより、トラン
ジスタ160のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいてQ
Hが与えられた場合には、第5の配線の電位がV0(>Vth_H)となれば、トランジ
スタ160は「オン状態」となる。QLが与えられた場合には、第5の配線の電位がV0
(<Vth_L)となっても、トランジスタ160は「オフ状態」のままである。このた
め、第2の配線の電位を見ることで、保持されている情報を読み出すことができる。
読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以
外のメモリセルの情報を読み出さない場合には、読み出しの対象ではないメモリセルの第
5の配線に対して、ゲート電極の状態にかかわらずトランジスタ160が「オフ状態」と
なるような電位、つまり、Vth_Hより低い電位(たとえばV1)を与えればよい。
保持と同様に行われる。つまり、第4の配線の電位を、トランジスタ300がオン状態と
なる電位にして、トランジスタ300をオン状態とする。これにより、第3の配線の電位
(新たな情報に係る電位)が、トランジスタ160のゲート電極および容量素子164に
与えられる。その後、第4の配線の電位を、トランジスタ300がオフ状態となる電位に
して、トランジスタ300をオフ状態とすることにより、トランジスタ160のゲート電
極は、新たな情報に係る電荷が与えられた状態となる。
情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされ
る高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動作
に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実
現される。
のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフ
ローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。以下
において、トランジスタ300のドレイン電極(またはソース電極)とトランジスタ16
0のゲート電極が電気的に接続される部位をノードFGと呼ぶ場合がある。トランジスタ
300がオフの場合、当該ノードFGは絶縁体中に埋設されたと見ることができ、ノード
FGには電荷が保持される。酸化物半導体を用いたトランジスタ300のオフ電流は、シ
リコン半導体などで形成されるトランジスタの10万分の1以下であるため、トランジス
タ300のリークによる、ノードFGに蓄積された電荷の消失を無視することが可能であ
る。つまり、酸化物半導体を用いたトランジスタ300により、電力の供給が無くても情
報の保持が可能な不揮発性の記憶装置を実現することが可能である。
トアンペア)は1×10−21A)以下であり、容量素子164の容量値が10fF程度
である場合には、少なくとも106秒以上のデータ保持が可能である。なお、当該保持時
間が、トランジスタ特性や容量値によって変動することはいうまでもない。
ジスタにおいて指摘されているゲート絶縁膜(トンネル絶縁膜)の劣化という問題が存在
しない。つまり、従来問題とされていた、電子をフローティングゲートに注入する際のゲ
ート絶縁膜の劣化という問題を解消することができる。これは、原理的な書き込み回数の
制限が存在しないことを意味するものである。また、従来のフローティングゲート型トラ
ンジスタにおいて書き込みや消去の際に必要であった高電圧も不要である。
ティングゲート型トランジスタのフローティングゲートと同等の作用をするが、本実施の
形態のノードFGは、フラッシュメモリ等のフローティングゲートと本質的に異なる特徴
を有している。
隣接するセルのフローティングゲートに影響を与えないように、セルとセルとの間隔をあ
る程度保つ必要が生じる。このことは、半導体装置の高集積化を阻害する要因の一つであ
る。そして、当該要因は、高電界をかけてトンネル電流を発生させるというフラッシュメ
モリの根本的な原理に起因するものである。
ングによって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。すな
わち、フラッシュメモリのような、電荷を注入するための高電界が不要である。これによ
り、隣接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないた
め、高集積化が容易になる。
シュメモリに対するアドバンテージである。例えば、本実施の形態に係るメモリセルに印
加される電圧(メモリセルの各端子に同時に印加される電位の最大のものと最小のものの
差)の最大値は、2段階(1ビット)の情報を書き込む場合、一つのメモリセルにおいて
、5V以下、好ましくは3V以下とすることができる。
ることもできる。例えば、メモリセルの一に3段階以上の情報を書き込む構成とすること
で、2段階(1ビット)の情報を書き込む場合と比較して記憶容量を増大させることがで
きる。例えば、上述のような、低電位を与える電荷QL、高電位を与える電荷QHに加え
、他の電位を与える電荷Qを第1のトランジスタのゲート電極に与えることで、多値化を
実現することができる。この場合、比較的規模の大きい回路構成(例えば、15F2〜5
0F2など:Fは最小加工寸法)を採用しても十分な記憶容量を確保することができる。
して説明する。図13に示す半導体装置と、図14に示す半導体装置との異なる点は、サ
イドウォール絶縁膜124a、124cおよび酸化物半導体膜106aに接するように設
けられた導電膜126aと、サイドウォール絶縁膜124bおよび酸化物半導体膜106
aに接するように設けられた導電膜126bと、を有する点にある。また、トランジスタ
160と、トランジスタ310と、容量素子164とで、1つのメモリセルを構成する。
なお、図14に示す半導体装置の基本的な回路構成およびその動作は、図13(B)と同
様であるため、詳細な説明は省略する。
ール絶縁膜124a、124bに接して設けることにより、マスクずれが生じたとしても
確実に酸化物半導体膜106aの表面を導電膜で覆うことができる。また、マスクずれに
伴うトランジスタの電気特性のバラツキを抑制することができる。さらに、ソース電極お
よびドレイン電極を形成する際に、酸化物半導体膜106aがエッチングガスに曝されな
いため、好ましい。
置の回路図の一例である。図15(A)および図15(B)中のメモリセル190の構成
は、図13と同様である。すなわち、図13における第1の配線および第3の配線は電気
的に接続され図15(A)および図15(B)におけるビット線BLに相当し、図13に
おける第2の配線が図15(A)および図15(B)におけるソース線SLに相当し、図
13における第4の配線が図15(A)および図15(B)における書き込みワード線W
WLに相当し、図13における第5の配線が図15(A)および図15(B)における読
み出しワード線RWLに相当する(図15(A)および図15(B)参照)。
と、m本の読み出しワード線RWLと、n本(nは2以上の整数)のビット線BLと、メ
モリセル190が縦m個(行)×横n個(列)のマトリクス状に配置されたメモリセルア
レイと、n本のビット線BLに接続する第1の駆動回路191と、m本の書き込みワード
線WWLおよびm本の読み出しワード線RWLに接続する第2の駆動回路192と、を有
する。なお、図15(A)に示すメモリセルアレイは、メモリセルが並列に接続されたN
OR型のメモリセルアレイである。
WWLと、m本の読み出しワード線RWLと、n本(nは2以上の整数)のビット線BL
と、n本の信号線Sと、メモリセル190が縦m個(行)×横n個(列)のマトリクス状
に配置されたメモリセルアレイと、n本のビット線BLおよびn本の信号線Sに接続する
第1の駆動回路191と、m本の書き込みワード線WWLおよびm本の読み出しワード線
RWLに接続する第2の駆動回路192と、を有する。なお、図15(B)に示すメモリ
セルアレイは、メモリセルが直列に接続されたNAND型のメモリセルアレイである。
トランジスタ300およびトランジスタ310の他に、先の実施の形態で示したトランジ
スタ(200、210、220、230、240、250)を適用することができる。図
15では、トランジスタ300を用いる場合について示す。
ス選択信号線Aが接続されている。アドレス選択信号線Aは、メモリセルの行方向のアド
レスを選択する信号を伝達する配線である。
て説明する。
基本的に図13の場合と同様である。つまり、具体的な書き込みの動作は以下のようにな
る。なお、ここでは一例として、ノードFGに電位VH(ここで、VHは電源電位VDD
より低い。すなわちVH<VDD)または電位VLのいずれかを与える場合について説明
するが、ノードFGに与える電位の関係はこれに限られない。また、ノードFGに電位V
Hを与えた場合に保持されるデータをデータ”1”、ノードFGに電位VLを与えた場合
に保持されるデータをデータ”0”とする。
みワード線WWLの電位をVDDとして、書き込むメモリセル190を選択する。
メモリセル190にデータ”1”を書き込む場合には、トランジスタ300において生じ
るしきい値電圧分の電位の低下を考慮し、ビット線BLにはVHまたはVHよりトランジ
スタ300のしきい値電圧分高い電位を与える。
することにより行われる(ここでV1はV0より低い。すなわちV1<V0、例えばV1
はV0よりVDD分低い)。
素子164との容量結合によってV0−V1低下する。このため、データ”1”とデータ
”0”のいずれが書き込まれた場合でも、トランジスタ160はオフ状態となる。
となる。トランジスタ300のオフ電流は極めて小さいから、ノードFGの電荷は長時間
にわたって保持される。
Lの電位をV1とすることにより行われる。
素子164との容量結合によってV0−V1上昇する。このため、ノードFGにデータ”
1”が与えられている場合、ノードFGの電位はVHとなり、ノードFGにデータ”0”
が与えられていれば、ノードFGの電位はVLとなる。
は、トランジスタ160がオン状態となり、ビット線BLの電位が低下する。また、デー
タ”0”が書き込まれている場合には、トランジスタ160がオフ状態となり、読み出し
開始時のビット線BLの電位が維持されるか、または上昇する。
様である半導体装置は、酸化物半導体をチャネル形成領域に用いたトランジスタであるた
め、オフ電流が小さいという特徴を有する。このため、図15(A)および図15(B)
に示す半導体装置に当該トランジスタを適用する場合、電力の供給がない場合であっても
長期にわたって記憶内容を保持することが可能であり、かつ書き換え可能回数に制限のな
い記憶装置を得ることが可能である。
本実施の形態では、先の実施の形態に示すトランジスタを用いた半導体装置の回路構成お
よび動作の例について、図16および図17を参照して説明する。なお、回路図において
は、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併せて付
す場合がある。
〈半導体装置の断面構成〉
本実施の形態では、いわゆるDRAM(Dynamic Random Access
Memory)に相当する構成の半導体装置の一例について、図16(A)を参照して説
明する。図16(A)に示す半導体装置は、トランジスタ320と、容量素子168を有
する。
される。トランジスタ320は、チャネル形成領域122aと、ゲート電極116aと、
ドーパントを含む領域120a、120bと、導電膜128a、128bと、サイドウォ
ール絶縁膜124a、124bと、ゲート絶縁膜114aと、絶縁膜118aと、を有す
る。
、および導電膜128aで構成される。すなわち、導電膜128aは、容量素子168の
一方の電極として機能し、ドーパントを含む領域120aは、容量素子168の他方の電
極として機能することになる。
そして、絶縁膜130および絶縁膜132に形成された開口を介して、導電膜128bと
配線134は接続されている。なお、図16(A)では導電膜128bを用いてドーパン
トを含む領域120bと配線134を接続しているが、開示する発明はこれに限定されな
い。例えば、導電膜128bを設けず、配線134を、ドーパントを含む領域120bに
接触させてもよい。
B)を参照して説明する。図16(A)に示す半導体装置と、図16(B)に示す半導体
装置との異なる点は、サイドウォール絶縁膜124aおよび酸化物半導体膜106aに接
するように設けられた導電膜126aと、サイドウォール絶縁膜124bおよび酸化物半
導体膜106aに接するように設けられた導電膜126bと、を有する点にある。また、
導電膜126a上に、絶縁膜130を介して導電膜128aが設けられている。また、絶
縁膜130に設けられた開口を介して、導電膜126bと、導電膜128bとが接続され
ている。
128で構成される。すなわち、導電膜128aは、容量素子169の一方の電極として
機能し、導電膜126aは、容量素子169の他方の電極として機能する。
いる。そして、絶縁膜130および絶縁膜132に形成された開口を介して、導電膜12
8bと配線134は接続されている。なお、図16(B)では導電膜128bを用いて導
電膜126bと配線134を接続しているが、開示する発明はこれに限定されない。例え
ば、導電膜128bを設けず、配線134を、導電膜126bに接触させてもよい。
次に、図16(A)で示した半導体装置の基本的な回路構成およびその動作について、図
16(C)を参照して説明する。図16(C)に示す半導体装置において、第1の配線(
1st Line)とトランジスタ320のソース電極またはドレイン電極とは、電気的
に接続され、第2の配線(2nd Line)とトランジスタ320のゲート電極とは、
電気的に接続され、容量素子168の電極の一方とトランジスタ320のドレイン電極ま
たはソース電極とは、電気的に接続されている。また、第3の配線(3rd Line)
と容量素子168の他方とは、電気的に接続されている。なお、図16(B)に示す半導
体装置の基本的な回路構成およびその動作についても、図16(C)の記載を参酌するこ
とができる。
れる。酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ320をオフ状態とすることで、容量素子168に与え
られた電位を、極めて長時間にわたって保持することが可能である。
特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
線の電位は固定されているものとする。まず、第2の配線の電位を、トランジスタ320
がオン状態となる電位にして、トランジスタ320をオン状態とする。これにより、第1
の配線の電位が、容量素子168の電極の一方に与えられる。すなわち、容量素子168
には、所定の電荷が与えられる(書き込み)。その後、第2の配線の電位を、トランジス
タ320がオフ状態となる電位にして、トランジスタ320をオフ状態とすることにより
、容量素子168に与えられた電荷が保持される(保持)。トランジスタ320は上述の
とおり、極めてオフ電流が小さいので、長時間にわたって電荷を保持できる。
態で、第2の配線の電位を、トランジスタ320がオン状態となる電位にすると、容量素
子168に保持されている電荷量に応じて、第1の配線は異なる電位をとる。このため、
第1の配線の電位を見ることで、保持されている情報を読み出すことができる。
保持と同様に行われる。つまり、第2の配線の電位を、トランジスタ320がオン状態と
なる電位にして、トランジスタ320をオン状態とする。これにより、第1の配線の電位
(新たな情報に係る電位)が、容量素子168の電極の一方に与えられる。その後、第2
の配線の電位を、トランジスタ320がオフ状態となる電位にして、トランジスタ320
をオフ状態とすることにより、容量素子168は、新たな情報に係る電荷が与えられた状
態となる。
情報を書き換えることが可能である。このため、半導体装置の高速動作が実現される。
)を用いる場合についてのものであるが、n型トランジスタに代えて、正孔を多数キャリ
アとするp型トランジスタを用いることができるのはいうまでもない。
図17中のメモリセル195の構成は、図16(C)と同様である。すなわち、図16(
C)における第1の配線が図17におけるビット線BLに相当し、図16(C)における
第2の配線が図17におけるワード線WLに相当し、図16(C)における第3の配線が
図17におけるソース線SLに相当する(図17参照)。
195が縦m個(行)×横n個(列)のマトリクス状に配置されたメモリセルアレイと、
n本のビット線BLに接続する第1の駆動回路196と、m本のワード線WLに接続する
第2の駆動回路197と、を有する。
トランジスタ320のゲート電極は、ワード線WLと接続されている。また、トランジス
タ320のソース電極またはドレイン電極の一方は、ビット線BLと接続されており、ト
ランジスタ320のソース電極またはドレイン電極の他方は、容量素子の電極の一方と接
続されている。また、容量素子の電極の他方はソース線SLと接続され、一定の電位が与
えられている。トランジスタ320には、先の実施の形態に示すトランジスタが適用され
る。
スタであるため、単結晶シリコンをチャネル形成領域に用いたトランジスタに比べてオフ
電流が小さいという特徴を有する。このため、いわゆるDRAMとして認識されている図
15および図16に示す半導体装置に当該トランジスタを適用する場合、リフレッシュ期
間の間隔がきわめて長いメモリを得ることが可能である。
宜組み合わせて用いることができる。
本発明の一態様に係る半導体装置を用いて、対象物の情報を読み取るイメージセンサ機能
を有する半導体装置を作製することができる。
フォトセンサの等価回路であり、図18(B)および図18(C)はフォトセンサの一部
を示す断面図である。
03とを有している。フォトダイオード602は、半導体の接合部に光があたると電流が
発生する性質を有する光電変換素子である。増幅回路603は、フォトダイオード602
が受光することで得られる電流を増幅する、或いは、上記電流によって蓄積された電荷を
保持する回路である。フォトセンサ601は、フォトダイオード602に入射する光を検
出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を
読み取る際にバックライトなどの光源を用いることができる。
く、あらゆる形態を採用することができるが、少なくとも増幅回路603は、フォトダイ
オード602において生じる電流を増幅するトランジスタ605を有する。
8(A)に示したフォトセンサ601の、具体的な構成について説明する。
記電流の供給を制御するスイッチング素子として機能するトランジスタ604と、トラン
ジスタ604の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値
又は抵抗値が定まるトランジスタ605と、上記電流値又は抵抗値によって定まる出力信
号の電位を、配線OUTに供給するためのスイッチング素子として機能するトランジスタ
606とを有する。
することができる。トランジスタ604は、酸化物半導体に含まれる酸素欠陥が低減され
ているため、しきい値電圧のマイナスシフトが低減され、トランジスタのソースおよびド
レインにおけるリーク電流が低減されている。したがって、本発明の一態様の係る半導体
装置を適用することで、電気特性が向上した半導体装置を提供することができる。
いる。また、フォトダイオード602の陰極が、トランジスタ604の第1端子に接続さ
れている。トランジスタ604の第2端子は、増幅回路603内の他の半導体素子に接続
されているため、増幅回路603内の構成によって、トランジスタ604の第2端子の接
続先は異なる。図18(A)では、トランジスタ604の第2端子がトランジスタ605
のゲート電極に接続されている。また、トランジスタ604のゲート電極は、配線TXに
接続されている。配線TXには、トランジスタ604のスイッチングを制御するための信
号の電位が与えられる。トランジスタ605の第1端子は、ハイレベルの電源電位VDD
が与えられる配線VRに接続されている。トランジスタ605の第2端子は、トランジス
タ606の第1端子に接続されている。トランジスタ606の第2端子は、配線OUTに
接続されている。トランジスタ606のゲート電極は、配線SEに接続されており、配線
SEにはトランジスタ606のスイッチングを制御する信号の電位が与えられる。そして
、配線OUTには、増幅回路603から出力される出力信号の電位が与えられる。
接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の
量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するた
めに、ノードFDに保持容量を接続するようにしても良い。
は、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の
機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜
が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
に接続されている場合を例示しているが、本発明の一態様では、フォトセンサ601が有
する配線の数はこれに限定されない。上記配線に加えて、電源電位が与えられる配線、増
幅回路603に保持されている電荷の量をリセットするための信号の電位が与えられる配
線などが、フォトセンサ601に接続されていても良い。
タ604を一つだけ有するフォトセンサ601の構成を示しているが、本発明の一態様は
この構成に限定されない。本実施の形態では、一のトランジスタが一のスイッチング素子
として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として
機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、
上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良い
し、直列と並列が組み合わされて接続されていても良い。
ンジスタの第1端子と第2端子のいずれか一方のみが、第2のトランジスタの第1端子と
第2端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並
列に接続されている状態とは、第1のトランジスタの第1端子が第2のトランジスタの第
1端子に接続され、第1のトランジスタの第2端子が第2のトランジスタの第2端子に接
続されている状態を意味する。
、本発明の一態様に係る半導体装置を用いることができる。トランジスタ604は、酸化
物半導体に含まれる酸素欠陥が低減されているため、しきい値電圧のマイナスシフトが低
減され、トランジスタのソースおよびドレインにおけるリーク電流が低減されている。ま
た、トランジスタ604の活性層に、酸化物半導体膜を用いることで、トランジスタ60
4のオフ電流を著しく小さくすることができる。トランジスタ604は、フォトセンサ6
01において蓄積された電荷を保持するためのスイッチング素子として機能するため、電
荷保持期間における電荷のリークを小さく抑えることができる。
04を含む断面を示す。
たp型の半導体膜615と、i型の半導体膜616と、n型の半導体膜617とを有して
いる。導電膜610は、フォトダイオード602の陽極として機能するp型の半導体膜6
15に接続されている。
能している。導電膜619aは、トランジスタ604の第1端子として機能する。導電膜
620aは、トランジスタ604の第2端子として機能する。導電膜621は、n型の半
導体膜617と、導電膜619aとに接続されている。
有している。導電膜610、導電膜619a、導電膜620aは、絶縁膜628上に形成
された一の導電膜を所望の形状に加工することで形成することができる。
状態を示している。表示装置の場合は、フォトセンサ601に加えて表示素子が設けられ
ているので、実際には、導電膜621を形成した後に、表示素子の形成を行う。
14を含む断面図を示す。トランジスタ614は、図18(A)、(B)に示すトランジ
スタ604に相当する。また、トランジスタ614は、図18(A)、(B)に示すトラ
ンジスタ604と一部異なる構成を有する。
能している。導電膜619aおよび導電膜619bは、トランジスタ614の第1端子と
して機能する。導電膜620aおよび導電膜619bは、トランジスタ614の第2端子
として機能する。導電膜621は、n型の半導体膜617と、導電膜619aとに接続さ
れている。
である。
本実施の形態では、先の実施の形態で説明した半導体装置を電子機器に適用する場合につ
いて、図19乃至図21を参照して説明する。
グベースバンド回路502、デジタルベースバンド回路503、バッテリー504、電源
回路505、アプリケーションプロセッサ506、フラッシュメモリ510、ディスプレ
イコントローラ511、メモリ回路512、ディスプレイ513、タッチセンサ519、
音声回路517、キーボード518などより構成されている。ディスプレイ513は表示
部514、ソースドライバ515、ゲートドライバ516によって構成されている。アプ
リケーションプロセッサ506はCPU507、DSP508、インターフェイス509
(IF509)を有している。一般にメモリ回路はSRAMまたはDRAMで構成されて
いるが、メモリ回路512に先の実施の形態で説明した半導体装置を採用することによっ
て、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力
を十分に低減することができる。
を使用した例である。図20に示すメモリ回路400は、メモリ402、メモリ403、
スイッチ404、スイッチ405およびメモリコントローラ401により構成されている
。メモリ402、メモリ403には、先の実施の形態で説明した半導体装置が適用される
。
る。この形成された画像データ(入力画像データ1)は、スイッチ404を介してメモリ
402に記憶される。そしてメモリ402に記憶された画像データ(記憶画像データ1)
は、スイッチ405、およびディスプレイコントローラ406を介してディスプレイ40
7に送られ、表示される。
期でメモリ402からスイッチ405を介して、ディスプレイコントローラ406から読
み出される。
変更が有る場合)、アプリケーションプロセッサは新たな画像データ(入力画像データ2
)を形成する。入力画像データ2はスイッチ404を介してメモリ403に記憶される。
この間も定期的にメモリ402からスイッチ405を介して記憶画像データ1は読み出さ
れている。メモリ403に新たな画像データ(記憶画像データ2)が記憶し終わると、デ
ィスプレイ407の次のフレームより、記憶画像データ2は読み出され、スイッチ405
、およびディスプレイコントローラ406を介して、ディスプレイ407に記憶画像デー
タ2が送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモ
リ402に記憶されるまで継続される。
み出しを行うことによって、ディスプレイ407の表示をおこなう。なお、メモリ402
、およびメモリ403はそれぞれ別のメモリには限定されず、1つのメモリを分割して使
用してもよい。先の実施の形態で説明した半導体装置をメモリ402、およびメモリ40
3に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持
が可能で、且つ消費電力を十分に低減することができる。
、電源回路702、マイクロプロセッサ703、フラッシュメモリ704、音声回路70
5、キーボード706、メモリ回路707、タッチパネル708、ディスプレイ709、
ディスプレイコントローラ710によって構成される。先の実施の形態で説明した半導体
装置をメモリ回路707に使用することができる。メモリ回路707の役割は書籍の内容
を一時的に保持する機能を持つ。電子書籍の内容を一時的に保持する機能を使用する例と
しては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読
んでいるときに、特定の箇所にマーキングをしたい場合がある。このような場合、本実施
の形態の電子書籍はハイライト機能によって、表示の色を変える、アンダーラインを引く
、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことができる
。すなわちハイライト機能とは、ユーザーが指定した箇所の情報を記憶し、保持する機能
である。この情報を長期間保存する場合には、情報をフラッシュメモリ704にコピーし
ても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用する
ことによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且
つ消費電力が十分に低減することができる。
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図22を用いて説明する。本実施の形態では、コンピュータ、携帯電話機(携帯
電話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含
む)、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレ
ビ、またはテレビジョン受信機ともいう)などの電子機器に、上述の半導体装置を適用す
る場合について説明する。
表示部803、キーボード804などによって構成されている。筐体801と筐体802
の少なくとも一の内部には、半導体回路(例えば、メモリ回路)が設けられており、半導
体回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き
込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減さ
れたノート型のパーソナルコンピュータが実現される。
12を有する筐体811と、表示部814を有する筐体813と、操作ボタン815と、
外部インターフェイス816を有する。また、タブレット型端末810を操作するスタイ
ラス817などを備えている。筐体811と筐体813の内部には、半導体回路(例えば
、メモリ回路)が設けられており、半導体回路には、先の実施の形態に示す半導体装置が
設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持
が可能で、且つ消費電力が十分に低減されたタブレット型端末が実現される。
3の2つの筐体で構成されている。筐体821および筐体823には、それぞれ表示部8
25および表示部827が設けられている。筐体821と筐体823は、軸部837によ
り接続されており、該軸部837を軸として開閉動作を行うことができる。また、筐体8
21は、電源831、操作キー833、スピーカー835などを備えている。筐体821
、筐体823の少なくとも一の内部には、半導体回路(例えば、メモリ回路)が設けられ
ており、半導体回路には、先の実施の形態に示す半導体装置が設けられている。そのため
、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が
十分に低減された電子書籍が実現される。
いる。さらに、筐体840と筐体841は、スライドし、図22(D)のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体841は、表示パネル842、スピーカー843、マイクロフォン844、操作
キー845、ポインティングデバイス846、カメラ用レンズ847、外部接続端子84
8などを備えている。また、筐体840は、携帯電話機の充電を行う太陽電池セル849
、外部メモリスロット850などを備えている。また、アンテナは、筐体841に内蔵さ
れている。筐体840と筐体841の少なくとも一の内部には、半導体回路(例えば、メ
モリ回路)が設けられており、半導体回路には、先の実施の形態に示す半導体装置が設け
られている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可
能で、且つ消費電力が十分に低減された携帯電話機が実現される。
作スイッチ864、表示部865、バッテリー866などによって構成されている。本体
861内部には、半導体回路(例えば、メモリ回路)が設けられており、半導体回路には
、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび
読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたデジタ
ルカメラが実現される。
875などで構成されている。テレビジョン装置870の操作は、筐体871が備えるス
イッチや、リモコン操作機880により行うことができる。筐体871およびリモコン操
作機880の内部には、半導体回路(例えば、メモリ回路)が設けられており、半導体回
路には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報の書き込み
および読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された
テレビジョン装置が実現される。
載されている。このため、消費電力を低減した電子機器が実現される。
102 絶縁膜
102a 絶縁膜
102b 絶縁膜
104 酸化物半導体膜
106 酸化物半導体膜
106a 酸化物半導体膜
107 配線
108 ゲート絶縁層
109 ゲート電極
110 絶縁膜
110a 絶縁膜
112 絶縁膜
112a 絶縁膜
112b 絶縁膜
114 絶縁膜
114a ゲート絶縁膜
116 導電膜
116a ゲート電極
116b 電極
117a チャネル形成領域
118 絶縁膜
118a 絶縁膜
119a 不純物領域
119b 不純物領域
119c 不純物領域
120a ドーパントを含む領域
120b ドーパントを含む領域
121 不純物領域
122 チャネル形成領域
122a チャネル形成領域
124 絶縁膜
124a サイドウォール絶縁膜
124b サイドウォール絶縁膜
124c サイドウォール絶縁膜
126 導電膜
126a 導電膜
126b 導電膜
128 導電膜
128a 導電膜
128b 導電膜
130 絶縁膜
132 絶縁膜
134 配線
140a ドーパントを含む領域
140b ドーパントを含む領域
142a ドーパントを含む領域
142b ドーパントを含む領域
150a ドーパントを含む領域
150b ドーパントを含む領域
152a ドーパントを含む領域
152b ドーパントを含む領域
154a ドーパントを含む領域
154b ドーパントを含む領域
160 トランジスタ
164 容量素子
168 容量素子
169 容量素子
190 メモリセル
191 駆動回路
192 駆動回路
195 メモリセル
196 駆動回路
197 駆動回路
200 トランジスタ
210 トランジスタ
220 トランジスタ
230 トランジスタ
240 トランジスタ
250 トランジスタ
260 トランジスタ
270 トランジスタ
280 トランジスタ
300 トランジスタ
310 トランジスタ
320 トランジスタ
400 メモリ回路
401 メモリコントローラ
402 メモリ
403 メモリ
404 スイッチ
405 スイッチ
406 ディスプレイコントローラ
407 ディスプレイ
501 RF回路
502 アナログベースバンド回路
503 デジタルベースバンド回路
504 バッテリー
505 電源回路
506 アプリケーションプロセッサ
507 CPU
508 DSP
509 インターフェイス
510 フラッシュメモリ
511 ディスプレイコントローラ
512 メモリ回路
513 ディスプレイ
514 表示部
515 ソースドライバ
516 ゲートドライバ
517 音声回路
518 キーボード
519 タッチセンサ
601 フォトセンサ
602 フォトダイオード
603 増幅回路
604 トランジスタ
605 トランジスタ
606 トランジスタ
610 導電膜
614 トランジスタ
615 半導体膜
616 半導体膜
617 半導体膜
618 導電膜
619a 導電膜
619b 導電膜
620a 導電膜
621 導電膜
628 絶縁膜
651 基板
701 バッテリー
702 電源回路
703 マイクロプロセッサ
704 フラッシュメモリ
705 音声回路
706 キーボード
707 メモリ回路
708 タッチパネル
709 ディスプレイ
710 ディスプレイコントローラ
801 筐体
802 筐体
803 表示部
804 キーボード
810 タブレット型端末
811 筐体
812 表示部
813 筐体
814 表示部
815 操作ボタン
816 外部インターフェイス
817 スタイラス
820 電子書籍
821 筐体
823 筐体
825 表示部
827 表示部
831 電源
833 操作キー
835 スピーカー
837 軸部
840 筐体
841 筐体
842 表示パネル
843 スピーカー
844 マイクロフォン
845 操作キー
846 ポインティングデバイス
847 カメラ用レンズ
848 外部接続端子
849 太陽電池セル
850 外部メモリスロット
861 本体
863 接眼部
864 操作スイッチ
865 表示部
866 バッテリー
867 表示部
870 テレビジョン装置
871 筐体
873 表示部
875 スタンド
880 リモコン操作機
Claims (1)
- 基板上に酸化物半導体膜および絶縁膜を有し、
前記酸化物半導体膜の側面は前記絶縁膜と接しており、
前記酸化物半導体膜は、チャネル形成領域と、前記チャネル形成領域を挟んで形成されたドーパントを含む領域とを含み、
前記酸化物半導体膜上に接して形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、サイドウォール絶縁膜を有するゲート電極と、
前記酸化物半導体膜、および前記絶縁膜に接して形成されたソース電極およびドレイン電極と、を有する半導体装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014633 | 2011-01-26 | ||
JP2011014632 | 2011-01-26 | ||
JP2011014633 | 2011-01-26 | ||
JP2011014632 | 2011-01-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012011690A Division JP5956168B2 (ja) | 2011-01-26 | 2012-01-24 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017182523A Division JP6419919B2 (ja) | 2011-01-26 | 2017-09-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181718A true JP2016181718A (ja) | 2016-10-13 |
JP6216411B2 JP6216411B2 (ja) | 2017-10-18 |
Family
ID=46543520
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012011690A Active JP5956168B2 (ja) | 2011-01-26 | 2012-01-24 | 半導体装置 |
JP2016119557A Expired - Fee Related JP6216411B2 (ja) | 2011-01-26 | 2016-06-16 | 半導体装置 |
JP2017182523A Expired - Fee Related JP6419919B2 (ja) | 2011-01-26 | 2017-09-22 | 半導体装置 |
JP2018191871A Active JP6854794B2 (ja) | 2011-01-26 | 2018-10-10 | 半導体装置 |
JP2021004035A Withdrawn JP2021073703A (ja) | 2011-01-26 | 2021-01-14 | 半導体装置の作製方法 |
JP2022168820A Pending JP2022191455A (ja) | 2011-01-26 | 2022-10-21 | 半導体装置の作製方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012011690A Active JP5956168B2 (ja) | 2011-01-26 | 2012-01-24 | 半導体装置 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017182523A Expired - Fee Related JP6419919B2 (ja) | 2011-01-26 | 2017-09-22 | 半導体装置 |
JP2018191871A Active JP6854794B2 (ja) | 2011-01-26 | 2018-10-10 | 半導体装置 |
JP2021004035A Withdrawn JP2021073703A (ja) | 2011-01-26 | 2021-01-14 | 半導体装置の作製方法 |
JP2022168820A Pending JP2022191455A (ja) | 2011-01-26 | 2022-10-21 | 半導体装置の作製方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8809992B2 (ja) |
JP (6) | JP5956168B2 (ja) |
KR (6) | KR101945393B1 (ja) |
TW (6) | TWI657580B (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101932909B1 (ko) * | 2010-03-04 | 2018-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 메모리 장치 및 반도체 장치 |
US9111795B2 (en) | 2011-04-29 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor connected to memory element through oxide semiconductor film |
US9431545B2 (en) | 2011-09-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP6022880B2 (ja) | 2011-10-07 | 2016-11-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
JP6026839B2 (ja) | 2011-10-13 | 2016-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9117916B2 (en) | 2011-10-13 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor film |
US8637864B2 (en) | 2011-10-13 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP5912394B2 (ja) | 2011-10-13 | 2016-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9018629B2 (en) | 2011-10-13 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
TWI556319B (zh) * | 2011-11-30 | 2016-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
JP6111398B2 (ja) * | 2011-12-20 | 2017-04-12 | 株式会社Joled | 表示装置および電子機器 |
JP6053490B2 (ja) | 2011-12-23 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8956912B2 (en) | 2012-01-26 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8916424B2 (en) | 2012-02-07 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP6220526B2 (ja) * | 2012-02-29 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9735280B2 (en) | 2012-03-02 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film |
US9349849B2 (en) | 2012-03-28 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
JP2014199899A (ja) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6208971B2 (ja) * | 2012-09-14 | 2017-10-04 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
WO2014061762A1 (en) | 2012-10-17 | 2014-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR102130184B1 (ko) | 2012-10-24 | 2020-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102207028B1 (ko) * | 2012-12-03 | 2021-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9276125B2 (en) | 2013-03-01 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI664731B (zh) * | 2013-05-20 | 2019-07-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US9293599B2 (en) * | 2013-05-20 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP6018607B2 (ja) | 2013-07-12 | 2016-11-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6345023B2 (ja) * | 2013-08-07 | 2018-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP6506545B2 (ja) * | 2013-12-27 | 2019-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9443876B2 (en) * | 2014-02-05 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module |
US10361290B2 (en) | 2014-03-14 | 2019-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film |
US9722091B2 (en) | 2014-09-12 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US10403646B2 (en) * | 2015-02-20 | 2019-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR102292058B1 (ko) * | 2015-02-26 | 2021-08-23 | 삼성디스플레이 주식회사 | 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치 |
JP6744108B2 (ja) | 2015-03-02 | 2020-08-19 | 株式会社半導体エネルギー研究所 | トランジスタ、トランジスタの作製方法、半導体装置および電子機器 |
JP6736321B2 (ja) | 2015-03-27 | 2020-08-05 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
KR102440302B1 (ko) * | 2015-04-13 | 2022-09-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
JP2016225614A (ja) * | 2015-05-26 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2017081579A1 (en) | 2015-11-13 | 2017-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN105448740A (zh) * | 2015-11-16 | 2016-03-30 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法 |
JP6851814B2 (ja) | 2015-12-29 | 2021-03-31 | 株式会社半導体エネルギー研究所 | トランジスタ |
KR102522595B1 (ko) | 2016-04-29 | 2023-04-17 | 삼성디스플레이 주식회사 | 트랜지스터 패널 및 그 제조 방법 |
JP6949536B2 (ja) * | 2017-04-14 | 2021-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN110192269A (zh) * | 2019-04-15 | 2019-08-30 | 长江存储科技有限责任公司 | 三维nand存储器件与多个功能芯片的集成 |
TW202406764A (zh) | 2022-03-31 | 2024-02-16 | 日商島野股份有限公司 | 人力驅動車用輪轂組件 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345442A (ja) * | 2000-06-01 | 2001-12-14 | Nec Corp | Mis型fet及び半導体装置の製造方法 |
JP2004079790A (ja) * | 2002-08-19 | 2004-03-11 | Oki Electric Ind Co Ltd | 完全空乏型soi−mosトランジスタおよびその製造方法 |
JP2007027453A (ja) * | 2005-07-19 | 2007-02-01 | Osaka Univ | 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法 |
JP2007220818A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
JP2007250983A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
JP2007318112A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
JP2009004757A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置および表示装置 |
JP2009283793A (ja) * | 2008-05-23 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US20100327351A1 (en) * | 2009-06-26 | 2010-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Family Cites Families (177)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
US6849872B1 (en) | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3298974B2 (ja) | 1993-03-23 | 2002-07-08 | 電子科学株式会社 | 昇温脱離ガス分析装置 |
JP3474286B2 (ja) * | 1994-10-26 | 2003-12-08 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
US5508212A (en) * | 1995-04-27 | 1996-04-16 | Taiwan Semiconductor Manufacturing Co. | Salicide process for a MOS semiconductor device using nitrogen implant of titanium |
US6281562B1 (en) * | 1995-07-27 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device which reduces the minimum distance requirements between active areas |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
TW392308B (en) * | 1998-09-05 | 2000-06-01 | United Microelectronics Corp | Method of making metal oxide semiconductor (MOS) in IC |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
US6841797B2 (en) * | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4342826B2 (ja) * | 2003-04-23 | 2009-10-14 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP3923458B2 (ja) * | 2003-09-10 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4540320B2 (ja) * | 2003-09-19 | 2010-09-08 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
CN102544027B (zh) * | 2004-09-15 | 2016-02-17 | 株式会社半导体能源研究所 | 半导体器件 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
BRPI0517568B8 (pt) | 2004-11-10 | 2022-03-03 | Canon Kk | Transistor de efeito de campo |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
CA2585063C (en) | 2004-11-10 | 2013-01-15 | Canon Kabushiki Kaisha | Light-emitting device |
RU2358355C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Полевой транзистор |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
TWI467702B (zh) | 2005-03-28 | 2015-01-01 | Semiconductor Energy Lab | 記憶裝置和其製造方法 |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
JP5008323B2 (ja) * | 2005-03-28 | 2012-08-22 | 株式会社半導体エネルギー研究所 | メモリ装置 |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101577281B (zh) | 2005-11-15 | 2012-01-11 | 株式会社半导体能源研究所 | 有源矩阵显示器及包含该显示器的电视机 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP5015470B2 (ja) * | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
EP2259294B1 (en) * | 2006-04-28 | 2017-10-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
JP5128172B2 (ja) | 2006-04-28 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
US7692223B2 (en) * | 2006-04-28 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing the same |
JP2009528670A (ja) * | 2006-06-02 | 2009-08-06 | 財団法人高知県産業振興センター | 半導体機器及びその製法 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5116277B2 (ja) | 2006-09-29 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7511343B2 (en) | 2006-10-12 | 2009-03-31 | Xerox Corporation | Thin film transistor |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
JP5305630B2 (ja) * | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
WO2008069255A1 (en) | 2006-12-05 | 2008-06-12 | Canon Kabushiki Kaisha | Method for manufacturing thin film transistor using oxide semiconductor and display apparatus |
KR101146574B1 (ko) | 2006-12-05 | 2012-05-16 | 캐논 가부시끼가이샤 | 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP4939960B2 (ja) * | 2007-02-05 | 2012-05-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR101410926B1 (ko) | 2007-02-16 | 2014-06-24 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
JP5415001B2 (ja) | 2007-02-22 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7994000B2 (en) * | 2007-02-27 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
KR101453829B1 (ko) * | 2007-03-23 | 2014-10-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그 제조 방법 |
JP4727684B2 (ja) * | 2007-03-27 | 2011-07-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
CN101681928B (zh) * | 2007-05-31 | 2012-08-29 | 佳能株式会社 | 使用氧化物半导体的薄膜晶体管的制造方法 |
US20090108294A1 (en) | 2007-10-30 | 2009-04-30 | International Business Machines Corporation | Scalable high-k dielectric gate stack |
JP5430846B2 (ja) | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR101594335B1 (ko) * | 2007-12-03 | 2016-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
US8047442B2 (en) * | 2007-12-03 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5213422B2 (ja) * | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
JP2009206508A (ja) * | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
EP2086013B1 (en) | 2008-02-01 | 2018-05-23 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor |
KR101512818B1 (ko) | 2008-02-01 | 2015-05-20 | 삼성전자주식회사 | 산화물 반도체 트랜지스터 및 그 제조방법 |
US8586979B2 (en) | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
JP5467728B2 (ja) | 2008-03-14 | 2014-04-09 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
US7955926B2 (en) * | 2008-03-26 | 2011-06-07 | International Business Machines Corporation | Structure and method to control oxidation in high-k gate structures |
JP5704790B2 (ja) * | 2008-05-07 | 2015-04-22 | キヤノン株式会社 | 薄膜トランジスタ、および、表示装置 |
KR101496148B1 (ko) | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
WO2009142309A1 (en) * | 2008-05-23 | 2009-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8053253B2 (en) * | 2008-06-06 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
TWI495108B (zh) | 2008-07-31 | 2015-08-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
JP5608347B2 (ja) * | 2008-08-08 | 2014-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5430113B2 (ja) * | 2008-10-08 | 2014-02-26 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5491833B2 (ja) * | 2008-12-05 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101642384B1 (ko) | 2008-12-19 | 2016-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터의 제작 방법 |
KR20100075026A (ko) | 2008-12-24 | 2010-07-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
US8749930B2 (en) * | 2009-02-09 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Protection circuit, semiconductor device, photoelectric conversion device, and electronic device |
JP5760298B2 (ja) * | 2009-05-21 | 2015-08-05 | ソニー株式会社 | 薄膜トランジスタ、表示装置、および電子機器 |
KR101460868B1 (ko) | 2009-07-10 | 2014-11-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011010541A1 (en) | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2011013502A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR102215941B1 (ko) | 2009-07-31 | 2021-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
KR102251729B1 (ko) | 2009-07-31 | 2021-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
WO2011013523A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN105097946B (zh) | 2009-07-31 | 2018-05-08 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
TWI654764B (zh) | 2010-11-11 | 2019-03-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
WO2012090799A1 (en) | 2010-12-28 | 2012-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9911858B2 (en) | 2010-12-28 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5975635B2 (ja) | 2010-12-28 | 2016-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9443984B2 (en) | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2012090973A1 (en) | 2010-12-28 | 2012-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8941112B2 (en) | 2010-12-28 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI535032B (zh) | 2011-01-12 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
US20120178224A1 (en) | 2011-01-12 | 2012-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8912080B2 (en) | 2011-01-12 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of the semiconductor device |
TWI570809B (zh) | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
TWI570920B (zh) | 2011-01-26 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
-
2012
- 2012-01-17 TW TW107101091A patent/TWI657580B/zh active
- 2012-01-17 TW TW112100911A patent/TW202320146A/zh unknown
- 2012-01-17 TW TW105110770A patent/TWI620328B/zh active
- 2012-01-17 TW TW108104252A patent/TWI787452B/zh active
- 2012-01-17 TW TW101101769A patent/TWI539597B/zh active
- 2012-01-17 TW TW110126911A patent/TW202211311A/zh unknown
- 2012-01-23 US US13/356,012 patent/US8809992B2/en active Active
- 2012-01-24 JP JP2012011690A patent/JP5956168B2/ja active Active
- 2012-01-25 KR KR1020120007242A patent/KR101945393B1/ko active IP Right Grant
-
2014
- 2014-08-14 US US14/459,597 patent/US10008587B2/en not_active Expired - Fee Related
-
2016
- 2016-06-16 JP JP2016119557A patent/JP6216411B2/ja not_active Expired - Fee Related
-
2017
- 2017-09-22 JP JP2017182523A patent/JP6419919B2/ja not_active Expired - Fee Related
-
2018
- 2018-10-10 JP JP2018191871A patent/JP6854794B2/ja active Active
-
2019
- 2019-01-29 KR KR1020190011153A patent/KR102118516B1/ko active IP Right Grant
-
2020
- 2020-05-28 KR KR1020200064141A patent/KR102234337B1/ko active IP Right Grant
-
2021
- 2021-01-14 JP JP2021004035A patent/JP2021073703A/ja not_active Withdrawn
- 2021-03-25 KR KR1020210038732A patent/KR102338685B1/ko active IP Right Grant
- 2021-12-08 KR KR1020210174590A patent/KR102389641B1/ko active IP Right Grant
-
2022
- 2022-04-19 KR KR1020220048053A patent/KR102500191B1/ko active IP Right Grant
- 2022-10-21 JP JP2022168820A patent/JP2022191455A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345442A (ja) * | 2000-06-01 | 2001-12-14 | Nec Corp | Mis型fet及び半導体装置の製造方法 |
JP2004079790A (ja) * | 2002-08-19 | 2004-03-11 | Oki Electric Ind Co Ltd | 完全空乏型soi−mosトランジスタおよびその製造方法 |
US20040061175A1 (en) * | 2002-08-19 | 2004-04-01 | Koichi Fukuda | Full depletion SOI-MOS transistor |
JP2007027453A (ja) * | 2005-07-19 | 2007-02-01 | Osaka Univ | 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法 |
JP2007220818A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
JP2007250983A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
US20090065771A1 (en) * | 2006-03-17 | 2009-03-12 | Canon Kabushiki Kaisha | Field effect transistor using oxide film for channel and method of manufacturing the same |
JP2007318112A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
JP2009004757A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置および表示装置 |
JP2009283793A (ja) * | 2008-05-23 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US20100327351A1 (en) * | 2009-06-26 | 2010-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2011029610A (ja) * | 2009-06-26 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6419919B2 (ja) | 半導体装置 | |
JP5968645B2 (ja) | 半導体装置の作製方法 | |
JP6229021B2 (ja) | 半導体装置 | |
TW202429551A (zh) | 半導體裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6216411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |