CN111033702B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN111033702B
CN111033702B CN201880054552.7A CN201880054552A CN111033702B CN 111033702 B CN111033702 B CN 111033702B CN 201880054552 A CN201880054552 A CN 201880054552A CN 111033702 B CN111033702 B CN 111033702B
Authority
CN
China
Prior art keywords
insulator
oxide
conductor
insulating film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880054552.7A
Other languages
English (en)
Other versions
CN111033702A (zh
Inventor
山崎舜平
浅见良信
石山贵久
仓田求
德丸亮
石原典隆
野中裕介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202311531376.0A priority Critical patent/CN117690977A/zh
Publication of CN111033702A publication Critical patent/CN111033702A/zh
Application granted granted Critical
Publication of CN111033702B publication Critical patent/CN111033702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种可靠性良好的半导体装置。该半导体装置包括第一绝缘体、配置在第一绝缘体上的第二绝缘体、配置在第二绝缘体上的氧化物、在氧化物上彼此分开地配置的第一导电体及第二导电体、配置在氧化物、第一导电体及第二导电体上的第三绝缘体、配置在第三绝缘体上且以其至少一部分与第一导电体和第二导电体之间的区域重叠的方式配置的第三导电体、以覆盖氧化物、第一导电体、第二导电体、第三绝缘体及第三导电体的方式配置的第四绝缘体、配置在第四绝缘体上的第五绝缘体以及配置在第五绝缘体上的第六绝缘体，在第四绝缘体的至少一部分中形成到达第二绝缘体的开口，第五绝缘体通过开口与第二绝缘体接触，第一绝缘体、第四绝缘体及第六绝缘体的氧透过性比第二绝缘体低。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置及半导体装置的制造方法。此外，本发明的一个方式涉及一种半导体晶片、模块以及电子设备。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、成像装置及电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
近年来，已对半导体装置进行开发，主要对LSI、CPU(Central Processing Unit：中央处理器)及GPU(Graphics Processing Unit：图形处理器)等处理器以及存储器进行开发。处理器是包括从半导体晶片分开的半导体集成电路(至少包括晶体管及存储器)且形成有作为连接端子的电极的半导体元件的集合体。
LSI、CPU及GPU等处理器、存储器等的半导体电路(IC芯片)安装在电路基板(例如，印刷线路板)上，并用作各种电子设备的构件之一。
此外，通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(IC)、图像显示装置(也简单地记载为显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。另外，作为其他材料，氧化物半导体受到关注。
已知使用氧化物半导体的晶体管的非导通状态下的泄漏电流极小。例如，应用了使用氧化物半导体的晶体管的泄漏电流小的特性的低功耗CPU等已被公开(参照专利文献1)。
近年来，随着电子设备的小型化和轻量化，对高密度地集成有晶体管等的集成电路的要求提高。此外，有提高包含集成电路的半导体装置的生产率的需求。
作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。非专利文献4及非专利文献5中公开了一种比CAAC结构及nc结构的结晶性更低的氧化物半导体中也具有微小的结晶。
将IGZO用于活性层的晶体管具有极小的关态电流(参照非专利文献6)，已知有利用了该特性的LSI及显示器(非专利文献7及非专利文献8)。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-257187号公报
[非专利文献]
[非专利文献1]S.Yamazaki et al.,“SID Symposium Digest of TechnicalPapers”,2012,volume 43,issue 1,p.183-186
[非专利文献2]S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.,“The Proceedings of AM-FPD’13Digest ofTechnical Papers”,2013,p.151-154
[非专利文献4]S.Yamazaki et al.,“ECS Journal of Solid State Scienceand Technology”,2014,volume 3,issue 9,p.Q3012-Q3022
[非专利文献5]S.Yamazaki,“ECS Transactions”,2014,volume 64,issue 10,p.155-164
[非专利文献6]K.Kato et al.,“Japanese Journal of Applied Physics”,2012,volume 51,p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.,“2015Symposium on VLSI TechnologyDigest of Technical Papers”,2015,p.T216-T217
[非专利文献8]S.Amano et al.,“SID Symposium Digest of TechnicalPapers”,2010,volume 41,issue 1,p.626-629
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种可靠性良好的半导体装置。本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。本发明的一个方式的目的之一是提供一种生产率高的半导体装置。
本发明的一个方式的目的之一是提供一种能够长期间保持数据的半导体装置。本发明的一个方式的目的之一是提供一种数据的写入速度快的半导体装置。本发明的一个方式的目的之一是提供一种设计自由度高的半导体装置。本发明的一个方式的目的之一是提供一种能够抑制功耗的半导体装置。本发明的一个方式的目的之一是提供一种新颖的半导体装置。
注意，上述目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。另外，这些目的之外的目的根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置，其特征在于，包括第一绝缘体、配置在第一绝缘体上的第二绝缘体、配置在第二绝缘体上的氧化物、在氧化物上彼此分开地配置的第一导电体及第二导电体、配置在氧化物、第一导电体及第二导电体上的第三绝缘体、配置在第三绝缘体上且以其至少一部分与第一导电体和第二导电体之间的区域重叠的方式配置的第三导电体、以覆盖氧化物、第一导电体、第二导电体、第三绝缘体及第三导电体的方式配置的第四绝缘体、配置在第四绝缘体上的第五绝缘体以及配置在第五绝缘体上的第六绝缘体，在第四绝缘体的至少一部分中形成到达第二绝缘体的开口，第五绝缘体通过开口与第二绝缘体接触，第一绝缘体、第四绝缘体及第六绝缘体的氧透过性比第二绝缘体低。
另外，在上述结构中，第四绝缘体也可以与氧化物的侧面、第一导电体的侧面、第二导电体的侧面及第二绝缘体的顶面接触。此外，在上述结构中，第一绝缘体、第四绝缘体及第六绝缘体也可以是包含铝和铪中的至少一个的氧化物。
另外，在上述结构中，第二绝缘体、氧化物及第一导电体与第三绝缘体及第四绝缘体之间也可以配置有第七绝缘体，第二绝缘体、氧化物及第二导电体与第三绝缘体及第四绝缘体之间也可以配置有第八绝缘体，第七绝缘体及第八绝缘体的氧透过性也可以比第二绝缘体低。另外，在上述结构中，第七绝缘体或第八绝缘体的侧面也可以与形成在第四绝缘体中的开口的边缘大致对齐。另外，在上述结构中，第七绝缘体及第八绝缘体也可以包含铝和铪中的至少一个。
另外，在上述结构中，氧化物也可以包含In、元素M(M是Al、Ga、Y或Sn)。此外，在上述结构中，氧化物也可以包含Zn，氧化物所包含的Zn的原子个数比也可以小于氧化物所包含的In的原子个数比。此外，在上述结构中，氧化物也可以具有结晶性。
另外，在上述结构中，第一导电体及第二导电体也可以包含氮化钽、氮化钛、含有钛及铝的氮化物、含有钽及铝的氮化物、氧化钌、氮化钌、含有锶及钌的氧化物以及含有镧及镍的氧化物中的至少一个。
本发明的其他一个方式是一种半导体装置，其特征在于，包括第一绝缘体、配置在第一绝缘体上的第二绝缘体、配置在第二绝缘体上且其至少一部分具有第二绝缘体露出的区域的第一氧化物、配置在第一氧化物上并隔着第二绝缘体露出的区域与第二绝缘体接触的第二氧化物、配置在第二氧化物上的第三氧化物、在第三氧化物上彼此分开地配置的第一导电体及第二导电体、配置在氧化物、第一导电体及第二导电体上的第三绝缘体、配置在第三绝缘体上且以其至少一部分与第一导电体和第二导电体之间的区域重叠的方式配置的第三导电体、以覆盖氧化物、第一导电体、第二导电体、第三绝缘体及第三导电体的方式配置的第四绝缘体、配置在第四绝缘体上的第五绝缘体以及配置在第五绝缘体上的第六绝缘体，在第四绝缘体的至少一部分中形成到达第二绝缘体的开口，第五绝缘体通过开口与第二绝缘体接触，第一绝缘体、第四绝缘体及第六绝缘体的氧透过性比第二绝缘体低，第一氧化物的氧透过性比第二氧化物低。
另外，在上述结构中，第一氧化物至第三氧化物也可以包含In、元素M(M是Al、Ga、Y或Sn)、Zn，第一氧化物所包含的元素M的原子个数比也可以大于第二氧化物所包含的元素M的原子个数比，第三氧化物所包含的In的原子个数比也可以大于第二氧化物所包含的In的原子个数比。
本发明的其他一个方式是一种半导体装置的制造方法，其特征在于，在衬底上依次形成第一绝缘膜、第二绝缘膜、第一氧化膜、第二氧化膜及第一导电膜，选择性地去除第一氧化膜、第二氧化膜及第一导电膜的一部分，在第二绝缘膜上形成氧化物、第一导电体及第二导电体，在第二绝缘膜、氧化物、第一导电体及第二导电体上依次形成第三绝缘膜及第二导电膜，选择性地去除第三绝缘膜及第二导电膜的一部分来形成第一绝缘体及第三导电体，利用ALD法以覆盖氧化物、第一导电体、第二导电体、第一绝缘体及第三导电体的方式形成第四绝缘膜，选择性地去除第四绝缘膜的一部分来在其至少一部分中形成到达第二绝缘膜的开口，在第四绝缘膜上形成第五绝缘膜，在包含氧的气氛下利用溅射法在第五绝缘膜上形成第六绝缘膜，进行加热处理，第一绝缘膜、第四绝缘膜及第六绝缘膜的氧透过性比第二绝缘膜低。
本发明的一个方式是一种半导体装置的制造方法，其特征在于，在衬底上依次形成第一绝缘膜、第二绝缘膜、第一氧化膜、第二氧化膜及第一导电膜，选择性地去除第一氧化膜、第二氧化膜及第一导电膜的一部分，在第二绝缘膜上形成氧化物、第一导电体及第二导电体，在第二绝缘膜、氧化物、第一导电体及第二导电体上依次形成第三绝缘膜及第二导电膜，选择性地去除第三绝缘膜及第二导电膜的一部分来形成第一绝缘体及第三导电体，利用ALD法以覆盖氧化物、第一导电体、第二导电体、第一绝缘体及第三导电体的方式形成第四绝缘膜，选择性地去除第四绝缘膜的一部分来在其至少一部分中形成到达第二绝缘膜的开口，在第四绝缘膜上形成第五绝缘膜，利用离子注入法从第五绝缘膜的上方添加氧，在第五绝缘膜上形成第六绝缘膜，进行加热处理，第一绝缘膜、第四绝缘膜及第六绝缘膜的氧透过性比第二绝缘膜低。
本发明的其他一个方式是一种半导体装置的制造方法，其特征在于，在衬底上依次形成第一绝缘膜、第二绝缘膜、第一氧化膜、第二氧化膜及第一导电膜，选择性地去除第一氧化膜、第二氧化膜及第一导电膜的一部分，在第二绝缘膜上形成氧化物、第一导电体及第二导电体，在第二绝缘膜、氧化物、第一导电体及第二导电体上依次形成第三绝缘膜及第二导电膜，选择性地去除第三绝缘膜及第二导电膜的一部分来形成第一绝缘体及第三导电体，利用ALD法以覆盖氧化物、第一导电体、第二导电体、第一绝缘体及第三导电体的方式形成第四绝缘膜，选择性地去除第四绝缘膜的一部分来在其至少一部分中形成到达第二绝缘膜的开口，在第四绝缘膜上形成第五绝缘膜，在第五绝缘膜上形成第六绝缘膜，利用离子注入法从第六绝缘膜的上方添加氧，进行加热处理，第一绝缘膜、第四绝缘膜及第六绝缘膜的氧透过性比第二绝缘膜低。
另外，在上述结构中，也可以在形成第三绝缘膜之前进行加热处理，在该加热处理之后以不暴露于外部空气的方式形成第三绝缘膜。
另外，也可以利用包括In、元素M(M是Al、Ga、Y或Sn)的靶材的溅射法形成氧化膜。此外，在上述结构中，靶材也可以包含Zn，靶材所包含的Zn的原子个数比也可以小于靶材所包含的In的原子个数比。此外，在上述结构中，也可以在包含氧的气氛下在加热衬底的同时利用溅射法形成氧化膜。
另外，在上述结构中，第一绝缘膜、第四绝缘膜及第六绝缘膜也可以是包含铝和铪中的至少一个的氧化物。
发明效果
通过本发明的一个方式，可以提供一种可靠性良好的半导体装置。通过本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。通过本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。通过本发明的一个方式，可以提供一种生产率高的半导体装置。
或者，可以提供一种能够长期间保持数据的半导体装置。或者，可以提供一种数据的写入速度快的半导体装置。或者，可以提供一种设计自由度高的半导体装置。或者，可以提供一种能够抑制功耗的半导体装置。或者，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，这些效果之外的效果根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的效果。
附图简要说明
[图1]根据本发明的一个方式的半导体装置的俯视图及截面图。
[图2]根据本发明的一个方式的半导体装置的截面图。
[图3]根据本发明的一个方式的半导体装置的截面图。
[图4]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图5]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图6]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图7]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图8]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图9]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图10]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图11]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图12]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图13]示出根据本发明的一个方式的半导体装置的制造方法的截面图。
[图14]示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图15]根据本发明的一个方式的半导体装置的俯视图及截面图。
[图16]根据本发明的一个方式的半导体装置的俯视图及截面图。
[图17]根据本发明的一个方式的半导体装置的俯视图及截面图。
[图18]根据本发明的一个方式的半导体装置的俯视图及截面图。
[图19]根据本发明的一个方式的半导体装置的截面图。
[图20]根据本发明的一个方式的半导体装置的俯视图及截面图。
[图21]根据本发明的一个方式的存储装置的俯视图及截面图。
[图22]根据本发明的一个方式的存储装置的电路图。
[图23]根据本发明的一个方式的存储装置的示意图。
[图24]根据本发明的一个方式的存储装置的示意图。
[图25]示出根据本发明的一个方式的存储装置的结构的截面图。
[图26]示出根据本发明的一个方式的存储装置的结构的截面图。
[图27]示出根据本发明的一个方式的存储装置的结构的截面图。
[图28]示出根据本发明的一个方式的存储装置的结构实例的方框图。
[图29]示出根据本发明的一个方式的存储装置的结构实例的电路图。
[图30]示出根据本发明的一个方式的存储装置的结构实例的电路图。
[图31]示出根据本发明的一个方式的存储装置的结构实例的方框图。
[图32]示出根据本发明的一个方式的存储装置的结构实例的方框图及电路图。
[图33]示出根据本发明的一个方式的AI系统的结构实例的方框图。
[图34]说明根据本发明的一个方式的AI系统的应用实例的方框图。
[图35]示出安装有根据本发明的一个方式的AI系统的IC的结构实例的立体示意图。
[图36]示出根据本发明的一个方式的电子设备及系统的结构实例的图。
[图37]示出根据本发明的一个方式的并行计算机、计算机及个人计算机卡的结构实例的图。
[图38]示出根据本发明的一个方式的系统的结构实例的图。
[图39]示出根据本发明的实施例的晶体管的电特性的图。
[图40]说明根据本发明的实施例的晶体管的△Vsh的应力时间依赖性的图。
实施发明的方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映到附图。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于规定的连接关系(例如，附图或文中所示的连接关系等)，附图或文中所示的连接关系以外的连接关系也包含于附图或文中所记载的内容中。
这里，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
作为X与Y直接连接的情况的一个例子，可以举出在X与Y之间没有连接能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件及负载等)，并且X与Y没有通过能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件及负载等)连接的情况。
作为X与Y电连接的情况的一个例子，例如可以在X与Y之间连接一个以上的能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件及负载等)。另外，开关具有控制开启和关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。或者，开关具有选择并切换电流路径的功能。另外，X与Y电连接的情况包括X与Y直接连接的情况。
作为X与Y在功能上连接的情况的一个例子，例如可以在X与Y之间连接一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号生成电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，也可以说X与Y在功能上是连接着的。另外，X与Y在功能上连接的情况包括X与Y直接连接的情况及X与Y电连接的情况。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区或漏电极)与源极(源极端子、源区或源电极)之间具有形成沟道的区域，并且通过形成沟道的区域电流能够流过源极和漏极之间。注意，在本说明书等中，形成沟道的区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者形成沟道的区域中的源极(源区或源电极)和漏极(漏区或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限于一个值。因此，在本说明书中，沟道长度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者其中形成沟道的区域中的源极与漏极相对的部分的长度。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限于一个值。因此，在本说明书中，沟道宽度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
另外，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“有效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面的情况下，有时因为有效沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面的沟道形成区的比例增高。在此情况下，有效沟道宽度大于外观上的沟道宽度。
在此情况下，有时难以通过实测估计有效沟道宽度。例如，要从设计值估算出有效沟道宽度，需要假定半导体的形状是已知的。因此，当半导体的形状不清楚时，难以准确地测量有效沟道宽度。
于是，在本说明书中，有时将外观上的沟道宽度称为“围绕沟道宽度(SCW：Surrounded Channel Width)”。此外，在本说明书中，在简单地表示为“沟道宽度”时，有时是指围绕沟道宽度或外观上的沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示有效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、有效沟道宽度、外观上的沟道宽度、围绕沟道宽度等的值。
注意，半导体的杂质例如是指半导体的主要成分之外的元素。例如，浓度小于0.1原子％的元素可以说是杂质。有时由于包含杂质，例如造成半导体的DOS(Density ofStates：态密度)变高，结晶性降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。在半导体是氧化物半导体的情况下，有时水也作为杂质起作用。另外，在半导体是氧化物半导体时，有时例如由于杂质的进入导致氧空位的产生。此外，在半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本说明书等中，氧氮化硅膜是指在其组成中氧含量大于氮含量的膜。例如，优选的是，氧的浓度为55原子％以上且65原子％以下，氮的浓度为1原子％以上且20原子％以下，硅的浓度为25原子％以上且35原子％以下，并且氢的浓度为0.1原子％以上且10原子％以下的范围内。另外，氮氧化硅膜是指在其组成中氮含量大于氧含量的膜。例如，优选的是，氮的浓度为55原子％以上且65原子％以下，氧的浓度为1原子％以上且20原子％以下，硅的浓度为25原子％以上且35原子％以下，并且氢的浓度为0.1原子％以上且10原子％以下的范围内。
另外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”换称为“导电膜”。此外，例如，有时可以将“绝缘膜”换称为“绝缘层”。
另外，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
另外，除非特别叙述，本说明书等所示的晶体管为场效应晶体管。此外，除非特别叙述，本说明书等所示的晶体管为n沟道晶体管。由此，除非特别叙述，其阈值电压(也称为“Vth”)大于0V。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
注意，在本说明书中，阻挡膜是指具有抑制氢等杂质及氧的透过的功能的膜，在该阻挡膜具有导电性的情况下，有时被称为导电阻挡膜。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS FET或OS晶体管称为包含氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
(实施方式1)
下面说明包括本发明的一个方式的晶体管200的半导体装置的一个例子。
<半导体装置的结构实例>
图1A、图1B及图1C是本发明的一个方式的晶体管200及晶体管200周围的俯视图及截面图。
图1A是包括晶体管200的半导体装置的俯视图。图1B和图1C是该半导体装置的截面图。图1B是沿着图1A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。图1C是沿着图1A中的点划线A3-A4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。为了明确起见，在图1A的俯视图中省略部分构成要素。
本发明的一个方式的半导体装置包括晶体管200、被用作层间膜的绝缘体210、绝缘体212及绝缘体281。另外，该半导体装置还包括与晶体管200电连接且被用作布线的导电体203及被用作插头的导电体240(导电体240a及导电体240b)。
另外，在导电体203中，导电体203a以与绝缘体212的开口的内壁接触的方式形成，其内侧形成有导电体203b。在此，导电体203的顶面的高度与绝缘体212的顶面的高度可以大致相同。另外，示出在晶体管200中导电体203具有导电体203a与导电体203b的叠层结构，但是本发明不局限于此。例如，导电体203也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
另外，在导电体240中，导电体240的第一导电体以与绝缘体244、绝缘体280、绝缘体274及绝缘体281的开口的内壁接触的方式形成，其内侧形成有导电体240的第二导电体。在此，导电体240的顶面的高度与绝缘体281的顶面的高度可以大致相同。另外，在晶体管200中，层叠有导电体240的第一导电体与导电体240的第二导电体，但是本发明不局限于此。例如，导电体240也可以具有单层结构或者三层以上的叠层结构。另外，在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
[晶体管200]
如图1所示，晶体管200包括配置在衬底(未图示)上的绝缘体222、配置在绝缘体222上的绝缘体224、配置在绝缘体224上的氧化物230、在氧化物230上彼此分开地配置的导电体242a及导电体242b、配置在氧化物230、导电体242a及导电体242b上的绝缘体250、配置在绝缘体250上且以其至少一部分与导电体242a和导电体242b之间的区域重叠的方式配置的导电体260、以覆盖氧化物230、导电体242a、导电体242b、绝缘体250及导电体260的方式配置的绝缘体244、配置在绝缘体244上的绝缘体280、以及配置在绝缘体280上的绝缘体274。在此，优选的是，在绝缘体244的至少一部分中形成到达绝缘体224的开口290，绝缘体280通过开口290与绝缘体224接触。
在此，绝缘体222、绝缘体244及绝缘体274优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如，绝缘体222、绝缘体244及绝缘体274的氧透过性优选比绝缘体224或绝缘体280低。
另外，氧化物230优选包括配置在绝缘体224上的氧化物230a、配置在氧化物230a上的氧化物230b、以及配置在氧化物230b、导电体242a及导电体242b上且其至少一部分与氧化物230b接触的氧化物230c。
在晶体管200中，在形成沟道的区域(以下，也称为沟道形成区)及其附近层叠有氧化物230a、氧化物230b及氧化物230c的三层，但是本发明不局限于此。例如，可以设置氧化物230b的单层、氧化物230b与氧化物230a的两层结构、氧化物230b与氧化物230c的两层结构或者四层以上的叠层结构。另外，在晶体管200中，导电体260具有两层的叠层结构，但是本发明不局限于此。例如，导电体260也可以具有单层结构或三层以上的叠层结构。
在此，导电体260被用作晶体管的栅电极，导电体242a及导电体242b分别被用作源电极或漏电极。导电体260优选具有隔着绝缘体250与导电体242a重叠的区域、以及隔着绝缘体250与导电体242b重叠的区域。在导电体260具有这样的形状时，导电体260可以具有用于对准的余地，所以导电体260可以更可靠地与氧化物230中的导电体242a和导电体242b之间的区域重叠。
另外，如图1所示，导电体260优选包括导电体260a、配置在导电体260a上的导电体260b。此外，以下，导电体242a及导电体242b有时被统称为导电体242。
此外，晶体管200优选包括配置在衬底(未图示)上的绝缘体214、配置在绝缘体214上的绝缘体216、以填埋于绝缘体214及绝缘体216中的方式配置的导电体205以及配置在绝缘体216及导电体205上的绝缘体220。再者，优选绝缘体220上配置有绝缘体222。
另外，优选在晶体管200中将被用作氧化物半导体的金属氧化物(以下，有时称为氧化物半导体)用于包含沟道形成区的氧化物230(氧化物230a、氧化物230b及氧化物230c)。
由于将氧化物半导体用于沟道形成区的晶体管200在非导通状态下的泄漏电流极小，所以可以提供功耗低的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管200。
作为氧化物230优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，作为元素M优选使用铝、镓、钇或锡。此外，作为氧化物230也可以使用In-Ga氧化物、In-Zn氧化物。
在此，在氧化物230中存在氢、氮或金属元素等杂质的情况下，有时载流子密度增大，电阻会降低。另外，在氧化物230的氧浓度降低的情况下，有时载流子密度增大，电阻会降低。
在以与氧化物230的顶面接触的方式设置的被用作源电极或漏电极的导电体242(导电体242a及导电体242b)具有吸收氧化物230的氧的功能或者对氧化物230供应氢、氮或金属元素等杂质的功能的情况下，有时在氧化物230中部分地形成低电阻区。
在此，图2示出图1B的部分区域的放大图。如图2所示，以与氧化物230的顶面接触的方式设置有导电体242，在氧化物230的与导电体242的界面及其附近作为低电阻区形成有区域243(区域243a及区域243b)。氧化物230包括被用作晶体管200的沟道形成区的区域234、包括区域243的一部分且被用作源区或漏区的区域231(区域231a及区域231b)。
被用作源区或漏区的区域231中，尤其是区域243是由于氧浓度低或者包含氢、氮或金属元素等杂质，因此其载流子浓度增加而其电阻降低的区域。换言之，区域231是与区域234相比载流子密度高且电阻低的区域。另外，被用作沟道形成区的区域234是与区域231相比，尤其与区域243相比其氧浓度更高或者杂质浓度更低，所以载流子密度低的高电阻区。
在此，在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域存在杂质及氧空位，电特性则容易变动，有时降低可靠性。另外，在氧化物半导体中的形成沟道的区域包含氧空位的情况下，晶体管趋于具有常开启特性。因此，优选尽可能降低形成沟道的区域234中的氧空位。
为了抑制晶体管的常开启化，以与氧化物230接触的方式设置具有包含通过加热脱离的氧的区域的绝缘体，可以通过加热处理使该绝缘体所包含的氧扩散到氧化物230。例如，可以对绝缘体280添加氧并通过加热处理使绝缘体280所包含的氧扩散。由此，氧化物230被供应氧，因该氧而减少氧化物230的氧空位，可以抑制晶体管的常开启化。
另一方面，当过剩氧供应到氧化物230时，氧化物230中的过剩氧的结构有可能因电压、高温等的应力而发生变化。由此，可能导致包含氧化物230的晶体管的电特性变得不稳定或者可靠性降低。
在本实施方式中，如图2所示，利用从包含通过加热脱离的氧292的绝缘体280经过绝缘体224扩散到氧化物230的路径而供应氧292。由此，控制供应到氧化物230的氧量，而抑制氧化物230被供应过剩量的氧。
如上所述，因为绝缘体244是不容易使氧透过的绝缘体，所以绝缘体280所包含的氧292无法直接进入导电体260、绝缘体250及氧化物230的顶面或侧面。另外，因为绝缘体274也是不容易使氧透过的绝缘体，所以抑制绝缘体280所包含的氧292扩散到上方。因此，如图2所示，绝缘体280所包含的氧292经过绝缘体244的开口290供应到绝缘体224。
并且，因为绝缘体222不容易使氧透过，所以供应到绝缘体224的氧292被抑制向下方扩散而扩散到氧化物230。如此，氧292供应到氧化物230的被用作沟道形成区的区域234。如此，可以减少氧化物230的氧空位并抑制晶体管的常开启化。
另外，在作为低电阻区的区域243包含金属元素的情况下，区域243优选除了氧化物230所包含的金属元素之外还包含铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等金属元素中的一个或多个。
另外，在图2中，区域243在氧化物230b的厚度方向上形成在氧化物230b的与导电体242的界面附近，但是不局限于此。例如，区域243的厚度也可以与氧化物230b的厚度大致相同，区域243也可以形成在氧化物230a中。
在氧化物230中，有时难以明确地观察各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度不需要必须按每区域分阶段地变化，也可以在各区域中逐渐地变化(也称为渐变(gradation))。就是说，越接近沟道形成区，金属元素和氢及氮等杂质元素的浓度越小即可。
为了选择性地降低氧化物230的电阻，作为导电体242例如优选使用包含铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等提高导电性的金属元素和杂质中的至少一个的材料。或者，在形成导电体242时，使用对氧化物230注入形成氧空位的元素或者被氧空位俘获的元素等杂质的材料或成膜方法等即可。例如，作为该元素，可以举出氢、硼、碳、氮、氟、磷、硫、氯和稀有气体元素等。另外，作为稀有气体元素的典型例子，可以举出氦、氖、氩、氪及氙等。
此外，氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。另外，由于将氧化物半导体用于沟道形成区的晶体管的非导通状态下的泄漏电流(关态电流：off-state current)极小，所以可以提供功耗低的半导体装置。
如上所述，可以提供包括通态电流(on-state current)大的晶体管的半导体装置。或者，可以提供包括关态电流小的晶体管的半导体装置。或者，可以抑制电特性变动而实现具有稳定的电特性及高可靠性的半导体装置。
下面，说明包括本发明的一个方式的晶体管200的半导体装置的详细结构。
如图1A及图1C所示，导电体203在沟道宽度方向上延伸，被用作对导电体205施加电位的布线。另外，导电体203优选填埋于绝缘体212中。
导电体205以与氧化物230及导电体260重叠的方式配置。另外，优选导电体205以与导电体203的顶面接触的方式设置。另外，导电体205优选填埋于绝缘体214及绝缘体216中。
在此，导电体260有时被用作第一栅(也称为顶栅极)电极。导电体205有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的Vth。尤其是，通过对导电体205供应负电位，可以使晶体管200的Vth大于0V且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。
另外，通过在导电体203上设置导电体205，可以适当地设定被用作第一栅电极及布线的导电体260与导电体203之间的距离。就是说，当在导电体203和导电体260之间设置绝缘体214及绝缘体216等时，可以降低导电体203和导电体260之间的寄生电容，可以提高导电体203和导电体260之间的绝缘耐压。
通过降低导电体203和导电体260之间的寄生电容，可以提高晶体管200的开关速度，而可以实现具有高频率特性的晶体管。此外，通过提高导电体203和导电体260之间的绝缘耐压，可以提高晶体管200的可靠性。因此，绝缘体214及绝缘体216的厚度优选大。此外，导电体203的延伸方向不局限于此，例如也可以在晶体管200的沟道长度方向上延伸。
如图1A所示，导电体205与氧化物230及导电体260重叠。另外，导电体205优选比氧化物230中的区域234大。尤其是，如图1C所示，导电体205优选延伸到与沟道宽度方向交叉的氧化物230中的区域234的端部的外侧的区域。就是说，优选在氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。
当具有上述结构时，在对导电体260及导电体205供应电位的情况下，从导电体260产生的电场和从导电体205产生的电场连接，可以覆盖形成在氧化物230中的沟道形成区。
就是说，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕区域234的沟道形成区。在本说明书中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
在导电体205中，以与绝缘体214及绝缘体216的开口的内壁接触的方式形成有导电体205a，其内侧形成有导电体205b。在此，导电体205a及导电体205b的顶面的高度与绝缘体216的顶面的高度可以大致相同。注意，在晶体管200中层叠有导电体205a和导电体205b，但是本发明不局限于此。例如，导电体205可以具有单层结构，也可以具有三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
在此，作为导电体205a或者导电体203a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
通过使导电体205a或导电体203a具有抑制氧的扩散的功能，可以防止因导电体205b或导电体203b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如优选使用钽、氮化钽、钌或氧化钌等。因此，导电体205a或导电体203a可以为上述导电材料的单层或叠层。由此，可以抑制氢、水等杂质经过导电体203及导电体205扩散到晶体管200一侧。
作为导电体205b，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，导电体205b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
导电体203b因为被用作布线所以优选使用具有比导电体205b高的导电性的导电体。例如，可以使用以铜或铝为主要成分的导电材料。导电体203b也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
尤其是，作为导电体203b优选使用铜。因为铜的电阻低，所以优选用于布线等。另一方面，铜容易扩散，因此有时铜扩散到氧化物230而导致晶体管200的电特性降低。于是，例如，作为绝缘体214使用铜透过性低的氧化铝或氧化铪等材料，可以抑制铜扩散。
不需要必须设置导电体205、绝缘体214及绝缘体216。在此情况下，导电体203的一部分可以被用作第二栅电极。
绝缘体210及绝缘体214优选被用作抑制水或氢等杂质从衬底一侧进入晶体管200的阻挡绝缘膜。因此，作为绝缘体210及绝缘体214优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
例如，优选的是，作为绝缘体210使用氧化铝等，作为绝缘体214使用氮化硅等。由此，可以抑制氢、水等杂质从与绝缘体210及绝缘体214相比更靠近衬底一侧扩散到晶体管200一侧。或者，可以抑制绝缘体224等中的氧扩散到与绝缘体210及绝缘体214相比更靠近衬底一侧。
此外，通过在导电体203上层叠导电体205，可以在导电体203与导电体205之间设置绝缘体214。在此，即使作为导电体203b使用铜等容易扩散的金属，通过作为绝缘体214设置氮化硅等也可以抑制该金属扩散到绝缘体214上方的层。
被用作层间膜的绝缘体212、绝缘体216、绝缘体280及绝缘体281的介电常数优选比绝缘体210或绝缘体214低。通过将介电常数较低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
作为绝缘体212、绝缘体216、绝缘体280及绝缘体281，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体220、绝缘体222、绝缘体224及绝缘体250被用作栅极绝缘体。
在此，与氧化物230接触的绝缘体224优选通过加热使氧脱离。通过以与氧化物230接触的方式设置上述包含氧的绝缘体，可以减少氧化物230中的氧空位，从而可以提高晶体管200的可靠性。
具体而言，作为绝缘体224，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal Desorption Spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如，绝缘体222的氧透过性优选比绝缘体224低。
当绝缘体222具有抑制氧或杂质的扩散的功能时，氧化物230所包含的氧不扩散到绝缘体220一侧，所以是优选的。另外，可以抑制导电体205与绝缘体224或氧化物230所包含的氧起反应。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放或氢等杂质从晶体管200的周围部进入氧化物230的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
作为绝缘体222，例如也可以使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
绝缘体220优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体220。
绝缘体220、绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。此外，也可以采用不设置绝缘体220而只设置绝缘体222及绝缘体224的结构。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。当在氧化物230b之下设置有氧化物230a时，可以防止杂质从形成在氧化物230a下的结构扩散到氧化物230b。当在氧化物230b之上设置有氧化物230c时，可以防止杂质从形成在氧化物230c的上方的结构扩散到氧化物230b。
另外，氧化物230优选具有由各金属原子的原子个数比互不相同的氧化物构成的叠层结构。具体而言，用于氧化物230a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物230b的金属氧化物的构成元素中的元素M的原子个数比。另外，用于氧化物230a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物230b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物230a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物230c可以使用可用于氧化物230a或氧化物230b的金属氧化物。
另外，如果氧化物230中存在较弱的Zn-O键，则晶体管的稳定性有时降低，将在后面说明其详细内容。因此，氧化物230，尤其是氧化物230b所包含的Zn越少越好。例如，将氧化物230b所包含的Zn的原子个数比设定为小于氧化物230b所包含的In的原子个数比，即可。
另外，氧化物230b优选具有结晶性。例如，优选使用后面说明的CAAC-OS(c-axisaligned crystalline oxide semiconductor)。CAAC-OS等具有结晶性的氧化物的杂质及缺陷(氧空位等)少、结晶性高而具有致密的结构。因此，可以抑制氧被源电极或漏电极从氧化物230b中抽出。因此，即使进行加热处理也可以减少氧被从氧化物230b中抽出，所以晶体管200对制造工序中的高温度(所谓热积存：thermal budget)也很稳定。
优选的是，使氧化物230a及氧化物230c的导带底的能量高于氧化物230b的导带底的能量。换言之，氧化物230a及氧化物230c的电子亲和势优选小于氧化物230b的电子亲和势。
在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，导带底的能级平缓地变化。换言之，也可以说氧化物230a、氧化物230b及氧化物230c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面以及氧化物230b与氧化物230c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物230a与氧化物230b、以及氧化物230b与氧化物230c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物230b为In-Ga-Zn氧化物的情况下，作为氧化物230a及氧化物230c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物230b。通过使氧化物230a及氧化物230c具有上述结构，可以降低氧化物230a与氧化物230b的界面及氧化物230b与氧化物230c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管200的通态电流。
氧化物230包括区域231及区域234。优选的是，区域231的至少一部分与导电体242接触。
当晶体管200成为导通状态时，区域231a或区域231b被用作源区或漏区。另一方面，区域234的至少一部分被用作沟道形成区。另外，也可以在区域231与区域234之间包括被用作接合区域的区域。
因此，通过适当地选择各区域的范围，可以根据电路设计容易提供具有符合要求的电特性的晶体管。
作为氧化物230优选使用被用作氧化物半导体的金属氧化物。例如，作为成为区域234的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
由于使用氧化物半导体的晶体管在非导通状态下的泄漏电流极小，所以可以提供一种功耗低的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。
在氧化物230b上设置有被用作源电极及漏电极的导电体242(导电体242a及导电体242b)。作为导电体242，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。
通过以与氧化物230接触的方式形成上述导电体242，区域243的氧浓度有时降低。另外，在区域243中有时形成包括包含在导电体242中的金属及氧化物230的成分的金属化合物层。在此情况下，区域243的载流子密度增加，区域243的电阻降低。
在此，导电体242a与导电体242b之间的区域以与绝缘体280的开口重叠的方式形成。因此，可以在导电体242a与导电体242b之间自对准地配置导电体260。
绝缘体250被用作栅极绝缘体。绝缘体250优选与氧化物230c的顶面接触地配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
与绝缘体224同样，优选降低绝缘体250中的水或氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。
此外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制氧从绝缘体250扩散到导电体260。通过设置抑制氧的扩散的金属氧化物，可以抑制氧从绝缘体250扩散到导电体260。就是说，可以抑制因绝缘体250中的氧所导致的导电体260的氧化。
此外，该金属氧化物有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为该金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体250与该金属氧化物的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热履历中不容易晶化，所以是优选的。另外，不需要必须设置该金属氧化物。根据所需要的晶体管特性，适当地设计即可。
在图1中，被用作第一栅电极的导电体260具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
在与导电体205a同样，作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。
当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。
此外，作为导电体260b优选使用以钨、铜或铝为主要成分的导电材料。另外，由于导电体260还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。另外，导电体260b可以具有叠层结构，例如可以具有钛、氮化钛与上述导电材料的叠层结构。
如图1C所示，当导电体205延伸到氧化物230的与沟道宽度方向交叉的端部的外侧的区域时，导电体260优选在该区域隔着绝缘体250重叠。就是说，在氧化物230的侧面的外侧，优选由导电体205、绝缘体250和导电体260形成叠层结构。
当具有上述结构时，在对导电体260及导电体205供应电位的情况下，从导电体260产生的电场和从导电体205产生的电场连接，可以覆盖形成在氧化物230中的沟道形成区。
就是说，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕区域234的沟道形成区。
绝缘体244优选与氧化物230的侧面、导电体242的侧面、绝缘体250的侧面、导电体260的顶面和侧面及绝缘体224的顶面接触。另外，绝缘体244的至少一部分中形成有到达绝缘体224的开口290。
如图1A所示，也可以将开口290形成为在沟道宽度方向上延伸到晶体管200的两个侧面的外侧的狭缝形状。该狭缝既可以在A3-A4方向上延伸而由配置在该方向上的多个晶体管共享，又可以对每个晶体管设置狭缝形状的开口290。另外，开口290的形状不局限于狭缝形状。也可以对每个晶体管设置一个或多个具有圆形、矩形、多角形形状的开口290。另外，开口290也可以以围绕氧化物230的外周的方式设置。例如，开口290也可以设置为格子状。此时，优选具有一个或多个晶体管200的周围被格子状的开口290围绕的结构。
再者，绝缘体244优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如，绝缘体244的氧透过性优选比绝缘体224低。作为绝缘体244，例如可以形成包含铝及铪中的一方或双方的氧化物的绝缘体。另外，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热履历中不容易晶化，所以是优选的。
绝缘体244优选利用ALD法形成。因为ALD法是覆盖率高的沉积方法，所以可以防止因被形成面的凹凸导致绝缘体244发生断开等。
通过使用这样的绝缘体244，可以防止添加到绝缘体280的氧直接进入导电体260、绝缘体250及氧化物230，而可以使该氧经过开口290扩散到绝缘体224。就是说，可以将供应到氧化物230的氧的扩散路径仅限于从绝缘体280经过开口290扩散的路径。
在此，开口290的面积对应于绝缘体224和绝缘体280的接触面积，开口290的面积越大，绝缘体244和绝缘体280的接触面积也越大。就是说，用来将绝缘体280所包含的氧扩散到绝缘体224的路径变宽。为了对氧化物230供应更多的氧，扩大开口290的面积即可，在想要限定供应到氧化物230的氧量的情况下，缩小开口290的面积即可。如此，通过适当地设定开口290的面积，可以控制供应到氧化物230的氧量。
绝缘体280隔着绝缘体244设置在绝缘体224、氧化物230、导电体242、绝缘体250及导电体260上。并且，绝缘体280通过形成在绝缘体244中的开口290与绝缘体224接触。绝缘体280优选具有包含通过加热脱离的氧的区域。例如，作为绝缘体280优选包含氧化硅、氧氮化硅、氮氧化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
如上所述，绝缘体280优选具有包含通过加热脱离的氧的区域。以与绝缘体224接触的方式设置因加热释放氧的绝缘体280，可以将绝缘体280中的氧经过绝缘体224高效地供应到氧化物230的区域234。另外，优选降低绝缘体280中的水或氢等杂质的浓度。
此外，绝缘体280的顶面也可以被平坦化。
绝缘体274优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如，绝缘体274的氧透过性优选比绝缘体224低。
绝缘体274优选以与绝缘体280的顶面接触的方式设置。通过在包含氧的气氛下利用溅射法形成绝缘体274，可以在绝缘体280中设置包含通过加热脱离的氧的区域。由此，可以将氧从该区域通过绝缘体224供应到氧化物230中。在此，在绝缘体274具有抑制氧的扩散的功能的情况下，可以抑制绝缘体280所包含的氧扩散到绝缘体281一侧，所以是优选的。
例如，作为绝缘体274，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热履历中不容易晶化，所以是优选的。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，利用溅射法形成的氧化铝还可以被用作氢等杂质的阻挡膜。例如，通过将利用溅射法形成的氧化铝用于绝缘体274，绝缘体274可以在对绝缘体280供应氧的同时抑制氢等杂质从绝缘体274的上方进入绝缘体280一侧。
另外，优选在绝缘体274上设置被用作层间膜的绝缘体281。与绝缘体224等同样，优选绝缘体281中的水或氢等杂质的浓度得到降低。
另外，在形成于绝缘体281、绝缘体274、绝缘体280及绝缘体244中的开口中设置导电体240a及导电体240b。导电体240a及导电体240b以中间夹着导电体260的方式设置。另外，导电体240a及导电体240b的顶面的高度与绝缘体281的顶面可以位于同一平面上。
另外，以与绝缘体281、绝缘体274、绝缘体280及绝缘体244的开口的内壁接触的方式形成有导电体240a的第一导电体。导电体242a位于该开口的底部的至少一部分，导电体240a与导电体242a接触。同样，以与绝缘体281、绝缘体274、绝缘体280及绝缘体244的开口的内壁接触的方式形成有导电体240b的第一导电体。导电体242b位于该开口的底部的至少一部分，导电体240b与导电体242b接触。
在此，图3A示出图1A中由点划线A5-A6表示的部分(即，晶体管200的源区或漏区的截面图)。如图3所示，优选的是，导电体240a(导电体240b)至少与导电体242a(导电体242b)的顶面及侧面接触，还与氧化物230a的侧面和氧化物230b的侧面接触。尤其优选的是，导电体240a(导电体240b)接触于氧化物230的与沟道宽度方向交叉的侧面(A5一侧的侧面和A6一侧的侧面)中的一个或两个。另外，也可以采用导电体240a(导电体240b)接触于氧化物230的与沟道长度方向交叉的侧面(A1一侧或A2一侧)的结构。如此，通过使导电体240a及导电体240b接触于导电体242a(导电体242b)的顶面和侧面及氧化物230a和氧化物230b的侧面，可以在不增加导电体240a(导电体240b)与导电体242a(导电体242b)的接触部的顶面面积的情况下增大接触部的接触面积，而降低导电体240a(导电体240b)与导电体242a(导电体242b)的接触电阻。由此，可以在实现晶体管的源电极及漏电极的微型化的同时增高通态电流。
另外，图3B示出在形成使导电体242a(导电体242b)的一部分露出的开口时光刻法中的掩模的对准向A5方向偏离的情况的例子。通过使沟道宽度方向上的开口的宽度大于导电体242a(导电体242b)、氧化物230a及氧化物230b的宽度，即使发生位置偏离，导电体240a(导电体240b)也可以与导电体242a(导电体242b)的顶面及侧面、氧化物230a及氧化物230b的侧面接触，由此可以实现良好接触。
导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。
当作为导电体240采用叠层结构时，作为与氧化物230a、氧化物230b、导电体242、绝缘体244、绝缘体280、绝缘体274及绝缘体281接触的导电体优选与导电体205a等同样地使用具有抑制水或氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌或氧化钌等。具有抑制水或氢等杂质的透过的功能的导电材料可以是单层或叠层。通过使用该导电材料，可以防止添加到绝缘体280的氧被导电体240a及导电体240b吸收。此外，可以防止水或氢等杂质从绝缘体281的上方的层通过导电体240a及导电体240b进入氧化物230。
另外，也可以以覆盖设置导电体240a及导电体240b的开口的内壁的方式设置与绝缘体244同样的绝缘体。由此，可以防止添加到绝缘体280的氧被导电体240a及导电体240b吸收。此外，可以防止水或氢等杂质从绝缘体280等通过导电体240a及导电体240b进入氧化物230。
虽然未图示，但是可以以与导电体240a及导电体240b的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。另外，该导电体可以具有叠层结构，例如，可以具有钛、氮化钛与上述导电材料的叠层结构。另外，与导电体203等同样，该导电体可以填埋于绝缘体的开口中。
<半导体装置的构成材料>
以下，说明可用于半导体装置的构成材料。
《衬底》
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出由硅或锗等构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
此外，作为衬底也可以使用柔性衬底。作为在柔性衬底上设置晶体管的方法，也可以举出如下方法：在非柔性衬底上形成晶体管之后，剥离晶体管而将该晶体管转置到柔性衬底上。在此情况下，优选在非柔性衬底与晶体管之间设置剥离层。另外，衬底也可以具有伸缩性。此外，衬底可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，也可以具有不恢复为原来的形状的性质。衬底例如包括具有如下厚度的区域：5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下。通过将衬底形成得薄，可以实现包括晶体管的半导体装置的轻量化。另外，通过将衬底形成得薄，即便在使用玻璃等的情况下也有时会具有伸缩性或在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓和因掉落等而衬底上的半导体装置受到的冲击等。即，可以提供一种耐久性高的半导体装置。
作为柔性衬底，例如可以使用金属、合金、树脂或玻璃或者其纤维等。此外，作为衬底，也可以使用包含纤维的薄片、薄膜或箔等。柔性衬底的线性膨胀系数越低，因环境而发生的变形越得到抑制，所以是优选的。作为柔性衬底，例如使用线性膨胀系数为1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。尤其是芳族聚酰胺的线性膨胀系数较低，因此适用于柔性衬底。
《绝缘体》
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，因此有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
另外，尤其是，氧化硅及氧氮化硅具有热稳定性。因此，例如通过与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸树脂等。例如，通过组合氧化硅及氧氮化硅与相对介电常数较高的绝缘体，可以实现具有热稳定性且相对介电常数高的叠层结构。
通过使用具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用氧化物半导体的晶体管，能够具有稳定的电特性。
作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
例如，作为绝缘体274，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。另外，可以使用硅氮化物或包含氧的硅氮化物，即，氮化硅或氮氧化硅等。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。另外，氧化铪的阻挡性比氧化铝低，但是通过增加其厚度，可以提高阻挡性。因此，通过调节氧化铪的厚度，可以适当地调节氢及氮的添加量。
例如，被用作栅极绝缘体的绝缘体224优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过将具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230，可以填补氧化物230所包含的氧空位。
另外，例如，作为被用作栅极绝缘体的一部分的绝缘体222，可以使用包含铝、铪及镓中的一个或多个的氧化物的绝缘体。尤其是，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
例如，作为绝缘体220，优选使用具有热稳定性的氧化硅或氧氮化硅。通过使栅极绝缘体为具有热稳定性的膜与相对介电常数高的膜的叠层结构，可以在保持物理厚度的同时减少栅极绝缘体的等效氧化物厚度(EOT)。
通过采用上述叠层结构，可以提高通态电流，而无需减少来自栅电极的电场的影响。另外，通过利用栅极绝缘体的物理厚度，来保持栅电极与形成沟道的区域之间的距离，由此可以抑制栅电极与沟道形成区之间的泄漏电流。
绝缘体212、绝缘体216、绝缘体280及绝缘体281优选包括相对介电常数低的绝缘体。例如，绝缘体212、绝缘体216、绝缘体280及绝缘体281优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。或者，绝缘体212、绝缘体216、绝缘体280及绝缘体281优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅与树脂的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸树脂等。
作为绝缘体210、绝缘体214、绝缘体244及绝缘体274，可以使用具有抑制氢等杂质及氧的透过的功能的绝缘体。作为绝缘体210、绝缘体214、绝缘体244及绝缘体274，例如可以使用氧化铝、氧化铪、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
《导电体》
作为导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等的金属元素中的一种以上的材料。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区一侧。通过将包含氧的导电材料设置在沟道形成区一侧，从该导电材料脱离的氧容易被供应到沟道形成区。
尤其是，作为被用作栅电极的导电体，优选使用包含氧及包含在形成沟道的金属氧化物中的金属元素的导电材料。或者，也可以使用包含上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。或者，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。或者，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等进入的氢。
作为导电体260、导电体203、导电体205、导电体242及导电体240，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
《金属氧化物》
作为氧化物230，优选使用被用作氧化物半导体的金属氧化物。以下，将说明可用于本发明的氧化物230的金属氧化物。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxidesemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
在本说明书等中，有时记载为CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也难以观察到明确的晶界(grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M,Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M,Zn)层中的元素M的情况下，也可以将该层表示为(In,M,Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In,M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位(也称为VO(oxygen vacancy))等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，包含CAAC-OS的金属氧化物具有高耐热性及高可靠性。
在此，说明使用X射线衍射(XRD：X-Ray Diffraction)对CAAC-OS进行分析时的情况。例如，当利用out-of-plane法分析包含InGaZnO4结晶的CAAC-OS的结构时，有可能在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可确认到在CAAC-OS中结晶具有c轴取向性，并且c轴沿大致垂直于CAAC-OS的被形成面或顶面的方向取向。
接着，说明利用电子衍射分析的CAAC-OS。例如，当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时，有可能出现衍射图案(也称为选区电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此，电子衍射也示出CAAC-OS所包含的结晶具有c轴取向性，并且c轴沿大致垂直于CAAC-OS的被形成面或顶面的方向取向。另一方面，当对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时，观察到环状的衍射图案。因此，使用电子衍射也示出CAAC-OS所包含的结晶的a轴和b轴不具有取向性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
另外，在包含铟、镓和锌的金属氧化物的一种的铟-镓-锌氧化物(以下，IGZO)有时在由上述纳米晶构成时具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的倾向，所以有时与在IGZO由大结晶(在此，几mm的结晶或者几cm的结晶)形成时相比在IGZO由小结晶(例如，上述纳米结晶)形成时在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[金属氧化物的构成]
以下，对可用于在本发明的一个方式中公开的晶体管的CAC(Cloud-AlignedComposite)-OS的构成进行说明。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的半导体层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(控制开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时观察到其边缘模糊而以云状连接的导电性区域。
此外，在CAC-OS或CAC-metal oxide中，导电性区域和绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该构成中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分通过与具有宽隙的成分的互补作用，与具有窄隙的成分联动而使载流子流过具有宽隙的成分。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
[具有金属氧化物的晶体管]
接着，说明将上述金属氧化物用于晶体管的沟道形成区的情况。
通过将上述金属氧化物用于晶体管的沟道形成区，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
在此，说明金属氧化物的导电的假说之一个例子。
固体中的导电被称为散射中心的散射源阻碍。例如，已知在单晶硅中晶格散射和离子化杂质散射为主要散射中心。换言之，在处于晶格缺陷或杂质少的本质状态中，固体中没有导电被阻碍的要素，因此载流子的迁移率高。
可推测上述记载还适合于金属氧化物。例如，可认为其氧量少于化学计量组成的金属氧化物中的氧空位较多。存在于该氧空位周边的原子不是位于本质的位置而是位于畸变的位置。该氧空位所造成的畸变可能成为散射中心。
例如，在其氧量少于化学计量组成的金属氧化物中存在过剩氧。在金属氧化物中以游离状态存在的过剩氧因接收电子而成为O-或O2-。成为O-或O2-的过剩氧有可能成为散射中心。
由此，可认为在金属氧化物具有包含满足化学计量组成的氧的本质状态时，载流子迁移率高。
因为包含铟、镓及锌的金属氧化物之一种的铟-镓-锌氧化物(下面，IGZO)有尤其在大气中不容易进行晶体生长的倾向，所以与在IGZO是大结晶(在此，几mm的结晶或者几cm的结晶)时相比在IGZO是小结晶(例如，上述纳米结晶)时可能在结构上稳定。可认为这是因为与形成大结晶的情况相比小结晶彼此连接的情况下缓和畸变能。
另外，在小结晶彼此连接的区域中，有时形成缺陷以缓和该区域的畸变能。因此，通过不在该区域中形成缺陷地缓和畸变能，可以提高载流子的迁移率。
另外，优选将载流子密度低的金属氧化物用于晶体管。在要降低金属氧化物膜的载流子密度的情况下，可以降低金属氧化物膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。例如，金属氧化物中的载流子密度可以低于8×1011/cm3，优选低于1×1011/cm3，更优选低于1×1010/cm3，且为1×10-9/cm3以上。
此外，高纯度本征或实质上高纯度本征的金属氧化物膜具有较低的缺陷态密度，因此有时具有较低的陷阱态密度。
此外，被金属氧化物的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，在沟道形成区中具有陷阱态密度高的金属氧化物的晶体管的电特性有时不稳定。
因此，为了使晶体管的电特性稳定，减少金属氧化物中的杂质浓度是有效的。为了减少金属氧化物中的杂质浓度，优选还减少附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
作为用于晶体管的半导体的金属氧化物，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶金属氧化物薄膜或多晶金属氧化物薄膜。但是，在衬底上形成单晶金属氧化物薄膜或多晶金属氧化物薄膜需要进行高温或激光加热的工序。因此，制造工艺成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在非专利文献1及非专利文献2中，报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。另外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
另外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在非专利文献3中，报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的推移。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到1nm左右的结晶性IGZO。因此，在非专利文献4及非专利文献5中报告了在IGZO中没能确认到完全的非晶结构(completely amorphous structure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用金属氧化物的晶体管的泄漏电流低这一特性的低功耗CPU等(参照非专利文献7)。
另外，还有利用使用金属氧化物的晶体管的泄漏电流低这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换数十次。每1秒钟的图像切换次数被称为“刷新频率”。另外，刷新频率有时被称为“驱动频率”。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，提出了降低显示装置的刷新频率以减少图像改写次数的技术。另外，刷新频率得到降低的驱动可以降低显示装置的功耗。将该驱动方法称为“空转停止(IDS)驱动”。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶体管的电特性及可靠性的提高、制造工艺成本的降低以及处理量的提高。另外，已进行利用上述晶体管的泄漏电流低这一特性将该晶体管应用于显示装置及LSI的研究。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
在金属氧化物包含第14族元素之一的硅或碳时，在金属氧化物中形成缺陷态。因此，将金属氧化物中的硅或碳或者金属氧化物的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当金属氧化物包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，作为沟道形成区使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选减少金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的金属氧化物中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当金属氧化物包含氮时，容易产生作为载流子的电子，使载流子密度增高，而n型化。其结果是，在将包含氮的金属氧化物用于沟道形成区的晶体管容易具有常开启特性。因此，在该金属氧化物中，优选尽可能地减少沟道形成区中的氮。例如，利用SIMS测得的金属氧化物中的氮浓度低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。
由此，优选尽可能减少金属氧化物中的氢。具体而言，在金属氧化物中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区，可以使晶体管具有稳定的电特性。
[真空焙烧的效果]
在此对金属氧化物所包含的较弱的Zn-O键合进行说明，并且示出减少构成该键合的氧原子及锌原子的方法的一个例子。
在使用金属氧化物的晶体管中，作为导致晶体管的电特性的不良的缺陷的一个例子有氧空位。例如，在使用其中包含氧空位的金属氧化物的晶体管中，阈值电压容易向负方向上变动，而容易具有常开启特性。这是因为产生起因于包含在金属氧化物中的氧空位的供体而增大载流子浓度的缘故。当晶体管具有常开启特性时发生各种问题，诸如在工作时容易发生工作故障或者在非工作时增大耗电量等。
此外，由于形成用来制造模块的连接布线的工艺中的热履历(热积存)，而发生如下问题诸如阈值电压的变动及寄生电容的增大等晶体管的电特性的劣化、因该电特性的劣化导致的电特性不均匀的增大等。这些问题直接引起制造成品率的降低，因此研讨对策是重要的。另外，可以在短时间内评估由于长时间的使用而导致的晶体管的特性变化(随时间变化)的应力测试中也发生电特性的劣化。该电特性的劣化的原因估计为因热履历的过程中进行的高温处理或应力测试时被施加的电性应力导致的金属氧化物中的氧缺失。
在金属氧化物中存在有与金属原子的键合较弱而容易成为氧空位的氧原子。尤其是，在金属氧化物为In-Ga-Zn氧化物时容易形成锌原子与氧原子之间的较弱的键合(也称为“弱Zn-O键合”)。在此，弱Zn-O键合是指锌原子与氧原子之间产生的键合，该键合的强度为以由于热履历的过程中进行的高温处理或应力测试时被施加的电性应力而被切断的程度。在金属氧化物中存在有弱Zn-O键合时，由于热履历或电流应力而该键合被切断，因此形成氧空位。氧空位的形成导致热履历及应力测试时的耐性等晶体管的稳定性的降低。
与两个以上的锌原子键合的氧原子与该锌原子间形成的键合有时为较弱的Zn-O键合。与镓原子相比，锌原子与氧原子的键合较弱。因此，与两个以上的锌原子键合的氧原子容易缺失。就是说，可以推测锌原子与氧原子间形成的键合比与其他金属之间的键合弱。
此外，在金属氧化物中存在有杂质时，可以估计为容易形成弱Zn-O键合。作为金属氧化物中的杂质例如有水分子或氢。在金属氧化物中存在有水分子或氢时，有时氢原子与构成金属氧化物的氧原子键合(也称为OH键合)。在In-Ga-Zn氧化物为单晶的情况下，构成金属氧化物的氧原子与构成金属氧化物的四个金属原子键合。然而，键合于氢原子的氧原子有时与两个或三个金属原子键合。由于键合于氧原子的金属原子的个数减少，因而该氧原子容易缺失。注意，在形成OH键合的氧原子与锌原子键合时，估计为该氧原子与该锌原子之间的键合较弱。
此外，弱Zn-O键合有时在多个纳米晶连接的区域存在的应变中形成。基本上是纳米晶具有六角形，然而在该应变中具有五角形及七角形等晶格排列。在该应变中原子间的键合距离不均匀，因此估计为形成有弱Zn-O键合。
此外，可以估计为弱Zn-O键合在金属氧化物的结晶性低时容易形成。在金属氧化物的结晶性高时，构成金属氧化物的锌原子与四个或五个氧原子键合。但是，有在金属氧化物的结晶性低时键合于锌原子的氧原子的个数减少的趋势。在键合于锌原子的氧原子的个数减少时，该锌原子容易缺失。就是说，可以估计为锌原子与氧原子之间产生的键合比单晶中产生的键合较弱。
通过减少上述构成弱Zn-O键合的氧原子及锌原子，可以抑制由于热履历或电流应力而导致的氧空位的形成，因此能够提高晶体管的稳定性。注意，在仅减少构成弱Zn-O键合的氧原子而不减少构成弱Zn-O键合的锌原子的情况下，在对该锌原子附近供应氧原子时有可能再形成弱Zn-O键合。因此，优选减少构成弱Zn-O键合的锌原子及氧原子。
作为减少构成弱Zn-O键合的氧原子及锌原子的方法的一种，可以举出在形成金属氧化物之后进行真空焙烧的方法。真空焙烧是指真空气氛中进行的加热处理。通过使用涡轮分子泵等进行排气，维持真空气氛。处理室的压力为1×10-2Pa以下，优选为1×10-3Pa以下。另外，加热处理时的衬底的温度为300℃以上，优选为400℃以上。
通过进行真空焙烧，可以减少构成弱Zn-O键合的氧原子及锌原子。此外，因真空焙烧而对金属氧化物加热，在减少构成弱Zn-O键合的氧原子及锌原子之后构成金属氧化物的原子重新排列。其结果是，增加与四个金属原子键合的氧原子。由此，可以在减少构成弱Zn-O键合的氧原子及锌原子的同时抑制再次形成弱Zn-O键合。
此外，在金属氧化物中存在有杂质的情况下，通过进行真空焙烧，释放金属氧化物中的水分子或氢，而可以减少OH键合。由于减少金属氧化物中的OH键合，因此增高与四个金属原子键合的氧原子的比率。另外，在释放水分子或氢时，构成金属氧化物的原子重新排列，因此增加与四个金属原子键合的氧原子。由此，可以抑制再次形成弱Zn-O键合。
如上所述，通过在形成金属氧化物之后进行真空焙烧，可以减少构成弱Zn-O键合的氧原子及锌原子。因此，通过该工艺可以提高晶体管的稳定性。此外，由于提高晶体管的稳定性，因而提高材料或形成方法的选择的自由度。
〈半导体装置的制造方法〉
接着，参照图4至图14说明包括本发明的晶体管200的半导体装置的制造方法。在图4至图14中，各附图A是俯视图。另外，各附图B是沿着A的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。各附图C是沿着图A中的点划线A3-A4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。为了明确起见，在各附图A的俯视图中省略部分构成要素。
首先，准备衬底(未图示)，在该衬底上形成绝缘体210。绝缘体210可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、分子束外延(MBE：MolecularBeam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法或原子层沉积(ALD：Atomic Layer Deposition)法等形成。
注意，CVD法可以分为利用等离子体的等离子体增强CVD(PECVD：Plasma EnhancedCVD)法、利用热的热CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根据使用的源气体分为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。另外，因为不使用等离子体，热CVD法是能够减少对被处理物造成的等离子体损伤的成膜方法。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。另外，在热CVD法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
另外，ALD法也是能够减少对被处理物造成的等离子体损伤的成膜方法。此外，在利用ALD法的成膜中不产生等离子体损伤，所以能够得到缺陷较少的膜。ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其它的成膜方法形成的膜相比包含更多的碳等杂质。另外，杂质的定量可以利用X射线光电子能谱(XPS：X-rayPhotoelectron Spectroscopy)进行。
不同于使从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，CVD法及ALD法是不易受被处理物的形状的影响而具有良好的台阶覆盖性的沉积方法。尤其是，利用ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于要覆盖纵横比高的开口的表面的情况等。但是，ALD法的成膜速度比较慢，所以有时优选与CVD法等成膜速度快的其他成膜方法组合而使用。
CVD法及ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法及ALD法时，可以通过在形成膜的同时改变源气体的流量比来形成其组成连续变化的膜。在改变源气体的流量比的同时形成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
在本实施方式中，作为绝缘体210，利用溅射法形成氧化铝。绝缘体210也可以采用多层结构。例如可以采用利用溅射法形成氧化铝，然后利用ALD法在该氧化铝上形成另一氧化铝的结构。或者，也可以采用利用ALD法形成氧化铝，然后利用溅射法在该氧化铝上形成另一氧化铝的结构。
接着，在绝缘体210上形成绝缘体212。绝缘体212可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，作为绝缘体212，通过CVD法形成氧化硅。
接着，在绝缘体212中形成到达绝缘体210的开口。开口例如包括槽或狭缝等。有时将形成有开口的区域称为开口部。该开口的形成可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。作为绝缘体210，优选选择用作蚀刻绝缘体212形成开口时的蚀刻停止膜的绝缘体。例如，当作为形成开口的绝缘体212使用氧化硅膜时，绝缘体210作为用作蚀刻停止膜的绝缘膜可以使用氮化硅膜、氧化铝膜、氧化铪膜。
在形成开口后，形成成为导电体203a的导电膜。该导电膜优选包含具有抑制氧的透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用该导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。成为导电体203a的导电膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
在本实施方式中，作为成为导电体203a的导电膜，利用溅射法形成氮化钽或者在氮化钽上层叠氮化钛而成的膜。通过作为导电体203a使用这种金属氮化物，即使作为后面说明的导电体203b使用铜等容易扩散的金属，也可以抑制该金属从导电体203a扩散到外部。
接着，在成为导电体203a的导电膜上形成成为导电体203b的导电膜。该导电膜可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，作为成为导电体203b的导电膜，形成铜等低电阻导电材料。
接着，通过进行CMP处理，去除成为导电体203a的导电膜以及成为导电体203b的导电膜的一部分，使绝缘体212露出。其结果是，只在开口部残留成为导电体203a的导电膜以及成为导电体203b的导电膜。由此，可以形成其顶面平坦的包括导电体203a及导电体203b的导电体203(参照图4)。注意，有时由于该CMP处理而绝缘体212的一部分被去除。
接着，在绝缘体212及导电体203上形成绝缘体214。绝缘体214可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，作为绝缘体214利用CVD法形成氮化硅。如此，通过作为绝缘体214使用氮化硅等不容易透过铜的绝缘体，即使作为导电体203b使用铜等容易扩散的金属，也可以抑制该金属扩散到绝缘体214的上方的层。
接着，在绝缘体214上形成绝缘体216。绝缘体216可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，作为绝缘体216利用CVD法形成氧化硅。
接着，在绝缘体214及绝缘体216中形成到达导电体203的开口。在形成开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。
在形成开口后，形成成为导电体205a的导电膜。该导电膜优选包含具有抑制氧的透过的功能的导电材料。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用该导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。成为导电体205a的导电膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
在本实施方式中，作为成为导电体205a的导电膜，利用溅射法形成氮化钽。
接着，在成为导电体205a的导电膜上形成成为导电体205b的导电膜。该导电膜可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
在本实施方式中，作为成为导电体205b的导电膜，利用CVD法形成氮化钛，在该氮化钛上利用CVD法形成钨。
接着，通过进行CMP处理，去除成为导电体205a的导电膜以及成为导电体205b的导电膜的一部分，使绝缘体216露出。其结果是，只在开口部残留成为导电体205a及导电体205b的导电膜。由此，可以形成其顶面平坦的包括导电体205a及导电体205b的导电体205(参照图4)。注意，有时由于该CMP处理而绝缘体216的一部分被去除。
接着，在绝缘体216及导电体205上形成绝缘体220。绝缘体220可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，作为绝缘体220利用CVD法形成氧化硅。
接着，在绝缘体220上形成绝缘体222。作为绝缘体222，优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。另外，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制设置在晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。
绝缘体222可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。
接着，在绝缘体222上形成绝缘体224。绝缘体224可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。在本实施方式中，作为绝缘体224，利用CVD法形成氧化硅。
接着，优选进行加热处理。该加热处理以250℃以上且650℃以下的温度，优选以300℃以上且500℃以下的温度，更优选以320℃以上且450℃以下的温度进行即可。该加热处理在氮或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。该加热处理也可以在减压状态下进行。或者，该加热处理也可以在氮或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
在本实施方式中，作为加热处理，在形成绝缘体224之后在氮气氛下以400℃的温度进行1小时的处理。通过进行该热加处理，可以去除绝缘体224所包含的氢或水等杂质。
另外，也可以在形成绝缘体220之后及形成绝缘体222之后进行加热处理。作为该加热处理的条件，可以采用上述加热处理的条件，但是形成绝缘体220之后的加热处理优选在包含氮的气氛下进行。
在此，为了在绝缘体224中形成包含通过加热而脱离的氧的区域，也可以使用选自离子注入法、离子掺杂法、等离子体处理和等离子体浸没离子注入法中的一个或多个方法对绝缘体224供应氧。此时，通过使用对离子化了的源气体进行质量分离而添加的离子注入法，可以以较高的控制性对绝缘体224供应氧，所以是优选的。
在另外，也可以在减压状态下进行包含氧的等离子体处理，代替上述方法。包含氧的等离子体处理例如优选采用包括用来产生使用微波的高密度等离子体的电源的装置。或者，也可以包括对衬底一侧施加RF(Radio Frequency：射频)的电源。通过使用高密度等离子体可以生成高密度氧自由基，且通过对衬底一侧施加RF可以将由高密度等离子体生成的氧自由基高效地导入绝缘体224中。或者，也可以在使用这种装置进行包含惰性气体的等离子体处理之后，为填补脱离的氧而进行包含氧的等离子体处理。另外，通过适当地选择该等离子体处理的条件，可以去除绝缘体224所包含的氢或水等杂质。此时，也可以不进行加热处理。
接着，在绝缘体224上依次形成成为氧化物230a的氧化膜230A以及成为氧化物230b的氧化膜230B(参照图4)。优选在不暴露于大气环境的情况下连续地形成上述氧化膜。通过以不暴露于大气的方式形成氧化膜，可以防止来自大气环境的杂质或水分附着于氧化膜230A及氧化膜230B，所以可以保持氧化膜230A与氧化膜230B的界面附近的清洁。
氧化膜230A及氧化膜230B可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
氧化膜230A及氧化膜230B优选通过溅射法形成，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过增高包含于溅射气体的氧的比率，可以增加所形成的氧化膜中的氧，从而提高该氧化膜的结晶性。另外，通过在加热衬底的同时进行成膜，可以提高该氧化膜的结晶性。
另外，在利用溅射法形成氧化膜230A及氧化膜230B时，可以使用上述金属氧化物的靶材。注意，例如，在使用溅射装置形成金属氧化物时，形成其原子个数比与靶材的原子个数比不同的膜。尤其是，有时根据成膜时的衬底温度，膜中的[Zn]小于靶材中的[Zn]。
此外，优选使溅射气体高纯度化。例如，作为被用作溅射气体的氧气体或稀有气体，使用露点为-60℃以下，优选为-100℃以下的高纯度气体。通过使用高纯度溅射气体进行成膜，可以尽可能地防止水分等混入氧化物230中。
此外，在通过溅射法形成氧化膜230A及氧化膜230B的情况下，优选尽可能地去除溅射装置的成膜室内的水分。例如，优选使用低温泵等吸附式真空泵对成膜室进行高真空抽气(抽真空到5×10-7Pa至1×10-4Pa左右)。尤其是，在溅射装置的待机时成膜室内的相当于H2O的气体分子(相当于m/z＝18的气体分子)的分压优选为1×10-4Pa以下，更优选为5×10-5Pa以下。
尤其是，在形成氧化膜230A时，有时溅射气体所包含的氧的一部分供应给绝缘体224。因此，氧化膜230A的溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
另外，在通过溅射法形成氧化膜230B时，通过将溅射气体所包含的氧的比率设定为10％以上，优选设定为30％以上进行成膜，可以将氧化膜230B形成为上述CAAC-OS膜。
在本实施方式中，利用溅射法使用In:Ga:Zn＝1:1:0.5[原子个数比]的靶材形成氧化膜230A。另外，利用溅射法使用In:Ga:Zn＝4:2:4.1[原子个数比]的靶材形成氧化膜230B。上述氧化膜可以根据氧化物230所需的特性适当地选择成膜条件及原子个数比来形成。
接着，也可以进行热处理。作为热处理的条件，可以利用上述热处理条件。通过进行热处理，可以去除氧化膜230A以及氧化膜230B中的水或氢等杂质。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理，接下来连续地在氧气氛下以400℃的温度进行1小时的处理。
接着，在氧化膜230B上形成导电膜242A。作为导电膜242A，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。另外，导电膜240A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
接着，利用光刻法选择性地去除氧化膜230A、氧化膜230B及导电膜242A的一部分，形成氧化物230a、氧化物230b、导电体242a及导电体242b(参照图5)。另外，可以利用干蚀刻法或湿蚀刻法选择性地去除氧化膜230A、氧化膜230B及导电膜242A。干蚀刻法适合于微细加工。注意，在该加工处理中，有时绝缘体224的一部分被去除。
在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，隔着该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时，在抗蚀剂上直接进行写入，所以不需要上述抗蚀剂曝光用掩模。另外，作为去除抗蚀剂掩模的方法，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
或者，可以使用由绝缘体或导电体构成的硬掩模代替抗蚀剂掩模。当使用硬掩模时，可以在构成材料上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。构成材料的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。也可以在构成材料的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一个施加高频功率的结构。或者，也可以采用对平行平板型电极中的一个施加不同的多个高频功率的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频功率的结构。或者，也可以采用对平行平板型电极的各个施加频率不同的高频功率的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
在此，以其至少一部分与导电体205重叠的方式形成氧化物230a及氧化物230b。氧化物230a及氧化物230b的侧面优选与绝缘体222的顶面大致垂直。当氧化物230a及氧化物230b的侧面与绝缘体222的顶面大致垂直时，在设置多个晶体管200时可以实现小面积化和高密度化。可以采用氧化物230a及氧化物230b的侧面和绝缘体222的顶面所形成的角度为锐角的结构。此时，氧化物230a及氧化物230b的侧面和绝缘体222的顶面所形成的角度越大越好。
在氧化物230a、氧化物230b及导电体242的侧面与导电体242的顶面之间具有弯曲面。就是说，侧面的端部和顶面的端部优选弯曲(以下，也称为圆形)。例如，在该弯曲面在氧化物230b的端部具有3nm以上且10nm以下，更优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
此外，也可以先将氧化膜230A、氧化膜230B及导电膜242A加工为岛状，再将导电膜242A分割为导电体242a和导电体242b。另外，也可以先以与导电体242a和导电体242b对应的方式分割导电膜242A再将氧化膜230A、氧化膜230B及导电膜242A加工为岛状。
通过进行上述干蚀刻等的处理，有时起因于蚀刻气体等的杂质附着于或扩散于氧化物230a及氧化物230b等的侧面或内部。作为杂质，例如有氟或氯等。
为了去除上述杂质等，优选进行洗涤。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子处理以及使用热处理的洗涤等，也可以适当地组合上述洗涤。
作为湿式洗涤，可以使用用碳酸水或纯水稀释草酸、磷酸、过氧化氢水或氢氟酸等而成的水溶液进行洗涤处理。或者，可以使用纯水或碳酸水进行超声波洗涤。在本实施方式中，使用纯水或碳酸水进行超声波洗涤。
接着，也可以进行热处理。作为该热处理的条件，可以使用上述热处理的条件。注意，在该热处理有可能引起导电体242的氧化的情况下，该热处理优选在不包含氧的气氛下进行。另外，在导电体242包含耐氧化材料的情况下，该热处理也可以在包含氧的气氛下进行。
通过该热处理，可以去除氧化物230a及氧化物230b所包含的氢或水等杂质。另外，可以修复在上述加工的干蚀刻中产生在氧化物230a或氧化物230b中的损伤。另外，通过在包含氧的气氛下进行热处理，可以对氧化物230a及氧化物230b添加氧。
通过上述热处理，有时上述金属元素从导电体242扩散到氧化物230，该金属元素可以被添加到氧化物230。另外，有时氧化物230的与导电体242的界面附近的氧吸收到导电体242。其结果是，氧化物230的与导电体242的界面附近成为金属化合物，其电阻降低。此时，氧化物230的一部分与上述金属元素可以形成合金。当氧化物230的一部分与金属元素形成合金时，添加到氧化物230的金属元素变成比较稳定的状态，所以可以提供可靠性高的半导体装置。另外，在图6B中，作为氧化物230中的低电阻区的一个例子，由虚线示出区域243a及区域243b。
示出区域243a及区域243b在氧化物230b的与导电体242附近在深度方向及水平方向上扩展的方式形成的例子，但是本发明不局限于此。区域243a及区域243b可以在深度方向上形成在氧化物230b的整体，也可以形成在氧化物230a中。另外，示出区域243a及区域243b在水平方向上形成在从导电体242向水平方向扩散的区域(图2所示的区域231)的例子，但是本发明不局限于此。区域243a及区域243b可以仅形成在与导电体242重叠的区域(区域231)，也可以形成在与在后面的工序中形成的导电体260的一部分重叠的区域(区域234的一部分)。
另外，当氧化物230中的氢扩散到图2所示的区域231而进入区域231中的氧空位中时，变成比较稳定的状态。另外，区域234的氧空位中的氢通过250℃以上的热处理从氧空位脱离而扩散到区域231，进入区域231的氧空位中，变成比较稳定的状态。因此，通过进行热处理，区域231的电阻进一步降低，区域234高纯度化(水或氢等杂质减少)，其电阻进一步增加。
另外，也可以在氮或惰性气体气氛下进行热处理，然后在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。该热处理以250℃以上且650℃以下的温度，优选以300℃以上且500℃以下的温度，更优选以320℃以上且450℃以下的温度进行即可。
接着，在绝缘体224、氧化物230a、氧化物230b及导电体242上形成成为氧化物230c的氧化膜230C(参照图6)。
氧化膜230C可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。氧化膜230C可以根据氧化物230c所需的特性利用与氧化膜230A或氧化膜230B相同的成膜方法形成。例如，也可以与氧化膜230A同样地将氧化膜230C的溅射气体所包含的氧的比率设定为70％以上，优选为80％以上，更优选设定为100％。在本实施方式中，利用溅射法使用In:Ga:Zn＝4:2:4.1[原子个数比]的靶材形成氧化膜230C。
接着，在氧化膜230C上形成绝缘膜250A(参照图6)。
绝缘膜250A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。作为绝缘膜250A，优选利用CVD法形成氧氮化硅。绝缘膜250A的成膜温度优选为350℃以上且低于450℃，尤其优选为400℃左右。通过以400℃的温度形成绝缘膜250A，可以形成杂质少的绝缘体。
另外，也可以在形成绝缘膜250A之前在绝缘膜250A的沉积装置中进行热处理。作为这里的热处理优选进行上述真空焙烧。通过如此进行热处理，可以去除氧化物230中的构成较弱的Zn-O键合的锌原子及氧原子，可以提高晶体管200的可靠性。并且，通过从该热处理起在不暴露于外部空气的状态下在同一沉积装置中连续地进行沉积，可以用绝缘膜250A覆盖氧化物230而不使水等杂质进入。另外，通过在多腔室沉积装置中以不同腔室进行热处理和沉积处理，可以形成绝缘膜250A而不受到在热处理中脱离的水、锌等杂质的影响。
另外，也可以在形成绝缘膜250A之后进行热处理。作为该热处理的条件，可以利用上述热处理条件。通过该热处理，可以降低绝缘膜250A的水分浓度及氢浓度。
接着，依次形成导电膜260A及导电膜260B(参照图6)。导电膜260A及导电膜260B可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。例如，作为导电膜260A，可以形成氮化钛，作为导电膜260B，可以形成钨。
作为导电膜260A优选利用CVD法或溅射法形成金属氮化物。通过作为导电膜260A使用金属氮化物，可以防止绝缘膜250A所包含的氧使导电膜260B氧化，降低其导电率。
此外，通过作为导电膜260B层叠低电阻金属膜，可以提供驱动电压小的晶体管。
接着，可以进行热处理。作为该热处理的条件，可以利用上述热处理条件。注意，有时也可以不进行该热处理。另外，通过该热处理，有时在氧化物230b中形成低电阻区。
接着，利用光刻法选择性地去除氧化膜230C、绝缘膜250A、导电膜260A及导电膜260B的一部分，来形成氧化物230c、绝缘体250、导电体260a及导电体260b(参照图7)。氧化膜230C、绝缘膜250A、导电膜260A及导电膜260B的蚀刻可以利用干蚀刻法、湿蚀刻法。干蚀刻法适合于微细加工。
如此，通过一次性地对氧化膜230C、绝缘膜250A、导电膜260A及导电膜260B进行蚀刻，可以使晶体管200的制造工序简化。在此情况下，在俯视时，氧化物230c、绝缘体250、导电体260a及导电体260b的端部有时大致对齐。
但是，本实施方式不局限于此。例如，也可以对导电膜260A及导电膜260B进行蚀刻来形成导电体260a及导电体260b，然后对氧化膜230C及绝缘膜250A进行蚀刻来形成氧化物230c及绝缘体250。此时，可以形成俯视时氧化物230c及绝缘体250的端部位于导电体260a及导电体260b的端部的外侧的形状。
接着，以覆盖绝缘体224、氧化物230、导电体242、绝缘体250及导电体260的方式形成成为绝缘体244的绝缘膜244A(参照图8)。绝缘膜244A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。绝缘膜244A优选利用ALD法形成。因为ALD法是覆盖率高的沉积方法，所以可以防止因被形成面的凹凸导致绝缘膜244A发生断开等。
绝缘膜244A优选被用作绝缘阻挡膜，作为绝缘膜244A优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。另外，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。由于具有阻挡性的绝缘膜244A，因此可以降低氧从绝缘膜244A的上方进入导电体260、绝缘体250以及氧化物230。
接着，利用光刻法去除绝缘膜244A的一部分来形成具有开口290的绝缘体244(参照图9)。绝缘膜244A的蚀刻可以利用干蚀刻法、湿蚀刻法。干蚀刻法适合于微细加工。
接着，在绝缘体244上形成绝缘体280(参照图10)。在此，绝缘体280通过开口290与绝缘体224接触。绝缘体280优选包含相对介电常数低的绝缘体。例如，优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或者树脂等。尤其是，当将氧化硅、氧氮化硅、氮氧化硅或具有空孔的氧化硅用于绝缘体280时，在后面的工序中可在绝缘体280中容易形成包含通过加热脱离的氧的区域，所以是优选的。另外，氧化硅及氧氮化硅具有热稳定性，所以是优选的。绝缘体280可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。或者，可以使用旋涂法、浸渍法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)、刮刀(doctor knife)法、辊涂(roll coater)法或帘式涂布(curtain coater)法等形成。在本实施方式中，作为绝缘体280利用CVD法形成氧氮化硅。
优选以其顶面具有平坦性的方式形成绝缘体280。例如，绝缘体280的顶面可以在成膜之后就具有平坦性。或者，例如，也可以在成膜后从顶面去除绝缘体等以使其顶面平行于衬底背面等基准面，而使绝缘体280的顶面具有平坦性。将这种处理称为平坦化处理。作为平坦化处理，有CMP处理、干蚀刻处理等。在本实施方式中，作为平坦化处理使用CMP处理。但是，绝缘体280的顶面不一定必须具有平坦性。
接着，也可以对绝缘体280添加氧(参照图11)。作为氧的添加方法，可以使用选自离子注入法、离子掺杂法、等离子体处理法和等离子体浸没离子注入法中的一个或多个方法。此时，通过使用离子化了的源气体进行质量分离而添加的离子注入法，可以对绝缘体280以较高控制性供应氧，所以是优选的。
此外，也可以在形成绝缘体274之后对绝缘体280添加氧。可以经过绝缘体274将氧供应到绝缘体274。
接着，在绝缘体280上形成绝缘体274(参照图12)。绝缘体274优选在包含氧的气氛下利用溅射法形成。另外，绝缘体274优选使用不容易使水或氢等杂质透过的绝缘材料。例如，绝缘体274优选使用具有阻挡性的铝和铪的一方或双方的氧化物。在本实施方式中，作为绝缘体274利用溅射法在包含氧的气氛下形成氧化铝膜。
可以通过利用溅射法在包含氧的气氛下形成绝缘体274，在形成绝缘体274的同时对绝缘体280导入氧。在此，氧例如作为氧自由基添加，但是被添加时的氧的状态不局限于此。氧可以作为氧原子或氧离子等添加。可以利用后面的工序的加热处理等使氧扩散，由此能够有效地对氧化物230供应氧。此外，当可以通过利用溅射法形成绝缘体274对绝缘体280导入充分的氧时，也可以省略图11所示的工序。
但是，在如图11所示那样地利用上述离子注入法等对绝缘体280供应氧的情况下，不一定必须要在形成绝缘体274时或在形成绝缘体274之后对绝缘体280添加氧。此时，当作为绝缘体274利用溅射法形成氧化铝时，也可以不对沉积气体添加氧而仅使用氩。并且，通过作为溅射靶材使用含有氧和铝的靶材，形成含有氧化铝的绝缘体274。
注意，在形成绝缘体274时，优选进行衬底加热。衬底加热的温度优选高于100℃且为300℃以下。更优选为以120℃以上且250℃以下的温度进行加热。通过使衬底温度高于100℃，可以去除氧化物230中的水。此外，可以防止表面吸附水附着于形成的膜上。另外，如上所述，通过在进行衬底加热的同时形成绝缘体274，可以在进行沉积的同时使氧从绝缘体280扩散到绝缘体224及氧化物230。
另外，通过将晶体管200夹在绝缘体274与绝缘体222之间，可以不使氧向外扩散而使绝缘体280、绝缘体224及氧化物230包含大量氧。并且，可以防止水或氢等杂质从绝缘体274的上方及绝缘体222的下方混入，并减少绝缘体280、绝缘体224及氧化物230中的杂质浓度。
接着，进行加热处理。该加热处理可以以250℃以上且650℃以下，优选以300℃以上且500℃以下的温度进行。该加热处理可以在氧气氛下进行。或者，该加热处理可以在惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。在此，作为惰性气体，例如可以使用氮气体或稀有气体等。该加热处理也可以在减压状态下进行。或者，也可以以如下方法进行该加热处理：在惰性气体气氛下进行加热处理之后，为了填补脱离了的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行另一个加热处理。在本实施方式中，在氧气体气氛下以400℃的温度进行1小时的加热处理。
如上所述，在本实施方式中，以覆盖导电体260、绝缘体250及氧化物230的方式设置有绝缘体244。因此，如图13所示，在该加热处理中添加到绝缘体280的氧292经过开口290扩散到绝缘体224而不直接进入导电体260、绝缘体250及氧化物230。绝缘体224所包含的氧292被供应到氧化物230而没有扩散到绝缘体222的下方。由此，可以对氧化物230，尤其是对沟道形成区供应氧292来降低氧空位。在此，通过使用绝缘体222及绝缘体274，可以防止氧扩散至晶体管200的上方及下方，并能够对氧化物230有效地供应氧。
接着，在绝缘体274上形成绝缘体281。绝缘体281可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。或者，可以使用旋涂法、浸渍法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)、刮刀(doctor knife)法、辊涂(roll coater)法或帘式涂布(curtaincoater)法等形成。在本实施方式中，作为该绝缘体281使用氧氮化硅。
接着，去除绝缘体281的一部分。优选以其顶面具有平坦性的方式形成绝缘体281。例如，绝缘体281的顶面可以在形成之后就具有平坦性。或者，例如，也可以在形成后从顶面去除绝缘体等以使其顶面平行于衬底背面等基准面，以使绝缘体281的顶面具有平坦性。将这种处理称为平坦化处理。作为平坦化处理，有CMP处理、干蚀刻处理等。在本实施方式中，作为平坦化处理使用CMP处理。但是，绝缘体281的顶面不一定必须具有平坦性。
接着，在绝缘体281、绝缘体274、绝缘体280及绝缘体244中形成到达导电体242的开口。使用光刻法形成该开口即可。此外，也可以以在到达导电体242的开口中露出氧化物230的侧面的方式形成该开口，以使导电体240a及导电体240b接触于氧化物230的侧面。
接着，形成成为导电体240的第一导电体及导电体240的第二导电体的导电膜。该导电膜可以通过溅射法、CVD法、MBE法、PLD法或ALD法等形成。
接着，通过进行CMP处理，去除成为导电体240a及导电体240b的导电膜的一部分，使绝缘体281露出。其结果是，只在上述开口残留该导电膜，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图14)。注意，有时由于该CMP处理而绝缘体281的一部分被去除。
通过上述工序，可以制造包括晶体管200的半导体装置。如图4至图14所示，通过使用本实施方式所示的半导体装置的制造方法可以形成具有良好的电特性及可靠性的晶体管200。
〈半导体装置的变形例子>
下面，参照图15至图20对与上述<半导体装置的结构实例>不同的包括本发明的一个方式的晶体管200的半导体装置的一个例子进行说明。
图15至图20中，各附图A是俯视图，各附图B是沿着各附图A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图，并且各附图C是沿着各附图A中的点划线A3-A4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。为了容易理解，在各附图A的俯视图中省略部分构成要素。
此外，在图15至图20所示的半导体装置中，对具有与<半导体装置的结构实例>所示的半导体装置(参照图1)的构成要素相同的功能的构成要素附加相同附图标记。在本节中，作为晶体管200的构成材料可以使用在<半导体装置的结构实例>中进行了详细说明的材料。
图15所示的晶体管200与图1所示的晶体管200的不同之处在于：在俯视时，氧化物230c及绝缘体250的端部位于导电体260a及导电体260b的端部的外侧。为了实现这样的结构，在图7所示的工序中，对导电膜260A及导电膜260B进行蚀刻来形成导电体260a及导电体260b，然后对氧化膜230C及绝缘膜250A进行蚀刻来形成氧化物230c及绝缘体250即可。
图16所示的晶体管200与图1所示的晶体管200的不同之处在于：绝缘体224、氧化物230及导电体242a与绝缘体250及绝缘体244之间配置有绝缘体254a，绝缘体224、氧化物230及导电体242b与绝缘体250及绝缘体244之间配置有绝缘体254b。作为绝缘体254a及绝缘体254b使用其氧透过性比绝缘体224低的绝缘体即可。例如，作为绝缘体254a及绝缘体254b使用可用于绝缘体244的具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。通过使用这样的绝缘体254a及绝缘体254b，可以抑制导电体242a的与绝缘体254a接触的面以及导电体242b的与绝缘体254b接触的面的氧化。
绝缘体254a及绝缘体254b可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。例如，利用溅射法沉积氧化铝，在其上利用ALD法沉积氧化铝即可。通过如此进行沉积，即使利用溅射法沉积的氧化铝中形成有裂缝或针孔等，也可以以良好的覆盖率利用ALD法沉积氧化铝来填埋该裂缝或针孔等。
绝缘体254a或绝缘体254b的侧面优选与绝缘体244的开口290的边缘大致对齐。但是，不局限于此，也可以采用绝缘体254a或绝缘体254b的侧面被绝缘体244覆盖的结构，也可以采用绝缘体254a或绝缘体254b的端部从绝缘体244的开口290露出的结构。
图17所示的晶体管200与图16所示的晶体管200的不同之处在于：绝缘体280的厚度小，其顶面没有平坦化。就是说，绝缘体280的下方的结构体的形状反映到绝缘体280的顶面形状。如此，通过减小绝缘体280的厚度，可以降低可以添加到绝缘体280的氧量，由此可以调节从绝缘体280供应到绝缘体224的氧量。
图18所示的晶体管200与图1所示的晶体管200的不同之处在于：绝缘体224上配置有其至少一部分具有绝缘体224露出的区域的氧化物230d，且配置在氧化物230d上的氧化物230a通过该区域与绝缘体224接触。作为氧化物230d，使用是金属氧化物且其氧透过性比氧化物230a低的绝缘体即可。例如，优选使氧化物230d所包含的元素M(例如，Ga等)的原子个数比大于氧化物230a所包含的元素M的原子个数比。例如，当作为氧化物230a使用其原子个数比为[In]:[Ga]:[Zn]＝1:1:0.5的金属氧化物时，作为氧化物230d使用其原子个数比为[In]:[Ga]:[Zn]＝1:3:4的金属氧化物，即可。
以与氧化物230b的沟道形成区重叠的方式形成氧化物230d的绝缘体224露出的区域。如图18A所示，也可以采用由该区域氧化物230d被分割为源极一侧和漏极一侧的形状。另外，该区域也可以在氧化物230d中设置为开口状。
通过采用这样的结构，如图19所示，在扩散氧292时，在与氧化物230d重叠的区域中氧292没有从绝缘体224扩散到氧化物230，而从不与氧化物230d重叠的区域，即，氧292可以从沟道形成区下扩散到氧化物230。因此，可以有效地对氧化物230的沟道形成区供应氧。
图20所示的晶体管200与图1所示的晶体管200的不同之处在于：没设置导电体242。在图20所示的晶体管200中，例如，可以将能够增大氧化物230的载流子密度而实现低电阻化的元素作为掺杂剂添加来形成区域243。
作为掺杂剂，可以使用形成氧空位的元素或与氧空位键合的元素等。作为该元素，典型地可举出硼或磷。此外，还可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体元素等。此外，作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。此外，可以添加选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等金属元素中的一个或多个金属元素。在上述金属元素中，作为掺杂剂优选使用硼及磷。在将硼及磷用作掺杂剂的情况下，可以利用非晶硅或低温多晶硅的生产线的设备，由此可以降低设备投资。上述元素的浓度可以利用SIMS等进行测量。
尤其是，作为添加到区域243的元素，优选使用容易形成氧化物的元素。作为该元素，典型地可举出硼、磷、铝、镁等。添加到区域243的该元素有可能夺取氧化物230中的氧形成氧化物。其结果是，在区域243中产生很多氧空位。由于该氧空位和氧化物230中的氢键合而产生载流子，因此形成电阻极低的区域。再者，由于添加到区域243的元素以稳定的氧化物状态存在于区域243中，因此即使在后续工序中进行高温处理，该元素也不容易从区域243脱离。也就是说，通过将容易形成氧化物的元素用作添加到区域243的元素，可以在氧化物230中形成即使经过高温工艺也不容易高电阻化的区域。
通过在氧化物230中形成被用作源区或漏区的区域243，可以使被用作插头的导电体240连接于区域243而不设置由金属形成的源电极及漏电极。
当通过添加掺杂剂形成区域243时，例如，在成为晶体管200的沟道形成区的位置设置抗蚀剂掩模或硬掩模等掩模，添加掺杂剂即可。由此，可以在氧化物230中的不重叠于该掩模的区域中形成包含上述元素的区域243。
作为掺杂剂的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。当进行质量分离时，可以严密地控制添加的离子种及其浓度。另一方面，当不进行质量分离时，可以在短时间内添加高浓度的离子。此外，也可以利用生成原子或分子的簇而进行离子化的离子掺杂法。注意，也可以将掺杂剂换称为离子、供体、受体、杂质或元素等。
此外，通过对区域243添加形成氧空位的元素并进行加热处理，有时包含在区域243中的氧空位可以俘获包含在被用作沟道形成区的区域234的氢。由此，可以对晶体管200赋予稳定的电特性，并且提高可靠性。
此外，根据本发明的一个方式，可以提供一种可靠性良好的半导体装置。根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。此外，根据本发明的一个方式，可以提供一种关态电流小的半导体装置。此外，根据本发明的一个方式，可以提供一种通态电流大的半导体装置。此外，根据本发明的一个方式，可以提供一种功耗降低的半导体装置。此外，根据本发明的一个方式，可以提供一种生产率高的半导体装置。
本实施方式所示的构成、结构、方法等可以与其他实施方式或实施例所示的构成、结构、方法等适当地组合而实施。
(实施方式2)
在本实施方式中，参照图21至图24说明与上述实施方式不同的起到存储装置的作用的半导体装置的一个方式。
<存储装置1>
图21A和图21B示出构成存储装置的单元600。单元600包括晶体管200a、晶体管200b、电容器100a以及电容器100b。图21A是单元600的俯视图，而图21B是沿着图21A中的点划线A1-A2所示的部分的截面图。此外，在图21A的俯视图中，为了容易理解，省略了部分构成要素。
单元600包括晶体管200a、晶体管200b、重叠于晶体管200a上的电容器100a以及重叠于晶体管200b上的电容器100b。在单元600中，晶体管200a及晶体管200b有时配置为线对称，电容器100a及电容器100b有时配置为线对称。由此，晶体管200a和晶体管200b优选具有同一结构，并且电容器100a和电容器100b优选具有同一结构。
在晶体管200a及晶体管200b上的绝缘体281上包括绝缘体130，在该绝缘体130上包括绝缘体150。这里，绝缘体150使用可用于绝缘体281的绝缘体即可。
在绝缘体150上包括导电体160。此外，以填埋于形成在绝缘体280、绝缘体274、绝缘体281、绝缘体130以及绝缘体150中的开口中的方式设置导电体240。导电体240的底面与导电体242b接触，而导电体240的顶面与导电体160接触。
作为晶体管200a及晶体管200b，可以使用上述实施方式所示的晶体管200。因此，晶体管200a及晶体管200b的结构可以参照有关上述晶体管200的记载。在图21A和图21B中，省略了晶体管200a及晶体管200b的构成要素的符号。注意，图21A和图21B所示的晶体管200a及晶体管200b的结构只是一个例子而已，不局限于该结构，只要根据电路结构或驱动方法使用适当的结构的晶体管即可。
晶体管200a和晶体管200b都包括氧化物230，并且晶体管200a的源极和漏极中的一个和晶体管200b的源极和漏极中的一个都与导电体242b接触。晶体管200a的源极和漏极中的一个及晶体管200b的源极和漏极中的一个通过导电体242b电连接于导电体240。由此，晶体管200a和晶体管200b共同使用接触部，从而可以减少插头和接触孔的个数。像这样，通过共同使用电连接于源极和漏极中的一个的布线，可以进一步减小存储单元阵列的占有面积。
[电容器100a及电容器100b]
如图21A和图21B所示，电容器100a设置在与晶体管200a重叠的区域中。与此同样，电容器100b设置在与晶体管200b重叠的区域中。电容器100b的各构成要素分别对应于电容器100a的各构成要素。以下虽然说明电容器100a的详细结构，但是在没有特别说明的情况下，电容器100b可以参照有关电容器100a的说明。
电容器100a包括导电体110、绝缘体130以及绝缘体130上的导电体120。这里，导电体110及导电体120使用可用于导电体203、导电体205或导电体260等的导电体即可。
电容器100a形成在绝缘体244、绝缘体280、绝缘体274以及绝缘体281的开口中。在该开口的底面及侧面，被用作下部电极的导电体110和被用作上部电极的导电体120夹着被用作电介质的绝缘体130彼此相对。这里，电容器100a的导电体110以与晶体管200a的导电体242a接触的方式形成。
在尤其是，通过增大绝缘体280、绝缘体274及绝缘体281的开口深度，可以在不改变投影面积的情况下增加电容器100a的静电电容。由此，电容器100a优选为气缸型(侧面积大于底面积)电容器。
通过采用上述结构，可以增加电容器100a的每单位面积的静电电容，从而可以推进半导体装置的微型化或高集成化。此外，可以根据绝缘体280、绝缘体274及绝缘体281的厚度适当地设定电容器100a的静电电容的数值。由此，可以提供一种设计自由度高的半导体装置。
绝缘体130优选使用介电常数大的绝缘体。例如，可以使用包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体优选使用氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)等。
此外，绝缘体130也可以具有叠层结构。例如，可以具有从氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)等中选择的两层以上的叠层结构。例如，优选通过利用ALD法依次形成氧化铪、氧化铝及氧化铪，来形成叠层结构。氧化铪及氧化铝的厚度分别为0.5nm以上且5nm以下。通过采用上述叠层结构，可以实现电容值大且泄漏电流小的电容器100a。
导电体110或导电体120可以具有叠层结构。例如，导电体110或导电体120可以具有以钛、氮化钛、钽或氮化钽为主要成分的导电材料与以钨、铜或铝为主要成分的导电材料的叠层结构。此外，导电体110或导电体120也可以具有单层结构或三层以上的叠层结构。
此外，优选在形成电容器100a的开口中的导电体120的内侧形成绝缘体140。这里，绝缘体140使用可用于绝缘体281的绝缘体即可。此外，绝缘体140的顶面优选与导电体120的顶面大致对齐。但是，不局限于此，例如，既可以通过增大导电体120的厚度以嵌入开口，又可以在形成有开口的情况下在导电体120的内侧形成绝缘体150以嵌入开口。
[单元阵列的结构]
接着,参照图22至图24说明将上述单元配置为行列状或矩阵状的单元阵列的例子。
图22是示出将图21所示的单元配置为矩阵状的一个方式的电路图。图23是示出图22所示的电路图的单元600及相邻于单元600的单元601附近的截面结构的示意图。图24是示出图22所示的电路图的布线WL、布线BL以及氧化物230的布局的示意图。在图22至图24中，以布线BL的延伸方向为x方向，以布线WL的延伸方向为y方向，并且以垂直于xy平面的方向为z方向。此外，虽然在图22及图24中示出配置3×3个单元的例子，但是本实施方式不局限于此，也可以适当地设定包含在单元阵列中的存储单元或布线等的个数或配置。此外，为了容易理解，在图24的示意图中省略了图22所示的部分构成要素。
如图22所示，构成单元的晶体管200a及晶体管200b的源极和漏极中的一个与共通的布线BL(BL01、BL02、BL03)电连接。此外，该布线BL还与在x方向上排列的单元600所包括的晶体管200a及晶体管200b的源极和漏极中的一个电连接。另一方面，构成单元600的晶体管200a的第一栅极和晶体管200b的第一栅极分别与不同的布线WL(WL01至WL06)电连接。此外，这些布线WL分别与在y方向上排列的单元600所包括的晶体管200a的第一栅极和晶体管200b的第一栅极电连接。
此外，单元600所包括的电容器100a的一个电极及电容器100b的一个电极与布线PL电连接。例如，布线PL可以形成为在y方向上延伸。
此外，在各单元600所包括的晶体管200a及晶体管200b中也可以设置有第二栅极BG。通过利用施加到BG的电位，可以控制晶体管的阈值电压。该BG与晶体管400连接，并且，施加到BG的电位可以由晶体管400控制。
例如，如图23所示，可以将导电体160在x方向上延伸来用作布线BL，将导电体260在y方向上延伸来用作布线WL，并且将导电体120在y方向上延伸来用作布线PL。此外，也可以将导电体203在y方向上延伸来用作连接于BG的布线。
此外，如图23所示，被用作单元600所包括的电容器100b的一个电极的导电体120还被用作单元601所包括的电容器100a的一个电极。虽然未图示，但是被用作单元600所包括的电容器100a的一个电极的导电体120还被用作在单元600左侧邻接的单元的电容器的一个电极。单元601右侧的单元也具有同样的结构。由此，可以构成单元阵列。通过采用该单元阵列的结构，可以减小相邻单元的间隔，由此可以减小单元阵列的投影面积，而可以实现高集成化。
此外，如图24所示，通过将氧化物230及布线WL配置为矩阵状，可以形成图22所示的电路图的半导体装置。在此，优选将布线BL设置在与布线WL及氧化物230不同的层中。尤其是，通过在布线BL的下层设置电容器100a及电容器100b，可以实现氧化物230的长边方向上大致平行于布线BL的布局。由此，可以简化单元布局，使得设计自由度得到提高，从而可以降低工艺成本。
虽然在图24中以氧化物230的长边与布线WL的延伸方向大致正交的方式设置氧化物230及布线WL，但是不局限于此。例如，也可以采用一种布局，其中，氧化物230的长边不与布线WL的延伸方向正交，氧化物230的长边以倾斜于布线WL的延伸方向的方式配置。以氧化物230的长边与布线WL形成的角度优选为20°以上且70°以下，更优选为30°以上且60°以下的方式设置氧化物230及布线WL。
此外，除了将上述单元阵列配置为平面状之外还可以层叠上述单元阵列。通过层叠多个单元阵列，可以集成地配置单元而无需增大单元阵列的占有面积。也就是说，可以构成3D单元阵列。
如上所述，根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。此外，根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。此外，根据本发明的一个方式，可以提供一种关态电流小的半导体装置。此外，根据本发明的一个方式，可以提供一种通态电流大的半导体装置。此外，根据本发明的一个方式，可以提供一种可靠性高的半导体装置。此外，根据本发明的一个方式，可以提供一种功耗得到降低的半导体装置。此外，根据本发明的一个方式，可以提供一种生产率高的半导体装置。
以上，本实施方式所示的结构、方法等可以适当地与其他实施方式所示的结构、方法等组合而使用。
(实施方式3)
在本实施方式中，参照图25至图27说明与上述实施方式不同的起到存储装置的作用的半导体装置的一个方式。
<存储装置2>
图25、图26所示的存储装置包括晶体管300、晶体管200及电容器100。图25为晶体管200及晶体管300的沟道长度方向的截面图。图26示出晶体管300附近的晶体管300的沟道宽度方向的截面图。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将该晶体管用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频率极低，所以可以充分降低存储装置的功耗。
在图25、图26所示的存储装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。此外，布线1003与晶体管200的源极和漏极中的一个电连接，布线1004与晶体管200的顶栅极电连接，布线1006与晶体管200的底栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的电极中的一个电连接，布线1005与电容器100的电极中的另一个电连接。
通过使图25、图26所示的存储装置具有能够保持晶体管300的栅极的电位的特征，可以如下所示那样进行数据的写入、保持以及读出。
对数据的写入及保持进行说明。首先，将布线1004的电位设定为使晶体管200处于导通状态的电位而使晶体管200处于导通状态。由此，布线1003的电位施加到与晶体管300的栅极及电容器100的电极中的一个电连接的节点SN。换言之，对晶体管300的栅极施加规定的电荷(写入)。这里，施加赋予两种不同电位电平的电荷(以下，称为低电平电荷、高电平电荷)中的任一个。然后，通过将布线1004的电位设定为使晶体管200成为非导通状态的电位而使晶体管200处于非导通状态，使电荷保持在节点SN(保持)。
在晶体管200的关态电流较小时，节点SN的电荷被长期间保持。
接着，对数据的读出进行说明。当在对布线1001施加规定的电位(恒电位)的状态下对布线1005施加适当的电位(读出电位)时，布线1002具有对应于保持在节点SN中的电荷量的电位。这是因为：在晶体管300为n沟道晶体管的情况下，对晶体管300的栅极施加高电平电荷时的外观上的阈值电压Vth_H低于对晶体管300的栅极施加低电平电荷时的外观上的阈值电压Vth_L。在此，外观上的阈值电压是指为了使晶体管300成为“导通状态”所需要的布线1005的电位。由此，通过将布线1005的电位设定为Vth_H与Vth_L之间的电位V0，可以辨别施加到节点SN的电荷。例如，在写入时节点SN被供应高电平电荷的情况下，若布线1005的电位为V0(>Vth_H)，晶体管300则成为“导通状态”。另一方面，当节点SN被供应低电平电荷时，即便布线1005的电位为V0(<Vth_L)，晶体管300也保持“非导通状态”。因此，通过辨别布线1002的电位，可以读出节点SN所保持的数据。
当将存储单元设置为矩阵状时，在读出时必须读出所希望的存储单元的数据。例如，在存储单元阵列具有NOR型结构的情况下，通过使不读出数据的存储单元的晶体管300成为非导通状态，能够仅读出所希望的存储单元中的数据。在此情况下，对与不读出数据的存储单元连接的布线1005供应不管施加到节点SN的电荷如何都使晶体管300处于“非导通状态”的电位，即低于Vth_H的电位即可。或者，例如，在存储单元阵列具有NAND型结构的情况下，通过使不读出数据的存储单元的晶体管300成为导通状态，能够仅读出所希望的存储单元中的数据。在此情况下，对与不读出数据的存储单元连接的布线1005供应不管施加到节点SN的电荷如何都使晶体管300处于“导通状态”的电位，即高于Vth_L的电位即可。
<存储装置2的结构>
如图25所示，本发明的一个方式的存储装置包括晶体管300、晶体管200及电容器100。晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。
晶体管300设置在衬底311上，并包括：导电体316、绝缘体315、由衬底311的一部分构成的半导体区域313；以及被用作源区或漏区的低电阻区域314a及低电阻区域314b。
如图26所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管300具有Fin型结构，有效的沟道宽度增加，所以可以改善晶体管300的通态特性。此外，由于可以增加栅电极的电场的影响，所以可以改善晶体管300的关态特性。
晶体管300可以为p沟道晶体管或n沟道晶体管。
半导体区域313的沟道形成区或其附近的区域、被用作源区或漏区的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于导电体的材料决定功函数，所以通过改变导电体的材料，可以调整晶体管的Vth。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
注意，图25所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
绝缘体322也可以被用作使因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管300等扩散到设置有晶体管200的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管200等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管200与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中埋入与电容器100或晶体管200电连接的导电体328、导电体330等。此外，导电体328及导电体330被用作插头或布线。注意，有时使用同一附图标记表示被用作插头或布线的多个导电体。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328及导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
也可以在绝缘体326及导电体330上形成布线层。例如，在图25中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356被用作插头或布线。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，优选在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管200分离，从而可以抑制氢从晶体管300扩散到晶体管200中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上形成布线层。例如，在图25中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366被用作插头或布线。此外，导电体366可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，优选在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管200分离，从而可以抑制氢从晶体管300扩散到晶体管200中。
此外，也可以在绝缘体364及导电体366上形成布线层。例如，在图25中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376被用作插头或布线。此外，导电体376可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管200分离，从而可以抑制氢从晶体管300扩散到晶体管200中。
此外，也可以在绝缘体374及导电体376上形成布线层。例如，在图25中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386被用作插头或布线。此外，导电体386可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，优选在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管200分离，从而可以抑制氢从晶体管300扩散到晶体管200中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是本实施方式的存储装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体210、绝缘体212、绝缘体214及绝缘体216。作为绝缘体210、绝缘体212、绝缘体214及绝缘体216中的任何一个，优选使用对氧或氢具有阻挡性的物质。
例如，作为绝缘体210及绝缘体214，优选使用能够防止氢或杂质从衬底311或设置有晶体管300的区域等扩散到设置有晶体管200的区域中的具有阻挡性的膜。因此，绝缘体210及绝缘体214可以使用与绝缘体324同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管200等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管300与晶体管200之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
例如，作为对氢具有阻挡性的膜，绝缘体210及绝缘体214优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管200中。此外，氧化铝可以抑制氧从构成晶体管200的氧化物释放。因此，氧化铝适合用作晶体管200的保护膜。
例如，作为绝缘体212及绝缘体216，可以使用与绝缘体320同样的材料。此外，通过由介电常数较低的材料形成层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体212及绝缘体216，可以使用氧化硅膜和氧氮化硅膜等。
此外，在绝缘体210、绝缘体212、绝缘体214及绝缘体216中埋入有导电体218、构成晶体管200的导电体(导电体205)等。此外，导电体218被用作与电容器100或晶体管300电连接的插头或布线。导电体218可以使用与导电体328及导电体330同样的材料形成。
尤其是，与绝缘体210及绝缘体214接触的区域的导电体218优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管200分离，从而可以抑制氢从晶体管300扩散到晶体管200中。
在绝缘体216的上方设置有晶体管200。此外，作为晶体管200的结构，可以使用包括上述实施方式中说明的半导体装置所具有的晶体管的结构。注意，图25所示的晶体管200的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在晶体管200的上方设置有绝缘体281。
在绝缘体281上设置有绝缘体282。绝缘体282优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体282可以使用与绝缘体214同样的材料。例如，作为绝缘体282优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管200中。此外，氧化铝可以抑制氧从构成晶体管200的氧化物释放。因此，氧化铝适合用作晶体管200的保护膜。
此外，在绝缘体282上设置有绝缘体286。作为绝缘体286可以使用与绝缘体320同样的材料。此外，通过由介电常数较低的材料形成层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体286，可以使用氧化硅膜及氧氮化硅膜等。
此外，在绝缘体220、绝缘体222、绝缘体224、绝缘体244、绝缘体280、绝缘体274、绝缘体281、绝缘体282及绝缘体286中埋入导电体246及导电体248等。
导电体246及导电体248被用作与电容器100、晶体管200或晶体管300电连接的插头或布线。导电体246及导电体248可以使用与导电体328及导电体330同样的材料形成。
接着，在晶体管200的上方设置有电容器100。电容器100包括导电体110、导电体120及绝缘体130。
此外，也可以在导电体246及导电体248上设置导电体112。导电体112被用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。导电体110被用作电容器100的电极。此外，可以同时形成导电体112及导电体110。
作为导电体112及导电体110可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在图25中，导电体112及导电体110具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体紧密性高的导电体。
导电体120设置为隔着绝缘体130重叠于导电体110。作为导电体120可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体120时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体120及绝缘体130上设置有绝缘体150。绝缘体150可以使用与绝缘体320同样的材料形成。此外，绝缘体150可以被用作覆盖其下方的凹凸形状的平坦化膜。
另外，晶体管300不局限于设置在半导体衬底上的晶体管。例如，如图27所示，也可以使用晶体管450代替晶体管300。晶体管450具有与晶体管200相同的结构，可以通过与晶体管200同样的工艺制造。
在设置在衬底(未图示)上的绝缘体410上设置晶体管450。绝缘体412可以利用与绝缘体212相同的方法及相同的材料设置。同样地，绝缘体414、绝缘体416、绝缘体420、绝缘体422、绝缘体424、绝缘体444、绝缘体480及绝缘体474分别可以利用与绝缘体214、绝缘体216、绝缘体220、绝缘体222、绝缘体224、绝缘体244、绝缘体280及绝缘体274相同的方法及相同的材料设置。
作为电容器100的电极中的一个的导电体110通过导电体246、导电体248、导电体218、导电体428等与晶体管450的栅极电连接。关于晶体管450，省略与晶体管200共同部分的说明。
通过采用本结构，在使用包含氧化物半导体的晶体管的半导体装置中，可以抑制电特性变动的同时提高可靠性。此外，可以提供一种通态电流大的包含氧化物半导体的半导体装置。此外，可以提供一种关态电流小的包含氧化物半导体的半导体装置。此外，可以提供一种功耗得到减少的半导体装置。此外，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
本实施方式所示的构成、结构和方法等可以与其他实施方式或实施例所示的构成、结构和方法等适当地组合而实施。
(实施方式4)
在本实施方式中，参照图28至图30，作为本发明的一个方式的使用将氧化物用于半导体的晶体管(以下称为OS晶体管)及电容器的存储装置的一个例子，对NOSRAM进行说明。NOSRAM(注册商标)是“Nonvolatile Oxide Semiconductor RAM(氧化物半导体非易失性随机存取存储器)”的简称，指具有增益单元型(2T型、3T型)存储单元的RAM。以下有时将NOSRAM这样的采用OS晶体管的存储装置称作OS存储器。
在NOSRAM中，使用其存储单元中使用OS晶体管的存储装置(以下称为“OS存储器”)。OS存储器是至少包括电容器和控制该电容器的充放电的OS晶体管的存储器。OS晶体管的关态电流极小，因此OS存储器具有良好的保持特性而可以被用作非易失性存储器。
《NOSRAM1600》
图28示出NOSRAM的结构实例。图28所示的NOSRAM1600包括存储单元阵列1610、控制器1640、行驱动器1650、列驱动器1660、输出驱动器1670。此外，NOSRAM1600是以一个存储单元储存多值数据的多值NOSRAM。
存储单元阵列1610包括多个存储单元1611、多个字线WWL、多个字线RWL、位线BL及源极线SL。字线WWL是写入字线，字线RWL是读出字线。在NOSRAM1600中，以一个存储单元1611储存3比特(8值)的数据。
控制器1640总括控制整个NOSRAM1600，并进行数据WDA[31:0]的写入及数据RDA[31:0]的读出。控制器1640对来自外部的指令信号(例如，芯片使能信号、写入使能信号等)进行处理而生成行驱动器1650、列驱动器1660及输出驱动器1670的控制信号。
行驱动器1650具有选择要存取的行的功能。行驱动器1650包括行解码器1651及字线驱动器1652。
列驱动器1660驱动源极线SL及位线BL。列驱动器1660包括列解码器1661、写入驱动器1662以及DAC(数字-模拟转换电路)1663。
DAC1663将3比特的数字数据转换为模拟电压。DAC1663将32比特的数据WDA[31:0]每隔3比特转换为模拟电压。
写入驱动器1662具有如下功能：对源极线SL进行预充电；使源极线SL变为电浮动状态；选择源极线SL；对被选择的源极线SL输入由DAC1663生成的写入电压；对位线BL进行预充电；使位线BL变为电浮动状态；等。
输出驱动器1670包括选择器1671、ADC(模拟-数字转换电路)1672、输出缓冲器1673。选择器1671选择要存取的源极线SL并将被选择的源极线SL的电位发送至ADC1672。ADC1672具有将模拟电压转换为3比特的数字数据的功能。源极线SL的电位在ADC1672中被转换为3比特的数据，输出缓冲器1673保持从ADC1672输出的数据。
注意，本实施方式所示的行驱动器1650、列驱动器1660及输出驱动器1670的结构不局限于上述结构。根据存储单元阵列1610的结构或驱动方法等，可以改变这些驱动器及连接到该驱动器的布线的配置，也可以改变或增加这些驱动器及连接到该驱动器的布线的功能。例如，可以使位线BL具有上述源极线SL的功能的一部分。
此外，在上述结构中，各存储单元1611所保持的数据量为3比特，但是本实施方式所示的存储装置的结构不局限于此。各存储单元1611所保持的数据量可以为2比特以下，也可以为4比特以上。例如，在各存储单元1611所保持的数据量为1比特的情况下，也可以不设置DAC1663及ADC1672。
〈存储单元1611至1614〉
图29A是示出存储单元1611的结构实例的电路图。存储单元1611是2T型增益单元，存储单元1611与字线WWL、字线RWL、位线BL、源极线SL、布线BGL电连接。存储单元1611包括节点SN、OS晶体管MO61、晶体管MP61以及电容器C61。OS晶体管MO61是写入晶体管。晶体管MP61是读出晶体管，例如由p沟道Si晶体管构成。电容器C61是用来保持节点SN的电位的存储电容器。节点SN是用来保持数据的节点，在此相当于晶体管MP61的栅极。
由于存储单元1611的写入晶体管由OS晶体管MO61构成，所以NOSRAM1600可以长时间地保持数据。
虽然图29A的例子中写入位线及读出位线是共同的，但是也可以如图29B所示地分别设置被用作写入位线的位线WBL和被用作读出位线的位线RBL。
图29C至图29E示出存储单元的其他结构实例。虽然图29C至图29E中示出设置写入用位线WBL和读出用位线RBL的例子，但是如图29A那样，写入位线及读出位线也可以是共同的。
图29C所示的存储单元1612是存储单元1611的变形例子，其中将读出晶体管改为n沟道晶体管(MN61)。晶体管MN61可以为OS晶体管或Si晶体管。
在存储单元1611和存储单元1612中，OS晶体管MO61可以为无底栅极的OS晶体管。
图29D所示的存储单元1613是3T型增益单元并与字线WWL、RWL、位线WBL、RBL、源极线SL、布线BGL以及布线PCL电连接。存储单元1613包括节点SN、OS晶体管MO62、晶体管MP62、晶体管MP63以及电容器C62。OS晶体管MO62是写入晶体管。晶体管MP62是读出晶体管，晶体管MP63是选择晶体管。
图29E所示的存储单元1614是存储单元1613的变形例子，其中将读出晶体管及选择晶体管改为n沟道晶体管(MN62、MN63)。晶体管MN62、MN63可以为OS晶体管或Si晶体管。
设置于存储单元1611至存储单元1614中的OS晶体管可以为无底栅极的晶体管或有底栅极的晶体管。
在上面说明存储单元1611等并联连接的所谓的NOR型存储装置，但是本实施方式所示的存储装置不局限于此。例如，也可以采用以下所示的存储单元1615串联连接的所谓的NAND型存储装置。
图30是示出NAND型存储单元阵列1610的结构实例的电路图。图30所示的存储单元阵列1610包括源极线SL、位线RBL、位线WBL、字线WWL、字线RWL、布线BGL及存储单元1615。存储单元1615包括节点SN、OS晶体管MO63、晶体管MN64及电容器C63。在此，晶体管MN64例如为n沟道Si晶体管。但是，不局限于此，晶体管MN64可以为p沟道Si晶体管或OS晶体管。
下面，以图30所示的存储单元1615a及存储单元1615b为例子进行说明。在此，对与存储单元1615a和存储单元1615b连接的布线或电路元件分别附加a和b的符号。
在存储单元1615a中，晶体管MN64a的栅极、OS晶体管MO63a的源极和漏极中的一个及电容器C63a的电极中的一个电连接。此外，位线WBL与OS晶体管MO63a的源极和漏极中的另一个电连接。此外，字线WWLa与OS晶体管MO63a的栅极电连接。此外，布线BGLa与OS晶体管MO63a的底栅极电连接。此外，字线RWLa与电容器C63a的电极中的另一个电连接。
存储单元1615b可以以与位线WBL的接触部为轴与存储单元1615a对称地设置。因此，存储单元1615b所包括的电路元件也与上述存储单元1615a同样地连接到布线。
此外，存储单元1615a所包括的晶体管MN64a的源极与存储单元1615b的晶体管MN64b的漏极电连接。存储单元1615a所包括的晶体管MN64a的漏极与位线RBL电连接。存储单元1615b所包括的晶体管MN64b的源极通过多个存储单元1615所包括的晶体管MN64与源极线SL电连接。如此，在NAND型存储单元阵列1610中，在位线RBL与源极线SL之间串联连接有多个晶体管MN64。
在包括图30所示的存储单元阵列1610的存储装置中，按与同一字线WWL(或字线RWL)连接的多个存储单元(以下，称为存储单元列)进行写入工作及读出工作。例如，可以以如下方式进行写入工作。对与写入对象的存储单元列连接的字线WWL施加使OS晶体管MO63导通的电位，来使写入对象的存储单元列的OS晶体管MO63导通。由此，对指定的存储单元列的晶体管MN64的栅极及电容器C63的电极中的一个施加位线WBL的电位，对该栅极供应指定的电荷。然后，通过使该存储单元列的OS晶体管MO63关闭，来保持供应到该栅极的指定的电荷。由此，可以在指定的存储单元列的存储单元1615写入数据。
此外，例如，可以以如下方法进行读出工作。首先，对不与读出对象的存储单元列连接的字线RWL施加不管供应到晶体管MN64的栅极的电荷如何都使晶体管MN64导通的电位，使读出对象的存储单元列以外的晶体管MN64导通。然后，对与读出对象的存储单元列连接的字线RWL施加根据晶体管MN64的栅极所具有的电荷选择晶体管MN64的导通状态或关闭状态的电位(读出电位)。并且，对源极线SL施加恒电位，使连接到位线RBL的读出电路成为工作状态。这里，因为源极线SL与位线RBL之间的多个晶体管MN64中读出对象的存储单元列以外的晶体管MN64处于导通状态，所以源极线SL与位线RBL之间的导电率取决于读出对象的存储单元列的晶体管MN64的状态(导通状态或关闭状态)。因为晶体管的导电率根据读出对象的存储单元列的晶体管MN64的栅极所具有的电荷而变化，所以根据该导电率，位线RBL取不同的电位。通过使用读出电路读出位线RBL的电位，能够从指定的存储单元列的存储单元1615中读出信息。
由于通过电容器C61、电容器C62或电容器C63的充放电来改写数据，所以理论上对NOSRAM1600的改写次数没有限制，而且可以以低能量进行数据的写入以及读出。此外，由于可以长时间地保持数据，因此可以降低刷新频率。
当将上述实施方式所示的半导体装置用于存储单元1611、1612、1613、1614及1615时，作为OS晶体管MO61、MO62及MO63可以使用晶体管200，作为电容器C61、C62及C63可以使用电容器100，作为晶体管MP61、MP62、MP63、MN61、MN62、MN63、MN64可以使用晶体管300。由此，可以缩小由一个晶体管和一个电容器组成的各组的俯视时的占有面积，从而可以使本实施方式的存储装置进一步高集成化。由此，可以增加本实施方式的存储装置的每单位面积的存储容量。
本实施方式所示的结构可以与其他实施方式或实施例所示的结构适当地组合而使用。
(实施方式5)
在本实施方式中，使用图31以及图32作为使用OS晶体管及电容器的本发明的一个方式的存储装置的一个例子，说明DOSRAM。DOSRAM(注册商标)是“Dynamic OxideSemiconductor RAM(氧化物半导体动态随机存取存储器)”的简称，并是指包括1T(晶体管)1C(电容器)型存储单元的RAM。与NOSRAM同样，DOSRAM也使用OS存储器。
《DOSRAM1400》
图31示出DOSRAM的结构实例。如图31所示，DOSRAM1400包括控制器1405、行电路1410、列电路1415、存储单元以及读出放大器阵列1420(以下称为“MC-SA阵列1420”)。
行电路1410包括解码器1411、字线驱动器电路1412、列选择器1413、读出放大器驱动电路1414。列电路1415包括全局读出放大器阵列1416、输入输出电路1417。全局读出放大器阵列1416包括多个全局读出放大器1447。MC-SA阵列1420包括存储单元阵列1422、读出放大器阵列1423、全局位线GBLL、全局位线GBLR。
(MC-SA阵列1420)
MC-SA阵列1420具有存储单元阵列1422层叠于读出放大器阵列1423上的叠层结构。全局位线GBLL、全局位线GBLR层叠于存储单元阵列1422上。在DOSRAM1400中，作为位线结构采用局部位线和全局位线被分层化的分层位线结构。
存储单元阵列1422包括N个(N为2以上的整数)局部存储单元阵列1425<0>至局部存储单元阵列1425<N-1>。图32A示出局部存储单元阵列1425的结构实例。局部存储单元阵列1425包括多个存储单元1445、多个字线WL、多个位线BLL、多个位线BLR。在图32A的例子中，局部存储单元阵列1425的结构为开位线型，但是也可以为折叠位线型。
图32B示出与共同的位线BLL(位线BLR)连接的一对存储单元1445a及存储单元1445b的电路结构实例。存储单元1445a包括晶体管MW1a、电容器CS1a、端子B1a、端子B2a，与字线WLa及位线BLL(位线BLR)连接。此外，存储单元1445b包括晶体管MW1b、电容器CS1b、端子B1b、端子B2b，与字线WLb及位线BLL(位线BLR)连接。下面，在不特别限制存储单元1445a及存储单元1445b中的任一个的情况下，有时不对存储单元1445及附随的构成要素附加a或b的符号。
晶体管MW1a具有控制电容器CS1a的充放电的功能，晶体管MW1b具有控制电容器CS1b的充放电的功能。晶体管MW1a的栅极与字线WLa电连接，第一端子与位线BLL(位线BLR)电连接，第二端子与电容器CS1a的第一端子电连接。此外，晶体管MW1b的栅极与字线WLb电连接，第一端子与位线BLL(位线BLR)电连接，第二端子与电容器CS1b的第一端子电连接。如此，晶体管MW1a的第一端子和晶体管MW1b的第一端子都连接到位线BLL(位线BLR)。
晶体管MW1具有控制电容器CS1的充放电的功能。电容器CS1的第二端子电连接于端子B2。端子B2被输入恒电位(例如，低电源电位)。
当将上述实施方式所示的半导体装置用于存储单元1445a、1445b时，作为晶体管MW1a可以使用晶体管200a，作为晶体管MW1b可以使用晶体管200b，作为电容器CS1a可以使用电容器100a，作为电容器CS1b可以使用电容器100b。由此，可以缩小由一个晶体管和一个电容器组成的各组的俯视时的占有面积，因此可以实现本实施方式的存储装置的高集成化。因此，可以增加本实施方式的存储装置的每单位面积的存储容量。
晶体管MW1包括底栅极，底栅极电连接于端子B1。因此，可以根据端子B1的电位改变晶体管MW1的Vth。例如，端子B1的电位可以是固定电位(例如，负的恒电位)，也可以根据DOSRAM1400的工作，改变端子B1的电位。
此外，也可以将晶体管MW1的底栅极电连接于晶体管MW1的栅极、源极或者漏极。或者，也可以在晶体管MW1中不设置底栅极。
读出放大器阵列1423包括N个局部读出放大器阵列1426<0>至1426<N-1>。局部读出放大器阵列1426包括一个开关阵列1444和多个读出放大器1446。位线对电连接到读出放大器1446。读出放大器1446具有对位线对进行预充电的功能、放大位线对的电位差的功能、保持该电位差的功能。开关阵列1444具有选择位线对，并使选择的位线对和全局位线对之间成为导通状态的功能。
在此，位线对是指被读出放大器同时比较的两个位线。全局位线对是指被全局读出放大器同时比较的两个全局位线。可以将位线对称为一对位线，将全局位线对称为一对全局位线。在此，位线BLL和位线BLR构成1组位线对。全局位线GBLL和全局位线GBLR构成1组全局位线对。以下也表示为位线对(BLL、BLR)、全局位线对(GBLL、GBLR)。
(控制器1405)
控制器1405具有控制DOSRAM1400的全部工作的功能。控制器1405具有：对从外部输入的指令信号进行逻辑运算来决定工作模式的功能；生成行电路1410和列电路1415的控制信号以使决定的工作模式执行的功能；保持从外部输入的地址信号的功能；以及生成内部地址信号的功能。
(行电路1410)
行电路1410具有驱动MC-SA阵列1420的功能。解码器1411具有对地址信号进行解码的功能。字线驱动器电路1412生成选择存取对象行的字线WL的选择信号。
列选择器1413、读出放大器驱动电路1414是用来驱动读出放大器阵列1423的电路。列选择器1413具有生成选择存取对象列的位线的选择信号的功能。通过列选择器1413的选择信号控制各局部读出放大器阵列1426的开关阵列1444。通过读出放大器驱动电路1414的控制信号，多个局部读出放大器阵列1426被独立驱动。
(列电路1415)
列电路1415具有控制数据信号WDA[31:0]的输入的功能以及控制数据信号RDA[31:0]的输出的功能。数据信号WDA[31:0]是写入数据信号，数据信号RDA[31:0]是读出数据信号。
全局读出放大器1447电连接于全局位线对(GBLL、GBLR)。全局读出放大器1447具有放大全局位线对(GBLL、GBLR)之间的电位差的功能以及保持该电位差的功能。对全局位线对(GBLL、GBLR)的数据的写入以及读出由输入输出电路1417执行。
对DOSRAM1400的写入工作的概要进行说明。通过输入输出电路1417，数据被写入到全局位线对。全局位线对的数据由全局读出放大器阵列1416保持。通过地址信号所指定的局部读出放大器阵列1426的开关阵列1444，全局位线对的数据被写入到对象列的位线对。局部读出放大器阵列1426放大并保持被写入的数据。在被指定的局部存储单元阵列1425中，由行电路1410选择对象行的字线WL，对选择行的存储单元1445写入局部读出放大器阵列1426的保持数据。
对DOSRAM1400的读出工作的概要进行说明。由地址信号指定局部存储单元阵列1425的1行。在被指定的局部存储单元阵列1425中，对象行的字线WL成为选择状态，存储单元1445的数据被写入到位线。由局部读出放大器阵列1426将各列的位线对的电位差作为数据检测出并保持。由开关阵列1444将局部读出放大器阵列1426的保持数据中地址信号所指定的列的数据被写入到全局位线对。全局读出放大器阵列1416检测出并保持全局位线对的数据。将全局读出放大器阵列1416的保持数据输出到输入输出电路1417。通过上述步骤完成读出工作。
由于是通过电容器CS1的充放电来改写数据，所以理论上对DOSRAM1400的改写次数没有限制，而且可以以低能量进行数据的写入以及读出。此外，存储单元1445的电路结构简单，容易实现大容量化。
晶体管MW1是OS晶体管。因为OS晶体管的关态电流极小，所以可以抑制电容器CS1的电荷泄漏。因此，DOSRAM1400的保持时间比DRAM长很多。由此可以减少刷新频率，而可以降低刷新工作所需要的功耗。因此，DOSRAM1400适合于以高频率改写大容量数据的存储装置，例如适合于用于图像处理的帧存储器。
由于MC-SA阵列1420具有叠层结构，所以可以将位线长度减短为与局部读出放大器阵列1426的长度相同程度。通过减短位线，位线电容减小，由此可以降低存储单元1445的保持电容。此外，通过在局部读出放大器阵列1426设置开关阵列1444，可以减少长位线的个数。综上理由可以降低DOSRAM1400的存取时驱动的负载，而可以降低功耗。
本实施方式所示的结构可以与其他实施方式或实施例所示的结构适当地组合而实施。
(实施方式6)
在本实施方式中，参照图33对采用上述实施方式所示的半导体装置的AI系统进行说明。
图33是示出AI系统4041的结构实例的方框图。AI系统4041包括运算部4010、控制部4020以及输入输出部4030。
运算部4010包括模拟运算电路4011、DOSRAM4012、NOSRAM4013及FPGA(现场可编程门阵列)4014。作为DOSRAM4012及NOSRAM4013，可以使用上述实施方式所示的DOSRAM1400及NOSRAM1600。在FPGA4014中，将OS存储器用于配置存储器及寄存器。在此，将上述FPGA称为“OS-FPGA”。
控制部4020包括CPU4021、GPU4022、PLL(Phase Locked Loop：锁相环)4023、SRAM(Static Random Access Memory：静态随机存取存储器)4024、PROM(Programmable ReadOnly Memory：可编程只读存储器)4025、存储控制器4026、电源电路4027以及PMU(PowerManagement Unit：电源管理单元)4028。
输入输出部4030包括外部存储控制电路4031、音频编解码器4032、视频编解码器4033、通用输入输出模块4034及通信模块4035。
运算部4010可以进行神经网络学习或神经网络推论。
模拟运算电路4011包括A/D(模拟/数字)转换电路、D/A(数字/模拟)转换电路及积和运算电路。
模拟运算电路4011优选使用OS晶体管形成。使用OS晶体管的模拟运算电路4011具有模拟存储器并能够以低功耗进行学习或推论时所需的积和运算。
DOSRAM4012是使用OS晶体管形成的DRAM，DOSRAM4012是暂时储存从CPU4021发送的数字数据的存储器。DOSRAM4012包括具有OS晶体管的存储单元以及具有Si晶体管的读出电路部。由于上述存储单元和读出电路部可以设置在被层叠的不同层上，所以可以缩小DOSRAM4012的整体电路面积。
在利用神经网络的计算中，有时输入数据超过1000。当将上述输入数据储存至SRAM时，由于SRAM的电路面积有限存储容量较小而不得不一点点地储存上述输入数据。DOSRAM4012即便在有限的电路面积中也可以将存储单元高集成地配置，与SRAM相比存储容量更大。因此，DOSRAM4012可以高效地储存上述输入数据。
NOSRAM4013是采用OS晶体管的非易失性存储器。与快闪存储器、ReRAM(ResistiveRandom Access Memory：电阻随机存取存储器)、MRAM(Magnetoresistive Random AccessMemory：磁阻随机存取存储器)等其他的非易失性存储器相比，NOSRAM4013写入数据时的功耗小。此外，NOSRAM4013不会像快闪存储器或ReRAM那样在写入数据时发生元件劣化，在数据写入次数上没有限制。
此外，NOSRAM4013不仅可以储存1比特的2值数据还可以储存2比特以上的多值数据。NOSRAM4013通过储存多值数据可以缩小每1比特的存储单元面积。
此外，NOSRAM4013除了可以储存数字数据之外还可以储存模拟数据。因此，模拟运算电路4011可以将NOSRAM4013作为模拟存储器使用。由于NOSRAM4013可以以模拟数据的方式进行储存，所以不需要D/A转换电路或A/D转换电路。因此，可以缩小NOSRAM4013用外围电路的面积。此外，本说明书中的模拟数据是指具有3比特(8值)以上分辨率的数据。上述多值数据也可以包含在模拟数据内。
神经网络的计算所使用的数据及参数可以暂时储存在NOSRAM4013中。虽然也可以将上述数据和参数通过CPU4021储存至设置在AI系统4041的外部的存储器中，但是设置于内部的NOSRAM4013可以更高速并更低功耗地储存上述数据和参数。此外，NOSRAM4013可以使位线长于DOSRAM4012的位线，由此可以增大存储容量。
FPGA4014是使用OS晶体管的FPGA。AI系统4041通过利用FPGA4014可以由硬件构成后述的深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等神经网络的连接。通过以硬件构成上述神经网络的连接可以更高速地进行神经网络的计算。
FPGA4014是包括OS晶体管的FPGA。OS-FPGA的存储器面积可以比由SRAM构成的FPGA更小。因此，即便对其附加上下文切换功能，面积增加也较少。此外，OS-FPGA通过升压(boosting)可以高速地传送数据和参数。
AI系统4041可以将模拟运算电路4011、DOSRAM4012、NOSRAM4013及FPGA4014设置在一个管芯(芯片)上。因此，AI系统4041可以高速且低功耗地进行神经网络计算。此外，模拟运算电路4011、DOSRAM4012、NOSRAM4013及FPGA4014可以以相同制造工序制造。因此，AI系统4041可以以低成本制造。
注意，运算部4010没有必要具有DOSRAM4012、NOSRAM4013及FPGA4014中的全部。根据AI系统4041想要解决的课题，选择DOSRAM4012、NOSRAM4013和FPGA4014中的一个或多个即可。
AI系统4041可以根据想要解决的问题执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法。PROM4025可以储存用来执行上述方法中的至少一个的程序。此外，可以将部分上述程序或所有上述程序储存至NOSRAM4013。
作为程序库存在的既存的程序多是在以GPU进行处理为前提而设计的。为此，优选AI系统4041具有GPU4022。AI系统4041可以利用运算部4010进行学习及推论所使用的积和运算中比较费时的积和运算并利用GPU4022进行其余的积和运算。由此，可以高速地进行学习及推论。
电源电路4027不仅生成逻辑电路用低电源电位还生成模拟运算用电位。电源电路4027也可以使用OS存储器。通过将参考电位储存至OS存储器可以降低电源电路4027的功耗。
PMU4028具有暂时停止AI系统4041的电力供给的功能。
CPU4021及GPU4022优选作为寄存器包括OS存储器。通过使CPU4021及GPU4022包括OS存储器时，即便电力供给停止也可以在OS存储器中继续保持数据(逻辑值)。由此，AI系统4041可以节省电力。
PLL4023具有生成时钟的功能。AI系统4041以PLL4023生成的时钟为基准进行工作。PLL4023优选具有OS存储器。通过使PLL4023包括OS存储器，可以保持控制时钟的振荡频率的模拟电位。
AI系统4041可以利用DRAM等外部存储器储存数据。为此，AI系统4041优选具有被用作与外部的DRAM之间的接口的存储控制器4026。此外，存储控制器4026优选配置在CPU4021或GPU4022的附近。由此，可以高速地进行数据通信。
控制部4020所示的电路的一部分或全部可以形成在与运算部4010相同的管芯上。由此，AI系统4041可以高速且低功耗地执行神经网络的计算。
神经网络的计算所使用的数据多储存于外部存储装置(HDD(Hard Disk Drive：硬盘驱动器)、SSD(Solid State Drive：固态驱动器)等)。为此，AI系统4041优选具有被用作与外部存储装置之间的接口的外部存储控制电路4031。
使用神经网络的学习及推论多利用音频或视频，AI系统4041包括音频编解码器4032及视频编解码器4033。音频编解码器4032进行音频数据的编码处理及译码处理，视频编解码器4033进行视频数据的编码处理及译码处理。
AI系统4041可以利用由外部传感器获得的数据进行学习或推论。为此，AI系统4041包括通用输入输出模块4034。通用输入输出模块4034例如包含USB(Universal SerialBus：通用串行总线)或I2C(Inter-Integrated Circuit：内置集成电路)等。
AI系统4041可以利用通过因特网获得的数据进行学习或推论。为此，AI系统4041优选包括通信模块4035。
模拟运算电路4011可以将多值的快闪存储器用作模拟存储器。但是，快闪存储器的改写可能次数有限。此外，多值的快闪存储器很难以嵌入的方式形成(即，很难将运算电路与存储器形成在同一管芯上)。
此外，模拟运算电路4011可以将ReRAM用作模拟存储器。但是，ReRAM的改写可能次数有限，在存储精度上也有问题。并且，由于是由2端子构成的元件，所以分开数据的写入与读出的电路设计比较复杂。
此外，模拟运算电路4011可以将MRAM用作模拟存储器。但是，MRAM电阻变化率低且在存储精度上也有问题。
鉴于上述理由，模拟运算电路4011优选将OS存储器用作模拟存储器。
本实施方式所示的结构可以与其他实施方式或实施例所示的结构适当地组合而使用。
(实施方式7)
〈AI系统的应用实例〉
在本实施方式中，参照图34对上述实施方式所示的AI系统的应用实例进行说明。
图34A是将图33说明的AI系统4041并列配置通过总线进行系统间的信号的发送和接收的AI系统4041A。
图34A所示的AI系统4041A包括多个AI系统4041_1至AI系统4041_n(n为自然数)。AI系统4041_1至AI系统4041_n通过总线4098彼此连接。
图34B是将图33说明的AI系统4041与图34A同样地并列配置通过网络进行系统间的信号的发送和接收的AI系统4041B。
图34B所示的AI系统4041B包括多个AI系统4041_1至AI系统4041_n。AI系统4041_1至AI系统4041_n通过网络4099彼此连接。
网络4099可以采用分别在AI系统4041_1至AI系统4041_n设置通信模块来进行无线或有线通信的结构。通信模块能够通过天线进行通信。例如，可以使各电子设备与WorldWide Web(WWW：环球网)的基础的因特网、内联网、外联网、PAN(Personal Area Network：个人网)、LAN(Local Area Network：局域网)、CAN(Campus Area Network：校园网)、MAN(Metropolitan Area Network：城域网)、WAN(Wide Area Network：广域网)、GAN(GlobalArea Network：全球网)等计算机网络连接，来进行通信。当进行无线通信时，作为通信协议或通信技术可以使用：通信标准诸如LTE(Long Term Evolution：长期演进)、GSM(GlobalSystem for Mobile Communication：全球移动通讯系统)(注册商标)、EDGE(EnhancedData Rates for GSM Evolution：GSM增强数据率演进)、CDMA2000(Code DivisionMultiple Access 2000：码分多址2000)、W-CDMA(注册商标)；或者由IEEE(电气电子工程师学会)通信标准化的规格诸如Wi-Fi(注册商标)、Bluetooth(注册商标)、ZigBee(注册商标)等。
通过采用图34A和图34B的结构，可以对从外部的传感器等得到的模拟信号利用不同的AI系统进行处理。例如，可以利用脑波传感器、脈波传感器、血压传感器、温度传感器等各种传感器取得脑波、脉搏、血压、体温等生物信息并利用不同的AI系统处理模拟信号。通过利用不同的AI系统分别进行信号的处理或学习可以减少各AI系统的信息处理量。由此，可以通过较少的运算量进行信号的处理或学习。由此，可以提高识别精度。通过由不同的AI系统得到的信息，可以期待能够瞬时统一地把握不规则变化的生物信息的变化。
本实施方式所示的结构可以与其他实施方式或实施例所示的结构适当地组合而使用。
(实施方式8)
本实施方式示出安装有上述实施方式所示的AI系统的IC的一个例子。
上述实施方式所示的AI系统可以将CPU等由Si晶体管构成的数字处理电路、使用OS晶体管的模拟运算电路、OS-FPGA及DOSRAM、NOSRAM等OS存储器集成在一个管芯上。
图35示出安装有AI系统的IC的一个例子。图35所示的AI系统IC7000包括引线7001及电路部7003。AI系统IC7000例如安装于印刷电路板7002上。通过组合多个这样的IC芯片并使其在印刷电路板7002上彼此电连接，完成安装有电子构件的衬底(安装衬底7004)。在电路部7003中，上述实施方式所示的各种电路设置在一个管芯上。如上述实施方式所示，电路部7003具有叠层结构，大致分为Si晶体管层7031、布线层7032、OS晶体管层7033。由于可以将OS晶体管层7033层叠在Si晶体管层7031上，可以容易地实现AI系统IC7000的小型化。
虽然在图35中作为AI系统IC7000的封装采用QFP(Quad Flat Package：四侧引脚扁平封装)，但是封装的方式不局限于此。
可以将CPU等数字处理电路、使用OS晶体管的模拟运算电路、OS-FPGA及DOSRAM、NOSRAM等OS存储器都形成在Si晶体管层7031、布线层7032及OS晶体管层7033中。也就是说，构成上述AI系统的元件可以利用同一制造工序形成。由此，本实施方式所示的IC即便增加构成元件也不需要增加制造工序，由此可以以低成本安装上述AI系统。
本实施方式所示的结构可以与其他实施方式或实施例所示的结构适当地组合而使用。
(实施方式9)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或计算器。图36至图38示出具有根据本发明的一个方式的如CPU、GPU等处理器或计算器的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的GPU或计算器可以安装在各种各样的电子设备。作为电子设备的例子，除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的集成电路或计算器设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图36示出电子设备的例子。
[信息终端1]
通过将本发明的一个方式的计算器应用于信息终端5500，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5511上的应用程序、识别由使用者输入到显示部5511所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5511上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
[信息终端2]
图36B示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
与上述信息终端5500同样，通过将本发明的一个方式的计算器应用于台式信息终端5300，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用台式信息终端5300，可以研发新颖的人工智能。
注意，图36A及图36B示出智能手机及台式信息终端作为电子设备的例子，但是也可以采用智能手机及台式信息终端以外的信息终端。作为智能手机及台式信息终端以外的信息终端，例如可以举出PDA(Personal Digital Assistant：个人数码助理)、笔记本式信息终端、工作站等。
[电器产品]
图36C示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的计算器应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
在上述例子中，作为电器产品说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[游戏机]
图36D示出游戏机的一个例子的便携式游戏机5200。便携式游戏机包括外壳5201、显示部5202及按钮5203等。
通过将本发明的一个方式的GPU或计算器应用于便携式游戏机5200，可以实现低功耗的便携式游戏机5200。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
此外，通过将本发明的一个方式的GPU或计算器应用于便携式游戏机5200，可以实现具备人工智能的便携式游戏机5200。
游戏的进展、游戏中出现的形象的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5200，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的形象的言行变化等的表现。
此外，当使用便携式游戏机5200玩需要多个人玩的游戏时，可以利用人工智能构成拟的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图36D示出便携式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或计算器的游戏机不局限于此。作为应用本发明的一个方式的GPU或计算器的游戏机，例如可以举出家用固定式游戏机、设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[移动体]
本发明的一个方式的GPU或计算器可以应用于作为移动体的汽车及汽车的驾驶席周边。
图36E1是示出移动体的一个例子的汽车5700的图，图36E2是示出汽车室内的前挡风玻璃周边的图。图36E1示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
显示面板5701至显示面板5703可以提供速度表、转速计、行驶距离、加油量、排档状态、空调的设定等其他的各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
通过将由设置在汽车5700的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车5700外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
因为可以将本发明的一个方式的GPU或计算器用作人工智能的构成要素，例如可以将该计算器用于汽车5700的自动驾驶系统。该计算器也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的计算器，以提供利用人工智能的系统。
[广播电视系统]
本发明的一个方式的GPU或计算器可以应用于广播电视系统。
图36F示意性地示出广播电视系统中的数据传送。具体而言，图36F示出从广播电视台5680发送的电波(广播电视信号)到达每个家庭的电视接收机(TV)5600的路径。TV5600具备接收机(未图示)，天线5650所接收的广播电视信号通过该接收机输入TV5600。
虽然在图36F中示出超高频率(UHF)天线作为天线5650，但是可以使用BS及110度CS天线、CS天线等作为天线5650。
电波5675A及电波5675B为地面广播电视信号，电波塔5670放大所接收的电波5675A并发送电波5675B。各家庭通过用天线5650接收电波5675B，就可以用TV5600收看地面TV播放。此外，广播电视系统可以为利用人造卫星的卫星广播电视、利用光路线的数据广播电视等而不局限于图36F所示的地面广播电视。
此外，也可以将本发明的一个方式的计算器应用于上述广播电视系统，以形成利用人工智能的广播电视系统。当从广播电视台5680向每个家庭的TV5600发送广播电视数据时，利用编码器进行广播电视数据的压缩；当天线5650接收该广播电视数据时，利用包括在TV5600中的接收机的解码器进行该广播电视数据的恢复。通过利用人工智能，例如可以在编码器的压缩方法之一的变动补偿预测中识别包含在显示图像中的显示模型。此外，也可以进行利用人工智能的帧内预测等。例如，当TV5600接收低分辨率的广播电视数据而进行高分辨率的显示时，可以在解码器所进行的广播电视数据的恢复中进行上转换等图像的补充处理。
上述利用人工智能的广播电视系统适合用于广播电视数据量增大的超高清晰度电视(UHDTV:4K、8K)播放。
此外，作为TV5600一侧的人工智能的应用，例如，可以在TV5600内设置具备人工智能的录像装置。通过采用这种结构，可以使该具备人工智能的录像装置学习使用者的爱好，而可以自动对符合使用者的爱好的电视节目录像。
〈并行计算机〉
通过利用多个本发明的一个方式的计算机来创建集群，可以构成并行计算机。
图37A示出大型并行计算机5400。在并行计算机5400中，多个机架式计算机5420收纳在机架5410中。
计算机5420例如可以具有图37B所示的立体图的结构。在图37B中，计算机5420包括母板5430，母板包括多个插槽5431以及多个连接端子等。插槽5431插入有个人计算机卡5421。并且，个人计算机卡5421包括连接端子5423、连接端子5424、连接端子5425，它们连接到母板5430。
个人计算机卡5421是包括根据本发明的一个方式的CPU、GPU、存储装置等的处理板。例如，图37C示出个人计算机卡5421包括板5422且板5422包括连接端子5423、连接端子5424、连接端子5425、芯片5426、芯片5427、连接端子5428的结构。注意，图37C示出芯片5426及芯片5427以外的芯片，关于这些芯片的说明，参照以下记载的芯片5426及芯片5427的说明。
连接端子5428具有可以插入母板5430的插槽5431的形状，连接端子5428被用作连接个人计算机卡5421与母板5430的接口。作为连接端子5428的规格例如可以举出PCIe等。
连接端子5423、连接端子5424、连接端子5425例如可以被用作用来对个人计算机卡5421供电或输入信号等的接口。另外，例如，可以被用作用来进行个人计算机卡5421所计算的信号的输出等的接口。作为连接端子5423、连接端子5424、连接端子5425各自的规格例如可以举出USB(通用串行总线)、SATA(串行ATA)、SCSI(小型计算机系统接口)等。另外，当从连接端子5423、连接端子5424、连接端子5425输出视频信号时，作为各规格可以举出HDMI(注册商标)等。
芯片5426包括进行信号的输入及输出的端子(未图示)，通过将该端子插入个人计算机卡5421所包括的插座(未图示)，可以电连接芯片5426与个人计算机卡5421。作为芯片5426，例如可以使用本发明的一个方式的GPU。
芯片5427包括多个端子，通过将该端子以回流焊方式焊接到个人计算机卡5421所具备的布线，可以电连接芯片5427与个人计算机卡5421。作为芯片5427，例如，可以举出存储装置、FPGA、CPU等。
通过将本发明的一个方式的计算机用于图37A所示的并行计算机5400的计算机5420，例如，可以进行人工智能的学习及推论所需要的大规模计算。
〈服务器及包括服务器的系统>
例如，可以将本发明的一个方式的计算机用于在网络上起到作用的服务器。由此，可以构成包括该服务器的系统。
作为一个例子，图38A示意性地示出使用本发明的一个方式的计算机的服务器5100与上述信息终端5500及台式信息终端5300之间进行通信的样子。注意，在图38A中，以通信5110示出进行通信的样子。
通过构成这样的方式，用户可以从信息终端5500及台式信息终端5300等访问服务器5100。并且，用户利用通过因特网的通信5110可以接收服务器5100的管理者所提供的服务。作为该服务，例如，可以举出电子邮件、SNS(Social Networking Service)、在线软件、云存储、导航系统、翻译系统、互联网游戏、网上购物、股票/汇兑/债权等金融交易、公共设施/商业设施/住宿设施/医院等的预订、网络电视节目/演讲/讲课等视频的收看等。
尤其是，通过将本发明的一个方式的计算机用于服务器5100，有可能在上述服务中可以利用人工智能。例如，通过将人工智能导入导航系统，该系统有可能可以根据道路拥挤状况及列车运行信息等随机应变地将用户引导到目的地。另外，例如，通过将人工智能导入翻译系统，该系统有可能可以对方言、俚语等独特说法进行恰当的翻译。另外，例如，通过将人工智能导入医院等的预订系统，该系统有可能可以根据用户的症状、伤势等进行判断并向其介绍适合的医院或诊所等。
另外，当用户想要进行人工智能的开发时，可以通过因特网访问服务器5100，在服务器5100中进行该开发。当用户手边的信息终端5500及台式信息终端5300等的处理能力不足或信息终端5500及台式信息终端5300等无法构建开发环境时，适合采用该方法。
在图38A中，作为包括服务器的系统示出由信息终端和服务器5100构成的系统的一个例子，但是，作为其他的例子，也可以采用由信息终端以外的电子设备和服务器5100构成的系统。就是说，也可以采用将电子设备连接到因特网的IoT(物联网)的方式。
作为一个例子，图38B示意性地示出图36中说明的电子设备(电冷藏冷冻箱5800、便携式游戏机5200、汽车5700、TV5600)与服务器5100之间进行通信的样子。此外，在图38B中，以通信5110示出进行通信的样子。
当将人工智能用于图36中说明的各电子设备时，如图38B所示，在服务器5100中可以执行为使该人工智能工作而需要的运算。例如，利用通信5110，将运算所需要的输入数据从上述电子设备中的一个传输到服务器5100，由此服务器5100所具有的人工智能基于该输入数据而计算出输出数据，利用通信5110将该输出数据从服务器5100传输到电子设备中的一个。由此，电子设备中的一个可以基于人工智能所输出的数据而工作。
图38B所示的电子设备是一个例子，也可以采用将图38B中未图示的电子设备连接到服务器5100并与上述同样地进行互相通信的结构。
本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
本实施方式可以与其他的实施方式、实施例等所记载的结构适当地组合而实施。
[实施例]
在本实施例中，作为根据本发明的一个方式的半导体装置，制造设置有多个具有与图16所示的晶体管200相同的结构的晶体管的样品1。说明该半导体装置的电特性及可靠性的评价结果。
首先，说明样品1的晶体管的结构。如图16所示，样品1的晶体管包括绝缘体214、导电体205a、导电体205b、绝缘体216、绝缘体220、绝缘体222、绝缘体224、氧化物230a、氧化物230b、氧化物230c、绝缘体250、导电体260a、导电体260b、导电体242a、导电体242b、绝缘体254a、绝缘体254b、绝缘体244、绝缘体280及绝缘体274。
作为绝缘体214使用厚度为40nm的氧化铝。另外，作为导电体205a，使用氮化钽。另外，作为导电体205b，使用氮化钛及沉积在氮化钛上的钨。另外，作为绝缘体216，使用氧氮化硅。
作为绝缘体220使用厚度为5nm的氧氮化硅。另外，作为绝缘体222，使用利用ALD法沉积的厚度为10nm的氧化铪。另外，作为绝缘体224，使用厚度为30nm的氧氮化硅。
作为氧化物230a，使用利用DC溅射法沉积的厚度为5nm的In-Ga-Zn氧化物。此外，氧化物230a的沉积条件为如下：使用In:Ga:Zn＝1:3:4[原子个数比]的靶材；作为沉积气体使用氧气体45sccm；将沉积压力设定为0.7Pa(使用日本佳能-安内华公司制造的小型真空计MG-2进行测定)；将沉积功率设定为500W；将衬底温度设定为200℃；将靶材-衬底间距离设定为60mm。
作为氧化物230b，使用利用DC溅射法沉积的厚度为15nm的In-Ga-Zn氧化物。此外，氧化物230b的沉积条件为如下：使用In:Ga:Zn＝4:2:4.1[原子个数比]的靶材；作为沉积气体使用氩气体30sccm及氧气体15sccm；将沉积压力设定为0.7Pa(使用日本佳能-安内华公司制造的小型真空计MG-2进行测定)；将沉积功率设定为500W；将衬底温度设定为200℃；将靶材-衬底间距离设定为60mm。
作为导电体242a及导电体242b，使用厚度为25nm的氮化钽。此外，作为绝缘体254a及绝缘体254b，使用利用溅射法形成的厚度为5nm的氧化铝和沉积在其上的利用ALD法形成的厚度为3nm的氧化铝的叠层膜。
作为氧化物230c，使用利用DC溅射法沉积的厚度为5nm的In-Ga-Zn氧化物。此外，氧化物230c的沉积条件为如下：使用In:Ga:Zn＝4:2:4.1[原子个数比]的靶材；作为沉积气体使用氧气体45sccm；将沉积压力设定为0.7Pa(使用日本佳能-安内华公司制造的小型真空计MG-2进行测定)；将沉积功率设定为500W；将衬底温度设定为130℃；将靶材-衬底间距离设定为60mm。
作为绝缘体250使用厚度为10nm的氧氮化硅。另外，作为导电体260a使用厚度为10nm的氮化钛。另外，作为导电体260b使用厚度为30nm的钨。
作为绝缘体244，使用利用ALD法沉积的厚度为7nm的氧化铝膜。绝缘体244以覆盖导电体260、绝缘体250、氧化物230及导电体242的方式形成，形成在绝缘体244中的开口290围绕晶体管200。
作为绝缘体280，使用氧氮化硅。另外，作为绝缘体274，使用厚度为40nm的氧化铝。
上述晶体管的设计上的沟道长度为60nm且沟道宽度为60nm。在样品1中，以2.0个/μm2的密度配置有该晶体管。此外，在样品1中，除了上述构成要素以外，还包括绝缘体280中的导电体240等以及绝缘体274上的被用作层间膜的绝缘膜或被用作布线的导电膜等。
接着，进行样品1的晶体管的ID-VG测量。并且，在氮气氛下，以400℃进行追加的加热处理4小时，在相同的条件下，再次进行样品1的晶体管的ID-VG测量。在晶体管的ID-VG测量中，将晶体管的漏极电位VD设定为+0.1V、+1.2V，将源极电位VS设定为0V，将顶栅极电位VG从-4.0V扫描到+4.0V。将底栅极电位VBG设定为0V。
图39示出根据本实施例的样品1的晶体管的VD＝+0.1V及+1.2V时的ID-VG曲线。图39A示出追加的加热处理之前的样品1的晶体管的ID-VG曲线，图39B示出追加的加热处理之后的样品1的晶体管的ID-VG曲线。另外，各图表的纵轴表示ID[A]，横轴表示VG[V]。
如图39A所示，根据本发明的一个方式的半导体装置呈现具有良好导通截止比的良好的电特性。并且，如图39B所示，确认到：即使长时间进行追加的加热处理，根据本发明的一个方式的半导体装置也保持具有良好导通截止比的良好的电特性。如此，根据本实施例的晶体管对制造工序中的高温度(所谓热积存)也很稳定。
以上，确认到本发明的一个方式的半导体装置可以抑制加热处理所导致的晶体管特性的变动。
接着，进行样品1的可靠性评价。利用+GBT(Gate Bias Temperature：栅极偏压温度)应力测试进行可靠性的评价。在+GBT应力测试中，在对衬底进行加热的同时，使被用作晶体管的源电极的导电体242a、被用作漏电极的导电体242b以及被用作底栅电极的导电体205各自的电位相同，对被用作顶栅电极的导电体260供应比供应到导电体242a、导电体242b及导电体205的电位高的电位一定时间。
在本实施例的+GBT应力测试中，在设定温度为125℃，漏极电位VD、源极电位VS及底栅极电位VBG为0V，顶栅极电位VG为+3.63V的条件下，对样品1施加应力。
在+GBT应力测试中，每隔一定时间进行ID-VG测量。在ID-VG测量中，将晶体管的漏极电位VD设定为+1.2V，将源极电位VS设定为0V，将底栅极电位VBG设定为0V，将栅极电位VG从-3.3V扫描到+3.3V。在ID-VG测量中，利用是德科技制造的半导体参数分析仪。此外，在+GBT应力测试中，作为晶体管的电特性的变动量的指标，使用表示从测量开始的漂移电压Vsh的变化量的△Vsh。将漂移电压Vsh定义为晶体管的ID-VG曲线(以对数刻度表示ID)中曲线上的最大倾斜度的切线与ID＝1pA的直线的交点处的VG。
图40示出样品1的+GBT应力测试的结果。在图40中，横轴表示应力时间(stresstime)[hr]，纵轴表示△Vsh[mV]。
如图40所示，即使在被施加上述应力的状态下经过42小时，样品1的漂移电压的变化量△Vsh也是100mV以下。
以上，本实施例所示的结构、方法等的至少其一部分可以与本说明书中记载的实施方式适当地组合而实施。
[符号说明]
200：晶体管、200a：晶体管、200b：晶体管、203：导电体、203a：导电体、203b：导电体、205：导电体、205a：导电体、205b：导电体、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、218：导电体、220：绝缘体、222：绝缘体、224：绝缘体、230：氧化物、230a：氧化物、230A：氧化膜、230b：氧化物、230B：氧化膜、230c：氧化物、230C：氧化膜、230d：氧化物、231：区域、231a：区域、231b：区域、234：区域、240：导电体、240a：导电体、240A：导电膜、240b：导电体、242：导电体、242a：导电体、242A：导电膜、242b：导电体、243：区域、243a：区域、243b：区域、244：绝缘体、244A：绝缘膜、246：导电体、248：导电体、250：绝缘体、250A：绝缘膜、254a：绝缘体、254b：绝缘体、260：导电体、260a：导电体、260A：导电膜、260b：导电体、260B：导电膜、274：绝缘体、280：绝缘体、281：绝缘体、282：绝缘体、286：绝缘体、290：开口、292：氧

Claims (20)

1.一种半导体装置，其特征在于，
包括：
第一绝缘体；
所述第一绝缘体上的第二绝缘体；
所述第二绝缘体上的氧化物；
在所述氧化物上彼此分开的第一导电体及第二导电体；
所述氧化物、所述第一导电体及所述第二导电体上的第三绝缘体；
所述第三绝缘体上且其至少一部分与所述第一导电体和所述第二导电体之间的区域重叠的第三导电体；
覆盖所述氧化物、所述第一导电体、所述第二导电体、所述第三绝缘体及所述第三导电体的第四绝缘体；
所述第四绝缘体上的第五绝缘体；以及
所述第五绝缘体上的第六绝缘体，
在所述第四绝缘体的至少一部分中形成到达所述第二绝缘体的开口，
所述第五绝缘体通过所述开口与所述第二绝缘体接触，
所述第一绝缘体、所述第四绝缘体及所述第六绝缘体的氧透过性比所述第二绝缘体低。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第四绝缘体与所述氧化物的侧面、所述第一导电体的侧面、所述第二导电体的侧面及所述第二绝缘体的顶面接触。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第一绝缘体、所述第四绝缘体及所述第六绝缘体是包含铝和铪中的至少一个的氧化物。
4.根据权利要求1所述的半导体装置，其特征在于，
第七绝缘体位于所述第二绝缘体、所述氧化物及所述第一导电体与所述第三绝缘体及所述第四绝缘体之间，
第八绝缘体位于所述第二绝缘体、所述氧化物及所述第二导电体与所述第三绝缘体及所述第四绝缘体之间，
所述第七绝缘体及所述第八绝缘体的氧透过性比所述第二绝缘体低。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第七绝缘体或所述第八绝缘体的侧面与形成在所述第四绝缘体中的所述开口的边缘大致对齐。
6.根据权利要求4所述的半导体装置，其特征在于，
所述第七绝缘体及所述第八绝缘体是包含铝和铪中的至少一个的氧化物。
7.根据权利要求1所述的半导体装置，其特征在于，
所述氧化物包含In、元素M；并且
M是Al、Ga、Y或Sn。
8.根据权利要求7所述的半导体装置，其特征在于，
所述氧化物包含Zn；并且
所述氧化物所包含的Zn的原子个数比小于所述氧化物所包含的In的原子个数比。
9.根据权利要求1所述的半导体装置，其特征在于，
所述氧化物具有结晶性。
10.根据权利要求1所述的半导体装置，其特征在于，
所述第一导电体及所述第二导电体包含氮化钽、氮化钛、含有钛及铝的氮化物、含有钽及铝的氮化物、氧化钌、氮化钌、含有锶及钌的氧化物以及含有镧及镍的氧化物中的至少一个。
11.一种半导体装置，其特征在于，
包括：
第一绝缘体；
所述第一绝缘体上的第二绝缘体；
所述第二绝缘体上且其至少一部分具有所述第二绝缘体露出的区域的第一氧化物；
所述第一氧化物上并通过所述第二绝缘体露出的区域与所述第二绝缘体接触的第二氧化物；
所述第二氧化物上的第三氧化物；
在所述第三氧化物上彼此分开的第一导电体及第二导电体；
所述第三氧化物、所述第一导电体及所述第二导电体上的第三绝缘体；
所述第三绝缘体上且其至少一部分与所述第一导电体和所述第二导电体之间的区域重叠的第三导电体；
覆盖所述第三氧化物、所述第一导电体、所述第二导电体、所述第三绝缘体及所述第三导电体的第四绝缘体；
所述第四绝缘体上的第五绝缘体；以及
所述第五绝缘体上的第六绝缘体，
在所述第四绝缘体的至少一部分中形成到达所述第二绝缘体的开口，
所述第五绝缘体通过所述开口与所述第二绝缘体接触，
所述第一绝缘体、所述第四绝缘体及所述第六绝缘体的氧透过性比所述第二绝缘体低，
所述第一氧化物的氧透过性比所述第二氧化物低。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第一氧化物至所述第三氧化物包含In、元素M、Zn；
M是Al、Ga、Y或Sn；
所述第一氧化物所包含的元素M的原子个数比大于所述第二氧化物所包含的元素M的原子个数比，
所述第三氧化物所包含的In的原子个数比大于所述第二氧化物所包含的In的原子个数比。
13.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
在衬底上依次形成第一绝缘膜、第二绝缘膜、第一氧化膜、第二氧化膜及第一导电膜；
选择性地去除所述第一氧化膜、所述第二氧化膜及所述第一导电膜的一部分，在所述第二绝缘膜上形成氧化物、第一导电体及第二导电体；
在所述第二绝缘膜、所述氧化物、所述第一导电体及所述第二导电体上依次形成第三绝缘膜及第二导电膜；
选择性地去除所述第三绝缘膜及所述第二导电膜的一部分来形成第一绝缘体及第三导电体；
利用ALD法以覆盖所述氧化物、所述第一导电体、所述第二导电体、所述第一绝缘体及所述第三导电体的方式形成第四绝缘膜；
选择性地去除所述第四绝缘膜的一部分来在其至少一部分中形成到达所述第二绝缘膜的开口；
在所述第四绝缘膜上形成第五绝缘膜；
在包含氧的气氛下利用溅射法在所述第五绝缘膜上形成第六绝缘膜；以及
进行加热处理，
所述第一绝缘膜、所述第四绝缘膜及所述第六绝缘膜的氧透过性比所述第二绝缘膜低。
14.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
在衬底上依次形成第一绝缘膜、第二绝缘膜、第一氧化膜、第二氧化膜及第一导电膜；
选择性地去除所述第一氧化膜、所述第二氧化膜及所述第一导电膜的一部分，在所述第二绝缘膜上形成氧化物、第一导电体及第二导电体；
在所述第二绝缘膜、所述氧化物、所述第一导电体及所述第二导电体上依次形成第三绝缘膜及第二导电膜；
选择性地去除所述第三绝缘膜及所述第二导电膜的一部分来形成第一绝缘体及第三导电体；
利用ALD法以覆盖所述氧化物、所述第一导电体、所述第二导电体、所述第一绝缘体及所述第三导电体的方式形成第四绝缘膜；
选择性地去除所述第四绝缘膜的一部分来在其至少一部分中形成到达所述第二绝缘膜的开口；
在所述第四绝缘膜上形成第五绝缘膜；
利用离子注入法从所述第五绝缘膜的上方添加氧；
在包含氧的气氛下利用溅射法在所述第五绝缘膜上形成第六绝缘膜；以及
进行加热处理，
所述第一绝缘膜、所述第四绝缘膜及所述第六绝缘膜的氧透过性比所述第二绝缘膜低。
15.一种半导体装置的制造方法，其特征在于，
包括如下步骤：
在衬底上依次形成第一绝缘膜、第二绝缘膜、第一氧化膜、第二氧化膜及第一导电膜；
选择性地去除所述第一氧化膜、所述第二氧化膜及所述第一导电膜的一部分，在所述第二绝缘膜上形成氧化物、第一导电体及第二导电体；
在所述第二绝缘膜、所述氧化物、所述第一导电体及所述第二导电体上依次形成第三绝缘膜及第二导电膜；
选择性地去除所述第三绝缘膜及所述第二导电膜的一部分来形成第一绝缘体及第三导电体；
利用ALD法以覆盖所述氧化物、所述第一导电体、所述第二导电体、所述第一绝缘体及所述第三导电体的方式形成第四绝缘膜；
选择性地去除所述第四绝缘膜的一部分来在其至少一部分中形成到达所述第二绝缘膜的开口；
在所述第四绝缘膜上形成第五绝缘膜；
在包含氧的气氛下利用溅射法在所述第五绝缘膜上形成第六绝缘膜；
利用离子注入法从所述第六绝缘膜的上方添加氧；以及
进行加热处理，
所述第一绝缘膜、所述第四绝缘膜及所述第六绝缘膜的氧透过性比所述第二绝缘膜低。
16.根据权利要求13至15中任一项所述的半导体装置的制造方法，其特征在于，
在形成所述第三绝缘膜之前进行加热处理，
在该加热处理之后以不暴露于外部空气的方式形成所述第三绝缘膜。
17.根据权利要求13至15中任一项所述的半导体装置的制造方法，其特征在于，
利用包括In、元素M的靶材的溅射法形成所述第一氧化膜；并且
M是Al、Ga、Y或Sn。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，
所述靶材包含Zn；并且
所述靶材所包含的Zn的原子个数比小于所述靶材所包含的In的原子个数比。
19.根据权利要求17所述的半导体装置的制造方法，其特征在于，
在包含氧的气氛下在加热衬底的同时利用溅射法形成所述第一氧化膜。
20.根据权利要求13至15中任一项所述的半导体装置的制造方法，其特征在于，
所述第一绝缘膜、所述第四绝缘膜及所述第六绝缘膜是包含铝和铪中的至少一个的氧化物。
CN201880054552.7A 2017-09-05 2018-08-24 半导体装置及半导体装置的制造方法 Active CN111033702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311531376.0A CN117690977A (zh) 2017-09-05 2018-08-24 半导体装置

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2017170018 2017-09-05
JP2017-170017 2017-09-05
JP2017-170018 2017-09-05
JP2017170017 2017-09-05
JP2017-237526 2017-12-12
JP2017237526 2017-12-12
JP2018-027723 2018-02-20
JP2018-027691 2018-02-20
JP2018027723 2018-02-20
JP2018027691 2018-02-20
PCT/IB2018/056414 WO2019048968A1 (ja) 2017-09-05 2018-08-24 半導体装置、および半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311531376.0A Division CN117690977A (zh) 2017-09-05 2018-08-24 半导体装置

Publications (2)

Publication Number Publication Date
CN111033702A CN111033702A (zh) 2020-04-17
CN111033702B true CN111033702B (zh) 2023-12-05

Family

ID=65633617

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311531376.0A Pending CN117690977A (zh) 2017-09-05 2018-08-24 半导体装置
CN201880054552.7A Active CN111033702B (zh) 2017-09-05 2018-08-24 半导体装置及半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311531376.0A Pending CN117690977A (zh) 2017-09-05 2018-08-24 半导体装置

Country Status (5)

Country Link
US (2) US11152513B2 (zh)
JP (2) JP7163294B2 (zh)
KR (2) KR102579972B1 (zh)
CN (2) CN117690977A (zh)
WO (1) WO2019048968A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200138305A (ko) * 2018-03-29 2020-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치 및 전자 기기
JP2020038541A (ja) * 2018-09-05 2020-03-12 キオクシア株式会社 メモリシステム
CN114326806B (zh) * 2021-12-29 2022-07-22 北京航空航天大学 一种考虑任务体系下的无人机集群维修方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136482A (zh) * 2006-07-21 2011-07-27 株式会社半导体能源研究所 半导体装置及其制造方法
CN105679677A (zh) * 2011-06-28 2016-06-15 瑞萨电子株式会社 制造半导体器件的方法
JP2016157937A (ja) * 2015-02-24 2016-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN106165106A (zh) * 2014-03-28 2016-11-23 株式会社半导体能源研究所 晶体管以及半导体装置
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017072627A1 (ja) * 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
JP2017098535A (ja) * 2015-11-18 2017-06-01 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器及び半導体装置の作製方法
JP2017120905A (ja) * 2015-12-29 2017-07-06 株式会社半導体エネルギー研究所 トランジスタおよび半導体装置
CN107004722A (zh) * 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7742351B2 (en) * 2006-06-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
CN102460713B (zh) 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8519387B2 (en) 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
WO2012017843A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
TWI639235B (zh) * 2013-05-16 2018-10-21 半導體能源研究所股份有限公司 半導體裝置
KR102232133B1 (ko) * 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6537341B2 (ja) 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
DE112014006711B4 (de) * 2014-05-30 2021-01-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und elektronische Vorrichtung
WO2016016761A1 (en) 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20230058538A (ko) 2014-11-28 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
JP6736321B2 (ja) * 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
JP6802656B2 (ja) 2015-07-30 2020-12-16 株式会社半導体エネルギー研究所 メモリセルの作製方法及び半導体装置の作製方法
JP6725357B2 (ja) * 2015-08-03 2020-07-15 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
US10868045B2 (en) * 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US9923001B2 (en) 2016-01-15 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136482A (zh) * 2006-07-21 2011-07-27 株式会社半导体能源研究所 半导体装置及其制造方法
CN105679677A (zh) * 2011-06-28 2016-06-15 瑞萨电子株式会社 制造半导体器件的方法
CN106165106A (zh) * 2014-03-28 2016-11-23 株式会社半导体能源研究所 晶体管以及半导体装置
CN107004722A (zh) * 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
JP2016157937A (ja) * 2015-02-24 2016-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017072627A1 (ja) * 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
JP2017098535A (ja) * 2015-11-18 2017-06-01 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器及び半導体装置の作製方法
JP2017120905A (ja) * 2015-12-29 2017-07-06 株式会社半導体エネルギー研究所 トランジスタおよび半導体装置

Also Published As

Publication number Publication date
KR102616996B1 (ko) 2023-12-27
KR20230133951A (ko) 2023-09-19
US11152513B2 (en) 2021-10-19
US20210126130A1 (en) 2021-04-29
JP7163294B2 (ja) 2022-10-31
KR102579972B1 (ko) 2023-09-20
JPWO2019048968A1 (ja) 2020-11-12
CN111033702A (zh) 2020-04-17
CN117690977A (zh) 2024-03-12
WO2019048968A1 (ja) 2019-03-14
US20220059701A1 (en) 2022-02-24
US11742431B2 (en) 2023-08-29
JP2022186838A (ja) 2022-12-15
KR20200044855A (ko) 2020-04-29

Similar Documents

Publication Publication Date Title
US11696455B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7332480B2 (ja) 半導体装置の作製方法
US11742431B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7229669B2 (ja) 半導体装置、および半導体装置の作製方法
CN112005383A (zh) 金属氧化物以及包含金属氧化物的晶体管
JP2023133365A (ja) 半導体装置
KR102649488B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2019047101A (ja) 半導体装置、および半導体装置の作製方法
JP2023011801A (ja) 半導体装置
JP7317802B2 (ja) 半導体装置
CN111819670B (zh) 叠层体及半导体装置
WO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
JP2019047020A (ja) 半導体装置、および半導体装置の作製方法
CN111742414B (zh) 半导体装置以及半导体装置的制造方法
JP7462712B2 (ja) 半導体装置
JP2023086851A (ja) 半導体装置
JP7254462B2 (ja) 半導体装置の作製方法
KR20200094750A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2019153655A (ja) 半導体装置、および半導体装置の作製方法
CN118352399A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant