KR20230133951A - 반도체 장치 및 반도체 장치의 제작 방법 - Google Patents

반도체 장치 및 반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20230133951A
KR20230133951A KR1020237031338A KR20237031338A KR20230133951A KR 20230133951 A KR20230133951 A KR 20230133951A KR 1020237031338 A KR1020237031338 A KR 1020237031338A KR 20237031338 A KR20237031338 A KR 20237031338A KR 20230133951 A KR20230133951 A KR 20230133951A
Authority
KR
South Korea
Prior art keywords
insulator
oxide
conductor
transistor
additionally
Prior art date
Application number
KR1020237031338A
Other languages
English (en)
Other versions
KR102616996B1 (ko
Inventor
순페이 야마자키
요시노부 아사미
타카히사 이시야마
모토무 쿠라타
료 토쿠마루
노리타카 이시하라
유스케 노나카
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230133951A publication Critical patent/KR20230133951A/ko
Application granted granted Critical
Publication of KR102616996B1 publication Critical patent/KR102616996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Abstract

신뢰성이 양호한 반도체 장치를 제공한다. 제 1 절연체와, 제 1 절연체 위에 배치된 제 2 절연체와, 제 2 절연체 위에 배치된 산화물과, 산화물 위에 서로 이격되어 배치된 제 1 도전체 및 제 2 도전체와, 산화물, 제 1 도전체, 및 제 2 도전체 위에 배치된 제 3 절연체와, 제 3 절연체 위에 배치되고 적어도 일부가 제 1 도전체와 제 2 도전체 사이의 영역과 중첩되도록 배치된 제 3 도전체와, 산화물, 제 1 도전체, 제 2 도전체, 제 3 절연체, 및 제 3 도전체를 덮어 배치된 제 4 절연체와, 제 4 절연체 위에 배치된 제 5 절연체와, 제 5 절연체 위에 배치된 제 6 절연체를 가지고, 제 4 절연체는 적어도 일부에 제 2 절연체에 도달하는 개구가 형성되고, 제 5 절연체는 개구를 통하여 제 2 절연체와 접촉하고, 제 1 절연체, 제 4 절연체, 및 제 6 절연체는 제 2 절연체보다 산소 투과성이 낮다.

Description

반도체 장치 및 반도체 장치의 제작 방법{SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE}
본 발명의 일 형태는 반도체 장치 및 반도체 장치의 제작 방법에 관한 것이다. 또는 본 발명의 일 형태는 반도체 웨이퍼, 모듈, 및 전자 기기에 관한 것이다.
또한 본 명세서 등에서 반도체 장치란 반도체 특성을 이용하여 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터 등의 반도체 소자를 비롯하여 반도체 회로, 연산 장치, 기억 장치는 반도체 장치의 일 형태이다. 표시 장치(액정 표시 장치, 발광 표시 장치 등), 투영 장치, 조명 장치, 전기 광학 장치, 축전 장치, 기억 장치, 반도체 회로, 촬상 장치, 및 전자 기기 등은 반도체 장치를 가진다고 할 수 있는 경우가 있다.
또한 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 일 형태는 물건, 방법, 또는 제작 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
근년에는 반도체 장치의 개발이 진행되면서 LSI, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등의 프로세서, 및 메모리의 개발이 진행되고 있다. 프로세서는 반도체 웨이퍼에서 잘라낸 반도체 집적 회로(적어도 트랜지스터 및 메모리)를 가지고, 접속 단자인 전극이 형성된 반도체 소자의 집합체이다.
LSI, CPU나 GPU 등의 프로세서, 및 메모리 등의 반도체 회로(IC 칩)는 회로 기판, 예를 들어 프린트 배선판에 실장되어, 다양한 전자 기기의 부품 중 하나로서 사용된다.
또한 절연 표면을 가지는 기판 위에 형성된 반도체 박막을 사용하여 트랜지스터를 구성하는 기술이 주목을 받고 있다. 상기 트랜지스터는 집적 회로(IC)나 화상 표시 장치(단순히 표시 장치라고도 표기함)와 같은 전자 디바이스에 널리 응용되고 있다. 트랜지스터에 적용할 수 있는 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만 이 외의 재료로서 산화물 반도체가 주목을 모으고 있다.
또한 산화물 반도체를 사용한 트랜지스터는 비도통 상태에서 누설 전류가 매우 작은 것이 알려져 있다. 예를 들어, 산화물 반도체를 사용한 트랜지스터의 누설 전류가 작은 특성을 응용한 저소비전력의 CPU 등이 개시되어 있다(특허문헌 1 참조).
또한 근년에는 전자 기기의 소형화, 경량화에 따라 트랜지스터 등을 고밀도로 집적한 집적 회로에 대한 요구가 높아지고 있다. 또한 집적 회로를 포함한 반도체 장치의 생산성 향상이 요구되고 있다.
또한 산화물 반도체로서는, 예를 들어 산화 인듐, 산화 아연 등의 1원계 금속의 산화물뿐만 아니라, 다원계 금속의 산화물도 알려져 있다. 다원계 금속의 산화물 중에서도 특히 In-Ga-Zn 산화물(이후, IGZO라고도 부름)에 관한 연구가 활발하게 진행되고 있다.
IGZO에 관한 연구에 의하여, 산화물 반도체에서 단결정도 비정질도 아닌 CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(비특허문헌 1 내지 비특허문헌 3 참조). 비특허문헌 1 및 비특허문헌 2에는, CAAC 구조를 가지는 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술도 개시되어 있다. 또한 CAAC 구조 및 nc 구조보다 결정성이 낮은 산화물 반도체이어도 미소한 결정을 가지는 것이 비특허문헌 4 및 비특허문헌 5에 개시되어 있다.
또한 IGZO를 활성층으로서 사용한 트랜지스터는 매우 작은 오프 전류를 가지고(비특허문헌 6 참조), 그 특성을 이용한 LSI 및 디스플레이가 보고되었다(비특허문헌 7 및 비특허문헌 8 참조).
일본 공개특허공보 특개2012-257187호
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186 S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10 S. Ito et al., "The Proceedings of AM-FPD'13 Digest of Technical Papers", 2013, p.151-154 S. Yamazaki et al., "ECS Journal of Solid State Science and Technology", 2014, volume 3, issue 9, p.Q3012-Q3022 S. Yamazaki, "ECS Transactions", 2014, volume 64, issue 10, p.155-164 K. Kato et al., "Japanese Journal of Applied Physics", 2012, volume 51, p.021201-1-021201-7 S. Matsuda et al., "2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, p.T216-T217 S. Amano et al., "SID Symposium Digest of Technical Papers", 2010, volume 41, issue 1, p.626-629
본 발명의 일 형태는 신뢰성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 미세화 또는 고집적화가 가능한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 양호한 전기 특성을 가지는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 생산성이 높은 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 장기간에 걸친 데이터 유지가 가능한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 데이터의 기록 속도가 빠른 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 설계 자유도가 높은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 소비전력을 억제할 수 있는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 모든 과제를 해결할 필요는 없다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해질 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제가 추출될 수 있다.
본 발명의 일 형태는 제 1 절연체와, 제 1 절연체 위에 배치된 제 2 절연체와, 제 2 절연체 위에 배치된 산화물과, 산화물 위에 서로 이격되어 배치된 제 1 도전체 및 제 2 도전체와, 산화물, 제 1 도전체, 및 제 2 도전체 위에 배치된 제 3 절연체와, 제 3 절연체 위에 배치되고 적어도 일부가 제 1 도전체와 제 2 도전체 사이의 영역과 중첩되도록 배치된 제 3 도전체와, 산화물, 제 1 도전체, 제 2 도전체, 제 3 절연체, 및 제 3 도전체를 덮어 배치된 제 4 절연체와, 제 4 절연체 위에 배치된 제 5 절연체와, 제 5 절연체 위에 배치된 제 6 절연체를 가지고, 제 4 절연체는 적어도 일부에 제 2 절연체에 도달하는 개구가 형성되고, 제 5 절연체는 개구를 통하여 제 2 절연체와 접촉하고, 제 1 절연체, 제 4 절연체, 및 제 6 절연체는 제 2 절연체보다 산소 투과성이 낮은 것을 특징으로 하는 반도체 장치이다.
또한 상기에서 제 4 절연체는 산화물의 측면, 제 1 도전체의 측면, 제 2 도전체의 측면, 및 제 2 절연체의 상면과 접촉하여도 좋다. 또한 상기에서 제 1 절연체, 제 4 절연체, 및 제 6 절연체는 알루미늄 및 하프늄 중 적어도 하나를 포함한 산화물이어도 좋다.
또한 상기에서 제 2 절연체, 산화물, 및 제 1 도전체와, 제 3 절연체 및 제 4 절연체 사이에 제 7 절연체가 배치되고, 제 2 절연체, 산화물, 및 제 2 도전체와, 제 3 절연체 및 제 4 절연체 사이에 제 8 절연체가 배치되고, 제 7 절연체 및 제 8 절연체는 제 2 절연체보다 산소 투과성이 낮아도 좋다. 또한 상기에서 제 7 절연체 또는 제 8 절연체의 측면은 제 4 절연체에 형성된 개구의 가장자리와 대략 일치하여도 좋다. 또한 상기에서 제 7 절연체 및 제 8 절연체는 알루미늄 및 하프늄 중 적어도 하나를 포함하여도 좋다.
또한 상기에서 산화물은 In과, 원소 M(M은 Al, Ga, Y, 또는 Sn임)을 가져도 좋다. 또한 상기에서 산화물은 Zn을 가지고, 산화물에 포함되는 Zn의 원자수비는 산화물에 포함되는 In의 원자수비보다 작아도 좋다. 또한 상기에서 산화물은 결정성을 가져도 좋다.
또한 상기에서 제 1 도전체 및 제 2 도전체는 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 및 란타넘과 니켈을 포함한 산화물 중 적어도 하나를 가져도 좋다.
본 발명의 다른 일 형태는 제 1 절연체와, 제 1 절연체 위에 배치된 제 2 절연체와, 제 2 절연체 위에 배치되고 적어도 일부에 제 2 절연체가 노출된 영역을 가지는 제 1 산화물과, 제 1 산화물 위에 배치되고 제 2 절연체가 노출된 영역을 통하여 제 2 절연체와 접촉하는 제 2 산화물과, 제 2 산화물 위에 배치된 제 3 산화물과, 제 3 산화물 위에 서로 이격되어 배치된 제 1 도전체 및 제 2 도전체와, 산화물, 제 1 도전체, 및 제 2 도전체 위에 배치된 제 3 절연체와, 제 3 절연체 위에 배치되고 적어도 일부가 제 1 도전체와 제 2 도전체 사이의 영역과 중첩되도록 배치된 제 3 도전체와, 산화물, 제 1 도전체, 제 2 도전체, 제 3 절연체, 및 제 3 도전체를 덮어 배치된 제 4 절연체와, 제 4 절연체 위에 배치된 제 5 절연체와, 제 5 절연체 위에 배치된 제 6 절연체를 가지고, 제 4 절연체는 적어도 일부에 제 2 절연체에 도달하는 개구가 형성되고, 제 5 절연체는 개구를 통하여 제 2 절연체와 접촉하고, 제 1 절연체, 제 4 절연체, 및 제 6 절연체는 제 2 절연체보다 산소 투과성이 낮고, 제 1 산화물은 제 2 산화물보다 산소 투과성이 낮은 것을 특징으로 하는 반도체 장치이다.
또한 상기에서 제 1 산화물 내지 제 3 산화물은 In과, 원소 M(M은 Al, Ga, Y, 또는 Sn임)과, Zn을 가지고, 제 1 산화물에 포함되는 원소 M의 원자수비는 제 2 산화물에 포함되는 원소 M의 원자수비보다 크고, 제 3 산화물에 포함되는 In의 원자수비는 제 2 산화물에 포함되는 In의 원자수비보다 커도 좋다.
본 발명의 다른 일 형태는 기판 위에 제 1 절연막, 제 2 절연막, 제 1 산화막, 제 2 산화막, 및 제 1 도전막의 순서로 성막하고, 제 1 산화막, 제 2 산화막, 및 제 1 도전막의 일부를 선택적으로 제거하여 제 2 절연막 위에 산화물, 제 1 도전체, 및 제 2 도전체를 형성하고, 제 2 절연막, 산화물, 제 1 도전체, 및 제 2 도전체 위에 제 3 절연막 및 제 2 도전막의 순서로 성막하고, 제 3 절연막 및 제 2 도전막의 일부를 선택적으로 제거하여 제 1 절연체 및 제 3 도전체를 형성하고, 산화물, 제 1 도전체, 제 2 도전체, 제 1 절연체, 및 제 3 도전체를 덮어 ALD법을 사용하여 제 4 절연막을 성막하고, 제 4 절연막의 일부를 선택적으로 제거하여 적어도 일부에 제 2 절연막에 도달하는 개구를 형성하고, 제 4 절연막 위에 제 5 절연막을 성막하고, 제 5 절연막 위에 산소를 포함하는 분위기에서 스퍼터링법을 사용하여 제 6 절연막을 성막하고, 열처리를 수행하고, 제 1 절연막, 제 4 절연막, 및 제 6 절연막은 제 2 절연막보다 산소 투과성이 낮은 것을 특징으로 하는 반도체 장치의 제작 방법이다.
본 발명의 일 형태는 기판 위에 제 1 절연막, 제 2 절연막, 제 1 산화막, 제 2 산화막, 및 제 1 도전막의 순서로 성막하고, 제 1 산화막, 제 2 산화막, 및 제 1 도전막의 일부를 선택적으로 제거하여 제 2 절연막 위에 산화물, 제 1 도전체, 및 제 2 도전체를 형성하고, 제 2 절연막, 산화물, 제 1 도전체, 및 제 2 도전체 위에 제 3 절연막 및 제 2 도전막의 순서로 성막하고, 제 3 절연막 및 제 2 도전막의 일부를 선택적으로 제거하여 제 1 절연체 및 제 3 도전체를 형성하고, 산화물, 제 1 도전체, 제 2 도전체, 제 1 절연체, 및 제 3 도전체를 덮어 ALD법을 사용하여 제 4 절연막을 성막하고, 제 4 절연막의 일부를 선택적으로 제거하여 적어도 일부에 제 2 절연막에 도달하는 개구를 형성하고, 제 4 절연막 위에 제 5 절연막을 성막하고, 이온 주입법을 사용하여 제 5 절연막 위로부터 산소를 첨가하고, 제 5 절연막 위에 제 6 절연막을 성막하고, 열처리를 수행하고, 제 1 절연막, 제 4 절연막, 및 제 6 절연막은 제 2 절연막보다 산소 투과성이 낮은 것을 특징으로 하는 반도체 장치의 제작 방법이다.
본 발명의 다른 일 형태는 기판 위에 제 1 절연막, 제 2 절연막, 제 1 산화막, 제 2 산화막, 및 제 1 도전막의 순서로 성막하고, 제 1 산화막, 제 2 산화막, 및 제 1 도전막의 일부를 선택적으로 제거하여 제 2 절연막 위에 산화물, 제 1 도전체, 및 제 2 도전체를 형성하고, 제 2 절연막, 산화물, 제 1 도전체, 및 제 2 도전체 위에 제 3 절연막 및 제 2 도전막의 순서로 성막하고, 제 3 절연막 및 제 2 도전막의 일부를 선택적으로 제거하여 제 1 절연체 및 제 3 도전체를 형성하고, 산화물, 제 1 도전체, 제 2 도전체, 제 1 절연체, 및 제 3 도전체를 덮어 ALD법을 사용하여 제 4 절연막을 성막하고, 제 4 절연막의 일부를 선택적으로 제거하여 적어도 일부에 제 2 절연막에 도달하는 개구를 형성하고, 제 4 절연막 위에 제 5 절연막을 성막하고, 제 5 절연막 위에 제 6 절연막을 성막하고, 이온 주입법을 사용하여 제 6 절연막 위로부터 산소를 첨가하고, 열처리를 수행하고, 제 1 절연막, 제 4 절연막, 및 제 6 절연막은 제 2 절연막보다 산소 투과성이 낮은 것을 특징으로 하는 반도체 장치의 제작 방법이다.
또한 상기에서 제 3 절연막을 성막하기 전에 열처리를 수행하고, 상기 열처리 후에 외기에 노출시키지 않고 제 3 절연막을 성막하여도 좋다.
또한 산화막의 성막은 In과, 원소 M(M은 Al, Ga, Y, 또는 Sn임)을 가지는 타깃을 사용한 스퍼터링법에 의하여 수행하여도 좋다. 또한 상기에서 타깃은 Zn을 가지고, 타깃에 포함되는 Zn의 원자수비는 타깃에 포함되는 In의 원자수비보다 작아도 좋다. 또한 상기에서 산화막의 스퍼터링 성막은 산소를 포함하는 분위기에서 기판을 가열하면서 수행하여도 좋다.
또한 상기에서 제 1 절연막, 제 4 절연막, 및 제 6 절연막은 알루미늄 및 하프늄 중 적어도 하나를 포함한 산화물이어도 좋다.
본 발명의 일 형태에 의하여 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 양호한 전기 특성을 가지는 반도체 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 생산성이 높은 반도체 장치를 제공할 수 있다.
또는 장기간에 걸친 데이터 유지가 가능한 반도체 장치를 제공할 수 있다. 또는 데이터의 기록 속도가 빠른 반도체 장치를 제공할 수 있다. 또는 설계 자유도가 높은 반도체 장치를 제공할 수 있다. 또는 소비전력을 억제할 수 있는 반도체 장치를 제공할 수 있다. 또는 신규 반도체 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 모든 효과를 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해질 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과가 추출될 수 있다.
도 1은 본 발명의 일 형태에 따른 반도체 장치의 상면도 및 단면도.
도 2는 본 발명의 일 형태에 따른 반도체 장치의 단면도.
도 3은 본 발명의 일 형태에 따른 반도체 장치의 단면도.
도 4는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 5는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 6은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 7은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 8은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 9는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 10은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 11은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 12는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 13은 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 단면도.
도 14는 본 발명의 일 형태에 따른 반도체 장치의 제작 방법을 나타낸 상면도 및 단면도.
도 15는 본 발명의 일 형태에 따른 반도체 장치의 상면도 및 단면도.
도 16은 본 발명의 일 형태에 따른 반도체 장치의 상면도 및 단면도.
도 17은 본 발명의 일 형태에 따른 반도체 장치의 상면도 및 단면도.
도 18은 본 발명의 일 형태에 따른 반도체 장치의 상면도 및 단면도.
도 19는 본 발명의 일 형태에 따른 반도체 장치의 단면도.
도 20은 본 발명의 일 형태에 따른 반도체 장치의 상면도 및 단면도.
도 21은 본 발명의 일 형태에 따른 기억 장치의 상면도 및 단면도.
도 22는 본 발명의 일 형태에 따른 기억 장치의 회로도.
도 23은 본 발명의 일 형태에 따른 기억 장치의 모식도.
도 24는 본 발명의 일 형태에 따른 기억 장치의 모식도.
도 25는 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도.
도 26은 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도.
도 27은 본 발명의 일 형태에 따른 기억 장치의 구성을 나타낸 단면도.
도 28은 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 블록도.
도 29는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 회로도.
도 30은 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 회로도.
도 31은 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 블록도.
도 32는 본 발명의 일 형태에 따른 기억 장치의 구성예를 나타낸 블록도 및 회로도.
도 33은 본 발명의 일 형태에 따른 AI 시스템의 구성예를 나타낸 블록도.
도 34는 본 발명의 일 형태에 따른 AI 시스템의 응용예를 설명하는 블록도.
도 35는 본 발명의 일 형태에 따른 AI 시스템을 포함시킨 IC의 구성예를 나타낸 사시 모식도.
도 36은 본 발명의 일 형태에 따른 전자 기기 및 시스템의 구성예를 나타낸 도면.
도 37은 본 발명의 일 형태에 따른 병렬 계산기, 계산기, 및 PC 카드의 구성예를 나타낸 도면.
도 38은 본 발명의 일 형태에 따른 시스템의 구성예를 나타낸 도면.
도 39는 본 발명의 실시예에 따른 트랜지스터의 전기 특성을 나타낸 도면.
도 40은 본 발명의 실시예에 따른 트랜지스터의 ΔVsh의 스트레스 시간 의존성을 설명하는 도면.
아래에서 실시형태에 대하여 도면을 참조하여 설명한다. 다만, 실시형태는 많은 다른 형태로 실시될 수 있으며, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다.
또한 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장된 경우가 있다. 따라서, 반드시 그 스케일에 한정되지는 않는다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이므로 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어, 실제의 제조 공정에서 에칭 등의 처리에 의하여 층이나 레지스트 마스크 등이 의도하지 않게 감소되는 경우가 있으나, 이해를 쉽게 하기 위하여 이를 도면에 반영하지 않은 경우가 있다. 또한 도면에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 간에서 공통적으로 사용하고, 그 반복 설명을 생략하는 경우가 있다. 또한 비슷한 기능을 가지는 부분을 가리키는 경우에는 해치 패턴을 같게 하고 특별히 부호를 붙이지 않는 경우가 있다.
또한 특히 상면도("평면도"라고도 함)나 사시도 등에서, 발명의 이해를 쉽게 하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다. 또한 일부의 숨은선 등의 기재를 생략하는 경우가 있다.
또한 본 명세서 등에서 "제 1", "제 2" 등의 서수사는 편의상 사용되는 것이며, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 따라서 예를 들어, "제 1"을 "제 2" 또는 "제 3" 등으로 적절히 바꿔 설명하는 것이 가능하다. 또한 본 명세서 등에 기재되어 있는 서수사와, 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사는 일치하지 않는 경우가 있다.
또한 본 명세서 등에서 "위에", "아래에" 등 배치를 나타내는 어구는 도면을 참조하여 구성들의 위치 관계를 설명하기 위하여 편의상 사용한 것이다. 또한 구성들의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 달라진다. 따라서, 명세서에서 설명된 어구에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
예를 들어 본 명세서 등에서 X와 Y가 접속된다고 명시적으로 기재되어 있는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접적으로 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 기재되어 있는 것으로 한다.
여기서 X 및 Y는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 직접적으로 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 접속되지 않은 경우이며, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)를 개재(介在)하지 않고 X와 Y가 접속되는 경우가 있다.
X와 Y가 전기적으로 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 스위치는 온과 오프가 제어되는 기능을 가진다. 즉, 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가진다. 또는 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 가진다. 또한 X와 Y가 전기적으로 접속되는 경우는 X와 Y가 직접적으로 접속되는 경우를 포함하는 것으로 한다.
X와 Y가 기능적으로 접속되는 경우의 일례로서는, X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 전환하는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 증가시킬 수 있는 회로, 연산 앰프, 차동 증폭 회로, 소스 폴로어 회로, 및 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 일례로서 X와 Y 사이에 다른 회로가 개재되어도 X로부터 출력된 신호가 Y로 전달된다면 X와 Y가 기능적으로 접속되는 것으로 한다. 또한 X와 Y가 기능적으로 접속되는 경우는 X와 Y가 직접적으로 접속되는 경우와, X와 Y가 전기적으로 접속되는 경우를 포함하는 것으로 한다.
또한 본 명세서 등에서 트랜지스터란 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널이 형성되는 영역을 가지고, 채널이 형성되는 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있는 것이다. 또한 본 명세서 등에서 채널이 형성되는 영역이란 전류가 주로 흐르는 영역을 말한다.
또한 소스나 드레인의 기능은 다른 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 바뀌는 경우 등에는 서로 바뀔 수 있다. 이 때문에, 본 명세서 등에서는 소스나 드레인이라는 용어를 서로 바꿔 사용할 수 있는 경우가 있다.
또한 채널 길이란 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 또한 하나의 트랜지스터에서, 채널 길이가 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉, 하나의 트랜지스터의 채널 길이는 하나의 값으로 정해지지 않는 경우가 있다. 그러므로, 본 명세서에서는 채널 길이는 채널이 형성되는 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
채널 폭이란 예를 들어 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스와 드레인이 마주 보고 있는 부분의 길이를 말한다. 또한 하나의 트랜지스터에서, 채널 폭이 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉, 하나의 트랜지스터의 채널 폭은 하나의 값으로 정해지지 않는 경우가 있다. 그러므로, 본 명세서에서는 채널 폭은 채널이 형성되는 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
또한 트랜지스터의 구조에 따라서는, 실제로 채널이 형성되는 영역에서의 채널 폭(이후, "실효적인 채널 폭"이라고도 함)과, 트랜지스터의 상면도에 나타내어진 채널 폭(이후, "외관상 채널 폭"이라고도 함)이 상이한 경우가 있다. 예를 들어, 게이트 전극이 반도체의 측면을 덮는 경우, 실효적인 채널 폭이 외관상 채널 폭보다 커지고, 그 영향을 무시할 수 없게 될 경우가 있다. 예를 들어, 미세하고 게이트 전극이 반도체의 측면을 덮는 트랜지스터에서는, 반도체의 측면에 형성되는 채널 형성 영역의 비율이 커지는 경우가 있다. 이 경우, 외관상 채널 폭보다 실효적인 채널 폭이 더 커진다.
이와 같은 경우에는 실측에 의하여 실효적인 채널 폭을 어림잡기 어려운 경우가 있다. 예를 들어, 설곗값으로부터 실효적인 채널 폭을 어림잡기 위해서는, 반도체의 형상을 미리 알고 있다는 가정이 필요하다. 따라서, 반도체의 형상을 정확하게 모르는 경우에는, 실효적인 채널 폭을 정확하게 측정하기 어렵다.
그러므로, 본 명세서에서는, 외관상 채널 폭을 "둘러싸인 채널 폭(SCW: Surrounded Channel Width)"이라고 부르는 경우가 있다. 또한 본 명세서에서는 단순히 채널 폭이라고 기재된 경우에는, 둘러싸인 채널 폭 또는 외관상 채널 폭을 가리키는 경우가 있다. 또는 본 명세서에서 단순히 채널 폭이라고 기재된 경우에는, 실효적인 채널 폭을 가리키는 경우가 있다. 또한 채널 길이, 채널 폭, 실효적인 채널 폭, 외관상 채널 폭, 둘러싸인 채널 폭 등은 단면 TEM 이미지 등을 해석하는 것 등에 의하여 값을 결정할 수 있다.
또한 반도체의 불순물이란 예를 들어 반도체를 구성하는 주성분 이외의 것을 말한다. 예를 들어, 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다. 불순물이 포함됨으로써, 예를 들어, 반도체의 DOS(Density of States)가 높아지거나, 결정성이 저하되는 경우 등이 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는 예를 들어, 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 및 산화물 반도체의 주성분 이외의 전이 금속 등이 있고, 예를 들어 수소, 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 산화물 반도체의 경우, 물도 불순물로서 기능하는 경우가 있다. 또한 산화물 반도체의 경우, 예를 들어 불순물의 혼입에 의하여 산소 결손이 형성되는 경우가 있다. 또한 반도체가 실리콘인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 산소, 수소를 제외한 1족 원소, 2족 원소, 13족 원소, 15족 원소 등이 있다.
또한 본 명세서 등에서 산화질화 실리콘막이란 그 조성으로서 질소보다 산소의 함유량이 많은 것을 말한다. 예를 들어, 바람직하게는 산소가 55atomic% 이상 65atomic% 이하, 질소가 1atomic% 이상 20atomic% 이하, 실리콘이 25atomic% 이상 35atomic% 이하, 수소가 0.1atomic% 이상 10atomic% 이하의 농도 범위로 포함되는 것을 말한다. 또한 질화산화 실리콘막이란 그 조성으로서 산소보다 질소의 함유량이 많은 것을 말한다. 예를 들어, 바람직하게는 질소가 55atomic% 이상 65atomic% 이하, 산소가 1atomic% 이상 20atomic% 이하, 실리콘이 25atomic% 이상 35atomic% 이하, 수소가 0.1atomic% 이상 10atomic% 이하의 농도 범위로 포함되는 것을 말한다.
또한 본 명세서 등에서 "막"이라는 용어와 "층"이라는 용어는 서로 바뀔 수 있다. 예를 들어, "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다.
또한 본 명세서 등에서 "절연체"라는 용어를 절연막 또는 절연층으로 바꿔 말할 수 있다. 또한 "도전체"라는 용어를 도전막 또는 도전층으로 바꿔 말할 수 있다. 또한 "반도체"라는 용어를 반도체막 또는 반도체층으로 바꿔 말할 수 있다.
또한 본 명세서 등에 기재된 트랜지스터는 명시되어 있는 경우를 제외하고 전계 효과 트랜지스터인 것으로 한다. 또한 본 명세서 등에 기재된 트랜지스터는 명시되어 있는 경우를 제외하고 n채널형 트랜지스터인 것으로 한다. 따라서, 그 문턱 전압("Vth"라고도 함)은 명시되어 있는 경우를 제외하고 0V보다 큰 것으로 한다.
또한 본 명세서 등에서 "평행"이란 두 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 포함된다. 또한 "실질적으로 평행"이란 두 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한 "수직"이란 두 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 포함된다. 또한 "실질적으로 수직"이란 두 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.
또한 본 명세서에서 배리어막이란 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 막을 말하고, 상기 배리어막이 도전성을 가지는 경우에는 도전성 배리어막이라고 부르는 경우가 있다.
본 명세서 등에서 금속 산화물(metal oxide)이란 넓은 의미에서 금속의 산화물을 말한다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어, 트랜지스터의 반도체층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉, OS FET 또는 OS 트랜지스터라고 기재하는 경우에는 산화물 또는 산화물 반도체를 가지는 트랜지스터라고 바꿔 말할 수 있다.
또한 본 명세서 등에서, 노멀리 오프란 게이트에 전위를 인가하지 않거나, 또는 게이트에 접지 전위를 공급할 때, 트랜지스터를 흐르는 채널 폭 1μm당 전류가 실온에서 1×10-20A 이하, 85℃에서 1×10-18A 이하, 또는 125℃에서 1×10-16A 이하인 것을 말한다.
(실시형태 1)
아래에서는, 본 발명의 일 형태에 따른 트랜지스터(200)를 가지는 반도체 장치의 일례에 대하여 설명한다.
<반도체 장치의 구성예>
도 1의 (A), (B), 및 (C)는 본 발명의 일 형태에 따른 트랜지스터(200) 및 트랜지스터(200) 주변의 상면도 및 단면도이다.
도 1의 (A)는 트랜지스터(200)를 가지는 반도체 장치의 상면도이다. 또한 도 1의 (B) 및 (C)는 상기 반도체 장치의 단면도이다. 여기서, 도 1의 (B)는 도 1의 (A)에서 일점쇄선 A1-A2로 나타낸 부분의 단면도이자 트랜지스터(200)의 채널 길이 방향의 단면도이다. 또한 도 1의 (C)는 도 1의 (A)에서 일점쇄선 A3-A4로 나타낸 부분의 단면도이자 트랜지스터(200)의 채널 폭 방향의 단면도이다. 또한 도 1의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
본 발명의 일 형태에 따른 반도체 장치는 트랜지스터(200)와, 층간막으로서 기능하는 절연체(210), 절연체(212), 및 절연체(281)를 가진다. 또한 트랜지스터(200)와 전기적으로 접속되며 배선으로서 기능하는 도전체(203) 및 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))를 가진다.
또한 도전체(203)는 절연체(212)의 개구의 내벽과 접촉하여 도전체(203a)가 형성되고, 그 내측에 도전체(203b)가 형성된다. 여기서, 도전체(203)의 상면의 높이와 절연체(212)의 상면의 높이를 같은 정도로 할 수 있다. 또한 트랜지스터(200)에서 도전체(203)가 도전체(203a)와 도전체(203b)의 적층 구조인 구성을 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 도전체(203)를 단층, 또는 3층 이상의 적층 구조로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순서로 서수를 붙여 구별하는 경우가 있다.
또한 도전체(240)는 절연체(244), 절연체(280), 절연체(274), 및 절연체(281)의 개구의 내벽과 접촉하여 도전체(240)의 제 1 도전체가 형성되고, 그 내측에 도전체(240)의 제 2 도전체가 형성된다. 여기서, 도전체(240)의 상면의 높이와 절연체(281)의 상면의 높이를 같은 정도로 할 수 있다. 또한 트랜지스터(200)에서 도전체(240)의 제 1 도전체와 도전체(240)의 제 2 도전체를 적층시키는 구성을 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 도전체(240)를 단층, 또는 3층 이상의 적층 구조로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순서로 서수를 붙여 구별하는 경우가 있다.
[트랜지스터(200)]
도 1에 나타낸 바와 같이, 트랜지스터(200)는 기판(미도시) 위에 배치된 절연체(222)와, 절연체(222) 위에 배치된 절연체(224)와, 절연체(224) 위에 배치된 산화물(230)과, 산화물(230) 위에 서로 이격되어 배치된 도전체(242a) 및 도전체(242b)와, 산화물(230), 도전체(242a), 및 도전체(242b) 위에 배치된 절연체(250)와, 절연체(250) 위에 배치되고 적어도 일부가 도전체(242a)와 도전체(242b) 사이의 영역과 중첩되도록 배치된 도전체(260)와, 산화물(230), 도전체(242a), 도전체(242b), 절연체(250), 및 도전체(260)를 덮어 배치된 절연체(244)와, 절연체(244) 위에 배치된 절연체(280)와, 절연체(280) 위에 배치된 절연체(274)를 가진다. 여기서, 절연체(244)는 적어도 일부에 절연체(224)에 도달하는 개구(290)가 형성되고, 절연체(280)는 개구(290)를 통하여 절연체(224)와 접촉하는 것이 바람직하다.
여기서, 절연체(222), 절연체(244), 및 절연체(274)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어, 절연체(222), 절연체(244), 및 절연체(274)는 산소 투과성이 절연체(224) 또는 절연체(280)보다 낮은 것이 바람직하다.
또한 산화물(230)은 절연체(224) 위에 배치된 산화물(230a)과, 산화물(230a) 위에 배치된 산화물(230b)과, 산화물(230b), 도전체(242a), 및 도전체(242b) 위에 배치되고 적어도 일부가 산화물(230b)과 접촉하는 산화물(230c)을 가지는 것이 바람직하다.
또한 트랜지스터(200)에서 채널이 형성되는 영역(이후, 채널 형성 영역이라고도 함)과 그 근방에서 산화물(230a), 산화물(230b), 및 산화물(230c)의 3층을 적층시키는 구성을 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 산화물(230b)의 단층, 산화물(230b)과 산화물(230a)의 2층 구조, 산화물(230b)과 산화물(230c)의 2층 구조, 또는 4층 이상의 적층 구조로 하여도 좋다. 또한 트랜지스터(200)에서는 도전체(260)를 2층의 적층 구조로 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 도전체(260)는 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
여기서 도전체(260)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(242a) 및 도전체(242b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 도전체(260)는 절연체(250)를 개재하여 도전체(242a)와 중첩되는 영역과, 절연체(250)를 개재하여 도전체(242b)와 중첩되는 영역을 가지는 것이 바람직하다. 도전체(260)를 이와 같은 형상으로 함으로써 도전체(260)에 정렬 마진을 가지게 할 수 있어, 산화물(230)의 도전체(242a)와 도전체(242b) 사이의 영역에 도전체(260)를 확실하게 중첩시킬 수 있다.
또한 도 1에 나타낸 바와 같이, 도전체(260)는 도전체(260a)와, 도전체(260a) 위에 배치된 도전체(260b)를 가지는 것이 바람직하다. 또한 아래에서 도전체(242a) 및 도전체(242b)를 통틀어 도전체(242)라고 하는 경우가 있다.
또한 트랜지스터(200)는 기판(미도시) 위에 배치된 절연체(214)와, 절연체(214) 위에 배치된 절연체(216)와, 절연체(214) 및 절연체(216)에 매립되도록 배치된 도전체(205)와, 절연체(216)와 도전체(205) 위에 배치된 절연체(220)를 가지는 것이 바람직하다. 또한 절연체(220) 위에 절연체(222)가 배치되는 것이 바람직하다.
또한 트랜지스터(200)는 채널 형성 영역을 포함한 산화물(230)(산화물(230a), 산화물(230b), 및 산화물(230c))에 산화물 반도체로서 기능하는 금속 산화물(이후, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다.
채널 형성 영역에 산화물 반도체를 사용한 트랜지스터(200)는 비도통 상태에서 누설 전류가 매우 작기 때문에, 저소비전력의 반도체 장치를 제공할 수 있다. 또한 산화물 반도체는 스퍼터링법 등을 사용하여 성막할 수 있기 때문에, 고집적형 반도체 장치를 구성하는 트랜지스터(200)에 사용할 수 있다.
예를 들어, 산화물(230)로서 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하면 좋다. 특히, 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하면 좋다. 또한 산화물(230)로서 In-Ga 산화물, In-Zn 산화물을 사용하여도 좋다.
여기서, 산화물(230)은 수소, 질소, 또는 금속 원소 등의 불순물이 존재하면, 캐리어 밀도가 증대되어 저저항화하는 경우가 있다. 또한 산화물(230)에 포함되는 산소의 농도가 저하되면, 캐리어 밀도가 증대되어 저저항화하는 경우가 있다.
산화물(230) 위와 접촉하도록 제공되고 소스 전극이나 드레인 전극으로서 기능하는 도전체(242)(도전체(242a) 및 도전체(242b))가 산화물(230)의 산소를 흡수하는 기능을 가지는 경우, 또는 산화물(230)에 수소, 질소, 또는 금속 원소 등의 불순물을 공급하는 기능을 가지는 경우, 산화물(230)에는 부분적으로 저저항 영역이 형성되는 경우가 있다.
여기서, 도 1의 (B)의 일부의 영역의 확대도를 도 2에 나타내었다. 도 2에 나타낸 바와 같이, 산화물(230) 위와 접촉하도록 도전체(242)가 제공되고, 산화물(230)의 도전체(242)와의 계면 및 그 근방에는 저저항 영역으로서 영역(243)(영역(243a) 및 영역(243b))이 형성된다. 산화물(230)은 트랜지스터(200)의 채널 형성 영역으로서 기능하는 영역(234)과, 영역(243)의 일부를 포함하고 소스 영역 또는 드레인 영역으로서 기능하는 영역(231)(영역(231a) 및 영역(231b))을 가진다.
소스 영역 또는 드레인 영역으로서 기능하는 영역(231)에서, 특히 영역(243)은 산소 농도가 낮거나, 또는 수소나 질소나 금속 원소 등의 불순물을 포함함으로써, 캐리어 농도가 증가하여 저저항화한 영역이다. 즉 영역(231)은 영역(234)과 비교하여 캐리어 밀도가 높고 저항이 낮은 영역이다. 또한 채널 형성 영역으로서 기능하는 영역(234)은 영역(231) 중 특히 영역(243)보다 산소 농도가 높거나 또는 불순물 농도가 낮기 때문에 캐리어 밀도가 낮은 고저항 영역이다.
여기서 산화물 반도체를 사용한 트랜지스터는 산화물 반도체 내의 채널이 형성되는 영역에 불순물 및 산소 결손이 존재하면 전기 특성이 변동하기 쉽고 신뢰성이 떨어지는 경우가 있다. 또한 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되면 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서, 채널이 형성되는 영역(234) 내의 산소 결손은 가능한 한 저감되는 것이 바람직하다.
트랜지스터가 노멀리 온이 되는 것을 억제하기 위해서는, 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 절연체를 산화물(230)과 접촉시켜 제공하고, 열처리에 의하여 상기 절연체가 포함하는 산소를 산화물(230)로 확산시키면 좋다. 예를 들어 절연체(280)에 산소를 첨가하고, 절연체(280)에 포함되는 산소를 열처리에 의하여 확산시키면 좋다. 이에 의하여, 산화물(230)에 산소가 공급되고, 이 산소에 의하여 산화물(230)의 산소 결손을 저감하여, 트랜지스터가 노멀리 온이 되는 것을 억제할 수 있다.
한편, 산화물(230)에 과잉 산소가 공급되면, 전압, 고온 등의 스트레스로 인하여 산화물(230) 내의 과잉 산소의 구조가 변화하는 경우가 있다. 이에 의하여, 산화물(230)을 가지는 트랜지스터의 전기 특성이 불안정하게 되거나 신뢰성이 저하될 우려가 있다.
본 실시형태에서는 도 2에 나타낸 바와 같이, 가열에 의하여 이탈되는 산소(292)를 포함한 절연체(280)로부터 절연체(224)를 통하여 산화물(230)로 확산되는 경로를 거쳐 산소(292)를 공급한다. 이에 의하여, 산화물(230)에 공급하는 산소량을 제어하여 산화물(230)에 과잉량의 산소가 공급되는 것을 억제할 수 있다.
상술한 바와 같이, 절연체(244)는 산소가 투과하기 어려운 절연체이므로 절연체(280)에 포함되는 산소(292)는 도전체(260), 절연체(250), 및 산화물(230)의 상면 또는 측면에 직접 침입할 수 없다. 또한 절연체(274)도 산소가 투과하기 어려운 절연체이므로 절연체(280)에 포함되는 산소(292)가 상방으로 확산되는 것이 억제된다. 따라서 도 2에 나타낸 바와 같이, 절연체(280)에 포함되는 산소(292)는 절연체(244)의 개구(290)를 통하여 절연체(224)에 공급된다.
또한 절연체(224)에 공급된 산소(292)는 산소가 투과하기 어려운 절연체(222)에 의하여 하방으로 확산되는 것이 억제되므로 산화물(230)로 확산된다. 이에 의하여, 산화물(230)의 채널 형성 영역으로서 기능하는 영역(234)에 산소(292)가 공급된다. 이에 의하여, 산화물(230)의 산소 결손을 저감하여 트랜지스터가 노멀리 온이 되는 것을 억제할 수 있다.
또한 저저항 영역인 영역(243)이 금속 원소를 포함하는 경우, 영역(243)은 산화물(230)에 포함되는 금속 원소 외에, 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등의 금속 원소 중에서 선택되는 어느 하나 또는 복수의 금속 원소를 가지는 것이 바람직하다.
또한 도 2에서는 영역(243)이 산화물(230b)의 막 두께 방향에서 산화물(230b)의 도전체(242)와의 계면 근방에 형성되지만, 이에 한정되지 않는다. 예를 들어, 영역(243)은 산화물(230b)의 막 두께와 실질적으로 같은 막 두께를 가져도 좋고, 산화물(230a)에도 형성되어도 좋다.
또한 산화물(230)에서, 각 영역의 경계를 명확히 검출하기가 어려운 경우가 있다. 각 영역 내에서 검출되는 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도는 영역마다의 단계적인 변화에 한정되지 않고, 각 영역 내에서도 연속적으로 변화(그러데이션이라고도 함)되어도 좋다. 즉, 채널 형성 영역에 가까운 영역일수록 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도가 감소되면 좋다.
산화물(230)을 선택적으로 저저항화시키기 위해서는 도전체(242)로서 예를 들어 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등의 도전성을 높이는 금속 원소와, 불순물 중 적어도 하나를 포함한 재료를 사용하는 것이 바람직하다. 또한 도전체(242)를 형성할 때, 산화물(230)에 산소 결손을 형성하는 원소 또는 산소 결손에 포획되는 원소 등의 불순물이 주입되는 재료나 성막 방법 등을 사용하면 좋다. 예를 들어 이 원소로서 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 염소, 희가스 원소 등이 있다. 또한 희가스 원소의 대표 예로서는 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다.
또한 산화물 반도체는 스퍼터링법 등을 사용하여 성막할 수 있기 때문에, 고집적형 반도체 장치를 구성하는 트랜지스터에 사용할 수 있다. 또한 채널 형성 영역에 산화물 반도체를 사용한 트랜지스터는 비도통 상태에서 누설 전류(오프 전류)가 매우 작기 때문에, 저소비전력의 반도체 장치를 제공할 수 있다.
따라서, 온 전류가 큰 트랜지스터를 가지는 반도체 장치를 제공할 수 있다. 또는 오프 전류가 작은 트랜지스터를 가지는 반도체 장치를 제공할 수 있다. 또는 전기 특성의 변동이 억제되어 안정적인 전기 특성을 가지면서 신뢰성이 향상된 반도체 장치를 제공할 수 있다.
아래에서는, 본 발명의 일 형태에 따른 트랜지스터(200)를 가지는 반도체 장치의 자세한 구성에 대하여 설명한다.
도전체(203)는 도 1의 (A) 및 (C)에 나타낸 바와 같이, 채널 폭 방향으로 연장되고, 도전체(205)에 전위를 인가하는 배선으로서 기능한다. 또한 도전체(203)는 절연체(212)에 매립되어 제공되는 것이 바람직하다.
도전체(205)는 산화물(230) 및 도전체(260)와 중첩되도록 배치된다. 또한 도전체(205)는 도전체(203) 위와 접촉하여 제공하면 좋다. 또한 도전체(205)는 절연체(214) 및 절연체(216)에 매립되어 제공되는 것이 바람직하다.
여기서, 도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(205)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(200)의 Vth를 제어할 수 있다. 특히, 도전체(205)에 음의 전위를 인가함으로써 트랜지스터(200)의 Vth를 0V보다 크게 하고, 오프 전류를 저감할 수 있게 된다. 따라서, 도전체(205)에 음의 전위를 인가한 경우에는, 인가하지 않은 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 작게 할 수 있다.
또한 도전체(203) 위에 도전체(205)를 제공함으로써, 제 1 게이트 전극 및 배선으로서의 기능을 가지는 도전체(260)와 도전체(203) 사이의 거리를 적절히 설계할 수 있게 된다. 즉, 도전체(203)와 도전체(260) 사이에 절연체(214) 및 절연체(216) 등이 제공됨으로써, 도전체(203)와 도전체(260) 사이의 기생 용량을 저감하여, 도전체(203)와 도전체(260) 사이의 절연 내압을 높일 수 있다.
또한 도전체(203)와 도전체(260) 사이의 기생 용량을 저감함으로써, 트랜지스터(200)의 스위칭 속도를 향상시켜, 높은 주파수 특성을 가지는 트랜지스터로 할 수 있다. 또한 도전체(203)와 도전체(260) 사이의 절연 내압을 높임으로써, 트랜지스터(200)의 신뢰성을 향상시킬 수 있다. 따라서, 절연체(214) 및 절연체(216)의 막 두께를 두껍게 하는 것이 바람직하다. 또한 도전체(203)의 연장 방향은 이에 한정되지 않고, 예를 들어 트랜지스터(200)의 채널 길이 방향으로 연장되어도 좋다.
또한 도전체(205)는 도 1의 (A)에 나타낸 바와 같이, 산화물(230) 및 도전체(260)와 중첩되도록 배치된다. 또한 도전체(205)는 산화물(230)의 영역(234)보다 크게 제공되면 좋다. 특히, 도 1의 (C)에 나타낸 바와 같이, 도전체(205)는 산화물(230)의 영역(234)의 채널 폭 방향과 교차되는 단부보다 외측의 영역으로 연장되는 것이 바람직하다. 즉, 산화물(230)의 채널 폭 방향에서의 측면의 외측에서 도전체(205)와 도전체(260)가 절연체를 개재하여 중첩되는 것이 바람직하다.
상기 구성을 가짐으로써, 도전체(260) 및 도전체(205)에 전위를 인가한 경우, 도전체(260)로부터 발생하는 전계와 도전체(205)로부터 발생하는 전계가 연결되어, 산화물(230)에 형성되는 채널 형성 영역을 덮을 수 있다.
즉, 제 1 게이트 전극으로서의 기능을 가지는 도전체(260)의 전계와 제 2 게이트 전극으로서의 기능을 가지는 도전체(205)의 전계에 의하여 영역(234)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 본 명세서에서 제 1 게이트 전극 및 제 2 게이트 전극의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한 도전체(205)는 절연체(214) 및 절연체(216)의 개구의 내벽과 접촉하여 도전체(205a)가 형성되고, 그 내측에 도전체(205b)가 형성된다. 여기서, 도전체(205a) 및 도전체(205b)의 상면의 높이와 절연체(216)의 상면의 높이를 같은 정도로 할 수 있다. 또한 트랜지스터(200)에서는, 도전체(205a)와 도전체(205b)를 적층시키는 구성을 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 도전체(205)를 단층, 또는 3층 이상의 적층 구조로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순서로 서수를 붙여 구별하는 경우가 있다.
여기서, 도전체(205a) 또는 도전체(203a)는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또한 본 명세서에서, 불순물 또는 산소의 확산을 억제하는 기능이란 상기 불순물 및 상기 산소 중 어느 하나 또는 모두의 확산을 억제하는 기능을 말한다.
도전체(205a) 또는 도전체(203a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(205b) 또는 도전체(203b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서, 도전체(205a) 또는 도전체(203a)로서는, 상기 도전성 재료의 단층 또는 적층으로 하면 좋다. 이로써, 수소, 물 등의 불순물이 도전체(203) 및 도전체(205)를 통하여 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다.
또한 도전체(205b)는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(205b)를 단층으로 나타내었지만, 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다.
또한 도전체(203b)는 배선으로서 기능하기 때문에, 도전체(205b)보다 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어, 구리 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(203b)는 적층 구조를 가져도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다.
특히, 도전체(203b)에 구리를 사용하는 것이 바람직하다. 구리는 저항이 작기 때문에, 배선 등에 사용하는 것이 바람직하다. 한편, 구리는 확산되기 쉽기 때문에, 산화물(230)로 확산됨으로써 트랜지스터(200)의 전기 특성을 저하시키는 경우가 있다. 그러므로, 예를 들어 절연체(214)에는 구리의 투과성이 낮은 산화 알루미늄 또는 산화 하프늄 등의 재료를 사용함으로써, 구리의 확산을 억제할 수 있다.
또한 도전체(205), 절연체(214), 및 절연체(216)는 반드시 제공하지 않아도 된다. 이 경우, 도전체(203)의 일부가 제 2 게이트 전극으로서 기능할 수 있다.
절연체(210) 및 절연체(214)는 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(200)로 혼입하는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서, 절연체(210) 및 절연체(214)는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
예를 들어, 절연체(210)로서 산화 알루미늄 등을 사용하고, 절연체(214)로서 질화 실리콘 등을 사용하는 것이 바람직하다. 이로써, 수소, 물 등의 불순물이 절연체(210) 및 절연체(214)보다 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(224) 등에 포함되는 산소가 절연체(210) 및 절연체(214)보다 기판 측으로 확산되는 것을 억제할 수 있다.
또한 도전체(203) 위에 도전체(205)를 적층시켜 제공하는 구성으로 함으로써, 도전체(203)와 도전체(205) 사이에 절연체(214)를 제공할 수 있다. 여기서, 도전체(203b)에 구리 등 확산되기 쉬운 금속을 사용하여도, 절연체(214)로서 질화 실리콘 등을 제공함으로써, 상기 금속이 절연체(214)보다 위에 있는 층으로 확산되는 것을 억제할 수 있다.
또한 층간막으로서 기능하는 절연체(212), 절연체(216), 절연체(280), 및 절연체(281)는 절연체(210) 또는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 간에 생기는 기생 용량을 저감할 수 있다.
예를 들어, 절연체(212), 절연체(216), 절연체(280), 및 절연체(281)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 절연체를 단층 또는 적층으로 사용할 수 있다. 또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시켜 사용하여도 좋다.
절연체(220), 절연체(222), 절연체(224) 및 절연체(250)는 게이트 절연체로서의 기능을 가진다.
여기서, 가열에 의하여, 산화물(230)과 접촉하는 절연체(224)로부터 산소가 이탈되는 것이 바람직하다. 이와 같은 산소를 포함한 절연체를 산화물(230)과 접촉시켜 제공함으로써, 산화물(230) 내의 산소 결손을 저감하여, 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
절연체(224)로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란 TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3, 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시의 막의 표면 온도로서는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
절연체(222)는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다.
절연체(222)가 산소나 불순물의 확산을 억제하는 기능을 가짐으로써, 산화물(230)이 가지는 산소는 절연체(220) 측으로 확산되지 않아 바람직하다. 또한 절연체(224)나 산화물(230)이 가지는 산소와 도전체(205)가 반응하는 것을 억제할 수 있다.
특히, 불순물 및 산소 등의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하면 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 산화물(230)로부터의 산소의 방출이나, 트랜지스터(200)의 주변부로부터 산화물(230)로의 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시켜 사용하여도 좋다.
또한 절연체(222)에는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등 소위 high-k 재료를 포함한 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서, 트랜지스터 동작 시의 게이트 전위의 저감이 가능하게 된다.
또한 절연체(220)는 열적으로 안정적인 것이 바람직하다. 예를 들어, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 또한 high-k 재료의 절연체와, 산화 실리콘 또는 산화질화 실리콘을 조합함으로써, 열적으로 안정적이며 비유전율이 높은 적층 구조의 절연체(220)를 얻을 수 있다.
또한 절연체(220), 절연체(222), 및 절연체(224)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 또한 절연체(220)를 제공하지 않고, 절연체(222)와 절연체(224)만을 제공하는 구성으로 하여도 좋다.
산화물(230)은 산화물(230a)과, 산화물(230a) 위의 산화물(230b)과, 산화물(230b) 위의 산화물(230c)을 가진다. 산화물(230b) 아래에 산화물(230a)을 가짐으로써, 산화물(230a)보다 아래쪽에 형성된 구조로부터 산화물(230b)로의 불순물의 확산을 억제할 수 있다. 또한 산화물(230b) 위에 산화물(230c)을 가짐으로써, 산화물(230c)보다 위쪽에 형성된 구조로부터 산화물(230b)로의 불순물의 확산을 억제할 수 있다.
또한 산화물(230)은 각 금속 원자의 원자수비가 상이한 산화물로 이루어진 적층 구조를 가지는 것이 바람직하다. 구체적으로는, 산화물(230a)에 사용하는 금속 산화물에서, 구성 원소 중의 원소 M의 원자수비가 산화물(230b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(230a)에 사용하는 금속 산화물에서, In에 대한 원소 M의 원자수비가 산화물(230b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(230b)에 사용하는 금속 산화물에서, 원소 M에 대한 In의 원자수비가 산화물(230a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다. 또한 산화물(230c)은 산화물(230a) 또는 산화물(230b)에 사용할 수 있는 금속 산화물을 사용할 수 있다.
또한 나중에 자세하게 설명하지만, 산화물(230)에 약한 Zn-O 결합이 존재하면, 트랜지스터의 안정성이 저하되는 경우가 있다. 따라서 산화물(230), 특히 산화물(230b)에 포함되는 Zn이 적은 것이 바람직하다. 예를 들어 산화물(230b)에 포함되는 Zn의 원자수비를 산화물(230b)에 포함되는 In의 원자수비보다 작게 하면 좋다.
또한 산화물(230b)은 결정성을 가지는 것이 바람직하다. 예를 들어, 후술하는 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다. CAAC-OS 등의 결정성을 가지는 산화물은 불순물이나 결함(산소 결손 등)이 적고 결정성이 높은 치밀한 구조를 가진다. 따라서, 소스 전극 또는 드레인 전극이 산화물(230b)로부터 산소를 추출하는 것을 억제할 수 있다. 이에 의하여, 열처리를 수행하여도 산화물(230b)로부터 산소가 추출되는 것을 저감할 수 있어, 트랜지스터(200)는 제조 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다.
또한 산화물(230a) 및 산화물(230c)의 전도대 하단의 에너지가 산화물(230b)의 전도대 하단의 에너지보다 높은 것이 바람직하다. 또한 환언하면, 산화물(230a) 및 산화물(230c)의 전자 친화력이 산화물(230b)의 전자 친화력보다 작은 것이 바람직하다.
여기서, 산화물(230a), 산화물(230b), 및 산화물(230c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화한다. 환언하면, 산화물(230a), 산화물(230b), 및 산화물(230c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(230a)과 산화물(230b) 사이의 계면 및 산화물(230b)과 산화물(230c) 사이의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추면 좋다.
구체적으로는, 산화물(230a)과 산화물(230b), 산화물(230b)과 산화물(230c)이 산소 이외에 공통의 원소를 가짐으로써(주성분으로 함으로써), 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어, 산화물(230b)이 In-Ga-Zn 산화물인 경우, 산화물(230a) 및 산화물(230c)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하면 좋다.
이때, 캐리어의 주된 경로는 산화물(230b)이다. 산화물(230a), 산화물(230c)을 상술한 구성으로 함으로써, 산화물(230a)과 산화물(230b) 사이의 계면, 및 산화물(230b)과 산화물(230c) 사이의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로, 계면 산란이 캐리어 전도에 미치는 영향이 작고, 트랜지스터(200)는 큰 온 전류를 얻을 수 있다.
또한 산화물(230)은 영역(231) 및 영역(234)을 가진다. 또한 영역(231)의 적어도 일부는 도전체(242)와 접촉하는 영역을 가진다.
또한 트랜지스터(200)를 온으로 하면 영역(231a) 또는 영역(231b)은 소스 영역 또는 드레인 영역으로서 기능한다. 한편, 영역(234)의 적어도 일부는 채널이 형성되는 영역으로서 기능한다. 또한 영역(231)과 영역(234) 사이에 접합 영역으로서 기능하는 영역을 가져도 좋다.
즉, 각 영역의 범위를 적절히 선택함으로써, 회로 설계에 맞추어, 요구에 걸맞은 전기 특성을 가지는 트랜지스터를 용이하게 제공할 수 있다.
산화물(230)에는 산화물 반도체로서 기능하는 금속 산화물을 사용하는 것이 바람직하다. 예를 들어, 영역(234)이 되는 금속 산화물로서는 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것을 사용하는 것이 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
산화물 반도체를 사용한 트랜지스터는 비도통 상태에서 누설 전류가 매우 작기 때문에, 저소비전력의 반도체 장치를 제공할 수 있다. 또한 산화물 반도체는 스퍼터링법 등을 사용하여 성막할 수 있기 때문에, 고집적형 반도체 장치를 구성하는 트랜지스터에 사용할 수 있다.
산화물(230b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(242)(도전체(242a) 및 도전체(242b))가 제공된다. 도전체(242)로서는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
산화물(230)과 접촉하도록 상기 도전체(242)를 제공함으로써, 영역(243)의 산소 농도가 저감되는 경우가 있다. 또한 영역(243)에, 도전체(242)에 포함되는 금속과 산화물(230)의 성분을 포함한 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우에는, 영역(243)의 캐리어 밀도가 증가하여 영역(243)은 저저항 영역이 된다.
여기서 도전체(242a)와 도전체(242b) 사이의 영역은 절연체(280)의 개구와 중첩되어 형성된다. 이에 의하여, 도전체(242a)와 도전체(242b) 사이에 도전체(260)를 자기 정합(自己整合)적으로 배치할 수 있다.
절연체(250)는 게이트 절연체로서 기능한다. 절연체(250)는 산화물(230c)의 상면과 접촉하여 배치되는 것이 바람직하다. 절연체(250)는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 구멍을 가지는 산화 실리콘을 사용할 수 있다. 특히, 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이기 때문에 바람직하다.
절연체(224)와 마찬가지로, 절연체(250) 내의 물 또는 수소 등의 불순물 농도는 저감되는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한 절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)로의 산소의 확산을 억제하는 것이 바람직하다. 산소의 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(250)로부터 도전체(260)로의 산소의 확산이 억제된다. 즉 절연체(250)의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
또한 상기 금속 산화물은 게이트 절연체의 일부로서의 기능을 가지는 경우가 있다. 따라서, 절연체(250)에 산화 실리콘이나 산화질화 실리콘 등을 사용하는 경우, 상기 금속 산화물에는 비유전율이 높은 high-k 재료인 금속 산화물을 사용하는 것이 바람직하다. 게이트 절연체를 절연체(250)와 상기 금속 산화물의 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서, 게이트 절연체의 물리적 막 두께를 유지한 채, 트랜지스터 동작 시에 인가하는 게이트 전위의 저감화가 가능하게 된다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화 막 두께(EOT)의 박막화가 가능하게 된다.
구체적으로는, 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 또는 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다.
특히, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체인, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 특히, 하프늄 알루미네이트는 산화 하프늄막보다 내열성이 높다. 그러므로, 나중의 공정에서의 열 이력에서, 결정화하기 어렵기 때문에 바람직하다. 또한 상기 금속 산화물은 필수적인 구성이 아니다. 요구되는 트랜지스터 특성에 따라 적절히 설계하면 좋다.
제 1 게이트 전극으로서 기능하는 도전체(260)는 도 1에서는 2층 구조로 나타내어졌지만, 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(260a)는 도전체(205a)와 마찬가지로, 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소에 의하여, 도전체(260b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다.
또한 도전체(260b)는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어, 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)는 적층 구조를 가져도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조를 가져도 좋다.
또한 도 1의 (C)에 나타낸 바와 같이, 도전체(205)가 산화물(230)의 채널 폭 방향과 교차되는 단부보다 외측의 영역으로 연장되는 경우, 도전체(260)는 상기 영역에서 절연체(250)를 개재하여 중첩되는 것이 바람직하다. 즉, 산화물(230)의 측면의 외측에서, 도전체(205)와, 절연체(250)와, 도전체(260)는 적층 구조를 형성하는 것이 바람직하다.
상기 구성을 가짐으로써, 도전체(260) 및 도전체(205)에 전위를 인가한 경우, 도전체(260)로부터 발생하는 전계와 도전체(205)로부터 발생하는 전계가 연결되어, 산화물(230)에 형성되는 채널 형성 영역을 덮을 수 있다.
즉, 제 1 게이트 전극으로서의 기능을 가지는 도전체(260)의 전계와 제 2 게이트 전극으로서의 기능을 가지는 도전체(205)의 전계에 의하여 영역(234)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다.
절연체(244)는 산화물(230)의 측면, 도전체(242)의 측면, 절연체(250)의 측면, 도전체(260)의 상면과 측면, 및 절연체(224)의 상면과 접촉하는 것이 바람직하다. 또한 절연체(244)는 적어도 일부에 절연체(224)에 도달하는 개구(290)가 형성된다.
개구(290)는 도 1의 (A)에 나타낸 바와 같이, 트랜지스터(200)의 양 측면의 외측에, 채널 폭 방향으로 연장된 슬릿 형상으로 제공되어도 좋다. 상기 슬릿은 A3-A4 방향으로 연장되고, 이 방향으로 배치된 복수의 트랜지스터에 의하여 공유되어도 좋고, 트랜지스터마다 슬릿 형상의 개구(290)를 제공하여도 좋다. 또한 개구(290)의 형상은 슬릿 형상에 한정되지 않는다. 형상이 원형, 직사각형, 다각형인 개구(290)를 트랜지스터마다 1개 또는 복수 개 제공하여도 좋다. 또한 개구(290)는 산화물(230) 외주를 둘러싸도록 제공되어도 좋다. 예를 들어 개구(290)가 격자 형상으로 제공되어도 좋다. 이 경우, 1개 또는 복수 개의 트랜지스터(200)의 주위가 격자 형상의 개구(290)에 둘러싸이는 구조를 가지는 것이 바람직하다.
절연체(244)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어, 절연체(244)는 산소 투과성이 절연체(224)보다 낮은 것이 바람직하다. 절연체(244)로서는 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하면 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 특히, 하프늄 알루미네이트는 산화 하프늄막보다 내열성이 높다. 그러므로, 나중의 공정에서의 열 이력에서, 결정화하기 어렵기 때문에 바람직하다.
절연체(244)는 ALD법을 사용하여 성막하는 것이 바람직하다. ALD법은 피복성이 양호한 성막법이므로, 피형성면의 요철에 기인하여 절연체(244)가 단절되는 것 등을 방지할 수 있다.
이와 같은 절연체(244)를 사용함으로써 절연체(280)에 첨가된 산소가 도전체(260), 절연체(250), 및 산화물(230)에 직접 침입하는 것을 방지하고, 이 산소를 개구(290)를 통하여 절연체(224)로 확산시킬 수 있다. 즉 산화물(230)에 공급되는 산소의 확산 경로를 절연체(280)로부터 개구(290)를 통하여 확산되는 경로에만 한정할 수 있다.
여기서 개구(290)의 면적은 절연체(224)와 절연체(280)의 접촉 면적에 대응하고, 개구(290)의 면적이 커질수록 절연체(244)와 절연체(280)의 접촉 면적은 커진다. 즉 절연체(280)에 포함되는 산소가 절연체(224)로 확산되는 경로가 확대된다. 산화물(230)에 더 많은 산소를 공급하기 위해서는 개구(290)의 면적을 크게 하면 좋고, 산화물(230)에 공급되는 산소량을 제한하려면 개구(290)의 면적을 작게 하면 좋다. 이와 같이, 개구(290)의 면적을 적절히 설정함으로써 산화물(230)에 공급하는 산소량을 제어할 수 있다.
절연체(280)는 절연체(244)를 개재하여 절연체(224), 산화물(230), 도전체(242), 절연체(250), 및 도전체(260) 위에 제공된다. 또한 절연체(280)는 절연체(244)에 형성된 개구(290)를 통하여 절연체(224)와 접촉한다. 절연체(280)는 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 것이 바람직하다. 예를 들어 절연체(280)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 구멍을 가지는 산화 실리콘 등을 가지는 것이 바람직하다. 특히, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 특히, 산화 실리콘, 산화질화 실리콘, 구멍을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있어 바람직하다.
상술한 바와 같이, 절연체(280)는 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 것이 바람직하다. 가열에 의하여 산소가 방출되는 절연체(280)를 절연체(224)와 접촉하여 제공함으로써 절연체(280) 내의 산소를 절연체(224)를 통하여 산화물(230)의 영역(234)으로 효율적으로 공급할 수 있다. 또한 절연체(280) 내의 물 또는 수소 등의 불순물 농도가 저감되는 것이 바람직하다.
또한 절연체(280)의 상면은 평탄화되어도 좋다.
절연체(274)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어, 절연체(274)는 산소 투과성이 절연체(224)보다 낮은 것이 바람직하다.
절연체(274)는 절연체(280)의 상면과 접촉하여 제공되는 것이 바람직하다. 절연체(274)를 산소를 포함하는 분위기에서 스퍼터링법을 사용하여 성막함으로써, 가열에 의하여 이탈되는 산소를 포함한 영역을 절연체(280)에 제공할 수 있다. 이로써 상기 영역으로부터 절연체(224)를 통하여 산화물(230) 내에 산소를 공급할 수 있다. 여기서, 절연체(274)가 산소의 확산을 억제하는 기능을 가짐으로써 절연체(280)가 가지는 산소가 절연체(281) 측으로 확산되는 것을 방지할 수 있어 바람직하다.
예를 들어, 절연체(274)로서 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 또는 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 특히, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체인, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 특히, 하프늄 알루미네이트는 산화 하프늄막보다 내열성이 높다. 그러므로, 나중의 공정에서의 열 이력에서, 결정화하기 어렵기 때문에 바람직하다.
특히, 산화 알루미늄은 배리어성이 높고, 0.5nm 이상 3.0nm 이하의 박막이어도, 수소 및 질소의 확산을 억제할 수 있다. 따라서 스퍼터링법에 의하여 성막한 산화 알루미늄은 수소 등의 불순물의 배리어막으로서의 기능도 가질 수 있다. 예를 들어 스퍼터링법에 의하여 성막한 산화 알루미늄을 절연체(274)에 사용함으로써, 절연체(274)는 절연체(280)에 산소를 공급함과 함께 절연체(274) 위로부터 수소 등의 불순물이 절연체(280) 측으로 혼입하는 것을 억제할 수 있다.
또한 절연체(274) 위에 층간막으로서 기능하는 절연체(281)를 제공하는 것이 바람직하다. 절연체(281)는 절연체(224) 등과 마찬가지로 막 내의 물 또는 수소 등의 불순물 농도가 저감되는 것이 바람직하다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(244)에 형성된 개구에 도전체(240a) 및 도전체(240b)를 배치한다. 도전체(240a) 및 도전체(240b)는 도전체(260)를 사이에 두고 대향하여 제공된다. 또한 도전체(240a) 및 도전체(240b)의 상면은 절연체(281)의 상면과 동일한 평면 위에 있어도 좋다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(244)의 개구의 내벽과 접촉하여 도전체(240a)의 제 1 도전체가 형성된다. 상기 개구의 밑부분의 적어도 일부에는 도전체(242a)가 위치하고, 도전체(240a)가 도전체(242a)와 접촉한다. 마찬가지로 절연체(281), 절연체(274), 절연체(280), 및 절연체(244)의 개구의 내벽과 접촉하여 도전체(240b)의 제 1 도전체가 형성된다. 상기 개구의 밑부분의 적어도 일부에는 도전체(242b)가 위치하고, 도전체(240b)가 도전체(242b)와 접촉한다.
여기서, 도 1의 (A)의 일점쇄선 A5-A6으로 나타낸 부분, 즉 트랜지스터(200)의 소스 영역 또는 드레인 영역의 단면도를 도 3의 (A)에 나타내었다. 도 3에 나타낸 바와 같이, 도전체(240a)(도전체(240b))는 적어도 도전체(242a)(도전체(242b))의 상면 및 측면과 접촉하고, 또한 산화물(230b)의 측면 및 산화물(230a)의 측면과 접촉하는 것이 바람직하다. 특히 도전체(240a)(도전체(240b))는 산화물(230)의 채널 폭 방향과 교차되는 측면에서, A5 측의 측면 및 A6 측의 측면의 양쪽 또는 한쪽과 접촉하는 것이 바람직하다. 또한 도전체(240a)(도전체(240b))가 산화물(230)의 채널 길이 방향과 교차되는 측면에서, A1 측(A2 측)의 측면과 접촉하는 구성으로 하여도 좋다. 이와 같이, 도전체(240a) 및 도전체(240b)를 도전체(242a)(도전체(242b))의 상면 및 측면에 더하여 산화물(230b)의 측면 및 산화물(230a)의 측면과 접촉하는 구성으로 함으로써, 도전체(240a)(도전체(240b))와 도전체(242a)(도전체(242b))의 접촉 부분의 상면의 면적을 증가시키지 않고 접촉 부분의 접촉 면적을 증가시켜, 도전체(240a)(도전체(240b))와 도전체(242a)(도전체(242b))의 접촉 저항을 저감할 수 있다. 이에 의하여, 트랜지스터의 소스 전극 및 드레인 전극의 미세화를 도모하면서 온 전류를 크게 할 수 있다.
또한 도 3의 (B)는 도전체(242a)(도전체(242b))의 일부를 노출시키는 개구를 형성할 때, 리소그래피법에서의 마스크의 얼라인먼트가 A5 방향으로 어긋난 경우의 예를 나타낸 것이다. 채널 폭 방향에서 도전체(242a)(도전체(242b)), 산화물(230b), 및 산화물(230a)의 폭보다 개구의 폭을 크게 함으로써 얼라인먼트가 어긋나도 도전체(240a)(도전체(240b))는 도전체(242a)(도전체(242b))의 상면 및 측면, 산화물(230b)의 측면, 및 산화물(230a)의 측면과 접촉할 수 있어 양호한 콘택트를 얻을 수 있다.
도전체(240a) 및 도전체(240b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(240a) 및 도전체(240b)를 적층 구조로 하여도 좋다.
또한 도전체(240)를 적층 구조로 하는 경우, 산화물(230a), 산화물(230b), 도전체(242), 절연체(244), 절연체(280), 절연체(274), 절연체(281)와 접촉하는 도전체에는 도전체(205a) 등과 마찬가지로 물 또는 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어, 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물 또는 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료는 단층 또는 적층으로 사용하여도 좋다. 상기 도전성 재료를 사용함으로써 절연체(280)에 첨가된 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 방지할 수 있다. 또한 절연체(281)보다 위에 있는 층으로부터 수소, 물 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 산화물(230)에 혼입하는 것을 억제할 수 있다.
또한 도전체(240a) 및 도전체(240b)를 제공하는 개구의 내벽을 덮어 절연체(244)와 같은 절연체를 제공하여도 좋다. 이에 의하여, 절연체(280)에 첨가된 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 방지할 수 있다. 또한 절연체(280) 등으로부터 수소, 물 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 산화물(230)에 혼입되는 것을 억제할 수 있다.
또한 도시하지 않았지만, 배선으로서 기능하는 도전체를 도전체(240a)의 상면 및 도전체(240b)의 상면과 접촉시켜 배치하여도 좋다. 배선으로서 기능하는 도전체에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조를 가져도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과, 상기 도전성 재료의 적층으로 하여도 좋다. 또한 상기 도전체는 도전체(203) 등과 마찬가지로 절연체에 제공된 개구에 매립되도록 형성되어도 좋다.
<반도체 장치의 구성 재료>
아래에서는, 반도체 장치에 사용할 수 있는 구성 재료에 대하여 설명한다.
<<기판>>
트랜지스터(200)를 형성하는 기판으로서는 예를 들어, 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서는 예를 들어, 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한 반도체 기판으로서는 예를 들어, 실리콘, 저마늄 등으로 이루어지는 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판 등이 있다. 이 외에는, 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는, 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 가지는 기판, 금속의 산화물을 가지는 기판 등이 있다. 이 외에는, 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는, 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
또한 기판으로서, 가요성 기판을 사용하여도 좋다. 또한 가요성 기판 위에 트랜지스터를 제공하는 방법으로서는, 비가요성 기판 위에 트랜지스터를 제작한 후, 트랜지스터를 박리하고, 가요성 기판인 기판으로 전치(轉置)하는 방법도 있다. 이 경우에는, 비가요성 기판과 트랜지스터 사이에 박리층을 제공하면 좋다. 또한 기판이 신축성을 가져도 좋다. 또한 기판은 구부리거나 당기는 것을 멈췄을 때 원래의 형상으로 되돌아가는 성질을 가져도 좋다. 또는 원래의 형상으로 되돌아가지 않는 성질을 가져도 좋다. 기판은 예를 들어, 5μm 이상 700μm 이하, 바람직하게는 10μm 이상 500μm 이하, 더 바람직하게는 15μm 이상 300μm 이하의 두께가 되는 영역을 가진다. 기판을 얇게 하면, 트랜지스터를 가지는 반도체 장치를 경량화할 수 있다. 또한 기판을 얇게 함으로써, 유리 등을 사용한 경우에도, 신축성을 가지는 경우나, 구부리거나 당기는 것을 멈췄을 때 원래의 형상으로 되돌아가는 성질을 가지는 경우가 있다. 그러므로, 낙하 등으로 인하여 기판 위의 반도체 장치에 가해지는 충격 등을 완화시킬 수 있다. 즉, 튼튼한 반도체 장치를 제공할 수 있다.
가요성 기판인 기판으로서는 예를 들어, 금속, 합금, 수지, 또는 유리, 혹은 이들의 섬유 등을 사용할 수 있다. 또한 기판으로서 섬유를 짠 시트, 필름, 또는 박(箔) 등을 사용하여도 좋다. 가요성 기판인 기판은 선팽창률이 낮을수록 환경에 기인한 변형이 억제되므로 바람직하다. 가요성 기판인 기판으로서는 예를 들어 선팽창률이 1×10-3/K 이하, 5×10-5/K 이하, 또는 1×10-5/K 이하인 재질을 사용하면 좋다. 수지로서는 예를 들어 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 아크릴 등이 있다. 특히, 아라미드는 선팽창률이 낮기 때문에, 가요성 기판인 기판으로서 적합하다.
<<절연체>>
절연체로서는, 절연성을 가지는 산화물, 질화물, 산화 질화물, 질화 산화물, 금속 산화물, 금속 산화 질화물, 금속 질화 산화물 등이 있다.
예를 들어, 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체의 박막화에 기인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적인 막 두께를 유지하면서 트랜지스터 동작 시의 저전압화가 가능하게 된다. 한편, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 간에 생기는 기생 용량을 저감할 수 있다. 따라서, 절연체의 기능에 따라 재료를 선택하면 좋다.
또한 비유전율이 높은 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄, 및 하프늄을 가지는 산화물, 알루미늄 및 하프늄을 가지는 산화 질화물, 실리콘 및 하프늄을 가지는 산화물, 실리콘 및 하프늄을 가지는 산화 질화물, 또는 실리콘 및 하프늄을 가지는 질화물 등이 있다.
또한 비유전율이 낮은 절연체로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 구멍을 가지는 산화 실리콘, 또는 수지 등이 있다.
또한 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이다. 그러므로 예를 들어, 수지와 조합됨으로써 열적으로 안정적이고 비유전율이 낮은 적층 구조로 할 수 있다. 수지로서는 예를 들어, 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 또는 아크릴 등이 있다. 또한 예를 들어, 산화 실리콘 및 산화질화 실리콘을 비유전율이 높은 절연체와 조합됨으로써 열적으로 안정적이고 비유전율이 높은 적층 구조로 할 수 있다.
또한 산화물 반도체를 사용한 트랜지스터는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체에 의하여 둘러쌈으로써 안정적인 전기 특성을 가질 수 있다.
수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층 또는 적층으로 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘, 또는 질화 실리콘 등을 사용할 수 있다.
예를 들어, 절연체(274)로서 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 또는 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 또한 실리콘의 질화물이나 산소를 포함한 실리콘의 질화물, 즉 질화 실리콘이나 질화산화 실리콘 등을 사용할 수 있다.
특히, 산화 알루미늄은 배리어성이 높고, 0.5nm 이상 3.0nm 이하의 박막이어도, 수소 및 질소의 확산을 억제할 수 있다. 또한 산화 하프늄은 산화 알루미늄보다 배리어성이 낮지만, 막 두께를 두껍게 함으로써 배리어성을 높일 수 있다. 따라서, 산화 하프늄의 막 두께를 조정함으로써, 수소 및 질소의 적절한 첨가량을 조정할 수 있다.
예를 들어, 게이트 절연체로서 기능하는 절연체(224)는 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 절연체인 것이 바람직하다. 예를 들어, 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 산화 실리콘 또는 산화질화 실리콘을 산화물(230)과 접촉하는 구조로 함으로써, 산화물(230)이 가지는 산소 결손을 보상할 수 있다.
또한 예를 들어 게이트 절연체의 일부로서 기능하는 절연체(222)에서, 알루미늄, 하프늄, 및 갈륨 중 1종류 또는 복수 종류의 산화물을 포함한 절연체를 사용할 수 있다. 특히, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
예를 들어, 절연체(220)에는 열에 대하여 안정적인 산화 실리콘 또는 산화질화 실리콘을 사용하는 것이 바람직하다. 게이트 절연체로서, 열에 대하여 안정적인 막과 비유전율이 높은 막의 적층 구조로 함으로써, 물리적 막 두께를 유지한 채, 게이트 절연체의 등가 산화 막 두께(EOT)의 박막화가 가능하게 된다.
상기 적층 구조로 함으로써, 게이트 전극으로부터의 전계의 영향을 감소시키지 않고, 온 전류의 향상을 도모할 수 있다. 또한 게이트 절연체의 물리적인 두께에 의하여 게이트 전극과 채널 형성 영역 사이의 거리를 유지함으로써, 게이트 전극과 채널 형성 영역 사이의 누설 전류를 억제할 수 있다.
절연체(212), 절연체(216), 절연체(280), 및 절연체(281)는 비유전율이 낮은 절연체를 가지는 것이 바람직하다. 예를 들어, 절연체(212), 절연체(216), 절연체(280), 및 절연체(281)는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 구멍을 가지는 산화 실리콘, 또는 수지 등을 가지는 것이 바람직하다. 또는 절연체(212), 절연체(216), 절연체(280), 및 절연체(281)는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 구멍을 가지는 산화 실리콘과, 수지의 적층 구조를 가지는 것이 바람직하다. 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에, 수지와 조합됨으로써 열적으로 안정적이고 비유전율이 낮은 적층 구조로 할 수 있다. 수지로서는 예를 들어, 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 또는 아크릴 등이 있다.
절연체(210), 절연체(214), 절연체(244), 및 절연체(274)로서는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체를 사용하면 좋다. 절연체(210), 절연체(214), 절연체(244), 및 절연체(274)로서는 예를 들어, 산화 알루미늄, 산화 하프늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘, 또는 질화 실리콘 등을 사용하면 좋다.
<<도전체>>
도전체로서는, 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등 중에서 선택된 금속 원소를 1종류 이상 포함한 재료를 사용할 수 있다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는 전기 전도도가 높은 반도체, 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다.
또한 상기 재료로 형성되는 도전층을 복수로 적층시켜 사용하여도 좋다. 예를 들어, 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 산화물을 사용하는 경우, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하면 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히, 게이트 전극으로서 기능하는 도전체에는, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함한 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어, 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외방의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
도전체(260), 도전체(203), 도전체(205), 도전체(242), 및 도전체(240)로서는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
<<금속 산화물>>
산화물(230)로서는 산화물 반도체로서 기능하는 금속 산화물을 사용하는 것이 바람직하다. 아래에서는, 본 발명에 따른 산화물(230)에 적용할 수 있는 금속 산화물에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 또는 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
여기서는 금속 산화물이 인듐, 원소 M, 및 아연을 가지는 In-M-Zn 산화물인 경우를 생각한다. 또한 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등이다. 이 외에 원소 M에 적용할 수 있는 원소로서는 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등이 있다. 다만, 원소 M으로서 상술한 복수의 원소를 조합하여도 되는 경우가 있다.
또한 본 명세서 등에서 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
[금속 산화물의 구조]
산화물 반도체(금속 산화물)는 단결정 산화물 반도체와, 이 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
또한 본 명세서 등에서 CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. 또한 CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
CAAC-OS는 c축 배향성을 가지며, a-b면 방향에서 복수의 나노 결정이 연결됨으로써 일그러짐을 가진 결정 구조를 가진다. 또한 일그러짐이란 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화된 부분을 가리킨다.
나노 결정은 육각형을 기본으로 하지만 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 일그러짐은 오각형 및 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS의 일그러짐 근방에서도 명확한 결정립계(grain boundary라고도 함)를 확인하기 어렵다. 즉 격자 배열의 일그러짐에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는 CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않은 것이나 금속 원소가 치환됨으로써 원자 간의 결합 거리가 변화되는 것 등에 의하여 일그러짐을 허용할 수 있기 때문이다.
또한 CAAC-OS는 인듐 및 산소를 가지는 층(이후, In층)과 원소 M, 아연, 및 산소를 가지는 층(이후, (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한 In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 금속 산화물이다. 한편, CAAC-OS는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 금속 산화물의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손(VO: oxygen vacancy라고도 함) 등)이 적은 금속 산화물이라고 할 수도 있다. 따라서, CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로, CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
여기서 X선 회절(XRD: X-Ray Diffraction)에 의하여 해석한 CAAC-OS에 대하여 설명한다. 예를 들어, InGaZnO4의 결정을 가지는 CAAC-OS에 대하여 out-of-plane법에 의한 구조 해석을 하면, 회절각(2θ)이 31° 근방일 때 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO4의 결정의 (009)면에 귀속되기 때문에, CAAC-OS의 결정이 c축 배향성을 가지고, c축이 피형성면 또는 상면에 대략 수직인 방향으로 배향되어 있는 것을 나타낸다.
또한 전자 회절에 의하여 해석한 CAAC-OS에 대하여 설명한다. 예를 들어, InGaZnO4의 결정을 포함하는 CAAC-OS에 대하여, 프로브 직경이 300nm인 전자 빔을 시료면에 평행하게 입사시키면, 회절 패턴(제한 시야 투과 전자 회절 패턴이라고도 함)이 나타나는 경우가 있다. 이 회절 패턴에는 InGaZnO4의 결정의 (009)면에 기인하는 스폿이 포함된다. 따라서, 전자 회절에 의해서도, CAAC-OS에 포함되는 결정이 c축 배향성을 가지고 c축이 피형성면 또는 상면에 실질적으로 수직인 방향으로 배향되는 것을 알 수 있다. 한편, 같은 시료에 대하여, 프로브 직경이 300nm인 전자 빔을 시료면에 수직으로 입사시키면, 링 형상의 회절 패턴이 확인된다. 따라서, 전자 회절에 의해서도, CAAC-OS에 포함되는 결정의 a축 및 b축이 배향성을 가지지 않음을 알 수 있다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별되지 않는 경우가 있다.
또한 인듐과, 갈륨과, 아연을 가지는 금속 산화물의 한 종류인 인듐-갈륨-아연 산화물(이후, IGZO)은 상술한 나노 결정으로 함으로써 안정적인 구조를 취하는 경우가 있다. 특히 IGZO는 대기 중에서는 결정이 성장하기 어려운 경향이 있으므로 큰 결정(여기서는 수mm의 결정 또는 수cm의 결정)보다 작은 결정(예를 들어 상술한 나노 결정)으로 하는 것이 구조적으로 안정적인 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 금속 산화물이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉 a-like OS는 nc-OS 및 CAAC-OS와 비교하여 결정성이 낮다.
산화물 반도체(금속 산화물)는 다양한 구조를 가지고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
[금속 산화물의 구성]
아래에서는, 본 발명의 일 형태에 개시된 트랜지스터에 사용할 수 있는 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지며, 재료 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 반도체층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 정공)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭 기능(On/Off 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한 도전성 영역은 주변이 흐릿하게 되어 클라우드상으로 연결되어 있는 것이 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어, CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드갭(wide gap)을 가지는 성분과, 도전성 영역에 기인하는 내로갭(narrow gap)을 가지는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때 내로갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한 내로갭을 가지는 성분이 와이드갭을 가지는 성분과 상보적으로 작용하여, 내로갭을 가지는 성분에 연동하여 와이드갭을 가지는 성분에서도 캐리어가 흐른다. 이 때문에, 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류, 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
[금속 산화물을 가지는 트랜지스터]
이어서 상기 금속 산화물을 트랜지스터의 채널 형성 영역에 사용하는 경우에 대하여 설명한다.
또한 상기 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
여기서, 금속 산화물의 전기 전도의 가설의 일례에 대하여 설명한다.
고체 내의 전기 전도는 산란 중심이라고 불리는 산란원으로 인한여 저해된다. 예를 들어, 단결정 실리콘의 경우, 격자 산란과 이온화 불순물 산란이 주된 산란 중심인 것이 알려져 있다. 환언하면, 격자 결함이나 불순물이 적은 본질적인 상태일 때, 고체 내의 전기 전도의 저해 요인이 없어, 캐리어의 이동도는 높다.
상술한 것은 금속 산화물에도 해당하는 것으로 추측된다. 예를 들어, 화학량론적 조성보다 산소량이 적은 금속 산화물에서는, 산소 결손이 많이 존재한다고 생각된다. 이 산소 결손 주변에 존재하는 원자는 본질적인 상태보다 일그러진 곳에 위치한다. 이 산소 결손에 의한 일그러짐이 산란 중심이 될 가능성이 있다.
또한 예를 들어, 화학량론적 조성보다 산소량이 적은 금속 산화물에서는 과잉 산소가 존재한다. 금속 산화물 내에서 유리(遊離)한 상태로 존재하는 과잉 산소는 전자를 받음으로써, O-나 O2-가 된다. O-나 O2-가 된 과잉 산소가 산란 중심이 될 가능성이 있다.
따라서, 금속 산화물이 화학량론적 조성을 만족시키는 산소를 포함하는 본질적인 상태를 가지는 경우, 캐리어의 이동도는 높다고 생각된다.
인듐과, 갈륨과, 아연을 가지는 금속 산화물의 한 종류인 인듐-갈륨-아연 산화물(이후, IGZO)은 특히 대기 중에서는 결정이 성장하기 어려운 경향이 있으므로 큰 결정(여기서는 수mm의 결정 또는 수cm의 결정)보다 작은 결정(예를 들어 상술한 나노 결정)으로 하는 것이 구조적으로 안정적인 경우가 있다. 이것은 큰 결정을 형성하는 경우보다 작은 결정들이 연결되는 경우에 일그러짐 에너지(distortion energy)가 더 완화되기 때문이라고 생각된다.
또한 작은 결정들이 연결되는 영역에서는, 상기 영역의 일그러짐 에너지를 완화시키기 위하여, 결함이 형성되는 경우가 있다. 따라서, 상기 영역에 결함을 형성하지 않고, 일그러짐 에너지를 완화시킴으로써 캐리어의 이동도를 높일 수 있다.
또한 트랜지스터에는 캐리어 밀도가 낮은 금속 산화물을 사용하는 것이 바람직하다. 금속 산화물막의 캐리어 밀도를 낮추는 경우에는, 금속 산화물막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 예를 들어, 금속 산화물은 캐리어 밀도가 8×1011/cm3 미만, 바람직하게는 1×1011/cm3 미만, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상이면 좋다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 금속 산화물의 트랩 준위에 포획된 전하는 소실될 때까지 필요한 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로, 트랩 준위 밀도가 높은 금속 산화물을 채널 형성 영역에 가지는 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
따라서, 트랜지스터의 전기 특성을 안정시키기 위해서는, 금속 산화물 내의 불순물 농도를 저감하는 것이 유효하다. 또한 금속 산화물 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는, 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
또한 트랜지스터의 반도체에 사용하는 금속 산화물로서, 결정성이 높은 박막을 사용하는 것이 바람직하다. 상기 박막을 사용함으로써, 트랜지스터의 안정성 또는 신뢰성을 향상시킬 수 있다. 이 박막으로서, 예를 들어 단결정 금속 산화물의 박막 또는 다결정 금속 산화물의 박막이 있다. 그러나, 단결정 금속 산화물의 박막 또는 다결정 금속 산화물의 박막을 기판 위에 형성하기 위해서는 고온 또는 레이저 가열의 공정이 필요하다. 따라서, 제조 공정의 비용이 증가하고, 또한 스루풋도 저하된다.
2009년에 CAAC 구조를 가지는 In-Ga-Zn 산화물(CAAC-IGZO라고 부름)이 발견된 것이 비특허문헌 1 및 비특허문헌 2에서 보고되었다. 여기서는, CAAC-IGZO는 c축 배향성을 가지고, 결정립계가 명확히 확인되지 않고, 저온에서 기판 위에 형성 가능하다고 보고되었다. 또한 CAAC-IGZO를 사용한 트랜지스터는 우수한 전기 특성 및 신뢰성을 가진다고 보고되었다.
또한 2013년에는 nc 구조를 가지는 In-Ga-Zn 산화물(nc-IGZO라고 부름)이 발견되었다(비특허문헌 3 참조). 여기서는, nc-IGZO는 미소한 영역(예를 들어, 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가지고, 상이한 상기 영역 사이에서 결정 방위에 규칙성이 보이지 않는다고 보고되었다.
특허문헌 4 및 비특허문헌 5에는, 상기 CAAC-IGZO, nc-IGZO, 및 결정성이 낮은 IGZO의 각각의 박막에 대한 전자 빔의 조사에 의한 평균 결정 크기의 추이(推移)가 나타내어졌다. 결정성이 낮은 IGZO의 박막에서 전자 빔이 조사되기 전에서도 1nm 정도의 결정성 IGZO가 관찰되었다. 따라서, 여기서는 IGZO에서 완전한 비정질 구조(completely amorphous structure)의 존재가 확인되지 않았다고 보고되었다. 또한 결정성이 낮은 IGZO의 박막과 비교하여, CAAC-IGZO의 박막 및 nc-IGZO의 박막은 전자 빔 조사에 대한 안정성이 높은 것이 나타내어졌다. 따라서, 트랜지스터의 반도체로서 CAAC-IGZO의 박막 또는 nc-IGZO의 박막을 사용하는 것이 바람직하다.
금속 산화물을 사용한 트랜지스터는 비도통 상태에서 누설 전류가 매우 작고, 구체적으로는 트랜지스터의 채널 폭 1μm당 오프 전류가 yA/μm(10-24A/μm) 오더인 것이 비특허문헌 6에 나타내어졌다. 예를 들어, 금속 산화물을 사용한 트랜지스터의 누설 전류가 작은 특성을 응용한 저소비전력의 CPU 등이 개시되어 있다(비특허문헌 7 참조).
또한 금속 산화물을 사용한 트랜지스터의 누설 전류가 작은 특성을 이용한, 상기 트랜지스터의 표시 장치로의 응용이 보고되었다(비특허문헌 8 참조). 표시 장치에서는 표시되는 화상이 1초에 수십 번 전환된다. 1초당 화상 전환 횟수는 리프레시 레이트라고 불린다. 또한 리프레시 레이트를 구동 주파수라고 부르는 경우도 있다. 이와 같이, 사람의 눈으로 지각하기 어려운 고속의 화면 전환이 눈의 피로의 원인으로 생각된다. 그래서, 표시 장치의 리프레시 레이트를 저하시켜, 화상의 재기록 횟수를 줄이는 것이 제안되었다. 또한 리프레시 레이트를 저하시킨 구동에 의하여, 표시 장치의 소비전력을 낮출 수 있다. 이와 같은 구동 방법을 아이들링 스톱(idling stop(IDS)) 구동이라고 부른다.
CAAC 구조 및 nc 구조의 발견은 CAAC 구조 또는 nc 구조를 가지는 금속 산화물을 사용한 트랜지스터의 전기 특성 및 신뢰성의 향상, 그리고 제조 공정의 비용 저하 및 스루풋의 향상에 기여하고 있다. 또한 상기 트랜지스터의 누설 전류가 작은 특성을 이용한, 상기 트랜지스터의 표시 장치 및 LSI로의 응용 연구가 진행되고 있다.
[불순물]
여기서, 금속 산화물 내에서의 각 불순물의 영향에 대하여 설명한다.
금속 산화물에서 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 금속 산화물에 결함 준위가 형성된다. 그러므로, 금속 산화물에서의 실리콘이나 탄소의 농도와 금속 산화물과의 계면 근방의 실리콘이나 탄소의 농도(2차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 금속 산화물에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서, 알칼리 금속 또는 알칼리 토금속이 포함된 금속 산화물을 채널 형성 영역에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로, 금속 산화물 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다. 구체적으로는, SIMS에 의하여 얻어지는 금속 산화물 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 금속 산화물에서 질소가 포함되면, 캐리어인 전자가 생김으로써 캐리어 밀도가 증가하여 n형화하기 쉽다. 이 결과, 질소가 포함된 금속 산화물을 채널 형성 영역에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서, 상기 금속 산화물에서, 채널 형성 영역의 질소는 가능한 한 저감되는 것이 바람직하다. 예를 들어, 금속 산화물 내의 질소 농도를 SIMS에서 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 금속 산화물에 포함되는 수소는 금속 원자와 결합된 산소와 반응하여 물이 되기 때문에, 산소 결손이 형성되는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합된 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서, 수소가 포함된 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다.
그러므로, 금속 산화물 내의 수소는 가능한 한 저감되는 것이 바람직하다. 구체적으로는, 금속 산화물에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다. 불순물이 충분히 저감된 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 안정적인 전기 특성을 부여할 수 있다.
[진공 베이킹의 효과]
여기서는 금속 산화물에 포함되는 약한 Zn-O 결합에 대하여 설명하고, 이 결합을 구성하는 산소 원자 및 아연 원자를 저감하는 방법의 일례에 대하여 설명한다.
금속 산화물을 사용한 트랜지스터에서, 트랜지스터의 전기 특성의 불량으로 이어지는 결함의 일례로서 산소 결손이 있다. 예를 들어, 막 내에 산소 결손이 포함되는 금속 산화물을 사용한 트랜지스터는 문턱 전압이 음의 방향으로 변동되기 쉬워, 노멀리 온 특성이 되기 쉽다. 이것은 금속 산화물에 포함되는 산소 결손에 기인한 도너가 생성되고 캐리어 농도가 증가하기 때문이다. 트랜지스터가 노멀리 온 특성을 가지면, 동작시에 동작 불량이 발생하기 쉬워지거나, 또는 비동작시의 소비전력이 높아지는 등 여러 가지 문제가 생긴다.
또한 모듈을 제작하기 위한 접속 배선을 형성하는 공정에서의 열 이력(thermal budget)에 의하여, 문턱 전압의 변동, 기생 용량의 증대 등 트랜지스터의 전기 특성의 열화, 상기 전기 특성의 열화에 따른 전기 특성의 편차의 증대 등의 문제가 생긴다. 이들 문제는 제조 수율의 저하와 직결되기 때문에 대책을 검토하는 것이 중요하다. 또한 장기간 사용으로 인하여 일어나는 트랜지스터의 특성 변화(시간에 따른 변화)를 단시간에 평가할 수 있는 스트레스 시험에서도 전기 특성의 열화가 일어난다. 상기 전기 특성의 열화는 열 이력의 과정에서 수행되는 고온 처리, 또는 스트레스 시험 중에 가해지는 전기적 스트레스로 인한, 금속 산화물 내의 산소 결손에 기인하는 것으로 추측된다.
금속 산화물 내에는, 금속 원자와의 결합이 약하고, 산소 결손이 되기 쉬운 산소 원자가 존재한다. 특히 금속 산화물이 In-Ga-Zn 산화물인 경우에는, 아연 원자와 산소 원자가 약한 결합(약한 Zn-O 결합이라고도 함)을 형성하기 쉽다. 여기서, 약한 Zn-O 결합이란 열 이력의 과정에서 수행되는 고온 처리, 또는 스트레스 시험 중에 가해지는 전기적 스트레스로 인하여 절단될 정도의 강도로 결합된, 아연 원자와 산소 원자 사이에 생기는 결합이다. 약한 Zn-O 결합이 금속 산화물 내에 존재하면, 열 이력 또는 전류 스트레스로 인하여 상기 결합이 절단되어 산소 결손이 형성된다. 산소 결손이 형성됨으로써 열 이력에 대한 내성, 스트레스 시험에 대한 내성 등 트랜지스터의 안정성이 저하된다.
2개 이상의 아연 원자와 결합된 산소 원자와 이 아연 원자 사이에 생기는 결합은 약한 Zn-O 결합인 경우가 있다. 갈륨 원자와 비교하여 아연 원자는 산소 원자와의 결합이 약하다. 따라서 2개 이상의 아연 원자와 결합된 산소 원자는 결손하기 쉽다. 즉 아연 원자와 산소 원자 사이에 생기는 결합은 기타 금속과의 결합보다 약한 것으로 추측된다.
또한 금속 산화물 내에 불순물이 존재하는 경우, 약한 Zn-O 결합이 형성되기 쉬운 것으로 추측된다. 금속 산화물 내의 불순물로서는 예를 들어 물 분자나 수소가 있다. 금속 산화물 내에 물 분자나 수소가 존재함으로써 수소 원자가 금속 산화물을 구성하는 산소 원자와 결합하는(OH 결합이라고도 함) 경우가 있다. 금속 산화물을 구성하는 산소 원자는 In-Ga-Zn 산화물이 단결정인 경우, 금속 산화물을 구성하는 4개의 금속 원자와 결합된다. 그러나 수소 원자와 결합된 산소 원자는 2개 또는 3개의 금속 원자와 결합되는 경우가 있다. 산소 원자와 결합된 금속 원자의 개수가 감소함으로써 상기 산소 원자는 결손하기 쉬워진다. 또한 OH 결합을 형성하는 산소 원자에 아연 원자가 결합된 경우, 상기 산소 원자와 상기 아연 원자의 결합은 약한 것으로 추측된다.
또한 약한 Zn-O 결합은 복수의 나노 결정이 연결되는 영역에 존재하는 일그러짐에 형성되는 경우가 있다. 나노 결정은 육각형을 기본으로 하지만, 상기 일그러짐에서 오각형 및 칠각형 등의 격자 배열을 가진다. 상기 일그러짐에서는 원자간의 결합 거리가 같지 않으므로 약한 Zn-O 결합이 형성된 것으로 추측된다.
또한 약한 Zn-O 결합은 금속 산화물의 결정성이 낮은 경우에 형성되기 쉬운 것으로 추측된다. 금속 산화물의 결정성이 높은 경우, 금속 산화물을 구성하는 아연 원자는 4개 또는 5개의 산소 원자와 결합된다. 그러나 금속 산화물의 결정성이 낮아지면, 아연 원자와 결합된 산소 원자의 개수가 감소되는 경향이 있다. 아연 원자와 결합된 산소 원자의 개수가 감소되면, 상기 아연 원자는 결손하기 쉬워진다. 즉 아연 원자와 산소 원자 사이에 생기는 결합은 단결정에서 생기는 결합보다 약한 것으로 추측된다.
상기 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감함으로써 열 이력 또는 전류 스트레스로 인한 산소 결손의 형성을 억제하여 트랜지스터의 안정성을 향상시킬 수 있다. 또한 약한 Zn-O 결합을 구성하는 산소 원자만을 저감하고 약한 Zn-O 결합을 구성하는 아연 원자를 저감하지 않는 경우, 상기 아연 원자 근방에 산소 원자를 공급하면, 약한 Zn-O 결합이 재형성되는 경우가 있다. 따라서 약한 Zn-O 결합을 구성하는 아연 원자 및 산소 원자를 저감하는 것이 바람직하다.
약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감하는 방법의 하나로서, 금속 산화물을 성막한 후에 진공 베이킹을 수행하는 방법을 들 수 있다. 진공 베이킹이란 진공 분위기하에서 수행되는 열처리를 말한다. 진공 분위기는 터보 분자 펌프 등에 의하여 배기함으로써 유지된다. 또한 처리실의 압력은 1×10-2Pa 이하, 바람직하게는 1×10-3Pa 이하로 하면 좋다. 또한 열처리 시의 기판 온도를 300℃ 이상, 바람직하게는 400℃ 이상으로 하면 좋다.
진공 베이킹을 수행함으로써 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감할 수 있다. 또한 진공 베이킹에 의하여 금속 산화물에 열이 가해지기 때문에 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감한 후, 금속 산화물을 구성하는 원자가 재배열된다. 결과적으로 4개의 금속 원자와 결합된 산소 원자가 증가된다. 따라서 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감함과 함께 약한 Zn-O 결합이 재형성되는 것을 억제할 수 있다.
또한 금속 산화물 내에 불순물이 존재하는 경우, 진공 베이킹을 수행함으로써 금속 산화물 내의 물 분자 또는 수소를 방출하여 OH 결합을 저감할 수 있다. 금속 산화물 내의 OH 결합이 감소됨으로써 4개의 금속 원자와 결합된 산소 원자의 비율이 증가한다. 또한 물 분자 또는 수소가 방출될 때 금속 산화물을 구성하는 원자가 재배열함으로써 4개의 금속 원자와 결합된 산소 원자가 증가한다. 따라서 약한 Zn-O 결합이 재형성되는 것을 억제할 수 있다.
상술한 바와 같이, 금속 산화물을 성막한 후, 진공 베이킹을 수행함으로써 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감할 수 있다. 따라서 상기 공정에 의하여 트랜지스터의 안정성을 향상시킬 수 있다. 또한 트랜지스터의 안정성이 향상됨으로써 재료나 형성 방법의 선택의 자유도가 높아진다.
<반도체 장치의 제작 방법>
다음으로, 본 발명에 따른 트랜지스터(200)를 가지는 반도체 장치의 제작 방법에 대하여 도 4 내지 도 14를 참조하여 설명한다. 또한 도 4 내지 도 14에서, 각 도면의 (A)는 상면도이다. 또한, 각 도면의 (B)는 (A)에서 일점쇄선 A1-A2로 나타낸 부분의 단면도이자 트랜지스터(200)의 채널 길이 방향의 단면도이다. 또한 각 도면의 (C)는 (A)에서 일점쇄선 A3-A4로 나타낸 부분의 단면도이자 트랜지스터(200)의 채널 폭 방향의 단면도이다. 또한 각 도면의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
우선, 기판(미도시)을 준비하고, 이 기판 위에 절연체(210)를 성막한다. 절연체(210)의 성막은 스퍼터링법, 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 또는 ALD(Atomic Layer Deposition)법 등을 사용하여 수행할 수 있다.
또한 CVD법은 플라스마를 이용하는 플라스마 CVD(PECVD: Plasma Enhanced CVD)법, 열을 이용하는 열 CVD(TCVD: Thermal CVD)법, 광을 이용하는 광 CVD(Photo CVD)법 등으로 분류될 수 있다. 또한 사용하는 원료 가스에 따라 금속 CVD(MCVD: Metal CVD)법, 유기 금속 CVD(MOCVD: Metal Organic CVD)법으로 나눌 수 있다.
플라스마 CVD법에 의하여 비교적 저온에서 고품질의 막을 얻을 수 있다. 또한 열 CVD법은 플라스마를 사용하지 않기 때문에, 피처리물에 대한 플라스마 대미지를 작게 할 수 있는 성막 방법이다. 예를 들어, 반도체 장치에 포함되는 배선, 전극, 소자(트랜지스터, 용량 소자 등) 등은 플라스마로부터 전하를 받음으로써 차지 업하는 경우가 있다. 이때, 축적된 전하에 의하여 반도체 장치에 포함되는 배선, 전극, 소자 등이 파괴되는 경우가 있다. 한편, 플라스마를 사용하지 않는 열 CVD법의 경우, 이와 같은 플라스마 대미지가 생기지 않기 때문에, 반도체 장치의 수율을 높일 수 있다. 또한 열 CVD법에서는 성막 시에 플라스마 대미지가 생기지 않으므로 결함이 적은 막을 얻을 수 있다.
또한 ALD법도 피처리물에 대한 플라스마 대미지를 작게 할 수 있는 성막 방법이다. 또한 ALD법은 성막 시에 플라스마 대미지가 생기지 않으므로, 결함이 적은 막을 얻을 수 있다. 또한 ALD법에서 사용하는 전구체에는 탄소 등의 불순물을 포함하는 것이 있다. 그러므로, ALD법에 의하여 제공된 막은 다른 성막법에 의하여 제공된 막과 비교하여 탄소 등의 불순물을 많이 포함하는 경우가 있다. 또한 불순물의 정량은 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
CVD법 및 ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과 달리, 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서, 피처리물의 형상의 영향을 받기 어렵고, 양호한 단차 피복성을 가지는 성막 방법이다. 특히, ALD법은 우수한 단차 피복성과 우수한 두께 균일성을 가지기 때문에, 아스펙트비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만, ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등의 다른 성막 방법과 조합하여 사용하는 것이 바람직한 경우도 있다.
CVD법 및 ALD법은 원료 가스의 유량비에 의하여, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어, CVD법 및 ALD법에서는 원료 가스의 유량비에 따라 임의의 조성의 막을 성막할 수 있다. 또한 예를 들어 CVD법 및 ALD법에서는 성막하면서 원료 가스의 유량비를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스의 유량비를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우와 비교하여, 반송이나 압력 조정에 걸리는 시간이 불필요한 만큼, 성막에 걸리는 시간을 짧게 할 수 있다. 따라서, 반도체 장치의 생산성을 높일 수 있는 경우가 있다.
본 실시형태에서는 절연체(210)로서 스퍼터링법에 의하여 산화 알루미늄을 성막한다. 또한 절연체(210)를 다층 구조로 하여도 좋다. 예를 들어, 스퍼터링법에 의하여 산화 알루미늄을 성막하고, 상기 산화 알루미늄 위에, ALD법에 의하여 산화 알루미늄을 성막하는 구조로 하여도 좋다. 또는 ALD법에 의하여 산화 알루미늄을 성막하고, 상기 산화 알루미늄 위에 스퍼터링법에 의하여 산화 알루미늄을 성막하는 구조로 하여도 좋다.
다음으로, 절연체(210) 위에 절연체(212)를 성막한다. 절연체(212)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(212)로서 CVD법에 의하여 산화 실리콘을 성막한다.
다음으로, 절연체(212)에, 절연체(210)에 도달하는 개구를 형성한다. 개구에는 예를 들어 홈이나 슬릿 등도 포함된다. 또한 개구가 형성된 영역을 가리켜 개구부라고 부르는 경우가 있다. 개구의 형성에는 웨트 에칭법을 사용하여도 좋지만, 드라이 에칭법을 사용하는 것이 미세 가공에는 더 바람직하다. 또한 절연체(210)로서는 절연체(212)를 에칭하여 개구를 형성할 때의 에칭 스토퍼막으로서 기능하는 절연체를 선택하는 것이 바람직하다. 예를 들어, 개구를 형성하는 절연체(212)에 산화 실리콘막을 사용한 경우에는, 절연체(210)에는 에칭 스토퍼막으로서 기능하는 절연막으로서 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막을 사용하면 좋다.
개구의 형성 후에, 도전체(203a)가 되는 도전막을 성막한다. 상기 도전막은 산소의 투과를 억제하는 기능을 가지는 도전체를 포함하는 것이 바람직하다. 예를 들어, 질화 탄탈럼, 질화 텅스텐, 질화 타이타늄 등을 사용할 수 있다. 또는 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 알루미늄, 구리, 몰리브데넘 텅스텐 합금과의 적층막으로 할 수 있다. 도전체(203a)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
본 실시형태에서는 도전체(203a)가 되는 도전막으로서, 스퍼터링법에 의하여 질화 탄탈럼, 또는 질화 탄탈럼 위에 질화 타이타늄을 적층시킨 막을 성막한다. 도전체(203a)로서 이와 같은 금속 질화물을 사용함으로써, 후술하는 도전체(203b)에 구리 등 확산되기 쉬운 금속을 사용하여도 상기 금속이 도전체(203a)로부터 밖으로 확산되는 것을 억제할 수 있다.
다음으로, 도전체(203a)가 되는 도전막 위에 도전체(203b)가 되는 도전막을 성막한다. 상기 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 도전체(203b)가 되는 도전막으로서 구리 등의 저저항 도전성 재료를 성막한다.
다음으로, CMP 처리를 수행함으로써, 도전체(203a)가 되는 도전막 및 도전체(203b)가 되는 도전막의 일부를 제거하여 절연체(212)를 노출시킨다. 결과적으로, 개구부에만 도전체(203a)가 되는 도전막 및 도전체(203b)가 되는 도전막이 잔존한다. 이로써, 상면이 평탄한 도전체(203a) 및 도전체(203b)를 포함하는 도전체(203)를 형성할 수 있다(도 4 참조). 또한 상기 CMP 처리에 의하여 절연체(212)의 일부가 제거되는 경우가 있다.
다음으로, 절연체(212) 및 도전체(203) 위에 절연체(214)를 성막한다. 절연체(214)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(214)로서 CVD법에 의하여 질화 실리콘을 성막한다. 이와 같이, 절연체(214)로서 질화 실리콘 등 구리가 투과하기 어려운 절연체를 사용함으로써, 도전체(203b)에 구리 등 확산되기 쉬운 금속을 사용하여도, 상기 금속이 절연체(214)보다 위에 있는 층으로 확산되는 것을 억제할 수 있다.
다음으로, 절연체(214) 위에 절연체(216)를 성막한다. 절연체(216)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(216)로서 CVD법에 의하여 산화 실리콘을 성막한다.
다음으로, 절연체(214) 및 절연체(216)에, 도전체(203)에 도달하는 개구를 형성한다. 개구의 형성에는 웨트 에칭법을 사용하여도 좋지만, 드라이 에칭법을 사용하는 것이 미세 가공에는 더 바람직하다.
개구의 형성 후에, 도전체(205a)가 되는 도전막을 성막한다. 상기 도전막은 산소의 투과를 억제하는 기능을 가지는 도전성 재료를 포함하는 것이 바람직하다. 예를 들어, 질화 탄탈럼, 질화 텅스텐, 질화 타이타늄 등을 사용할 수 있다. 또는 탄탈럼, 텅스텐, 타이타늄, 몰리브데넘, 알루미늄, 구리, 몰리브데넘 텅스텐 합금과의 적층막으로 할 수 있다. 도전체(205a)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
본 실시형태에서는 도전체(205a)가 되는 도전막으로서 스퍼터링법에 의하여 질화 탄탈럼을 성막한다.
다음으로, 도전체(205a)가 되는 도전막 위에 도전체(205b)가 되는 도전막을 성막한다. 상기 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
본 실시형태에서는, 도전체(205b)가 되는 도전막으로서, CVD법에 의하여 질화 타이타늄을 성막하고, 상기 질화 타이타늄 위에 CVD법에 의하여 텅스텐을 성막한다.
다음으로, CMP 처리를 수행함으로써, 도전체(205a)가 되는 도전막 및 도전체(205b)가 되는 도전막의 일부를 제거하여 절연체(216)를 노출시킨다. 결과적으로, 개구부에만 도전체(205a) 및 도전체(205b)가 되는 도전막이 잔존한다. 이로써, 상면이 평탄한 도전체(205a) 및 도전체(205b)를 포함하는 도전체(205)를 형성할 수 있다(도 4 참조). 또한 상기 CMP 처리에 의하여 절연체(216)의 일부가 제거되는 경우가 있다.
다음으로, 절연체(216) 및 도전체(205) 위에 절연체(220)를 성막한다. 절연체(220)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(220)로서 CVD법에 의하여 산화 실리콘을 성막한다.
다음으로, 절연체(220) 위에 절연체(222)를 성막한다. 절연체(222)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하면 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체는 산소, 수소, 및 물에 대한 배리어성을 가진다. 절연체(222)가 수소 및 물에 대한 배리어성을 가짐으로써, 트랜지스터(200)의 주변에 제공된 구조체에 포함되는 수소 및 물이 절연체(222)를 통하여 트랜지스터(200)의 내측으로 확산되는 것이 억제되고, 산화물(230) 내의 산소 결손의 생성을 억제할 수 있다.
절연체(222)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로, 절연체(222) 위에 절연체(224)를 성막한다. 절연체(224)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(224)로서 CVD법에 의하여 산화 실리콘을 성막한다.
이어서, 열처리를 수행하는 것이 바람직하다. 상기 열처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하, 더 바람직하게는 320℃ 이상 450℃ 이하에서 수행하면 좋다. 또한 상기 열처리는 질소 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 또한 상기 열처리는 감압 상태에서 수행하여도 좋다. 또는 상기 열처리는 질소 또는 불활성 가스 분위기에서 열처리한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 열처리를 수행하여도 좋다.
본 실시형태에서는 열처리로서, 절연체(224)의 성막 후에 질소 분위기에서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 열처리에 의하여, 절연체(224)에 포함되는 수소나 물 등의 불순물의 제거 등을 할 수 있다.
또한 열처리는 절연체(220)의 성막 후 및 절연체(222)의 성막 후의 각각의 타이밍에서 수행할 수도 있다. 상기 열처리에는 상술한 열처리 조건을 사용할 수 있지만, 절연체(220) 성막 후의 열처리는 질소를 포함하는 분위기하에서 수행하는 것이 바람직하다.
여기서, 절연체(224)에, 가열에 의하여 이탈되는 산소를 포함한 영역을 형성하기 위하여, 이온 주입법, 이온 도핑법, 플라스마 처리, 플라스마 잠입 이온 주입법 중에서 선택된 하나 또는 복수의 방법을 사용하여 절연체(224)에 산소를 공급하여도 좋다. 이때, 이온화된 원료 가스를 질량 분리하여 첨가하는 이온 주입법을 사용하면, 절연체(224)에 산소를 높은 제어성으로 공급할 수 있어 바람직하다.
또한 상기 방법 대신에, 감압 상태에서 산소를 포함하는 플라스마 처리를 수행하여도 좋다. 산소를 포함하는 플라스마 처리에는, 예를 들어 마이크로파를 사용한 고밀도 플라스마를 발생시키는 전원을 가지는 장치를 사용하는 것이 바람직하다. 또는 기판 측에 RF(Radio Frequency)를 인가하는 전원을 가져도 좋다. 고밀도 플라스마를 사용함으로써, 고밀도의 산소 라디칼을 생성할 수 있어, 기판 측에 RF를 인가함으로써, 고밀도 플라스마에 의하여 생성된 산소 라디칼을 효율적으로 절연체(224) 내에 도입할 수 있다. 또는 이 장치를 사용하여 불활성 가스를 포함하는 플라스마 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산소를 포함하는 플라스마 처리를 수행하여도 좋다. 또한 상기 플라스마 처리의 조건을 적절히 선택함으로써, 절연체(224)에 포함되는 수소나 물 등의 불순물을 제거할 수 있다. 이 경우, 열처리는 수행하지 않아도 된다.
다음으로, 절연체(224) 위에 산화물(230a)이 되는 산화막(230A)과 산화물(230b)이 되는 산화막(230B)을 순차적으로 성막한다(도 4 참조). 또한 상기 산화막을 대기 환경에 노출시키지 않고 연속적으로 성막하는 것이 바람직하다. 대기 개방하지 않고 성막함으로써, 산화막(230A) 및 산화막(230B) 위에 대기 환경으로부터의 불순물 또는 수분이 부착되는 것을 방지할 수 있어, 산화막(230A)과 산화막(230B) 사이의 계면 근방을 청정하게 유지할 수 있다.
산화막(230A) 및 산화막(230B)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
산화막(230A) 및 산화막(230B)의 성막에는 스퍼터링법을 사용하는 것이 바람직하고, 스퍼터링 가스로서 산소 또는 산소와 희가스의 혼합 가스를 사용한다. 스퍼터링 가스에 포함되는 산소의 비율을 높임으로써, 성막되는 산화막 내의 산소를 증가시켜 상기 산화막의 결정성을 향상시킬 수 있다. 또한 기판을 가열하면서 성막함으로써 상기 산화막의 결정성을 향상시킬 수 있다.
또한 산화막(230A) 및 산화막(230B)을 스퍼터링법에 의하여 성막하는 경우에는, 상기 금속 산화물의 타깃을 사용할 수 있다. 다만, 예를 들어, 금속 산화물을 스퍼터링 장치에 의하여 성막하는 경우, 타깃의 원자수비로부터 벗어난 원자수비를 가지는 막이 형성된다. 특히 성막 시의 기판 온도에 따라서는 타깃의 [Zn]보다 막의 [Zn]이 작아지는 경우가 있다.
또한 스퍼터링 가스를 고순도화하는 것이 바람직하다. 예를 들어, 스퍼터링 가스에 사용하는 산소 가스나 희가스로서, 노점이 -60℃ 이하, 바람직하게는 -100℃ 이하까지 고순도화된 가스를 사용한다. 고순도화된 스퍼터링 가스를 사용하여 성막함으로써, 산화물(230)에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
또한 스퍼터링법에 의하여 산화막(230A) 및 산화막(230B)을 성막하는 경우, 스퍼터링 장치가 가지는 성막실 내의 수분을 가능한 한 제거하는 것이 바람직하다. 예를 들어, 크라이오펌프(cryopump)와 같은 흡착식의 진공 배기 펌프를 사용하여, 성막실 내를 고진공(5×10-7Pa부터 1×10-4Pa 정도까지)으로 배기하는 것이 바람직하다. 특히, 스퍼터링 장치의 대기 시의 성막실 내의 H2O에 상당하는 가스 분자(m/z=18에 상당하는 가스 분자)의 분압을 1×10-4Pa 이하, 바람직하게는 5×10-5Pa 이하로 하는 것이 바람직하다.
특히, 산화막(230A)의 성막 시에, 스퍼터링 가스에 포함되는 산소의 일부가 절연체(224)에 공급되는 경우가 있다. 따라서, 산화막(230A)의 스퍼터링 가스에 포함되는 산소의 비율을 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다.
또한 산화막(230B)을 스퍼터링법에 의하여 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 10% 이상, 바람직하게는 30% 이상으로 하여 성막하면, 산화막(230B)을 상기 CAAC-OS막으로 할 수 있다.
본 실시형태에서는 산화막(230A)으로서, 스퍼터링법에 의하여 In:Ga:Zn=1:1:0.5[원자수비]의 타깃을 사용하여 성막한다. 또한 산화막(230B)으로서, 스퍼터링법에 의하여 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하여 성막한다. 또한 각 산화막은 성막 조건 및 원자수비를 적절히 선택함으로써, 산화물(230)에 요구되는 특성에 맞추어 형성하면 좋다.
다음으로, 열처리를 수행하여도 좋다. 이 열처리에는 상술한 열처리 조건을 사용할 수 있다. 이 열처리에 의하여 산화막(230A) 및 산화막(230B) 내의 수소나 물 등의 불순물의 제거 등을 할 수 있다. 본 실시형태에서는 질소 분위기에서 400℃의 온도에서 1시간의 처리를 수행한 후에, 연속적으로 산소 분위기에서 400℃의 온도에서 1시간의 처리를 수행한다.
다음으로, 산화막(230B) 위에 도전막(242A)을 성막한다. 도전막(242A)으로서는, 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 도전막(240A)의 형성은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로, 리소그래피법을 사용하여 산화막(230A), 산화막(230B), 및 도전막(242A)의 일부를 선택적으로 제거하여, 산화물(230a), 산화물(230b), 도전체(242a), 및 도전체(242b)를 형성한다(도 5 참조). 또한 산화막(230A), 산화막(230B), 및 도전막(242A)은 드라이 에칭법이나 웨트 에칭법을 사용하여 선택적으로 제거할 수 있다. 드라이 에칭법은 미세 가공에 적합하다. 또한 상기 가공 처리에 의하여 절연체(224)의 일부가 제거되는 경우가 있다.
리소그래피법에서는, 우선 마스크를 통하여 레지스트를 노광한다. 다음으로, 노광된 영역을 현상액을 사용하여 제거 또는 잔존시켜 레지스트 마스크를 형성한다. 다음으로, 상기 레지스트 마스크를 통하여 에칭 처리함으로써 도전체, 반도체, 또는 절연체 등을 원하는 형상으로 가공할 수 있다. 예를 들어, KrF 엑시머 레이저 광, ArF 엑시머 레이저 광, EUV(Extreme Ultraviolet)광 등을 사용하여, 레지스트를 노광함으로써 레지스트 마스크를 형성하면 좋다. 또한 기판과 투영 렌즈 사이에 액체(예를 들어 물)를 채워 노광하는 액침 기술을 사용하여도 좋다. 또한 상술한 광 대신에, 전자 빔이나 이온 빔을 사용하여도 좋다. 또한 전자 빔이나 이온 빔을 사용하는 경우에는 레지스터에 직접 묘화하기 때문에 상기 레지스트 노광용 마스크는 불필요하다. 또한 레지스트 마스크는 애싱 등의 드라이 에칭 처리, 웨트 에칭 처리, 드라이 에칭 처리 후의 웨트 에칭 처리, 또는 웨트 에칭 처리 후의 드라이 에칭 처리 등에 의하여 제거할 수 있다.
또한 레지스트 마스크 대신에 절연체나 도전체로 이루어지는 하드 마스크를 사용하여도 좋다. 하드 마스크를 사용하는 경우, 구성 재료 위에 하드 마스크 재료가 되는 절연막이나 도전막을 형성하고, 그 위에 레지스트 마스크를 형성하고, 하드 마스크 재료를 에칭함으로써 원하는 형상의 하드 마스크를 형성할 수 있다. 상기 구성 재료의 에칭은 레지스트 마스크를 제거한 후에 수행하여도 좋고, 레지스트 마스크를 남긴 채 수행하여도 좋다. 후자의 경우, 에칭 시에 레지스트 마스크가 소실되는 경우가 있다. 상기 구성 재료의 에칭 후에 하드 마스크를 에칭에 의하여 제거하여도 좋다. 한편, 하드 마스크의 재료가 나중의 공정에 영향을 주지 않거나, 또는 나중의 공정에서 이용할 수 있는 경우, 반드시 하드 마스크를 제거할 필요는 없다.
드라이 에칭 장치로서는 평행 평판형 전극을 가지는 용량 결합형 플라스마(CCP: Capacitively Coupled Plasma) 에칭 장치를 사용할 수 있다. 평행 평판형 전극을 가지는 용량 결합형 플라스마 에칭 장치는 평행 평판형 전극의 한쪽 전극에 고주파 전원을 인가하는 구성이어도 좋다. 또는 평행 평판형 전극의 한쪽 전극에 복수의 상이한 고주파 전원을 인가하는 구성이어도 좋다. 또는 평행 평판형 전극 각각에 같은 주파수의 고주파 전원을 인가하는 구성이어도 좋다. 또는 평행 평판형 전극 각각에 주파수가 상이한 고주파 전원을 인가하는 구성이어도 좋다. 또는 고밀도 플라스마원을 가지는 드라이 에칭 장치를 사용할 수 있다. 고밀도 플라스마원을 가지는 드라이 에칭 장치로서는, 예를 들어 유도 결합형 플라스마(ICP: Inductively Coupled Plasma) 에칭 장치 등을 사용할 수 있다.
여기서, 산화물(230a) 및 산화물(230b)은 적어도 일부가 도전체(205)와 중첩되도록 형성한다. 또한 산화물(230a) 및 산화물(230b)의 측면은 절연체(222)의 상면에 대하여 실질적으로 수직인 것이 바람직하다. 산화물(230a) 및 산화물(230b)의 측면을 절연체(222)의 상면에 대하여 실질적으로 수직으로 함으로써, 복수의 트랜지스터(200)를 제공할 때, 소면적화 및 고밀도화가 가능하게 된다. 또한 산화물(230a) 및 산화물(230b)의 측면과 절연체(222)의 상면이 이루는 각이 예각이 되는 구성으로 하여도 좋다. 이 경우, 산화물(230a) 및 산화물(230b)의 측면과 절연체(222)의 상면이 이루는 각은 클수록 바람직하다.
또한 산화물(230a), 산화물(230b), 및 도전체(242)의 측면과 도전체(242)의 상면 사이에 만곡면을 가진다. 즉, 측면의 단부와 상면의 단부는 만곡되어 있는 것이 바람직하다(이후, 라운드 형상이라고도 함). 만곡면은 예를 들어 산화물(230b)의 단부에서, 곡률 반경이 3nm 이상 10nm 이하, 바람직하게는 5nm 이상 6nm 이하로 한다. 단부에 각을 가지지 않으면, 나중의 성막 공정에서의 막의 피복성이 향상된다.
또한 산화막(230A), 산화막(230B), 및 도전막(242A)은 먼저 섬 형상으로 가공하고 나서 도전막(242A)을 도전체(242a)와 도전체(242b)로 분할하여도 좋다. 또한 먼저 도전체(242a)와 도전체(242b)에 대응시켜 도전막(242A)을 분할한 후, 산화막(230A), 산화막(230B), 및 도전막(242A)을 섬 형상으로 가공하여도 좋다.
또한 상기 드라이 에칭 등의 처리를 수행함으로써, 에칭 가스 등에 기인한 불순물이 산화물(230a) 및 산화물(230b) 등의 측면 또는 내부에 부착 또는 확산되는 경우가 있다. 불순물로서는, 예를 들어 플루오린 또는 염소 등이 있다.
상기 불순물 등을 제거하기 위하여 세정을 수행하는 것이 바람직하다. 세정 방법으로서는, 세정액 등을 사용한 웨트 세정, 플라스마를 사용한 플라스마 처리, 또는 열처리에 의한 세정 등이 있고, 상기 세정을 적절히 조합하여 수행하여도 좋다.
웨트 세정으로서는, 옥살산, 인산, 과산화 수소수, 또는 플루오린화 수소산 등을 탄산수 또는 순수(純水)로 희석한 수용액을 사용하여 세정 처리를 수행하여도 좋다. 또는 순수 또는 탄산수를 사용한 초음파 세정을 수행하여도 좋다. 본 실시형태에서는 순수 또는 탄산수를 사용한 초음파 세정을 수행한다.
이어서, 열처리를 수행하여도 좋다. 이 열처리의 조건은 상술한 열처리의 조건을 사용할 수 있다. 다만, 상기 열처리에 의하여 도전체(242)의 산화가 우려되는 경우, 상기 열처리를 산소를 포함하지 않는 분위기에서 수행하는 것이 바람직하다. 한편, 도전체(242)가 내산화성 재료를 포함하는 경우에는, 상기 열처리를 산소를 포함하는 분위기에서 수행하여도 좋다.
상기 열처리에 의하여 산화물(230a) 및 산화물(230b)에 포함되는 수소나 물 등의 불순물을 제거할 수 있다. 또한 상기 가공에서의 드라이 에칭에 의하여 산화물(230a) 또는 산화물(230b)에 생긴 대미지를 회복시킬 수 있다. 또한 산소를 포함하는 분위기에서 열처리를 수행한 경우, 산화물(230a) 및 산화물(230b)에 산소를 첨가할 수 있다.
또한 상기 열처리에 의하여, 도전체(242)로부터 산화물(230)로 상술한 금속 원소가 확산되어, 산화물(230)에 금속 원소를 첨가할 수 있다. 또한 산화물(230)의 도전체(242)와의 계면 근방에서의 산소가 도전체(242)에 흡수되는 경우가 있다. 결과적으로, 산화물(230)의 도전체(242)와의 계면 근방이 금속 화합물이 되어 저저항화한다. 또한 이때, 산화물(230)의 일부와 상술한 금속 원소가 합금화되어도 좋다. 산화물(230)의 일부와 금속 원소가 합금화됨으로써, 산화물(230)에 첨가된 금속 원소는 비교적 안정적인 상태가 되기 때문에, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한 도 6의 (B)에서는, 산화물(230)의 상기 저저항 영역의 일례로서 영역(243a) 및 영역(243b)을 점선으로 나타내었다.
영역(243a) 및 영역(243b)이 산화물(230b)의 도전체(242) 근방에서 깊이 방향 및 수평 방향으로 확산되도록 제공되는 예를 나타내었지만, 본 발명은 이에 한정되지 않는다. 영역(243a) 및 영역(243b)은 깊이 방향에서 산화물(230b) 전체에 형성되어도 좋고, 산화물(230a)에 형성되어도 좋다. 또한 영역(243a) 및 영역(243b)이 수평 방향에서 도전체(242)로부터 수평 방향으로 확산된 영역(도 2에 나타낸 영역(231))에 형성되는 예를 나타내었지만, 본 발명은 이에 한정되지 않는다. 영역(243a) 및 영역(243b)은 도전체(242)와 중첩되는 영역(영역(231))에만 형성되어도 좋고, 나중의 공정에서 형성되는 도전체(260)의 일부와 중첩되는 영역(영역(234)의 일부))에도 형성되어도 좋다.
또한 산화물(230) 내의 수소는 도 2에 나타낸 영역(231)으로 확산되고 영역(231)에 존재하는 산소 결손 내에 들어간 경우, 비교적 안정적인 상태가 된다. 또한 영역(234)에 존재하는 산소 결손 내의 수소는 250℃ 이상의 열처리에 의하여 산소 결손으로부터 빠져나가 영역(231)으로 확산되고, 영역(231)에 존재하는 산소 결손 내에 들어가, 비교적 안정적인 상태가 된다. 따라서, 열처리에 의하여 영역(231)은 더 저저항화하고, 영역(234)은 고순도화(물, 수소 등의 불순물의 저감)하고 더 고저항화한다.
또한 질소 또는 불활성 가스 분위기에서 열처리한 후에, 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 열처리를 수행하여도 좋다. 상기 열처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하, 더 바람직하게는 320℃ 이상 450℃ 이하에서 수행하면 좋다.
다음으로, 절연체(224), 산화물(230a), 산화물(230b), 및 도전체(242) 위에 산화물(230c)이 되는 산화막(230C)을 성막한다(도 6 참조).
산화막(230C)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 산화물(230c)에 요구되는 특성에 맞추어 산화막(230A) 또는 산화막(230B)과 같은 성막 방법을 사용하여 산화막(230C)을 성막하면 좋다. 예를 들어, 산화막(230A)과 마찬가지로 산화막(230C)의 스퍼터링 가스에 포함되는 산소의 비율을 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다. 또한 실시형태에서는 산화막(230C)으로서 스퍼터링법에 의하여 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하여 성막한다.
다음으로, 산화막(230C) 위에 절연막(250A)을 성막한다(도 6 참조).
절연막(250A)은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 성막할 수 있다. 절연막(250A)으로서, CVD법에 의하여 산화질화 실리콘을 성막하는 것이 바람직하다. 또한 절연막(250A)을 성막할 때의 성막 온도는 350℃ 이상 450℃ 미만, 특히 400℃ 전후로 하는 것이 바람직하다. 절연막(250A)을 400℃에서 성막함으로써, 불순물이 적은 절연체를 성막할 수 있다.
또한 절연막(250A)을 성막하기 전에 절연막(250A)의 성막 장치에서 열처리를 수행하는 것이 바람직하다. 여기서의 열처리로서는 상술한 진공 베이킹을 수행하는 것이 바람직하다. 이와 같은 열처리를 수행함으로써 산화물(230)의 약한 Zn-O 결합을 구성하는 아연 원자 및 산소 원자를 제거할 수 있으므로 트랜지스터(200)의 신뢰성을 향상시킬 수 있다. 또한 상기 열처리 후 외기에 노출시키지 않고 동일한 성막 장치에서 연속적으로 성막함으로써, 물 등의 불순물을 혼입시키지 않고 절연막(250A)으로 산화물(230)을 덮을 수 있다. 또한 멀티 체임버 방식의 성막 장치에서, 열처리와 성막 처리를 상이한 체임버에서 수행함으로써, 열처리에 의하여 이탈된 물, 아연 등의 불순물의 영향을 받지 않고 절연막(250A)의 성막을 수행할 수 있다.
또한 절연막(250A) 성막 후에, 열처리를 수행하여도 좋다. 이 열처리에는 상술한 열처리 조건을 사용할 수 있다. 상기 열처리에 의하여, 절연막(250A)의 수분 농도 및 수소 농도를 저감할 수 있다.
이어서, 도전막(260A) 및 도전막(260B)을 순차적으로 성막한다(도 6 참조). 도전막(260A) 및 도전막(260B)은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 성막할 수 있다. 예를 들어 도전막(260A)으로서 질화 타이타늄을 성막하고, 도전막(260B)으로서 텅스텐을 성막하여도 좋다.
도전막(260A)으로서 CVD법 또는 스퍼터링법에 의하여 금속 질화물을 형성하면 좋다. 도전막(260A)에 금속 질화물을 사용함으로써, 절연막(250A)이 가지는 산소로 인하여, 도전막(260B)이 산화되어 도전율이 저하되는 것을 방지할 수 있다.
또한 도전막(260B)으로서 저항이 낮은 금속막을 적층함으로써, 구동 전압이 작은 트랜지스터를 제공할 수 있다.
이어서, 열처리를 수행할 수 있다. 이 열처리에는 상술한 열처리 조건을 사용할 수 있다. 또한 상기 열처리는 수행하지 않아도 되는 경우가 있다. 상기 열처리에 의하여 산화물(230b)에 저저항 영역이 형성되는 경우가 있다.
다음으로, 포토리소그래피법을 사용하여 산화막(230C), 절연막(250A), 도전막(260A), 및 도전막(260B)의 일부를 선택적으로 제거하여, 산화물(230c), 절연체(250), 도전체(260a), 및 도전체(260b)를 형성한다(도 7 참조). 산화막(230C), 절연막(250A), 도전막(260A), 및 도전막(260B)의 에칭에는 드라이 에칭법이나 웨트 에칭법을 사용할 수 있다. 드라이 에칭법은 미세 가공에 적합하다.
이와 같이, 산화막(230C), 절연막(250A), 도전막(260A), 및 도전막(260B)을 한꺼번에 에칭함으로써 트랜지스터(200)의 제작 공정의 간략화를 도모할 수 있다. 이 경우, 상면에서 보았을 때 산화물(230c), 절연체(250), 도전체(260a), 및 도전체(260b)의 단부는 대략 일치하는 경우가 있다.
또한 본 실시형태는 이에 한정되는 것은 아니다. 예를 들어 도전막(260A) 및 도전막(260B)을 에칭하여 도전체(260a) 및 도전체(260b)를 형성하고, 그 후, 산화막(230C) 및 절연막(250A)을 에칭하여 산화물(230c) 및 절연체(250)를 형성하여도 좋다. 이 경우, 상면에서 보았을 때 산화물(230c) 및 절연체(250)의 단부가 도전체(260a) 및 도전체(260b)의 단부보다 외측에 위치하는 형상으로 할 수 있다.
다음으로, 절연체(224), 산화물(230), 도전체(242), 절연체(250), 및 도전체(260)를 덮어 절연체(244)가 되는 절연막(244A)을 성막한다(도 8 참조). 절연막(244A)은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 성막할 수 있다. 절연막(244A)은 ALD법을 사용하여 성막하는 것이 바람직하다. ALD법은 피복성이 양호한 성막법이므로, 피형성면의 요철에 기인하여 절연막(244A)이 단절되는 것 등을 방지할 수 있다.
절연막(244A)은 절연성 배리어로서 기능하는 것이 바람직하고, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하면 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 배리어성을 가지는 절연막(244A)에 의하여, 절연막(244A) 위로부터 도전체(260), 절연체(250), 및 산화물(230)에 산소가 혼입되는 것을 저감할 수 있다.
다음으로, 포토리소그래피법을 사용하여 절연막(244A)의 일부를 선택적으로 제거하여 개구(290)를 가지는 절연체(244)를 형성한다(도 9 참조). 절연막(244A)의 에칭에는 드라이 에칭법이나 웨트 에칭법을 사용할 수 있다. 드라이 에칭법은 미세 가공에 적합하다.
다음으로, 절연체(244) 위에 절연체(280)를 성막한다(도 10 참조). 여기서 절연체(280)는 개구(290)를 통하여 절연체(224)와 접촉한다. 절연체(280)는 비유전율이 낮은 절연체를 가지는 것이 바람직하다. 예를 들어, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 구멍을 가지는 산화 실리콘, 또는 수지 등을 가지는 것이 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 구멍을 가지는 산화 실리콘을 절연체(280)에 사용하면, 나중의 공정에서, 가열에 의하여 이탈되는 산소를 포함한 영역을 절연체(280)에 용이하게 형성할 수 있어 바람직하다. 또한 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 절연체(280)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 또는 스핀 코팅법, 딥법(dipping method), 액적 토출법(잉크젯법 등), 인쇄법(스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프법, 롤 코터법, 또는 커튼 코터법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 절연체(280)로서 CVD법에 의하여 산화질화 실리콘을 성막한다.
또한 절연체(280)는 상면이 평탄성을 가지도록 형성하는 것이 바람직하다. 예를 들어, 절연체(280)는 성막한 직후에 상면이 평탄성을 가져도 좋다. 또는 예를 들어 절연체(280)는 성막 후에 기판 뒷면 등의 기준면과 평행하게 되도록 절연체 등을 상면으로부터 제거함으로써 평탄성을 가져도 좋다. 이와 같은 처리를 평탄화 처리라고 부른다. 평탄화 처리로서는 CMP 처리, 드라이 에칭 처리 등이 있다. 본 실시형태에서는 평탄화 처리로서 CMP 처리를 사용한다. 다만, 절연체(280)의 상면은 반드시 평탄성을 가지지 않아도 된다.
다음으로, 절연체(280)에 산소를 첨가하여도 좋다(도 11 참조). 산소의 첨가 방법으로서 이온 주입법, 이온 도핑법, 플라스마 처리법, 및 플라스마 잠입 이온 주입법 중에서 선택된 하나 또는 복수의 방법을 사용할 수 있다. 이때 이온화된 원료 가스를 질량 분리하여 첨가하는 이온 주입법을 사용함으로써 절연체(280)에 높은 제어성으로 산소를 첨가할 수 있어 바람직하다.
또한 절연체(280)로의 산소의 첨가는 절연체(274)의 형성 후에 수행하여도 좋다. 절연체(274)를 투과시켜 절연체(274)에 산소를 첨가할 수 있다.
다음으로, 절연체(280) 위에 절연체(274)를 성막한다(도 12 참조). 절연체(274)는 산소를 포함하는 분위기에서 스퍼터링법을 사용하여 성막하는 것이 바람직하다. 또한 절연체(274)에는 물 또는 수소 등의 불순물이 투과하기 어려운 절연성 재료를 사용하는 것이 바람직하다. 예를 들어 절연체(274)에는 배리어성을 가지는 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 사용하는 것이 바람직하다. 본 실시형태에서는 절연체(274)로서 산소를 포함하는 분위기에서 스퍼터링법을 사용하여 산화 알루미늄막을 성막한다.
스퍼터링법을 사용하여, 산소를 포함하는 분위기하에서 절연체(274)의 성막을 수행함으로써, 성막하면서 절연체(280)에 산소를 도입하여도 좋다. 여기서, 산소는 예를 들어 산소 라디칼로서 첨가되지만, 산소가 첨가될 때의 상태는 이에 한정되지 않는다. 산소는 산소 원자 또는 산소 이온 등의 상태로 첨가되어도 좋다. 나중의 공정의 열처리에 의하여 산소를 확산시켜 산화물(230)에 산소를 효과적으로 공급할 수 있다. 또한 스퍼터링법을 사용한 절연체(274)의 성막에 의하여, 절연체(280)에 충분한 산소를 도입할 수 있는 경우, 도 11에 나타낸 공정을 생략하여도 좋다.
다만, 도 11에 나타낸 바와 같이, 상기 이온 주입법 등에 의하여 절연체(280)에 산소를 첨가하는 경우, 반드시 절연체(274)의 성막 시나 성막 후에 절연체(280)에 산소를 첨가할 필요는 없다. 이 경우, 절연체(274)로서 스퍼터링법에 의하여 산화 알루미늄을 형성할 때, 성막 가스에 산소를 첨가하지 않고, 아르곤만을 사용하여도 좋다. 또한 스퍼터링 타깃으로서 산소와 알루미늄을 포함한 타깃을 사용함으로써 산화 알루미늄을 가지는 절연체(274)를 형성한다.
또한 절연체(274)를 성막할 때 기판 가열을 수행하는 것이 바람직하다. 기판 가열은 100℃보다 높고 300℃ 이하인 것이 바람직하다. 더 바람직하게는 120℃ 이상 250℃ 이하에서 수행하면 좋다. 기판 온도를 100℃보다 높게 함으로써, 산화물(230) 내의 물을 제거할 수 있다. 또한 형성한 막 위에, 표면 흡착수가 부착되는 것을 방지할 수 있다. 또한 이와 같은 기판 가열을 수행하면서 절연체(274)를 성막함으로써, 성막하면서 절연체(280)로부터 절연체(224) 및 산화물(230)로 산소를 확산시킬 수 있다.
또한 트랜지스터(200)를 절연체(274)와 절연체(222)로 끼우는 구조로 함으로써 산소를 외방 확산시키지 않고, 절연체(280), 절연체(224), 및 산화물(230) 내에 많은 산소를 함유시킬 수 있다. 또한 절연체(274) 상방 및 절연체(222) 하방으로부터 물 또는 수소 등의 불순물이 혼입되는 것을 방지하여, 절연체(280), 절연체(224), 및 산화물(230) 내의 불순물 농도를 저감할 수 있다.
이어서, 열처리를 수행한다. 상기 열처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하에서 수행하면 좋다. 상기 열처리는 산소 분위기에서 수행하면 좋다. 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상 또는 10% 이상 포함하는 분위기에서 수행하면 좋다. 여기서 불활성 가스로서 예를 들어 질소 가스 또는 희가스 등을 사용할 수 있다. 상기 열처리는 감압 상태에서 수행하여도 좋다. 또는 상기 열처리는 불활성 가스 분위기에서 열처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 열처리를 수행하여도 좋다. 본 실시형태에서는 산소 가스 분위기하에서 400℃, 1시간의 열처리를 수행한다.
상술한 바와 같이, 본 실시형태에서는 도전체(260), 절연체(250), 및 산화물(230)을 덮어 절연체(244)가 제공된다. 그래서 상기 열처리에 의하여 절연체(280)에 첨가된 산소(292)는 도 13에 나타낸 바와 같이 도전체(260), 절연체(250), 및 산화물(230)에 직접 침입하지 않고, 개구(290)를 통하여 절연체(224)로 확산된다. 절연체(224)에 포함되는 산소(292)는 절연체(222)에 의하여 하방 확산되지 않고 산화물(230)에 공급된다. 이로써 산화물(230), 특히 채널 형성 영역에 산소(292)를 공급하여 산소 결손을 저감할 수 있다. 여기서, 절연체(222) 및 절연체(274)에 의하여, 산소가 트랜지스터(200) 상방 및 하방으로 확산되는 것을 방지할 수 있어, 산화물(230)에 산소를 효과적으로 공급할 수 있다.
다음으로, 절연체(274) 위에 절연체(281)를 성막한다. 절연체(281)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 또는 스핀 코팅법, 딥법, 액적 토출법(잉크젯법 등), 인쇄법(스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프법, 롤 코터법, 또는 커튼 코터법 등을 사용하여 수행할 수 있다. 본 실시형태에서는 상기 절연체(281)로서 산화질화 실리콘을 사용한다.
다음으로, 절연체(281)의 일부를 제거한다. 절연체(281)는 상면이 평탄성을 가지도록 형성하는 것이 바람직하다. 예를 들어, 절연체(281)는 성막한 직후에 상면이 평탄성을 가져도 좋다. 또는 예를 들어 절연체(281)는 성막 후에 기판 뒷면 등의 기준면과 평행하게 되도록 절연체 등을 상면으로부터 제거함으로써 평탄성을 가져도 좋다. 이와 같은 처리를 평탄화 처리라고 부른다. 평탄화 처리로서는 CMP 처리, 드라이 에칭 처리 등이 있다. 본 실시형태에서는 평탄화 처리로서 CMP 처리를 사용한다. 다만, 절연체(281)의 상면은 반드시 평탄성을 가지지 않아도 된다.
다음으로, 절연체(281), 절연체(274), 절연체(280), 및 절연체(244)에, 도전체(242)에 도달하는 개구를 형성한다. 상기 개구의 형성은 리소그래피법을 사용하여 수행하면 좋다. 또한 도전체(240a) 및 도전체(240b)가 산화물(230)의 측면과 접촉하여 제공되도록, 도전체(242)에 도달하는 개구에서 산화물(230)의 측면이 노출되도록 상기 개구를 형성하여도 좋다.
다음으로, 도전체(240)의 제 1 도전체 및 도전체(240)의 제 2 도전체가 되는 도전막을 성막한다. 상기 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로, CMP 처리를 수행함으로써, 도전체(240a) 및 도전체(240b)가 되는 도전막의 일부를 제거하여 절연체(281)를 노출시킨다. 결과적으로, 상기 개구에만 상기 도전막이 잔존함으로써, 상면이 평탄한 도전체(240a) 및 도전체(240b)를 형성할 수 있다(도 14 참조). 또한 상기 CMP 처리에 의하여 절연체(281)의 일부가 제거되는 경우가 있다.
따라서, 트랜지스터(200)를 가지는 반도체 장치를 제작할 수 있다. 도 4 내지 도 14에 나타낸 바와 같이, 본 실시형태에 나타낸 반도체 장치의 제작 방법을 사용함으로써, 양호한 전기 특성 및 신뢰성을 가지는 트랜지스터(200)를 제작할 수 있다.
<반도체 장치의 변형예>
아래에서는, 도 15 내지 도 20을 사용하여, 상술한 <반도체 장치의 구성예>에서 나타낸 것과 다른, 본 발명의 일 형태에 따른 트랜지스터(200)를 가지는 반도체 장치의 일례에 대하여 설명한다.
또한 도 15 내지 도 20에서, 각 도면의 (A)는 상면도이다. 여기서, 각 도면의 (B)는 (A)에서 일점쇄선 A1-A2로 나타낸 부분의 단면도이자 트랜지스터(200)의 채널 길이 방향의 단면도이다. 또한 각 도면의 (C)는 (A)에서 일점쇄선 A3-A4로 나타낸 부분의 단면도이자 트랜지스터(200)의 채널 폭 방향의 단면도이다. 또한 각 도면의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
또한 도 15 내지 도 20에 나타낸 반도체 장치에서, <반도체 장치의 구성예>에 나타낸 반도체 장치(도 1 참조)를 구성하는 구조와 같은 기능을 가지는 구조에는 같은 부호를 부기한다. 또한 본 항목에서, 트랜지스터(200)의 구성 재료에 대해서는 <반도체 장치의 구성예>에서 자세히 설명한 재료를 사용할 수 있다.
도 15에 나타낸 트랜지스터(200)는 상면에서 보았을 때 산화물(230c) 및 절연체(250)의 단부가 도전체(260a) 및 도전체(260b)의 단부보다 외측에 위치하는 점에서 도 1에 나타낸 트랜지스터(200)와 다르다. 이와 같은 구성으로 하기 위해서는 도 7에 나타낸 공정에서, 도전막(260A) 및 도전막(260B)을 에칭하여 도전체(260a) 및 도전체(260b)를 형성하고, 그 후, 산화막(230C) 및 절연막(250A)을 에칭하여 산화물(230c) 및 절연체(250)를 형성하면 좋다.
도 16에 나타낸 트랜지스터(200)는 절연체(224), 산화물(230), 및 도전체(242a)와, 절연체(250) 및 절연체(244) 사이에 절연체(254a)가 배치되고, 절연체(224), 산화물(230), 및 도전체(242b)와, 절연체(250) 및 절연체(244) 사이에 절연체(254b)가 배치된 점에서 도 1에 나타낸 트랜지스터(200)와 다르다. 절연체(254a) 및 절연체(254b)에는 절연체(224)보다 산소 투과성이 낮은 절연체를 사용하면 좋다. 예를 들어 절연체(254a) 및 절연체(254b)에는 절연체(244)에 사용할 수 있는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체를 사용하면 좋다. 이와 같은 절연체(254a) 및 절연체(254b)를 사용함으로써 도전체(242a)에서 절연체(254a)와 접촉하는 면 및 도전체(242b)에서 절연체(254b)와 접촉하는 면의 산화를 억제할 수 있다.
절연체(254a) 및 절연체(254b)는 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 성막할 수 있다. 예를 들어, 스퍼터링법에 의하여 산화 알루미늄을 성막하고, 그 위에 ALD법에 의하여 산화 알루미늄을 성막하면 좋다. 이와 같이 성막함으로써, 스퍼터링법에 의하여 성막한 산화 알루미늄에 크랙이나 핀홀 등이 형성되어 있어도, 이것을 메우도록 ALD법에 의하여 성막한 산화 알루미늄을 피복성 좋게 형성할 수 있다.
절연체(254a) 또는 절연체(254b)의 측면은 절연체(244)의 개구(290)의 가장자리와 대략 일치하는 것이 바람직하다. 다만, 이것에 한정되지 않고, 절연체(254a) 또는 절연체(254b)의 측면이 절연체(244)에 덮이는 구성으로 하여도 좋고, 절연체(244)의 개구(290)에서 절연체(254a) 또는 절연체(254b)의 단부가 노출된 구성으로 하여도 좋다.
도 17에 나타낸 트랜지스터(200)는 절연체(280)의 막 두께가 얇고 상면이 평탄화되지 않은 점에서 도 16에 나타낸 트랜지스터(200)와 다르다. 즉, 절연체(280)보다 아래에 있는 구조체의 형상이 절연체(280)의 상면 형상에 반영된다. 이와 같이 절연체(280)의 막 두께를 얇게 함으로써 절연체(280)에 첨가할 수 있는 산소량을 저감하여 절연체(280)로부터 절연체(224)에 공급되는 산소량을 조절할 수 있다.
도 18에 나타낸 트랜지스터(200)는 적어도 일부에 절연체(224)가 노출된 영역을 가지는 산화물(230d)이 절연체(224) 위에 배치되고, 산화물(230d) 위에 배치된 산화물(230a)이 상기 영역을 통하여 절연체(224)와 접촉하는 점에서 도 1에 나타낸 트랜지스터(200)와 다르다. 산화물(230d)은 금속 산화물이고, 산화물(230a)보다 산소 투과성이 낮은 절연체를 사용하면 좋다. 예를 들어 산화물(230d)에 포함되는 원소 M(예를 들어 Ga 등)의 원자수비를 산화물(230a)에 포함되는 원소 M의 원자수비보다 크게 하는 것이 바람직하다. 예를 들어 산화물(230a)로서 원자수비가 [In]:[Ga]:[Zn]=1:1:0.5인 금속 산화물을 사용하는 경우, 산화물(230d)로서 원자수비가 [In]:[Ga]:[Zn]=1:3:4인 금속 산화물을 사용하면 좋다.
산화물(230d)에서 절연체(224)가 노출된 영역은 산화물(230b)의 채널 형성 영역과 중첩되도록 형성된다. 도 18의 (A)에 나타낸 바와 같이, 상기 영역에 의하여, 산화물(230d)이 소스 측과 드레인 측으로 분할되는 형상으로 하여도 좋다. 또한 상기 영역은 산화물(230d)에 개구 형상으로 제공되어도 좋다.
이와 같은 구성으로 함으로써, 도 19에 나타낸 바와 같이, 산소(292)를 확산시킬 때 산화물(230d)과 중첩되는 영역에서는 절연체(224)로부터 산화물(230)로 산소(292)가 확산되지 않고, 산화물(230d)과 중첩되지 않은 영역, 즉 채널 형성 영역 아래로부터 산화물(230)로 산소(292)를 확산시킬 수 있다. 따라서 산화물(230)의 채널 형성 영역에 산소를 효과적으로 공급할 수 있다.
도 20에 나타낸 트랜지스터(200)는 도전체(242)가 제공되지 않은 점에서 도 1에 나타낸 트랜지스터(200)와 다르다. 도 20에 나타낸 트랜지스터(200)에서는 예를 들어 산화물(230)의 캐리어 밀도를 증대시키고 저저항화시킬 수 있는 원소를 도펀트로서 첨가함으로써 영역(243)을 형성하면 좋다.
도펀트로서는, 산소 결손을 형성하는 원소, 또는 산소 결손과 결합하는 원소 등을 사용하면 좋다. 이와 같은 원소로서는, 대표적으로는 붕소 또는 인을 들 수 있다. 또한 수소, 탄소, 질소, 플루오린, 황, 염소, 타이타늄, 희가스 원소 등을 사용하여도 좋다. 또한 희가스 원소의 대표적인 예로서는, 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 또한 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등의 금속 원소 중에서 선택되는 어느 하나 또는 복수의 금속 원소를 첨가하여도 좋다. 상술한 것 중에서도, 도펀트로서는 붕소 및 인이 바람직하다. 붕소, 인을 도펀트로서 사용하는 경우, 비정질 실리콘 또는 저온 폴리실리콘의 제조 라인의 장치를 사용할 수 있기 때문에, 설비 투자를 억제할 수 있다. 상기 원소의 농도는 SIMS 등을 사용하여 측정하면 좋다.
특히 영역(243)에 첨가하는 원소로서 산화물을 형성하기 쉬운 원소를 사용하는 것이 바람직하다. 이와 같은 원소로서는, 대표적으로는 붕소, 인, 알루미늄, 마그네슘 등이 있다. 영역(243)에 첨가된 상기 원소는 산화물(230) 내의 산소를 빼앗아 산화물을 형성할 가능성이 있다. 결과적으로 영역(243)에는 많은 산소 결손이 생긴다. 상기 산소 결손과 산화물(230) 내의 수소가 결합함으로써 캐리어가 생겨, 저항이 매우 낮은 영역이 된다. 또한 영역(243)에 첨가된 원소는 안정적인 산화물의 상태에서 영역(243)에 존재하기 때문에 나중의 공정에서 높은 온도가 필요한 처리가 수행되어도 영역(243)으로부터 이탈되기 어렵다. 즉 영역(243)에 첨가하는 원소로서 산화물을 형성하기 쉬운 원소를 사용함으로써, 고온의 프로세스를 거쳐도 산화물(230) 내에 고저항화하기 어려운 영역을 형성할 수 있다.
산화물(230)에 소스 영역 또는 드레인 영역으로서 기능하는 영역(243)을 형성함으로써, 금속으로 형성된 소스 전극 및 드레인 전극을 제공하지 않고, 영역(243)에 플러그로서 기능하는 도전체(240)를 접속시킬 수 있다.
도펀트를 첨가하여 영역(243)을 형성하는 경우, 예를 들어, 트랜지스터(200)의 채널 형성 영역이 되는 위치에 레지스트 마스크 또는 하드 마스크 등의 마스크를 제공하고, 도펀트의 첨가를 수행하면 좋다. 이로써 산화물(230)에서 상기 마스크가 중첩되지 않은 영역에 상기 원소를 포함한 영역(243)을 형성할 수 있다.
도펀트의 첨가 방법으로서는, 이온화된 원료 가스를 질량 분리하여 첨가하는 이온 주입법, 이온화된 원료 가스를 질량 분리하지 않고 첨가하는 이온 도핑법, 플라스마 잠입 이온 주입법 등을 사용할 수 있다. 질량 분리를 수행하는 경우, 첨가하는 이온종 및 그 농도를 엄밀하게 제어할 수 있다. 한편, 질량 분리를 수행하지 않는 경우, 단시간에 고농도의 이온을 첨가할 수 있다. 또한 원자 또는 분자의 클러스터를 생성하여 이온화하는 이온 도핑법을 사용하여도 좋다. 또한 도펀트를 이온, 도너, 억셉터, 불순물, 또는 원소 등으로 환언하여도 좋다.
또한 영역(243)에 산소 결손을 형성하는 원소를 첨가하고 열처리를 수행함으로써, 채널 형성 영역으로서 기능하는 영역(234)에 포함되는 수소를 영역(243)에 포함되는 산소 결손이 포획할 수 있는 경우가 있다. 이로써, 트랜지스터(200)에 안정적인 전기 특성을 부여하여 신뢰성의 향상을 도모할 수 있다.
본 발명의 일 형태에 의하여 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 양호한 전기 특성을 가지는 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 오프 전류가 작은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 온 전류가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 소비전력이 저감된 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 생산성이 높은 반도체 장치를 제공할 수 있다.
상술한 바와 같이, 본 실시형태에 나타낸 구성, 구조, 방법 등은 다른 실시형태나 실시예에 나타낸 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는 상기 실시형태와는 다른, 기억 장치로서 기능하는 반도체 장치의 일 형태에 대하여 도 21 내지 도 24를 사용하여 설명한다.
<기억 장치 1>
도 21(A), (B)에 기억 장치를 구성하는 셀(600)을 나타내었다. 셀(600)은 트랜지스터(200a), 트랜지스터(200b), 용량 소자(100a), 및 용량 소자(100b)를 가진다. 도 21의 (A)는 셀(600)의 상면도이다. 또한 도 21의 (B)는 도 21의 (A)에서 일점쇄선 A1-A2로 나타낸 부분의 단면도이다. 또한 도 21의 (A)의 상면도에서는 도면을 명료화하기 위하여 요소를 일부 생략하여 도시하였다.
셀(600)은 트랜지스터(200a) 및 트랜지스터(200b)를 가지고, 트랜지스터(200a) 위에 중첩시켜 용량 소자(100a)를 가지고, 트랜지스터(200b) 위에 중첩시켜 용량 소자(100b)를 가진다. 셀(600)에서는, 트랜지스터(200a)와 트랜지스터(200b) 및 용량 소자(100a)와 용량 소자(100b)는 선대칭으로 배치되는 경우가 있다. 따라서 트랜지스터(200a)와 트랜지스터(200b)는 같은 구성을 가지는 것이 바람직하고, 용량 소자(100a)와 용량 소자(100b)는 같은 구성을 가지는 것이 바람직하다.
트랜지스터(200a) 및 트랜지스터(200b) 위의 절연체(281) 위에 절연체(130)를 가지고, 절연체(130) 위에 절연체(150)를 가진다. 여기서, 절연체(150)에는 절연체(281)에 사용할 수 있는 절연체를 사용하면 좋다.
또한 절연체(150) 위에 도전체(160)를 가진다. 또한 절연체(280), 절연체(274), 절연체(281), 절연체(130), 및 절연체(150)에 형성된 개구를 메우도록 도전체(240)가 제공된다. 도전체(240) 하면은 도전체(242b)와 접촉하고, 도전체(240)의 상면은 도전체(160)와 접촉한다.
트랜지스터(200a) 및 트랜지스터(200b)로서는 위의 실시형태에 나타낸 트랜지스터(200)를 사용할 수 있다. 따라서 트랜지스터(200a) 및 트랜지스터(200b)의 구성에 대해서는 상기 트랜지스터(200)의 기재를 참조할 수 있다. 또한 도 21의 (A), (B)에서 트랜지스터(200a), 트랜지스터(200b)의 요소의 부호를 생략하였다. 또한 도 21의 (A), (B)에 나타낸 트랜지스터(200a) 및 트랜지스터(200b)는 일례이며, 그 구조에 한정되지 않고 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
트랜지스터(200a) 및 트랜지스터(200b)는 모두 산화물(230)에 형성되고, 트랜지스터(200a)의 소스 및 드레인 중 한쪽과, 트랜지스터(200b)의 소스 및 드레인 중 한쪽은 모두 도전체(242b)와 접촉한다. 그래서 트랜지스터(200a)의 소스 및 드레인 중 한쪽과, 트랜지스터(200b)의 소스 및 드레인 중 한쪽은 도전체(242b)를 통하여 도전체(240)에 전기적으로 접속된다. 이로써, 트랜지스터(200a) 및 트랜지스터(200b)의 콘택트부가 공유되고 플러그와 콘택트 홀의 개수를 저감할 수 있다. 이와 같이, 소스 및 드레인 중 한쪽과 전기적으로 접속되는 배선을 공유함으로써, 메모리 셀 어레이의 점유 면적을 더 축소할 수 있다.
[용량 소자(100a) 및 용량 소자(100b)]
도 21의 (A), (B)에 나타낸 바와 같이, 용량 소자(100a)는 트랜지스터(200a)와 중첩되는 영역에 제공된다. 마찬가지로 용량 소자(100b)는 트랜지스터(200b)와 중첩되는 영역에 제공된다. 또한 용량 소자(100b)는 용량 소자(100a)가 가지는 구조와 각각 대응하는 구조를 가진다. 아래에서 용량 소자(100a)의 자세한 구조에 대하여 설명하지만, 특별히 언급하지 않는 한, 용량 소자(100b)에 대해서는 용량 소자(100a)의 설명을 참조할 수 있다.
용량 소자(100a)는 도전체(110), 절연체(130), 절연체(130) 위의 도전체(120)를 가진다. 여기서, 도전체(110) 및 도전체(120)로서는 도전체(203), 도전체(205), 및 도전체(260) 등에 사용할 수 있는 도전체를 사용하면 좋다.
용량 소자(100a)는 절연체(244), 절연체(280), 절연체(274), 및 절연체(281)가 가지는 개구에 형성된다. 상기 개구의 밑면 및 측면에서 하부 전극으로서 기능하는 도전체(110)와 상부 전극으로서 기능하는 도전체(120)가 유전체로서 기능하는 절연체(130)를 끼워 대향하는 구성이다. 여기서 용량 소자(100a)의 도전체(110)는 트랜지스터(200a)의 도전체(242a)와 접촉하여 형성된다.
특히, 절연체(280), 절연체(274), 및 절연체(281)가 가지는 개구의 깊이를 깊게 함으로써 투영 면적을 변화시키지 않고 용량 소자(100a)의 정전 용량을 크게 할 수 있다. 따라서 용량 소자(100a)는 실린더형(밑면적보다 측면적이 큼)으로 하는 것이 바람직하다.
상기 구성으로 함으로써 용량 소자(100a)의 단위 면적당 정전 용량을 늘릴 수 있어, 반도체 장치의 미세화 또는 고집적화를 추진할 수 있다. 또한 절연체(280), 절연체(274), 및 절연체(281)의 막 두께에 의하여, 용량 소자(100a)의 정전 용량 값을 적절히 설정할 수 있다. 따라서 설계 자유도가 높은 반도체 장치를 제공할 수 있다.
또한 절연체(130)로서 유전율이 큰 절연체를 사용하는 것이 바람직하다. 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용할 수 있다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
또한 절연체(130)는 적층 구조이어도 좋고, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등 중에서 2층 이상을 선택하여 적층 구조로 하여도 좋다. 예를 들어, ALD법에 의하여 산화 하프늄, 산화 알루미늄, 및 산화 하프늄을 순차적으로 성막하여 적층 구조로 하는 것이 바람직하다. 산화 하프늄 및 산화 알루미늄의 막 두께는 각각 0.5nm 이상 5nm 이하로 한다. 이와 같은 적층 구조로 함으로써, 용량값이 크며 누설 전류가 작은 용량 소자(100a)로 할 수 있다.
또한 도전체(110) 또는 도전체(120)는 적층 구조이어도 좋다. 예를 들어, 도전체(110) 또는 도전체(120)는 타이타늄, 질화 타이타늄, 탄탈럼, 또는 질화 탄탈럼을 주성분으로 하는 도전성 재료와, 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료의 적층 구조로 하여도 좋다. 또한 도전체(110) 또는 도전체(120)는 단층 구조로 하여도 좋고, 3층 이상의 적층 구조로 하여도 좋다.
또한 용량 소자(100a)를 형성하는 개구에서 도전체(120) 내측에 절연체(140)를 형성하는 것이 바람직하다. 여기서 절연체(140)로서는 절연체(281)에 사용할 수 있는 절연체를 사용하면 좋다. 또한 절연체(140)의 상면과 도전체(120)의 상면의 높이는 대략 일치하는 것이 바람직하다. 다만, 이것에 한정되지 않고, 예를 들어 도전체(120)의 막 두께를 두껍게 하여 개구를 메워도 좋고, 도전체(120)의 내측에 개구가 형성된 상태에서 절연체(150)를 성막하여 상기 개구를 메워도 좋다.
[셀 어레이의 구조]
다음으로, 상기 셀 어레이를 행렬 또는 매트릭스로 배치한 셀 어레이의 일례에 대하여 도 22 내지 도 24를 사용하여 설명한다.
도 22는 도 21에 나타낸 셀을 매트릭스로 배치한 일 형태를 나타낸 회로도이다. 도 23은 도 22에 나타낸 회로도의 셀(600)과, 셀(600)에 인접한 셀(601) 근방의 단면 구조를 나타낸 모식도이다. 도 24는 도 22에 나타낸 회로도의 배선(WL), 배선(BL), 및 산화물(230)의 레이아웃을 나타낸 모식도이다. 도 22 내지 도 24에서는 배선(BL)의 연장 방향을 x방향으로 하고, 배선(WL)의 연장 방향을 y방향으로 하고, xy 평면에 수직인 방향을 z방향으로 한다. 또한 도 22 및 도 24에는 셀을 3×3개 배치하는 예를 나타내었지만, 본 실시형태는 이에 한정되는 것은 아니고, 셀 어레이에 포함되는 메모리 셀 또는 배선 등의 개수 및 배치는 적절히 설정하면 좋다. 또한 도 24의 모식도에서는, 도면의 명료화를 위하여 도 22에 나타낸 일부의 요소를 생략하여 도시하였다.
도 22에 나타낸 바와 같이, 셀을 구성하는 트랜지스터(200a)와 트랜지스터(200b)의 소스 및 드레인 중 한쪽이 공통의 배선(BL(BL01, BL02, BL03))과 전기적으로 접속된다. 또한 상기 배선(BL)은 x방향으로 배열된 셀(600)이 가지는 트랜지스터(200a)와 트랜지스터(200b)의 소스 및 드레인 중 한쪽에도 전기적으로 접속된다. 한편, 셀(600)을 구성하는 트랜지스터(200a)의 제 1 게이트 및 트랜지스터(200b)의 제 1 게이트는 각각 상이한 배선(WL(WL01 내지 WL06))과 전기적으로 접속된다. 또한 이들 배선(WL)은 y방향으로 배열된 셀(600)이 가지는 트랜지스터(200a)의 제 1 게이트 및 트랜지스터(200b)의 제 1 게이트와 각각 전기적으로 접속된다.
또한 셀(600)이 가지는 용량 소자(100a)의 한쪽 전극 및 용량 소자(100b)의 한쪽 전극은 배선(PL)과 전기적으로 접속한다. 예를 들어 배선(PL)은 y방향으로 연장되어 형성되면 좋다.
또한 각 셀(600)이 가지는 트랜지스터(200a) 및 트랜지스터(200b)에는 제 2 게이트(BG)가 제공되어도 좋다. BG에 인가되는 전위에 의하여, 트랜지스터의 문턱값을 제어할 수 있다. 상기 BG는 트랜지스터(400)에 접속되고, BG에 인가되는 전위는 트랜지스터(400)에 의하여 제어할 수 있다.
예를 들어 도 23에 나타낸 바와 같이, 도전체(160)는 x방향으로 연장되어 배선(BL)으로서 기능하고, 도전체(260)는 y방향으로 연장되어 배선(WL)으로서 기능하고, 도전체(120)는 y방향으로 연장되어 배선(PL)으로서 기능할 수 있다. 또한 도전체(203)는 y방향으로 연장되어 BG에 접속되는 배선으로서 기능할 수도 있다.
또한 도 23에 나타낸 바와 같이, 셀(600)이 가지는 용량 소자(100b)의 한쪽 전극으로서 기능하는 도전체(120)가 셀(601)이 가지는 용량 소자(100a)의 한쪽 전극을 겸하는 구성으로 하는 것이 바람직하다. 또한 도시하지 않았지만, 셀(600)이 가지는 용량 소자(100a)의 한쪽 전극으로서 기능하는 도전체(120)가 셀(600)의 왼쪽에 인접한 셀의 용량 소자의 한쪽 전극을 겸한다. 셀(601)의 오른쪽의 셀도 같은 구성이다. 따라서 셀 어레이를 구성할 수 있다. 상기 셀 어레이의 구성으로 함으로써, 인접한 셀 사이의 간격을 작게 할 수 있어 셀 어레이의 투영 면적을 작게 할 수 있으므로 고집적화가 가능하게 된다.
또한 도 24에 나타낸 바와 같이 산화물(230) 및 배선(WL)을 매트릭스로 배치함으로써 도 22에 나타낸 회로도의 반도체 장치를 형성할 수 있다. 여기서, 배선(BL)은 배선(WL) 및 산화물(230)과는 다른 층에 제공하는 것이 바람직하다. 특히 배선(BL)보다 아래에 있는 층에 용량 소자(100a) 및 용량 소자(100b)를 제공함으로써, 산화물(230)의 긴 변 방향과 배선(BL)이 대략 평행하게 되는 레이아웃을 실현할 수 있다. 따라서 셀의 레이아웃을 단순화할 수 있으므로 설계의 자유도가 향상되어 공정 비용을 줄일 수 있다.
또한 도 24에서는, 산화물(230)의 긴 변이 배선(WL)의 연장 방향과 실질적으로 직교하도록 산화물(230) 및 배선(WL)을 제공하였지만, 이에 한정되는 것은 아니다. 예를 들어, 산화물(230)의 긴 변이 배선(WL)의 연장 방향과 직교하지 않고, 산화물(230)의 긴 변이 배선(WL)의 연장 방향에 대하여 기울어져 배치되는 레이아웃으로 하여도 좋다. 바람직하게는, 산화물(230)의 긴 변과 배선(WL)이 이루는 각이 20° 이상 70° 이하, 바람직하게는 30° 이상 60° 이하가 되도록 산화물(230)과 배선(WL)을 제공하면 좋다.
또한 상기 셀 어레이를 평면에 제공하는 구성으로 하여도 좋고, 적층시키는 구성으로 하여도 좋다. 복수의 셀 어레이를 적층시킴으로써, 셀 어레이의 점유 면적을 증가시키지 않고, 셀을 집적하여 배치할 수 있다. 즉, 3D 셀 어레이를 구성할 수 있다.
상술한 바와 같이, 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 양호한 전기 특성을 가지는 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 오프 전류가 작은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 온 전류가 큰 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 소비전력이 저감된 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 생산성이 높은 반도체 장치를 제공할 수 있다.
상술한 바와 같이, 본 실시형태에 나타낸 구성, 방법 등은 다른 실시형태에 나타낸 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 상기 실시형태와는 다른, 기억 장치로서 기능하는 반도체 장치의 일 형태에 대하여 도 25 내지 도 27을 사용하여 설명한다.
<기억 장치 2>
도 25, 도 26에 나타낸 기억 장치는 트랜지스터(300), 트랜지스터(200), 및 용량 소자(100)를 가진다. 도 25는 트랜지스터(200) 및 트랜지스터(300)의 채널 길이 방향의 단면도이다. 도 26은 트랜지스터(300)의 채널 폭 방향에서의 트랜지스터(300) 근방의 단면도이다.
트랜지스터(200)는 산화물 반도체를 가지는 반도체층에 채널이 형성되는 트랜지스터이다. 트랜지스터(200)는 오프 전류가 작기 때문에 이를 기억 장치에 사용함으로써 장기간에 걸쳐 기억 내용을 유지하는 것이 가능하다. 즉, 리프레시 동작을 필요로 하지 않거나 또는 리프레시 동작의 빈도가 매우 적기 때문에 기억 장치의 소비전력을 충분히 저감할 수 있다.
도 25, 도 26에 나타낸 기억 장치에서, 배선(1001)은 트랜지스터(300)의 소스와 전기적으로 접속되고, 배선(1002)은 트랜지스터(300)의 드레인과 전기적으로 접속된다. 또한 배선(1003)은 트랜지스터(200)의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 배선(1004)은 트랜지스터(200)의 톱 게이트와 전기적으로 접속되고, 배선(1006)은 트랜지스터(200)의 보텀 게이트와 전기적으로 접속된다. 그리고, 트랜지스터(300)의 게이트, 및 트랜지스터(200)의 소스 및 드레인 중 다른 쪽은 용량 소자(100)의 한쪽 전극과 전기적으로 접속되고, 배선(1005)은 용량 소자(100)의 다른 쪽 전극과 전기적으로 접속된다.
도 25, 도 26에 나타낸 기억 장치는 트랜지스터(300)의 게이트의 전위가 유지 가능하다는 특성을 가짐으로써, 다음과 같이 정보의 기록, 유지, 판독이 가능하다.
정보의 기록 및 유지에 대하여 설명한다. 먼저, 배선(1004)의 전위를 트랜지스터(200)가 도통 상태가 되는 전위로 하여 트랜지스터(200)를 도통 상태로 한다. 이에 의하여 배선(1003)의 전위가 트랜지스터(300)의 게이트, 및 용량 소자(100)의 한쪽 전극과 전기적으로 접속되는 노드(SN)에 공급된다. 즉, 트랜지스터(300)의 게이트에는 소정의 전하가 공급된다(기록). 여기서는 상이한 두 가지 전위 레벨을 부여하는 전하(이하 Low 레벨 전하, High 레벨 전하라고 함) 중 어느 하나가 공급되는 것으로 한다. 그 후, 배선(1004)의 전위를 트랜지스터(200)가 비도통 상태가 되는 전위로 하여, 트랜지스터(200)를 비도통 상태로 함으로써, 노드(SN)에 전하가 유지된다(유지).
트랜지스터(200)의 오프 전류가 작은 경우, 노드(SN)의 전하는 장기간에 걸쳐 유지된다.
다음으로, 정보의 판독에 대하여 설명한다. 배선(1001)에 소정의 전위(정전위)를 공급한 상태에서 배선(1005)에 적절한 전위(판독 전위)를 공급하면, 배선(1002)은 노드(SN)에 유지된 전하량에 따른 전위가 된다. 이는 트랜지스터(300)를 n채널형으로 한 경우, 트랜지스터(300)의 게이트에 High 레벨 전하가 공급되는 경우의 외관상 문턱 전압(Vth_H)은 트랜지스터(300)의 게이트에 Low 레벨 전하가 공급되는 경우의 외관상 문턱 전압(Vth_L)보다 낮아지기 때문이다. 여기서, 외관상 문턱 전압이란 트랜지스터(300)를 도통 상태로 하는 데 필요한 배선(1005)의 전위를 말하는 것으로 한다. 따라서, 배선(1005)의 전위를 Vth_H와 Vth_L 사이의 전위(V0)로 함으로써, 노드(SN)에 공급된 전하를 판별할 수 있다. 예를 들어, 기록에서 노드(SN)에 High 레벨 전하가 공급된 경우에는 배선(1005)의 전위가 V0(>Vth_H)이 되면, 트랜지스터(300)는 도통 상태가 된다. 한편, 노드(SN)에 Low 레벨 전하가 공급된 경우에는 배선(1005)의 전위가 V0(<Vth_L)이 되어도 트랜지스터(300)는 비도통 상태로 유지된다. 그러므로, 배선(1002)의 전위를 판별함으로써 노드(SN)에 유지된 정보를 판독할 수 있다.
또한 메모리 셀을 어레이상으로 배치하는 경우, 판독 시에는 원하는 메모리 셀의 정보를 판독할 필요가 있다. 예를 들어, 메모리 셀 어레이가 NOR형 구성인 경우, 정보를 판독하지 않는 메모리 셀의 트랜지스터(300)를 비도통 상태로 함으로써, 원하는 메모리 셀의 정보만을 판독할 수 있다. 이 경우, 노드(SN)에 인가된 전하와 상관없이 트랜지스터(300)가 비도통 상태가 되는 전위, 즉 Vth_H보다 낮은 전위를, 정보를 판독하지 않는 메모리 셀과 접속되는 배선(1005)에 공급하면 좋다. 또는 예를 들어 메모리 셀 어레이가 NAND형 구성인 경우, 정보를 판독하지 않는 메모리 셀의 트랜지스터(300)를 도통 상태로 함으로써, 원하는 메모리 셀의 정보만을 판독할 수 있다. 이 경우, 노드(SN)에 인가된 전하와 상관없이 트랜지스터(300)가 도통 상태가 되는 전위, 즉 Vth_L보다 높은 전위를, 정보를 판독하지 않는 메모리 셀과 접속되는 배선(1005)에 공급하면 좋다.
<기억 장치 2의 구조>
본 발명의 일 형태의 기억 장치는 도 25에 나타낸 바와 같이 트랜지스터(300), 트랜지스터(200), 용량 소자(100)를 가진다. 트랜지스터(200)는 트랜지스터(300) 상방에 제공되고, 용량 소자(100)는 트랜지스터(300) 및 트랜지스터(200) 상방에 제공된다.
트랜지스터(300)는 기판(311) 위에 제공되고, 도전체(316), 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 및 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 가진다.
트랜지스터(300)는 도 26에 나타낸 바와 같이 반도체 영역(313)의 상면 및 채널 폭 방향의 측면이 절연체(315)를 개재하여 도전체(316)로 덮여 있다. 이와 같이, 트랜지스터(300)를 Fin형으로 함으로써, 실효적인 채널 폭이 증대되어 트랜지스터(300)의 온 특성을 향상시킬 수 있다. 또한 게이트 전극의 전계의 기여를 크게 할 수 있기 때문에, 트랜지스터(300)의 오프 특성을 향상시킬 수 있다.
트랜지스터(300)는 p채널형 및 n채널형 중 어느 쪽이어도 좋다.
반도체 영역(313)에서 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(314a) 및 저저항 영역(314b) 등은 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 Ge(저마늄), SiGe(실리콘 저마늄), GaAs(갈륨 비소), GaAlAs(갈륨 알루미늄 비소) 등을 가지는 재료로 형성하여도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 GaAs와 GaAlAs 등을 사용함으로써, 트랜지스터(300)를 HEMT(High Electron Mobility Transistor)로 하여도 좋다.
저저항 영역(314a) 및 저저항 영역(314b)은 반도체 영역(313)에 적용되는 반도체 재료에 더하여, 비소, 인 등 n형 도전성을 부여하는 원소, 또는 붕소 등 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(316)에는 비소, 인 등 n형 도전성을 부여하는 원소, 또는 붕소 등 p형 도전성을 부여하는 원소를 포함하는 실리콘 등의 반도체 재료, 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다.
또한 도전체의 재료에 따라 일함수가 결정되므로, 도전체의 재료를 변경함으로써 트랜지스터의 Vth를 조정할 수 있다. 구체적으로는, 도전체에 질화 타이타늄이나 질화 탄탈럼 등의 재료를 사용하는 것이 바람직하다. 또한 도전성과 매립성의 양립을 위하여, 도전체에 텅스텐이나 알루미늄 등의 금속 재료의 적층을 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 관점에서 바람직하다.
또한 도 25에 나타낸 트랜지스터(300)는 일례이므로 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
트랜지스터(300)를 덮어, 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공된다.
절연체(320), 절연체(322), 절연체(324), 및 절연체(326)로서는, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하면 좋다.
절연체(322)는 그 하방에 제공되는 트랜지스터(300) 등에 기인하는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어, 절연체(322)의 상면은 평탄성을 높이기 위하여 화학적 기계적 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
또한 절연체(324)에는 기판(311) 또는 트랜지스터(300) 등으로부터 트랜지스터(200)가 제공되는 영역으로 수소나 불순물이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다.
수소에 대한 배리어성을 가지는 막의 일례로서, CVD법에 의하여 형성한 질화 실리콘을 사용할 수 있다. 여기서, 트랜지스터(200) 등 산화물 반도체를 가지는 반도체 소자에 수소가 확산되면, 이 반도체 소자의 특성이 저하되는 경우가 있다. 따라서, 트랜지스터(200)와 트랜지스터(300) 사이에는 수소의 확산을 억제하는 막을 제공하는 것이 바람직하다. 수소의 확산을 억제하는 막이란 구체적으로는 수소의 이탈량이 적은 막이다.
수소의 이탈량은 예를 들어 승온 이탈 가스 분석법(TDS) 등을 사용하여 분석할 수 있다. 예를 들어, 절연체(324)의 수소의 이탈량은 TDS 분석에서 막의 표면 온도가 50℃에서 500℃의 범위에서 수소 원자로 환산된 이탈량이 절연체(324)의 면적당으로 환산되어 10×1015atoms/cm2 이하, 바람직하게는 5×1015atoms/cm2 이하이면 좋다.
또한 절연체(326)는 절연체(324)보다 유전율이 낮은 것이 바람직하다. 예를 들어, 절연체(326)의 비유전율은 4 미만인 것이 바람직하고, 3 미만인 것이 더 바람직하다. 또한 예를 들어, 절연체(326)의 비유전율은 절연체(324)의 비유전율의 0.7배 이하인 것이 바람직하고, 0.6배 이하인 것이 더 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 간에 생기는 기생 용량을 저감할 수 있다.
또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 용량 소자(100) 또는 트랜지스터(200)와 전기적으로 접속되는 도전체(328) 및 도전체(330) 등이 매립된다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서의 기능을 가진다. 또한 플러그 또는 배선으로서의 기능을 가지는 도전체에 대해서는, 복수의 구조를 총괄하여 동일한 부호를 붙이는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선과 전기적으로 접속되는 플러그가 일체물이어도 좋다. 즉, 도전체의 일부가 배선으로서 기능하는 경우, 그리고 도전체의 일부가 플러그로서 기능하는 경우도 있다.
각 플러그 및 배선(도전체(328) 및 도전체(330) 등)의 재료로서는, 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료의 단층 또는 적층을 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 특히 바람직하다. 또는 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써 배선 저항을 낮게 할 수 있다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 25에서는 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공된다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성된다. 도전체(356)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(356)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(350)에는 절연체(324)와 마찬가지로, 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(356)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(350)가 가지는 개구부에, 수소에 대한 배리어성을 가지는 도전체가 형성되는 것이 바람직하다. 상기 구성에 의하여, 트랜지스터(300)와 트랜지스터(200)를 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(200)로의 수소의 확산을 억제할 수 있다.
또한 수소에 대한 배리어성을 가지는 도전체로서는 예를 들어 질화 탄탈럼 등을 사용하면 좋다. 또한 질화 탄탈럼과 도전성이 높은 텅스텐을 적층시킴으로써, 배선으로서의 도전성을 유지하면서 트랜지스터(300)로부터의 수소의 확산을 억제할 수 있다. 이 경우, 수소에 대한 배리어성을 가지는 질화 탄탈럼층이, 수소에 대한 배리어성을 가지는 절연체(350)와 접촉하는 구조인 것이 바람직하다.
절연체(354) 및 도전체(356) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 25에서는 절연체(360), 절연체(362), 및 절연체(364)가 순차적으로 적층되어 제공된다. 또한 절연체(360), 절연체(362), 및 절연체(364)에는 도전체(366)가 형성된다. 도전체(366)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(366)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(360)에는 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(366)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(360)가 가지는 개구부에, 수소에 대한 배리어성을 가지는 도전체가 형성되는 것이 바람직하다. 상술한 구성에 의하여, 트랜지스터(300)와 트랜지스터(200)를 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(200)로의 수소의 확산을 억제할 수 있다.
절연체(364) 및 도전체(366) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 25에서는 절연체(370), 절연체(372), 및 절연체(374)가 순차적으로 적층되어 제공된다. 또한 절연체(370), 절연체(372), 및 절연체(374)에는 도전체(376)가 형성된다. 도전체(376)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(376)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(370)에는 절연체(324)와 마찬가지로, 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(376)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(370)가 가지는 개구부에, 수소에 대한 배리어성을 가지는 도전체가 형성되는 것이 바람직하다. 상기 구성에 의하여, 트랜지스터(300)와 트랜지스터(200)를 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(200)로의 수소의 확산을 억제할 수 있다.
절연체(374) 및 도전체(376) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 25에서는 절연체(380), 절연체(382), 및 절연체(384)가 순차적으로 적층되어 제공된다. 또한 절연체(380), 절연체(382), 및 절연체(384)에는 도전체(386)가 형성된다. 도전체(386)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(386)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(380)에는 절연체(324)와 마찬가지로, 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(386)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(380)가 가지는 개구부에, 수소에 대한 배리어성을 가지는 도전체가 형성되는 것이 바람직하다. 상기 구성에 의하여, 트랜지스터(300)와 트랜지스터(200)를 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(200)로의 수소의 확산을 억제할 수 있다.
상기에서, 도전체(356)를 포함하는 배선층, 도전체(366)를 포함하는 배선층, 도전체(376)를 포함하는 배선층, 및 도전체(386)를 포함하는 배선층에 대하여 설명하였지만, 본 실시형태에 따른 기억 장치는 이에 한정되는 것은 아니다. 도전체(356)를 포함하는 배선층과 같은 배선층을 3층 이하로 하여도 좋고, 도전체(356)를 포함하는 배선층과 같은 배선층을 5층 이상으로 하여도 좋다.
절연체(384) 위에는 절연체(210), 절연체(212), 절연체(214), 및 절연체(216)가 순차적으로 적층되어 제공된다. 절연체(210), 절연체(212), 절연체(214), 및 절연체(216) 중 어느 것에는 산소나 수소에 대한 배리어성이 있는 물질을 사용하는 것이 바람직하다.
예를 들어, 절연체(210) 및 절연체(214)에는, 기판(311) 또는 트랜지스터(300)가 제공되는 영역 등으로부터 트랜지스터(200)가 제공되는 영역으로 수소나 불순물이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다. 따라서, 절연체(324)와 같은 재료를 사용할 수 있다.
수소에 대한 배리어성을 가지는 막의 일례로서, CVD법에 의하여 형성한 질화 실리콘을 사용할 수 있다. 여기서, 트랜지스터(200) 등 산화물 반도체를 가지는 반도체 소자에 수소가 확산되면, 이 반도체 소자의 특성이 저하되는 경우가 있다. 따라서, 트랜지스터(200)와 트랜지스터(300) 사이에는 수소의 확산을 억제하는 막을 제공하는 것이 바람직하다. 수소의 확산을 억제하는 막이란 구체적으로는 수소의 이탈량이 적은 막이다.
또한 수소에 대한 배리어성을 가지는 막으로서 예를 들어, 절연체(210) 및 절연체(214)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히 산화 알루미늄은 산소와, 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽 모두에 대하여 막을 투과시키지 않는 차단 효과가 높다. 따라서, 산화 알루미늄은 트랜지스터의 제작 공정 시 및 제작 후에, 수소, 수분 등의 불순물이 트랜지스터(200)에 혼입되는 것을 방지할 수 있다. 또한 트랜지스터(200)를 구성하는 산화물로부터의 산소의 방출을 억제할 수 있다. 그러므로, 트랜지스터(200)에 대한 보호막으로서 사용하기에 적합하다.
또한 예를 들어 절연체(212) 및 절연체(216)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 유전율이 비교적 낮은 재료를 층간막으로 함으로써, 배선 간에 생기는 기생 용량을 저감할 수 있다. 예를 들어, 절연체(212) 및 절연체(216)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(210), 절연체(212), 절연체(214), 및 절연체(216)에는 도전체(218) 및 트랜지스터(200)를 구성하는 도전체(도전체(205)) 등이 매립된다. 또한 도전체(218)는 용량 소자(100) 또는 트랜지스터(300)와 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(218)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
특히, 절연체(210) 및 절연체(214)와 접촉하는 영역의 도전체(218)는 산소, 수소, 및 물에 대한 배리어성을 가지는 도전체인 것이 바람직하다. 상기 구성에 의하여, 트랜지스터(300)와 트랜지스터(200)를 산소, 수소, 및 물에 대한 배리어성을 가지는 층으로 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(200)로의 수소의 확산을 억제할 수 있다.
절연체(216) 상방에는 트랜지스터(200)가 제공된다. 또한 트랜지스터(200)의 구조로서는 위의 실시형태에서 설명한 반도체 장치가 가지는 트랜지스터의 구조를 사용하면 좋다. 또한 도 25에 나타낸 트랜지스터(200)는 일례이며, 그 구조에 한정되지 않고 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
트랜지스터(200) 상방에는 절연체(281)를 제공한다.
절연체(281) 위에는 절연체(282)가 제공된다. 절연체(282)에는 산소나 수소에 대한 배리어성을 가지는 물질을 사용하는 것이 바람직하다. 따라서, 절연체(282)에는 절연체(214)와 같은 재료를 사용할 수 있다. 예를 들어 절연체(282)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히 산화 알루미늄은 산소와, 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽 모두에 대하여 막을 투과시키지 않는 차단 효과가 높다. 따라서, 산화 알루미늄은 트랜지스터의 제작 공정 시 및 제작 후에, 수소, 수분 등의 불순물이 트랜지스터(200)에 혼입되는 것을 방지할 수 있다. 또한 트랜지스터(200)를 구성하는 산화물로부터의 산소의 방출을 억제할 수 있다. 그러므로, 트랜지스터(200)에 대한 보호막으로서 사용하기에 적합하다.
또한 절연체(282) 위에는 절연체(286)가 제공된다. 절연체(286)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 유전율이 비교적 낮은 재료를 층간막으로 함으로써, 배선 간에 생기는 기생 용량을 저감할 수 있다. 예를 들어, 절연체(286)로서는 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(220), 절연체(222), 절연체(224), 절연체(244), 절연체(280), 절연체(274), 절연체(281), 절연체(282), 및 절연체(286)에는 도전체(246) 및 도전체(248) 등이 매립된다.
도전체(246) 및 도전체(248)는 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)와 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(246) 및 도전체(248)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
이어서, 트랜지스터(200) 상방에는 용량 소자(100)가 제공된다. 용량 소자(100)는 도전체(110), 도전체(120), 및 절연체(130)를 가진다.
또한 도전체(246) 및 도전체(248) 위에 도전체(112)를 제공하여도 좋다. 도전체(112)는 용량 소자(100), 트랜지스터(200), 또는 트랜지스터(300)와 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(110)는 용량 소자(100)의 전극으로서의 기능을 가진다. 또한 도전체(112) 및 도전체(110)는 동시에 형성할 수 있다.
도전체(112) 및 도전체(110)에는 몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 원소를 포함한 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 탄탈럼막, 질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 또는 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 도전성 재료를 적용할 수도 있다.
도 25에서는 단층 구조의 도전체(112) 및 도전체(110)를 나타내었지만 상기 구성에 한정되지 않고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어, 배리어성을 가지는 도전체와 도전성이 높은 도전체 사이에, 배리어성을 가지는 도전체 및 도전성이 높은 도전체에 대한 밀착성이 높은 도전체를 형성하여도 좋다.
절연체(130)를 개재하여 도전체(110)와 중첩되도록 도전체(120)를 제공한다. 또한 도전체(120)에는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 또한 도전체 등의 다른 구조와 동시에 형성하는 경우에는, 저저항 금속 재료인 Cu(구리)나 Al(알루미늄) 등을 사용하면 좋다.
도전체(120) 및 절연체(130) 위에는 절연체(150)가 제공된다. 절연체(150)는 절연체(320)와 같은 재료를 사용하여 제공할 수 있다. 또한 절연체(150)는 그 하방의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다.
또한 트랜지스터(300)는 반도체 기판에 제공된 트랜지스터에 한정되지 않는다. 예를 들어 도 27에 나타낸 바와 같이, 트랜지스터(300) 대신에 트랜지스터(450)를 사용하여도 좋다. 트랜지스터(450)는 트랜지스터(200)와 같은 구조를 가지고, 같은 공정을 거쳐 제작할 수 있다.
트랜지스터(450)는 기판(미도시) 위에 제공된 절연체(410) 위에 제공된다. 절연체(412)를 절연체(212)와 같은 방법 및 같은 재료를 사용하여 제공할 수 있다. 마찬가지로 절연체(414), 절연체(416), 절연체(420), 절연체(422), 절연체(424), 절연체(444), 절연체(480), 및 절연체(474)를 각각 절연체(214), 절연체(216), 절연체(220), 절연체(222), 절연체(224), 절연체(244), 절연체(280), 및 절연체(274)와 같은 재료 및 같은 방법을 사용하여 제공할 수 있다.
용량 소자(100)의 한쪽 전극인 도전체(110)는 도전체(246), 도전체(248), 도전체(218), 도전체(428) 등을 통하여 트랜지스터(450)의 게이트와 전기적으로 접속된다. 트랜지스터(450)에서 트랜지스터(200)와 공통되는 부분에 대해서는 설명을 생략한다.
본 구조를 사용함으로써, 산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치에서 전기 특성의 변동을 억제함과 함께 신뢰성을 향상시킬 수 있다. 또는 온 전류가 큰 산화물 반도체를 가지는 반도체 장치를 제공할 수 있다. 또는 오프 전류가 작은 산화물 반도체를 가지는 반도체 장치를 제공할 수 있다. 또는 소비전력이 저감된 반도체 장치를 제공할 수 있다. 또는 산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치에서 미세화 또는 고집적화를 도모할 수 있다.
상술한 바와 같이, 본 실시형태에 나타낸 구성, 구조, 방법 등은 다른 실시형태나 실시예에 나타낸 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 도 28 내지 도 30을 사용하여 본 발명의 일 형태에 따른, 산화물을 반도체에 사용한 트랜지스터(이후, OS 트랜지스터라고도 부름), 및 용량 소자가 적용된 기억 장치의 일례로서, NOSRAM에 대하여 설명한다. NOSRAM(등록 상표)이란 "Nonvolatile Oxide Semiconductor RAM"의 약칭이고, 게인 셀형(2T형, 3T형)의 메모리 셀을 가지는 RAM을 가리킨다. 또한 아래에서 NOSRAM과 같이 OS 트랜지스터를 사용한 메모리 장치를 OS 메모리라고 부르는 경우가 있다.
NOSRAM에서는, 메모리 셀에 OS 트랜지스터가 사용되는 메모리 장치(이후, "OS 메모리"라고 부름)가 적용된다. OS 메모리는 적어도 용량 소자와, 용량 소자의 충방전을 제어하는 OS 트랜지스터를 가지는 메모리이다. OS 트랜지스터는 오프 전류가 매우 작은 트랜지스터이기 때문에, OS 메모리는 우수한 유지 특성을 가지고, 비휘발성 메모리로서 기능할 수 있다.
<<NOSRAM(1600)>>
도 28에 NOSRAM의 구성예를 나타내었다. 도 28에 나타낸 NOSRAM(1600)은 메모리 셀 어레이(1610), 컨트롤러(1640), 행 드라이버(1650), 열 드라이버(1660), 출력 드라이버(1670)를 가진다. 또한 NOSRAM(1600)은 하나의 메모리 셀로 멀티레벨 데이터를 기억하는 멀티레벨 NOSRAM이다.
메모리 셀 어레이(1610)는 복수의 메모리 셀(1611), 복수의 워드선(WWL), 복수의 워드선(RWL), 비트선(BL), 소스선(SL)을 가진다. 워드선(WWL)은 기록 워드선이고, 워드선(RWL)은 판독 워드선이다. NOSRAM(1600)에서는 하나의 메모리 셀(1611)이 3비트(8레벨)의 데이터를 기억한다.
컨트롤러(1640)는 NOSRAM(1600) 전체를 통괄적으로 제어하여, 데이터(WDA[31:0])의 기록, 데이터(RDA[31:0])의 판독을 수행한다. 컨트롤러(1640)는 외부로부터의 명령 신호(예를 들어 칩 인에이블 신호, 기록 인에이블 신호 등)를 처리하여, 행 드라이버(1650), 열 드라이버(1660), 및 출력 드라이버(1670)의 제어 신호를 생성한다.
행 드라이버(1650)는 액세스하는 행을 선택하는 기능을 가진다. 행 드라이버(1650)는 행 디코더(1651) 및 워드선 드라이버(1652)를 가진다.
열 드라이버(1660)는 소스선(SL) 및 비트선(BL)을 구동한다. 열 드라이버(1660)는 열 디코더(1661), 기록 드라이버(1662), DAC(디지털-아날로그 변환 회로)(1663)를 가진다.
DAC(1663)는 3비트의 디지털 데이터를 아날로그 전압으로 변환한다. DAC(1663)는 32비트의 데이터(WDA[31:0])를 3비트마다 아날로그 전압으로 변환한다.
기록 드라이버(1662)는 소스선(SL)을 프리차지하는 기능, 소스선(SL)을 전기적으로 플로팅 상태로 하는 기능, 소스선(SL)을 선택하는 기능, 선택된 소스선(SL)에 DAC(1663)에서 생성한 기록 전압을 입력하는 기능, 비트선(BL)을 프리차지하는 기능, 비트선(BL)을 전기적으로 플로팅 상태로 하는 기능 등을 가진다.
출력 드라이버(1670)는 실렉터(1671), ADC(아날로그-디지털 변환 회로)(1672), 출력 버퍼(1673)를 가진다. 실렉터(1671)는 액세스하는 소스선(SL)을 선택하고, 선택된 소스선(SL)의 전위를 ADC(1672)로 송신한다. ADC(1672)는 아날로그 전압을 3비트의 디지털 데이터로 변환하는 기능을 가진다. 소스선(SL)의 전위는 ADC(1672)에서 3비트의 데이터로 변환되고, 출력 버퍼(1673)는 ADC(1672)로부터 출력되는 데이터를 유지한다.
또한 본 실시형태에 나타내는 행 드라이버(1650), 열 드라이버(1660), 및 출력 드라이버(1670)의 구성은 상기에 한정되지 않는다. 메모리 셀 어레이(1610)의 구성 또는 구동 방법 등에 따라, 상기 드라이버 및 상기 드라이버에 접속되는 배선의 배치를 변경하여도 좋고, 상기 드라이버 및 상기 드라이버에 접속되는 배선이 가지는 기능을 변경 또는 추가하여도 좋다. 예를 들어, 상기 소스선(SL)이 가지는 기능의 일부를 비트선(BL)에 가지게 하는 구성으로 하여도 좋다.
또한 상기에서는 각 메모리 셀(1611)에 유지시키는 정보량을 3비트로 하였지만, 본 실시형태에 나타내는 기억 장치의 구성은 이에 한정되지 않는다. 각 메모리 셀(1611)에 유지시키는 정보량을 2비트 이하로 하여도 좋고, 4비트 이상으로 하여도 좋다. 예를 들어, 각 메모리 셀(1611)에 유지시키는 정보량을 1비트로 하는 경우, DAC(1663) 및 ADC(1672)를 제공하지 않는 구성으로 하여도 좋다.
<메모리 셀(1611) 내지 메모리 셀(1614)>
도 29의 (A)는 메모리 셀(1611)의 구성예를 나타낸 회로도이다. 메모리 셀(1611)은 2T형 게인 셀이고, 메모리 셀(1611)은 워드선(WWL), 워드선(RWL), 비트선(BL), 소스선(SL), 배선(BGL)에 전기적으로 접속된다. 메모리 셀(1611)은 노드(SN), OS 트랜지스터(MO61), 트랜지스터(MP61), 용량 소자(C61)를 가진다. OS 트랜지스터(MO61)는 기록 트랜지스터이다. 트랜지스터(MP61)는 판독 트랜지스터이고, 예를 들어 p채널형 Si 트랜지스터로 구성된다. 용량 소자(C61)는 노드(SN)의 전위를 유지하기 위한 저장 용량(storage capacitor)이다. 노드(SN)는 데이터의 유지 노드이고, 여기서는 트랜지스터(MP61)의 게이트에 상당한다.
메모리 셀(1611)의 기록 트랜지스터가 OS 트랜지스터(MO61)로 구성되기 때문에 NOSRAM(1600)은 데이터를 장시간 유지할 수 있다.
도 29의 (A)의 예에서는, 비트선은 기록과 판독에서 공통의 비트선이지만, 도 29의 (B)에 나타낸 바와 같이, 기록 비트선으로서 기능하는 비트선(WBL)과, 판독 비트선으로서 기능하는 비트선(RBL)을 제공하여도 좋다.
도 29의 (C) 내지 (E)에 메모리 셀의 다른 구성예를 나타내었다. 도 29의 (C) 내지 (E)에는, 기록용 비트선(WBL)과 판독용 비트선(RBL)을 제공한 예를 나타내었지만, 도 29의 (A)와 같이 기록과 판독에서 공유되는 비트선을 제공하여도 좋다.
도 29의 (C)에 나타낸 메모리 셀(1612)은 메모리 셀(1611)의 변형예이고, 판독 트랜지스터를 n채널형 트랜지스터(MN61)로 변경한 것이다. 트랜지스터(MN61)는 OS 트랜지스터이어도 좋고, Si 트랜지스터이어도 좋다.
메모리 셀(1611), 메모리 셀(1612)에서, OS 트랜지스터(MO61)는 보텀 게이트가 없는 OS 트랜지스터이어도 좋다.
도 29의 (D)에 나타낸 메모리 셀(1613)은 3T형 게인 셀이고, 워드선(WWL, RWL), 비트선(WBL), 비트선(RBL), 소스선(SL), 배선(BGL), 배선(PCL)에 전기적으로 접속된다. 메모리 셀(1613)은 노드(SN), OS 트랜지스터(MO62), 트랜지스터(MP62), 트랜지스터(MP63), 용량 소자(C62)를 가진다. OS 트랜지스터(MO62)는 기록 트랜지스터이다. 트랜지스터(MP62)는 판독 트랜지스터이고, 트랜지스터(MP63)는 선택 트랜지스터이다.
도 29의 (E)에 나타낸 메모리 셀(1614)은 메모리 셀(1613)의 변형예이고, 판독 트랜지스터 및 선택 트랜지스터를 n채널형 트랜지스터(트랜지스터(MN62), 트랜지스터(MN63))로 변경한 것이다. 트랜지스터(MN62), 트랜지스터(MN63)는 OS 트랜지스터이어도 좋고, Si 트랜지스터이어도 좋다.
메모리 셀(1611) 내지 메모리 셀(1614)에 제공되는 OS 트랜지스터는 보텀 게이트가 없는 트랜지스터이어도 좋고, 보텀 게이트가 있는 트랜지스터이어도 좋다.
상기에서 메모리 셀(1611) 등이 병렬로 접속된 소위 NOR형 기억 장치에 대하여 설명하였지만, 본 실시형태에 나타내는 기억 장치는 이에 한정되는 것은 아니다. 예를 들어, 아래에서 나타내는 바와 같이, 메모리 셀(1615)이 직렬로 접속된 소위 NAND형 기억 장치로 하여도 좋다.
도 30은 NAND형 메모리 셀 어레이(1610)의 구성예를 나타낸 회로도이다. 도 30에 나타낸 메모리 셀 어레이(1610)는 소스선(SL), 비트선(RBL), 비트선(WBL), 워드선(WWL), 워드선(RWL), 배선(BGL), 및 메모리 셀(1615)을 가진다. 메모리 셀(1615)은 노드(SN), OS 트랜지스터(MO63), 트랜지스터(MN64), 용량 소자(C63)를 가진다. 여기서, 트랜지스터(MN64)는 예를 들어 n채널형 Si 트랜지스터로 구성된다. 이에 한정되지 않고, 트랜지스터(MN64)는 p채널형 Si 트랜지스터이어도 좋고, OS 트랜지스터이어도 좋다.
아래에서는, 도 30에 나타낸 메모리 셀(1615a) 및 메모리 셀(1615b)을 예로 들어 설명한다. 여기서, 메모리 셀(1615a) 및 메모리 셀(1615b) 중 어느 쪽에 접속되는 배선 또는 회로 소자의 부호에는 a 또는 b를 붙였다.
메모리 셀(1615a)에서, 트랜지스터(MN64a)의 게이트와, OS 트랜지스터(MO63a)의 소스 및 드레인 중 한쪽과, 용량 소자(C63a)의 한쪽 전극은 전기적으로 접속된다. 또한 비트선(WBL)과 OS 트랜지스터(MO63a)의 소스 및 드레인 중 다른 쪽은 전기적으로 접속된다. 또한 워드선(WWLa)과 OS 트랜지스터(MO63a)의 게이트는 전기적으로 접속된다. 또한 배선(BGLa)과 OS 트랜지스터(MO63a)의 보텀 게이트는 전기적으로 접속된다. 그리고, 워드선(RWLa)과 용량 소자(C63a)의 다른 쪽 전극은 전기적으로 접속된다.
메모리 셀(1615b)은 비트선(WBL)과의 콘택트부를 대칭축으로 하여 메모리 셀(1615a)과 대칭으로 제공될 수 있다. 따라서, 메모리 셀(1615b)에 포함되는 회로 소자도 상기 메모리 셀(1615a)과 마찬가지로 배선과 접속된다.
또한 메모리 셀(1615a)이 가지는 트랜지스터(MN64a)의 소스는 메모리 셀(1615b)의 트랜지스터(MN64b)의 드레인과 전기적으로 접속된다. 메모리 셀(1615a)이 가지는 트랜지스터(MN64a)의 드레인은 비트선(RBL)과 전기적으로 접속된다. 메모리 셀(1615b)이 가지는 트랜지스터(MN64b)의 소스는 복수의 메모리 셀(1615)이 가지는 트랜지스터(MN64)를 통하여 소스선(SL)과 전기적으로 접속된다. 이와 같이, NAND형 메모리 셀 어레이(1610)에서는 비트선(RBL)과 소스선(SL) 사이에 복수의 트랜지스터(MN64)가 직렬로 접속된다.
도 30에 나타낸 메모리 셀 어레이(1610)를 가지는 기억 장치에서는, 같은 워드선(WWL)(또는 워드선(RWL))에 접속된 복수의 메모리 셀(이후, 메모리 셀 열이라고 부름)마다 기록 동작 및 판독 동작을 수행한다. 예를 들어, 기록 동작은 다음과 같이 수행할 수 있다. 기록을 수행하는 메모리 셀 열에 접속된 워드선(WWL)에 OS 트랜지스터(MO63)가 온 상태가 되는 전위를 공급하여, 기록을 수행하는 메모리 셀 열의 OS 트랜지스터(MO63)를 온 상태로 한다. 이로써, 지정된 메모리 셀 열의 트랜지스터(MN64)의 게이트 및 용량 소자(C63)의 한쪽 전극에 비트선(WBL)의 전위가 공급되어, 상기 게이트에 소정의 전하가 공급된다. 그 후 상기 메모리 셀 열의 OS 트랜지스터(MO63)를 오프 상태로 하면, 상기 게이트에 공급된 소정의 전하를 유지할 수 있다. 이와 같이 하여, 지정된 메모리 셀 열의 메모리 셀(1615)에 데이터를 기록할 수 있다.
또한 예를 들어 판독 동작은 다음과 같이 수행할 수 있다. 우선, 판독을 수행하는 메모리 셀 열에 접속되지 않은 워드선(RWL)에, 트랜지스터(MN64)의 게이트에 공급된 전하와 상관없이, 트랜지스터(MN64)가 온 상태가 되는 전위를 공급하여 판독을 수행하는 메모리 셀 열 이외의 트랜지스터(MN64)를 온 상태로 한다. 그 후, 판독을 수행하는 메모리 셀 열에 접속된 워드선(RWL)에, 트랜지스터(MN64)의 게이트가 가지는 전하에 따라 트랜지스터(MN64)의 온 상태 또는 오프 상태가 선택되는 전위(판독 전위)를 공급한다. 그리고, 소스선(SL)에 정전위를 공급하고, 비트선(RBL)에 접속되는 판독 회로를 동작 상태로 한다. 여기서, 소스선(SL)-비트선(RBL) 사이의 복수의 트랜지스터(MN64)는 판독을 수행하는 메모리 셀 열을 제외하고 온 상태가 되기 때문에, 소스선(SL)-비트선(RBL) 사이의 컨덕턴스는 판독을 수행하는 메모리 셀 열의 트랜지스터(MN64)의 상태(온 상태 또는 오프 상태)에 따라 결정된다. 판독을 수행하는 메모리 셀 열의 트랜지스터(MN64)의 게이트가 가지는 전하에 따라 트랜지스터의 컨덕턴스는 달라지기 때문에, 이에 따라, 비트선(RBL)의 전위는 상이한 값을 취하게 된다. 비트선(RBL)의 전위를 판독 회로에 의하여 판독함으로써, 지정된 메모리 셀 열의 메모리 셀(1615)로부터 정보를 판독할 수 있다.
용량 소자(C61), 용량 소자(C62), 또는 용량 소자(C63)의 충방전에 의하여 데이터를 재기록하기 때문에, NOSRAM(1600)은 원리적으로는 재기록 횟수에 제약은 없으며 낮은 에너지로 데이터의 기록 및 판독이 가능하다. 또한 데이터를 장시간 유지할 수 있기 때문에 리프레시 빈도를 저감할 수 있다.
위의 실시형태에 나타낸 반도체 장치를 메모리 셀(1611), 메모리 셀(1612), 메모리 셀(1613), 메모리 셀(1614), 메모리 셀(1615)에 사용하는 경우, OS 트랜지스터(MO61), OS 트랜지스터(MO62), OS 트랜지스터(MO63)로서 트랜지스터(200)를 사용하고, 용량 소자(C61), 용량 소자(C62), 용량 소자(C63)로서 용량 소자(100)를 사용하고, 트랜지스터(MP61), 트랜지스터(MP62), 트랜지스터(MP63), 트랜지스터(MN61), 트랜지스터(MN62), 트랜지스터(MN63), 트랜지스터(MN64)로서 트랜지스터(300)를 사용할 수 있다. 이로써, 상면에서 보았을 때의 트랜지스터와 용량 소자 한 쌍당 점유 면적을 줄일 수 있기 때문에 본 실시형태에 따른 기억 장치를 더 고집적화시킬 수 있다. 따라서, 본 실시형태에 따른 기억 장치의 단위 면적당 기억 용량을 늘릴 수 있다.
본 실시형태에 나타낸 구성은 다른 실시형태나 실시예에 나타낸 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태에 따른, OS 트랜지스터 및 용량 소자가 적용된 기억 장치의 일례로서 DOSRAM에 대하여 도 31 및 도 32를 사용하여 설명한다. DOSRAM(등록 상표)이란 "Dynamic Oxide Semiconductor RAM"의 약칭이고, 1T(트랜지스터) 1C(용량)형 메모리 셀을 가지는 RAM을 가리킨다. DOSRAM에도 NOSRAM과 마찬가지로 OS 메모리가 적용된다.
<<DOSRAM(1400)>>
도 31에 DOSRAM의 구성예를 나타내었다. 도 31에 나타낸 바와 같이, DOSRAM(1400)은 컨트롤러(1405), 행 회로(1410), 열 회로(1415), 메모리 셀 및 감지 증폭기 어레이(1420)(이후, "MC-SA 어레이(1420)"라고 부름)를 가진다.
행 회로(1410)는 디코더(1411), 워드선 드라이버 회로(1412), 열 실렉터(1413), 감지 증폭기 드라이버 회로(1414)를 가진다. 열 회로(1415)는 글로벌 감지 증폭기 어레이(1416), 입출력 회로(1417)를 가진다. 글로벌 감지 증폭기 어레이(1416)는 복수의 글로벌 감지 증폭기(1447)를 가진다. MC-SA 어레이(1420)는 메모리 셀 어레이(1422), 감지 증폭기 어레이(1423), 글로벌 비트선(GBLL, GBLR)을 가진다.
(MC-SA 어레이(1420))
MC-SA 어레이(1420)는 메모리 셀 어레이(1422)를 감지 증폭기 어레이(1423) 위에 적층시킨 적층 구조를 가진다. 글로벌 비트선(GBLL), 글로벌 비트선(GBLR)은 메모리 셀 어레이(1422) 위에 적층된다. DOSRAM(1400)에서는 비트선의 구조에 로컬 비트선과 글로벌 비트선으로 계층화된 계층 비트선 구조가 채용된다.
메모리 셀 어레이(1422)는 N개(N은 2 이상의 정수(整數)임)의 로컬 메모리 셀 어레이(1425<0>) 내지 로컬 메모리 셀 어레이(1425<N-1>)를 가진다. 도 32의 (A)에 로컬 메모리 셀 어레이(1425)의 구성예를 나타내었다. 로컬 메모리 셀 어레이(1425)는 복수의 메모리 셀(1445), 복수의 워드선(WL), 복수의 비트선(BLL), 복수의 비트선(BLR)을 가진다. 도 32의 (A)의 예에서는 로컬 메모리 셀 어레이(1425)의 구조는 오픈 비트선형이지만, 폴디드 비트선형이어도 좋다.
도 32의 (B)에 공통의 비트선(BLL)(비트선(BLR))에 접속되는 한 쌍의 메모리 셀(1445a) 및 메모리 셀(1445b)의 회로 구성예를 나타내었다. 메모리 셀(1445a)은 트랜지스터(MW1a), 용량 소자(CS1a), 단자(B1a), 단자(B2a)를 가지고, 워드선(WLa), 비트선(BLL)(비트선(BLR))에 접속된다. 또한 메모리 셀(1445b)은 트랜지스터(MW1b), 용량 소자(CS1b), 단자(B1b), 단자(B2b)를 가지고, 워드선(WLb), 비트선(BLL)(비트선(BLR))에 접속된다. 또한 아래에서, 메모리 셀(1445a) 및 메모리 셀(1445b) 중 어느 것인지를 특별히 한정하지 않는 경우에는, 메모리 셀(1445) 및 이에 부속하는 구성에 a 또는 b의 부호를 붙이지 않는 경우가 있다.
트랜지스터(MW1a)는 용량 소자(CS1a)의 충방전을 제어하는 기능을 가지고, 트랜지스터(MW1b)는 용량 소자(CS1b)의 충방전을 제어하는 기능을 가진다. 트랜지스터(MW1a)의 게이트는 워드선(WLa)에 전기적으로 접속되고, 제 1 단자는 비트선(BLL(비트선(BLR)))에 전기적으로 접속되고, 제 2 단자는 용량 소자(CS1a)의 제 1 단자에 전기적으로 접속된다. 또한 트랜지스터(MW1b)의 게이트는 워드선(WLb)에 전기적으로 접속되고, 제 1 단자는 비트선(BLL)(비트선(BLR))에 전기적으로 접속되고, 제 2 단자는 용량 소자(CS1b)의 제 1 단자에 전기적으로 접속된다. 이와 같이, 비트선(BLL)(비트선(BLR))이 트랜지스터(MW1a)의 제 1 단자와 트랜지스터(MW1b)의 제 1 단자에서 공통적으로 사용된다.
트랜지스터(MW1)는 용량 소자(CS1)의 충방전을 제어하는 기능을 가진다. 용량 소자(CS1)의 제 2 단자는 단자(B2)에 전기적으로 접속된다. 단자(B2)에는 정전위(예를 들어 저전원 전위)가 입력된다.
위의 실시형태에 나타낸 반도체 장치를 메모리 셀(1445a), 메모리 셀(1445b)에 사용하는 경우, 트랜지스터(MW1a)로서 트랜지스터(200a)를, 트랜지스터(MW1b)로서 트랜지스터(200b)를 사용하고, 용량 소자(CS1a)로서 용량 소자(100a)를 사용하고, 용량 소자(CS1b)로서 용량 소자(100b)를 사용할 수 있다. 이로써, 상면에서 보았을 때의 트랜지스터와 용량 소자 한 쌍당 점유 면적을 줄일 수 있기 때문에 본 실시형태에 따른 기억 장치를 고집적화시킬 수 있다. 따라서, 본 실시형태에 따른 기억 장치의 단위 면적당 기억 용량을 늘릴 수 있다.
트랜지스터(MW1)는 보텀 게이트를 가지고, 보텀 게이트는 단자(B1)에 전기적으로 접속된다. 그러므로, 단자(B1)의 전위에 의하여, 트랜지스터(MW1)의 Vth를 변경할 수 있다. 예를 들어, 단자(B1)의 전위는 고정 전위(예를 들어 음의 정전위)이어도 좋고, DOSRAM(1400)의 동작에 따라 단자(B1)의 전위를 변화시켜도 좋다.
트랜지스터(MW1)의 보텀 게이트를 트랜지스터(MW1)의 게이트, 소스, 또는 드레인에 전기적으로 접속시켜도 좋다. 또는 트랜지스터(MW1)에 보텀 게이트를 제공하지 않아도 된다.
감지 증폭기 어레이(1423)는 N개의 로컬 감지 증폭기 어레이(1426<0>) 내지 로컬 감지 증폭기 어레이(1426<N-1>)를 가진다. 로컬 감지 증폭기 어레이(1426)는 하나의 스위치 어레이(1444), 복수의 감지 증폭기(1446)를 가진다. 감지 증폭기(1446)에는 비트선쌍이 전기적으로 접속된다. 감지 증폭기(1446)는 비트선쌍을 프리차지하는 기능, 비트선쌍의 전위차를 증폭하는 기능, 이 전위차를 유지하는 기능을 가진다. 스위치 어레이(1444)는 비트선쌍을 선택하고, 선택한 비트선쌍과 글로벌 비트선쌍 사이를 도통 상태로 하는 기능을 가진다.
여기서, 비트선쌍이란 감지 증폭기에 의하여 동시에 비교되는 2개의 비트선을 가리킨다. 글로벌 비트선쌍이란 글로벌 감지 증폭기에 의하여 동시에 비교되는 2개의 글로벌 비트선을 가리킨다. 비트선쌍을 한 쌍의 비트선이라고 부를 수 있고, 글로벌 비트선쌍을 한 쌍의 글로벌 비트선이라고 부를 수 있다. 여기서는, 비트선(BLL)과 비트선(BLR)이 한 쌍의 비트선쌍을 이룬다. 글로벌 비트선(GBLL)과 글로벌 비트선(GBLR)이 한 쌍의 글로벌 비트선쌍을 이룬다. 아래에서, 비트선쌍(BLL, BLR), 글로벌 비트선쌍(GBLL, GBLR)이라고도 나타낸다.
(컨트롤러(1405))
컨트롤러(1405)는 DOSRAM(1400)의 동작 전반을 제어하는 기능을 가진다. 컨트롤러(1405)는 외부로부터 입력되는 명령 신호를 논리 연산하여 동작 모드를 결정하는 기능, 결정한 동작 모드가 실행되도록 행 회로(1410), 열 회로(1415)의 제어 신호를 생성하는 기능, 외부로부터 입력되는 어드레스 신호를 유지하는 기능, 내부 어드레스 신호를 생성하는 기능을 가진다.
(행 회로(1410))
행 회로(1410)는 MC-SA 어레이(1420)를 구동하는 기능을 가진다. 디코더(1411)는 어드레스 신호를 디코드하는 기능을 가진다. 워드선 드라이버 회로(1412)는 액세스 대상 행의 워드선(WL)을 선택하는 선택 신호를 생성한다.
열 실렉터(1413), 감지 증폭기 드라이버 회로(1414)는 감지 증폭기 어레이(1423)를 구동하기 위한 회로이다. 열 실렉터(1413)는 액세스 대상 열의 비트선을 선택하기 위한 선택 신호를 생성하는 기능을 가진다. 열 실렉터(1413)의 선택 신호에 의하여, 각 로컬 감지 증폭기 어레이(1426)의 스위치 어레이(1444)가 제어된다. 감지 증폭기 드라이버 회로(1414)의 제어 신호에 의하여, 복수의 로컬 감지 증폭기 어레이(1426)는 독립적으로 구동된다.
(열 회로(1415))
열 회로(1415)는 데이터 신호(WDA[31:0])의 입력을 제어하는 기능, 데이터 신호(RDA[31:0])의 출력을 제어하는 기능을 가진다. 데이터 신호(WDA[31:0])는 기록 데이터 신호이고, 데이터 신호(RDA[31:0])는 판독 데이터 신호이다.
글로벌 감지 증폭기(1447)는 글로벌 비트선쌍(GBLL, GBLR)에 전기적으로 접속된다. 글로벌 감지 증폭기(1447)는 글로벌 비트선쌍(GBLL, GBLR) 사이의 전위차를 증폭하는 기능, 이 전위차를 유지하는 기능을 가진다. 글로벌 비트선쌍(GBLL, GBLR)으로의 데이터의 기록 및 판독은 입출력 회로(1417)에 의하여 수행된다.
DOSRAM(1400)의 기록 동작의 개요를 설명한다. 입출력 회로(1417)에 의하여, 데이터가 글로벌 비트선쌍에 기록된다. 글로벌 비트선쌍의 데이터는 글로벌 감지 증폭기 어레이(1416)에 의하여 유지된다. 어드레스 신호가 지정하는 로컬 감지 증폭기 어레이(1426)의 스위치 어레이(1444)에 의하여 글로벌 비트선쌍의 데이터가 대상 열의 비트선쌍에 기록된다. 로컬 감지 증폭기 어레이(1426)는 기록된 데이터를 증폭하고 유지한다. 지정된 로컬 메모리 셀 어레이(1425)에서 행 회로(1410)에 의하여 대상 행의 워드선(WL)이 선택되고, 선택 행의 메모리 셀(1445)에 로컬 감지 증폭기 어레이(1426)의 유지 데이터가 기록된다.
DOSRAM(1400)의 판독 동작의 개요를 설명한다. 어드레스 신호에 의하여, 로컬 메모리 셀 어레이(1425)의 1행이 지정된다. 지정된 로컬 메모리 셀 어레이(1425)에서 대상 행의 워드선(WL)이 선택 상태가 되고, 메모리 셀(1445)의 데이터가 비트선에 기록된다. 로컬 감지 증폭기 어레이(1426)에 의하여 각 열의 비트선쌍의 전위차가 데이터로서 검출되며 유지된다. 스위치 어레이(1444)에 의하여 로컬 감지 증폭기 어레이(1426)의 유지 데이터 중에서 어드레스 신호가 지정하는 열의 데이터가 글로벌 비트선쌍에 기록된다. 글로벌 감지 증폭기 어레이(1416)는 글로벌 비트선쌍의 데이터를 검출하고 유지한다. 글로벌 감지 증폭기 어레이(1416)의 유지 데이터는 입출력 회로(1417)에 출력된다. 이로써 판독 동작이 완료된다.
용량 소자(CS1)의 충방전에 의하여 데이터를 재기록하기 때문에, DOSRAM(1400)은 원리적으로는 재기록 횟수에 제약은 없으며 낮은 에너지로 데이터의 기록 및 판독이 가능하다. 또한 메모리 셀(1445)의 회로 구성이 단순하기 때문에 대용량화가 용이하다.
트랜지스터(MW1)는 OS 트랜지스터이다. OS 트랜지스터는 오프 전류가 매우 작기 때문에, 용량 소자(CS1)로부터 전하가 누설되는 것을 억제할 수 있다. 따라서, DOSRAM(1400)의 유지 시간은 DRAM과 비교하여 매우 길다. 따라서 리프레시의 빈도를 저감할 수 있기 때문에, 리프레시 동작에 필요한 전력을 삭감할 수 있다. 따라서, DOSRAM(1400)은 대용량의 데이터를 고빈도로 재기록하는 메모리 장치, 예를 들어 화상 처리에 이용되는 프레임 메모리에 적합하다.
MC-SA 어레이(1420)가 적층 구조를 가지므로 로컬 감지 증폭기 어레이(1426)의 길이와 같은 정도의 길이로 비트선을 짧게 할 수 있다. 비트선을 짧게 함으로써, 비트선 용량이 작아지므로 메모리 셀(1445)의 저장 용량을 저감할 수 있다. 또한 로컬 감지 증폭기 어레이(1426)에 스위치 어레이(1444)를 제공함으로써, 긴 비트선의 개수를 줄일 수 있다. 상술한 이유로 DOSRAM(1400)으로의 액세스 시에 구동되는 부하가 저감되므로 소비전력을 낮출 수 있다.
본 실시형태에 나타낸 구성은 다른 실시형태나 실시예에 나타낸 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는 위의 실시형태에 나타낸 반도체 장치를 적용한 AI 시스템에 대하여 도 33을 사용하여 설명한다.
도 33은 AI 시스템(4041)의 구성예를 나타낸 블록도이다. AI 시스템(4041)은 연산부(4010)와, 제어부(4020)와, 입출력부(4030)를 가진다.
연산부(4010)는 아날로그 연산 회로(4011)와, DOSRAM(4012)과, NOSRAM(4013)과, FPGA(Field Programmable Gate Array)(4014)를 가진다. DOSRAM(4012) 및 NOSRAM(4013)으로서 위의 실시형태에 나타낸 DOSRAM(1400), NOSRAM(1600)을 사용할 수 있다. 또한 FPGA(4014)에는 컨피규레이션 메모리 및 레지스터에 OS 메모리가 적용된다. 여기서는, 이와 같은 FPGA를 "OS-FPGA"라고 부른다.
제어부(4020)는 CPU(4021)와, GPU(4022)와, PLL(Phase Locked Loop)(4023)과, SRAM(Static Random Access Memory)(4024)과, PROM(Programmable Read Only Memory)(4025)과, 메모리 컨트롤러(4026)와, 전원 회로(4027)와, PMU(Power Management Unit)(4028)를 가진다.
입출력부(4030)는 외부 기억 제어 회로(4031)와, 음성 코덱(4032)과, 영상 코덱(4033)과, 범용 입출력 모듈(4034)과, 통신 모듈(4035)을 가진다.
연산부(4010)는 신경망에 의한 학습 또는 추론을 실행할 수 있다.
아날로그 연산 회로(4011)는 A/D(아날로그/디지털) 변환 회로, D/A(디지털/아날로그) 변환 회로, 및 적화 연산 회로를 가진다.
아날로그 연산 회로(4011)는 OS 트랜지스터를 사용하여 형성하는 것이 바람직하다. OS 트랜지스터를 사용한 아날로그 연산 회로(4011)는 아날로그 메모리를 가지고, 학습 또는 추론에 필요한 적화 연산을 저소비전력으로 실행할 수 있게 된다.
DOSRAM(4012)은 OS 트랜지스터를 사용하여 형성된 DRAM이고, DOSRAM(4012)은 CPU(4021)로부터 송신되는 디지털 데이터를 일시적으로 저장하는 메모리이다. DOSRAM(4012)은 OS 트랜지스터를 포함하는 메모리 셀과, Si 트랜지스터를 포함하는 판독 회로부를 가진다. 상기 메모리 셀과 판독 회로부는 적층된 상이한 층에 제공할 수 있기 때문에 DOSRAM(4012)은 전체의 회로 면적을 작게 할 수 있다.
신경망을 사용한 계산은 입력 데이터가 1000개를 넘는 경우가 있다. 상기 입력 데이터를 SRAM에 저장하는 경우, SRAM은 회로 면적에 제한이 있어 기억 용량이 작기 때문에, 상기 입력 데이터를 작게 나누어 저장할 수밖에 없다. DOSRAM(4012)은 제한된 회로 면적에서도 메모리 셀을 높은 집적도로 배치할 수 있고, SRAM과 비교하여 기억 용량이 크다. 그러므로, DOSRAM(4012)은 상기 입력 데이터를 효율적으로 저장할 수 있다.
NOSRAM(4013)은 OS 트랜지스터를 사용한 비휘발성 메모리이다. NOSRAM(4013)은 플래시 메모리나, ReRAM(Resistive Random Access Memory), MRAM(Magnetoresistive Random Access Memory) 등의 다른 비휘발성 메모리와 비교하여, 데이터를 기록할 때의 소비전력이 작다. 또한 플래시 메모리나 ReRAM과 달리, 데이터를 기록할 때 소자가 열화되지 않고, 데이터의 기록 가능 횟수에 제한이 없다.
또한 NOSRAM(4013)은 1비트의 2레벨 데이터 외에, 2비트 이상의 멀티레벨 데이터를 기억할 수 있다. NOSRAM(4013)은 멀티레벨 데이터를 기억함으로써, 1비트당 메모리 셀 면적을 작게 할 수 있다.
또한 NOSRAM(4013)은 디지털 데이터 외에 아날로그 데이터를 기억할 수 있다. 그러므로, 아날로그 연산 회로(4011)는 NOSRAM(4013)을 아날로그 메모리로서 사용할 수도 있다. NOSRAM(4013)은 아날로그 데이터를 그대로 기억할 수 있기 때문에, D/A 변환 회로나 A/D 변환 회로가 불필요하다. 그러므로, NOSRAM(4013)은 주변 회로의 면적을 작게 할 수 있다. 또한 본 명세서에서 아날로그 데이터란 3비트(8레벨) 이상의 분해능을 가지는 데이터를 가리킨다. 상술한 멀티레벨 데이터가 아날로그 데이터에 포함되는 경우도 있다.
신경망의 계산에 사용되는 데이터나 파라미터를 일단 NOSRAM(4013)에 저장할 수 있다. 상기 데이터나 파라미터를 CPU(4021)를 통하여 AI 시스템(4041)의 외부에 제공된 메모리에 저장하여도 좋지만, 내부에 제공된 NOSRAM(4013)이 더 고속으로 그리고 저소비전력으로 상기 데이터나 파라미터를 저장할 수 있다. 또한 NOSRAM(4013)은 DOSRAM(4012)보다 비트선을 길게 할 수 있기 때문에 기억 용량을 크게 할 수 있다.
FPGA(4014)는 OS 트랜지스터를 사용한 FPGA이다. AI 시스템(4041)은 FPGA(4014)를 사용함으로써, 후술하는 심층 신경망(DNN), 컨볼루셔널 신경망(CNN), 순환 신경망(RNN), 자기 부호화기(autoencorder), 심층 볼츠만 머신(DBM), 심층 신뢰 신경망(DBN) 등의 신경망의 접속을 하드웨어에 의하여 구성할 수 있다. 상기 신경망의 접속을 하드웨어에 의하여 구성함으로써, 신경망의 계산을 더 고속으로 실행할 수 있다.
FPGA(4014)는 OS 트랜지스터를 가지는 FPGA이다. OS-FPGA는 SRAM으로 구성되는 FPGA보다 메모리의 면적을 작게 할 수 있다. 그러므로, 콘텍스트 전환 기능을 추가하여도 면적 증가가 적다. 또한 OS-FPGA는 부스팅에 의하여 데이터나 파라미터를 고속으로 전할 수 있다.
AI 시스템(4041)은 아날로그 연산 회로(4011), DOSRAM(4012), NOSRAM(4013), 및 FPGA(4014)를 하나의 다이(칩) 위에 제공할 수 있다. 그러므로, AI 시스템(4041)은 고속으로 그리고 저소비전력으로 신경망의 계산을 실행할 수 있다. 또한 아날로그 연산 회로(4011), DOSRAM(4012), NOSRAM(4013), 및 FPGA(4014)는 같은 제조 프로세스에서 제작할 수 있다. 그러므로, AI 시스템(4041)은 낮은 비용으로 제작할 수 있다.
또한 연산부(4010)는 DOSRAM(4012), NOSRAM(4013), 및 FPGA(4014)를 모두 가질 필요는 없다. AI 시스템(4041)이 해결하려고 하는 과제에 따라 DOSRAM(4012), NOSRAM(4013), 및 FPGA(4014) 중 하나 또는 복수를 선택하여 제공하면 좋다.
AI 시스템(4041)은 해결하려고 하는 과제에 따라 심층 신경망(DNN), 컨볼루셔널 신경망(CNN), 순환 신경망(RNN), 자기 부호화기, 심층 볼츠만 머신(DBM), 심층 신뢰 신경망(DBN) 등의 기법을 실행할 수 있다. PROM(4025)은 이들 기법 중 적어도 하나를 실행하기 위한 프로그램을 저장할 수 있다. 또한 상기 프로그램의 일부 또는 모두를 NOSRAM(4013)에 저장하여도 좋다.
라이브러리로서 존재하는 기존의 프로그램은 GPU의 처리를 전제로 하는 것이 많다. 그러므로, AI 시스템(4041)은 GPU(4022)를 가지는 것이 바람직하다. AI 시스템(4041)은 학습과 추론에 사용되는 적화 연산 중에서 보틀넥이 되는 적화 연산을 연산부(4010)에서 실행하고, 그 이외의 적화 연산을 GPU(4022)에서 실행할 수 있다. 이로써, 학습과 추론을 고속으로 실행할 수 있다.
전원 회로(4027)는 논리 회로용 저전원 전위를 생성할 뿐만 아니라, 아날로그 연산을 위한 전위 생성도 수행한다. 전원 회로(4027)는 OS 메모리를 포함하여도 좋다. 전원 회로(4027)는 기준 전위를 OS 메모리에 저장함으로써 소비전력을 낮출 수 있다.
PMU(4028)는 AI 시스템(4041)의 전력 공급을 일시적으로 오프로 하는 기능을 가진다.
CPU(4021) 및 GPU(4022)는 레지스터로서 OS 메모리를 가지는 것이 바람직하다. CPU(4021) 및 GPU(4022)는 OS 메모리를 가짐으로써, 전력 공급이 오프가 되어도 OS 메모리 내에 데이터(논리값)를 계속 유지할 수 있다. 결과적으로, AI 시스템(4041)은 전력을 절약할 수 있다.
PLL(4023)은 클록을 생성하는 기능을 가진다. AI 시스템(4041)은 PLL(4023)이 생성한 클록을 기준으로 동작을 수행한다. PLL(4023)은 OS 메모리를 가지는 것이 바람직하다. PLL(4023)은 OS 메모리를 가짐으로써, 클록의 발진 주기를 제어하는 아날로그 전위를 유지할 수 있다.
AI 시스템(4041)은 DRAM 등의 외부 메모리에 데이터를 저장하여도 좋다. 그러므로, AI 시스템(4041)은 외부의 DRAM과의 인터페이스로서 기능하는 메모리 컨트롤러(4026)를 가지는 것이 바람직하다. 또한 메모리 컨트롤러(4026)는 CPU(4021) 또는 GPU(4022) 가까이에 배치하는 것이 바람직하다. 이로써, 데이터를 고속으로 주고받을 수 있다.
제어부(4020)에 나타낸 회로의 일부 또는 모두는 연산부(4010)와 같은 다이 위에 형성할 수 있다. 이로써, AI 시스템(4041)은 고속으로 그리고 저소비전력으로 신경망의 계산을 실행할 수 있다.
신경망의 계산에 사용되는 데이터는 외부 기억 장치(HDD(Hard Disk Drive), SSD(Solid State Drive) 등)에 저장되는 경우가 많다. 그러므로, AI 시스템(4041)은 외부 기억 장치와의 인터페이스로서 기능하는 외부 기억 제어 회로(4031)를 가지는 것이 바람직하다.
신경망을 사용한 학습과 추론은 음성이나 영상을 취급하는 경우가 많기 때문에, AI 시스템(4041)은 음성 코덱(4032) 및 영상 코덱(4033)을 가진다. 음성 코덱(4032)은 음성 데이터의 인코드(부호화) 및 디코드(복호화)를 수행하고, 영상 코덱(4033)은 영상 데이터의 인코드 및 디코드를 수행한다.
AI 시스템(4041)은 외부 센서로부터 얻어진 데이터를 사용하여 학습 또는 추론을 수행할 수 있다. 그러므로, AI 시스템(4041)은 범용 입출력 모듈(4034)을 가진다. 범용 입출력 모듈(4034)은 예를 들어 USB(Universal Serial Bus)나 I2C(Inter-Integrated Circuit) 등을 포함한다.
AI 시스템(4041)은 인터넷을 경유하여 얻어진 데이터를 사용하여 학습 또는 추론을 수행할 수 있다. 그러므로, AI 시스템(4041)은 통신 모듈(4035)을 가지는 것이 바람직하다.
아날로그 연산 회로(4011)는 멀티레벨의 플래시 메모리를 아날로그 메모리로서 사용하여도 좋다. 그러나, 플래시 메모리는 재기록 가능 횟수에 제한이 있다. 또한 멀티레벨의 플래시 메모리는 임베디드 형성(연산 회로와 메모리를 같은 다이 위에 형성하는 것)이 매우 어렵다.
또한 아날로그 연산 회로(4011)는 ReRAM을 아날로그 메모리로서 사용하여도 좋다. 그러나, ReRAM은 재기록 가능 횟수에 제한이 있고, 기억 정확도의 관점에서도 문제가 있다. 또한 2개의 단자를 가지는 소자이기 때문에 데이터의 기록과 판독을 나누는 회로 설계가 복잡해진다.
또한 아날로그 연산 회로(4011)는 MRAM을 아날로그 메모리로서 사용하여도 좋다. 그러나, MRAM은 저항 변화율이 낮기 때문에 기억 정확도의 관점에서 문제가 있다.
상술한 것을 감안하여, 아날로그 연산 회로(4011)에서 OS 메모리를 아날로그 메모리로서 사용하는 것이 바람직하다.
본 실시형태에 나타낸 구성은 다른 실시형태나 실시예에 나타낸 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 7)
<AI 시스템의 응용예>
본 실시형태에서는 위의 실시형태에 나타낸 AI 시스템의 응용예에 대하여 도 34를 사용하여 설명한다.
도 34의 (A)는 도 33에서 설명한 AI 시스템(4041)이 병렬로 배치되고, 신호가 버스선을 통하여 시스템 간에서 송수신될 수 있는 AI 시스템(4041A)을 나타낸 것이다.
도 34의 (A)에 나타낸 AI 시스템(4041A)은 복수의 AI 시스템(4041_1) 내지 AI 시스템(4041_n)(n은 자연수임)을 가진다. AI 시스템(4041_1) 내지 AI 시스템(4041_n)은 버스선(4098)을 통하여 서로 접속된다.
또한 도 34의 (B)는 도 33에서 설명한 AI 시스템(4041)이 도 34의 (A)와 마찬가지로 병렬로 배치되고, 신호가 네트워크를 통하여 시스템 간에서 송수신될 수 있는 AI 시스템(4041B)이다.
도 34의 (B)에 나타낸 AI 시스템(4041B)은 복수의 AI 시스템(4041_1) 내지 AI 시스템(4041_n)을 가진다. AI 시스템(4041_1) 내지 AI 시스템(4041_n)은 네트워크(4099)를 통하여 서로 접속된다.
네트워크(4099)는 AI 시스템(4041_1) 내지 AI 시스템(4041_n)의 각각에 통신 모듈을 제공하고, 무선 또는 유선에 의한 통신을 수행하는 구성으로 하면 좋다. 통신 모듈은 안테나를 통하여 통신을 수행할 수 있다. 예를 들어 World Wide Web(WWW)의 기반인 인터넷, 인트라넷, 엑스트라넷, PAN(Personal Area Network), LAN(Local Area Network), CAN(Campus Area Network), MAN(Metropolitan Area Network), WAN(Wide Area Network), GAN(Global Area Network) 등의 컴퓨터 네트워크에 각 전자 기기를 접속시켜, 통신을 수행할 수 있다. 무선 통신을 수행하는 경우, 통신 프로토콜 또는 통신 기술로서, LTE(Long Term Evolution), GSM(Global System for Mobile Communication: 등록 상표), EDGE(Enhanced Data Rates for GSM Evolution), CDMA2000(Code Division Multiple Access 2000), W-CDMA(등록 상표) 등의 통신 규격, 또는 Wi-Fi(등록 상표), Bluetooth(등록 상표), ZigBee(등록 상표) 등의 IEEE에 의하여 통신 규격화된 사양을 사용할 수 있다.
도 34의 (A) 및 (B)의 구성으로 함으로써, 외부의 센서 등으로 얻어진 아날로그 신호를 별개의 AI 시스템에 의하여 처리할 수 있다. 예를 들어, 생체 정보로서, 뇌파, 맥박, 혈압, 체온 등과 같은 정보를 뇌파 센서, 맥파 센서, 혈압 센서, 온도 센서와 같은 각종 센서로 취득하고, 별개의 AI 시스템으로 아날로그 신호를 처리할 수 있다. 별개의 AI 시스템의 각각에서 신호의 처리 또는 학습을 수행함으로써 하나의 AI 시스템당 정보 처리량을 적게 할 수 있다. 그러므로, 더 적은 연산량으로 신호의 처리 또는 학습을 수행할 수 있다. 결과적으로, 인식 정확도를 높일 수 있다. 각각의 AI 시스템으로 얻어진 정보로부터, 복잡하게 변화하는 생체 정보의 변화를 순식간에 통합적으로 파악할 수 있는 것 등을 기대할 수 있다.
본 실시형태에 나타낸 구성은 다른 실시형태나 실시예에 나타낸 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 8)
본 실시형태에서는 위의 실시형태에 나타낸 AI 시스템을 포함시킨 IC의 일례를 나타낸다.
위의 실시형태에 나타낸 AI 시스템은 CPU 등의 Si 트랜지스터로 이루어지는 디지털 처리 회로와, OS 트랜지스터를 사용한 아날로그 연산 회로, OS-FPGA, 및 DOSRAM, NOSRAM 등의 OS 메모리를 하나의 다이에 집적할 수 있다.
도 35에 AI 시스템을 포함시킨 IC의 일례를 나타내었다. 도 35에 나타낸 AI 시스템 IC(7000)는 리드(7001) 및 회로부(7003)를 가진다. AI 시스템 IC(7000)는 예를 들어 프린트 기판(7002)에 실장된다. 이와 같은 IC칩이 복수 조합되고, 각각이 프린트 기판(7002) 위에서 전기적으로 접속됨으로써 전자 부품이 실장된 기판(실장 기판(7004))이 완성된다. 회로부(7003)에는 위의 실시형태에 나타낸 각종 회로가 하나의 다이에 제공된다. 회로부(7003)는 상술한 실시형태에 나타낸 바와 같이, 적층 구조를 가지고, Si 트랜지스터층(7031), 배선층(7032), OS 트랜지스터층(7033)으로 크게 나누어진다. OS 트랜지스터층(7033)을 Si 트랜지스터층(7031)에 적층시켜 제공할 수 있기 때문에 AI 시스템 IC(7000)의 소형화가 용이하다.
도 35에서는, AI 시스템 IC(7000)의 패키지에 QFP(Quad Flat Package)를 적용하였지만, 패키지의 형태는 이에 한정되지 않는다.
CPU 등의 디지털 처리 회로, OS 트랜지스터를 사용한 아날로그 연산 회로, OS-FPGA, 및 DOSRAM, NOSRAM 등의 OS 메모리는 모두 Si 트랜지스터층(7031), 배선층(7032), 및 OS 트랜지스터층(7033)에 형성할 수 있다. 즉, 상기 AI 시스템을 구성하는 소자는 동일한 제조 프로세스에서 형성할 수 있다. 그러므로, 본 실시형태에 나타내는 IC는 구성하는 소자가 증가하여도 제조 프로세스를 증가시킬 필요가 없어 상기 AI 시스템을 낮은 비용으로 포함시킬 수 있다.
본 실시형태에 나타낸 구성은 다른 실시형태나 실시예에 나타낸 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 9)
본 발명의 일 형태에 따른 반도체 장치는 CPU나 GPU 등의 프로세서 또는 컴퓨터에 사용할 수 있다. 도 36 내지 도 38에 본 발명의 일 형태에 따른 CPU나 GPU 등의 프로세서 또는 컴퓨터를 가지는 전자 기기의 구체적인 예를 나타내었다.
<전자 기기, 시스템>
본 발명의 일 형태에 따른 GPU 또는 컴퓨터는 다양한 전자 기기에 탑재될 수 있다. 전자 기기의 예로서는 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등을 들 수 있다. 또한 본 발명의 일 형태에 따른 집적 회로 또는 컴퓨터를 전자 기기에 제공함으로써, 전자 기기에 인공 지능을 탑재할 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에 영상이나 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다. 도 36에 전자 기기의 예를 나타내었다.
[정보 단말기 1]
도 36의 (A)는 정보 단말기의 한 종류인 휴대 전화기(스마트폰)를 나타낸 것이다. 정보 단말기(5500)는 하우징(5510)과 표시부(5511)를 가지고, 입력용 인터페이스로서 터치 패널이 표시부(5511)에 포함되고, 버튼이 하우징(5510)에 포함된다.
정보 단말기(5500)는 본 발명의 일 형태의 컴퓨터를 적용함으로써 인공 지능을 이용한 애플리케이션을 실행할 수 있다. 인공 지능을 이용한 애플리케이션으로서는, 예를 들어, 회화를 인식하고 그 회화 내용을 표시부(5511)에 표시하는 애플리케이션, 표시부(5511)에 포함된 터치 패널에 대하여 사용자가 입력한 문자, 도형 등을 인식하고 표시부(5511)에 표시하는 애플리케이션, 지문이나 성문 등의 생체 인증을 수행하는 애플리케이션 등이 있다.
[정보 단말기 2]
도 36의 (B)는 데스크톱형 정보 단말기(5300)를 나타낸 것이다. 데스크톱형 정보 단말기(5300)는 정보 단말기의 본체(5301)와 디스플레이(5302)와 키보드(5303)를 가진다.
데스크톱형 정보 단말기(5300)는 상술한 정보 단말기(5500)와 마찬가지로 본 발명의 일 형태의 컴퓨터를 적용함으로써, 인공 지능을 이용한 애플리케이션을 실행할 수 있다. 인공 지능을 이용한 애플리케이션으로서는 예를 들어 설계 지원 소프트웨어, 문장 첨삭 소프트웨어, 식단 자동 생성 소프트웨어 등이 있다. 또한 데스크톱형 정보 단말기(5300)를 사용함으로써 신규 인공 지능을 개발할 수 있다.
또한 전자 기기의 예로서 스마트폰 및 데스크톱용 정보 단말기를 각각 도 36의 (A), (B)에 나타내었지만, 스마트폰 및 데스크톱용 정보 단말기 이외의 정보 단말기를 적용할 수 있다. 스마트폰 및 데스크톱용 정보 단말기 이외의 정보 단말기로서는 예를 들어 PDA(Personal Digital Assistant), 노트북형 정보 단말기, 워크스테이션 등이 있다.
[전자 제품]
도 36의 (C)는 전자 제품의 일례인 전기 냉동 냉장고(5800)를 나타낸 것이다. 전기 냉동 냉장고(5800)는 하우징(5801), 냉장실용 도어(5802), 냉동실용 도어(5803) 등을 가진다.
전기 냉동 냉장고(5800)에 본 발명의 일 형태의 컴퓨터를 적용함으로써, 인공 지능을 가지는 전기 냉동 냉장고(5800)를 실현할 수 있다. 인공 지능을 이용함으로써 전기 냉동 냉장고(5800)는 전기 냉동 냉장고(5800)에 보관하는 식품, 그 식품의 소비 기한 등에 기초하여 식단을 자동 생성하는 기능이나, 전기 냉동 냉장고(5800) 내의 온도를 보관하는 식품에 맞춘 온도로 자동적으로 조절하는 기능 등을 가질 수 있다.
본 일례에서는, 전자 제품으로서 전기 냉동 냉장고에 대하여 설명하였지만, 이 외의 전자 제품으로서는 예를 들어 청소기, 전자 레인지, 전자 오븐, 밥솥, 온수기, IH 밥솥, 워터 서버, 에어컨을 포함한 냉난방 기구, 세탁기, 건조기, 오디오 비주얼 기기(audio visual appliance) 등이 있다.
[게임기]
도 36의 (D)는 게임기의 일례인 휴대 게임기(5200)를 나타낸 것이다. 휴대 게임기는 하우징(5201), 표시부(5202), 버튼(5203) 등을 가진다.
휴대 게임기(5200)에 본 발명의 일 형태의 GPU 또는 컴퓨터를 적용함으로써, 저소비전력의 휴대 게임기(5200)를 실현할 수 있다. 또한 소비전력이 낮아 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 적게 할 수 있다.
또한 휴대 게임기(5200)에 본 발명의 일 형태의 GPU 또는 컴퓨터를 적용함으로써, 인공 지능을 가지는 휴대 게임기(5200)를 실현할 수 있다.
원래, 게임의 진행, 게임상에 등장하는 캐릭터의 언동, 게임상에서 발생하는 현상 등의 표현은 그 게임이 가지는 프로그램에 의하여 결정되지만, 휴대 게임기(5200)에 인공 지능을 적용함으로써, 게임의 프로그램에 한정되지 않는 표현이 가능하게 된다. 예를 들어 플레이어가 물어 보는 내용, 게임의 진행 상황, 시간, 게임상에 등장하는 캐릭터의 언동이 변화되는 등의 표현이 가능하게 된다.
또한 복수의 플레이어의 참여가 필요한 게임을 휴대 게임기(5200)를 사용하여 수행할 때, 인공 지능에 의하여 가상 게임 플레이어를 구성할 수 있으므로, 인공 지능에 의하여 구성된 게임 플레이어를 상대로 하여 혼자서 게임에 참여할 수도 있다.
도 36의 (D)에서는 게임기의 일례로서 휴대 게임기를 나타내었지만, 본 발명의 일 형태의 GPU 또는 컴퓨터를 적용하는 게임기는 이에 한정되지 않는다. 본 발명의 일 형태의 GPU 또는 컴퓨터를 적용하는 게임기로서는 예를 들어 가정용의 거치형 게임기, 오락 시설(오락실, 놀이공원 등)에 설치되는 아케이드 게임기, 스포츠 시설에 설치되는 배팅 연습용 투구 머신 등이 있다.
[이동체]
본 발명의 일 형태의 GPU 또는 컴퓨터를 이동체인 자동차, 및 자동차의 운전석 주변에 적용할 수 있다.
도 36의 (E1)은 이동체의 일례인 자동차(5700)를 나타낸 것이고, 도 36의 (E2)는 자동차 실내의 앞유리 주변을 나타낸 것이다. 도 36의 (E1)에서는 대시보드에 설치된 표시 패널(5701), 표시 패널(5702), 및 표시 패널(5703) 외에, 필러에 설치된 표시 패널(5704)을 나타내었다.
표시 패널(5701) 내지 표시 패널(5703)에는 속도계나 태코미터, 주행 거리, 급유량, 기어 상태, 에어컨디셔너의 설정 등 다양한 정보를 제공할 수 있다. 또한 표시 패널에 표시되는 표시 항목이나 레이아웃 등은 사용자의 취향에 맞춰 적절히 변경할 수 있고, 디자인성을 높일 수 있다. 표시 패널(5701) 내지 표시 패널(5703)은 조명 장치로서 사용할 수도 있다.
표시 패널(5704)에는 자동차(5700)에 설치된 촬상 장치(미도시)로부터의 영상을 표시시킴으로써 필러로 차단된 시계(사각(死角))를 보완할 수 있다. 즉, 자동차(5700) 외측에 제공된 촬상 장치로부터의 화상을 표시함으로써 사각을 보완하여 안전성을 높일 수 있다. 또한 보이지 않는 부분을 보완하는 영상을 표시함으로써, 더 자연스럽게 위화감 없이 안전을 확인할 수 있다. 표시 패널(5704)은 조명 장치로서 사용할 수도 있다.
본 발명의 일 형태의 GPU 또는 컴퓨터는 인공 지능의 구성 요소로서 적용할 수 있기 때문에, 예를 들어 상기 컴퓨터를 자동차(5700)의 자동 주행 시스템에 사용할 수 있다. 또한 상기 컴퓨터를 도로 안내, 위험 예측 등을 수행하는 시스템에 사용할 수 있다. 표시 패널(5701) 내지 표시 패널(5704)은 도로 안내, 위험 예측 등의 정보를 표시하는 구성으로 하여도 좋다.
또한 상기에서는 이동체의 일례로서 자동차에 대하여 설명하였지만, 이동체는 자동차에 한정되지 않는다. 예를 들어 이동체로서는 전철, 모노레일, 선박, 비행체(헬리콥터, 무인 항공기(드론), 비행기, 로켓) 등을 들 수도 있고, 이들 이동체에 본 발명의 일 형태의 컴퓨터를 적용하여 인공 지능을 이용한 시스템을 부여할 수 있다.
[방송 시스템]
본 발명의 일 형태의 GPU 또는 컴퓨터는 방송 시스템에 적용할 수 있다.
도 36의 (F)에는 방송 시스템에서의 데이터 전송을 모식적으로 나타내었다. 구체적으로는 도 36의 (F)는 방송국(5680)으로부터 송신된 전파(방송 신호)가 각 가정의 텔레비전 수신 장치(TV)(5600)에 전달될 때까지의 경로를 나타낸 것이다. TV(5600)는 수신 장치를 가지고(미도시), 안테나(5650)로 수신된 방송 신호는 상기 수신 장치를 통하여 TV(5600)에 송신된다.
도 36의 (F)에서는 안테나(5650)로서 UHF(Ultra High Frequency) 안테나를 나타내었지만, 안테나(5650)로서는 BS·110°CS 안테나, CS 안테나 등도 적용할 수 있다.
전파(5675A), 전파(5675B)는 지상파 방송용의 방송 신호이고, 전파탑(5670)은 수신한 전파(5675A)를 증폭시키고, 전파(5675B)의 송신을 수행한다. 각 가정에서는 안테나(5650)에서 전파(5675B)를 수신함으로써 TV(5600)에서 지상파 TV 방송을 시청할 수 있다. 또한 방송 시스템은 도 36의 (F)에 나타낸 지상파 방송에 한정되지 않고, 인공 위성을 사용한 위성 방송, 광 회선에 의한 데이터 방송 등으로 하여도 좋다.
상술한 방송 시스템은 본 발명의 일 형태의 컴퓨터를 적용하여 인공 지능을 이용한 방송 시스템으로 하여도 좋다. 방송국(5680)에서 각 가정의 TV(5600)로 방송 데이터를 송신할 때, 인코더에 의하여 방송 데이터의 압축이 수행되고, 안테나(5650)가 상기 방송 데이터를 수신하였을 때, TV(5600)에 포함되는 수신 장치의 디코더에 의하여 상기 방송 데이터의 복원이 수행된다. 인공 지능을 이용함으로써 예를 들어 인코더의 압축 방법 중 하나인 움직임 보상 예측에서, 표시 화상에 포함되는 표시 패턴의 인식을 수행할 수 있다. 또한 인공 지능을 이용한 프레임 내 예측 등을 수행할 수도 있다. 또한 예를 들어 해상도가 낮은 방송 데이터를 수신하고, 해상도가 높은 TV(5600)에서 상기 방송 데이터의 표시를 수행할 때, 디코더에 의한 방송 데이터의 복원에서, 업 컨버트 등의 화상 보간 처리를 수행할 수 있다.
상술한 인공 지능을 이용한 방송 시스템은 방송 데이터의 양이 증대되는 초고정세(超高精細) 텔레비전(UHDTV: 4K, 8K) 방송에 적합하다.
또한 TV(5600)에 대한 인공 지능의 응용으로서는 예를 들어 TV(5600)에 인공 지능을 가지는 녹화 장치를 제공하여도 좋다. 이와 같은 구성으로 함으로써, 사용자의 취향을 인공 지능에 학습시킴으로써 상기 녹화 장치에 사용자의 취향에 맞춘 프로그램을 자동적으로 녹화할 수 있다.
<병렬 계산기>
본 발명의 일 형태의 컴퓨터를 복수로 사용하여 클러스터를 형성함으로써 병렬 계산기를 구성할 수 있다.
도 37의 (A)에는 대형 병렬 계산기(5400)를 나타내었다. 병렬 계산기(5400)에서는, 랙(5410)에 랙 마운트형 계산기(5420)가 복수로 격납된다.
계산기(5420)는 예를 들어 도 37의 (B)에 나타낸 사시도의 구성으로 할 수 있다. 도 37의 (B)에서, 계산기(5420)는 마더보드(5430)를 가지고, 마더보드는 복수의 슬롯(5431), 복수의 접속 단자 등을 가진다. 슬롯(5431)에는 PC 카드(5421)가 삽입된다. 그리고, PC 카드(5421)는 접속 단자(5423), 접속 단자(5424), 접속 단자(5425)를 가지고, 각각 마더보드(5430)에 접속된다.
PC 카드(5421)는 본 발명의 일 형태에 따른 CPU, GPU, 기억 장치 등을 가지는 처리 보드이다. 예를 들어, 도 37의 (C)에는 PC 카드(5421)가 보드(5422)를 가지고, 보드(5422)가 접속 단자(5423), 접속 단자(5424), 접속 단자(5425), 칩(5426), 칩(5427), 접속 단자(5428)를 가지는 구성을 나타내었다. 또한 도 37의 (C)에는 칩(5426) 및 칩(5427) 외의 칩을 나타내었지만, 이들 칩에 대해서는 아래에 기재하는 칩(5426) 및 칩(5427)의 설명을 참조한다.
접속 단자(5428)는 마더보드(5430)의 슬롯(5431)에 삽입할 수 있는 형상을 가지고, 접속 단자(5428)는 PC 카드(5421)와 마더보드(5430)를 접속시키기 위한 인터페이스로서 기능한다. 접속 단자(5428)의 규격으로서는 예를 들어 PCIe 등이 있다.
접속 단자(5423), 접속 단자(5424), 접속 단자(5425)는 예를 들어 PC 카드(5421)에 대하여 전력 공급, 신호 입력 등을 수행하기 위한 인터페이스로 할 수 있다. 또한 예를 들어 PC 카드(5421)에 의하여 계산된 신호의 출력 등을 수행하기 위한 인터페이스로 할 수 있다. 접속 단자(5423), 접속 단자(5424), 접속 단자(5425) 각각의 규격으로서는, 예를 들어, USB(Universal Serial Bus), SATA(Serial ATA), SCSI(Small Computer System Interface) 등이 있다. 또한 접속 단자(5423), 접속 단자(5424), 접속 단자(5425)로부터 영상 신호를 출력하는 경우, 각각의 규격으로서는 HDMI(등록 상표) 등을 들 수 있다.
칩(5426)은 신호의 입출력을 수행하는 단자(미도시)를 가지고, 상기 단자를 PC 카드(5421)가 가지는 소켓(미도시)에 삽입함으로써 칩(5426)과 PC 카드(5421)를 전기적으로 접속시킬 수 있다. 칩(5426)으로서는 예를 들어 본 발명의 일 형태의 GPU로 할 수 있다.
칩(5427)은 복수의 단자를 가지고, 상기 단자를 PC 카드(5421)가 가지는 배선에 대하여 예를 들어 리플로 방식에 의하여 납땜함으로써, 칩(5427)과 PC 카드(5421)를 전기적으로 접속시킬 수 있다. 칩(5427)으로서는 예를 들어 기억 장치, FPGA, CPU 등이 있다.
본 발명의 일 형태의 컴퓨터를 도 37의 (A)에 나타낸 병렬 계산기(5400)의 계산기(5420)에 적용함으로써 예를 들어 인공 지능의 학습 및 추론에 필요한 대규모 계산을 수행할 수 있다.
<서버 및 서버를 포함한 시스템>
본 발명의 일 형태의 컴퓨터는 예를 들어 네트워크상에서 기능하는 서버에 적용할 수 있다. 또한 이에 의하여, 상기 서버를 포함한 시스템을 구성할 수 있다.
도 38의 (A)는 일례로서 본 발명의 일 형태의 컴퓨터를 적용한 서버(5100)와, 위에서 설명한 정보 단말기(5500) 및 데스크톱형 정보 단말기(5300) 사이에서 통신하는 상태를 모식적으로 나타낸 것이다. 또한 도 38의 (A)에는, 통신하는 상태로서 통신(5110)을 나타내었다.
이와 같은 형태를 구성함으로써 사용자는 정보 단말기(5500), 데스크톱형 정보 단말기(5300) 등으로부터 서버(5100)에 액세스할 수 있다. 그리고, 사용자는 인터넷을 통한 통신(5110)에 의하여 서버(5100)의 관리자가 제공하는 서비스를 이용할 수 있다. 상기 서비스로서는, 예를 들어 전자 메일, SNS(Social Networking Service), 온라인 소프트웨어, 클라우드 스토리지, 내비게이션 시스템, 번역 시스템, 인터넷 게임, 온라인 쇼핑, 주식, 외환, 채권 등의 금융 거래, 공공 시설, 상업 시설, 숙박 시설, 병원 등의 예약, 인터넷 방송, 강연, 강의 등의 동영상의 시청 등이 있다.
특히 본 발명의 일 형태의 컴퓨터를 서버(5100)에 적용함으로써, 상술한 서비스에서 인공 지능을 이용할 수 있는 경우가 있다. 예를 들어 내비게이션 시스템에 인공 지능을 도입함으로써, 상기 시스템이 도로 정체 상황, 열차 운행 정보 등에 따라 임기응변으로 목적지까지 안내할 수 있는 경우가 있다. 또한 예를 들어 번역 시스템에 인공 지능을 도입함으로써 상기 시스템이 방언, 슬랭 등 독특한 표현을 적절히 번역할 수 있는 경우가 있다. 또한 예를 들어 병원 등의 예약 시스템에 인공 지능을 이용함으로써 상기 시스템이 사용자의 증상, 부상의 정도 등을 판단하여 적절한 병원, 진료소 등을 소개할 수 있는 경우가 있다.
또한 사용자가 인공 지능을 개발하고자 하는 경우, 인터넷을 통하여 서버(5100)에 액세스하고 서버(5100)상에서 상기 개발을 수행할 수 있다. 이것은 사용자가 소유하는 정보 단말기(5500), 데스크톱형 정보 단말기(5300) 등의 처리 능력이 부족한 경우, 정보 단말기(5500), 데스크톱형 정보 단말기(5300) 등에서 개발 환경을 구축할 수 없는 경우 등에 적합하다.
도 38의 (A)에서는 서버를 포함한 시스템으로서 정보 단말기와 서버(5100)로 구성되는 시스템의 일례를 나타내었지만, 다른 일례로서, 정보 단발 이외의 전자 기기와 서버(5100)로 구성되는 시스템이어도 좋다. 즉 전자 기기를 인터넷에 접속시킨 IoT(Internet of Things)의 형태로 하여도 좋다.
도 38의 (B)는 일례로서 도 36에서 설명한 전자 기기(전기 냉동 냉장고(5800), 휴대 게임기(5200), 자동차(5700), TV(5600))와 서버(5100) 사이에서 통신하는 상태를 모식적으로 나타낸 것이다. 또한 도 38의 (B)에는, 통신하는 상태로서 통신(5110)을 나타내었다.
도 36에서 설명한 각각의 전자 기기에 인공 지능을 적용하는 경우, 도 38의 (B)에 나타낸 바와 같이, 상기 인공 지능을 동작시키기 위한 연산을 서버(5100)에서 실행할 수 있다. 예를 들어 연산에 필요한 입력 데이터가 통신(5110)에 의하여 각각의 전자 기기 중 하나로부터 서버(5100)로 송신됨으로써 서버(5100)가 가지는 인공 지능에 의하여 상기 입력 데이터에 기초하여 출력 데이터가 산출되고, 상기 출력 데이터는 통신(5110)에 의하여 서버(5100)로부터 전자 기기 중 하나로 송신된다. 이로써 전자 기기의 하나는 인공 지능이 출력한 데이터에 기초한 동작을 수행할 수 있다.
도 38의 (B)에 나타낸 전자 기기는 일례이고, 도 38의 (B)에 나타내지 않은 전자 기기를 서버(5100)에 접속시켜 상기와 마찬가지로 상호 통신하는 구성으로 하여도 좋다.
본 실시형태에서 설명한 전자 기기, 그 전자 기기의 기능, 인공 지능의 응용예, 그 효과 등은 다른 전자 기기에 관한 기재와 적절히 조합할 수 있다.
본 실시형태는 다른 실시형태나 실시예 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시예)
본 실시예에서는 본 발명의 일 형태에 따른 반도체 장치로서, 도 16에 나타낸 트랜지스터(200)와 같은 구성의 트랜지스터가 복수로 제공된 시료 1을 제작하였다. 상기 반도체 장치의 전기 특성 및 신뢰성을 평가한 결과에 대하여 설명한다.
우선, 시료 1의 트랜지스터의 구성에 대하여 설명한다. 도 16에 나타낸 바와 같이, 시료 1의 트랜지스터는 절연체(214), 도전체(205a), 도전체(205b), 절연체(216), 절연체(220), 절연체(222), 절연체(224), 산화물(230a), 산화물(230b), 산화물(230c), 절연체(250), 도전체(260a), 도전체(260b), 도전체(242a), 도전체(242b), 절연체(254a), 절연체(254b), 절연체(244), 절연체(280), 절연체(274)를 가진다.
절연체(214)로서 막 두께가 40nm인 산화 알루미늄을 사용하였다. 또한 도전체(205a)로서 질화 탄탈럼을 사용하였다. 또한 도전체(205b)로서 질화 타이타늄과, 질화 타이타늄 위에 성막된 텅스텐을 사용하였다. 또한 절연체(216)로서 산화질화 실리콘을 사용하였다.
절연체(220)로서 막 두께가 5nm인 산화질화 실리콘을 사용하였다. 또한 절연체(222)로서 ALD법을 사용하여 성막한, 막 두께가 10nm인 산화 하프늄을 사용하였다. 또한 절연체(224)로서 막 두께가 30nm인 산화질화 실리콘을 사용하였다.
산화물(230a)로서, DC 스퍼터링법을 사용하여 성막한, 막 두께가 5nm인 In-Ga-Zn 산화물을 사용하였다. 또한 산화물(230a)의 성막에는 In:Ga:Zn=1:3:4[원자수비] 타깃을 사용하고, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa(CANON ANELVA CORPORATION 제조의 Miniature Gauge MG-2에 의하여 계측하였음)로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃-기판 사이 거리를 60mm로 하였다.
산화물(230b)로서 DC 스퍼터링법을 사용하여 성막한, 막 두께가 15nm인 In-Ga-Zn 산화물을 사용하였다. 또한 산화물(230b)의 성막에는 In:Ga:Zn=4:2:4.1[원자수비] 타깃을 사용하고, 성막 가스로서 아르곤 가스 30sccm 및 산소 가스 15sccm을 사용하고, 성막 압력을 0.7Pa(CANON ANELVA CORPORATION 제조의 Miniature Gauge MG-2에 의하여 계측하였음)로 하고, 성막 전력을 500W로 하고, 기판 온도를 200℃로 하고, 타깃-기판 사이 거리를 60mm로 하였다.
도전체(242a) 및 도전체(242b)로서 막 두께가 25nm인 질화 탄탈럼을 사용하였다. 또한 절연체(254a) 및 절연체(254b)로서 스퍼터링법을 사용하여 성막한, 막 두께가 5nm인 산화 알루미늄과, 그 위에 ALD법을 사용하여 성막한, 막 두께가 3nm인 산화 알루미늄의 적층막을 사용하였다.
산화물(230c)로서 DC 스퍼터링법을 사용하여 성막한, 막 두께가 5nm인 In-Ga-Zn 산화물을 사용하였다. 또한 산화물(230c)의 성막에는 In:Ga:Zn=4:2:4.1[원자수비] 타깃을 사용하고, 성막 가스로서 산소 가스 45sccm을 사용하고, 성막 압력을 0.7Pa(CANON ANELVA CORPORATION 제조의 Miniature Gauge MG-2에 의하여 계측하였음)로 하고, 성막 전력을 500W로 하고, 기판 온도를 130℃로 하고, 타깃-기판 사이 거리를 60mm로 하였다.
절연체(250)로서 막 두께가 10nm인 산화질화 실리콘을 사용하였다. 또한 도전체(260a)로서 막 두께가 10nm인 질화 타이타늄을 사용하였다. 또한 도전체(260b)로서 막 두께가 30nm인 텅스텐을 사용하였다.
절연체(244)로서 ALD법을 사용하여 성막한, 막 두께가 7nm인 산화 알루미늄막을 사용하였다. 절연체(244)는 도전체(260), 절연체(250), 산화물(230), 및 도전체(242)를 덮어 형성되고, 절연체(244)에 형성된 개구(290)는 트랜지스터(200)를 둘러싼다.
절연체(280)로서 산화질화 실리콘을 사용하였다. 또한 절연체(274)로서, 막 두께가 40nm인 산화 알루미늄을 사용하였다.
상기 트랜지스터는 채널 길이의 설곗값이 60nm이고, 채널 폭의 설곗값이 60nm이다. 시료 1에서는 상기 트랜지스터가 2.0개/μm2의 밀도로 배치되었다. 또한 시료 1에서는 상기 구성에 더하여, 절연체(280) 내에 도전체(240) 등을 가지고, 절연체(274) 위에 층간막으로서 기능하는 절연막이나 배선으로서 기능하는 도전막 등을 가진다.
다음으로, 시료 1의 트랜지스터의 ID-VG 측정을 수행하였다. 그리고, 질소 분위기하 400℃에서 4시간 동안 추가의 열처리를 하고, 시료 1의 트랜지스터의 ID-VG 측정을 같은 조건에서 다시 수행하였다. 트랜지스터의 ID-VG 측정은 트랜지스터의 드레인 전류(VD)를 +0.1V, +1.2V로 하고, 소스 전위(VS)를 0V로 하고, 톱 게이트 전위(VG)를 -4.0V부터 +4.0V까지 스위핑하여 수행하였다. 보텀 게이트 전위(VBG)는 0V로 하였다.
도 39에 본 실시예에 따른 시료 1의 트랜지스터의 VD=+0.1V 및 +1.2V에서의 ID-VG 커브를 나타내었다. 도 39의 (A)는 추가의 열처리 전의 시료 1의 트랜지스터의 ID-VG 커브를 나타낸 것이고, 도 39의 (B)는 추가의 열처리 후의 시료 1의 트랜지스터의 ID-VG 커브를 나타낸 것이다. 또한 각 그래프의 세로축은 ID[A]를 나타내고, 가로축은 VG[V]를 나타낸다.
도 39의 (A)에 나타낸 바와 같이, 본 발명의 일 형태에 따른 반도체 장치는 온 오프비가 높은 양호한 전기 특성을 나타내었다. 또한 도 39의 (B)에 나타낸 바와 같이, 본 발명의 일 형태에 따른 반도체 장치는 추가로 장시간의 열처리를 수행하여도 온 오프비가 높은 양호한 전기 특성을 유지하는 것이 확인되었다. 이와 같이, 본 실시예에 따른 트랜지스터는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다.
상술한 바와 같이, 본 발명의 일 형태인 반도체 장치가 열처리로 인한 트랜지스터의 특성 변동을 억제할 수 있는 것을 확인하였다.
다음으로, 시료 1의 신뢰성을 평가하였다. 신뢰성 평가는 +GBT(Gate Bias Temperature) 스트레스 시험에 의하여 수행하였다. +GBT 스트레스 시험에서는, 기판을 가열하면서 트랜지스터의 소스 전극으로서 기능하는 도전체(242a), 드레인 전극으로서 기능하는 도전체(242b), 및 보텀 게이트 전극으로서 기능하는 도전체(205)의 전위를 동등하게 하고, 톱 게이트 전극으로서 기능하는 도전체(260)에는 도전체(242a), 도전체(242b), 및 도전체(205)보다 높은 전위를 일정 시간 동안 인가한다.
본 실시예에 따른 +GBT 스트레스 시험에서는, 설정 온도를 125℃로 하고, 드레인 전위(VD), 소스 전위(VS), 및 보텀 게이트 전위(VBG)를 0V로 하고, 톱 게이트 전위(VG)를 +3.63V로 하여, 시료 1에 스트레스를 가하였다.
+GBT 스트레스 시험 중에 일정 시간마다 ID-VG 측정을 수행하였다. ID-VG 측정은 트랜지스터의 드레인 전류(VD)를 +1.2V로 하고, 소스 전위(VS)를 0V로 하고, 보텀 게이트 전위(VBG)를 0V로 하고, 게이트 전위(VG)를 -3.3V부터 +3.3V까지 스위핑하여 수행하였다. 또한 ID-VG 측정에는 Keysight Technologies 제조의 반도체 파라미터 애널라이저를 사용하였다. 또한 +GBT 스트레스 시험에서는 트랜지스터의 전기 특성의 변동량의 지표로서, 측정 개시 시점부터의 시프트 전압(Vsh)의 변화량을 나타내는 ΔVsh를 사용하였다. 또한 시프트 전압(Vsh)은 트랜지스터의 ID-VG 커브(ID는 log 스케일로 나타냄)에서 커브의 기울기가 최대인 점에서의 접선과 ID=1pA의 직선의 교점에서의 VG로 정의한다.
시료 1의 +GBT 스트레스 시험의 결과를 도 40에 나타내었다. 도 40에서 가로축은 스트레스 시간(stress time)[hr]을 나타내고, 세로축은 ΔVsh[mV]를 나타낸다.
도 40에 나타낸 바와 같이, 시료 1은 상기 스트레스가 가해진 상태에서 42시간이 지나도 시프트 전압의 변화량(ΔVsh)이 100mV 이하이었다.
상술한 바와 같이, 본 실시예에 나타낸 구성, 방법 등은 적어도 그 일부를 본 명세서에 기재된 실시형태와 적절히 조합하여 실시할 수 있다.
200: 트랜지스터, 200a: 트랜지스터, 200b: 트랜지스터, 203: 도전체, 203a: 도전체, 203b: 도전체, 205: 도전체, 205a: 도전체, 205b: 도전체, 210: 절연체, 212: 절연체, 214: 절연체, 216: 절연체, 218: 도전체, 220: 절연체, 222: 절연체, 224: 절연체, 230: 산화물, 230a: 산화물, 230A: 산화막, 230b: 산화물, 230B: 산화막, 230c: 산화물, 230C: 산화막, 230d: 산화물, 231: 영역, 231a: 영역, 231b: 영역, 234: 영역, 240: 도전체, 240a: 도전체, 240A: 도전막, 240b: 도전체, 242: 도전체, 242a: 도전체, 242A: 도전막, 242b: 도전체, 243: 영역, 243a: 영역, 243b: 영역, 244: 절연체, 244A: 절연막, 246: 도전체, 248: 도전체, 250: 절연체, 250A: 절연막, 254a: 절연체, 254b: 절연체, 260: 도전체, 260a: 도전체, 260A: 도전막, 260b: 도전체, 260B: 도전막, 274: 절연체, 280: 절연체, 281: 절연체, 282: 절연체, 286: 절연체, 290: 개구, 292: 산소

Claims (11)

  1. 반도체 장치에 있어서,
    제 1 절연체와,
    상기 제 1 절연체 위에 배치된 제 2 절연체와,
    상기 제 2 절연체 위에 배치된 산화물과,
    상기 산화물 위에 서로 이격되어 배치된 제 1 도전체 및 제 2 도전체와,
    상기 산화물, 상기 제 1 도전체, 및 상기 제 2 도전체 위에 배치된 제 3 절연체와,
    상기 제 3 절연체 위에 배치되고, 상기 제 1 도전체와 상기 제 2 도전체 사이의 영역과 중첩되도록 배치된 제 3 도전체와,
    상기 산화물, 상기 제 1 도전체, 상기 제 2 도전체, 상기 제 3 절연체, 및 상기 제 3 도전체를 덮어 배치된 제 4 절연체와,
    상기 제 4 절연체 위에 배치된 제 5 절연체와,
    상기 제 5 절연체 위에 배치된 제 6 절연체와,
    제 7 절연체와,
    제 8 절연체를 포함하고,
    상기 제 7 절연체는 상기 제 1 도전체의 상면, 상기 제 4 절연체의 하면, 상기 제 1 도전체의 측면, 및 상기 산화물의 제 1 측면과 접촉하고,
    상기 제 8 절연체는 상기 제 2 도전체의 상면, 상기 제 4 절연체의 하면, 상기 제 2 도전체의 측면, 및 상기 산화물의 제 2 측면과 접촉하고,
    상기 제 2 절연체에 도달하는 개구가 상기 제 4 절연체의 일부에 형성되고,
    상기 제 5 절연체는 상기 개구를 통하여 상기 제 2 절연체와 접촉하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 절연체, 상기 제 4 절연체, 및 상기 제 6 절연체는 상기 제 2 절연체보다 산소 투과성이 낮은, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 7 절연체 또는 상기 제 8 절연체의 측면은 상기 제 4 절연체에 형성된 상기 개구의 가장자리와 일치하는, 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 1 절연체, 상기 제 4 절연체, 및 상기 제 6 절연체는 알루미늄 및 하프늄 중 적어도 하나를 포함한 산화물인, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제 7 절연체 및 상기 제 8 절연체는 알루미늄 및 하프늄 중 적어도 하나를 포함한 산화물인, 반도체 장치.
  6. 반도체 장치에 있어서,
    제 1 절연체와,
    상기 제 1 절연체 위에 배치된 제 2 절연체와,
    상기 제 2 절연체 위에 배치되고 제 1 개구를 포함하는 제 1 층과,
    상기 제 1 층의 상기 제 1 개구를 통해 상기 제 2 절연체와 접촉하는 산화물과,
    상기 산화물 위에 서로 이격되어 배치된 제 1 도전체 및 제 2 도전체와,
    상기 산화물 위에 배치된 제 3 절연체와,
    상기 제 3 절연체 위에 배치되고, 상기 제 1 도전체와 상기 제 2 도전체 사이의 영역과 중첩되는 제 3 도전체와,
    상기 제 3 도전체 위에 배치된 제 4 절연체를 포함하고,
    상기 제 1 절연체는 알루미늄 및 산소를 포함하고,
    상기 제 2 절연체는 실리콘 및 산소를 포함하고,
    상기 제 3 절연체는 산소를 포함하는, 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 4 절연체 위에 배치된 제 5 절연체와,
    상기 제 5 절연체 위에 배치된 제 6 절연체를 더 포함하고,
    상기 제 2 절연체에 도달하는 제 2 개구가 상기 제 4 절연체에 형성되고,
    상기 제 5 절연체는 상기 제 2 개구를 통해 상기 제 2 절연체와 접촉하는, 반도체 장치.
  8. 제 6 항에 있어서,
    상기 제 1 층은 상기 산소의 영역보다 산소 투과성이 낮은, 반도체 장치.
  9. 제 1 항 또는 제 6 항에 있어서,
    상기 산화물은 In과 원소 M을 가지고,
    M은 Al, Ga, Y 또는 Sn인, 반도체 장치.
  10. 제 9 항에 있어서,
    상기 산화물은 Zn을 가지고,
    상기 산화물에 포함되는 Zn의 원자수비는 상기 산화물에 포함되는 In의 원자수비보다 작은, 반도체 장치.
  11. 제 9 항에 있어서,
    상기 산화물은 결정성을 가지는, 반도체 장치.
KR1020237031338A 2017-09-05 2018-08-24 반도체 장치 및 반도체 장치의 제작 방법 KR102616996B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2017170017 2017-09-05
JPJP-P-2017-170017 2017-09-05
JP2017170018 2017-09-05
JPJP-P-2017-170018 2017-09-05
JP2017237526 2017-12-12
JPJP-P-2017-237526 2017-12-12
JP2018027691 2018-02-20
JPJP-P-2018-027723 2018-02-20
JPJP-P-2018-027691 2018-02-20
JP2018027723 2018-02-20
KR1020207008085A KR102579972B1 (ko) 2017-09-05 2018-08-24 반도체 장치 및 반도체 장치의 제작 방법
PCT/IB2018/056414 WO2019048968A1 (ja) 2017-09-05 2018-08-24 半導体装置、および半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207008085A Division KR102579972B1 (ko) 2017-09-05 2018-08-24 반도체 장치 및 반도체 장치의 제작 방법

Publications (2)

Publication Number Publication Date
KR20230133951A true KR20230133951A (ko) 2023-09-19
KR102616996B1 KR102616996B1 (ko) 2023-12-27

Family

ID=65633617

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207008085A KR102579972B1 (ko) 2017-09-05 2018-08-24 반도체 장치 및 반도체 장치의 제작 방법
KR1020237031338A KR102616996B1 (ko) 2017-09-05 2018-08-24 반도체 장치 및 반도체 장치의 제작 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207008085A KR102579972B1 (ko) 2017-09-05 2018-08-24 반도체 장치 및 반도체 장치의 제작 방법

Country Status (5)

Country Link
US (2) US11152513B2 (ko)
JP (2) JP7163294B2 (ko)
KR (2) KR102579972B1 (ko)
CN (2) CN117690977A (ko)
WO (1) WO2019048968A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020038541A (ja) * 2018-09-05 2020-03-12 キオクシア株式会社 メモリシステム
CN114326806B (zh) * 2021-12-29 2022-07-22 北京航空航天大学 一种考虑任务体系下的无人机集群维修方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路
KR20160130708A (ko) * 2015-05-04 2016-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
KR102185167B1 (ko) * 2013-02-13 2020-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7742351B2 (en) * 2006-06-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US7541213B2 (en) * 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2011001879A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101932407B1 (ko) 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5917035B2 (ja) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
JP5774921B2 (ja) * 2011-06-28 2015-09-09 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI639235B (zh) * 2013-05-16 2018-10-21 半導體能源研究所股份有限公司 半導體裝置
KR102232133B1 (ko) * 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102332469B1 (ko) * 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
JP6537341B2 (ja) 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
KR102259172B1 (ko) * 2014-05-30 2021-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
WO2016016761A1 (en) 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI669819B (zh) 2014-11-28 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、模組以及電子裝置
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
JP6708433B2 (ja) * 2015-02-24 2020-06-10 株式会社半導体エネルギー研究所 半導体装置
JP6736321B2 (ja) * 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
JP6802656B2 (ja) 2015-07-30 2020-12-16 株式会社半導体エネルギー研究所 メモリセルの作製方法及び半導体装置の作製方法
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9911861B2 (en) 2015-08-03 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, and electronic device
WO2017072627A1 (ja) 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
JP2017098535A (ja) * 2015-11-18 2017-06-01 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器及び半導体装置の作製方法
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
JP6851814B2 (ja) * 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
JP6845692B2 (ja) 2016-01-15 2021-03-24 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路
KR102185167B1 (ko) * 2013-02-13 2020-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20160130708A (ko) * 2015-05-04 2016-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
K. Kato et al., "Japanese Journal of Applied Physics", 2012, volume 51, p.021201-1-021201-7
S. Amano et al., "SID Symposium Digest of Technical Papers", 2010, volume 41, issue 1, p.626-629
S. Ito et al., "The Proceedings of AM-FPD'13 Digest of Technical Papers", 2013, p.151-154
S. Matsuda et al., "2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, p.T216-T217
S. Yamazaki et al., "ECS Journal of Solid State Science and Technology", 2014, volume 3, issue 9, p.Q3012-Q3022
S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186
S. Yamazaki, "ECS Transactions", 2014, volume 64, issue 10, p.155-164

Also Published As

Publication number Publication date
CN111033702B (zh) 2023-12-05
KR20200044855A (ko) 2020-04-29
WO2019048968A1 (ja) 2019-03-14
KR102579972B1 (ko) 2023-09-20
JPWO2019048968A1 (ja) 2020-11-12
KR102616996B1 (ko) 2023-12-27
JP7163294B2 (ja) 2022-10-31
JP2022186838A (ja) 2022-12-15
US11152513B2 (en) 2021-10-19
US11742431B2 (en) 2023-08-29
US20210126130A1 (en) 2021-04-29
CN111033702A (zh) 2020-04-17
CN117690977A (zh) 2024-03-12
US20220059701A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US11696455B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2023053264A (ja) トランジスタ
KR102649488B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2019047101A (ja) 半導体装置、および半導体装置の作製方法
JP2022186838A (ja) 半導体装置
JP2022171783A (ja) 半導体装置
KR102638143B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2019047020A (ja) 半導体装置、および半導体装置の作製方法
JP7221216B2 (ja) 半導体装置
JP7254462B2 (ja) 半導体装置の作製方法
WO2019145807A1 (ja) 半導体装置、および半導体装置の作製方法
JP7287970B2 (ja) 半導体装置、および半導体装置の作製方法
WO2023166374A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2019111091A1 (ja) 半導体装置、および半導体装置の作製方法
JP2019153655A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant