CN103999228B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN103999228B CN103999228B CN201280063818.7A CN201280063818A CN103999228B CN 103999228 B CN103999228 B CN 103999228B CN 201280063818 A CN201280063818 A CN 201280063818A CN 103999228 B CN103999228 B CN 103999228B
- Authority
- CN
- China
- Prior art keywords
- oxide semiconductor
- semiconductor film
- film
- insulating film
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 1037
- 230000003647 oxidation Effects 0.000 claims abstract description 149
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 149
- 229910052738 indium Inorganic materials 0.000 claims description 71
- 229910052733 gallium Inorganic materials 0.000 claims description 69
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 66
- 239000011229 interlayer Substances 0.000 claims description 65
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 64
- 239000011701 zinc Substances 0.000 claims description 50
- 238000012545 processing Methods 0.000 claims description 47
- 238000002425 crystallisation Methods 0.000 claims description 37
- 230000008025 crystallization Effects 0.000 claims description 37
- 229910052725 zinc Inorganic materials 0.000 claims description 25
- 238000005498 polishing Methods 0.000 claims description 23
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 20
- 230000005611 electricity Effects 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 abstract description 194
- 239000001301 oxygen Substances 0.000 abstract description 194
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 193
- 230000007547 defect Effects 0.000 abstract description 31
- 238000010438 heat treatment Methods 0.000 abstract description 23
- 239000010408 film Substances 0.000 description 1391
- 238000000034 method Methods 0.000 description 147
- 238000005530 etching Methods 0.000 description 83
- 238000004519 manufacturing process Methods 0.000 description 77
- 230000008569 process Effects 0.000 description 58
- 238000003860 storage Methods 0.000 description 55
- 230000015654 memory Effects 0.000 description 49
- 150000001875 compounds Chemical class 0.000 description 41
- 239000000463 material Substances 0.000 description 32
- 239000000203 mixture Substances 0.000 description 32
- 239000000758 substrate Substances 0.000 description 32
- 239000002019 doping agent Substances 0.000 description 30
- 239000007789 gas Substances 0.000 description 29
- 239000012535 impurity Substances 0.000 description 29
- 239000002994 raw material Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 26
- 239000001257 hydrogen Substances 0.000 description 24
- 229910052739 hydrogen Inorganic materials 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 18
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 18
- 239000012298 atmosphere Substances 0.000 description 17
- 150000004706 metal oxides Chemical class 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 16
- 230000008859 change Effects 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 229910044991 metal oxide Inorganic materials 0.000 description 15
- 239000004411 aluminium Substances 0.000 description 14
- 239000013078 crystal Substances 0.000 description 14
- 239000011787 zinc oxide Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 238000006356 dehydrogenation reaction Methods 0.000 description 12
- 239000012528 membrane Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000003475 lamination Methods 0.000 description 11
- 238000005477 sputtering target Methods 0.000 description 11
- 239000013077 target material Substances 0.000 description 11
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- -1 also Chemical compound 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000036571 hydration Effects 0.000 description 9
- 238000006703 hydration reaction Methods 0.000 description 9
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- 239000002002 slurry Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000003851 corona treatment Methods 0.000 description 7
- 230000002401 inhibitory effect Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 238000011282 treatment Methods 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 241000208340 Araliaceae Species 0.000 description 6
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 6
- 235000003140 Panax quinquefolius Nutrition 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 235000008434 ginseng Nutrition 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910001887 tin oxide Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 238000011049 filling Methods 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 125000004430 oxygen atom Chemical group O* 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000004615 ingredient Substances 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 239000001272 nitrous oxide Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000004549 pulsed laser deposition Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005266 casting Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000006837 decompression Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 3
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 238000000108 ultra-filtration Methods 0.000 description 3
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 239000004341 Octafluorocyclobutane Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000180 cavity ring-down spectroscopy Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 150000002927 oxygen compounds Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000005303 weighing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017107 AlOx Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004630 atomic force microscopy Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000039 congener Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004821 distillation Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 235000013312 flour Nutrition 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-O hydridodioxygen(1+) Chemical compound [OH+]=O MYMOFIZGZYHOMD-UHFFFAOYSA-O 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000001307 laser spectroscopy Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000006259 organic additive Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 150000003752 zinc compounds Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
提供一种包含氧化物半导体膜的具有稳定的电特性的晶体管。在该晶体管中，在能够通过加热释放氧的氧化膜上形成可以至少抑制从氧化膜释放氧的第一氧化物半导体膜。在第一氧化物半导体膜上形成第二氧化物半导体膜。通过采用层叠有氧化物半导体膜的结构，可以当形成第二氧化物半导体膜时抑制从氧化膜释放氧，并且通过进行此后的热处理从氧化膜释放氧。因此，以氧能够透过第一氧化物半导体膜适当地供应到第二氧化物半导体膜。通过将氧供应到第二氧化物半导体膜，抑制氧缺陷而得到稳定的电特性。
Description
技术领域
本发明涉及包含氧化物半导体的半导体装置。
注意，在本说明书中，半导体装置是指能够通过利用半导体特性工作的所有装置，因此，晶体管、电光装置、半导体电路及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关注。该晶体管被广泛地应用于如集成电路（IC）及图像显示装置（显示装置）等的电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。但是，作为其他材料，氧化物半导体受到关注。
例如，已公开了作为晶体管的活性层包含含有铟（In）、镓（Ga）及锌（Zn）的非晶氧化物半导体膜的晶体管（参照专利文献1）。
[专利文献1]日本专利申请公开2006-165528号公报
包含氧化物半导体膜的晶体管具有如下特征：与包含非晶硅膜的晶体管相比更高速工作（也可以说是场效应迁移率更高），并且与包含多晶硅膜的晶体管相比更容易制造。
然而，包含氧化物半导体膜的晶体管被指出有几个问题，其中之一是晶体管的电特性的不稳定性。具体地说，由于可见光或紫外线的照射或偏压温度应力试验（BT应力试验）而使晶体管的阈值电压向负漂移，由此晶体管趋于常导通（normally-on）的问题被指出。该问题的原因之一是氧化物半导体膜中的氧缺陷。
例如，当氧化物半导体膜为非晶（amorphous）时，氧化物半导体膜中的金属原子与氧原子之间的结合状态没有秩序，所以容易导致氧缺陷。由此，有可能导致氧化物半导体膜的电特性（例如，电传导性）的变化。这种变化可造成晶体管的电特性变化，由此导致包含该晶体管的半导体装置的可靠性被降低。
另外，作为降低在氧化物半导体膜中产生的氧缺陷的方法之一例，可以举出将氧从形成在氧化物半导体膜附近的氧化膜等供应到该氧化物半导体膜来填充氧缺陷的方法等。然而，在形成氧化物半导体膜之前（换言之，在将氧供应到氧化物半导体膜之前），因进行加热处理等而使形成在氧化物半导体膜附近的氧化膜等释放氧，不能将氧充分地供应到氧化物半导体膜。
发明内容
鉴于上述问题，本发明的一个方式的课题之一是提供一种包含氧化物半导体膜的具有稳定的电特性的晶体管。
在能够通过加热释放氧的氧化膜上形成可以至少抑制从氧化膜释放氧的第一氧化物半导体膜，并在第一氧化物半导体膜上形成第二氧化物半导体膜。通过采用上述层叠有氧化物半导体膜的结构，可以当形成第二氧化物半导体膜时抑制从氧化膜释放氧，通过进行此后的热处理从氧化膜释放氧。因此，氧能够透过第一氧化物半导体膜适当地供应到第二氧化物半导体膜。通过将氧供应到第二氧化物半导体膜，抑制氧缺陷的产生而得到稳定的电特性。
另外，第一氧化物半导体膜及第二氧化物半导体膜是至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜中的铟的含有率比第二氧化物半导体膜小且第一氧化物半导体膜中的镓的含有率比第二氧化物半导体膜大。由此，第二氧化物半导体膜形成在含有相同种类的材料的第一氧化物半导体膜上，而可以形成包括从与第一氧化物半导体膜的界面生长的结晶的膜。下面进行详细的说明。
本发明的一个方式是一种半导体装置，包括：第一氧化物半导体膜；以及在第一氧化物半导体膜上形成的第二氧化物半导体膜。第一氧化物半导体膜及第二氧化物半导体膜各为至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜中的铟的含有率比第二氧化物半导体膜小，且第一氧化物半导体膜中的镓的含有率比第二氧化物半导体膜大。
另外，本发明的另一个方式是一种半导体装置，包括：在氧化膜上形成的第一氧化物半导体膜；在第一氧化物半导体膜上形成的第二氧化物半导体膜；在第二氧化物半导体膜上形成的栅极绝缘膜；以及在与栅极绝缘膜接触并与第二氧化物半导体膜重叠的区域中形成的栅电极。第一氧化物半导体膜及第二氧化物半导体膜各为至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜中的铟的含有率比第二氧化物半导体膜小，且第一氧化物半导体膜中的镓的含有率比第二氧化物半导体膜大。
注意，本说明书等中的含有率是指包含在各膜中的成分的比例。尤其是，在很多情况下是指第一氧化物半导体膜及第二氧化物半导体膜的含有率。
另外，本发明的另一个方式是一种半导体装置，包括：在氧化膜上形成的第一氧化物半导体膜；在第一氧化物半导体膜上形成的第二氧化物半导体膜；在第二氧化物半导体膜上形成的栅极绝缘膜；在与栅极绝缘膜接触并与第二氧化物半导体膜重叠的区域中形成的栅电极；在栅电极上形成的保护绝缘膜；在保护绝缘膜上形成的层间绝缘膜；以及形成在层间绝缘膜上并与第二氧化物半导体膜电连接的源电极及漏电极。第一氧化物半导体膜及第二氧化物半导体膜各为至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜中的铟的含有率比第二氧化物半导体膜小，且第一氧化物半导体膜中的镓的含有率比第二氧化物半导体膜大。
另外，本发明的另一个方式是一种半导体装置，包括：在氧化膜上形成的第一氧化物半导体膜；在第一氧化物半导体膜上形成的第二氧化物半导体膜；在第二氧化物半导体膜上形成的栅极绝缘膜；在与栅极绝缘膜接触并与第二氧化物半导体膜重叠的区域中形成的栅电极；在栅电极上形成的保护绝缘膜；在保护绝缘膜上形成的层间绝缘膜；在栅极绝缘膜、保护绝缘膜及层间绝缘膜中形成的第一开口及第二开口；以及填充在第一开口及第二开口中并与第二氧化物半导体膜电连接的源电极及漏电极。第一氧化物半导体膜及第二氧化物半导体膜各为至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜中的铟的含有率比第二氧化物半导体膜小，且第一氧化物半导体膜中的镓的含有率比第二氧化物半导体膜大。
另外，本发明的另一个方式是一种半导体装置，包括：在氧化膜上形成的第一氧化物半导体膜；在第一氧化物半导体膜上形成的第二氧化物半导体膜；在第二氧化物半导体膜上形成的栅极绝缘膜；在与栅极绝缘膜接触并与第二氧化物半导体膜重叠的区域中形成的栅电极；在与栅电极重叠的区域中形成的绝缘膜；在沟道长度方向的截面上，在栅电极及绝缘膜的侧面形成的侧壁绝缘膜；以与侧壁绝缘膜接触的方式形成并与第二氧化物半导体膜电连接的源电极及漏电极；以及至少在源电极及漏电极上形成的保护绝缘膜及层间绝缘膜。第一氧化物半导体膜及第二氧化物半导体膜各为至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜中的铟的含有率比第二氧化物半导体膜小，且第一氧化物半导体膜中的镓的含有率比第二氧化物半导体膜大。
另外，本发明的另一个方式是一种半导体装置，包括：在氧化膜上形成的第一氧化物半导体膜；在第一氧化物半导体膜上形成的第二氧化物半导体膜；在第二氧化物半导体膜上形成的栅极绝缘膜；在与栅极绝缘膜接触并与第二氧化物半导体膜重叠的区域中形成的栅电极；在沟道长度方向的截面上，与第二氧化物半导体膜中的一个侧面接触的源电极及与第二氧化物半导体膜中的另一个侧面接触的漏电极；在栅电极中的一个侧面形成的第一导电膜；在栅电极中的另一个侧面形成的第二导电膜；在第一导电膜及第二导电膜的侧面形成的侧壁绝缘膜；以及至少在栅电极、源电极及漏电极上形成的保护绝缘膜及层间绝缘膜。第一氧化物半导体膜及第二氧化物半导体膜各为至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜中的铟的含有率比第二氧化物半导体膜小，且第一氧化物半导体膜中的镓的含有率比第二氧化物半导体膜大。
在上述结构的任一个中，第一导电膜的至少一部分隔着栅极绝缘膜形成在源电极上，并且，第二导电膜的至少一部分隔着栅极绝缘膜形成在漏电极上。
如此，通过以与栅电极接触的方式形成第一导电膜及第二导电膜，可以设置隔着栅极绝缘膜与源电极及漏电极重叠的区域（也称为Lov区域）。由此，可以抑制随着微型化导致的导通电流的下降。
另外，本发明的另一个方式是一种半导体装置，包括：在氧化膜上形成的第一氧化物半导体膜；在第一氧化物半导体膜上形成的第二氧化物半导体膜；在第二氧化物半导体膜上形成的栅极绝缘膜；在与栅极绝缘膜接触并覆盖第二氧化物半导体膜的上面及侧面的栅电极，在栅电极上形成的保护绝缘膜及层间绝缘膜；以及在沟道长度方向的截面上，在穿过层间绝缘膜、保护绝缘膜、栅极绝缘膜及第二氧化物半导体膜的开口部中，与第二氧化物半导体膜的侧面接触的源电极及漏电极。第一氧化物半导体膜及第二氧化物半导体膜各为至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜中的铟的含有率比第二氧化物半导体膜小，且第一氧化物半导体膜中的镓的含有率比第二氧化物半导体膜大。
在上述各结构的任一个中优选的是，源电极及漏电极包括通过化学机械抛光处理而平坦化的表面。
当形成具有通过化学机械抛光处理而平坦化的表面的源电极及漏电极时不进行使用抗蚀剂掩模的蚀刻处理，所以当源电极及漏电极的沟道长度方向的宽度缩小时也可以准确地进行精密的加工。
在上述各结构的任一个中优选的是，第一氧化物半导体膜包括低电阻区及高电阻区，该高电阻区位于至少比第二氧化物半导体膜更靠外侧。
在第二氧化物半导体膜的外侧形成的第一氧化物半导体膜的高电阻区用作各晶体管之间的分离层。这样的结构可以抑制所相邻的晶体管电连接。
另外，在上述各结构的任一个中优选的是，第二氧化物半导体膜包括沟道区及与沟道区接触的一对低电阻区。通过形成与第二氧化物半导体膜的沟道区接触的一对低电阻区，可以降低第二氧化物半导体膜与源电极及漏电极之间的接触电阻。
另外，在上述各结构的任一个中优选的是，第二氧化物半导体膜在沟道宽度方向的双侧包括高电阻区。通过在第二氧化物半导体膜的沟道宽度方向的双侧形成高电阻区，可以抑制第二氧化物半导体膜中的寄生沟道的生成。
另外，在上述各结构的任一个中优选的是，第一氧化物半导体膜中的镓的含有率等于或大于铟的含有率，并且，第二氧化物半导体膜中的铟的含有率大于镓的含有率。当第二氧化物半导体膜中的铟的含有率大于镓的含有率时，可以提高第二氧化物半导体膜的结晶性。
另外，在上述各结构的任一个中优选的是，第一氧化物半导体膜使用原子数比为In:Ga:Zn=1:1:1或In:Ga:Zn=1:3:2的氧化物形成，并且，第二氧化物半导体膜使用原子数比为In:Ga:Zn=3:1:2的氧化物形成。
另外，在上述各结构的任一个中优选的是，第二氧化物半导体膜包括结晶部，并且，结晶部的c轴在平行于第二氧化物半导体膜的被形成面的法线向量的方向上一致。通过使第二氧化物半导体膜包括结晶部，来使第二氧化物半导体膜中的金属原子与氧原子的键合状态有序化，从而可以抑制氧缺陷。
另外，在上述各结构的任一个中优选的是，保护绝缘膜是氧化铝膜，并且，氧化铝的膜密度为3.2g/cm3以上。通过将上述氧化铝膜用作保护绝缘膜，可以得到不使氢、水分等杂质侵入到第二氧化物半导体膜或者不使氧脱离第二氧化物半导体膜的遮断效果。
本发明可以提供使用氧化物半导体膜的具有稳定的电特性的晶体管。
附图说明
图1A是示出半导体装置的一个方式的平面图，而图1B和图1C是示出半导体装置的一个方式的截面图；
图2A至图2D是示出半导体装置的制造工序的一个例子的截面图；
图3A至图3D是示出半导体装置的制造工序的一个例子的截面图；
图4A是示出半导体装置的一个方式的平面图，而图4B和图4C是示出半导体装置的一个方式的截面图；
图5A至图5D是示出半导体装置的制造工序的一个例子的截面图；
图6A至图6C是示出半导体装置的制造工序的一个例子的截面图；
图7A是示出半导体装置的一个方式的平面图，而图7B和图7C是示出半导体装置的一个方式的截面图；
图8A至图8D是示出半导体装置的制造工序的一个例子的截面图；
图9A是示出半导体装置的制造工序的一个方式的平面图，而图9B和图9C是示出半导体装置的制造工序的一个方式的截面图；
图10A是示出半导体装置的制造工序的一个方式的平面图，而图10B和图10C是示出半导体装置的制造工序的一个方式的截面图；
图11A至图11D是示出半导体装置的制造工序的一个例子的截面图；
图12A至12C是示出半导体装置的制造工序的一个例子的截面图；
图13A是示出半导体装置的一个方式的平面图，而图13B和图13C是示出半导体装置的一个方式的截面图；
图14A至图14D是示出半导体装置的制造工序的一个例子的截面图；
图15A至图15D是示出半导体装置的制造工序的一个例子的截面图；
图16A至图16D是示出半导体装置的制造工序的一个例子的截面图；
图17A和图17B是示出半导体装置的制造工序的一个例子的截面图；
图18A是示出半导体装置的一个方式的平面图，而图18B和图18C是示出半导体装置的一个方式的截面图；
图19A至图19D是示出半导体装置的制造工序的一个例子的截面图；
图20A至图20D是示出半导体装置的制造工序的一个例子的截面图；
图21A至图21C是示出半导体装置的制造工序的一个例子的截面图；
图22A至图22C是示出半导体装置的一个方式的截面图、平面图及电路图；
图23A和图23B是示出半导体装置的一个方式的电路图及透视图；
图24A是示出半导体装置的一个方式的截面图，而图24B是示出半导体装置的一个方式的平面图；
图25A和图25B是示出半导体装置的一个方式的电路图；
图26是示出半导体装置的一个方式的框图；
图27是示出半导体装置的一个方式的框图；
图28是示出半导体装置的一个方式的框图；
图29是示出溅射靶材的制造工序的流程图。
具体实施方式
下面，参照附图对本说明书所公开的发明的实施方式进行详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，为了便于理解，在附图等中所示的各结构的位置、大小及范围等有时不表示实际上的位置、大小及范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小及范围等。
另外，本说明书等中的“第一”、“第二”、“第三”等的序数词是为了避免构成要素的混淆而附记的，而不是用于在数目方面上进行限制。
另外，在本说明书等中，“上”或“下”不局限于构成要素的位置关系为“直接在xx之上”或“直接在xx之下”。例如，“栅极绝缘膜上的栅电极”不排除栅极绝缘膜与栅电极之间具有其它构成要素的情况。
另外，在本说明书等中，“电极”或“布线”不限定构成要素的功能。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”形成为一体的情况等。
此外，在采用极性不同的晶体管的情况下或在电路工作中电流方向发生变化的情况等下，“源极”和“漏极”的功能有时互相调换。因此，在本说明书等中，可以互相调换使用“源极”和“漏极”。
另外，在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的收发，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、具有其他各种功能的元件等。
实施方式1
在本实施方式中，参照图1A至1C、图2A至2D以及图3A至图3D对半导体装置及半导体装置的制造方法的一个方式进行说明。
<半导体装置的结构例1>
图1A至图1C示出具有顶栅结构的晶体管的平面图及截面图作为半导体装置的一个例子。图1A是平面图，图1B相当于沿着图1A中的X1-Y1的截面图，图1C相当于沿着图1A中的V1-W1的截面图。注意，在图1A中，为了避免变得复杂，省略半导体装置的构成要素的一部分（例如，栅极绝缘膜110等）。
图1A至图1C所示的半导体装置包括：氧化膜104；在氧化膜104上形成的第一氧化物半导体膜106；在第一氧化物半导体膜106上形成的第二氧化物半导体膜108；在第二氧化物半导体膜108上形成的栅极绝缘膜110；以及在与栅极绝缘膜110接触并与第二氧化物半导体膜108重叠的区域中形成的栅电极112。
另外，第一氧化物半导体膜106及第二氧化物半导体膜108各是至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜106中的镓的含有率比第二氧化物半导体膜108大。
另外，第一氧化物半导体膜106中的镓的含有率等于或大于铟的含有率。另外，第二氧化物半导体膜108中的铟的含有率大于镓的含有率。通过提高第二氧化物半导体膜108的铟的含有率，可以提高第二氧化物半导体膜108的结晶性。
如此，第一氧化物半导体膜106与第二氧化物半导体膜108层叠，并且第一氧化物半导体膜106与第二氧化物半导体膜108的组成不同。另外，第一氧化物半导体膜106可以抑制当形成第二氧化物半导体膜108时从氧化膜104释放的氧。
在此，考虑不形成第一氧化物半导体膜106的结构。此时，第二氧化物半导体膜108直接形成在氧化膜104上。例如，当在400℃等的温度下进行加热来形成第二氧化物半导体膜108时，在形成第二氧化物半导体膜108之前氧化膜104释放氧。其结果，在形成第二氧化物半导体膜108之后氧化膜104所释放的氧的量减少，不能够将氧充分地供应到第二氧化物半导体膜108。此外，当氧化膜104使用与第二氧化物半导体膜108不同的材料形成时，例如，当氧化膜104使用氧化硅膜形成时，有氧化膜104中含有的硅作为杂质混入到第二氧化物半导体膜108中而阻碍第二氧化物半导体膜108的晶化的担忧。
然而，通过采用本实施方式所示的结构，例如，通过在形成氧化膜104之后以低温度（例如室温以上且200℃以下）形成第一氧化物半导体膜106并以高温度（例如250℃以上且500℃以下，优选为300℃以上且400℃以下）形成第二氧化物半导体膜108，来可以由第一氧化物半导体膜106抑制从氧化膜104释放氧。另外，第二氧化物半导体膜108形成在使用相同种类的材料形成的第一氧化物半导体膜106上，所以混入到第二氧化物半导体膜108中的杂质没有或极少，从而可以形成包括从与第一氧化物半导体膜106的界面生长的结晶的氧化物半导体膜。
就是说，第一氧化物半导体膜106至少当形成第二氧化物半导体膜108时抑制从氧化膜104释放氧并用作第二氧化物半导体膜108的基底膜，从而可以提高第二氧化物半导体膜108的结晶性。另外，在形成第二氧化物半导体膜108之后，可以进行热处理等从氧化膜104释放氧并将该氧透过第一氧化物半导体膜106供应到第二氧化物半导体膜108。
如上所述，采用层叠有第一氧化物半导体膜106与第二氧化物半导体膜108的结构，具有抑制第二氧化物半导体膜108的氧缺陷的产生并提高第二氧化物半导体膜108的结晶性的优良效果。
第二氧化物半导体膜108的高结晶性，能够使第二氧化物半导体膜中的金属原子与氧原子的键合状态有序化，从而可以抑制氧缺陷的产生。另外，即使产生氧缺陷，也可以从氧化膜104供应氧而填充氧缺陷。
另外，在第一氧化物半导体膜106中，在与栅电极112重叠的区域及第二氧化物半导体膜108的外侧分别形成有高电阻区106a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区106b。另外，在第二氧化物半导体膜108中，在与栅电极112重叠的区域形成有沟道区108a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区108b。
另外，在第二氧化物半导体膜108的外侧形成的高电阻区106a用作各晶体管之间的分离层。这是为了例如有当采用在第二氧化物半导体膜108的外侧不设置高电阻区106a的结构时阻止相邻的晶体管电连接的缘故。
另外，也可以采用如下结构，包括：在栅电极112上形成的保护绝缘膜114；在保护绝缘膜114上形成的层间绝缘膜116；以及在层间绝缘膜116上形成并与第二氧化物半导体膜108电连接的源电极118a及漏电极118b。另外，由于源电极118a及漏电极118b与形成在第二氧化物半导体膜108中的一对低电阻区108b接触，所以可以降低接触电阻。
下面，对可以用于本发明的半导体装置的各构成要素进行详细说明。
[衬底的详细说明]
虽然对可以用于衬底102的衬底没有特别的限制，但是至少需要具有能够承受后面的加热处理程度的耐热性。例如，可以使用钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等的衬底。此外，还可以应用由硅或碳化硅等构成的单晶半导体衬底或多晶半导体衬底、由硅锗等构成的化合物半导体衬底、SOI衬底等。
[氧化膜的详细说明]
氧化膜104具有防止氢、水分等杂质元素从衬底102扩散的效果，可以使用选自氧化硅膜、氮氧化硅膜及氧氮化硅膜中的一种或多种膜的单层结构或叠层结构来形成。另外，作为氧化膜104的其他效果，优选具有将氧供应到后面形成的第一氧化物半导体膜106及第二氧化物半导体膜108中的效果。例如，当作为氧化膜104使用氧化硅膜时，可以通过对该氧化膜104进行加热使氧的一部分脱离，从而可以将氧供应到第一氧化物半导体膜106及第二氧化物半导体膜108中以填补第一氧化物半导体膜106及第二氧化物半导体膜108中的氧缺陷。
尤其是，优选在氧化膜104中含有至少超过化学计量组成的氧，例如，作为氧化膜104优选使用以SiO2+α（α＞0）表示的氧化硅膜。通过将上述氧化硅膜用作氧化膜104，可以将氧供应到第一氧化物半导体膜106及第二氧化物半导体膜108中。
[第一氧化物半导体膜的详细说明]
第一氧化物半导体膜106使用至少包含铟、镓及锌的氧化物膜，从而可以使用In-Ga-Zn类氧化物（也称为IGZO）。另外，In-Ga-Zn类氧化物是指包含In、Ga及Zn的氧化物，而也可以包含In、Ga及Zn之外的金属元素。例如，可以使用In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物及In-Al-Ga-Zn类氧化物。
另外，第一氧化物半导体膜106中的铟的含有率小于第二氧化物半导体膜108，且第一氧化物半导体膜106中的镓的含有率大于第二氧化物半导体膜108。另外，第一氧化物半导体膜106中的镓的含有率等于或大于铟的含有率。就是说，优选使用其含有率可表示为In≤Ga的组成的氧化物。例如，优选使用其原子数比为In:Ga:Zn=1:1:1或In:Ga:Zn=1:3:2的In-Ga-Zn类氧化物或其组成附近的氧化物。
另外，作为第一氧化物半导体膜106的形成方法，可以使用溅射法、ALD（AtomicLayer Deposition：原子层沉积）法、蒸镀法或涂敷法等。另外，第一氧化物半导体膜106的厚度大于5nm且200nm以下，优选为10nm以上且30nm以下。另外，第一氧化物半导体膜106处于单晶、多晶（polycrystalline，也称为polycrystal）或非晶等状态。
[第二氧化物半导体膜的详细说明]
第二氧化物半导体膜108使用至少包含铟、镓及锌的氧化物膜，从而可以使用In-Ga-Zn类氧化物（也称为IGZO）。另外，In-Ga-Zn类氧化物是指包含In、Ga及Zn的氧化物，而也可以包含In、Ga及Zn之外的金属元素。例如，可以使用In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物及In-Al-Ga-Zn类氧化物。
另外，第二氧化物半导体膜108中的铟的含有率大于第一氧化物半导体膜106，且第二氧化物半导体膜108中的镓的含有率小于第一氧化物半导体膜106。另外，第二氧化物半导体膜108中的铟的含有率大于镓的含有率。就是说，优选使用其含有率可表示为In＞Ga的组成的氧化物。例如，可以使用其原子数比为In:Ga:Zn=3:1:2或In:Ga:Zn=2:1:3的In-Ga-Zn类氧化物或其组成附近的氧化物。
另外，作为形成第二氧化物半导体膜108的方法，可以利用溅射法、ALD法、蒸镀法、涂敷法等。另外，第二氧化物半导体膜108的厚度大于5nm且200nm以下，优选为10nm以上且30nm以下。另外，第二氧化物半导体膜108优选采用具有单晶、多晶（polycrystalline，也称为polycrystal）或微晶等结晶性的结构。
另外，优选第二氧化物半导体膜108是CAAC-OS（C Axis Aligned CrystallineOxide Semiconductor：c轴取向结晶氧化物半导体）膜。CAAC-OS膜不是完全的单晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部的结晶-非晶混合相结构的氧化物半导体膜。另外，在很多情况下该结晶部的尺寸为能够容纳于一个边长小于100nm的立方体的尺寸。另外，在使用透射电子显微镜（TEM:Transmission Electron Microscope）观察时的图像中，包括在CAAC-OS膜中的非结晶部与结晶部的边界不明确。并且，在CAAC-OS膜中利用TEM观察不到晶界（也称为晶粒边界（grain boundary））。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，在不同结晶部之间，a轴及b轴的方向可以分别不同。在本说明书中，当只记载“垂直”时，包括85°以上且95°以下的范围。另外，当只记载“平行”时，包括-5°以上且5°以下的范围。
另外，在CAAC-OS膜中，结晶部的分布也可以不均匀。例如，在CAAC-OS膜的形成过程中，相比于一些情况，在从氧化物半导体膜的表面一侧进行结晶生长时，有时在氧化物半导体膜的表面附近结晶部所占的比例较高。另外，通过对CAAC-OS膜添加杂质，有时在该杂质添加区中结晶部被非晶化。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致，所以有时根据CAAC-OS膜的形状（被形成面的截面形状或表面的截面形状）朝向彼此不同的方向。另外，结晶部的c轴方向是平行于形成CAAC-OS膜时的被形成面的法线向量或表面的法线向量的方向。结晶部通过进行成膜或进行成膜之后的加热处理等的晶化处理来形成。
使用CAAC-OS膜的晶体管由可见光或紫外光照射引起的晶体管的电特性的变动小。另外，可以抑制阈值的变动及偏差。因此，该晶体管的可靠性高。
另外，结晶部或具有结晶性的氧化物半导体可以进一步降低块体内缺陷。再者，通过提高结晶部或具有结晶性的氧化物半导体膜表面的平坦性，使用该氧化物半导体的晶体管可以得到使用处于非晶状态的氧化物半导体的晶体管的场效应迁移率以上的场效应迁移率。为了提高氧化物半导体膜表面的平坦性，优选在平坦的表面上形成氧化物半导体，具体地，在平均面粗糙度（Ra）为0.15nm以下，优选为0.1nm以下的表面上形成氧化物半导体。
注意，Ra是将JIS B0601中定义的算术平均粗糙度扩大为三维以使其能够应用于面，可以将它表示为“将从基准面到指定面的偏差的绝对值平均而得的值”，以如下算式定义。
[算式1]
这里，指定面是指成为粗糙度测量对象的面，并且是以坐标（x1，y1，f（x1，y1））（x1，y2，f（x1，y2））（x2，y1，f（x2，y1））（x2，y2，f（x2，y2））的四点表示的四角形的区域，指定面投影在xy平面的长方形的面积为S0，基准面的高度（指定面的平均高度）为Z0。可以利用原子力显微镜（AFM：Atomic Force Microscope）测量Ra。
另外，当作为第二氧化物半导体膜108应用CAAC-OS膜时，作为形成该CAAC-OS膜的方法可以举出如下三个方法。第一个方法是：在200℃以上且450℃以下的成膜温度下形成氧化物半导体膜。由此形成包含在氧化物半导体膜中的结晶部的c轴在平行于被形成面的法向矢量或表面的法向矢量的方向上一致的结晶部。第二个方法是：在以薄厚度形成氧化物半导体膜之后进行200℃以上且700℃以下的热处理。由此形成包含在氧化物半导体膜中的结晶部的c轴在平行于被形成面的法向矢量或表面的法向矢量的方向上一致的结晶部。第三个方法是：在以薄厚度形成第一层氧化物半导体膜之后进行200℃以上且700℃以下的热处理，再形成第二个氧化物半导体膜。由此形成包含在氧化物半导体膜中的结晶部的c轴在平行于被形成面的法向矢量或表面的法向矢量的方向上一致的结晶部。
另外，通过边加热衬底102边进行成膜，可以降低包含在所形成的第二氧化物半导体膜108中的氢或水等杂质的浓度。另外，可以减轻由于溅射带来的损伤，所以是优选的。另外，也可以通过利用ALD法、蒸镀法、涂敷法等形成第二氧化物半导体膜108。
另外，当作为第二氧化物半导体膜108形成CAAC-OS膜以外的具有结晶性的氧化物半导体膜（单晶或微晶）时，对成膜温度没有特别的限制。
此外，第二氧化物半导体膜108的能隙为2.8eV至3.2eV，这大于1.1eV的硅的能隙。另外，第二氧化物半导体膜108的少数载流子密度为1×10-9/cm3，这比硅的本征载流子密度，即1×1011/cm3小得多。
第二氧化物半导体膜108的多数载流子（电子）只从晶体管的源极流过。另外，因为可以使沟道形成区完全耗尽化，所以可以使晶体管的截止电流极小。使用第二氧化物半导体膜108的晶体管的截止电流极小，即在室温下为10yA/mm以下，在85℃至95℃的温度下也为1yA/mm以下。
此外，在n沟道型晶体管中，本说明书所述的截止电流是指如下电流，即：在使漏电极的电位高于源电极及栅电极的电位的状态下，当以源电极的电位为标准时的栅电极的电位为0V以下时，流过源电极和漏电极之间的电流。或者，在p沟道型晶体管中，本说明书所述的截止电流是指如下电流，即：在使漏电极的电位低于源电极及栅电极的电位的状态下，当以源电极的电位为标准时的栅电极的电位为0V以上时，流过源电极和漏电极之间的电流。
此外，包含第二氧化物半导体膜108的晶体管具有理想的低S值。另外，该晶体管的可靠性高。
[栅极绝缘膜的详细说明]
作为栅极绝缘膜110，可以使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜等。栅极绝缘膜110中的接触于第二氧化物半导体膜108的部分优选包含氧。尤其是，栅极绝缘膜110优选在其膜中存在至少超过化学计量组成的量的氧，例如，优选当作为栅极绝缘膜110使用氧化硅膜时，使用SiO2+a（a>0）的膜。通过将该氧化硅膜用作栅极绝缘膜110，可以将氧供应到第二氧化物半导体膜108，而使其电特性良好。
此外，作为栅极绝缘膜110可以使用氧化铪、氧化钇、硅酸铪（HfSixOy（x>0，y>0））、添加有氮的硅酸铪（HfSiOxNy（x>0、y>0））、铝酸铪（HfAlxOy（x>0、y>0））以及氧化镧等high-k（高－k）材料。通过使用上述材料，可以降低栅极泄漏电流。而且，栅极绝缘膜110既可以是单层结构，又可以是叠层结构。
另外，例如可以将栅极绝缘膜110的厚度设定为1nm以上且500nm以下。另外，对栅极绝缘膜110的制造方法没有特别的限制，例如可以适当地利用溅射法、MBE法、PE-CVD法、脉冲激光淀积法、ALD法等。
[栅电极的详细说明]
作为栅电极112，例如可以使用钼、钛、钽、钨、铝、铜、钕、钪等金属材料或包含这些金属材料的合金材料。另外，作为栅电极112，也可以使用导电金属氧化物形成。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、铟锡氧化物（In2O3-SnO2，有时缩写为ITO）、铟锌氧化物（In2O3-ZnO）或者通过使这些金属氧化物材料含有硅或氧化硅而形成的金属氧化物。此外，栅电极112可以使用上述材料以单层或叠层形成。对其形成方法也没有特别的限制，可以使用蒸镀法、PE-CVD法、溅射法或旋涂法等各种成膜方法。
[保护绝缘膜的详细说明]
作为保护绝缘膜114优选使用无机绝缘膜，例如使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜或氧化铪膜等的氧化物绝缘膜的单层或叠层，即可。另外，在上述氧化物绝缘膜上还可以形成氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等的氮化物绝缘膜的单层或叠层。例如，可以通过溅射法从栅电极112一侧依次形成氧化硅膜及氧化铝膜的叠层。另外，对保护绝缘膜114的制造方法没有特别的限制，例如可以适当地利用溅射法、MBE法、PE-CVD法、脉冲激光淀积法、ALD法等。
另外，尤其是，可以作为保护绝缘膜114设置高致密度的无机绝缘膜。例如，可以利用溅射法形成氧化铝膜。通过将氧化铝膜的密度设定为高密度（膜密度为3.2g/cm3以上，优选为3.6g/cm3以上），可以得到不使氢、水分等杂质侵入到第二氧化物半导体膜108或者不使氧脱离第二氧化物半导体膜108的遮断效果（阻挡效果）。因此，氧化铝膜用作保护膜，而防止在制造工序中及之后成为第二氧化物半导体膜108的变动的主要原因的氢、水分等杂质混入到第二氧化物半导体膜108中，并防止释放作为构成第二氧化物半导体膜108的主要成分材料的氧。另外，膜密度可以利用卢瑟福背散射分析（RBS，RutherfordBackscattering Spectrometry)或X射线反射（XRR，X-Ray Reflection）等测量。
[层间绝缘膜的详细说明]
作为层间绝缘膜116优选使用无机绝缘膜，可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜的单层或叠层。另外，对层间绝缘膜116的制造方法没有特别的限制，例如可以适当地利用溅射法、MBE法、PE-CVD法、脉冲激光淀积法、ALD法等。
[源电极及漏电极的详细说明]
作为源电极118a及漏电极118b，例如可以使用包含选自铝、铬、铜、钽、钛、钼、钨中的元素的金属膜或以上述元素为成分的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）等。另外，还可以采用在铝、铜等金属膜的下侧和上侧中的一方或双方层叠钛、钼、钨等高熔点金属膜或它们的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）的结构。此外，也可以使用导电金属氧化物形成用于源电极118a及漏电极118b的导电膜。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、铟锡氧化物（In2O3-SnO2，缩写为ITO），铟锌氧化物（In2O3-ZnO）。用于源电极及漏电极的导电膜可以通过使用上述材料以单层或叠层形成。对其形成方法也没有特别的限制，可以使用蒸镀法、PE-CVD法、溅射法或旋涂法等各种成膜方法。
另外，在后面说明的半导体装置的制造方法1中，参照图2A至图2D以及图3A至图3D对其他构成要素的详细内容进行说明。
<半导体装置的制造方法1>
下面，参照图2A至图2D以及图3A至图3D对本实施方式的图1A至图1C所示的半导体装置的制造方法的一个例子进行说明。
首先，准备衬底102，接着，在衬底102上形成氧化膜104、第一氧化物半导体膜106及第二氧化物半导体膜108（参照图2A）。
另外，也可以在形成氧化膜104之前对衬底102进行等离子体处理等。作为等离子体处理，例如可以进行引入氩气体来产生等离子体的反溅射。反溅射是指使用RF电源在氩气氛下对衬底102一侧施加电压来在衬底102附近形成等离子体以进行表面改性的方法。另外，也可以使用氮、氦、氧等代替氩气氛。通过进行反溅射，可以去除附着在衬底102的表面的粉状物质（也称为微粒、尘屑）。
作为第二氧化物半导体膜108的形成方法，利用干蚀刻法对氧化物半导体膜进行蚀刻。作为蚀刻气体，可以使用BCl3、Cl2或O2等。可以使用利用诸如ECR（电子回旋共振）或ICP（感应耦合等离子体）等高密度等离子体源的干蚀刻装置来提高蚀刻速度。另外，在形成第二氧化物半导体膜108的工序中，实施者可以适当地选择第二氧化物半导体膜108的蚀刻条件等，以防止第一氧化物半导体膜106加工为岛状。另外，第二氧化物半导体膜108的端部优选具有20°至50°的锥角。
另外，优选不接触于大气且连续地形成氧化膜104、第一氧化物半导体膜106及第二氧化物半导体膜108，尤其是，优选连续地形成第一氧化物半导体膜106及第二氧化物半导体膜108。如此，通过不接触于大气且连续地形成氧化膜104、第一氧化物半导体膜106及第二氧化物半导体膜108，可以抑制包含在大气中的水分、氢等的杂质元素混入到各界面。
另外，在形成第一氧化物半导体膜106及第二氧化物半导体膜108的工序中，优选使第一氧化物半导体膜106及第二氧化物半导体膜108尽量不包含氢或水。例如，作为形成第一氧化物半导体膜106及第二氧化物半导体膜108的工序的预处理，优选在溅射装置的预热室中对配置有氧化膜104的衬底102进行预热，而使吸附在衬底102及氧化膜104上的氢、水分等的杂质脱离且进行排气。但是，优选将预热温度设定为从氧化膜104不释放氧或释放少量的氧的温度。另外，优选在残留水分被排出的成膜室（也称为成膜处理室）中形成第一氧化物半导体膜106及第二氧化物半导体膜108，更优选的是，使用具有多个成膜室的多室结构的溅射装置并在真空中连续地形成第一氧化物半导体膜106及第二氧化物半导体膜108。
另外，为了去除预热室及成膜室内的水分，优选使用吸附型的真空泵，例如低温泵、离子泵、钛升华泵。另外，作为排气单元，也可以使用提供有冷阱的涡轮泵。因为在使用低温泵进行了排气的预热室及成膜室中，例如氢原子、水（H2O）等包含氢原子的化合物（更优选的是，还对包含碳原子的化合物）等被排出，所以可以降低第一氧化物半导体膜106及第二氧化物半导体膜108所包含的氢、水分等杂质的浓度。
另外，在本实施方式中，作为第一氧化物半导体膜106使用原子数比为In:Ga:Zn=1:1:1的金属氧化物靶材，作为第二氧化物半导体膜108使用原子数比为In:Ga:Zn=3:1:2的金属氧化物靶材，并通过溅射法形成第一氧化物半导体膜106及第二氧化物半导体膜108。但是，能够用于第一氧化物半导体膜106及第二氧化物半导体膜108的靶材不局限于这些靶材的材料及组成。另外，作为能够用于第一氧化物半导体膜106及第二氧化物半导体膜108的靶材，优选使用具有单晶、多晶等结晶性的靶材。通过使用具有结晶性的靶材，被形成的薄膜也具有结晶性，尤其是，在被形成的薄膜中容易形成c轴取向的结晶。
在此，对由具有c轴平行于上表面的法向矢量的结晶区域的氧化物半导体构成的溅射靶材的制造方法进行说明（参照图29）。
首先，称量溅射靶材的原料（步骤S101）。
这里，作为溅射靶材的原料准备InOx原料（包含In的原料）、GaOY原料（包含Ga的原料）及ZnOZ原料（包含Zn的原料）。另外，X、Y及Z为任意正数，例如，可以将X设定为1.5，Y设定为1.5，Z设定为1。当然，上述原料仅为一个例子，为了获得所希望的化合物可以适当地选择原料。例如，也可以使用MOY原料代替GaOY原料。在此，M可以为Sn、Hf或Al。或者，M也可以为镧系元素的La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu。虽然在本实施方式中示出使用三种原料的例子，但是并不局限于此。例如，本实施方式也可以应用于使用四种以上的原料的情况。
接着，将InOx原料、GaOY原料及ZnOZ原料以规定比例混合。
作为规定比例，例如可以将InOx原料、GaOY原料及ZnOZ原料的摩尔数比设定为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、1:1:2、3:1:4或3:1:2。通过使用具有该比例的混合材料，可以易于形成由具有c轴平行于上表面的法线向量的结晶区的氧化物半导体构成的溅射靶材。
具体而言，当制造具有In：Ga：Zn=1：1：1[原子数比]的组成的In-Ga-Zn类氧化物溅射靶材时，以满足In2O3：Ga2O3：ZnO=1：1：2[摩尔数比]的方式称量各个原料。
另外，当使用MOY原料代替GaOY原料时，也可以将InOX原料、MOY原料及ZnOZ原料的摩尔数比设定为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、1:1:2、3:1:4或3:1:2。
首先，描述利用湿法的溅射靶材的制造方法。在称量溅射靶材的原料之后，利用球磨机等粉碎并混合该原料来制造化合物粉末。并且，将离子交换水、有机添加物等混合到该化合物粉末中来制造浆料（步骤S111）。
接着，通过将该浆料铺满铺有能够透过水分的过滤片的模子，去除水分。该模子可以使用顶面形状为矩形或圆形的金属制品或氧化物制品。另外，该模子的底部可以具有一个或多个孔。通过设置该孔，可以迅速地去除浆料的水分。该过滤片可以使用多孔树脂、多孔布等。
从设置在铺满了浆料的模子的底部的孔进行减压排水来去除浆料中的水分。接着，对经过减压排水被去除水分的浆料进行自然干燥。由此，水分被去除的浆料成形为模子的内部的形状（步骤S113）。
接着，在氧（O2）气氛中以1400℃烘焙得到的成形体（步骤S114）。通过上述步骤，可以利用湿法得到溅射靶材。
接着，描述利用干法的溅射靶材的制造方法。在称量溅射靶材的原料之后，利用球磨机等粉碎并混合该原料来制造化合物粉末。（步骤S121）。
接着，将得到的化合物粉末铺满模子并利用加压装置进行加压来使该化合物粉末成形得到成形体（步骤S122）。
将得到的成形体设置在电炉等的加热装置中并在氧（O2）气氛中以1400℃进行烘焙（步骤S123）。另外，在本实施方式中，将如步骤S122及步骤S123那样分别进行成形工序和烘焙工序的方式称为冷压方式。下面，说明同时进行成形工序和烘焙工序的热压方式。
首先，进行上述步骤S101至步骤S121的工序。接着，在将得到的化合物粉末铺满模子并在氩（Ar）气氛下以1000℃加热该模子的同时，利用加压装置对设置在模子内的化合物粉末进行加压。如此，通过在烘焙化合物粉末的同时进行加压，可以使该化合物粉末成形并得到成形体（步骤S125）。通过上述步骤，可以利用干法得到溅射靶材。
此外，第一氧化物半导体膜106及第二氧化物半导体膜108可以在稀有气体（典型为氩）气氛下、氧气氛下或者稀有气体和氧的混合气氛下利用溅射法来形成。
另外，形成第一氧化物半导体膜106的温度优选为室温以上且200℃以下，形成第二氧化物半导体膜108的温度优选为250℃以上且500℃以下，更优选为300℃以上且400℃以下。
如上所述，通过以低温度（室温以上且200℃以下）形成第一氧化物半导体膜106并以高温度（250℃以上且500℃以下）形成第二氧化物半导体膜108，可以抑制从氧化膜104释放的氧并提高第二氧化物半导体膜108的结晶性。
另外，在刚形成第一氧化物半导体膜106及第二氧化物半导体膜108之后，第一氧化物半导体膜106及第二氧化物半导体膜108优选包含比化学计量组成多的氧，即处于氧过饱和状态。例如，在利用溅射法形成第一氧化物半导体膜106及第二氧化物半导体膜108的情况下，优选以成膜气体的氧所占有的比例高的条件进行成膜，尤其优选在氧气氛（氧气体为100%）下进行成膜。例如，在作为第一氧化物半导体膜106及第二氧化物半导体膜108使用In-Ga-Zn类氧化物（IGZO）并且以成膜气体的氧所占有的比例高的条件（尤其在氧气体为100%的气氛下）进行成膜的情况下，即使如将成膜温度设定为300℃以上，也可以抑制来自膜中的Zn的释放。
另外，当使用上述金属氧化物靶材形成第一氧化物半导体膜106时，有时靶材的组成与形成在衬底上的薄膜的组成不同。例如，在使用In:Ga:Zn=1:1:1[原子数比]的金属氧化物靶材的情况下，虽然依赖于成膜条件，但是有时薄膜的第一氧化物半导体膜106的组成为In:Ga:Zn=1:1:0.6至0.8[原子数比]。这认为因为如下缘故：在形成第一氧化物半导体膜106及第二氧化物半导体膜108时ZnO升华，或者In2O3、Ga2O3、ZnO的各成分的溅射速率不同。
因此，当想形成具有所希望的组成的薄膜时，需要预先调整金属氧化物靶材的组成。例如，在将薄膜的第一氧化物半导体膜106的组成设定为In:Ga:Zn=1:1:1[原子数比]的情况下，可以将金属氧化物靶材的组成设定为In:Ga:Zn=1:1:1.5[原子数比]。换言之，可以预先增大金属氧化物靶材的ZnO的含有率。注意，靶材的组成不局限于上述数值，可以根据成膜条件或所形成的薄膜的组成适当的调整。另外，通过增大金属氧化物靶材的ZnO的含有率，所得到的薄膜的结晶性得到提高，所以是优选的。另外，以上说明了第一氧化物半导体膜106，与此相同，第二氧化物半导体膜108也可以当想形成具有所希望的组成的薄膜时调整金属氧化物靶材的组成。
此外，金属氧化物靶材的相对密度为90%以上且100%以下，优选为95%以上且99.9%以下。通过使用高相对密度的金属氧化物靶材，可以形成致密的第一氧化物半导体膜106及第二氧化物半导体膜108。
另外，作为当形成第一氧化物半导体膜106及第二氧化物半导体膜108时使用的溅射气体，优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
此外，还可以在形成第二氧化物半导体膜108之后对第二氧化物半导体膜108进行加热处理。将该热处理的温度设定为300℃以上且700℃以下，或低于衬底的应变点。通过进行该热处理，可以去除第二氧化物半导体膜108中的过剩的氢（包含水、羟基）。注意，该热处理在本说明书等中有时记载为脱水化处理（脱氢化处理）。
但是，由于有可能在进行脱水化处理的同时氧脱离氧化膜104，所以实施者可以将脱水化处理的温度适当地设定为可以去除第二氧化物半导体膜108中的过剩的氢（包含水、羟基）且抑制氧脱离氧化膜104的温度。另外，通过脱氢化处理，有可能氧脱离氧化膜104，但是因为形成有第一氧化物半导体膜106，所以可以抑制氧脱离氧化膜104而有效地进行脱氢化处理。
作为该热处理，例如，可以将被处理物放入使用电阻发热体等的电炉中，并在氮气氛下以450℃加热1小时。在该期间，不使第二氧化物半导体膜108接触大气，以避免水或氢的混入。
热处理装置不限于电炉，还可以使用利用被加热的气体等的介质的热传导或热辐射加热被处理物的装置。例如，可以使用GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等RTA（Rapid ThermalAnneal：快速热退火）装置。LRTA装置是利用从灯如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等发出的光（电磁波）的辐射加热被处理物的装置。GRTA装置是使用高温气体进行热处理的装置。作为气体，使用氩等的稀有气体或氮等的即使进行热处理也不与被处理物产生反应的惰性气体。
例如，作为该热处理，可以采用GRTA处理，即：将被处理物放入被加热的惰性气体气氛中，进行几分钟的加热，然后从该惰性气体气氛中取出被处理物。通过使用GRTA处理，可以在短时间内进行高温热处理。另外，即使温度条件超过被处理物的耐热温度，也可以应用该方法。另外，在处理中，还可以将惰性气体转换为含有氧的气体。
另外，作为惰性气体气氛，优选采用以氮或稀有气体（氦、氖、氩等）为主要成分且不含有水、氢等的气氛。例如，将引入热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N（99.9999%）以上，优选设定为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
此外，当进行上述脱水化处理（脱氢化处理）时，有可能第二氧化物半导体膜108的主要构成材料的氧也同时发生脱离而减少。在第二氧化物半导体膜108中，在氧脱离的部分中存在氧缺陷，并且因该氧缺陷而产生导致晶体管的电特性变动的施主能级。由此，当进行脱水化处理（脱氢化处理）时，优选在第二氧化物半导体膜108中供应氧。通过在第二氧化物半导体膜108中供应氧，可以填补第二氧化物半导体膜108的氧缺陷。
填补第二氧化物半导体膜108的氧缺陷的方法的一个例子如下：在对第二氧化物半导体膜108进行脱水化处理（脱氢化处理）之后，对同一炉内引入高纯度的氧气体、高纯度的一氧化二氮气体或超干燥空气（使用CRDS（cavity ring-down laser spectroscopy：光腔衰荡光谱法）方式的露点仪进行测量时的水分量是20ppm（露点换算，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下的空气）。氧气体或一氧化二氮气体优选不包含水、氢等。或者，所述引入到热处理装置中的氧气或者一氧化二氮气体的纯度优选为6N（99.9999%）以上，更优选为7N（99.99999%）以上（也就是说，所述氧气或者一氧化二氮气体中的杂质的浓度优选为1ppm以下，更优选为0.1ppm以下）。
另外，对第二氧化物半导体膜108供应氧的方法的一个例子如下：通过对第二氧化物半导体膜108添加氧（至少包含氧自由基、氧原子和氧离子中的任何一个）来对第二氧化物半导体膜108供应氧。作为氧的添加方法，使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
另外，对第二氧化物半导体膜108供应氧的方法的一个例子如下：通过对氧化膜104或后面形成的栅极绝缘膜110等进行加热，使氧的一部分脱离，从而对第二氧化物半导体膜108供应氧。尤其是，在本实施方式中优选的是，使从氧化膜104释放的氧透过第一氧化物半导体膜106，而对第二氧化物半导体膜108供应氧。
如上所述，优选的是，在形成第二氧化物半导体膜108之后，进行脱水化处理（脱氢化处理）从第二氧化物半导体膜108去除氢或水分来实现高纯度化，以使氧化物半导体膜尽量不包含杂质，并且，将因脱水化处理（脱氢化处理）同时减少的氧添加到第二氧化物半导体膜108，或者，供应氧以补充第二氧化物半导体膜108的氧缺陷。另外，在本说明书等中，有时将对第二氧化物半导体膜108供应氧的处理称为加氧化处理，或者，有时将使第二氧化物半导体膜108所包含的氧多于化学计量组成的处理称为过氧化处理。
另外，虽然以上说明了在将第二氧化物半导体膜108加工为岛状之后进行脱水化处理（脱氢化处理）及加氧化处理的结构，但是所公开的发明的一个方式不局限于此。也可以在将第二氧化物半导体膜108加工为岛状之前进行该处理。另外，也可以在后面形成的层间绝缘膜116的形成之后进行加热处理，而将氧从氧化膜104或栅极绝缘膜110等供应到第二氧化物半导体膜108。
如上所述，通过进行脱水化处理（脱氢化处理）以从第二氧化物半导体膜108去除氢或水分，并进行加氧化处理以补充第二氧化物半导体膜108的氧缺陷，可以得到呈i型（本征）的氧化物半导体膜或无限趋近于i型的氧化物半导体膜。在上述氧化物半导体膜中，起因于施主的载流子极少（近于0），载流子浓度低于1´1014/cm3，优选低于1´1012/cm3，更优选低于1´1011/cm3。
另外，第二氧化物半导体膜108优选是几乎不包含铜、铝、氯等杂质的高纯度化了的膜。在晶体管的制造工序中，优选适当地选择没有这些杂质混入到第二氧化物半导体膜108或附着到第二氧化物半导体膜108表面上的忧虑的工序。另外，当这些杂质附着到第二氧化物半导体膜108表面上时，优选通过暴露于草酸或稀氢氟酸等或进行等离子体处理（例如，N2O等离子体处理）去除第二氧化物半导体膜108表面的杂质。具体而言，第二氧化物半导体膜108的铜浓度为1×1018原子/cm3以下，优选为1×1017原子/cm3以下。此外，第二氧化物半导体膜108的铝浓度为1×1018原子/cm3以下。另外，第二氧化物半导体膜108的氯浓度为2×1018原子/cm3以下。
此外，第二氧化物半导体膜108优选通过充分地去除氢等杂质或供应充分的氧成为氧过饱和的状态，来实现高纯度化。具体而言，第二氧化物半导体膜108的氢浓度为5´1019原子/cm3以下，优选为5´1018原子/cm3以下，更优选为5´1017原子/cm3以下。另外，通过二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）来测量上述第二氧化物半导体膜108中的氢浓度。此外，优选以包围第二氧化物半导体膜108的方式与其接触地设置包含过剩氧的绝缘膜（SiOx等），以供应充分的氧而使第二氧化物半导体膜108成为氧过饱和的状态。
作为包含过剩氧的绝缘膜，使用适当地设定PE-CVD法或溅射法的成膜条件来使其包含多量的氧的SiOX膜或氧氮化硅膜。此外，当需要使绝缘膜包含多量的过剩氧时，通过离子注入法、离子掺杂法或等离子体处理将氧添加到绝缘膜中。
另外，因为当包含过剩氧的绝缘膜的氢浓度是7.2×1020原子/cm3以上时，晶体管的初始特性的不均匀增大，关于晶体管的电特性的L长度依赖性增大，且在BT压力测试中大幅度地使晶体管的电特性劣化，所以包含过剩氧的绝缘膜的氢浓度低于7.2×1020原子/cm3。也就是说，第二氧化物半导体膜108的氢浓度优选为5×1019原子/cm3以下，并且包含过剩氧的绝缘膜的氢浓度优选低于7.2×1020原子/cm3。
再者，优选以包围第二氧化物半导体膜108且配置在包含过剩氧的绝缘膜的外侧的方式设置抑制第二氧化物半导体膜108的氧的释放的阻挡膜（例如，AlOx）。
通过由包含过剩氧的绝缘膜或阻挡膜包围第二氧化物半导体膜108，可以使第二氧化物半导体膜108成为与化学计量组成大致一致的状态或氧比化学计量组成多的过饱和的状态。
接着，在第一氧化物半导体膜106及第二氧化物半导体膜108上形成栅极绝缘膜110及导电膜111（参照图2B）。
接着，通过光刻工序在导电膜111上形成抗蚀剂掩模，选择性地进行蚀刻来形成栅电极112，然后去除抗蚀剂掩模（参照图2C）。
此外，也可以通过喷墨法形成用来形成栅电极112的抗蚀剂掩模。当利用喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。另外，作为栅电极112的蚀刻，可以采用干蚀刻和湿蚀刻中的一方或双方。
接着，在栅极绝缘膜110及栅电极112上形成抗蚀剂掩模132（参照图2D）。
接着，利用光刻工序对抗蚀剂掩模132选择性地进行曝光及显影，来形成抗蚀剂掩模132a。然后，以栅电极112及抗蚀剂掩模132a为掩模将掺杂剂142引入到第一氧化物半导体膜106及第二氧化物半导体膜108中。通过引入掺杂剂142，在第一氧化物半导体膜106中形成高电阻区106a及相邻于与栅电极112重叠的区域的一对低电阻区106b，在第二氧化物半导体膜108中形成沟道区108a及相邻于与栅电极112重叠的区域的一对低电阻区108b（参照图3A）。
掺杂剂142是改变第一氧化物半导体膜106及第二氧化物半导体膜108的导电率的杂质。作为掺杂剂142，可以使用选自第15族元素（典型的是氮（N）、磷（P）、砷（As）及锑（Sb））、硼（B）、铝（Al）、氩（Ar）、氦（He）、氖（Ne）、铟（In）、氟（F）、氯（Cl）、钛（Ti）和锌（Zn）中的任一种以上。
另外，也可以通过注入法使掺杂剂142穿过别的膜（例如栅极绝缘膜110）而将其引入到第一氧化物半导体膜106及第二氧化物半导体膜108中。作为掺杂剂142的引入方法，可以利用离子注入法、离子掺杂法、等离子体浸没离子注入法等。此时优选使用掺杂剂142的单质离子或氟化物、氯化物的离子。
可以通过适当地设定加速电压、剂量等的注入条件或者使掺杂剂142穿过的膜的厚度来控制掺杂剂142的引入工序。在本实施方式中，通过离子注入法，作为掺杂剂142使用磷来进行磷离子的引入。另外，也可以将掺杂剂142的剂量设定为1´1013离子/cm2以上且5´1016离子/cm2以下。
低电阻区108b中的掺杂剂142的浓度优选为5´1018/cm3以上且1´1022/cm3以下。
另外，也可以在加热衬底102的同时引入掺杂剂142。
此外，既可以多次进行将掺杂剂142引入到第一氧化物半导体膜106及第二氧化物半导体膜108中的处理，又可以使用多种掺杂剂。
另外，也可以在掺杂剂142的引入处理之后进行加热处理。作为加热条件，优选采用如下条件：温度为300℃以上且700℃以下，优选为300℃以上且450℃以下；在氧气氛下；进行1小时。此外，也可以在氮气氛下、减压下或大气（超干燥空气气氛）下进行加热处理。
另外，当第二氧化物半导体膜108是结晶氧化物半导体膜或CAAC-OS膜时，有时由于掺杂剂142的引入其一部分被非晶化。在此情况下，通过在引入掺杂剂142之后进行加热处理，可以恢复第二氧化物半导体膜108的结晶性。
接着，去除抗蚀剂掩模132a而在栅极绝缘膜110及栅电极112上形成保护绝缘膜114及层间绝缘膜116（参照图3B）。
接着，利用光刻工序在层间绝缘膜116上形成抗蚀剂掩模，对栅极绝缘膜110、保护绝缘膜114及层间绝缘膜116选择性地进行蚀刻处理，形成到达第二氧化物半导体膜108（具体而言，在第二氧化物半导体膜108中形成的低电阻区108b）的开口部，然后去除抗蚀剂掩模（参照图3C）。
接着，在上述开口部中形成导电膜，利用光刻工序在该导电膜上形成抗蚀剂掩模，然后选择性地进行蚀刻来形成源电极118a及漏电极118b（参照图3D）。
另外，在本实施方式中，如图3D所示，在沟道长度方向的截面上，栅电极112与形成有源电极118a的开口部之间的距离不相等于栅电极112与形成有漏电极118b的开口部之间的距离。通过采用上述结构，可以抑制截止电流。
通过上述工序，可以制造图1A至图1C所示的半导体装置。
如本实施方式所示，本发明的技术思想如下：通过层叠在氧化膜上形成的第一氧化物半导体膜及在第一氧化物半导体膜上形成的第二氧化物半导体膜，至少在形成第二氧化物半导体膜时，抑制从氧化膜释放氧，再者，将第一氧化物半导体膜用作第二氧化物半导体膜的基底膜，而可以提高第二氧化物半导体膜的结晶性。通过提高第二氧化物半导体膜的结晶性，抑制该第二氧化物半导体膜的氧缺陷的产生，从而可以提供具有稳定的电特性的晶体管。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式2
在本实施方式中，参照图4A至图4C、图5A至5D以及图6A至图6C对实施方式1所示的半导体装置的变形例子及与实施方式1所示的半导体装置的制造方法不同的制造方法进行说明。另外，使用与图1A至图1C、图2A至图2D以及图3A至图3D所示的符号相同的符号，而省略其重复说明。此外，还省略对相同的部分的详细说明。
<半导体装置的结构例2>
图4A至图4C示出具有顶栅结构的晶体管的平面图及截面图作为半导体装置的一个例子。图4A是平面图，图4B相当于沿着图4A中的X2-Y2的截面图，图4C相当于沿着图4A中的V2-W2的截面图。注意，在图4A中，为了避免变得复杂，省略半导体装置的构成要素的一部分（例如，栅极绝缘膜110等）。
图4A至图4C所示的半导体装置包括：氧化膜104；在氧化膜104上形成的第一氧化物半导体膜106；在第一氧化物半导体膜106上形成的第二氧化物半导体膜108；在第二氧化物半导体膜108上形成的栅极绝缘膜110；以及在与栅极绝缘膜110接触并与第二氧化物半导体膜108重叠的区域中形成的栅电极112。
另外，第一氧化物半导体膜106及第二氧化物半导体膜108是至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜106中的镓的含有率比第二氧化物半导体膜108大。
另外，第一氧化物半导体膜106中的镓的含有率等于或大于铟的含有率。另外，第二氧化物半导体膜108中的铟的含有率大于镓的含有率。通过提高第二氧化物半导体膜108中的铟的含有率，可以提高第二氧化物半导体膜108的结晶性。
如此，第一氧化物半导体膜106与第二氧化物半导体膜108层叠，并且第一氧化物半导体膜106与第二氧化物半导体膜108的组成不同。另外，第一氧化物半导体膜106可以抑制当形成第二氧化物半导体膜108时从氧化膜104释放的氧。
另外，第二氧化物半导体膜108形成在使用相同种类的材料形成的第一氧化物半导体膜106上，从而可以形成从与第一氧化物半导体膜106的界面具有结晶部的氧化物半导体膜。
就是说，第一氧化物半导体膜106至少当形成第二氧化物半导体膜108时抑制从氧化膜104释放氧并用作第二氧化物半导体膜108的基底膜，从而可以提高第二氧化物半导体膜108的结晶性。另外，在形成第二氧化物半导体膜108之后，可以进行热处理等从氧化膜104释放氧并将该氧透过第一氧化物半导体膜106供应到第二氧化物半导体膜108。
如上所述，采用层叠有第一氧化物半导体膜106与第二氧化物半导体膜108的结构，具有抑制第二氧化物半导体膜108的氧缺陷并提高第二氧化物半导体膜108的结晶性的优良效果。
另外，在第一氧化物半导体膜106中，在与栅电极112重叠的区域及第二氧化物半导体膜108的外侧分别形成有高电阻区106a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区106b。另外，在第二氧化物半导体膜108中，在与栅电极112重叠的区域形成有沟道区108a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区108b。
另外，在第二氧化物半导体膜108的外侧形成的高电阻区106a用作各晶体管之间的分离层。这是为了例如当采用在第二氧化物半导体膜108的外侧不设置高电阻区106a的结构时阻止相邻的晶体管电连接的缘故。
另外，还可以包括：在栅电极112上形成的保护绝缘膜114；在保护绝缘膜114上形成的层间绝缘膜116；填充在栅极绝缘膜110、保护绝缘膜114及层间绝缘膜116的第一开口部151a和第二开口部151b中并与第二氧化物半导体膜108电连接的源电极118a及漏电极118b；与源电极118a电连接的布线119a；以及与漏电极118b电连接的布线119b。另外，由于源电极118a及漏电极118b与形成在第二氧化物半导体膜108中的一对低电阻区108b接触，所以可以降低接触电阻。
本实施方式所示的半导体装置的结构与实施方式1所示的半导体装置的结构不同之处是在本实施方式所示的半导体装置的结构中形成有：填充在栅极绝缘膜110、保护绝缘膜114及层间绝缘膜116的第一开口部151a中的源电极118a；填充在栅极绝缘膜110、保护绝缘膜114及层间绝缘膜116的第二开口部151b中的漏电极118b；以及与源电极118a及漏电极118b电连接的布线119a及布线119b。
另外，如后面的半导体装置的制造方法所示，本实施方式所示的半导体装置分两次形成被填充源电极118a及漏电极118b的开口部（第一开口部151a及第二开口部151b）。另外，通过CMP处理，分割导电膜118而形成源电极118a及漏电极118b。由此，当形成源电极118a及漏电极118b时不需要利用光刻工序，所以可以形成源电极118a及漏电极118b，而没有受到曝光机的精度或光掩模的不对准的影响。由此，本实施方式所示的半导体装置具有适合微型化的结构。另外，通过采用上述结构，例如可以将源侧接触区或漏侧接触区与栅电极112之间的距离缩小到0.05μm以上且0.1μm以下。从而，由于可以降低源极与漏极之间的电阻，所以可以提高半导体装置的电特性（例如，晶体管的导通电流特性）。
注意，可以用于本实施方式所示的半导体装置的各构成要素的详细内容与实施方式1所示的结构相同，由此省略其说明。以下记载在实施方式1中未使用的结构。
[布线的详细说明]
作为布线119a及布线119b，例如可以使用包含选自铝、铬、铜、钽、钛、钼、钨中的元素的金属膜或以上述元素为成分的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）等。另外，还可以采用在铝、铜等金属膜的下侧和上侧中的一方或双方层叠钛、钼、钨等高熔点金属膜或它们的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）的结构。此外，也可以使用导电金属氧化物形成用于布线119a及布线119b的导电膜。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、铟锡氧化物（In2O3-SnO2，缩写为ITO），铟锌氧化物（In2O3-ZnO）。用于布线119a及布线119b的导电膜可以通过使用上述材料以单层或叠层形成。对其形成方法也没有特别的限制，可以使用蒸镀法、PE-CVD法、溅射法或旋涂法等各种成膜方法。
另外，在后面说明的半导体装置的制造方法2中，参照图5A至如5D以及图6A至图6C对其他构成要素的详细内容进行说明。
<半导体装置的制造方法2>
下面，参照图5A至图5D以及图6A至图6C对本实施方式的图4A至图4C所示的半导体装置的制造方法的一个例子进行说明。
首先，可以参照实施方式1所示的制造方法来制造图5A所示的状态的半导体装置。注意，图5A所示的截面图与图3B所示的截面图相同。
接着，利用光刻工序在层间绝缘膜116上形成抗蚀剂掩模，对栅极绝缘膜110、保护绝缘膜114及层间绝缘膜116选择性地进行蚀刻处理，形成到达第二氧化物半导体膜108（具体而言，低电阻区108b）的第一开口部151a，然后去除抗蚀剂掩模（参照图5B）。
另外，作为上述光刻工序的曝光，优选使用波长短，即几nm至几十nm的极紫外线（Extreme Ultraviolet）。利用超紫外线的曝光的分辨率高且聚焦深度大。因此，可以形成微细图案。另外，只要能够形成足够微细的图案，就可以使用喷墨法等其他方法形成抗蚀剂掩模。在此情况下，作为抗蚀剂掩模的材料，不需要使用具有感光性的材料。
接着，在第一开口部151a及层间绝缘膜116上形成抗蚀剂掩模，对栅极绝缘膜110、保护绝缘膜114及层间绝缘膜116选择性地进行蚀刻处理，形成到达第二氧化物半导体膜108（具体而言，低电阻区108b）的第二开口部151b，然后去除抗蚀剂掩模（参照图5C）。由此，在栅极绝缘膜110、保护绝缘膜114及层间绝缘膜116中夹着栅电极112形成一对开口部。
接着，以填充第一开口部151a及第二开口部151b的方式在层间绝缘膜116上形成导电膜118（参照图5D）。
接着，通过以去除设置在层间绝缘膜116（至少与栅电极112重叠的区域）上的导电膜118的方式对导电膜118进行CMP（CMP:Chemical Mechanical Polishing，化学机械抛光）处理，来形成填充在第一开口部151a及第二开口部151b中的源电极118a及漏电极118b（参照图6A）。
在本实施方式中，通过在使层间绝缘膜116的表面露出的条件下对导电膜118进行CMP处理来形成源电极118a及漏电极118b。另外，有可能根据CMP处理条件而使保护绝缘膜114的表面也被抛光。
在此，CMP处理是指通过化学及机械的复合作用使被加工物的表面平坦化的方法。更具体而言，CMP处理是一种方法，其中在抛光台上贴附抛光布，且一边在被加工物和抛光布之间供应浆料（抛光剂），一边将抛光台和被加工物分别旋转或摇动，来由浆料和被加工物表面之间的化学反应以及抛光布和被加工物的机械抛光的作用对被加工物的表面进行抛光。
另外，既可只进行一次的CMP处理，又可进行多次的CMP处理。当分多次进行CMP处理时，优选在进行高抛光率的初期抛光之后，进行低抛光率的精抛光。通过如此将抛光率彼此不同的抛光组合，可以进一步提高源电极118a、漏电极118b及层间绝缘膜116的表面的平坦性。
另外，在本实施方式中，利用CMP处理去除导电膜118，但是也可以利用其他抛光（研磨、切削）处理。或者，还可以组合CMP处理等抛光处理与蚀刻（干蚀刻、湿蚀刻）处理或等离子体处理等。例如，也可以在CMP处理之后进行干蚀刻处理或等离子体处理（反溅射等），实现处理表面的平坦性的提高。当抛光处理与蚀刻处理、等离子体处理等组合时，对工序顺序没有特别的限制，可以根据导电膜118的材料、厚度及表面的凹凸状态适当地设定。
如上所述，以填充设置在层间绝缘膜116、保护绝缘膜114及栅极绝缘膜110中的开口部（第一开口部151a及第二开口部151b）的方式设置源电极118a及漏电极118b。由此，根据第一开口部151a的端部与栅电极112之间的宽度而决定源电极118a接触于第二氧化物半导体膜108的区域（源侧接触区）与栅电极112之间的距离（图6A中的LSG）。与此相同，根据第二开口部151b的端部与栅电极112之间的宽度而决定漏电极118b接触于第二氧化物半导体膜108的区域（漏侧接触区）与栅电极112之间的距离（图6A中的LDG）。
当通过一次处理形成用来设置源电极118a的第一开口部151a和用来设置漏电极118b的第二开口部151b时，第一开口部151a与第二开口部151b之间的沟道长度方向的宽度的最小加工尺寸受到用来形成掩模的曝光装置的分辨限度的限制。从而，不容易充分地缩小第一开口部151a与第二开口部151b之间的距离，其结果是，也不容易缩小源侧接触区及漏测接触区与栅电极112之间的距离（LSG及LDG）。
然而，在本实施方式所示的制造方法中，由于使用两个掩模形成第一开口部151a及第二开口部151b，所以可以自由地设定开口部的位置，而不依赖于曝光装置的分辨限度。由此，例如可以将源侧接触区或漏侧接触区与栅电极112之间的距离（LSG或LDG）缩小到0.05μm以上且0.1μm以下。通过缩小LSG及LDG，可以降低源极与漏极之间的电阻，从而可以提高半导体装置的电特性（例如，晶体管的导通电流特性）。
另外，由于在去除层间绝缘膜116上的导电膜118以形成源电极118a及漏电极118b的工序中不利用使用抗蚀剂掩模的蚀刻处理，所以当使源电极118a及漏电极118b的沟道长度方向的宽度微型化时也可以准确地进行精密的加工。因此，在半导体装置的制造工序中，可以以高成品率制造形状和特性的偏差少的微型的结构。
接着，在层间绝缘膜116、源电极118a及漏电极118b上形成导电膜119（参照图6B）。
接着，利用光刻工序在导电膜119上形成抗蚀剂掩模，来形成与源电极118a电连接的布线119a及与漏电极118b电连接的布线119b（参照图6C）。
通过上述工序，可以制造图4A至图4C所示的半导体装置。
如本实施方式所示，本发明的技术思想如下：通过层叠在氧化膜上形成的第一氧化物半导体膜及在第一氧化物半导体膜上形成的第二氧化物半导体膜，至少在形成第二氧化物半导体膜时，抑制从氧化膜释放氧，再者，将第一氧化物半导体膜用作第二氧化物半导体膜的基底膜，而可以提高第二氧化物半导体膜的结晶性。通过提高第二氧化物半导体膜的结晶性，抑制该第二氧化物半导体膜的氧缺陷，从而可以提供具有稳定的电特性的晶体管。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式3
在本实施方式中，参照图7A至图7C、图8A至图8D、图9A至图9 C、图10A至图10C、图11A至图11D以及图12A至图12C对实施方式1及实施方式2所示的半导体装置的变形例子及与实施方式1及实施方式2所示的半导体装置的制造方法不同的制造方法进行说明。另外，使用与图1A至图1C、图2A至图2D、图3A至图3D、图4A至图4C、图5A至图5D以及图6A至图6C所示的符号相同的符号，而省略其重复说明。
<半导体装置的结构例3>
图7A至图7C示出具有顶栅结构的晶体管的平面图及截面图作为半导体装置的一个例子。图7A是平面图，图7B相当于沿着图7A中的X3-Y3的截面图，图7C相当于沿着图7A中的V3-W3的截面图。注意，在图7A中，为了避免变得复杂，省略半导体装置的构成要素的一部分（例如，栅极绝缘膜110等）。
图7A至图7C所示的半导体装置包括：氧化膜104；在氧化膜104上形成的第一氧化物半导体膜106；在第一氧化物半导体膜106上形成的第二氧化物半导体膜108；在第二氧化物半导体膜108上形成的栅极绝缘膜110；以及在与栅极绝缘膜110接触并与第二氧化物半导体膜108重叠的区域中形成的栅电极112。
另外，第一氧化物半导体膜106及第二氧化物半导体膜108是至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜106中的镓的含有率比第二氧化物半导体膜108大。
另外，第一氧化物半导体膜106中的镓的含有率等于或大于铟的含有率。另外，第二氧化物半导体膜108中的铟的含有率大于镓的含有率。通过提高第二氧化物半导体膜108中的铟的含有率，可以提高第二氧化物半导体膜108的结晶性。
如此，第一氧化物半导体膜106与第二氧化物半导体膜108层叠，并且第一氧化物半导体膜106与第二氧化物半导体膜108的组成不同。另外，第一氧化物半导体膜106可以抑制当形成第二氧化物半导体膜108时从氧化膜104释放的氧。
另外，第二氧化物半导体膜108形成在使用相同种类的材料形成的第一氧化物半导体膜106上，从而可以形成从与第一氧化物半导体膜106的界面具有结晶部的氧化物半导体膜。
就是说，第一氧化物半导体膜106至少当形成第二氧化物半导体膜108时抑制从氧化膜104释放氧并用作第二氧化物半导体膜108的基底膜，从而可以提高第二氧化物半导体膜108的结晶性。另外，在形成第二氧化物半导体膜108之后，可以进行热处理等从氧化膜104释放氧并将该氧透过第一氧化物半导体膜106供应到第二氧化物半导体膜108。
如上所述，采用层叠有第一氧化物半导体膜106与第二氧化物半导体膜108的结构，具有抑制第二氧化物半导体膜108的氧缺陷并提高第二氧化物半导体膜108的结晶性的优良效果。
另外，在第一氧化物半导体膜106中，在与栅电极112重叠的区域及第二氧化物半导体膜108的外侧分别形成有高电阻区106a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区106b。另外，在第二氧化物半导体膜108中，在与栅电极112重叠的区域形成有沟道区108a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区108b。
另外，在第二氧化物半导体膜108的外侧形成的高电阻区106a用作各晶体管之间的分离层。这是为了例如当采用在第二氧化物半导体膜108的外侧不设置高电阻区106a的结构时阻止相邻的晶体管电连接的缘故。
另外，还可以包括：在与栅电极112重叠的区域上形成的绝缘膜113；在沟道长度方向的截面上，在栅电极112及绝缘膜113的侧面形成的侧壁绝缘膜115；与侧壁绝缘膜115接触并与第二氧化物半导体膜108电连接的源电极118a及漏电极118b；至少在源电极118a及漏电极118b上形成的保护绝缘膜114及层间绝缘膜116；在层间绝缘膜116上形成的绝缘膜120；通过在绝缘膜120、层间绝缘膜116及保护绝缘膜114中设置的开口部与源电极118a及漏电极118b电连接的布线119a及布线119b。另外，由于源电极118a及漏电极118b与形成在第二氧化物半导体膜108中的一对低电阻区108b接触，所以可以降低接触电阻。
本实施方式所示的半导体装置的结构与实施方式1所示的半导体装置的结构不同之处是在本实施方式所示的半导体装置的结构中包括栅电极112上的绝缘膜113、设置在栅电极112的侧面的侧壁绝缘膜115、以与侧壁绝缘膜115接触的方式形成的源电极118a及漏电极118b以及绝缘膜120。
此外，在本实施方式所示的半导体装置中，通过在绝缘膜113及侧壁绝缘膜115上形成用作源电极118a及漏电极118b的导电膜之后对导电膜进行平坦化处理（也称为抛光处理）来去除导电膜的一部分，从而形成源电极118a及漏电极118b。由此，当形成源电极118a及漏电极118b时不需要利用光刻工序，所以可以形成源电极118a及漏电极118b，而没有受到曝光机的精度或光掩模的不对准的影响。由此，本实施方式所示的半导体装置具有适合微型化的结构。
注意，可以用于本实施方式所示的半导体装置的各构成要素的详细内容与实施方式1及实施方式2所示的结构相同，由此省略其说明。以下记载在实施方式1及实施方式2中未使用的结构。
[绝缘膜及侧壁绝缘膜的详细说明]
作为绝缘膜113、侧壁绝缘膜115及绝缘膜120优选使用无机绝缘膜，可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜的单层或叠层。另外，对绝缘膜113、侧壁绝缘膜115及绝缘膜120的制造方法没有特别的限制，例如可以适当地利用溅射法、MBE法、PE-CVD法、脉冲激光淀积法、ALD法等。
另外，在后面说明的半导体装置的制造方法3中，参照图8A至图8D、图9A至图9 C、图10A至图10C、图11A至图11D以及图12A至图12C对其他构成要素的详细内容进行说明。
<半导体装置的制造方法3>
下面，参照图8A至图8D、图9A至图9 C、图10A至图10C、图11A至图11D以及图12A至图12C对本实施方式的图7A至图7C所示的半导体装置的制造方法的一个例子进行说明。
首先，可以参照实施方式1所示的制造方法来制造图8A所示的状态的半导体装置。注意，图8A所示的截面与图2B所示的截面相同。
接着，在导电膜111上形成绝缘膜113a（参照图8B）。
接着，利用光刻工序在绝缘膜113a上形成抗蚀剂掩模，对绝缘膜113a及导电膜111选择性地进行蚀刻处理，来形成绝缘膜113及栅电极112（参照图8C）。
接着，在栅极绝缘膜110及绝缘膜113上形成抗蚀剂掩模134（参照图8D）。
接着，利用光刻工序对抗蚀剂掩模134选择性地进行曝光及显影，来形成抗蚀剂掩模134a或抗蚀剂掩模134b。然后，以栅电极112、绝缘膜113及抗蚀剂掩模（抗蚀剂掩模134a或抗蚀剂掩模134b）为掩模将掺杂剂142引入到第一氧化物半导体膜106及第二氧化物半导体膜108中。通过引入掺杂剂142，在第一氧化物半导体膜106中形成高电阻区106a及相邻于与栅电极112重叠的区域的一对低电阻区106b，在第二氧化物半导体膜108中形成沟道区108a及相邻于与栅电极112重叠的区域的一对低电阻区108b（参照图9B和图10B）。
注意，在本实施方式中，为了明确地表示引入掺杂剂142而形成低电阻区106b和低电阻区108b的位置，在图9A至图9 C以及图10A至图10C中使用截面图和平面图进行说明。
图9A是平面图，图9B相当于沿着图9A中的X3-Y3的截面图，图9C相当于沿着图9A中的V3-W3的截面图。注意，在图9A中，为了避免变得复杂，省略半导体装置的构成要素的一部分（例如，栅极绝缘膜110等）。另外，图10A是平面图，图10B相当于沿着图10A中的X3-Y3的截面图，图10C相当于沿着图10A中的V3-W3的截面图。注意，在图10A中，为了避免变得复杂，省略半导体装置的构成要素的一部分（例如，栅极绝缘膜110等）。
另外，参照图9A至图9 C以及图10A图10C对形成有低电阻区106b及低电阻区108b的位置进行两个制造方法的说明。注意，图9A至图9C所示的方法及图10A至图10C所示的方法都是本发明的一个方式。
以下说明图9A至图9C所示的制造方法与图10A至图10C所示的制造方法的差异。
在图9A至图9C所示的制造方法中，抗蚀剂掩模134a形成在第二氧化物半导体膜108的外侧（参照图9A至图9C）。
另一方面，在图10A至图10C所示的制造方法中，抗蚀剂掩模134b也形成在第二氧化物半导体膜108的长边方向之间（参照图10A至图10C）。
在图9A至图9C所示的制造方法中，由于沟道区108a之外的整个区域成为低电阻区108b，所以可以扩大后面形成的源电极118a及漏电极118b的接触区。另一方面，在图10A至图10C所示的制造方法中，通过使第二氧化物半导体膜108的长边方向成为与沟道区108a同样的比低电阻区108b高的电阻，可以抑制有可能形成在第二氧化物半导体膜108的长边方向的寄生沟道（也称为寄生晶体管）生成。
如上所述，通过改变抗蚀剂掩模134a及抗蚀剂掩模134b的形状，可以制造具有不同效果的半导体装置。
接着，去除抗蚀剂掩模（抗蚀剂掩模134a或抗蚀剂掩模134b）来在栅极绝缘膜110及绝缘膜113上形成绝缘膜115a（参照图11A）。
接着，通过对绝缘膜115a进行蚀刻来形成侧壁绝缘膜115。通过对绝缘膜115a进行各向异性高的蚀刻工序，可以自对准地形成侧壁绝缘膜115。例如，作为蚀刻方法优选利用干蚀刻法。另外，作为用于干蚀刻法的蚀刻气体，例如可以举出三氟甲烷、八氟环丁烷、四氟甲烷等的含氟气体。也可以对蚀刻气体添加稀有气体或氢。干蚀刻法优选使用对衬底施加高频电压的反应性离子蚀刻法（RIE法：Reactive Ion Etching法）。在形成侧壁绝缘膜115之后，以栅电极112、绝缘膜113及侧壁绝缘膜115为掩模对栅极绝缘膜110进行加工并使第一氧化物半导体膜106及第二氧化物半导体膜108露出（参照图11B）。此外，也可以当形成侧壁绝缘膜115时对栅极绝缘膜110进行加工。
另外，在本实施方式中，在形成栅电极112及绝缘膜113之后，立即以栅电极112、绝缘膜113及抗蚀剂掩模（抗蚀剂掩模134a或抗蚀剂掩模134b）为掩模将掺杂剂142引入到第一氧化物半导体膜106及第二氧化物半导体膜108中，但是也可以在形成侧壁绝缘膜115之后以栅电极112、绝缘膜113、侧壁绝缘膜115及抗蚀剂掩模为掩模将掺杂剂142引入到第一氧化物半导体膜106及第二氧化物半导体膜108中。通过采用上述步骤，可以将与侧壁绝缘膜115重叠的第一氧化物半导体膜106及第二氧化物半导体膜108的区域包括在高电阻区中。
接着，以覆盖第一氧化物半导体膜106、第二氧化物半导体膜108、绝缘膜113及侧壁绝缘膜115的方式形成导电膜，并对该导电膜进行光刻工序及蚀刻工序来形成导电膜118（参照图11C）。
接着，在第一氧化物半导体膜106及导电膜118上形成绝缘膜114a及绝缘膜116a（参照图11D）。
接着，通过以去除设置在绝缘膜113上（至少与栅电极112重叠的区域）的导电膜118的方式对绝缘膜114a、绝缘膜116a及导电膜118进行CMP处理，分割绝缘膜114a、绝缘膜116a及导电膜118，从而在夹着栅电极112的状态下形成保护绝缘膜114、层间绝缘膜116、源电极118a及漏电极118b（参照图12A）。
另外，在图12A中，虽然源电极118a及漏电极118b的表面与绝缘膜113及层间绝缘膜116的表面位于同一平面上，但是在使用CMP装置对源电极118a和漏电极118b的表面、绝缘膜113及层间绝缘膜116进行抛光的情况下，当源电极118a及漏电极118b与绝缘膜113及层间绝缘膜116的抛光速度（或抛光率）不同时，有时源电极118a及漏电极118b的表面与绝缘膜113或层间绝缘膜116的表面的高度不同而产生台阶。例如，有时源电极118a和漏电极118b的表面低于绝缘膜113的表面（成为凹状）。另外，有可能根据CMP处理条件而使侧壁绝缘膜115也被抛光。
注意，在此的CMP处理可以参照实施方式2所记载的对导电膜118进行的CMP处理的内容。
接着，在保护绝缘膜114、层间绝缘膜116、源电极118a及漏电极118b上形成绝缘膜120（参照图12B）。
接着，利用光刻工序在绝缘膜120上形成抗蚀剂掩模，对保护绝缘膜114、层间绝缘膜116及绝缘膜120选择性地进行蚀刻处理，形成到达源电极118a及漏电极118b的开口部，去除抗蚀剂掩模。然后，以覆盖该开口部的方式形成导电膜，利用光刻工序在该导电膜上形成抗蚀剂掩模，对导电膜选择性地进行蚀刻处理来形成布线119a及布线119b（参照图12C）。
通过上述工序，可以制造图7A至图7C所示的半导体装置。
如本实施方式所示，本发明的技术思想如下：通过层叠在氧化膜上形成的第一氧化物半导体膜及在第一氧化物半导体膜上形成的第二氧化物半导体膜，至少在形成第二氧化物半导体膜时，抑制从氧化膜释放氧，再者，将第一氧化物半导体膜用作第二氧化物半导体膜的基底膜，而可以提高第二氧化物半导体膜的结晶性。通过提高第二氧化物半导体膜的结晶性，抑制该第二氧化物半导体膜的氧缺陷，从而可以提供具有稳定的电特性的晶体管。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式4
在本实施方式中，参照图13A至图13C、图14A至图14D、图15A至图15D、图16A至图16D以及图17A至图17B对实施方式1至实施方式3所示的半导体装置的变形例子及与实施方式1至实施方式3所示的半导体装置的制造方法不同的制造方法进行说明。另外，使用与图1A至图1C、图2A至图2D、图3A至图3D、图4A至图4C、图5A至图5D、图6A至图6C、图7A至图7C、图8A至图8D、图9A至图9 C、图10A至图10C、图11A至图11D以及图12A至图12C所示的符号相同的符号，而省略其重复说明。
<半导体装置的结构例4>
图13A至图13C示出具有顶栅结构的晶体管的平面图及截面图作为半导体装置的一个例子。图13A是平面图，图13B相当于沿着图13A中的X4-Y4的截面图，图13C相当于沿着图13A中的V4-W4的截面图。注意，在图13A中，为了避免变得复杂，省略半导体装置的构成要素的一部分（例如，栅极绝缘膜110等）。
图13A至图13C所示的半导体装置包括：氧化膜104；在氧化膜104上形成的第一氧化物半导体膜106；在第一氧化物半导体膜106上形成的第二氧化物半导体膜108；在第二氧化物半导体膜108上形成的栅极绝缘膜110；以及在与栅极绝缘膜110接触并与第二氧化物半导体膜108重叠的区域中形成的栅电极112。
另外，第一氧化物半导体膜106及第二氧化物半导体膜108是至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜106中的镓的含有率比第二氧化物半导体膜108大。
另外，第一氧化物半导体膜106中的镓的含有率等于或大于铟的含有率。另外，第二氧化物半导体膜108中的铟的含有率大于镓的含有率。通过提高第二氧化物半导体膜108中的铟的含有率，可以提高第二氧化物半导体膜108的结晶性。
如此，第一氧化物半导体膜106与第二氧化物半导体膜108层叠，并且第一氧化物半导体膜106与第二氧化物半导体膜108的组成不同。另外，第一氧化物半导体膜106可以抑制当形成第二氧化物半导体膜108时从氧化膜104释放的氧。
另外，第二氧化物半导体膜108形成在使用相同种类的材料形成的第一氧化物半导体膜106上，从而可以形成从与第一氧化物半导体膜106的界面具有结晶部的氧化物半导体膜。
就是说，第一氧化物半导体膜106至少当形成第二氧化物半导体膜108时抑制从氧化膜104释放的氧并用作第二氧化物半导体膜108的基底膜，从而可以提高第二氧化物半导体膜108的结晶性。另外，在形成第二氧化物半导体膜108之后，可以进行热处理等从氧化膜104释放氧并将该氧透过第一氧化物半导体膜106供应到第二氧化物半导体膜108。
如上所述，采用层叠有第一氧化物半导体膜106与第二氧化物半导体膜108的结构，具有抑制第二氧化物半导体膜108的氧缺陷并提高第二氧化物半导体膜108的结晶性的优良效果。
另外，在第一氧化物半导体膜106中，在与栅电极112重叠的区域及第二氧化物半导体膜108的外侧分别形成有高电阻区106a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区106b。另外，在第二氧化物半导体膜108中，在与栅电极112重叠的区域形成有沟道区108a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区108b。
另外，在第二氧化物半导体膜108的外侧形成的高电阻区106a用作各晶体管之间的分离层。这是为了例如当采用在第二氧化物半导体膜108的外侧不设置高电阻区106a的结构时阻止相邻的晶体管电连接的缘故。
另外，还可以包括：在沟道长度方向的截面上，与第二氧化物半导体膜108中的一个侧面接触的源电极118a；与第二氧化物半导体膜108中的另一个侧面接触的漏电极118b；在栅电极112中的一个侧面形成的第一导电膜121a；在栅电极112中的另一个侧面形成的第二导电膜121b；在第一导电膜121a及第二导电膜121b的侧面形成的侧壁绝缘膜115；在第一氧化物半导体膜106、源电极118a、漏电极118b、侧壁绝缘膜115及栅电极112上形成的保护绝缘膜114；在保护绝缘膜114上形成的层间绝缘膜116；以及与源电极118a及漏电极118b分别电连接的布线119a及布线119b。另外，由于源电极118a及漏电极118b与形成在第二氧化物半导体膜108中的一对低电阻区108b接触，所以可以降低接触电阻。
本实施方式所示的半导体装置的结构与实施方式1所示的半导体装置的结构不同之处是：在本实施方式所示的半导体装置的结构中，在栅电极112的双侧面形成有第一导电膜121a、第二导电膜121b及侧壁绝缘膜115，并且，在第二氧化物半导体膜108的沟道长度方向的截面上形成有与第二氧化物半导体膜108中的一个侧面接触的源电极118a及与另一个侧面接触的漏电极118b。
另外，在本实施方式所示的半导体装置中，在栅电极112中的一个侧面形成的第一导电膜121a的至少一部分隔着栅极绝缘膜110形成在源电极118a上，并且，在栅电极112中的另一个侧面形成的第二导电膜121b的至少一部分隔着栅极绝缘膜110形成在漏电极118b上。如此，可以设置栅电极112（具体而言，栅电极112、第一导电膜121a及第二导电膜121b）的一部分隔着栅极绝缘膜110与源电极118a及漏电极118b重叠的区域（也称为Lov区域）。由此，本实施方式所示的半导体装置具有适合微型化的结构，并且，本实施方式所示的半导体装置具有适合随着微型化而产生的导通电流的下降的抑制的结构。
注意，可以用于本实施方式所示的半导体装置的各构成要素的详细内容与实施方式1至实施方式3所示的结构相同，由此省略其说明。以下记载在实施方式1至实施方式3中未使用的结构。
[第一导电膜及第二导电膜的详细说明]
第一导电膜121a及第二导电膜121b具有导电性即可，例如可以对钨、钛等金属膜或包含磷、硼等杂质元素的硅膜等进行加工来形成第一导电膜121a及第二导电膜121b。或者，也可以在栅电极112上形成多晶硅膜，对此进行蚀刻来形成与栅电极112接触的导电膜，对该导电膜进行掺杂来引入磷、硼等杂质元素，然后进行热处理来形成具有导电性的第一导电膜121a及第二导电膜121b。
另外，在后面说明的半导体装置的制造方法4中，参照图14A至图14D、图15A至图15D、图16A至图16D以及图17A至图17B对其他构成要素的详细内容进行说明。
<半导体装置的制造方法4>
下面，参照图14A至图14D、图15A至图15D、图16A至图16D以及图17A至图17B对本实施方式的图13A至图13C所示的半导体装置的制造方法的一个例子进行说明。
首先，可以参照实施方式1所示的制造方法来制造图14A所示的状态的半导体装置。注意，图14A所示的截面是图2B所示的半导体装置的变形例子，两者的不同之处只在于第二氧化物半导体膜108的面积彼此不同。
接着，在第一氧化物半导体膜106及第二氧化物半导体膜108上形成导电膜，利用光刻工序在该导电膜上形成抗蚀剂掩模，对导电膜选择性地进行蚀刻处理，来形成导电膜118（参照图14B）。
接着，对导电膜118进行CMP处理，去除导电膜118的一部分来使第二氧化物半导体膜108露出。通过进行该CMP处理来去除与第二氧化物半导体膜108重叠的区域的导电膜118，从而形成源电极118a及漏电极118b（参照图14C）。
注意，在此的CMP处理可以参照实施方式2所记载的对导电膜118进行的CMP处理的内容。
接着，在第一氧化物半导体膜106、第二氧化物半导体膜108、源电极118a及漏电极118b上形成栅极绝缘膜110及导电膜111（参照图14D）。
接着，通过光刻工序在导电膜111上形成抗蚀剂掩模，对导电膜111选择性地进行蚀刻来形成栅电极112（参照图15A）。
接着，在栅极绝缘膜110及栅电极112上形成抗蚀剂掩模136（参照图15B）。
接着，利用光刻工序对抗蚀剂掩模136选择性地进行曝光及显影，来形成抗蚀剂掩模136a。然后，以栅电极112及抗蚀剂掩模136a为掩模将掺杂剂142引入到第一氧化物半导体膜106及第二氧化物半导体膜108中。通过引入掺杂剂142，在第一氧化物半导体膜106中形成高电阻区106a及相邻于与栅电极112重叠的区域的一对低电阻区106b，在第二氧化物半导体膜108中形成沟道区108a及相邻于与栅电极112重叠的区域的一对低电阻区108b（参照图15C）。
注意，在本实施方式中，对透过源电极118a及漏电极118b将掺杂剂142引入到第一氧化物半导体膜106中而形成低电阻区106b的结构进行说明，但是不局限于此。与源电极118a及漏电极118b重叠的区域的第一氧化物半导体膜106的杂质浓度也可以与高电阻区106a相同。
接着，去除抗蚀剂掩模136a而在栅极绝缘膜110及栅电极112上形成导电膜121（参照图15D）。
接着，在导电膜121上形成绝缘膜115a（参照图16A）。
接着，通过对绝缘膜115a进行蚀刻来形成侧壁绝缘膜115。通过对绝缘膜115a进行各向异性高的蚀刻工序，可以自对准地形成侧壁绝缘膜115。例如，作为蚀刻方法优选利用干蚀刻法。另外，作为用于干蚀刻法的蚀刻气体，例如可以举出三氟甲烷、八氟环丁烷、四氟甲烷等的含氟气体。也可以对蚀刻气体添加稀有气体或氢。干蚀刻法优选使用对衬底施加高频电压的反应性离子蚀刻法（RIE法：Reactive Ion Etching法）。在形成侧壁绝缘膜115之后，以栅电极112及侧壁绝缘膜115为掩模对导电膜121及栅极绝缘膜110进行加工并使第一氧化物半导体膜106、源电极118a及漏电极118b露出（参照图16B）。此外，也可以当形成侧壁绝缘膜115时对导电膜121及栅极绝缘膜110进行加工。在本实施方式中，导电膜121分割为第一导电膜121a、第二导电膜121b，栅极绝缘膜110的一部分被去除，源电极118a及漏电极118b的表面的一部分被露出。
接着，以覆盖第一氧化物半导体膜106、栅电极112、侧壁绝缘膜115、第一导电膜121a、第二导电膜121b、源电极118a及漏电极118b的方式形成保护绝缘膜114及层间绝缘膜116（参照图16C）。
接着，利用光刻工序在层间绝缘膜116上形成抗蚀剂掩模，对保护绝缘膜114及层间绝缘膜116选择性地进行蚀刻处理，形成到达源电极118a及漏电极118b的开口部，去除抗蚀剂掩模（参照图16D）。
接着，以填充该开口部的方式，在层间绝缘膜116上形成导电膜119（参照图17A）。
接着，利用光刻工序在导电膜119上形成抗蚀剂掩模，对导电膜119选择性地进行蚀刻处理来形成布线119a及布线119b（参照图17B）。
通过上述工序，可以制造图13A至图13C所示的半导体装置。
如本实施方式所示，本发明的技术思想如下：通过层叠在氧化膜上形成的第一氧化物半导体膜及在第一氧化物半导体膜上形成的第二氧化物半导体膜，至少在形成第二氧化物半导体膜时，抑制从氧化膜释放氧，再者，将第一氧化物半导体膜用作第二氧化物半导体膜的基底膜，而可以提高第二氧化物半导体膜的结晶性。通过提高第二氧化物半导体膜的结晶性，抑制该第二氧化物半导体膜的氧缺陷，从而可以提供具有稳定的电特性的晶体管。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式5
在本实施方式中，参照图18A至图18C、图19A至图19D、图20A至图20D以及图21A至图21C对实施方式1至实施方式4所示的半导体装置的变形例子及与实施方式1至实施方式4所示的半导体装置的制造方法不同的制造方法进行说明。另外，使用与图1A至图1C、图2A至图2D、图3A至图3D、图4A至图4C、图5A至图5D、图6A至图6C、图7A至图7C、图8A至图8D、图9A至图9 C、图10A至图10C、图11A至图11D、图12A至图12D、图13A至图13C、图14A至图14D、图15A至图15D、图16A至图16D以及图17A至图17B所示的符号相同的符号，而省略其重复说明。
<半导体装置的结构例5>
图18A至图18C示出具有顶栅结构的晶体管的平面图及截面图作为半导体装置的一个例子。图18A是平面图，图18B相当于沿着图18A中的X5-Y5的截面图，图18C相当于沿着图18A中的V5-W5的截面图。注意，在图18A中，为了避免变得复杂，省略半导体装置的构成要素的一部分（例如，栅极绝缘膜110等）。
图18A至图18C所示的半导体装置包括：氧化膜104；在氧化膜104上形成的第一氧化物半导体膜106；在第一氧化物半导体膜106上形成的第二氧化物半导体膜108；在第二氧化物半导体膜108上形成的栅极绝缘膜110；以及在与栅极绝缘膜110接触并与第二氧化物半导体膜108重叠的区域中形成的栅电极112。
另外，第一氧化物半导体膜106及第二氧化物半导体膜108是至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜106中的镓的含有率比第二氧化物半导体膜108大。
另外，第一氧化物半导体膜106中的镓的含有率等于或大于铟的含有率。另外，第二氧化物半导体膜108中的铟的含有率大于镓的含有率。通过提高第二氧化物半导体膜108中的铟的含有率，可以提高第二氧化物半导体膜108的结晶性。
如此，第一氧化物半导体膜106与第二氧化物半导体膜108层叠，并且第一氧化物半导体膜106与第二氧化物半导体膜108的组成不同。另外，第一氧化物半导体膜106可以抑制当形成第二氧化物半导体膜108时从氧化膜104释放的氧。
另外，第二氧化物半导体膜108形成在使用相同种类的材料形成的第一氧化物半导体膜106上，从而可以形成从与第一氧化物半导体膜106的界面具有结晶部的氧化物半导体膜。
就是说，第一氧化物半导体膜106至少当形成第二氧化物半导体膜108时抑制从氧化膜104释放的氧并用作第二氧化物半导体膜108的基底膜，从而可以提高第二氧化物半导体膜108的结晶性。另外，在形成第二氧化物半导体膜108之后，可以进行热处理等从氧化膜104释放氧并将该氧透过第一氧化物半导体膜106供应到第二氧化物半导体膜108。
如上所述，采用层叠有第一氧化物半导体膜106与第二氧化物半导体膜108的结构，具有抑制第二氧化物半导体膜108的氧缺陷并提高第二氧化物半导体膜108的结晶性的优良效果。
另外，在第一氧化物半导体膜106中，在与栅电极112重叠的区域及第二氧化物半导体膜108的外侧分别形成有高电阻区106a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区106b。另外，在第二氧化物半导体膜108中，在与栅电极112重叠的区域形成有沟道区108a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区108b。
另外，在第二氧化物半导体膜108的外侧形成的高电阻区106a用作各晶体管之间的分离层。这是为了例如当采用在第二氧化物半导体膜108的外侧不设置高电阻区106a的结构时阻止相邻的晶体管电连接的缘故。
另外，还可以包括：在栅电极112上形成的保护绝缘膜114；在保护绝缘膜114上形成的层间绝缘膜116；在沟道长度方向的截面上，在穿过层间绝缘膜116、保护绝缘膜114、栅极绝缘膜110及第二氧化物半导体膜108的开口部中，与第二氧化物半导体膜108的侧面接触的源电极118a及漏电极118b；与源电极118a电连接的布线119a；以及与漏电极118b电连接的布线119b。另外，由于源电极118a及漏电极118b与形成在第二氧化物半导体膜108中的一对低电阻区108b接触，所以可以降低接触电阻。
本实施方式所示的半导体装置的结构与实施方式1所示的半导体装置的结构不同之处是：在本实施方式所示的半导体装置的结构中，形成有填充在栅极绝缘膜110、保护绝缘膜114、层间绝缘膜116及第二氧化物半导体膜108的开口部中的源电极118a及漏电极118b以及与源电极118a及漏电极118b电连接的布线119a及布线119b。
再者，本实施方式所示的半导体装置的结构与实施方式1所示的半导体装置的结构不同之处是第二氧化物半导体膜108的形状以及覆盖第二氧化物半导体膜108的沟道区108a的顶面及侧面的栅极绝缘膜110及栅电极112的形状。
此外，在本实施方式所示的半导体装置中，其沟道形成在第二氧化物半导体膜108（具体而言，沟道区108a）的顶面及侧面。
如此，在本实施方式所示的半导体装置中，形成厚的（所谓的板状的）第二氧化物半导体膜108，以覆盖该第二氧化物半导体膜108的顶面及侧面的方式形成栅极绝缘膜110，并在其上形成栅电极112。由此，由于沟道宽度成为第二氧化物半导体膜108（具体而言，沟道区108a）的顶面长度加侧面长度之和，所以可以增加实际上的沟道宽度，而不增加第二氧化物半导体膜108的顶面的宽度。通过增加沟道宽度，可以抑制晶体管的导通电流的下降或电特性的不均匀。
注意，可以用于本实施方式所示的半导体装置的各构成要素的详细内容与实施方式1至实施方式4所示的结构相同，由此省略其说明。以下记载在实施方式1至实施方式4中未使用的结构。
[第二氧化物半导体膜的详细说明]
作为第二氧化物半导体膜108，可以采用与实施方式1所示的结构相同的结构，但是其厚度与实施方式1的结构不同。本实施方式所示的第二氧化物半导体膜108的厚度大于5nm且500nm以下，优选为100nm以上且300nm以下。
另外，在后面说明的半导体装置的制造方法5中，参照图19A至图19D、图20A至20C以及图21A至图21C对其他构成要素的详细内容进行说明。
<半导体装置的制造方法5>
下面，参照图19A至图19D、图20A至20C以及图21A至图21C对本实施方式的图18A至图18C所示的半导体装置的制造方法的一个例子进行说明。
首先，可以参照实施方式1所示的制造方法来制造图19A所示的状态的半导体装置。注意，图19A所示的截面是图2A所示的半导体装置的变形例子，两者的不同之处只在于第二氧化物半导体膜108的厚度彼此不同。
接着，在第一氧化物半导体膜106及第二氧化物半导体膜108上形成栅极绝缘膜110及导电膜111（参照图19B）。
接着，通过光刻工序在导电膜111上形成抗蚀剂掩模，对导电膜111选择性地进行蚀刻来形成栅电极112（参照图19C）。
接着，在栅极绝缘膜110及栅电极112上形成抗蚀剂掩模138（参照图19D）。
接着，利用光刻工序对抗蚀剂掩模138选择性地进行曝光及显影，来形成抗蚀剂掩模138a。然后，以栅电极112及抗蚀剂掩模138a为掩模将掺杂剂142引入到第一氧化物半导体膜106及第二氧化物半导体膜108中。通过引入掺杂剂142，在第一氧化物半导体膜106中形成高电阻区106a及相邻于与栅电极112重叠的区域的一对低电阻区106b，在第二氧化物半导体膜108中形成沟道区108a及相邻于与栅电极112重叠的区域的一对低电阻区108b（参照图20A）。
注意，在本实施方式中，对将掺杂剂142透过第二氧化物半导体膜108引入到第一氧化物半导体膜106中而形成低电阻区106b的结构进行说明，但是不局限于此。与第二氧化物半导体膜108重叠的区域的第一氧化物半导体膜106的杂质浓度也可以与高电阻区106a相同。
接着，去除抗蚀剂掩模138a而在栅极绝缘膜110及栅电极112上形成保护绝缘膜114及层间绝缘膜116（参照图20B）。
接着，利用光刻工序在层间绝缘膜116上形成抗蚀剂掩模，对层间绝缘膜116、保护绝缘膜114及第二氧化物半导体膜108选择性地进行蚀刻处理，形成到达第一氧化物半导体膜106的开口部153a，去除抗蚀剂掩模（参照图20C）。
接着，利用光刻工序在开口部153a及层间绝缘膜116上形成抗蚀剂掩模，对层间绝缘膜116、保护绝缘膜114及第二氧化物半导体膜108选择性地进行蚀刻处理，形成到达第一氧化物半导体膜106的开口部153b，去除抗蚀剂掩模（参照图20D）。由此，夹着栅电极112及沟道区108a形成一对开口部。
注意，在本实施方式中，以到达第一氧化物半导体膜106的方式形成开口部153a及开口部153b，但是不局限于此。例如，也可以以到达氧化膜104的方式形成开口部153a及开口部153b。
另外，在本实施方式所示的制造方法中，与实施方式2所示的制造方法同样，由于使用两个掩模形成开口部153a及开口部153b，所以可以自由地设定开口部的位置，而不依赖于曝光装置的分辨限度。由此，例如可以将源侧接触区或漏侧接触区与栅电极112之间的距离缩小到0.05μm以上且0.1μm以下。通过缩小源侧接触区或漏侧接触区与栅电极112之间的距离，可以降低源极与漏极之间的电阻，从而可以提高半导体装置的电特性（例如，晶体管的导通电流特性）。
接着，以填充开口部153a及开口部153b的方式，在层间绝缘膜116上形成导电膜118（参照图21A）。
接着，通过以去除设置在层间绝缘膜116上（至少与栅电极112重叠的区域）的导电膜118的方式对导电膜118进行CMP处理，来形成填充在开口部153a及开口部153b中的源电极118a及漏电极118b（参照图21B）。
另外，在本实施方式中，源电极118a及漏电极118b与第二氧化物半导体膜108的接触区是穿过层间绝缘膜116、保护绝缘膜114、栅极绝缘膜110及第二氧化物半导体膜108的开口部中的第二氧化物半导体膜108的侧面。
接着，在层间绝缘膜116、源电极118a及漏电极118b上形成导电膜，利用光刻工序在该导电膜上形成抗蚀剂掩模，而形成与源电极118a电连接的布线119a及与漏电极118b电连接的布线119b（参照图21C）。
通过上述工序，可以制造图18A至图18C所示的半导体装置。
如本实施方式所示，本发明的技术思想如下：通过层叠在氧化膜上形成的第一氧化物半导体膜及在第一氧化物半导体膜上形成的第二氧化物半导体膜，至少在形成第二氧化物半导体膜时，抑制从氧化膜释放氧，再者，将第一氧化物半导体膜用作第二氧化物半导体膜的基底膜，而可以提高第二氧化物半导体膜的结晶性。通过提高第二氧化物半导体膜的结晶性，抑制该第二氧化物半导体膜的氧缺陷，从而可以提供具有稳定的电特性的晶体管。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式6
在本实施方式中，参照附图来说明使用本说明书所示的半导体装置的结构的一个例子，该结构即使在没有电力供应的情况下也能够保持存储内容，并且对写入次数也没有限制。
图22A至图22C是半导体装置的结构的一个例子。图22A示出半导体装置的截面图，图22B示出半导体装置的平面图，图22C示出半导体装置的电路图。在此，图22A相当于沿着图22B中的C1-C2及D1-D2的截面。
图22A及图22B所示的半导体装置在其下部具有使用第一半导体材料的晶体管260，并在其上部具有使用第二半导体材料的晶体管300。作为使用第二半导体材料的晶体管300，可以采用实施方式3所示的半导体装置的结构。另外，虽然在本实施方式中未记载，但是也可以应用实施方式1、实施方式2、实施方式4及实施方式5所使用的半导体装置的结构。
这里，第一半导体材料和第二半导体材料优选为具有不同带隙的材料。例如，可以将氧化物半导体以外的半导体材料（晶体硅等）用于第一半导体材料，并且将氧化物半导体用于第二半导体材料。作为氧化物半导体以外的材料例如使用晶体硅的晶体管容易进行高速工作。另一方面，使用氧化物半导体的晶体管利用其特性而可以长时间地保持电荷。
另外，虽然对上述晶体管都为n沟道型晶体管的情况进行说明，但是当然可以使用p沟道型晶体管。
图22A中的晶体管260包括：设置在包含半导体材料（例如，晶体硅等）的衬底200中的沟道形成区216；以夹着沟道形成区216的方式设置的杂质区220；接触于杂质区220的金属间化合物区224；设置在沟道形成区216上的栅极绝缘膜208；以及设置在栅极绝缘膜208上的栅电极210。注意，虽然有时在附图中没有将晶体管的源电极或漏电极表示出来，但是为了方便起见有时将这种状态也称为晶体管。此外，在此情况下，为了说明晶体管的连接关系，有时将源区或漏区也称为源电极或漏电极。也就是说，在本说明书中，源电极可能包括源区。
另外，在衬底200上以围绕晶体管260的方式设置有元件分离绝缘膜206，并且以覆盖晶体管260的方式设置有绝缘膜228及氧化膜230。另外，为了实现高集成化，如图22A所示，优选采用晶体管260不具有侧壁绝缘膜的结构。然而，在重视晶体管260的特性的情况下，也可以在栅电极210的侧面设置侧壁绝缘膜，并设置包含杂质浓度不同的区域的杂质区220。
使用晶体硅衬底的晶体管260能够进行高速工作。因此，通过作为读出用晶体管使用该晶体管，可以高速地进行信息的读出。以覆盖晶体管260的方式形成绝缘膜及氧化膜。作为形成晶体管300及电容元件264之前的处理，对该绝缘膜及氧化膜进行CMP处理来形成平坦化的绝缘膜228及氧化膜230，同时使栅电极210的上面露出。
作为绝缘膜228，典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氮化硅膜、氮化铝膜、氮氧化硅膜、氮氧化铝膜等无机绝缘膜。另外，氧化膜230可以使用氧化硅膜、氧氮化硅膜及氮氧化硅膜等氧化膜。绝缘膜228、氧化膜230可以使用等离子体CVD法或溅射法等形成。
另外，绝缘膜228可以使用聚酰亚胺类树脂、丙烯酸类树脂、苯并环丁烯类树脂等有机材料。另外，除了上述有机材料以外，也可以使用低介电常数材料（low-k材料）等。在使用有机材料时，也可以使用旋涂法、印刷法等湿法形成绝缘膜228。
此外，在本实施方式中，作为绝缘膜228使用氮化硅膜，作为氧化膜230使用氧化硅膜。
在通过抛光处理（例如CMP处理）充分实现了平坦化的氧化膜230上形成第一氧化物半导体膜106及第二氧化物半导体膜108。另外，氧化膜230表面的平均面粗糙度优选为0.15nm以下。
图22A所示的晶体管300是将氧化物半导体用于沟道形成区的晶体管。在此，包括在晶体管300中的第二氧化物半导体膜108优选是被高纯度化的氧化物半导体膜。通过使用被高纯度化的氧化物半导体，可以得到具有极为优异的截止特性的晶体管300。
晶体管300的截止电流小，所以通过使用这种晶体管能够长期保持存储内容。换言之，因为不需要进行刷新工作，或者，可以制造刷新工作的频度极少的半导体存储装置，所以可以充分降低耗电量。
在晶体管300上设置有单层或叠层的绝缘膜302及绝缘膜304。在本实施方式中，作为绝缘膜302及绝缘膜304使用从晶体管300一侧层叠氧化硅膜和氧化铝膜的叠层。另外，通过将氧化铝膜设定为高密度（例如，膜密度为3.2g/cm3以上，优选为3.6g/cm3以上），可以对晶体管300赋予稳定的电特性，所以是优选的。
另外，在隔着绝缘膜302与连接于晶体管300的源电极118a的布线119a重叠的区域上设置有导电膜306，并由布线119a、绝缘膜302及导电膜306构成电容元件364。换言之，晶体管300的源电极118a用作电容元件364的一方的电极，导电膜306用作电容元件364的另一方的电极。另外，当不需要电容时，也可以采用不设置电容元件364的结构。此外，电容元件364也可以另行设置在晶体管300的上方。
在晶体管300及电容元件364上设置有绝缘膜304。而且，在绝缘膜304上设置有用来连接晶体管300与其他晶体管的布线308。布线308以填充在绝缘膜302、绝缘膜304等中形成的开口部的方式形成并与漏电极118b电连接。
另外，在图22A及图22B中优选的是，使晶体管260和晶体管300以至少在一部分上重叠的方式设置，并且使晶体管260的源区或漏区和第二氧化物半导体膜108以在一部分上重叠的方式设置。另外，以与晶体管260的至少一部分重叠的方式设置有晶体管300及电容元件364。例如，电容元件364的导电膜306与晶体管260的栅电极210以至少一部分重叠的方式设置。通过采用这种平面布局，可以降低半导体装置的占有面积，从而可以实现高集成化。
接着，图22C示出对应于图22A及22B的电路结构的一个例子。
在图22C中，第一布线（第1线）与晶体管260的源电极和漏电极中的一方电连接，第二布线（第2线）与晶体管260的源电极和漏电极中的另一方电连接。另外，第三布线（第3线）与晶体管300的源电极和漏电极中的一方电连接，第四布线（第4线）与晶体管300的栅电极电连接。并且，晶体管260的栅电极以及晶体管300的源电极和漏电极中的另一方与电容元件364的一方的电极电连接，第五布线（第2线）与电容元件364的另一方的电极电连接。
在图22C所示的半导体装置中，通过有效地利用可以保持晶体管260的栅电极的电位的特征，可以如以下所示那样进行信息的写入、保持以及读出。
对信息的写入及保持进行说明。首先，将第四布线的电位设定为使晶体管300成为导通状态的电位，使晶体管300成为导通状态。由此，对晶体管260的栅电极和电容元件364施加第三布线的电位。也就是说，对晶体管260的栅电极施加规定的电荷（写入）。这里，施加赋予两种不同电位电平的电荷（以下，称为Low（低）电平电荷、High（高）电平电荷）中的任一种。然后，通过将第四布线的电位设定为使晶体管300成为截止状态的电位，使晶体管300成为截止状态，保持对晶体管260的栅电极施加的电荷（保持）。
因为晶体管300的截止电流极小，所以晶体管260的栅电极的电荷被长时间地保持。
接着，对信息的读出进行说明。当在对第一布线施加规定的电位（恒电位）的状态下，对第五布线施加适当的电位（读出电位）时，第二布线根据保持在晶体管260的栅电极的电荷量具有不同的电位。这是因为一般而言，在晶体管260为n沟道型的情况下，对晶体管260的栅电极施加High电平电荷时的外观上的阈值Vth_H低于对晶体管260的栅电极施加Low电平电荷时的外观上的阈值Vth_L的缘故。在此，外观上的阈值电压是指为了使晶体管260成为“导通状态”所需要的第五布线的电位。因此，通过将第五布线的电位设定为Vth_H和Vth_L之间的电位V0，可以辨别施加到晶体管260的栅电极的电荷。例如，在写入中，当被供应High水平电荷时，如果第五布线的电位为V0（>Vth_H），则晶体管260成为“导通状态”。当被供应Low水平电荷时，即使第五布线的电位为V0（<Vth_L），晶体管260也维持“截止状态”。因此，根据第二布线的电位可以读出所保持的信息。
注意，当将存储单元配置为阵列状时，需要只读出所希望的存储单元的信息。如此，在不读出信息的情况下，对第五布线施加不管栅电极的状态如何都使晶体管260成为“截止状态”的电位，也就是小于Vth_H的电位，即可。或者，将不管栅电极的状态如何都使晶体管260成为“导通状态”的电位，也就是大于Vth_L的电位施加到第五布线即可。
在本实施方式所示的半导体装置中，通过应用将氧化物半导体用于其沟道形成区的截止电流极小的晶体管，可以在极长期间保持存储内容。就是说，因为不需要进行刷新工作，或者，可以将刷新工作的频度降低到极低，所以可以充分降低耗电量。另外，即使在没有电力供给的情况下（优选电位是固定的），也可以在长期间保持存储内容。
另外，在本实施方式所示的半导体装置中，信息的写入不需要高电压，而且也没有元件劣化的问题。例如，不像现有的非易失性存储器的情况那样，不需要对浮动栅极注入电子或从浮动栅极抽出电子，所以根本不会产生栅极绝缘层的劣化等的问题。就是说，在根据所公开的发明的半导体装置中，对作为现有的非易失性存储器所存在的问题的能够重写的次数没有限制，而使可靠性得到显著提高。再者，根据晶体管的导通状态或截止状态而进行信息的写入，而也可以容易实现高速工作。
晶体管300包括：在氧化膜230上形成的第一氧化物半导体膜106；在第一氧化物半导体膜106上形成的第二氧化物半导体膜108；在第二氧化物半导体膜108上形成的栅极绝缘膜110；以及在与栅极绝缘膜110接触并与第二氧化物半导体膜108重叠的区域中形成的栅电极112。
另外，第一氧化物半导体膜106及第二氧化物半导体膜108是至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜106中的镓的含有率比第二氧化物半导体膜108大。
另外，第一氧化物半导体膜106中的镓的含有率等于或大于铟的含有率。另外，第二氧化物半导体膜108中的铟的含有率大于镓的含有率。如此，通过提高第二氧化物半导体膜108中的铟的含有率，可以提高第二氧化物半导体膜108的结晶性。
如此，第一氧化物半导体膜106与第二氧化物半导体膜108层叠，并且第一氧化物半导体膜106与第二氧化物半导体膜108的组成不同。另外，第一氧化物半导体膜106可以抑制当形成第二氧化物半导体膜108时从氧化膜104释放的氧。
另外，第二氧化物半导体膜108形成在使用相同种类的材料形成的第一氧化物半导体膜106上，从而可以形成从与第一氧化物半导体膜106的界面具有结晶部的氧化物半导体膜。
就是说，第一氧化物半导体膜106至少当形成第二氧化物半导体膜108时抑制从氧化膜104释放的氧并用作第二氧化物半导体膜108的基底膜，从而可以提高第二氧化物半导体膜108的结晶性。另外，在形成第二氧化物半导体膜108之后，可以进行热处理等从氧化膜104释放氧并将该氧透过第一氧化物半导体膜106供应到第二氧化物半导体膜108。
如上所述，采用层叠有第一氧化物半导体膜106与第二氧化物半导体膜108的结构，具有抑制第二氧化物半导体膜108的氧缺陷并提高第二氧化物半导体膜108的结晶性的优良效果。
如本实施方式所示，本发明的技术思想如下：通过层叠在氧化膜上形成的第一氧化物半导体膜及在第一氧化物半导体膜上形成的第二氧化物半导体膜，至少在形成第二氧化物半导体膜时，抑制从氧化膜释放氧，再者，将第一氧化物半导体膜用作第二氧化物半导体膜的基底膜，而可以提高第二氧化物半导体膜的结晶性。通过提高第二氧化物半导体膜的结晶性，抑制该第二氧化物半导体膜的氧缺陷，从而可以提供具有稳定的电特性的晶体管。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式7
在本实施方式中，关于使用实施方式1至实施方式5所示的半导体装置的结构，参照图23A至图23B以及图24A至图24B对与实施方式6所示的结构不同的结构进行说明。该结构即使在没有电力供应的情况下也能够保持存储内容，并且对写入次数也没有限制。
图23A示出半导体装置的电路结构的一个例子，图23B是示出半导体装置的一个例子的示意图。首先对图23A所示的半导体装置进行说明，接着对图23B所示的半导体装置进行说明。
在图23A所示的半导体装置中，位线BL与晶体管300的源电极或漏电极电连接，字线WL与晶体管300的栅电极电连接，并且晶体管300的源电极或漏电极与电容元件354的第一端子电连接。
使用氧化物半导体的晶体管300具有截止电流极小的特征。因此，通过使晶体管300成为截止状态，可以在极长时间保持电容元件354的第一端子的电位（或累积在电容元件354中的电荷）。
接着，说明对图23A所示的半导体装置（存储单元350）进行信息的写入及保持的情况。
首先，通过将字线WL的电位设定为使晶体管300成为导通状态的电位，来使晶体管300成为导通状态。由此，将位线BL的电位施加到电容元件354的第一端子（写入）。然后，通过将字线WL的电位设定为使晶体管300成为截止状态的电位，来使晶体管300成为截止状态，由此保持电容元件354的第一端子的电位（保持）。
由于晶体管300的截止电流极小，所以能够长期保持电容元件354的第一端子的电位（或累积在电容元件中的电荷）。
接着，对信息的读出进行说明。当晶体管300成为导通状态时，处于浮动状态的位线BL与电容元件354导通，于是，在位线BL与电容元件354之间电荷被再次分配。其结果，位线BL的电位发生变化。位线BL的电位的变化量根据电容元件354的第一端子的电位（或累积在电容元件354中的电荷）而取不同的值。
例如，当以V表示电容元件354的第一端子的电位，以C表示电容元件354的容量，以CB表示位线BL所具有的电容成分（以下也称为位线电容），并且以VB0表示电荷被再次分配之前的位线BL的电位时，电荷被再次分配之后的位线BL的电位成为（CB*VB0+C*V）/（CB+C）。因此，作为存储单元350的状态，当电容元件354的第一端子的电位为V1和V0（V1＞V0）的两个状态时，保持电位V1时的位线BL的电位（=（CB*VB0+C*V1）/（CB+C））高于保持电位V0时的位线BL的电位（=（CB*VB0+C*V0）/（CB+C））。
并且，通过比较位线BL的电位与规定的电位，可以读出信息。
如此，图23A所示的半导体装置可以利用晶体管300的截止电流极小的特征长期保持累积在电容元件354中的电荷。换言之，因为不需要进行刷新工作，或者，可以使刷新工作的频度极低，所以可以充分降低耗电量。另外，即使在没有电力供给的情况下也可以长期保持存储内容。
接着对图23B所示的半导体装置进行说明。
图23B所示的半导体装置在其上部作为存储电路具有存储单元阵列351a及存储单元阵列351b，该存储单元阵列351a及存储单元阵列351b具有多个图23A所示的存储单元350。此外，图23B所示的半导体装置在其下部具有用来使存储单元阵列351a及存储单元阵列351b工作的外围电路353。另外，外围电路353与存储单元阵列351a及存储单元阵列351b电连接。
通过采用图23B所示的结构，可以将外围电路353设置在存储单元阵列351a及存储单元阵列351b的正下方，从而可以实现半导体装置的小型化。
作为设置在外围电路353中的晶体管，更优选使用与晶体管300不同的半导体材料。例如，可以使用硅、锗、硅锗、碳化硅或砷化镓等，优选使用单晶半导体。另外，还可以使用有机半导体材料等。使用这种半导体材料的晶体管能够进行充分的高速工作。从而，通过利用该晶体管，能够顺利实现被要求高速工作的各种电路（逻辑电路、驱动电路等）。
另外，图23B所示的半导体装置例示出层叠有两个存储单元阵列（存储单元阵列351a、存储单元阵列351b）的结构，但是所层叠的存储单元阵列的个数不局限于此。也可以采用层叠有三个以上的存储单元阵列的结构。
接着，参照图24A和图24B对图23A所示的存储单元350的具体结构进行说明。
图24A和图24B示出存储单元350的结构的一个例子。图24A是示出存储单元350的截面图，图24B是示出存储单元350的平面图。在此，图24A相当于沿着图24B的F1-F2及G1-G2的截面图。
图24A及图24B所示的晶体管300可以采用与实施方式3或实施方式6所示的结构相同的结构。但是，也可以采用其他实施方式所示的晶体管的结构。
晶体管300包括：在氧化膜274上形成的第一氧化物半导体膜106；在第一氧化物半导体膜106上形成的第二氧化物半导体膜108；在第二氧化物半导体膜108上形成的栅极绝缘膜110；以及在与栅极绝缘膜110接触并与第二氧化物半导体膜108重叠的区域中形成的栅电极112。
另外，第一氧化物半导体膜106及第二氧化物半导体膜108是至少包含铟、镓及锌的氧化物膜，并且，第一氧化物半导体膜106中的镓的含有率比第二氧化物半导体膜108大。
另外，第一氧化物半导体膜106中的镓的含有率等于或大于铟的含有率。另外，第二氧化物半导体膜108中的铟的含有率大于镓的含有率。如此，通过提高第二氧化物半导体膜108中的铟的含有率，可以提高第二氧化物半导体膜108的结晶性。
如此，第一氧化物半导体膜106与第二氧化物半导体膜108层叠，并且第一氧化物半导体膜106与第二氧化物半导体膜108的组成不同。另外，第一氧化物半导体膜106可以抑制当形成第二氧化物半导体膜108时从氧化膜104释放的氧。
另外，第二氧化物半导体膜108形成在使用相同种类的材料形成的第一氧化物半导体膜106上，从而可以形成从与第一氧化物半导体膜106的界面具有结晶部的氧化物半导体膜。
就是说，第一氧化物半导体膜106至少当形成第二氧化物半导体膜108时抑制从氧化膜104释放的氧并用作第二氧化物半导体膜108的基底膜，从而可以提高第二氧化物半导体膜108的结晶性。另外，在形成第二氧化物半导体膜108之后，可以进行热处理等从氧化膜104释放氧并将该氧透过第一氧化物半导体膜106供应到第二氧化物半导体膜108。
如上所述，采用层叠有第一氧化物半导体膜106与第二氧化物半导体膜108的结构，具有抑制第二氧化物半导体膜108的氧缺陷并提高第二氧化物半导体膜108的结晶性的优良效果。
另外，在第一氧化物半导体膜106中，在与栅电极112重叠的区域及第二氧化物半导体膜108的外侧分别形成有高电阻区106a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区106b。另外，在第二氧化物半导体膜108中，在与栅电极112重叠的区域形成有沟道区108a，并以相邻于与栅电极112重叠的区域的方式形成有一对低电阻区108b。
另外，在第二氧化物半导体膜108的外侧形成的高电阻区106a用作各晶体管之间的分离层。这是为了例如当采用在第二氧化物半导体膜108的外侧不设置高电阻区106a的结构时阻止相邻的晶体管电连接的缘故。
另外，还可以包括：设置在与栅电极112重叠的区域中的绝缘膜113；形成在栅电极112及绝缘膜113的侧壁上的侧壁绝缘膜115；与第二氧化物半导体膜108电连接的源电极118a及漏电极118b；在层间绝缘膜116上形成的绝缘膜120；以及通过设置在绝缘膜120、层间绝缘膜116及保护绝缘膜114中的开口部与源电极118a及漏电极118b电连接的布线119a及布线119b。另外，由于源电极118a及漏电极118b与形成在第二氧化物半导体膜108中的一对低电阻区108b接触，所以可以降低接触电阻。
另外，在晶体管300上形成有绝缘膜258，在隔着绝缘膜258与连接于晶体管300的源电极118a的布线119a重叠的区域上设置有导电膜262，并由布线119a、绝缘膜258及导电膜262构成电容元件354。换言之，晶体管300的源电极118a用作电容元件354的一方的电极，导电膜262用作电容元件354的另一方的电极。
另外，在晶体管300及电容元件354上设置有单层或叠层的绝缘膜256。而且，在绝缘膜256上设置有用来与所相邻的存储单元连接的布线272。布线272通过形成在绝缘膜256及绝缘膜258等中的开口及布线119b与晶体管300的漏电极118b电连接。但是，也可以直接连接布线272与漏电极118b。另外，布线272相当于图23A的电路图中的位线BL。
在图24A和图24B中，晶体管300的漏电极118b也可以用作包括在相邻的存储单元中的晶体管的源电极。
如此，通过采用图24B所示的平面布局，可以降低半导体装置的占有面积，从而可以实现高集成化。
如上所述，被层叠的多个存储单元由使用氧化物半导体的晶体管形成。由于使用氧化物半导体的晶体管的截止电流小，因此通过使用这种晶体管，能够长期保持存储内容。换言之，因为可以使刷新工作的频度极低，所以可以充分降低耗电量。
如上所述，通过将利用使用氧化物半导体以外的材料的晶体管（换言之，能够进行充分高速的工作的晶体管）的外围电路以及利用使用氧化物半导体的晶体管（作更广义解释，其截止电流十分小的晶体管）的存储电路设置为一体，能够实现具有新颖特征的半导体装置。另外，通过采用外围电路和存储电路的叠层结构，可以实现半导体装置的集成化。
如上所述，能够提供实现了微型化及高集成化且赋予高电特性的半导体装置以及该半导体装置的制造方法。
如本实施方式所示，本发明的技术思想如下：通过层叠在氧化膜上形成的第一氧化物半导体膜及在第一氧化物半导体膜上形成的第二氧化物半导体膜，至少在形成第二氧化物半导体膜时，抑制从氧化膜释放氧，再者，将第一氧化物半导体膜用作第二氧化物半导体膜的基底膜，而可以提高第二氧化物半导体膜的结晶性。通过提高第二氧化物半导体膜的结晶性，抑制该第二氧化物半导体膜的氧缺陷，从而可以提供具有稳定的电特性的晶体管。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式8
在本实施方式中，参照图25A至图25B、图26、图27以及图28对将上述实施方式所示的半导体装置应用于移动电话、智能手机、电子书阅读器等便携设备的例子进行说明。
在移动电话、智能手机、电子书阅读器等便携设备中，为了暂时储存图像数据而使用SRAM或DRAM。使用SRAM或DRAM是因为快闪存储器应答速度慢而不适于处理图像。另一方面，当将SRAM或DRAM用于图像数据的暂时储存时，有如下特征。
如图25A所示，在一般的SRAM中，一个存储单元由晶体管801至晶体管806的六个晶体管构成，并且该晶体管801至晶体管806被X解码器807和Y解码器808驱动。晶体管803和晶体管805以及晶体管804和晶体管806构成反相器，该反相器能够实现高速驱动。然而，由于一个存储单元由六个晶体管构成，所以有存储单元面积大的缺点。在将设计规则的最小尺寸设定为F的情况下，SRAM的存储单元面积一般为100至150F2。因此，SRAM的每个位的单价是各种存储器中最高的。
另一方面，在DRAM中，如图25B所示，存储单元由晶体管811和存储电容器812构成，并且该晶体管811和存储电容器812被X解码器813和Y解码器814驱动。由于一个单元由一个晶体管和一个电容构成，所以所占的面积小。DRAM的存储面积一般为10F2以下。注意，DRAM需要一直进行刷新工作，因此即使在不进行改写的情况下也消耗电力。
相对于此，上述实施方式所说明的半导体装置的存储单元面积为10F2左右，并且不需要频繁的刷新工作。从而，能够缩小存储单元面积，还能够降低耗电量。
接着，图26示出便携设备的框图。图26所示的便携设备具有：RF电路901；模拟基带电路902；数字基带电路903；电池904；电源电路905；应用处理机906；快闪存储器910；显示器控制器911；存储电路912；显示器913；触摸传感器919；声频电路917；以及键盘918等。显示器913具有：显示部914；源极驱动器915；以及栅极驱动器916。应用处理机906具有：CPU（Central Processing Unit:中央处理单元）907；DSP（Digital Signal Processor：数位信号处理器）908；以及IF909。存储电路912一般由SRAM或DRAM构成，通过将上述实施方式所说明的半导体装置用于该部分，能够以高速进行信息的写入和读出，能够长期保持存储内容，还能够充分降低耗电量。
接着，图27示出将上述实施方式所说明的半导体装置用于显示器的存储电路950的例子。图27所示的存储电路950具有：存储器952；存储器953；开关954；开关955；以及存储器控制器951。另外，存储电路连接于：用来读出并控制从信号线输入的图像数据（输入图像数据）和储存在存储器952及存储器953中的数据（存储图像数据）的显示器控制器956；以及根据来自显示器控制器956的信号来进行显示的显示器957。
首先，通过应用处理机（未图示）形成一个图像数据（输入图像数据A）。该输入图像数据A通过开关954被储存在存储器952中。然后，将储存在存储器952中的图像数据（存储图像数据A）通过开关955及显示器控制器956发送到显示器957而进行显示。
在输入图像数据A没有变化时，存储图像数据A一般以30至60Hz左右的周期从存储器952通过开关955由显示器控制器956读出。
另外，例如在使用者进行了改写画面的操作时（就是说，在输入图像数据A有变化时），应用处理机形成新的图像数据（输入图像数据B）。该输入图像数据B通过开关954被储存在存储器953中。在该期间存储图像数据A也继续定期性地通过开关955从存储器952被读出。当在存储器953中储存完新的图像（存储图像数据B）时，由显示器957的下一个帧开始读出存储图像数据B，并且将该存储图像数据B通过开关955及显示器控制器956发送到显示器957而进行显示。该读出一直持续直到下一个新的图像数据储存到存储器952中。
如上所述，通过由存储器952及存储器953交替进行图像数据的写入和图像数据的读出，来进行显示器957的显示。另外，存储器952、存储器953不局限于两个不同的存储器，也可以将一个存储器分割而使用。通过将上述实施方式所说明的半导体装置用于存储器952及存储器953，能够以高速进行信息的写入和读出，能够长期保持存储内容，还能够充分降低耗电量。
接着，图28示出电子书阅读器的框图。图28所示的电子书阅读器具有：电池1001；电源电路1002；微处理器1003；快闪存储器1004；声频电路1005；键盘1006；存储电路1007；触摸屏1008；显示器1009；以及显示器控制器1010。
在此，可以将上述实施方式所说明的半导体装置用于图28的存储电路1007。存储电路1007具有暂时保持书籍内容的功能。作为该功能的例子，例如有使用者使用高亮功能的情况。使用者在看电子书阅读器时，有时需要对某个部分做标记。该标记功能被称为高亮功能，即通过改变显示颜色；划下划线；将文字改为粗体字；改变文字的字体等，来使该部分与周围不一样而突出表示。高亮功能就是将使用者所指定的部分的信息储存而保持的功能。当将该信息长期保持时，也可以将该信息拷贝到快闪存储器1004。即使在此情况下，通过采用上述实施方式所说明的半导体装置，也能够以高速进行信息的写入和读出，能够长期保持存储内容，还能够充分降低耗电量。
如上所述，本实施方式所示的便携设备安装有根据上述实施方式的半导体装置。因此，能够实现以高速进行信息的读出、长期保持存储内容且充分降低耗电量的便携设备。
本实施方式所示的结构及方法等可以与其他实施方式所记载的结构及方法等适当地组合而实施。
符号说明
102：衬底，104：氧化膜，106：第一氧化物半导体膜，106a：高电阻区，106b：低电阻区，108：第二氧化物半导体膜，108a：沟道区，108b：低电阻区，110：栅极绝缘膜，111：导电膜，112：栅电极，113：绝缘膜，113a：绝缘膜，114：保护绝缘膜，114a：绝缘膜，115：侧壁绝缘膜，115a：绝缘膜，116：层间绝缘膜，116a：绝缘膜，118：导电膜，118a：源电极，118b：漏电极，119：导电膜，119a：布线，119b：布线，120：绝缘膜，121：导电膜，121a：第一导电膜，121b：第二导电膜，132：抗蚀剂掩模，132a：抗蚀剂掩模，134：抗蚀剂掩模，134a：抗蚀剂掩模，134b：抗蚀剂掩模，136：抗蚀剂掩模，136a：抗蚀剂掩模，138：抗蚀剂掩模，138a：抗蚀剂掩模，142：掺杂剂，151a：第一开口部，151b：第二开口部，153a：开口部，153b：开口部，200：衬底，206：元件分离绝缘膜，208：栅极绝缘膜，210：栅电极，216：沟道形成区，220：杂质区，224：金属间化合物区，228：绝缘膜，230：氧化膜，256：绝缘膜，258：绝缘膜，260：晶体管，262：导电膜，264：电容元件，272：布线，274：氧化膜，300：晶体管，302：绝缘膜，304：绝缘膜，306：导电膜，308：布线，350：存储单元，351a：存储单元阵列，351b：存储单元阵列，353：外围电路，354：电容元件，364：电容元件，801：晶体管，802：晶体管，803：晶体管，804：晶体管，805：晶体管，806：晶体管，807：X解码器，808：Y解码器，811：晶体管，812：存储电容器，813：X解码器，814：Y解码器，901：RF电路，902：模拟基带电路，903：数字基带电路，904：电池，905：电源电路，906：应用处理机，907：CPU，908：DSP，909：IF，910：快闪存储器，911：显示器控制器，912：存储电路，913：显示器，914：显示部，915：源极驱动器，916：栅极驱动器，917：声频电路，918：键盘，919：触摸传感器，950：存储电路，951：存储器控制器，952：存储器，953：存储器，954：开关，955：开关，956：显示器控制器，957：显示器，1001：电池，1002：电源电路，1003：微处理器，1004：快闪存储器，1005：声频电路，1006：键盘，1007：存储电路，1008：触摸屏，1009：显示器，1010：显示器控制器。
本申请基于2011年12月23日提交到日本专利局的日本专利申请No.2011-282509，通过引用将其完整内容并入在此。
Claims (18)
1.一种半导体装置，包括：
氧化膜上的第一氧化物半导体膜；以及
所述第一氧化物半导体膜上的第二氧化物半导体膜，
其中，所述第一氧化物半导体膜及所述第二氧化物半导体膜分别包含铟、镓及锌，
所述第一氧化物半导体膜中的铟的含有率比所述第二氧化物半导体膜小，而所述第一氧化物半导体膜中的镓的含有率比所述第二氧化物半导体膜大，
所述第一氧化物半导体膜没有加工为岛状，而所述第二氧化物半导体膜加工为岛状，
并且，所述第二氧化物半导体膜包括c轴在平行于所述第二氧化物半导体膜被形成的表面的法线向量的方向上一致的结晶部。
2.一种半导体装置，包括：
氧化膜上的第一氧化物半导体膜；
所述第一氧化物半导体膜上的第二氧化物半导体膜；
所述第二氧化物半导体膜上的栅极绝缘膜；以及
隔着所述栅极绝缘膜形成在所述第二氧化物半导体膜上的栅电极，
其中，所述第一氧化物半导体膜及所述第二氧化物半导体膜分别包含铟、镓及锌，
所述第一氧化物半导体膜中的铟的含有率比所述第二氧化物半导体膜小，而所述第一氧化物半导体膜中的镓的含有率比所述第二氧化物半导体膜大，
所述第一氧化物半导体膜没有加工为岛状，而所述第二氧化物半导体膜加工为岛状，
并且，所述第二氧化物半导体膜包括c轴在平行于所述第二氧化物半导体膜被形成的表面的法线向量的方向上一致的结晶部。
3.根据权利要求2所述的半导体装置，还包括：
所述栅电极上的保护绝缘膜；
所述保护绝缘膜上的层间绝缘膜；以及
形成在所述层间绝缘膜上并与所述第二氧化物半导体膜电连接的源电极及漏电极。
4.根据权利要求2所述的半导体装置，还包括：
所述栅电极上的保护绝缘膜；
所述保护绝缘膜上的层间绝缘膜；
设置在所述栅极绝缘膜、所述保护绝缘膜及所述层间绝缘膜中的第一开口及第二开口；以及
填充在所述第一开口及所述第二开口中并与所述第二氧化物半导体膜电连接的源电极及漏电极。
5.根据权利要求2所述的半导体装置，还包括：
所述栅电极上的保护绝缘膜及层间绝缘膜，
形成在所述栅极绝缘膜、所述保护绝缘膜、所述层间绝缘膜及所述第二氧化物半导体膜中的第一开口及第二开口；以及
填充在所述第一开口及所述第二开口中并与所述第二氧化物半导体膜电连接的源电极及漏电极，
其中，所述栅电极隔着所述栅极绝缘膜覆盖所述第二氧化物半导体膜的顶面及侧面。
6.根据权利要求5所述的半导体装置，其中，所述源电极及所述漏电极分别包括通过化学机械抛光处理而平坦化的表面。
7.根据权利要求1或2所述的半导体装置，其中，所述第一氧化物半导体膜包括低电阻区及高电阻区，该高电阻区处于所述第二氧化物半导体膜的外侧。
8.根据权利要求1或2所述的半导体装置，其中，所述第二氧化物半导体膜包括沟道区及与所述沟道区接触的一对低电阻区。
9.根据权利要求1或2所述的半导体装置，其中，所述第二氧化物半导体膜的沟道宽度方向上的两端部包括高电阻区。
10.根据权利要求1或2所述的半导体装置，其中，所述第一氧化物半导体膜中的镓的含有率为铟的含有率以上。
11.根据权利要求1或2所述的半导体装置，其中，所述第二氧化物半导体膜中的铟的含有率大于镓的含有率。
12.根据权利要求3至5的任一项所述的半导体装置，其中，所述保护绝缘膜是具有3.2g/cm3以上的膜密度的氧化铝膜。
13.一种半导体装置，包括：
氧化膜上的第一氧化物半导体膜；
所述第一氧化物半导体膜上的第二氧化物半导体膜；
所述第二氧化物半导体膜上的栅极绝缘膜；
隔着所述栅极绝缘膜形成在所述第二氧化物半导体膜上的栅电极；
所述栅电极上的绝缘膜；
沿着所述栅电极的侧面及所述绝缘膜的侧面的侧壁绝缘膜；
形成在所述侧壁绝缘膜上并与所述第二氧化物半导体膜电连接的源电极及漏电极；以及
所述源电极及所述漏电极上的保护绝缘膜及层间绝缘膜，
其中，所述第一氧化物半导体膜及所述第二氧化物半导体膜分别包含铟、镓及锌，
所述第一氧化物半导体膜中的铟的含有率比所述第二氧化物半导体膜小，而所述第一氧化物半导体膜中的镓的含有率比所述第二氧化物半导体膜大，
所述第一氧化物半导体膜没有加工为岛状，而所述第二氧化物半导体膜加工为岛状，
并且，所述第二氧化物半导体膜包括c轴在平行于所述第二氧化物半导体膜被形成的表面的法线向量的方向上一致的结晶部。
14.一种半导体装置，包括：
氧化膜上的第一氧化物半导体膜；
所述第一氧化物半导体膜上的第二氧化物半导体膜；
所述第一氧化物半导体膜的顶面上的源电极及漏电极；
所述第二氧化物半导体膜上的栅极绝缘膜；以及
隔着所述栅极绝缘膜形成在所述第二氧化物半导体膜上的栅电极，
其中，所述第二氧化物半导体膜是在所述源电极及所述漏电极之间并与所述源电极及所述漏电极电连接，
所述第一氧化物半导体膜及所述第二氧化物半导体膜分别包含铟、镓及锌，
所述第一氧化物半导体膜中的铟的含有率比所述第二氧化物半导体膜小，而所述第一氧化物半导体膜中的镓的含有率比所述第二氧化物半导体膜大，
所述第一氧化物半导体膜没有加工为岛状，而所述第二氧化物半导体膜加工为岛状，
并且，所述第二氧化物半导体膜包括c轴在平行于所述第二氧化物半导体膜被形成的表面的法线向量的方向上一致的结晶部。
15.根据权利要求14所述的半导体装置，其中，所述第二氧化物半导体膜与所述源电极及所述漏电极位于同一平面上。
16.根据权利要求14所述的半导体装置，还包括：
沿着所述栅电极中的一个侧面的第一导电膜；
沿着所述栅电极中的另一个侧面的第二导电膜；
所述第一导电膜及所述第二导电膜上的侧壁绝缘膜；以及
所述栅电极、所述源电极及所述漏电极上的保护绝缘膜及层间绝缘膜。
17.根据权利要求16所述的半导体装置，
其中，所述第一导电膜隔着所述栅极绝缘膜在所述源电极上，
并且，所述第二导电膜隔着所述栅极绝缘膜在所述漏电极上。
18.根据权利要求2所述的半导体装置，其中，所述第二氧化物半导体膜包括一对低电阻区，其通过使用所述栅电极作为掩模而选择性地掺杂。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110664358.4A CN113421928A (zh) | 2011-12-23 | 2012-12-19 | 半导体装置 |
| CN201810569628.1A CN109065630B (zh) | 2011-12-23 | 2012-12-19 | 半导体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011-282509 | 2011-12-23 | ||
| JP2011282509 | 2011-12-23 | ||
| PCT/JP2012/083764 WO2013094772A1 (en) | 2011-12-23 | 2012-12-19 | Semiconductor device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110664358.4A Division CN113421928A (zh) | 2011-12-23 | 2012-12-19 | 半导体装置 |
| CN201810569628.1A Division CN109065630B (zh) | 2011-12-23 | 2012-12-19 | 半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103999228A CN103999228A (zh) | 2014-08-20 |
| CN103999228B true CN103999228B (zh) | 2018-07-03 |
Family
ID=48653626
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280063818.7A Expired - Fee Related CN103999228B (zh) | 2011-12-23 | 2012-12-19 | 半导体装置 |
| CN202110664358.4A Pending CN113421928A (zh) | 2011-12-23 | 2012-12-19 | 半导体装置 |
| CN201810569628.1A Active CN109065630B (zh) | 2011-12-23 | 2012-12-19 | 半导体装置 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110664358.4A Pending CN113421928A (zh) | 2011-12-23 | 2012-12-19 | 半导体装置 |
| CN201810569628.1A Active CN109065630B (zh) | 2011-12-23 | 2012-12-19 | 半导体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US8796683B2 (zh) |
| JP (7) | JP2013149965A (zh) |
| KR (1) | KR102106030B1 (zh) |
| CN (3) | CN103999228B (zh) |
| SG (1) | SG11201504823YA (zh) |
| TW (2) | TWI580047B (zh) |
| WO (1) | WO2013094772A1 (zh) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101968855B1 (ko) | 2009-06-30 | 2019-04-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
| TWI580047B (zh) | 2011-12-23 | 2017-04-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI605597B (zh) | 2012-01-26 | 2017-11-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| TWI604609B (zh) | 2012-02-02 | 2017-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| WO2013154195A1 (en) | 2012-04-13 | 2013-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| DE112013002407B4 (de) | 2012-05-10 | 2024-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| US8901557B2 (en) | 2012-06-15 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102113160B1 (ko) | 2012-06-15 | 2020-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9885108B2 (en) * | 2012-08-07 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming sputtering target |
| US9018624B2 (en) | 2012-09-13 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic appliance |
| WO2014061567A1 (en) | 2012-10-17 | 2014-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
| TWI691084B (zh) | 2012-10-24 | 2020-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP6300489B2 (ja) | 2012-10-24 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2014103901A1 (en) | 2012-12-25 | 2014-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI621270B (zh) * | 2013-02-07 | 2018-04-11 | 群創光電股份有限公司 | 薄膜電晶體元件與薄膜電晶體顯示裝置 |
| US9231111B2 (en) | 2013-02-13 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102238682B1 (ko) | 2013-02-28 | 2021-04-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치와 그 제작 방법 |
| JP6400961B2 (ja) * | 2013-07-12 | 2018-10-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TWI646690B (zh) | 2013-09-13 | 2019-01-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP6383616B2 (ja) | 2013-09-25 | 2018-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015179247A (ja) | 2013-10-22 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9590111B2 (en) | 2013-11-06 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
| JP6537264B2 (ja) | 2013-12-12 | 2019-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI666770B (zh) | 2013-12-19 | 2019-07-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| WO2015097586A1 (en) * | 2013-12-25 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20160102295A (ko) * | 2013-12-26 | 2016-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2015188062A (ja) * | 2014-02-07 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI663726B (zh) | 2014-05-30 | 2019-06-21 | Semiconductor Energy Laboratory Co., Ltd. | 半導體裝置、模組及電子裝置 |
| US10002971B2 (en) * | 2014-07-03 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
| KR20220069118A (ko) | 2014-07-15 | 2022-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치 |
| CN104241299B (zh) * | 2014-09-02 | 2017-02-15 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及结构 |
| CN107004721B (zh) | 2014-12-16 | 2020-10-20 | 乐金显示有限公司 | 薄膜晶体管阵列基板 |
| WO2016104253A1 (ja) * | 2014-12-25 | 2016-06-30 | シャープ株式会社 | 半導体装置 |
| US9660100B2 (en) * | 2015-02-06 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9818880B2 (en) | 2015-02-12 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
| KR20160114511A (ko) | 2015-03-24 | 2016-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US10096715B2 (en) | 2015-03-26 | 2018-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, and electronic device |
| US9806200B2 (en) | 2015-03-27 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10714633B2 (en) | 2015-12-15 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| WO2017153882A1 (en) | 2016-03-11 | 2017-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device including the semiconductor device |
| CN105932024B (zh) * | 2016-05-05 | 2019-05-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| KR102330605B1 (ko) * | 2016-06-22 | 2021-11-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| DE112018000776T5 (de) * | 2017-02-10 | 2019-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen dieser |
| TW201836020A (zh) * | 2017-02-17 | 2018-10-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| CN110462803B (zh) * | 2017-03-31 | 2023-11-07 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| KR102449467B1 (ko) * | 2017-12-11 | 2022-09-29 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치 |
| TWI667796B (zh) * | 2017-05-31 | 2019-08-01 | 南韓商Ｌｇ顯示器股份有限公司 | 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置 |
| CN109148592B (zh) | 2017-06-27 | 2022-03-11 | 乐金显示有限公司 | 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备 |
| CN107689345B (zh) * | 2017-10-09 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | Tft基板及其制作方法与oled面板及其制作方法 |
| JP2019091794A (ja) * | 2017-11-14 | 2019-06-13 | シャープ株式会社 | 半導体装置 |
| KR102446301B1 (ko) * | 2017-12-11 | 2022-09-23 | 엘지디스플레이 주식회사 | 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| TW202032242A (zh) | 2018-08-03 | 2020-09-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| US11426818B2 (en) | 2018-08-10 | 2022-08-30 | The Research Foundation for the State University | Additive manufacturing processes and additively manufactured products |
| CN109712931A (zh) * | 2019-01-03 | 2019-05-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
| CN110190085B (zh) * | 2019-06-05 | 2021-03-23 | 京东方科技集团股份有限公司 | 发光二极管驱动背板及其制备方法、显示装置 |
| KR102697041B1 (ko) | 2019-06-10 | 2024-08-20 | 삼성전자주식회사 | 반도체 장치 |
| EP3790057A1 (en) * | 2019-09-06 | 2021-03-10 | SABIC Global Technologies B.V. | Low temperature processed semiconductor thin-film transistor |
| TWI757845B (zh) * | 2020-08-24 | 2022-03-11 | 友達光電股份有限公司 | 超音波換能元件及其製造方法 |
| TWI813217B (zh) * | 2021-12-09 | 2023-08-21 | 友達光電股份有限公司 | 半導體裝置及其製造方法 |
Family Cites Families (175)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP3724057B2 (ja) * | 1996-05-24 | 2005-12-07 | ソニー株式会社 | Ｍｏｓトランジスタおよびその製造方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4281320B2 (ja) * | 2002-10-15 | 2009-06-17 | 凸版印刷株式会社 | 有機薄膜トランジスタの製造方法 |
| GB0225205D0 (en) * | 2002-10-30 | 2002-12-11 | Koninkl Philips Electronics Nv | Thin film transistors and methods of manufacture thereof |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US20050017244A1 (en) | 2003-07-25 | 2005-01-27 | Randy Hoffman | Semiconductor device |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| CN102354658B (zh) | 2004-03-12 | 2015-04-01 | 独立行政法人科学技术振兴机构 | 薄膜晶体管的制造方法 |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| RU2358355C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Полевой транзистор |
| JP5138163B2 (ja) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
| EP1812969B1 (en) | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| EP1998374A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101117948B1 (ko) | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
| JP2007173652A (ja) * | 2005-12-23 | 2007-07-05 | Mitsubishi Electric Corp | 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| US8174053B2 (en) | 2006-09-08 | 2012-05-08 | Sharp Kabushiki Kaisha | Semiconductor device, production method thereof, and electronic device |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| JP5110888B2 (ja) * | 2007-01-25 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| JP2008235871A (ja) | 2007-02-20 | 2008-10-02 | Canon Inc | 薄膜トランジスタの形成方法及び表示装置 |
| WO2008105347A1 (en) | 2007-02-20 | 2008-09-04 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
| JP5196870B2 (ja) | 2007-05-23 | 2013-05-15 | キヤノン株式会社 | 酸化物半導体を用いた電子素子及びその製造方法 |
| US8436349B2 (en) | 2007-02-20 | 2013-05-07 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| JP5512931B2 (ja) | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| US8259679B2 (en) * | 2007-09-04 | 2012-09-04 | Telefonaktiebolaget L M Ericsson (Publ) | Signal quality measurement in a time division duplex system |
| WO2009034953A1 (ja) * | 2007-09-10 | 2009-03-19 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタ |
| US20090076322A1 (en) | 2007-09-13 | 2009-03-19 | Atsushi Matsunaga | Capsule endoscope |
| JP5101387B2 (ja) * | 2007-09-13 | 2012-12-19 | 富士フイルム株式会社 | カプセル型内視鏡 |
| US8044464B2 (en) * | 2007-09-21 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| CN101910450B (zh) * | 2007-12-27 | 2012-08-29 | Jx日矿日石金属株式会社 | a-IGZO氧化物薄膜的制备方法 |
| KR101425131B1 (ko) | 2008-01-15 | 2014-07-31 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
| JP5264197B2 (ja) | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
| JP5467728B2 (ja) * | 2008-03-14 | 2014-04-09 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
| JP4555358B2 (ja) | 2008-03-24 | 2010-09-29 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよび表示装置 |
| KR100941850B1 (ko) | 2008-04-03 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP5704790B2 (ja) * | 2008-05-07 | 2015-04-22 | キヤノン株式会社 | 薄膜トランジスタ、および、表示装置 |
| KR101496148B1 (ko) | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| KR100963026B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100963027B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP5345456B2 (ja) | 2008-08-14 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ |
| JP5345359B2 (ja) * | 2008-09-18 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5258475B2 (ja) * | 2008-09-22 | 2013-08-07 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ |
| JP2010087223A (ja) * | 2008-09-30 | 2010-04-15 | Toppan Printing Co Ltd | 薄膜トランジスタおよびアクティブマトリクスディスプレイ |
| JP5552753B2 (ja) * | 2008-10-08 | 2014-07-16 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| TWI633605B (zh) | 2008-10-31 | 2018-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TWI656645B (zh) | 2008-11-13 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TWI529949B (zh) | 2008-11-28 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| JP5615540B2 (ja) | 2008-12-19 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5606682B2 (ja) | 2009-01-29 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法 |
| JP5760298B2 (ja) * | 2009-05-21 | 2015-08-05 | ソニー株式会社 | 薄膜トランジスタ、表示装置、および電子機器 |
| CN102459122B (zh) * | 2009-06-05 | 2014-02-05 | 吉坤日矿日石金属株式会社 | 氧化物烧结体、其制造方法以及氧化物烧结体制造用原料粉末 |
| JP4415062B1 (ja) | 2009-06-22 | 2010-02-17 | 富士フイルム株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JP4571221B1 (ja) | 2009-06-22 | 2010-10-27 | 富士フイルム株式会社 | Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法 |
| KR101638978B1 (ko) | 2009-07-24 | 2016-07-13 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| CN102473734B (zh) | 2009-07-31 | 2015-08-12 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| JP5500907B2 (ja) | 2009-08-21 | 2014-05-21 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| EP2544237B1 (en) * | 2009-09-16 | 2017-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| KR101329849B1 (ko) * | 2009-11-28 | 2013-11-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| JP5497417B2 (ja) | 2009-12-10 | 2014-05-21 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
| WO2011074392A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2011074407A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2011138934A (ja) | 2009-12-28 | 2011-07-14 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
| KR101675113B1 (ko) | 2010-01-08 | 2016-11-11 | 삼성전자주식회사 | 트랜지스터 및 그 제조방법 |
| WO2011089852A1 (en) | 2010-01-22 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and driving method thereof |
| WO2011096277A1 (en) * | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
| KR20120121931A (ko) | 2010-02-19 | 2012-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| JP2011187506A (ja) * | 2010-03-04 | 2011-09-22 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| WO2011108382A1 (en) * | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2011222767A (ja) | 2010-04-09 | 2011-11-04 | Sony Corp | 薄膜トランジスタならびに表示装置および電子機器 |
| KR101904445B1 (ko) * | 2010-04-16 | 2018-10-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5606787B2 (ja) * | 2010-05-18 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置 |
| JP2011249674A (ja) * | 2010-05-28 | 2011-12-08 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法 |
| US9209314B2 (en) | 2010-06-16 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
| JP5705559B2 (ja) | 2010-06-22 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び、半導体装置の製造方法 |
| JP2012015436A (ja) | 2010-07-05 | 2012-01-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
| JP2012033836A (ja) | 2010-08-03 | 2012-02-16 | Canon Inc | トップゲート型薄膜トランジスタ及びこれを備えた表示装置 |
| US8530273B2 (en) | 2010-09-29 | 2013-09-10 | Guardian Industries Corp. | Method of making oxide thin film transistor array |
| CN102130009B (zh) | 2010-12-01 | 2012-12-05 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
| JP2012160679A (ja) | 2011-02-03 | 2012-08-23 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
| US8797303B2 (en) | 2011-03-21 | 2014-08-05 | Qualcomm Mems Technologies, Inc. | Amorphous oxide semiconductor thin film transistor fabrication method |
| US20130012694A1 (en) * | 2011-07-05 | 2013-01-10 | Nanjingjinsirui Science & Technology Biology Corp. | Monumental adornment |
| JP6013685B2 (ja) | 2011-07-22 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US20130037793A1 (en) | 2011-08-11 | 2013-02-14 | Qualcomm Mems Technologies, Inc. | Amorphous oxide semiconductor thin film transistor fabrication method |
| US9379254B2 (en) | 2011-11-18 | 2016-06-28 | Qualcomm Mems Technologies, Inc. | Amorphous oxide semiconductor thin film transistor fabrication method |
| TWI580047B (zh) | 2011-12-23 | 2017-04-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
-
2012
- 2012-12-17 TW TW101147851A patent/TWI580047B/zh not_active IP Right Cessation
- 2012-12-17 TW TW106100181A patent/TWI613824B/zh active
- 2012-12-17 US US13/716,939 patent/US8796683B2/en not_active Expired - Fee Related
- 2012-12-19 CN CN201280063818.7A patent/CN103999228B/zh not_active Expired - Fee Related
- 2012-12-19 KR KR1020147019553A patent/KR102106030B1/ko active IP Right Grant
- 2012-12-19 SG SG11201504823YA patent/SG11201504823YA/en unknown
- 2012-12-19 WO PCT/JP2012/083764 patent/WO2013094772A1/en active Application Filing
- 2012-12-19 CN CN202110664358.4A patent/CN113421928A/zh active Pending
- 2012-12-19 CN CN201810569628.1A patent/CN109065630B/zh active Active
- 2012-12-19 JP JP2012276700A patent/JP2013149965A/ja not_active Withdrawn
-
2014
- 2014-08-04 US US14/450,997 patent/US9166061B2/en active Active
-
2015
- 2015-09-15 US US14/854,566 patent/US9559213B2/en active Active
-
2016
- 2016-10-06 JP JP2016197831A patent/JP2017017345A/ja not_active Withdrawn
-
2018
- 2018-04-10 JP JP2018075205A patent/JP2018137468A/ja not_active Withdrawn
-
2019
- 2019-06-24 JP JP2019116325A patent/JP6714130B2/ja active Active
-
2020
- 2020-06-04 JP JP2020097458A patent/JP2020145478A/ja not_active Withdrawn
-
2022
- 2022-09-21 JP JP2022149824A patent/JP7392068B2/ja active Active
-
2023
- 2023-11-22 JP JP2023197829A patent/JP2024015008A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20130161608A1 (en) | 2013-06-27 |
| KR102106030B1 (ko) | 2020-04-29 |
| JP2022171915A (ja) | 2022-11-11 |
| JP2017017345A (ja) | 2017-01-19 |
| SG11201504823YA (en) | 2015-07-30 |
| JP2013149965A (ja) | 2013-08-01 |
| US20140339555A1 (en) | 2014-11-20 |
| TWI580047B (zh) | 2017-04-21 |
| CN103999228A (zh) | 2014-08-20 |
| JP2020145478A (ja) | 2020-09-10 |
| TW201336077A (zh) | 2013-09-01 |
| US9166061B2 (en) | 2015-10-20 |
| US20160005878A1 (en) | 2016-01-07 |
| CN109065630B (zh) | 2021-07-06 |
| JP2018137468A (ja) | 2018-08-30 |
| CN109065630A (zh) | 2018-12-21 |
| US9559213B2 (en) | 2017-01-31 |
| JP7392068B2 (ja) | 2023-12-05 |
| JP6714130B2 (ja) | 2020-06-24 |
| CN113421928A (zh) | 2021-09-21 |
| TW201727912A (zh) | 2017-08-01 |
| US8796683B2 (en) | 2014-08-05 |
| KR20140107451A (ko) | 2014-09-04 |
| WO2013094772A1 (en) | 2013-06-27 |
| JP2019192930A (ja) | 2019-10-31 |
| TWI613824B (zh) | 2018-02-01 |
| JP2024015008A (ja) | 2024-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103999228B (zh) | 半导体装置 | |
| US10079312B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN103137495B (zh) | 半导体装置的制造方法 | |
| CN103681805B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN102891182B (zh) | 半导体装置 | |
| CN105009299B (zh) | 半导体装置 | |
| CN106449649B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN104733033B (zh) | 半导体器件 | |
| KR20190105544A (ko) | 반도체 장치 | |
| CN103178826B (zh) | 电平移位电路及半导体集成电路 | |
| CN105590964A (zh) | 半导体装置 | |
| CN102782859A (zh) | 半导体装置的制造方法 | |
| TW201248858A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR20130073843A (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| CN103123936A (zh) | 半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置 | |
| KR102012981B1 (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180703 Termination date: 20201219 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |