CN102782859A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102782859A
CN102782859A CN2011800108453A CN201180010845A CN102782859A CN 102782859 A CN102782859 A CN 102782859A CN 2011800108453 A CN2011800108453 A CN 2011800108453A CN 201180010845 A CN201180010845 A CN 201180010845A CN 102782859 A CN102782859 A CN 102782859A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
semiconductor device
transistor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800108453A
Other languages
English (en)
Other versions
CN102782859B (zh
Inventor
山崎舜平
大原宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102782859A publication Critical patent/CN102782859A/zh
Application granted granted Critical
Publication of CN102782859B publication Critical patent/CN102782859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

目的之一是提供可靠性高的半导体装置、功耗低的半导体装置、批量生产性高的半导体装置以及这些半导体装置的制造方法。不产生氧缺损地去除残留在氧化物半导体层中的杂质并将氧化物半导体层纯化到极高纯度。具体而言，在对氧化物半导体层添加氧之后，对氧化物半导体层进行加热处理来去除杂质。为了添加氧，优选采用使用离子注入法或离子掺杂法等添加高能量的氧的方法。

Description

半导体装置的制造方法
技术领域
本发明涉及一种包括氧化物半导体的半导体装置的制造方法。在此，半导体装置一般是指通过利用半导体特性工作的元件或装置。
背景技术
已知使用形成在具有绝缘表面的衬底上的半导体层来形成晶体管的技术。例如，已知使用包含硅类半导体材料的薄膜在玻璃衬底上形成晶体管并将其应用于液晶显示装置等的技术。
用于液晶显示装置的晶体管主要使用诸如非晶硅或多晶硅等的半导体材料制造。使用非晶硅的晶体管虽然其场效应迁移率低，但是可以对应于玻璃衬底的大面积化。另一方面，使用多晶硅形成的晶体管虽然其场效应迁移率高，但是需要诸如激光退火等的晶化工序，具有不一定合适于玻璃衬底的大面积化的特性。
作为可以在具有绝缘表面的衬底上形成并用于形成晶体管的其他材料，氧化物半导体受到注目。作为氧化物半导体的材料，已知氧化锌或以氧化锌为成分的物质。而且，已公开了使用电子载流子浓度低于1018/cm3的非晶氧化物（氧化物半导体）形成的薄膜晶体管（专利文献1至专利文献3）。
[专利文献1]日本专利申请公开2006-165527号公报
[专利文献2]日本专利申请公开2006-165528号公报
[专利文献3]日本专利申请公开2006-165529号公报
发明内容
作为利用半导体特性的晶体管，优选其随时间的劣化所导致的阈值电压的变化小且截止电流低等。例如，当因随时间的劣化而阈值电压的变化变大的晶体管用于半导体装置时，半导体装置的可靠性降低。另外，当截止电流大的晶体管用于半导体装置时，半导体装置的功耗增大。
本发明的实施例的目的之一是提供可靠性高的半导体装置。另外，目的之一是提供可靠性高的半导体装置的制造方法。
另外，目的之一是提供功耗低的半导体装置。另外，目的之一是提供功耗低的半导体装置的制造方法。
另外，目的之一是提供批量生产性高的半导体装置。另外，目的之一是提供批量生产性高的半导体装置的制造方法。
为了实现上述目的，本发明人等注意到的一个事实就是在将氧化物半导体用于半导体层的半导体装置中，包含在氧化物半导体层中的杂质浓度及氧化物半导体层中的氧缺损量影响到阈值电压的变动和截止电流的增大。注意，作为杂质，例如可以举出氢、诸如水等的包含氢原子的物质。
通过在沉积氧化物半导体之后进行的第一加热处理可以基本去除包含在氧化物半导体中的杂质。但是，与氧化物半导体中包含的金属强键接的杂质（例如氢及羟基）由于其强烈的键接力而残留在半导体层中。如果将残留有杂质的氧化物半导体用于半导体层，则产生不良现象，如因长期使用或光照射而半导体装置的阈值电压变动或者增大截止电流等。
另外，有由于杂质的排除工序而作为氧化物半导体的主要成分材料之一的氧也减少的问题。即使仅失去少量的氧，也在氧化物半导体中形成杂质能级，且导致诸如阈值电压的变动、截止电流的增大等的不良现象。
因此，为了实现上述目的，可以不产生氧缺损地去除残留在氧化物半导体层中的杂质，并可以将氧化物半导体层纯化到具有极高纯度。具体而言，在对氧化物半导体层添加氧之后，可以对氧化物半导体层进行用来去除杂质的加热处理。特别地，作为氧的添加方法，优选采用使用离子注入法或离子掺杂法等添加高能量的氧的方法。
通过使用离子注入法或离子掺杂法等对氧化物半导体添加高能量的氧，例如可以切断氧化物半导体中包含的金属与氢的键、金属与羟基的键或者键合到金属的羟基中的氧与氢的键。另外，从金属脱离的氢或羟基与添加的氧起反应而生成水。然后，加热氧化物半导体，可以去除通过以上反应而产生的水。
与直接去除强烈地键合到包含在氧化物半导体中的金属的氢或羟基的方法相比，通过加热去除与所添加的氧起反应而产生的水的方法更容易。另外，因为在进行加热处理之前对氧化物半导体层添加氧而使氧化物半导体层中的氧处于过剩状态，所以作为氧化物半导体的主要成分材料之一的氧在热处理中减少的问题得到缓和。
也就是说，根据本发明一实施方式，一种半导体装置的制造方法包括如下步骤：形成氧化物半导体层；对所述氧化物半导体层添加氧；以及对添加了氧的所述氧化物半导体层进行250℃以上且700℃以下的加热处理。
另外，根据本发明一实施方式，一种半导体装置的制造方法包括如下步骤：在具有绝缘表面的衬底上形成栅电极；在所述栅电极上形成栅极绝缘层；接触于所述栅极绝缘层地形成与所述栅电极重叠的氧化物半导体层；对所述氧化物半导体层添加氧；对添加了氧的所述氧化物半导体层进行加热处理；与进行了加热处理的所述氧化物半导体层接触地形成其端部与栅电极重叠的源电极及漏电极；以及以重叠于所述氧化物半导体层的沟道形成区且接触于所述氧化物半导体层的表面的方式形成第一绝缘层。
另外，根据本发明一实施方式，在半导体装置的制造方法中，通过溅射法形成氧化硅层作为与所述氧化物半导体层的沟道形成区重叠且与所述氧化物半导体层的表面接触的所述第一绝缘层。
另外，根据本发明一实施方式，在半导体装置的制造方法中，通过溅射法形成氧化硅层和所述氧化硅层上的氮化硅层作为与所述氧化物半导体层的沟道形成区重叠且与所述氧化物半导体层的表面接触的所述第一绝缘层。
另外，根据本发明一实施方式，一种半导体装置的制造方法包括如下步骤：在具有绝缘表面的衬底上形成源电极及漏电极；形成覆盖所述源电极的端部及所述漏电极的端部的氧化物半导体层；对所述氧化物半导体层添加氧；对添加了氧的所述氧化物半导体层进行加热处理；与进行了加热处理的所述氧化物半导体层接触地形成与所述源电极的端部及所述漏电极的端部重叠的栅极绝缘层；以及形成与所述栅极绝缘层接触且与所述源电极的端部及所述漏电极的端部重叠的栅电极。
另外，根据本发明一实施方式，在半导体装置的制造方法中，通过溅射法形成氧化硅层作为与所述氧化物半导体层接触的栅极绝缘层。
另外，根据本发明一实施方式，在半导体装置的制造方法中，通过溅射法形成氧化硅层和所述氧化硅层上的氮化硅层作为与所述氧化物半导体层接触的栅极绝缘层。
另外，根据本发明一实施方式，一种半导体装置的制造方法包括：使用上述半导体装置的制造方法在形成在第一晶体管上的绝缘膜上制造第二晶体管。
另外，根据本发明一实施方式，在半导体装置的制造方法中，使用离子注入法或离子掺杂法进行所述氧的添加。
通过本发明的半导体装置的制造方法，可以降低残留在氧化物半导体层中的杂质。在具有降低了残留的杂质的氧化物半导体层的半导体装置中，抑制了阈值电压的变动，半导体装置的可靠性高。
因此，根据本发明一实施方式，可以提供可靠性高的半导体装置。另外，可以提供可靠性高的半导体装置的制造方法。
通过本发明的半导体装置的制造方法，可以降低残留在氧化物半导体层中的杂质。在具有降低了残留的杂质的氧化物半导体层的半导体装置中，降低了截止电流，并且半导体装置的功耗低。
因此，根据本发明一实施方式，可以提供功耗低的半导体装置。另外，可以提供功耗低的半导体装置的制造方法。
通过本发明的半导体装置的制造方法，可以降低残留在氧化物半导体层中的杂质。在具有降低了残留的杂质的氧化物半导体层的半导体装置中，半导体特性的偏差小，且半导体装置具有优异的批量生产性。
由此，根据本发明一实施方式，可以提供批量生产性高的半导体装置。另外，可以提供批量生产性高的半导体装置的制造方法。
附图说明
图1A和图1B是说明根据实施方式的半导体装置的结构的图；
图2A至图2E是说明根据实施方式的半导体装置的制造方法的图；
图3A和图3B是说明根据实施方式的半导体装置的结构的图；
图4A至图4E是说明根据实施方式的半导体装置的制造方法的图；
图5A和图5B是说明根据实施方式的半导体装置的结构的图；
图6A至图6D是说明根据实施方式的半导体装置的制造方法的图；
图7A至图7C是说明根据实施方式的半导体装置的制造方法的图；
图8A至图8D是说明根据实施方式的半导体装置的制造方法的图；
图9A至图9C是说明根据实施方式的半导体装置的制造方法的图；
图10A至图10E是说明根据实施例的样品的制造方法的图；
图11是说明根据实施例的样品的二次离子质谱分析（SIMS：Secondary Ion Mass Spectrometry）结果的图；
图12是说明根据实施例的样品的二次离子质谱分析结果的图；
图13A-1至图13B是根据实施方式的半导体装置的电路图；
图14A和图14B是根据实施方式的半导体装置的电路图；
图15A至图15C是根据实施方式的半导体装置的电路图；
图16A至图16F是用来说明使用根据实施方式的半导体装置的电子设备的图；
图17是说明根据实施例的样品的低温光致发光光谱测定的结果的图。
具体实施方式
参照附图对实施方式进行详细的说明。但是，本发明的实施方式并不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解的一个事实就是其方式及细节可以不脱离本发明的宗旨及其范围地变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下实施方式所记载的内容中。注意，在以下说明的结构中，在不同的附图之间共同使用同一附图标记来表示同一部分或具有同一功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，参照图1A和1B以及图2A至2E对一种底栅型晶体管的制造方法进行说明，在该方法中，在对氧化物半导体层添加氧之后，对氧化物半导体层进行加热处理来去除杂质，从而使氧化物半导体层高纯度化。
图1A和图1B示出在本实施方式中制造的底栅型晶体管550的结构。图1A示出晶体管550的俯视图，图1B示出晶体管550的截面图。注意，图1B相当于沿着图1A所示的切断线P1-P2的截面。
在晶体管550中，在具有绝缘表面的衬底500上具有栅电极511以及覆盖栅电极511的栅极绝缘层502。在栅极绝缘层502上具有与栅电极511重叠的被高度纯化的氧化物半导体层513c。此外，具有与氧化物半导体层513c接触且端部与栅电极511重叠的用作源电极和漏电极的第一电极515a及第二电极515b。另外，具有与氧化物半导体层513c的沟道形成区接触并重叠的绝缘层507以及覆盖晶体管550的保护绝缘层508。
接着，使用图2A至图2E对在衬底500上制造晶体管550的方法进行说明。
首先，在具有绝缘表面的衬底500上形成导电膜，通过第一光刻工序形成包括栅电极511的布线层。注意，也可以通过喷墨法形成抗蚀剂掩模。因为当通过喷墨法形成抗蚀剂掩模时不需要光掩模，所以可以减少制造成本。
在本实施方式中，使用玻璃衬底作为具有绝缘表面的衬底500。
也可以在衬底500和栅电极511之间设置用作基底膜的绝缘膜。基底膜具有防止来自衬底500的杂质元素（例如，诸如Li、Na等的碱金属及诸如Ca等的碱土金属等）的扩散的功能，并且可以使用选自氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜等中的一种膜的单层结构或多种膜的叠层结构形成基底膜。
此外，可以使用诸如钼、钛、铬、钽、钨、钕、钪等的金属材料或以上述金属材料为主要成分的合金材料的单层或叠层结构形成栅电极511。注意，若能够耐受在后面的工序中进行的加热处理的温度，则作为上述金属材料可以使用铝、铜。为了避免耐热性或腐蚀性的问题，优选将铝或铜与高熔点金属材料组合而使用。作为高熔点金属材料，可以使用钼、钛、铬、钽、钨、钕、钪等。另外，当使用铜时，优选在成为基底的层上设置Cu-Mg-Al合金，并且在其上形成铜。通过设置Cu-Mg-Al合金，发挥提高诸如氧化膜等的基底和铜的粘合性的效果。
接着，在栅电极511上形成栅极绝缘层502。栅极绝缘层502可以使用CVD法或溅射法等形成。另外，栅极绝缘层502可以使用选自氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、氮氧化铝层、氧化铪层、氧化钽层或氧化镓层等中的一种层的单层或多种层的叠层结构形成。
作为本实施方式的氧化物半导体，使用通过去除杂质而成为i型或实质上i型的氧化物半导体（被高纯度化的氧化物半导体）。因为这种被高纯度化的氧化物半导体对界面态和界面电荷极敏感，所以氧化物半导体层和栅极绝缘层之间的界面是重要的。因此，与被高纯度化的氧化物半导体接触的栅极绝缘层被要求具有高质量。
例如，优选采用使用微波（例如，频率为2.45GHz）的高密度等离子体CVD法，因为所形成的绝缘层可以是致密的且具有高的耐受电压和高质量。这是因为当被高纯度化的氧化物半导体和高质量的栅极绝缘层彼此紧密接触时，可以降低界面态密度以获得良好的界面特性。
当然，只要能够形成用作栅极绝缘层的优质绝缘层，就可以应用诸如溅射法、等离子体CVD法等的其他成膜方法。此外，也可以采用通过成膜之后的热处理，改善其膜性质、与氧化物半导体之间的界面特性的绝缘层。总之，只要采用如下绝缘层就可以：作为栅极绝缘层的膜性质良好，并且，可以降低与氧化物半导体之间的界面态密度且形成良好的界面。
注意，栅极绝缘层502与后面形成的氧化物半导体膜接触。因为当氧化物半导体膜含有氢时对晶体管特性造成负面影响，所以优选栅极绝缘层502不包含氢、羟基及湿气。为了尽量不使栅极绝缘层502、氧化物半导体膜包含氢、羟基及湿气，作为在形成氧化物半导体膜之前进行的预处理，优选通过在溅射装置的预加热室中对其上形成到栅电极511的衬底500或其上形成到栅极绝缘层502的衬底500进行预加热，来对吸附到衬底500的诸如氢、湿气等的杂质进行脱离及移除。预加热的温度是100℃以上且400℃以下，优选是150℃以上且300℃以下。作为设置在预加热室中的排气单元，优选使用低温泵。注意，也可以省略预加热处理。此外，也可以类似地在形成绝缘层507之前对其上形成到第一电极515a及第二电极515b的衬底500进行该预加热。
接着，在栅极绝缘层502上形成厚度为2nm以上且200nm以下，优选为5nm以上且30nm以下的氧化物半导体膜。将氧化物半导体用作靶材并使用溅射法形成氧化物半导体膜。另外，氧化物半导体膜可以在稀有气体（例如氩）气氛下、在氧气氛下或在稀有气体（例如氩）及氧的混合气氛下通过溅射法形成。
注意，优选的是，在通过溅射法形成氧化物半导体膜之前，进行引入氩气体产生等离子体的反溅射，来去除附着于栅极绝缘层502表面的粉状物质（也称为颗粒、尘屑）。反溅射是指如下一种方法，其中在氩气氛下使用RF电源对衬底侧施加电压来在衬底附近形成等离子体，而对表面进行修改。注意，也可以使用氮气氛、氦气氛、氧气氛等代替氩气氛。
作为用于氧化物半导体膜的氧化物半导体，可以使用下列氧化物半导体：四元金属氧化物，诸如In-Sn-Ga-Zn-O类氧化物半导体；三元金属氧化物，诸如In-Ga-Zn-O类氧化物半导体、In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、或Sn-Al-Zn-O类氧化物半导体；二元金属氧化物，诸如In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体、或In-Ga-O类氧化物半导体；In-O类氧化物半导体、Sn-O类氧化物半导体、Zn-O类氧化物半导体等。另外，也可以使上述氧化物半导体膜包含氧化硅。通过使氧化物半导体膜包含阻碍晶化的氧化硅（SiOx（x>0）），可以抑制当在制造工艺中形成氧化物半导体膜之后进行加热处理时氧化物半导体层晶化。另外，优选氧化物半导体膜处于非晶状态，但是氧化物半导体膜的一部分也可以晶化。在此，例如，In-Ga-Zn-O类氧化物半导体是指具有铟（In）、镓（Ga）、锌（Zn）的氧化物膜，并且对其组成比并没有特别限制。另外，氧化物半导体膜也可以包含In、Ga、Zn以外的元素，可以使用以化学式InMO3（ZnO）m（m>0，并且m不是自然数）表示的薄膜。在此，M表示选自Ga、Al、Mn和Co中的一种或多种金属元素。例如，作为M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。氧化物半导体优选为包含In，更优选为包含In及Ga。为了使氧化物半导体层为i型（本征），脱水化或脱氢化是有效的。在本实施方式中，通过溅射法并使用In-Ga-Zn-O类氧化物靶材形成氧化物半导体膜。
作为用于通过溅射法制造氧化物半导体膜的靶材，例如可以使用具有In2O3:Ga2O3:ZnO=1:1:1[摩尔比]的组成比的氧化物靶材，从而形成In-Ga-Zn-O膜。注意，不局限于上述靶材的材料及组成，例如还可以使用具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]或者In2O3:Ga2O3:ZnO=1:1:4[摩尔比]的组成比的氧化物靶材。
另外，当作为氧化物半导体膜使用In-Zn-O类材料时，将所使用的靶材的组成比设定为原子数比为In:Zn=50:1至1:2（摩尔比为In2O3:ZnO=25:1至1:4），优选为In:Zn=1:1至1:20（摩尔比为In2O3:ZnO=2:1至10:1），更优选为In:Zn=1.5:1至15:1（摩尔比为In2O3:ZnO=3:4至15:2）。例如，作为用于形成In-Zn-O类氧化物半导体的靶材，原子数比为In:Zn:O=1:1:X，其中X>1，优选X>1.5。
另外，氧化物靶材的填充率为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用高填充率的氧化物靶材，可以使所形成的氧化物半导体膜成为致密的膜。另外，优选靶材的纯度为99.99％以上，并且优选使用特别降低了诸如Na、Li等的碱金属及诸如Ca等的碱土金属等的杂质的靶材。
作为在形成氧化物半导体膜时使用的溅射气体，使用去除了诸如氢、水、羟基或氢化物等的杂质的高纯度气体。例如，优选使用杂质被去除到浓度为10ppm左右以下，优选1ppm以下的高纯度气体。具体而言，优选使用露点为-60℃以下的高纯度气体。
在保持为减压状态的成膜室中放置衬底，将衬底温度设定为100℃以上且600℃以下，优选设定为200℃以上且400℃以下。通过在加热衬底的状态下进行成膜，可以降低包含在所形成的氧化物半导体膜中的杂质浓度。此外，可以减轻溅射所引起的损伤。然后，一边使用排气泵去除成膜室内的残留湿气及从成膜室外部侵入的氢和湿气（当泄漏时侵入的氢和湿气）一边引入去除了氢及湿气的溅射气体，并且使用上述靶材在衬底500上形成氧化物半导体膜。为了去除成膜室中的残留湿气，优选使用吸附型的真空泵，例如低温泵、离子泵、钛升华泵。此外，作为排气单元，也可以使用配备有冷阱的涡轮泵。因为在使用低温泵进行排气的成膜室中，去除了例如氢原子、诸如水（H2O）等的包含氢原子的化合物（更优选的是还有包含碳原子的化合物）等，所以可以降低在该成膜室中形成的氧化物半导体膜所包含的杂质的浓度。
作为进行溅射法的气氛，可以采用稀有气体（典型的是氩）气氛、氧气氛或稀有气体和氧的混合气氛。
作为成膜条件的一个例子，可以使用如下条件：衬底和靶材之间的距离为100mm；压强为0.6Pa；直流（DC）电源的电功率为0.5kW；以及采用氧（氧流量比率为100％）气氛。注意，通过脉冲直流电源是优选的，因为可以减轻在进行成膜时产生的粉状物质（也称为颗粒、尘屑），且膜厚度分布也变得均匀。另外，通过将溅射装置的处理室的泄漏率设定为1×10-10Pa·m3/秒以下，可以减少当通过溅射法形成膜时诸如碱金属、氢化物等的杂质混入到氧化物半导体膜中。另外，通过使用吸附真空泵作为排气系统，可以降低诸如碱金属、氢原子、氢分子、水、羟基或氢化物等的杂质从排气系统倒流。注意，优选降低包含在氧化物半导体层中的诸如Li、Na等的碱金属及诸如Ca等的碱土金属等的杂质。具体而言，当使用SIMS测量浓度时包含在氧化物半导体层中的Li、Na和K的杂质浓度每个均是5x1015cm-3以下，优选是1×1015cm-3以下。因为对于氧化物半导体来说碱金属及碱土金属是恶性的杂质，所以优选氧化物半导体所含有的碱金属及碱土金属量尽可能少。当与氧化物半导体接触的绝缘膜是氧化物时，碱金属，尤其是Na扩散到氧化物中并成为Na+。另外，在氧化物半导体内，Na断裂金属与氧的键或者挤进该键中。其结果是，导致晶体管特性的劣化（例如，晶体管变成常开的（阈值电压向负一侧偏移）、迁移率的降低等）。并且，还成为特性偏差的原因。特别在氧化物半导体中的氢浓度充分低时，这些问题变得明显。由此，当氧化物半导体中的氢浓度是5×1019cm-3以下，特别是5×1018cm-3以下时，强烈要求将碱金属的浓度设定为上述值。
接着，通过第二光刻工序将氧化物半导体膜加工为岛状的氧化物半导体层513a。此外，也可以通过喷墨法形成用来形成岛状的氧化物半导体层的抗蚀剂掩模。因为当通过喷墨法形成抗蚀剂掩模时不需要使用光掩模，所以可以降低制造成本。
此外，当在栅极绝缘层502中形成接触孔时，可以在进行氧化物半导体膜的加工的同时进行形成接触孔的工序。
注意，作为在此进行的氧化物半导体膜的蚀刻，可以采用干蚀刻、湿蚀刻、或干蚀刻和湿蚀刻二者。例如，作为用于氧化物半导体膜的湿蚀刻的蚀刻剂，可以使用磷酸、醋酸、硝酸的混合溶液等。此外，还可以使用ITO07N（由日本关东化学株式会社制造）。作为用于干蚀刻的蚀刻气体，优选使用含有氯的气体（氯类气体，例如氯（Cl2）、三氯化硼（BCl3）、四氯化硅（SiCl4）或四氯化碳（CCl4）等）。另外，还可以使用含有氟的气体（氟类气体，例如四氟化碳（CF4)、六氟化硫（SF6）、三氟化氮（NF3）、三氟甲烷（CHF3）等）、溴化氢（HBr）、氧（O2）或对上述气体添加了诸如氦（He）或氩（Ar）等的稀有气体的气体等。作为干蚀刻法，可以使用平行板型RIE（ReactiveIon Etching：反应性离子蚀刻）法或ICP（Inductively Coupled Plasma：感应耦合等离子体）蚀刻法。适当地调节蚀刻条件（施加到线圈形电极的电功率量、施加到衬底一侧的电极的电功率量、衬底一侧的电极温度等），以便可以蚀刻为所希望的加工形状。注意，图2A示出此时的截面图。
接着，对氧化物半导体层513a添加氧。通过离子注入法、离子掺杂法等，添加具有高能量的氧。
在离子注入法中，使源气体等离子体化，提取该等离子体所包含的离子种，进行质量分离，将具有预定质量的离子种加速，并且用离子束形式的加速离子种辐照待处理物。在离子掺杂法中，使源气体等离子体化，通过预定电场的操作从等离子体提取离子种，加速所提取的离子种而不进行质量分离，并且用离子束形式的加速离子种辐照待处理物。通过使用进行质量分离的离子注入法添加氧，可以防止诸如金属元素等的杂质与氧一起被添加到氧化物半导体膜中。另外，由于与离子注入法相比离子掺杂法可以增大离子束的辐照面积，所以通过使用离子掺杂法添加氧，可以缩短处理时间。
在使用氧气体并利用离子注入法来添加氧的情况下，可以将加速电压设定为5keV以上且100keV以下，并且可以将氧离子的注入量设定为1×1014[离子/cm2]以上且5×1017[离子/cm2]以下。
通过使用离子注入法或离子掺杂法等将高能量的氧添加到氧化物半导体中，例如可以切断氧化物半导体中包含的金属与氢的键、金属与羟基的键或者键合于金属的羟基中的氧与氢的键。氧化物半导体层513a成为包含从金属脱离了的杂质的氧化物半导体层513b。图2B示出此时的截面图。
接着，对包含从金属脱离了的杂质的氧化物半导体层513b进行第一加热处理。通过该第一加热处理，可以从氧化物半导体层去除从金属脱离了的杂质。例如，可以去除通过所添加的氧与从金属脱离了的氢或羟基起反应而产生的水。与直接去除强烈地结合到金属的氢或羟基的方法相比，通过加热去除所产生的水的方法更容易。
第一加热处理的温度为250℃以上且700℃以下，优选为450℃以上且650℃以下，或者450℃以上且低于衬底的应变点。例如，也可以以500℃的温度进行3分钟以上且6分钟以下的第一加热处理。通过作为加热处理使用RTA（Rapid Thermal Anneal：快速热退火）法，可以在短时间内进行脱水化或脱氢化；因此，也可以以甚至超过玻璃衬底的应变点的温度进行第一加热处理。至于具有第四代玻璃衬底左右的尺寸的衬底，可以在250℃以上且750℃以下的温度进行加热处理。但是至于具有第六代至第十代玻璃衬底左右尺寸的衬底，优选在250℃以上且450℃以下的温度进行加热处理。在此，衬底放在加热处理装置之一的电炉内，在氮气氛下以600℃的温度对氧化物半导体层进行一个小时的加热处理，然后对氧化物半导体层进行缓冷到200℃以下的温度而不暴露到空气，从而防止水和氢混入到氧化物半导体层中，由此得到氧化物半导体层513c（参照图2C）。通过将氧化物半导体层缓冷到200℃以下，可以防止高温的氧化物半导体层与空气中的水或湿气接触。如果高温的氧化物半导体层与空气中的水或湿气接触，则有时包含氢原子的杂质污染氧化物半导体。
加热处理装置不局限于电炉，也可以使用由诸如电阻发热体等的发热体的热传导或热辐射加热待处理物的装置。例如，可以使用诸如GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（RapidThermal Anneal：快速热退火）装置。LRTA装置是利用诸如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯等的灯所发射的光（电磁波）的辐射来加热待处理物的装置。GRTA装置是利用高温的气体进行加热处理的装置。作为高温的气体，使用在进行加热处理的情况下也不与待处理物产生反应的惰性气体如诸如氩等的稀有气体或氮。
例如，作为第一加热处理，可以进行GRTA，其中将衬底放置到加热到高温，即650℃至700℃的惰性气体中，进行几分钟的加热，然后将衬底从加热到高温的惰性气体中取出。
注意，在第一加热处理中，优选氮或诸如氦、氖、氩等的稀有气体不包含水、氢等。优选将引入到加热处理装置的氮或诸如氦、氖、氩等的稀有气体的纯度设定为6N（99.9999％）以上，更优选设定为7N（99.99999％）以上（即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。
此外，也可以在通过第一加热处理加热氧化物半导体层之后，对相同的炉中引入高纯度的氧气体、高纯度的N2O气体或超干燥空气（使用CRDS（cavity ring-down laser spectroscopy：光腔衰荡光谱法）方式的露点仪来测定时的湿气量为20ppm（露点换算为-55℃）以下，优选为1ppm以下，更优选为10ppb以下）。优选氧气体或N2O气体不包含水、氢等。或者，优选将引入到加热处理装置的氧气体或N2O气体的纯度设定为6N以上，优选设定为7N以上（即，将氧气体或N2O气体中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。通过利用氧气体或N2O气体的作用，供应在脱水化或脱氢化的杂质排除工序的同时减少了的作为氧化物半导体的主要成分材料的氧，从而氧化物半导体层可以是高纯度且电性上i型（本征）的氧化物半导体层。
此外，只要在添加氧之后，就也可以在加工为岛状的氧化物半导体层之前对氧化物半导体膜进行第一加热处理。在此情况下，在第一加热处理之后将衬底从加热装置取出，然后进行光刻工序。
注意，除了上述时序之外，只要在形成氧化物半导体层之后，就可以以任意下列时序进行第一加热处理：在氧化物半导体层上形成源电极及漏电极之后；以及在源电极及漏电极上形成绝缘层之后。
另外，当在栅极绝缘层502中形成接触孔时，也可以在对氧化物半导体膜进行第一加热处理之前或之后进行该形成工序。通过上述工序可以降低岛状氧化物半导体层中的氢浓度，从而实现高纯度化。由此，可以实现氧化物半导体层的稳定化。另外，通过玻璃衬底的应变点以下的加热处理，可以形成载流子密度极低的带隙宽氧化物半导体膜。由此，可以使用大面积衬底制造晶体管，而可以提高批量生产性。另外，通过使用该氢浓度被降低的被高纯度化的氧化物半导体膜，可以制造耐压性高且截止电流显著低的晶体管。只要在形成氧化物半导体层之后，就可以在任何时间进行上述加热处理。注意，当加热氧化物半导体膜时，虽然也根据氧化物半导体膜的材料或加热条件，但是有时在氧化物半导体膜的表面上形成板状晶体。板状晶体优选c轴沿大致垂直于氧化物半导体膜的表面的方向排列。
此外，通过分两次执行膜形成，并分两次进行加热处理，无论先形成的氧化物半导体膜所接触的基底构件的材料是氧化物、氮化物还是金属等的材料都不妨，而可以形成具有大度厚的结晶区，即c轴垂直于膜表面排列的结晶区的氧化物半导体膜，作为所述氧化物半导体膜。例如，形成3nm以上且15nm以下厚度的第一氧化物半导体膜，进行第一氧添加，并且在氮、氧、稀有气体或干燥空气的气氛下进行温度在450℃以上且850℃以下，优选为550℃以上且750℃以下的用于晶化的第一加热处理，从而形成在包括表面的区域中具有结晶区（包括板状晶体）的第一氧化物半导体膜，然后，形成其厚度比第一氧化物半导体膜大的第二氧化物半导体膜，进行第二氧添加，以450℃以上且850℃以下的温度，优选以600℃以上且700℃以下的温度进行用于晶化的第二加热处理，从而以第一氧化物半导体膜为晶种继续向上方进行结晶生长，且整个第二氧化物半导体膜被晶化。以此方式，可以形成具有大厚度结晶区的氧化物半导体层。另外，在形成氧化物半导体膜时，也可以通过在将衬底加热到使氧化物半导体进行c轴取向的温度的同时进行成膜来形成具有c轴垂直于膜表面排列的结晶区的氧化物半导体膜。通过使用该成膜方法，可以缩短工艺。作为加热衬底的温度，因为根据成膜装置而其他成膜条件不同，所以可以适当地设定适合其他条件的温度。例如，当使用溅射装置进行成膜时，衬底温度可以设定为250℃以上的温度。
接着，在栅极绝缘层502和氧化物半导体层513c上形成用于形成第一电极及第二电极（包括形成在与它们相同的层中的布线）的导电膜。作为用于形成第一电极及第二电极的导电膜，例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜，以任意上述元素为成分的合金膜或金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）等。此外，为了解决耐热性或腐蚀性的问题，还可以采用在诸如Al、Cu等的金属膜的下侧和上侧之一或二者层叠诸如Ti、Mo、W、Cr、Ta、Nd、Sc、Y等的高熔点金属膜或它们的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）的结构。另外，导电膜可以采用单层结构或两层以上的叠层结构。例如，可以举出：包含硅的铝膜的单层结构；在铝膜上层叠钛膜的两层结构；以及钛膜、层叠在该钛膜上的铝膜、在其上层叠的钛膜的三层结构等。或者，导电膜也可以使用导电性的金属氧化物形成。作为导电性的金属氧化物，可以使用氧化铟、氧化锡、氧化锌、氧化铟氧化锡合金、氧化铟氧化锌合金或使所述金属氧化物材料包含硅或氧化硅的材料。另外，在形成导电膜之后进行加热处理的情况下，优选使导电膜具有足以承受该加热处理的耐热性。
通过第三光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成用作源电极和漏电极的第一电极515a及第二电极515b，然后去除抗蚀剂掩模（参照图2D）。
作为通过第三光刻工序形成抗蚀剂掩模时的曝光，可以使用紫外线、KrF激光或ArF激光。后面形成的晶体管的沟道长度L取决于在氧化物半导体层513c上彼此相邻的第一电极的下端部和第二电极的下端部之间的距离。另外，当在沟道长度L短于25nm的情况下进行曝光时，优选使用波长极短，即几nm至几十nm的深紫外线（ExtremeUltraviolet）进行第三光刻工序中的用于形成抗蚀剂掩模的曝光。利用深紫外线的曝光的分辨率高且聚焦深度大。因此，也可以将后面形成的晶体管的沟道长度L设定为10nm以上且1000nm以下，这样可以实现电路的操作速度的高速化。
此外，为了缩减用于光刻工序的光掩模数及工序数，也可以使用由透过的光成为多种强度的曝光掩模的多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模成为具有多种厚度的形状，且可以通过进行蚀刻来进一步改变形状，因此可以用于加工为不同图案的多个蚀刻工序。由此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。从而，可以缩减曝光掩模数，并还可以缩减与其对应的光刻工序，所以可以实现工序的简化。
注意，优选的是，当进行导电膜的蚀刻时，可以优化蚀刻条件以防止氧化物半导体层513c被蚀刻而分断。但是，难以获得只对导电膜进行蚀刻而完全不对氧化物半导体层513c进行蚀刻的条件，有时当对导电膜进行蚀刻时仅部分氧化物半导体层513c被蚀刻，由此氧化物半导体层513c具有槽部（凹部）。
在本实施方式中，作为导电膜使用Ti膜，并作为氧化物半导体层513c使用In-Ga-Zn-O类氧化物半导体。在采用上述组合时，作为蚀刻剂优选使用氨水-过氧化氢混合液（氨水、水和过氧化氢溶液的混合液）。通过作为蚀刻剂使用氨水-过氧化氢混合液，可以对导电膜选择性地进行蚀刻。
接着，也可以进行使用N2O、N2、Ar等的气体的等离子体处理，来去除吸附到露出的氧化物半导体层的表面的水等。另外，也可以使用氧和氩的混合气体进行等离子体处理。在进行等离子体处理之后，形成与氧化物半导体层的一部分接触的成为保护绝缘膜的绝缘层507而不暴露到大气。
绝缘层507优选尽量不包含诸如湿气、氢等的杂质，且可以由单层绝缘膜或层叠的多个绝缘膜形成。另外，绝缘层507至少具有1nm以上的厚度，并且可以适当地采用溅射法等的不使诸如水、氢等的杂质混入到绝缘层507中的方法形成绝缘层507。当绝缘层507包含氢时，导致氢侵入到氧化物半导体层中或氢抽出氧化物半导体层中的氧，而使氧化物半导体层的背沟道低电阻化（N型化），因此可能形成寄生沟道。因此，重要的是，在成膜方法中不使用氢，以使绝缘层507成为尽量不包含氢的膜。例如，也可以形成具有在通过溅射法形成的厚度为200nm的氧化镓膜上层叠有通过溅射法形成的厚度为100nm的氧化铝膜的结构的绝缘膜。形成膜时的衬底温度可以设定为室温以上且300℃以下。另外，绝缘膜优选含有多量的氧，即优选含有超过化学计量比的程度，更优选超过化学计量比的1倍且小于2倍的氧。如此，通过绝缘膜具有过剩的氧，可以向与岛状氧化物半导体膜之间的界面供应氧而降低氧缺损。
在本实施方式中，通过溅射法形成用作绝缘层507的厚度为200nm的氧化硅膜。成膜时的衬底温度可以设定为室温以上且300℃以下。在本实施方式中将成膜时的衬底温度设定为100℃。可以在稀有气体（典型的是氩）气氛下、氧气氛下或稀有气体和氧的混合气氛下，通过溅射法形成氧化硅膜。此外，作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在包含氧的气氛下通过溅射法并使用硅靶材形成氧化硅膜。作为与氧化物半导体层接触地形成的绝缘层507，使用不包含诸如湿气、氢离子、OH-等的杂质并阻挡这些杂质从外部侵入的无机绝缘膜，典型地使用氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜等。
为了以与沉积氧化物半导体膜相同的方式去除绝缘层507的成膜室中的残留湿气，优选使用吸附型的真空泵（低温泵等）。当在使用低温泵排气的成膜室中形成绝缘层507时，可以减少绝缘层507所包含的杂质的浓度。此外，作为用来去除绝缘层507的成膜室中的残留湿气的排气单元，也可以采用配备有冷阱的涡轮泵。
作为当形成绝缘层507时使用的溅射气体，优选使用去除了诸如氢、水、羟基或氢化物等的杂质的高纯度气体。
注意，也可以在形成绝缘层507之后进行第二加热处理（当分两次形成氧化物半导体层且分两次进行加热处理时，第三加热处理）。该加热处理在氮、超干燥空气或稀有气体（氩、氦等）的气氛下优选以200℃以上且400℃以下，例如250℃以上且350℃以下进行。优选的是，上述气体中的水的含量是20ppm以下，优选是1ppm以下，更优选是10ppb以下。或者，也可以与第一加热处理同样地进行高温且短时间的RTA处理。通过在设置包含氧的绝缘层507之后进行加热处理，即使因第一加热处理而在岛状氧化物半导体层中产生氧缺损，绝缘层507也向岛状氧化物半导体层供应氧。并且，通过向岛状氧化物半导体层供应氧，可以在岛状氧化物半导体层中减少成为施主的氧缺损而满足化学计量比。结果，可以使岛状氧化物半导体层基本是i型，降低因氧缺损而导致的晶体管的电特性的偏差，从而实现电特性的提高。进行该第二加热处理的时序只要是形成绝缘层507之后即可，没有特别的限制，并且通过将该加热处理兼作其他工序例如形成树脂膜时的加热处理、用来使透明导电膜低电阻化的加热处理，可以在不增加工序数的条件下执行该第二加热处理，由此可以使岛状氧化物半导体层基本呈i型。另外，也可以通过在氧气氛下对岛状氧化物半导体层进行加热处理，对氧化物半导体添加氧，而减少在岛状氧化物半导体层中成为施主的氧缺损。加热处理的温度例如是100℃以上且低于350℃，优选是150℃以上且低于250℃。优选上述用于氧气氛下的加热处理的氧气体不包含水、氢等。或者，优选将引入到加热处理装置的氧气体的纯度设定为6N（99.9999％）以上，更优选设定为7N（99.99999％）以上（也就是说，氧中的杂质浓度为1ppm以下，优选为0.1ppm以下）。在本实施方式中，在惰性气体气氛下或氧气体气氛下进行第二加热处理（在200℃以上且400℃以下，例如250℃以上且350℃以下的温度）。例如，在氮气氛下以250℃的温度进行1小时的第二加热处理。当进行第二加热处理时，在氧化物半导体层的一部分（沟道形成区）与绝缘层507接触的状态下进行加热。第二加热处理具有如下效果。通过上述第一加热处理，从氧化物半导体层意图性地排除诸如氢、湿气、羟基或氢化物（也称为氢化合物）等的杂质，但是另一方面有时作为氧化物半导体的主要成分材料之一的氧也减少。因为在第二加热处理中向进行了第一加热处理的氧化物半导体层供应氧，所以氧化物半导体层被高纯度化及在电性上i型（本征）化。
如上所述，对氧化物半导体膜添加氧，并在添加氧到氧化物半导体膜之后进行第一加热处理，由此可以从氧化物半导体层意图性地去除诸如氢、湿气、羟基或氢化物（也称为氢化合物）等的杂质。另外，因为在进行加热处理之前对氧化物半导体层添加氧而使氧化物半导体层中的氧处于过剩状态，所以下列问题得到缓解：因加热处理而作为氧化物半导体的主要成分材料之一的氧被减少。因此，氧化物半导体层被高纯度化及在电性上呈i型（本征）或者实质上呈i型。以上述工序形成晶体管550。
此外，当作为绝缘层507使用包含多缺陷的氧化硅层时，通过在形成氧化硅层之后进行的加热处理，包含在氧化物半导体层中的诸如氢、湿气、羟基或氢化物等的杂质能扩散到氧化硅层，而进一步减少包含在氧化物半导体层中的该杂质。另外，当作为绝缘层507使用包含过剩的氧的氧化硅层时，通过形成绝缘层507之后的加热处理，绝缘层507中的氧移动到氧化物半导体层513c，这提高了氧化物半导体层513c的氧浓度，从而实现了氧化物半导体层513c的高纯度化。
可以在绝缘层507上形成保护绝缘层508。例如，通过RF溅射法形成氮化硅膜作为保护绝缘层508。因为RF溅射法具有高批量生产性，所以作为保护绝缘层的成膜方法，优选使用RF溅射法。作为保护绝缘层，使用不包含诸如湿气等的杂质并阻挡这些杂质从外部侵入的无机绝缘膜，例如使用氮化硅膜、氮化铝膜等。在本实施方式中，使用氮化硅膜来形成保护绝缘层508（参照图2E）。
在本实施方式中，作为保护绝缘层508，将其上形成到绝缘层507的衬底500加热到100℃至400℃，引入包含氢及湿气被去除了的高纯度氮的溅射气体并使用硅半导体的靶材来形成氮化硅膜。在此情况下，也优选以与绝缘层507相同的方式，在去除处理室中的残留湿气的同时形成保护绝缘层508。
也可以在形成保护绝缘层之后，在大气气氛中以100℃以上且200℃以下进一步进行一个小时以上且三十个小时以下的加热处理。在该加热处理中，既可以保持一定的加热温度地进行加热，又可以多次反复从室温到100℃以上且200℃以下的加热温度的升温和从加热温度到室温的降温。
在根据本实施方式制造的包括被高纯度化的氧化物半导体层的晶体管中，阈值电压的偏差小。因此，通过使用本实施方式所例示的半导体装置的制造方法，可以提供可靠性高的半导体装置。另外，可以提供批量生产性高的半导体装置。
另外，因为可以降低截止电流，所以可以提供功耗低的半导体装置。
此外，因为包括被高纯度化的氧化物半导体层的晶体管可以获得高的场效应迁移率，所以可以进行高速驱动。因此，通过将包括被高纯度化的氧化物半导体层的晶体管用于液晶显示装置的像素部，可以提供高图像质量的图像。另外，通过利用包括被高纯度化的氧化物半导体层的晶体管，可以在同一衬底上分别制造驱动电路部、像素部，因此可以缩减液晶显示装置的部件数。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合而实施。
实施方式2
在本实施方式中，使用图3A至3B和图4A至4E对制造顶栅型晶体管的方法进行说明，在该方法中，采用在对氧化物半导体层添加氧之后进行加热处理，去除杂质来使氧化物半导体层高纯度化的方法。
图3A和图3B示出在本实施方式中制造的顶栅型晶体管650的结构。图3A示出晶体管650的俯视图，图3B示出晶体管650的截面图。另外，图3B相当于沿着图3A所示的切断线Q1-Q2的截面。
晶体管650在具有绝缘表面的衬底600上具有用作源电极和漏电极的第一电极615a及第二电极615b。另外，还具有覆盖第一电极615a及第二电极615b的端部的被高纯度化的氧化物半导体层613c以及覆盖氧化物半导体层613c的栅极绝缘层602。另外，还具有接触于栅极绝缘层602且与第一电极615a及第二电极615b的端部重叠的栅电极611以及接触于栅电极611且覆盖晶体管650的保护绝缘层608。
接着，使用图4A至图4E对在衬底600上制造晶体管650的方法进行说明。
首先，在具有绝缘表面的衬底600上形成成为第一电极及第二电极（包括形成在与此相同的层中的布线）的导电膜。作为用于形成第一电极及第二电极的导电膜，例如可以使用包含选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或含有任意上述元素作为成分的金属氮化物膜（诸如氮化钛膜、氮化钼膜、氮化钨膜）等。此外，还可以采用在诸如Al、Cu等的金属膜的下侧和上侧之一或二者层叠诸如Ti、Mo、W等的高熔点金属膜或它们的金属氮化物膜（诸如氮化钛膜、氮化钼膜、氮化钨膜）的结构。尤其是，优选在与氧化物半导体层接触的一侧层叠有包含钛的导电膜。
通过第一光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成用作源电极和漏电极的第一电极615a及第二电极615b，然后去除抗蚀剂掩模。另外，也可以通过喷墨法形成抗蚀剂掩模。因为当通过喷墨法形成抗蚀剂掩模时不需要使用光掩模，所以可以减少制造成本。
在本实施方式中，作为具有绝缘表面的衬底600使用玻璃衬底。
也可以在第一电极615a及第二电极615b与衬底600之间设置成为基底膜的绝缘膜。基底膜具有防止来自衬底600的杂质元素的扩散的功能，并且可以使用选自氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜等中的一种膜的单层结构或多种膜的叠层结构形成基底膜。
接着，在用作源电极和漏电极的第一电极615a及第二电极615b上形成厚度为2nm以上且200nm以下，优选为5nm以上且30nm以下的氧化物半导体膜。
另外，优选的是，在通过溅射法形成氧化物半导体膜之前，进行引入氩气体产生等离子体的反溅射，来去除附着于第一电极615a及第二电极615b的表面以及衬底600的露出部分的绝缘表面上的粉状物质（也称为颗粒、尘屑）。
本实施方式所例示的氧化物半导体膜可以使用与实施方式1所示的氧化物半导体膜类似的材料、方法及条件形成。具体而言，作为用来形成氧化物半导体膜的条件，可以使用与实施方式1类似的氧化物半导体、成膜方法、靶材组成、靶材填充率、溅射气体的纯度、成膜时的衬底温度、溅射装置的排气单元以及溅射气体的组成等。因此，作为详细内容可以参照实施方式1。
接着，通过第二光刻工序将氧化物半导体膜加工为岛状的氧化物半导体层613a。此外，也可以通过喷墨法形成用来形成岛状的氧化物半导体层的抗蚀剂掩模。因为当通过喷墨法形成抗蚀剂掩模时不需要使用光掩模，所以可以降低制造成本。
注意，作为在此进行的氧化物半导体膜的蚀刻，可以采用干蚀刻、湿蚀刻、或二者。例如，作为用于氧化物半导体膜的湿蚀刻的蚀刻剂，可以使用磷酸、醋酸、硝酸的混合溶液等。此外，还可以使用ITO07N（由日本关东化学株式会社制造）。注意，图4A示出此时的截面图。
接着，对氧化物半导体层添加氧。作为氧的添加法，可以使用离子注入法或离子掺杂法等将高能量的氧添加到氧化物半导体层中。通过使用离子注入法或离子掺杂法等将高能量的氧添加到氧化物半导体中，例如可以切断氧化物半导体包含的金属与氢的键、金属与羟基的键或者键合到金属的羟基中的氧与氢的键。注意，氧化物半导体层613a成为包含从金属脱离了的杂质的氧化物半导体层613b。注意，图4B示出此时的截面图。
接着，对包含从金属脱离了的杂质的氧化物半导体层613b进行第一加热处理。通过该第一加热处理，可以从氧化物半导体层去除从金属脱离了的杂质。例如，可以去除通过所添加的氧与从金属脱离了的氢或羟基起反应而产生的水。与直接去除强烈地结合到金属的氢或羟基的方法相比，通过加热去除所产生的水的方法更容易。
第一加热处理的温度为250℃以上且700℃以下，优选为450℃以上且650℃以下，或者450℃以上且低于衬底的应变点。在此，将衬底放到作为加热处理装置之一的电炉中，在氮气氛下以600℃的温度对氧化物半导体层进行一个小时的加热处理，然后不接触于大气且防止水、氢再次混入到氧化物半导体层，由此得到氧化物半导体层613c（参照图4C）。
注意，加热处理装置不局限于电炉，可以使用实施方式1所示的加热单元、加热方法及加热条件。具体而言，可以使用与实施方式1类似的加热处理装置、加热温度以及用于加热的气体的种类及纯度等。因此，作为详细内容可以参照实施方式1。
此外，只要在添加氧之后，就也可以对加工为岛状的氧化物半导体层之前的氧化物半导体膜进行第一加热处理。在此情况下，在第一加热处理之后将衬底从加热装置取出，然后进行光刻工序。
注意，除了上述时序之外，只要在形成氧化物半导体层之后进行，第一加热处理就可以以任意下列时序进行：在氧化物半导体层上层叠栅极绝缘层之后，以及在栅极绝缘层上形成栅电极之后。
此外，也可以通过分两次形成氧化物半导体层，并分两次进行加热处理，无论首先形成的氧化物半导体层所接触的基底构件的材料是氧化物、氮化物还是金属等的材料都无妨，形成具有大厚度的结晶区（单晶区），即c轴与膜表面垂直地排列的结晶区的氧化物半导体层。注意，作为具有结晶区的氧化物半导体层，可以使用实施方式1所示的成膜条件。因此，作为详细内容可以参照实施方式1。
接着，也可以进行使用诸如N2O、N2、Ar等的气体的等离子体处理，来去除吸附到氧化物半导体层的暴露部分的表面的水等。在进行等离子体处理之后，形成与氧化物半导体层接触的栅极绝缘层602而不暴露到空气。
作为本实施方式的氧化物半导体，使用通过去除杂质而呈i型或实质上i型的氧化物半导体。因为这种被高纯度化的氧化物半导体对界面态、界面电荷极敏感，所以氧化物半导体层和栅极绝缘层之间的界面是重要的。因此，与被高纯度化的氧化物半导体层接触的栅极绝缘层被要求高质量化。
栅极绝缘层602至少具有1nm以上的厚度，并且可以适当地采用溅射法等的不使诸如水、氢等的杂质混入到栅极绝缘层602中的方法形成栅极绝缘层602。当栅极绝缘层602包含氢时，有如下忧虑：因该氢侵入到氧化物半导体层中或该氢抽出氧化物半导体层中的氧，而使氧化物半导体层的背沟道低电阻化（N型化），因此可能形成寄生沟道。因此，重要的是，在成膜方法中不使用氢，以使栅极绝缘层602成为尽量不包含氢的膜。
在本实施方式中，通过溅射法形成用作栅极绝缘层602的氧化硅膜。成膜时的衬底温度可以为室温以上且300℃以下。在本实施方式中将成膜时的衬底温度设定为100℃。可以在稀有气体（典型的是氩）气氛下、氧气氛下或稀有气体和氧的混合气氛下，通过溅射法形成氧化硅膜。此外，作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在包含氧的气氛下通过溅射法并使用硅靶材形成氧化硅膜。作为与氧化物半导体层接触地形成的栅极绝缘层602，使用不包含诸如湿气、氢离子、OH-等的杂质并阻挡这些杂质从外部侵入的无机绝缘膜，典型地使用氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜等。
为了以与形成氧化物半导体膜时相同的方式去除栅极绝缘层602的成膜室中的残留湿气，优选使用吸附型的真空泵（低温泵等）。在使用低温泵排气的成膜室中形成栅极绝缘层602时，可以减少栅极绝缘层602所包含的杂质的浓度。此外，作为用来去除栅极绝缘层602的成膜室中的残留湿气的排气单元，也可以采用配备有冷阱的涡轮泵。
作为当形成栅极绝缘层602时使用的溅射气体，优选使用去除了诸如氢、水、羟基或氢化物等的杂质的高纯度气体。注意，图4D示出此时的截面图。
接着，当在栅极绝缘层602中形成接触孔时，通过第三光刻工序在栅极绝缘层602中形成接触孔。注意，图4A至图4E未图示出接触孔。
接着，在栅极绝缘层602上形成导电膜之后，通过第四光刻工序形成包括栅电极611的布线层。另外，也可以使用喷墨法形成抗蚀剂掩模。当使用喷墨法形成抗蚀剂掩模时不需要使用光掩模，由此可以降低制造成本。
另外，栅电极611可以使用诸如钼、钛、钽、钨、铝、铜、钕、钪等的金属材料或以该金属材料为主要成分的合金材料的单层或叠层形成。
也可以在栅电极611上形成保护绝缘层608。例如，通过RF溅射法形成氮化硅膜。因为RF溅射法具有高批量生产性，所以作为保护绝缘层的成膜方法，优选使用RF溅射法。作为保护绝缘层，使用不包含诸如湿气等的杂质并阻挡这些杂质从外部侵入的无机绝缘膜，使用氮化硅膜、氮化铝膜等。在本实施方式中，使用氮化硅膜来形成保护绝缘层608。注意，图4E示出此时的截面图。
在本实施方式中，作为保护绝缘层608，将其上形成到栅电极611的衬底600加热到100℃至400℃，引入包含氢及湿气被去除了的高纯度氮的溅射气体并使用硅半导体的靶材来形成氮化硅膜。在此情况下，以与栅极绝缘层602类似的方式，优选在去除处理室内的残留湿气的同时形成保护绝缘层608。
还可以在形成保护绝缘层之后，在空气气氛中以100℃以上且200℃以下的温度进行一个小时以上且三十个小时以下的加热处理。在该加热处理中，既可以保持一定的加热温度地进行加热，又可以多次反复从室温到100℃以上且200℃以下的加热温度的升温和从加热温度到室温的降温。
在根据本实施方式制造的包括被高纯度化的氧化物半导体层的晶体管中，阈值电压的偏差小。因此，通过使用本实施方式所例示的半导体装置的制造方法，可以提供可靠性高的半导体装置。另外，可以提供批量生产性高的半导体装置。
另外，因为可以降低截止电流，所以可以提供功耗低的半导体装置。
此外，因为包括被高纯度化的氧化物半导体层的晶体管可以获得高的场效应迁移率，所以可以进行高速驱动。因此，通过将包括被高纯度化的氧化物半导体层的晶体管用于液晶显示装置的像素部，可以提供高图像质量的图像。另外，通过利用包括被高纯度化的氧化物半导体层的晶体管，可以在同一衬底上分别制造驱动电路部、像素部，因此可以缩减液晶显示装置的部件数。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合而实施。
实施方式3
在本实施方式中，使用图5A和5B、图6A至6D、图7A至7C、图8A至8D以及图9A至9C对本发明一实施方式的半导体装置的结构及其制造方法进行说明。另外，可以将本实施方式所例示的半导体装置用作存储装置。
图5A和图5B示出本实施方式所例示的半导体装置的结构。图5A示出半导体装置的截面图，图5B示出半导体装置的俯视图。另外，图5A相当于沿着图5B的切断线A1-A2及B1-B2的截面。
本实施方式中所例示的半导体装置具有在下部的使用第一半导体材料形成的晶体管260，在上部的使用第二半导体材料形成的晶体管262、以及电容器元件264。晶体管260的栅电极210与晶体管262的第一电极242a直接连接。
通过与晶体管260重叠地设置晶体管262及电容器元件264，可以实现高集成化。例如，通过构思布线和电极的连接，以最小特征尺寸为F，可以使存储单元所占的面积为15F2至25F2。
晶体管260所具有的第一半导体材料和晶体管262所具有的第二半导体材料可以是彼此不同的材料。例如，可以通过将单晶半导体用于第一半导体材料来使晶体管260能容易地进行高速操作，将氧化物半导体用于第二半导体材料来使晶体管262具有截止电流被充分地降低而能够长时间保持电荷的结构。
作为第一半导体材料或第二半导体材料，例如可以使用氧化物半导体或氧化物半导体以外的半导体材料。作为氧化物半导体以外的半导体材料，例如可以使用硅、锗、硅锗、碳化硅或砷化镓等。另外，可以使用有机半导体材料等。
在本实施方式中，对如下情况进行说明，即将单晶硅用于第一半导体材料来形成能够进行高速操作的晶体管260，并且将氧化物半导体用于第二半导体材料来形成截止电流被降低的晶体管262。
另外，具有晶体管260的栅电极210与晶体管262的第一电极242a彼此连接的结构的半导体装置适用于存储装置。通过使晶体管262处于截止状态，可以极长时间保持晶体管260的栅电极210的电位。另外，通过具备电容器元件264，可以容易地保持施加到晶体管260的栅电极210的电荷，且可以容易地读出所储存的数据。另外，通过使用利用能够进行高速操作的半导体材料的晶体管260，可以高速地读出数据。
另外，虽然假设本实施方式所例示的半导体装置所具备的晶体管都是n沟道型晶体管而进行说明，但是当然也可以使用p沟道型晶体管。另外，因为所公开的发明的技术本质是组合地提供截止电流被充分地降低的使用氧化物半导体的晶体管和能够进行充分的高速操作的使用氧化物半导体以外的材料的晶体管，所以不需要将具体条件限制到这里所描述的那些，诸如用于半导体装置的材料或半导体装置的结构。
晶体管260具有设置在包含第一半导体材料的衬底200中的沟道形成区216和夹着沟道形成区216的杂质区220。另外，晶体管260还具有与杂质区220接触的金属化合物区224、设置在沟道形成区216上的栅极绝缘层208和设置在栅极绝缘层208上的栅电极210。
另外，在衬底200上围绕晶体管260地设置有元件隔离绝缘层206，并且在晶体管260上设置有绝缘层228及绝缘层230。另外，虽然未图示，但是晶体管260的金属化合物区224的一部分通过用作源电极或漏电极的电极连接到布线256或其他布线。注意，虽然有时在图中不具有源电极或漏电极，但是为了方便起见有时将这种结构也称为晶体管。
为了实现高集成化，如图5A和图5B所示优选晶体管260不具有侧壁绝缘层。另一方面，当重视晶体管260的特性时，也可以在栅电极210的侧面设置侧壁绝缘层，并且设置如下杂质区220，该杂质区220可以包括形成在与该侧壁绝缘层重叠的区域中的杂质浓度与杂质区220不同的杂质区域。
另外，在本实施方式中，作为包含第一半导体材料的衬底200，使用硅等的单晶半导体衬底。当使用硅等的单晶半导体衬底时，可以使半导体装置的读操作高速化。
晶体管262具备作为第二半导体材料的被高纯度化的氧化物半导体层。晶体管262在绝缘层230上具有用作源电极和漏电极的第一电极242a及第二电极242b以及与第一电极及第二电极电连接的氧化物半导体层244。另外，晶体管262还具有覆盖氧化物半导体层244的栅极绝缘层246以及设置在栅极绝缘层246上的与氧化物半导体层244重叠的栅电极248a。另外，在第一电极242a和氧化物半导体层244之间具有与栅电极248a重叠的绝缘层243a，并且在第二电极242b和氧化物半导体层244之间具有与栅电极248a重叠的绝缘层243b。
绝缘层243a及绝缘层243b降低产生在源电极和漏电极与栅电极之间的电容。但是，也可以采用不设置绝缘层243a及绝缘层243b的结构。
在此，优选氧化物半导体层244是通过被充分地去除诸如氢等的杂质或被供应充分的氧来获得的被高纯度化的氧化物半导体层。在本实施方式中，使用在对氧化物半导体层添加氧之后进行加热处理来去除杂质而使氧化物半导体高纯度化的方法，从而形成被高纯度化的氧化物半导体层。如此，通过使用被高纯度化的氧化物半导体，可以得到具有极为优异的截止电流特性的晶体管262。另外，作为氧化物半导体层244的细节，可以参照实施方式2。
注意，虽然在图5A和图5B的晶体管262中，为了抑制因微型化而在元件之间产生泄漏电流，使用被加工为岛状的氧化物半导体层244，但是也可以采用包括未加工为岛状的氧化物半导体层244的结构。当不将氧化物半导体层加工为岛状时，可以防止因加工时的蚀刻而导致的氧化物半导体层244的污染。
在图5A和图5B所示的半导体装置中，晶体管260的栅电极210的上表面从绝缘层230露出而与晶体管262的用作源电极或漏电极的第一电极242a直接连接。也可以使用另行设置的用来接触的开口及电极连接栅电极210与第一电极242a，但是通过直接连接栅电极210与第一电极242a，可以缩小接触面积而实现半导体装置的高集成化。
例如，当将本实施方式的半导体装置用作存储装置时，为了增加单位面积的存储容量，高集成化是重要的。另外，因为也可以省略为了实现接触另行形成的开口及电极所需的工序，所以可以简化半导体装置的制造工序。
图5A和图5B中的电容器元件264包括用作源电极或漏电极的第一电极242a、氧化物半导体层244、栅极绝缘层246以及电极248b。也就是说，第一电极242a用作电容器元件264的一个电极，电极248b用作电容器元件264的另一个电极。
注意，虽然在图5A和图5B所示的电容器元件264中在第一电极242a和电极248b之间夹有氧化物半导体层244和栅极绝缘层246，但是也可以只夹有栅极绝缘层246来确保大电容。另外，也可以采用其中设置与绝缘层243a同样地形成的绝缘层的结构。再者，如果不需要电容器，则可以不设置电容器元件264。
另外，在晶体管262及电容器元件264上设置有绝缘层250，并且在绝缘层250上设置有绝缘层252。另外，在形成于栅极绝缘层246、绝缘层250、绝缘层252等中的开口中设置有电极254。另外，在绝缘层252上设置有布线256，并且布线256通过电极254与第二电极242b电连接。另外，也可以使布线256直接接触于第二电极242b。
此外，也可以使连接到金属化合物区224的电极（未图示）与第二电极242b连接。在此情况下，通过彼此重叠地设置连接到金属化合物区224的电极和电极254，可以实现半导体装置的高集成化。
<半导体装置的制造方法>
接着，将对上述半导体装置的制造方法的一个例子进行说明。以下，首先，参照图6A至6D和图7A至7C对下部晶体管260的制造方法进行说明，然后，参照图8A至8D和图9A至9C对上部晶体管262以及电容器元件264的制造方法进行说明。
<下部晶体管的制造方法>
首先，准备包含半导体材料的衬底200（参照图6A）。作为包含半导体材料的衬底200，可以使用硅或碳化硅等的单晶半导体衬底或多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等。这里，示出作为包含半导体材料的衬底200使用单晶硅衬底时的一个例子。
注意，一般来说，术语“SOI衬底”是指其中在绝缘表面上设置有硅半导体层的衬底，但是在本说明书等中，“SOI衬底”还包括在绝缘表面上设置有由硅以外的材料形成的半导体层的衬底。换言之，“SOI衬底”所具有的半导体层不局限于硅半导体层。另外，SOI衬底的例子还包括在诸如玻璃衬底等的绝缘衬底上隔着绝缘层而设置有半导体层的衬底。
特别优选的是，作为包含半导体材料的衬底200，使用硅等的单晶半导体衬底，因为这样可以使晶体管260的操作高速化。
在衬底200上形成用作用来形成元件隔离绝缘层的掩模的保护层202（参照图6A）。作为保护层202，例如可以使用由氧化硅、氮化硅、氧氮化硅等形成的绝缘层。另外，在该工序之前或之后，也可以将赋予n型导电性的杂质元素或赋予p型导电性的杂质元素添加到衬底200中，以控制晶体管的阈值电压。在半导体材料为硅时，作为赋予n型导电性的杂质，例如可以使用磷、砷等。另外，作为赋予p型导电性的杂质，例如可以使用硼、铝、镓等。
接着，将上述保护层202用作掩模进行蚀刻来去除不由保护层202覆盖的区域（露出的区域）中的衬底200的一部分。由此，形成与其他半导体区分离的半导体区204（参照图6B）。该蚀刻优选使用干蚀刻，但是也可以使用湿蚀刻。可以根据被蚀刻材料适当地选择蚀刻气体、蚀刻液。
接着，覆盖半导体区204地形成绝缘层，并通过选择性地去除重叠于半导体区204的区域的绝缘层，来形成元件隔离绝缘层206（参照图6C）。该绝缘层使用氧化硅、氮化硅、氧氮化硅等形成。作为绝缘层的去除方法，有诸如化学机械抛光（Chemical MechanicalPolishing：CMP）处理等的抛光处理或蚀刻处理等，可以使用其中的任何方法，并也可以将上述处理组合而使用。另外，在形成半导体区204之后，或者，在形成元件隔离绝缘层206之后，去除保护层202。
另外，作为元件隔离绝缘层206的形成方法，除了选择性地去除绝缘层的方法以外，还可以使用通过导入氧等来形成绝缘区的方法等。
接着，在半导体区204的表面上形成绝缘层，并且在该绝缘层上形成包含导电材料的层。
绝缘层之后成为栅极绝缘层，该绝缘层例如可以通过对半导体区204的表面进行热处理（热氧化处理或热氮化处理等）来形成。也可以使用高密度等离子体处理代替热处理。高密度等离子体处理例如可以使用诸如He、Ar、Kr、Xe等的稀有气体、氧、氧化氮、氨、氮、氢等中的任意气体的混合气体来进行。当然，也可以使用CVD法或溅射法等形成绝缘层。优选该绝缘层具有包含氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝、氧化钽、氧化钇、硅酸铪（HfSixOy（x>0、y>0））、添加有氮的硅酸铪（HfSixOy（x>0、y>0））、添加有氮的铝酸铪（HfAlxOy（x>0、y>0））等的单层结构或多层结构。另外，绝缘层的厚度例如可以为1nm以上且100nm以下，优选设定为10nm以上且50nm以下。
包含导电材料的层可以使用诸如铝、铜、钛、钽、钨等的金属材料而形成。另外，也可以通过使用诸如多晶硅等的半导体材料形成包含导电材料的层。对形成包含导电材料的层的方法也没有特别的限制，可以使用蒸镀法、CVD法、溅射法、旋涂法等的各种成膜方法中的任意方法。此外，在本实施方式中，对使用金属材料形成包含导电材料的层时的一个例子进行说明。
然后，通过选择性地蚀刻绝缘层和包含导电材料的层，形成栅极绝缘层208和栅电极210（参照图6C）。
接着，将磷（P）或砷（As）等添加到半导体区204中，从而形成沟道形成区216以及杂质区220（参照图6D）。这里，虽然添加磷或砷以形成n沟道晶体管，但是在形成p沟道晶体管时可以添加诸如硼（B）或铝（Al）等的杂质元素。在此，虽然可以适当地设定所添加的杂质的浓度，但是在进行半导体元件的高微型化时优选提高其浓度。
另外，也可以在栅电极210的周围形成侧壁绝缘层，从而形成添加有不同浓度的杂质元素的杂质区。
接着，覆盖栅电极210、杂质区220等地形成金属层222（参照图7A）。金属层222可以使用诸如真空蒸镀法、溅射法和旋涂法等的各种成膜方法中的任意方法形成。优选使用与半导体区204含有的半导体材料起反应而成为低电阻的金属化合物的金属材料形成金属层222。作为上述金属材料，例如有钛、钽、钨、镍、钴、铂等。
接着，进行热处理，使上述金属层222与半导体材料起反应。由此，形成接触于杂质区220的金属化合物区224（参照图7A）。另外，在作为栅电极210使用多晶硅等的情况下，还在栅电极210与金属层222接触的部分中形成金属化合物区。
作为上述热处理，例如可以使用闪光灯照射。当然，也可以使用其它热处理方法，但是优选使用可以在极短的时间内进行热处理的方法，以提高关于金属化合物形成的化学反应的控制性。另外，上述金属化合物区由金属材料与半导体材料的反应而形成，该金属化合物区的导电性充分得到提高。通过形成该金属化合物区，可以充分地降低电阻并提高元件特性。另外，在形成金属化合物区224之后，去除金属层222。
接着，覆盖通过上述工序形成的各结构地形成绝缘层228和绝缘层230（参照图7B）。绝缘层228和绝缘层230可以使用包含诸如氧化硅、氧氮化硅、氧化铝等的无机绝缘材料的材料形成。尤其是优选将低介电常数（low-k）材料用于绝缘层228和绝缘层230，因为这样可以充分地降低起因于各种电极或布线的重叠的电容。另外，也可以将使用上述材料的多孔绝缘层用于绝缘层228和绝缘层230。因为多孔绝缘层的介电常数比致密绝缘层低，所以可以进一步降低起因于电极或布线的电容。
另外，也可以在绝缘层228或绝缘层230中包括具有诸如氮氧化硅、氮化硅等的含有大量氮的无机绝缘材料的层。由此，可以防止下部晶体管260包括的材料所包含的诸如水或氢等的杂质侵入到后面形成的上部晶体管262的氧化物半导体层244中。但是，在此情况下，难以只使用后面的工序中进行的CMP处理去除包括含有大量氮的无机绝缘材料的层，因此优选CMP处理和蚀刻处理组合进行。
另外，也可以形成氧氮化硅作为绝缘层228，并形成氧化硅作为绝缘层230。如此，通过以此方式只使用诸如氧氮化硅或氧化硅等的含有大量氧的无机绝缘材料形成绝缘层228及绝缘层230，可以在后面的工序中容易地对绝缘层228和绝缘层230进行CMP处理。
注意，虽然在此实施方式中采用绝缘层228和绝缘层230的叠层结构，但是所公开的发明的实施方式不局限于此。既可以采用单层结构，又可以采用三层以上的叠层结构。例如，在上述形成氧氮化硅作为绝缘层228并形成氧化硅作为绝缘层230的结构中，还可以在绝缘层228和绝缘层230之间形成氮氧化硅。
然后，作为形成晶体管262之前的处理，对绝缘层228和绝缘层230进行CMP处理来使绝缘层228及绝缘层230的表面平坦化，并使栅电极210的上表面露出（参照图7C）。
可以进行一次的CMP处理或多次的CMP处理。当分多次进行CMP处理时，优选在进行高抛光速率的初期抛光之后，进行低抛光速率的精抛光。通过如此将抛光速率彼此不同的抛光组合，可以进一步提高绝缘层228及绝缘层230的表面的平坦性。
另外，当绝缘层228和绝缘层230的叠层结构包括包含大量氮的无机绝缘材料时，难以只进行CMP处理去除包含大量氮的无机绝缘材料，所以优选组合使用CMP处理和蚀刻处理。作为包含大量氮的无机绝缘材料的蚀刻处理，可以使用干蚀刻或湿蚀刻的任一种，但是从元件的微型化的观点而言，优选使用干蚀刻。另外，优选适当地设定蚀刻条件（蚀刻气体、蚀刻液、蚀刻时间、温度等），以便使各绝缘层的蚀刻速率均匀且得到相对于栅电极210的高蚀刻选择性。另外，作为用于干蚀刻的蚀刻气体，例如可以使用含有氟的气体（诸如三氟甲烷（CHF3）等）、添加有诸如氦（He）或氩（Ar）等的稀有气体的含有氟的气体等。
另外，当使栅电极210的上表面从绝缘层230露出时，优选使栅电极210的上表面与绝缘层230位于同一平面。
注意，上述各工序中的每个之前或之后还可以包括形成电极、布线、半导体层、绝缘层等的工序。例如，也可以形成与金属化合物区224的一部分连接的用作晶体管260的源电极或漏电极的电极。另外，作为布线的结构，也可以采用包括绝缘层及导电层的叠层结构的多层布线结构来实现高度集成化了的半导体装置。
<上部晶体管的制造方法>
接着，在栅电极210、绝缘层228、绝缘层230等上形成导电层，对该导电层选择性地进行蚀刻，从而形成用作源电极和漏电极的第一电极242a及第二电极242b（参照图8A）。第一电极242a及第二电极242b可以使用与实施方式2所示的用作源电极和漏电极的电极相同的材料、方法来形成。因此，作为详细内容，可以参照实施方式2。
在此，将第一电极242a及第二电极242b蚀刻为具有锥形末端部分。利用第一电极242a、第二电极242b的锥形端部，后面形成的氧化物半导体层能容易地覆盖该端部，从而可以防止断开。另外，可以提高后面形成的栅极绝缘层的覆盖性，而可以防止断开。
在此，将锥形角例如设定为30°以上且60°以下。注意，锥形角是指当从垂直于截面（与衬底的表面正交的面）的方向观察具有锥形形状的层（例如，第一电极242a）时，该层的侧面和底面所形成的倾斜角。
另外，上部晶体管的沟道长度（L）由第一电极242a及第二电极242b的下端部的间隔决定。另外，当进行形成用于形成沟道长度（L）短于25nm的晶体管的掩模的曝光时，优选使用波长为几nm至几十nm短的深紫外线（Extreme Ultraviolet）。利用深紫外线的曝光的分辨率高且聚焦深度大。由此，也可以将后面形成的晶体管的沟道长度（L）形成为10nm以上至1000nm（1μm）以下，而可以提高电路的操作速度。再者，通过微型化也可以降低半导体装置的功耗。
在此，晶体管262的第一电极242a与晶体管260的栅电极210直接彼此连接（参照图8A）。
接着，在第一电极242a上形成绝缘层243a，并且在第二电极242b上形成绝缘层243b（参照图8B）。在形成覆盖第一电极242a、第二电极242b的绝缘层之后对该绝缘层选择性地进行蚀刻来形成绝缘层243a及绝缘层243b。另外，绝缘层243a及绝缘层243b形成得重叠于后面形成的栅电极的一部分。通过设置这种绝缘层，可以降低产生在栅电极与源电极或漏电极之间的电容。
可以使用诸如氧化硅、氧氮化硅、氮化硅、氧化铝等的无机绝缘材料形成绝缘层243a及绝缘层243b。尤其是通过将低介电常数（low-k）材料用于绝缘层243a及绝缘层243b，可以充分地降低栅电极与源电极或漏电极之间的电容，所以是优选的。另外，也可以将含有任意上述材料的多孔绝缘层用于绝缘层243a及绝缘层243b。因为多孔绝缘层的介电常数比致密绝缘层低，所以可以进一步降低栅电极与源电极或漏电极之间的电容。
注意，虽然从降低栅电极与源电极或漏电极之间的电容的观点而言，优选形成绝缘层243a及绝缘层243b，但是也可以采用不设置绝缘层243a及绝缘层243b的衬底。
接着，在覆盖第一电极242a及第二电极242b地形成氧化物半导体层之后，对该氧化物半导体层选择性地进行蚀刻来形成氧化物半导体层244（参照图8C）。氧化物半导体层244可以使用与实施方式2所示的氧化物半导体层相似的材料、方法形成。因此，作为详细内容，可以参照实施方式2。
另外，如实施方式2所示，优选在通过溅射法形成氧化物半导体层之前进行引入氩气体来产生等离子的反溅射，从而去除附着在其上形成氧化物半导体层的表面（例如绝缘层230的表面）上的物质。
对氧化物半导体层添加氧，接着进行热处理（第一热处理）。作为进行氧添加处理及热处理（第一热处理）的方法，可以使用实施方式2所示的装置、方法。因此，作为详细内容，可以参照实施方式2。
通过对氧化物半导体层添加氧，并进行热处理（第一热处理），可以降低氧化物半导体层中残留的杂质来形成i型（本征）或实质上i型的氧化物半导体层。在包括其中残留杂质得到减少的i型（本征）或实质上i型的氧化物半导体层的晶体管中，阈值电压的变动能得到抑制，截止电流可以减小，即可以实现极为优异的特性。
另外，氧化物半导体层的蚀刻可以进行在热处理（第一热处理）之前或之后。另外，从元件的微型化的观点而言，优选使用干蚀刻，但是也可以使用湿蚀刻。可以根据被蚀刻的材料适当地选择蚀刻气体或蚀刻液。另外，当元件中的泄漏电流等不成为问题时，也可以使用氧化物半导体层而不将其加工为岛状。
接着，形成接触于氧化物半导体层244的栅极绝缘层246，然后在栅极绝缘层246上的与氧化物半导体层244重叠的区域中形成栅电极248a，并且在与第一电极242a重叠的区域中形成电极248b（参照图8D）。栅极绝缘层246可以使用与实施方式2所示的栅极绝缘层相似的材料、方法形成。
优选在形成栅极绝缘层246之后在惰性气体气氛下或在氧气氛下进行第二热处理。第二热处理可以使用与实施方式2所示的方法相似的方法进行。通过进行第二热处理，可以减轻晶体管的电特性的偏差。另外，当栅极绝缘层246包含氧时，也可以向氧化物半导体层244供应氧且填补氧化物半导体层244的氧缺损，从而可以形成i型（本征）或实质上i型的氧化物半导体层。
注意，虽然在本实施方式中在形成栅极绝缘层246之后进行第二热处理，但是第二热处理的时序不局限于此。例如，也可以在形成栅电极之后进行第二热处理。另外，也可以使第二热处理兼作第一热处理。
如上所述，通过在添加氧之后执行第一热处理和第二热处理中的至少一个，可以使氧化物半导体层244高纯度化，以使其尽量不包含其主要成分以外的杂质。
栅电极248a可以使用与实施方式2所示的栅电极611相似的材料、方法形成。另外，当形成栅电极248a时，通过对导电层选择性地进行蚀刻来可以同时形成电极248b。作为以上说明的详细内容，可以参照实施方式2。
接着，在栅极绝缘层246、栅电极248a及电极248b上形成绝缘层250及绝缘层252（参照图9A）。绝缘层250及绝缘层252可以使用与实施方式1所示的绝缘层507及保护绝缘层508相似的材料、方法形成。因此，作为详细内容，可以参照实施方式1。
接着，在栅极绝缘层246、绝缘层250、绝缘层252中形成到达第二电极242b的开口（参照图9B）。通过使用掩模等选择性地进行蚀刻来进行该开口的形成。
然后，在上述开口中形成电极254，并且在绝缘层252上形成与电极254接触的布线256（参照图9C）。
例如，可以以下列方式形成电极254：使用PVD法或CVD法等在包括开口的区域中形成导电层，然后，使用诸如蚀刻处理或CMP等的方法去除上述导电层的一部分。
更具体而言，例如，可以采用下列方法：在包括开口的区域中通过PVD法形成薄的钛膜，并通过CVD法形成薄的氮化钛膜，然后埋入开口地形成钨膜。在此，通过PVD法形成的钛膜具有还原形成电极的表面上的氧化膜（例如原生氧化膜等）并降低与下部电极等（例如，在此为第二电极242b）的接触电阻的功能。另外，其后形成的氮化钛膜具有抑制导电材料的扩散的阻挡功能。另外，也可以在形成使用钛或氮化钛等的阻挡膜之后通过镀敷法形成铜膜。
另外，当去除上述导电层的一部分以形成电极254时，优选进行加工来使其表面平坦。例如，当在包括开口的区域中形成薄的钛膜或氮化钛膜，然后埋入开口地形成钨膜时，可以通过后面的CMP处理来去除过多的钨、钛、氮化钛等并提高其表面的平坦性。如此，通过使包括电极254的表面平坦化，可以在后面的工序中形成良好的电极、布线、绝缘层、半导体层等。
布线256可以使用与实施方式2所示的包括栅电极611的布线相似的材料、方法形成。因此，作为详细内容，可以参照实施方式2。
如上所述，完成使用被高纯度化的氧化物半导体层244的晶体管262及电容器元件264（参照图9C）。
通过使用如此被高纯度化且本征的氧化物半导体层244，可以充分地降低晶体管的截止电流。另外，通过使用这种晶体管，可以得到能够极长时间保持存储内容的半导体装置。
根据本实施方式描述的方法，可以制造在下部具有使用氧化物半导体以外的半导体材料的晶体管并在上部具有使用氧化物半导体的晶体管的半导体装置。
另外，通过使栅电极210与第一电极242a直接彼此连接，可以缩小接触面积，从而可以实现半导体装置的高集成化。因此，可以增大能够用作存储装置的半导体装置的单位面积的存储容量。
本实施方式所示的结构、方法等可以适当地与其他实施方式所示的结构、方法等组合而使用。
实施方式4
在本实施方式中，参照图13A-1至图13B对根据所公开的发明的一实施方式的半导体装置的应用例子进行说明。在此，对存储装置的一个例子进行说明。另外，在一些电路图中，为了表示使用氧化物半导体的晶体管，有时在晶体管旁边写上“OS”的符号。
在图13A-1所示的半导体装置中，第一布线（第一线）与晶体管700的源电极电连接，第二布线（第二线）与晶体管700的漏电极电连接。另外，晶体管700的栅电极和晶体管710的源电极和漏电极之一与电容器元件720的一个电极电连接，第五布线（第五线）与电容器元件720的另一个电极电连接。再者，第三布线（第三线）与晶体管710的源电极和漏电极中的另一个电连接，第四布线（第四线）与晶体管710的栅电极电连接。
在此，将使用氧化物半导体的晶体管用于晶体管710。在本实施方式中，作为使用氧化物半导体的晶体管，例如可以使用之前的实施方式所示的晶体管262。使用氧化物半导体的晶体管具有截止电流极为小的特征。因此，通过使晶体管710成为截止状态，可以极长时间地保持晶体管700的栅电极的电位。再者，通过具有电容器元件720，容易保持施加到晶体管700的栅电极的电荷，另外，也容易读出所保持的数据。在此，作为电容器元件720，可以使用之前的实施方式所示的电容器元件264。
另外，将使用氧化物半导体以外的半导体材料的晶体管用于晶体管700。作为氧化物半导体以外的半导体材料，例如可以使用硅、锗、硅锗、碳化硅或砷化镓等，优选使用单晶半导体。另外，也可以使用有机半导体材料等。使用这种半导体材料的晶体管容易进行高速工作。在此，作为使用氧化物半导体以外的半导体材料的晶体管，例如可以使用之前的实施方式所示的晶体管260。
另外，如图13B所示那样，也可以采用不设置电容器元件720的结构。
在图13A-1所示的半导体装置中，通过有效地利用能够保持晶体管700的栅电极的电位的特性，可以如下所示那样进行数据的写入、保持以及读出。
首先，对数据的写入和保持进行说明。首先，将第四布线的电位设定为使晶体管710成为导通状态的电位，从而使晶体管710成为导通状态。由此，对晶体管700的栅电极和电容器元件720施加第三布线的电位。也就是说，对晶体管700的栅电极提供预定电荷（写入）。在此，将施加不同电位的两种电荷之一（以下将施加低电位的电荷称为电荷QL,将施加高电位的电荷称为电荷QH）施加到晶体管700的栅电极。另外，也可以使用施加三个或三个以上的不同电位的电荷，以提高存储容量。然后，通过将第四布线的电位设定为使晶体管710成为截止状态的电位，使晶体管710成为截止状态，而保持对晶体管700的栅电极施加的电荷（保持）。
因为晶体管710的截止电流极为小，所以晶体管700的栅电极的电荷被长时间地保持。
接着，对数据的读出进行说明。当在对第一布线施加预定电位（恒定电位）的状态下，对第五布线施加适当的电位（读出电位）时，根据保持在晶体管700的栅电极中的电荷量，第二布线具有不同的电位。这是因为一般而言，在晶体管700为n沟道晶体管的情况下，对晶体管700的栅电极施加QH时的表观阈值电压Vth_H低于对晶体管700的栅电极施加QL时的表观阈值电压Vth_L的缘故。在此，表观阈值电压是指为了使晶体管700成为“导通状态”所需要的第五布线的电位。从而，通过将第五布线的电位设定为Vth_H和Vth_L的中间电位V0，可以辨别对晶体管700的栅电极施加的电荷。例如，在写入中提供QH的情况下，当第五布线的电位设置为V0（>Vth_H）时，晶体管700成为“导通状态”。在写入中提供QL的情况下，即使第五布线的电位设置为V0（<Vth_L），晶体管700也保持在“截止状态”。因此，通过利用第二布线的电位可以读出所保持的数据。
另外，当将存储单元配置为阵列状而使用时，需要只读出所希望的存储单元的数据。因此，为了读出预定存储单元的数据，且不读出其他存储单元的数据，在存储单元的晶体管700彼此并联连接的情况下，可以对将不读取其数据的存储单元的第五布线施加不管栅电极的状态如何都使晶体管700成为“截止状态”的电位，也就是小于Vth_H的电位。另外，在存储单元的晶体管700彼此串联连接的情况下，可以对将不读取其数据的存储单元的第五布线施加不管栅电极的状态如何都使晶体管700成为“导通状态”的电位，也就是大于Vth_L的电位。
接着，对数据的改写（rewriting）进行说明。数据的改写与上述数据的写入和保持类似地进行。也就是说，将第四布线的电位设定为使晶体管710成为导通状态的电位，从而使晶体管710成为导通状态。由此，对晶体管700的栅电极和电容器元件720施加第三布线的电位（有关新数据的电位）。然后，通过将第四布线的电位设定为使晶体管710成为截止状态的电位，使晶体管710成为截止状态，而使晶体管700的栅电极成为施加有有关新数据的电荷的状态。
在根据所公开的发明的半导体装置中，通过如上所述的那样再次进行信息的写入，可以直接改写数据信息。因此，不需要快闪存储器等所需要的使用高电压的从浮置栅极抽出电荷，可以抑制起因于擦除工作的工作速度的降低。换言之，实现了半导体装置的高速运行。
另外，通过将晶体管710的源电极或漏电极与晶体管700的栅电极电连接，由此可以获得与用作非易失性存储元件的浮置栅型晶体管的浮置栅相似的效果。由此，有时将附图中的晶体管710的源电极或漏电极与晶体管700的栅电极电连接的部分称为浮置栅极部FG。当晶体管710处于截止状态时，可以认为浮置栅极部FG被埋设在绝缘体中，因此在浮置栅极部FG中保持有电荷。因为使用氧化物半导体的晶体管710的截止电流的量为使用硅半导体等而形成的晶体管的截止电流的量的十万分之一以下，所以可以不考虑由于晶体管710的漏泄电流引起的储存在浮置栅极部FG中的电荷的消失。也就是说，通过使用氧化物半导体的晶体管710，可以实现即使没有电力供给也能够保持信息的非易失性存储装置。
例如，当室温下的晶体管710的截止电流为10zA（1zA（仄普托安培）等于1×10-21A）以下，并且电容器元件720的电容值为10fF左右时，至少可以保持数据104秒以上。另外，当然该保持时间根据晶体管特性或电容值而变动。
另外，在此情况下不存在在现有的浮置栅型晶体管中被指出的栅极绝缘膜（隧道绝缘膜）的劣化的问题。也就是说，可以解决以往被视为问题的将电子注入到浮置栅时的栅极绝缘膜的劣化问题。这意味着在原理上不存在写入次数的限制。另外，也不需要在现有的浮置栅型晶体管中当写入或擦除数据时所需要的高电压。
图13A-1所示的半导体装置中的诸如晶体管等的部件可视为包括如图13A-2所示的电阻器和电容器。换言之，在图13A-2中，晶体管700和电容器元件720每个可视为包括电阻器和电容器。R1和C1表示电容器元件720的电阻值和电容值，电阻值R1对应于电容器元件720包括的绝缘层的电阻值。另外，R2和C2表示晶体管700的电阻值和电容值，电阻值R2对应于晶体管700处于导通状态时栅极绝缘层的电阻值，电容值C2对应于所谓的栅极电容（形成在栅电极与源电极和漏电极中的每个之间的电容、以及形成在栅电极和沟道形成区之间的电容）的电容值。
当使晶体管710处于截止状态时源电极和漏电极之间的电阻值（也称为有效电阻）由ROS表示。在晶体管710的栅极泄漏电流充分小的条件下，当R1和R2满足R1≥ROS且R2≥ROS时，主要根据晶体管710的截止电流来决定电荷的保持时间（也称为数据保持时间）。
另一方面，当不满足该条件时，即使晶体管710的截止电流充分小也难以充分确保保持时间。这是因为晶体管710的截止电流之外的漏泄电流（例如，在源电极和漏电极之间产生的漏泄电流等）大的缘故。由此，可以说本实施方式所公开的半导体装置优选满足上述关系。
另一方面，C1和C2优选满足C1≥C2的关系。这是因为当C1大时，第五布线的电位可以在由第五布线控制浮置栅极部FG的电位时高效地提供到浮置栅极部FG，且可以使向第五布线供应的电位之间（例如，读出电位和非读出电位）的电位差得到减小。
通过满足上述关系，可以实现更优选的半导体装置。另外，R1和R2由晶体管700的栅极绝缘层和电容器元件720的绝缘层来控制。C1和C2也同样。因此，优选适当地设定栅极绝缘层的材料和厚度等，以满足上述关系。
在本实施方式所示的半导体装置中，浮置栅极部FG起到与快闪存储器等的浮置栅极型晶体管的浮置栅极类似的作用，但是，本实施方式的浮置栅极部FG具有与快闪存储器等的浮置栅极根本不同的特征。在快闪存储器的情况中，因为施加到控制栅极的电压高，所以为了防止高电压的电位影响到相邻单元的浮置栅极，需要保持各单元之间的适当距离。这是阻碍半导体装置的高集成化的主要原因之一。该原因起因于施加高电场而发生隧道电流的快闪存储器的根本原理。
另外，由于快闪存储器的上述原理，绝缘膜劣化，且因此还导致诸如重写次数的界限（104至105次左右）的另一问题。
根据所公开的发明的半导体装置通过包括氧化物半导体的晶体管的开关来操作，而不使用如上所述的由隧道电流而起的电荷注入的原理。就是说，不像快闪存储器，不需要用来注入电荷的高电场。由此，因为不需要考虑控制栅极的高电场对相邻单元的影响，所以容易实现高集成化。
另外，因为不利用由隧道电流而起的电荷注入，所以不存在存储单元的退化的原因。就是说，与快闪存储器相比，具有高耐久性和高可靠性。
另外，不需要高电场、不需要大型外围电路（升压电路等）这一点也优越于快闪存储器。
另外，在电容器元件720所包括的绝缘层的相对介电常数εr1与晶体管700所包括的绝缘层的相对介电常数εr2不同的情况下，在电容元件720包括的绝缘层的面积S1和晶体管700中导致生成栅极电容的栅绝缘层的面积S2满足2·S2≥S1（优选为S2≥S1）时，容易满足C1≥C2。换言之，在使电容器元件720包括的绝缘层的面积小时，可以容易地满足C1≥C2。具体地说，例如，在电容器元件720包括的绝缘层中，可以采用由诸如氧化铪等的高k材料形成的膜或由诸如氧化铪等的高k材料形成的膜与由氧化物半导体形成的膜的叠层结构，从而可以将εr1设定为10以上，优选设定为15以上，并且在导致产生栅极电容的栅绝缘层中，可以采用氧化硅，从而可以将εr2设定为3至4。
这种结构的组合实现了根据所公开的发明的半导体装置的更高集成化。
另外，上述说明涉及使用以电子为多数载流子的n沟道型晶体管的情况，但是，当然也可以使用以空穴为多数载流子的p沟道型晶体管代替n沟道型晶体管。
如上所述，根据所公开的发明的一实施方式的半导体装置具有非易失性存储单元，该非易失性存储单元包括：截止状态下的源极和漏极之间的泄漏电流（截止电流）小的写入用晶体管；使用与该写入用晶体管不同的半导体材料形成的读出用晶体管；以及电容器元件。
在环境温度（例如25℃）下，写入用晶体管的截止电流为100zA（1×10-19A）以下，优选为10zA（1×10-20A）以下，更优选为1zA（1×10-21A）以下。在使用通常的硅半导体时，难以获得上述那样低的截止电流，但是在将氧化物半导体在适合的条件下加工而得到的晶体管中，可以获得上述那样低的截止电流。因此，作为写入用晶体管优选利用使用氧化物半导体的晶体管。
再者，因为使用氧化物半导体的晶体管的亚阈值摆幅值（S值）小，所以即使迁移率比较低，也可以使开关速度十分高。因此，通过将该晶体管用于写入用晶体管，可以使施加到浮置栅极部FG的写入脉冲的上升极为陡峭。另外，因为截止电流小，所以可以减少浮置栅极部FG中保持的电荷量。就是说，通过将使用氧化物半导体的晶体管用于写入用晶体管，可以高速地进行数据的重写。
虽然读出用晶体管没有对截止电流的限制，但是优选使用进行高速操作的晶体管，以提高读出速度。例如，作为读出用晶体管，优选使用开关速度为1纳秒以下的晶体管。
以此方式，通过将使用氧化物半导体的晶体管用于写入用晶体管并将使用氧化物半导体以外的半导体材料的晶体管用于读出用晶体管，可以实现能够长时间保持数据且能够高速地读出数据的可以用于存储装置的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式5
在本实施方式中，使用图14A和图14B以及图15A至图15C对根据所公开的发明的一实施方式的半导体装置的应用例进行说明。
图14A及图14B每个是使用多个图13A-1所示的半导体装置（以下也表示为存储单元750）的半导体装置的电路图。图14A是其中存储单元750串联连接的所谓NAND型半导体装置的电路图，图14B是其中存储单元750并联连接的所谓NOR型半导体装置的电路图。
图14A所示的半导体装置具有源极线SL、位线BL、第一信号线S1、多个第二信号线S2、多个字线WL、以及多个存储单元750。图14A示出半导体装置具有一个源极线SL和一个位线BL的结构，但是该实施方式不局限于此,可以采用具有多个源极线SL及多个位线BL的结构。
在每个存储单元750中，晶体管700的栅电极、晶体管710的源电极和漏电极之一以及电容器元件720的一个电极彼此电连接。另外，第一信号线S1与晶体管710的源电极和漏电极中的另一个彼此电连接，第二信号线S2与晶体管710的栅电极彼此电连接。再者，字线WL与电容器元件720的另一个电极彼此电连接。
另外，存储单元750所具有的晶体管700的源电极与相邻的存储单元750所包括的晶体管700的漏电极彼此电连接，存储单元750所具有的晶体管700的漏电极与相邻的存储单元750所包括的晶体管700的源电极彼此电连接。注意，串联连接的多个存储单元中的设置在端部之一的存储单元750所具有的晶体管700的漏电极与位线电连接。另外，串联连接的多个存储单元中的设置在另一端部的存储单元750所具有的晶体管700的源电极与源极线电连接。
在图14A所示的半导体装置中，按行进行写入操作和读出操作。以如下步骤进行写入操作：对进行写入的行的第二信号线S2施加使晶体管710成为导通状态的电位，从而使进行写入的行的晶体管710成为导通状态。由此，对所指定的行的晶体管700的栅电极施加第一信号线S1的电位，从而对该栅电极施加预定的电荷。像这样，可以对所指定的行的存储单元写入数据。
另外，以如下步骤进行读出操作：首先，对进行读出的行之外的字线WL施加不管施加到晶体管700的栅电极的电荷如何都使晶体管700成为导通状态的电位，从而使进行读出的行之外的晶体管700成为导通状态。然后，对进行读出的行的字线WL施加根据晶体管700的栅电极所具有的电荷选择晶体管700的导通状态或截止状态的电位（读出电位）。然后，对源极线SL施加恒定电位，使与位线BL连接的读出电路（未图示）被操作。这里，源极线SL和位线BL之间的多个晶体管700除了进行读出的行的晶体管700之外都处于导通状态，所以源极线SL与位线BL之间的导电率根据进行读出的行的晶体管700的状态（导通状态或截止状态）决定。因为晶体管的导电率根据进行读出的行的晶体管700的栅电极所具有的电荷而不同，所以位线BL的电位也相应地改变。通过使用读出电路读出位线BL的电位，可以从所指定的行的存储单元读出数据。
图14B所示的半导体装置具有多个源极线SL、多个位线BL、多个第一信号线S1、多个第二信号线S2以及多个字线WL，还具有多个存储单元750。晶体管700的栅电极、晶体管710的源电极和漏电极之一、以及电容器元件720的一个电极彼此电连接。另外，源极线SL与晶体管700的源电极彼此电连接，位线BL与晶体管700的漏电极彼此电连接。另外，第一信号线S1与晶体管710的源电极和漏电极中的另一个彼此电连接，第二信号线S2与晶体管710的栅电极彼此电连接。再者，字线WL与电容器元件720的另一个电极彼此电连接。
在图14B所示的半导体装置中，按行进行写入操作和读出操作。写入操作以与上述图14A所示的半导体装置相似的方法进行。读出工作以如下步骤进行：首先，对进行读出的行之外的字线WL施加不管施加到晶体管700的栅电极的电荷如何都使晶体管700成为截止状态的电位，从而使进行读出的行之外的晶体管700成为截止状态。然后，对进行读出的行的字线WL施加根据晶体管700的栅电极所具有的电荷选择晶体管700的导通状态或截止状态的电位（读出电位）。然后，对源极线SL施加恒定电位，使与位线BL连接的读出电路（未图示）被操作。这里，源极线SL和位线BL之间的导电率根据进行读出的行的晶体管700的状态（导通状态或截止状态）决定。就是说，位线BL的电位依赖于根据进行读出的行的晶体管700的栅电极所具有的电荷。通过使用读出电路读出位线BL的电位，可以从所指定的行的存储单元读出数据。
注意，尽管在上述说明中，使各存储单元750保持的数据量为1位，但是本实施方式所示的存储装置的结构不局限于此。也可以准备三种以上的施加到晶体管700的栅电极的电位，来增加各存储单元750保持的数据量。例如，当施加到晶体管700的栅电极的电位为四种时，可以使各存储单元保持2位的数据。
接着，参照图15A至图15C对可以应用于图14A和图14B所示的半导体装置等的读出电路的一个例子进行说明。
图15A示出读出电路的示意图。该读出电路具有晶体管和读出放大器电路。
在读出数据时，将端子A连接于连接有进行数据读出的存储单元的位线。另外，将偏置电位Vbias施加到晶体管的栅电极，从而控制端子A的电位。
存储单元750的电阻根据所储存的数据而变化。具体地说，在所选择的存储单元750的晶体管700处于导通状态时，存储单元750具有低电阻，而在所选择的存储单元750的晶体管700处于截止状态时，存储单元750具有高电阻。
在存储单元具有高电阻的情况下，端子A的电位高于参考电位Vref，读出放大器电路输出对应于端子A的电位的电位。另一方面，在存储单元具有低电阻的情况下，端子A的电位低于参考电位Vref，读出放大器电路输出对应于端子A的电位的电位。
像这样，通过使用读出电路，可以从存储单元读出数据。另外，本实施方式的读出电路是一个例子。也可以使用其他电路。另外，读出电路还可以具有预充电电路。代替参考电位Vref，参考位线可以连接到读出放大器电路。
图15B示出作为读出放大器电路的一个例子的差分型读出放大器。差分型读出放大器具有输入端子Vin（+）、Vin（-）和输出端子Vout，并放大Vin（+）和Vin（-）之间的差异。在Vin（+）>Vin（-）时，Vout大概为高输出，而在Vin（+）<Vin（-）时，Vout大概为低输出。在将该差分型读出放大器用于读出电路的情况下，Vin（+）和Vin（-）之一连接于输入端子A，并且对Vin（+）和Vin（-）中的另一个施加参考电位Vref。
图15C示出作为读出放大器电路的一个例子的锁存型读出放大器。锁存型读出放大器具有输入/输出端子V1及V2、控制用信号Sp、Sn的输入端子。首先，将控制信号Sp设定为高（High），将信号Sn设定为低（Low），中断电源电位（Vdd）。然后，将待比较电位施加到V1和V2。然后，将信号Sp设定为低，将信号Sn设定为高，并提供电源电位（Vdd）。如果待比较的电位V1in和V2in满足关系V1in>V2in，则V1的输出为高,V2的输出为低。如果待比较的电位V1in和V2in满足关系V1in<V2in，则V1的输出为低,V2的输出为高。通过利用这种关系，可以放大V1in和V2in之间的差异。在将该锁存型读出放大器用于读出电路的情况下，V1和V2之一通过开关连接于端子A和输出端子，并且对V1和V2中的另一个施加参考电位Vref。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式6
在本实施方式中，参照图16A至图16F说明应用任意上述实施方式所示的半导体装置的电子设备的例子。在本实施方式中，应用任意上述实施方式所示的半导体装置的电子设备的例子包括：计算机；移动电话机（也称为移动电话、移动电话装置）；便携式信息终端（包括便携式游戏机、音频再现装置等）；数码相机、数码摄像机等的影像拍摄装置；电子纸；以及电视装置（也称为电视机或电视接收机）等。
图16A示出笔记本个人计算机，包括框体601、框体605、显示部603以及键盘604等。在框体601和框体605中的至少一个内设置有前述实施方式的具有包括氧化物半导体的晶体管和包括氧化物半导体以外的半导体材料的晶体管的组合的半导体装置。因此，实现能够长时间保持数据并高速地读出数据的笔记本个人计算机。
图16B示出包括主体610的便携式信息终端（PDA），在主体610中设置有显示部613、外部接口615以及操作按钮614等。另外，还具备操作便携式信息终端的触屏笔612等。在主体610内设置有前述实施方式的具有包括氧化物半导体的晶体管和包括氧化物半导体以外的半导体材料的晶体管的组合的半导体装置。因此，实现能够长时间保持数据并高速地读出数据的便携式信息终端。
图16C示出电子书阅读器620，该电子书阅读器620包括电子纸和两个框体，即框体621及框体623。在框体621及框体623中分别设置有显示部625及显示部627。框体621与框体623由铰链637连接，从而电子书阅读器620能够以铰链637为轴进行开闭动作。另外，框体621具备电源按钮631、操作键633以及扬声器635等。在框体621和框体623中的至少一个内设置有上述实施方式的具有包括氧化物半导体的晶体管和包括氧化物半导体以外的半导体材料的晶体管的组合的半导体装置。因此，实现能够长时间保持数据并高速地读出数据的电子书阅读器。
图16D示出移动电话机，该移动电话机包括两个框体，即框体640和框体641。再者，如图16D所示状态的框体640和框体641能够通过滑动而转移到彼此重叠的状态。因此，可以减小移动电话机的尺寸。另外，框体641具备显示面板642、扬声器643、麦克风644、指向装置646、照相用透镜647以及外部连接端子648等。此外，框体640具备对移动电话机进行充电的太阳能电池单元649和外部储存槽651等。另外，显示面板642具备触摸屏功能，图16D使用虚线示出被显示出来的多个操作键645。另外，天线内置在框体641中。在框体640和框体641中的至少一个内设置有前述实施方式的具有包括氧化物半导体的晶体管和包括氧化物半导体以外的半导体材料的晶体管的组合的半导体装置。因此，实现能够长时间保持数据并高速地读出数据的移动电话机。
图16E示出数码相机，该数码相机包括主体661、显示部667、取景器663、操作开关664、显示部665以及电池666等。在主体661内设置有前述实施方式的具有包括氧化物半导体的晶体管和包括氧化物半导体以外的半导体材料的晶体管的组合的半导体装置。因此，实现能够长时间保持数据并高速地读出数据的数码相机。
图16F示出电视装置670，该电视装置包括框体671、显示部673以及支架675等。通过利用框体671所具备的开关、遥控器680可以进行电视装置670的操作。在框体671和遥控器680中的至少一个中设置有前述实施方式的具有包括氧化物半导体的晶体管和包括氧化物半导体以外的半导体材料的晶体管的组合的半导体装置。因此，实现能够长时间保持数据并高速地读出数据的电视装置。
如上所述，在本实施方式所示的电子设备中安装有根据任意前述实施方式的半导体装置。因此，实现具备诸如小型、高速操作、低功耗等的特性的电子设备。
实施例1
在本实施例中，将描述纯化氧化物半导体层以获得极高纯度的方法以及通过二次离子质谱分析得到的分析结果。在该方法中，使用离子注入法对氧化物半导体层添加高能量的氧，接着对氧化物半导体层进行热处理。
使用图10A至图10E对在本实施例中制造的被高纯度化的氧化物半导体层的制造方法进行说明。
<样品1的制造方法>
样品1具有进行高纯度化处理之前的氧化物半导体层413a。以下对样品1的制造方法进行说明。
将厚度为0.7mm的玻璃用作衬底400，并且在衬底400上使用等离子CVD法形成100nm的氧氮化硅（SiOxNy，x>y）作为绝缘膜401（参照图10A）。
接着，利用溅射法并使用In-Ga-Zn-O类氧化物靶材来在绝缘膜401上形成200nm的氧化物半导体层413a。作为靶材，使用包含铟（In）、镓（Ga）及锌（Zn）的氧化物靶材。另外，氧化物靶材所包含的金属的组成比为In:Ga:Zn=1:1:0.5[原子比]，并且氧化物靶材的填充率为95％以上且100％以下。
在设置有低温泵作为排气单元的成膜室内形成氧化物半导体层413a。成膜条件是：衬底与靶材之间的距离是60mm；压强是0.4Pa；直流（DC）电源的电功率是0.5kW；并且作为成膜气体，使流量为30sccm的氩气体和流量为15sccm的氧气体流到成膜室。
根据上述方法，形成其中在衬底400上的绝缘膜401上设置有氧化物半导体层413a的样品1（参照图10B）。
<样品2的制造方法>
样品2具有添加有氧的氧化物半导体层413b。以下对样品2的制造方法进行说明。
使用离子注入装置对使用与样品1相似的方法制造的氧化物半导体层413a注入氧离子，从而形成添加有氧的氧化物半导体层413b。将氧离子的注入量设定为1x1016[离子/cm2]，将加速能量设定为50keV，并且将相对于样品的注入角设定为7°（参照图10C）。注意，虽然在本实施例中注入质量数为18的氧离子（18O离子），但是注入的氧离子的质量数不局限于18。另外，可以使用二次离子质谱分析技术（SIMS：Secondary Ion Mass Spectrometry）测定所注入的质量数为18的氧离子（18O离子）在氧化物半导体层中的分布。
<样品3的制造方法>
样品3具有添加了氧之后进行了加热处理的氧化物半导体层413c。以下对样品3的制造方法进行说明。
在氮气氛下以600℃的温度加热通过与样品2相似的方法制造的添加有氧的氧化物半导体层413b 60分钟，由此制造添加了氧之后进行了加热处理的氧化物半导体层413c（参照图10D）。
<比较样品1的制造方法>
比较样品1具有不对样品1添加氧而进行了加热处理的氧化物半导体层。以下对比较样品1的制造方法进行说明。
在氮气氛下以600℃的温度加热进行高纯度化处理之前的氧化物半导体层413a 60分钟，由此制造只进行了加热处理的氧化物半导体层413d（参照图10E）。
<利用二次离子质谱分析得到的分析结果1>
使用二次离子质谱分析技术测定样品1至样品3及比较样品1每个所具有的氧化物半导体层中的氢浓度。图11示出测量结果。图11的纵轴表示氢浓度，横轴表示离表面的深度（膜厚度）。
注意，通过二次离子质谱分析得到的测定结果具有有效范围。通过二次离子质谱分析得到的测定结果的有效范围依赖于测定条件、样品的制造条件等。在本实施例中，氧化物半导体层中的氢浓度的测定下限是2×1018[离子/cm3]左右。
在图11所示的结果中，在氧化物半导体层的表面（距离表面的深度为0nm以上且小于10nm的范围）及在氧化物半导体层与绝缘膜401的界面处（深度为165nm以上且小于185nm的范围），难以算出准确的值。因此，在本实施例中，将深度为10nm以上且小于165nm的范围设定为通过二次离子质谱分析得到的测定结果的有效范围。
表1示出样品1至样品3及比较样品1中的氧化物半导体层中的氢浓度的测定结果。
[表1]
Figure BDA00002050807400541
包含在样品1的氧化物半导体层中的氢浓度是3×1019[离子/cm3]左右。包含在对样品1添加氧形成的样品2的氧化物半导体层中的氢浓度是3×1019[离子/cm3]左右。包含在对样品2进行加热处理形成的样品3的氧化物半导体层中的氢浓度是测定下限以下的约1×1018[离子/cm3]以下。另外，包含在对样品1进行加热处理形成的比较样品1的氧化物半导体层中的氢浓度是6×1018[离子/cm3]左右。
本实施例表明，样品3中的氢浓度低于比较样品1中的氢浓度。
根据以上结果，与对氧化物半导体层仅进行加热处理的方法相比，对氧化物半导体层添加氧并进行加热处理的方法更具有降低包含在氧化物半导体层中的氢浓度的效果。
通过使用本实施例所例示的方法，对氧化物半导体层添加氧并然后进行加热处理，从而可以去除残留在氧化物半导体层中的杂质，由此可以将氧化物半导体层纯化以具有极高纯度。
<利用二次离子质谱分析得到的分析结果2>
利用二次离子质谱分析测定样品2至样品4所具有的氧化物半导体层中的质量数为16的氧和质量数为18的氧的浓度。
<样品4的制造方法>
样品4具有在添加氧之后进行了加热处理的氧化物半导体层。以下对样品4的制造方法进行说明。
利用与样品2相似的方法制造添加有氧的氧化物半导体层，且在氮气氛下以650℃加热该氧化物半导体层60分钟，从而制造在添加氧之后进行了加热处理的氧化物半导体层。
图12示出结果。注意，图12的纵轴是源于氧离子的二次离子强度，其是包含在氧化物半导体层中的氧浓度的指标。横轴是离表面的深度（膜厚度）。质量数为16的氧是In-Ga-Zn-O类氧化物半导体层的主要成分，其二次离子强度在样品2至样品4的氧化物半导体层中是高的。
检测出来的质量数为18的氧的大多数源于利用离子注入装置注入的氧离子。在样品2中，对氧化物半导体层注入的氧离子在深度50nm附近具有峰值。在进行了600℃加热获得的样品3中，质量数为18的氧被宽地分布。此外，在进行了650℃加热获得的样品4中，质量数为18的氧分布更宽。这些结果表明，注入的氧离子通过加热在氧化物半导体层中扩散。
另外，因为被注入的氧离子通过加热扩散到整个氧化物半导体层中，并且其浓度平均化，因此发现被注入的氧离子在氧化物半导体层内稳定地存在，而不容易从氧化物半导体层的表面放出。
因此确认，通过使用离子注入装置等对氧化物半导体层添加氧，可以补偿产生在氧化物半导体层中的氧缺损。
实施例2
在本实施例中，对将氧化物半导体层进行纯化以具有极高纯度的方法进行说明。具体而言，使用离子注入法对氧化物半导体层添加高能量的氧，接着该氧化物半导体层经历加热处理以被纯化从而具有极高纯度。其结果将与低温光致发光光谱测量的结果一起描述。
<样品5的制造方法>
本实施例所例示的样品5包括在石英衬底上的氧化物半导体层。另外，使用离子注入装置对该氧化物半导体层添加氧，并且还对氧化物半导体层进行加热处理。以下对样品5的详细制造方法进行说明。
使用溅射法在厚度为0.7mm的石英衬底上形成厚度为100nm的氧化物半导体层。作为靶材，使用包含铟（In）、镓（Ga）及锌（Zn）的氧化物靶材。另外，氧化物靶材所包含的金属的组成比是In:Ga:Zn=1:1:1[原子比]，并且氧化物靶材的填充率是95％以上且100％以下。
以如下条件形成该氧化物半导体层，即：衬底和靶材之间的距离是60mm；压强是0.4Pa；直流（DC）电源的电功率是0.5kW。另外，在作为排气单元设置有低温泵的成膜室内导入作为成膜气体的流量为30sccm的氩气体和流量为15sccm的氧气体。
接着，使用离子注入装置对该氧化物半导体层注入氧离子。氧离子的注入量设置为1×1016[离子/cm2],加速能量设置为50KeV，相对于样品的注入角设置为7°。注意，虽然在本实施例中注入质量数为18的氧离子（18O离子），但是注入的氧离子的质量数不局限于18。
接着，对注入有氧离子的上述氧化物半导体层进行加热处理。使用竖炉在氮气氛下以650℃的温度进行1小时的加热处理。通过上述工序制造样品5。
<比较样品2的制造方法>
比较样品2包括在石英衬底上的只进行了加热处理的氧化物半导体层。以下对比较样品2的制造方法进行说明。
首先，使用与样品5相似的方法并使用溅射法在厚度为0.7mm的石英衬底上形成厚度为100nm的氧化物半导体层。
接着，不注入氧离子，进行加热处理。使用竖炉在氮气体气氛下以650℃的温度进行1小时的加热处理。通过上述工序制造比较样品2。
<利用低温光致发光光谱测量得到的结果>
对样品5的三个部分及比较样品2的三个部分进行低温光致发光光谱测量。用作为激发光的具有325nm波长的光（He-Cd激光）照射放在温度为10K的氦气体中的样品，然后测定光致发光。对比较样品2或样品5发射的光进行分光，并且使用将光的波长转换为能量来得到的值记录其强度。图17示出对每个样品的三个区域进行测定的结果。
从样品5及比较样品2获得了具有约1.8eV能量的发光，并且样品5的发光强度比比较样品2的发光强度弱。另外确认，3.1eV附近的平缓的峰值是源于石英衬底的发光峰值，而不是源于氧化物半导体层的发光。助于，具有约1.8eV能量的发光是源于因氧化物半导体的氧缺损而产生的陷阱能级的发光。换言之，与比较样品2相比，在样品5中源于因氧缺损而产生的陷阱能级的发光更弱。
由此，可以确认到：与比较样品2相比，在样品5中因氧缺损而产生的陷阱能级的数量更少。换言之，可以确认到：与不使用离子注入法进行氧添加而进行加热处理的氧化物半导体层相比，在使用离子注入装置添加氧之后进行加热处理的氧化物半导体层中，能够减少氧缺损。
本申请基于2010年2月26日向日本专利局提交的日本专利申请No.2010-043555，其整个内容通过引用合并于此。

Claims (25)

1.一种半导体装置的制造方法，包括如下步骤：
形成氧化物半导体层；
对所述氧化物半导体层进行氧添加；以及
在250℃以上且700℃以下对进行了氧添加的所述氧化物半导体层进行热处理。
2.根据权利要求1所述的半导体装置的制造方法，还包括步骤：
在形成所述氧化物半导体层之前，在晶体管上形成绝缘膜，
其中所述氧化物半导体层形成在所述绝缘膜上。
3.根据权利要求1所述的半导体装置的制造方法，其中通过离子注入法进行所述氧添加。
4.根据权利要求1所述的半导体装置的制造方法，其中通过离子掺杂法进行所述氧添加。
5.根据权利要求1所述的半导体装置的制造方法，还包括步骤：
在进行所述氧添加之前，对所述氧化物半导体层进行第二热处理。
6.根据权利要求1所述的半导体装置的制造方法，其中所述氧化物半导体层包括In-Ga-Zn-O类氧化物半导体。
7.根据权利要求1所述的半导体装置的制造方法，其中所述氧化物半导体层使用In2O3、Ga2O3和ZnO通过溅射法形成。
8.一种半导体装置的制造方法，包括如下步骤：
形成栅电极；
在所述栅电极上形成栅极绝缘层；
以接触于所述栅极绝缘层的方式形成与所述栅电极重叠的氧化物半导体层；
对所述氧化物半导体层进行氧添加；
对进行了氧添加的所述氧化物半导体层进行热处理；
以接触于进行了所述热处理的所述氧化物半导体层的方式形成其端部与所述栅电极重叠的源电极和漏电极；以及
以与所述氧化物半导体层的沟道形成区接触且重叠的方式形成绝缘层。
9.根据权利要求8所述的半导体装置的制造方法，其中所述绝缘层是通过溅射法形成的氧化硅层。
10.根据权利要求8所述的半导体装置的制造方法，还包括步骤：
在通过溅射法形成的所述绝缘层上形成氮化硅层，
其中所述绝缘层是通过溅射法形成的氧化硅层。
11.根据权利要求8所述的半导体装置的制造方法，还包括步骤：
在形成所述氧化物半导体层之前，在晶体管上形成绝缘膜，
其中所述氧化物半导体层形成在所述绝缘膜上。
12.根据权利要求8所述的半导体装置的制造方法，其中通过离子注入法进行所述氧添加。
13.根据权利要求8所述的半导体装置的制造方法，其中通过离子掺杂法进行所述氧添加。
14.根据权利要求8所述的半导体装置的制造方法，还包括步骤：
在进行所述氧添加之前，对所述氧化物半导体层进行第二热处理。
15.根据权利要求8所述的半导体装置的制造方法，其中所述氧化物半导体层包括In-Ga-Zn-O类氧化物半导体，并且
其中所述栅电极包含钛。
16.根据权利要求8所述的半导体装置的制造方法，其中所述氧化物半导体层使用In2O3、Ga2O3和ZnO通过溅射法形成。
17.一种半导体装置的制造方法，包括如下步骤：
形成源电极和漏电极；
形成与所述源电极的端部和所述漏电极的端部重叠的氧化物半导体层；
对所述氧化物半导体层进行氧添加；
对进行了氧添加的所述氧化物半导体层进行热处理；
以接触于进行了所述热处理的所述氧化物半导体层的方式形成与所述源电极的端部和所述漏电极的端部重叠的栅极绝缘层；以及
以接触于所述栅极绝缘层的方式形成与所述源电极的端部和所述漏电极的端部重叠的栅电极。
18.根据权利要求17所述的半导体装置的制造方法，其中所述栅极绝缘层是通过溅射法形成的氧化硅层。
19.根据权利要求17所述的半导体装置的制造方法，其中所述栅极绝缘层是氧化硅层和在所述氧化硅层上的氮化硅层的叠层，并且
其中所述氧化硅层和所述氮化硅层通过溅射法形成。
20.根据权利要求17所述的半导体装置的制造方法，还包括步骤：
在形成所述氧化物半导体层之前，在晶体管上形成绝缘膜，
其中所述氧化物半导体层形成在所述绝缘膜上。
21.根据权利要求17所述的半导体装置的制造方法，其中通过离子注入法进行所述氧添加。
22.根据权利要求17所述的半导体装置的制造方法，其中通过离子掺杂法进行所述氧添加。
23.根据权利要求17所述的半导体装置的制造方法，还包括步骤：
在进行所述氧添加之前，对所述氧化物半导体层进行第二热处理。
24.根据权利要求17所述的半导体装置的制造方法，其中所述氧化物半导体层包括In-Ga-Zn-O类氧化物半导体，并且
其中所述栅电极包含钛。
25.根据权利要求17所述的半导体装置的制造方法，其中所述氧化物半导体层使用In2O3、Ga2O3和ZnO通过溅射法形成。
CN201180010845.3A 2010-02-26 2011-02-09 半导体装置的制造方法 Active CN102782859B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-043555 2010-02-26
JP2010043555 2010-02-26
PCT/JP2011/053311 WO2011105268A1 (en) 2010-02-26 2011-02-09 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
CN102782859A true CN102782859A (zh) 2012-11-14
CN102782859B CN102782859B (zh) 2015-07-29

Family

ID=44505506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180010845.3A Active CN102782859B (zh) 2010-02-26 2011-02-09 半导体装置的制造方法

Country Status (6)

Country Link
US (2) US8518755B2 (zh)
JP (3) JP5727818B2 (zh)
KR (3) KR20180001562A (zh)
CN (1) CN102782859B (zh)
TW (1) TWI529812B (zh)
WO (1) WO2011105268A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957872A (zh) * 2016-07-18 2016-09-21 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
US9496411B2 (en) 2014-05-23 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN107403724A (zh) * 2016-05-20 2017-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的抗湿气结构
CN107579077A (zh) * 2017-08-11 2018-01-12 上海天马有机发光显示技术有限公司 一种显示面板、其制作方法及显示装置
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
EP2513966B1 (en) 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
DE112012004307B4 (de) * 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6194140B2 (ja) * 2012-02-23 2017-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5972614B2 (ja) * 2012-03-09 2016-08-17 株式会社半導体エネルギー研究所 ドーピング装置、ドーピング方法及び半導体装置の作製方法
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8860022B2 (en) * 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
KR102039424B1 (ko) * 2012-06-22 2019-11-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20220013471A (ko) * 2012-06-29 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 디바이스
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105849929B (zh) * 2013-12-26 2018-03-02 国立研究开发法人科学技术振兴机构 金属氧化物的薄膜、具备该薄膜的有机电致发光元件、太阳能电池和有机太阳能电池
US10096489B2 (en) * 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6436660B2 (ja) 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US9722091B2 (en) * 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
CN104538364B (zh) * 2014-12-25 2018-01-26 上海华虹宏力半导体制造有限公司 稳定闪存单元字线阈值电压的方法
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN105405768A (zh) * 2015-12-14 2016-03-16 华南理工大学 一种薄膜晶体管及其制备方法
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
JP2017103479A (ja) * 2017-02-08 2017-06-08 株式会社半導体エネルギー研究所 記憶装置及びその作製方法
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR102297581B1 (ko) * 2020-05-18 2021-09-06 충북대학교 산학협력단 가스 유량에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1353329A (zh) * 2000-11-15 2002-06-12 松下电器产业株式会社 薄膜晶体管阵列及其制造方法和使用它的显示板
CN1930692A (zh) * 2004-03-12 2007-03-14 惠普开发有限公司 具有包含二元氧化物的混合物的沟道的半导体器件
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5036241B2 (ja) * 2005-07-27 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TW200903710A (en) * 2007-07-11 2009-01-16 Promos Technologies Inc Manufacturing method for shallow trench isolation
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102228220B1 (ko) * 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1353329A (zh) * 2000-11-15 2002-06-12 松下电器产业株式会社 薄膜晶体管阵列及其制造方法和使用它的显示板
CN1930692A (zh) * 2004-03-12 2007-03-14 惠普开发有限公司 具有包含二元氧化物的混合物的沟道的半导体器件
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496411B2 (en) 2014-05-23 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9831326B2 (en) 2014-05-23 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN107403724A (zh) * 2016-05-20 2017-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的抗湿气结构
CN105957872A (zh) * 2016-07-18 2016-09-21 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
WO2018014559A1 (en) * 2016-07-18 2018-01-25 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof
US10700097B2 (en) 2016-07-18 2020-06-30 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof
CN107579077A (zh) * 2017-08-11 2018-01-12 上海天马有机发光显示技术有限公司 一种显示面板、其制作方法及显示装置
CN107579077B (zh) * 2017-08-11 2020-01-07 上海天马有机发光显示技术有限公司 一种显示面板、其制作方法及显示装置
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ

Also Published As

Publication number Publication date
JP2013016814A (ja) 2013-01-24
CN102782859B (zh) 2015-07-29
US20110212570A1 (en) 2011-09-01
US8518755B2 (en) 2013-08-27
JP2011199273A (ja) 2011-10-06
KR20180001562A (ko) 2018-01-04
KR20130025871A (ko) 2013-03-12
JP6001697B2 (ja) 2016-10-05
JP5122017B1 (ja) 2013-01-16
WO2011105268A1 (en) 2011-09-01
JP5727818B2 (ja) 2015-06-03
US9269571B2 (en) 2016-02-23
TWI529812B (zh) 2016-04-11
JP2015092621A (ja) 2015-05-14
KR20190000365A (ko) 2019-01-02
TW201203380A (en) 2012-01-16
US20130316493A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
CN102782859A (zh) 半导体装置的制造方法
JP6971348B2 (ja) 半導体装置
JP6685436B2 (ja) 半導体装置
CN102598247B (zh) 半导体器件
JP6194048B2 (ja) 半導体装置の作製方法
CN102668077B (zh) 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR101903788B1 (ko) 반도체 장치 및 반도체 장치의 구동 방법
CN102598246A (zh) 半导体器件
CN102576708A (zh) 半导体装置
CN102656683A (zh) 半导体装置
CN109065630A (zh) 半导体装置
CN102612741A (zh) 半导体装置
CN102668063A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant