CN102656683A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102656683A
CN102656683A CN2010800562456A CN201080056245A CN102656683A CN 102656683 A CN102656683 A CN 102656683A CN 2010800562456 A CN2010800562456 A CN 2010800562456A CN 201080056245 A CN201080056245 A CN 201080056245A CN 102656683 A CN102656683 A CN 102656683A
Authority
CN
China
Prior art keywords
oxide semiconductor
terminal
semiconductor layer
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800562456A
Other languages
English (en)
Other versions
CN102656683B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510003952.3A priority Critical patent/CN104600105B/zh
Publication of CN102656683A publication Critical patent/CN102656683A/zh
Application granted granted Critical
Publication of CN102656683B publication Critical patent/CN102656683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一个目标是提供其待机功率充分降低的新的半导体装置。该半导体装置包括第一电源端子、第二电源端子、使用氧化物半导体材料的开关晶体管、以及集成电路。第一电源端子电连接到开关晶体管的源极端子和漏极端子中的一个。开关晶体管的源极端子和漏极端子中的另一个电连接到集成电路的一个端子。集成电路的另一个端子电连接到第二电源端子。

Description

半导体装置
技术领域
所公开的发明的技术领域涉及使用氧化物半导体的半导体装置。本说明书中的半导体装置指示通过利用半导体特性来操作的所有装置。例如，半导体装置广泛包括以下元件：例如晶体管、二极管以及晶闸管等的半导体元件（包括所谓的功率装置），例如图像传感器、存储器以及转换器等的集成电路，包括以上元件的集成电路，以及以液晶显示装置为代表的显示装置等。
背景技术
因为CMOS电路具有低的功率消耗并且可以高速操作以及可以高度集成，所以CMOS电路是用于半导体集成电路的必要部件。另一方面，近年来，根据MOS晶体管的微型化，由于漏电流（也称作截止状态电流、亚阈值电流等）的增加，当非操作状态中的功率消耗（在待机期间的功率消耗，在下文中也称作待机功率）增加时的功率消耗的增加已经成为问题。例如，在其沟道长度微型化到大约0.1μm或更少的硅MOS晶体管中，当栅极与源极之间的电位设置为阈值电压或更少时，不可以使漏极电流的值为零。
为了防止由于漏电流引起的待机功率的增加，已提出使用开关晶体管的技术（例如，参照专利文献1）。在专利文献1中所公开的技术如下：在电源与CMOS电路之间提供与CMOS电路相比具有小的漏电流的开关晶体管；当CMOS电路不操作时开关晶体管关闭以便待机功率降低。
[参照]
专利文献1：日本专利申请公开第H5-210976号。
发明内容
在专利文献1所公开的技术中待机功率取决于开关晶体管的漏电流。即，通过充分地降低开关晶体管的漏电流，可以充分地降低待机功率。
与此相对，需要充分的电流用于操作CMOS电路以保证CMOS电路的合适的操作。因此，在提供专利文献1所公开的技术中的开关晶体管的情况下，为了供应充分的电流到CMOS电路并且保证CMOS电路的操作，开关晶体管的沟道宽度需要等于或大于包括于CMOS电路中的晶体管的沟道宽度。
考虑到以上问题，用于通过使开关晶体管的沟道宽度小于包括于集成电路的晶体管的沟道宽度来抑制开关晶体管本身的漏电流的方法是不实际的。
从而在专利文献1所公开的技术中难以使CMOS电路的待机功率大体上为零。从而存在着包括于集成电路中的每个电路的少量待机功率在包括一组多个电路等的集成电路中累积为大量待机功率的问题。
考虑到以上问题，本发明的一个目标是提供充分地减少待机功率的新的半导体装置。
在所公开的发明中，使用高度纯化的氧化物半导体形成半导体装置（例如，晶体管）。使用高度纯化的氧化物半导体形成的晶体管的漏电流极其小，以便可以充分地增加导通截止比。换句话说，即使当充分地保证晶体管的电流驱动能力时，晶体管的漏电流也可以保持于极其低的水平。
上述的氧化物半导体用于以下结构，由此可以充分地抑制半导体装置的待机功率。
例如，所公开的发明的一个实施例是一种半导体装置，包括第一电源端子、第二电源端子、包括氧化物半导体材料的开关晶体管、以及集成电路。第一电源端子电连接到开关晶体管的源极端子和漏极端子中的一个。开关晶体管的源极端子和漏极端子中的另一个电连接到集成电路的一个端子。集成电路的另一个端子电连接到第二电源端子。
此外，所公开的发明的另一实施例是一种半导体装置，包括第一电源端子、第二电源端子、包括氧化物半导体材料并且具有第一控制端子和第二控制端子的开关晶体管、以及集成电路。第一电源端子电连接到开关晶体管的源极端子和漏极端子中的一个。开关晶体管的源极端子和漏极端子中的另一个电连接到集成电路的一个端子。集成电路的另一个端子电连接到第二电源端子。
开关晶体管可以包括包含氧化物半导体材料的氧化物半导体层、用于将电场施加到氧化物半导体层的栅电极、插入在氧化物半导体层与栅电极之间的栅极绝缘层、以及电连接到氧化物半导体层的源电极和漏电极。此外，开关晶体管还可以包括用于控制开关晶体管的阈值电压的栅电极。此处，栅电极对应于控制端子，源电极对应于源极端子以及漏电极对应于漏极端子。注意，除非防止电路操作，否则每个电极不需要与每个端子相同。例如，在一些情况下，某种元件（例如布线、开关元件、电阻器、电感器、电容器、具有其他各种功能的元件）连接在电极（例如，源电极）与端子（例如，源极端子）之间。
另外，氧化物半导体材料可以是In-Ga-Zn-O基氧化物半导体材料。
此外，开关晶体管的漏电流可以是1×10-13A或更少。
此外，集成电路可以使用除氧化物半导体材料以外的半导体材料形成。除氧化物半导体材料以外的半导体材料可以是硅。
集成电路包括CMOS电路。
注意，在本说明书中，在部件之间的物理关系的描述中，术语“上”和“下”不必分别意味着“直接地之上”和“直接地之下”。例如，“栅极绝缘层上的栅电极” 的表达可以指在栅极绝缘层与栅电极之间插入另一部件的情况。此外，术语“以上的”和“以下的”只是用于解释的方便并且除非另有规定否则它们可以互换。
在本说明书中，术语“电极”和“布线”没有限制部件的功能。例如，“电极”可以用作“布线”的一部分，并且“布线”可以用作“电极”的一部分。此外，例如，术语“电极”和“布线”还可以意味着多个“电极”和“布线”的组合。
另外，例如，当采用具有不同的极性的晶体管或在电路操作中改变电流流动的方向时，“源极”和“漏极”的功能可以切换。因此，在本说明书中可以切换术语“源极”和“漏极”。
注意，在本说明书中，“电连接”的表达包括通过“具有任何电功能的对象”的电连接的情况。此处，对“具有任何电功能的对象”没有特定的限制，只要该对象使能与对象连接的部件之间的电信号的发送和接收即可。
例如，在“具有任何电功能的对象”中，包括开关元件（例如晶体管）、电阻器、电感器、电容器以及具有几个功能的其他元件、电极以及布线。
在所公开的发明中，高度纯化的氧化物半导体用于半导体装置。“高度纯化的”是包括以下至少一个的概念：从氧化物半导体层尽可能多地移除氧化物半导体中的氢；或供应氧（其在氧化物半导体中短期供应）到氧化物半导体以便降低由于氧化物半导体中的氧缺乏引起的能隙中的缺陷水平（defect level）。
氧化物半导体层如上所述地高度纯化为本征（i型）氧化物半导体。一般而言氧化物半导体是n型半导体，由此增加使用氧化物半导体的晶体管的漏电流。在本发明所公开的一个实施例中，氧化物半导体高度纯化为i型氧化物半导体或接近于i型氧化物半导体以充分地降低漏电流。
此外，至少形成包括如上所述的高度纯化的氧化物半导体的半导体装置的部分，以便可以实现充分地降低其待机功率的半导体装置。可以说随着电路变复杂而增加抑制待机功率的效果。
附图说明
在附图中：
图1A和1B是涉及半导体装置的例子的电路图；
图2A是截面图并且图2B是平面图，其每个涉及半导体装置的例子；
图3A到3H是涉及半导体装置的制造步骤的截面图；
图4A到4G是涉及半导体装置的制造步骤的截面图；
图5A到5D是涉及半导体装置的制造步骤的截面图；
图6A和6B是涉及半导体装置的例子的电路图；
图7是涉及半导体装置的例子的截面图；
图8是涉及半导体装置的例子的框图；
图9A到9E是涉及半导体装置的制造步骤的截面图；
图10A到10E是涉及半导体装置的制造步骤的截面图；以及
图11A到11F是用于解释电子器具的图表。
具体实施方式
在下文中，将参照附图描述本发明的实施例。注意，本发明不限于以下描述并且本领域技术人员将容易理解模式和细节可以以各种方式修改而不背离本发明的精神和范围。因此，本发明不应该解释为限制于以下实施例的描述。
注意，为了容易理解，在一些情况下在附图中图示的每个部件的位置、尺寸、范围等不是实际的一些。因此，本发明不限于在附图中公开的位置、尺寸、范围等。
注意，在本说明书中，使用序数例如“第一”、“第二”以及“第三”以避免部件之间的混淆，并且该术语没有在数字上限制部件。
（实施例1）
在此实施例中，将参照图1A和1B、图2A和2B、图3A到3H、图4A到4G以及图5A到5D描述根据所公开的本发明的一个实施例的半导体装置的结构以及制造方法。注意，在电路图中，在晶体管附近书写“OS”以指示晶体管包括氧化物半导体。
<半导体装置的电路配置和操作>
图1A和1B示出半导体装置的电路配置的例子。图1A是使用作为最简单的CMOS电路的CMOS反相器电路的半导体装置的例子。图1B是具有多个CMOS反相器电路的半导体装置的例子。
图1A所示出的半导体装置包括电源端子VH、电源端子VL、使用氧化物半导体材料的开关晶体管S1、以及CMOS反相器电路C1。开关晶体管S1典型地是使用氧化物半导体的n沟道晶体管。此外，供应高电位到电源端子VH以及供应低电位到电源端子VL。
此处，电源端子VH电连接到CMOS反相器电路C1中的p沟道晶体管的源极端子。CMOS反相器电路C1中的p沟道晶体管的漏极端子以及CMOS反相器电路C1中的n沟道晶体管的漏极端子彼此电连接并且连接到CMOS反相器电路C1的输出端子OUT。CMOS反相器电路C1中的n沟道晶体管的源极端子电连接到开关晶体管S1的漏极端子。开关晶体管S1的源极端子电连接到电源端子VL。此外，CMOS反相器电路C1中的p沟道晶体管的栅极端子以及CMOS反相器电路C1中的n沟道晶体管的栅极端子彼此电连接并且连接到CMOS反相器电路C1的输入端子IN。
当半导体装置操作时，输入高电位到开关晶体管S1的控制端子S_IN并且打开开关晶体管S1。在此状态，当输入高电位或低电位到输入端子IN时，对应于该电位的高电位或低电位从输出端子OUT输出。例如，当输入高电位到输入端子IN时，CMOS反相器电路C1中的p沟道晶体管关闭并且CMOS反相器电路C1中的n沟道晶体管打开，以便CMOS反相器电路C1输出对应于供应到电源端子VL的电位的低电位。当输入低电位到输入端子IN时，CMOS反相器电路C1中的p沟道晶体管打开并且CMOS反相器电路C1中的n沟道晶体管关闭，以便CMOS反相器电路C1输出对应于供应到电源端子VH的电位的高电位。
当半导体装置不操作时，输入低电位到开关晶体管S1的控制端子S_IN并且开关晶体管S1关闭。在CMOS反相器电路C1中流动的电流（漏电流）由CMOS反相器电路C1与开关晶体管S1的合成电阻来控制，由此功率消耗（在待机期间的功率消耗，在下文中也称作待机功率）可以通过充分地增加开关晶体管S1的截止状态电阻以及充分地降低开关晶体管S1的漏电流而充分地降低。
使用氧化物半导体材料的晶体管具有显著小的截止状态电流特性。例如，充分的本征氧化物半导体的载流子密度小于1×1012/cm3，优选小于1.45×1010/cm3。例如，在漏极电压Vd是+1V或+10V并且栅极电压Vg在-5V到-20V的范围内的情况下，晶体管的截止状态电流是1×10-13A或更少。因此，通过使用氧化物半导体形成开关晶体管S1，可以充分地降低半导体装置的漏电流。另外，在使用充分本征的氧化物半导体的情况下，可以将室温下的漏电流降低为从大约1×10-20A（10zA（zeptoampere））到1×10-19A（100zA）。即，漏电流甚至可以降低到大体上为零。甚至在开关晶体管S1的沟道宽度相对大的情况下，漏电流的数量也不会改变。换句话说，通过使用氧化物半导体的晶体管，可以保证充分的电流驱动能力并且通过降低半导体装置的功率消耗可以减小漏电流。
图1B所示出的半导体装置对应于图1A所示出的半导体装置，在其中CMOS反相器电路C1替换为多个CMOS反相器电路C1到Cn。
即，在图1B中所示出的半导体装置包括电源端子VH、电源端子VL、使用氧化物半导体材料的开关晶体管S1、以及CMOS反相器电路C1到Cn（也简称作集成电路）。此外，每个CMOS反相器电路包括输入端子I1到In和输出端子O1到On。每个元件的连接关系与图1A的连接关系相同。图1A与1B之间的差别是多个CMOS反相器电路C1到Cn彼此并联连接并且每个CMOS反相器电路连接到电源端子VH以及图1B中的开关晶体管S1。当包括彼此并联连接的多个CMOS反相器电路C1到Cn的电路假定为一个集成电路时，可以说开关晶体管S1的漏极端子电连接到集成电路的一个端子并且集成电路的另一端子电连接到电源端子VH。
电路的操作也与图1A中的电路的操作相同。注意，输入电位到每个输入端子以及从图1B中的每个输出端子输出对应于输入电位的电位，该电位不同于图1A的电位。
以上述方式，通过将氧化物半导体（特别地高度纯化的氧化物半导体）用于半导体装置的至少一部分，实现待机功率充分地降低的半导体装置。在传统的技术中，难以降低漏电流到可以认为大体上为零的值（例如，1×10-13A或更少）而保证半导体装置的合适的操作。另一方面，本发明可以实现此点。在这点上，本发明是优异的。具体地，在集成了多个电路并且复杂的电路中，即使每个电路的待机功率的量很小，但待机功率的总量也大。因此，当电路是集成的以及复杂的时，降低待机功率的值到大体上为零的效果更显著。
注意，在此描述使用CMOS反相器电路的半导体装置的例子，但是所公开的发明不限于此。所公开的发明的一个实施例可以用于具有当电路不操作时的功率消耗问题的任何电路（集成电路）。
此外，尽管以上描述了使用n沟道开关晶体管S1的情况，但是很明显p沟道晶体管可以用作开关晶体管S1。在此情况下，例如，优选开关晶体管S1电连接到CMOS反相器电路中的p沟道晶体管。
<半导体装置的平面结构和截面结构>
图2A和2B是图1A所示出的半导体装置的结构的例子。图2A示出半导体装置的截面以及图2B示出半导体装置的平面。此处，图2A对应于沿着图2B中的线A1-A2-A3的截面。图2A和2B所示出的半导体装置包括在下部分使用除了氧化物半导体以外的材料的晶体管160（包括于CMOS反相器电路C1中的晶体管），以及在上部分使用氧化物半导体的晶体管162（作为开关晶体管S1起作用的晶体管）。注意，晶体管160和162均描述为n沟道晶体管。然而，当然，p沟道晶体管和n沟道晶体管两者均用于CMOS反相器电路。另外，所公开的发明的技术构想是使用采用氧化物半导体的晶体管作为开关晶体管以降低功率消耗；从而半导体装置的具体结构不限于此处描述的结构。
晶体管160包括在包括半导体材料的衬底100中提供的沟道形成区域116、以夹住沟道形成区域116的方式提供的杂质区域114以及高浓度杂质区域120（这些区域可以总体地简称作杂质区域）、在沟道形成区域116上提供的栅极绝缘层108、在栅极绝缘层108上提供的栅电极110、以及两者均电连接到杂质区域114的源电极或漏电极130a和源电极或漏电极130b。
在栅电极110的侧表面上提供侧壁绝缘层118。此外，如平面图所示出的，在没有与侧壁绝缘层118重叠的衬底100的区域中提供高浓度杂质区域120，并且在高浓度杂质区域120上呈现金属化合物区域124。在衬底100上提供元件隔离绝缘层106以便围绕晶体管160。提供层间绝缘层126和层间绝缘层128以便覆盖晶体管160。源电极或漏电极130a和源电极或漏电极130b通过在层间绝缘层126和层间绝缘层128形成的开口而电连接到金属化合物区域124。即，源电极或漏电极130a和源电极或漏电极130b通过金属化合物区域124电连接到高浓度杂质区域120和杂质区域114。
晶体管162包括在层间绝缘层128上提供的栅电极136c、在栅电极136c上提供的栅极绝缘层138、在栅极绝缘层138上提供的氧化物半导体层140、以及两者均在氧化物半导体层140上提供并且电连接到氧化物半导体层140的源电极或漏电极142a和源电极或漏电极142b。
此处，栅电极136c形成为嵌入到在层间绝缘层128上提供的绝缘层132。类似于栅电极136c，分别形成与源电极或漏电极130a和源电极或漏电极130b接触的电极136a和电极136b。
在晶体管162上提供保护绝缘层144以便与氧化物半导体层140的部分接触。在保护绝缘层144上提供层间绝缘层146。此处，保护绝缘层144和层间绝缘层146配备有到达源电极或漏电极142a和源电极或漏电极142b的开口。电极150c和电极150d通过该开口与源电极或漏电极142a以及源电极或漏电极142b接触。类似于电极150c和电极150d，分别形成通过栅极绝缘层138、保护绝缘层144以及层间绝缘层146中的开口与电极136a和电极136b接触的电极150a和电极150b。
此处，氧化物半导体层140优选通过充分地移除杂质（例如，氢）或充分地供应氧的高度纯化的氧化物半导体层。具体地，氧化物半导体层140的氢浓度是5×1019原子/cm3或更少，优选为5×1018原子/cm3或更少，以及更优选5×1017原子/cm3或更少。高度纯化的、其氢浓度充分地降低并且通过充分地供应氧而降低由于氧缺乏引起的能隙的缺陷水平的氧化物半导体层140的载流子浓度为如下：小于1×1012/cm3，优选小于1×1011/cm3，更优选小于1.45×1010/cm3。例如，当漏极电压Vd是+1V或+10V并且栅极电压Vg在-20V到-5V的范围时，截止状态电流是1×10-13A或更少。此外，截止状态电阻率是1×109Ω·m或更多，优选1×1010Ω·m或更多。通过使用高度纯化为本征（i型）或大体上本征（i型）的这样的氧化物半导体可以获得具有非常优异的截止电流特性的晶体管162。注意，通过次级离子质谱法（SIMS）测量氧化物半导体层140中的氢浓度。
此外，在层间绝缘层146上提供绝缘层152。电极154a、电极154b以及电极154c提供为嵌入在绝缘层152中。此处，电极154a与电极150a接触，电极154b与电极150b和150c接触、以及电极154c与电极150d接触。
即，在图2A和2B所示出的半导体装置中，晶体管160的源电极或漏电极130b通过电极136b、电极150b、电极154b以及电极150c电连接到晶体管162的源电极或漏电极142a。
<用于制造半导体装置的方法>
接下来，将描述以上半导体装置的制造方法的例子。首先，将参照图3A到3H在以下描述用于制造下部分中的晶体管160的方法，然后将参照图4A到4G以及图5A到5D描述用于制造上部分中的晶体管162的方法。
<用于制造下部分中的晶体管的方法>
首先，准备包含半导体材料的衬底100（参照图3A）。可以使用包含硅、碳化硅等的单晶半导体衬底或多晶半导体衬底、包含硅锗等的化合物半导体衬底、SOI衬底等作为包含半导体材料的衬底100。此处，描述单晶硅衬底用作包含半导体材料的衬底100的例子。注意，一般而言，术语“SOI衬底”意味着在绝缘表面上具有硅半导体层的衬底。在本说明书中，术语“SOI衬底”也意味着在绝缘表面上具有使用除了硅以外的材料的半导体层的衬底。即，包括于“SOI衬底”的半导体层不限于硅半导体层。此外，SOI衬底包括在其绝缘衬底（例如玻璃衬底）上具有半导体层、在半导体层和绝缘衬底之间带有绝缘层的衬底。
在衬底100上，形成作为用于形成元件隔离绝缘层的掩模起作用的保护层102（参照图3A）。例如，可以使用采用氧化硅、氮化硅、氧氮化硅等形成的绝缘层作为保护层102。注意，给出n型导电性的杂质元素或给出p型导电性的杂质元素可以在以上步骤之前或之后加到衬底100以控制晶体管的阈值电压。当半导体是硅时，可以使用磷、砷等作为给出n型导电性的杂质。例如，可以使用硼、铝、镓等作为给出p型导电性的杂质。
接下来，通过使用保护层102作为掩模的蚀刻来移除没有用保护层102（暴露区域）覆盖的区域的衬底100的部分。从而形成单独的半导体区域104（参照图3B）。对于蚀刻，优选进行干蚀刻，但是也可以进行湿蚀刻。取决于待蚀刻的对象的材料可以合适地选择蚀刻气体和蚀刻剂。
接下来，绝缘层形成为覆盖半导体区域104以及在与半导体区域104重叠的区域选择性地移除，由此形成元件隔离绝缘层106（参照图3B）。使用氧化硅、氮化硅、氧氮化硅等形成绝缘层。可以采用蚀刻处理和抛光处理（例如，CMP）以及他们的任何作为用于移除绝缘层的方法。注意，在半导体区域104形成后或在元件隔离绝缘层106形成后移除保护层102。
然后，在半导体区域104上形成绝缘层并且在绝缘层上形成包含导电材料的层。
绝缘层在后续起到栅极绝缘层的作用并且优选具有通过使用CVD法、溅射法等获得的包含氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝、氧化钽等的膜的单层结构或叠层结构。备选地，以上绝缘层可以通过高密度等离子体处理或热氧化处理来氧化或氮化半导体区域104的表面而获得。可以使用例如稀有气体（例如He、Ar、Kr或Xe）和氧、氧化氮、氨、氮或氢的混合气体来进行高密度等离子体处理。对绝缘层的厚度没有特定的限制，但是该厚度可以是例如1nm或更多以及100nm或更少。
可以使用金属材料（例如铝、铜、钛、钽或钨）形成包含导电材料的层。备选地，可以使用半导体材料（例如包含导电材料的多晶硅）形成包含导电材料的层。对于用于形成包含导电材料的层的方法也没有特定的限制，并且可应用任何的各种膜形成方法（例如蒸镀法、CVD法、溅射法以及旋涂法）。注意，在本实施例中，描述使用金属材料形成包含导电材料的层的情况的例子。
此后，通过选择性地蚀刻绝缘层和包含导电材料的层，形成栅极绝缘层108和栅电极110（参照图3C）。
接下来，形成覆盖栅电极110的绝缘层112（参照图3C）。然后添加磷（P）、砷（As）等到半导体区域104，由此在衬底100中形成具有浅的结深度的杂质区域114（参照图3C）。注意，尽管在此处添加磷或砷以便形成n沟道晶体管，但是在形成p沟道晶体管的情况下可以添加杂质元素（例如硼（B）或铝（Al））。通过杂质区域114的形成在栅极绝缘层108下的半导体区域104中形成沟道形成区域116（参照图3C）。此处，可以合适地设置添加的杂质的浓度；在半导体元件高度微型化的情况下，优选浓度设置为高。另外，可以采用在杂质区域114的形成后形成绝缘层112的过程来代替此处采用的在绝缘层112的形成后形成杂质区域114的过程。
然后，形成侧壁绝缘层118（参照图3D）。绝缘层形成为覆盖绝缘层112并且然后经受高度各向异性的蚀刻处理，由此可以以自对准的方式形成侧壁绝缘层118。优选此时部分地蚀刻绝缘层112以便暴露栅电极110的上表面和杂质区域114的上表面。
此后，绝缘层形成为覆盖栅电极110、杂质区域114、侧壁绝缘层118等。然后添加磷（P）、砷（As）等到栅极绝缘层与杂质区域114接触的区域，由此形成高浓度杂质区域120（参照图3E）。接下来，移除以上绝缘层并且形成金属层122以便覆盖栅电极110、侧壁绝缘层118、高浓度杂质区域120等（参照图3E）。任何各种膜形成方法（例如真空蒸镀法、溅射法以及旋涂法）可应用到金属层122的形成。优选地，使用与包括于半导体区域104的半导体材料反应的金属材料形成金属层122以便形成具有低电阻的金属化合物。此金属材料的例子包括钛、钽、钨、镍、钴以及铂。
接下来，进行热处理，由此金属层122与半导体材料反应。因此，形成与高浓度杂质区域120接触的金属化合物区域124（参照图3F）。注意，在多晶硅用于栅电极110的情况下，与金属层122接触的栅电极110的部分也具有金属化合物区域。
用闪光灯的照射可以用于热处理。尽管不必说可以使用另一热处理方法，但是优选使用通过其可以实现极其短的时间的热处理的方法以在金属化合物的形成中改善化学反应的可控性。注意，以上描述的金属化合物区域通过金属材料与半导体材料的反应形成并且具有充分高的导电性。通过金属化合物区域的形成，可以充分地降低电阻并且可以改善元件特性。金属层122在金属化合物区域124的形成后移除。
形成层间绝缘层126和128以便覆盖在以上步骤中形成的部件（参照图3G）。可以使用包含无机绝缘材料（例如氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝或氧化钽）的材料形成层间绝缘层126和128。备选地，可以使用有机绝缘材料（例如聚酰亚胺或丙烯酸）。注意，尽管此处层间绝缘层126和层间绝缘层128已经采用双层结构，但是层间绝缘层的结构不限于此。层间绝缘层128的表面优选经受CMP、蚀刻处理等以便在层间绝缘层128形成后进行平坦化。
然后，在层间绝缘层形成到达金属化合物区域124的开口，然后在开口中形成源电极或漏电极130a和源电极或漏电极130b（参照图3H）。例如，可以源电极或漏电极130a和源电极或漏电极130b如下地形成：通过PVD法、CVD法等在包括开口的区域中形成导电层；然后，通过蚀刻处理、CMP等移除导电层的部分。
注意，在通过移除导电层的部分来形成源电极或漏电极130a和源电极或漏电极130b的情况下，优选其表面处理为平坦。例如，在钛膜、氮化钛膜等在包括开口的区域形成为具有小的厚度并且然后形成钨膜以便填充开口的情况下，在那之后进行的CMP可以移除钨膜、钛膜、氮化钛膜等的不必要的部分，并且改善表面的平坦度。如上所述，通过平坦化包括源电极或漏电极130a和源电极或漏电极130b的表面的表面，在后续步骤可以形成良好的电极、布线、绝缘层、半导体层等。
注意，尽管仅仅描述了与金属化合物区域124接触的源电极或漏电极130a和源电极或漏电极130b，但是可以用相同的步骤形成与栅电极110等接触的电极。对于用于源电极或漏电极130a和源电极或漏电极130b的材料没有特定的限制，并且可以使用任何各种导电材料。例如，可以使用导电材料如钼、钛、铬、钽、钨、铝、铜、钕或钪。
通过以上过程，形成包括包含半导体材料的衬底100的晶体管160。注意，在进行以上过程后，也可以形成电极、布线、绝缘层等。当采用层叠有层间绝缘层和导电层的多层布线结构作为布线结构时，可以提供高度集成的半导体装置。
<用于制造上部分中的晶体管的方法>
接下来，参照图4A到4G和图5A到5D描述在层间绝缘层128上通过其制造晶体管162的过程。注意，在图示在层间绝缘层128、晶体管162等上制造各种电极的过程的图4A到4G和图5A到5D中省略晶体管162下的晶体管160等。
首先，在层间绝缘层128、源电极或漏电极130a以及源电极或漏电极130b上形成绝缘层132（参照图4A）。可以通过PVD法、CVD法等形成绝缘层132。包含无机绝缘材料（例如氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝或氧化钽）的材料可以用于绝缘层132。
接下来，在绝缘层132中形成到达源电极或漏电极130a和源电极或漏电极130b的开口。此时，在待形成栅电极136c的区域中形成另一开口。形成导电层134以便填充开口（参照图4B）。例如，以上开口可以通过使用掩模的蚀刻而形成。例如，可以通过使用光掩模的曝光来形成掩模。对于蚀刻，可以进行湿蚀刻或干蚀刻，但是考虑到精细的构图，干蚀刻是优选的。可以通过膜形成方法（例如PVD法或CVD法）形成导电层134。用于导电层134材料的例子包括导电材料例如钼、钛、铬、钽、钨、铝、铜、钕和钪、任何这些的合金、以及包含任何这些的化合物（例如，任何这些的氮化物）。
具体地，例如，可以如下地形成导电层134：在包括开口的区域通过PVD法将钛膜形成为具有小的厚度并且然后通过CVD法将氮化钛膜形成为具有小的厚度；然后，形成钨膜以便填充开口。此处，通过PVD法形成的钛膜具有降低在其上形成有钛膜的表面上形成的氧化膜（例如，自然氧化膜）的功能，以降低与下电极（此处，源电极或漏电极130a、源电极或漏电极130b等）的接触电阻。此外，然后形成的氮化钛膜具有势垒性质以便防止导电材料的扩散。另外，在使用钛、氮化钛等形成势垒膜后，可以通过镀敷法形成铜膜。
在形成导电层134后，通过蚀刻处理、CMP等移除导电层134的部分以便暴露绝缘层132并且形成电极136a、136b以及栅电极136c（参照图4C）。注意，当通过移除以上导电层134的部分而形成电极136a、136b以及栅电极136c时，优选进行处理以便获得平坦化的表面。通过平坦化绝缘层132、电极136a、136b以及栅电极136c的表面，可以在后续步骤形成良好的电极、布线、绝缘层、半导体层等。
此后，形成栅极绝缘层138以便覆盖绝缘层132、电极136a、136b以及栅电极136c（参照图4D）。可以通过溅射法、CVD法等形成栅极绝缘层138。栅极绝缘层138优选包含氧化硅、氮化硅、氧氮化硅、氧化铝、氧化铪、氧化钽等。注意，栅极绝缘层138可具有单层结构或叠层结构。对于栅极绝缘层138的厚度没有特定的限制，但是例如厚度可以为10nm或更多以及500nm或更少。当采用叠层结构时，栅极绝缘层138优选通过层叠厚度为50nm或更多以及200nm或更少的第一栅极绝缘层与第一栅极绝缘层上的厚度为5nm或更多以及300nm或更少的第二栅极绝缘层而形成。
注意，通过移除杂质而成为本征氧化物半导体或大体上是本征氧化物半导体的氧化物半导体（高度纯化的氧化物半导体）对界面能级或在界面的电荷捕获是极其敏感的；因此，当这样的氧化物半导体用于氧化物半导体层时，氧化物半导体层和栅极绝缘层之间的界面是重要的。因此，待与高度纯化的氧化物半导体层接触的栅极绝缘层138需要为高质量的。
例如，使用微波（2.45GHz）的高密度等离子体CVD法是良好的，这是因为可以由此形成致密的以及具有高承受电压的高质量的栅极绝缘层138。以此方式，可以减小界面态并且当高度纯化的氧化物半导体层以及高质量栅极绝缘层彼此接触时，界面特性可以是良好的。
不必说，即使当使用这样的高度纯化的氧化物半导体层时，也是只要可以形成具有良好质量的绝缘层作为栅极绝缘层就可以采用另一方法（例如溅射法或等离子体CVD法）。备选地，可以应用通过在其形成之后的热处理修改其膜质量和与氧化物半导体层的界面特性的绝缘层。在任何情况下，可以形成有良好质量的以及能够降低与氧化物半导体层的界面态的栅极绝缘层138。
接下来，在栅极绝缘层138上形成氧化物半导体层并且通过例如使用掩模蚀刻的方法进行处理以便形成具有岛状的氧化物半导体层140（参照图4E）。
优选使用溅射法形成氧化物半导体层。对于氧化物半导体层的形成，可以使用四成分金属氧化物的In-Sn-Ga-Zn-O基氧化物半导体层；三成分金属氧化物的In-Ga-Zn-O基氧化物半导体层、In-Sn-Zn-O基氧化物半导体层、In-Al-Zn-O基氧化物半导体层、Sn-Ga-Zn-O基氧化物半导体层、Al-Ga-Zn-O基氧化物半导体层或Sn-Al-Zn-O基氧化物半导体层；两成分金属氧化物的In-Zn-O基氧化物半导体层、Sn-Zn-O基氧化物半导体层、Al-Zn-O基氧化物半导体层、Zn-Mg-O基氧化物半导体层、Sn-Mg-O基氧化物半导体层或In-Mg-O基氧化物半导体层；或者单成分金属氧化物的In-O基氧化物半导体层、Sn-O基氧化物半导体层或Zn-O基氧化物半导体层。注意，可以添加硅到金属氧化物中。例如，氧化物半导体层可以使用以2wt％或更多以及10wt％或更少包含SiO2的靶形成。
在它们之间，当使用In-Ga-Zn-O基金属氧化物时，可以形成具有充分高的电阻以及当没有电场时充分地降低截止状态电流的半导体装置，或具有高的场效应迁移率的半导体装置。因此，In-Ga-Zn-O基的金属氧化物优选为用于半导体装置的半导体材料。
作为In-Ga-Zn-O基金属氧化物半导体的典型例子，给定由InGaO3（ZnO） m （m>0）表示的一个。此外，给定使用M代替Ga的由InMO3（ZnO） m （m>0）表示的一个。此处，M指代一个或多个选自镓（Ga）、铝（Al）、铁（Fe）、镍（Ni）、锰（Mn）、钴（Co）等的金属元素。例如，M可以是Ga、Ga和Al、Ga和Fe、Ga和Ni、Ga和Mn、Ga和Co等。注意，以上描述的组分来源于晶体结构并且只是个例子。
在本实施例中，通过使用用于形成In-Ga-Zn-O基氧化物半导体的靶的溅射法来形成氧化物半导体层。
对于氧化物半导体层的膜形成，在室中以减压设置衬底并且衬底温度优选设置为100℃或更高以及600℃或更低，更优选200℃或更高以及400℃或更低。此处，形成氧化物半导体层并且加热衬底降低包含于氧化物半导体层的杂质浓度并且降低由于溅射引起的对氧化物半导体层的损害。
然后，在将从其中移除氢、水等的溅射气体引入到金属氧化物用作靶的处理室的同时移除处理室中剩余的水分，由此形成氧化物半导体层。用于氧化物半导体层的膜形成的气氛优选为稀有气体（典型地，氩）气氛，氧气氛或稀有气体（典型地，氩）和氧的混合气氛。具体地，优选在其中杂质（例如氢、水、氢氧根和氢化物）的浓度降低到大约百万分之几（优选十亿分之几）的浓度的高纯度气体气氛。
此处，为了在处理室中移除剩余水分，优选使用捕获真空泵。例如，可以使用低温泵、离子泵或钛升华泵。抽空单元可以是配备有冷阱的涡轮泵。从用低温泵抽空的沉积室移除氢原子、包含氢原子的化合物，例如水（H2O）（以及也优选包含碳原子的化合物）等，以便可以减小包含于在沉积室中形成的氧化物半导体层的杂质的浓度。
氧化物半导体层形成为具有2nm或更多以及200nm或更少、优选5nm或更多以及30nm或更少的厚度。注意，合适的厚度取决于应用的氧化物半导体材料，并且氧化物半导体层的厚度可以取决于材料而合适地设置。
另外，当脉冲直流（DC）电源用于形成氧化物半导体层时，可以降低在膜形成中生成的粉末物质（也称作粒子或尘埃）并且膜厚度可以统一。
在以下条件下使用溅射法可以形成氧化物半导体层，例如：衬底与靶之间的距离是170mm；压力是0.4Pa；直流（DC）电源是0.5kW；以及气氛是氧（氧的流量比是100％）。
注意，在通过溅射法形成氧化物半导体层之前，通过引入氩气体反溅射并且生成等离子体而优选移除附着在栅极绝缘层138的表面的尘埃。此处，反溅射意味着用于通过表面上的离子撞击而改善待处理的对象的表面的质量的方法，而一般溅射通过溅射靶上的离子撞击而实现。用于使离子撞击待处理对象的表面的方法包括在氩气氛中在表面上施加高频电压并且在衬底附近生成等离子体的方法。注意，可以使用氮气氛、氦气氛、氧气氛等代替氩气氛。
干蚀刻或湿蚀刻可以用于氧化物半导体层的蚀刻。不必说，可以采用干蚀刻与湿蚀刻的组合。可以取决于材料合适地设置蚀刻条件（蚀刻气体、蚀刻溶液、蚀刻时间、温度等）以便氧化物半导体层可以蚀刻为所希望的形状。
用于干蚀刻的蚀刻气体的例子是包含氯的气体（氯基气体例如氯（Cl2）、三氯化硼（BCl3）、四氯化硅（SiCl4）或四氯化碳（CCl4）等）。备选地，可以使用包含氟的气体（氟基气体例如四氟化碳（CF4）、六氟化硫（SF6）、三氟化氮（NF3）或三氟甲烷（CHF3））；溴化氢（HBr）；氧（O2）；向任何这些添加稀有气体（例如氦（He）或氩（Ar））的气体等。
可以使用平行板反应离子蚀刻（RIE）法或感应耦合等离子体（ICP）蚀刻法作为干蚀刻法。为了将该层蚀刻为所希望的形状，合适地设置蚀刻条件（施加到线圈状电极的电力量、施加到衬底侧的电极的电力量、衬底侧的电极的温度等）。
可以使用磷酸、乙酸和硝酸等的混合溶液作为用于湿蚀刻的蚀刻剂。还可以使用例如ITO07N（由KANTO CHEMICAL CO., INC.生产）的蚀刻剂。
接下来，氧化物半导体层优选经受第一热处理。通过此第一热处理，氧化物半导体层可以脱水或脱氢。第一热处理以温度300℃或更高以及750℃或更低、优选400℃或更高以及700℃或更低来进行。例如，引入衬底到使用电阻加热元件等的电炉并且氧化物半导体层140在氮气氛中以温度450℃经受热处理一小时。在此时间期间，防止氧化物半导体层140暴露到空气以防止氢（包括水等）的进入。
注意，热处理器件不限于电炉，并且可以包含用于通过由介质（例如热的气体等）给出的热传导或热辐射来加热待处理对象的装置。例如可以使用快速热退火（RTA）器件，例如灯快速热退火（LRTA）器件或气体快速热退火（GRTA）器件。LRTA器件是用于通过从灯（例如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯）发射的光辐射（电磁波）来加热待处理对象的器件。GRTA器件是用于使用高温气体的热处理的器件。使用通过热处理不与待处理的对象反应的惰性气体（例如氮）或稀有气体（例如氩）作为气体。
例如，作为第一热处理，GRTA处理可以进行如下。在已经加热到650℃到700℃的高温的惰性气体中放置衬底，加热几分钟，并且从惰性气体中取出。GRTA处理使能很短时间的高温热处理。此外，在使用具有低耐热性的衬底（例如玻璃衬底等）的情况下，因为它仅仅占用很短的时间，所以即使当温度超过衬底的应变点时，此热处理也是可应用的。
注意，第一热处理优选在包含氮或稀有气体（例如氦、氖或氩）作为其主成分并且不包含水、氢等的气氛中进行。例如，引入到热处理器件的氮或稀有气体（例如氦、氖或氩）的纯度是6N（99.9999％）或者更多，优选7N（99.99999％）或者更多（即，杂质的的浓度是1ppm或更少，优选0.1ppm或更少）。
在一些情况下，取决于第一热处理的条件或氧化物半导体层的材料，氧化物半导体层可以晶体化为包括晶体的氧化物半导体层。另外，取决于第一热处理的条件或氧化物半导体层的材料，氧化物半导体层可以成为不包含晶体成分的非晶氧化物半导体层。
此外，氧化物半导体层的电特性可以通过在非晶表面上提供晶体层而改变。例如，氧化物半导体层的电特性可以通过形成其中对准具有电均质性的晶粒的晶体层而改变。这样的晶体层可以根据其形状被称作盘状晶体。
对氧化物半导体层140进行的第一热处理可以对具有还没有处理为岛状氧化物半导体层140的氧化物半导体层进行。在那种情况下，在第一热处理之后，从加热器件取出衬底并且进行光刻步骤。
注意，第一热处理可以对氧化物半导体层140脱氢（脱水）并且因此可以称为脱氢处理（脱水处理）。能在任何时机进行此处理，例如，在氧化物半导体层形成后，在源电极或漏电极层叠在氧化物半导体层140上之后、或在源电极和漏电极上形成保护绝缘层后。此处理可以进行多于一次。
此外，在通过控制膜形成气氛等获得在其中氢充分地降低的氧化物半导体层的情况下，第一热处理可省略。
接下来，形成与氧化物半导体层140接触的源电极或漏电极142a和源电极或漏电极142b（参照图4F）。可以以形成导电层以便覆盖氧化物半导体层140然后选择性地蚀刻的方式来形成源电极或漏电极142a和源电极或漏电极142b。注意，在一些情况下，取决于材料和蚀刻条件，在此步骤中氧化物半导体层140部分地蚀刻并且从而具有沟部分（凹部分）。
可以通过PVD法（例如溅射法）、CVD法（例如等离子体CVD法）形成导电层。可以使用选自铝、铬、铜、钽、钛、钼和钨的元素，包含任何以上元素作为其成分的合金等作为导电层的材料。另外，可以使用包含一个或多个选自锰、镁、锆、铍和钍的元素作为成分的材料。铝和一个或多个选自钛、钽、钨、钼、铬、钕和钪的元素的组合的材料也可应用到导电层的材料。导电层可以具有单层结构或两个或者更多层的叠层结构。例如，可以给出包含硅的铝膜的单层结构，铝膜以及层叠在其上的钛膜的双层结构，在其中钛膜、铝膜和钛膜以此顺序层叠的三层结构等。
备选地，可以使用导电金属氧化物形成导电层。可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟-氧化锡合金（In2O3-SnO2，在一些情况下缩写为ITO）、氧化铟-氧化锌合金（In2O3-ZnO）或任何这些包含硅或氧化硅的金属氧化物材料作为导电金属氧化物。
通过源电极或漏电极142a的下边沿部分与源电极或漏电极142b的下边沿部分之间的距离来确定晶体管的沟道长度（L）。在沟道长度（L）的暴露小于25nm的情况下，在几个纳米到几十纳米的极短的波长的极紫外范围中进行暴露以制造用于蚀刻的掩模。在使用极紫外光的暴露中，分辨率高并且焦深大。因此，待形成的晶体管的沟道长度（L）可以为10nm或者更多以及1000nm或更少，由此可以增加电路的操作速度并且可以减小功率消耗。
注意，优选使用气体（例如N2O、N2或Ar）的等离子体处理在以上步骤后进行。通过此等离子体处理，移除附着于暴露的氧化物半导体层的表面的水等。备选地，可以使用包含氧的气体（例如氧和氩的混合气体）进行等离子体处理。以此方式，供应氧给氧化物半导体层并且可以降低由于氧缺乏引起的能隙中的缺陷水平。
此后，没有暴露到空气而形成与氧化物半导体层140的部分接触的保护绝缘层144（参照图4G）。
保护绝缘层144可以通过合适地采用方法（例如溅射法）形成，通过其防止杂质（例如氢或水）进入保护绝缘层144。保护绝缘层144形成为具有1nm或者更多的厚度。作为可以用于保护绝缘层144的材料，有氧化硅、氮化硅、氧氮化硅等。保护绝缘层144可以具有单层结构或叠层结构。用于保护绝缘层144的形成的衬底温度优选为室温或更高以及300℃或更低，优选稀有气体（典型地，氩）气氛、氧气氛或稀有气体（典型地，氩）和氧的混合气氛。
当氢包含于保护绝缘层144中时，引起氢进入到氧化物半导体层140、由氢在氧化物半导体层140中取出氧等，并且使氧化物半导体层140的背沟道侧的电阻低，这可以形成寄生沟道。因此，优选采用其中不使用氢的形成方法以便保护绝缘层144包含尽可能少的氢。
例如，在通过溅射法形成保护层144的情况下，使用杂质（例如氢、水、氢氧根或氢化物）的浓度降低到大约百万分之几（优选十亿分之几）的高纯度气体作为溅射气体。此外，优选移除剩余在处理室中的水分。
在本实施例中，作为保护绝缘层144，通过溅射法形成包含氧化硅的绝缘层。
接下来，优选在惰性气体气氛或氧气氛中进行第二热处理（优选在温度200℃或更高以及400℃或更低，例如，250℃或更高以及350℃或更低）。例如，在氮气氛中以250℃进行第二热处理一小时。第二热处理可以降低晶体管的电特性的变化。另外，通过第二热处理，从包含氧的绝缘层供应氧到氧化物半导体层并且可以降低由于氧缺乏而引起的能隙中的缺陷水平。注意，第二热处理的气氛不限于以上描述的气氛并且可以是空气气氛等。在此情况下，优选可以从气氛中移除氢、水等以便氢不包括于氧化物半导体层中。此外，第二热处理不是绝对必要的步骤，由此第二热处理可省略。
然后，在保护绝缘层144上形成层间绝缘层146（参照图5A）。可以通过PVD法、CVD法等形成层间绝缘层146。包含无机绝缘材料（例如氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝或氧化钽）的材料可以用于层间绝缘层146。另外，层间绝缘层146的表面优选经受CMP、蚀刻等以便在形成层间绝缘层146后进行平坦化。
接下来，到达电极136a和136b、源电极或漏电极142a以及源电极或漏电极142b的开口在层间绝缘层146、保护绝缘层144以及栅极绝缘层138中形成；然后，形成导电层148以便填充开口（参照图5B）。例如以上开口可以通过使用掩模的蚀刻而形成。例如，掩模可以通过使用光掩模的曝光而形成。对于蚀刻，可以进行湿蚀刻或干蚀刻，但是考虑到精细的构图，干蚀刻是优选的。用于导电层148的材料，用于形成导电层148的方法等与用于导电层134的相同，以便对于这些细节可以参照关于导电层134的描述。
在导电层148形成后，通过蚀刻、CMP等移除导电层148的部分以便层间绝缘层146暴露并且形成电极150a、150b、150c以及150d（参照图5C）。注意，当通过移除以上导电层148的部分来形成电极150a、150b、150c以及150d时，优选进行处理以获得平坦化的表面。通过平坦化层间绝缘层146以及电极150a、150b、150c和150d的表面，可以在后续步骤中形成良好的电极、布线、绝缘层、半导体层等。
此后，形成绝缘层152。在绝缘层152，形成到达电极150a、150b、150c以及150d的开口。然后，导电层形成为嵌入开口中。此后，通过蚀刻、CMP等移除导电层的部分以便绝缘层152暴露并且形成电极154a、154b以及154c（参照图5D）。此步骤类似于电极136a、电极150a等的步骤；因此，此处省略详细描述。
当晶体管162以上述的方式制造时，氧化物半导体层140的氢浓度是5×1019原子/cm3或更少，优选5×1018原子/cm3或更少，更优选5×1017原子/cm3或更少。晶体管162的截止状态电流是1×10-13A或更少并且截止电阻率是1×109Ω·m或者更多（备选地，1×1010Ω·m或者更多）。从而通过采用其中氢浓度充分地降低并且由于氧缺乏引起的能隙中的缺陷水平降低的高度纯化的氧化物半导体层，可以获得具有优异的特性的晶体管162。
注意，在本实施例中，涉及使用除了氧化物半导体以外的材料的晶体管以及使用氧化物半导体的晶体管的叠层结构的半导体装置；然而，可以用于所公开的发明的结构不限于叠层结构。可以使用单层结构、两个或者更多层的叠层结构。例如，因为氧化物半导体的场效应迁移率相对高，所以半导体装置可以具有仅仅使用氧化物半导体作为半导体材料的单层结构或叠层结构。特别地，在使用具有晶体结构的氧化物半导体的情况下，场效应迁移率μ可以是μ>100cm2/V·s并且可以实现仅仅使用氧化物半导体的半导体装置。另外，在此情况下，可以使用衬底（例如玻璃衬底等）形成半导体装置。
此外，电极（布线）、绝缘层、半导体层等的排列和连接关系，各种参数（例如布线的宽度、沟道宽度、沟道长度）以及其他条件可以根据半导体集成电路所要求的功能而合适地改变。例如，电极的结构、具有单层结构的半导体装置的布线等很大地不同于具有叠层结构的半导体装置的布线等。
在本实施例中描述的结构、方法等可以与在其他实施例中描述的任何结构、方法等合适地组合。
（实施例2）
在本实施例中，参照图6A和6B以及图7描述具有与以上实施例所示出的半导体装置不同的配置的半导体装置。
<半导体装置的电路配置和操作>
图6A和6B示出根据本实施例的半导体装置的电路配置的例子。图6A是使用作为最简单的CMOS电路的CMOS反相器的电路的半导体装置的例子。图6B是具有多个CMOS反相器电路的半导体装置的例子。
图6A和6B所示出的半导体装置与图1A和1B所示出的半导体装置之间的差别是开关晶体管S1是否使用具有背栅（back gate）的氧化物半导体。在图6A和6B所示出的半导体装置中，开关晶体管S1具有背栅，以便可以通过控制背栅的电位来控制开关晶体管S1的阈值电压。因此，截止状态漏电流可以容易地降低到可以认为大体上为零的值。
在本实施例中，因为开关晶体管S1具有如上所述的背栅，所以有两个控制端子：控制端子S_IN_1和控制端子S_IN_2。类似于前面的实施例，输入高电位或低电位到控制端子S_IN_1，由此开关晶体管S1切换为导通和截止。输入到控制端子S_IN_2的电位的值没有特别地限制，只要是其为使开关晶体管S1的阈值电压是所希望的值的电位即可。可以输入常数电位或波动电位到控制端子S_IN_2。此外，可以采用类似于地电位的电位。
其他配置、操作等与上述实施例的那些相同；从而省略其描述。
<半导体装置的平面结构和截面结构>
图7是图6A所示出的半导体装置的结构（截面）的例子。图7所示出的半导体装置在下部分包括使用除了氧化物半导体以外的材料的晶体管160（包括于CMOS反相器电路C1中的晶体管），以及在上部分包含使用氧化物半导体的晶体管162（作为开关晶体管S1起作用的晶体管）。针对此点，图7所示出的半导体装置与图2A所示出的半导体装置相同。图2A所示出的半导体装置与图7所示出的半导体装置之间的差别是除栅电极136c以外是否提供栅电极145。
每个部件的细节与前面的实施例所示出的半导体装置的那些相同。在与具有生成控制晶体管162的阈值电压的电场的功能的氧化物半导体层140重叠的保护绝缘层144上的区域提供栅电极145。从而晶体管162的截止状态漏电流容易地抑制到可以认为大体上为零的值。注意，采用通过栅电极136c切换晶体管162的导通和截止并且通过栅电极145控制阈值电压的结构；然而，栅电极136c和栅电极145的角色可以互换。此外，保护绝缘层144也具有栅极绝缘层的功能。
在本实施例中示出的结构、方法等可以与其他实施例中所示出的任何结构、方法等合适地组合。
（实施例3）
在本实施例中，参照图8描述作为所公开的发明的另一实施例的集成半导体装置。
图8示出作为前面的实施例（例如，实施例1）所示出的半导体装置的修改例子的集成半导体装置170。集成半导体装置170的具体例子是CPU、MPU等。
半导体装置170包括多个电路块（例如，电路块171到174等）。此外，电路块通过至少在其部分使用氧化物半导体的元件（例如开关元件181、开关元件182等）彼此电连接。
例如，包括CMOS反相器电路C1到Cn等的集成电路可以用于电路块171到174。备选地，还可以应用以DRAM为代表的存储器电路等。每个电路块取决于所要求的性质需要具有合适的功能。
例如，开关晶体管S1可以用于开关元件181和开关元件182。优选使用氧化物半导体（特别地，高度纯化的氧化物半导体）形成开关元件181和开关元件182的至少一部分。
图8所示出的半导体装置170仅仅是简化了配置的例子，实际的半导体装置取决于用途可以具有各种配置。
使用氧化物半导体（特别地，高度纯化的氧化物半导体）形成半导体装置170的至少一部分并且充分地抑制其待机功率。如前面的实施例中所描述的，在集成的和复杂的半导体装置中抑制待机功率的效果极其大。
在本实施例中所示出的结构、方法等可以与其他实施例中所示出的任何结构、方法等合适地组合。
（实施例4）
接下来，参照图9A到9E描述用于使用可以用作在前面的实施例（例如实施例1）的开关晶体管S1的氧化物半导体来制造晶体管的方法的另一例子。在本实施例中，详细描述使用高度纯化的氧化物半导体（具体地，具有非晶结构的氧化物半导体）的情况。注意，在下文中，作为例子描述顶栅晶体管，但是晶体管的结构不必限制于顶栅晶体管。
首先，在下层衬底200上形成绝缘层202。然后在绝缘层202上形成氧化物半导体层206（参照图9A）。
例如，下层衬底200可以是在低于前面的实施例的半导体装置（图2A所示出的半导体装置等）中的层间绝缘层128的部分的结构主体。对于细节，可以参照前面的实施例。
绝缘层202作为基底起作用并且以与前面的实施例中的栅极绝缘层138、保护绝缘层144等相同的方式形成。对于详细描述，可以参照前面的实施例。注意，优选形成包含尽可能少的氢或水的绝缘层202。
作为氧化物半导体层206，可以使用四成分的金属氧化物的In-Sn-Ga-Zn-O基氧化物半导体层；三成分的金属氧化物的In-Ga-Zn-O基氧化物半导体层、In-Sn-Zn-O基氧化物半导体层、In-Al-Zn-O基氧化物半导体层、Sn-Ga-Zn-O基氧化物半导体层、Al-Ga-Zn-O基氧化物半导体层或Sn-Al-Zn-O基氧化物半导体层；两成分的金属氧化物的In-Zn-O基氧化物半导体层、Sn-Zn-O基氧化物半导体层、Al-Zn-O基氧化物半导体层、Zn-Mg-O基氧化物半导体层、Sn-Mg-O基氧化物半导体层或In-Mg-O基氧化物半导体层；或单成分的金属氧化物的In-O基氧化物半导体层、Sn-O基氧化物半导体层或Zn-O基氧化物半导体层。
特别地，当没有电场时In-Ga-Zn-O基氧化物半导体材料具有充分高的电阻并且从而可以充分地降低截止状态电流。此外，具有高的场效应迁移率，In-Ga-Zn-O基氧化物半导体材料适用于半导体装置。
可以使用由InMO3（ZnO） m （m>0并且m不是自然数）表示的薄膜作为氧化物半导体层。此处，M是选自Ga、Al、Mn和Co的一个或多个金属元素。例如，给出Ga、Ga和Al、Ga和Mn、以及Ga和Co作为M。还可以使用由InGa x Zn y O z 表示的材料。此处，x、y和z是给定的数量。此外，x、y和z没有必要是整数并且可以是非整数。注意x可以是零，但是y优选不是零。例如，表达InGa x Zn y O z 包括其中x是零的In-Zn-O。在本说明书中描述的由In-Ga-Zn-O表示的氧化物半导体材料是InGaO3（ZnO） m （m>0并且m不是自然数）。可以通过使用ICP-MS或RBS的分析确认m不是自然数的事实。另外，表达InGa x Zn y O z 包括x=1并且y=1、x=1并且y=0.5等的情况。注意，以上描述的组分来源于晶体结构并且仅仅是个例子。
在本实施例中，通过使用用于形成In-Ga-Zn-O基氧化物半导体的靶的溅射法来形成具有非晶结构的氧化物半导体层206。
可以使用可以由组分公式In：Ga：Zn=1：x：y（x是零或者更多，y是0.5或者更多以及5或更少）表示的靶作为用于通过溅射法形成In-Ga-Zn-O基氧化物半导体层206的靶。例如，可以使用具有相对比例In：Ga：Zn=1：1：1[原子比]（x=1，y=1）、即，In2O3：Ga2O3：ZnO=1：1：2[摩尔比]的靶。此外，还可以使用具有相对比例In：Ga：Zn=1：1：0.5[原子比]（x=1，y=0.5）的靶，具有相对比例In：Ga：Zn=1：1：2[原子比]（x=1，y=2）的靶或具有相对比例In：Ga：Zn=1：0：1[原子比]（x=0，y=1）的靶。
优选包含于用于膜形成的氧化物半导体靶的金属氧化物半导体具有80％或者更多、优选95％或者更多、更优选99.9％或者更多的相对密度。通过使用用于形成具有高的相对密度的氧化物半导体的靶，可以形成具有致密的结构的氧化物半导体层206。
用于氧化物半导体层206的形成的气氛优选为稀有气体（典型地，氩）气氛、氧气氛或稀有气体（典型地，氩）与氧的混合气氛。具体地，优选其中杂质（例如，氢、水、氢氧根以及氢化物）的浓度降低到大约百万分之几（优选十亿分之几）的浓度的高纯度气体的气氛。
在形成氧化物半导体层206时，例如，在保持减压状态的处理室中固定衬底并且加热以便衬底温度是100℃或更高以及600℃或更低，优选为200℃或更高以及400℃或更低。当移除处理室中的剩余水分时，引入从其中移除氢、水分等的溅射气体，并且通过使用靶而形成氧化物半导体层206。通过当加热衬底时形成氧化物半导体层206，可以降低包含于氧化物半导体层206的杂质的浓度。此外，降低由于溅射引起的氧化物半导体层206的损害。为了移除处理室中的剩余水分，优选使用捕获真空泵。例如，可以使用低温泵、离子泵或钛升华泵。抽空单元可以是配备有冷阱的涡轮泵。通过用低温泵抽空而从沉积室移除氢、水等，以便可以降低包含于氧化物半导体层206的杂质的浓度。
例如，氧化物半导体层206的膜形成条件可以设置如下：衬底与靶之间的距离是170mm，压力是0.4Pa，直流（DC）功率是0.5kW以及气氛是氧气氛（氧的流量比是100％）或氩气氛（氩的流量比是100％）。因为可以降低粉末物质（也称作粒子或尘埃）并且可以减少膜厚度的变化，所以优选使用脉冲直流（DC）电源。氧化物半导体层206的厚度是2nm或者更多以及200nm或更少，优选5nm或者更多以及30nm或更少。注意，合适的厚度取决于待应用的氧化物半导体材料、半导体装置的预期用途等，并且因此氧化物半导体层的厚度可以取决于待使用的材料、预期用途等而合适地设置。
注意，在通过溅射法形成氧化物半导体层206之前，优选通过在其中引入氩气并且生成等离子体的反溅射来移除附着于绝缘层202的表面的材料。此处，反溅射意味着用于通过表面上的离子撞击而改善待处理对象的表面的质量的方法，而一般溅射通过溅射靶上的离子撞击而实现。用于使离子撞击待处理的对象的表面的方法包括高频电压在氩气氛中施加到表面上并且等离子体在衬底附近生成的方法。注意，可以使用氮气氛、氦气氛、氧气氛等代替氩气氛。
接下来，通过使用掩模的蚀刻等处理氧化物半导体层206来形成岛状氧化物半导体层206a。
对于氧化物半导体层206的蚀刻，可以使用干蚀刻或湿蚀刻。不必说，可以采用干蚀刻与湿蚀刻的组合。可以取决于材料合适地设置蚀刻条件（蚀刻气体、蚀刻溶液、蚀刻时间、温度等），以便氧化物半导体层可以蚀刻为所希望的形状。对于其详细描述，可以参照前面的实施例。可以与前面的实施例中的半导体层的蚀刻相同的方式进行氧化物半导体层206的蚀刻。对于详细描述，可以参照前面的实施例。
此后，氧化物半导体层206a期望经受热处理（第一热处理）。通过第一热处理移除氧化物半导体层206a中的过多的氢（包括水和氢氧基）并且改善氧化物半导体的结构，以便可以降低氧化物半导体层206a的能隙中的缺陷水平。例如，以温度300℃或更高以及750℃或更低、优选400℃或更高以及700℃或更低进行第一热处理。
第一热处理可以以这样的方式进行，例如，引入下层衬底200到使用电阻加热元件等的电炉并且在氮气氛下以450℃加热一小时。在第一热处理期间，氧化物半导体层206a不暴露到空气以防止水和氢的进入。
注意，热处理器件不必限于电炉，并且可以包含用于通过由介质（例如热气体等）给出的热传导或热辐射来加热待处理对象的装置。例如，可以使用快速热退火（RTA）器件，例如灯快速热退火（LRTA）器件或气体快速热退火（GRTA）器件。LRTA器件是用于通过从灯（例如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯）发射的光辐射（电磁波）来加热待处理对象的器件。GRTA器件是用于使用高温气体的热处理的器件。使用通过热处理不与待处理的对象反应的惰性气体（例如氮）或稀有气体（例如氩）作为该气体。
例如，作为第一热处理，GRTA处理可以进行如下。在已经加热到650℃到700℃的高温的惰性气体气氛中放置衬底，加热几分钟，并且从惰性气体气氛中取出。GRTA处理使能短时间的高温度热处理。此外，因为在短时间内可以实现热处理，所以即使当温度超过衬底的上温度限制时仍可以采用GRTA处理。注意，在处理期间，惰性气体可以切换为包括氧的气体。这是因为通过在包括氧的气氛中进行第一热处理可以降低由于氧缺乏引起的能隙中的缺陷水平。
注意，惰性气体气氛优选为包含氮或稀有气体（例如氦、氖或氩）作为其主成分并且不包含水、氢等的气氛。例如，引入到热处理器件的氮或稀有气体（例如氦、氖或氩）的纯度是6N（99.9999％）或者更多，优选7N（99.99999％）或者更多（即，杂质的的浓度是1ppm或更少，优选0.1ppm或更少）。
在任何情况，通过第一热处理降低杂质并且形成i型或大体上i型的氧化物半导体层206a，以便可以实现具有优异的特性的晶体管。
注意，可以对还没有处理为岛状的氧化物半导体层206a的氧化物半导体层206进行第一热处理。在那种情况下，在第一热处理之后，下层衬底200从加热器件中取出并且经受光刻步骤。
第一热处理具有移除氢、水等的效果并且可以称作脱水处理、脱氢处理等。可以在氧化物半导体层206a上层叠源电极和漏电极之后进行脱水处理或脱氢处理。另外，此脱水处理或脱氢处理可以实行一次或多次。
接下来，形成与氧化物半导体层206a接触的导电层。选择性地蚀刻导电层，由此形成源电极或漏电极208a和源电极或漏电极208b（参照图9B）。该步骤与关于源电极或漏电极142a等的步骤相同。对于详细描述，可以参照前面的实施例。
接下来，形成与氧化物半导体层206a的部分接触的栅极绝缘层212（参照图9C）。对于详细描述，可以参照关于前面的实施例的栅极绝缘层138的描述。
所形成的栅极绝缘层212期望在惰性气体气氛或氧气氛中经受第二热处理。以温度200℃或更高以及450℃或更低、优选250℃或更高以及350℃或更低进行第二热处理。例如，在氮气氛中以250℃进行第二热处理一小时。第二热处理可以降低晶体管的电特性的变化。此外，在栅极绝缘层212包含氧的情况下，供应氧到氧化物半导体层206a并且填充氧化物半导体层206a中的氧缺乏，由此可以形成i型氧化物半导体层（本征半导体）或极其接近i型的氧化物半导体层。
注意，在本实施例中，在形成栅极绝缘层212之后进行第二热处理；然而，第二热处理的时机不限于此。
接下来，在与氧化物半导体层206a重叠的栅极绝缘层212上的区域形成栅电极214（参照图9D）。可以在栅极绝缘层212上形成导电层之后形成栅电极214然后选择性地图案化。对于详细描述，可以参照关于前面的实施例的栅电极136c和栅电极145的描述。
接下来，在栅极绝缘层212和栅电极214上形成层间绝缘层216和层间绝缘层218（参照图9E）。可以使用PVD法、CVD法等形成层间绝缘层216和层间绝缘层218。包含无机绝缘材料（例如氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝或氧化钽）的材料可以用于层间绝缘层216和层间绝缘层218。注意，在本实施例中，采用层间绝缘层216和层间绝缘层218的叠层结构，但是所公开的发明不限于此。还可以使用单层结构、两个层的叠层结构。
注意，期望层间绝缘层218形成为有平面化的表面。这是因为通过将层间绝缘层218形成为具有平面化的表面而电极、布线等可以在层间绝缘层218上良好地形成。
通过以上过程，完成使用高度纯化的氧化物半导体层206a的晶体管250。
图9E所示出的晶体管250包括以下部件：在下层衬底200上提供的氧化物半导体层206a（在其间插入绝缘层202）、两者均电连接到氧化物半导体层206a的源电极或漏电极208a和源电极或漏电极208b、覆盖氧化物半导体层206a的栅极绝缘层212、源电极或漏电极208a和源电极或漏电极208b、栅极绝缘层212上的栅电极214、栅极绝缘层212和栅电极214上的层间绝缘层216、以及层间绝缘层216上的层间绝缘层218。
因为氧化物半导体层206a是高度纯化的，所以在本实施例中所示出的晶体管250的氢浓度是5×1019原子/cm3或更少，优选5×1018原子/cm3或更少，更优选5×1017原子/cm3或更少。此外，氧化物半导体层206a的载流子密度（例如，小于1×1012/cm3，优选小于1.45×1010/cm3）充分地小于一般硅晶圆的载流子密度（大约1×1014/cm3）。因此，充分降低截止状态电流。例如，在沟道长度是10μm并且氧化物半导体层的厚度是30nm的情况下，当漏极电压的范围是大约1V到10V时，截止状态电流（当栅极与源极之间的电压是0V或更少时的漏极电流）是1×10-13A或更少。此外，在室温的截止状态电流密度（通过以沟道宽度来除截止状态电流所获得的值）是100aA（1aA（attoampere）是10-18A（安培））/μm或更少，优选为10aA/μm或更少，更优选为1aA/μm或更少。
注意，除了截止状态电流或截止状态电流密度以外，还可以使用截止状态电阻（当晶体管关闭时的电阻值）或截止状态电阻率（当晶体管关闭时的电阻率）表示晶体管的特性。此处，可以通过欧姆定律使用截止状态电流和漏极电压获得截止状态电阻R。另外，可以通过公式ρ=RA/L使用沟道形成区域的截面面积A和沟道长度L获得截止状态电阻率ρ。具体地，在以上情况中，截止状态电阻率是1×109Ω·m或者更多（备选地，1×1010Ω·m或者更多）。注意，使用氧化物半导体层的厚度d和沟道宽度W由A=dW表示截面面积A。
当使用此高度纯化的本征氧化物半导体层206a时，可以充分地降低晶体管的截止状态电流。
注意，在本实施例中，尽管描述使用晶体管250代替前面的实施例所示出的晶体管162的情况，但是所公开的发明不必理解为限制于此。例如，氧化物半导体可以用于所有的晶体管，包括通过充分地增加电特性而包括于集成电路的晶体管。在此情况下，晶体管不需要是如前面的实施例中描述的叠层结构。注意，为了实现良好的电路操作，包括氧化物半导体的晶体管的场效应迁移率μ优选为μ>100cm2/V·s。在此情况下，半导体装置可以使用玻璃衬底等形成。
在本实施例中所示出的结构、方法等可以与其他实施例中所示出的任何结构、方法等合适地组合。
（实施例5）
接下来，参照图10A到10E描述使用可以用作前面的实施例（例如，实施例1）中的开关晶体管S1的氧化物半导体来制造晶体管的方法的例子。在本实施例中，详细描述了将具有晶体区域的第一氧化物半导体层以及通过从第一氧化物半导体层的晶体区域的晶体生长而获得的第二氧化物半导体层用作氧化物半导体层的情况。注意，在下文中，作为例子描述顶栅晶体管，但是晶体管的结构没有必要限制于顶栅晶体管。
首先，在下层衬底300上形成绝缘层302。此后，在绝缘层302上形成第一氧化物半导体层并且进行第一热处理以晶体化包括第一氧化物半导体层的表面的至少一区域，以便形成第一氧化物半导体层304（参照图10A）。
例如，下层衬底300可以是低于前面的实施例（图2A所示出的半导体装置等）的半导体装置中的层间绝缘层128中的一部分的结构主体。对于细节，可以参照前面的实施例。
绝缘层302作为基底起作用并且以与前面的实施例中的绝缘层138、保护绝缘层144等相同的方式形成。对于详细描述，可以参照前面的实施例。注意，优选形成包含尽可能少的氢或水的绝缘层302。
可以与前面的实施例中的氧化物半导体层206相同的方式形成第一氧化物半导体层304。对于第一氧化物半导体层304及其膜形成方法的细节，可以参照前面的实施例。注意，在本实施例中，第一氧化物半导体层304通过第一热处理而有意地晶体化；从而用于可以容易地晶体化的氧化物半导体的膜形成的靶优选用于形成第一氧化物半导体层304。此外，第一氧化物半导体层304的厚度优选为3nm或者更多以及15nm或更少。在本实施例中，具有5nm厚度的第一氧化物半导体层304作为例子。注意，取决于待应用的氧化物半导体材料，半导体装置的预期的使用等该合适的厚度不同，并且因此取决于待使用的材料、预期的用途等合适地设置该厚度。
以温度450℃或更高以及850℃或更低、优选550℃或更高以及750℃或更低进行第一热处理。热处理优选进行一分钟或者更多以及24小时或更少。第一热处理的气氛优选为其中不包括氢、水等的气氛。例如，气氛可以是其中充分地移除水的氮气氛、氧气氛、稀有气体（例如氦、氖和氩）气氛等。
对于热处理器件，除了电炉以外，还可以使用用于通过由介质（例如热的气体等）给出的热传导或热辐射来加热待处理的对象的装置。例如，可以使用快速热退火（RTA）器件，例如灯快速热退火（LRTA）器件或气体快速热退火（GRTA）器件。LRTA器件是用于通过从灯（例如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯）发射的光辐射（电磁波）来加热待处理的对象的器件。GRTA器件是用于使用高温气体的热处理的器件。使用通过热处理不与待处理对象反应的惰性气体（例如氮）或稀有气体（例如氩）作为该气体。
至少包括第一氧化物半导体层304的表面的区域通过第一热处理晶体化。晶体从第一氧化物半导体层304的表面生长到第一氧化物半导体层304的内部，由此形成晶体区域。注意，在一些情况下，晶体区域包含其平均厚度是2nm或者更多以及10nm或更少的盘状晶体。此外，在一些情况下，晶体区域包含其c轴对准垂直于氧化物半导体层的表面的方向的晶体。
另外，当通过第一热处理形成晶体区域时优选从第一氧化物半导体层304移除氢（包括水和氢氧基）等。在移除氢等的情况下，第一热处理可以以6N（99.9999％）或者更多（即，杂质的浓度是1ppm或更少）的纯度在例如氮气氛、氧气氛和稀有气体（例如氦、氖和氩）气氛的气氛中进行。更优选地，可以使用纯度是7N（99.99999％）或者更多（即，杂质的浓度是0.1ppm或更少）的气氛。此外，第一热处理可以在20ppm或更低、优选1ppm或更低的H2O浓度的超干空气中进行。
此外，当通过第一热处理形成晶体区域时优选供应氧到第一氧化物半导体层304。例如，通过改变热处理的气氛到氧气氛等，可以供应氧到第一氧化物半导体层304。
在本实施例中，在氮气氛下以700℃进行热处理一小时作为第一热处理并且从氧化物半导体层移除氢等。此后，通过改变气氛到氧气氛，供应氧到第一氧化物半导体层304的内部。注意，第一热处理的主要目标是晶体区域的格式，以便可以额外地进行其目标是移除氢等并且供应氧的另一处理。例如，在用于移除氢等的热处理以及用于供应氧的处理进行之后可以进行用于晶体化的热处理。
通过此第一热处理可以获得具有晶体区域以及从其中移除氢（包括水和氢氧基）等并且供应氧到其的第一氧化物半导体层304。
接下来，在至少在包括表面的区域具有晶体区域的第一氧化物半导体层304上形成第二氧化物半导体层306（参照图10B）。
第二氧化物半导体层306可以以与前面的实施例中的氧化物半导体层206相同的方式形成。对于第二氧化物半导体层306及其膜形成方法的细节可以参照前面的实施例。注意，优选第二氧化物半导体层306形成为具有的厚度大于第一氧化物半导体层304的厚度。另外，优选第二氧化物半导体层306形成为使得第一氧化物半导体层304和第二氧化物半导体层306的厚度的和为3nm或者更多以及50nm或更少。注意，取决于氧化物半导体材料、期望的用途等合适的厚度不同，并且因此取决于材料、期望的用途等合适地设置厚度。
对于第二氧化物半导体层306，优选使用具有与第一氧化物半导体层304的材料相同的主成分的材料，例如，其晶格常数在晶体化后接近于第一氧化物半导体层304的晶格常数（晶格不匹配为1％或更少）的材料。这是因为，在使用具有相同的主成分的材料的情况下，通过使用第一氧化物半导体层304的晶体区域作为种子，晶体可以在第二氧化物半导体层306晶体化中容易地生长。此外，在使用具有相同的主成分的材料的情况下，第一氧化物半导体层304与第二氧化物半导体层306之间的界面的物理性质和电特性是良好的。
注意，当通过晶体化获得所希望的膜质量时，具有不同的主成分的材料可以用于形成第二氧化物半导体层306。
接下来，对第二氧化物半导体层306进行第二热处理，以便通过使用第一氧化物半导体层304的晶体区域的作为种子而生长晶体以形成第二氧化物半导体层306a（参照图10C）。
第二热处理的温度是450℃或更高以及850℃或更低，优选为600℃或更高以及700℃或更低。进行第二热处理一分钟或者更多以及100小时或更少，优选5小时或者更多以及20小时或更少，并且典型地10小时。注意，第二热处理中还优选氢、水等不包含于处理气氛中。
气氛的细节和热处理的效果与第一热处理的相同。可以使用的热处理器件与第一热处理的相同。例如，在增加第二热处理的温度时，炉子内部的气氛设置为氮气氛以及在进行冷却时，炉子的气氛设置为氧气氛。因此，可以在氮气氛下移除氢等并且可以在氧气氛下供应氧。
进行如以上描述的第二热处理，由此晶体从在第一氧化物半导体层304中形成的晶体区域生长到第二氧化物半导体层306的整个区；从而可以形成第二氧化物半导体层306a。另外，可以形成从其中移除氢（包括水和氢氧基）以及供应氧到其的第二氧化物半导体层306a。此外，可以通过进行第二热处理而增加第一氧化物半导体层304的晶体区域的定向。
例如，在In-Ga-Zn-O基氧化物半导体材料用于第二氧化物半导体层306a的情况下，第二氧化物半导体层306a可以包含由InGaO3（ZnO） m （m>0并且m不是自然数）表示的晶体、由In2Ga2ZnO7（In：Ga：Zn：O=2：2：1：7）表示的晶体等。对准此晶体以便通过第二热处理其c轴垂直于第二氧化物半导体层306b的表面。
此处，晶体包括任何In、Ga和Zn，并且可以认为具有平行于a轴和b轴的层的叠层结构。具体地，晶体具有在c轴方向层叠有其中包含In的层以及不包含In的层（包含Ga或Zn的层）的结构。
在In-Ga-Zn-O基氧化物半导体晶体中，在平行于包含In的层的a轴和b轴的方向的导电性是良好的。这是由于In-Ga-Zn-O基氧化物半导体晶体中的导电性主要由In控制的事实以及一个In原子的5s轨道与相邻的In原子的5s轨道重叠的事实并且由此形成载流子路径。
另外，在第一氧化物半导体层304具有在与绝缘层302的界面包括非晶区域的结构的情况下，通过第二热处理，晶体从在第一氧化物半导体层304的表面形成的晶体区域向着第一氧化物半导体层304的底部部分生长，由此，在一些情况下非晶区域晶体化。注意，在一些情况下，取决于包括于绝缘层302的材料、第二热处理的条件等而保留非晶区域。
在具有相同的主成分的氧化物半导体材料用于第一氧化物半导体层304和第二氧化物半导体层306的情况下，在一些情况下，第一氧化物半导体层304和第二氧化物半导体层306a具有相同的晶体结构，如图10C所示。因此，尽管第一氧化物半导体层304与第二氧化物半导体层306a之间的边界在图10C中通过虚线指示，但是可以不发现边界，因此在一些情况下可以认为第一氧化物半导体层304和第二氧化物半导体层306a是相同的层。
接下来，通过例如使用掩模的蚀刻的方法处理第一氧化物半导体层304和第二氧化物半导体层306a，以便形成岛状的第一氧化物半导体层304a和岛状的第二氧化物半导体层306b（参照图10D）。
干蚀刻或湿蚀刻可以用于第一氧化物半导体层304和第二氧化物半导体层306a的蚀刻。不必说，可以采用干蚀刻与湿蚀刻的组合。取决于材料可以合适地设置蚀刻条件（蚀刻气体、蚀刻溶液、蚀刻时间、温度等）以便氧化物半导体层可以蚀刻为所希望的形状。可以以与前面的实施例中的半导体层的蚀刻相同的方式进行第一氧化物半导体层304和第二氧化物半导体层306a的蚀刻。对于详细描述，可以参照前面的实施例。
注意，在氧化物半导体层之间，待成为沟道形成区域的区域优选具有平坦表面。例如，在与栅电极（沟道形成区域）重叠的区域中，在第二氧化物半导体层306b的表面的高度的差别优选为1nm或更少（更优选为0.2nm或更少）。
接下来，形成导电层以便与第二氧化物半导体层306b接触。此后，选择性地蚀刻导电层，由此形成源电极或漏电极308a和源电极或漏电极308b（参照图10D）。可以与前面的实施例中的源电极或漏电极142a和142b相同的方式形成源电极或漏电极308a和308b。对于详细描述，可以参照前面的实施例。
在一些情况下，在图10D所示出的步骤期间，与源电极或漏电极308a和源电极或漏电极308b接触的晶体层在第一氧化物半导体层304a和第二氧化物半导体层306b的侧面成为非晶状态。因此，第一氧化物半导体层304a和第二氧化物半导体层306b的整个区域不总是具有晶体结构。
然后，形成与第二氧化物半导体层306b的部分接触的栅极绝缘层312。可以使用CVD法、溅射法等形成栅极绝缘层312。此后，在与第一氧化物半导体层304a和第二氧化物半导体层306b重叠的栅极绝缘层312上的区域形成栅电极314。在栅极绝缘层312和栅电极314上形成层间绝缘层316和层间绝缘层318（参照图10E）。可以以与前面的实施例中的栅极绝缘层138、栅电极136c、栅电极145以及层间绝缘层216和218相同的方式形成栅极绝缘层312、栅电极314以及层间绝缘层316和318。对于详细描述，可以参照前面的实施例。
形成的栅极绝缘层312期望在惰性气体气氛或氧气氛中经受第三热处理。以温度200℃或更高以及450℃或更低、优选250℃或更高以及350℃或更低进行第三热处理。例如，在包含氧的气氛中以250℃进行热处理一小时。第三热处理可以降低晶体管的电特性的变化。此外，在栅极绝缘层312包含氧的情况下，供应氧到第二氧化物半导体层306b并且填充第二氧化物半导体层306b的氧缺乏，由此可以形成i型（本征半导体）氧化物半导体层或极其接近于i型的氧化物半导体层。
注意，在本实施例中，在栅极绝缘层312形成后进行第三热处理；然而，第三热处理的时机不限于此。备选地，在通过另一热处理（例如第二热处理）已经供应氧到第二氧化物半导体层的情况下，第三热处理可以省略。
以此方式，完成通过从第一氧化物半导体层304a的晶体区域的晶体生长获得的使用第一氧化物半导体层304a和第二氧化物半导体层306b的晶体管350。
图10E所示出的晶体管350包括以下部件：在下层衬底300上提供的第一氧化物半导体层304a（在其间插入绝缘层302）；在第一氧化物半导体层304a上提供的第二氧化物半导体层306b；电连接到第二氧化物半导体层306b的源电极或漏电极308a和源电极或漏电极308b；覆盖第二氧化物半导体层306b、源电极或漏电极308a和源电极或漏电极308b的栅极绝缘层312；栅极绝缘层312上的栅电极314；栅极绝缘层312和栅电极314上的层间绝缘层316；以及层间绝缘层316上的层间绝缘层318。
在本实施例中所示出的晶体管350中，因为第一氧化物半导体层304a和第二氧化物半导体层306b是高度纯化的，所以氢浓度是5×1019原子/cm3或更少，优选为5×1018原子/cm3或更少，以及更优选为5×1017原子/cm3或更少。此外，氧化物半导体层206a的载流子密度（例如，小于1×1012/cm3，优选小于1.45×1010/cm3）充分地小于一般硅晶圆的载流子密度（大约1×1014/cm3）。因此，充分地降低截止状态电流。例如，在沟道长度是10μm并且氧化物半导体层的厚度是30nm的情况下，当漏极电压的范围是大约1V到10V时，截止状态电流（当栅极与源极之间的电压是0V或更少时的漏极电流）是1×10-13A或更少。此外，室温下的截止状态电流密度（通过以沟道宽度来除截止状态电流所获得的值）是100aA（1aA（attoampere）是10-18A（安培））/μm或更少，优选为10aA/μm或更少，更优选为1aA/μm或更少。
注意，除了截止状态电流或截止状态电流密度以外，还可以使用截止状态电阻（当晶体管关闭时的电阻值）或截止状态电阻率（当晶体管关闭时的电阻率）来表示晶体管的特性。此处，可以通过欧姆定律使用截止状态电流和漏极电压来获得截止状态电阻R。另外，可以通过公式ρ=RA/L使用沟道形成区域的截面面积A和沟道长度L来获得截止状态电阻率ρ。具体地，在以上情况中，截止状态电阻率是1×109Ω·m或者更多（备选地，1×1010Ω·m或者更多）。注意，由A=dW使用氧化物半导体层的厚度d和沟道宽度W来表示截面面积A。
当使用此高度纯化的本征第一氧化物半导体层304a和第二氧化物半导体层306b时，可以充分地降低晶体管的截止状态电流。
另外，在本实施例中，包括晶体区域的第一氧化物半导体层304a以及通过从第一氧化物半导体层304a的晶体区域的晶体生长获得的第二氧化物半导体层306b用作氧化物半导体层，由此可以增加场效应迁移率并且可以实现具有良好电特性的晶体管。
注意，在本实施例中，描述了使用晶体管350代替前面的实施例所示出的晶体管162；然而，所公开的发明没有必要的理解为限制于此。例如，在本实施例中所示出的晶体管350使用包括晶体区域的第一氧化物半导体层304a以及通过从第一氧化物半导体层304a的晶体区域的晶体生长而获得的第二氧化物半导体层306b，以便晶体管350具有良好场效应迁移率。因此，氧化物半导体可以用于所有的晶体管，包括包含于集成电路的晶体管。在此情况下，晶体管不需要是如前面的实施例中描述的叠层结构。注意，为了实现良好电路操作，包括氧化物半导体的晶体管的场效应迁移率μ优选为μ>100cm2/V·s。在此情况下，可以使用玻璃衬底等形成半导体装置。
在本实施例中所示出的结构、方法等可以与其他实施例中所示出的任何结构、方法等合适地组合。
（实施例6）
在本实施例中，参照图11A到11F描述将以上实施例中描述的半导体装置应用于电子器具的情况。描述了将以上描述的半导体装置应用于电子器具例如计算机、移动电话机（也称作移动电话或移动电话装置）、个人数字助理（包括便携式游戏机器、音频再现装置等）、数码相机、数字视频相机、电子纸、电视机（也称作电视或电视接收器）等的情况。
图11A示出包括壳体401、壳体402、显示部分403、键盘404等的笔记本个人计算机。在壳体401和壳体402中提供前面的实施例所示出的半导体装置。从而可以实现具有充分低的功率消耗的笔记本PC。
图11B示出包括配备有显示部分413、外部界面415、操作按钮414等的主体411的个人数字助理（PDA）。还提供操作个人数字助理的触笔412等。在主体411中提供前面的实施例所示出的半导体装置。因此，可以实现具有充分低的功率消耗的个人数字助理。
图11C示出具有附加包括两个壳体421和423的电子纸的电子书阅读器420。壳体421和423通过铰链部分437连接并且可以用铰链部分437打开或关闭。用此结构，可以类似于纸质书地操作电子书阅读器。壳体421配备有电源开关431、操作键433、扬声器435等。在至少一个壳体421和423中提供前面的实施例所示出的半导体装置。因此，可以实现具有充分低的功率消耗的电子书阅读器。
图11D是包括两个壳体440和441的移动电话。此外，图11D示出的未折叠的壳体440和441可以通过滑动而彼此重叠。从而移动电话可以是用于便携式用途的合适的尺寸。壳体441包括显示面板442、扬声器443、麦克风444、指向装置446、相机透镜447、外部连接端子448等。壳体440配备有用于充电移动电话的太阳能电池449、外部存储器槽450等。此外，天线并入在壳体441中。在至少一个壳体440和441中提供前面的实施例所示出的半导体装置。从而可以实现具有充分低的功率消耗的移动电话机。
图11E是包括主体461、显示部分467、目镜部分463、操作开关464、显示部分465、电池466等的数码相机。在主体461中提供前面的实施例所示出的半导体装置。因此，可以实现具有充分低的功率消耗的数码相机。
图11F是包括壳体471、显示部分473、支架475等的电视机470。电视机470可以通过壳体471的操作开关和单独的遥控器480而操作。在壳体471和单独的遥控器480中装配有前面的实施例所示出的半导体装置。从而可以实现具有充分低的功率消耗的电视机。
如上所述，在本实施例中所示出的电子器具中装配有关于前面的实施例的集成电路。因此，可以实现其待机功率充分地降低并且功率消耗充分地降低的电子器具。
本申请基于2009年12月11日向日本专利局提交的日本专利申请第2009-281949号，其全部内容通过参照并入于此。

Claims (25)

1. 一种半导体装置，包括：
第一电源端子；
第二电源端子；
开关晶体管，包括氧化物半导体材料；以及
集成电路，包括第一端子和第二端子，
其中所述第一电源端子电连接到所述开关晶体管的源极端子和漏极端子中的一个，
其中所述开关晶体管的所述源极端子和所述漏极端子中的另一个电连接到所述集成电路的所述第一端子，以及
其中所述集成电路的所述第二端子电连接到所述第二电源端子。
2. 根据权利要求1所述的半导体装置，
其中所述开关晶体管包括：
氧化物半导体层，包括所述氧化物半导体材料；
栅电极，配置为施加电场到所述氧化物半导体层；
栅极绝缘层，在所述氧化物半导体层与所述栅电极之间；以及
源电极和漏电极，电连接到所述氧化物半导体层。
3. 根据权利要求1所述的半导体装置，其中所述氧化物半导体材料是In-Ga-Zn-O基氧化物半导体材料。
4. 根据权利要求1所述的半导体装置，其中所述开关晶体管的漏电流是1×10-13A或更少。
5. 根据权利要求1所述的半导体装置，其中所述集成电路包括除所述氧化物半导体材料以外的半导体材料。
6. 根据权利要求5所述的半导体装置，其中所述除所述氧化物半导体材料以外的半导体材料是硅。
7. 根据权利要求1所述的半导体装置，其中所述集成电路包括CMOS电路。
8. 根据权利要求1所述的半导体装置，
其中所述集成电路还包含第三端子和第四端子，
其中所述第三端子是输入端子，以及
其中所述第四端子是输出端子。
9. 一种半导体装置，包括：
第一电源端子；
第二电源端子；
开关晶体管，包括氧化物半导体材料并且包括第一控制端子和第二控制端子；以及
集成电路，包括第一端子和第二端子，
其中所述第一电源端子电连接到所述开关晶体管的源极端子和漏极端子中的一个，
其中所述开关晶体管的所述源极端子和所述漏极端子中的另一个电连接到所述集成电路的所述第一端子，以及
其中所述集成电路的所述第二端子电连接到所述第二电源端子。
10. 根据权利要求9所述的半导体装置，
其中所述开关晶体管包括：
氧化物半导体层，包括所述氧化物半导体材料；
第一栅电极，配置为施加电场到所述氧化物半导体层；
栅极绝缘层，在所述氧化物半导体层与所述第一栅电极之间；
源电极和漏电极，电连接到所述氧化物半导体层；
第二栅电极，配置为施加电场到所述氧化物半导体层以控制阈值电压；以及
保护绝缘层，在所述源电极、所述漏电极以及所述第二栅电极之间。
11. 根据权利要求9所述的半导体装置，其中所述氧化物半导体材料是In-Ga-Zn-O基氧化物半导体材料。
12. 根据权利要求9所述的半导体装置，其中所述开关晶体管的漏电流是1×10-13A或更少。
13. 根据权利要求9所述的半导体装置，其中所述集成电路包括除所述氧化物半导体材料以外的半导体材料。
14. 根据权利要求13所述的半导体装置，其中所述除所述氧化物半导体材料以外的半导体材料是硅。
15. 根据权利要求9所述的半导体装置，其中所述集成电路包括CMOS电路。
16. 根据权利要求9所述的半导体装置，
其中所述集成电路还包含第三端子和第四端子，
其中所述第三端子是输入端子，以及
其中所述第四端子是输出端子。
17. 一种半导体装置，包括：
第一电源端子；
第二电源端子；
集成电路，包括第一端子和第二端子；
绝缘层，在所述集成电路上；以及
开关晶体管，包括所述绝缘层上的氧化物半导体材料，
其中所述第一电源端子电连接到所述开关晶体管的源极端子和漏极端子中的一个，
其中所述开关晶体管的所述源极端子和所述漏极端子中的另一个电连接到所述集成电路的所述第一端子，以及
其中所述集成电路的所述第二端子电连接到所述第二电源端子。
18. 根据权利要求17所述的半导体装置，
其中所述开关晶体管包括：
氧化物半导体层，包括所述氧化物半导体材料；
栅电极，配置为施加电场到所述氧化物半导体层；
栅极绝缘层，在所述氧化物半导体层与所述栅电极之间；以及
源电极和漏电极，电连接到所述氧化物半导体层。
19. 根据权利要求17所述的半导体装置，其中所述氧化物半导体材料是In-Ga-Zn-O基氧化物半导体材料。
20. 根据权利要求17所述的半导体装置，其中所述开关晶体管的漏电流是1×10-13A或更少。
21. 根据权利要求17所述的半导体装置，其中所述集成电路包括除所述氧化物半导体材料以外的半导体材料。
22. 根据权利要求21所述的半导体装置，其中所述除所述氧化物半导体材料以外的半导体材料是硅。
23. 根据权利要求17所述的半导体装置，其中所述集成电路包括CMOS电路。
24. 根据权利要求17所述的半导体装置，
其中所述集成电路还包含第三端子和第四端子，
其中所述第三端子是输入端子，以及
其中所述第四端子是输出端子。
25. 根据权利要求17所述的半导体装置，
其中所述集成电路在半导体衬底上形成。
CN201080056245.6A 2009-12-11 2010-11-19 半导体装置 Active CN102656683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510003952.3A CN104600105B (zh) 2009-12-11 2010-11-19 半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009281949 2009-12-11
JP2009-281949 2009-12-11
PCT/JP2010/071191 WO2011070928A1 (en) 2009-12-11 2010-11-19 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510003952.3A Division CN104600105B (zh) 2009-12-11 2010-11-19 半导体装置

Publications (2)

Publication Number Publication Date
CN102656683A true CN102656683A (zh) 2012-09-05
CN102656683B CN102656683B (zh) 2015-02-11

Family

ID=44141911

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510003952.3A Expired - Fee Related CN104600105B (zh) 2009-12-11 2010-11-19 半导体装置
CN201080056245.6A Active CN102656683B (zh) 2009-12-11 2010-11-19 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510003952.3A Expired - Fee Related CN104600105B (zh) 2009-12-11 2010-11-19 半导体装置

Country Status (6)

Country Link
US (5) US8809850B2 (zh)
JP (10) JP2011142314A (zh)
KR (3) KR101894821B1 (zh)
CN (2) CN104600105B (zh)
TW (4) TWI578444B (zh)
WO (1) WO2011070928A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376584A (zh) * 2010-08-06 2012-03-14 株式会社半导体能源研究所 半导体装置及其制造方法
CN103985760A (zh) * 2009-12-25 2014-08-13 株式会社半导体能源研究所 半导体装置
US9209307B2 (en) 2013-05-20 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019169737A (ja) * 2014-03-07 2019-10-03 株式会社半導体エネルギー研究所 半導体装置
JP2021103798A (ja) * 2013-10-22 2021-07-15 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655340B (zh) 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
WO2011089847A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
KR101899880B1 (ko) 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
JP6109489B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 Ｅｌ表示装置
WO2012160963A1 (en) * 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2021101485A (ja) * 2011-06-17 2021-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US9117916B2 (en) * 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102084274B1 (ko) * 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI580189B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6027898B2 (ja) 2012-01-23 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013182998A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
JP6173007B2 (ja) * 2012-04-27 2017-08-02 株式会社半導体エネルギー研究所 半導体集積回路
US9007090B2 (en) * 2012-05-01 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method of driving semiconductor device
US9104395B2 (en) 2012-05-02 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Processor and driving method thereof
KR102164990B1 (ko) * 2012-05-25 2020-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자의 구동 방법
JP5826716B2 (ja) * 2012-06-19 2015-12-02 株式会社東芝 半導体装置及びその製造方法
JP6224931B2 (ja) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
TWI581404B (zh) 2012-08-10 2017-05-01 半導體能源研究所股份有限公司 半導體裝置以及該半導體裝置的驅動方法
JP2014057296A (ja) 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP2014057298A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2014150481A (ja) * 2013-02-04 2014-08-21 Sharp Corp 半導体装置
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
US9343288B2 (en) * 2013-07-31 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2884542A3 (en) * 2013-12-10 2015-09-02 IMEC vzw Integrated circuit device with power gating switch in back end of line
US9515661B2 (en) * 2014-05-09 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, and clock tree
KR102582740B1 (ko) * 2014-05-30 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
US10056497B2 (en) 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10930603B2 (en) 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
US9934826B2 (en) 2016-04-14 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20170373195A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP7073090B2 (ja) 2016-12-28 2022-05-23 株式会社半導体エネルギー研究所 ニューラルネットワークを利用したデータ処理装置、電子部品、および電子機器
WO2018179121A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 半導体装置および半導体装置の製造方法
US11411081B2 (en) 2020-04-22 2022-08-09 Globalfoundries U.S. Inc. Field effect transistor (FET) stack and methods to form same
KR20230043603A (ko) 2021-09-24 2023-03-31 한국전자통신연구원 산화물 반도체를 포함하는 sram 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274601A (en) * 1991-11-08 1993-12-28 Hitachi, Ltd. Semiconductor integrated circuit having a stand-by current reducing circuit
CN1848441A (zh) * 2002-09-10 2006-10-18 日本电气株式会社 薄膜半导体装置及其制造方法
CN101015051A (zh) * 2004-09-09 2007-08-08 株式会社半导体能源研究所 无线芯片
US20080073653A1 (en) * 2006-09-27 2008-03-27 Canon Kabushiki Kaisha Semiconductor apparatus and method of manufacturing the same
US20080213954A1 (en) * 1995-03-23 2008-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2009110623A1 (en) * 2008-03-06 2009-09-11 Canon Kabushiki Kaisha Method of treating semiconductor element

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62115874A (ja) * 1985-11-15 1987-05-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3112047B2 (ja) 1991-11-08 2000-11-27 株式会社日立製作所 半導体集積回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3767613B2 (ja) 1994-12-27 2006-04-19 セイコーエプソン株式会社 液晶表示装置及びその製造方法、並びに電子機器
JPH08186180A (ja) * 1994-12-28 1996-07-16 Oki Electric Ind Co Ltd Ｃｍｉｓ型集積回路装置及びその製造方法
JPH08264798A (ja) 1995-03-23 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2008085348A (ja) 1996-04-08 2008-04-10 Renesas Technology Corp 半導体集積回路装置
EP0951072B1 (en) 1996-04-08 2009-12-09 Hitachi, Ltd. Semiconductor integrated circuit device
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3239867B2 (ja) * 1998-12-17 2001-12-17 日本電気株式会社 半導体装置
JP2000243851A (ja) 1999-02-17 2000-09-08 Hitachi Ltd 半導体集積回路装置
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP2001053599A (ja) * 1999-08-12 2001-02-23 Nec Corp 半導体集積回路
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002064150A (ja) 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
TW463393B (en) 2000-08-25 2001-11-11 Ind Tech Res Inst Structure of organic light emitting diode display
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4736313B2 (ja) 2002-09-10 2011-07-27 日本電気株式会社 薄膜半導体装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6940307B1 (en) 2003-10-22 2005-09-06 Altera Corporation Integrated circuits with reduced standby power consumption
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
KR100519801B1 (ko) * 2004-04-26 2005-10-10 삼성전자주식회사 스트레스 완충 스페이서에 의해 둘러싸여진 노드 콘택플러그를 갖는 반도체소자들 및 그 제조방법들
WO2005122272A1 (ja) * 2004-06-08 2005-12-22 Nec Corporation 歪みシリコンチャネル層を有するｍｉｓ型電界効果トランジスタ
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
IL163209A (en) * 2004-07-26 2009-08-03 Yair Eilam A sewing machine needle for sewing with a complex thread
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006108654A (ja) * 2004-09-09 2006-04-20 Semiconductor Energy Lab Co Ltd 無線チップ
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7274217B2 (en) 2005-04-07 2007-09-25 International Business Machines Corporation High performance PFET header in hybrid orientation technology for leakage reduction in digital CMOS VLSI designs
KR100621633B1 (ko) * 2005-04-18 2006-09-19 삼성전자주식회사 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법및 그에 의해 형성된 반도체 장치
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
US7292061B2 (en) 2005-09-30 2007-11-06 Masaid Technologies Incorporated Semiconductor integrated circuit having current leakage reduction scheme
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7248457B2 (en) * 2005-11-15 2007-07-24 Toto Ltd. Electrostatic chuck
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101176545B1 (ko) * 2006-07-26 2012-08-28 삼성전자주식회사 마이크로 렌즈의 형성방법과 마이크로 렌즈를 포함한이미지 센서 및 그의 제조방법
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5143410B2 (ja) 2006-12-13 2013-02-13 出光興産株式会社 スパッタリングターゲットの製造方法
EP2471972B1 (en) 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7620926B1 (en) 2007-03-20 2009-11-17 Xilinx, Inc. Methods and structures for flexible power management in integrated circuits
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
ATE551770T1 (de) * 2007-04-20 2012-04-15 Mitsubishi Electric Corp Umrichter-steuerung
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
US20090076322A1 (en) 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
JP5101387B2 (ja) 2007-09-13 2012-12-19 富士フイルム株式会社 カプセル型内視鏡
JP2009130209A (ja) 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5202094B2 (ja) 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP5519120B2 (ja) * 2008-05-27 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
KR101529575B1 (ko) * 2008-09-10 2015-06-29 삼성전자주식회사 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101930730B1 (ko) * 2009-10-30 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101700154B1 (ko) 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
KR102010752B1 (ko) * 2009-12-04 2019-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011070905A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101789975B1 (ko) 2010-01-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274601A (en) * 1991-11-08 1993-12-28 Hitachi, Ltd. Semiconductor integrated circuit having a stand-by current reducing circuit
US20080213954A1 (en) * 1995-03-23 2008-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN1848441A (zh) * 2002-09-10 2006-10-18 日本电气株式会社 薄膜半导体装置及其制造方法
CN101015051A (zh) * 2004-09-09 2007-08-08 株式会社半导体能源研究所 无线芯片
US20080073653A1 (en) * 2006-09-27 2008-03-27 Canon Kabushiki Kaisha Semiconductor apparatus and method of manufacturing the same
WO2009110623A1 (en) * 2008-03-06 2009-09-11 Canon Kabushiki Kaisha Method of treating semiconductor element

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991265B2 (en) 2009-12-25 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103985760A (zh) * 2009-12-25 2014-08-13 株式会社半导体能源研究所 半导体装置
US11825665B2 (en) 2009-12-25 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11456296B2 (en) 2009-12-25 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10553589B2 (en) 2009-12-25 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103985760B (zh) * 2009-12-25 2017-07-18 株式会社半导体能源研究所 半导体装置
CN102376584B (zh) * 2010-08-06 2016-05-18 株式会社半导体能源研究所 半导体装置及其制造方法
CN102376584A (zh) * 2010-08-06 2012-03-14 株式会社半导体能源研究所 半导体装置及其制造方法
US9991397B2 (en) 2013-05-20 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9666724B2 (en) 2013-05-20 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9209307B2 (en) 2013-05-20 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2021103798A (ja) * 2013-10-22 2021-07-15 株式会社半導体エネルギー研究所 半導体装置
JP7066894B2 (ja) 2013-10-22 2022-05-13 株式会社半導体エネルギー研究所 半導体装置
JP2019169737A (ja) * 2014-03-07 2019-10-03 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
TWI578444B (zh) 2017-04-11
JP2012256929A (ja) 2012-12-27
JP2017085185A (ja) 2017-05-18
CN104600105B (zh) 2018-05-08
US20110140099A1 (en) 2011-06-16
TW201717320A (zh) 2017-05-16
TWI529856B (zh) 2016-04-11
US20140332806A1 (en) 2014-11-13
JP2021068915A (ja) 2021-04-30
US20140061640A1 (en) 2014-03-06
US20170170324A1 (en) 2017-06-15
TWI622130B (zh) 2018-04-21
TWI534954B (zh) 2016-05-21
US9893204B2 (en) 2018-02-13
JP2020038994A (ja) 2020-03-12
US9209251B2 (en) 2015-12-08
JP5461633B2 (ja) 2014-04-02
JP6824368B2 (ja) 2021-02-03
TW201620076A (zh) 2016-06-01
JP2022040264A (ja) 2022-03-10
JP2015111715A (ja) 2015-06-18
TW201415579A (zh) 2014-04-16
JP6096345B2 (ja) 2017-03-15
JP2019021936A (ja) 2019-02-07
JP5948448B2 (ja) 2016-07-06
US9508742B2 (en) 2016-11-29
CN104600105A (zh) 2015-05-06
JP2023184544A (ja) 2023-12-28
KR102046308B1 (ko) 2019-11-19
US8809850B2 (en) 2014-08-19
CN102656683B (zh) 2015-02-11
US20160086979A1 (en) 2016-03-24
KR101894821B1 (ko) 2018-09-05
KR20180099941A (ko) 2018-09-05
JP6625190B2 (ja) 2019-12-25
KR20120120202A (ko) 2012-11-01
US8901559B2 (en) 2014-12-02
JP2011142314A (ja) 2011-07-21
KR101770976B1 (ko) 2017-08-24
WO2011070928A1 (en) 2011-06-16
KR20170094559A (ko) 2017-08-18
TW201138026A (en) 2011-11-01
JP2016139816A (ja) 2016-08-04

Similar Documents

Publication Publication Date Title
CN102656683B (zh) 半导体装置
JP7352606B2 (ja) 半導体装置
JP7436554B2 (ja) 半導体装置及びその作製方法
JP7350962B2 (ja) 半導体装置
JP6349440B2 (ja) 半導体装置の作製方法
JP6356203B2 (ja) 酸化物半導体膜
JP2022111377A (ja) 半導体装置
CN103123936B (zh) 半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant