TWI534954B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI534954B
TWI534954B TW102143759A TW102143759A TWI534954B TW I534954 B TWI534954 B TW I534954B TW 102143759 A TW102143759 A TW 102143759A TW 102143759 A TW102143759 A TW 102143759A TW I534954 B TWI534954 B TW I534954B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
transistor
insulating layer
layer
semiconductor layer
Prior art date
Application number
TW102143759A
Other languages
English (en)
Other versions
TW201415579A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201415579A publication Critical patent/TW201415579A/zh
Application granted granted Critical
Publication of TWI534954B publication Critical patent/TWI534954B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

半導體裝置
本揭露發明之技術領域係關於一種使用氧化物半導體的一半導體裝置。在此說明書中的半導體裝置是代表所有利用半導體特性而運作的裝置。例如，半導體裝置廣泛地包含下列元件：一半導體元件(包含所謂的電源裝置)諸如電晶體、二極體及閘流管、一積體電路例如影像感測器、記憶體及轉換器、一包含上述元件的積體電路及一顯示裝置與其他以液晶顯示裝置為代表的裝置。
因為CMOS電路具低耗能而且能夠在高速下操作以及能夠高度整合，故CMOS電路是半導體積體電路的必要組成。另一方面，近幾年，隨著MOS電晶體的微型化，起因於漏電流(也稱為閉態電流，次臨界電流或其他類似名稱)的增加而在當非操作狀態下的功率消耗的增加(待機期間的功率消耗、在下文中也稱為待機功率)之時的功率消耗的增加成為了一種問題。例如在一種通道長度微型化至近乎0.1μm或更小的矽MOS電晶體中，當閘極與源極 之間的電位設定至一臨界電壓或更小時，汲極電流的值無法成為零。
為了避免由於漏電流而導致的待機功率的增加，一種使用開關電晶體的技術已被提出(例如，參見專利文件1)。此揭露於專利文件1中的技術如下：一具有比CMOS電路為小的漏電流的開關電晶體設在一電源供應器與此CMOS電路之間；開關電晶體在CMOS電路未運作時關閉以減少待機功率。
[參考文獻]
[專利文件1]日本公開專利申請號H5-210976
在專利文件1所揭露的技術中的待機功率取決於開關電晶體的漏電源。亦即，待機功率能夠藉由充分減少開關電晶體的漏電流而充分降低。
與此相對的，運作CMOS電路需要充分的電流以獲得CMOS電路的適當運作。因此，在提供有專利文件1所揭露的技術中的開關電晶體的情況中，為了供應足夠的電流至CMOS電路及引起CMOS電路之運作，開關電晶體的通道寬度需要等於或大於包括在CMOS電路中的電晶體的通道寬度。
鑒於前述問題，藉由使開關電晶體之通道寬度小於包含於積體電路中的電晶體來抑制開關電晶體本身的漏電流 之方法無法實行。
因此，在專利文件1所揭露的技術中使CMOS電路的待機功率大體上為零是困難的。因此，有著在積體電路中所包括的各電路之微量待機功率在一包括有一群多數電路或其類似者的積體電路中會累積成為一大量待機功率的問題。
鑒於前述問題，本發明的一個目的為提供一種充分降低待機功率的新的半導體裝置。
在本揭露之發明中，半導體裝置(例如，一電晶體)係利用高純化氧化物半導體而形成。此利用高純化氧化物半導體形成的之漏電流極小，故能夠充分增加其開關比。換言之，即使當充分引起電晶體之電流驅動性能時，此電晶體之漏電流仍能夠保持在極低位準。
上述氧化物半導體使用於下列結構，藉此能夠充分抑制半導體裝置之待機功率。
例如，本揭露的發明之一個實施例係為一種半導體裝置，包括一第一電源供應端、一第二電源供應端、一包括一氧化物半導體材料之開關電晶體以及一積體電路。第一電源供應端係電性連接開關電晶體之一源極端及一汲極端之其中一個。開關電晶體之源極端及汲極端之另一個係電性連接積體電路之一個端。積體電路之另一個端係電性連接第二電源供應端。
除此之外，本揭露的發明之另一實施例係為一半導體裝置，包括一第一電源供應端，一第二電源供應端，一包 括一氧化物半導體材料且具有一第一控制端及一第二控制端之開關電晶體以及一積體電路。第一電源供應端係電性連接開關電晶體之一源極端及一汲極端之其中一個。開關電晶體之源極端及汲極端之另一個係電性連接積體電路之一個端。積體電路之另一個端係電性連接第二電源供應端。
開關電晶體可包括一包括一氧化物半導體材料之氧化物半導體層、一用以施加一電場於氧化物半導體層之閘極電極、一插入在氧化物半導體層及閘極電極之間的閘極絕緣層、以及電性連接氧化物半導體層之一源極電極及一汲極電極。除此之外，一用以控制開關電晶體之臨界電壓之閘極電極也可被包括在開關電晶體中。在此，閘極電極對應一控制端、源極電極對應一源極端以及汲極電極對應一汲極端。要注意的是除非阻止電路運作，否則每個電極不需要是相同的每一個端。例如，在某些情況中，一些元件(諸如一佈線、一切換元件、一電阻器、一感應器、一電容、一具有其他功能之元件)係被連接在一電極(例如，一源極電極)及一端(例如，一源極端)之間。
再者，氧化物半導體材料可為一In-Ga-Zn-O基氧化物半導體材料。
此外，開關電晶體之漏電流能為1×10-13A或以下。
此外，能利用除了氧化物半導體材料之外的半導體材料形成積體電路。該半導體材料除了氧化物半導體材料之外能為矽。
積體電路包括一CMOS電路。
要注意的是在本說明書中，在一於組件之間之物理關係的描述中，該用字“之上”及“之下”不是一定分別表示“直接在上”及“直接在下”。例如，“一閘極電極在一閘極絕緣層之上”的表達可涉及另一組件係插置在閘極絕緣層及閘極電極之間的情況。除此之外，該用字“之上”及“之下”僅係為了說明方便且除非另有具體指明，否則它們能被互換。
在本說明書中，該用字“電極”及“佈線”並非限制組件之功能。例如，“電極”能被利用作為部分的“佈線”，以及“佈線”能被利用作為部分的“電極”。除此之外，例如，該用字“電極”及“佈線”也能表示複數個“電極”及“佈線”之結合。
再者，當例如利用具有不同極性之電晶體或在電路運作中改變電流流動之一方向時，可切換“源極”及“汲極”之作用。因此，在本說明書中能切換該用字“源極”及“汲極”。
要注意的是在本說明書中，“電性連接”的表達包括電性連接通過“一具有任何電功能之物體”的情況。在此，只要該物體能夠傳送及接收在該物體連接的組件之間的一電子訊號，則“一具有任何電功能之物體”並無特別限制。
例如，在“一具有任何電功能之物體”中，包括例如一電晶體、一電阻器、一感應器、一電容及具有數個功能之其他元件的一切換元件，與電極及佈線一樣。
在本揭露的發明中，高純化氧化物半導體係利用於半 導體裝置。“高純化”係為一概念，包括至少其中一個如下：自氧化物半導體層盡量移除在氧化物半導體中的氫；或者在缺乏氧的氧化物半導體中，提供氧至該氧化物半導體，以便降低由於在氧化物半導體中之氧缺陷而在能隙中之缺陷能階。
如同上述而高純化一氧化物半導體層成為一本質(i型)氧化物半導體。一般來說，氧化物半導體係為一n型半導體，藉此增加一利用氧化物半導體之電晶體的漏電流。在本發明揭露的一個實施例中，為了充分降低漏電流，係高純化一氧化物半導體成為一i型氧化物半導體或接近一i型氧化物半導體。
除此之外，形成至少部分的半導體裝置包括有如同上述的高純化氧化物半導體，以便能實施其待機功率係充分地被降低之一半導體裝置。其可以說是待機功率之抑制效果增加而如同電路變得複雜。
100‧‧‧基材
102‧‧‧保護層
104‧‧‧半導體區
106‧‧‧元件隔離絕緣層
108‧‧‧閘極絕緣層
110‧‧‧閘極電極
112‧‧‧絕緣層
114‧‧‧雜質區
116‧‧‧通道成形區
118‧‧‧側壁絕緣層
120‧‧‧高濃度雜質區
122‧‧‧金屬層
124‧‧‧金屬化合物區
126‧‧‧中間層絕緣層
128‧‧‧中間層絕緣層
130a‧‧‧源極或汲極電極
130b‧‧‧源極或汲極電極
132‧‧‧絕緣層
134‧‧‧導電層
136a‧‧‧電極
136b‧‧‧電極
136c‧‧‧閘極電極
138‧‧‧閘極絕緣層
140‧‧‧氧化物半導體層
142a‧‧‧源極或汲極電極
142b‧‧‧源極或汲極電極
144‧‧‧保護絕緣層
145‧‧‧閘極電極
146‧‧‧中間層絕緣層
148‧‧‧導電層
150a‧‧‧電極
150b‧‧‧電極
150c‧‧‧電極
150d‧‧‧電極
152‧‧‧絕緣層
154a‧‧‧電極
154b‧‧‧電極
154c‧‧‧電極
160‧‧‧電晶體
162‧‧‧電晶體
170‧‧‧半導體裝置
171‧‧‧電路方塊
172‧‧‧電路方塊
173‧‧‧電路方塊
174‧‧‧電路方塊
181‧‧‧切換元件
182‧‧‧切換元件
200‧‧‧下層基材
202‧‧‧絕緣層
206‧‧‧氧化物半導體層
206a‧‧‧氧化物半導體層
208a‧‧‧源極或汲極電極
208b‧‧‧源極或汲極電極
212‧‧‧閘極絕緣層
214‧‧‧閘極電極
216‧‧‧中間層絕緣層
218‧‧‧中間層絕緣層
250‧‧‧電晶體
300‧‧‧下層基材
302‧‧‧絕緣層
304‧‧‧第一氧化物半導體層
304a‧‧‧第一氧化物半導體層
306‧‧‧第二氧化物半導體層
306a‧‧‧第二氧化物半導體層
306b‧‧‧第二氧化物半導體層
308a‧‧‧源極或汲極電極
308b‧‧‧源極或汲極電極
312‧‧‧閘極絕緣層
314‧‧‧閘極電極
316‧‧‧中間層絕緣層
318‧‧‧中間層絕緣層
350‧‧‧電晶體
401‧‧‧殼體
402‧‧‧殼體
403‧‧‧顯示部
404‧‧‧鍵盤
411‧‧‧主體
412‧‧‧指示筆
413‧‧‧顯示部
414‧‧‧操作鈕
415‧‧‧外部界面
420‧‧‧e-book讀取器
421‧‧‧殼體
423‧‧‧殼體
431‧‧‧電源開關
433‧‧‧操作鍵
435‧‧‧揚聲器
437‧‧‧樞紐部
440‧‧‧殼體
441‧‧‧殼體
442‧‧‧顯示面板
443‧‧‧揚聲器
444‧‧‧麥克風
446‧‧‧指向裝置
447‧‧‧攝影機鏡頭
448‧‧‧外部連接端子
449‧‧‧太陽能電池
450‧‧‧外部記憶體插槽
461‧‧‧主體
463‧‧‧目鏡部
464‧‧‧操作開關
465‧‧‧顯示部
466‧‧‧電池
467‧‧‧顯示部
470‧‧‧電視機
471‧‧‧殼體
473‧‧‧顯示部
475‧‧‧支架
480‧‧‧遙控器
在該附有的圖式中：圖1A及1B係關於一半導體裝置之一範例的電路圖；圖2A係為一剖視圖以及圖2B係為一平面圖，每個圖係關於一半導體裝置之一範例；圖3A至3H係關於一半導體裝置之製造流程之剖視圖；圖4A至4G係關於一半導體裝置之製造流程之剖視 圖；圖5A至5D係關於一半導體裝置之製造流程之剖視圖；圖6A及6B係關於一半導體裝置之一範例的電路圖；圖7係關於一半導體裝置之一範例的剖視圖；圖8係關於一半導體裝置之一範例的方塊圖；圖9A至9E係關於一半導體裝置之製造流程之剖視圖；圖10A至10E係關於一半導體裝置之製造流程之剖視圖；以及圖11A至11F係為解釋電子應用的示意圖。
在下文中，將參照隨附圖式說明本發明之實施例。要注意的是本發明並非限制在下列的說明而那些在所屬領域熟習此項技藝者應當理解到在不背離本發明之精神及範圍下能以不同方式修改其模式及細節。因此，本發明不應該被解釋為限制在以下的實施例之說明中。
要注意的是為了容易理解，於圖式中所顯示的每個組成之位置、尺寸、範圍及類似性質在某些情況下並非實際的樣態。因此，本發明並非限制在圖式中所揭露的位置、尺寸、範圍及類似性質。
要注意的是在本說明書中，利用序號例如“第一”、“第二”、及“第三”係為了避免在組件間的混淆，且該用詞 並無數字上限制該組件。
(實施例1)
在本實施例中，將參考圖1A及1B、圖2A及2B、圖3A至3H、圖4A至4G以及圖5A至5D描述根據本發明所揭露之一個實施例之一半導體裝置的一結構及一製造方法。要注意的是在電路圖中，“OS”被寫在一電晶體旁係為了表示該電晶體包括一氧化物半導體。
<半導體裝置之電路配置及運作>
圖1A及1B顯示一半導體裝置之一電路配置之一範例。圖1A係為一利用一為簡易CMOS電路之CMOS反相器電路之半導體裝置之範例。圖1B係為一具有複數個CMOS反相器電路之半導體裝置之範例。
在圖1A中顯示之半導體裝置包括一電源供應端VH、一電源供應端VL、一利用一氧化物半導體材料之開關電晶體S1及一CMOS反相器電路C1。開關電晶體S1典型地係為一利用氧化物半導體之n-通道電晶體。除此之外，一高電位係被提供予電源供應端VH以及一低電位係被提供予電源供應端VL。
在此，於CMOS反相器電路C1中，電源供應端VH係電性連接p-通道電晶體之一源極端。在CMOS反相器電路C1中之p-通道電晶體之一汲極端以及在CMOS反相器電路C1中之n-通道電晶體之一汲極端係互相電性連接 且係連接CMOS反相器電路C1之一輸出端OUT。在CMOS反相器電路C1中之n-通道電晶體之一源極端係電性連接開關電晶體S1之一汲極端。開關電晶體S1之一源極端係電性連接電源供應端VL。除此之外，在CMOS反相器電路C1中之p-通道電晶體之一閘極端以及在CMOS反相器電路C1中之n-通道電晶體之一閘極端係互相電性連接且係連接CMOS反相器電路C1之一輸入端IN。
當半導體裝置運作時，係輸入高電位至開關電晶體S1之一控制端S_IN且開啟開關電晶體S1。在這狀態中，當輸入不是高電位就是低電位至輸入端IN時，係自該輸出端OUT輸出對應該電位之高電位或低電位。例如，當輸入高電位至輸入端IN時，在CMOS反相器電路C1中之p-通道電晶體係關閉而在CMOS反相器電路C1中之n-通道電晶體係開啟，以便CMOS反相器電路C1輸出一對應於該提供至電源供應端VL之電位的低電位。當輸入一低電位至輸入端IN時，在CMOS反相器電路C1中之p-通道電晶體係開啟而在CMOS反相器電路C1中之n-通道電晶體係關閉，以便CMOS反相器電路C1輸出一對應於該提供至電源供應端VH之電位的高電位。
當半導體裝置不運作時，係輸入低電位至開關電晶體S1之一控制端S_IN且關閉開關電晶體S1。藉由CMOS反相器電路C1及開關電晶體S1之合併電阻控制CMOS反相器電路C1中流動之電流(漏電流)，藉此，經由充分地增加開關電晶體S1之閉態電阻及充分地降低開關電 晶體S1之漏電流而能充分地降低功率消耗(在待機期間中的功率消耗，在下文中也被稱作待機功率)。
一利用氧化物半導體材料之電晶體具有一顯著少量的閉態電流的特性。例如，一實質本質氧化物半導體之載子濃度係小於1×1012/cm3，較佳地小於1.45×1010/cm3。例如，在汲極電壓Vd係為+1V或+10V以及閘極電壓Vg係在-5V至-20V之範圍內的情況下，電晶體之閉態電流係為1×10-13A或更低。因此，藉由形成利用一氧化物半導體之開關電晶體S1，能夠充分地降低半導體裝置之漏電流。再者，在利用係為實質本質的一氧化物半導體的情況下，能自大約1×10-20A(10zA(10-21安培))至1×10-19A(100zA)降低室溫下的漏電流。也就是說，甚至能降低漏電流至實質上零。甚至在開關電晶體S1之通道寬度係相對大的情況下，漏電流之總量也不會改變。換句話說，藉由一利用氧化物半導體之電晶體，由降低半導體裝置之功率消耗而能保證足夠的電流驅動能力以及能降低漏電流。
在圖1B中所顯示之半導體裝置對應在圖1A中所顯示之半導體裝置，其中CMOS反相器電路C1係由複數個CMOS反相器電路C1至Cn所取代。
亦即，在圖1B中所顯示的半導體裝置包括一電源供應端VH、一電源供應端VL、一利用氧化物半導體材料及CMOS反相器電路C1至Cn之開關電晶體S1(簡單地也被稱作一積體電路)。除此之外，每一個CMOS反相器電路包括輸入端I1至In及輸出端O1至On。每一個元件之 連接關係係相同於圖1A中之連接關係。在圖1A及1B之間的不同之處係為在圖1B中，複數個CMOS反相器電路C1至Cn係平行地互相連接以及每個CMOS反相器電路係連接至電源供應端VH與開關電晶體S1。當假設一包括平行互相連接之複數個CMOS反相器電路C1至Cn的電路為一個積體電路時，可以說開關電晶體S1之汲極端係電性連接積體電路之一個端而積體電路之其他端係電性連接電源供應端VH。
該電路的運作係也相同於圖1A之電路的運作。要注意的是在圖1B中，係輸入一電位至每一個輸入端以及自每一個輸出端輸出一對應於該輸入電位之電位，其係不同於圖1A中所描述。
在上述方式中，充分地降低待機功率之一半導體裝置係藉由利用至少用作半導體裝置之一部分的一氧化物半導體，特別地，一高純化氧化物半導體而被實施。在常見的技術中，雖然確保半導體裝置適當運作，但卻難以降低漏電流至一能被實質上認為是零的值(例如，1×10-13A或更低)。反過來說，本發明則能夠實現。在這方面，本發明係為優秀的。具體地，在電路中結合及複雜化一些電路，即使每一個電路之待機功率之數量是少的，但待機功率之全部數量仍然是大的。因此，當結合及複雜化一電路，降低待機功率之值至實質上是零的效果係更值得注意。
要注意的是在此係描述一利用CMOS反相器電路之半導體裝置之範例，但所揭露之發明並非限制於此。該揭露 之發明的一個實施例能夠被利用於當電路不是在運作時，任何具有功率耗損問題的電路(積體電路)。
除此之外，雖然n-通道開關電晶體S1係利用在上述的情況中，但明顯的p-通道電晶體能被利用作為開關電晶體S1。在此情況下，例如，最好在CMOS反相器電路中，開關電晶體S1係電性連接p-通道電晶體。
<半導體裝置之平面結構及剖視結構>
圖2A及2B係為在圖1A中所顯示的半導體裝置之一結構之範例。圖2A顯示半導體裝置之一剖視圖以及圖2B顯示半導體裝置之一平面圖。在此，圖2A對應一在圖2B中沿著線A1-A2-A3之橫截面。在圖2A及2B中所顯示之半導體裝置包括一在較低部分中利用除了氧化物半導體之外之材料的電晶體160(包括在CMOS反相器電路C1中的電晶體)、以及在較高部分中利用氧化物半導體之電晶體162(作用當作開關電晶體S1之電晶體)。要注意的是電晶體160及162二者係被描述作為n-通道電晶體。然而，當然，p-通道電晶體及n-通道電晶體二者係被利用在CMOS反相器電路。再者，該揭露發明之一技術思想係為了降低功率耗損而使用一利用氧化物半導體之電晶體作為一開關電晶體；因此，半導體裝置之具體結構並非限制於在此所描述的結構。
電晶體160包括一位在一包括半導體材料之基材100中的通道成形區116，提供雜質區114及高濃度雜質區 120(這些區域能夠被共同地簡單稱為雜質區)以夾置通道成形區116、一位在通道成形區116之上的閘極絕緣層108、一位在閘極絕緣層108之上的閘極電極110以及二者係電性連接雜質區114之一源極或汲極電極130a與一源極或汲極電極130b。
側壁絕緣層118係位在閘極電極110之側表面上。此外，如同在平面圖所顯示，高濃度雜質區120係位在沒有與側壁絕緣層118部分重疊之基材100的區域中，且金屬化合物區124係在高濃度雜質區120之上。元件隔離絕緣層106係位在基材100之上以圍繞電晶體160。中間層絕緣層126及中間層絕緣層128係被提供以覆蓋電晶體160。源極或汲極電極130a及源極或汲極電極130b係經過在中間層絕緣層126與中間層絕緣層128所形成的開口而電性連接金屬化合物區124。亦即，源極或汲極電極130a及源極或汲極電極130b係經過金屬化合物區124而電性連接高濃度雜質區120及雜質區114。
電晶體162包括一位在中間層絕緣層128之上的閘極電極136c、一位在閘極電極136c之上的閘極絕緣層138、一位在閘極絕緣層138之上的氧化物半導體層140以及二個係位在氧化物半導體層140之上且電性連接氧化物半導體層140之一源極或汲極電極142a及一源極或汲極電極142b。
在此，形成閘極電極136c以被嵌置在一位在中間層絕緣層128之上的絕緣層132。如同閘極電極136c，電極 136a及電極136b係分別形成接觸於源極或汲極電極130a及源極或汲極電極130b。
保護絕緣層144係位在電晶體162之上以與部分的氧化物半導體層140接觸。中間層絕緣層146係位在保護絕緣層144之上。在此，保護絕緣層144及中間層絕緣層146係提供有延伸至源極或汲極電極142a及源極或汲極電極142b的開口。電極150c及電極150d係經過開口而接觸源極或汲極電極142a及源極或汲極電極142b。如同電極150c及電極150d，電極150a及電極150b係通過在閘極絕緣層138、保護絕緣層144及中間層絕緣層146中之開口而分別形成接觸於電極136a及電極136b。
在此，氧化物半導體層140最好係藉由充分地移除例如氫的雜質或充分地提供氧而為一高純化氧化物半導體層。具體地，氧化物半導體層140之氫濃度係為5×1019atoms/cm3或更低、較佳地為5×1018atoms/cm3或更低、以及最好為5×1017atoms/cm3或更低。係為高純度之氧化物半導體層140之載子濃度及充分被降低之氫濃度以及藉由充分地提供氧而降低由於氧缺陷而在能隙中之缺陷能階係如下：低於1×1012/cm3、較佳地低於1×1011/cm3、最好低於1.45×1010/cm3。例如，當汲極電壓Vd係為+1V或+10V以及閘極電壓Vg自-20V至-5V變化，該閉態電流係為1×10-13A或更低。除此之外，閉態電阻率係為1×109Ω‧m或更多，較佳地1×1010Ω‧m或更多。能利用諸如係為高純度之氧化物半導體而獲得具有非常優良的關閉 電流特性之電晶體162以成為本質(i型)或實質本質(i型)。要注意的是測量在氧化物半導體層140中之氫濃度係藉由二次離子質譜儀(SIMS)。
此外，絕緣層152係位在中間層絕緣層146之上。提供電極154a、電極154b及電極154c以便能被嵌置在絕緣層152中。在此，電極154a係接觸電極150a、電極154b係接觸電極150b及150c以及電極154c係接觸電極150d。
亦即，在圖2A及2B中所顯示於半導體裝置中。電晶體160之源極或汲極電極130b係通過電極136b、電極150b、電極154b及電極150c而電性連接電晶體162之源極或汲極電極142a。
<製造半導體裝之方法>
接著，將描述上述半導體裝置之製造方法之一範例。首先，參考圖3A至3H將在下文中描述製造電晶體160在該較低部之一方法，然後，參考圖4A至4G及圖5A至5D將描述製造電晶體162在該較高部之一方法。
<製造電晶體在較低部之方法>
首先，準備有包含半導體材料之基材100(看圖3A)。作為包含半導體材料之基材100，能利用包含矽、矽碳化物或類似物之一單晶半導體基材或一多晶半導體基材、一包含矽化鍺之化合物半導體基材、一SOI基材或類似基 材。在此，係描述利用單晶矽基材作為包含半導體材料之基材100之範例。要注意的是一般來說，該用詞“SOI基材”意指一具有位在絕緣表面之上的矽半導體層之基材。在本說明書中，該用詞“SOI基材”也代表一具有位在絕緣表面之上除了矽之外的材料之半導體層之基材。亦即，包括在“SOI基材”中之半導體層並非限制於矽半導體層。除此之外，SOI基材包括一具有位在其絕緣基材例如玻璃基材之上的半導體層、以及位在半導體層及絕緣基材之間的絕緣層的基材。
在基材100之上，形成一作為一遮罩以形成元件隔離絕緣層之保護層102(看圖3A)。作為保護層102，例如，能利用一使用矽氧化物、矽氮化物、矽氮氧化物或類似物所形成的絕緣層。要注意的是在上述步驟之前或之後可添加一供有n型導電性之雜質元素或一供有p型導電性之雜質元素至基材100以控制電晶體之臨界電壓。作為供有n型導電性之雜質，當半導體係為矽時，能利用磷、砷或類似元素。作為供有p型導電性之雜質，例如，能利用硼、鋁、鎵、或類似元素。
接著，藉由蝕刻利用作為一遮罩之保護層102而移除在沒有覆蓋保護層102(暴露區)之區域中的部分基材100。因此，形成一分離的半導體區104(看圖3B)。關於蝕刻，最好執行乾蝕刻，但也可以執行濕蝕刻。根據要被蝕刻之物體的材料而能適當地選擇一蝕刻氣體及一蝕刻液。
接著，絕緣層係被形成以覆蓋半導體區104且在一與半導體區104部分重疊之區域中選擇性地被移除，藉此形成元件隔離絕緣層106(看圖3B)。利用矽氧化物、矽氮化物、矽氮氧化物或類似物而形成絕緣層。作為一用以移除絕緣層之方法，有蝕刻處理及拋光處理，例如CMP，且能利用任何一種。要注意的是係在形成半導體區104之後或者形成元件隔離絕緣層106之後而移除保護層102。
然後，在半導體區104之上形成一絕緣層以及在該絕緣層之上形成包含導電材料之一層。
絕緣層後續提供作為一閘極絕緣層且最好具有一包含藉由利用一CVD方法、一濺鍍方法或類似方法而獲得的矽氧化物、矽氮氧化物、矽氮化物、鉿氧化物、鋁氧化物、鉭氧化物或類似物的膜之一單層結構或一堆疊層結構。或者，藉由高密度電漿處理或熱氧化處理而氧化或氮化半導體區104之一表面而可獲得上述之絕緣層。能利用，例如一稀有氣體像是He、Ar、Kr或Xe及氧、氮氧化物、氨、氮或氫之一混合氣體而執行高密度電漿處理。在絕緣層之厚度上並無特別的限制，但厚度能為例如1nm或更高以及100nm或更低。
能利用一例如鋁、銅、鈦、鉭、或鎢之金屬材料而形成包含導電材料的層。或者，可利用一例如包含導電材料之多晶矽之半導體材料而形成包含一導電材料的層。在形成包含一導電材料的層之一方法上也沒有特別的限制，且任何一種膜成形方法例如一蒸發方法、一CVD方法、一 濺鍍方法及一旋轉塗佈方法係適用。要注意的是在本實施例中，係描述利用金屬材料而形成包含導電材料的層的情況之一範例。
之後，藉由選擇性地蝕刻絕緣層及包含一導電材料的層而形成閘極絕緣層108及閘極電極110(看圖3C)。
接著，形成一覆蓋閘極電極110之絕緣層112(看圖3C)。然後，磷(P)、砷(As)、或類似元素係被添加至半導體區104，藉此，形成在基材100中具有一淺接面深度之雜質區114(看圖3C)。要注意的是在此雖然添加磷或砷以便形成n通道電晶體，但在形成p通道電晶體之情況中也可添加例如硼(B)或鋁(Al)之雜質元素。藉由雜質區114之成形而在閘極絕緣層108之下於半導體區104中形成通道成形區116(看圖3C)。在此，能適當設定該添加的雜質的濃度；在高度小型化半導體元件的情況下，濃度最好係設定為高。再者，可利用在雜質區114成形之後形成絕緣層112的處理代替該在絕緣層112成形之後形成雜質區114於此所使用的處理。
然後，形成側壁絕緣層118(看圖3D)。形成一絕緣層以便覆蓋絕緣層112且接著受到高異向性蝕刻處理，藉此能在一自我對準方式中形成側壁絕緣層118。此時最好部分地蝕刻絕緣層112以便暴露閘極電極110之頂部表面及雜質區114之頂部表面。
之後，形成一絕緣層以便覆蓋閘極電極110、雜質區114、側壁絕緣層118及類似物。然後，磷(P)、砷(As )、或類似元素係被添加至閘極絕緣層接觸雜質區114之區域，而藉此形成高濃度雜質區120(看圖3E)。接著，移除上述的絕緣層並形成一金屬層122以便覆蓋閘極電極110、側壁絕緣層118、高濃度雜質區120及類似物(看圖3E)。適用任何一種例如一真空蒸鍍方法、一濺鍍方法及一旋轉塗佈方法之膜成形方法以形成金屬層122。最好利用一與包括在半導體區104中之半導體材料起反應之金屬材料形成金屬層122以便形成一具有低電阻之金屬化合物。這樣的金屬材料的例子包括鈦、鉭、鎢、鎳、鈷及鉑。
接著，執行熱處理，藉此金屬層122與半導體材料起反應。因此，形成與高濃度雜質區120接觸之金屬化合物區124(看圖3F)。要注意的是在利用關於閘極電極110之多晶矽的情況中，部分與金屬層122接觸的閘極電極110也具有金屬化合物區。
關於熱處理，能利用具有閃光燈具之輻射。雖然不用說也可利用其他的熱處理方法，但為了改進在金屬化合物之成形中之化學反應的可控性，最好利用一能達成一極短時間之熱處理的方法。要注意的是上述金屬化合物區係經由金屬材料與半導體材料之反應而形成且具有足夠地高導電性。藉由金屬化合物區之成形，能夠充分地降低電阻且能改善元件特性。金屬層122係在金屬化合物區124之成形之後而被移除。
形成中間層絕緣層126及128以便覆蓋在上述步驟中 形成的組成物(看圖3G)。能利用一包含無機絕緣材料例如矽氧化物、矽氮氧化物、矽氮化物、鉿氧化物、鋁氧化物或鉭氧化物之材料而形成中間層絕緣層126及128。或者，能利用例如聚醯亞胺或壓克力之有機絕緣材料。要注意的是雖然二層結構在此已使用中間層絕緣層126及中間層絕緣層128，但中間層絕緣層之結構並非限制於此。中間層絕緣層128之表面最好係受到CMP、蝕刻處理或類似處理以便在形成中間層絕緣層128之後使為平坦。
然後，在中間層絕緣層中形成延伸到金屬化合物區124之開口，然後在該開口中形成源極或汲極電極130a及源極或汲極電極130b(看圖3H)。例如，源極或汲極電極130a及源極或汲極電極130b能被形成如下：藉由一PVD方法、一CVD方法或類似方法在包括開口的區域中形成導電層；然後，藉由蝕刻處理、CMP或類似處理移除部分的導電層。
要注意的是在藉由移除部分的導電層而形成源極或汲極電極130a及源極或汲極電極130b的情況中，其表面最好被處理成平坦。例如，在形成鈦膜、鈦氮化物膜或類似膜以在包括開口的區域中具有一小的厚度且接著形成一鎢膜以便填滿開口的情況中，於執行CMP之後，CMP能移除鎢膜、鈦膜、鈦氮化物膜或類似膜之多餘部分，並且改善該表面之平坦度。藉由如同上述使包括源極或汲極電極130a及源極或汲極電極130b之表面的表面平坦，在後續的步驟中能形成適合的電極、佈線、絕緣層、半導體層或 類似物。
要注意的是雖然只描述接觸金屬化合物區124之源極或汲極電極130a及源極或汲極電極130b，但在相同的步驟中能形成一與閘極電極110及類似電極接觸之電極。在使用於源極或汲極電極130a及源極或汲極電極130b之一材料上並無特別的限制並且能使用任何一種導電材料。例如，能利用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之一導電材料。
經過上述處理，形成包括基材100包含一半導體材料之電晶體160。要注意的是在執行上述處理之後，也可形成電極、佈線、絕緣層或類似物。當利用一堆疊有中間層絕緣層及導電層之多層佈線結構作為佈線結構時，能提供一高度整合的半導體裝置。
<製造電晶體在較高部之方法>
接著，參考圖4A至4G及圖5A至5G描述經由在中間層絕緣層128之上製造電晶體162之過程。要注意的是在圖4A至4G及圖5A至5D中係省略在電晶體162之下的電晶體160及類似物，其說明一種在中間層絕緣層128、電晶體162及類似物之上的電極的製造過程。
首先，在中間層絕緣層128、源極或汲極電極130a及源極或汲極電極130b之上形成絕緣層132(看圖4A)。藉由一PVD方法、一CVD方法或類似方法能形成絕緣層132。一包含無機絕緣材料例如矽氧化物、矽氮氧化物 、矽氮化物、鉿氧化物、鋁氧化物或鉭氧化物之材料能被利用於絕緣層132。
接著，係在絕緣層132中形成延伸到源極或汲極電極130a及源極或汲極電極130b之開口。此時，在閘極電極136c將被形成之一區域中形成另一個開口。形成一導電層134以便填滿該開口(看圖4B)。例如，藉由利用遮罩蝕刻而能形成上述開口。例如，藉由利用光罩暴露而能形成該遮罩。關於蝕刻，可執行不是濕蝕刻就是乾蝕刻，但考慮到精密的圖案最好為乾蝕刻。藉由一膜成形方法例如一PVD方法或一CVD方法而能形成導電層134。關於導電層134之材料的範例包括例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧、任何這些的合金、及包含任何這些之化合物(例如，任何這些的氮化物)的導電材料。
具體地，例如，導電層134能被形成如下：在包括開口的區域中藉由一PVD方法形成鈦膜以具有小的厚度並且接著藉由一CVD方法形成鈦氮化物膜以具有小的厚度；然後，形成鎢膜以便填滿開口。在此，藉由一PVD方法形成的鈦膜具有降低形成在一形成鈦膜之表面之上的氧化物膜(例如，天然氧化物膜)之功能，以減少較低電極之接觸電阻(在此，源極或汲極電極130a、源極或汲極電極130b或類似電極)。除此之外，該實質上形成的鈦氮化物膜具有阻隔特性以防止導電材料之擴散。再者，在利用鈦、鈦氮化物或類似物而形成阻隔膜之後，可藉由電鍍方法形成銅膜。
在形成導電層134之後，藉由蝕刻處理、CMP或類似處理而移除部分的導電層134以便暴露絕緣層132及形成電極136a、136b及閘極電極136c(看圖4C)。要注意的是當藉由移除部分的上述導電層134而形成電極136a、136b及閘極電極136c時，最好係執行加工以便得到平坦的表面。藉由使絕緣層132、電極136a、136b及閘極電極136c的表面平坦，在後續的步驟中能形成合適的電極、佈線、絕緣層、半導體層、及類似物。
之後，形成閘極絕緣層138以便覆蓋絕緣層132、電極136a、136b及閘極電極136c(看圖4D)。能藉由一濺鍍方法、一CVD方法或類似方法形成閘極絕緣層138。閘極絕緣層138最好包含矽氧化物、矽氮化物、矽氮氧化物、鋁氧化物、鉿氧化物、鉭氧化物或類似物。要注意的是閘極絕緣層138可具有單層結構或堆疊層結構。在閘極絕緣層138之厚度上並無特別的限制，但厚度能為例如10nm或更高以及500nm或更低。當使用堆疊層結構時，最好藉由堆疊一具有厚度50nm或更高及200nm或更低之第一閘極絕緣層以及在第一閘極絕緣層之上的一具有厚度5nm或更高及300nm或更低之第二閘極絕緣層形成閘極絕緣層138。
要注意的是藉由移除雜質而被製造成為本質氧化物半導體或實質本質氧化物半導體之氧化物半導體(高純度氧化物半導體)係對界面能階或對電荷設陷在該界面極度容易受影響；因此，當此類的氧化物半導體係利用於氧化物 半導體層時，在氧化物半導體層及閘極絕緣層之間的界面係為重要的。因此，與高純化氧化物半導體層接觸之閘極絕緣層138必須是高質量的。
例如，因為一具有高耐電壓之密集及高質量的閘極絕緣層138能因此而被形成，所以利用微波(2.45GHz)之高密度電漿CVD方法係適用的。在這方式中，當高純化氧化物半導體層及高質量閘極絕緣層係互相接觸時，該界面狀態能被降低以及界面特性能夠適用。
不用說，甚至當利用此類的高純化氧化物半導體層時，只要能形成具有良好品質之絕緣層當作閘極絕緣層，就能使用另一方法例如一濺鍍方法或一電漿CVD方法。或者，在形成絕緣層之後，藉由熱處理修正絕緣層之膜品質及與氧化物半導體層之界面特性，而使絕緣層可適用。在任何情況中，可形成良好品質的及具有降低與氧化物半導體層之界面狀態之能力的閘極絕緣層138。
接著，在閘極絕緣層138之上形成氧化物半導體層且藉由例如利用遮罩之蝕刻的方法加工以便形成具有島狀之氧化物半導體層140(看圖4E)。
最好利用濺鍍方法形成氧化物半導體層。關於氧化物半導體層之成形，能利用係為四元金屬氧化物之In-Sn-Ga-Zn-O基氧化物半導體層；係為三元金屬氧化物之In-Ga-Zn-O基氧化物半導體層、In-Sn-Zn-O基氧化物半導體層、In-Al-Zn-O基氧化物半導體層、Sn-Ga-Zn-O基氧化物半導體層、Al-Ga-Zn-O基氧化物半導體層或Sn-Al-Zn- O基氧化物半導體層；係為二元金屬氧化物之In-Zn-O基氧化物半導體層、Sn-Zn-O基氧化物半導體層、Al-Zn-O基氧化物半導體層、Zn-Mg-O基氧化物半導體層、Sn-Mg-O基氧化物半導體層或In-Mg-O基氧化物半導體層；或係為單一元金屬氧化物之In-O基氧化物半導體層、Sn-O基氧化物半導體層或Zn-O基氧化物半導體層。要注意的是可添加矽至金屬氧化物。例如，可利用一包含有2wt%或更多及10wt%或更低之SiO2的靶形成氧化物半導體層。
其中，當利用In-Ga-Zn-O基金屬氧化物時，能形成當沒有電場時，一具有夠高電阻及足夠降低之閉態電流的半導體裝置，或者一具有高場效遷移率之半導體裝置。因此，In-Ga-Zn-O基金屬氧化物係適用於一用於半導體裝置之半導體材料。
作為In-Ga-Zn-O基金屬氧化物半導體之典型例子，係提出由InGaO3(ZnO)m(m>0)之一個代表。除此之外，利用M取代Ga提出由InMO3(ZnO)m(m>0)之一個代表。在此，M代表自鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)及類似元素所選擇之一個或多個金屬元素。例如，M能為Ga、Ga及Al、Ga及Fe、Ga及Ni、Ga及Mn、Ga及Co或類似物。要注意的是上述組成係自一結晶結構所衍生且僅為一範例。
在本實施例中，藉由一利用靶以形成In-Ga-Zn-O基氧化物半導體之濺鍍方法形成氧化物半導體層。
關於氧化物半導體層之膜成形，基材係在降低的壓力 下置於腔室且基材溫度最好係設定在100℃或以上且600℃或以下，較佳地為200℃或以上且400℃或以下。在此，當加熱基材時形成氧化物半導體層，降低包含在氧化物半導體層中之雜質濃度以及減少因濺鍍造成氧化物半導體層之損傷。
然後，當移除氫、水及類似物至利用金屬氧化物作為靶的處理腔室中引進濺鍍氣體時，係同時移除殘留在處理腔室中的水分，藉此形成氧化物半導體層。用於氧化物半導體層之膜成形之氛圍最好係為稀有氣體(典型地為氬)氛圍、氧氛圍或稀有氣體(典型地為氬)及氧之混合氛圍。具體地，高純化氣體氛圍最好係為其中雜質例如氫、水、羥基及氫化物之濃度係被降低至大約百萬分之幾(最好為數十億分之幾)之濃度。
在此，為了移除在處理腔室中之水分，最好使用一抽真空泵。例如，能夠使用低溫泵、離子泵、或鈦昇華泵。抽吸單元可為一具有冷凝井的渦輪泵。藉由低溫泵之抽吸而自沉積室中除去氫原子、包含氫原子之化合物、例如水(H20)(以及最好也是包含碳原子之化合物)或類似物，如此能夠降低形成在沉積室中之氧化物半導體層中所含的雜質濃度。
形成氧化物半導體層以具有2nm或以上且200nm或以下，較佳地為5nm或以上且300nm或以下之厚度。要注意的是適當厚度取決於一應用的氧化物半導體材料，以及可根據材料適當設定氧化物半導體層之厚度。
再者，當使用脈衝直流電流(DC)電源供應以形成氧化物半導體層時，能夠降低在膜成形中所產生的粉末物質(也被稱為粒子或粉塵)以及能夠使膜厚度均勻。
能夠在下列條件下利用濺鍍方法形成氧化物半導體層，例如：基材與靶之間的距離為170mm；壓力為0.4Pa；直流電流(DC)電源供應為0.5kW；及氛圍為氧(氧之流量比為100%)。
要注意的是藉由濺鍍方法形成氧化物半導體層之前，最好藉由引入氬氣及產生電漿的反向濺鍍除去附著於閘極絕緣層138表面的灰塵。此處，反向濺鍍意指一種藉由離子撞擊表面而改善待處理物表面品質的方法，而一般濺鍍是藉由離子撞擊一濺鍍靶而達成。使離子撞擊待處理物表面的方法包括一種在氬氛圍中對表面施加高頻電壓並在基材鄰近處產生電漿的方法。要注意的是除氬氛圍之外可使用氮氛圍、氦氛圍、氧氛圍或類似氛圍。
關於氧化物半導體層之蝕刻，可使用乾蝕刻或濕蝕刻。不需說明，可利用乾蝕刻與濕蝕刻的結合。蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度或其類似條件)可依據材料而視情況設定，如此能夠將氧化物半導體層蝕刻至所期望的形狀。
對於乾蝕刻之蝕刻氣體的範例係為包含氯氣(一種氯基的氣體例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4))及類似氣體的氣體。或者，可使用一種包含氟(一種氟基的氣體如四氟化碳(CF4 )、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3))的氣體；溴化氫(HBr)；氧(O2)；添加稀有氣體如氦(He)或氬(Ar)至任何這類氣體上；或類似氣體。
作為乾蝕刻的方法，可以使用平行板反應離子蝕刻(RIE)方法或電感耦合電漿(ICP)蝕刻方法。為了蝕刻該層至所需形狀，需適當地設置蝕刻條件(施加至一線圈型電極的電力大小、施加至基材側上之電極的電力大小、在基材側上之電極的溫度或其他類似條件)。
作為使用於濕蝕刻的蝕刻液，可以使用磷酸、醋酸及硝酸之混合溶液或其他類似者。也可以使用一種例如ITO07N(關東化學公司製造)之蝕刻液。
接著，氧化物半導體層最好受到第一熱處理。藉由第一熱處理，氧化物半導體層可脫水或脫氫。在300℃或更高及750℃或更低、最好是400℃或更高及700℃或更低的溫度執行第一熱處理。例如，將基材引入至使用電阻加熱元件或類似元件之電爐中以及氧化物半導體層140係在450℃的溫度下於氮氛圍中受到熱處理一小時。在這期間，係防止氧化物半導體層140暴露於空氣中以避免氫(包括水及類似物)之滲入。
要注意的是熱處理裝置並非限制於電爐，因此可包括一種藉由以例如加熱氣體或類似物的媒介所給予的熱傳導或熱幅射而加熱待處理物的裝置。例如，能夠使用諸如燈式快速熱退火(LRTA)裝置或氣體快速熱退火(GRTA) 裝置的快速熱退火(RTA)裝置。LRTA裝置是一種藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓納燈、或高壓水銀燈之燈具所放出的光的輻射(電磁波)加熱待處理物的裝置。GRTA裝置是一種使用高溫氣體於熱處理的裝置。作為該氣體，使用不與一藉由熱處理之待處理物反應的惰性氣體，諸如氮氣或像是氬氣之稀有氣體。
舉例而言，作為第一熱處理，GRTA處理可執行如下，基材係置於已加熱到650℃至700℃之高溫的惰性氣體中，加熱數分鐘，然後自惰性氣體氛圍中移出。GRTA處理能夠以短時間高溫熱處理。此外，在使用具有低的熱電阻的基材，例如玻璃基材或類似基材的情況中，因為能夠在短時間達成熱處理，甚至當溫度超過基材的應變點時，此類熱處理仍適用。
要注意的是最好在含氮或稀有氣體(諸如氦、氖或氬)作為其主成分且不含水、氫或類似物的氛圍中執行第一熱處理。例如，引入熱處理裝置的氮氣或惰性氣體(諸如氦、氖或氬)的純度為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，0.1ppm或更低為佳)。
在某些情況下，氧化物半導體層根據第一次熱處理的條件或氧化物半導體的材料可結晶化為包括結晶的氧化物半導體層。再者，根據第一熱處理的條件或氧化物半導體層的材料，氧化物半導體層可變為一不包含結晶組成的非晶氧化物半導體層。
除此之外，藉由提供在非晶表面之上的結晶層能改變氧化物半導體層的電特性。例如，藉由形成一排列具有電性各向異性之晶粒的結晶層可改變氧化物半導體層的電特性。這種結晶層根據其形狀可稱作為板狀結晶。
能在尚未加工成島狀氧化物半導體層140的氧化物半導體層上執行在氧化物半導體層140上實施的第一熱處理。在那情況中，在第一熱處理之後，將基材移出加熱裝置並且執行光微影步驟。
要注意的是第一熱處理可使氧化物半導體層140脫氫(脫水)並因此能被稱為脫氫處理(脫水處理)。可在任何時間，例如，在形成氧化物半導體層之後、在氧化物半導體層140之上堆疊源極電極或汲極電極之後或在源極及汲極電極之上形成保護絕緣層之後執行此類的處理。這種熱處理可執行多次。
除此之外，在藉由控制一膜成形氛圍或類似而能獲得一充分降低氫的氧化物半導體層的情況中，第一熱處理可以被省略。
接著，源極或汲極電極142a以及源極或汲極電極142b係形成接觸氧化物半導體層140(看圖4F)。能以形成導電層之方式形成源極或汲極電極142a以及源極或汲極電極142b，以覆蓋氧化物半導體層140，然後選擇性地蝕刻。要注意的是在某些情況中，根據材料和蝕刻條件，在這步驟中係部份地蝕刻氧化物半導體層140，且因此具有凹槽部份(凹陷部分)。
能藉由一例如濺鍍法之PVD方法、一例如電漿CVD方法之CVD方法形成導電層。作為導電層的材料，能利用由鋁、鉻、銅、鉭、鈦、鉬及鎢所選的元素、包含任何一個上述元素作為其組成之合金或類似物。再者，可利用含有選自錳、鎂、鋯、鈹及釷作為一組成之一個或多個元素的材料。合併鋁及選自鈦、鉭、鎢、鉬、鉻、釹和鈧的一個或多個元素的材料也適用於導電層的材料。導電層可具有不是單層結構就是二個或更多層的堆疊層結構。例如，能提供含矽的鋁膜的單層結構、鋁膜及堆疊在其之上的鈦膜的二層結構、鈦膜、鋁膜及鈦膜依序堆疊之三層結構以及類似結構。
或者，可使用導電金屬氧化物形成導電層。作為導電金屬氧化物，能利用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，在某些情況下簡稱為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或任何這些包含矽或矽氧化物之金屬氧化物材料中。
藉由源極或汲極電極142a之較低的邊緣部分以及源極或汲極電極142b之較低的邊緣部分之間的一距離而決定電晶體之通道長度(L)。在通道長度(L)小於25nm的暴露的情況中，可在幾奈米至幾十奈米的極短波長之極端紫外線範圍中執行暴露以製造一用於蝕刻的遮罩。在使用極端紫外線光的暴露中，該解析度高以及焦點深度大。因此，待形成的電晶體之通道長度(L)可為10nm或更長以及1000nm或更短，據此能提高電路的操作速度及能 減少功率消耗。
要注意的是最好在上述步驟之後執行利用例如N2O、N2或Ar之氣體的電漿處理。經由此電漿處理，可移除附著在暴露的氧化物半導體層之表面的水和類似物。或者，可使用例如氧和氬之混合氣體的一包含氧的氣體執行電漿處理。在這種方式下，氧化物半導體層係提供有氧並能降低由於氧缺陷在能隙中之缺陷能階。
在那之後，係在沒有暴露於空氣中形成該接觸部分氧化物半導體層140之保護絕緣層144(看圖4G)。
能藉由適當地利用例如濺鍍方法的方法形成保護絕緣層144，而防止例如氫或水的雜質進入保護絕緣層144。形成保護絕緣層144具有1nm或更高的厚度。作為一種可用於保護絕緣層144的材料，有矽氧化物、矽氮化物、矽氮氧化物及類似物。保護絕緣層144可具有單層結構或堆疊層結構。形成保護絕緣層144的基材溫度最好為室溫或更高及300℃或更低，最好為稀有氣體(典型為氬)氛圍、氧氛圍或稀有氣體(典型為氬)和氧之混合的氛圍。
當在保護絕緣層144中包含有氫時，氫進入至氧化物半導體層140、在氧化半導體層140中因氫或類似物而導致氧氣的釋出、以及降低了氧化物半導體層140之反向通道側邊的阻抗，其可形成一寄生通道。因此，最好利用一不使用氫的一成形方法以使保護絕緣層144盡可能少地含有氫。
例如，在藉由濺鍍方法形成保護層144的情況中，作 為一濺鍍氣體，係使用例如氫、水、羥基或氫化物係被降低到大約百萬分之幾(最好為數十億分之幾)之濃度的高純度氣體。除此之外，最好移除殘留在處理室中的水分。
在本實施例中，作為保護絕緣層144，係藉由濺鍍方法形成包含矽氧化物的絕緣層。
接著，最好執行在惰性氣體氛圍或氧氛圍中的第二熱處理(最好在溫度200℃或更高以及400℃或更低，例如，250℃或更高以及350℃或更低)。例如，在一氮氛圍中於250℃下執行一小時的第二熱處理。第二熱處理可以減少電晶體在電特性中的變化。再者，藉由第二熱處理，係自含有氧的絕緣層提供氧至氧化物半導體層而能降低由於氧缺陷在能隙中之缺陷能階。注意，第二熱處理的氛圍不限於以上所述的氛圍並且可為空氣氛圍或類似氛圍。在這種情況下，最好自氛圍除去氫、水及類似物以使在氧化物半導體層中不包括氫。此外，第二熱處理不是一個絕對有必要的步驟，據此可省略第二熱處理。
然後，在保護絕緣層144之上形成中間層絕緣層146(看圖5A)。能藉由一PVD方法、一CVD方法或類似方法形成中間層絕緣層146。一種含有無機絕緣材料，例如矽氧化物、矽氮氧化物、矽氮化物、鉿氧化物、鋁氧化物或鉭氧化物能被利用於中間層絕緣層146。再者，中間層絕緣層146的表面最好受到CMP、蝕刻或類似處理，以在形成中間層絕緣層146之後為平坦的。
接著，於中間層絕緣層146、保護絕緣層144及閘極 絕緣層138中形成延伸到電極136a及136b、源極或汲極電極142a及源極或汲極電極142b的開口；然後，形成導電層148以填補開口(見圖5B)。例如，藉由利用遮罩的蝕刻而能形成上述開口。例如，藉由利用光罩的暴露而能形成該遮罩。關於蝕刻，可執行不是濕蝕刻就是乾蝕刻，但考慮到精密的圖案最好為乾蝕刻。使用於導電層148的材料、形成導電層148及類似物的方法係和導電層134一樣，所以可以參考導電層134之相關描述而獲得詳細說明。
在形成導電層148之後，藉由蝕刻、CMP或類似方法移除部分的導電層148，以暴露中間層絕緣層146和形成電極150a、150b、150c和150d(見圖5C)。注意當藉由移除部分的上述導電層148而形成電極150a、150b、150c和150d時，最好執行加工以獲得平坦的表面。藉由平坦化中間層絕緣層146及電極150a、150b、150c和150d的表面，能在後續步驟中形成適合的電極、佈線、絕緣層、半導體層、及類似物。
之後，形成絕緣層152。在絕緣層152中，形成延伸到電極150a、150b、150c和150d的開口。然後，形成導電層以嵌入於開口中。之後，藉由蝕刻、CMP或類似方法移除部分的導電層，以暴露中間絕緣層152和形成電極154a、154b及154c(見圖5D)。這步驟類似於電極136a、電極150a及類似電極之相關步驟；因此，在此係省略詳細的描述。
當以上述的方式製造電晶體162時，氧化物半導體層140的氫濃度係為5×1019atoms/cm3或以下、較佳是5×1018atoms/cm3或以下，最好為5×1017atoms/cm3或以下。電晶體162的閉態電流為1×10-13A或以下，及閉態電阻率為1×109Ω．m或以上(或者，1×1010Ω．m或以上)。因此，可藉由利用充分降低氫濃度及減少由於氧缺陷而在能隙中之缺陷能階的高純化氧化物半導體層而獲得具有優良特性的電晶體162。
要注意的是在本實施例中，半導體裝置關於利用除了氧化物半導體之外的材料的電晶體以及利用氧化物半導體的電晶體之堆疊層結構；然而，在本揭露的發明中能利用的結構並非限制於堆疊層結構。可使用單層結構、二個或多層的堆疊層結構。例如，由於氧化物半導體的場效遷移率相對較高，故半導體裝置能具有僅使用氧化物半導體作為半導體材料之單層結構或堆疊層結構。特別地，在利用具有結晶結構之氧化物半導體的情況中，場效遷移率μ可以為μ>100cm2/V．s以及能實施一僅使用氧化物半導體的半導體裝置。再者，在此情況中，能使用例如玻璃基材或類似物之基材形成半導體裝置。
此外，根據半導體積體電路的功能需求而能適當地改變電極(佈線)、絕緣層、半導體層及類似物之排列和連接的關係、諸如佈線寬度、通道寬度、通道長度和其他條件之不同參數。例如，具有單層結構之半導體裝置的電極、佈線及類似物之結構係與具有堆疊層結構半導體裝置有 很大不同。
在此一實施例中所描述的結構、方法類似能夠視情況與其他實施例中所描述的任何結構、方法及類似結合。
(實施例2)
在此實施例中，參考圖6A及6B及圖7描述不同於顯示在上述實施例中之半導體裝置之一具有不同配置之半導體裝置。
<半導體裝置的電路配置與運作>
圖6A及圖6B顯示一根據此實施例之半導體裝置之電路配置的範例。圖6A係為使用最簡單的CMOS電路之CMOS反相器電路之半導體裝置的範例。圖6B係為具有複數個CMOS反相器電路之半導體裝置的範例。
顯示在圖6A及6B之半導體裝置與顯示在圖1A及1B之半導體裝置之間的差異為不管怎樣，利用一氧化物半導體之開關電晶體S1具有一背閘極。在顯示於圖6A和6B之半導體裝置中，開關電晶體S1具有背閘極，以便能藉由控制背閘極之電位而控制開關電晶體S1之臨界電壓。因此，能輕易地降低一閉態漏電流至可視為實質上零的值。
在此實施例中，如同上述當開關電晶體S1具有背閘極時，係有兩個控制端：控制端S_IN_1和控制端S_IN_2。類似於前面的實施例，輸入高電位或低電位至控制端 S_IN_1，藉此切換開啟和關閉開關電晶體S1。輸入至控制端S_IN_2的電位值並沒有特別地限制，只要能使電晶體S1的臨界電壓為一期望值即可。可輸入恆電位或波動電位至控制端S_IN_2。除此之外，可使用一種像是接地電位之電位。
其他的配置、運作及類似物係相同於前面實施例；因此，省略其描述。
<半導體裝置之平面結構及剖面結構>
圖7為顯示於圖6A中之半導體裝置之結構(剖面)範例。顯示在圖7中之半導體裝置包括一在較低部利用除了氧化物半導體之外的材料的電晶體160(包括在CMOS反相器電路C1中的電晶體)、以及一在較高部利用氧化物半導體之電晶體162(電晶體可作為開關電晶體S1)。此時，顯示於圖7中的半導體裝置和顯示於圖2A中的半導體裝置一樣。顯示在圖2A之半導體裝置與顯示在圖7之半導體裝置之間的差異在於除了閘極電極136c之外係提供有閘極電極145。
每個組件的細節和在前面實施例中所顯示的半導體裝置相同。位在與氧化物半導體層140部分重疊之保護絕緣層144之上的區域中之閘極電極145具有產生控制電晶體162之臨界電壓之電場的功能。因此，係輕易的抑制電晶體162的閉態洩露電流至能視為實質上為零的值。要注意的是係利用一藉由閘極電極136c切換開啟及關閉電晶體 162及藉由閘極電極145控制臨界電壓的結構；然而，閘極電極136c與閘極電極145的角色可以相互交換。此外，保護絕緣層144也具有閘極絕緣層的功能。
此一實施例中所示的結構、方法及其類似者能夠視情況與其他實施例中所示的任何結構、方法及其類似者結合。
(實施例3)
在此實施例中，參考圖8描述本揭露的發明之另一實施例之積體半導體裝置。
在圖8中顯示一顯示於前述實施例(例如，實施例1)中之半導體裝置之修正範例的一積體半導體裝置170。積體半導體裝置170的具體範例為CPU、MPU及類似物。
半導體裝置170包括複數個例如電路方塊171至174及類似方塊之電路方塊。除此之外，電路方塊係通過至少一部分使用氧化物半導體之元件，例如切換元件181、切換元件182及類似元件而相互電性連接。
關於電路方塊171至174，例如，可以使用包括CMOS反相器電路C1至Cn的積體電路和類似電路。或者，也可應用記憶體電路或由DRAM代表的類似電路。每個電路方塊根據所需性質而需要有一適當的功能。
關於切換元件181和切換元件182，例如，可以使用開關電晶體S1。最好使用氧化物半導體，尤其是高純化 氧化物半導體而形成至少一部分的切換元件181和切換元件182。
在圖8所示的半導體裝置170僅是一簡化配置的範例，且實際上的半導體裝置可根據其用途而具有不同的配置。
使用氧化物半導體，尤其是高純化氧化物半導體而形成至少一部分的半導體裝置170並且充分地抑制其待機功率。如同在前面實施例中所述，抑制在一積體及複雜半導體裝置中之待機功率的效果是非常大的。
此一實施例中所示的結構、方法及其類似者能夠視情況與其他實施例中所示的任何結構、方法及其類似者結合。
(實施例4)
接著，參閱圖9A至9E說明另一個使用能夠作為上述的實施例(如實施例1)中的開關電晶體S1的氧化物半導體製造電晶體的方法之範例。在此實施例中，詳細描述使用一高純化氧化物半導體(特別是具有非晶結構的氧化物半導體)的情況。注意在下文中，描述一頂閘極電晶體為範例，但此電晶體並不必要限於頂閘極電晶體。
首先，在下層基材200上形成絕緣層202。然後，在絕緣層202上形成氧化物半導體層206(見圖9A)。
例如，下層基材200能夠為在低於前述實施例之半導體器裝置(半導體裝置如圖2A及其類似者所示)中的中 間絕緣層128的一部分中的一結構體。詳細描述可以參考前述的實施例。
絕緣層202作用為一基底且以如前述實施例中的閘極絕緣層138、保護絕緣層144及其類似者相同的方式而形成。詳細描述可以參考上述的實施例。注意，最好形成含有盡可能少的氫或水的絕緣層202。
作為氧化物半導體層206，能夠使用四元金屬氧化物的In-Sn-Ga-Zn-O基氧化物半導體層；三元金屬氧化物的In-Ga-Zn-O基氧化物半導體層、In-Sn-Zn-O基氧化物半導體層、In-Al-Zn-O基氧化物半導體層、Sn-Ga-Zn-O基氧化物半導體層、Al-Ga-Zn-O基氧化物半導體層、或Sn-Al-Zn-O基氧化物半導體層；二元金屬氧化物的In-Zn-O基氧化物半導體層、Sn-Zn-O基氧化物半導體層、Al-Zn-O基氧化物半導體層、Zn-Mg-O基氧化物半導體層、Sn-Mg-O基氧化物半導體層、或In-Mg-O基氧化物半導體層；或是單一元金屬氧化物的In-O基氧化物半導體層、Sn-O基氧化物半導體層或Zn-O基氧化物半導體層。
特別地，In-Ga-Zn-O基氧化物半導體材料在無電場時具有夠高的電阻，從而能夠充分地減少閉態電流。此外，隨著高場效遷移率，In-Ga-Zn-O基氧化物半導體材料適用於半導體裝置。
作為氧化物半導體層，能夠使用以InMO3(ZnO)m(m>0及m不是一個自然數)所代表的薄膜。在這裡，M是選自Ga、Al、Mn及Co中的一種或多種金屬元素。例 如，作為M，提出Ga、Ga與Al、Ga與Mn、及Ga與Co。亦能夠使用以InGaxZnyOz所表示的材料。此處，x，y和z為給定的數值。此外，x、y和z並不必要為整數，故可為非整數。注意，x可為零但y最好不為零。例如，表達式InGaxZnyOz包括In-Zn-O，其中x為零。在此實施例中所述以In-Ga-Zn-O所表示的氧化物半導體材料為InGaO3(ZnO)m(m>0且m不是自然數)。m不是自然數的事實能夠使用ICP-MS或RBS的分析以確認。再者，表達式InGaxZnyOz包含x=1且y=1，x=1且y=0.5及類似的情況。注意上述組成是推導自晶體結構，並只是一範例。
在這個實施例中，具有非晶結構的氧化物半導體層206是藉由使用形成In-Ga-Zn-O基氧化物半導體的靶的一濺鍍方法而形成。
作為一以濺鍍方法形成In-Ga-Zn-O基氧化物半導體層206的靶材，能夠使用以組成方程式In：Ga：Zn=1：x：y(x為零或以上，y為0.5或以上且5或以下)。例如，可使用具有In：Ga：Zn=1：1：1[原子比](x=1，y=1)的相對比例，亦即，In2O3：Ga2O3：ZnO=1：1：2[分子比]的靶材。此外，亦能夠使用一具有In：Ga：Zn=1：1：0.5[原子比](x=1，y=0.5)的相對比例的靶材、一具有In：Ga：Zn=1：1：2[原子比](x等於1，y等於2)的相對比例的靶材或是一具有In：Ga：Zn=1：0：1[原子比](x=0，y=1)的相對比例的靶材。
包含於形成薄膜的氧化物半導體靶中的金屬氧化物半導體最好具有相對密度80%或以上，較佳為95%或以上，更佳為99.9%或以上。隨著用於形成具有高相對密度的氧化物半導體的靶材的使用，能夠形成具有緻密結構的氧化物半導體層206。
形成氧化物半導體層206的氛圍最好是稀有氣體(典型為氬氣)氛圍、氧氛圍或惰性氣體(典型為氬氣)與氧的混和氛圍。具體而言，最好是其中諸如氫、水、羥基及氫化物的雜質的濃度降低至百萬分之幾(最好為億萬分之幾)的高純化氣體的氛圍。
在形成氧化物半導體層206之時，例如，將基材放在保持於減壓狀態的處理室中且加熱使基材溫度為100℃或以上且600℃或以下，較佳地為200℃或以上且400℃或以下。當餘留在處理室中的水分被除去時，將除去了氫、水分、及類似物的濺鍍氣體引入，且使用靶來形成氧化物半導體層206。藉由在基材受熱時形成氧化物半導體層206，能夠降低氧化物半導體層206中所含的雜質濃度。另外，減少因濺鍍造成的氧化物半導體層206之損傷。為了除去處理室中的餘留水分，最好使用抽真空泵。例如，能夠使用低溫泵、離子泵、或鈦昇華泵。抽吸單元可為一具有冷凝井的渦輪泵。藉由低溫泵之抽吸而自沉積室中除去氫、水及其類似物，如此能夠降低氧化物半導體層206中所含的雜質濃度。
例如，氧化物半導體層206的膜成形條件能夠設定如 下：基材與靶材之間的距離為170mm；壓力為0.4Pa；直流電流(DC)功率為0.5kW；及氛圍為氧氛圍(氧之流量比為100%)或氬氛圍(氬之流量比為100%)。因為能夠減少粉狀物質(或稱為微粒或粉塵)且能夠減少膜厚度的變動，故使用脈衝直流電流(DC)電源供應為佳。氧化物半導體層206之厚度為2nm或以上且200nm或以下，較佳地為5nm或以上且300nm或以下。注意，厚度視情況取決於待應用的氧化物半導體材料、半導體裝置的預計效用的或其類似者，從而氧化物半導體層之厚度可視情況而隨著待使用的材料、預計效用或其類似者來設定。
注意，在藉由濺鍍法形成氧化物半導體層206之前，最好藉由引入氬氣而產生電漿的反向濺鍍除去附在絕緣層202表面的材料。此處，反向濺鍍意指一種藉離子撞擊表面而改善待處理物表面品質的方法，而一般濺鍍是藉由離子撞擊濺鍍靶而達成。使離子撞擊待處理物表面的方法包括一種在氬氛圍中對表面施加高頻電壓並在基材鄰近處產生電漿的方法。注意，除氬氛圍之外可使用氮氛圍、氦氛圍、氧氛圍或類似氛圍。
接著，藉由配合遮罩而蝕刻或類似方式對氧化物半導體層206加工而形成島狀氧化物半導體層206a。
對於氧化物半導體層206之蝕刻，可使用乾蝕刻或濕蝕刻。不用說，可利用乾蝕刻與濕蝕刻的結合。蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度或其類似條件)可依據材料而視情況設定，如此能夠將氧化物半導體層蝕刻 至一期望形狀。能夠參考前述實施例而獲得詳細說明。氧化物半導體層206之蝕刻能夠以與前述實施例中的半導體層之蝕刻相同的方式執行。可參考前述實施例而獲得詳細說明。
在那之後，氧化物半導體層206a則期望地受到熱處理(第一熱處理)。藉由第一熱處理除去氧化物半導體層206a中的過量氫(包括水及羥基)並改善氧化物半導體之結構，則能夠降低氧化物半導體層206a之能隙中的缺陷能階。執行第一熱處理例如，在300℃或以上且750℃或以下溫度，400℃或以上且700℃或以下為佳。
第一熱處理能夠以這類方式執行，例如，將下層基材200引入使用電阻加熱元件或類似物之電爐中並在450℃的氮氛圍中加熱一小時。在第一加熱處理期間，不使氧化物半導體層206a暴露於空氣以避免水與氫之滲入。
注意，熱處理裝置不必限於電爐，因此可包括一種藉由以諸如熱氣體或其類似物的媒介所給予的熱傳導或熱幅射而加熱待處理物的裝置。例如，能夠使用諸如燈式快速熱退火(LRTA)裝置或氣體快速熱退火(GRTA)裝置的快速熱退火(RTA)裝置。LRTA裝置是一種藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓納燈、或高壓水銀燈之類的燈具所放出的光的輻射(電磁波)加熱待處理物的裝置。GRTA裝置是一種使用高溫氣體於熱處理的裝置。作為其氣體，使用不與待藉由熱處理而處理之物反應的惰性氣體，諸如氮氣或像是氬氣之類的稀有氣 體。
例如，作為第一熱處理，可執行GRTA處理如後。將基板移至已加熱到650℃至700℃的惰性氣體氛圍中，加熱數分鐘，然後自惰性氣體氛圍中移出。GRTA處理能夠達成短時間的高溫熱處理。此外，因為能夠在短時間達成熱處理，即使當溫度達到基材之上溫度限時仍能夠利用GRTA處理。注意，在過程中可將惰性氣體切換成含氧氣體。這是因為藉由在含氧氛圍中執行第一熱處理能夠減少起因於氧缺陷所導致的能隙中的缺陷能階。
注意，惰性氣體氛圍最好為一種含氮或稀有氣體(諸如氦、氖、或氬)作為其主成分且不含水、氫、或其類似物的氛圍。例如，引入熱處理裝置的氮氣或諸如氦、氖、或氬的惰性氣體的純度最好為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，0.1ppm或更低為佳)。
在任何情況中，雜質藉由第一熱處理而減少以及形成i型或大體上i型氧化物半導體層206a，如此能夠實現具有優良特性的電晶體。
注意，可對尚未加工成島狀氧化物半導體層206a的氧化物半導體層206執行第一熱處理。在那種情況中，在第一熱處理之後，將下層基材200移出加熱裝置並送至一光微影步驟。
第一熱處理具有除去氫、水、及其類似物的效果且能夠視為脫水處理、除氫處理、或其類似者。脫水處理或除 氫處理能夠在氧化物半導體層206a之上堆疊一源極電極與一汲極電極之後執行。再者，可執行一或多次這樣的脫水處理或除氫處理。
接著，形成與氧化物半導體層206a相接觸的一導電層。選擇性蝕刻此導電層，藉此形成源極或汲極電極208a以及一源極或汲極電極208b(見圖9B)。此步驟相同於關於源極或汲極電極142a及其類似物的步驟。可參考前述實施例而獲得詳細說明。
接著，形成一與部分的氧化物半導體層206a相接觸的閘極絕緣層212(見圖9C)。可參考關於前述實施例之閘極絕緣層138的說明而獲得詳細說明。
在惰性氣體氛圍或氧氛圍中使形成的閘極絕緣層212期望地受第二熱處理。第二熱處理係在200℃或更高且450℃或更低、250℃或更高且350℃或更低為佳的溫度執行。例如，在氮氛圍中於250℃執行第二熱處理一小時。第二熱處理能夠減少電晶體之電特性的變動。另外，在閘極絕緣層212含氧的情況中，氧會被供應至氧化物半導體層206a且填補氧化物半導體層206a中的氧缺陷，藉此能夠形成i型氧化物半導體(本質半導體)層或極接近i型的氧化物半導體。
注意，在此一實施例中，第二熱處理是在閘極絕緣層212形成之後執行；然而，第二熱處理的時機並不限於此。
接著，在與氧化物半導體層206a部分重疊的閘極絕緣層212之上的區域中形成閘極電極214(見圖9D)。閘 極電極214能夠在閘極絕緣層212之上形成一導電層之後執行且選擇性地圖形化。可參考關於前述實施例之閘極電極136c與閘極電極145的說明而獲得詳細說明。
接著，在閘極絕緣層212與閘極電極214之上形成中間層絕緣層216與中間層絕緣層218(見圖9E)。中間層絕緣層216與中間層絕緣層218能夠利用PVD法、CVD法或其類似方法而形成。中間層絕緣層216與中間層絕緣層218能夠使用含諸如矽氧化物、矽氮氧化物、矽氮化物、鉿氧化物、鋁氧化物、鉭氧化物的無機絕緣材料。注意，在此一實施例中，使用中間層絕緣層216與中間層絕緣層218的疊層結構但本揭露發明並不限於此。也可使用單層結構、二層的疊層結構。
注意，中間層絕緣層218期望地形成有平坦化的表面。這是因為藉由形成具有平坦化表面的中間層絕緣層218而能夠使電極、佈線或其類似物順利地形成在中間層絕緣層218之上。
經過上述加工，完成一使用高純化氧化物半導體層206a的電晶體250。
圖9E所示的電晶體250包括下列組成：下層基材200之上設有氧化物半導體層206a與彼等之間夾置有絕緣層202；源極或汲極電極208a與源極或汲極電極208b二者皆電性連接至氧化物半導體層206a；閘極絕緣層212覆蓋氧化物半導體層206a、源極或汲極電極208a以及源極或汲極電極208b；閘極絕緣層212之上的閘極電極214 ；閘極絕緣層212與閘極電極214之上的中間層絕緣層216；以及中間層絕緣層216之上的中間層絕緣層218。
由於高純化氧化物半導體層206a，此一實施例中所示的電晶體250之氫濃度為5×1019atoms/cm3或更少，較佳地5×1018atoms/cm3或更少，更佳地5×1017atoms/cm3或更少。另外，氧化物半導體層206a之載子密度(例如，少於1×1012/cm3、較佳地少於1.45×1010/cm3)充分地少於一般矽晶圓(近乎1×1014/cm3)。因為這樣，閉態電流會充分地減少。例如，在通道長度為10μm且氧化物半導體層之厚度為30nm的情況中，當汲極電壓之範圍大概為1V至10V時，閉態電流(當閘極與源極之間的電壓為0V或更少時的汲極電流)為1×10-13A或更少。此外，閉態電流密度(由閉態電流除以通道寬度所得的值)在室溫為100aA(1aA(阿安培(attoampere))為10-18A(安培(ampere))/μm或更少，較佳地10aA/μm或更少，更佳地，1aA/μm或更少。
注意，除了閉態電流或閉態電流密度之外，能夠使用閉態電阻(電晶體關閉時的電阻值)或閉態電阻率(電晶體關閉時的電阻率)表示電晶體之特性。在此，閉態電阻R能夠藉由使用閉態電流與汲極電壓的歐姆定律而取得。再者，閉態電阻率ρ能夠藉由使用通道成形區之截面積A與通道長度L的方程式ρ=RA/L而取得。具體而言，在上述情況中，閉態電阻率為1×109Ω．m或以上(或者，1×1010Ω．m或以上)。注意，截面積A藉由使用氧化物半 導體層之厚度d與通道寬度W的A=dW而表示。
當使用這樣的高純化本質氧化物半導體層206a時，能夠充分地減少電晶體之閉態電流。
注意在此一實施例中，雖然描述使用電晶體250代替前述實施例中所示的電晶體162，本揭露發明並不必理解為限制於此。例如，藉由充分地增加電特性而能夠使用氧化物半導體於所有含包括在積體電路中的電晶體的電晶體。在這樣的情況中，電晶體不需要是如前述實施例中所述的疊層結構。注意，為了實現順利的電路運作，包括有氧化物半導體的電晶體之場效遷移率μ最好為μ>100cm2/V．s。在此情況中，能夠使用玻璃基材或其類似物來形成半導體裝置。
此一實施例中所示的結構、方法及其類似者能夠視情況與其它實施例中所示的任何結構、方法及其類似者結合。
(實施例5)
接著，參照圖10A至10E說明使用氧化物半導體製造在前述實施例(諸如實施例1)中能夠被使用作為開關電晶體S1的電晶體的方法之例。在此一實施例中，詳細說明使用具有結晶區的第一氧化物半導體層與藉由自第一氧化物半導體層結晶生長而取得的第二氧化物半導體層作為氧化物半導體層。注意在下文中，以頂閘極電晶體為例進行說明，但電晶體的結構不必限制於頂閘極電晶體。
首先，在下層基材300之上形成一絕緣層302。在那之後，在絕緣層302之上形成一第一氧化物半導體層且執行第一熱處理以使至少包括有第一氧化物半導體之表面的區域結晶化，以便形成一第一氧化物半導體層304(見圖10A)。
例如，下層基材300能夠是在低於前述實施例之半導體裝置(圖2A所示的半導體裝置及其類似者)中的中間層絕緣層128的部分中的一結構體。能夠參考前述實施例以得知細節。
絕緣層302作用如一基層且以相同於前述實施例中的絕緣層138、保護絕緣層144或其類似者的方式而形成。能夠參考前述實施例以獲得詳細說明。注意，最好形成包含有盡可能少的氫或水的絕緣層302。
第一氧化物半導體層304能夠以相同於前述實施例中的氧化物半導體層206的方式而形成。可參考前述實施例以得知其中第一氧化物半導體層304與膜成形方法之細節。注意在此一實施例中，第一氧化物半導體層304是藉第一熱處理而故意地結晶化；從而，最好使用能夠容易結晶化的氧化物半導體之膜成形靶以形成第一氧化物半導體層304。另外，第一氧化物半導體層304之厚度最好為3nm或以上且15nm或以下。在此一實施例中，第一氧化物半導體層304具有5nm的厚度為例。注意，厚度視情況而隨著所應用的氧化物半導體材料、半導體裝置的預計效用或其類似者而變化，從而視情況依據待使用材料、預計效 用或其類似者而設定厚度。
在450℃或更高且850℃或更低、較佳地550℃或更高且750℃或更低的溫度執行第一熱處理。熱處理最好執行一分鐘或以上且24小時或以下。第一熱處理之氛圍最好為一種不含氫、水及其類似物的氛圍。例如，此氛圍能夠是水被充分地除去的氮氛圍、氧氛圍、稀有氣體(諸如氦、氖、及氬)之氛圍或其類似者。
對於熱處理裝置，除了電爐之外能夠使用一種藉由以諸如熱氣體或其類似物的媒介所給予的熱傳導或熱幅射而加熱待處理物的裝置。例如，能夠使用諸如燈式快速熱退火(LRTA)裝置或氣體快速熱退火(GRTA)裝置的快速熱退火(RTA)裝置。LRTA裝置是一種藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓納燈、或高壓水銀燈之類的燈具所放出的光的輻射(電磁波)加熱待處理物的裝置。GRTA裝置是一種使用高溫氣體於熱處理的裝置。作為其氣體，使用不與待藉由熱處理而處理之物反應的惰性氣體，諸如氮氣或像是氬氣之類的稀有氣體。
藉由第一熱處理使至少包括有第一氧化物半導體層304之表面的區域結晶化。結晶自第一氧化物半導體層304生長至第一氧化物半導體層304之內側，藉此形成結晶區。注意，在某些情況中，結晶區包含一平均厚度為2nm或以上且10nm或以下的板狀結晶。另外，在某些情況中，結晶區包含其c軸排列在垂直於氧化物半導體層表面的方向的結晶。
再者，在藉由第一熱處理形成結晶區時最好自第一氧化物半導體層304除去氫(包括水與羥基)及其類似物。在除去氫與其類似物的情況中，第一熱處理可在具有6N(99.9999%)或以上(亦即，雜質濃度為1ppm或更低)的純度的諸如氮氛圍、氧氛圍、及稀有氣體(諸如氦、氖及氬)氛圍的氛圍中執行。較佳地，可使用具有7N(99.99999%)或更高(亦即，雜質濃度0.1ppm或更低)的純度的氛圍。更者，第一熱處理可在具有20ppm或更低、較佳地為1ppm或更低的H2O濃度的特乾空氣中執行。
另外，最好在藉由第一熱處理形成結晶區時供應氧至第一氧化物半導體層304。例如，能夠藉由將熱處理的氛圍改變為氧氛圍或其類似者而供應氧至第一氧化物半導體層304。
在此一實施例中，是在氮氛圍700℃執行熱處理一個小時作為第一熱處理以及自氧化物半導體層除去氫及其類似物。在那之後，藉由改變氛圍至氧氛圍而將氧供應至第一氧化物半導體層304內側。注意，第一熱處理之一主要目的是在結晶區的形成，故目的為氫與其類似物的除去以及氧供應的另一處理能夠另外執行。例如，能夠在執行除去氫與其類似物的處理與供氧處理之後執行結晶化的熱處理。
藉由這樣的第一熱處理能夠取得具有結晶區且除去氫(包括水及羥基)與其類似物且供應有氧的第一氧化物半導體層304。
接著，在至少在包括表面的區域中具有結晶區的第一氧化物半導體層304之上形成第二氧化物半導體層306(見圖10B)。
第二氧化物半導體層306能夠以相同於前述實施例中的氧化物半導體層206的方法形成。可參考前述實施例以得知其中第二氧化物半導體層306與膜成形方法之細節。注意，最好使第二氧化物半導體層306形成具有大於第一氧化物半導體層304的厚度。再者，最好形成第二氧化物半導體層306而使第一氧化物半導體層304與第二氧化物半導體層306的總厚度為3nm或以上且50nm或以下。注意，厚度視情況隨氧化物半導體材料、預計效用或其類似者而變化。
對於第二氧化物半導體層306，最好使用具有與第一氧化物半導體層304相同主成分的材料，例如，結晶化後的晶格常數接近於第一氧化物半導體層304(晶格失配為1%或更少)的材料。這是因為，在使用具有相同主成分的材料的情況中，藉由使用第一氧化物半導體層304之結晶區作為種晶而在第二氧化物半導體層306的結晶化中結晶能夠容易生長。此外，在使用具有相同主成分的材料的情況中，第一氧化物半導體層304與第二氧化物半導體層306之間的界面物理性質與電特性較佳。
注意，當藉由結晶化取得期望的膜品質時，可使用具有相異主成分的材料來形成第二氧化物半導體層306。
接著，於第二氧化物半導體層306執行第二熱處理， 以藉由使用第一氧化物半導體層304之結晶區作為種晶使結晶生長以形成一第二氧化物半導體層306a(見圖10C)。
第二熱處理之溫度為450℃或更高且850℃或更低，較佳地為600℃或更高且700℃或更低。執行第二熱處理一分鐘或以上且100小時或以下，較佳地為5小時或以上且20小時或以下以及一般為10小時。注意，同樣在第二熱處理中，其處理氛圍中最好不包含氫、水及其類似者。
熱處理之氛圍與效果之細節與第一熱處理相同。其能夠使用的熱處理裝置與第一熱處理相同。例如，在第二熱處理之升溫之時，設定爐內氛圍為氮氛圍且在執行冷卻時，設定爐內氛圍為氧氛圍。因此，在能夠氮氛圍下除去氫與其類似物且在能夠氧氛圍下供應氧。
執行如上述的第二熱處理，藉此使結晶自形成在第一氧化物半導體層304中的結晶區生長至第二氧化物半導體層306的整個範圍；從而，能夠形成第二氧化物半導體層306a。再者，能夠形成除去氫(包括水與羥基)且被供應有氧的第二氧化物半導體層306a。再者，藉由執行第二熱處理能夠增加第一氧化物半導體層304之結晶區之定向。
例如，在使用In-Ga-Zn-O基氧化物半導體材料於第二氧化物半導體層306a的情況中，第二氧化物半導體層306a能夠包含一以InGaO3(ZnO)m(m>0且m非自然數)所代表的結晶、一以In2Ga2ZnO7(In：Ga：Zn：O=2：2：1：7)的所代表的結晶、及其類似物。藉由第二熱處理而排列這樣的結晶以使其c軸垂直於第二氧化物半導體層 306b之表面。
在此，結晶包括任意的In、Ga及Zn，以及能夠考慮具有平行於a軸與b軸的數層的疊層結構。具體而言，結晶具有一種其中含In的層及不含In的層(含Ga或Zn的層)在c軸方向中堆疊的層。
在一In-Ga-Zn-O基氧化物半導體結晶中，導電率在平行於含In的層之a軸與b軸方向中為佳。這是因電導率主要由In-Ga-Zn-O基氧化物半導體結晶中的In來控制的事實及一個In原子之5s軌道與相鄰In原子之5s軌道部分重疊並藉此形成載子路徑的事實。
再者，在第一氧化物半導體層304具有一種包括在與絕緣層302的界面處的非晶區的結構的情況中，結晶藉由第二熱處理而自形成在第一氧化物半導體層304表面的結晶區朝著第一氧化物半導體層304的底部生長，藉此在某些情況中非晶區會結晶化。注意，非晶區依據包含在絕緣層302中的材料、第二熱處理之條件或其類似者而在某些情況中會殘留。
在使用具有相同主成分的氧化物半導體材料於第一氧化物半導體層304與第二氧化物半導體層306的情況中，第一氧化物半導體層304與第二氧化物半導體層306a在某些情況中具有相同的結晶結構，如圖10C所示。因此，雖然第一氧化物半導體層304與第二氧化物半導體層306a之間的邊界在圖10C中以點線來象徵，但無法看到邊界，因此在某些情況中能夠將第一氧化物半導體層304 與第二氧化物半導體層306a視為相同的層。
接著，藉由諸如使用遮罩的蝕刻的方法對第一氧化物半導體層304與第二氧化物半導體層306a加工，以形成一島狀第一氧化物半導體層304a與一島狀第二氧化物半導體層306b(見圖10D)。
對於第一氧化物半導體層304與第二氧化物半導體層306a之蝕刻，可使用乾蝕刻或濕蝕刻。不用說，可利用乾蝕刻與濕蝕刻的結合。蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度或其類似條件)可依據材料而視情況設定，如此能夠將氧化物半導體層蝕刻至一期望形狀。第一氧化物半導體層304與第二氧化物半導體層306a的蝕刻可依照與前述實施例中的半導體層的蝕刻相同的方式來執行。可參考前述實施例而獲得詳細說明。
注意，在氧化物半導體層之中，待成為通道成形區的區域最好具有平坦表面。例如，在與閘極電極(通道成形區)部分重疊的區域中，第二氧化物半導體層306b之高度差最好為1nm或更少(較佳地，0.2nm或更少)。
接著，形成一導電層以與第二氧化物半導體層306b相接觸。在那之後，選擇性蝕刻此導電層，藉此形成一源極或汲極電極308a與一源極或汲極電極308b(見圖10D)。源極或汲極電極308a及308b能夠採與前述實施例中的源極或汲極電極142a及142b相同的方式而形成。可參考前述實施例而獲得詳細說明。
在某些情況中，在圖10D所示步驟過程中，與源極或 汲極電極308a及源極或汲極電極308b接觸的結晶層在第一氧化物半導體層304a及第二氧化物半導體層306b之側面成為一非晶態。因此，第一氧化物半導體層304a與第二氧化物半導體層306b的整個範圍並非總是具有結晶結構。
隨後，形成一接觸於部分的第二氧化物半導體層306b的一閘極絕緣層312。閘極絕緣層312能夠使用CVD方法、濺鍍方法或其類似方法而形成。在那之後，在與第一氧化物半導體層304a及第二氧化物半導體層306b部分重疊的閘極絕緣層312之上的區域中形成一閘極電極314。在閘極絕緣層312與閘極電極314之上形成一中間層絕緣層316及一中間層絕緣層318(見圖10E)。閘極絕緣層312、閘極電極314及中間層絕緣層316及318能夠採用與前述實施例中的閘極絕緣層138、閘極電極136c、閘極電極145、及中間層絕緣層216及218相同的方法而形成。可參考前述實施例而獲得詳細說明。
形成的閘極絕緣層312被期望地在惰性氣體氛圍或氧氛圍中受到第三熱處理。在溫度200℃或更高且450℃或更低、較佳地250℃或更高且350℃或更低執行第三熱處理。例如在含氧氛圍中於250℃執行熱處理一小時。第三熱處理可減少電晶體之電特性的變異。另外，在閘極絕緣層312含氧的情況中，使氧供應至第二氧化物半導體層306b且填補第二氧化物半導體層306b之氧缺陷，藉此能夠形成一i型氧化物半導體(本質半導體)層或一極接近 i型的氧化物半導體層。
注意在此一實施例中，第三熱處理在形成閘極絕緣層312之後執行；然而，第三熱處理之時機並不限於此。或者，在藉由另一諸如第二熱處理的處理而已將氧供應至第二氧化物半導體層的情況中，可省略第三熱處理。
以這樣的方式，完成一使用藉由自第一氧化物半導體層304a之結晶區結晶生長而取得的第一氧化物半導體層304a與第二氧化物半導體層306b的電晶體350。
圖10E所示的電晶體350包括下列組成：設在下層基材300之上的第一氧化物半導體層304a與夾置在彼等之間的絕緣層302；設在第一氧化物半導體層304a之上的第二氧化物半導體層306b；電性連接於第二氧化物半導體層306b的源極或汲極電極308a及源極或汲極電極308b；覆蓋第二氧化物半導體層306b、源極或汲極電極308a及源極或汲極電極308b的閘極絕緣層312；閘極絕緣層312之上的閘極電極314；閘極絕緣層312與閘極電極314之上的中間層絕緣層316；以及中間層絕緣層316之上的中間層絕緣層318。
在此一實施例中所示的電晶體350中，由於第一氧化物半導體層304a與第二氧化物半導體層306b被高純化，氫濃度為5×1019atoms/cm3或以下、較佳地5×1018atoms/cm3或以下、更佳地5×1017atoms/cm3或以下。另外，氧化物半導體層206a之載子密度(例如，少於1×1012/cm3、較佳地少於1.45×1010/cm3)最好充分地低於 一般矽晶圓(近乎1×1014/cm3)。因此，充分地降低閉態電流。例如，在通道長度為10μm且氧化物半導體層之厚度為30nm的情況中，當汲極電壓之範圍為約1V至10V時，閉態電流(當閘極與源極之間的電壓為0V或以下時的汲極電流)為1×10-13A或更少。更者，閉態電流密度(閉態電流除以通道寬度所得的值)在室溫為100aA(1aA(阿安培(attoampere))為10-18A(安培(ampere))/μm或更少，較佳地10aA/μm或更少，更佳地，1aA/μm或更少。
注意，除了閉態電流或閉態電流密度之外，能夠使用閉態電阻(電晶體關閉時的電阻值)或閉態電阻率(電晶體關閉時的電阻率)表示電晶體之特性。在此，閉態電阻R能夠藉由使用閉態電流與汲極電壓的歐姆定律而取得。再者，閉態電阻率ρ能夠藉由使用通道成形區之截面積A與通道長度L的方程式ρ=RA/L而取得。具體而言，在上述情況中，閉態電阻率為1×109Ω．m或以上(或者，1×1010Ω．m或以上)。注意，截面積A藉由使用氧化物半導體層之厚度d與通道寬度W的A=dW而表示。
當使用這樣的高純化的本質第一氧化物半導體層304a及第二氧化物半導體層306b時，能夠充分地減少電晶體之閉態電流。
再者，在此一實施例中，使用包括結晶區的第一氧化物半導體層304a與藉由自第一氧化物半導體層304a之結晶區結晶生長而取得的第二氧化物半導體層306b作為氧 化物半導體層，藉此能夠增加場效遷移率且能夠實現具有優良電特性的電晶體。
注意在此一實施例中，雖然描述使用電晶體350代替前述實施例中所示的電晶體162；然而，本揭露發明並不必理解為限制於此。例如，此一實施例中所示的電晶體350使用包括結晶區的第一氧化物半導體層304a與藉由自第一氧化物半導體層304a之結晶區結晶生長而取得的第二氧化物半導體層306b，故電晶體具有優良的場效遷移率。因此，能夠使用氧化物半導體於所有含包括在積體電路中的電晶體的電晶體，此電晶體不需要是如前述實施例中所述的疊層結構。注意，為了實現順利的電路運作，包括有氧化物半導體的電晶體之場效遷移率μ最好為μ>100cm2/V．s。在此情況中，能夠使用玻璃基材或其類似物來形成半導體裝置。
此一實施例中所示的結構、方法及其類似者能夠視情況與其它實施例中所示的任何結構、方法及其類似者結合。
(實施例6)
在此一實施例中，參照圖11A至11F說明上述實施例中所述的半導體裝置應用於電子用品的情況。說明上述半導體裝置應用於諸如電腦、行動電話機(或稱為行動電話或行動電話裝置)、個人數位助理(包括可攜式遊戲機、音訊再生裝置及其類似者)、數位相機、數位視訊攝影 機、電子紙、電視機(或稱為電視或電視接收器)及其類似物的情況。
圖11A顯示一筆記型個人電腦，包括殼體401、殼體402、顯示部403、鍵盤404及其類似物。前述實施例中所示的半導體裝置設在殼體401與殼體402中。從而，能夠實現具充分低功率消耗的筆記型PC。
圖11B顯示個人數位助理(PDA)，包括主體411，其具有顯示部413、外部介面415、操作鈕414及其類似物。也提供有操作此個人數位助理的指示筆412及其類似物。前述實施例中所示的半導體裝置設在主體411中。因此，能夠實現具充分低功率消耗的個人數位助理。
圖11C顯示裝設有電子紙的e-book讀取器420，包括二個殼體421及423。殼體421及423藉由一樞紐部437連接而能夠透過樞紐部437來展開或關閉。藉由這樣的結構，e-book讀取器能夠如紙本書一般操作。殼體421設有電源開關431、操作鍵433、揚聲器435及其類似者。前述實施例中所示的半導體裝置至少設在其中一個殼體421及423中。因此，能夠實現具充分低功率消耗的e-book讀取器。
圖11D為一行動電話機，包括二個殼體440及441。此外，在圖11D中顯示收摺的殼體440及441能夠藉由滑移而相互重疊。從而，能夠使行動電話成為適合攜帶用的尺寸。殼體441包括顯示面板442、揚聲器443、麥克風444、指向裝置446、攝影機鏡頭447、外部連接端子448 及其類似者。殼體440設有用於對行動電話充電的太陽能電池449、外部記憶體插槽450及其類似者。另外，殼體441中納入有一天線。前述實施例中所示的半導體裝置至少設在其中一個殼體440及441中。因此，能夠實現具充分低功率消耗的行動電話機。
圖11E為數位相機，包括主體461、顯示部467、目鏡部463、操作開關464、顯示部465、電池466及其類似物。前述實施例中所示的半導體裝置設在主體461中。因此，能夠實現具充分低功率消耗的數位相機。
圖11F為電視機470，包括殼體471、顯示部473、支架475及其類似物。電視機470能夠透過殼體471之操作開關與遙控器480來操作。前述實施例中所示的半導體裝置安裝在殼體471與遙控器480中。因此，能夠實現具充分低功率消耗的電視機。
如上所述，一種關於前述實施例的積體電路安裝在此一實施例中的電子用品中。因此，能夠實現充分降低待機功率及降低功率消耗的電子用品。
本申請案為基於在2009年12月11日向日本專利局提出的日本專利申請序號2009-281949，其全文內容茲以提述方式納入。
C1‧‧‧CMOS反相器電路
S1‧‧‧開關電晶體
S_IN‧‧‧控制端
VH、VL‧‧‧電源供應端
IN‧‧‧輸入端
OUT‧‧‧輸出端

Claims (12)

  1. 一種半導體裝置，包含：一第一電源供應端；一第二電源供應端；一第一電晶體，包含：一第一閘極電極；一半導體層，包含一氧化物半導體材料；以及一第一閘極絕緣層，位在該第一閘極電極及該半導體層之間；一反相器電路，包括一第一端及一第二端，其中該反相器電路包含一第二電晶體，其中該第二電晶體的通道形成區包含一除了該氧化物半導體材料之外的半導體材料，其中該第一電源供應端係電性連接該第一電晶體之一源極端及一汲極端之其中一個，其中該第一電晶體之該源極端及該汲極端之其中另一個係電性連接該反相器電路之該第一端，以及其中該反相器電路之該第二端係電性連接該第二電源供應端。
  2. 如申請專利範圍第1項所述之半導體裝置，其中除了該氧化物半導體材料之外的該半導體材料係為矽。
  3. 如申請專利範圍第1項所述之半導體裝置，更包含第三電晶體，其中該第二電晶體係為一n-通道電晶體，以及 其中該第三電晶體係為一p-通道電晶體。
  4. 一種半導體裝置，包含：一第一電源供應端；一第二電源供應端；一第一電晶體，包含：一第一閘極電極；一第一閘極絕緣層，位在該第一閘極電極之上；一半導體層，包含氧化物半導體材料且位在該第一閘極絕緣層之上；一第二閘極絕緣層，位在該半導體層之上；以及一第二閘極電極，位在該第二閘極絕緣層之上；一反相器電路，包括一第一端及一第二端，其中該反相器電路包含第二電晶體，其中該第二電晶體的通道形成區包含一除了該氧化物半導體材料之外的半導體材料，其中該第一電源供應端係電性連接該第一電晶體之一源極端及一汲極端之其中一個，其中該第一電晶體之該源極端及該汲極端之其中另一個係電性連接該反相器電路之該第一端，以及其中該反相器電路之該第二端係電性連接該第二電源供應端。
  5. 如申請專利範圍第4項所述之半導體裝置，其中該反相器電路包含一第三電晶體，其中該第二電晶體係為一n-通道電晶體，以及 其中該第三電晶體係為一p-通道電晶體。
  6. 一種半導體裝置，包含：一第一電源供應端；一第二電源供應端；一反相器電路，包括一第一端及一第二端；一絕緣層，位在該反相器電路之上；以及一第一電晶體，位在該絕緣層之上，該第一電晶體包含：一第一閘極電極；一半導體層，包含一氧化物半導體材料；以及一第一閘極絕緣層，位在該第一閘極電極及該半導體層之間，其中該反相器電路包含第二電晶體，其中該第二電晶體的通道形成區包含一除了該氧化物半導體材料之外的半導體材料，其中該第一電源供應端係電性連接該第一電晶體之一源極端及一汲極端之其中一個，其中該第一電晶體之該源極端及該汲極端之其中另一個係電性連接該反相器電路之該第一端，以及其中該反相器電路之該第二端係電性連接該第二電源供應端。
  7. 如申請專利範圍第6項所述之半導體裝置，其中該半導體層係設置於該第一閘極電極之上，彼等之間夾置有該第一閘極絕緣層， 其中該第一電晶體，更包含：一第二閘極絕緣層，位在該半導體層之上；以及一第二閘極電極，位在該第二閘極絕緣層之上。
  8. 如申請專利範圍第6項所述之半導體裝置，其中該反相器電路係形成於一半導體基板上。
  9. 如申請專利範圍第6項所述之半導體裝置，其中該絕緣層包含選自由矽氧化物、矽氮氧化物、矽氮化物、鉿氧化物、鋁氧化物、鉭氧化物、聚醯亞胺及壓克力構成的組中的任一種。
  10. 如申請專利範圍第1、4、6項中任一項所述之半導體裝置，其中該氧化物半導體材料係為一In-Ga-Zn-O基氧化物半導體材料。
  11. 如申請專利範圍第1、4、6項中任一項所述之半導體裝置，其中該氧化物半導體材料係由InMO3(ZnO)m(m>0)之一個代表，其中M為代表自鎵(Ga)、鋁(Al)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)所選擇之一個或多個金屬元素。
  12. 如申請專利範圍第4項或第6項所述之半導體裝置，其中除了該氧化物半導體材料之外的該半導體材料係為矽。
TW102143759A 2009-12-11 2010-12-01 半導體裝置 TWI534954B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009281949 2009-12-11

Publications (2)

Publication Number Publication Date
TW201415579A TW201415579A (zh) 2014-04-16
TWI534954B true TWI534954B (zh) 2016-05-21

Family

ID=44141911

Family Applications (4)

Application Number Title Priority Date Filing Date
TW102143759A TWI534954B (zh) 2009-12-11 2010-12-01 半導體裝置
TW106100876A TWI622130B (zh) 2009-12-11 2010-12-01 半導體裝置
TW099141729A TWI529856B (zh) 2009-12-11 2010-12-01 半導體裝置
TW105105298A TWI578444B (zh) 2009-12-11 2010-12-01 半導體裝置

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW106100876A TWI622130B (zh) 2009-12-11 2010-12-01 半導體裝置
TW099141729A TWI529856B (zh) 2009-12-11 2010-12-01 半導體裝置
TW105105298A TWI578444B (zh) 2009-12-11 2010-12-01 半導體裝置

Country Status (6)

Country Link
US (5) US8809850B2 (zh)
JP (12) JP2011142314A (zh)
KR (3) KR101894821B1 (zh)
CN (2) CN104600105B (zh)
TW (4) TWI534954B (zh)
WO (1) WO2011070928A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655340B (zh) * 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011089847A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
KR101899880B1 (ko) 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
KR101940570B1 (ko) * 2011-05-13 2019-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치 및 그 전자 기기
WO2012160963A1 (en) * 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2021101485A (ja) * 2011-06-17 2021-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI580189B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102147870B1 (ko) 2012-01-23 2020-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013182998A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013236068A (ja) 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US20130285049A1 (en) * 2012-04-27 2013-10-31 Semiconductor Energy Laboratory Co., Ltd. Standard cell and semiconductor integrated circuit
US9007090B2 (en) * 2012-05-01 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method of driving semiconductor device
US9104395B2 (en) 2012-05-02 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Processor and driving method thereof
KR102164990B1 (ko) * 2012-05-25 2020-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자의 구동 방법
JP5826716B2 (ja) * 2012-06-19 2015-12-02 株式会社東芝 半導体装置及びその製造方法
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP2014057298A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP2014057296A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
TWI581404B (zh) * 2012-08-10 2017-05-01 半導體能源研究所股份有限公司 半導體裝置以及該半導體裝置的驅動方法
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2014150481A (ja) * 2013-02-04 2014-08-21 Sharp Corp 半導体装置
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
KR20200038333A (ko) * 2013-05-20 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
US9343288B2 (en) * 2013-07-31 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015060133A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2884542A3 (en) * 2013-12-10 2015-09-02 IMEC vzw Integrated circuit device with power gating switch in back end of line
US9443872B2 (en) * 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9515661B2 (en) * 2014-05-09 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, and clock tree
KR20230140605A (ko) * 2014-05-30 2023-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
US10056497B2 (en) * 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10930603B2 (en) 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
US9934826B2 (en) 2016-04-14 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20170373195A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP7073090B2 (ja) 2016-12-28 2022-05-23 株式会社半導体エネルギー研究所 ニューラルネットワークを利用したデータ処理装置、電子部品、および電子機器
CN110476255B (zh) * 2017-03-29 2023-09-19 夏普株式会社 半导体装置以及半导体装置的制造方法
US11411081B2 (en) * 2020-04-22 2022-08-09 Globalfoundries U.S. Inc. Field effect transistor (FET) stack and methods to form same
KR20230056710A (ko) 2020-08-27 2023-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
KR102710108B1 (ko) 2021-09-24 2024-09-25 한국전자통신연구원 산화물 반도체를 포함하는 sram 소자
KR20230043602A (ko) * 2021-09-24 2023-03-31 한국전자통신연구원 산화물 반도체를 포함하는 cmos 로직 소자

Family Cites Families (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62115874A (ja) * 1985-11-15 1987-05-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3112047B2 (ja) 1991-11-08 2000-11-27 株式会社日立製作所 半導体集積回路
KR100254134B1 (ko) * 1991-11-08 2000-04-15 나시모토 류우조오 대기시 전류저감회로를 가진 반도체 집적회로
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3767613B2 (ja) 1994-12-27 2006-04-19 セイコーエプソン株式会社 液晶表示装置及びその製造方法、並びに電子機器
JPH08186180A (ja) * 1994-12-28 1996-07-16 Oki Electric Ind Co Ltd Ｃｍｉｓ型集積回路装置及びその製造方法
JPH08264798A (ja) 1995-03-23 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置作製方法
US7348227B1 (en) * 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW382164B (en) 1996-04-08 2000-02-11 Hitachi Ltd Semiconductor IC device with tunnel current free MOS transistors for power supply intercept of main logic
JP2008085348A (ja) 1996-04-08 2008-04-10 Renesas Technology Corp 半導体集積回路装置
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3239867B2 (ja) 1998-12-17 2001-12-17 日本電気株式会社 半導体装置
JP2000243851A (ja) 1999-02-17 2000-09-08 Hitachi Ltd 半導体集積回路装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP2001053599A (ja) * 1999-08-12 2001-02-23 Nec Corp 半導体集積回路
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
TW463393B (en) 2000-08-25 2001-11-11 Ind Tech Res Inst Structure of organic light emitting diode display
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
CN100590877C (zh) * 2002-09-10 2010-02-17 日本电气株式会社 薄膜半导体装置及其制造方法
JP4736313B2 (ja) 2002-09-10 2011-07-27 日本電気株式会社 薄膜半導体装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6940307B1 (en) 2003-10-22 2005-09-06 Altera Corporation Integrated circuits with reduced standby power consumption
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) * 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
KR100519801B1 (ko) * 2004-04-26 2005-10-10 삼성전자주식회사 스트레스 완충 스페이서에 의해 둘러싸여진 노드 콘택플러그를 갖는 반도체소자들 및 그 제조방법들
JPWO2005122272A1 (ja) * 2004-06-08 2008-04-10 日本電気株式会社 歪みシリコンチャネル層を有するｍｉｓ型電界効果トランジスタ
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
IL163209A (en) * 2004-07-26 2009-08-03 Yair Eilam A sewing machine needle for sewing with a complex thread
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
WO2006028195A1 (en) 2004-09-09 2006-03-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
JP2006108654A (ja) * 2004-09-09 2006-04-20 Semiconductor Energy Lab Co Ltd 無線チップ
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7274217B2 (en) * 2005-04-07 2007-09-25 International Business Machines Corporation High performance PFET header in hybrid orientation technology for leakage reduction in digital CMOS VLSI designs
KR100621633B1 (ko) * 2005-04-18 2006-09-19 삼성전자주식회사 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법및 그에 의해 형성된 반도체 장치
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7292061B2 (en) * 2005-09-30 2007-11-06 Masaid Technologies Incorporated Semiconductor integrated circuit having current leakage reduction scheme
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7248457B2 (en) * 2005-11-15 2007-07-24 Toto Ltd. Electrostatic chuck
KR101103374B1 (ko) * 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101176545B1 (ko) * 2006-07-26 2012-08-28 삼성전자주식회사 마이크로 렌즈의 형성방법과 마이크로 렌즈를 포함한이미지 센서 및 그의 제조방법
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008072486A1 (ja) 2006-12-13 2008-06-19 Idemitsu Kosan Co., Ltd. スパッタリングターゲット及び酸化物半導体膜
JP5143410B2 (ja) 2006-12-13 2013-02-13 出光興産株式会社 スパッタリングターゲットの製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP4957297B2 (ja) 2007-03-06 2012-06-20 セイコーエプソン株式会社 半導体装置の製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7620926B1 (en) 2007-03-20 2009-11-17 Xilinx, Inc. Methods and structures for flexible power management in integrated circuits
JP5466939B2 (ja) * 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
ATE551770T1 (de) 2007-04-20 2012-04-15 Mitsubishi Electric Corp Umrichter-steuerung
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5101387B2 (ja) 2007-09-13 2012-12-19 富士フイルム株式会社 カプセル型内視鏡
US20090076322A1 (en) 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5355921B2 (ja) 2008-03-28 2013-11-27 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
JP5202094B2 (ja) 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5519120B2 (ja) * 2008-05-27 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
KR101529575B1 (ko) * 2008-09-10 2015-06-29 삼성전자주식회사 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
IN2012DN03080A (zh) 2009-10-30 2015-07-31 Semiconductor Energy Lab
EP2502272B1 (en) 2009-11-20 2015-04-15 Semiconductor Energy Laboratory Co. Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR102333270B1 (ko) * 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
MY187143A (en) 2010-01-20 2021-09-03 Semiconductor Energy Lab Semiconductor device

Also Published As

Publication number Publication date
TWI622130B (zh) 2018-04-21
JP2017085185A (ja) 2017-05-18
KR102046308B1 (ko) 2019-11-19
TW201138026A (en) 2011-11-01
JP2020038994A (ja) 2020-03-12
JP6824368B2 (ja) 2021-02-03
US20110140099A1 (en) 2011-06-16
TWI578444B (zh) 2017-04-11
JP2024112322A (ja) 2024-08-20
US20140061640A1 (en) 2014-03-06
US20140332806A1 (en) 2014-11-13
JP5948448B2 (ja) 2016-07-06
CN102656683A (zh) 2012-09-05
KR101894821B1 (ko) 2018-09-05
KR20120120202A (ko) 2012-11-01
TW201620076A (zh) 2016-06-01
JP2019021936A (ja) 2019-02-07
US9209251B2 (en) 2015-12-08
JP6625190B2 (ja) 2019-12-25
JP2021068915A (ja) 2021-04-30
JP2016139816A (ja) 2016-08-04
CN104600105A (zh) 2015-05-06
JP7531743B1 (ja) 2024-08-09
WO2011070928A1 (en) 2011-06-16
US20160086979A1 (en) 2016-03-24
JP6096345B2 (ja) 2017-03-15
JP2024138162A (ja) 2024-10-07
KR20180099941A (ko) 2018-09-05
JP2011142314A (ja) 2011-07-21
JP5461633B2 (ja) 2014-04-02
JP2022040264A (ja) 2022-03-10
TWI529856B (zh) 2016-04-11
JP2012256929A (ja) 2012-12-27
JP2023184544A (ja) 2023-12-28
JP2015111715A (ja) 2015-06-18
CN102656683B (zh) 2015-02-11
KR20170094559A (ko) 2017-08-18
US20170170324A1 (en) 2017-06-15
TW201717320A (zh) 2017-05-16
US9508742B2 (en) 2016-11-29
KR101770976B1 (ko) 2017-08-24
US8809850B2 (en) 2014-08-19
US8901559B2 (en) 2014-12-02
US9893204B2 (en) 2018-02-13
CN104600105B (zh) 2018-05-08
TW201415579A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
JP7531743B1 (ja) 半導体装置
JP7350962B2 (ja) 半導体装置
JP2023171599A (ja) 半導体装置
KR101729933B1 (ko) 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
JP5079076B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees