TWI529812B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI529812B
TWI529812B TW100105794A TW100105794A TWI529812B TW I529812 B TWI529812 B TW I529812B TW 100105794 A TW100105794 A TW 100105794A TW 100105794 A TW100105794 A TW 100105794A TW I529812 B TWI529812 B TW I529812B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
insulating layer
transistor
Prior art date
Application number
TW100105794A
Other languages
English (en)
Other versions
TW201203380A (en
Inventor
山崎舜平
大原宏樹
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201203380A publication Critical patent/TW201203380A/zh
Application granted granted Critical
Publication of TWI529812B publication Critical patent/TWI529812B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

半導體裝置之製造方法
本發明係關於一種使用氧化物半導體的半導體裝置的製造方法。在此說明書中，半導體裝置是指藉由利用半導體特性而作用的所有元件以及裝置。
已知使用形成在具有絕緣表面的基板之上的半導體層來構成電晶體的技術。例如，已知使用包含矽類半導體材料的薄膜在玻璃基板之上形成電晶體並將其應用於液晶顯示裝置等的技術。
用於液晶顯示裝置的電晶體係主要使用非晶矽或多晶矽等的半導體材料來予以製造。使用非晶矽的電晶體雖然其場效應遷移率低，但是可以對應於玻璃基板的大面積化。另一方面，使用多晶矽的電晶體雖然其場效應遷移率高，但是需要雷射退火等的晶化製程，所以並非總是合適於大型的玻璃基板。
作為可以在具有絕緣表面的基板之上形成以構成電晶體的其他材料，氧化物半導體受到注目。作為氧化物半導體的材料，已知氧化鋅或以氧化鋅為成分的物質。而且，已揭示出使用電子載子濃度低於1018/cm3的非晶氧化物(氧化物半導體)所形成的薄膜電晶體(專利文獻1至專利文獻3)。
[專利文獻1]　日本專利申請公告第2006-165527號公報
[專利文獻2]　日本專利申請公告第2006-165528號公報
[專利文獻3]　日本專利申請公告第2006-165529號公報
作為利用半導體特性的電晶體，要求其隨時間的劣化所導致的臨界電壓的變動小且截止電流低等。例如，因隨時間的劣化而臨界電壓的變動變大的電晶體損壞使用其之半導體裝置的可靠性。另外，截止電流大的電晶體增大使用其之半導體裝置的耗電量。
本發明的目的之一在於提供可靠性高的半導體裝置。另外，目的之一在於提供可靠性高的半導體裝置的製造方法。
另外，目的之一在於提供耗電量低的半導體裝置。另外，目的之一在於提供耗電量低的半導體裝置的製造方法。
另外，目的之一在於提供大量生產性高的半導體裝置。另外，目的之一在於提供大量生產性高的半導體裝置的製造方法。
為了解決上述課題，本發明人等注意到一個事實就是在將氧化物半導體使用於半導體層的半導體裝置中包含在氧化物半導體層中的雜質濃度及氧缺乏量影響到臨界電壓的變動和截止電流的增大。注意，作為雜質，例如可以舉出氫、水等的包含氫原子的物質。
藉由在形成該氧化物半導體之後進行的第一加熱處理可以基本上去除包含在氧化物半導體中的雜質。但是，與構成氧化物半導體的金屬強烈地結合的雜質(例如，氫及羥基)由於其強烈的結合力而殘留在半導體層中。如果將殘留有雜質的氧化物半導體使用於半導體層，則會產生不良現象如因長期間的使用或光照射而半導體裝置的臨界電壓變動或者增大截止電流(off-state current)等。
另外，會有由於雜質的排除製程而構成氧化物半導體的主要成分材料之一的氧也與雜質一起減少的問題。即使失去的氧量少，也在氧化物半導體中形成雜質能階，而導致臨界電壓的變動或截止電流的增大等的不良現象。
為了解決上述課題，不產生氧缺乏地去除殘留在氧化物半導體層中的雜質並將氧化物半導體層純化到極高純度而使用，即可。明確而言，在對氧化物半導體層添加氧之後進行用來去除雜質的加熱處理並使用該氧化物半導體層，即可。作為氧的添加方法，特別最好採用使用離子植入法或離子摻雜法等添加高能量的氧的方法。
藉由使用離子植入法或離子摻雜法等而對氧化物半導體添加高能量的氧，例如可以切斷構成氧化物半導體的金屬與氫的鍵、金屬與羥基的鍵或者接合於金屬的羥基的氧與氫的鍵。另外，從金屬脫離的氫或羥基與添加的氧起反應而產生水。接著加熱氧化物半導體去除與添加的氧起反應而產生的水，即可。
與直接去除強烈地接合到包含在氧化物半導體中的金屬的氫或羥基的方法相比，藉由加熱去除與添加的氧起反應而產生的水的方法更容易。另外，因為在進行加熱處理之前對氧化物半導體層添加氧而使氧化物半導體層中的氧處於過剩狀態，所以因加熱處理而構成氧化物半導體的主要成分材料之一的氧減少的問題得以緩和。
也就是說，本發明的一個實施例是一種半導體裝置的製造方法，包括如下步驟：形成氧化物半導體層；對所述氧化物半導體層添加氧；以及對添加了氧的所述氧化物半導體層進行高於或等於250℃且低於或等於700℃的加熱處理。
另外，本發明的一個實施例是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板之上形成閘極電極；在所述閘極電極之上形成閘極絕緣層；接觸於所述閘極絕緣層地形成與所述閘極電極重疊的氧化物半導體層；對所述氧化物半導體層添加氧；對添加了氧的所述氧化物半導體層進行加熱處理；與進行了加熱處理的所述氧化物半導體層相接觸地形成其端部與閘極電極重疊的源極電極及汲極電極；以及以重疊於所述氧化物半導體層的通道形成區且接觸於所述氧化物半導體層的表面的方式而形成第一絕緣層。
另外，本發明的一個實施例是一種半導體裝置的製造方法，其中，藉由濺射法形成氧化矽層作為與所述氧化物半導體層的通道形成區重疊且與所述氧化物半導體層的表面相接觸的所述第一絕緣層。
另外，本發明的一個實施例是一種半導體裝置的製造方法，其中，藉由濺射法形成作為所述第一絕緣層的與所述氧化物半導體層的通道形成區重疊且與所述氧化物半導體層的表面相接觸的氧化矽層和所述氧化矽層之上的氮化矽層。
另外，本發明的一個實施例是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板之上形成源極電極及汲極電極；形成覆蓋所述源極電極及所述汲極電極的端部的氧化物半導體層；對所述氧化物半導體層添加氧；對添加了氧的所述氧化物半導體層進行加熱處理；與進行了加熱處理的所述氧化物半導體層相接觸地形成與所述源極電極及所述汲極電極的端部重疊的閘極絕緣層；以及形成與所述閘極絕緣層相接觸且與所述源極電極及所述汲極電極的端部重疊的閘極電極。
另外，本發明的一個實施例是一種半導體裝置的製造方法，其中，藉由濺射法形成氧化矽層作為與所述氧化物半導體層相接觸的閘極絕緣層。
另外，本發明的一個實施例是一種半導體裝置的製造方法，其中，藉由濺射法形成作為與所述氧化物半導體層相接觸的閘極絕緣層的氧化矽層和所述氧化矽層之上的氮化矽層。
另外，本發明的一個實施例是一種半導體裝置的製造方法，其中，使用上述半導體裝置的製造方法在形成在第一電晶體之上的絕緣膜之上製造第二電晶體。
另外，本發明的一個實施例是一種半導體裝置的製造方法，其中，使用離子植入法或離子摻雜法來進行所述氧的添加。
藉由本發明的半導體裝置的製造方法，可以降低殘留在氧化物半導體層中的雜質。在具有降低了殘留的雜質的氧化物半導體層的半導體裝置中抑制臨界電壓的變動，所以這種半導體裝置的可靠性高。
因此，本發明的一個實施例可以提供可靠性高的半導體裝置。另外，可以提供可靠性高的半導體裝置的製造方法。
藉由本發明的半導體裝置的製造方法，可以降低殘留在氧化物半導體層中的雜質。在具有降低了殘留的雜質的氧化物半導體層的半導體裝置中降低截止電流，並且耗電量低。
因此，本發明的一個實施例可以提供耗電量低的半導體裝置。另外，可以提供耗電量低的半導體裝置的製造方法。
藉由本發明的半導體裝置的製造方法，可以降低殘留在氧化物半導體層中的雜質。在具有降低了殘留的雜質的氧化物半導體層的半導體裝置中半導體特性的偏差小，因此這種半導體裝置具有優異的大量生產性。
由此，本發明的一個實施例可以提供大量生產性高的半導體裝置。另外，可以提供大量生產性高的半導體裝置的製造方法。
參照附圖對實施例和實例進行詳細的說明。但是，本發明的實施例和實例並不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其模式及詳細內容可以不脫離本發明的宗旨及其範圍地變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下實施例和實例所記載的內容中。注意，在以下說明的結構中，在不同的附圖之間共同使用同一附圖標記來表示同一部分或具有同一功能的部分，而省略其重複說明。
實施例1
在本實施例中，參照圖1A至圖2E而對一種底部閘極型電晶體的製造方法進行說明，在該方法中，在對氧化物半導體層添加氧之後進行加熱處理來去除雜質，從而使氧化物半導體層高度純化。
圖1A和圖1B示出在本實施例中製造的底部閘極型電晶體550的結構。圖1A示出電晶體550的俯視圖，而圖1B示出電晶體550的剖面圖。注意，圖1B相當於沿著圖1A所示的切斷線P1-P2的剖面。
電晶體550在具有絕緣表面的基板500之上具有閘極電極511以及覆蓋閘極電極511的閘極絕緣層502。另外，在閘極絕緣層502之上具有與閘極電極511重疊的被高度純化的氧化物半導體層513c以及與氧化物半導體層513c相接觸且端部與閘極電極511重疊之用作為源極電極或汲極電極的第一電極515a及第二電極515b。另外，具有與氧化物半導體層513c的通道形成區相接觸並重疊的絕緣層507以及覆蓋電晶體550的保護絕緣層508。
接著，使用圖2A至圖2E而對在基板500之上製造電晶體550的方法進行說明。
首先，在具有絕緣表面的基板500之上形成導電膜，然後藉由第一微影製程形成包括閘極電極511的佈線層。另外，也可以藉由噴墨法形成抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光罩，所以可以減少製造成本。
在本實施例中，使用玻璃基板作為具有絕緣表面的基板500。
也可以在基板500和閘極電極511之間設置成為基底膜的絕緣膜。基底膜具有防止來自基板500的雜質元素(例如，Li、Na等的鹼金屬及Ca等的鹼土金屬等)的擴散的功能，並且可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜等中的一種膜的單層結構或多種膜的疊層結構形成基底膜。
此外，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等的金屬材料或以上述金屬材料為主要成分的合金材料的單層或疊層來形成閘極電極511。另外，若能夠耐受在後面的製程中進行的加熱處理的溫度，則可以使用鋁、銅作為上述金屬材料。為了避免耐熱性或腐蝕性的問題，最好將鋁或銅與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。另外，當使用銅時，最好在用做為基底的層之上設置Cu-Mg-Al合金，並且在其之上形成銅。藉由設置Cu-Mg-Al合金，發揮提高氧化膜等的基底和銅的密貼性的效果。
接著，在閘極電極511之上形成閘極絕緣層502。閘極絕緣層502可以使用電漿CVD法或濺射法等來予以形成。另外，閘極絕緣層502可以使用選自氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、氧化鉿層、氧化鉭層或氧化鎵層等中的一種層的單層或多種層的疊層來予以形成。
作為本實施例的氧化物半導體，使用藉由去除雜質而實現i型化或實質上i型化的氧化物半導體(被高度純化的氧化物半導體)。因為這種被高度純化的氧化物半導體對介面狀態、介面電荷極敏感，所以氧化物半導體層和閘極絕緣層之間的介面是重要的。因此，與被高度純化的氧化物半導體相接觸的閘極絕緣層被要求高品質化。
例如，使用微波(例如，頻率為2.45 GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓性高的品質高的絕緣層，所以是較佳的。這是因為藉由使被高度純化的氧化物半導體和高品質的閘極絕緣層密接，可以降低介面狀態密度而使介面特性良好的緣故。
當然，只要能夠形成用作為閘極絕緣層之優質的絕緣層，就可以應用濺射法、電漿CVD法等的其他膜形成方法。此外，也可以採用藉由膜形成之後的熱處理，改善其膜性質、與氧化物半導體之間的介面特性的絕緣層。總之，只要採用如下絕緣層就可以：作為閘極絕緣層的膜性質良好，並且，可以降低與氧化物半導體之間的介面狀態密度而形成良好的介面。
注意，閘極絕緣層502與後續形成的氧化物半導體膜相接觸。因為當氧化物半導體膜含有氫時對特性造成負面的影響，所以最好閘極絕緣層502不包含氫、羥基及水分。為了儘量不使閘極絕緣層502、氧化物半導體膜包含氫、羥基及水分，作為在形成氧化物半導體膜之前進行的預處理，最好在濺射設備的預先加熱室中對形成有閘極電極511的基板500或形成到閘極絕緣層502的基板500進行預先加熱，以對吸附到基板500的氫、水分等的雜質進行脫離及排氣。注意，預先加熱的溫度是高於或等於100℃且低於或等於400℃，較佳是高於或等於150℃且低於或等於300℃。注意，作為設置在預先加熱室中的排氣單元，最好使用低溫泵。另外，也可以省略該預先加熱處理。此外，也可以相同地在形成絕緣層507之前對形成到第一電極515a及第二電極515b的基板500進行該預先加熱。
接著，在閘極絕緣層502之上形成厚度為大於或等於2 nm且小於或等於200 nm，最好為大於或等於5 nm且小於或等於30 nm的氧化物半導體膜。將氧化物半導體用作為靶材並使用濺射法形成氧化物半導體膜。另外，氧化物半導體膜可以在稀有氣體(例如，氬)氛圍下、在氧氛圍下或在稀有氣體(例如，氬)及氧的混合氛圍下藉由濺射法來予以形成。
另外，較佳的是，在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體而產生電漿的反向濺射，以去除附著於閘極絕緣層502表面的粉狀物質(也稱為微粒、塵屑)。反向濺射是指如下的一種方法，其中，在氬氛圍下使用RF電源對基板施加電壓而在基板附近形成電漿，而對表面進行改善。另外，也可以使用氮、氦、氧等代替氬氛圍。
作為使用於氧化物半導體膜的氧化物半導體，可以使用：諸如四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；諸如三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；諸如二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；或者In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，也可以使上述氧化物半導體膜包含氧化矽。藉由使氧化物半導體膜包含阻礙晶化的氧化矽(SiOx(X>0))，可以抑制當在製程中形成氧化物半導體膜之後進行加熱處理時氧化物半導體層晶化。另外，最好氧化物半導體膜處於非晶狀態，但是氧化物半導體膜的一部分也可以被晶化。在此，例如，In-Ga-zn-O類氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(zn)的氧化物，並且對其組成比並沒有限制。另外，氧化物半導體膜也可以包含In、Ga、zn以外的元素，可以使用以化學式InMO3%znO)m(m>0，並且m不是自然數)表示的薄膜。在此，M表示選自Ga、Al、Mn和Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。氧化物半導體較佳為包含In的氧化物半導體，更佳為包含In及Ga的氧化物半導體。為了使氧化物半導體層為i型(本徵)，脫水化或脫氫化是有效的。在本實施例中，藉由濺射法並使用In-Ga-zn-O類氧化物靶材來形成氧化物半導體膜。
作為用於藉由濺射法以製造氧化物半導體膜的靶材，例如可以使用具有In2O3:Ga2O3:znO=1:1:1[摩爾比]的組成比的氧化物靶材，從而形成In-Ga-zn-O膜。注意，不侷限於上述靶材的材料及組成，例如還可以使用具有In2O3:Ga2O3:znO=1:1:2[摩爾比]或者In2O3:Ga2O3:znO=1:1:4[摩爾比]的組成比的氧化物靶材。
另外，當作為氧化物半導體膜使用In-zn-O類材料時，將所使用的靶材的組成比設定為原子數比為In:zn=50:1至1:2(換算為摩爾比則為In2O3:ZnO=25:1至1:4)，較佳為In:Zn=1:1至1:20(換算為摩爾比則為In2O3:ZnO=2:1至10:1)，更佳為In:Zn=1.5:1至15:1(換算為摩爾比則為In2O3:ZnO=3:4至15:2)。例如，作為用以形成In-Zn-O類氧化物半導體的靶材，當原子數比為In:Zn:O=1:1:X時，將X設定為X>1，最好設定為X>1.5。
另外，氧化物靶材的填充率為高於或等於90%且低於或等於100%，較佳為高於或等於95%且低於或等於99.9%。藉由使用高填充率的氧化物靶材，可以使所形成的氧化物半導體膜成為緻密的膜。另外，最好靶材的純度為高於或等於99.99%，並且特別最好使用降低了Na、Li等的鹼金屬及Ca等的鹼土金屬等的雜質的靶材。
作為在形成氧化物半導體膜時使用的濺射氣體，使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。例如，最好使用濃度為約低於或等於10 ppm，最好被去除到低於或等於1 ppm的高純度氣體。明確而言，最好使用露點為低於或等於-60℃的高純度氣體。
在保持為減壓狀態的沉積室中放置基板，將基板溫度設定為高於或等於100℃且低於或等於600℃，最好設定為高於或等於200℃且低於或等於400℃。藉由一邊加熱基板一邊進行成膜，可以降低包含在所形成的氧化物半導體膜中的雜質濃度。此外，可以減輕濺射所引起的損傷。而且，一邊使用排氣泵去除沉積室內的殘留水分及從沉積室的外部侵入的氫或水分(當洩漏時侵入的氫或水分)一邊引入去除了氫及水分的濺射氣體，並且使用上述靶材在基板500之上形成氧化物半導體膜。為了去除沉積室中的殘留水分，最好使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。因為在使用低溫泵進行排氣的沉積室中，例如對氫原子、水(H2O)等的包含氫原子的化合物(更佳的是還對包含碳原子的化合物)等進行了排氣，所以可以降低在該沉積室中形成的氧化物半導體膜所包含的雜質的濃度。
作為進行濺射法的氛圍，採用稀有氣體(典型上是氬)氛圍、氧氛圍或稀有氣體和氧的混合氛圍，即可。
作為成膜條件的一個例子，可以使用如下條件：基板和靶材之間的距離為100 mm；壓力為0.6 Pa；直流(DC)電源為0.5 kW；以及採用氧(氧流量比率為100%)氛圍。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時產生的粉狀物質(也稱為微粒、塵屑)，且膜厚度分佈也變得均勻，所以是較佳的。另外，藉由將濺射設備的處理室的洩漏率設定為低於或等於1×10-10Pa‧m3/秒，可以減少當藉由濺射法形成膜時鹼金屬、氫化物等的雜質混入到氧化物半導體膜中。另外，藉由作為排氣系統使用吸附真空泵，可以降低鹼金屬、氫原子、氫分子、水、羥基或氫化物等的雜質從排氣系統反流。注意，最好降低包含在氧化物半導體層中的Li、Na等的鹼金屬及Ca等的鹼土金屬等的雜質。明確而言，最好使用SIMS時的包含在氧化物半導體層中的這些雜質濃度分別是如下值：Li是低於或等於5×1015cm-3，較佳是低於或等於1×1015cm-3；Na是低於或等於5×1015cm-3，較佳是低於或等於1×1015cm-3；並且K是低於或等於5×1015cm-3，較佳是低於或等於1×1015cm-3。因為對於氧化物半導體來說鹼金屬及鹼土金屬是不利的雜質，所以最好氧化物半導體所含有的鹼金屬及鹼土金屬量少。尤其是，鹼金屬中的Na當與氧化物半導體接觸的絕緣膜是氧化物時擴散到氧化物中並成為Na+。另外，在氧化物半導體內，Na斷裂金屬與氧的鍵或者擠進結合之中。其結果是，導致電晶體特性的劣化(例如，常開啟化(臨界值向負側偏移)、遷移率的降低等)。並且，還成為特性偏差的原因。特別在氧化物半導體中的氫濃度充分低時，這些問題變得明顯。由此，當氧化物半導體中的濃度是低於或等於5×1019cm-3，特別是低於或等於5×1018cm-3時，強烈要求將鹼金屬的濃度設定為上述值。
接著，藉由第二微影製程將氧化物半導體膜加工成為島狀的氧化物半導體層513a。此外，也可以藉由噴墨法形成用來形成島狀的氧化物半導體層的抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光罩，所以可以降低製造成本。
此外，當在閘極絕緣層502中形成接觸孔時，可以在進行氧化物半導體膜的加工的同時進行該製程。
注意，作為在此進行的氧化物半導體膜的蝕刻，可以採用乾式蝕刻和濕式蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕式蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸、硝酸的溶液等。此外，還可以使用ITO07N(由日本關東化學株式會社所製造)。作為用於乾式蝕刻的蝕刻氣體，最好使用含有氯的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4)等)。另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。作為乾式蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板側的電極的電力量、基板側的電極溫度等)，以便可以蝕刻為所想要的加工形狀。注意，圖2A示出此時的剖面圖。
接著，對氧化物半導體層513a添加氧。作為氧的添加法，使用離子植入法或離子摻雜法等將高能量的氧添加到氧化物半導體層中，即可。
在離子植入法中，使源氣體電漿化，提取該電漿所包含的離子種(ion species)，進行質量分離，將具有預定質量的離子種加速，並且將被加速了的離子種用作為離子束並注入到待處理物中。另外，在離子摻雜法中，使源氣體電漿化，藉由預定的電場的作用而從電漿提取出離子種，不對所提取出的離子種進行質量分離並將其加速，並且將被加速了的離子種用作為離子束並注入到待處理物中。藉由使用進行質量分離的離子植入法添加氧，可以防止金屬元素等的雜質與氧一起被添加到氧化物半導體膜中。另外，由於與離子植入法相比離子摻雜法可以增大離子束的照射面積，所以藉由使用離子摻雜法添加氧，可以縮短處理時間。
在使用氧氣體並利用離子植入法來添加氧的情況下，將加速電壓設定為高於或等於5 keV且低於或等於100 keV，並且將氧離子的注入量設定為大於或等於1×1014[ions/cm2]且小於或等於5×1017[ions/cm2]即可。
藉由使用離子植入法或離子摻雜法等將高能量的氧添加到氧化物半導體中，例如可以切斷構成氧化物半導體的金屬與氫的鍵、金屬與羥基的鍵或者接合於金屬的羥基的氧與氫的鍵。注意，氧化物半導體層513a成為包含從金屬脫離出的雜質的氧化物半導體層513b。注意，圖2B示出此時的剖面圖。
接著，對包含從金屬脫離出的雜質的氧化物半導體層513b進行第一加熱處理。藉由該第一加熱處理，可以從氧化物半導體層去除從金屬脫離出的雜質。例如，可以去除藉由所添加的氧與從金屬脫離出的氫或羥基起反應而產生的水。與直接去除強烈地結合到金屬的氫或羥基的方法相比，藉由加熱去除所產生的水的方法更容易。
第一加熱處理的溫度為高於或等於250℃且低於或等於700℃，較佳為高於或等於450℃且低於或等於650℃，或者高於或等於450℃且低於基板的應變點。例如，也可以以500℃的溫度進行長於或等於3分鐘且短於或等於6分鐘的加熱處理。因為藉由作為加熱處理使用RTA(快速熱退火)法來可以在短時間內進行脫水化或脫氫化，所以也可以以超過玻璃基板的應變點的溫度進行第一加熱處理。至於約具有第四代的玻璃基板的尺寸的基板，可以在250℃以上且750℃以下的範圍內進行加熱處理。但是至於約具有第六代至第十代的玻璃基板程度的尺寸的基板，最好在高於或等於250℃且低於或等於450℃的範圍內進行加熱處理。在此，對加熱處理裝置其中之一的電爐引入基板，在氮氛圍下以600℃的溫度對氧化物半導體層進行一個小時的加熱處理，然後不接觸於空氣地進行緩冷到低於或等於200℃，防止水、氫再次混入到氧化物半導體層中，由此得到氧化物半導體層513c(參照圖2C)。藉由進行緩冷到低於或等於200℃，可以避免高溫的氧化物半導體層與大氣中的水或水分相接觸的情況。如果高溫的氧化物半導體層與大氣中的水或水分相接觸，則有時包含氫原子的雜質污染氧化物半導體。
注意，加熱處理裝置不侷限於電爐，也可以使用由電阻加熱器等的加熱器的熱傳導或熱輻射加熱待處理物的裝置。例如，可以使用GRTA(氣體快速熱退火)裝置、LRTA(燈快速熱退火)裝置等的RTA(快速熱退火)裝置。LRTA裝置是利用鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈所發射的光(電磁波)的輻射來加熱待處理物的裝置。GRTA裝置是利用高溫的氣體來進行加熱處理的裝置。作為高溫的氣體，使用在進行加熱處理的情況下也不與待處理物起反應的惰性氣體如氬等的稀有氣體或氮。
例如，作為第一加熱處理，可以進行GRTA，其中，將基板移動到加熱到高溫，即650℃至700℃的惰性氣體中，進行幾分鐘的加熱，然後將基板從加熱到高溫的惰性氣體中取出。
另外，在第一加熱處理中，最好氮或諸如氦、氖、氬等的稀有氣體不包含水、氫等。或者，最好將引入到加熱處理裝置的氮或諸如氦、氖、氬等的稀有氣體的純度設定為高於或等於6N(99.9999%)，更佳設定為高於或等於7N(99.99999%)(亦即，將雜質濃度設定為低於或等於1 ppm，最好設定為低於或等於0.1 ppm)。
此外，也可以在藉由第一加熱處理加熱氧化物半導體層之後，對相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超乾燥空氣(使用CRDS(腔體振盪雷射吸收光譜法)方式的露點儀來測定時的水分量為低於或等於20 ppm(露點換算為-55℃)，較佳為低於或等於1 ppm，更佳為低於或等於10 ppb的空氣)。最好氧氣體或N2O氣體不包含水、氫等。或者，最好將引入到加熱處理裝置的氧氣體或N2O氣體的純度設定為高於或等於6N，最好設定為高於或等於7N(亦即，將氧氣體或N2O氣體中的雜質濃度設定為低於或等於1 ppm，最好設定為低於或等於0.1 ppm)。藉由利用氧氣體或N2O氣體的作用供應在脫水化或脫氫化的雜質的排除製程的同時減少了的構成氧化物半導體的主要成分材料的氧，可以使氧化物半導體層高度純化及在電性上i型(本徵)化。
此外，只要在添加氧之後，就也可以對加工成為島狀的氧化物半導體層之前的氧化物半導體膜進行氧化物半導體層的第一加熱處理。在此情況下，在第一加熱處理之後將基板從加熱裝置取出來進行微影製程。
注意，除了上述之外，只要在形成氧化物半導體層之後，就可以在氧化物半導體層之上層疊源極電極及汲極電極之後或在源極電極及汲極電極之上形成絕緣層之後進行第一加熱處理。
另外，當在閘極絕緣層502中形成接觸孔時，也可以在對氧化物半導體膜進行第一加熱處理之前或之後進行該形成製程。藉由上述製程可以降低島狀氧化物半導體層中的氫濃度，從而實現高度純化。由此，可以實現氧化物半導體層的穩定化。另外，藉由低於或等於玻璃基板的應變點的加熱處理，可以形成載子密度極少且帶隙寬的氧化物半導體膜。由此，可以使用大面積基板製造電晶體，而可以提高大量生產性。另外，藉由使用該氫濃度被降低之被高度純化的氧化物半導體膜，可以製造耐壓性高且截止電流顯著低的電晶體。只要在形成氧化物半導體層之後，就可以進行上述加熱處理。另外，當加熱氧化物半導體膜時，雖然也根據氧化物半導體膜的材料或加熱條件，但是有時在其表面上形成板狀結晶。板狀結晶最好是進行了大致垂直於氧化物半導體膜的表面的c軸取向的板狀結晶體。
此外，藉由分兩次形成氧化物半導體膜，並分兩次進行加熱處理，無論先形成的氧化物半導體膜所接觸的基底構件的材料是氧化物、氮化物還是金屬等的材料都不妨，而可以形成具有厚度厚的結晶區，即可以形成具有進行了垂直於膜表面的c軸取向的結晶區的氧化物半導體膜。例如，也可以採用如下方法：形成大於或等於3 nm且小於或等於15 nm的第一氧化物半導體膜，進行第一氧添加，並且在氮、氧、稀有氣體或乾燥空氣的氛圍下進行高於或等於450℃且低於或等於850℃，較佳為高於或等於550℃且低於或等於750℃之用於晶化的第一加熱處理，而形成在包括表面的區域中具有結晶區(包括板狀結晶)的第一氧化物半導體膜，然後，形成其厚度比第一氧化物半導體膜厚的第二氧化物半導體膜，進行第二氧添加，以高於或等於450℃且低於或等於850℃的溫度，最好以高於或等於600℃且低於或等於700℃的溫度進行用於晶化的第二加熱處理，以第一氧化物半導體膜為晶種使其向上方進行結晶生長，以使第二氧化物半導體膜的整體進行晶化，從而形成具有厚度厚的結晶區的氧化物半導體層。另外，在形成氧化物半導體膜時，也可以藉由一邊將氧化物半導體加熱到使氧化物半導體進行c軸取向的溫度一邊形成膜而形成具有進行了垂直於膜表面的c軸取向的結晶區的氧化物半導體膜。藉由使用該膜形成方法，可以縮短製程。作為加熱基板的溫度，因為根據膜形成設備而其他膜形成條件不同，所以適當地設定適合其他條件的溫度，即可。例如，將使用濺射設備形成時的基板溫度設定為高於或等於250℃來形成膜，即可。
接著，在閘極絕緣層502和氧化物半導體層513c之上形成成為第一極及第二電極(包括由與它們相同的層所形成的佈線)的導電膜。作為使用於第一電極及第二電極的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的合金或金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，為了解決耐熱性或腐蝕性的問題，還可以採用在Al、Cu等的金屬膜的下側或上側的一者或兩者層疊Ti、Mo、W、Cr、Ta、Nd、sc、Y等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜之上層疊鈦膜的兩層結構；以及鈦膜、層疊在該鈦膜之上的鋁膜、在其之上層疊的鈦膜的三層結構等。另外，導電膜也可以使用導電性的金屬氧化物形成。作為導電性的金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫合金、氧化銦氧化鋅合金或使所述金屬氧化物材料包含矽或氧化矽的材料。另外，在形成導電膜之後進行加熱處理的情況下，最好使導電膜具有承受該加熱處理的耐熱性。
藉由第三微影製程在導電膜之上形成抗蝕劑掩模，選擇性地進行蝕刻以形成用作為源極電極或汲極電極的第一電極515a及第二電極515b，然後去除抗蝕劑掩模(參照圖2D)。
作為藉由第三微影製程形成抗蝕劑掩模時的曝光，使用紫外線、KrF雷射或ArF雷射，即可。後續形成的電晶體的通道長度L取決於在氧化物半導體層513c之上相鄰的第一電極的下端部和第二電極的下端部之間的間隔寬度。另外，當在通道長度L短於25 nm的情況下進行曝光時，最好使用波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行藉由第三微影製程中的形成抗蝕劑掩模時的曝光。利用超紫外線的曝光的解析度高且聚焦深度大。因此，也可以將後面形成的電晶體的通道長度L設定為長於或等於10 nm且短於或等於1000 nm，這樣可以實現電路的操作速度的高速化。
此外，為了縮減用於微影製程的光罩數及製程數，也可以使用由透射過的光成為多種強度的曝光掩模的多色調掩模所形成的抗蝕劑掩模來進行蝕刻製程。由於使用多色調掩模所形成的抗蝕劑掩模成為具有多種厚度的形狀，且藉由進行蝕刻可以進一步改變形狀，因此可以用於加工成為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而，可以縮減曝光掩模數，並還可以縮減與其對應的微影製程，所以可以實現製程的簡化。
注意，較佳的是，當進行導電膜的蝕刻時，使蝕刻條件最佳化以防止氧化物半導體層513c被蝕刻而分開。但是，難以獲得只對導電膜進行蝕刻而完全不對氧化物半導體層513c進行蝕刻的條件，有時當對導電膜進行蝕刻時氧化物半導體層513c的一部分也被蝕刻，而成為具有槽部(凹部)的氧化物半導體層513c。
在本實施例中，使用Ti膜作為導電膜，並使用In-Ga-Zn-O類氧化物半導體作為氧化物半導體層513c。在採用上述組合時，最好使用氨水-過氧化氫混合液(氨水、水和過氧化氫溶液的混合液)作為蝕刻劑。藉由使用氨水-過氧化氫混合液作為蝕刻劑，可以對導電膜選擇性地進行蝕刻。
接著，也可以進行使用N2O、N2、Ar等的氣體的電漿處理，以去除附著到露出的氧化物半導體層的表面的吸附水等。另外，也可以使用氧和氬的混合氣體進行電漿處理。在進行電漿處理之後，不接觸於空氣地形成與氧化物半導體層的一部分相接觸的成為保護絕緣膜的絕緣層507。
絕緣層507最好儘量不包含水分、氫等的雜質，既可以是單層的絕緣膜又可以由層疊的多個絕緣膜所構成。另外，絕緣層507至少具有1 nm的厚度，並且可以適當地採用濺射法等的不使水、氫等的雜質混入到絕緣層507中的方法形成絕緣層507。當絕緣層507包含氫時，有如下憂慮：因該氫侵入到氧化物半導體層中或該氫抽出氧化物半導體層中的氧而使氧化物半導體層的背通道低電阻化(N型化)，因此形成寄生通道。因此，重要的是，在成膜方法中不使用氫，以使絕緣層507成為儘量不包含氫的膜。例如，也可以形成具有在藉由濺射法形成的厚度為200 nm的氧化鎵膜之上層疊有藉由濺射法形成的厚度為100 nm的氧化鋁膜的結構的絕緣膜。將形成膜時的基板溫度設定為高於或等於室溫且低於或等於300℃即可。另外，絕緣膜最好含有多量的氧，即較佳含有超過化學計量比的程度，更佳超過化學計量比的1倍至2倍(大於1倍且小於2倍)的氧。因此，藉由絕緣膜具有過剩的氧，可以向島狀氧化物半導體膜的介面供應氧而降低氧缺乏。
在本實施例中，藉由濺射法形成用作為絕緣層507的厚度為200 nm的氧化矽膜。將膜形成時的基板溫度設定為高於或等於室溫且低於或等於300℃，即可。在本實施例中將膜形成時的基板溫度設定為100℃。可以在稀有氣體(典型上是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下，藉由濺射法來形成氧化矽膜。此外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在包含氧的氛圍下藉由濺射法並使用矽靶材來形成氧化矽膜。作為與氧化物半導體層相接觸地形成的絕緣層507，使用不包含水分、氫離子、OH-等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，典型上使用氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等。
為了與形成氧化物半導體膜時同樣地去除絕緣層507的沉積室中的殘留水分，最好使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的沉積室中所形成之絕緣層507所包含的雜質的濃度。此外，作為用來去除絕緣層507的沉積室中的殘留水分的排氣單元，也可以採用配備有冷阱的渦輪泵。
作為當形成絕緣層507時使用的濺射氣體，最好使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。
另外，也可以在形成絕緣層507之後進行第二加熱處理(當分兩次形成氧化物半導體層且分兩次進行加熱處理時，第三加熱處理)。該加熱處理在氮、超乾燥空氣或稀有氣體(氬、氦等)的氛圍下最好以高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃進行。較佳的是，上述氣體中的水的含量是小於或等於20 ppm，較佳是小於或等於1 ppm，更佳是小於或等於10 ppb。也可以與第一加熱處理同樣進行高溫且短時間的RTA處理。藉由在設置包含氧的絕緣層507之後進行加熱處理，即使因第一加熱處理而在島狀氧化物半導體層中產生氧缺乏，絕緣層507也向島狀氧化物半導體層供應氧。並且，藉由向島狀氧化物半導體層供應氧，可以在島狀氧化物半導體層中減少成為施體的氧缺乏而滿足化學計量比。其結果是，可以使島狀氧化物半導體層趨近於i型，降低因氧缺乏而導致的電晶體的電特性的偏差，從而實現電特性的提高。進行該第二加熱處理的時序，只要是形成絕緣層507之後就沒有特別的限制，並且藉由將該加熱處理兼作其他製程例如形成樹脂膜時的加熱處理、用來使透明導電膜低電阻化的加熱處理，可以在不增加製程數的條件下使島狀氧化物半導體層趨近於i型。另外，也可以藉由在氧氛圍下對島狀氧化物半導體層進行加熱處理，對氧化物半導體添加氧，而減少在島狀氧化物半導體層中成為施體的氧缺乏。加熱處理的溫度例如是高於或等於100℃且低於350℃，較佳地是高於或等於150℃且低於250℃。最好上述用於氧氛圍下的加熱處理的氧氣體不包含水、氫等。或者，最好將引入到加熱處理裝置的氧氣體的純度設定為高於或等於6N(99.9999%)，更佳設定為高於或等於7N(99.99999%)(也就是說，將氧中的雜質濃度為小於或等於1 ppm，較佳為小於或等於0.1 ppm)。在本實施例中，在惰性氣體氛圍下或氧氣體氛圍下進行第二加熱處理(高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃)。例如，在氮氛圍下以250℃的溫度進行1小時的第二加熱處理。當進行第二加熱處理時，在氧化物半導體層的一部分(通道形成區)與絕緣層507相接觸的狀態下進行加熱。第二加熱處理具有如下效果。藉由上述第一加熱處理，從氧化物半導體層意圖性地排除氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質，但是另一方面有時構成氧化物半導體的主要成分材料之一的氧減少。因為在第二加熱處理中向進行了第一加熱處理的氧化物半導體層供應氧，所以氧化物半導體層被高度純化及在電性上i型(本徵)化。
如上所述，藉由在對氧化物半導體膜添加氧，並進行在添加氧之後進行第一加熱處理的製程，可以從氧化物半導體層意圖性地去除氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質。另外，因為在進行加熱處理之前對氧化物半導體層添加氧而使氧化物半導體層中的氧處於過剩狀態，所以因加熱處理而構成氧化物半導體的主要成分材料之一的氧減少的問題得以緩和。因此，氧化物半導體層高度純化及在電性上i型(本徵)化或者實質上i型化。以上述製程形成電晶體550。
此外，當使用包含多缺陷的氧化矽層作為絕緣層507時，發揮如下效果，即藉由在形成氧化矽層之後進行的加熱處理將包含在氧化物半導體層中的氫、水分、羥基或氫化物等的雜質擴散到氧化物矽層，而進一步減少包含在氧化物半導體層中的該雜質。另外，當作為絕緣層507使用包含過剩的氧的氧化矽層時，藉由形成絕緣層507之後的加熱處理而絕緣層507中的氧移動到氧化物半導體層513c，這提高氧化物半導體層513c的氧濃度，從而實現高度純化。
也可以在絕緣層507之上還形成保護絕緣層508。例如，藉由RF濺射法來形成氮化矽膜作為保護絕緣層508。因為RF濺射法具有高的大量生產性，所以作為保護絕緣層的膜形成方法，最好使用RF濺射法。作為保護絕緣層，使用不包含水分等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，使用氮化矽膜、氮化鋁膜等。在本實施例中，使用氮化矽膜來形成保護絕緣層508(參照圖2E)。
在本實施例中，作為保護絕緣層508，將形成到絕緣層507的基板500加熱到100℃至400℃，引入包含氫及水分被去除了的高純度氮的濺射氣體並使用矽半導體的靶材來形成氮化矽膜。在此情況下，也最好與絕緣層507相同地一邊去除處理室中的殘留水分一邊形成保護絕緣層508。
也可以在形成保護絕緣層之後，在大氣氛圍中以高於或等於100℃且低於或等於200℃進行長於或等於一個小時且短於或等於三十個小時的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度地進行加熱，又可以反複從室溫到高於或等於100℃且低於或等於200℃的加熱溫度的升溫和從加熱溫度到室溫的降溫多次。
像這樣，至於使用本實施例製造的包括被高度純化的氧化物半導體層的電晶體，臨界電壓的偏差小。因此，藉由使用本實施例所例示的半導體裝置的製造方法，可以提供可靠性高的半導體裝置。另外，可以提供大量生產性高的半導體裝置。
另外，因為可以降低截止電流，所以可以提供耗電量低的半導體裝置。
此外，因為包括被高度純化的氧化物半導體層的電晶體可以獲得高場效應遷移率，所以可以進行高速驅動。因此，藉由將包括被高度純化的氧化物半導體層的電晶體使用於液晶顯示裝置的像素部，可以提供高影像品質的影像。另外，藉由利用包括被高度純化的氧化物半導體層的電晶體可以在同一基板之上分別製造驅動電路部、像素部，因此可以縮減液晶顯示裝置的組件數。
注意，本實施例可以與本說明書所示的其他實施例適當地組合而實施。
實施例2
在本實施例中，使用圖3A至圖4E對如下方法進行說明，在該方法中，採用在對氧化物半導體層添加氧之後進行加熱處理，去除雜質來使氧化物半導體層高度純化的方法，從而製造頂部閘極型電晶體。
圖3A和圖3B示出在本實施例中製造的頂部閘極型電晶體650的結構。圖3A示出電晶體650的俯視圖，而圖3B示出電晶體650的剖面圖。另外，圖3B相當於沿著圖3A所示的切斷線Q1-Q2的剖面。
電晶體650在具有絕緣表面的基板600之上具有用作為源極電極或汲極電極的第一電極615a及第二電極615b。另外，還具有覆蓋第一電極615a及第二電極615b的端部的被高度純化的氧化物半導體層613c以及覆蓋氧化物半導體層613c的閘極絕緣層602。另外，還具有接觸於閘極絕緣層602且與第一電極615a及第二電極615b的端部重疊的閘極電極611以及接觸於閘極電極611且覆蓋電晶體650的保護絕緣層608。
接著，使用圖4A至圖4E對在基板600之上製造電晶體650的方法進行說明。
首先，在具有絕緣表面的基板600之上形成成為第一電極及第二電極(包括使用與此相同的層形成的佈線)的導電膜。作為使用於第一電極及第二電極的導電膜，例如可以使用包含選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等的金屬膜的下側或上側的一者或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。尤其是，最好在與氧化物半導體層相接觸的一側層疊有包含鈦的導電膜。
藉由第一微影製程在導電膜之上形成抗蝕劑掩模，選擇性地進行蝕刻以形成用作為源極電極或汲極電極的第一電極615a及第二電極615b，去除抗蝕劑掩模。另外，也可以藉由噴墨法形成抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光罩，所以可以減少製造成本。
在本實施例中，使用玻璃基板作為具有絕緣表面的基板600。
也可以在第一電極615a及第二電極615b與基板600之間設置用做為基底膜的絕緣膜。基底膜具有防止來自基板600的雜質元素的擴散的功能，並且可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜等中的一種膜的單層結構或多種膜的疊層結構而形成基底膜。
接著，在用作為源極電極或汲極電極的第一電極615a及第二電極615b之上形成厚度為大於或等於2 nm且小於或等於200 nm，較佳為大於或等於5 nm且小於或等於30 nm的氧化物半導體膜。
另外，較佳的是，在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體產生電漿的反向濺射，以去除附著於第一電極615a及第二電極615b的表面以及基板600的露出的絕緣表面上的粉狀物質(也稱為微粒、塵屑)。
本實施例所例示的氧化物半導體膜可以使用與實施例1所示的氧化物半導體膜相同的材料、方法及條件形成。明確而言，作為用來形成氧化物半導體膜的條件，使用與實施例1相同的氧化物半導體、膜形成方法、靶材組成、靶材填充率、濺射氣體的純度、膜形成時的基板溫度、濺射設備的排氣單元以及濺射氣體的組成等，即可。因此，作為詳細內容可以參照實施例1。
接著，藉由第二微影製程而將氧化物半導體膜加工成為島狀的氧化物半導體層613a。此外，也可以藉由噴墨法形成用來形成島狀的氧化物半導體層的抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光罩，所以可以降低製造成本。
注意，作為在此進行的氧化物半導體膜的蝕刻，可以採用乾式蝕刻和濕式蝕刻中的一者或兩者。例如，作為使用於氧化物半導體膜的濕式蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸、硝酸的溶液等。此外，還可以使用ITO07N(由日本關東化學株式會社所製造)。注意，圖4A示出此時的剖面圖。
接著，對氧化物半導體層添加氧。作為氧的添加法，使用離子植入法或離子摻雜法等而將高能量的氧添加到氧化物半導體層中，即可。藉由使用離子植入法或離子摻雜法等將高能量的氧添加到氧化物半導體中，例如可以切斷構成氧化物半導體的金屬與氫的鍵、金屬與羥基的鍵或者接合於金屬的羥基的氧與氫的鍵。注意，氧化物半導體層613a成為包含從金屬脫離出的雜質的氧化物半導體層613b。注意，圖4B示出此時的剖面圖。
接著，對包含從金屬脫離出的雜質的氧化物半導體層613b進行第一加熱處理。藉由該第一加熱處理，可以從氧化物半導體層去除從金屬脫離出的雜質。例如，可以去除藉由所添加的氧與從金屬脫離出的氫或羥基起反應而產生的水。與直接去除強烈地結合到金屬的氫或羥基的方法相比，藉由加熱去除所產生的水的方法更容易。
第一加熱處理的溫度為高於或等於250℃且低於或等於700℃，較佳為高於或等於450℃且低於或等於650℃，或者高於或等於450℃且低於基板的應變點。在此，對加熱處理裝置其中之一的電爐引入基板，在氮氛圍下以600℃的溫度對氧化物半導體層進行一個小時的加熱處理，然後不接觸於空氣且防止水、氫再次混入到氧化物半導體層，由此得到氧化物半導體層613c(參照圖4C)。
注意，加熱處理裝置不侷限於電爐，可以使用實施例1所示的加熱單元、加熱方法及加熱條件。明確而言，使用與實施例1相同的加熱處理裝置、加熱溫度以及用於加熱的氣體的種類及純度等，即可。因此，作為詳細內容可以參照實施例1。
此外，只要在添加氧之後，就也可以對加工成為島狀的氧化物半導體層之前的氧化物半導體膜進行第一加熱處理。在此情況下，在第一加熱處理之後將基板從加熱裝置中取出來進行微影製程。
注意，除了上述之外，只要在形成氧化物半導體層之後，就可以在氧化物半導體層之上層疊閘極絕緣層之後或在閘極絕緣層之上形成閘極電極之後進行第一加熱處理。
此外，也可以藉由分兩次形成氧化物半導體層，並分兩次進行加熱處理，無論首先形成的氧化物半導體層所接觸的基底構件的材料是氧化物、氮化物還是金屬等的材料無妨，形成具有較厚的結晶區(單晶區)即與膜表面垂直地進行c軸取向的結晶區的氧化物半導體層。注意，作為具有結晶區的氧化物半導體層，可以使用實施例1所示的膜形成條件。因此，作為詳細內容可以參照實施例1的記載。
接著，也可以進行使用N2O、N2、Ar等的氣體的電漿處理，以去除附著到露出的氧化物半導體層的表面的吸附水等。在進行電漿處理之後，不接觸於空氣地形成與氧化物半導體層相接觸的閘極絕緣層602。
作為本實施例的氧化物半導體，使用藉由去除雜質而實現i型化或實質上i型化的氧化物半導體。因為這種被高度純化的氧化物半導體對介面狀態、介面電荷極敏感，所以氧化物半導體層和閘極絕緣層之間的介面是重要的。因此，與被高度純化的氧化物半導體層相接觸的閘極絕緣層被要求高品質化。
閘極絕緣層602具有至少1nm的厚度，並且可以適當地採用濺射法等的不使水、氫等的雜質混入到閘極絕緣層602中的方法來形成閘極絕緣層602。當閘極絕緣層602包含氫時，有如下憂慮：因該氫侵入到氧化物半導體層中或該氫抽出氧化物半導體層中的氧而使氧化物半導體層的背通道低電阻化(N型化)，因此形成寄生通道。因此，重要的是，在膜形成方法中不使用氫，以使閘極絕緣層602成為儘量不包含氫的膜。
在本實施例中，藉由濺射法形成用作為閘極絕緣層602的氧化矽膜。將膜形成時的基板溫度設定為高於或等於室溫且低於或等於300℃，即可。在本實施例中將膜形成時的基板溫度設定為100℃。可以在稀有氣體(典型上是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下，藉由濺射法形成氧化矽膜。此外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在包含氧的氛圍下藉由濺射法並使用矽靶材形成氧化矽膜。作為與氧化物半導體層相接觸地形成的閘極絕緣層602，使用不包含水分、氫離子、OH-等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，典型上使用氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等。
為了與形成氧化物半導體膜時同樣地去除閘極絕緣層602的沉積室中的殘留水分，最好使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的沉積室中所形成的閘極絕緣層602所包含的雜質的濃度。此外，作為用來去除閘極絕緣層602的沉積室中的殘留水分的排氣單元，也可以採用配備有冷阱的渦輪泵。
作為當形成閘極絕緣層602時所使用的濺射氣體，最好使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。注意，圖4D示出此時的剖面圖。
接著，當在閘極絕緣層602中形成接觸孔時，藉由第三微影製程在閘極絕緣層602中形成接觸孔。注意，圖4A至圖4E不圖示出接觸孔。
接著，在閘極絕緣層602之上形成導電膜之後，藉由第四微影製程形成包括閘極電極611的佈線層。另外，也可以使用噴墨法形成抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不使用光罩，由此可以降低製造成本。
另外，閘極電極611可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以該金屬材料為主要成分的合金材料的單層或疊層來予以形成。
也可以在閘極電極611之上形成保護絕緣層608。例如，藉由RF濺射法形成氮化矽膜。因為RF濺射法具有高的大量生產性，所以作為保護絕緣層的膜形成方法，最好使用RF濺射法。作為保護絕緣層，使用不包含水分等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，使用氮化矽膜、氮化鋁膜等。在本實施例中，使用氮化矽膜來形成保護絕緣層608。注意，圖4E示出此時的剖面圖。
在本實施例中，作為保護絕緣層608，將形成到閘極電極611的基板600加熱到100℃至400℃，引入包含氫及水分被去除了的高純度氮的濺射氣體並使用矽半導體的靶材來形成氮化矽膜。在此情況下，也最好與閘極絕緣層602相同地一邊去除處理室內的殘留水分一邊形成保護絕緣層608。
也可以在形成保護絕緣層之後，在大氣氛圍中以高於或等於100℃且低於或等於200℃進行長於或等於一個小時且短於或等於三十個小時的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度地進行加熱，又可以反複從室溫到高於或等於100℃且低於或等於200℃的加熱溫度的升溫和從加熱溫度到室溫的降溫多次。
像這樣，至於使用本實施例製造之包括被高度純化的氧化物半導體層的電晶體，臨界電壓的偏差小。因此，藉由使用本實施例所例示的半導體裝置的製造方法，可以提供可靠性高的半導體裝置。另外，可以提供大量生產性高的半導體裝置。
另外，因為可以降低截止電流，所以可以提供耗電量低的半導體裝置。
此外，因為包括被高度純化的氧化物半導體層的電晶體可以獲得高場效應遷移率，所以可以進行高速驅動。因此，藉由將包括被高度純化的氧化物半導體層的電晶體使用於液晶顯示裝置的像素部，可以提供高影像品質的影像。另外，藉由利用包括被高度純化的氧化物半導體層的電晶體可以在同一基板之上分別製造驅動電路部、像素部，因此可以縮減液晶顯示裝置的組件數。
注意，本實施例可以與本說明書所示的其他實施例適當地組合而實施。
實施例3
在本實施例中，使用圖5A至圖9C對本發明的一個實施例的半導體裝置的結構以及其製造方法進行說明。另外，可以將本實施例所例示的半導體裝置用作為記憶體裝置。
圖5A和圖5B示出本實施例所例示的半導體裝置的結構。圖5A示出半導體裝置的剖面圖，而圖5B示出半導體裝置的俯視圖。另外，圖5A相當於沿著圖5B的切斷線A1-A2及B1-B2的剖面。
所例示的半導體裝置在下部具有使用第一半導體材料的電晶體260，在上部具有使用第二半導體材料的電晶體262以及電容器264。電晶體260的閘極電極210與電晶體262的第一電極242a直接連接。
藉由與電晶體260重疊地設置電晶體262及電容器264，可以實現高集成化。例如，藉由探討與佈線或電極的連接關係，以最小特徵尺寸為F，也可以使記憶體單元所占的面積為15 F2至25 F2。
作為電晶體260所具有的第一半導體材料和電晶體262所具有的第二半導體材料，可以使用不同的材料。例如，可以藉由將單晶半導體使用於第一半導體材料來使電晶體260具有容易進行高速操作的結構，將氧化物半導體使用於第二半導體材料以使電晶體262具有截止電流被充分地降低而能夠長時間保持電荷的結構。
作為第一半導體材料或第二半導體材料，例如使用氧化物半導體或氧化物半導體以外的半導體材料，即可。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等。另外，可以使用有機半導體材料等。
在本實施例中，對如下情況進行說明，亦即，將單晶矽使用於第一半導體材料以構成能夠進行高速操作的電晶體260，並且將氧化物半導體使用於第二半導體材料以構成截止電流被降低的電晶體262。
另外，具有電晶體260的閘極電極210與電晶體262的第一電極242a連接的結構的半導體裝置適用於記憶體裝置。藉由使電晶體262處於截止狀態，可以極長時間保持電晶體260的閘極電極210的電位。另外，藉由具備電容器264，容易保持施加到電晶體260的閘極電極210的電荷，且容易讀出所保存的資料。另外，藉由使用利用能夠進行高速操作的半導體材料的電晶體260，可以高速地讀出資料。
另外，雖然假設本實施例所例示的半導體裝置所具備的電晶體都是n通道電晶體而進行說明，但是當然也可以使用p通道電晶體。另外，因為所揭示之發明的技術本質是一體地具備截止電流被充分地降低的使用氧化物半導體的電晶體和能夠進行充分的高速操作的使用氧化物半導體以外的材料的電晶體，所以使用於半導體裝置的材料或半導體裝置的結構等的半導體裝置的具體結構不需要被侷限於在此所示的條件。
電晶體260具有設置在包含第一半導體材料的基板200中的通道形成區216和夾著通道形成區216的雜質區220。另外，還具有與雜質區220相接觸的金屬化合物區224、設置在通道形成區216之上的閘極絕緣層208和設置在閘極絕緣層208之上的閘極電極210。
另外，在基板200之上圍繞電晶體260地設置有元件分離絕緣層206，並且在電晶體260之上設置有絕緣層228及絕緣層230。另外，雖然未圖示，但是電晶體260的金屬化合物區224的一部分藉由用作為源極電極或汲極電極的電極而被連接到佈線256或其他佈線。注意，雖然有時在圖中不具有源極電極或汲極電極，但是為了方便起見有時將這種結構也稱為電晶體。
為了實現高集成化，如圖5A和圖5B所示最好電晶體260不具有側壁絕緣層。另一方面，當重視電晶體260的特性時，也可以在閘極電極210的側面設置側壁絕緣層，並且設置如下雜質區220，該雜質區220包括形成在與該側壁絕緣層重疊的區域中的雜質濃度與雜質區220不同的區域。
另外，在本實施例中，作為包含第一半導體材料的基板200，使用矽等的單晶半導體基板。當使用矽等的單晶半導體基板時，可以使半導體裝置的讀出操作高速化。
電晶體262具備作為第二半導體材料被高度純化的氧化物半導體層。電晶體262在絕緣層230之上具有用作為源極電極或汲極電極的第一電極242a及第二電極242b以及與第一電極及第二電極電連接的氧化物半導體層244。另外，還具有覆蓋氧化物半導體層244的閘極絕緣層246以及設置在閘極絕緣層246之上的與氧化物半導體層244重疊的閘極電極248a。另外，在第一電極242a和氧化物半導體層244之間具有與閘極電極248a重疊的絕緣層243a，並且在第二電極242b和氧化物半導體層244之間具有與閘極電極248a重疊的絕緣層243b。
絕緣層243a及絕緣層243b降低產生在源極電極或汲極電極與閘極電極之間的電容。但是，也可以不設置絕緣層243a及絕緣層243b。
在此，最好氧化物半導體層244是藉由被充分地去除氫等的雜質或被供應充分的氧來被高度純化的氧化物半導體層。在本實施例中，使用在對氧化物半導體層添加氧之後進行加熱處理來去除雜質而使氧化物半導體高度純化的方法，從而形成被高度純化的氧化物半導體層。因此，藉由使用被高度純化的氧化物半導體，可以得到具有極為優異的截止電流特性的電晶體262。另外，作為氧化物半導體層244的詳細條件，可以參照實施例2。
注意，雖然在圖5A和圖5B的電晶體262中，為了抑制因微型化而在元件之間產生洩漏，使用被加工成為島狀的氧化物半導體層244，但是也可以採用不被加工成為島狀的結構。當不將氧化物半導體層加工成為島狀時，可以防止因加工時的蝕刻而導致的氧化物半導體層244的污染。
在圖5A和圖5B所示的半導體裝置中，電晶體260的閘極電極210的頂部表面從絕緣層230露出而與電晶體262的用作為源極電極或汲極電極的第一電極242a直接連接。也可以使用另行設置之用來接觸的開口及電極連接閘極電極210與第一電極242a，但是藉由採用直接連接的結構而可以縮小接觸面積以實現半導體裝置的高集成化。
例如，當將本實施例的半導體裝置用作為記憶體裝置時，為了增加每單位面積的儲存容量，高集成化是重要的。另外，因為也可以省略為了實現接觸另行形成的開口及電極所需的製程，所以可以簡化半導體裝置的製造過程。
圖5A和圖5B中的電容器264包括用作為源極電極或汲極電極的第一電極242a、氧化物半導體層244、閘極絕緣層246以及電極248b。也就是說，第一電極242a用作為電容器264的其中一者的電極，而電極248b用作為電容器264的另一者的電極。
注意，雖然在圖5A和圖5B所示的電容器264中在第一電極242a和電極248b之間夾有氧化物半導體層244和閘極絕緣層246，但是也可以只夾有閘極絕緣層246來確保大的電容。另外，也可以具有與絕緣層243a同樣地形成的絕緣層。再者，如果不需要電容，則可以不設置電容器264。
另外，在電晶體262及電容器264之上設置有絕緣層250，並且在絕緣層250之上設置有絕緣層252。另外，在形成於閘極絕緣層246、絕緣層250、絕緣層252等中的開口中設置有電極254。另外，在絕緣層252之上設置有佈線256，並且佈線256藉由電極254與第二電極242b電連接。另外，也可以使佈線256直接接觸於第二電極242b。
也可以使連接到金屬化合物區224的電極(未圖示出)與第二電極242b連接。在此情況下，藉由彼此重疊地設置連接到金屬化合物區224的電極和電極254，可以實現半導體裝置的高集成化。
<半導體裝置的製造方法>
接著，對上述半導體裝置的製造方法的一個例子進行說明。以下，首先，參照圖6A至圖7C對下部電晶體260的製造方法進行說明，然後，參照圖8A至圖9C對上部電晶體262以及電容器264的製造方法進行說明。
<下部電晶體的製造方法>
首先，準備包含半導體材料的基板200(參照圖6A)。作為包含半導體材料的基板200，可以使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等。這裏，示出使用單晶矽基板作為包含半導體材料的基板200時的一個例子。
一般來說，“SOI基板”是指在絕緣表面上設置有矽半導體層的基板，但是在本說明書等中，“SOI基板”還包括在絕緣表面上設置有由矽以外的材料構成的半導體層的基板。換言之，“SOI基板”所具有的半導體層不侷限於矽半導體層。另外，SOI基板還包括在玻璃基板等的絕緣基板之上隔著絕緣層而設置有半導體層的基板。
特別佳的是，作為包含半導體材料的基板200使用矽等的單晶半導體基板，因為這樣可以使電晶體260的操作高速化。
在基板200之上形成用作為用來形成元件分離絕緣層的掩模的保護層202(參照圖6A)。作為保護層202，例如可以使用以氧化矽、氮化矽、氧氮化矽等為其材料的絕緣層。另外，在該製程的前後，也可以將賦予n型導電性的雜質元素或賦予p型導電性的雜質元素添加到基板200中，以控制電晶體的臨界電壓。在半導體材料為矽時，作為賦予n型導電性的雜質，例如可以使用磷、砷等。另外，作為賦予p型導電性的雜質，例如可以使用硼、鋁、鎵等。
接著，將上述保護層202用作為掩模進行蝕刻來去除不被保護層202所覆蓋的區域(露出的區域)的基板200的一部分。由此，形成與其他半導體區分離的半導體區204(參照圖6B)。該蝕刻最好使用乾式蝕刻，但是也可以使用濕式蝕刻。可以根據被蝕刻材料適當地選擇蝕刻氣體、蝕刻液。
接著，覆蓋半導體區204地形成絕緣層，並藉由選擇性地去除重疊於半導體區204的區域的絕緣層，以形成元件分離絕緣層206(參照圖6C)。該絕緣層使用氧化矽、氮化矽、氧氮化矽等形成。作為絕緣層的去除方法，有化學機械拋光(CMP)處理等拋光處理或蝕刻處理等，可以使用其中的任何方法，並也可以將上述處理組合而使用。另外，在形成半導體區204之後，或者，在形成元件分離絕緣層206之後，去除保護層202。
另外，作為元件分離絕緣層206的形成方法，除了選擇性地去除絕緣層的方法以外，還可以使用藉由導入氧等來形成絕緣區的方法等。
接著，在半導體區204的表面上形成絕緣層，並且在該絕緣層之上形成包含導電材料的層。
絕緣層是之後成為閘極絕緣層的層，該絕緣層例如可以對半導體區204表面進行熱處理(熱氧化處理或熱氮化處理等)形成。也可以使用高密度電漿處理代替熱處理。高密度電漿處理例如可以使用選自He、Ar、Kr、Xe等稀有氣體、氧、氧化氮、氨、氮、氫等中的混合氣體來進行。當然，也可以使用CVD法或濺射法等形成絕緣層。最好該絕緣層具有包含氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的鋁酸鉿(HfAlxOy(x>0、y>0))等的單層結構或多層結構。另外，絕緣層的厚度例如可以為大於或等於1 nm且小於或等於100 nm，較佳為大於或等於10 nm且小於或等於50 nm。
包含導電材料的層可以使用鋁、銅、鈦、鉭、鎢等的金屬材料而被形成。另外，也可以藉由使用多晶矽等的半導體材料形成包含導電材料的層。對形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋塗法等的各種膜形成方法。此外，在本實施例中，對使用金屬材料形成包含導電材料的層時的一個例子進行說明。
然後，藉由選擇性地蝕刻絕緣層和包含導電材料的層，以形成閘極絕緣層208和閘極電極210。(參照圖6C)。
接著，將磷(P)或砷(As)等添加到半導體區204中而形成通道形成區216以及雜質區220(參照圖6D)。這裏，雖然添加磷或砷以形成n型電晶體，但是在形成p型電晶體時添加硼(B)或鋁(Al)等的雜質元素即可。在此，雖然可以適當地設定所添加的雜質的濃度，但是在進行半導體元件的高微型化時最好提高其濃度。
另外，也可以在閘極電極210的周圍形成側壁絕緣層來形成添加有不同濃度的雜質元素的雜質區。
接著，覆蓋閘極電極210、雜質區220等地形成金屬層222(參照圖7A)。該金屬層222可以使用真空蒸鍍法、濺射法或旋塗法等的各種膜形成方法來予以形成。最好使用與構成半導體區204的半導體材料起反應而成為低電阻的金屬化合物的金屬材料來形成金屬層222。作為上述金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉑等。
接著，進行熱處理，使上述金屬層222與半導體材料起反應。由此，形成接觸於雜質區220的金屬化合物區224(參照圖7A)。另外，在作為閘極電極210使用多晶矽等的情況下，還在閘極電極210與金屬層222相接觸的部分中形成金屬化合物區。
作為上述熱處理，例如可以使用照射閃光燈的熱處理。當然，也可以使用其他熱處理方法，但是最好使用可以在極短的時間內進行熱處理的方法，以提高關於金屬化合物形成的化學反應的控制性。另外，上述金屬化合物區由金屬材料與半導體材料的反應而形成，該金屬化合物區的導電性充分得以提高。藉由形成該金屬化合物區，可以充分地降低電阻並提高元件特性。另外，在形成金屬化合物區224之後，去除金屬層222。
接著，覆蓋藉由上述製程所形成的各結構地形成絕緣層228和絕緣層230(參照圖7B)。絕緣層228或絕緣層230可以使用包含氧化矽、氧氮化矽、氧化鋁等的無機絕緣材料的材料來予以形成。尤其是最好將低介電常數(low-k)材料使用於絕緣層228或絕緣層230，因為這樣可以充分地降低起因於各種電極或佈線的重疊的電容。另外，也可以將使用上述材料的多孔絕緣層使用於絕緣層228或絕緣層230。因為多孔絕緣層的介電常數比密度高的絕緣層低，所以可以進一步降低起因於電極或佈線的電容。
另外，也可以在絕緣層228或絕緣層230中包括由氮氧化矽、氮化矽等的含有多量的氮的無機絕緣材料所構成的層。由此，可以防止構成下部電晶體260的材料所包含的水或氫等的雜質侵入到後續形成的上部電晶體262的氧化物半導體層244中。但是，在此情況下，難以只使用後續的製程中進行的CMP處理來去除由含有多量的氮的無機絕緣材料所構成的層，因此最好並用蝕刻處理等。
另外，也可以形成氧氮化矽作為絕緣層228，並形成氧化矽作為絕緣層230。因此，藉由只使用氧氮化矽或氧化矽等的含有多量的氧的無機絕緣材料形成絕緣層228及絕緣層230，可以在後續的製程中容易對絕緣層228和絕緣層230進行CMP處理。
注意，雖然在此採用絕緣層228和絕緣層230的疊層結構，但是所揭示之發明的一個實施例不侷限於此。既可以採用單層結構，又可以採用三層以上的層的疊層結構。例如，在上述形成氧氮化矽作為絕緣層228並形成氧化矽作為絕緣層230的結構中，還可以在絕緣層228和絕緣層230之間形成氮氧化矽。
然後，作為形成電晶體262之間的處理，對絕緣層228或絕緣層230進行CMP處理以使絕緣層228及絕緣層230的表面平坦化，並使閘極電極210的頂部表面露出(參照圖7C)。
可以進行一次的CMP處理或多次的CMP處理。當分多次進行CMP處理時，最好在進行高拋光率的初期拋光之後，進行低拋光率的最終拋光。藉由如此而將拋光率彼此不同的拋光相組合，可以進一步提高絕緣層228及絕緣層230的表面的平坦性。
另外，當絕緣層228和絕緣層230的疊層結構包括包含多量的氮的無機絕緣材料時，難以只進行CMP處理來去除，所以最好並用蝕刻處理等。作為包含多量的氮的無機絕緣材料的蝕刻處理，可以使用乾式蝕刻或濕式蝕刻的任一種，但是從元件的微型化的觀點而言，最好使用乾式蝕刻。另外，最好適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，以便使各絕緣層的蝕刻率均勻且得到與閘極電極210之間的蝕刻選擇比。另外，作為使用於乾式蝕刻的蝕刻氣體，例如可以使用含有氟的氣體(三氟甲烷(CHF3)等)、添加有氦(He)或氬(Ar)等的稀有氣體的含有氟的氣體等。
另外，當使閘極電極210的頂部表面從絕緣層230露出時，最好使閘極電極210的頂部表面與絕緣層230為同一面。
注意，上述各製程的前後還可以包括形成電極、佈線、半導體層、絕緣層等的製程。例如，也可以形成與金屬化合物區224的一部分連接之用作為電晶體260的源極電極或汲極電極的電極。另外，作為佈線的結構，也可以採用由絕緣層及導電層的疊層結構所構成的多層佈線結構來實現高度集成化了的半導體裝置。
<上部電晶體的製造方法>
接著，在閘極電極210、絕緣層228、絕緣層230等上形成導電層，對該導電層選擇性地進行蝕刻，從而形成用作為源極電極或汲極電極的第一電極242a及第二電極242b(參照圖8A)。第一電極242a及第二電極242b可以使用與實施例2所示的用作為源極電極或汲極電極的電極相同的材料、方法來予以形成。因此，作為詳細內容，可以參照實施例2的記載。
在此，將第一電極242a及第二電極242b的端部蝕刻成為錐形形狀。藉由將第一電極242a、第二電極242b的端部形成為錐形形狀，後續形成的氧化物半導體層容易覆蓋該端部，從而可以防止斷開。另外，可以提高後續形成的閘極絕緣層的覆蓋性，而可以防止斷開。
在此，將錐形角例如設定為大於或等於30°且小於或等於60°。注意，錐形角是指當從垂直於剖面(與基板的表面正交的平面)的方向觀察具有錐形形狀的層(例如，第一電極242a)時，該層的側面和底面所形成的傾斜角。
另外，上部電晶體的通道長度(L)係由第一電極242a及第二電極242b的下端部的間隔來予以決定。另外，當進行形成用於形成通道長度(L)短於25 nm的電晶體的掩模的曝光時，最好使用波長為幾nm至幾十nm的極短的超紫外線。利用超紫外線的曝光的解析度高且聚焦深度大。由此，也可以將後面形成的電晶體的通道長度(L)形成為長於或等於10 nm且短於或等於1000 nm(1μm)，而可以提高電路的操作速度。再者，藉由微型化也可以降低半導體裝置的耗電量。
在此，電晶體262的第一電極242a與電晶體260的閘極電極210直接連接(參照圖8A)。
接著，在第一電極242a之上形成絕緣層243a，並且在第二電極242b之上形成絕緣層243b(參照圖8B)。在形成覆蓋第一電極242a、第二電極242b的絕緣層之後，對該絕緣層選擇性地進行蝕刻以形成絕緣層243a及絕緣層243b。另外，絕緣層243a及絕緣層243b重疊於後續形成的閘極電極的一部分地形成。藉由設置這種絕緣層，可以降低產生在閘極電極與源極電極或汲極電極之間的電容。
可以使用包含氧化矽、氧氮化矽、氮化矽、氧化鋁等的無機絕緣材料的材料來形成絕緣層243a及絕緣層243b。尤其是藉由將低介電常數(low-k)材料使用於絕緣層243a及絕緣層243b，可以充分地降低閘極電極與源極電極或汲極電極之間的電容，所以是較佳的。另外，也可以將使用上述材料的多孔絕緣層使用於絕緣層243a及絕緣層243b。因為多孔絕緣層的介電常數比密度高的絕緣層低，所以可以進一步降低閘極電極與源極電極或汲極電極之間的電容。
注意，雖然從降低閘極電極與源極電極或汲極電極之間的電容的觀點而言，最好形成絕緣層243a及絕緣層243b，但是也可以不設置該絕緣層。
接著，在覆蓋第一電極242a及第二電極242b地形成氧化物半導體層之後，對該氧化物半導體層選擇性地進行蝕刻來形成氧化物半導體層244(參照圖8C)。氧化物半導體層244可以使用與實施例2所示的氧化物半導體層相同的材料、方法形成。因此，作為詳細內容，可以參照實施例2的記載。
另外，如實施例2所示，最好在藉由濺射法形成氧化物半導體層之前進行引入氬氣體來產生等離子的反向濺射，從而去除附著在形成表面(例如，絕緣層230的表面)上的物質。
對形成的氧化物半導體層添加氧，接著進行熱處理(第一熱處理)。作為進行氧添加處理及熱處理(第一熱處理)的方法，可以使用實施例2所示的裝置、方法。因此，作為詳細內容，可以參照實施例2的記載。
藉由對形成的氧化物半導體層添加氧，並進行熱處理(第一熱處理)，可以降低殘留的雜質來形成i型(本徵半導體)或無限趨近於i型的氧化物半導體層。在使用殘留的雜質被降低且實現i型(本徵半導體)或無限趨近於i型的氧化物半導體層的電晶體中，抑制臨界電壓的變動，因此可以實現截止電流低的極為優異的特性。
另外，氧化物半導體層的蝕刻可以進行在熱處理(第一熱處理)之前或在上述熱處理(第一熱處理)之後。另外，從元件的微型化的觀點而言，最好使用乾式蝕刻，但是也可以使用濕式蝕刻。可以根據被蝕刻的材料適當地選擇蝕刻氣體或蝕刻液。另外，當元件中的洩漏等不成為問題時，也可以不將氧化物半導體層加工成為島狀而使用。
接著，形成接觸於氧化物半導體層244的閘極絕緣層246，然後在閘極絕緣層246之上的與氧化物半導體層244重疊的區域中形成閘極電極248a，並且在與第一電極242a重疊的區域中形成電極248b(參照圖8D)。閘極絕緣層246可以使用與實施例2所示的閘極絕緣層相同的材料、方法來予以形成。
最好在形成閘極絕緣層246之後在惰性氣體氛圍下或在氧氛圍下進行第二熱處理。第二熱處理可以使用與實施例2所示的方法相同的方法來予以進行。藉由進行第二熱處理，可以減輕電晶體的電特性的偏差。另外，當閘極絕緣層246包含氧時，也可以向氧化物半導體層244供應氧且填補該氧化物半導體層244的氧缺乏，從而形成i型(本徵半導體)或無線趨近於i型的氧化物半導體層。
注意，雖然在本實施例中在形成閘極絕緣層246之後進行第二熱處理，但是不侷限於此。例如，也可以在形成閘極電極之後進行第二熱處理。另外，也可以使第二熱處理兼作第一熱處理。
如上所述，藉由在添加氧之後至少使用第一熱處理和第二熱處理中的一者，可以使氧化物半導體層244高度純化，以使其儘量不包含其主要成分以外的雜質。
閘極電極248a可以使用與實施例2所示的閘極電極611相同的材料、方法形成。另外，當形成閘極電極248a時，藉由對導電層選擇性地進行蝕刻來可以形成電極248b。作為以上說明的詳細內容，可以參照實施例2的記載。
接著，在閘極絕緣層246、閘極電極248a及電極248b之上形成絕緣層250及絕緣層252(參照圖9A)。絕緣層250及絕緣層252可以使用與實施例1所示的絕緣層507及保護絕緣層508相同的材料、方法來予以形成。因此，作為詳細內容，可以參照實施例1的記載。
接著，在閘極絕緣層246、絕緣層250、絕緣層252中形成到達第二電極242b的開口(參照圖9B)。藉由使用掩模等選擇性地進行蝕刻來進行該開口的形成。
然後，在上述開口中形成電極254，並且在絕緣層252之上形成與電極254接觸的佈線256(參照圖9C)。
例如，可以藉由在使用PVD法或CVD法等在包括開口的區域中形成導電層之後，使用蝕刻處理或CMP等的方法來去除上述導電層的一部分，從而形成電極254。
更明確而言，例如，可以在包括開口的區域中藉由PVD法形成薄的鈦膜，並藉由CVD法形成薄的氮化鈦膜，然後埋入開口地形成鎢膜。在此，藉由PVD法形成的鈦膜具有還原被形成面的氧化膜(自然氧化膜等)並降低與下部電極等(在此為第二電極242b)的接觸電阻的功能。另外，其後形成的氮化鈦膜具有抑制導電材料的擴散的阻擋功能。另外，也可以在形成使用鈦或氮化鈦等的障壁膜之後藉由鍍敷法形成銅膜。
另外，當去除上述導電層的一部分形成電極254時，最好進行加工而使其表面平坦。例如，當在包括開口的區域中形成薄的鈦膜或氮化鈦膜，然後埋入開口地形成鎢膜時，可以藉由後續的CMP處理來去除不需要的鎢、鈦、氮化鈦等並提高其表面的平坦性。因此，藉由使包括電極254的表面平坦化，可以在後續的製程中形成良好的電極、佈線、絕緣層、半導體層等。
佈線256可以使用與包括實施例2所示的閘極電極611的佈線相同的材料、方法來予以形成。因此，作為詳細內容，可以參照實施例2的記載。
如上所述，完成使用被高度純化的氧化物半導體層244的電晶體262及電容器264(參照圖9C)。
藉由使用如此被高度純化且本徵化的氧化物半導體層244，可以充分地降低電晶體的截止電流。另外，藉由使用這種電晶體，可以得到能夠極長期間保持儲存內容的半導體裝置。
根據上述所例示的本實施例的方法，可以製造在下部具有使用氧化物半導體以外的半導體材料的電晶體並在上部具有使用氧化物半導體的電晶體的半導體裝置。
另外，藉由使閘極電極210與第一電極242a直接連接，可以縮小接觸面積，從而可以實現半導體裝置的高集成化。因此，可以增大能夠用作為記憶體裝置的半導體裝置之每單位面積的儲存容量。
本實施例所示的結構、方法等可以適當地與其他實施例所示的結構、方法等組合而使用。
實施例4
在本實施例中，參照圖13A-1至圖13B對根據所揭示之發明的一個實施例的半導體裝置的應用例子進行說明。在此，對記憶體裝置的一個例子進行說明。另外，在電路圖中，為了表示使用氧化物半導體的電晶體，有時附上“OS”的符號。
在圖13A-1所示的半導體裝置中，第一佈線(1st Line)與電晶體700的源極電極電連接，第二佈線(2nd Line)與電晶體700的汲極電極電連接。另外，電晶體700的閘極電極和電晶體710的源極電極和汲極電極中的一者與電容器720的電極的其中一者電連接，第五佈線(5th Line)與電容器720的電極的另一者電連接。再者，第三佈線(3rd Line)與電晶體710的源極電極和汲極電極中的另一者電連接，第四佈線(4th Line)與電晶體710的閘極電極電連接。
在此，將使用氧化物半導體的電晶體用於電晶體710。在此，作為使用氧化物半導體的電晶體，例如可以使用之前的實施例所示的電晶體262。使用氧化物半導體的電晶體具有截止電流極為小的特徵。因此，藉由使電晶體710成為截止狀態，可以極長時間地保持電晶體700的閘極電極的電位。再者，藉由具有電容器720，容易保持施加到電晶體700的閘極電極的電荷，另外，也容易讀出所保持的資料。在此，作為電容器720，可以使用之前的實施例所示的電容器264。
另外，將使用氧化物半導體以外的半導體材料的電晶體使用於電晶體700。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，最好使用單晶半導體。另外，也可以使用有機半導體材料等。使用這種半導體材料的電晶體容易進行高速操作。在此，作為使用氧化物半導體以外的半導體材料的電晶體，例如可以使用之前的實施例所示的電晶體260。
另外，如圖13B所示那樣，也可以採用不設置電容器720的結構。
在圖13A-1所示的半導體裝置中，藉由有效地利用能夠保持電晶體700的閘極電極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
首先，對資料的寫入和保持進行說明。首先，將第四佈線的電位設定為使電晶體710成為導通狀態的電位，使電晶體710成為導通狀態。由此，對電晶體700的閘極電極和電容器720施加第三佈線的電位。也就是說，對電晶體700的閘極電極施加預定的電荷(寫入)。在此，將施加兩個不同的電位的電荷(以下，將施加低電位的電荷稱為電荷QL，而將施加高電位的電荷稱為電荷QH)的任一者施加到電晶體700的閘極電極。另外，也可以使用施加三個或三個以上的不同的電位的電荷，提高儲存容量。然後，藉由將第四佈線的電位設定為使電晶體710成為截止狀態的電位，使電晶體710成為截止狀態，而保持對電晶體700的閘極電極施加的電荷(保持)。
因為電晶體710的截止電流極為小，所以電晶體700的閘極電極的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對第一佈線施加預定的電位(定電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，根據保持在電晶體700的閘極電極中的電荷量，第二佈線具有不同的電位。這是因為一般而言，在電晶體700為n通道型的情況下，對電晶體700的閘極電極施加QH時的外觀上的臨界值Vth_H低於對電晶體700的閘極電極施加QL時的外觀上的臨界值Vth_L的緣故。在此，外觀上的臨界電壓是指為了使電晶體700成為“導通狀態”所需要的第五佈線的電位。從而，藉由將第五佈線的電位設定為Vth_H和Vth_L的中間電位V0，可以辨別對電晶體700的閘極電極施加的電荷。例如，在寫入中，在對電晶體700的閘極電極施加QH的情況下，當第五佈線的電位成為V0(>Vth_H)時，電晶體700成為“導通狀態”。在對電晶體700的閘極電極施加QL的情況下，即使第五佈線的電位成為V0(<Vth_L)，電晶體700也一直處於“截止狀態”。因此，藉由確認第二佈線的電位可以讀出所保持的資料。
另外，當將記憶體單元配置成為陣列狀而使用時，需要只可以讀出所想要的記憶體單元的資料。像這樣，當需要讀出預定的記憶體單元的資料，且不讀出除此以外的記憶體單元的資料時，在各記憶體單元之間分別並聯連接有電晶體700的情況下，對讀出的物件之外的記憶體單元的第五佈線施加不管閘極電極的狀態如何都使電晶體700成為“截止狀態”的電位，也就是小於Vth_H的電位，即可。另外，在各記憶體單元之間分別串聯連接有電晶體700的情況下，對讀出的物件之外的記憶體單元的第五佈線施加不管閘極電極的狀態如何都使電晶體700成為“導通狀態”的電位，也就是大於Vth_L的電位，即可。
接著，對資料的重寫進行說明。資料的重寫與上述資料的寫入和保持同樣進行。也就是說，將第四佈線的電位設定為使電晶體710成為導通狀態的電位，而使電晶體710成為導通狀態。由此，對電晶體700的閘極電極和電容器720施加第三佈線的電位(有關新的資料的電位)。然後，藉由將第四佈線的電位設定為使電晶體710成為截止狀態的電位，使電晶體710成為截止狀態，而使電晶體700的閘極電極成為施加有有關新的資料的電荷的狀態。
像這樣，根據所揭示之發明的半導體裝置藉由再次進行資料的寫入，可以直接重寫資料。因此，不需要快閃記憶體等所需要的使用高電壓的從浮動閘極抽出電荷，可以抑制起因於擦除操作的操作速度的降低。換言之，實現了半導體裝置的高速操作。
另外，藉由將電晶體710的源極電極或汲極電極與電晶體700的閘極電極電連接，該源極電極或汲極電極具有與用作為非易失性記憶元件的浮動閘極型電晶體的浮動閘極相同的作用。由此，有時將附圖中的電晶體710的源極電極或汲極電極與電晶體700的閘極電極電連接的部分稱為浮動閘極部FG。當電晶體710處於截止狀態時，可以認為該浮動閘極部FG被埋設在絕緣體中，在浮動閘極部FG中保持有電荷。因為使用氧化物半導體的電晶體710的截止電流為低於或等於使用矽半導體等而形成的電晶體的截止電流的十萬分之一，所以可以不考慮由於電晶體710的漏洩的儲存在浮動閘極部FG中的電荷的消失。也就是說，藉由使用氧化物半導體的電晶體710，可以實現即使沒有電力供給也能夠保持資料的非易失性記憶體裝置。
例如，當室溫下的電晶體710的截止電流為低於或等於10 zA(1 zA(仄普托安培)等於1×10-21A)，並且電容器720的電容值為約10 fF時，可以保持資料至少104秒。另外，當然該保持時間根據電晶體特性或電容值而變動。
另外，在此情況下不存在在習知的浮動閘極型電晶體中被指出的閘極絕緣膜(穿隧絕緣膜)的劣化的問題。也就是說，可以解決以往被視為問題的將電子注入到浮動閘極時的閘極絕緣膜的劣化問題。這意味著在原理上不存在寫入次數的限制。另外，也不需要在習知的浮動閘極型電晶體中當寫入或擦除資料時所需要的高電壓。
構成圖13A-1所示的半導體裝置的電晶體等的要素包括電阻器和電容器，並且可以將圖13A-1所示的半導體裝置如圖13A-2所示那樣來考慮。換言之，可以認為在圖13A-2中，電晶體700和電容器720分別包括電阻器和電容器而構成。R1和C1分別是電容器720的電阻值和電容值，電阻值R1相當於構成電容器720的絕緣層的電阻值。另外，R2和C2分別是電晶體700的電阻值和電容值，電阻值R2相當於電晶體700處於導通狀態時的閘極絕緣層的電阻值，電容值C2相當於所謂的閘極電容(形成在閘極電極和源極電極或汲極電極之間的電容、以及形成在閘極電極和通道形成區之間的電容)的電容值。
當使電晶體710處於截止狀態時的源極電極和汲極電極之間的電阻值(也稱為有效電阻)為ROS的情況下，在電晶體710的閘極洩漏充分小的條件下，當滿足R1ROS、R2ROS時，主要根據電晶體710的截止電流來決定電荷的保持期間(也可以說成資料的保持期間)。
反之，當不滿足該條件時，即使電晶體710的截止電流充分小也難以充分確保保持期間。這是因為電晶體710的截止電流之外的漏洩電流(例如，在源極電極和汲極電極之間產生的漏洩電流等)大的緣故。由此，可以說本實施例所揭示之半導體裝置最好滿足上述關係。
另一方面，C1和C2最好滿足C1C2的關係。這是因為藉由增大C1，當由第五佈線控制浮動閘極部FG的電位時，可以向浮動閘極部FG高效地供應第五佈線的電位，可以使向第五佈線供應的電位之間(例如，讀出的電位和非讀出的電位)的電位差低的緣故。
藉由滿足上述關係，可以實現更佳的半導體裝置。另外，R1和R2由電晶體700的閘極絕緣層和電容器720的絕緣層來予以控制。C1和C2也是同樣的。因此，最好適當地設定閘極絕緣層的材料或厚度等，而滿足上述關係。
在本實施例所示的半導體裝置中，浮動閘極部FG起到與快閃記憶體等的浮動閘極型電晶體的浮動閘極相等的作用，但是，本實施例的浮動閘極部FG具有與快閃記憶體等的浮動閘極根本不同的特徵。因為在快閃記憶體中施加到控制閘極的電壓高，所以為了防止其電位影響到相鄰的單元的浮動閘極，需要保持各單元之間的一定程度的間隔。這是阻礙半導體裝置的高集成化的主要原因之一。該原因起因於施加高電場而發生穿隧電流的快閃記憶體的根本原理。
另外，由快閃記憶體的上述原理導致絕緣膜的劣化的進展，而還導致重寫次數的限制(約104至105次)的另一問題。
根據所揭示之發明的半導體裝置根據使用氧化物半導體的電晶體的切換操作，而不使用如上所述的由穿隧電流而起的電荷注入的原理。也就是說，不像快閃記憶體，不需要用來注入電荷的高電場。由此，因為不需要考慮到控制閘極帶給相鄰的單元的高電場的影響，所以容易實現高集成化。
另外，因為不利用由穿隧電流而起的電荷注入的原理，所以不存在記憶體單元的退化的原因。就是說，與快閃記憶體相比，具有高耐久性和高可靠性。
另外，不需要高電場、不需要大型週邊電路(升壓電路等)這一點也優越於快閃記憶體。
另外，在使構成電容器720的絕緣層的相對介電常數εr1與構成電晶體700的絕緣層的相對介電常數εr2不同的情況下，容易在構成電容器720的絕緣層的面積S1和在電晶體700中構成閘極電容的絕緣層的面積S2滿足2‧S2S1(較佳為S2S1)的同時，實現C1C2。換言之，容易在使構成電容器720的絕緣層的面積小的同時實現C1C2。明確地說，例如，在構成電容器720的絕緣層中，可以採用由氧化鉿等的high-k材料構成的膜或由氧化鉿等的high-k材料構成的膜與由氧化物半導體所構成的膜的疊層結構，並將εr1設定為大於或等於10，最好設定為大於或等於15，並且在構成閘極電容的絕緣層中，可以採用氧化矽，並將εr2設定為3至4。
藉由並用這種結構，可以進一步使根據所揭示之發明的半導體裝置高集成化。
另外，上述說明關於使用以電子為多數載子的n型電晶體(n通道電晶體)的情況，但是，當然也可以使用以電洞為多數載子的p型電晶體代替n型電晶體。
如上所述，所揭示之發明的一個實施例的半導體裝置具有非易失性記憶體單元，並且該非易失性記憶體單元包括：截止狀態下的源極電極和汲極電極之間的洩漏電流(截止電流)少的寫入電晶體；使用與該寫入電晶體不同的半導體材料的讀出電晶體；以及電容器。
在使用時的溫度(例如25℃)下，寫入電晶體的截止電流為小於或等於100 zA(1×10-19A)，較佳為小於或等於10 zA(1×10-20A)，更佳為小於或等於1 zA(1×10-21A)。在使用通常的矽半導體時，難以獲得上述那樣低的截止電流，但是在將氧化物半導體在適合的條件下加工而得到的電晶體中，可以獲得上述那樣低的截止電流。因此，作為寫入電晶體，最好利用使用氧化物半導體的電晶體。
再者，因為使用氧化物半導體的電晶體的次臨界擺幅(S值)小，所以即使遷移率比較低，也可以使切換速度十分增高。因此，藉由將該電晶體用於寫入電晶體，可以使施加到浮動閘極部FG的寫入脈衝的上升極為陡峭。另外，因為截止電流小，所以可以減少使浮動閘極部FG保持的電荷量。就是說，藉由將使用氧化物半導體的電晶體用於寫入電晶體，可以高速地進行資料的重寫。
雖然讀出電晶體沒有對截止電流的限制，但是最好使用進行高速操作的電晶體，以提高讀出速度。例如，作為讀出電晶體，最好使用切換速度為1奈秒以下的電晶體。
因此，藉由將使用氧化物半導體的電晶體用於寫入電晶體並將使用氧化物半導體以外的半導體材料的電晶體使用於讀出電晶體，可以實現能夠長時間保持資料且能夠高速地讀出資料的可以用於記憶體裝置的半導體裝置。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例5
在本實施例中，使用圖14A至圖15C對根據所揭示之發明的一個實施例的半導體裝置的應用例進行說明。
圖14A及圖14B是使用多個圖13A-1所示的半導體裝置(以下也表示為記憶體單元750)來形成的半導體裝置的電路圖。圖14A是記憶體單元750串聯連接的所謂NAND半導體裝置的電路圖，圖14B是記憶體單元750並聯連接的所謂NOR半導體裝置的電路圖。
圖14A所示的半導體裝置具有源極電極線SL、位元線BL、第一信號線S1、多個第二信號線S2、多個字線WL、以及多個記憶體單元750。圖14A示出半導體裝置具有一個源極電極線SL和一個位元線BL的結構，但是所揭示之發明的一個實施例不侷限於此，可以採用具有多個源極電極線SL及多個位元線BL的結構。
在每個記憶體單元750中，電晶體700的閘極電極、電晶體710的源極電極和汲極電極中的一者與電容器720的電極的其中一者電連接。另外，第一信號線S1與電晶體710的源極電極和汲極電極中的另一者電連接，第二信號線S2與電晶體710的閘極電極電連接。再者，字線WL與電容器720的電極的另一者電連接。
另外，記憶體單元750所具有的電晶體700的源極電極與相鄰的記憶體單元750的電晶體700的汲極電極電連接，記憶體單元750所具有的電晶體700的汲極電極與相鄰的記憶體單元750的電晶體700的源極電極電連接。但是，串聯連接的多個記憶體單元中的設置在一個端部的記憶體單元750所具有的電晶體700的汲極電極與位元線電連接。另外，串聯連接的多個記憶體單元中的設置在另一個端部的記憶體單元750所具有的電晶體700的源極電極與源極電極線電連接。
在圖14A所示的半導體裝置中，按列進行寫入操作和讀出操作。以如下步驟進行寫入操作：對進行寫入的列的第二信號線S2施加使電晶體710成為導通狀態的電位，而使進行寫入的列的電晶體710成為導通狀態。由此，對所指定的列的電晶體700的閘極電極施加第一信號線S1的電位，而對該閘極電極施加預定的電荷。像這樣，可以對所指定的列的記憶體單元寫入資料。
另外，以如下步驟進行讀出操作：首先，對進行讀出的列之外的字線WL施加不管施加到電晶體700的閘極電極的電荷如何都使電晶體700成為導通狀態的電位，而使進行讀出的列之外的電晶體700成為導通狀態。然後，對進行讀出的列的字線WL施加根據電晶體700的閘極電極所具有的電荷選擇電晶體700的導通狀態或截止狀態的電位(讀出電位)。然後，對源極電極線SL施加定電位，使與位元線BL連接的讀出電路(未圖示出)成為操作狀態。這裏，源極電極線SL-位元線BL之間的多個電晶體700除了進行讀出的列之外處於導通狀態，所以源極電極線SL-位元線BL之間的導電率根據進行讀出的行的電晶體700的狀態(導通狀態或截止狀態)決定。因為電晶體的導電率根據進行讀出的列的電晶體700的閘極電極所具有的電荷不同，所以根據該導電率，位元線BL的電位取不同的值。藉由使用讀出電路讀出位元線的電位，可以從所指定的列的記憶體單元讀出資料。
圖14B所示的半導體裝置具有多個源極電極線SL、多個位元線BL、多個第一信號線S1、多個第二信號線S2以及多個字線WL，還具有多個記憶體單元750。每個電晶體700的閘極電極、電晶體710的源極電極和汲極電極中的一者與電容器720的電極的其中一者電連接。另外，源極電極線SL與電晶體700的源極電極電連接，位元線BL與電晶體700的汲極電極電連接。另外，第一信號線S1與電晶體710的源極電極和汲極電極中的另一者電連接，第二信號線S2與電晶體710的閘極電極電連接。再者，字線WL與電容器720的電極的另一者電連接。
在圖14B所示的半導體裝置中，按列進行寫入操作和讀出操作。寫入操作以與上述圖14A所示的半導體裝置相同的方法進行。讀出操作以如下步驟進行：首先，對進行讀出的列之外的字線WL施加不管施加到電晶體700的閘極電極的電荷如何都使電晶體700成為截止狀態的電位，而使進行讀出的列之外的電晶體700成為截止狀態。然後，對進行讀出的列的字線WL施加根據電晶體700的閘極電極所具有的電荷選擇電晶體700的導通狀態或截止狀態的電位(讀出電位)。然後，對源極電極線SL施加定電位，使與位元線BL連接的讀出電路(未圖示出)成為操作狀態。這裏，源極電極線SL-位元線BL之間的導電率根據進行讀出的列的電晶體700的狀態(導通狀態或截止狀態)來予以決定。也就是說，根據進行讀出的列的電晶體700的閘極電極所具有的電荷，位元線BL的電位取不同的值。藉由使用讀出電路讀出位元線的電位，可以從所指定的列的記憶體單元讀出資料。
注意，在上述說明中，使各記憶體單元750保持的資料量為1個位元，但是本實施例所示的記憶體裝置的結構不侷限於此。也可以準備三種以上的施加到電晶體700的閘極電極的電位，來增加各記憶體單元750保持的資料量。例如，當施加到電晶體700的閘極電極的電位為四種時，可以使各記憶體單元保持2個位元的資料。
接著，參照圖15A至圖15C對可以應用於圖14A和圖14B所示的半導體裝置等的讀出電路的一個例子進行說明。
圖15A示出讀出電路的概略。該讀出電路具有電晶體和感測放大器電路。
在讀出資料時，將端子A連接於連接有進行資料讀出的記憶體單元的位元線。另外，將偏置電位Vbias施加到電晶體的閘極電極，而控制端子A的電位。
記憶體單元750根據儲存的資料表示不同的電阻值。明確地說，在選擇的記憶體單元750的電晶體700處於導通狀態時，該記憶體單元處於低電阻狀態，而在選擇的記憶體單元750的電晶體700處於截止狀態時，該記憶體單元處於高電阻狀態。
在記憶體單元處於高電阻狀態的情況下，端子A的電位高於參考電位Vref，感測放大器電路輸出對應於端子A的電位的電位。另一方面，在記憶體單元處於低電阻狀態的情況下，端子A的電位低於參考電位Vref，感測放大器電路輸出對應於端子A的電位的電位。
像這樣，藉由使用讀出電路，可以從記憶體單元讀出資料。另外，本實施例的讀出電路是一個例子。也可以使用其他電路。另外，讀出電路也可以具有預充電電路。也可以採用連接有參考用位元線代替參考電位Vref的結構。
圖15B示出感測放大器電路的一個例子的差動感測放大器。差動感測放大器具有輸入端子Vin(+)、Vin(-)和輸出端子Vout，放大Vin(+)和Vin(-)之間的差異。在Vin(+)>Vin(-)時，Vout大概為High輸出，而在Vin(+)<Vin(-)時，Vout大概為Low輸出。在將該差動感測放大器用於感測電路的情況下，Vin(+)和Vin(-)中的一者連接於輸入端子A，並且對Vin(+)和Vin(-)中的另一者施加參考電位Vref。
圖15C示出感測放大器電路的一個例子的鎖存感測放大器。鎖存感測放大器具有輸入輸出端子V1及V2、控制用信號Sp、Sn的輸入端子。首先，將信號Sp設定為High，將信號Sn設定為Low，中斷電源電位(Vdd)。並且，將進行比較的電位施加到V1和V2。然後，當將信號Sp設定為Low，將信號Sn設定為High，並提供電源電位(Vdd)時，如果進行比較的電位V1in和V2in的關係為V1in>V2in，則V1的輸出為High,V2的輸出為Low。如果進行比較的電位V1in和V2in的關係為V1in<V2in，則V1的輸出為Low,V2的輸出為High。藉由利用這種關係，可以放大V1in和V2in之間的差異。在將該鎖存感測放大器用於感測電路的情況下，V1和V2中的一者藉由開關連接於端子A和輸出端子，並且對V1和V2中的另一者施加參考電位Vref。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例6
在本實施例中，參照圖16A至圖16F說明將之前的實施例所示的半導體裝置使用於電子裝置的情況。在本實施例中，對將上述半導體裝置用於如下電子裝置的情況進行說明，亦即：電腦；行動電話機(也稱為行動電話、行動電話裝置)；可攜式資訊終端(包括可攜式遊戲機、音頻再現裝置等)；數位相機、數位攝像機等的影像拍攝裝置；電子紙；以及電視裝置(也稱為電視機或電視接收機)等。
圖16A示出筆記型電腦，包括殼體601、殼體605、顯示部603以及鍵盤604等。在殼體601和殼體605中的至少一個內設置有一體地具備之前的實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的筆記型電腦。
圖16B示出可攜式資訊終端(PDA)，在主體610中設置有顯示部613、外部介面615以及操作按鈕614等。另外，還具備操作可攜式資訊終端的觸屏筆612等。在主體610內設置有一體地具備之前的實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的可攜式資訊終端。
圖16C示出安裝有電子紙的電子書閱讀器620，該電子書閱讀器係由兩個殼體，即殼體621及殼體623所構成。在殼體621及殼體623中分別設置有顯示部625及顯示部627。殼體621與殼體623由軸部637連接，且能夠以該軸部637為軸而進行開閉動作。另外，殼體621具備電源631、操作鍵633以及揚聲器635等。在殼體621和殼體623中的至少一個設置有一體地具備之前的實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的電子書閱讀器。
圖16D示出行動電話機，該行動電話機係由兩個殼體，即殼體640和殼體641所構成。再者，殼體640和殼體641能夠滑動而處於如圖16D那樣的展開狀態和重疊狀態，可以進行適於攜帶的小型化。另外，殼體641具備顯示面板642、揚聲器643、麥克風644、指向裝置646、照相機鏡頭647以及外部連接端子648等。此外，殼體640具備對行動電話機進行充電的太陽能電池單元649和外部記憶體插槽651等。另外，顯示面板642具備觸控面板功能，圖16D使用虛線示出被顯示出來的多個操作鍵645。另外，天線內置在殼體641中。在殼體640和殼體641中的至少一個設置有一體地具備之前的實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的行動電話機。
圖16E示出數位相機，該數位相機係由主體661、顯示部667、取景器663、操作開關664、顯示部665以及電池666等所構成。在主體661內設置有一體地具備之前的實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的數位相機。
圖16F示出電視裝置670，該電視裝置係由殼體671、顯示部673以及支架675等所構成。藉由利用殼體671所具備的開關、遙控器680可以進行電視裝置670的操作。在殼體671和遙控器680中的至少一個中設置有一體地具備之前的實施例所示的使用氧化物半導體的電晶體和使用氧化物半導體以外的半導體材料的電晶體的半導體裝置。因此，實現能夠長時間保持資料並高速地讀出資料的電視裝置。
如上所述，在本實施例所示的電子裝置中安裝有根據之前的實施例的半導體裝置。因此，實現具備小型、高速操作、低耗電量等的特性的電子裝置。
實例1
在本實例中，對藉由二次離子質譜分析得到的分析結果和如下方法進行說明，該方法是使用離子植入法對氧化物半導體層添加高能量的氧，接著進行加熱處理來將氧化物半導體層純化到極高純度的方法。
使用圖10A至圖10E對在本實例中製造的被高度純化的氧化物半導體層的製造方法進行說明。
<樣品1的製造方法>
樣品1具有進行高度純化處理之前的氧化物半導體層413a。以下對樣品1的製造方法進行說明。
將厚度為0.7 mm的玻璃用作為基板400，並且在基板400之上使用等離子CVD法形成100 nm的氧氮化矽(SiOxNy　x>y)作為絕緣膜401(參照圖10A)。
接著，利用濺射法並使用In-Ga-Zn-O類氧化物靶材來在絕緣膜401之上形成200 nm的氧化物半導體層413a。作為靶材，使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物靶材。另外，氧化物靶材所包含的金屬的組成比為In:Ga:Zn=1:1:0.5[atom比]，並且氧化物靶材的填充率為大於或等於95%且小於或等於100%。
在設置有低溫泵作為排氣單元的沉積室內形成氧化物半導體層413a。膜形成條件是：基板與靶材之間的距離是60 mm；壓力是0.4 Pa；直流(DC)電源是0.5 kW；並且作為膜形成氣體，使流量為30 sccm的氬氣體和流量為15 sccm的氧氣體流過沉積室中。
將以上述方法在基板400之上的絕緣膜401之上設置有氧化物半導體層413a的樣品用作為樣品1(參照圖10B)。
<樣品2的製造方法>
樣品2具有添加有氧的氧化物半導體層413b。以下對樣品2的製造方法進行說明。
使用離子植入裝置對使用與樣品1相同的方法所製造的氧化物半導體層413a注入氧離子，而形成添加有氧的氧化物半導體層413b。將氧離子的注入量設定為1×1016[ions/cm2]，將加速能量設定為50 keV，並且將對樣品的注入角設定為7°(參照圖10C)。注意，雖然在本實例中注入質量數為18的氧18O離子，但是注入的氧離子的質量數不侷限於18。另外，使用二次離子質譜測定技術(SIMS)可以測定所注入的質量數為18的氧18O的氧化物半導體層中的分佈。
<樣品3的製造方法>
樣品3具有添加了氧之後進行了加熱處理的氧化物半導體層413c。以下對樣品3的製造方法進行說明。
在氮氛圍下以600℃的溫度加熱藉由與樣品2相同的方法所製造的添加有氧的氧化物半導體層413b 60分鐘，以製造添加了氧之後進行了加熱處理的氧化物半導體層413c(參照圖10D)。
<比較樣品1的製造方法>
比較樣品1具有不對樣品1添加氧而進行了加熱處理的氧化物半導體層。以下對比較樣品1的製造方法進行說明。
在氮氛圍下以600℃的溫度加熱進行高度純化處理之前的氧化物半導體層413a 60分鐘，而製造只進行了加熱處理的氧化物半導體層413d(參照圖10E)。
<利用二次離子質譜分析得到的分析結果1>
使用二次離子質譜測定技術測定樣品1至樣品3及比較樣品1所具有的氧化物半導體層中的氫濃度。圖11示出其結果。圖11的縱軸表示氫濃度，橫軸表示離表面的深度(膜厚度)。
在此，藉由二次離子質譜分析得到的測定結果具有有效範圍。注意，藉由二次離子質譜分析得到的測定結果的有效範圍根據測定條件、樣品的製造條件等變化。另外，在本實例中，氧化物半導體層中的氫濃度的測定下限是約2×1018[ions/cm3]。
在圖11所示的結果中，在氧化物半導體層的表面(深度為長於或等於0 nm且短於10 nm的範圍)及氧化物半導體層與絕緣膜401的介面(深度為長於或等於165 nm且短於185 nm的範圍)中難以算出準確的值。因此，在本實例中，將深度為長於或等於10 nm且短於165 nm的範圍設定為藉由二次離子質譜分析得到的測定結果的有效範圍。
表1示出包含在樣品1至樣品3及比較樣品1所包括的氧化物半導體層中的氫濃度的測定結果。
包含在樣品1的氧化物半導體層中的氫濃度是約3×1019[ions/cm3]。包含在對樣品1添加氧形成的樣品2的氧化物半導體層中的氫濃度是約3×1019[ions/cm3]。包含在對樣品2進行加熱處理形成的樣品3的氧化物半導體層中的氫濃度是測定下限以下的約低於或等於1×1018[ions/cm3]。另外，包含在對樣品1進行加熱處理形成的比較樣品1的氧化物半導體層中的氫濃度是約6×1018[ions/cm3]。
根據本實例確認到包含在樣品3中的氫濃度比包含在比較樣品1中的氫濃度低。
以上的結果示出：與對氧化物半導體層進行加熱處理的方法相比，對氧化物半導體層添加氧並進行加熱處理的方法更具有降低包含在氧化物半導體層中的氫濃度的效果。
藉由使用本實例所例示的方法，對氧化物半導體層添加氧並進行加熱處理，從而可以去除殘留在氧化物半導體層中的雜質並將氧化物半導體層純化到極高純度。
<利用二次離子質譜分析得到的分析結果2>
利用二次離子質譜分析測定樣品2至樣品4所具有的氧化物半導體層中的質量數為16的氧和質量數為18的氧的濃度。
<樣品4的製造方法>
樣品4具有在添加氧之後進行了加熱處理的氧化物半導體層。以下對樣品4的製造方法進行說明。
利用與樣品2相同的方法製造添加有氧的氧化物半導體層，且在氮氛圍下以650℃加熱該氧化物半導體層60分鐘，從而製造在添加氧之後進行了加熱處理的氧化物半導體層。
圖12示出結果。注意，圖12的縱軸是源於氧離子的二次離子強度，並是包含在氧化物半導體層中的氧濃度的指標。橫軸是離表面的深度(膜厚度)。質量數為16的氧是In-Ga-Zn-O類氧化物半導體層的主要成分，在樣品2至樣品4的氧化物半導體層中示出高二次離子強度。
檢測出來的質量數為18的氧的大多數源於利用離子植入裝置注入的氧離子。在樣品2中，對氧化物半導體層注入的氧離子在深度是50 nm附近具有峰值。並且，可以確認到：在進行了600℃的加熱的樣品3中質量數為18的氧的分佈大；並且在進行了650℃的加熱的樣品4中質量數為18的氧的分佈更大。根據該結果，可以確認到注入的氧離子藉由加熱擴散到氧化物半導體層中。
另外，上述結果意味著：被注入的氧離子藉由加熱擴散到整個氧化物半導體層中，並且其濃度平均化，因此被注入的氧離子在氧化物半導體層內穩定地存在，而不容易從氧化物半導體層的表面放出。
因此，可以確認到藉由使用離子植入裝置等對氧化物半導體層添加氧，可以補充產生在氧化物半導體層中的氧缺乏。
實例2
在本實例中，對將氧化物半導體層純化到極高純度的方法進行說明。明確而言，對低溫光致發光光譜測量的結果和如下結果進行說明，該結果是使用離子植入法對氧化物半導體層添加高能量的氧，接著對該氧化物半導體層進行加熱處理，從而將氧化物半導體層純化到極高純度的結果。
<樣品5的製造方法>
本實例所例示的樣品5在石英基板之上具備氧化物半導體層。另外，使用離子植入裝置對該氧化物半導體層添加氧，並且還進行加熱處理。以下對樣品5的詳細製造方法進行說明。
使用濺射法在厚度為0.7 mm的石英基板之上形成厚度為100 nm的氧化物半導體層。作為靶材，使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物靶材。另外，氧化物靶材所包含的金屬的組成比是In:Ga:Zn=1:1:1[atom比]，並且氧化物靶材的填充率是大於或等於95%且小於或等於100%。
以如下條件形成該氧化物半導體層，亦即：基板和靶材之間的距離是60 mm；壓力是0.4 Pa；使用直流(DC)電源；並且電力是0.5 kW。另外，在作為排氣單元設置有低溫泵的沉積室內導入作為膜形成氣體的流量為30 sccm的氬氣體和流量為15 sccm的氧氣體。
接著，使用離子植入裝置對該氧化物半導體層注入氧離子。氧離子的注入量是1×1016[ions/cm2],加速能量是50 KeV，對樣品的注入角是7°。注意，雖然在本實例中注入質量數為18的氧18O離子，但是注入的氧離子的質量數不侷限於18。
接著，對注入有氧離子的上述氧化物半導體層進行加熱處理。使用縱型爐在氮氛圍下以650℃的溫度進行1小時的加熱處理。藉由上述製程製造樣品5。
<比較樣品2的製造方法>
比較樣品2在石英基板之上具備只進行了加熱處理的氧化物半導體層。以下對比較樣品2的製造方法進行說明。
首先，使用與樣品5相同的方法並使用濺射法在厚度為0.7 mm的石英基板之上形成厚度為100 nm的氧化物半導體層。
接著，不注入氧離子，進行加熱處理。使用縱型爐在氮氣體氛圍下以650℃的溫度進行1小時的加熱處理。藉由上述製程製造比較樣品2。
<利用低溫光致發光光譜測量得到的結果>
對樣品5的三個部分及比較樣品2的三個部分進行低溫光致發光光譜測量。對放在溫度為10 K的氦氣體中的樣品作為激發光照射325 nm的光(He-Cd雷射)，並測定光致發光。對比較樣品2或樣品5發射的光進行分光，並且使用將其光的波長轉換為能量而得到的值記錄其強度。圖17示出測定樣品5的三個部分及比較樣品2的三個部分的結果。
在樣品5及比較樣品2中觀察到相當於1.8 eV附近的能量的發光，並且樣品5的發光強度比比較樣品2的發光強度弱。另外，確認到觀察到3.1 eV附近的平緩的峰值是源於石英基板的發光峰值，而不是源於氧化物半導體層的發光。另外，相當於1.8 eV附近的能量的發光是源於因氧化物半導體的氧缺乏而產生的陷阱能階的發光。換言之，與比較樣品2相比，在樣品5中源於因氧缺乏而產生的陷阱能階的發光弱。
由此，可以確認到：與比較樣品2相比，在樣品5中因氧缺乏而產生的陷阱能階的數量少。換言之，可以確認到：與不進行使用離子植入法的氧的添加而進行加熱處理的氧化物半導體層相比，在使用離子植入裝置添加氧之後進行加熱處理的氧化物半導體層能夠減少氧缺乏。
104．．．半導體區
130．．．絕緣層
148a．．．閘極電極
150．．．絕緣層
152．．．絕緣層
200．．．基板
202．．．保護層
204．．．半導體區
206．．．元件分離絕緣層
208．．．閘極絕緣層
210．．．閘極電極
216．．．通道形成區
220．．．雜質區
222．．．金屬層
224．．．金屬化合物區
228．．．絕緣層
230．．．絕緣層
242a．．．電極
242b．．．電極
243a．．．絕緣層
243b．．．絕緣層
244．．．氧化物半導體層
246．．．閘極絕緣層
248a．．．閘極電極
248b．．．電極
250．．．絕緣層
252．．．絕緣層
254．．．電極
256．．．佈線
260．．．電晶體
262．．．電晶體
264．．．電容器
400．．．基板
401．．．絕緣膜
413a．．．氧化物半導體層
413b．．．氧化物半導體層
413c．．．氧化物半導體層
413d．．．氧化物半導體層
500．．．基板
502．．．閘極絕緣層
507．．．絕緣層
508．．．保護絕緣層
511．．．閘極電極
513a．．．氧化物半導體層
513b．．．氧化物半導體層
513c．．．氧化物半導體層
515a．．．電極
515b．．．電極
550．．．電晶體
600．．．基板
601．．．殼體
602．．．閘極絕緣層
605．．．殼體
603．．．顯示部
604．．．鍵盤
608．．．保護絕緣層
610．．．主體
611．．．閘極電極
612．．．觸屏筆
613．．．顯示部
613a．．．氧化物半導體層
613b．．．氧化物半導體層
613c．．．氧化物半導體層
614．．．操作按鈕
615．．．外部介面
615a．．．電極
615b．．．電極
620．．．電子書閱讀器
621．．．殼體
623．．．殼體
625．．．顯示部
627．．．顯示部
631．．．電源
633．．．操作鍵
635．．．揚聲器
637．．．軸部
640．．．殼體
641．．．殼體
642．．．顯示面板
643‧‧‧揚聲器
644‧‧‧麥克風
645‧‧‧操作鍵
646‧‧‧指向裝置
647‧‧‧照相機鏡頭
648‧‧‧外部連接端子
649‧‧‧太陽能電池單元
650‧‧‧電晶體
651‧‧‧外部記憶體插槽
661‧‧‧主體
663‧‧‧取景器
664‧‧‧操作開關
665‧‧‧顯示部
666‧‧‧電池
667‧‧‧顯示部
670‧‧‧電視裝置
671‧‧‧殼體
673‧‧‧顯示部
675‧‧‧支架
680‧‧‧遙控器
700‧‧‧電晶體
710‧‧‧電晶體
720‧‧‧電容器
750‧‧‧記憶體單元
在附圖中：
圖1A和圖1B是說明根據實施例的半導體裝置的結構的圖形；
圖2A至圖2E是說明根據實施例的半導體裝置的製造方法的圖形；
圖3A和圖3B是說明根據實施例的半導體裝置的結構的圖形；
圖4A至圖4E是說明根據實施例的半導體裝置的製造方法的圖形；
圖5A和圖5B是說明根據實施例的半導體裝置的結構的圖形；
圖6A至圖6D是說明根據實施例的半導體裝置的製造方法的圖形；
圖7A至圖7C是說明根據實施例的半導體裝置的製造方法的圖形；
圖8A至圖8D是說明根據實施例的半導體裝置的製造方法的圖形；
圖9A至圖9C是說明根據實施例的半導體裝置的製造方法的圖形；
圖10A至圖10E是說明根據實例的樣品的製造方法的圖形；
圖11是說明根據實例的樣品的二次離子質譜分析(SIMS)結果的圖形；
圖12是說明根據實例的樣品的二次離子質譜分析結果的圖形；
圖13A-1至圖13B是根據實施例的半導體裝置的電路圖形；
圖14A和圖14B是根據實施例的半導體裝置的電路圖形；
圖15A至圖15C是根據實施例的半導體裝置的電路圖形；
圖16A至圖16F是用來說明使用根據實施例的半導體裝置的電子裝置的圖形；
圖17是說明根據實例的樣品的低溫光致發光光譜測定的結果的圖形。
513b．．．氧化物半導體層

Claims (15)

  1. 一種半導體裝置之製造方法，包括如下步驟：形成氧化物半導體層；藉由離子植入法或離子摻雜法，對該氧化物半導體層的整個頂部表面添加氧，以便切斷該氧化物半導體層中所含有的氫與金屬之間的鍵、金屬與羥基之間的鍵、或者接合於金屬的羥基中的氧與氫之間的鍵；以及對添加了氧之後的該氧化物半導體層進行加熱處理於高於或等於250℃且低於或等於700℃。
  2. 根據申請專利範圍第1項之半導體裝置之製造方法，其中，該氧化物半導體層包括銦、鎵和鋅。
  3. 一種半導體裝置之製造方法，包括如下步驟：形成閘極電極；在該閘極電極之上形成閘極絕緣層；以接觸於該閘極絕緣層的方式而形成與該閘極電極重疊的氧化物半導體層；對該氧化物半導體層添加氧；對添加了氧之後的該氧化物半導體層進行加熱處理；以接觸於該加熱處理之後的該氧化物半導體層的方式而形成其端部與該閘極電極重疊的源極電極和汲極電極；以及以與該氧化物半導體層的通道形成區相接觸且重疊的方式而形成絕緣層。
  4. 根據申請專利範圍第3項之半導體裝置之製造方 法，其中，該絕緣層是藉由濺射法所形成的氧化矽層。
  5. 根據申請專利範圍第3項之半導體裝置之製造方法，還包括步驟：在藉由濺射法所形成的該絕緣層之上形成氮化矽層，其中，該絕緣層是藉由濺射法所形成的氧化矽層。
  6. 一種半導體裝置之製造方法，包括如下步驟：形成源極電極和汲極電極；形成與該源極電極的端部和該汲極電極的端部重疊的氧化物半導體層；對該氧化物半導體層添加氧；對添加了氧之後的該氧化物半導體層進行加熱處理；以接觸於該加熱處理之後的該氧化物半導體層的方式而形成與該源極電極的端部和該汲極電極的端部重疊的閘極絕緣層；以及以接觸於該閘極絕緣層的方式而形成與該源極電極的端部和該汲極電極的端部重疊的閘極電極。
  7. 根據申請專利範圍第6項之半導體裝置之製造方法，其中，該閘極絕緣層是藉由濺射法所形成的氧化矽層。
  8. 根據申請專利範圍第6項之半導體裝置之製造方法，其中，該閘極絕緣層是氧化矽層和該氧化矽層之上的氮化矽層的疊層，並且其中，該氧化矽層和該氮化矽層係藉由濺射法來予以 形成。
  9. 根據申請專利範圍第1、3和6項中任一項之半導體裝置之製造方法，還包括步驟：在形成該氧化物半導體層之前，在電晶體之上形成絕緣膜，其中，該氧化物半導體層係形成在該絕緣膜之上。
  10. 根據申請專利範圍第3或6項之半導體裝置之製造方法，其中，藉由離子植入法來進行該氧的添加。
  11. 根據申請專利範圍第3或6項之半導體裝置之製造方法，其中藉由離子摻雜法來進行該氧的添加。
  12. 根據申請專利範圍第1、3和6項中任一項之半導體裝置之製造方法，還包括步驟：在進行該氧的添加之前，對該氧化物半導體層進行第二熱處理。
  13. 根據申請專利範圍第3或6項之半導體裝置之製造方法，其中，該氧化物半導體層包括銦、鎵和鋅，並且其中，該閘極電極包含鈦。
  14. 根據申請專利範圍第1、3和6項中任一項之半導體裝置之製造方法，其中，該氧化物半導體層係藉由濺射法並使用In2O3、Ga2O3和ZnO來予以形成。
  15. 根據申請專利範圍第3或6項之半導體裝置之製造方法，藉由離子植入法或離子摻雜法，對該氧化物半導體層 的整個頂部表面添加氧，以便切斷該氧化物半導體層中所含有的氫與金屬之間的鍵、金屬與羥基之間的鍵、或者接合於金屬的羥基中的氧與氫之間的鍵。
TW100105794A 2010-02-26 2011-02-22 半導體裝置之製造方法 TWI529812B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010043555 2010-02-26

Publications (2)

Publication Number Publication Date
TW201203380A TW201203380A (en) 2012-01-16
TWI529812B true TWI529812B (zh) 2016-04-11

Family

ID=44505506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105794A TWI529812B (zh) 2010-02-26 2011-02-22 半導體裝置之製造方法

Country Status (6)

Country Link
US (2) US8518755B2 (zh)
JP (3) JP5727818B2 (zh)
KR (3) KR20190000365A (zh)
CN (1) CN102782859B (zh)
TW (1) TWI529812B (zh)
WO (1) WO2011105268A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
KR101481399B1 (ko) 2009-12-18 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
SG10201601757UA (en) * 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6194140B2 (ja) * 2012-02-23 2017-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5972614B2 (ja) * 2012-03-09 2016-08-17 株式会社半導体エネルギー研究所 ドーピング装置、ドーピング方法及び半導体装置の作製方法
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8860022B2 (en) * 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
KR102039424B1 (ko) * 2012-06-22 2019-11-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20220013471A (ko) * 2012-06-29 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 디바이스
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015098458A1 (ja) * 2013-12-26 2015-07-02 国立大学法人東京工業大学 金属酸化物の薄膜、該薄膜を備えた有機エレクトロルミネッセンス素子、太陽電池、および有機太陽電池
US10096489B2 (en) * 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6436660B2 (ja) * 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US9722091B2 (en) * 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
CN104538364B (zh) * 2014-12-25 2018-01-26 上海华虹宏力半导体制造有限公司 稳定闪存单元字线阈值电压的方法
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN105405768A (zh) * 2015-12-14 2016-03-16 华南理工大学 一种薄膜晶体管及其制备方法
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
CN107403724A (zh) * 2016-05-20 2017-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的抗湿气结构
CN105957872A (zh) 2016-07-18 2016-09-21 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
JP2017103479A (ja) * 2017-02-08 2017-06-08 株式会社半導体エネルギー研究所 記憶装置及びその作製方法
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN107579077B (zh) * 2017-08-11 2020-01-07 上海天马有机发光显示技术有限公司 一种显示面板、其制作方法及显示装置
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR102297581B1 (ko) * 2020-05-18 2021-09-06 충북대학교 산학협력단 가스 유량에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5036241B2 (ja) * 2005-07-27 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) * 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TW200903710A (en) * 2007-07-11 2009-01-16 Promos Technologies Inc Manufacturing method for shallow trench isolation
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101610606B1 (ko) * 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20190000365A (ko) 2019-01-02
WO2011105268A1 (en) 2011-09-01
TW201203380A (en) 2012-01-16
JP2015092621A (ja) 2015-05-14
JP5727818B2 (ja) 2015-06-03
JP5122017B1 (ja) 2013-01-16
US9269571B2 (en) 2016-02-23
US20130316493A1 (en) 2013-11-28
KR20180001562A (ko) 2018-01-04
JP2011199273A (ja) 2011-10-06
JP2013016814A (ja) 2013-01-24
CN102782859A (zh) 2012-11-14
KR20130025871A (ko) 2013-03-12
CN102782859B (zh) 2015-07-29
US8518755B2 (en) 2013-08-27
JP6001697B2 (ja) 2016-10-05
US20110212570A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
TWI529812B (zh) 半導體裝置之製造方法
JP6907362B2 (ja) 半導体装置
JP7153825B1 (ja) 半導体装置
JP7236518B2 (ja) 半導体装置
JP2023158042A (ja) 記憶装置
US8314637B2 (en) Non-volatile latch circuit and logic circuit, and semiconductor device using the same
TWI474485B (zh) 半導體裝置及半導體裝置之製造方法
TW201143027A (en) Semiconductor device
KR20130036187A (ko) 반도체 장치 및 그 제작방법