TW201816988A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201816988A
TW201816988A TW106124008A TW106124008A TW201816988A TW 201816988 A TW201816988 A TW 201816988A TW 106124008 A TW106124008 A TW 106124008A TW 106124008 A TW106124008 A TW 106124008A TW 201816988 A TW201816988 A TW 201816988A
Authority
TW
Taiwan
Prior art keywords
insulator
oxide
conductor
film
barrier layer
Prior art date
Application number
TW106124008A
Other languages
English (en)
Other versions
TWI731121B (zh
Inventor
山根靖正
倉田求
方堂涼太
石山貴久
Original Assignee
半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源硏究所股份有限公司 filed Critical 半導體能源硏究所股份有限公司
Publication of TW201816988A publication Critical patent/TW201816988A/zh
Application granted granted Critical
Publication of TWI731121B publication Critical patent/TWI731121B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種穩定的電特性的半導體裝置。本發明提供一種適合於微細化及高密度化的可靠性高的半導體裝置。本發明是一種半導體裝置，包括：第一障壁層；第二障壁層；第三障壁層；具有氧化物的電晶體；絕緣體；以及導電體，其中，絕緣體包括過量氧區域，絕緣體及氧化物配置在第一障壁層與第二障壁層之間，並且，導電體隔著第三障壁層配置於第一障壁層的開口、第二障壁層的開口、絕緣體的開口中。

Description

半導體裝置
本發明的一個實施方式係關於一種半導體裝置及半導體裝置的驅動方法。此外，本發明的一個實施方式係關於一種電子裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、撮像裝置及電子裝置等有時包括半導體裝置。
使用半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，公開了作為氧化物半導體使用以氧化鋅或In-Ga-Zn類氧化物為活性層的電晶體來製造顯示裝置的技術(參照專利文獻1及專利文獻2)。
近年來，公開了使用包含氧化物半導體的電晶體來製造記憶體裝置的積體電路的技術(參照專利文獻3)。此外，除了記憶體裝置之外，運算裝置等也可以使用包含氧化物半導體的電晶體製造。
然而，作為活性層設置有氧化物半導體的電晶體有如下問題：由於氧化物半導體中的雜質及氧空位而其電特性容易變動，因此其可靠性低。例如，在偏壓-熱壓力測試(BT測試)的前後，電晶體的臨界電壓可能會變動。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-119674號公報
本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠微型化或高積體化的半導體裝置。本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。
本發明的一個實施方式的目的之一是提供一種能夠長期間保持資料的半導體裝置。本發明的一個實施方式的目的之一是提供一種資料的寫入速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種設計彈性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠抑制功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
此外，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些目的以外的目的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些目的以外的目的。
在本發明的一個實施方式中，藉由從氧化物半導體的周圍的氧化物絕緣體將過量氧供應給氧化物半導體，實現氧化物半導體中的氧空位的降低。
再者，防止水、氫等雜質從氧化物半導體的周圍的其他組件等混入氧 化物半導體。此外，為了防止氫等雜質從外部混入氧化物半導體，以覆蓋該氧化物半導體的方式形成對於水、氫等雜質具有阻擋性的絕緣體。
並且，作為上述對水、氫等雜質具有阻擋性的絕緣體，使用不容易使氧透過的絕緣體。由此，可以防止氧向外擴散而有效地對氧化物半導體及周圍的氧化物絕緣體供應氧。
如上所述，可以降低氧化物半導體及周圍的氧化物絕緣體所包含的水、氫等雜質並降低氧化物半導體中的氧空位。
本發明的一個實施方式包括：第一障壁層；第二障壁層；第三障壁層；包含氧化物的電晶體；絕緣體；以及導電體，其中，絕緣體包括過量氧區域，絕緣體及氧化物配置在第一障壁層與第二障壁層之間，並且，導電體位於第一障壁層的開口、第二障壁層的開口及絕緣體的開口中。第三障壁層位於導電體與第一障壁層、第二障壁層、絕緣體之間。
本發明的一個實施方式包括：第一障壁層；第二障壁層；第三障壁層；包含氧化物的電晶體；絕緣體；以及與電晶體電連接的導電體，其中，絕緣體包括過量氧區域，絕緣體及氧化物配置在第一障壁層與第二障壁層之間，並且，導電體位於第一障壁層的開口及絕緣體的開口中。第三障壁層位於導電體與第一障壁層及絕緣體之間。
本發明的一個實施方式包括：第一障壁層；第二障壁層；第三障壁層；包含氧化物的電晶體；絕緣體；第一導電體；以及第二導電體，其中，絕緣體包括過量氧區域，第二導電體與電晶體電連接，絕緣體及氧化物配置在第一障壁層與第二障壁層之間，第一導電體位於第一障壁層的開口、第二障壁層的開口及絕緣體的開口中。第三障壁層位於第一導電體與第一障壁層、第二障壁層、絕緣體之間。第二導電體位於第一障壁層的開口及絕緣體的開口中。第三障壁層位於第二導電體與第一障壁層及絕緣體之間。
在上述結構中，藉由第一障壁層所包括的開口的側面及第二障壁層所包括的開口的側面與第三障壁層接觸，電晶體及絕緣體被第一障壁層、第二障壁層及第三障壁層密封。
在上述結構中，第一障壁層、第二障壁層及第三障壁層藉由TDS測定在400℃以下從下層釋放的氫量為5.0×1014個/cm2以下。
在上述結構中，還包括：包括開口的第二絕緣體；以及包括開口的第三絕緣體，其中第二絕緣體位於第二障壁層上，第三絕緣體位於第一障壁層下，並且第二絕緣體及第三絕緣體所包括的開口的側面包括由第三障壁層覆蓋的區域。
在上述結構中，第一障壁層被用作電晶體的閘極絕緣膜。
根據本發明的一個實施方式，可以提供一種包括包含氧化物半導體且具有穩定的電特性的電晶體的半導體裝置。根據本發明的一個實施方式，可以提供一種設計彈性高的半導體裝置。
根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。根據本發明的一個實施方式，可以提供一種能夠微型化或高積體化的半導體裝置。根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。
根據本發明的一個實施方式，可以提供一種能夠長期間保持資料的半導體裝置。根據本發明的一個實施方式，可以提供一種資料的寫入速度快的半導體裝置。根據本發明的一個實施方式，可以提供一種能夠抑制功耗的半導體裝置。根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。
此外，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些效果以外的效果，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些效果以外的效果。
100‧‧‧電容器
101‧‧‧電容器
110‧‧‧導電體
112‧‧‧導電體
120‧‧‧導電體
130‧‧‧絕緣體
150‧‧‧絕緣體
200‧‧‧電晶體
201‧‧‧電晶體
205‧‧‧導電體
205a‧‧‧導電體
205A‧‧‧導電膜
205b‧‧‧導電體
205B‧‧‧導電膜
210‧‧‧絕緣體
212‧‧‧絕緣體
214‧‧‧絕緣體
216‧‧‧絕緣體
218‧‧‧導電體
220‧‧‧絕緣體
222‧‧‧絕緣體
224‧‧‧絕緣體
230‧‧‧氧化物
230a‧‧‧氧化物
230A‧‧‧氧化膜
230b‧‧‧氧化物
230B‧‧‧氧化膜
230c‧‧‧氧化物
230C‧‧‧氧化膜
240‧‧‧導電體
240a‧‧‧導電體
240A‧‧‧導電膜
240b‧‧‧導電體
240B‧‧‧導電膜
244‧‧‧障壁層
244a‧‧‧障壁層
244A‧‧‧障壁膜
244b‧‧‧障壁層
244B‧‧‧障壁膜
246‧‧‧導電體
246a‧‧‧導電體
246A‧‧‧導電膜
246b‧‧‧導電體
246c‧‧‧導電體
248‧‧‧導電體
248a‧‧‧導電體
248A‧‧‧導電膜
248b‧‧‧導電體
248c‧‧‧導電體
250‧‧‧絕緣體
250A‧‧‧絕緣膜
260‧‧‧導電體
260a‧‧‧導電體
260A‧‧‧導電膜
260b‧‧‧導電體
260B‧‧‧導電膜
260c‧‧‧導電體
270‧‧‧障壁層
270A‧‧‧障壁膜
272‧‧‧絕緣體
274‧‧‧絕緣體
276‧‧‧障壁層
276a‧‧‧障壁層
276A‧‧‧障壁膜
276b‧‧‧障壁層
276c‧‧‧障壁層
280‧‧‧絕緣體
282‧‧‧絕緣體
284‧‧‧絕緣體
286‧‧‧絕緣體
290a‧‧‧硬遮罩
290A‧‧‧膜
290b‧‧‧硬遮罩
290B‧‧‧膜
292A‧‧‧膜
292B‧‧‧硬遮罩
292C‧‧‧硬遮罩
294A‧‧‧膜
294B‧‧‧硬遮罩
296‧‧‧光阻遮罩
300‧‧‧電晶體
301‧‧‧電晶體
311‧‧‧基板
313‧‧‧半導體區域
314a‧‧‧低電阻區域
314b‧‧‧低電阻區域
315‧‧‧絕緣體
316‧‧‧導電體
320‧‧‧絕緣體
322‧‧‧絕緣體
324‧‧‧絕緣體
326‧‧‧絕緣體
328‧‧‧導電體
330‧‧‧導電體
350‧‧‧絕緣體
352‧‧‧絕緣體
354‧‧‧絕緣體
356‧‧‧導電體
400‧‧‧電晶體
405‧‧‧導電體
405a‧‧‧導電體
405b‧‧‧導電體
430c‧‧‧氧化物
431a‧‧‧氧化物
431b‧‧‧氧化物
432a‧‧‧氧化物
432b‧‧‧氧化物
440‧‧‧導電體
440a‧‧‧導電體
440b‧‧‧導電體
450‧‧‧絕緣體
460‧‧‧導電體
460a‧‧‧導電體
460b‧‧‧導電體
470‧‧‧障壁層
500‧‧‧結構
700‧‧‧結構
702‧‧‧基板
704‧‧‧絕緣體
740‧‧‧導電體
744‧‧‧絕緣體
746‧‧‧導電體
748‧‧‧導電體
776‧‧‧絕緣體
780‧‧‧絕緣體
782‧‧‧絕緣體
786‧‧‧絕緣體
801‧‧‧結構
802‧‧‧結構
803‧‧‧結構
804‧‧‧結構
805‧‧‧結構
806‧‧‧結構
810‧‧‧基板
811‧‧‧絕緣體
812‧‧‧導電體
813‧‧‧障壁層
814‧‧‧絕緣體
815‧‧‧絕緣體
820‧‧‧基板
821‧‧‧絕緣體
822‧‧‧絕緣體
823‧‧‧障壁層
830‧‧‧基板
831‧‧‧絕緣體
832‧‧‧絕緣體
833‧‧‧絕緣體
834‧‧‧膜
900‧‧‧結構
902‧‧‧基板
904‧‧‧絕緣體
905‧‧‧導電體
920‧‧‧絕緣體
922‧‧‧絕緣體
924‧‧‧絕緣體
930‧‧‧氧化物
946‧‧‧導電體
948‧‧‧導電體
976‧‧‧絕緣體
980‧‧‧絕緣體
982‧‧‧絕緣體
986‧‧‧絕緣體
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3006‧‧‧佈線
3007‧‧‧佈線
3008‧‧‧佈線
3009‧‧‧佈線
3010‧‧‧佈線
在圖式中：圖1A至圖1C是示出本發明的一個實施方式的半導體裝置的結構的俯視圖及剖面圖；圖2A至圖2J是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖3A至圖3H是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖4A至圖4H是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖5A至圖5F是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖6A至圖6D是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖7A至圖7D是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖8A至圖8D是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖9A及圖9B是示出本發明的一個實施方式的半導體裝置的製造方法的剖面圖；圖10A至圖10C是示出本發明的一個實施方式的半導體裝置的結構的俯視圖及剖面圖；圖11A至圖11C是示出本發明的一個實施方式的半導體裝置的結構的俯視圖及剖面圖；圖12是示出本發明的一個實施方式的半導體裝置的結構的剖面圖；圖13是示出本發明的一個實施方式的半導體裝置的結構的剖面圖；圖14是示出本發明的一個實施方式的半導體裝置的結構的剖面圖；圖15是示出本發明的一個實施方式的半導體裝置的結構的剖面圖；圖16A至圖16C是說明實施例的結構的圖；圖17A至圖17F是說明實施例的TDS結果的圖；圖18A及圖18B是說明實施例的結構的圖；圖19A至圖19D是說明實施例的TDS結果的圖；圖20A及圖20B是說明實施例的結構的剖面圖及STEM影像； 圖21是說明實施例的Id-Vg特性的圖；圖22A及圖22B是說明實施例的結構及TDS結果的圖；圖23A至圖23D是說明實施例的結構的剖面圖及STEM影像；圖24A至圖24C是說明實施例樣本的接觸電阻值及EDX面分析影像的圖；圖25是說明實施例的Id-Vg特性的圖；圖26是說明實施例的Id-Vg特性的圖；圖27是說明實施例樣本的接觸電阻值的圖；圖28是說明實施例的樣本的GBT應力測試結果的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。另外，在圖式中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據 情況適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠藉由通道形成區域流過汲極與源極之間。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者其中形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者其中形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度(以下，也稱為“外觀上的通道寬度”)不同。例如，在閘極電極覆蓋半導體的側面的情況下，有時因為實效通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面上的通道形成區域的比例增高。在此情況下，實效通 道寬度大於外觀上的通道寬度。
在此情況下，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要預先知道半導體的形狀的假定。因此，當半導體的形狀不清楚時，難以正確地測量實效通道寬度。
於是，在本說明書中，有時將外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時成為與使用實效通道寬度進行計算時不同的值。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
注意，在本說明書等中，氮氧化物是指氮含量大於氧含量的化合物。另外，氧氮化物是指氧含量大於氮含量的化合物。另外，例如可以使用拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)等來測量各元素的含量。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以 下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
注意，在本說明書中，障壁膜是指具有抑制氫等雜質及氧的透過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。
另外，在本說明書等中，電晶體的常開啟特性是指在電源不供應電位(0V)時處於導通狀態的特性。例如，電晶體的常開啟特性有時是指在對電晶體的閘極施加的電壓(Vg)為0V的情況下臨界電壓為負值的電特性。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS FET稱為包含金屬氧化物或氧化物半導體的電晶體。
實施方式1
在本實施方式中，參照圖1A至圖11C說明半導體裝置的一個實施方式。
〈半導體裝置的結構〉
下面，說明本發明的一個實施方式的半導體裝置的一個例子。圖1A、圖1B及圖1C是本發明的一個實施方式的電晶體200及電連接於電晶體200的插頭的俯視圖及剖面圖。圖1A是俯視圖，圖1B是對應於圖1A所示的點劃線L1-L2的剖面圖，圖1C是對應於點劃線W1-W2的剖面圖。注意，在圖1A的俯視圖中，為了明確起見而省略組件的一部分。
本發明的一個實施方式的半導體裝置包括：電晶體200；被用作層間膜的絕緣體280、絕緣體282及絕緣體286；覆蓋絕緣體280及絕緣體282所包括的開口的側面的障壁層276(障壁層276a、障壁層276b及障壁層276c)；設置在被用作層間膜的絕緣體280、絕緣體282及絕緣體286所包括的開口中的導電體246(導電體246a、導電體246b及導電體246c)及導電體248(導電體248a、導電體248b及導電體248c)。障壁層276在導電體246及導電體248與絕緣體280、絕緣體282及絕緣體286之間。
在半導體裝置中，導電體246及導電體248被用作插頭或佈線。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
電晶體200包括：被用作第一閘極電極的導電體260(導電體260a及導電體260b)；被用作第二閘極電極的導電體205(導電體205a及導電體205b)；與導電體260接觸的障壁層270；被用作閘極絕緣層的絕緣體220、絕緣體222、絕緣體224及絕緣體250；包括形成通道的區域的氧化物230(氧化物230a、氧化物230b及氧化物230c)；被用作源極和汲極中的一個的導電體240a；被用作源極和汲極中的另一個的導電體240b；與導電體240(導電體240a及導電體240b)接觸的障壁層244(障壁層244a及障壁層244b)。
在電晶體200中，作為氧化物230較佳為使用被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)。由於使用氧化物半導體的電晶體的非導通狀態下的洩漏電流極小，所以可以提供功耗低的半導體裝置。此外，氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體。
另一方面，使用氧化物半導體的電晶體有時由於氧化物半導體中的雜質及氧空位而其電特性容易變動，因此其可靠性變低。包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少 氧化物半導體中的氫。
於是，設置在電晶體200附近，被用作層間膜的絕緣體280較佳為氧化矽膜或氧氮化矽膜等包含氧的絕緣體。
尤其是，作為絕緣體280較佳為使用其氧含量超過化學計量組成的氧化物。就是說，在絕緣體280中，較佳為形成有比滿足化學計量組成的氧多的氧存在的區域(以下，也稱為過量氧區域)。尤其是，藉由在電晶體200附近的層間膜中設置具有過量氧區域的絕緣體，降低電晶體200所包括的氧化物230中的氧空位，而可以提高可靠性。
明確而言，作為具有過量氧區域的絕緣體，較佳為使用藉由加熱使一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化物是指在TDS(Thermal Desorption Spectroscopy)分析中換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的氧化物膜。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且500℃以下的範圍內。
例如，較佳為使用包含氧化矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。注意，在本說明書中，“氧氮化矽”是指在其組成中氧含量多於氮含量的材料，而“氮氧化矽”是指在其組成中氮含量多於氧含量的材料。
當絕緣體280包括過量氧區域時，絕緣體282較佳為對氧、氫及水具有阻擋性。藉由絕緣體282對氧具有阻擋性，過量氧區域的氧高效地供應給氧化物230而不擴散到絕緣體286一側。
在此，在本說明書中，在沒有規定的情況下記載阻擋性時，至少具有抑制以氫及水為代表的雜質的擴散的功能。例如，在350℃，較佳為400℃的氛圍下，抑制氫的擴散即可。例如，在釋放氫的第一膜上層疊任意第二膜的結構中進行TDS測定時，在400℃以下，氫的釋放量為5.0×1014個/cm2以下的情況下，第二膜對氫具有阻擋性。此外，較佳的是，在400℃以下，氫的釋放量為3.4×1014個/cm2以下，更佳的是，在500℃以下，氫的釋放量為7.1×1014個/cm2以下。此外，進一步較佳的是，在600℃以下，氫的釋放 量為1.4×1015個/cm2以下。
後面詳細說明構成電晶體200的絕緣體222也與絕緣體282同樣地，較佳為對氧、氫及水具有阻擋性。藉由絕緣體222對氧具有阻擋性，過量氧區域的氧可以高效地供應給氧化物230而不擴散到絕緣體220一側。
作為絕緣體282，例如較佳為使用包含氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。尤其是，較佳為使用氧化鋁及氧化鉿等具有對氧或氫的阻擋性的絕緣膜。當使用這種材料形成絕緣體282時，絕緣體282被用作防止從氧化物230釋放氧或從外部混入氫等雜質的層。
或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對上述絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣體280、絕緣體282及絕緣體286也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料形成的疊層結構。另外，覆蓋電晶體200的絕緣體280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
電晶體200有時藉由嵌入在絕緣體280、絕緣體282及絕緣體286中的導電體246及導電體248等插頭或佈線與其他組件電連接。此時，有時藉由導電體246及導電體248與絕緣體280接觸，絕緣體280所包含的過量氧被導電體246及導電體248吸收。
根據設置在半導體裝置中的插頭或佈線的形狀或者個數，絕緣體280所包含的過量氧不夠，電晶體200所包括的氧化物230中的氧空位不被填補，有可能降低半導體裝置的可靠性。因此，在絕緣體280中形成過量氧區域時，需要考慮到被導電體246及導電體248吸收的氧量而設計。
有時包含在形成在電晶體200的周圍的其他組件中的雜質的氫藉由用於插頭或佈線的導電體擴散到接觸於該導電體的組件。
在導電體246及導電體248與包括過量氧區域的絕緣體280及具有阻擋性的絕緣體282之間設置障壁層276即可。尤其是，障壁層276較佳為以與具有阻擋性的絕緣體282接觸的方式設置。藉由障壁層276與絕緣體282接觸地設置，絕緣體280及電晶體200可以被具有阻擋性的絕緣體及障壁層密封。再者，障壁層276較佳為與絕緣體286的一部分接觸。藉由障壁層276也與絕緣體286接觸，可以進一步抑制氧或雜質的擴散。
也就是說，藉由設置障壁層276，可以抑制絕緣體280所包含的過量氧被導電體246及導電體248吸收。因此，可以抑制用來填補電晶體200所包括的氧化物230的氧空位的過量氧被導電體246及導電體248吸收，電晶體200所包括的氧化物230中的氧空位不被填補，半導體裝置的可靠性降低。
藉由包括障壁層276，可以抑制雜質的氫的擴散。例如，藉由包括障壁層276，可以抑制包括在形成在比絕緣體282更靠近絕緣體286一側的組件中的氫藉由導電體246及導電體248擴散到與電晶體200接觸的絕緣體280。
藉由包括障壁層276，無論設置在半導體裝置中的插頭或佈線的形狀、個數或位置是如何，都可以適當地設定絕緣體280所包含的過量氧量。此外，藉由抑制氫的擴散，不容易形成氧空位，因此可以抑制載子生成。由此，由於可以對電晶體200穩定地供應過量氧，所以使電晶體200的電特性穩定。此外，可以提高設計半導體裝置時的彈性。
藉由設置障壁層276，可以擴大用於插頭或佈線的導電體的材料的選擇範圍。例如，藉由導電體246及導電體248使用具有吸收氧的性質且具有高導電性的金屬材料，可以提供低功耗的半導體裝置。明確而言，可以使用鎢或鋁等耐氧化性低且導電性高的材料。另外，例如，可以使用容易進行沉積或加工的導電體。
作為導電體246及導電體248的材料，可以使用金屬材料、合金材料、 金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。例如，較佳為使用具有耐熱性及導電性的鎢或鉬等高熔點材料。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。
作為導電體246，例如可以使用對氫及氧具有阻擋性的導電體的氮化鉭等。此外，藉由導電體248使用導電性高的鎢，可以在保持佈線的導電性的同時抑制來自外部的雜質的擴散。
障壁層276例如可以使用金屬氧化物。尤其是，較佳為使用氧化鋁、氧化鉿、氧化鎵等對氧或氫具有阻擋性的絕緣膜。此外，也可以使用利用化學氣相沉積(CVD：Chemical Vapor Deposition)法形成的氮化矽。
如此，可以提供一種具有穩定的電特性的半導體裝置。此外，可以提供一種可靠性高的半導體裝置。另外，可以提供一種功耗低的半導體裝置。 此外，可以提高設計半導體裝置時的彈性。
〈電晶體結構1〉
以下，說明電晶體200的一個例子
導電體205可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。尤其是，氮化鉭等金屬氮化物膜具有對氫或氧的阻擋性，並且不容易氧化(耐氧化性高)，所以是較佳的。或者，作為導電體205，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
例如，作為導電體205a可以使用作為具有對氫的阻擋性的導電體的氮化鉭等，作為導電體205b可以層疊導電性高的鎢。藉由使用該組合，可以在保持作為佈線的導電性的同時抑制氫擴散到氧化物230。在圖1A至圖1C中，示出導電體205a和導電體205b的兩層結構，但是也可以不侷限於此，既可以是單層又可以是三層以上的疊層結構。例如，也可以在具有阻擋性的導電體與導電性高的導電體之間形成具有阻擋性的導電體以及與導電性 高的導電體之間的緊密性高的導電體。
絕緣體224與絕緣體280同樣地較佳為氧化矽膜或氧氮化矽膜等包含氧的絕緣體。尤其是，在絕緣體224中，較佳為形成過量氧區域。在將氧化物半導體用於電晶體200時，藉由在電晶體200附近的層間膜等設置包含過量氧區域的絕緣體，減少電晶體200所包括的氧化物230的氧空位，可以提高可靠性。
當絕緣體224包括過量氧區域時，絕緣體222較佳為對氧、氫及水具有阻擋性。藉由絕緣體222對氧具有阻擋性，過量氧區域的氧可以高效地供應給氧化物230而不擴散到導電體205a一側。此外，可以抑制導電體205與絕緣體224所包括的過量氧區域的氧起反應。
作為絕緣體222，例如較佳為使用包含氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。尤其是，較佳為使用氧化鋁及氧化鉿等具有對氧或氫的阻擋性的絕緣膜。當使用這種材料形成絕緣體222時，絕緣體222被用作防止從氧化物230釋放氧或從外部混入氫等雜質的層。
或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽而使用。
絕緣體220、絕緣體222及絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料形成的疊層結構。
當在絕緣體220和絕緣體224之間包括包含high-k材料的絕緣體222時，在特定條件下，絕緣體222俘獲電子，可以增大臨界電壓。就是說，絕緣體222有時帶負電。
例如，當將氧化矽用於絕緣體220及絕緣體224，將氧化鉿、氧化鋁、氧化鉭等電子俘獲能階多的材料用於絕緣體222時，在比半導體裝置的使用溫度或保存溫度高的溫度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)下保持導電體205的電位高於源極電極或汲極電極的電位的狀態10毫秒以上，典型是1分鐘以上，由此電子從構成電晶體200的氧化物向導電體205移動。此時，移動的電子的一部分被絕緣體222的電子俘獲能階俘獲。
在絕緣體222的電子俘獲能階俘獲所需要的電子的電晶體的臨界電壓向正一側漂移。藉由控制導電體205的電壓可以控制電子的俘獲量，由此可以控制臨界電壓。藉由採用該結構，電晶體200成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外，俘獲電子的處理在電晶體的製造過程中進行即可。例如，在形成與電晶體的源極導電體或汲極導電體連接的導電體之後、前製程(晶圓處理)結束之後、晶圓切割(wafer dicing)製程之後或者封裝之後等發貨之前的任一個步驟進行俘獲電子的處理即可。
此外，藉由適當地調整絕緣體220、絕緣體222及絕緣體224的厚度，能夠控制臨界電壓。例如，藉由減少絕緣體220、絕緣體222及絕緣體224的厚度總和，高效率地施加有來自導電體205的電壓，由此可以提供一種功耗低的電晶體。絕緣體220、絕緣體222及絕緣體224的厚度總和較佳為65nm以下，更佳為20nm以下。
因此，本發明的一個實施方式可以提供一種非導通狀態時的洩漏電流小的電晶體。本發明的一個實施方式可以提供一種具有穩定的電特性的電晶體。另外，本發明的一個實施方式可以提供一種通態電流大的電晶體。另外，本發明的一個實施方式可以提供一種次臨界擺幅值小的電晶體。另外，本發明的一個實施方式可以提供一種可靠性高的電晶體。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b以及氧化物230b上的氧化物230c。當使電晶體200導通時，電流主要流過氧化物230b(形成通道)。另一方面，在氧化物230a及氧化物230c中，有時在與 氧化物230b的介面附近(有時成為混合區域)電流流過，但是其他區域有時被用作絕緣體。
如圖1C所示，較佳為以覆蓋氧化物230a及氧化物230b的側面的方式設置氧化物230c。藉由在絕緣體280與包括形成有通道的區域的氧化物230b之間設置氧化物230c，可以抑制氫、水及鹵素等雜質從絕緣體280擴散到氧化物230b。
氧化物230a、氧化物230b及氧化物230c使用In-M-Zn氧化物(元素M為選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)等金屬氧化物形成。此外，作為氧化物230也可以使用In-Ga氧化物、In-Zn氧化物。
[金屬氧化物]
下面說明本發明的氧化物230。作為氧化物230較佳為使用被用作氧化物半導體的金屬氧化物(以下，也稱為氧化物半導體)。
氧化物半導體較佳為至少包含銦或鋅。特別較佳為包含銦及鋅。另外，較佳的是，除此之外，還包含鋁、鎵、釔或錫等。另外，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
在此考慮氧化物半導體為包含銦、元素M及鋅的InMZnO的情況。注意，元素M為鋁、鎵、釔或錫等。作為其他的可用於元素M的元素，除了上述元素以外，還有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時可以組合多個上述元素。
另外，在本說明書等中，有時將包含氮的金屬氧化物稱為金屬氧化物(metal oxide)。另外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
〈金屬氧化物的構成〉
以下，對可用於本發明的一個實施方式所公開的電晶體的CAC (Cloud-Aligned Composite)-OS的構成進行說明。
在本說明書等中，有時記載CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時導電性區域被觀察為其邊緣模糊且以雲狀連接。
在CAC-OS或CAC-metal oxide中，有時導電性區域及絕緣性區域分別分散在材料中，其尺寸為0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分與具有寬隙的成分互補作用，與具有窄隙的成分聯動地在具有寬隙的成分中載子流過。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
〈金屬氧化物的構成〉
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外，在CAAC-OS的畸變附近觀察不到明確的晶界(grain boundary)。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。
CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。
CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中無法確認到明確的晶界，所以可以說不容易發生起因於晶界的電子移動率的降低。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧空位等)少的氧化物半導體。 因此，具有CAAC-OS的氧化物半導體的物理性質穩定。因此，具有CAAC-OS的氧化物半導體具有耐熱性及高可靠性。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。
氧化物半導體具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。
[包含氧化物半導體的電晶體]
接著，說明將上述氧化物半導體用於電晶體的情況。
藉由將上述氧化物半導體用於電晶體，可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
較佳為將載子密度低的氧化物半導體用於電晶體。在降低氧化物半導體的載子密度的情況下，可以降低氧化物半導體中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，將氧化物半導體的載子密度設定為低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3且1×10-9/cm3以上。
此外，高純度本質或實質上高純度本質的氧化物半導體的缺陷態密度低，所以有時其陷阱態密度也降低。
此外，被氧化物半導體的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近的膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
〈雜質〉
在此，說明氧化物半導體中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷能階。因此，氧化物半導體中或氧化物半導體的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)被控制為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為降低氧化物半導體中的鹼金屬或鹼土金屬的濃度。明確而言，利用SIMS測得的氧化物半導體中的鹼金屬或鹼土金屬的濃度被控制為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物半導體包含氮時，產生作為載子的電子，載子密度會增加，氧化物半導體容易被n型化。其結果，將含有氮的氧化物半導體用於半導體的電晶體容易具有常開啟型特性。因此，較佳為儘可能地減少氧化物半導體中的氮，例如，使利用SIMS測得的氧化物半導體中的氮濃度為低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電 子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體中的氫。明確而言，在氧化物半導體中，使利用SIMS測得的氫濃度低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將雜質被充分降低的氧化物半導體用於電晶體的通道區域，可以使電晶體具有穩定的電特性。
作為絕緣體250，例如可以使用包含氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
例如，因為氧化矽及氧氮化矽對熱穩定，所以藉由與相對介電常數高的絕緣體組合，可以實現熱穩定且相對介電常數高的疊層結構。
另外，與絕緣體224同樣，作為絕緣體250較佳為使用其氧含量超過滿足化學計量組成的氧化物絕緣體。藉由以與氧化物230接觸的方式設置上述包含過量氧的絕緣體，可以減少氧化物230中的氧空位。
絕緣體250可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等具有對氧或氫的阻擋性的絕緣膜。當使用這種材料形成絕緣體250時，絕緣體250被用作防止從氧化物230釋放氧或從外部混入氫等雜質的層。
絕緣體250也可以具有與絕緣體220、絕緣體222及絕緣體224同樣的疊層結構。當絕緣體250具有在電子俘獲態俘獲所需要的電子的絕緣體時，電晶體200的臨界電壓可以向正一側漂移。藉由採用該結構，電晶體200成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
導電體240a和導電體240b中的一個被用作源極電極，而導電體240a和導電體240b中的另一個被用作汲極電極。
導電體240a、導電體240b可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以這些元素為主要成分的合金。尤其是，氮化鉭等金屬氮化物膜對氫或氧具有阻擋性，且耐氧化性較高，所以是較佳的。
此外，雖然圖式中示出單層結構，但是也可以採用兩層以上的疊層結構。例如，較佳為層疊氮化鉭膜及鎢膜。另外，較佳為層疊鈦膜及鋁膜。另外，也可以採用在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構。
另外，也可以使用：在鈦膜或氮化鈦膜上層疊鋁膜或銅膜並在其上形成鈦膜或氮化鈦膜的三層結構、在鉬膜或氮化鉬膜上層疊鋁膜或銅膜而並在其上形成鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
此外，也可以在導電體240a及導電體240b上設置障壁層244a及障壁層244b。障壁層244a及障壁層244b較佳為使用對氧或氫具有阻擋性的物質。藉由採用該結構，可以抑制導電體240a及導電體240b在形成氧化物230c時被氧化。此外，可以防止絕緣體280所包括的過量氧區域的氧與導電體240a及導電體240b起反應而被氧化。
障壁層244a及障壁層244b例如可以使用金屬氧化物。尤其是，較佳為使用氧化鋁、氧化鉿、氧化鎵等對氧或氫具有阻擋性的絕緣膜。此外，也可以使用利用CVD法形成的氮化矽。
藉由包括障壁層244，可以擴大導電體240的材料的選擇範圍。例如，導電體240可以使用鎢或鋁等耐氧化性低且導電性高的材料。另外，例如可以使用容易進行沉積或加工的導電體。
此外，可以抑制導電體240的氧化，並且可以將從絕緣體224及絕緣體280脫離的氧高效率地供應到氧化物230。此外，藉由作為導電體240使用導電性高的導電體，可以提供一種功耗低的電晶體200。
被用作閘極電極的導電體260例如可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬、以上述金屬為成分的合金或組合上述金屬的合金等而形成。尤其是，氮化鉭等金屬氮化物膜對氫或氧具有阻擋性，且耐氧化性較高，所以是較佳的。另外，也可以使用選自錳、鋯中的一個或多個的金屬。此外，也可以使用以摻雜有磷等雜質元素的多晶矽為代表的半導體、鎳矽化物等矽化物。
例如，導電體260a利用熱CVD法、MOCVD法或原子層沉積(ALD：Atomic Layer Deposition)法形成。尤其是，較佳為利用ALD法形成。藉由利用ALD法等形成，可以降低進行成膜時對絕緣體250造成的損傷。此外，因為可以提高覆蓋性，所以較佳為利用ALD法等形成導電體260a。因此，可以提供一種可靠性高的電晶體200。
接著，利用濺射法形成導電體260b。此時，藉由在絕緣體250上具有導電體260a，可以抑制形成導電體260b時的損傷影響到絕緣體250。另外，濺射法的沉積速度比ALD法快，所以良率高，從而可以提高生產率。
也可以以覆蓋導電體260的方式設置障壁層270。當絕緣體280使用氧脫離的氧化物材料時，障壁層270使用對氧具有阻擋性的物質。藉由採用該結構，可以防止絕緣體280所包括的過量氧區域的氧與導電體260起反應而氧化。
障壁層270例如可以使用金屬氧化物。尤其是，較佳為使用氧化鋁、氧化鉿、氧化鎵等對氧或氫具有阻擋性的絕緣膜。此外，也可以使用利用CVD法形成的氮化矽。此外，以足以防止導電體260的氧化的程度的厚度形成障壁層270即可。
藉由包括障壁層270，可以擴大導電體260的材料的選擇範圍。例如，導電體260可以使用鎢或鋁等耐氧化性低且導電性高的材料。另外，例如， 可以使用容易進行沉積或加工的導電體。
此外，可以抑制導電體260的氧化，並且可以將從絕緣體224及絕緣體280脫離的氧高效率地供應到氧化物230。此外，藉由作為導電體260使用導電性高的導電體，可以提供一種功耗低的電晶體200。
藉由具有上述結構，可以提供一種具有通態電流大的包含氧化物半導體的電晶體的半導體裝置。或者，可以提供一種具有關態電流小的包含氧化物半導體的電晶體的半導體裝置。或者，可以提供一種電特性變動得到抑制的同時可靠性得到提高的半導體裝置。或者，可以提供一種功耗得到降低的半導體裝置。
〈半導體裝置的製造方法〉
以下，參照圖2A至圖9B說明圖1A至圖1C所示的半導體裝置的製造方法的一個例子。此外，在圖式中沿著L1-L2的剖面圖為電晶體200的通道長度方向上的剖面圖。另外，在圖式中沿著W1-W2的剖面圖為電晶體200的通道寬度方向的剖面圖。
首先，準備基板(未圖示)。對可用作基板的基板沒有特別的限制，但是基板較佳為至少具有能夠承受在後面進行的加熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃基板和硼矽酸鋁玻璃基板等、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用：使用矽或碳化矽等的單晶半導體基板或多晶半導體基板；使用矽鍺、砷化鎵、砷化銦、砷化銦鎵的化合物半導體基板；SOI(Silicon On Insulator)基板；或GOI(Germanium on Insulator)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
另外，作為基板也可以使用撓性基板來製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接製造電晶體，也可以在其他製造基板上製造電晶體，然後從製造基板剝離電晶體並將其轉置到撓性基板上。另外，為了從製造基板剝離電晶體並將其轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體的電晶體之間設置剝離層。
接著，形成絕緣體212、絕緣體214及絕緣體216(圖2A及圖2B)。
絕緣體212、絕緣體214及絕緣體216例如可以利用濺射法、CVD法(包括熱CVD法、有機金屬CVD(MOCVD：Metal Organic Chemical Vapor Deposition)法、電漿增強CVD(PECVD：Plasma Enhanced Chemical Vapor Deposition)法等)、分子束磊晶(MBE：Molecular Beam Epitaxy)法、ALD法或脈衝雷射沉積(PLD：Pulsed Laser Deposition)法等形成。尤其是，當藉由CVD法，較佳為藉由ALD法等形成該絕緣體時，可以提高覆蓋性，所以是較佳的。另外，為了減少電漿所導致的損傷，較佳為利用熱CVD法、MOCVD法或ALD法。此外，也可以使用使TEOS(Tetra-Ethyl-Ortho-Silicate：四乙氧基矽烷)或矽烷等與氧或一氧化二氮等起反應而形成的步階覆蓋性良好的氧化矽膜。
例如，作為絕緣體212利用ALD法形成氧化鋁。藉由利用ALD法形成絕緣層，可以形成裂縫或針孔等缺陷少或具有均勻厚度的緻密的絕緣層。例如，作為絕緣體214利用濺射法形成氧化鋁。由於濺射法的沉積速度比ALD法快，所以可以提高生產率。此外，例如，作為絕緣體216藉由CVD法形成氧氮化矽。絕緣體216的介電常數較佳為低於絕緣體212及絕緣體214。藉由使用介電常數低的材料作為層間膜，可以降低產生在佈線間的寄生電容。
接著，藉由光微影法等在絕緣體216上形成光阻遮罩。然後，去除絕緣體214及絕緣體216的不需要的部分。然後，藉由去除光阻遮罩，可以形成開口(圖2C及圖2D)。
在此，對被加工膜的加工方法進行說明。當對被加工膜進行微細加工時，可以使用各種微細加工技術。例如，也可以採用對藉由光微影法等形成的光阻遮罩進行縮小處理的方法。另外，也可以藉由光微影法等形成假圖案，在該假圖案處形成側壁之後去除假圖案，將殘留的側壁用作光阻遮罩，對被加工膜進行蝕刻。此外，為了實現高縱橫比，作為被加工膜的蝕刻較佳為利用各向異性乾蝕刻。另外，也可以使用由無機膜或金屬膜構成的硬遮罩。
作為用來形成光阻遮罩的光，例如可以使用i線(波長365nm)、g線(波長436nm)、h線(波長405nm)或將這些光混合的光。此外，還可以使用紫外線、KrF雷射或ArF雷射等。此外，也可以利用液浸曝光技術進行曝光。作為用於曝光的光，也可以使用極紫外光(EUV：Extreme Ultra-violet)或X射線。另外，也可以使用電子束代替用於曝光的光。當使用極紫外光、X射線或電子束時，可以進行極其微細的加工，所以是較佳的。注意，在藉由利用電子束等光束進行掃描而進行曝光時，不需要光罩。
另外，也可以在形成將成為光阻遮罩的光阻膜之前，形成具有提高被加工膜與光阻膜的緊密性的功能的有機樹脂膜。可以利用旋塗法等以覆蓋其下方的步階而使其表面平坦化的方式形成該有機樹脂膜，而可以降低形成在該有機樹脂膜上方的光阻遮罩的厚度的偏差。尤其是，在進行微細的加工時，作為該有機樹脂膜較佳為使用具有對用於曝光的光的反射防止膜的功能的材料。作為具有這種功能的有機樹脂膜，例如有BARC(Bottom Anti-Reflection Coating：底部抗反射)膜等。該有機樹脂膜可以在去除光阻遮罩的同時被去除或者在去除光阻遮罩之後被去除。
接著，在絕緣體214及絕緣體216上形成導電膜205A及導電膜205B(圖2E及圖2F)。導電膜205A及導電膜205B可以藉由濺射法、蒸鍍法、CVD法(包括熱CVD法、MOCVD法、PECVD法等)等形成。另外，為了減少電漿所導致的損傷，較佳為利用熱CVD法、MOCVD法或ALD法。
接著，去除導電膜205A及導電膜205B的不需要的部分。例如，直到使絕緣體216露出為止藉由回蝕處理或化學機械拋光(CMP：Chemical Mechanical Polishing)處理等去除導電膜205A及導電膜205B的一部分，由此形成導電體205a及導電體205b(圖2G及圖2H，注意圖式中的箭頭表示CMP處理)。此時，絕緣體216也可以被用作停止層，有時絕緣體216的厚度變薄。
在此，CMP處理是一種對被加工物的表面藉由化學、機械的複合作用進行平坦化的方法。更明確而言，CMP處理是一種方法，其中在拋光台上貼附砂布，且一邊在被加工物與砂布之間供應漿料(拋光劑)，一邊將拋光台和被加工物分別旋轉或搖動，來由漿料與被加工物表面之間的化學反應 以及砂布和被加工物的機械拋光的作用對被加工物的表面進行拋光。
CMP處理既可只進行一次，又可進行多次。當進行CMP處理多次時，較佳為在進行高拋光率的初期拋光之後，進行低拋光率的精拋光。如此，也可以組合拋光率不同的拋光。
接著，形成絕緣體220、絕緣體222及絕緣體224。注意，並不一定需要設置絕緣體220及絕緣體222。例如，當絕緣體224包括過量氧區域時，也可以在導電體205上形成具有阻擋性的導電體。藉由形成具有阻擋性的導電體，可以抑制導電體205與過量氧區域的氧起反應而生成氧化物。
絕緣體220、絕緣體222及絕緣體224可以藉由採用與絕緣體212、絕緣體214、絕緣體216同樣的材料及方法形成。此外，作為絕緣體222較佳為使用氧化鉿及氧化鋁等high-k材料。
另外，較佳為連續地形成絕緣體220、絕緣體222及絕緣體224。藉由連續地形成它們，可以形成可靠性高的絕緣體，而不使雜質附著於絕緣體220與絕緣體222的介面及絕緣體222與絕緣體224的介面。
例如，作為絕緣體222利用ALD法形成氧化鋁。藉由利用ALD法形成絕緣層，可以形成裂縫或針孔等缺陷少或具有均勻厚度的緻密的絕緣層。此外，例如，作為絕緣體220及絕緣體224利用CVD法形成氧氮化矽。絕緣體224較佳為包含過量氧的絕緣層。此外，也可以在形成絕緣體224之後進行氧摻雜處理。
接著，依次形成氧化膜230A、氧化膜230B、導電膜240A及障壁膜244A。此外，氧化膜230A及氧化膜230B較佳為以不接觸於大氣的方式連續地形成。
例如，利用濺射法形成氧化膜230A及氧化膜230B。另外，作為濺射氣體使用氧或者氧與稀有氣體的混合氣體。藉由提高濺射氣體所包含的氧的比率，可以增加形成的氧化膜中的過量氧。
尤其是，在形成氧化膜230A時，有時包含在濺射氣體中的氧的一部分供應給絕緣體224。濺射氣體所包含的氧越多，供應給絕緣體224的氧也越多。由此，可以在絕緣體224中形成具有過量氧的區域。此外，供應給絕緣體224的氧的一部分與殘留在絕緣體224中的氫起反應而成為水，藉由後面的加熱處理從絕緣體224釋放。因此，可以降低絕緣體224中的氫濃度。
此外，濺射氣體所包含的氧的比率較佳為70%以上，較佳為80%以上，更佳為100%。藉由將包含過量氧的氧化物用於氧化膜230A，可以藉由後面的加熱處理將氧供應給氧化物230b。
接著，利用濺射法形成氧化膜230B。此時，當在濺射氣體所包含的氧的比率設定為1%以上且30%以下、較佳為5%以上且20%以下的情況下進行成膜時，形成氧缺乏型氧化物半導體。使用氧缺乏型氧化物半導體的電晶體可以具有較高的場效移動率。
當將氧缺乏型氧化物半導體用於氧化膜230B時，較佳為將包含過量氧的氧化膜用於氧化膜230A。另外，也可以在形成氧化膜230B之後進行氧摻雜處理。
接著，形成導電膜240A、障壁膜244A及將成為硬遮罩的膜290A(圖2I及圖2J)。
例如，作為導電膜240A，利用濺射法形成窒化鉭。窒化鉭的耐氧化性高，因此適用於在後面製程中進行加熱處理的情況。
另外，當導電膜240A與氧化膜230B接觸時，有時氧化膜230B的表面被導入雜質元素。藉由對氧化膜230B添加雜質，可以使電晶體200的臨界電壓變化。另外，可以藉由在形成導電膜240A之前進行離子植入法、離子摻雜法、電漿浸沒離子佈植技術或使用包含雜質元素的氣體的電漿處理等導入雜質元素。另外，也可以在形成導電膜240A之後，藉由進行離子植入法等導入雜質元素。
例如，作為障壁膜244A，利用ALD法形成氧化鋁即可。藉由利用ALD法，可以形成裂縫或針孔等缺陷少或具有均勻厚度的緻密的膜。
例如，作為將成為硬遮罩的膜290A，利用濺射法形成氮化鉭。此外，由於該硬遮罩在後面製程中與導電膜240A同時進行加工，所以較佳為使用與導電膜240A相同的材料或蝕刻速率近於導電膜240A的材料形成。
接著，在將成為硬遮罩的膜290A上利用光微影法形成光阻遮罩。藉由使用該光阻遮罩選擇性地去除將成為硬遮罩的膜290A及障壁膜244A的一部分，形成包括開口的將成為硬遮罩的膜290B及包括開口的障壁膜244B(圖3A及圖3B)。此外，在使用光阻遮罩形成開口時，較佳為使用最小特徵尺寸。因此，障壁膜244B包括寬度為最小特徵尺寸的開口。
另外，當形成開口時，較佳為將成為硬遮罩的膜290B及障壁膜244B的開口一側的側面相對於導電膜240A的頂面具有錐形角度。該錐形角度為30度以上且90度以下，較佳為45度以上且80度以下。
接著，在將成為硬遮罩的膜290B及障壁膜244B上利用光微影法形成光阻遮罩。藉由使用該光阻遮罩選擇性地去除將成為硬遮罩的膜290B、障壁膜244B及導電膜240A的一部分，形成島狀導電膜240B、硬遮罩290a、硬遮罩290b、障壁層244a及障壁層244b(圖3C及圖3D)。此外，此時，從障壁膜244B形成障壁層244a及障壁層244b。也就是說，在使用最小特徵尺寸形成障壁膜244B的開口時，障壁層244a與障壁層244b之間的距離為最小特徵尺寸。
接著，以島狀導電膜240B、硬遮罩290a、硬遮罩290b為遮罩選擇性地去除氧化膜230A及氧化膜230B的一部分。此外，在本製程中，有時絕緣體224的一部分也同時被蝕刻。然後，藉由去除光阻遮罩，可以形成島狀氧化物230a、島狀氧化物230b(圖3E及圖3F)。
接著，在去除硬遮罩290a及硬遮罩290b的同時，選擇性地去除島狀導電膜240B的一部分。藉由本製程，將導電膜240B分離為導電體240a、導電體240b(圖3G及圖3H)。
由於導電體240a及導電體240b分別具有電晶體200的源極電極及汲極電極的功能，因此可以將彼此相對的導電體240a與導電體240b之間的距離稱為電晶體的通道長度。就是說，當障壁膜244B的開口為最小特徵尺寸時，障壁層244a與障壁層244b之間的距離為最小尺寸，因此可以形成比最小特徵尺寸小的閘極線寬度及通道長度。
當去除氧化膜230A、氧化膜230B、導電膜240A以及障壁膜244A時，可以利用乾蝕刻法或濕蝕刻法等。此外，也可以利用乾蝕刻法和濕蝕刻法。
另外，在利用乾蝕刻法形成導電體240a和導電體240b的情況下，有時蝕刻氣體的殘留成分等的雜質元素會附著於露出的氧化物230b。例如，當作為蝕刻氣體使用氯類氣體時，氯等有時會附著。另外，當作為蝕刻氣體使用烴類氣體時，碳或氫等有時會附著。因此，較佳為減少附著於氧化物230b的露出的表面的雜質元素。例如，可以藉由使用稀氫氟酸等的洗滌處理、使用臭氧等的洗滌處理或使用紫外線等的洗滌處理來減少該雜質。此外，也可以組合多個洗滌處理。
此外，也可以進行使用氧化氣體的電漿處理。例如，進行使用一氧化二氮氣體的電漿處理。藉由進行該電漿處理，可以減少氧化物230b的氟濃度。另外，該電漿處理還具有去除樣本表面上的有機物的效果。
此外，也可以對露出的氧化物230b進行氧摻雜處理。
接著，為了進一步減少氧化物230a及氧化物230b所包含的水分或氫等雜質使氧化物230a及氧化物230b高度純化，較佳為進行加熱處理。
此外，也可以在加熱處理之前進行使用氧化氣體的電漿處理。例如，進行使用一氧化二氮氣體的電漿處理。藉由進行該電漿處理，可以減少露出的絕緣體224中的氟濃度。另外，該電漿處理還具有去除樣本表面上的有機物的效果。
例如，加熱處理在氮或稀有氣體等惰性氛圍、氧化氣體氛圍或超乾燥 空氣(使用CRDS(cavity ring-down laser spectroscopy：雷射腔內共振衰減法)方式的露點計進行測量時的水分量為20ppm(露點換算為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)氛圍下進行。另外，“氧化氣體氛圍”是指包含10ppm以上的氧、臭氧或氮化氧等氧化氣體的氛圍。此外，“惰性氛圍”是指包含小於10ppm的上述氧化氣體且還填充有氮或稀有氣體的氛圍。另外，對加熱處理中的壓力沒有特別的限制，但是加熱處理較佳為在減壓下進行。
另外，藉由進行加熱處理，可以在釋放雜質的同時使包含於絕緣體224中的氧擴散至氧化物230a及氧化物230b中，由此可以減少該氧化物中的氧空位。另外，在惰性氛圍下進行加熱處理，然後為了填補脫離了的氧，可以在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行加熱處理。加熱處理可以在形成氧化物230a及氧化物230b之後的任何時間進行。
加熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。處理時間為24個小時以內。由於超過24個小時的加熱處理會導致產率的降低，所以不是較佳的。
例如，在氮氣體氛圍下以400℃進行1個小時的加熱處理之後，使用氧氣體代替氮氣體，再以400℃進行1個小時的加熱處理即可。藉由先在氮氣體氛圍下進行加熱處理，包含在氧化物230a及氧化物230b中的水分或氫等雜質被釋放出去，由此可以降低氧化物230a及氧化物230b的雜質濃度。藉由接下來在氧氣體氛圍下進行加熱處理，對氧化物230a及氧化物230b導入氧。
另外，在進行加熱處理時，由於導電體240a及導電體240b的頂面的一部分由障壁層244a及障壁層244b覆蓋，所以可以防止來自頂面被氧化。
接著，形成氧化膜230C、絕緣膜250A、導電膜260A及導電膜260B(圖4A及圖4B)。
例如，與氧化物230a同樣，作為氧化膜230C使用包含多量的過量氧的氧化物。藉由將包含過量氧的氧化物用於氧化膜230C，可以藉由後面的 加熱處理將氧供應給氧化物230b。
另外，與氧化物230a同樣，在形成氧化膜230C時，有時濺射氣體所包含的氧的一部分被供應給絕緣體224而形成過量氧區域。另外，供應到絕緣體224中的氧的一部分與絕緣體224中殘留的氫起反應而生成水，並藉由後面的加熱處理從絕緣體224釋放。由此，可以降低絕緣體224的氫濃度。
另外，在形成氧化膜230C之後，也可以進行氧摻雜處理和加熱處理中的一者或兩者。藉由進行加熱處理，可以將氧化物230a及氧化膜230C中的氧供應給氧化物230b。藉由對氧化物230b供應氧，可以減少氧化物230b的氧空位。由此，當將氧缺乏型氧化物半導體用於氧化物230b時，較佳為將包含過量氧的半導體用於氧化膜230C。
氧化膜230C的一部分與氧化物230b的通道形成區域接觸。另外，氧化物230b的形成有通道的區域的頂面及側面由氧化膜230C覆蓋。如此，可以由氧化物230a及氧化膜230C圍繞氧化物230b。藉由由氧化物230a及氧化膜230C圍繞氧化物230b，可以抑制後面製程中產生的雜質向氧化物230b擴散。
例如，作為絕緣膜250A，利用CVD法形成氧氮化矽。另外，絕緣膜250A較佳為包含過量氧的絕緣層。另外，也可以對絕緣膜250A進行氧摻雜處理。此外，也可以在形成絕緣膜250A之後進行加熱處理。
例如，作為導電膜260A，利用濺射法形成氮化鈦。此外，例如，作為導電膜260B，利用濺射法形成鎢。
接著，在導電膜260B上利用光微影法形成光阻遮罩。使用該光阻遮罩，選擇性地去除導電膜260A及導電膜260B的一部分，形成導電體260(圖4C及圖4D)。
接著，形成障壁膜270A。例如，作為障壁膜270A，利用ALD法形成氧化鋁(圖4E及圖4F)。
接著，在障壁膜270A上利用光微影法形成光阻遮罩。使用該光阻遮罩，選擇性地去除障壁膜270A的一部分，形成障壁層270(圖4G及圖4H)。
例如，用於導電體260的有些材料有可能因在熱處理等的後製程中導電體260氧化而電阻值增高。此外，在對氧化物230b供應過量氧時，有時氧被導電體260吸收。藉由設置障壁層270，抑制導電體260的氧化，由此可以抑制供應給氧化物230的氧不足。
較佳為在形成障壁層270之後進行加熱處理。藉由進行加熱處理，可以去除氧化物230中的雜質。
藉由上述製程，可以製造本發明的一個實施方式的電晶體200。
接著，在電晶體200上形成絕緣膜280A(圖5A及圖5B)。此外，在形成成為絕緣膜280A之後，也可以進行採用CMP法等的平坦化處理以提高該絕緣體的頂面的平坦性(圖5C及圖5D。此外，圖式中的箭頭表示CMP處理)。
絕緣體280是包含氧的絕緣體，諸如氧化矽膜、氧氮化矽膜等。作為形成包含過量氧的絕緣體的方法，可以適當地設定CVD法或濺射法中的成膜條件，形成使其膜中包含多量氧的氧化矽膜或氧氮化矽膜。
為了使絕緣體280含有過量氧，例如，在氧氛圍下形成絕緣體280即可。或者，可以對成膜後的絕緣體280引入氧而形成含有過量氧的區域。或者，還可以組合上述兩種方法。
例如，對成膜之後的絕緣體280引入氧(至少包含氧自由基、氧原子、氧離子中的任一個)而形成包含過量氧的區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，作為氧引入處理，可以使用包含氧的氣體。作為包含氧的氣體，可以使用氧、一氧化二氮、二氧化氮、二氧化碳、一氧化碳等。另外，也 可以在氧引入處理中使含氧的氣體包含稀有氣體，例如，可以使用二氧化碳、氫和氬的混合氣體。
接著，在絕緣體280上形成絕緣體282(圖5E及圖5F)。較佳為使用濺射裝置形成絕緣體282。藉由利用濺射法，可以更容易地在絕緣體282的下方的絕緣體280中形成過量氧區域。
在藉由濺射法進行成膜時，在靶材與基板之間存在離子和被濺射的粒子。例如，靶材與電源連接，並被施加電位E0。另外，基板被施加接地電位等電位E1。但是，基板也可以處於電浮動狀態。另外，在靶材與基板之間存在成為電位E2的區域。各電位的大小關係滿足E2>E1>E0。
藉由使電漿中的離子由於電位差E2-E0加速而該離子碰撞到靶材，被濺射的粒子從靶材被彈出。並且，藉由該被濺射的粒子附著於成膜表面上而沉積，來形成膜。另外，有時離子的一部分由靶材反沖，並且作為反沖離子經過所形成的膜被吸收到位於所形成的膜的下方的絕緣體280。此外，有時電漿中的離子由於電位差E2-E1而加速，衝擊到成膜表面。此時，離子的一部分到達絕緣體280的內部。藉由離子被吸收到絕緣體280，在絕緣體280中形成離子被吸收的區域。換言之，在離子是包含氧的離子的情況下，在絕緣體280中形成過量氧區域。
藉由對絕緣體280引入過量氧，可以形成過量氧區域。絕緣體280中的過量氧被供應到氧化物230中，可以填補氧化物230中的氧空位。
因此，作為形成絕緣體282的方法利用濺射裝置在氧氣體氛圍下進行成膜，從而可以一邊形成絕緣體282，一邊對絕緣體280引入氧。例如，藉由絕緣體282使用具有阻擋性的氧化鋁，可以將引入到絕緣體280中的過量氧有效地密封到電晶體200一側。
接著，在絕緣體282上形成絕緣體286、將成為硬遮罩的膜292A、將成為硬遮罩的膜294A。
例如，作為絕緣體286，利用CVD法形成氧化矽膜或氧氮化矽膜等包 含氧的絕緣體。絕緣體286的介電常數較佳為比絕緣體282低。藉由使用介電常數低的材料作為層間膜，可以降低產生在佈線間的寄生電容。
例如，作為將成為硬遮罩的膜292A，利用濺射法形成鎢。此外，作為將成為硬遮罩的膜294A，利用濺射法形成氮化矽。
接著，在將成為硬遮罩的膜294A上利用光微影法形成光阻遮罩296(圖6A及圖6B)。
接著，以光阻遮罩296為遮罩，去除將成為硬遮罩的膜292A及將成為硬遮罩的膜294A的一部分，形成硬遮罩292B及硬遮罩294B(圖6C及圖6D)。此時，有時光阻遮罩296被蝕刻而消失。
接著，以硬遮罩292B及硬遮罩294B為遮罩，在絕緣體286、絕緣體282及絕緣體280中形成到達導電體260及導電體240的開口(圖7A及圖7B)。此時，硬遮罩294B被蝕刻而消失。此外，去除硬遮罩292B的一部分，形成硬遮罩292C。
接著，在硬遮罩292C上及藉由上述蝕刻形成的開口中，形成障壁膜276A。例如，作為障壁膜276A，利用ALD法形成氧化鋁(圖7C及圖7D)。
接著，在障壁膜276A中，去除接觸於導電體260及導電體240的區域的一部分。例如，直到使導電體260及導電體240露出為止進行回蝕處理，可以形成障壁層276(圖8A及圖8B)。
此外，較佳為在上述回蝕處理之後進行洗滌。藉由進行洗滌製程，可以去除殘留在開口中的障壁膜276A的蝕刻殘渣。在洗滌中，例如，可以使用如光阻劑剝離液那樣的鹼性溶液。
此外，有時因蝕刻處理而在露出的導電體240的表面產生氧化物等不必要的層(unnecessary layer)。不必要的層是指具有包含障壁層276的成分的殘渣物的層或具有包含導電體240的成分的生成物的層。此外，有時該殘渣物及該生成物複合而成為不必要的層。由於該不必要的層使導電體240 與導電體246及導電體248的接觸電阻增加，所以較佳為去除該不必要的層。
所產生的不必要的層根據成分或形狀藉由進行濕蝕刻或電漿處理等可以去除。例如，為了去除來源於氧化鋁的不必要的層，例如，在包含氬(Ar)等稀有氣體的氛圍下進行電漿處理即可。此外，為了去除來源於氮化鉭的不必要的層，在CF4、BCl3、NF3及SF6等不容易產生聚合物且包含鹵素的氣體等的氛圍下進行電漿處理即可。
此時，障壁層276較佳為至少在絕緣體280及絕緣體282的一部分覆蓋開口的側面。藉由採用該結構，絕緣體280及電晶體200可以被密封。因此，可以抑制包含在絕緣體280中的過量氧被導電體248及導電體246吸收。此外，可以抑制雜質的氫藉由導電體246及導電體248擴散到絕緣體280。
藉由包括障壁層276，可以將電晶體200中的其中形成通道的氧化物形成為缺陷態密度低且特性穩定的氧化物半導體。也就是說，可以在抑制電晶體200的電特性變動的同時提高可靠性。
藉由包括障壁層276，無論設置在半導體裝置中的插頭或佈線的形狀、個數或位置是如何，都可以對電晶體200穩定地供應過量氧。此外，藉由抑制氫的擴散，不容易形成氧空位，由此可以抑制產生載子。因此，使電晶體200的電特性穩定。此外，可以提高設計半導體裝置時的彈性。
接著，形成導電膜246A及導電膜248A。例如，導電膜246A及導電膜248A可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。導電膜246A及導電膜248A以嵌入形成在絕緣體280等中的開口的方式形成。因此，較佳為使用CVD法(尤其是MOCVD法)。另外，為了提高藉由MOCVD法形成的導電體的緊密性，有時較佳為採用藉由ALD法等形成的導電體與藉由CVD法形成的導電體的多層膜。例如，作為導電膜246A形成氮化鈦，作為導電膜248A形成鎢即可(圖8C及圖8D)。
接著，去除導電膜246A及導電膜248A的不需要的部分。例如，藉由 利用回蝕處理或化學機械拋光法(CMP)處理等直到絕緣體280露出為止去除導電膜246A及導電膜248A的一部分及硬遮罩292C，形成導電體246及導電體248(圖9A及圖9B，圖式中的箭頭表示CMP處理)。此時，絕緣體280也可以被用作停止層，有時絕緣體280的厚度變薄。
藉由上述製程，可以製造本發明的一個實施方式的半導體裝置。
〈電晶體結構2〉
圖10A至圖10C示出可以應用於電晶體200的結構的一個例子。圖10A示出電晶體200的頂面。注意，為了明確起見，在圖10A中省略一部分的膜。另外，圖10B是沿圖10A中的點劃線L1-L2的剖面圖，圖10C是沿點劃線W1-W2的剖面圖。
注意，在圖10A至圖10C所示的電晶體200中，對具有與圖1A至圖1C所示的電晶體200的結構相同的功能的結構附加相同元件符號。
在圖10A至圖10C所示的結構中導電體260具有三層結構。例如，作為導電體260a可以使用以In-Ga-Zn氧化物為代表的氧化物。以In-Ga-Zn氧化物為代表的氧化物半導體被供應氮或氫，載子密度變高。換言之，被用作氧化物導電體(OC：Oxide Conductor)。藉由作為導電體260b設置金屬氮化物，氧化物半導體的載子密度變高，所以導電體260a被用作閘極電極。
作為導電體260a，可以使用以In-Ga-Zn氧化物為代表的氧化物半導體。此外，作為導電體260a可以使用具有透光性的導電材料諸如銦錫氧化物(Indium Tin Oxide：ITO)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含矽的銦錫氧化物(In-Sn-Si氧化物，也被稱為ITSO)等。
作為導電體260a的形成方法，較佳為利用濺射法在包含氧氣體的氛圍下形成導電體260a。藉由在包含氧氣體的氛圍下形成導電體260a，可以在絕緣體250中形成過量氧區域。另外，作為導電體260a的形成方法，不侷限於濺射法，也可以利用其他方法，例如ALD法。
藉由作為導電體260b使用金屬氮化物，金屬氮化物中的構成元素(尤其是氮)擴散到導電體260a而電阻得到降低，此外，由於形成導電體260b時的損傷(例如，濺射損傷等)電阻得到降低。此外，藉由作為導電體260c層疊低電阻的金屬膜，可以提供驅動電壓低的電晶體。
此外，在圖10A至圖10C所示的結構中，也可以在絕緣體282上設置絕緣體284。例如，作為絕緣體284，利用ALD法形成氧化鋁。藉由利用ALD法形成絕緣層，可以形成裂縫或針孔等缺陷少或具有均勻厚度的緻密的絕緣層。
再者，在圖10A至圖10C所示的結構中，也可以以覆蓋電晶體200的方式設置絕緣體272及絕緣體274。此時，絕緣體272的一部分較佳為與絕緣體250的側面及絕緣體224的頂面接觸。另外，絕緣體272及絕緣體274能夠被用作防止水或氫等雜質從上層混入電晶體等的阻擋絕緣膜。
絕緣體272較佳為使用利用濺射法形成的氧化物絕緣體，例如較佳為使用氧化鋁。藉由使用上述絕緣體272，可以對與絕緣體224及絕緣體250接觸的面添加氧使其成為氧過剩的狀態。
〈電晶體結構3〉
圖11A至圖11C示出可以應用於電晶體200的結構的一個例子。圖11A示出電晶體200的頂面。注意，為了明確起見，在圖11A中省略一部分的膜。另外，圖11B是沿圖11A中的點劃線L1-L2的剖面圖，圖11C是沿點劃線W1-W2的剖面圖。
注意，在圖11A至圖11C所示的電晶體200中，對具有與圖1A至圖1C所示的電晶體200的結構相同的功能的結構附加相同元件符號。
在圖11A至圖11C所示的結構中，氧化物230c覆蓋導電體240的頂面、氧化物230a及氧化物230b的側面。因此，由於氧化物230c可以被用作障壁層244，可以實現製程的簡化。
以上，本實施方式所示的結構、方法等可以與其他實施方式及其他實 施例所示的結構、方法等適當地組合而使用。
實施方式2
在本實施方式中，參照圖12至圖15說明半導體裝置的一個實施方式。
[記憶體裝置1]
圖12至圖15示出使用本發明的一個實施方式的電晶體200的半導體裝置(記憶體裝置)的一個例子。
圖12及圖13所示的半導體裝置包括電晶體300、電晶體200及電容器100。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流小，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，由於不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。
在圖12及圖13中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。另外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的第一閘極電連接，佈線3006與電晶體200的第二閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線3005與電容器100的另一個電極電連接。
圖12及圖13所示的半導體裝置藉由具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將佈線3004的電位設定為使電晶體200處於導通狀態的電位，而使電晶體200處於導通狀態。由此，佈線3003的電位施加到與電晶體300的閘極及電容器100的一個電極電連接的節點FG。換言之，對電晶體300的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷) 中的任一個。然後，藉由將佈線3004的電位設定為使電晶體200成為非導通狀態的電位而使電晶體200處於非導通狀態，使電荷保持在節點FG(保持)。
在電晶體200的關態電流較小時，節點FG的電荷被長時間保持。
接著，對資料的讀出進行說明。當在對佈線3001施加規定的電位(恆電位)的狀態下對佈線3005施加適當的電位(讀出電位)時，佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為：在電晶體300為n通道型電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體300成為“導通狀態”而需要的佈線3005的電位。由此，藉由將佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，若佈線3005的電位為V0(>Vth_H)，電晶體300則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即便佈線3005的電位為V0(<Vth_L)，電晶體300也保持“非導通狀態”。因此，藉由辨別佈線3002的電位，可以讀出節點FG所保持的資料。
藉由將圖12及圖13所示的半導體裝置配置為矩陣狀，可以構成記憶單元陣列。
注意，當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資料。例如，在電晶體300為p通道型電晶體時，記憶單元具有NOR型的結構。因此，在不讀出資料的記憶單元中，可以藉由對佈線3005施加不管施加到節點FG的電位如何都使電晶體300成為“非導通狀態”的電位(亦即，低於Vth_H的電位)，來僅讀出所希望的記憶單元的資料。或者，在電晶體300為n通道型電晶體時，記憶單元具有NAND型的結構。因此，在不讀出資料的記憶單元中，可以藉由對佈線3005施加不管施加到節點FG的電荷如何都使電晶體300成為“導通狀態”的電位(亦即，高於Vth_L的電位)，來僅讀出所希望的記憶單元的資料。
〈半導體裝置1的結構〉
如圖12所示，本發明的一個實施方式的半導體裝置包括電晶體300、電晶體200、電容器100。電晶體200設置在電晶體300的上方，電容器100設置在電晶體300及電晶體200的上方。
電晶體300設置在基板311上，並包括：導電體316、絕緣體315、由基板311的一部分構成的半導體區域313；以及被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。
電晶體300可以為p通道型電晶體或n通道型電晶體。
半導體區域313的形成通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。
在低電阻區域314a及低電阻區域314b中，除了應用於半導體區域313的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。
另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和嵌入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。
注意，圖12所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。
以覆蓋電晶體300的方式依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。
作為絕緣體320、絕緣體322、絕緣體324及絕緣體326，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。
絕緣體322也可以被用作使因設置在其下方的電晶體300等而產生的步階平坦化的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用化學機械拋光(CMP)法等的平坦化處理被平坦化。
作為絕緣體324，較佳為使用能夠防止氫或雜質從基板311或電晶體300等擴散到設置有電晶體200的區域中的具有阻擋性的膜。在此，阻擋性是指耐氧化性高且抑制以氧、氫及水為代表的雜質的擴散的功能。
作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體200與電晶體300之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
氫的脫離量例如可以利用熱脫附譜分析法(TDS)等測量。例如，在TDS分析中的50℃至500℃的範圍內，當將換算為氫原子的脫離量換算為絕緣體324的每個面積的量時，絕緣體324中的氫的脫離量為10×1015atoms/cm2以下，較佳為5×1015atoms/cm2以下，即可。
注意，絕緣體326的介電常數較佳為比絕緣體324低。例如，絕緣體326的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體326的相對介電常數較佳為絕緣體324的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中嵌入與電容器100或電晶體200電連接的導電體328、導電體330等。另外，導電體328及導電體330被用作插頭或佈線。注意，有時使用同一元件符號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
作為各插頭及佈線(導電體328及導電體330等)的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。明確而言，較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。
也可以在絕緣體326及導電體330上形成佈線層。例如，在圖12中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。此外，導電體356可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體350例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體356較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體350所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，可以在保持作為佈線的導電性的狀態下抑制氫從電晶體300擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體350接觸。
在絕緣體354上，依次層疊有絕緣體210、絕緣體212、絕緣體214及絕緣體216。作為絕緣體210、絕緣體212、絕緣體214和絕緣體216中的任何一個，較佳為使用對氧或氫具有阻擋性的物質。
例如，作為絕緣體210及絕緣體214，例如較佳為使用能夠防止氫或雜質從設置有基板311或電晶體300的區域等擴散到設置有電晶體200的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。
作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體200與電晶體300之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
例如，作為對於氫具有阻擋性的膜，絕緣體210及絕緣體214較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使膜透過氧及導致電晶體的電特性變動的氫、水分等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質混入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。
例如，作為絕緣體212及絕緣體216，可以使用與絕緣體320同樣的材料。此外，藉由作為該絕緣膜使用由介電常數較低的材料形成的層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體212及絕緣體216，可以使用氧化矽膜和氧氮化矽膜等。
另外，作為絕緣體210、絕緣體212、絕緣體214及絕緣體216，嵌入導電體218及構成電晶體200的導電體(導電體205)等。此外，導電體218被用作與電容器100或電晶體300電連接的插頭或佈線。導電體218可以使用與導電體328及導電體330同樣的材料形成。
尤其是，與絕緣體210及絕緣體214接觸的區域的導電體218較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層將電晶體300與電晶體200完全分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
在絕緣體216的上方設置有電晶體200。另外，作為電晶體200，可以採用上述實施方式中說明的電晶體的結構。注意，圖12所示的電晶體200的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。
在電晶體200的上方設置絕緣體280。在絕緣體280中，較佳為形成過量氧區域。尤其是，在將氧化物半導體用於電晶體200時，作為電晶體200附近的層間膜等形成具有過量氧區域的絕緣體，降低電晶體200所包括的氧化物230中的氧空位，而可以提高電晶體200的可靠性。另外，覆蓋電晶體200的絕緣體280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
明確而言，作為具有過量氧區域的絕緣體，較佳為使用藉由加熱使一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化物是指在TDS分析中換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的氧化物膜。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且500℃以下的範圍內。
例如，作為這種材料，較佳為使用包含氧化矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。注意，在本說明書中，“氧氮化矽”是指在其組成中氧含量多於氮含量的材料，而“氮氧化矽”是指在其組成中氮含量多於氧含量的材料。
在絕緣體280上設置有絕緣體282。絕緣體282較佳為使用對氧或氫具有阻擋性的物質。因此，作為絕緣體282可以使用與絕緣體214同樣的材料。例如，絕緣體282較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使膜透過氧及導致電晶體的電特性變動的氫、水分等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質混入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。
此外，在絕緣體282上設置有絕緣體286。作為絕緣體286可以使用與絕緣體320同樣的材料。此外，藉由作為該絕緣膜使用由介電常數較低的材料形成的層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體286，可以使用氧化矽膜和氧氮化矽膜等。
此外，在絕緣體220、絕緣體222、絕緣體224、絕緣體280、絕緣體282及絕緣體286中嵌入障壁層276、導電體246及導電體248等。
導電體246及導電體248被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。導電體246及導電體248可以使用與導電體328及導電體330同樣的材料形成。
這裡，在導電體246及導電體248與絕緣體280之間設置障壁層276。尤其是，障壁層276較佳為以與具有阻擋性的絕緣體282及絕緣體222接觸的方式設置。藉由障壁層276與絕緣體282及絕緣體222接觸地設置，絕緣體280及電晶體200可以被具有阻擋性的絕緣體222、絕緣體282及障壁層276密封。因此，可以抑制絕緣體280所包含的過量氧擴散到電晶體200的周圍的組件，且抑制從其他周圍的組件擴散氫。
也就是說，藉由設置障壁層276，可以抑制導電體246及導電體248中的雜質的氫及構成導電體246及導電體248的元素的擴散、以及藉由導電體246及導電體248來自電晶體300、電容器100或外部的作為雜質的氫的擴散。
藉由包括障壁層276，可以將電晶體200中的其中形成通道的氧化物形成為缺陷態密度低且特性穩定的氧化物半導體。也就是說，可以在抑制電晶體200的電特性變動的同時提高可靠性。
藉由包括障壁層276，無論設置在半導體裝置中的插頭或佈線的形狀、個數或位置是如何，都可以對電晶體200穩定地供應過量氧。此外，藉由抑制氫的擴散，不容易形成氧空位，由此可以抑制產生載子。因此，使電晶體200的電特性穩定。此外，可以提高設計半導體裝置時的彈性。
接著，在電晶體200的上方設置有電容器100。電容器100包括導電體110、導電體120及絕緣體130。
此外，也可以在導電體246及導電體248上設置導電體112。導電體112被用作與電容器100、電晶體200或電晶體300電連接的插頭或者佈線。導電體110被用作電容器100的電極。此外，可以同時形成導電體112及導電體110。
作為導電體112及導電體110可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者，作為導電體112及導電體110，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
在圖12中，示出導電體112及導電體110的單層結構，但是不侷限於此，也可以具有兩層以上的疊層結構。例如，也可以在具有阻擋性的導電體與導電性高的導電體之間形成與具有阻擋性的導電體以及導電性高的導電體之間的緊密性高的導電體。
此外，在導電體112及導電體110上作為電容器100的介電質設置絕緣體130。絕緣體130例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等，並採用疊層或單層。
例如，絕緣體130可以使用氧氮化矽等絕緣耐壓力高的材料。藉由採用該結構，電容器100包括絕緣體130，提高絕緣耐壓力，可以抑制電容器100的靜電破壞。
在絕緣體130上以與導電體110重疊的方式設置導電體120。作為導電體120可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他組件同時形成導電體時，使用低電阻金屬材料的Cu(銅) 或Al(鋁)等即可。
在導電體120及絕緣體130上設置有絕緣體150。作為絕緣體150可以使用與絕緣體320同樣的材料。另外，絕緣體150可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
以上是對結構實例的說明。藉由採用本結構，可以在使用具有包含氧化物半導體的電晶體的半導體裝置中抑制電特性變動的同時提高可靠性。另外，可以提供一種包含通態電流大的氧化物半導體的電晶體。此外，可以提供一種包含關態電流小的氧化物半導體的電晶體。另外，可以提供一種功耗得到降低的半導體裝置。
〈變形例1〉
圖13示出本實施方式的一個變形例子。圖13與圖12的不同之處在於電晶體300的結構。
在圖13所示的電晶體300中，形成通道的半導體區域313(基板311的一部分)具有凸形狀。另外，以隔著絕緣體315覆蓋半導體區域313的側面及頂面的方式設置導電體316。另外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
以上是對變形例的說明。藉由採用本結構，可以在使用具有包含氧化物半導體的電晶體的半導體裝置中抑制電特性變動的同時提高可靠性。另外，可以提供一種包含通態電流大的氧化物半導體的電晶體。此外，可以提供一種包含關態電流小的氧化物半導體的電晶體。另外，可以提供一種功耗得到降低的半導體裝置。
〈記憶單元陣列的結構〉
圖14示出本實施方式的記憶單元陣列的一個例子。圖14是抽出將圖 13所示的半導體裝置配置為矩陣狀時的行的一部分的電路圖。
在圖14中，在同一行中設置包括電晶體300、電晶體200及電容器100的半導體裝置、以及包括電晶體301、電晶體201及電容器101的半導體裝置。
如圖14所示，記憶單元陣列包括多個電晶體(在圖式中電晶體200及電晶體201)。
當包括多個電晶體時，根據電晶體的個數也設置佈線。也就是說，電晶體的個數越多，所形成的佈線或插頭的個數也越多。此外，當提高電晶體的積體度時，每個電晶體的絕緣體280所包括的過量氧區域的比例較佳為小。因此，設置障壁層276的效果更顯著。
藉由設置障壁層276，即使包括多個電晶體，也可以抑制絕緣體280所包含的過量氧擴散到電晶體200的周圍的組件，且抑制從其他周圍的組件擴散氫。
明確而言，藉由設置障壁層276，可以抑制導電體246及導電體248中的作為雜質的氫及構成導電體246及導電體248的元素的擴散、以及藉由導電體246及導電體248來自電晶體300、電容器100、電晶體301、電容器101或外部的雜質的氫的擴散。此外，可以抑制用來填補電晶體200或電晶體201的氧空位的過量氧被導電體246及導電體248吸收，電晶體200所包括的氧化物230中的氧空位不被填補，半導體裝置的可靠性降低。
藉由包括障壁層276，可以將電晶體200或電晶體201中的其中形成通道的氧化物形成為缺陷態密度低且特性穩定的氧化物半導體。也就是說，可以在抑制電晶體200或電晶體201的電特性變動的同時提高可靠性。
藉由具有上述結構，無論設置在半導體裝置中的插頭或佈線的形狀、個數或位置是如何，都可以對電晶體200穩定地供應過量氧。此外，藉由抑制氫的擴散，不容易形成氧空位，由此可以抑制產生載子。因此，使電晶體200的電特性穩定。此外，可以提高設計半導體裝置時的彈性。
[記憶體裝置2]
圖15示出使用本發明的一個實施方式的半導體裝置的記憶體裝置的一個例子。
圖15所示的記憶體裝置除了包括圖12所示的電晶體200、電晶體300及電容器100的半導體裝置以外還包括電晶體400。
電晶體400可以控制電晶體200的第二閘極電壓。例如，採用使電晶體400的第一閘極及第二閘極與源極進行二極體連接並使電晶體400的源極與電晶體200的第二閘極連接的結構。當在該結構中保持電晶體200的第二閘極的負電位時，電晶體400的第一閘極與源極間的電壓及第二閘極與源極間的電壓成為0V。在電晶體400中，由於第二閘極電壓及第一閘極電壓為0V時的汲極電流非常小，所以即使沒有向電晶體200及電晶體400供應電源，也可以長時間保持電晶體200的第二閘極的負電位。由此，包括電晶體200及電晶體400的記憶體裝置可以長期間保持存儲內容。
因此，在圖15中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。另外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的第一閘極電連接，佈線3006與電晶體200的第二閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線3005與電容器100的另一個電極電連接。佈線3007與電晶體400的源極電連接，佈線3008與電晶體400的第一閘極電連接，佈線3009與電晶體400的第二閘極電連接，佈線3010與電晶體400的汲極電連接。在此，佈線3006、佈線3007、佈線3008及佈線3009電連接。
如上所述，圖15所示的記憶體裝置藉由具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
藉由圖15所示的記憶體裝置與圖13所示的記憶體裝置同樣地配置為矩陣狀，可以構成記憶單元陣列。
〈記憶體裝置2的結構〉
電晶體400形成在與電晶體200相同的層上，由此可以同時製造它們。電晶體400包括：被用作第一閘極電極的導電體460(導電體460a及導電體460b)；被用作第二閘極電極的導電體405(導電體405a及導電體405b)；與導電體460接觸的障壁層470；被用作閘極絕緣層的絕緣體220、絕緣體222、絕緣體224及絕緣體450；包括形成通道的區域的氧化物430c；被用作源極和汲極中的一個的導電體440b、氧化物431a及氧化物431b；以及被用作源極和汲極中的另一個的導電體440a、氧化物432a及氧化物432b。
在電晶體400中，導電體405是與導電體205相同的層。氧化物431a及氧化物432a是與氧化物230a相同的層，氧化物431b及氧化物432b是與氧化物230b相同的層。導電體440是與導電體240相同的層。氧化物430c是與氧化物230c相同的層。絕緣體450是與絕緣體250相同的層。導電體460是與導電體260相同的層。障壁層470是與障壁層270相同的層。
與氧化物230等同樣，在被用作電晶體400的活性層的氧化物430c中，減少了氧空位和氫或水等雜質。因此，可以使電晶體400的臨界電壓大於0V，減少關態電流，使第二閘極電壓及第一閘極電壓為0V時的汲極電流非常小。
對當將大面積基板按每個半導體元件分割而得到晶片形狀的多個半導體裝置時設置的切割線(也稱為分割線、分離線或截斷線)進行說明。作為分割方法，例如，有時，首先在基板中形成用來分離半導體元件的槽(切割線)之後，在切割線處截斷，得到被分離(被分割)的多個半導體裝置。例如，圖15是切割線附近的結構500的剖面圖。
例如，如結構500所示，在與設置在包括電晶體200或電晶體400的記憶單元的邊緣的切割線重疊的區域附近，在絕緣體280、絕緣體224、絕緣體222、絕緣體220及絕緣體216中設置開口。此外，以覆蓋絕緣體280、絕緣體224、絕緣體222、絕緣體220及絕緣體216的側面的方式設置絕緣體282。
也就是說，在該開口中，絕緣體222及絕緣體214與絕緣體282接觸。 此時，藉由使用與絕緣體282相同的材料及相同的方法形成絕緣體222和絕緣體214中的至少一個，可以提高它們之間的緊密性。例如，可以使用氧化鋁。
藉由採用該結構，可以使絕緣體210、絕緣體222及絕緣體282包圍絕緣體280、電晶體200及電晶體400。絕緣體210、絕緣體222及絕緣體282由於具有抑制氧、氫及水的擴散的功能，所以即使如本實施方式所示那樣按形成有多個半導體元件的電路區域將基板分來加工為多個晶片，也可以防止從截斷的基板的側面方向混入氫或水等雜質且該雜質擴散到電晶體200或電晶體400。
藉由採用該結構，可以防止絕緣體280中的過量氧擴散到絕緣體282及絕緣體222的外部。因此，絕緣體280中的過量氧高效地被供應到電晶體200或電晶體400中形成通道的氧化物中。藉由該氧，可以減少在電晶體200或電晶體400中形成通道的氧化物的氧空位。由此，可以使在電晶體200或電晶體400中形成通道的氧化物成為缺陷態密度低且具有穩定的特性的氧化物半導體。也就是說，可以在抑制電晶體200或電晶體400的電特性變動的同時提高可靠性。
實施例1
在本實施例中，說明對形成在基板上的障壁層進行TDS測定的結果。此外，在本實施例中，製造樣本1A、樣本1B、樣本1C、樣本1D、樣本1E及樣本1F。
〈各樣本的結構及製造方法〉
以下，對本發明的一個實施方式的樣本1A、樣本1B、樣本1C、樣本1D、樣本1E及樣本1F進行說明。樣本1A至樣本1F包括圖16A所示的結構801、圖16B所示的結構802及圖16C所示的結構803中的任一個。
樣本1A及樣本1D具有圖16A所示的結構801。結構801包括基板810、基板810上的障壁層813、障壁層813上的絕緣體814、絕緣體814上的絕緣體815。
樣本1B及樣本1E具有圖16B所示的結構802。結構802包括基板810、基板810上的絕緣體811、絕緣體811上的導電體812、導電體812上的絕緣體814、絕緣體814上的絕緣體815。
樣本1C及樣本1F具有圖16C所示的結構803。結構803包括基板810、基板810上的絕緣體811、絕緣體811上的導電體812、導電體812上的障壁層813、障壁層813上的絕緣體814、絕緣體814上的絕緣體815。
此外，在樣本1D、樣本1E及樣本1F中，在形成絕緣體815之後進行加熱處理。下表示出樣本1A至樣本1F的結構及形成絕緣體815之後的加熱處理的有無。
接著，說明各樣本的製造方法。
首先，作為基板810使用矽基板。接著，在樣本1B、樣本1C、樣本1E及樣本1F中，在基板810上作為絕緣體811藉由ALD法形成厚度為20nm的氧化鋁。成膜條件為如下：基板溫度為250℃；使用使包含Al(CH3)3的液體氣化的源氣體及作為氧化劑的O3氣體及O2氣體。
接著，在樣本1B、樣本1C、樣本1E及樣本1F中，在絕緣體811上作為導電體812形成氮化鈦膜及鎢膜的疊層結構。藉由ALD法形成厚度為5nm的氮化鈦膜。成膜條件為如下：作為源氣體使用流量為50sccm的TiCl4、作為氮化材料的流量為2700sccm的NH3；成膜室的壓力為667Pa；基板溫度為380℃。
利用CVD法藉由第一至第三沉積製程形成厚度為150nm的鎢膜。首先，在第一沉積製程中，作為沉積氣體使用流量為160sccm的WF6、流量為400sccm的SiH4、流量為6000sccm的Ar、流量為2000sccm的N2的混合氣體，沉積室的壓力為1000Pa，基板溫度為385℃。接著，在第二沉積製程中，作為沉積氣體使用流量為250sccm的WF6、流量為4000sccm的H2、流量為2000sccm的Ar、流量為2000sccm的N2的混合氣體，沉積室的壓力為10666Pa，基板溫度為385℃。然後，在第三沉積製程中，作為沉積氣體使用流量為250sccm的WF6、流量為2200sccm的H2、流量為2000sccm的Ar、流量為200sccm的N2的混合氣體，沉積室的壓力為10666Pa，基板溫度為385℃。
接著，從鎢膜的頂面藉由CMP法進行平坦化處理，鎢膜的厚度成為100nm。
接著，在樣本1A、樣本1C、樣本1D及樣本1F中，作為障壁層813藉由ALD法形成厚度為10nm的氧化鋁。此外，在樣本1A及樣本1D中，在基板810上形成障壁層813。此外，在樣本1C及樣本1F中，在導電體812上形成障壁層813。成膜條件為如下：基板溫度為250℃；使用使包含Al(CH3)3的固體昇華的源氣體及作為氧化劑的O3氣體及O2氣體。
接著，作為絕緣體814藉由電漿CVD法形成厚度為20nm的氧氮化矽膜。此外，在樣本1A、樣本1C、樣本1D及樣本1F中，在障壁層813上形成絕緣體814。另外，在樣本1B及樣本1E中，在導電體812上形成絕緣體814。成膜條件為如下：作為沉積氣體使用流量為8sccm的SiH4及流量為4000sccm的N2O；反應室的壓力為800Pa；基板溫度為325℃；施加150W(60MHz)的高頻(RF)功率。
接著，在絕緣體814上作為絕緣體815利用濺射法形成厚度為20nm的氧化鋁膜。絕緣體815使用如下條件形成：使用Al2O3靶材；作為沉積氣體使用流量為25sccm的Ar及流量為25sccm的O2；成膜壓力為0.4Pa；成膜功率為2500W；靶材與基板間距離為60mm。
接著，在樣本1D至樣本1F中，在氮氛圍下以400℃進行1小時的加熱處理之後，切換為氧氛圍，在氧氛圍下以400℃進行1小時的加熱處理。
藉由上述製程，製造本實施例的樣本1A至樣本1F。
〈各樣本的TDS的測定結果〉
在各樣本中，對絕緣體814所包含的氧量進行測定。此外，作為測定方法，在去除各樣本的絕緣體815之後，對絕緣體814進行TDS分析。此外，在該TDS分析中，測定相當於氧分子的質荷比m/z=32的釋放量。作為TDS分析裝置使用日本電子科學公司製造的WA1000S，升溫速率為30℃/min。圖17A至圖17F示出測定結果。
圖17A示出樣本1A的氧的脫離量。圖17B示出樣本1B的氧的脫離量。圖17C示出樣本1C的氧的脫離量。圖17D示出樣本1D的氧的脫離量。圖17E示出樣本1E的氧的脫離量。圖17F示出樣本1F的氧的脫離量。在圖17A至圖17F中，橫軸表示基板的加熱溫度[℃]，縱軸表示與質荷比的釋放量成正比的強度。
如圖17A及圖17D所示，在具有結構801的樣本1A及樣本1D中，可確認到從絕緣體814釋放氧。另一方面，如圖17B及圖17E所示，在具有結構802的樣本1B及樣本1E中，確認不到從絕緣體814釋放氧。
也就是說，從圖17A與圖17B進行比較的結果可認為，在結構802中，絕緣體814所包含的氧被導電體812吸收。
此外，如圖17C及圖17F所示，在具有結構803的樣本1C及樣本1F中，可確認到從絕緣體814釋放氧。
也就是說，從圖17B與圖17C進行比較的結果可認為，在結構803中，藉由障壁層813可以防止絕緣體814所包含的氧被導電體812吸收。
從圖17A至圖17F可確認到，在結構801至結構803中，即使進行加熱處理，絕緣體814所包含的氧量幾乎沒有變化。因此，可知藉由採用在絕緣體與導電體之間包括障壁層的結構，即使在後面製程中進行加熱處理，絕緣體所包含的過量氧幾乎不被導電體吸收。
如此，可確認到藉由在導電體與絕緣體之間設置障壁層，可以防止由於導電體吸收絕緣體所包含的過量氧。
以上，本實施例所示的結構可以與其他實施例或其他實施方式適當地組合而實施。
實施例2
在本實施例中，說明對包括在基板上形成的障壁層的結構進行TDS測定的結果。此外，在本實施例中，製造樣本2A、樣本2B、樣本2C及樣本2D。
〈各樣本的結構及製造方法〉
以下，對本發明的一個實施方式的樣本2A、樣本2B、樣本2C及樣本2D進行說明。樣本2A至樣本2D具有圖18A所示的結構804或圖18B所示的結構805。
樣本2A具有圖18A所示的結構804。結構804包括基板820、基板820上的絕緣體821、絕緣體821上的絕緣體822。
樣本2B至樣本2D具有圖18B所示的結構805。結構805包括基板820、基板820上的絕緣體821、絕緣體821上的絕緣體822、絕緣體822上的障壁層823。
此外，樣本2B、樣本2C及樣本2D形成材料及厚度不同的障壁層823。下表示出樣本2A至樣本2D中的障壁層823的材料及厚度。
下面，對各樣本的製造方法進行說明。
首先，作為基板820使用矽基板。接著，在基板820上作為絕緣體821形成厚度為100nm的熱氧化膜。
接著，在絕緣體821上作為絕緣體822藉由電漿CVD法形成厚度為50nm的氧氮化矽膜。成膜條件為如下：作為沉積氣體使用流量為40sccm的SiH4、流量為300sccm的NH3、流量為30sccm的N2O及流量為900sccm的N2；反應室的壓力為160Pa；基板溫度為325℃；施加250W(27.12MHz)的高頻(RF)功率。
藉由上述製程，製造本實施例的樣本2A。此外，在樣本2B至樣本2D中，在絕緣體822上形成障壁層823。
在樣本2B中，作為障壁層823藉由ALD法形成厚度為10nm的氧化鋁。成膜條件為如下：基板溫度為250℃；使用使包含Al(CH3)3的固體昇華的源氣體及作為氧化劑的O3氣體及O2氣體。
在樣本2C中，作為障壁層823藉由ALD法形成厚度為20nm的氧化鋁。成膜條件為如下：基板溫度為250℃；使用使包含Al(CH3)3的固體昇華的源氣體及作為氧化劑的O3氣體及O2氣體。
在樣本2D中，作為障壁層823利用濺射法形成厚度為10nm的氮化鉭。成膜條件為如下：使用Ta(鉭)靶材；作為濺射氣體使用流量為25sccm的Ar及流量為25sccm的N2；基板溫度為300℃；成膜壓力為0.7Pa；成膜功率為4000W；靶材與基板間距離為160mm。
藉由上述製程，製造本實施例的樣本2B至樣本2D。
〈各樣本的TDS的測定結果〉
在各樣本中，測定氫的脫離量。此外，在該TDS分析中，測定相當於氫分子的質荷比m/z=2的釋放量。作為TDS分析裝置使用日本電子科學公司製造的WA1000S，升溫速率為30℃/min。圖19A至圖19D示出測定結果。
圖19A示出樣本2A的氫的脫離量。圖19B示出樣本2B的氫的脫離量。圖19C示出樣本2C的氫的脫離量。圖19D示出樣本2D的氫的脫離量。在圖19A至圖19D中，橫軸表示基板的加熱溫度[℃]，縱軸表示與質荷比的釋放量成正比的強度。
從圖19A至圖19D可確認到，藉由包括障壁層823，可以抑制從絕緣體822釋放氫。此外，從圖19B與圖19D進行比較的結果可確認到，在採用相同的厚度(在本實施例中10nm)的情況下，與氮化鉭相比，氧化鋁進一步可以抑制從絕緣體822釋放氫。再者，從圖19B與圖19C進行比較的結果可確認到，在作為障壁層823使用氧化鋁時，藉由使厚度更厚，可以進一步抑制從絕緣體822釋放氫。
如上所述，可確認到藉由包括障壁層823，可以抑制從絕緣體釋放氫。此外，可確認到對於氫的阻擋性與氮化鉭相比氧化鋁更有效。
注意，可確認到，例如在作為障壁層使用厚度為10nm的氮化鉭時，在 後面的製程中不進行400℃以上的熱處理的情況下，充分被用作障壁層。因此，可知在想要使用具有導電性的障壁層時，藉由對於後面的製程的條件適當地設計膜厚度等，可以作為障壁層使用氮化鉭。
如上所述，可確認到藉由在導電體與絕緣體之間設置障壁層，可以抑制絕緣體中的氫的擴散。
以上，本實施例所示的結構可以與其他實施例或其他實施方式適當地組合而實施。
實施例3
在本實施例中，設想在實施方式1中說明的半導體裝置，對接觸部周圍的形狀進行評價。
〈樣本的結構及製造方法〉
在本節中，說明在本實施例中使用的樣本3A的結構及製造方法。
作為樣本3A，形成圖20A所示的結構900。結構900包括：基板902；基板902上的絕緣體904；絕緣體904上的導電體905；導電體905上的具有開口的絕緣體920、絕緣體922及絕緣體924；絕緣體924上的具有開口的氧化物930；氧化物930上的具有開口的絕緣體980；絕緣體980上的具有開口的絕緣體982；絕緣體982上的具有開口的絕緣體986；與絕緣體920、絕緣體922、絕緣體924、氧化物930、絕緣體980、絕緣體982及絕緣體986的開口的側面接觸的絕緣體976；與導電體905及絕緣體976接觸的導電體946；與導電體946接觸的導電體948。
以下，說明樣本3A的製造方法。
首先，作為基板902準備矽基板。接著，在基板902上作為絕緣體904藉由電漿CVD法形成厚度為100nm的氧氮化矽膜。成膜條件為如下：作為沉積氣體使用流量為5sccm的SiH4及流量為1000sccm的N2O；反應室的壓力為133.30Pa；基板溫度為325℃；施加45W(13.56MHz)的高頻(RF) 功率。
接著，在絕緣體904上作為導電體905藉由濺射法形成厚度為50nm的氮化鉭膜。成膜條件為如下：作為濺射氣體使用流量為50sccm的Ar及流量為10sccm的N2氛圍；使用鎢靶材；成膜室的壓力為0.6Pa；基板溫度為R.T.；靶材與基板間距離為60mm；施加1.0kW的電源功率(DC)。
接著，在導電體905上作為絕緣體920藉由電漿CVD法形成厚度為10nm的氧氮化矽膜。成膜條件為如下：作為沉積氣體使用流量為1sccm的SiH4及流量為800sccm的N2O；反應室的壓力為40.00Pa；基板溫度為500℃；施加150W(60MHz)的高頻(RF)功率。
接著，在絕緣體920上作為絕緣體922藉由ALD法形成厚度為20nm的氧化鉿。成膜條件為如下：基板溫度為200℃；使用使包含Hf(NMe2)4的固體昇華的源氣體及作為氧化劑的O3氣體及O2氣體。
接著，在絕緣體922上作為絕緣體924藉由電漿CVD法形成厚度為30mm的氧氮化矽膜。成膜條件為如下：作為沉積氣體使用流量為5sccm的SiH4及流量為1000sccm的N2O；反應室的壓力為133.30Pa；基板溫度為325℃；施加45W(13.56MHz)的高頻(RF)功率。
接著，在絕緣體924上作為氧化物930藉由濺射法形成厚度為5nm的包含In、Ga及Zn的氧化物。成膜條件為如下：作為濺射氣體使用流量為30sccm的Ar及流量為15sccm的O2；使用包含In、Ga及Zn的氧化物(原子個數比為In：Ga：Zn=1：3：2)靶材；成膜室的壓力為0.7Pa；基板溫度為200℃；靶材與基板間距離為60mm；施加500W的電源功率(DC)。
接著，在氧化物930上作為絕緣體980藉由電漿CVD法形成厚度為200nm的氧氮化矽膜。成膜條件為如下：作為沉積氣體使用流量為5sccm的SiH4及流量為1000sccm的N2O；反應室的壓力為133.30Pa；基板溫度為325℃；施加45W(13.56MHz)的高頻(RF)功率。
接著，在絕緣體980上作為絕緣體982藉由濺射法形成厚度為40nm的 氧化鋁膜。成膜條件為如下：使用Al2O3靶材；作為濺射氣體使用流量為25sccm的Ar及流量為25sccm的O2；壓力為0.4Pa；成膜功率為2500W；靶材與基板間距離為60mm；基板溫度為250℃。
接著，在絕緣體982上作為絕緣體986藉由電漿CVD法形成厚度為100nm的氧氮化矽膜。成膜條件為如下：作為沉積氣體使用流量為5sccm的SiH4及流量為1000sccm的N2O；反應室的壓力為133.30Pa；基板溫度為325℃；施加45W(13.56MHz)的高頻(RF)功率。
接著，在絕緣體986上作為被用作硬遮罩的導電體藉由濺射法形成厚度為30nm的鎢膜。成膜條件為如下；作為濺射氣體使用流量為80sccm的Ar氛圍；使用鎢靶材；成膜室的壓力為0.8Pa；基板溫度為130℃；靶材與基板間距離為60mm；施加1.0kW的電源功率(DC)。
接著，在被用作硬遮罩的導電體上作為被用作硬遮罩的絕緣體藉由濺射法形成厚度為100nm的氮化矽膜。成膜條件為如下：作為濺射氣體使用流量為10sccm的Ar及流量為10sccm的N2氛圍；使用無摻雜矽靶材；成膜室的壓力為0.6Pa；基板溫度為100℃；靶材與基板間距離為60mm；施加1.0kW的電源功率(DC)。
接著，在氮化矽膜上塗佈光阻劑密接劑之後，形成光阻遮罩，藉由CCP蝕刻法進行第一至第三蝕刻，將被用作硬遮罩的氮化矽膜及被用作硬遮罩的導電體加工為所希望的形狀。
第一蝕刻在如下條件下進行13秒：壓力為3.0Pa；上部電極與下部電極之間的距離為80mm；上部電極功率為500W；偏置功率為100W；使用流量為80sccm的CF4的氛圍；基板溫度為20℃。藉由該蝕刻，去除光阻劑密接劑。
第二蝕刻在如下條件下進行26秒：壓力為5.3Pa；上部電極與下部電極之間的距離為80mm；上部電極功率為550W；偏置功率為350W；使用流量為67sccm的CHF3及流量為13sccm的O2的混合氛圍；基板溫度為20℃。藉由該蝕刻，將被用作硬遮罩的絕緣體加工為所希望的形狀。
第三蝕刻在如下條件下進行10秒：壓力為0.6Pa；上部電極與下部電極之間的距離為100mm；上部電極功率為1000W；偏置功率為100W；使用流量為11sccm的Cl2、流量為22sccm的O2的混合氛圍；基板溫度為20℃。藉由該蝕刻，將被用作硬遮罩的導電體加工為所希望的形狀。
接著，使用硬遮罩藉由CCP蝕刻法進行第四至第九蝕刻，在絕緣體986、絕緣體982、絕緣體980、氧化物930、絕緣體924、絕緣體922及絕緣體920中形成開口。
第四蝕刻在如下條件下進行14秒：壓力為3.3Pa；上部電極與下部電極之間的距離為25mm；上部電極功率為1800W；偏置功率為2000W；使用流量為22sccm的C4F6、流量為30sccm的O2、流量為800sccm的Ar的混合氛圍；基板溫度為20℃。
第五蝕刻在如下條件下進行10秒：壓力為2.0Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為500W；偏置功率為100W；使用流量為200sccm的O2的氛圍；基板溫度為20℃。
第六蝕刻在如下條件下進行27秒：壓力為2.6Pa；上部電極與下部電極之間的距離為25mm；上部電極功率為1000W；偏置功率為1200W；使用流量為6sccm的C4F8、流量為10sccm的CF4、流量為50sccm的N2、流量為500sccm的Ar的混合氛圍；基板溫度為20℃。
第七蝕刻在如下條件下進行28秒：壓力為2.6Pa；上部電極與下部電極之間的距離為25mm；上部電極功率為1000W；偏置功率為1200W；使用流量為16sccm的H2、流量為8sccm的C4F8、流量為475sccm的Ar的混合氛圍；基板溫度為20℃。
第八蝕刻在如下條件下進行28秒：壓力為2.6Pa；上部電極與下部電極之間的距離為25mm；上部電極功率為1000W；偏置功率為1200W；使用流量為16sccm的H2、流量為8sccm的C4F8、流量為475sccm的Ar的混合氛圍；基板溫度為20℃。
第九蝕刻在如下條件下進行10秒：壓力為2.6Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為500W；偏置功率為100W；使用流量為200sccm的O2的氛圍；基板溫度為20℃。
接著，在開口中作為將成為絕緣體976的膜藉由ALD法形成厚度為13nm的氧化鋁。成膜條件為如下：基板溫度為250℃；使用使包含Al(CH3)3的固體昇華的源氣體及作為氧化劑的O3氣體及O2氣體。
接著，利用乾蝕刻法藉由第十至第十二蝕刻將成為絕緣體976的膜形成絕緣體976。
第十蝕刻在如下條件下進行11秒：壓力為2.6Pa；上部電極與下部電極之間的距離為25mm；上部電極功率為1000W；偏置功率為1200W；使用流量為6sccm的C4F8、流量為10sccm的CF4、流量為50sccm的N2、流量為500sccm的Ar的混合氛圍；基板溫度為20℃。
第十一蝕刻在如下條件下進行10秒：壓力為2.6Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為500W；偏置功率為100W；使用流量為200sccm的O2的氛圍；基板溫度為20℃。
第十二蝕刻在如下條件下進行10秒：壓力為4.0Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為1000W；偏置功率為250W；使用流量為300sccm的Ar的氛圍；基板溫度為20℃。
接著，作為將成為導電體946的膜藉由ALD法形成厚度為10nm的氮化鈦膜。成膜條件為如下：作為沉積氣體使用流量為50sccm的TiCl4、流量為2700sccm的NH3的混合氣體；成膜室的壓力為667Pa；基板溫度為380℃。
接著，作為將成為導電體948的膜，利用CVD法藉由第一至第三沉積製程形成厚度為150nm的鎢膜。首先，在第一沉積製程中，作為沉積氣體使用流量為160sccm的WF6、流量為400sccm的SiH4、流量為6000sccm的 Ar、流量為2000sccm的N2的混合氣體，沉積室的壓力為1000Pa，基板溫度為385℃。接著，在第二沉積製程中，作為沉積氣體使用流量為250sccm的WF6、流量為4000sccm的H2、流量為2000sccm的Ar、流量為2000sccm的N2的混合氣體，沉積室的壓力為10666Pa，基板溫度為385℃。然後，在第三沉積製程中，作為沉積氣體使用流量為250sccm的WF6、流量為2200sccm的H2、流量為2000sccm的Ar、流量為200sccm的N2的混合氣體，沉積室的壓力為10666Pa，基板溫度為385℃。
接著，藉由從將成為導電體948的膜的頂面藉由CMP法進行平坦化處理，形成導電體948及導電體946。
藉由上述製程，製造樣本3A。
〈樣本的剖面觀察〉
對樣本3A進行剖面觀察。圖20B示出利用掃描穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscope)而得的樣本3A的明視野影像。
在樣本3A中可確認到，在設置在絕緣體920、絕緣體922、絕緣體924、氧化物930、絕緣體980、絕緣體982及絕緣體986中的開口的側面形成絕緣體976。此外，可確認到在開口中形成導電體946及導電體948。再者，可確認到藉由導電體946與導電體905接觸，可以進行導通。
從圖20B的STEM影像的結果可知，在本實施例中製造的樣本3A具有良好的剖面形狀。也就是說，在樣本3A中，在微細的開口中，在側面可以形成將成為障壁層的層。此外，在從開口露出的導電體905的表面，可以去除成將成為障壁層的層。
以上，本實施例所示的結構可以與其他實施例或實施方式所示的結構適當地組合而實施。
實施例4
在本實施例中，作為樣本4A及樣本4B製造本發明的一個實施方式的包括圖1A至圖1C所示的電晶體200的半導體裝置，對電晶體200進行電特性測試及可靠性測試。
在樣本4A中，在同一面內形成81個電晶體200。在樣本4A中，電晶體200的密度為0.89個/μm2。
在樣本4B中，在同一面內形成17424個電晶體200。在樣本4B中，電晶體200的密度為2.9個/μm2。
此外，電晶體200的通道長度為60nm，通道寬度為60nm。
〈各樣本的製造方法〉
以下，說明樣本4A及樣本4B的製造方法。
首先，作為絕緣體212，藉由熱氧化法在p型矽單晶晶圓上形成厚度為400nm的氧化矽膜。接著，作為絕緣體214，藉由濺射法在絕緣體212上形成厚度為40nm的氧化鋁膜。此外，作為絕緣體216，藉由CVD法在絕緣體214上形成150nm的氧氮化矽膜。
接著，藉由濺射法在絕緣體216上形成厚度為35nm的鎢膜。接著，藉由光微影法對鎢膜進行加工，形成包括鎢膜的硬遮罩。
接著，藉由鑲嵌法對絕緣體214及絕緣體216進行加工，形成用來設置開口及佈線的溝槽。藉由濺射法在該開口及該溝槽中形成氮化鉭膜，藉由ALD法在氮化鉭膜上形成氮化鈦膜，藉由CVD法在氮化鈦膜上形成鎢膜。接著，藉由CMP處理，直到氧氮化矽膜的頂面為止對鎢膜、氮化鈦膜及氮化鉭膜進行拋光，並且藉由在開口及溝槽中嵌入鎢、氮化鈦及氮化鉭，形成對應於導電體205的導電體。
接著，作為絕緣體220、絕緣體222及絕緣體224，依次形成氧氮化矽膜、氧化鉿膜及氧氮化矽膜。藉由CVD法形成厚度為10nm的氧氮化矽膜，藉由ALD法形成厚度為20nm的氧化鉿膜，藉由CVD法形成厚度為30nm 的氧氮化矽膜。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時。
接著，作為將成為氧化物230a的第一氧化物，藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物。第一氧化物的成膜條件為如下：使用In：Ga：Zn=1：3：4[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為200℃。
接著，作為將成為氧化物230b的第二氧化物，藉由濺射法在第一氧化物上形成厚度為20nm的In-Ga-Zn氧化物。第二氧化物的成膜條件為如下：使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材；氬氣體流量為30sccm；氧氣體流量為15sccm；壓力為0.7Pa；基板溫度為200℃。另外，連續地形成第一氧化物和第二氧化物。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時的處理，然後在包含氧的氛圍下以400℃進行1小時的處理。
接著，藉由濺射法在第二氧化物上形成厚度為20nm的氮化鉭膜。接著，藉由ALD法在氮化鉭膜上形成厚度為5nm的氧化鋁膜。接著，藉由濺射法在氧化鋁膜上形成厚度為15nm的鎢膜。
接著，藉由光微影法對形成有通道的區域的上述鎢膜及上述氧化鋁膜進行蝕刻。作為該蝕刻，採用乾蝕刻法。
接著，藉由光微影法依次對鎢膜、氧化鋁膜、氮化鉭膜、第二氧化物及第一氧化物的不需要部分進行蝕刻。作為該蝕刻，採用乾蝕刻法。藉由該加工，形成氧化物230a、氧化物230b、障壁層244。
接著，以去除了形成有通道的區域的鎢膜及氧化鋁膜為遮罩，對形成有通道的部分的氮化鉭膜進行蝕刻。作為該蝕刻，採用乾蝕刻法。藉由該加工，形成導電體240。注意，由於該蝕刻而被用作遮罩的鎢膜丟失了。
接著，作為將成為氧化物230c的第三氧化物，藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物。第三氧化物的成膜條件為如下：使用In：Ga：Zn=1：1：1[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為R.T.。
接著，藉由CVD法形成厚度為10nm的成為絕緣體250的氧氮化矽膜。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時的處理。
接著，在將成為絕緣體250的氧氮化矽膜上藉由濺射法形成厚度為5nm的將成為導電體260a的氮化鈦膜，在該氮化鈦膜上藉由濺射法形成厚度為50nm的將成為導電體260b的鎢膜。此外，連續形成氮化鈦膜及鎢膜。
接著，藉由光微影法依次蝕刻鎢膜及氮化鈦膜。作為鎢膜、氮化鈦膜的蝕刻使用乾蝕刻法。藉由該加工，形成導電體260。
接著，藉由ALD法形成厚度為7nm的將成為障壁層270的氧化鋁膜。接著，藉由光微影法對該氧化鋁膜及將成為絕緣體250的氧氮化矽膜的一部分依次進行蝕刻。作為氧化鋁膜及氧氮化矽膜的蝕刻使用乾蝕刻法。藉由該加工形成障壁層270及絕緣體250。
接著，藉由光微影法，以障壁層270及絕緣體250為遮罩，對第三氧化物的一部分進行蝕刻。作為該蝕刻使用濕蝕刻法。此外，藉由該加工形成氧化物230c。
接著，藉由CVD法形成厚度為310nm的將成為絕緣體280的氧氮化矽膜。接著，藉由CMP處理對氧氮化矽膜進行拋光而使氧氮化矽膜的表面平坦化，形成絕緣體280。
接著，藉由濺射法在絕緣體280上作為絕緣體282形成厚度為40nm的氧化鋁膜，該氧化鋁膜的成膜條件為如下：氬氣體流量為25sccm；氧氣體 流量為25sccm；壓力為0.4Pa；基板溫度為250℃。
接著，進行熱處理。作為熱處理，在包含氧的氛圍下以400℃進行1小時的處理。
接著，藉由CVD法，作為絕緣體286形成厚度為100nm的氧氮化矽膜。
接著，藉由濺射法形成將成為硬遮罩的鎢膜及將成為硬遮罩的氮化矽膜，藉由光微影法形成硬遮罩。
接著，以硬遮罩為遮罩，形成到達導電體260的接觸孔、到達導電體240的接觸孔。
接著，藉由ALD法形成厚度為13nm的將成為障壁層276的氧化鋁膜。接著，藉由乾蝕刻法對該氧化鋁膜進行回蝕處理，形成障壁層276。
接著，藉由ALD法形成厚度為10nm的氮化鈦膜，藉由CVD法形成厚度為150nm的鎢膜。
接著，藉由CMP處理直到到達絕緣體286為止對鎢膜及氮化鈦膜進行拋光，在各接觸孔中嵌入導電體，形成導電體246及導電體248。
接著，藉由濺射法形成厚度為50nm的鎢膜。接著，藉由光微影法對該鎢膜進行加工形成佈線層。
藉由上述製程製造樣本4A及樣本4B。
〈電晶體的電特性〉
接著，作為樣本4A及樣本4B的電特性測定Id-Vg特性。此外，作為用來比較的現有例子4A及現有例子4B藉由現有製造方法製造半導體裝置，測定現有例子4A及現有例子4B所包括的電晶體的Id-Vg特性。
注意，在Id-Vg特性的測定中，測定將施加到被用作電晶體200的第一 閘極電極的導電體260的電位從第一值變化到第二值時的被用作源極電極的導電體240a與被用作汲極電極的導電體240b之間的電流(以下，稱為汲極電流Id)的變化。
在此，測定在導電體240a與導電體240b之間的電位差(以下，稱為汲極電壓Vd)為0.1V、3.3V的條件下將導電體240a與導電體260之間的電位差(以下，稱為閘極電壓Vg)從-3.3V變化至+3.3V時的導電體240a與導電體240b的汲極間電流(以下，稱為汲極電流Id)的變化。
此外，在本測定中，將被用作第二閘極電極(背閘極電極)的導電體205的電位設定為0V。圖21示出其結果。
在圖21中，以包括藉由習知的製造方法製造的電晶體的樣本示出為比較例子。這裡，作為比較例子形成的電晶體不具有障壁層276。
現有例子4A在同一面內形成81個電晶體，電晶體200的密度為0.89個/μm2。此外，現有例子4B在同一面內形成17424個電晶體，電晶體200的密度為2.9個/μm2。
從樣本4A與現有例子4A的比較可知，在樣本4A中，基板內的偏差較小。此外，在現有例子4A中，在施加到第一閘極的電壓為0V時，臨界電壓為負值。另一方面，在樣本4A中，在施加到第一閘極的電壓為0V時，處於非導通狀態。也就是說，可確認到樣本4A是具有極為優異的關態(off-state)特性的電晶體。
此外，從樣本4B與現有例子4B的比較可知，在樣本4B中，基板內的偏差極為小。此外，在樣本4B中，在施加到第一閘極的電壓為0V時，處於非導通狀態。也就是說，可確認到樣本4B是具有極為優異的關態特性的電晶體。
再者，在不具有障壁層276的現有例子中，基板面內的電晶體的密度越高，各電晶體的電特性越差，偏差也越大。另一方面，在本發明的一個實施方式的樣本4B中，即使基板面內的電晶體的密度高，也觀察不到電特 性變低，偏差也小。
如上所述，可確認到使用本發明的一個實施方式的半導體裝置是包括具有優異的關態特性的電晶體的半導體裝置。此外，即使集成電晶體，各電晶體也具有良好的電特性，且偏差也小。
本實施例的至少一部分可以與本說明書所記載的其他實施例或實施方式適當地組合而實施。
實施例5
在本實施例中，說明對具有在基板上形成的障壁層的結構進行TDS測定的結果。此外，在本實施例中，製造樣本5A、樣本5B、樣本5C、樣本5D、樣本5E、樣本5F及比較例子。
〈各樣本的結構及製造方法〉
以下，對本發明的一個實施方式的樣本5A、樣本5B、樣本5C、樣本5D、樣本5E、樣本5F及比較例子進行說明。樣本5A、樣本5B、樣本5C、樣本5D、樣本5E及樣本5F具有圖22A所示的結構806。結構806包括基板830、基板830上的絕緣體831、絕緣體831上的絕緣體832、絕緣體832上的絕緣體833、絕緣體833上的膜834。
在樣本5A、樣本5B、樣本5C、樣本5D、樣本5E及樣本5F中設置材料及膜厚度不同的膜834。此外，對樣本5B、樣本5D及樣本5F進行假設後面的製程的熱處理。此外，不設置膜834的結構為比較例子5。下表示出樣本5A至樣本5F及比較例子5中的膜834的材料、膜厚度及熱處理的有無。
接著，對各樣本的製造方法進行說明。
首先，作為基板830使用矽基板。接著，在基板830上作為絕緣體831形成厚度為100nm的熱氧化膜。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時的處理，然後在包含氧的氛圍下以400℃進行1小時的處理。
接著，藉由ALD法在絕緣體831上作為絕緣體832形成厚度為10nm的氧化鋁。此外，該氧化鋁是為了抑制將形成在絕緣體833中的過量氧區域的氧被基板一側吸收設置的。此外，成膜條件為如下：基板溫度為250℃；使用使包含Al(CH3)3的固體昇華的源氣體及作為氧化劑的O3氣體及O2氣體。
接著，作為絕緣體833藉由電漿CVD法形成厚度為160nm的氧氮化矽 膜。成膜條件為如下：作為沉積氣體使用流量為8sccm的SiH4、流量為4000sccm的N2O；反應室的壓力為800Pa；基板溫度為325℃；施加150W(60MHz)的高頻(RF)功率。
接著，為了在絕緣體833中形成過量氧區域，在絕緣體833上藉由濺射法在如下條件下形成厚度為40nm的氧化鋁膜：氬氣體流量為25sccm；氧氣體流量為25sccm；壓力為0.4Pa；基板溫度為250℃。然後，在包含氧的氛圍下以350℃進行1小時的熱處理。此外，該氧化鋁膜使用85℃的混酸鋁蝕刻劑(mixed acid aluminum etchant)去除。
藉由上述製程，製造本實施例的比較例子。接著，在樣本5A至樣本5F中，在絕緣體833上形成膜834。
在樣本5A及樣本5B中，作為膜834，藉由ALD法形成厚度為20nm的氮化鈦。成膜條件為如下：基板溫度為375℃；使用包含TiCl4及NH3的源氣體。
在樣本5C及樣本5D中，作為膜834，藉由準直濺射法形成厚度為40nm的氮化鉭。成膜條件為如下：使用Ta(鉭)靶材；作為濺射氣體使用流量為25sccm的Ar及流量為25sccm的N2；基板溫度為300℃，成膜壓力為0.7Pa；成膜功率為4000W；靶材與基板間距離為160mm。另外，藉由以靶材與準直器之間的距離為52mm且準直器與基板之間的距離為92mm的方式設置厚度為16mm的準直器，使靶材與基板間距離為160mm。
在樣本5E及樣本5F中，作為膜834藉由ALD法形成厚度為13nm的氧化鋁。成膜條件為如下：基板溫度為250℃；使用使包含Al(CH3)3的固體昇華的源氣體及作為氧化劑的O3氣體及O2氣體。
藉由上述製程，製造本實施例的樣本5A、樣本5C及樣本5E。接著，對樣本5B、樣本5D及樣本5F進行熱處理。作為熱處理在包含氮的氛圍下以400℃進行1小時的處理。
藉由上述製程，製造本實施例的樣本5B、樣本5D及樣本5F。
〈各樣本的TDS的測定結果〉
在各樣本中，測定氧的脫離量。此外，在該TDS分析中，測定相當於氧分子的質荷比m/z=32的釋放量。作為TDS分析裝置使用日本電子科學公司製造的WA1000S，升溫速率為30℃/min。圖22B示出測定結果。
圖22B示出樣本5A至樣本5F及比較例子5的氧的脫離量。此外，在圖22B中，縱軸表示氧的釋放量[molecules/cm2]。
從圖22B可確認到，絕緣體833所包含的過量氧被相鄰的結構體吸收或者因後面的製程中的熱處理、成膜時的加熱被釋放。
尤其是，在對樣本5A及樣本5B與比較例子5進行比較時，在以與氮化鈦接觸的方式設置包括過量氧區域的絕緣體的情況下，過量氧的大部分被氮化鈦吸收。此外，可知在對樣本5C及樣本5D與比較例子5進行比較時，在以與氮化鉭接觸的方式設置包括過量氧區域的絕緣體的情況下，過量氧的吸收量較小。然而，在後面的製程中進行加熱處理時，可確認到氮化鉭吸收過量氧。
另一方面，可知以與氧化鋁接觸的方式設置包括過量氧區域的絕緣體時，過量氧的吸收量小。再者，可確認到在後面的製程中進行加熱處理時，氧化鋁也幾乎不吸收過量氧。
如上所述，可確認到氧化鋁是包括過量氧區域的絕緣體中的過量氧的吸收量小的材料。另一方面，可確認到氮化鈦是吸收較多量的過量氧的材料。此外，可確認到氮化鉭根據條件也是吸收較多量的過量氧的材料。
以上，本實施例所示的結構可以與其他實施例或其他實施方式適當地組合而實施。
實施例6
在本實施例中，設想在實施方式1中說明的半導體裝置，對接觸部周 圍的形狀及接觸電阻進行評價。此外，作為接觸孔設置一邊的長度不同的十種正方形的開口，這些開口的每一種形成9個開口。此外，接觸孔的一邊的長度為350nm、300nm、250nm、200nm、150nm、125nm、100nm、90nm、80nm及70nm。
〈樣本的結構及製造方法〉
在本節中，對用於本實施例的樣本6A、樣本6B及樣本6C的結構及製造方法進行說明。
作為樣本6A、樣本6B及樣本6C形成圖23A所示的結構700。結構700包括：基板702；基板702上的絕緣體704；絕緣體704上的導電體740；導電體740上的包括開口的絕緣體744；絕緣體744上的包括開口的絕緣體780；絕緣體780上的包括開口的絕緣體782；絕緣體782上的包括開口的絕緣體786；與絕緣體744、絕緣體780、絕緣體782及絕緣體786的開口的側面接觸的絕緣體776；與導電體740及絕緣體776接觸的導電體746；與導電體746接觸的導電體748。
以下，對樣本6A、樣本6B及樣本6C的製造方法進行說明。
首先，作為基板702準備矽基板。接著，在基板702上作為絕緣體704藉由電漿CVD法形成厚度為100nm的氧氮化矽膜。成膜條件為如下：作為沉積氣體使用流量為5sccm的SiH4及流量為1000sccm的N2O；反應室的壓力為133.30Pa；基板溫度為325℃；施加45W(13.56MHz)的高頻(RF)功率。
接著，在絕緣體704上作為導電體740藉由濺射法形成厚度為20nm的氮化鉭膜。成膜條件為如下：作為濺射氣體使用流量為50sccm的Ar及流量為10sccm的N2氛圍；使用鎢靶材；成膜室的壓力為0.6Pa；基板溫度為R.T.；靶材與基板間距離為60mm；施加1.0kW的電源功率(DC)。
接著，在導電體740上作為絕緣體744藉由ALD法形成厚度為5nm的氧化鋁。成膜條件為如下：基板溫度為250℃；使用使包含Al(CH3)3的固體昇華的源氣體及作為氧化劑的O3氣體及O2氣體。
接著，在絕緣體744上作為絕緣體780藉由電漿CVD法形成厚度為120nm的氧氮化矽膜。成膜條件為如下：作為沉積氣體使用流量為5sccm的SiH4及流量為1000sccm的N2O；反應室的壓力為133.30Pa；基板溫度為325℃；施加45W(13.56MHz)的高頻(RF)功率。
接著，在絕緣體780上作為絕緣體782藉由濺射法形成厚度為40nm的氧化鋁膜。成膜條件為如下：使用氧化鋁靶材；作為濺射氣體使用流量為25sccm的Ar及流量為25sccm的O2；壓力為0.4Pa；成膜功率為2500W；靶材與基板間距離為60mm；基板溫度為250℃。
接著，在絕緣體782上作為絕緣體786藉由電漿CVD法形成厚度為300nm的氧氮化矽膜。成膜條件為如下：作為沉積氣體使用流量為5sccm的SiH4及流量為1000sccm的N2O；反應室的壓力為133.30Pa；基板溫度為325℃；施加45W(13.56MHz)的高頻(RF)功率。
接著，進行CMP處理對絕緣體786進行拋光而使絕緣體786的表面平坦化，使絕緣體786的厚度為100nm。
接著，在絕緣體786上作為被用作硬遮罩的導電體藉由濺射法形成厚度為90nm的鎢膜。成膜條件為如下；作為濺射氣體使用流量為80sccm的Ar氛圍；使用鎢靶材；成膜室的壓力為0.8Pa；基板溫度為130℃；靶材與基板間距離為60mm；施加1.0kW的電源功率(DC)。
接著，在被用作硬遮罩的導電體上作為被用作硬遮罩的絕緣體藉由濺射法形成厚度為130nm的氮化矽膜。成膜條件為如下：作為濺射氣體使用流量為10sccm的Ar及流量為10sccm的N2氛圍；使用無摻雜矽靶材；成膜室的壓力為0.6Pa；基板溫度為100℃；靶材與基板間距離為60mm；施加1.0kW的電源功率(DC)。
接著，在被用作硬遮罩的絕緣體上塗佈光阻劑密接劑之後，形成光阻遮罩，藉由CCP蝕刻法進行第一至第三蝕刻，將被用作硬遮罩的絕緣體及被用作硬遮罩的導電體加工為所希望的形狀。
第一蝕刻在如下條件下進行13秒：壓力為3.0Pa；上部電極與下部電極之間的距離為80mm；上部電極功率為500W；偏置功率為100W；使用流量為80sccm的CF4的氛圍；基板溫度為20℃。藉由該蝕刻，去除光阻劑密接劑。
第二蝕刻在如下條件下進行36秒：壓力為5.3Pa；上部電極與下部電極之間的距離為80mm；上部電極功率為550W；偏置功率為350W；使用流量為67sccm的CHF3及流量為13sccm的O2的混合氛圍；基板溫度為20℃。藉由該蝕刻，將被用作硬遮罩的絕緣體加工為所希望的形狀。
第三蝕刻在如下條件下進行40秒：壓力為0.6Pa；上部電極與下部電極之間的距離為100mm；上部電極功率為1000W；偏置功率為200W；使用流量為11sccm的Cl2、流量為22sccm的O2的混合氛圍；基板溫度為20℃。藉由該蝕刻，將被用作硬遮罩的導電體加工為所希望的形狀。
接著，使用硬遮罩藉由CCP蝕刻法進行第四至第十蝕刻，在絕緣體786、絕緣體782、絕緣體780及絕緣體744中形成開口。
第四蝕刻在如下條件下進行14秒：壓力為3.3Pa；上部電極與下部電極之間的距離為25mm；上部電極功率為1800W；偏置功率為2000W；使用流量為22sccm的C4F6、流量為30sccm的O2、流量為800sccm的Ar的混合氛圍；基板溫度為20℃。
第五蝕刻在如下條件下進行15秒：壓力為2.6Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為500W；偏置功率為0W；使用流量為400sccm的Ar及流量為100sccm的O2的氛圍；基板溫度為20℃。
第六蝕刻在如下條件下進行10秒：壓力為2.0Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為500W；偏置功率為100W；使用流量為100sccm的O2的氛圍；基板溫度為20℃。
第七蝕刻在如下條件下進行27秒：壓力為2.6Pa；上部電極與下部電 極之間的距離為25mm；上部電極功率為1000W；偏置功率為1200W；使用流量為6sccm的C4F8、流量為10sccm的CF4、流量為50sccm的N2、流量為500sccm的Ar的混合氛圍；基板溫度為20℃。
第八蝕刻在如下條件下進行58秒：壓力為2.6Pa；上部電極與下部電極之間的距離為25mm；上部電極功率為1000W；偏置功率為1200W；使用流量為24sccm的H2、流量為12sccm的C4F8、流量為475sccm的Ar的混合氛圍；基板溫度為20℃。
第九蝕刻在如下條件下進行60秒：壓力為2.6Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為500W；偏置功率為0W；使用流量為100sccm的O2、流量為400sccm的Ar的混合氛圍；基板溫度為20℃。
第十蝕刻在如下條件下進行10秒：壓力為2.6Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為500W；偏置功率為100W；使用流量為200sccm的O2的氛圍；基板溫度為20℃。
接著，在開口中作為將成為絕緣體776的膜藉由ALD法形成厚度為13nm的氧化鋁。成膜條件為如下：基板溫度為250℃；使用使包含Al(CH3)3的固體昇華的源氣體及作為氧化劑的O3氣體及O2氣體。
接著，對將成為絕緣體776的膜進行加工形成絕緣體776。
首先，對樣本6A、樣本6B及樣本6C進行第十一蝕刻。第十一蝕刻在如下條件下進行10秒：壓力為2.6Pa；上部電極與下部電極之間的距離為25mm；上部電極功率為1000W；偏置功率為1200W；使用流量為6sccm的C4F8、流量為10sccm的CF4、流量為50sccm的N2、流量為500sccm的Ar的混合氛圍；基板溫度為20℃。
這裡，對樣本6A進行第十二蝕刻。第十二蝕刻在如下條件下進行5秒：壓力為6.6Pa；上部電極與下部電極之間的距離為35mm；上部電極功率為200W；偏置功率為150W；使用流量為100sccm的CF4的氛圍；基板溫度為20℃。
另一方面，對樣本6B及樣本6C進行洗滌，去除開口中的蝕刻殘渣。在洗滌中，例如可以使用如光阻劑剝離液那樣的鹼性溶液。在本實施例中，作為鹼性溶液使用醇胺低於20%的光阻劑剝離液。
接著，對樣本6B至樣本6C在不同條件下進行電漿處理。
對樣本6B在如下條件下進行10秒的電漿處理：壓力為4.0Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為100W；偏置功率為250W；使用流量為300sccm的Ar的氛圍。
對樣本6C在如下條件下進行5秒的電漿處理：壓力為4.0Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為100W；偏置功率為250W；使用流量為300sccm的Ar的氛圍。然後，對樣本6C在如下條件下進行5秒的電漿處理：壓力為6.6Pa；上部電極與下部電極之間的距離為35mm；上部電極功率為200W；偏置功率為150W；使用流量為100sccm的CF4的氛圍。
以後的製程對樣本6A、樣本6B及樣本6C共同進行。
接著，作為將成為導電體746的膜藉由ALD法形成厚度為10nm的氮化鈦膜。成膜條件為如下：作為沉積氣體使用流量為50sccm的TiCl4、流量為2700sccm的NH3的混合氣體；成膜室的壓力為667Pa；基板溫度為380℃。
接著，作為將成為導電體748的膜，利用CVD法藉由第一至第三沉積製程形成厚度為150nm的鎢膜。首先，在第一沉積製程中，作為沉積氣體使用流量為160sccm的WF6、流量為400sccm的SiH4、流量為6000sccm的Ar、流量為2000sccm的N2的混合氣體，沉積室的壓力為1000Pa，基板溫度為385℃。接著，在第二沉積製程中，作為沉積氣體使用流量為250sccm的WF6、流量為4000sccm的H2、流量為2000sccm的Ar、流量為2000sccm的N2的混合氣體，沉積室的壓力為10666Pa，基板溫度為385℃。然後，在第三沉積製程中，作為沉積氣體使用流量為250sccm的WF6、流量為 2200sccm的H2、流量為2000sccm的Ar、流量為200sccm的N2的混合氣體，沉積室的壓力為10666Pa，基板溫度為385℃。
接著，藉由從將成為導電體748的膜的頂面藉由CMP法進行平坦化處理，形成導電體748及導電體746。
藉由上述製程，製造樣本6A至樣本6C。
〈樣本的剖面觀察〉
為了進行樣本6A至樣本6C的剖面觀察，取得掃描穿透式電子顯微鏡(STEM)而得的明視野影像(以下，也稱為STEM影像)。
圖23B是樣本6A的STEM影像。圖23C是樣本6B的STEM影像。此外，圖23D是樣本6C的STEM影像。
在樣本6A至樣本6C中，可確認到能夠在設置在絕緣體744、絕緣體780、絕緣體782及絕緣體786中的開口的側面形成絕緣體776。此外，可確認到能夠在開口中形成導電體746及導電體748。再者，可確認到藉由使導電體740與導電體746接觸，能夠進行導通。
在樣本6A的STEM影像中，可確認到在絕緣體782的側面形成瘤狀絕緣體。另一方面，在樣本6B及樣本6C的STEM影像中，可確認到形成在絕緣體744、絕緣體780及絕緣體782、絕緣體786中的開口的側面大致形成在同一面上。
從圖23B至圖23D的STEM影像的結果可知，在本實施例中製造的樣本6A至樣本6C中，具有導電體746及導電體748嵌入於形成在絕緣體744、絕緣體780及絕緣體782、絕緣體786中的開口的良好的剖面形狀。尤其是，樣本6B至樣本6C的開口的側面大致位於同一面上。因此，例如，即使導電體746及導電體748使用嵌入性低的材料或覆蓋性低的方法形成，可以在開口中形成導電體746及導電體748。
〈樣本的接觸電阻〉
接著，在樣本6A至樣本6C中，對10種類型的每一個具有9個結構的導電體740與導電體746及導電體748的開爾文接觸電阻(Kelvin contact resistance)進行測定。圖24A示出其結果。此外，在圖24A中，縱軸表示開爾文接觸電阻，橫軸表示開口的設計時的一邊的長度[nm]。
在樣本6A至樣本6C中，可確認到在接觸孔的一邊大於100nm時，即使在該接觸孔的側壁形成厚度為13nm的絕緣體776，開爾文接觸電阻也為1×104Ω以下，導電體740與導電體746及導電體748導通。尤其是，可確認到在樣本6B及樣本6C中即使接觸孔的一邊為100nm及90nm，偏差也少。再者，可確認到在樣本6C中即使接觸孔的一邊為70nm，開爾文接觸電阻也為1.0×104Ω以下，具有良好的特性。
〈樣本的元素分析〉
這裡，對樣本6B及樣本6C的接觸部周圍區域進行元素分析。此外，說明作為元素分析使用能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價，以進行樣本6B及樣本6C的元素分析的結果。此外，在EDX測定中，作為元素分析裝置使用EDAX製造的能量色散型X射線分析裝置Octane T Ultra。
圖24B示出樣本6B的接觸部周圍區域的EDX面分析。此外，圖24C示出樣本6C的接觸部周圍區域的EDX面分析。另外，圖24B及圖24C所示的EDX面分析的放大率為40萬倍。
從圖24B可確認到樣本6B在導電體740與導電體746之間存在有包含多量的氧原子的層。也就是說，在樣本6B中，在導電體740上形成極為薄的氧化膜。另一方面，從圖24C確認不到，樣本6C在導電體740與導電體746之間存在氧原子多的區域。因此，在樣本6C中可確認到導電體740與導電體746及導電體748的開爾文接觸電阻低，得到改善。
如上所述，在樣本6A至樣本6C中，在微細的開口中，在側面可以形成將成為障壁層的層。此外，在從開口露出的導電體740的表面，可以去除成將成為障壁層的層。
以上，本實施例所示的結構可以與其他實施例或實施方式所示的結構適當地組合而實施。
實施例7
在本實施例中，作為樣本7A至樣本7D製造包括多個本發明的一個實施方式的圖1A至圖1C所示的電晶體200的半導體裝置，對電晶體200進行電特性測試及可靠性測試。
下表示出樣本7A至樣本7D中的障壁層276、導電體246、導電體248的材料及障壁層276的加工條件。
此外，電晶體200的通道長度為60nm，通道寬度為60nm。
樣本7A至樣本7D包括第一區域至第三區域，且在各區域內包括17424個電晶體200。在第一區域、第二區域及第三區域中，以17424個電晶體200的密度為1.49個/μm2、1.97個/μm2、3.94個/μm2的方式進行設計。
在樣本7D中，為了進行應力測試，設計17424個電晶體200的密度為1.49個/μm2、2.96個/μm2、3.94個/μm2、4.96個/μm2的區域。
〈各樣本的製造方法〉
以下，說明樣本7A至樣本7D的製造方法。
首先，作為絕緣體212，藉由熱氧化法在p型矽單晶晶圓上形成厚度為400nm的氧化矽膜。接著，作為絕緣體214，藉由濺射法在絕緣體212上形成厚度為40nm的氧化鋁膜。此外，作為絕緣體216，藉由CVD法在絕緣體214上形成150nm的氧氮化矽膜。
接著，藉由濺射法在絕緣體216上形成厚度為35nm的鎢膜。接著，藉由光微影法對鎢膜進行加工，形成包括鎢膜的硬遮罩。
接著，藉由鑲嵌法對絕緣體214及絕緣體216進行加工，形成用來設置開口及佈線的溝槽。藉由濺射法在該開口及該溝槽中形成氮化鉭膜，藉由ALD法在氮化鉭膜上形成氮化鈦膜，藉由CVD法在氮化鈦膜上形成鎢膜。接著，藉由CMP處理，直到氧氮化矽膜的頂面為止對鎢膜、氮化鈦膜及氮化鉭膜進行拋光，並且藉由在開口及溝槽中嵌入鎢、氮化鈦及氮化鉭，形成對應於導電體205的導電體。
接著，作為絕緣體220、絕緣體222及絕緣體224，依次形成氧氮化矽膜、氧化鉿膜及氧氮化矽膜。藉由CVD法形成厚度為10nm的氧氮化矽膜，藉由ALD法形成厚度為20nm的氧化鉿膜，藉由CVD法形成厚度為30nm的氧氮化矽膜。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時。
接著，作為將成為氧化物230a的第一氧化物，藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物。第一氧化物的成膜條件為如下：使用In：Ga：Zn=1：3：4[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為200℃。
接著，作為將成為氧化物230b的第二氧化物，藉由濺射法在第一氧化物上形成厚度為20nm的In-Ga-Zn氧化物。第二氧化物的成膜條件為如下：使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材；氬氣體流量為40sccm；氧氣體 流量為5sccm；壓力為0.7Pa；基板溫度為130℃。另外，連續地形成第一氧化物和第二氧化物。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時的處理，然後在包含氧的氛圍下以400℃進行1小時的處理。
接著，藉由濺射法在第二氧化物上形成厚度為20nm的氮化鉭膜。接著，藉由ALD法在氮化鉭膜上形成厚度為5nm的氧化鋁膜。接著，藉由濺射法在氧化鋁膜上形成厚度為15nm的氮化鉭膜。
接著，藉由光微影法對形成有通道的區域的上述氮化鉭膜及上述氧化鋁膜進行蝕刻。作為該蝕刻，採用乾蝕刻法。
接著，藉由光微影法依次對氮化鉭膜、氧化鋁膜、氮化鉭膜、第二氧化物及第一氧化物的不需要部分進行蝕刻。作為該蝕刻，採用乾蝕刻法。藉由該加工，形成氧化物230a、氧化物230b、障壁層244。
接著，以去除了形成有通道的區域的氮化鉭膜及氧化鋁膜為遮罩，對形成有通道的部分的氮化鉭膜進行蝕刻。作為該蝕刻，採用乾蝕刻法。藉由該加工，形成導電體240。注意，由於該蝕刻而被用作遮罩的氮化鉭膜丟失了。
接著，作為將成為氧化物230c的第三氧化物，藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物。第三氧化物的成膜條件為如下：使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為130℃。
接著，藉由CVD法形成厚度為10nm的成為絕緣體250的氧氮化矽膜。
接著，在將成為絕緣體250的氧氮化矽膜上藉由濺射法形成厚度為10nm的將成為導電體260a的氮化鈦膜，在該氮化鈦膜上藉由濺射法形成厚度為30nm的將成為導電體260b的鎢膜。此外，連續形成氮化鈦膜及鎢膜。
接著，藉由光微影法依次蝕刻鎢膜及氮化鈦膜。作為鎢膜、氮化鈦膜的蝕刻使用乾蝕刻法。藉由該加工，形成導電體260。
接著，藉由ALD法形成厚度為7nm的將成為障壁層270的氧化鋁膜。接著，藉由光微影法對該氧化鋁膜及將成為絕緣體250的氧氮化矽膜的一部分依次進行蝕刻。作為氧化鋁膜及氧氮化矽膜的蝕刻使用乾蝕刻法。藉由該加工形成障壁層270及絕緣體250。
接著，藉由光微影法，以障壁層270及絕緣體250為遮罩，對第三氧化物的一部分進行蝕刻。作為該蝕刻使用濕蝕刻法。此外，藉由該加工形成氧化物230c。
接著，藉由CVD法形成厚度為310nm的將成為絕緣體280的氧氮化矽膜。接著，藉由CMP處理對氧氮化矽膜進行拋光而使氧氮化矽膜的表面平坦化，形成絕緣體280。
接著，藉由濺射法在絕緣體280上作為絕緣體282形成厚度為40nm的氧化鋁膜，該氧化鋁膜的成膜條件為如下：氬氣體流量為25sccm；氧氣體流量為25sccm；壓力為0.4Pa；基板溫度為250℃。
接著，進行熱處理。作為熱處理，在包含氧的氛圍下以400℃進行1小時的處理。
接著，藉由CVD法，作為絕緣體286形成厚度為100nm的氧氮化矽膜。
接著，藉由濺射法形成將成為硬遮罩的鎢膜及將成為硬遮罩的氮化矽膜，藉由光微影法形成硬遮罩。
接著，以硬遮罩為遮罩，形成到達導電體260的接觸孔、到達導電體240的接觸孔。
這裡，在樣本7C及樣本7D中，藉由ALD法形成厚度為13nm的將成 為障壁層276的氧化鋁膜。此外，在樣本7C中使用第一條件對該氧化鋁膜進行加工形成障壁層276。另一方面，在樣本7D中使用第二條件對該氧化鋁膜進行加工形成障壁層276。
首先，對樣本7C及樣本7D進行第一蝕刻。第一蝕刻在如下條件下進行10秒：壓力為2.6Pa；上部電極與下部電極之間的距離為25mm；上部電極功率為1000W；偏置功率為1200W；使用流量為6sccm的C4F8、流量為10sccm的CF4、流量為50sccm的N2、流量為500sccm的Ar混合氛圍；基板溫度為20℃。
這裡，對樣本7C進行第二蝕刻。第二蝕刻在如下條件下進行5秒：壓力為6.6Pa；上部電極與下部電極之間的距離為35mm；上部電極功率為200W；偏置功率為150W；使用流量為100sccm的CF4的氛圍；基板溫度為20℃。
另一方面，對樣本7D進行洗滌，去除開口中的蝕刻殘渣。在洗滌中，例如可以使用如光阻劑剝離液那樣的鹼性溶液。在本實施例中，作為鹼性溶液使用醇胺低於20%的光阻劑剝離液。
接著，對樣本7D在如下條件下進行5秒的電漿處理：壓力為4.0Pa；上部電極與下部電極之間的距離為40mm；上部電極功率為100W；偏置功率為250W；使用流量為300sccm的Ar的氛圍。然後，對樣本7D在如下條件下進行5秒的電漿處理：壓力為6.6Pa；上部電極與下部電極之間的距離為35mm；上部電極功率為200W；偏置功率為150W；使用流量為100sccm的CF4的氛圍。
這裡，在樣本7B中，藉由濺射法形成厚度為40nm的被用作具有導電性的障壁膜的氮化鉭膜。
以後的製程對樣本7A至樣本7D共同進行。
接著，藉由ALD法形成厚度為10nm的氮化鈦膜，藉由CVD法形成厚度為150nm的鎢膜。
接著，進行CMP處理。在樣本7A、樣本7B及樣本7D中，藉由直到到達絕緣體286為止對鎢膜及氮化鈦膜進行拋光，在各接觸孔中嵌入導電體，形成導電體246及導電體248。此外，在樣本7B中，藉由直到到達絕緣體286為止對氮化鉭膜、鎢膜及氮化鈦膜進行拋光，在各接觸孔中嵌入導電體，形成導電體246及導電體248。
接著，藉由濺射法形成厚度為50nm的鎢膜。接著，藉由光微影法對該鎢膜進行加工形成佈線層。
藉由上述製程，製造樣本7A至樣本7D。
〈電晶體的電特性〉
接著，作為樣本7A至樣本7D所包括的電晶體200的電特性測定Id-Vg特性。此外，在形成用來製造使用電晶體200的模組的連接佈線的製程的前後進行Id-Vg特性的測定。圖25示出形成樣本7A至樣本7D中的電晶體200之後的Id-Vg特性。圖26示出在樣本7A至樣本7D中除了電晶體200以外還形成用來製造模組的連接佈線之後的電晶體200的Id-Vg特性。
注意，在Id-Vg特性的測定中，測定將施加到被用作電晶體200的第一閘極電極的導電體260的電位從第一值變化到第二值時的被用作源極電極的導電體240a與被用作汲極電極的導電體240b之間的電流(以下，稱為汲極電流Id)的變化。
在此，測定在導電體240a與導電體240b之間的電位差(以下，稱為汲極電壓Vd)為0.1V、3.3V的條件下將導電體240a與導電體260之間的電位差(以下，稱為閘極電壓Vg)從-3.3V變化至+3.3V時的導電體240a與導電體240b的汲極間電流(以下，稱為汲極電流Id)的變化。
此外，在本測定中，將被用作第二閘極電極(背閘極電極)的導電體205的電位設定為0V。圖25及圖26示出其結果。
從圖25可確認到在電晶體200的密度低時樣本7A至樣本7D具有良 好的特性。尤其是，可知樣本7D的偏差少。此外，電晶體200的密度越高，樣本7A、樣本7B及樣本7C的偏差越大。尤其是，在樣本7A中，在電晶體200的密度為3.94個/μm2時特性顯著下降。另一方面，在樣本7D中，即使電晶體200的密度高，偏差及特性也沒有變化。
樣本7D在施加到第一閘極的電壓為0V時處於非導通狀態。也就是說，可確認到樣本7D是具有極為優異的關態特性的電晶體。
從圖26可知，在樣本7A中在電晶體200的密度低時特性的偏差也大。此外，在樣本7A及樣本7B中，電晶體200的密度越高，偏差越大，特性顯著下降。
這可推測由於形成用來製造模組的連接佈線的製程中的熱負載而絕緣體280所包含的過量氧被導電體246及導電體248吸收或藉由開口擴散到氧化物230以外的結構體，充分的過量氧不供應給氧化物230。或者，可認為由於從導電體246及導電體248經過開口擴散到氧化物230的氫等雜質，在氧化物230中混入雜質。
另一方面，樣本7C及樣本7D即使電晶體200的密度高也可以得到電晶體特性。尤其是，可確認到樣本7D不管密度高低都具有良好的特性。此外，在樣本7D中在電晶體200的密度高時，偏差及特性沒有變化。此外，在樣本7D中在電晶體200的密度高的情況下，在施加到第一閘極的電壓(Vg)為0V時處於非導通狀態。也就是說，可確認到樣本7D是具有極為優異的關態特性的電晶體。
這可推測藉由包括障壁層276，抑制絕緣體280所包含的過量氧被導電體246及導電體248吸收或者經過開口擴散到氧化物230以外的結構體，由此充分的過量氧可以供應給氧化物230。
〈電晶體的源極電極或汲極電極的接觸電阻〉
接著，在樣本7A至樣本7D中，對導電體240與導電體246及導電體248的開爾文接觸電阻進行測定。圖27示出其結果。此外，在圖27中，縱軸表示開爾文接觸電阻。
從樣本7A與樣本7B的比較可認為，接觸電阻取決於導電體246的材料。另一方面，在對樣本7A與樣本7C進行比較時，樣本7C的接觸電阻比樣本7A高。這是因為樣本7C在開口中形成絕緣體，所以實質上縮小開口。此外，這可認為在樣本7C中，在對障壁層276進行加工時，在從開口露出的導電體240的表面形成絕緣體的障壁層的殘渣物。
可確認到在樣本7D中由於開爾文接觸電阻為1.0×103Ω以下所以具有良好的特性。樣本7D的接觸電阻與在開口中不形成絕緣體的樣本7A的接觸電阻相等。再者，樣本7D的偏差比樣本7A小。因此，可認為在對樣本7D進行的加工條件下在從開口露出的導電體240的表面不形成絕緣體的障壁層的殘渣物。此外，可確認到在對樣本7D進行的加工條件下每個接觸之間的偏差小，加工精度高。
如上所述，可確認到使用本發明的一個實施方式的半導體裝置是包括具有優異的關態特性的電晶體的半導體裝置。此外，即使集成電晶體，各電晶體也具有良好的電特性，且偏差也小。
〈電晶體的應力測試〉
接著，在電晶體的電特性良好的樣本7D中，使用電晶體的密度不同的區域的電晶體200進行應力測試。此外，在各區域中，17424個電晶體200的密度為1.49個/μm2、2.96個/μm2、3.94個/μm2或4.96個/μm2。
作為應力測試進行GBT應力測試。在GBT應力測試中，應力溫度為125℃，在經過任意時間之後，使用與電特性的測定相同的條件測定Id-Vg特性。此外，將背閘極電位設定為0.00V。
在本實施例中，在經過0秒、100秒、300秒、600秒、1000秒、1800秒(0.5個小時)、3600秒(1個小時)、7200秒(2個小時)、10000秒(2.78個小時)、18000秒(5個小時)、32400秒(9個小時)、43200秒(12個小時)之後的12次進行測定。
此外，作為電晶體的電特性的變動量的指標，使用電晶體的臨界電壓 (以下，也稱為Vsh)的隨時間的變化(以下，也稱為△Vsh)。注意，在Id-Vg特性中，將Vsh定義為Id=1.0×10-12[A]時的Vg的值。這裡，例如，在應力開始時的Vsh為+0.50V且施加應力100秒後的Vsh為-0.55V的情況下，施加應力100秒後的△Vsh為-1.05V。
這裡，圖28示出GBT應力測試的△Vsh的應力時間依賴性。在圖28中，樣本7D的GBT應力測試觀察不到密度依賴性。
此外，從圖28可知樣本7D的電晶體的臨界電壓的變化量小。
如上所述，可確認到本發明的一個實施方式是包括具有優異的可靠性的電晶體的半導體裝置。此外，可知使用本發明的一個實施方式的電晶體具有良好的電特性，且偏差小。
本實施例的至少一部分可以與本說明書所記載的其他實施例或其他實施方式適當地組合而實施。

Claims (15)

  1. 一種半導體裝置，包括：第一障壁層；第二障壁層；第三障壁層；包含氧化物的電晶體；包括過量氧區域的絕緣體；以及導電體，其中，該絕緣體及該氧化物位於該第一障壁層與該第二障壁層之間，該第三障壁層及該導電體位於該第一障壁層的開口及該絕緣體的開口中，並且，該導電體不與該絕緣體接觸。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第一障壁層的該開口的側面及該第二障壁層的開口的側面與該第三障壁層接觸，以便該電晶體及該絕緣體被該第一障壁層、該第二障壁層及該第三障壁層密封。
  3. 根據申請專利範圍第1項之半導體裝置，其中當利用TDS進行測定時，在400℃以下的溫度下，從該第一障壁層、該第二障壁層或該第三障壁層下的組件釋放的氫量為5.0×10 14/cm 2以下。
  4. 根據申請專利範圍第1項之半導體裝置，還包括：包括開口的第二絕緣體；以及包括開口的第三絕緣體，其中該第二絕緣體位於該第二障壁層上，該第三絕緣體位於該第一障壁層下，並且該第二絕緣體的該開口的側面及該第三絕緣體的該開口的側面都具有由該第三障壁層覆蓋的區域。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第一障壁層被用作該電晶體的閘極絕緣膜。
  6. 一種半導體裝置，包括：第一障壁層；第二障壁層；第三障壁層；包含氧化物的電晶體；包括過量氧區域的絕緣體；以及 與該電晶體電連接的導電體，其中，該絕緣體及該氧化物位於該第一障壁層與該第二障壁層之間，該導電體位於該第一障壁層的開口及該絕緣體的開口中，該第三障壁層位於該導電體與該絕緣體之間，並且，該第三障壁層位於該導電體與該第一障壁層之間。
  7. 根據申請專利範圍第6項之半導體裝置，其中該第一障壁層的該開口的側面及該第二障壁層的開口的側面與該第三障壁層接觸，以便該電晶體及該絕緣體被該第一障壁層、該第二障壁層及該第三障壁層密封。
  8. 根據申請專利範圍第6項之半導體裝置，其中當利用TDS進行測定時，在400℃以下的溫度下，從該第一障壁層、該第二障壁層或該第三障壁層下的組件釋放的氫量為5.0×10 14/cm 2以下。
  9. 根據申請專利範圍第6項之半導體裝置，還包括：包括開口的第二絕緣體；以及包括開口的第三絕緣體，其中該第二絕緣體位於該第二障壁層上，該第三絕緣體位於該第一障壁層下，並且該第二絕緣體的該開口的側面及該第三絕緣體的該開口的側面都具有由該第三障壁層覆蓋的區域。
  10. 根據申請專利範圍第6項之半導體裝置，其中該第一障壁層被用作該電晶體的閘極絕緣膜。
  11. 一種半導體裝置，包括：第一障壁層；第二障壁層；第三障壁層；包含氧化物的電晶體；包括過量氧區域的絕緣體；第一導電體；以及第二導電體，其中，該第二導電體與該電晶體電連接，該絕緣體及該氧化物位於該第一障壁層與該第二障壁層之間，該第一導電體位於該第一障壁層的開口、第二障壁層的開口及該絕緣體的開口中，該第三障壁層位於該第一導電體與該第一障壁層、該第二障壁層、該 絕緣體的每一個之間，該第二導電體位於該第一障壁層的該開口及該絕緣體的該開口中，並且，該第三障壁層位於該第二導電體與該第一障壁層及該絕緣體的每一個之間。
  12. 根據申請專利範圍第11項之半導體裝置，其中該第一障壁層的該開口的側面及該第二障壁層的該開口的側面與該第三障壁層接觸，以便該電晶體及該絕緣體被該第一障壁層、該第二障壁層及該第三障壁層密封。
  13. 根據申請專利範圍第11項之半導體裝置，其中當利用TDS進行測定時，在400℃以下的溫度下，從該第一障壁層、該第二障壁層或該第三障壁層下的組件釋放的氫量為5.0×10 14/cm 2以下。
  14. 根據申請專利範圍第11項之半導體裝置，還包括：包括開口的第二絕緣體；以及包括開口的第三絕緣體，其中該第二絕緣體位於該第二障壁層上，該第三絕緣體位於該第一障壁層下，並且該第二絕緣體的該開口的側面及該第三絕緣體的該開口的側面都具有由該第三障壁層覆蓋的區域。
  15. 根據申請專利範圍第11項之半導體裝置，其中該第一障壁層被用作該電晶體的閘極絕緣膜。
TW106124008A 2016-07-26 2017-07-18 半導體裝置 TWI731121B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-146342 2016-07-26
JP2016146342 2016-07-26
JP2017-026908 2017-02-16
JP2017026908 2017-02-16

Publications (2)

Publication Number Publication Date
TW201816988A true TW201816988A (zh) 2018-05-01
TWI731121B TWI731121B (zh) 2021-06-21

Family

ID=61010086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124008A TWI731121B (zh) 2016-07-26 2017-07-18 半導體裝置

Country Status (6)

Country Link
US (1) US10236390B2 (zh)
JP (1) JP6995523B2 (zh)
KR (2) KR102613288B1 (zh)
CN (2) CN115799342A (zh)
TW (1) TWI731121B (zh)
WO (1) WO2018020350A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362034B2 (en) 2018-04-04 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a laminate contact plug of specified configuration including a conductive metal oxide layer

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737665B (zh) * 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
KR102613288B1 (ko) * 2016-07-26 2023-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN111316448A (zh) * 2017-11-09 2020-06-19 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2019166921A1 (ja) 2018-03-02 2019-09-06 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019220266A1 (ja) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2020047732A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 磁気記憶装置
US20220173228A1 (en) * 2019-04-12 2022-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11349023B2 (en) * 2019-10-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of p-channel and n-channel E-FET III-V devices without parasitic channels
KR20210154622A (ko) * 2020-06-12 2021-12-21 삼성전자주식회사 3차원 반도체 장치 및 반도체 장치의 제조방법
WO2023242664A1 (ja) * 2022-06-17 2023-12-21 株式会社半導体エネルギー研究所 半導体装置、記憶装置

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW237562B (zh) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
TW345695B (en) 1997-07-17 1998-11-21 United Microelectronics Corp Process for producing gate oxide layer
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7888702B2 (en) 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
US7524713B2 (en) 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5280716B2 (ja) * 2007-06-11 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102104986B1 (ko) 2009-02-06 2020-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 구동 방법
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105957802A (zh) * 2010-05-21 2016-09-21 株式会社半导体能源研究所 半导体装置及其制造方法
KR102110724B1 (ko) 2010-06-11 2020-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
KR20140054465A (ko) 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6104522B2 (ja) 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
KR20140101817A (ko) * 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI644437B (zh) * 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102270823B1 (ko) 2013-10-22 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2015060133A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015128151A (ja) * 2013-11-29 2015-07-09 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR102472875B1 (ko) * 2013-12-26 2022-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP6506961B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 液晶表示装置
WO2015097593A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
JP6545976B2 (ja) 2014-03-07 2019-07-17 株式会社半導体エネルギー研究所 半導体装置
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102212267B1 (ko) * 2014-03-19 2021-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2015151337A1 (ja) 2014-03-31 2015-10-08 株式会社 東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法
TWI695502B (zh) 2014-05-09 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2015189731A1 (en) 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
JP2016072498A (ja) 2014-09-30 2016-05-09 株式会社東芝 半導体装置
US10460984B2 (en) 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6887243B2 (ja) 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
JP6884569B2 (ja) * 2015-12-25 2021-06-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US9923001B2 (en) 2016-01-15 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10431583B2 (en) * 2016-02-11 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
CN108886021B (zh) 2016-02-12 2023-07-25 株式会社半导体能源研究所 半导体装置及其制造方法
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
US10032918B2 (en) * 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102613288B1 (ko) * 2016-07-26 2023-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362034B2 (en) 2018-04-04 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a laminate contact plug of specified configuration including a conductive metal oxide layer

Also Published As

Publication number Publication date
US20180033892A1 (en) 2018-02-01
JP2018133550A (ja) 2018-08-23
KR20190032414A (ko) 2019-03-27
CN109478514A (zh) 2019-03-15
JP6995523B2 (ja) 2022-01-14
KR20220080017A (ko) 2022-06-14
CN115799342A (zh) 2023-03-14
WO2018020350A1 (en) 2018-02-01
KR102613288B1 (ko) 2023-12-12
TWI731121B (zh) 2021-06-21
US10236390B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
TWI731121B (zh) 半導體裝置
US9755083B2 (en) Semiconductor device and method for manufacturing the same
TWI804463B (zh) 半導體裝置及半導體裝置的製造方法
US10964787B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2017199901A (ja) 半導体装置、及び半導体装置の作製方法
KR20150017676A (ko) 반도체 장치 및 그 제작 방법
KR20140102146A (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR20150129825A (ko) 반도체 장치
TW201834198A (zh) 半導體裝置及製造方法
US10236357B2 (en) Semiconductor device and manufacturing method of the same
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
US11729990B2 (en) Capping layer over FET FeRAM to increase charge mobility
US11818896B2 (en) Cocktail layer over gate dielectric layer of FET FeRAM
US20220375947A1 (en) Carrier barrier layer for tuning a threshold voltage of a ferroelectric memory device