JP2017199901A - 半導体装置、及び半導体装置の作製方法 - Google Patents

半導体装置、及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2017199901A
JP2017199901A JP2017081854A JP2017081854A JP2017199901A JP 2017199901 A JP2017199901 A JP 2017199901A JP 2017081854 A JP2017081854 A JP 2017081854A JP 2017081854 A JP2017081854 A JP 2017081854A JP 2017199901 A JP2017199901 A JP 2017199901A
Authority
JP
Japan
Prior art keywords
insulator
oxide
film
conductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017081854A
Other languages
English (en)
Other versions
JP2017199901A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
大介 松林
Daisuke Matsubayashi
大介 松林
亮 徳丸
Ryo Tokumaru
亮 徳丸
靖正 山根
Yasumasa Yamane
靖正 山根
清文 荻野
Kiyofumi Ogino
清文 荻野
太一 遠藤
Taichi Endo
太一 遠藤
木村　肇
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017199901A publication Critical patent/JP2017199901A/ja
Publication of JP2017199901A5 publication Critical patent/JP2017199901A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】良好な信頼性を有する半導体装置を提供する。
【解決手段】第１のバリア絶縁膜と、その上の第１のゲート電極と、その上の第１のゲート絶縁膜と、その上の酸化物半導体膜と、その上に、離して配置されたソース・ドレイン電極と、それらの上の第２のゲート絶縁膜と、その上に、一部がソース電極とドレイン電極の間の領域と重なるように配置された第２のゲート電極と、それらを覆って、酸化物半導体膜の側面、ソース・ドレイン電極の側面及び第１のゲート絶縁膜の上面に接して配置された第２のバリア絶縁膜と、その上の第３のバリア絶縁膜と、を有し、第１乃至第３のバリア絶縁膜は、第１及び第２のゲート絶縁膜より、水素、水及び酸素の透過性が低く、第３のバリア絶縁膜は、第２のバリア絶縁膜より膜厚が薄く、ソース・ドレイン電極の酸化物半導体膜と接する層は、導電性酸化物膜を有し、導電性酸化物膜は、酸化物半導体膜より酸素欠損量が多い。
【選択図】図１

Description

本発明の一態様は、半導体装置、及び半導体装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている（特許文献１及び特許文献２参照）。
さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献３参照）。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
しかしながら、活性層として酸化物半導体が設けられたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしまうことがある。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９６７４号公報
そこで、本発明の一態様は、良好な信頼性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、不純物が低減された酸化物半導体を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、酸素欠損が低減された酸化物半導体を有する半導体装置を提供することを課題の一つとする。
または、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様では、酸化物半導体の周囲の酸化物絶縁体から過剰酸素を酸化物半導体に供給することで、酸化物半導体中の酸素欠損の低減を図る。
さらに、酸化物半導体の周囲の酸化物絶縁体などから、水または水素などの不純物が酸化物半導体に混入することを防ぐため、熱処理などにより酸化物絶縁体などの脱水、脱水素化を図る。さらに、脱水、脱水素化を行った、酸化物絶縁体などに水または水素などの不純物が外部から混入することを防ぐため、当該酸化物絶縁体及び酸化物半導体を覆って、水または水素などの不純物に対してバリア性を有する絶縁体を形成する。
さらに、上記水または水素などの不純物に対してバリア性を有する絶縁体を、酸素を透過させにくいものとする。これによって、酸素が外方拡散するのを防ぎ、酸化物半導体及び周囲の酸化物絶縁体に効果的に酸素を供給する。
さらに、本発明の一態様では、ソース電極またはドレイン電極として機能する導電体を積層構造とし、ソース電極またはドレイン電極の酸化物半導体層と接する層に導電性酸化物を用いる。これにより、酸化物半導体中、または酸化物半導体の周囲の水または水素などの不純物を導電性酸化物にゲッタリングさせることができる。
このようにして、酸化物半導体及び周囲の酸化物絶縁体に含まれる、水または水素などの不純物濃度を低減し、且つ酸化物半導体中の酸素欠損の低減を図る。
（１）本発明の一態様は、第１のバリア絶縁膜と、第１のバリア絶縁膜の上に配置された第１のゲート電極と、第１のゲート電極の上に配置された第１のゲート絶縁膜と、第１のゲート絶縁膜の上に配置された酸化物半導体膜と、酸化物半導体膜の上に、離して配置されたソース電極及びドレイン電極と、酸化物半導体膜、ソース電極及びドレイン電極の上に配置された第２のゲート絶縁膜と、第２のゲート絶縁膜の上に、少なくとも一部がソース電極とドレイン電極の間の領域と重なるように配置された第２のゲート電極と、酸化物半導体膜、ソース電極、ドレイン電極、第２のゲート電極、及び第２のゲート絶縁膜を覆って、酸化物半導体膜の側面、ソース電極の側面、ドレイン電極の側面及び第１のゲート絶縁膜の上面に接して配置された第２のバリア絶縁膜と、第２のバリア絶縁膜の上に配置された第３のバリア絶縁膜と、を有し、第１のバリア絶縁膜、第２のバリア絶縁膜及び第３のバリア絶縁膜は、第１のゲート絶縁膜及び第２のゲート絶縁膜より、水素、水及び酸素の透過性が低く、第３のバリア絶縁膜は、第２のバリア絶縁膜より膜厚が薄く、ソース電極及びドレイン電極は積層構造であり、ソース電極及びドレイン電極の酸化物半導体膜と接する層は、導電性酸化物膜を有し、導電性酸化物膜は、酸化物半導体膜より酸素欠損量が多いことを特徴とする半導体装置である。
（２）本発明の一態様は、第１の絶縁体と、第１の絶縁体の上に配置された第２の絶縁体と、第２の絶縁体の上に配置された第１の導電体と、第１の導電体の上に配置された第３の絶縁体と、第３の絶縁体の上に配置された第１の酸化物と、第１の酸化物の上に配置された第２の酸化物と、第２の酸化物の上に、離して配置された第１の導電性酸化物及び第２の導電性酸化物と、第１の導電性酸化物の上に配置された第２の導電体と、第２の導電性酸化物の上に配置された第３の導電体と、第２の酸化物、第１の導電性酸化物、第２の導電性酸化物、第２の導電体及び第３の導電体の上に配置され、第２の酸化物の上面と、第２の酸化物の側面と、第１の酸化物の側面と、第３の絶縁体の上面と接する第３の酸化物と、第３の酸化物の上に配置された第４の絶縁体と、第４の絶縁体の上に、少なくとも一部が第２の導電体と第３の導電体の間の領域と重なるように配置された第４の導電体と、第１乃至第３の酸化物、第１の導電性酸化物、第２の導電性酸化物、第２乃至第４の導電体、及び第４の絶縁体を覆って、第１の導電性酸化物の側面、第２の導電性酸化物の側面、第２の酸化物の側面及び第３の絶縁体の上面に接して配置された第５の絶縁体と、第５の絶縁体の上に配置された第６の絶縁体と、を有し、第１の絶縁体、第２の絶縁体、第５の絶縁体及び第６の絶縁体は、第３の絶縁体及び第４の絶縁体より、水素、水及び酸素の透過性が低く、第１の絶縁体は、第２の絶縁体より膜厚が薄く、第６の絶縁体は、第５の絶縁体より膜厚が薄く、第１の導電性酸化物及び第２の導電性酸化物は、第２の酸化物より酸素欠損量が多いことを特徴とする半導体装置である。
（２）において、さらに第４の導電体の上面に接して配置された第７の絶縁体を有し、第７の絶縁体は、第３の絶縁体及び第４の絶縁体より、酸素の透過性が低いことが好ましい。
また、（２）において、さらに第２の導電体の上面に接して配置された第８の絶縁体と、第３の導電体の上面に接して配置された第９の絶縁体と、を有し、第８の絶縁体及び第９の絶縁体は、第３の絶縁体及び第４の絶縁体より、酸素の透過性が低いことが好ましい。また、上記において、第８の絶縁体及び第９の絶縁体は、酸素と、アルミニウムを含むことが好ましい。
また、（２）において、さらに第６の絶縁体の上に配置された第１０の絶縁体と、第１０の絶縁体の上に配置された第１１の絶縁体と、第１１の絶縁体の上に配置された第１２の絶縁体と、を有し、第３の絶縁体、第５の絶縁体、第６の絶縁体及び第１０の絶縁体は、第２の絶縁体に達する開口を有し、第１１の絶縁体は、当該開口を介して第２の絶縁体の上面に接し、開口は、第２の酸化物より外側を囲むように設けられ、第１１の絶縁体及び第１２の絶縁体は、第１０の絶縁体より、水素、水及び酸素の透過性が低く、第１２の絶縁体は、第１１の絶縁体より膜厚が薄いことが好ましい。
また、（２）において、第１の導電性酸化物及び第２の導電性酸化物は、インジウムを含むことが好ましい。また、（２）において、第１の導電性酸化物及び第２の導電性酸化物に含まれるインジウムの密度は、第２の酸化物に含まれるインジウムの密度より大きいことが好ましい。また、（２）において、第１の導電性酸化物及び第２の導電性酸化物が亜鉛を含むことが好ましい。また、（２）において、第１の導電性酸化物及び第２の導電性酸化物が錫及びシリコンを含むことが好ましい。
また、（２）において、第１乃至第３の酸化物は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎとを含むことが好ましい。また、（２）において、第３の絶縁体及び第４の絶縁体は、酸素と、シリコンを含むことが好ましい。また、（２）において、第１の絶縁体、第２の絶縁体、第５の絶縁体及び第６の絶縁体は、酸素と、アルミニウムを含むことが好ましい。
本発明の一態様により、良好な信頼性を有する半導体装置を提供することができる。または、本発明の一態様により、不純物が低減された酸化物半導体を有する半導体装置を提供することができる。または、本発明の一態様により、酸素欠損が低減された酸化物半導体を有する半導体装置を提供することができる。
または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置の上面図及び断面図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係る半導体装置の作製方法を示すフローチャート。 本発明の一態様に係る半導体装置の作製方法を示すフローチャート。 本発明の一態様に係るトランジスタの作製方法を示す図の一部の拡大図。 本発明に係る酸化物半導体の原子数比の範囲を説明する図。 酸化物半導体の積層構造のバンド図。 本発明の一態様に係る半導体装置の上面図及び断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の実施例に係るＳＳＤＰ−ＳＩＭＳ分析の結果を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。また、「酸化物」という用語を、酸化膜と言い換えることができる。
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
（実施の形態１）
本実施の形態では、良好な信頼性を有するトランジスタが設けられた半導体装置、及び当該半導体装置の作製方法について、図１乃至図２７を用いて説明する。本実施の形態に示す半導体装置に設けられたトランジスタでは、活性層として酸化物半導体を用いている。当該酸化物半導体中の水または水素などの不純物濃度を低減させ、過剰酸素を供給して酸素欠損を低減させることにより、半導体装置に設けられたトランジスタの信頼性を向上させることができる。
＜半導体装置１０００の構成例＞
図１（Ａ）〜（Ｅ）は、半導体装置１０００を示す上面図および断面図である。半導体装置１０００はトランジスタ２００およびトランジスタ４００を有する。基板（図示せず）の上に形成されたトランジスタ２００およびトランジスタ４００は、異なる構成を有する。例えば、トランジスタ４００は、トランジスタ２００と比較して、バックゲート電圧及びトップゲート電圧が０Ｖのときのドレイン電流（以下、Ｉｃｕｔと呼ぶ。）が小さい構成とすればよい。トランジスタ４００をスイッチング素子として、トランジスタ２００のバックゲートの電位を制御できる構成とする。これにより、トランジスタ２００のバックゲートと接続するノードを所望の電位にした後、トランジスタ４００をオフ状態にすることで、トランジスタ２００のバックゲートと接続するノードの電荷が消失することを抑制することができる。
ここで、図１（Ａ）は半導体装置１０００の上面図である。図１（Ｂ）は、図１（Ａ）中の一点鎖線Ｌ１−Ｌ２に対応しており、トランジスタ２００およびトランジスタ４００のチャネル長方向の断面図である。また、図１（Ｃ）は、図１（Ａ）中の一点鎖線Ｗ１−Ｗ２に対応しており、トランジスタ２００のチャネル幅方向の断面図である。また、図１（Ｄ）は、図１（Ａ）中の一点鎖線Ｗ３−Ｗ４に対応するトランジスタ２００のチャネル幅方向の断面図である。また、図１（Ｅ）は、図１（Ａ）中の一点鎖線Ｗ５−Ｗ６に対応しており、トランジスタ４００のチャネル幅方向の断面図である。
以下、トランジスタ２００とトランジスタ４００の構成についてそれぞれ図１（Ａ）〜（Ｅ）を用いて説明する。なお、トランジスタ２００とトランジスタ４００の構成材料の詳細については＜構成材料について＞で詳細に説明する。
〔トランジスタ２００〕
図１（Ａ）〜（Ｄ）に示すように、トランジスタ２００は、絶縁体２１０の上に配置された絶縁体２１２と、絶縁体２１２の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、導電体２０５の上に配置された絶縁体２２０、絶縁体２２２、および絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０ｂの上に配置された導電性酸化物２４１ａ、および導電性酸化物２４１ｂ（以下、導電性酸化物２４１ａと導電性酸化物２４１ｂをまとめて導電性酸化物２４１という場合がある。）と、導電性酸化物２４１の上に配置された導電体２４０ａ、および導電体２４０ｂ（以下、導電体２４０ａと導電体２４０ｂをまとめて導電体２４０という場合がある。）と、導電体２４０の上に配置された層２４５ａ、および層２４５ｂ（以下、層２４５ａと層２４５ｂをまとめて層２４５という場合がある。）と、酸化物２３０ｃの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０（導電体２６０ａ、導電体２６０ｂ、および導電体２６０ｃ）と、導電体２６０ｃの上に配置された層２７０と、層２７０の上に配置された絶縁体２７２と、絶縁体２７２の上に配置された絶縁体２７４と、を有する。
絶縁体２１２及び絶縁体２１４は、下層から水または水素などの不純物がトランジスタ２００などに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体２１２及び絶縁体２１４は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。これにより、絶縁体２１０より下層から水または水素などの不純物が絶縁体２１２及び絶縁体２１４より上層に拡散するのを抑制することができる。なお、絶縁体２１２及び絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一が透過しにくいことが好ましい。また、以下において、不純物が透過しにくい絶縁性材料について記載する場合も同様である。
また、例えば、絶縁体２１２は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。これにより、絶縁体２１２を良好な被覆性で成膜し、クラックやピンホールなどが形成されることを抑制することができる。また、例えば、絶縁体２１４をスパッタリング法を用いて成膜することが好ましい。これにより、絶縁体２１２より速い成膜速度で成膜でき、絶縁体２１２より生産性よく膜厚を大きくすることができる。このような絶縁体２１２と絶縁体２１４の積層にすることで、水または水素などの不純物に対するバリア性を向上させることができる。なお、絶縁体２１２は、絶縁体２１４の上に設ける構成としてもよい。また、絶縁体２１４が不純物に対して十分なバリア性を持つ場合、絶縁体２１２を設けない構成としてもよい。
また、絶縁体２１２及び絶縁体２１４は、酸素（例えば、酸素原子または酸素分子など）が透過しにくい絶縁性材料を用いることが好ましい。これにより、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。これにより、酸化物２３０ｂに効果的に酸素を供給することができる。
ここで、絶縁体２１０、絶縁体２１２、および絶縁体２１４を貫通する開口が形成されている。また、絶縁体２１６に複数の開口が形成されており、その少なくとも一つは、絶縁体２１０、絶縁体２１２、および絶縁体２１４の開口の位置に重なるように形成され、当該開口の径は、絶縁体２１０、絶縁体２１２、および絶縁体２１４の開口より大きい。また、絶縁体２１６の他の開口は絶縁体２１４の上面に達し、図１（Ｂ）に示すように、当該絶縁体２１６の開口に合わせて絶縁体２１４の上面に凹部が形成される場合もある。
絶縁体２１６の開口の内壁に接して導電体２０５ａが形成され、さらに内側に導電体２０５ｂが形成されている。ここで、導電体２０５ａおよび導電体２０５ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。導電体２０５は、ゲート電極の一方として機能できる。
また、導電体２０５と同じように導電体２０７を設けてもよい。導電体２０７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６に形成された開口の中に設けられている。導電体２０７の絶縁体２１６と同じ層に形成される部分が配線として機能し、導電体２０７の絶縁体２１０、絶縁体２１２、および絶縁体２１４と同じ層に形成される部分がプラグとして機能する。導電体２０７は、上記開口の内壁に接して導電体２０７ａが形成され、導電体２０７ａを介して開口の内側に導電体２０７ｂが形成される。ここで、導電体２０７ａおよび導電体２０７ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。このような導電体２０７を設けることで、絶縁体２１０より下層に位置する配線、回路素子、半導体素子などと接続することができる。また、導電体２０７より上層に同様の配線とプラグを設けることにより、上層に位置する配線、回路素子、半導体素子などと接続することができる。
ここで、導電体２０５ａ及び導電体２０７ａは、水または水素などの不純物が透過しにくい導電性材料を用いることが好ましい。また、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体２１０より下層から水または水素などの不純物が導電体２０５または導電体２０７を通じて上層に拡散するのを抑制することができる。なお、導電体２０５ａ及び導電体２０７ａは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一が透過しにくいことが好ましい。また、以下において、不純物が透過しにくい導電性材料について記載する場合も同様である。
また、導電体２０５ｂ及び導電体２０７ｂに、銅など酸化シリコン中を拡散しやすい金属を用いる場合、絶縁体２２０として、窒化シリコン、窒化酸化シリコンなどの銅が透過しにくい絶縁性材料を用いることにより、銅などの不純物が絶縁体２２０より上に拡散することを防ぐことができる。このとき、導電体２０５ａ、導電体２０７ａも銅が透過しにくい導電性材料を用いて、銅などの不純物が導電体２０５ａ、導電体２０５ｂの外に拡散しないようにすることが好ましい。
また、絶縁体２２２は、水または水素などの不純物、および酸素が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２１０より下層から水または水素などの不純物が絶縁体２１２及び絶縁体２１４より上層に拡散するのを抑制することができる。さらに、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。
絶縁体２２４は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。具体的には、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁体を用いることが好ましい。なお、加熱により放出される酸素を「過剰酸素」ともいう。このような絶縁体２２４を酸化物２３０に接して設けることにより、酸化物２３０ｂに効果的に酸素を供給することができる。
また、絶縁体２２４中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体２２４の水素の脱離量は、ＴＤＳにおいて、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体２２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁膜として機能できる。
酸化物２３０ａは、例えば、酸素雰囲気下で成膜した酸化物を用いることが好ましい。これにより、酸化物２３０ａの形状の安定を図ることができる。なお、酸化物２３０ａ乃至酸化物２３０ｃの構成の詳細については後述する。
トランジスタ２００に安定した電気特性及び、良好な信頼性を付与するには、酸化物２３０ｂが、酸化物中の不純物及び酸素欠損が低減され、高純度真性または実質的に高純度真性であることが好ましい。高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となり、信頼性が低下する場合がある。
従って、トランジスタの電気特性を安定させ、信頼性を向上させるためには、酸化物中の酸素欠損及び不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
また、酸化物２３０ｂは、酸化物２３０ａおよび酸化物２３０ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物２３０ｂとして、酸化物２３０ａおよび酸化物２３０ｃよりも電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
また、酸化物２３０ｂは、第１の領域、第２の領域、および第３の領域を有する。第３の領域は、上面図において第１の領域と第２の領域に挟まれる。トランジスタ２００は、酸化物２３０ｂの第１の領域上に接して導電性酸化物２４１ａを有し、導電性酸化物２４１ａの上に接して導電体２４０ａを有する。また、トランジスタ２００は、酸化物２３０ｂの第２の領域上に接して導電性酸化物２４１ｂを有し、導電性酸化物２４１ｂの上に接して導電体２４０ｂを有する。導電体２４０ａ及び導電性酸化物２４１ａは、ソース電極またはドレイン電極の一方として機能し、導電体２４０ｂ及び導電性酸化物２４１ｂは、ソース電極またはドレイン電極の他方として機能できる。よって、酸化物２３０ｂの第１の領域または第２の領域の一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、酸化物２３０ｂの第３の領域はチャネル形成領域として機能できる。
導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、酸化物２３０ｂ中、または酸化物２３０ｂ周囲の絶縁体などから水または水素などの不純物をゲッタリングする効果（ゲッター作用という場合もある）を有することが好ましい。なお、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、少なくとも水素原子または水素分子を吸収する効果を有することが好ましいが、例えば、水分子など他の不純物を吸収する効果を有していてもよい。
導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、シリコンを添加したインジウム錫酸化物、インジウム亜鉛酸化物などを用いることができる。また、タングステンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、またはチタンを含むインジウム錫酸化物、を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。また、上記の材料で形成される酸化物を複数積層して用いてもよい。
ここで、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、金属酸化物からなり、その酸素欠損などに水素を捕獲することができる。例えば、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、酸素欠損を多く含むことにより、より多くの水素をゲッタリングすることができる。特に、導電性酸化物２４１ａ及び導電性酸化物２４１ｂの酸素欠損量を酸化物２３０ｂの酸素欠損量より多くすることが好ましい。このような構成にすることで、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、酸化物２３０ｂから効率的に水素をゲッタリングすることができる。また、このとき、導電性酸化物２４１ａ及び導電性酸化物２４１ｂの酸素欠損に捕獲された水素の量は、酸化物２３０ｂの酸素欠損に捕獲された水素の量より多くなる場合がある。
なお、導電性酸化物２４１ａ、導電性酸化物２４１ｂ、および酸化物２３０ｂに含まれる酸素欠損の量は、例えば、一定電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）などを用いて評価すればよい。ＣＰＭを用いることで、試料中の酸素欠損に起因する深い欠陥準位について評価を行うことができる。また、導電性酸化物２４１ａ、導電性酸化物２４１ｂ、および酸化物２３０ｂに含まれる酸素欠損に捕獲された水素の量は、例えば、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）分析などを用いて評価すればよい。ＥＳＲを用いることで、試料中の酸素欠損に捕獲された水素に起因する伝導電子について評価を行うことができる。
導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、酸素欠損に捕獲した水素を、−４０℃以上８５℃以下、より好ましくは−４０℃以上１２５℃以下の環境下で保持しておけることが好ましい。このような構成にすることにより、半導体装置の完成後も、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、周囲の絶縁体などに含まれる水または水素などの不純物をゲッタリングし、酸化物２３０ｂ中の水または水素などの不純物もゲッタリングすることができる。さらに、ゲッタリングした水素を、酸化物２３０ｂなどに拡散させることなく、導電性酸化物２４１ａ及び導電性酸化物２４１ｂに保持しておくことができる。
また、このように、導電性酸化物２４１ａ及び導電性酸化物２４１ｂが酸素欠損または酸素欠損に捕獲された水素を多く有することで、導電性酸化物２４１ａ及び導電性酸化物２４１ｂの抵抗率を低減することができる。導電性酸化物２４１ａ及び導電性酸化物２４１ｂの抵抗率は、酸化物２３０ｂの第３の領域よりも低いことが好ましい。例えば、導電性酸化物２４１ａ及び導電性酸化物２４１ｂの抵抗率を、１．０×１０６μΩｃｍ以下にすることが好ましく、１．０×１０５μΩｃｍ以下にすることがより好ましい。このような構成にすることにより、トランジスタ２００のオン電流向上を図ることができる。
また、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、酸化物２３０ｂとオーミックコンタクトが形成されることが好ましい。このため、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは酸化物２３０ｂと少なくとも一種類以上、より好ましくは２種類以上共通の元素を有することが好ましい。このような構成にすることで、導電性酸化物２４１ａ及び導電性酸化物２４１ｂと酸化物２３０ｂの間に欠陥準位密度が低い混合層を形成することができ、オーミックコンタクトを形成しやすくなる。
また、導電性酸化物２４１ａ（導電性酸化物２４１ｂ）は、導電体２４０ａ（導電体２４０ｂ）とオーミックコンタクトが形成されることが好ましい。このため、導電体２４０ａ及び導電体２４０ｂは、スパッタ法による成膜時に、導電性酸化物２４１ａ及び導電性酸化物２４１ｂに窒素などの不純物を添加して、導電性酸化物２４１ａ及び導電性酸化物２４１ｂのキャリア密度を高くすることができる、導電体が好ましい。例えば導電体２４０ａ及び導電体２４０ｂに窒化チタンなどを用いることが好ましい。また、上記のように、導電性酸化物２４１ａ及び導電性酸化物２４１ｂが酸素欠損を多く含む構成とすることにより、導電体２４０ａ（導電体２４０ｂ）が導電性酸化物２４１ａ（導電性酸化物２４１ｂ）から酸素を吸収しにくくすることができる。よって、導電体２４０ａ及び導電体２４０ｂが酸化して高抵抗化することを抑制することができる。
なお、導電性酸化物２４１ａ及び導電性酸化物２４１ｂを積層構造で形成する場合、導電性酸化物２４１ａ及び導電性酸化物２４１ｂの下層を酸化物２３０ｂとオーミックコンタクトを形成しやすい材料構成とし、導電性酸化物２４１ａ及び導電性酸化物２４１ｂの上層を導電体２４０ａ及び導電体２４０ｂとオーミックコンタクトを形成しやすい構成としてもよい。
ここで、導電体２４０ａ、導電体２４０ｂ、導電性酸化物２４１ａ、および導電性酸化物２４１ｂの酸化物２３０ｃと接する側の側面が９０°未満のテーパー角を有することが好ましい。導電体２４０ａ、導電体２４０ｂ、導電性酸化物２４１ａ、および導電性酸化物２４１ｂの酸化物２３０ｃと接する側の側面と底面のなす角が４５°以上７５°以下であることが好ましい。このように導電体２４０ａ、導電体２４０ｂ、導電性酸化物２４１ａ、および導電性酸化物２４１ｂを形成することにより、酸化物２３０ｃを導電体２４０が形成する段差部にも被覆性良く成膜することができる。これにより、酸化物２３０ｃが段切れなどを起こして、酸化物２３０ｂと絶縁体２５０などが接するのを防ぐことができる。
また、導電体２４０ａ上に層２４５ａが形成され、導電体２４０ｂ上に層２４５ｂが形成される。ここで、層２４５ａおよび層２４５ｂは、酸素が透過しにくい材料を用いることが好ましく、例えば酸化アルミニウムなどを用いることができる。これにより、導電体２４０ａ及び導電体２４０ｂの酸化によって周囲の過剰酸素が消費されることを防ぐことができる。
酸化物２３０ｃは、層２４５ａ、層２４５ｂ、導電体２４０ａ、導電体２４０ｂ、導電性酸化物２４１ａ、導電性酸化物２４１ｂ、および酸化物２３０ｂ上に形成される。ここで、酸化物２３０ｃは、酸化物２３０ｂの上面と、酸化物２３０ｂのチャネル幅方向の側面と、酸化物２３０ａのチャネル幅方向の側面と、絶縁体２２４の上面と接する。酸化物２３０ｃは、酸化物２３０ｂに酸素を供給する機能を有する場合がある。また、酸化物２３０ｃの上に絶縁体２５０を形成することにより、絶縁体２５０から水または水素などの不純物が酸化物２３０ｂに直接浸入することを防ぐことができる。また、例えば、酸素雰囲気下で成膜した酸化物を用いることが好ましい。これにより、酸化物２３０ｃの形状の安定を図ることができる。
絶縁体２５０はゲート絶縁膜として機能できる。絶縁体２５０は、絶縁体２２４と同様に、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体２５０を酸化物２３０に接して設けることにより、酸化物２３０ｂに効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体２５０上に導電体２６０ａが形成され、導電体２６０ａ上に導電体２６０ｂが形成され、導電体２６０ｂ上に導電体２６０ｃを有する。絶縁体２５０および導電体２６０は、第３の領域と重なる領域が形成される。また、絶縁体２５０、導電体２６０ａ、導電体２６０ｂおよび導電体２６０ｃの端部は概略一致する。
なお、導電体２０５または導電体２６０の一方はゲート電極として機能でき、他方はバックゲート電極として機能できる。ゲート電極とバックゲート電極で半導体のチャネル形成領域を挟むように配置される。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
導電体２６０ａは、酸化物で導電性を有するものが好ましい。例えば、酸化物２３０として用いることができるＩｎ−Ｇａ−Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。
導電体２６０ｂは、導電体２６０ａに窒素などの不純物を添加して導電体２６０ａの導電性を向上できる導電体が好ましい。例えば導電体２６０ｂは、窒化チタンなどを用いることが好ましい。
また、導電体２６０上に層２７０が形成されている。ここで、層２７０は、酸素が透過しにくい材料を用いることが好ましく、例えば酸化アルミニウムなどを用いることができる。これにより、導電体２６０の酸化によって周囲の過剰酸素が消費されることを防ぐことができる。このように、層２７０はゲートを保護するゲートキャップとしての機能を有する。層２７０および酸化物２３０ｃは、導電体２６０の端部を越えて延伸し、当該延伸部分で重畳する領域を有し、層２７０の端部と酸化物２３０ｃの端部は概略一致している。
絶縁体２７２は、酸化物２３０、導電性酸化物２４１、導電体２４０、層２４５、絶縁体２５０、導電体２６０、および層２７０を覆って設けられている。さらに絶縁体２７２は、酸化物２３０ｂの側面、導電性酸化物２４１ａの側面、導電性酸化物２４１ｂの側面、および絶縁体２２４の上面と接して設けられている。さらに、絶縁体２７２の上に絶縁体２７４が設けられている。絶縁体２７２及び絶縁体２７４は、上層から水または水素などの不純物がトランジスタ２００などに混入するのを防ぐバリア絶縁膜として機能できる。
ここで、絶縁体２７２は、スパッタリング法を用いて成膜された酸化物絶縁体を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような絶縁体２７２を用いることにより、絶縁体２２４及び酸化物２３０ｂの絶縁体２７２と接する面に酸素を添加して、酸素過剰な状態にできる。
また、絶縁体２７２及び絶縁体２７４は、加熱処理を行うことにより、導電性酸化物２４１ａ、導電性酸化物２４１ｂ、酸化物２３０および絶縁体２２４中の水素をゲッタリングして、外方拡散させる機能を持つことが好ましく、例えば、酸化アルミニウムを用いることが好ましい。これにより、導電性酸化物２４１、絶縁体２２４及び酸化物２３０ｂ中の水または水素などの不純物濃度を低減させることができる。上述の通り、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは酸化物２３０ｂから水素をゲッタリングする機能を有する場合、上記のように、導電性酸化物２４１ａ及び導電性酸化物２４１ｂの側面に接して絶縁体２７２を設けることで、捕獲した水素を絶縁体２７４の外に排出することができる。
また、絶縁体２７２及び絶縁体２７４は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。このような絶縁体２７２を用いることにより、絶縁体２７４より上層から水または水素などの不純物が絶縁体２７２より下層に拡散するのを抑制することができる。
さらに、絶縁体２７４はＡＬＤ法を用いて成膜された酸化物絶縁体を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。ＡＬＤ法を用いて成膜された絶縁体２７４は、良好な被覆性を有し、クラックやピンホールなどの形成が抑制された膜となる。絶縁体２７２及び絶縁体２７４は凹凸を有する形状の上に設けられるが、ＡＬＤ法で成膜された絶縁体２７４を用いることにより、段切れ、クラック、ピンホールなどが形成されることなく、トランジスタ２００を絶縁体２７４で覆うことができる。これにより、絶縁体２７２に段切れなどが発生しても、絶縁体２７２を絶縁体２７４で覆うことができるので、絶縁体２７２と絶縁体２７４の積層膜の、水または水素などの不純物に対するバリア性をより顕著に向上させることができる。
また、絶縁体２７２をスパッタリング法で成膜し、絶縁体２７４をＡＬＤ法で成膜した場合、導電体２６０ｃの上面が被形成面となる部分の膜厚（以下、第１の膜厚とよぶ。）と、酸化物２３０ａ、酸化物２３０ｂ、導電性酸化物２４１、および導電体２４０の側面が被形成面となる部分の膜厚（以下、第２の膜厚とよぶ。）と、で絶縁体２７２及び絶縁体２７４で膜厚の比が異なる場合がある。絶縁体２７２では、第１の膜厚と、第２の膜厚とを同程度の大きさとすることができる。これに対して、絶縁体２７４では、第１の膜厚が第２の膜厚より大きくなる場合が多く、例えば、第１の膜厚が第２の膜厚の２倍程度になる場合がある。
また、絶縁体２７２及び絶縁体２７４は、酸素が透過しにくい絶縁性材料を用いることが好ましい。これにより、絶縁体２２４、絶縁体２５０などに含まれる酸素が上方拡散するのを抑制することができる。
このように、トランジスタ２００は、絶縁体２７４、絶縁体２７２、絶縁体２１４、および絶縁体２１２に挟まれる構造とすることによって、酸素を外方拡散させず、絶縁体２２４、酸化物２３０、および絶縁体２５０中に多くの酸素を含有させることができる。さらに、絶縁体２７４の上方および絶縁体２１２の下方から水または水素などの不純物が混入するのを防ぎ、絶縁体２２４、酸化物２３０、および絶縁体２５０中の不純物濃度を低減させることができる。
さらに、酸化物２３０ｂに接して導電性酸化物２４１を形成することによって、導電性酸化物２４１の周囲の水または水素などの不純物を導電性酸化物２４１がゲッタリングし、酸化物２３０ｂに水または水素などの不純物が混入するのを防ぎ、酸化物２３０ｂに含まれる水または水素などの不純物も導電性酸化物２４１がゲッタリングすることができる。これにより、さらに酸化物２３０ｂ中の不純物濃度を低減することができる。
このようにして、トランジスタ２００の活性層として機能する酸化物２３０ｂ中の酸素欠損を低減し、水または水素などの不純物濃度を低減することで、トランジスタ２００の電気特性を安定させ、信頼性を向上させることができる。
絶縁体２７４の上には、絶縁体２８０が設けられている。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
さらに、絶縁体２８０の上に絶縁体２８２が設けられ、絶縁体２８２の上に絶縁体２８４が設けられている。絶縁体２８２及び絶縁体２８４は、上層から水または水素などの不純物がトランジスタ２００などに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体２８２及び絶縁体２８４は、絶縁体２７２及び絶縁体２７４と同様に、水または水素などの不純物、および酸素が透過しにくい絶縁性材料、例えば酸化アルミニウムを用いることが好ましい。
絶縁体２８２及び絶縁体２８４は、絶縁体２７２及び絶縁体２７４と同様に、加熱処理を行うことにより、絶縁体２８０中の水素をゲッタリングする性質を持つことが好ましく、例えば、酸化アルミニウムを用いることが好ましい。このような絶縁体２８２及び絶縁体２８４を設けることで、絶縁体２８０の膜中の水または水素などの不純物濃度を低減することができる。
また、絶縁体２８４は、絶縁体２７４と同様に、ＡＬＤ法を用いて成膜された酸化物絶縁体を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような絶縁体２８４を用いることにより、絶縁体２８４より上層から水または水素などの不純物が絶縁体２８２より下層に拡散するのを抑制することができる。
ここで、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２７２、絶縁体２７４及び絶縁体２８０には、絶縁体２１４に達する開口４８０が形成されている。絶縁体２８２は、開口４８０の内側にも成膜されており、絶縁体２１４の上面と接している。なお、図１（Ａ）では、Ｗ１−Ｗ２方向に伸長された開口４８０の一部だけが示されているが、開口４８０はトランジスタ２００及びトランジスタ４００を囲むように形成され、少なくとも酸化物２３０より外側を囲むように開口４８０が形成される。また、開口４８０を上面視した形状は閉じた形状であり、開口４８０より内側の領域と開口４８０より外側の領域を分断していることが好ましい。開口４８０において、絶縁体２１４の上面と絶縁体２８２の下面が接しており、開口４８０で囲まれる領域は、絶縁体２１４と絶縁体２８２で囲まれる領域ということができる。
このような構造とすることにより、トランジスタ２００を基板の上下方向だけでなく、側面方向からも絶縁体２８２及び絶縁体２８４で囲んで封止することができる。これにより、絶縁体２８４の外側から水または水素などの不純物がトランジスタ２００及びトランジスタ４００に拡散するのを防ぐことができる。さらに、絶縁体２８４をＡＬＤ法で成膜することにより、絶縁体２８４は、開口４８０においても段切れなどを起こさず成膜される。これにより、絶縁体２８２に段切れなどが発生しても、絶縁体２８４で覆うことができるので、絶縁体２８２と絶縁体２８４の積層膜の、不純物に対するバリア性を向上させることができる。
また、開口４８０は、半導体装置１０００を切り出すダイシングラインまたはスクライブラインの内側に位置するように設けることが好ましい。これにより、半導体装置１０００を切り出した時も、絶縁体２８０、絶縁体２２４、絶縁体２１６などの側面が絶縁体２８２及び絶縁体２８４で封止されたままなので、これらの絶縁体から、水または水素などの不純物が浸入してトランジスタ２００及びトランジスタ４００に拡散するのを防ぐことができる。なお、ダイシングラインまたはスクライブラインの内側に開口４８０で囲まれる領域を複数設け、複数の半導体装置を個別に、絶縁体２８２及び絶縁体２８４で封止する構造としてもよい。
さらに、半導体装置の完成後も、導電性酸化物２４１は、周囲の絶縁体などに含まれる水または水素などの不純物をゲッタリングし、酸化物２３０ｂ中の水または水素などの不純物もゲッタリングすることができる。そして、ゲッタリングした水素を、酸化物２３０ｂなどに拡散させることなく、導電性酸化物２４１に保持しておくことができる。よって、半導体装置の完成後に、微量な水または水素などの不純物が長い時間をかけて継続的にトランジスタ２００に侵入しても、当該不純物は導電性酸化物２４１にゲッタリングされ、酸化物２３０ｂの不純物濃度を低い状態で維持し続けることができる。このようにして、トランジスタ２００の長期信頼性を向上させることができる。
〔トランジスタ４００〕
図１（Ａ）（Ｂ）（Ｅ）に示すように、トランジスタ４００は、絶縁体２１０の上に配置された絶縁体２１２と、絶縁体２１２の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された導電体４０３（導電体４０３ａ、および導電体４０３ｂ）、導電体４０５（導電体４０５ａ、および導電体４０５ｂ）、導電体４０７（導電体４０７ａ、および導電体４０７ｂ）と、導電体４０３、導電体４０５、および導電体４０７の上に配置された絶縁体２２０、絶縁体２２２、および絶縁体２２４と、絶縁体２２４、導電体４０５ｂ、および導電体４０７ｂの上に配置された酸化物４３０と、酸化物４３０の上に配置された絶縁体４５０と、絶縁体４５０の上に配置された導電体４６０（導電体４６０ａ、導電体４６０ｂ、および導電体４６０ｃ）と、導電体４６０ｃの上に配置された層４７０と、層４７０の上に配置された絶縁体２７２と、絶縁体２７２の上に配置された絶縁体２７４と、を有する。以下、トランジスタ２００で説明した構成については省略する。
絶縁体２１６の開口に導電体４０３、導電体４０５、および導電体４０７が設けられる。導電体４０３、導電体４０５、および導電体４０７は導電体２０５と同様の構成にすることが好ましい。絶縁体２１６の開口の内側に接して導電体４０３ａが形成され、さらに内側に導電体４０３ｂが形成されている。導電体４０５及び導電体４０７も、導電体４０３と同様の構成である。導電体４０５または導電体４０７の一方は、ソース電極またはドレイン電極の一方として機能でき、他方は、ソース電極またはドレイン電極の他方として機能できる。
酸化物４３０は、酸化物２３０ｃと同様の構成とすることが好ましい。また、酸化物４３０は、第１の領域、第２の領域、および第３の領域を有する。第３の領域は、上面図において第１の領域と第２の領域に挟まれる。トランジスタ４００は、酸化物４３０の第１の領域の下に導電体４０５ｂを有し、酸化物４３０の第２の領域の下に導電体４０７ｂを有する。よって、酸化物４３０の第１の領域または第２の領域の一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、酸化物４３０の第３の領域はチャネル形成領域として機能できる。
なお、トランジスタ２００では、酸化物２３０ｂにチャネルが形成されるが、トランジスタ４００では酸化物４３０にチャネルが形成される。酸化物２３０ｂと酸化物４３０は、電気的性質の異なる半導体材料を用いることが好ましい。酸化物２３０ｂと酸化物４３０に電気的性質の異なる半導体材料を用いることで、トランジスタ２００とトランジスタ４００の電気特性を異ならせることができる。
また、例えば、酸化物４３０に、酸化物２３０ｂよりも電子親和力が小さい半導体を用いることで、トランジスタ４００のしきい値電圧をトランジスタ２００よりも大きくすることができる。具体的には、酸化物４３０及び酸化物２３０ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｉｎと元素ＭとＺｎを含む酸化物）であるとき、酸化物４３０をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物２３０ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる酸化物４３０、および酸化物２３０ｂを用いればよい。酸化物２３０ｂは、例えば、ターゲットの原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等を用いて成膜したものが好ましい。また、酸化物４３０は、例えば、ターゲットの原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：２：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９、Ｉｎ：Ｍ：Ｚｎ＝１：１０：１等を用いて成膜したものが好ましい。ただし、これに限られることなく、上記の式を満たす範囲で酸化物４３０および酸化物２３０ｂの原子数比を適宜設定すればよい。このようなＩｎ−Ｍ−Ｚｎ酸化物を用いることで、トランジスタ４００のＶｔｈをトランジスタ２００よりも大きくすることができる。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
また、トランジスタ４００では酸化物４３０のチャネルが形成される領域が絶縁体２２４と絶縁体４５０に直接接しているため、界面散乱やトラップ準位の影響を受けやすい。これにより、トランジスタ４００の電界効果移動度及びキャリア密度を小さくすることができる。また、トランジスタ４００のしきい値電圧をトランジスタ２００よりも大きくすることができる。
酸化物４３０は、過剰酸素を多く含むことが好ましく、例えば、酸素雰囲気下で成膜した酸化物を用いることが好ましい。このような酸化物４３０を活性層として用いることにより、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができる。
絶縁体４５０は、絶縁体２５０と同様の構成とすることが好ましく、ゲート絶縁膜として機能できる。このような絶縁体４５０を酸化物４３０に接して設けることにより、酸化物４３０に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体４５０中の水または水素などの不純物濃度が低減されていることが好ましい。
導電体４６０は、導電体２６０と同様の構成とすることが好ましい。絶縁体４５０上に導電体４６０ａを有し、導電体４６０ａ上に導電体４６０ｂを有し、導電体４６０ｂ上に導電体４６０ｃを有する。絶縁体４５０および導電体４６０は、第３の領域と重なる領域を有する。また、絶縁体４５０、導電体４６０ａ、導電体４６０ｂおよび導電体４６０ｃの端部は概略一致する。なお、導電体４０３または導電体４６０の一方はゲート電極として機能でき、他方はバックゲート電極として機能できる。
層４７０は、層２７０と同様の構成とすることが好ましい。導電体４６０上に層４７０が形成されている。これにより、導電体４６０の酸化によって周囲の過剰酸素が消費されることを防ぐことができる。層４７０および酸化物４３０は、導電体４６０の端部を越えて延伸し、当該延伸部分で重畳する領域を有し、層４７０の端部と酸化物４３０の端部は概略一致している。
トランジスタ４００も、トランジスタ２００と同様に、絶縁体２７４、絶縁体２７２、絶縁体２１４、および絶縁体２１２に挟まれる構造とすることによって、酸素を外方拡散させず、絶縁体２２４、酸化物４３０、および絶縁体４５０中に多くの酸素を含有させることができる。さらに、絶縁体２７４の上方および絶縁体２１２の下方から水または水素などの不純物が混入するのを防ぎ、絶縁体２２４、酸化物４３０、および絶縁体４５０中の不純物濃度を低減させることができる。
このようにして、トランジスタ４００の活性層として機能する酸化物４３０中の酸素欠損を低減し、水または水素などの不純物濃度を低減することで、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができる。さらに、トランジスタ４００の電気特性を安定させ、信頼性を向上させることができる。
このようなトランジスタ４００をスイッチング素子としてトランジスタ２００のバックゲートの電位を保持できる構成とすることにより、トランジスタ２００のオフ状態を長く維持することができる。
＜構成材料について＞
〔絶縁体〕
絶縁体２１０、絶縁体２１６、絶縁体２２０、絶縁体２２４、絶縁体２５０、絶縁体４５０、および絶縁体２８０は、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁性材料を、単層で、または積層で用いればよい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２７４、絶縁体２８２、および絶縁体２８４は、絶縁体２２４、絶縁体２５０、絶縁体４５０、および絶縁体２８０より、水または水素などの不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。これらを単層で、または積層で用いればよい。
絶縁体２１２、絶縁体２１４、および絶縁体２２２に不純物が透過しにくい絶縁性材料を用いることで、基板側からトランジスタへの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁体２７２、絶縁体２７４、絶縁体２８２、および絶縁体２８４に不純物が透過しにくい絶縁性材料を用いることで、絶縁体２８０よりも上層からトランジスタへの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
なお、絶縁体２１２、絶縁体２１４、絶縁体２７２、絶縁体２８２、および絶縁体２８４として、これらの材料で形成される絶縁層を複数積層して用いてもよい。また、絶縁体２１２、絶縁体２１４のどちらか一方を省略してもよい。また、絶縁体２８２、絶縁体２８４のどちらか一方を省略してもよい。
ここで、不純物が透過しにくい絶縁性材料とは、水素または水に代表される不純物の拡散を抑制する機能を有し、耐酸化性が高く、酸素の拡散を抑制する機能を有する。
例えば、酸化シリコンに対し、酸化アルミニウムは、３５０℃または４００℃の雰囲気下において、一時間当たりの酸素または水素の拡散距離が非常に小さい。従って、酸化アルミニウムは不純物が透過しにくい材料であるといえる。
また、不純物が透過しにくい絶縁性材料の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００は、水素の拡散を抑制する膜で封止されていることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体２１２の水素の脱離量は、ＴＤＳにおいて、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体２１２の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
また、特に、絶縁体２１６、絶縁体２２４、および絶縁体２８０は、誘電率が低いことが好ましい。例えば、絶縁体２１６、絶縁体２２４、および絶縁体２８０の比誘電率は、３未満、好ましくは２．４未満、さらに好ましくは１．８未満であることが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。
また、酸化物２３０として酸化物半導体を用いる場合は、酸化物２３０中の水素濃度の増加を防ぐために、絶縁体中の水素濃度を低減することが好ましい。具体的には、絶縁体中の水素濃度を、（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。特に、絶縁体２１６、絶縁体２２４、絶縁体２５０、絶縁体４５０、および絶縁体２８０の水素濃度を低減することが好ましい。少なくとも、酸化物２３０、または酸化物４３０と接する絶縁体２２４、絶縁体２５０、および絶縁体４５０の水素濃度を低減することが好ましい。
また、酸化物２３０中の窒素濃度の増加を防ぐために、絶縁体中の窒素濃度を低減することが好ましい。具体的には、絶縁体中の窒素濃度を、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁体２２４の少なくとも酸化物２３０と接する領域と、絶縁体２５０の少なくとも酸化物２３０と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁体２２４および絶縁体２５０として酸化シリコン層または酸化窒化シリコン層を用いる場合は、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層、または酸化窒化シリコン層を用いればよい。
また、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁体２２４および絶縁体２５０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁層を用いると好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁層中に準位を形成する。当該準位は、酸化物半導体のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁層と酸化物半導体の界面に拡散すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁体２２４および絶縁体２５０として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、ＴＤＳにおいて、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い層であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物（ＮＯｘ）が低減される。
また、絶縁体２１６、絶縁体２２４、絶縁体２５０、および絶縁体４５０の少なくとも１つは、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。具体的には、ＴＤＳにて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁体を用いることが好ましい。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による加熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて行うことができる。また、酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることにより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく対象となる膜内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
また、酸素ドープ処理によって、半導体の結晶性を高めることや、水または水素などの不純物を除去することなどができる場合がある。つまり、「酸素ドープ処理」は、「不純物除去処理」ともいえる。特に、酸素ドープ処理として、減圧状態で酸素を含むプラズマ処理を行うことで、対象となる絶縁体、または酸化物中の水素、および水に関する結合が切断されることにより、水素、および水が脱離しやすい状態に変化する。従って、加熱しながらのプラズマ処理、または、プラズマ処理後に加熱処理を行うことが好ましい。また、加熱処理後に、プラズマ処理を行い、さらに加熱処理を行うことで、対象となる膜中の不純物濃度を低減することができる。
絶縁体の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いればよい。
また、層２４５ａ、層２４５ｂ、層２７０、および層４７０として上記の絶縁層を用いてもよい。層２４５ａ、層２４５ｂ、層２７０、および層４７０に絶縁層を用いる場合は、酸素が放出されにくい、および／または吸収されにくい絶縁層を用いることが好ましい。
〔酸化物半導体〕
酸化物２３０、および酸化物４３０に用いる酸化物半導体としては、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有するＩｎＭＺｎＯである場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、上記のように、酸素欠損及び不純物濃度を低減した酸化物２３０および酸化物４３０を酸化物半導体として用いると、オフ電流が極めて少ないトランジスタを実現することができる。具体的には、ソースとドレイン間の電圧が３．５Ｖ、室温（代表的には２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０−２０Ａ未満、１×１０−２２Ａ未満、あるいは１×１０−２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上１５０桁以下とすることができる。また、酸化物２３０に酸化物半導体を用いたトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な半導体装置などを提供できる。また、出力電圧が大きく高耐圧な半導体装置を提供することができる。
＜構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜原子数比＞
次に、図２５（Ａ）、図２５（Ｂ）、および図２５（Ｃ）を用いて、本発明に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図２５（Ａ）、図２５（Ｂ）、および図２５（Ｃ）には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図２５（Ａ）、図２５（Ｂ）、および図２５（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
また、図２５（Ａ）、図２５（Ｂ）、および図２５（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図２５（Ａ）に示す領域Ａは、酸化物半導体が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
酸化物半導体は、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。すなわち、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなる。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図２５（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図２５（Ａ）の領域Ａで示される原子数比を有することが好ましい。
特に、図２５（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物半導体が得られる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
なお、酸化物半導体が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物半導体の性質が異なる場合がある。例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物半導体が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
［酸化物半導体を有するトランジスタ］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物、酸素欠損が十分に低減された酸化物半導体をトランジスタのチャネル領域に用いることで、安定した電気特性及び良好な信頼性を付与することができる。
＜バンド図＞
続いて、該酸化物半導体を２層構造、または３層構造とした場合について述べる。酸化物半導体Ｓ１、酸化物半導体Ｓ２、および酸化物半導体Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ２および酸化物半導体Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ１および酸化物半導体Ｓ２の積層構造、および積層構造に接する絶縁体のバンド図と、について、図２６を用いて説明する。
図２６（Ａ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２６（Ｂ）は、絶縁体Ｉ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２６（Ｃ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体Ｓ２の伝導帯下端のエネルギー準位と、酸化物半導体Ｓ１、酸化物半導体Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力よりも、酸化物半導体Ｓ２の電子親和力が大きく、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力と、酸化物半導体Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図２６（Ａ）、図２６（Ｂ）、および図２６（Ｃ）に示すように、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、または酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物半導体Ｓ１と酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物半導体の場合、酸化物半導体Ｓ１、酸化物半導体Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体、Ｇａ−Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物半導体Ｓ２となる。酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体Ｓ１、酸化物半導体Ｓ３を設けることにより、トラップ準位を酸化物半導体Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ１との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物半導体Ｓ１、酸化物半導体Ｓ３には、図２５（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図２５（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：２およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：４、およびその近傍値である原子数比を示している。
特に、酸化物半導体Ｓ２に領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化物半導体Ｓ１および酸化物半導体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物半導体を用いることが好ましい。また、酸化物半導体Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半導体を用いることが好適である。
なお、本実施の形態ではトランジスタ２００の酸化物２３０を上述の３層構造としているが、本発明の一態様はこれに限定されない。例えば、酸化物２３０を、酸化物２３０ａまたは酸化物２３０ｃの一方がない２層構造としても構わない。もしくは、酸化物２３０ａ、酸化物２３０ｂ、または酸化物２３０ｃのいずれか一を用いた単層構造としても構わない。または、酸化物２３０ａの上もしくは下、または酸化物２３０ｃの上もしくは下に、前述した半導体のいずれか一を有する４層構造としても構わない。または、酸化物２３０ａの上、酸化物２３０ａの下、酸化物２３０ｃの上、酸化物２３０ｃの下のいずれか二箇所以上に、酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
また、本明細書等において、チャネルが形成される半導体に酸化物半導体を用いたトランジスタを「ＯＳトランジスタ」ともいう。また、本明細書等において、チャネルが形成される半導体に結晶性を有するシリコンを用いたトランジスタを「結晶性Ｓｉトランジスタ」ともいう。
結晶性Ｓｉトランジスタは、ＯＳトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Ｓｉトランジスタは、ＯＳトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、ＯＳトランジスタと結晶性Ｓｉトランジスタなどを組み合わせて用いてもよい。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、酸化物２３０ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
ただし、酸化物２３０ａ、および酸化物２３０ｃが、酸化ガリウムであっても構わない。例えば、酸化物２３０ｃとして、酸化ガリウムを用いると導電体２０５と酸化物２３０との間に生じるリーク電流を低減することができる。即ち、トランジスタ２００のオフ電流を小さくすることができる。
このとき、ゲート電圧を印加すると、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃのうち、電子親和力の大きい酸化物２３０ｂにチャネルが形成される。
酸化物半導体を用いたトランジスタに安定した電気特性と良好な信頼性を付与するためには、酸化物半導体中の不純物及び酸素欠損を低減して高純度真性化し、少なくとも酸化物２３０ｂを真性または実質的に真性と見なせる酸化物半導体とすることが好ましい。また、少なくとも酸化物２３０ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体とすることが好ましい。
また、層２４５ａ、層２４５ｂ、層２７０、および層４７０を酸化物２３０、または酸化物４３０と同様の材料および方法で形成してもよい。層２４５ａ、層２４５ｂ、層２７０、および層４７０に酸化物半導体を用いる場合は、酸素が放出されにくい、または吸収されにくい酸化物半導体を用いることが好ましい。
〔導電性酸化物〕
また、導電性酸化物２４１ａ及び導電性酸化物２４１ｂはインジウムを含む金属酸化物であることが好ましい。導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、例えば、インジウム錫酸化物、シリコンを添加したインジウム錫酸化物、インジウム亜鉛酸化物などを用いることができる。また、タングステンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、またはチタンを含むインジウム錫酸化物、を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。また、上記の材料で形成される酸化物を複数積層して用いてもよい。
また、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、過剰にインジウムを含むことが好ましい。例えば、導電性酸化物２４１ａ及び導電性酸化物２４１ｂに含まれるインジウムの密度を、酸化物２３０ｂに含まれるインジウムの密度より大きくすればよい。このような構成にすることで、導電性酸化物２４１ａ及び導電性酸化物２４１ｂのインジウム近傍は酸素欠損が多く形成されやすくなるので、酸素欠損量を多くすることができる。
なお、導電性酸化物２４１ａ、導電性酸化物２４１ｂ、および酸化物２３０ｂに含まれるインジウムの密度は、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いた、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析、ＩＣＰ−ＭＳ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析、ラザフォード後方散乱法などによって評価することができる。
また、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、インジウム及び亜鉛を含む金属酸化物とすることが好ましい。特に、上記のように酸化物２３０ｂとしてインジウム、元素Ｍ及び亜鉛を有するＩｎＭＺｎＯを用いる場合、導電性酸化物２４１ａ、導電性酸化物２４１ｂ及び酸化物２３０ｂで、インジウム及び亜鉛が共通の元素になるので、導電性酸化物２４１ａ及び導電性酸化物２４１ｂと酸化物２３０ｂとの間に欠陥準位密度が低い混合層を形成することができる。
また、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、インジウムを含む金属酸化物、またはインジウム及び亜鉛を含む金属酸化物の結晶性を低下させる元素を含ませる構成としてもよい。例えば、錫または／およびシリコンなどを含む構成とすればよい。これにより、導電性酸化物２４１ａ及び導電性酸化物２４１ｂの結晶性を低下させ、酸素欠損量を多くすることができる。
また、導電性酸化物２４１ａ及び導電性酸化物２４１ｂは、窒素などの導電性を向上させる元素を含ませる構成としてもよい。この場合、導電性酸化物２４１ａ及び導電性酸化物２４１ｂとして、窒素を含む酸化窒化物、窒化酸化物などを用いる場合がある。
〔導電体〕
導電体２０５、導電体２０７、導電体４０３、導電体４０５、導電体４０７、導電体２４０、導電体２６０および導電体４６０を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、タングステンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、導電体２０５ｂ、導電体２０７ｂ、導電体４０３ｂ、導電体４０５ｂ、および導電体４０７ｂとしては、例えば、タングステン、ポリシリコン等の導電性材料を用いればよい。また、絶縁体２１４と接する、導電体２０５ａ、導電体２０７ａ、導電体４０３ａ、導電体４０５ａ、および導電体４０７ａとして、チタン層、窒化チタン層、窒化タンタル層などのバリア層（拡散防止層）を積層または単層で用いることができる。
絶縁体２１２および絶縁体２１４に不純物が透過しにくい絶縁性材料を用い、絶縁体２１２および絶縁体２１４と接する、導電体２０５ａ、導電体２０７ａ、導電体４０３ａ、導電体４０５ａ、および導電体４０７ａに不純物が透過しにくい導電性材料を用いることで、トランジスタ２００およびトランジスタ４００への不純物の拡散をさらに抑制することができる。よって、トランジスタ２００およびトランジスタ４００の信頼性をさらに高めることができる。
また、層２４５ａ、層２４５ｂ、層２７０、および層４７０として上記の導電性材料を用いてもよい。層２４５ａ、層２４５ｂ、層２７０、および層４７０に導電性材料を用いる場合は、酸素が放出されにくい、および／または吸収されにくい導電性材料を用いることが好ましい。
〔基板〕
基板として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ２００、またはトランジスタ４００のゲート、ソース、またはドレインの少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい。
また、基板として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。なお、基板として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
＜半導体装置１０００の作製方法例＞
半導体装置１０００の作製方法例について図２乃至図２４を用いて説明する。ここで、図２乃至図２１は、図１と対応している。図２（Ａ）乃至図２１（Ａ）は半導体装置１０００の上面図である。図２（Ｂ）乃至図２１（Ｂ）は、図２（Ａ）乃至図２１（Ａ）中の一点鎖線Ｌ１−Ｌ２に相当する、トランジスタ２００およびトランジスタ４００のチャネル長方向の断面図である。また、図２（Ｃ）乃至図２１（Ｃ）は、図２（Ａ）乃至図２１（Ａ）中の一点鎖線Ｗ１−Ｗ２に相当する、トランジスタ２００のチャネル幅方向の断面図である。また、図２（Ｄ）乃至図２１（Ｄ）は、図２（Ａ）乃至図２１（Ａ）中の一点鎖線Ｗ３−Ｗ４に対応するトランジスタ２００のチャネル幅方向の断面図である。また、図２（Ｅ）乃至図２１（Ｅ）は、図２（Ａ）乃至図２１（Ａ）中の一点鎖線Ｗ５−Ｗ６に相当する、トランジスタ４００のチャネル幅方向の断面図である。
なお、以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、ＬＰＣＶＤ法（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）、ＡＰＣＶＤ法（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）等を含む）、ＡＬＤ法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を適宜用いて形成することができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
まず、基板（図示せず）の上に絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６を順に成膜する。本実施の形態では、基板として単結晶シリコン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）を用いる（図２（Ａ）乃至図２（Ｅ）参照）。
本実施の形態では、絶縁体２１２として、ＡＬＤ法により酸化アルミニウムを形成する。ＡＬＤ法を用いて絶縁層を形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁層を形成することができる。
本実施の形態では、絶縁体２１４として、スパッタリング法により酸化アルミニウムを形成する。また、前述した通り、絶縁体２１６は過剰酸素を含む絶縁体であることが好ましい。また、絶縁体２１６の形成後に酸素ドープ処理を行ってもよい。
次に、絶縁体２１６上にレジストマスクを形成して絶縁体２１６に、導電体２０５、導電体４０５、導電体４０３、および導電体４０７に対応する開口を形成する。また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６に導電体２０７に対応する開口を形成する。レジストマスクの形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスクを印刷法やインクジェット法などで形成すると、フォトマスクを使用しないため製造コストを低減できる。
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジストを除去して行なうことができる。感光性レジストに照射する光は、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。なお、レジストマスクの除去は、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
なお、開口の形成時に、絶縁体２１４の一部も除去される場合がある。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のエッチングは、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。開口を形成後、レジストマスクを除去する。
次に、絶縁体２１４および絶縁体２１６上に、導電体２０７ａ、導電体２０５ａ、導電体４０３ａ、導電体４０５ａ、および導電体４０７ａとなる導電膜、および導電体２０７ｂ、導電体２０５ｂ、導電体４０３ｂ、導電体４０５ｂ、および導電体４０７ｂとなる導電膜を成膜する。本実施の形態では、導電体２０７ａ、導電体２０５ａ、導電体４０３ａ、導電体４０５ａ、および導電体４０７ａとなる導電膜としてスパッタリング法により窒化タンタルと窒化チタンの積層膜を形成する。また、導電体２０７ｂ、導電体２０５ｂ、導電体４０３ｂ、導電体４０５ｂ、および導電体４０７ｂとなる導電膜としてスパッタリング法によりタングステンを形成する。
次に、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理（「ＣＭＰ処理」ともいう。）を行なって、導電体２０７ａ、導電体２０７ｂ、導電体２０５ａ、導電体２０５ｂ、導電体４０３ａ、導電体４０３ｂ、導電体４０５ａ、導電体４０５ｂ、導電体４０７ａ、および導電体４０７ｂを形成する（図３（Ａ）乃至図３（Ｅ）参照）。ＣＭＰ処理によって、導電膜の一部が除去される。この時、絶縁体２１６の表面の一部も除去される場合がある。ＣＭＰ処理を行うことで試料表面の凹凸が低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
なお、導電体２０７と、導電体２０５、導電体４０５、導電体４０３、および導電体４０７と、はデュアルダマシン法を用いることで、同時に作製することができる。このようにして、導電体２０７、導電体２０５、導電体４０３、導電体４０５、および導電体４０７を形成する。
絶縁体２１６、導電体２０７、導電体２０５、導電体４０３、導電体４０５、および導電体４０７上に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を順に成膜する（図４（Ａ）乃至図４（Ｅ）参照）。本実施の形態では、絶縁体２２０としてＡＬＤ法により、酸化ハフニウムを成膜し、絶縁体２２４としてＣＶＤ法により、酸化シリコンを成膜する。
ここで、絶縁体２２４は、膜中の水または水素などの不純物濃度が低減されていることが好ましい。このため、窒素や希ガスなどを含む不活性ガス雰囲気下で加熱処理を行って、水または水素などの不純物を外方拡散させることが好ましい。加熱処理の詳細については、後述する。また、絶縁体２２４は過剰酸素を含む絶縁層であることが好ましい。このため、絶縁体２２４の形成後に酸素ドープ処理を行ってもよい。
次に、酸化膜２３０Ａ、酸化膜２３０Ｂ、導電性酸化膜２４１Ａ、導電膜２４０Ａ、膜２４５Ａ、及び導電膜２４７Ａを順に成膜する（図５（Ａ）乃至図５（Ｅ）参照）。
酸化物２３０ａ及び酸化物２３０ｂが酸化物半導体を含む場合は、酸化物２３０ａ及び酸化物２３０ｂを形成する酸化膜２３０Ａ及び酸化膜２３０Ｂをスパッタリング法で形成することが好ましい。スパッタリング法で形成すると酸化物２３０ａ及び酸化物２３０ｂの密度を高められるため、好適である。スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または、希ガスおよび酸素の混合ガスを用いればよい。また、基板を加熱しながら成膜を行ってもよい。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物２３０ａ及び酸化物２３０ｂに水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化膜２３０Ａ及び酸化膜２３０Ｂを成膜する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
本実施の形態では、酸化膜２３０Ａをスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。
また、酸化膜２３０Ｂの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４、絶縁体２２２、および絶縁体２１６に供給される場合がある。スパッタリングガスに含まれる酸素が多いほど、絶縁体２２４、絶縁体２２２、および絶縁体２１６に供給される酸素も増加する。従って、絶縁体２２４、絶縁体２２２、絶縁体２１６に過剰酸素を有する領域を形成することができる。また、絶縁体２２４、絶縁体２２２、および絶縁体２１６に供給された酸素の一部は、絶縁体２２４、絶縁体２２２、および絶縁体２１６中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４、絶縁体２２２、および絶縁体２１６から放出される。このようにして、絶縁体２２４、絶縁体２２２、および絶縁体２１６中の水素濃度を低減することができる。
従って、スパッタリングガスに含まれる酸素の割合は、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。酸化膜２３０Ａに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物２３０ｂに酸素を供給することができる。
続いて、酸化膜２３０Ｂをスパッタリング法で形成する。この時、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
なお、酸化膜２３０Ｂに酸素欠乏型の酸化物半導体を用いる場合は、酸化膜２３０Ａに過剰酸素を含む酸化膜を用いることが好ましい。また、酸化膜２３０Ｂの形成後に酸素ドープ処理を行ってもよい。
なお、酸化膜２３０Ａおよび酸化膜２３０Ｂの成膜後に、加熱処理を行うことが好ましい。加熱処理条件の詳細については、後述する。本実施の形態では、酸素雰囲気中で４００℃１時間の加熱処理行う。これにより、酸化膜２３０Ａ、および酸化膜２３０Ｂ中に酸素が導入される。より好ましくは、酸素雰囲気の加熱処理の前に、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行なう。始めに窒素ガス雰囲気中で加熱処理を行うことにより、酸化膜２３０Ａ、および酸化膜２３０Ｂに含まれる水または水素などの不純物が放出されて、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の不純物濃度を低減することができる。
次に、導電性酸化膜２４１Ａを成膜する。導電性酸化膜２４１Ａの成膜はスパッタリング法を用いて行うことが好ましい。本実施の形態では、シリコンを添加したインジウム酸化物またはインジウム亜鉛酸化物などを用いる。ここで、導電性酸化膜２４１Ａの成膜に用いるターゲットは、インジウムを多く含むものが好ましい。このようなターゲットを用いることで導電性酸化膜２４１Ａに含まれるインジウム量を増加させ、導電性酸化膜２４１Ａの酸素欠損量を増加させることができる。また、このように成膜を行うことにより、導電性酸化膜２４１Ａの抵抗率低減を図ることができる。
導電性酸化膜２４１Ａの抵抗率は低い方が好ましい。例えば、導電性酸化膜２４１Ａとして、基板温度を室温として、シリコンを添加したインジウム酸化物を成膜する場合、成膜時の酸素ガスの体積分率（流量比）を１体積％以上３５体積％以下、好ましくは２体積％以上１０体積％以下にすることにより、導電性酸化膜２４１Ａを抵抗率の低い導電膜にすることが容易になる。
また、例えば、導電性酸化膜２４１Ａとして、基板温度を室温として、インジウム亜鉛酸化物を成膜する場合、成膜時の酸素ガスの体積分率（流量比）を０体積％以上３５体積％以下、好ましくは０体積％以上３０体積％以下にすることにより、導電性酸化膜２４１Ａを抵抗率の低い導電膜にすることが容易になる。
また、上記のように、導電性酸化膜２４１Ａを酸素の流量比が比較的小さい条件で成膜することにより、導電性酸化膜２４１Ａ中の酸素欠損量を増加させることができる。
導電性酸化膜２４１Ａを酸化膜２３０Ｂ上に接して成膜することにより、酸化膜２３０Ｂ中の水または水素などの不純物をゲッタリングすることができる。また、以降の工程において、導電性酸化膜２４１Ａ上に形成される、導電体や絶縁体に含まれる水または水素などの不純物もゲッタリングすることができる。なお、このように導電性酸化膜２４１Ａが水素などを取り込むことにより、導電性酸化膜２４１Ａの特性、例えば抵抗率などが、成膜時から変化する場合がある。
なお、導電性酸化膜２４１Ａの成膜は酸素を含む雰囲気で行うことにより、酸化膜２３０Ｂに酸素を添加して酸素過剰な状態に近づけることができる。
次に、導電膜２４０Ａを成膜する。本実施の形態では、導電膜２４０Ａとして、窒化タンタルをスパッタリング法で形成する。窒化タンタルは、耐酸化性が高いため、後の工程において加熱処理を行う場合に好ましい。このように導電膜２４０Ａの成膜にスパッタリング法を用いることにより、導電性酸化膜２４１Ａの表面近傍にタンタルなどの金属原子が打ち込まれる。これにより、導電性酸化膜２４１Ａの表面近傍に酸素欠損を形成し、導電膜２４０Ａと導電性酸化膜２４１Ａの間にオーミックコンタクトを形成しやすくすることができる。
また、導電膜２４０Ａが導電性酸化膜２４１Ａと接することで、導電性酸化膜２４１Ａの表面に不純物元素が導入する場合がある。導電性酸化膜２４１Ａに窒素などの不純物が添加されることで、導電性酸化膜２４１Ａの導電性を向上させることができる。なお、導電膜２４０Ａを形成する前に、イオン注入法、イオンドーピング法、またはプラズマイマージョンイオン注入法、または不純物元素を含むガスを用いたプラズマ処理などを行うことで、不純物元素を導入してもよい。また、導電膜２４０Ａの形成後に不純物元素の導入をイオン注入法などで行なってもよい。
次に、膜２４５Ａを成膜する。本実施の形態では、膜２４５Ａとして、ＡＬＤ法により酸化アルミニウムを形成する。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える膜を形成することができる。
導電膜２４７Ａは、後の工程で導電体２４０ａ及び導電体２４０ｂを形成するためのハードマスクとなる。本実施の形態では、導電膜２４７Ａとして窒化タンタルを用いる。
次に、フォトリソグラフィ法を用いて、膜２４５Ａ及び導電膜２４７Ａを加工して、膜２４５Ｂ及び導電膜２４７Ｂを形成する（図６（Ａ）乃至図６（Ｅ）参照）。膜２４５Ｂ及び導電膜２４７Ｂは開口を有する。
なお、開口を形成する際に、膜２４５Ｂ及び導電膜２４７Ｂの開口側の側面は、導電膜２４０Ａの上面に対して、テーパー角を有することが好ましい。なお、角度は、３０度以上９０度以下、好ましくは４５度以上８０度以下とする。また、当該開口の形成は、最小加工寸法を用いて行うことが好ましい。つまり、膜２４５Ｂは、幅が最小加工寸法の開口部を有する。
次に、膜２４５Ｂ及び導電膜２４７Ｂ上に、フォトリソグラフィ法により、レジストマスク２９０を形成する（図７（Ａ）乃至図７（Ｅ）参照）。
次に、レジストマスク２９０をマスクとして用いて、導電性酸化膜２４１Ａ、導電膜２４０Ａ、膜２４５Ｂ、および導電膜２４７Ｂの一部を選択的に除去し、島状に加工する（図８（Ａ）乃至図８（Ｅ）参照）。このようにして、導電性酸化膜２４１Ａから島状の導電性酸化膜２４１Ｂが、導電膜２４０Ａから島状の導電膜２４０Ｂが、膜２４５Ｂから、層２４５ａ、および層２４５ｂが、導電膜２４７Ｂから導電体２４７ａ、および導電体２４７ｂが、形成される。なお、膜２４５Ｂの開口を最小加工寸法とした場合、層２４５ａ、および層２４５ｂの間の距離は、最小加工寸法となる。
なお、導電性酸化膜２４１Ａ、導電膜２４０Ａ、膜２４５Ａ、および導電膜２４７Ａの除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
続いて、導電膜２４０Ｂをマスクとして酸化膜２３０Ａ、および酸化膜２３０Ｂの一部を選択的に除去する（図９（Ａ）乃至図９（Ｅ）参照）。このとき、同時に絶縁体２２４の一部も除去される場合がある。その後レジストマスクを除去することにより、島状の酸化物２３０ａ、および島状の酸化物２３０ｂを形成することができる。
なお、酸化膜２３０Ａおよび酸化膜２３０Ｂの除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
続いて、層２４５ａ、層２４５ｂ、導電体２４７ａ及び導電体２４７ｂをマスクとして、ドライエッチング法を用いることで、導電性酸化膜２４１Ｂ、および導電膜２４０Ｂの一部を選択的に除去する。該エッチング工程により、導電性酸化膜２４１Ｂを導電性酸化物２４１ａと導電性酸化物２４１ｂに、導電膜２４０Ｂを導電体２４０ａと導電体２４０ｂに分離する（図１０（Ａ）乃至図１０（Ｅ）参照）。
ドライエッチングに使用するガスは、例えば、Ｃ４Ｆ６ガス、Ｃ２Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを単独または２以上のガスを混合して用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加することができる。特に、プラズマによって有機物を生成することができるガスを用いることが好ましい。例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、またはＣＨＦ３ガスのいずれか一に、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加したものを使用することが好ましい。
ここで、導電体２４７ａ及び導電体２４７ｂはハードマスクとして機能し、エッチングの進行に伴って導電体２４７ａ及び導電体２４７ｂも除去される。
有機物を生成することができるガスを用いて、層２４５ａ、層２４５ｂ、導電体２４７ａ及び導電体２４７ｂの側面に有機物を付着させながら、導電性酸化膜２４１Ｂ、導電膜２４０Ｂをエッチングすることで、導電性酸化物２４１ａ及び導電体２４０ａ、並びに導電性酸化物２４１ｂ及び導電体２４０ｂの後に酸化物２３０ｃと接する側の側面にテーパー形状を形成することができる。
導電性酸化物２４１ａ及び導電体２４０ａ、並びに導電性酸化物２４１ｂ及び導電体２４０ｂは、トランジスタ２００のソース電極およびドレイン電極としての機能を有するので、導電性酸化物２４１ａ及び導電体２４０ａと、導電性酸化物２４１ｂ及び導電体２４０ｂの間の距離は、本トランジスタのチャネル長と呼ぶことができる。つまり、膜２４５Ｂの開口を最小加工寸法とした場合、層２４５ａ、および層２４５ｂの間の距離は、最小加工寸法であるため、最小加工寸法より小さなゲート線幅およびチャネル長を形成することができる。
なお、膜２４５Ｂの開口の側面が有する角度は、導電膜２４０Ｂのエッチング速度と、層２４５ａ、および層２４５ｂの側面に堆積する有機物の堆積速度の比に応じて制御することができる。例えば、該エッチング速度と有機物の堆積速度の比が１であれば角度は４５度とすればよい。
エッチング速度と有機物の堆積速度の比は、エッチングに使用するガスに応じて、適宜エッチング条件を設定すればよい。例えば、エッチングガスとして、Ｃ４Ｆ８ガスとアルゴンガスの混合ガスを使用して、エッチング装置の高周波電力とエッチング圧力を制御することでエッチング速度と有機物の堆積速度の比を制御することができる。
また、ドライエッチング法により導電性酸化物２４１ａ及び導電体２４０ａ、並びに導電性酸化物２４１ｂ及び導電体２４０ｂを形成した場合は、露出した酸化物２３０ｂにエッチングガスの残留成分などの不純物が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。このため、酸化物２３０ｂの露出した表面に付着した不純物を低減することが好ましい。当該不純物の低減は、例えば、フッ化水素酸などを用いた洗浄処理、オゾンなどを用いた洗浄処理、または紫外線などを用いた洗浄処理で行なえばよい。なお、複数の洗浄処理を組み合わせてもよい。
また、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、酸化物２３０ｂ中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
また、露出した酸化物２３０ｂに対して、酸素ドープ処理を行ってもよい。また、後述する加熱処理を行ってもよい。
また、例えば、層２４５ａ、および層２４５ｂをマスクとして加工を行うことで、導電膜２４０Ｂと、絶縁体２２４とのエッチング選択比が比較的高いエッチングガスを用いることができる。従って、絶縁体２２４の膜厚が薄い構造においても、下方にある配線層まで、オーバーエッチングされることを防止することができる。また、絶縁体２２４の膜厚を薄くすることで導電体２０５からの電圧が効率的にかかる為、消費電力が低いトランジスタを提供することができる。
次に、酸化物２３０ａ、および酸化物２３０ｂに含まれる水または水素などの不純物をさらに低減して、酸化物２３０ａ、および酸化物２３０ｂを高純度化するために、加熱処理を行うことが好ましい。
また、加熱処理の前に、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、露出した絶縁層中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
加熱処理は、例えば、窒素や希ガスなどを含む不活性ガス雰囲気下、酸化性ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で行なう。なお、「酸化性ガス雰囲気」とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、「不活性ガス雰囲気」とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。加熱処理中の圧力に特段の制約はないが、加熱処理は減圧下で行なうことが好ましい。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁体２２４に含まれる酸素を酸化物２３０ａ、および酸化物２３０ｂ中に拡散させ、該酸化物に含まれる酸素欠損を低減することができる。なお、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は酸化物２３０ａ、および酸化物２３０ｂの形成後であればいつ行ってもよい。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。また、導電体としてＣｕなどの加熱により拡散しやすい金属を用いている場合、加熱処理温度を４１０℃以下、好ましくは４００℃以下とすればよい。
本実施の形態では、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行った後、窒素ガスを酸素ガスに換えて、さらに４００℃、１時間の加熱処理を行なう。始めに窒素ガス雰囲気中で加熱処理を行うことにより、酸化物２３０ａ、および酸化物２３０ｂに含まれる水または水素などの不純物が放出されて、酸化物２３０ａ、および酸化物２３０ｂ中の不純物濃度が低減される。続いて酸素雰囲気中で加熱処理を行うことにより、酸化物２３０ａ、および酸化物２３０ｂ中に酸素が導入される。
また、加熱処理時、導電膜２４０Ｂの上面の一部は、層２４５ａ、および層２４５ｂに覆われているため、上面からの酸化を防ぐことができる。
次に、フォトリソグラフィ法を用いて、絶縁体２２０、絶縁体２２２、および絶縁体２２４に開口を形成する。なお、開口は導電体４０５ｂ、および導電体４０７ｂ上に設ける（図１１（Ａ）乃至図１１（Ｅ）参照。）。
次に、後に酸化物２３０ｃ、および酸化物４３０となる酸化膜２３０Ｃを形成する。本実施の形態では、酸化膜２３０Ｃは、酸化膜２３０Ａと同様に、過剰酸素を多く含む酸化物を用いる。酸化膜２３０Ｃに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物２３０ｂに酸素を供給することができる。
また、酸化物２３０ａと同様に、酸化膜２３０Ｃの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４、絶縁体２２２、および絶縁体２１６に供給され、過剰酸素領域を形成する場合がある。また、絶縁体２２４、絶縁体２２２、および絶縁体２１６中に供給された酸素の一部は、絶縁体２２４、絶縁体２２２、および絶縁体２１６中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４、絶縁体２２２、および絶縁体２１６から放出される。よって、絶縁体２２４、絶縁体２２２、および絶縁体２１６中の水素濃度を低減することができる。
なお、酸化膜２３０Ｃを形成後に、酸素ドープ処理、または加熱処理の一方、あるいは両方を行ってもよい。加熱処理を行うことで、酸化物２３０ａおよび酸化物２３０ｃに含まれる酸素を酸化物２３０ｂに供給することができる。酸化物２３０ｂに酸素を供給することで、酸化物２３０ｂ中の酸素欠損を低減することができる。よって、酸化物２３０ｂに酸素欠乏型の酸化物半導体を用いる場合は、酸化物２３０ｃに過剰酸素を含む酸化物を用いることが好ましい。
酸化膜２３０Ｃの一部は、酸化物２３０ｂのチャネル形成領域と接する。また、酸化物２３０ｂのチャネルが形成される領域の上面および側面は、酸化膜２３０Ｃによって覆われる。このようにして、酸化物２３０ｂを、酸化物２３０ａと酸化膜２３０Ｃで取り囲むことができる。酸化物２３０ｂを、酸化物２３０ａと酸化膜２３０Ｃで取り囲むことで、後の工程において生じる不純物の酸化物２３０ｂへの拡散を抑制することができる。
次に、酸化膜２３０Ｃ上に絶縁膜２５０Ａを形成する（図１２（Ａ）乃至図１２（Ｅ）参照）。本実施の形態では、絶縁膜２５０ＡとしてＣＶＤ法により酸化窒化シリコンを形成する。なお、絶縁膜２５０Ａは過剰酸素を含む絶縁膜であることが好ましい。また、絶縁膜２５０Ａに酸素ドープ処理を行ってもよい。また、絶縁膜２５０Ａ形成後に、加熱処理を行ってもよい。
次に、導電膜２６０Ａ、導電膜２６０Ｂ、導電膜２６０Ｃの順に成膜する（図１３（Ａ）乃至図１３（Ｅ）参照。）。本実施の形態では、導電膜２６０Ａとしてスパッタリング法で成膜した金属酸化物を用い、導電膜２６０Ｂとして窒化チタンを用い、導電膜２６０Ｃとしてタングステンを用いる。導電膜２６０Ａをスパッタリング法を用いて成膜することにより、絶縁膜２５０Ａに酸素を添加して、酸素過剰な状態にできる。よって、絶縁膜２５０Ａから酸化物２３０ｂに効果的に酸素を供給することができる。
次に、フォトリソグラフィ法を用いて、絶縁膜２５０Ａ、導電膜２６０Ａ、導電膜２６０Ｂ、および導電膜２６０Ｃの一部を選択的に除去して、絶縁体２５０、絶縁体４５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、導電体４６０ａ、導電体４６０ｂ、および導電体４６０ｃを形成する（図１４（Ａ）乃至図１４（Ｅ）参照）。
次に、後の工程で層２７０及び層４７０に加工される膜２７０Ａを成膜する（図１５（Ａ）乃至図１５（Ｅ）参照）。膜２７０Ａは、ゲートキャップとして機能し、本実施の形態ではＡＬＤ法で成膜した酸化アルミニウムを用いる。
以下の工程は、図２２および図２３に示すフローチャートを参照して説明する。図２２に示す工程は、主に絶縁体２７２および絶縁体２７４の形成に関わる工程であり、図２３に示す工程は、主に絶縁体２８２および絶縁体２８４の形成に関わる工程である。上述の通り、トランジスタ２００及びトランジスタ４００に安定な電気特性と良好な信頼性を付与するにあたって、絶縁体２１２、絶縁体２１４、絶縁体２７２、絶縁体２７４、絶縁体２８２、および絶縁体２８４によって、内部の酸素を外方拡散させずに酸化物２３０及び酸化物４３０に供給し、外部の水または水素などの不純物をトランジスタ２００及びトランジスタ４００に混入させないことが重要である。そこで、図２２および図２３に示すフローチャートでは、左側に工程（ステップ）を記載し、右側に各工程に係る、水または水素などの不純物、及び酸素の挙動に関わる効果を示している。
次に、フォトリソグラフィ法を用いて、膜２７０Ａの一部を選択的に除去して、層２７０及び層４７０を形成する。当該工程は図２２に示すフローチャートのステップＳ０１に対応する。このように、導電体２６０上に層２７０を形成さすることにより、導電体２６０の酸化によって周囲の過剰酸素が消費されることを防ぐことができる。
層２７０及び層４７０のエッチングは、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。本実施の形態では、ドライエッチング法を用いて層２７０及び層４７０を形成する。このとき、酸化膜２３０Ｃの一部を除去できる場合があるが、導電性酸化物２４１ａ、導電性酸化物２４１ｂ、酸化物２３０ａ及び酸化物２３０ｂの側面などに酸化膜２３０Ｃの残渣が形成されやすい。
次に、層２７０及び層４７０をマスクとして、酸化膜２３０Ｃをエッチングする（図１６（Ａ）乃至図１６（Ｅ）参照）。当該工程は図２２に示すフローチャートのステップＳ０２に対応する。当該工程のエッチング処理は、ウェットエッチングなどで行えばよく、本実施の形態では、リン酸を用いてウェットエッチングを行う。これにより、島状の酸化物２３０ｃ及び島状の酸化物４３０が形成される。酸化膜２３０Ｃの一部が残渣として残っていた場合でも、これを除去し、導電性酸化物２４１ａ、導電性酸化物２４１ｂ、酸化物２３０ａ、酸化物２３０ｂの側面を露出させることができる。
次に、加熱処理を行うことが好ましい。当該工程は図２２に示すフローチャートのステップＳ０３に対応する。加熱処理は上記の記載を参酌することができる。本実施の形態では、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行った後、窒素ガスを酸素ガスに換えて、さらに４００℃、１時間の加熱処理を行なう。始めに窒素ガス雰囲気中で加熱処理を行うことにより、酸化物２３０に含まれる水または水素などの不純物が放出されて、酸化物２３０中の不純物濃度が低減される。続いて酸素雰囲気中で加熱処理を行うことにより、酸化物２３０中に酸素が導入される。
次に、複数のチャンバーを有する成膜装置に基板を搬入し、当該成膜装置のチャンバーで加熱処理を行う。当該工程は図２２に示すフローチャートのステップＳ０４に対応する。当該加熱処理は、加熱雰囲気などは上記の加熱処理の条件を参酌することができる。例えば、酸素雰囲気中で行うことが好ましく、チャンバーの圧力を１．０×１０−８Ｐａ以上１０００Ｐａ以下、好ましくは１．０×１０−８Ｐａ以上１００Ｐａ以下、より好ましくは１．０×１０−８Ｐａ以上１０Ｐａ以下、さらに好ましくは１．０×１０−８Ｐａ以上１Ｐａ以下にする。加熱温度は、１００℃以上５００℃以下、好ましくは、２００℃以上４５０℃以下とすればよい。また、導電体としてＣｕなどの加熱により拡散しやすい金属を用いている場合は、好ましくは４１０℃以下、より好ましくは４００℃以下とすればよい。ただし、加熱温度は後述する絶縁体２７２の成膜時の基板温度よりも高くすることが好ましい。
本実施の形態では、酸素雰囲気中で基板温度を４００℃として、５分程度の加熱処理を行う。これにより、絶縁体２７２の成膜前に吸着水などの水分を除去することができる。特に、酸素雰囲気で加熱処理を行うことにより、酸化物２３０に酸素欠損を形成することなく、加熱処理を行うことができる。
次に、上記成膜装置の加熱処理を行ったチャンバーとは異なるチャンバーで、スパッタリング法を用いて絶縁体２７２を成膜する（図１７（Ａ）乃至図１７（Ｅ）参照）。当該工程は図２２に示すフローチャートのステップＳ０５に対応する。絶縁体２７２の成膜は、ステップＳ０４の加熱処理から外気に曝すことなく、連続して行われる。本実施の形態では、絶縁体２７２の膜厚を、５ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上２０ｎｍ以下、より好ましくは５ｎｍ以上１０ｎｍ以下程度に成膜する。
絶縁体２７２は、酸素を含む雰囲気でスパッタリング法を用いて成膜することが好ましい。本実施の形態では、絶縁体２７２として、酸素を含む雰囲気でスパッタリング法を用いて酸化アルミニウム膜を成膜する。これにより、絶縁体２７２と接する表面（酸化物２３０ａの側面、酸化物２３０ｂの側面、絶縁体２２４の上面など）の近傍に酸素を添加して、酸素過剰な状態にできる。ここで、酸素は、例えば、酸素ラジカルとして添加されるが、酸素が添加されるときの状態はこれに限定されない。酸素は、酸素原子、又は酸素イオンなどの状態で添加されてもよい。後の工程の熱処理によって、酸素を拡散させて酸化物２３０ｂに効果的に酸素を供給することができる。
なお、絶縁体２７２を成膜する際に、基板加熱を行うことが好ましい。基板加熱は、１００℃よりも高く、２００℃以下であることが好ましい。より、好ましくは１２０℃以上１５０℃以下で行えばよい。基板温度を、１００℃よりも高くすることで、酸化物２３０中の水を除去することができる。また、形成した膜上に、表面吸着水が付着することを防止することができる。また、基板加熱はできるだけ低い温度で行うことが好ましい。低温で成膜することにより、後の加熱処理において、低温で成膜した膜に接する膜中の不純物をゲッタリングする機能が向上する。例えば、絶縁体２７２を１３０℃前後で成膜することにより、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂなどに含まれる水素を、絶縁体２７２がゲッタリングすることができる。
ステップＳ０４の加熱処理で水または水素などの不純物を除去しても、成膜前に外気に曝してしまうと、再び水または水素などの不純物が酸化物２３０などに混入するおそれがある。しかし、本実施の形態に示すように、ステップＳ０４の加熱処理から大気に暴露することなく、同一成膜装置で連続して成膜を行うことによって、水または水素などの不純物を混入させずに、絶縁体２７２でトランジスタ２００及びトランジスタ４００を覆うことができる。また、ステップＳ０４の加熱処理で水または水素などの不純物が脱離することで形成されたサイトに酸素を添加することで、より多くの酸素を含有することができる。また、マルチチャンバー方式の成膜装置で加熱処理と成膜処理を異なるチャンバーで行うことにより、加熱処理で脱離した水または水素などの不純物の影響を受けずに絶縁体２７２の成膜を行うことができる。
また、絶縁体２７２は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、本実施の形態では、酸化アルミニウムを用いる。また、スパッタリング法を用いて絶縁体２７２を成膜することで、絶縁体２７４より速い成膜速度で成膜でき、絶縁体２７２と絶縁体２７４の積層膜の膜厚を生産性よく大きくすることができる。このようにして、水または水素などの不純物に対するバリア性を、生産性よく、向上させることができる。
次に、絶縁体２７２の上に、ＡＬＤ法を用いて絶縁体２７４を成膜する（図１８（Ａ）乃至図１８（Ｅ）参照）。当該工程は図２２に示すフローチャートのステップＳ０６に対応する。本実施の形態では、絶縁体２７４の膜厚を５ｎｍ以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ以上７ｎｍ以下程度に成膜する。
絶縁体２７４は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。さらに、絶縁体２７４をＡＬＤ法を用いて成膜することで、クラックやピンホールなどが形成されることを抑制し、被覆性良く成膜することができる。絶縁体２７２及び絶縁体２７４は凹凸を有する形状の上に成膜されるが、絶縁体２７４をＡＬＤ法で成膜することにより、段切れ、クラック、ピンホールなどが形成されることなく、トランジスタ２００及びトランジスタ４００を絶縁体２７４で覆うことができる。これにより、水または水素などの不純物に対するバリア性をより顕著に向上させることができる。
このように、トランジスタ２００及びトランジスタ４００を、絶縁体２７４、絶縁体２７２、絶縁体２１４、および絶縁体２１２に挟まれる構造とすることによって、酸素を外方拡散させず、絶縁体２２４、酸化物２３０、および絶縁体２５０中に多くの酸素を含有させることができる。さらに、絶縁体２７４の上方および絶縁体２１２の下方から水または水素などの不純物が混入するのを防ぎ、絶縁体２２４、酸化物２３０、および絶縁体２５０中の不純物濃度を低減させることができる。
次に、加熱処理を行うことが好ましい。当該工程は図２２に示すフローチャートのステップＳ０７に対応する。加熱処理は上記の記載を参酌することができる。本実施の形態では、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行う。
当該加熱処理により、ステップＳ０５などで添加し、トランジスタ２００において、絶縁体２２４、絶縁体２５０などに含まれる酸素を拡散させることができる。これにより、酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃの酸素欠損を低減することができる。また、トランジスタ４００においても、絶縁体２２４、絶縁体４５０などに含まれる酸素を拡散させ、酸化物４３０、特に酸化物４３０のチャネル形成領域に供給することができる。ここで、絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２によって、酸素がトランジスタ２００及びトランジスタ４００の上方及び下方に拡散することを防ぐことができ、酸化物２３０ｂ及び酸化物４３０に効果的に酸素を供給することができる。
図２４に、当該熱処理を行ったときの酸化物２３０ｂ側面近傍（以下、領域２９９と呼ぶ。）の水素及び水の状態を模式図に示す。熱処理を行うことによって、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電性酸化物２４１ａ、および導電性酸化物２４１ｂ（図２４に図示せず）などに含まれる水素が絶縁体２７２及び絶縁体２７４にゲッタリングされ、絶縁体２７２及び絶縁体２７４の上方から水として外方拡散されている。このように、絶縁体２７２及び絶縁体２７４は、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂなどに含まれる水素を絶縁体２７４の外方に水として放出する機能を有しており、これは、絶縁体２７２及び絶縁体２７４が触媒と同等の効果を呈するといえる。つまり、絶縁体２７２及び絶縁体２７４は触媒効果を有しているということができる。このようにして、さらに、絶縁体２７２及び絶縁体２７４、酸化物２３０ａ、酸化物２３０ｂ、導電性酸化物２４１ａ、および導電性酸化物２４１ｂ中の水または水素などの不純物濃度を低減させることができる。
このように、導電性酸化物２４１ａ及び導電性酸化物２４１ｂの側面に接して絶縁体２７２を設けることで、捕獲した水素を溜め込むだけでなく、絶縁体２７４の外に排出することができる。
このようにして、トランジスタ２００の活性層として機能する酸化物２３０ｂ中の酸素欠損を低減し、水または水素などの不純物濃度を低減することで、トランジスタ２００の電気特性を安定させ、信頼性を向上させることができる。
なお、ステップＳ０７の加熱処理は、ステップＳ０５で絶縁体２７２を成膜した後で行ってもよい。また、ステップＳ０５で基板加熱しながら成膜を行った場合、ステップＳ０７の加熱処理を省略できる場合もある。
次に、絶縁体２７４の上に絶縁体２８０を成膜する。当該工程は図２３に示すフローチャートのステップＳ１１に対応する。本実施の形態では、絶縁体２８０として、プラズマＣＶＤ法を用いて成膜された酸化シリコンを用いる。
次に、絶縁体２８０にＣＭＰ処理を行い、膜表面の凹凸を低減する（図１９（Ａ）乃至図１９（Ｅ）参照）。当該工程は図２３に示すフローチャートのステップＳ１２に対応する。
次に、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２７２、絶縁体２７４及び絶縁体２８０に、絶縁体２１４に達する開口４８０を形成する（図２０（Ａ）乃至図２０（Ｅ）参照）。当該工程は図２３に示すフローチャートのステップＳ１３に対応する。なお、図２１（Ａ）では、Ｗ１−Ｗ２方向に伸長された開口４８０の一部だけが示されているが、開口４８０はトランジスタ２００及びトランジスタ４００を囲むように形成される。
ここで、開口４８０は、半導体装置１０００を切り出すダイシングラインまたはスクライブラインの内側に形成することが好ましい。これにより、半導体装置１０００を切り出した時も、絶縁体２８０、絶縁体２２４、絶縁体２１６などの側面が、後の工程で形成される絶縁体２８２及び絶縁体２８４で封止されたままなので、これらの絶縁体から、水または水素などの不純物が浸入してトランジスタ２００及びトランジスタ４００に拡散するのを防ぐことができる。なお、ダイシングラインまたはスクライブラインの内側に開口４８０で囲まれる領域を複数設け、複数の半導体装置を個別に、絶縁体２８２及び絶縁体２８４で封止する構造としてもよい。
次に、ステップＳ０４と同様に、複数のチャンバーを有する成膜装置に基板を搬入し、当該成膜装置のチャンバーで加熱処理を行う。当該工程は図２３に示すフローチャートのステップＳ１４に対応する。これにより、絶縁体２８２の成膜前に基板に吸着した水分などの不純物を除去することができる。
次に、ステップＳ０５と同様に、上記成膜装置の加熱処理を行ったチャンバーとは異なるチャンバーで、スパッタリング法を用いて絶縁体２８２を成膜する。当該工程は図２３に示すフローチャートのステップＳ１５に対応する。絶縁体２８２の成膜は、ステップＳ１４の加熱処理から外気に曝すことなく、連続して行われる。
絶縁体２８２は、開口４８０において、絶縁体２１４の上面と接するように形成される。よって、トランジスタ２００およびトランジスタ４００を、基板の上下だけでなく、側面方向からも絶縁体２８２で囲んで封止することができる。これにより、絶縁体２８２の外側から水または水素などの不純物がトランジスタ２００及びトランジスタ４００に拡散するのを防ぐことができる。
本実施の形態に示すように、ステップＳ１４の加熱処理から外気に曝すことなく、同一成膜装置で連続して成膜を行うことによって、水または水素などの不純物を混入させずに、絶縁体２８２でトランジスタ２００及びトランジスタ４００を覆うことができる。また、ステップＳ１４の加熱処理で水または水素などの不純物が脱離することで形成されたサイトに酸素を添加することで、より多くの酸素を含有させることができる。また、マルチチャンバー方式の成膜装置で加熱処理と成膜処理を異なるチャンバーで行うことにより、加熱処理で脱離した水または水素などの不純物の影響を受けずに絶縁体２８２の成膜を行うことができる。
次に、絶縁体２８２の上に、ＡＬＤ法を用いて絶縁体２８４を成膜する（図２１（Ａ）乃至図２１（Ｅ）参照）。当該工程は図２３に示すフローチャートのステップＳ１６に対応する。
絶縁体２８４は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。さらに、絶縁体２８４をＡＬＤ法を用いて成膜することで、クラックやピンホールなどが形成されることを抑制し、被覆性良く成膜することができる。絶縁体２８２をＡＬＤ法で成膜することにより、開口４８０においても段切れなどを起こさずに、成膜できるので、より、不純物に対するバリア性を向上させることができる。
次に、ステップＳ０７と同様に、加熱処理を行うことが好ましい。当該工程は図２３に示すフローチャートのステップＳ１７に対応する。ステップＳ０７と同様に、熱処理を行うことによって、絶縁体２８０などに含まれる水素を絶縁体２８２及び絶縁体２８４がゲッタリングし、絶縁体２８４の上方から水として外方拡散させることができる。このようにして、絶縁体２８０に含まれる水または水素などの不純物濃度を低減させることができる。なお、ステップＳ１７の加熱処理は、ステップＳ１５で絶縁体２８４を成膜した後で行ってもよい。また、ステップＳ１５で基板加熱しながら成膜を行った場合、ステップＳ１７の加熱処理を省略することもできる。
以上の工程により、トランジスタ２００、トランジスタ４００、および半導体装置１０００が形成される。上記の作製方法によって、構造が異なるトランジスタ２００とトランジスタ４００を、同一基板上にほぼ同じ工程で設けることができる。上記の作製方法によれば、例えば、トランジスタ２００を作製した後にトランジスタ４００を作製する必要がないため、半導体装置の生産性を高めることができる。
トランジスタ２００は酸化物２３０ａと酸化物２３０ｃに接する酸化物２３０ｂにチャネルが形成される。トランジスタ４００は絶縁体２２４と絶縁体４５０に接する酸化物４３０にチャネルが形成される。このため、トランジスタ４００はトランジスタ２００よりも界面散乱の影響を受けやすい。また、本実施の形態に示す酸化物４３０の電子親和力は、酸化物２３０ｂの電子親和力よりも小さい。よって、トランジスタ４００のＶｔｈはトランジスタ２００のＶｔｈよりも大きくすることができ、トランジスタ４００のＩｃｕｔを小さくすることができる。
〔変形例〕
本実施の形態に示す半導体装置は図１に示すものに限られるものではない。例えば、図２７に示すような構成としてもよい。
図２７に示す半導体装置１０００は、開口４８０が絶縁体２１６、絶縁体２２０、絶縁体２２２、および絶縁体２２４に形成され、絶縁体２７２と絶縁体２１４の上面とが接している点において、図１に示す半導体装置１０００と異なる。よって、トランジスタ２００及びトランジスタ４００が絶縁体２１２、絶縁体２１４、絶縁体２７２及び絶縁体２７４によって、封止される構造となる。この場合、絶縁体２８２及び絶縁体２８４を設けなくても、絶縁体２１６及び絶縁体２２４の側面から水または水素などの不純物が混入するのをふせぐことができる。
また、図２７に示す半導体装置１０００は、層２７０、絶縁体２５０、および酸化物２３０ｃが、導電体２６０の端部を越えて延伸し、当該延伸部分で重畳する領域を有し、層２７０の端部と絶縁体２５０の端部と酸化物２３０ｃの端部は概略一致している点において、図１に示す半導体装置１０００と異なる。この構造では、絶縁体２７２と絶縁体２５０の側面が接する。これにより、絶縁体２７２から絶縁体２５０に酸素を添加することができる。また、絶縁体２５０に含まれる水または水素などの不純物を絶縁体２７２にゲッタリングして外方拡散させることができる。
以上のようにして、本発明の一態様は、良好な信頼性を有する半導体装置を提供することができる。または、本発明の一態様は、不純物が低減された酸化物半導体を有する半導体装置を提供することができる。または、本発明の一態様は、酸素欠損が低減された酸化物半導体を有する半導体装置を提供することができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図２８乃至図３０を用いて説明する。
［記憶装置］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図２８乃至図３０に示す。
図２８、および図２９に示す記憶装置は、トランジスタ４００、トランジスタ３００、トランジスタ２００、および容量素子１００を有している。ここで、トランジスタ２００とトランジスタ４００は実施の形態１に記載したものと同様のトランジスタである。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
さらにトランジスタ２００のバックゲートに負の電位を印加することで、トランジスタ２００のオフ電流をより小さくすることができる。この場合、トランジスタ２００のバックゲート電圧を維持できる構成とすることにより、電源の供給なしで長期間の記憶保持が可能となる。
トランジスタ２００のバックゲート電圧を、トランジスタ４００によって制御する。例えば、トランジスタ４００のトップゲート及びバックゲートをソースとダイオード接続し、トランジスタ４００のソースとトランジスタ２００のバックゲートを接続する構成とする。この構成でトランジスタ２００のバックゲートの負電位を保持するとき、トランジスタ４００のトップゲートーソース間の電圧および、バックゲートーソース間の電圧は、０Ｖになる。先の実施の形態に示すように、トランジスタ４００のＩｃｕｔは非常に小さい。よって、この構成とすることにより、トランジスタ２００およびトランジスタ４００に電源供給をしなくてもトランジスタ２００のバックゲートの負電位を長時間維持することができる。これにより、トランジスタ２００及びトランジスタ４００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
図２８、および図２９において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００のゲートと電気的に接続され、配線３００６はトランジスタ２００のバックゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。配線３００７はトランジスタ４００のソースと電気的に接続され、配線３００８はトランジスタ４００のゲートと電気的に接続され、配線３００９はトランジスタ４００のバックゲートと電気的に接続され、配線３０１０はトランジスタ４００のドレインと電気的に接続されている。ここで、配線３００６、配線３００７、配線３００８、及び配線３００９が電気的に接続されている。
＜記憶装置の構成１＞
図２８、および図２９に示す記憶装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
また、図２８、および図２９に示す記憶装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。
メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがＮＯＲ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。または、例えば、メモリセルアレイがＮＡＮＤ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を導通状態にすることで、所望のメモリセルの情報をのみ読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。
＜記憶装置の構成２＞
図２８、および図２９に示す記憶装置は、トランジスタ３００を有さない構成としてもよい。トランジスタ３００を有さない場合も、先に述べた記憶装置と同様の動作により情報の書き込みおよび保持動作が可能である。
例えば、トランジスタ３００を有さない場合における、情報の読み出しについて説明する。トランジスタ２００が導通状態になると、浮遊状態である配線３００３と容量素子１００とが導通し、配線３００３と容量素子１００の間で電荷が再分配される。その結果、配線３００３の電位が変化する。配線３００３の電位の変化量は、容量素子１００の電極の一方の電位（または容量素子１００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１００の電極の一方の電位をＶ、容量素子１００の容量をＣ、配線３００３が有する容量成分をＣＢ、電荷が再分配される前の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
本構成とする場合、例えば、メモリセルを駆動させるための駆動回路にシリコンが適用されたトランジスタを用い、トランジスタ２００として、酸化物半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した記憶装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い記憶装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該記憶装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る記憶装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
＜記憶装置の構造１＞
本発明の一態様の記憶装置の一例を、図２８に示す。記憶装置は、トランジスタ４００、トランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１４、基板３１１の一部からなる半導体領域３１２、およびソース領域またはドレイン領域として機能する低抵抗領域３１８ａ、および低抵抗領域３１８ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１８ａ、および低抵抗領域３１８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことがより好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１８ａ、および低抵抗領域３１８ｂは、半導体領域３１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図２８、および図２９に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。また、＜記憶装置の構成２＞に示す構成とする場合、トランジスタ３００を設けなくともよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００及びトランジスタ４００が設けられる領域に、水または水素などの不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。ここで、バリア性とは、水または水素などの不純物の拡散を抑制する機能とする。例えば、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中の一時間当たりの水素の拡散距離が５０ｎｍ以下であればよい。好ましくは、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中における一時間当たりの水素の拡散距離が３０ｎｍ以下、さらに好ましくは２０ｎｍ以下であるとよい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００及びトランジスタ４００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。また、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００及びトランジスタ４００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００及びトランジスタ４００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４上には、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体３５８、絶縁体２１２、および絶縁体２１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００及びトランジスタ４００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
また、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００及びトランジスタ４００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１２、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水または水素などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水または水素などの不純物のトランジスタ２００及びトランジスタ４００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００及びトランジスタ４００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１０、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁体に、比較的誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００及びトランジスタ４００を構成する導電体（導電体２０５、導電体４０５、導電体４０３、および導電体４０７）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体３５８、絶縁体２１２、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ３００からトランジスタ２００及びトランジスタ４００への水素の拡散を抑制することができる。
絶縁体２１６の上方には、トランジスタ２００及びトランジスタ４００が設けられている。なお、トランジスタ２００及びトランジスタ４００は、実施の形態１で説明したトランジスタ２００及びトランジスタ４００を用いることが好ましい。
トランジスタ２００及びトランジスタ４００の上方には、絶縁体１１０を設ける。絶縁体１１０は、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁体に、比較的誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体１１０として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２７２、絶縁体２７４、および絶縁体１１０には、導電体２８５等が埋め込まれている。
導電体２８５は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。導電体２８５は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
例えば、導電体２８５を積層構造として設ける場合、酸化しにくい（耐酸化性が高い）導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２２４と接する領域に、耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体２２４から過剰な酸素を、導電体２８５が吸収することを抑制することができる。また、導電体２８５は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２２４と接する領域に、水または水素などの不純物に対するバリア性を有する導電体を設けることで、導電体２８５中の不純物、および導電体２８５の一部の拡散や、外部からの不純物の拡散経路となることを抑制することができる。
また、絶縁体１１０、および導電体２８５上に、導電体２８７、および容量素子１００などを設ける。なお、容量素子１００は、導電体１１２と、絶縁体１３０、絶縁体１３２、絶縁体１３４、および導電体１１６とを有する。導電体１１２、および導電体１１６は、容量素子１００の電極として機能を有し、絶縁体１３０、絶縁体１３２、および絶縁体１３４は容量素子１００の誘電体として機能を有する。
導電体２８７は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。また、導電体１１２は、容量素子１００の電極の一方として機能を有する。なお、導電体２８７、および導電体１１２は、同時に形成することができる。
導電体２８７、および導電体１１２には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
絶縁体１３０、絶縁体１３２および絶縁体１３４は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体１３２に、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料を用いた場合、容量素子１００は、単位面積当たりの容量を大きくすることができる。また、絶縁体１３０、および絶縁体１３４には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。絶縁耐力が大きい絶縁体により、高誘電体を挟むことで、容量素子１００の静電破壊を抑制し、かつ容量の大きな容量素子とすることができる。
また、導電体１１６は、絶縁体１３０、絶縁体１３２および絶縁体１３４を介して、導電体１１２の側面、および上面を覆うように設ける。当該構成により、導電体１１２の側面は、絶縁体を介して、導電体１１６に包まれる。当該構成とすることで、導電体１１２の側面でも容量が形成されるため、容量素子の投影面積当たりの容量を増加させることができる。従って、記憶装置の小面積化、高集積化、および微細化が可能となる。
なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕやＡｌ等を用いればよい。
導電体１１６、および絶縁体１３４上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
＜変形例１＞
記憶装置の変形例の一例を、図２９に示す。図２９は、図２８と、トランジスタ３００の構成、および絶縁体２７２、および絶縁体２７４の形状などが異なる。
図２９に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３１１の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
当該構成のトランジスタ３００と、トランジスタ２００を組み合わせて用いることで、小面積化、高集積化、微細化が可能となる。
また、図２９に示すように、絶縁体２２０、および絶縁体２２２は、必ずしも設けなくともよい。当該構成とすることで、生産性を高くすることができる。
また、図２９に示すように、絶縁体２１６および絶縁体２２４に形成された開口において、絶縁体２７２の下面と絶縁体２１４の上面が接する構成としてもよい。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
＜変形例２＞
また、本実施の形態の変形例の一例を、図３０に示す。図３０は、図２８に示す記憶装置を、マトリクス状に配置した場合における、行の一部を抜き出した断面図である。
図３０には、トランジスタ３００、トランジスタ２００、および容量素子１００を有する記憶装置と、トランジスタ３０１、トランジスタ２０１、および容量素子１０１を有する記憶装置とが、同じ行に配置されている。
図３０に示すように、複数個のトランジスタ（図ではトランジスタ２００、およびトランジスタ２０１）、および過剰酸素領域を含む絶縁体２２４を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み込む構成としてもよい。その際、トランジスタ３００、またはトランジスタ３０１と、容量素子１００、または容量素子１０１と、を接続する貫通電極と、トランジスタ２００、またはトランジスタ２０１との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
なお、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２７２、絶縁体２７４、および絶縁体２８０に設ける開口は、実施の形態１で説明した開口４８０と同時に設けることができる。
従って、絶縁体２２４、トランジスタ２００、およびトランジスタ２０１から放出された酸素が、容量素子１００、容量素子１０１、またはトランジスタ３００、トランジスタ３０１が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水または水素などの不純物が、トランジスタ２００、またはトランジスタ２０１へ、拡散することを抑制することができる。
つまり、絶縁体２２４の過剰酸素領域から酸素を、効率的にトランジスタ２００、およびトランジスタ２０１におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００、およびトランジスタ２０１におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００、およびトランジスタ２０１の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、酸化シリコン膜上にＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、ＩＧＺＯ膜と呼ぶ。）、Ｉｎ−Ｓｎ−Ｓｉ酸化物膜（以下、ＩＴＳＯ膜と呼ぶ。）及び窒化タンタル膜を積層した試料１Ａと、試料１ＡのＩＴＳＯ膜をＩｎ−Ｚｎ酸化物膜（以下、インジウム亜鉛酸化物膜と呼ぶ。）に代えた試料１Ｂを作製し、ＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆｉｌｅ）−ＳＩＭＳ分析を行って、水素濃度を評価した結果について説明する。
以下に、ＳＳＤＰ−ＳＩＭＳ分析に用いた試料１Ａ及び試料１Ｂの作製方法について説明する。
まず、試料１Ａ及び試料１Ｂで、シリコンウェハを熱酸化し、シリコンウェハ表面に膜厚１００ｎｍとなるように酸化シリコン膜を形成した。熱酸化の条件は基板温度９５０℃で、熱酸化の雰囲気は、３体積％ＨＣｌを含む酸素雰囲気とした。
次に、試料１Ａ及び試料１Ｂで、ＤＣスパッタリング法を用いて膜厚１００ｎｍとなるように、ＩＧＺＯ膜を成膜した。なお、ＩＧＺＯ膜の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］ターゲットを用いた。また、成膜ガスとしてアルゴンガス４０ｓｃｃｍおよび酸素ガス５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キヤノンアネルバ製ミニチュアゲージＭＧ−２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度を１３０℃とし、ターゲット−基板間距離を６０ｍｍとした。
次に、試料１Ａで、ＤＣスパッタリング法を用いて膜厚１００ｎｍとなるように、ＩＴＳＯ膜を成膜した。なお、ＩＴＳＯ膜の成膜には、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［ｗｔ％］ターゲットを用いた。また、成膜ガスとしてアルゴンガス５０ｓｃｃｍおよび酸素ガス３ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を５００Ｗとし、基板温度を室温とし、ターゲット−基板間距離を１７０ｍｍとした。
また、試料１Ｂで、ＤＣスパッタリング法を用いて膜厚１００ｎｍとなるように、インジウム亜鉛酸化物膜を成膜した。なお、インジウム亜鉛酸化物膜の成膜には、Ｉｎ２Ｏ３：ＺｎＯ＝８９．７：１０．７［ｗｔ％］ターゲットを用いた。また、成膜ガスとしてアルゴンガス５０ｓｃｃｍおよび酸素ガス３ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を５００Ｗとし、基板温度を室温とし、ターゲット−基板間距離を１７０ｍｍとした。
次に、試料１Ａ及び試料１Ｂで、ＤＣスパッタリング法を用いて膜厚３０ｎｍとなるように、窒化タンタル膜を成膜した。なお、窒化タンタル膜の成膜には、Ｔａターゲットを用いた。また、成膜ガスとしてアルゴンガス５０ｓｃｃｍおよび窒素ガス１０ｓｃｃｍを用い、成膜圧力を０．６Ｐａとし、成膜電力を１０００Ｗとし、基板温度を室温とし、ターゲット−基板間距離を６０ｍｍとした。
以上のようにして作製した試料１Ａ及び試料１Ｂに、ＳＳＤＰ−ＳＩＭＳ分析を行って水素を検出した結果を図３１（Ａ）（Ｂ）に示す。図３１（Ａ）は試料１Ａの水素濃度を示し、図３１（Ｂ）は試料１Ｂの水素濃度を示す。図３１（Ａ）（Ｂ）で横軸は深さ［ｎｍ］をとり、縦軸は水素の濃度［ａｔｏｍｓ／ｃｍ３］をとる。また、水素濃度１．０×１０１８ａｔｏｍｓ／ｃｍ３近傍の長破線は、ＳＩＭＳ分析装置のバックグラウンドレベルを示す。試料１Ａ及び試料１ＢのＳＳＤＰ−ＳＩＭＳ分析は、シリコンウェハ側から試料を掘り進めて行った。また、試料１Ａ及び試料１ＢのＳＳＤＰ−ＳＩＭＳ分析は、ＩＧＺＯ膜を定量してＩＧＺＯ膜の水素濃度を換算した。なお、ＳＩＭＳ分析は、アルバック・ファイ社製四重極型質量分析装置（ＡＤＥＰＴ１０１０特型）を用いた。
図３１（Ａ）に示すように、試料１ＡのＩＧＺＯ膜中の水素は、バックグラウンドレベルまで低下している。また、同様に、図３１（Ｂ）に示すように、試料１ＢのＩＧＺＯ膜中の水素も、バックグラウンドレベルまで低下している。
以上より、ＩＧＺＯ膜に接して、ＩＴＳＯ膜またはインジウム亜鉛酸化物膜を設けることにより、ＩＧＺＯ膜中の水素がＩＴＳＯ膜またはインジウム亜鉛酸化物膜にゲッタリングされることが示唆された。
また、本実施例では、試料１Ａ及び試料１Ｂが作製されてから、ＳＳＤＰ−ＳＩＭＳ分析が行われるまで、６日間の間隔があった。この間、ＩＴＳＯ膜またはインジウム亜鉛酸化物膜が、ＩＧＺＯ膜中および近傍の水素をゲッタリングし、ＩＧＺＯ膜に水素が浸入することを防いでいたことを示唆している。このことから、ＩＧＺＯ膜に接して、ＩＴＳＯ膜またはインジウム亜鉛酸化物膜を設けることにより、半導体装置作製後の長期信頼性の向上を図ることができると考えられる。
１００ 容量素子
１０１ 容量素子
１１０ 絶縁体
１１２ 導電体
１１６ 導電体
１３０ 絶縁体
１３２ 絶縁体
１３４ 絶縁体
１５０ 絶縁体
２００ トランジスタ
２０１ トランジスタ
２０５ 導電体
２０５ａ 導電体
２０５ｂ 導電体
２０７ 導電体
２０７ａ 導電体
２０７ｂ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２１８ 導電体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２３０ 酸化物
２３０ａ 酸化物
２３０Ａ 酸化膜
２３０ｂ 酸化物
２３０Ｂ 酸化膜
２３０ｃ 酸化物
２３０Ｃ 酸化膜
２４０ 導電体
２４０ａ 導電体
２４０Ａ 導電膜
２４０ｂ 導電体
２４０Ｂ 導電膜
２４１ 導電性酸化物
２４１ａ 導電性酸化物
２４１Ａ 導電性酸化膜
２４１ｂ 導電性酸化物
２４１Ｂ 導電性酸化膜
２４５ 層
２４５ａ 層
２４５Ａ 膜
２４５ｂ 層
２４５Ｂ 膜
２４７ａ 導電体
２４７Ａ 導電膜
２４７ｂ 導電体
２４７Ｂ 導電膜
２５０ 絶縁体
２５０Ａ 絶縁膜
２６０ 導電体
２６０ａ 導電体
２６０Ａ 導電膜
２６０ｂ 導電体
２６０Ｂ 導電膜
２６０ｃ 導電体
２６０Ｃ 導電膜
２７０ 層
２７０Ａ 膜
２７２ 絶縁体
２７４ 絶縁体
２８０ 絶縁体
２８２ 絶縁体
２８４ 絶縁体
２８５ 導電体
２８７ 導電体
２９０ レジストマスク
２９９ 領域
３００ トランジスタ
３０１ トランジスタ
３１１ 基板
３１２ 半導体領域
３１４ 絶縁体
３１６ 導電体
３１８ａ 低抵抗領域
３１８ｂ 低抵抗領域
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３５８ 絶縁体
４００ トランジスタ
４０３ 導電体
４０３ａ 導電体
４０３ｂ 導電体
４０５ 導電体
４０５ａ 導電体
４０５ｂ 導電体
４０７ 導電体
４０７ａ 導電体
４０７ｂ 導電体
４３０ 酸化物
４５０ 絶縁体
４６０ 導電体
４６０ａ 導電体
４６０ｂ 導電体
４６０ｃ 導電体
４７０ 層
４８０ 開口
１０００ 半導体装置
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線
３００７ 配線
３００８ 配線
３００９ 配線
３０１０ 配線

Claims (14)

  1. 第１のバリア絶縁膜と、
    前記第１のバリア絶縁膜の上に配置された第１のゲート電極と、
    前記第１のゲート電極の上に配置された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の上に配置された酸化物半導体膜と、
    前記酸化物半導体膜の上に、離して配置されたソース電極及びドレイン電極と、
    前記酸化物半導体膜、前記ソース電極及び前記ドレイン電極の上に配置された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜の上に、少なくとも一部が前記ソース電極と前記ドレイン電極の間の領域と重なるように配置された第２のゲート電極と、
    前記酸化物半導体膜、前記ソース電極、前記ドレイン電極、前記第２のゲート電極、及び前記第２のゲート絶縁膜を覆って、前記酸化物半導体膜の側面、前記ソース電極の側面、前記ドレイン電極の側面及び前記第１のゲート絶縁膜の上面に接して配置された第２のバリア絶縁膜と、
    前記第２のバリア絶縁膜の上に配置された第３のバリア絶縁膜と、を有し、
    前記第１のバリア絶縁膜、前記第２のバリア絶縁膜及び前記第３のバリア絶縁膜は、前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜より、水素、水及び酸素の透過性が低く、
    前記第３のバリア絶縁膜は、前記第２のバリア絶縁膜より膜厚が薄く、
    前記ソース電極及び前記ドレイン電極は積層構造であり、前記ソース電極及び前記ドレイン電極の前記酸化物半導体膜と接する層は、導電性酸化物膜を有し、
    前記導電性酸化物膜は、前記酸化物半導体膜より酸素欠損量が多いことを特徴とする半導体装置。
  2. 第１の絶縁体と、
    前記第１の絶縁体の上に配置された第２の絶縁体と、
    前記第２の絶縁体の上に配置された第１の導電体と、
    前記第１の導電体の上に配置された第３の絶縁体と、
    前記第３の絶縁体の上に配置された第１の酸化物と、
    前記第１の酸化物の上に配置された第２の酸化物と、
    前記第２の酸化物の上に、離して配置された第１の導電性酸化物及び第２の導電性酸化物と、
    前記第１の導電性酸化物の上に配置された第２の導電体と、
    前記第２の導電性酸化物の上に配置された第３の導電体と、
    前記第２の酸化物、前記第１の導電性酸化物、前記第２の導電性酸化物、前記第２の導電体及び前記第３の導電体の上に配置され、前記第２の酸化物の上面と、前記第２の酸化物の側面と、前記第１の酸化物の側面と、前記第３の絶縁体の上面と接する第３の酸化物と、
    前記第３の酸化物の上に配置された第４の絶縁体と、
    前記第４の絶縁体の上に、少なくとも一部が前記第２の導電体と前記第３の導電体の間の領域と重なるように配置された第４の導電体と、
    前記第１乃至第３の酸化物、前記第１の導電性酸化物、前記第２の導電性酸化物、前記第２乃至第４の導電体、及び前記第４の絶縁体を覆って、前記第１の導電性酸化物の側面、前記第２の導電性酸化物の側面、前記第２の酸化物の側面及び前記第３の絶縁体の上面に接して配置された第５の絶縁体と、
    前記第５の絶縁体の上に配置された第６の絶縁体と、を有し、
    前記第１の絶縁体、前記第２の絶縁体、前記第５の絶縁体及び前記第６の絶縁体は、前記第３の絶縁体及び前記第４の絶縁体より、水素、水及び酸素の透過性が低く、
    前記第１の絶縁体は、前記第２の絶縁体より膜厚が薄く、
    前記第６の絶縁体は、前記第５の絶縁体より膜厚が薄く、
    前記第１の導電性酸化物及び前記第２の導電性酸化物は、前記第２の酸化物より酸素欠損量が多いことを特徴とする半導体装置。
  3. 請求項２において、
    さらに前記第４の導電体の上面に接して配置された第７の絶縁体を有し、
    前記第７の絶縁体は、前記第３の絶縁体及び前記第４の絶縁体より、酸素の透過性が低いことを特徴とする半導体装置。
  4. 請求項２または３において、
    さらに前記第２の導電体の上面に接して配置された第８の絶縁体と、
    前記第３の導電体の上面に接して配置された第９の絶縁体と、を有し、
    前記第８の絶縁体及び前記第９の絶縁体は、前記第３の絶縁体及び前記第４の絶縁体より、酸素の透過性が低いことを特徴とする半導体装置。
  5. 請求項４において、
    前記第８の絶縁体及び前記第９の絶縁体は、酸素と、アルミニウムを含むことを特徴とする半導体装置。
  6. 請求項２乃至５のいずれか一項において、
    さらに前記第６の絶縁体の上に配置された第１０の絶縁体と、
    前記第１０の絶縁体の上に配置された第１１の絶縁体と、
    前記第１１の絶縁体の上に配置された第１２の絶縁体と、を有し、
    前記第３の絶縁体、前記第５の絶縁体、前記第６の絶縁体及び前記第１０の絶縁体は、前記第２の絶縁体に達する開口を有し、前記第１１の絶縁体は、当該開口を介して前記第２の絶縁体の上面に接し、
    前記開口は、前記第２の酸化物より外側を囲むように設けられ、
    前記第１１の絶縁体及び前記第１２の絶縁体は、前記第１０の絶縁体より、水素、水及び酸素の透過性が低く、
    前記第１２の絶縁体は、前記第１１の絶縁体より膜厚が薄いことを特徴とする半導体装置。
  7. 請求項２乃至６のいずれか一項において、
    前記第１の導電性酸化物及び前記第２の導電性酸化物は、インジウムを含むことを特徴とする半導体装置。
  8. 請求項７において、
    前記第１の導電性酸化物及び前記第２の導電性酸化物に含まれるインジウムの密度は、前記第２の酸化物に含まれるインジウムの密度より大きいことを特徴とする半導体装置。
  9. 請求項７または８のいずれかにおいて、
    前記第１の導電性酸化物及び前記第２の導電性酸化物が亜鉛を含むことを特徴とする半導体装置。
  10. 請求項７または８のいずれかにおいて、
    前記第１の導電性酸化物及び前記第２の導電性酸化物が錫及びシリコンを含むことを特徴とする半導体装置。
  11. 請求項２乃至１０のいずれか一項において、
    前記第１乃至第３の酸化物は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎとを含むことを特徴とする半導体装置。
  12. 請求項２乃至１１のいずれか一項において、
    前記第３の絶縁体及び前記第４の絶縁体は、酸素と、シリコンを含むことを特徴とする半導体装置。
  13. 請求項２乃至１２のいずれか一項において、
    前記第１の絶縁体、前記第２の絶縁体、前記第５の絶縁体及び前記第６の絶縁体は、酸素と、アルミニウムを含むことを特徴とする半導体装置。
  14. 第１のバリア絶縁膜と、
    前記第１のバリア絶縁膜の上に配置された第１のゲート電極と、
    前記第１のゲート電極の上に配置された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の上に配置された酸化物半導体膜と、
    前記酸化物半導体膜の上に、離して配置されたソース電極及びドレイン電極と、
    前記酸化物半導体膜、前記ソース電極及び前記ドレイン電極の上に配置された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜の上に、少なくとも一部が前記ソース電極と前記ドレイン電極の間の領域と重なるように配置された第２のゲート電極と、
    前記酸化物半導体膜、前記ソース電極、前記ドレイン電極、前記第２のゲート電極、及び前記第２のゲート絶縁膜を覆って、前記酸化物半導体膜の側面、前記ソース電極の側面、前記ドレイン電極の側面及び前記第１のゲート絶縁膜の上面に接して配置された第２のバリア絶縁膜と、を有し、
    前記第１のバリア絶縁膜、前記第２のバリア絶縁膜は酸素とアルミニウムを有し、
    前記ソース電極及び前記ドレイン電極は積層構造であり、前記ソース電極及び前記ドレイン電極の前記酸化物半導体膜と接する層は、導電性酸化物膜を有し、
    前記導電性酸化物膜は、前記酸化物半導体膜より酸素欠損量が多いことを特徴とする半導体装置。
JP2017081854A 2016-04-22 2017-04-18 半導体装置、及び半導体装置の作製方法 Withdrawn JP2017199901A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016086232 2016-04-22
JP2016086232 2016-04-22

Publications (2)

Publication Number Publication Date
JP2017199901A true JP2017199901A (ja) 2017-11-02
JP2017199901A5 JP2017199901A5 (ja) 2020-05-28

Family

ID=60089110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017081854A Withdrawn JP2017199901A (ja) 2016-04-22 2017-04-18 半導体装置、及び半導体装置の作製方法

Country Status (2)

Country Link
US (1) US10032918B2 (ja)
JP (1) JP2017199901A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019092541A1 (ja) * 2017-11-09 2019-05-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019130162A1 (ja) * 2017-12-27 2019-07-04 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019186331A1 (ja) * 2018-03-29 2019-10-03 株式会社半導体エネルギー研究所 半導体装置
WO2019197946A1 (ja) * 2018-04-12 2019-10-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020008296A1 (ja) * 2018-07-06 2020-01-09 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020136467A1 (ja) * 2018-12-28 2020-07-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020170082A1 (ja) * 2019-02-22 2020-08-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2020084400A1 (ja) * 2018-10-26 2021-11-18 株式会社半導体エネルギー研究所 金属酸化物の作製方法、半導体装置の作製方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114511A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10868045B2 (en) * 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
KR20190032414A (ko) * 2016-07-26 2019-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9978879B2 (en) 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2018138619A1 (en) 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2018211352A1 (en) 2017-05-18 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7195068B2 (ja) 2017-06-26 2022-12-23 株式会社半導体エネルギー研究所 半導体装置、電子機器
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
JP7472100B2 (ja) * 2019-03-15 2024-04-22 株式会社半導体エネルギー研究所 半導体装置
US11121263B2 (en) * 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same
JPWO2021260483A1 (ja) 2020-06-26 2021-12-30
EP4020588A1 (en) * 2020-12-28 2022-06-29 IMEC vzw Method for processing a fet device
US11615959B2 (en) * 2021-08-31 2023-03-28 Hestia Power Shanghai Technology Inc. Silicon carbide semiconductor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015187902A (ja) * 2013-12-27 2015-10-29 株式会社半導体エネルギー研究所 半導体装置およびその駆動方法
JP2015213164A (ja) * 2014-04-18 2015-11-26 株式会社半導体エネルギー研究所 半導体装置及び電子機器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR101293262B1 (ko) 2009-10-30 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101747158B1 (ko) 2009-11-06 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6168795B2 (ja) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW202422663A (zh) 2012-09-14 2024-06-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN107408579B (zh) 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN114695562A (zh) 2015-05-22 2022-07-01 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10115741B2 (en) * 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10014325B2 (en) 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9882064B2 (en) 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
KR102320483B1 (ko) 2016-04-08 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6968567B2 (ja) 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180134919A (ko) 2016-04-22 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015187902A (ja) * 2013-12-27 2015-10-29 株式会社半導体エネルギー研究所 半導体装置およびその駆動方法
JP2015213164A (ja) * 2014-04-18 2015-11-26 株式会社半導体エネルギー研究所 半導体装置及び電子機器

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019092541A1 (ja) * 2017-11-09 2019-05-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7200121B2 (ja) 2017-11-09 2023-01-06 株式会社半導体エネルギー研究所 半導体装置
US11211467B2 (en) 2017-11-09 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JPWO2019092541A1 (ja) * 2017-11-09 2020-11-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019130162A1 (ja) * 2017-12-27 2019-07-04 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11205664B2 (en) 2017-12-27 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JPWO2019130162A1 (ja) * 2017-12-27 2021-01-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019186331A1 (ja) * 2018-03-29 2019-10-03 株式会社半導体エネルギー研究所 半導体装置
US11257960B2 (en) 2018-03-29 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2019186331A1 (ja) * 2018-03-29 2021-03-18 株式会社半導体エネルギー研究所 半導体装置
JPWO2019197946A1 (ja) * 2018-04-12 2021-04-22 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11894397B2 (en) 2018-04-12 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of semiconductor device
US11355530B2 (en) 2018-04-12 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of semiconductor device
WO2019197946A1 (ja) * 2018-04-12 2019-10-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2020008296A1 (ja) * 2018-07-06 2021-07-15 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11955562B2 (en) 2018-07-06 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102714734B1 (ko) 2018-07-06 2024-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2020008296A1 (ja) * 2018-07-06 2020-01-09 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11424369B2 (en) 2018-07-06 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7317010B2 (ja) 2018-07-06 2023-07-28 株式会社半導体エネルギー研究所 半導体装置
JPWO2020084400A1 (ja) * 2018-10-26 2021-11-18 株式会社半導体エネルギー研究所 金属酸化物の作製方法、半導体装置の作製方法
JP7508374B2 (ja) 2018-12-28 2024-07-01 株式会社半導体エネルギー研究所 半導体装置
WO2020136467A1 (ja) * 2018-12-28 2020-07-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020170082A1 (ja) * 2019-02-22 2020-08-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
US20170309752A1 (en) 2017-10-26
US10032918B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
JP2017199901A (ja) 半導体装置、及び半導体装置の作製方法
JP6951103B2 (ja) 半導体装置、及び半導体装置の作製方法
US10236390B2 (en) Semiconductor device
US10741679B2 (en) Semiconductor device and method for manufactring semiconductor device
JP5154951B2 (ja) 半導体装置及び表示装置
US10964787B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2017182910A1 (ja) 半導体装置、及び半導体装置の作製方法
KR20140128243A (ko) 반도체 장치 및 그 제작 방법
US10910359B2 (en) Semiconductor device and method for manufacturing the same
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
CN114026787A (zh) 半导体装置、蓄电装置以及半导体装置的工作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210716