KR20230134169A - 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저 - Google Patents

전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저 Download PDF

Info

Publication number
KR20230134169A
KR20230134169A KR1020220031132A KR20220031132A KR20230134169A KR 20230134169 A KR20230134169 A KR 20230134169A KR 1020220031132 A KR1020220031132 A KR 1020220031132A KR 20220031132 A KR20220031132 A KR 20220031132A KR 20230134169 A KR20230134169 A KR 20230134169A
Authority
KR
South Korea
Prior art keywords
conductive line
lower conductive
connection structure
contact hole
electrode connection
Prior art date
Application number
KR1020220031132A
Other languages
English (en)
Inventor
박민혁
최병진
김지연
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020220031132A priority Critical patent/KR20230134169A/ko
Priority to PCT/KR2023/002927 priority patent/WO2023177127A1/ko
Publication of KR20230134169A publication Critical patent/KR20230134169A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명의 실시예들은 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저를 제공한다. 전극 접속 구조는 기재층, 기재층의 상면 상에 배치된 하부 도전 라인, 기재층의 상면 상에 형성되어 하부 도전 라인을 부분적으로 덮고, 하부 도전 라인의 상면을 노출시키는 콘택 홀을 포함하는 층간 절연층, 및 층간 절연층 상에 배치되어 콘택 홀을 통해 하부 도전 라인과 전기적으로 연결되는 상부 도전 라인을 포함한다. 하부 도전 라인은 콘택 홀 내에서 감소된 두께를 갖는다.

Description

전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저 {ELECTRODE CONNECTION STRUCTURE, METHOD OF MANUFACTURING THE SAME AND DIGITIZER INCLUDING THE SAME}
본 발명은 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저에 관한 것이다. 보다 상세하게는, 복층 도전 구조를 포함하는 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저에 관한 것이다.
최근, 화상 표시 장치에 각종 센싱 기능 및 통신 기능이 결합되어, 예를 들면 스마트폰 형태로 구현되고 있다. 예를 들면, 상기 화상 표시 장치의 표시 패널 상에 터치 패널 또는 터치 센서가 부착되어 윈도우 면에 표시되는 메뉴를 선택하여 정보 입력 기능이 함께 구현된 전자 기기들이 개발되고 있다.
또한, 한국등록특허 제10-1750564호에 개시된 바와 같이, 화상 표시 장치의 배면부 측으로 전자기 방식에 의해 아날로그 좌표 정보를 디지털 신호로 변환시키는 디지타이저가 배치되고 있다,
상기 디지타이저는 층간 절연층을 사이에 두고 서로 연결된 복층 구조의 도전 라인들을 포함할 수 있다. 상기 도전 라인들은 비아 홀 혹은 콘택 홀을 통해 상호 전기적으로 접속될 수 있다.
상기 비아 홀 또는 콘택 홀에서 도전 라인들의 접촉 계면에서 접촉 저항이 증가되는 경우 디지타이저의 전체적인 전자기적 특성이 열화될 수 있다. 또한, 디지타이저에 폴딩/벤딩이 인가될 때 상기 비아 홀 또는 콘택 홀에서 도전 라인들의 접속 불량, 박리 등이 초래될 수도 있다.
따라서, 상기 비아 홀 또는 콘택 홀에서 도전 라인들의 접속 신뢰성의 향상이 필요하다.
한국등록특허공보 제10-1750564호
본 발명의 일 과제는 향상된 기계적, 전기적 신뢰성을 갖는 전극 접속 구조를 제공하는 것이다.
본 발명의 일 과제는 향상된 향상된 기계적, 전기적 신뢰성을 갖는 전극 접속 구조의 제조 방법을 제공하는 것이다.
본 발명의 일 과제는 향상된 향상된 기계적, 전기적 신뢰성을 갖는 전극 접속 구조를 포함하는 디지타이저를 제공하는 것이다.
1. 기재층; 상기 기재층의 상면 상에 배치된 하부 도전 라인; 상기 기재층의 상기 상면 상에 형성되어 상기 하부 도전 라인을 부분적으로 덮고, 하부 도전 라인의 상면을 노출시키는 콘택 홀을 포함하는 층간 절연층; 및 상기 층간 절연층 상에 배치되어 상기 콘택 홀을 통해 상기 하부 도전 라인과 전기적으로 연결되는 상부 도전 라인을 포함하고, 상기 하부 도전 라인은 상기 콘택 홀 내에서 감소된 두께를 갖는, 전극 접속 구조.
2. 위 1에 있어서, 상기 하부 도전 라인은 상기 콘택 홀 내에서 단차부를 포함하는, 전극 접속 구조.
3. 위 2에 있어서, 상기 단차부는 곡면을 포함하는, 전극 접속 구조.
4. 위 2에 있어서, 상기 단차부는 오목한 측벽을 갖는, 전극 접속 구조.
5. 위 2에 있어서, 상기 층간 절연층은 상기 하부 도전 라인의 상면에 대해 예각으로 경사진 측벽을 갖는, 전극 접속 구조.
6. 위 1에 있어서, 상기 하부 도전 라인의 두께는 상기 상부 도전 라인의 두께보다 큰, 전극 접속 구조.
7. 위 1에 있어서, 상기 하부 도전 라인 및 상기 상부 도전 라인은 서로 교차하는 방향으로 연장하는, 전극 접속 구조.
8. 위 1의 전극 접속 구조를 포함하고, 상기 하부 도전 라인은 복수의 하부 도전 라인들을 포함하고, 상기 상부 도전 라인은 복수의 상부 도전 라인들을 포함하며, 상기 하부 도전 라인들 및 상기 상부 도전 라인들이 상기 콘택 홀을 통해 서로 조합되어 복수의 도전 코일들을 형성하는, 디지타이저.
9. 위 8에 있어서, 상기 하부 도전 라인들은 열 방향으로 연장하는 제1 하부 도전 라인들 및 제2 하부 도전 라인들을 포함하고, 상기 상부 도전 라인들은 행 방향으로 연장하는 제1 상부 도전 라인들 및 제2 상부 도전 라인들을 포함하는, 디지타이저.
10. 위 9에 있어서, 상기 도전 코일들은 상기 제1 상부 도전 라인들 및 상기 제2 하부 도전 라인들이 서로 연결되어 형성된 제1 도전 코일; 및 상기 제1 하부 도전 라인들 및 상기 제2 상부 도전 라인들이 서로 연결되어 형성된 제2 도전 코일을 포함하는, 디지타이저.
11. 위 10에 있어서, 상기 제1 도전 코일은 상기 행 방향으로 연장하며, 복수의 상기 제1 도전 코일들이 상기 열 방향을 따라 배열되고, 상기 제2 도전 코일은 상기 열 방향으로 연장하며, 복수의 상기 제2 도전 코일들이 상기 행 방향을 따라 배열된, 디지타이저.
12. 위 8에 있어서, 상기 기재층은 폴딩 영역을 포함하고, 상기 폴딩 영역의 폴딩 축은 상기 상부 도전 라인과 교차하며, 상기 하부 도전 라인과 평행한, 디지타이저.
13. 기재층 상에 하부 도전 라인을 형성하는 단계; 상기 기재층 상에 상기 하부 도전 라인의 상면을 부분적으로 노출시키는 콘택 홀을 포함하는 층간 절연층을 형성하는 단계; 상기 콘택 홀에 의해 노출된 상기 하부 도전 라인 부분을 소프트 에칭하여 두께를 감소시키는 단계; 및 상기 층간 절연층 상에 상기 콘택 홀을 채우는 상부 도전 라인을 형성하는 단계를 포함하는, 전극 접속 구조의 제조 방법.
14. 위 13에 있어서, 상기 기재층 상에 상기 하부 도전 라인을 형성하는 단계는 기재층 및 금속층을 포함하는 적층 기판을 준비하는 단계; 및 상기 금속층의 표면부를 예비 소프트 에칭을 통해 제거하는 단계를 포함하는, 전극 접속 구조의 제조 방법.
15. 위 14에 있어서, 상기 예비 소프트 에칭은 상기 금속층의 표면에 포함된 방청 물질 또는 산화 물질을 제거하는 것을 포함하는, 전극 접속 구조의 제조 방법.
16. 위 13에 있어서, 상기 소프트 에칭은 상기 콘택 홀에 의해 노출된 상기 하부 도전 라인 표면의 금속 잔여물 또는 절연성 잔여물을 제거하는 것을 포함하는, 전극 접속 구조의 제조 방법.
본 발명의 실시예들에 따르는 전극 접속 구조에 있어서, 콘택 홀에 의해 노출된 하부 도전 라인 부분은 감소된 두께를 가질 수 있다. 예를 들면, 상기 콘택 홀에서의 하부 도전 라인 부분(콘택부)은 단차부 또는 리세스부를 포함할 수 있다.
이에 따라, 상기 콘택 홀에서 상기 상부 도전 라인 및 상기 하부 도전 라인의 접촉 면적 또는 밀착력이 증가할 수 있다. 따라서, 벤딩/폴딩 스트레스가 인가되는 경우에도 콘택 홀에서의 전극 접속 신뢰성이 증진될 수 있다.
예시적인 실시예들에 따르면, 상기 하부 도전 라인의 콘택부는 소프트 에칭을 통한 하부 도전 라인의 부분 식각을 통해 형성될 수 있다. 상기 소프트 에칭에 의해 상기 콘택부에서 도전 물질의 산화/부식 잔여물이 제거되며, 절연층 잔여물도 함께 제거될 수 있다. 따라서, 상기 콘택부에서의 콘택 저항이 감소되며 전극 접속 구조를 통한 전류 흐름을 촉진할 수 있다.
상기 전극 접속 구조를 디지타이저의 도전 코일에 채용하여 전자기 유도 현상 증폭을 통한 고해상도 및 향상된 플렉시블 특성을 갖는 디지타이저가 제공될 수 있다.
도 1은 예시적인 실시예들에 따른 전극 접속 구조를 나타내는 개략적인 단면도이다.
도 2는 예시적인 실시예들에 따른 콘택 홀에서의 하부 도전 라인을 나타내는 부분 확대 단면도이다.
도 3은 예시적인 실시예들에 따른 전극 접속 구조의 제조 방법을 설명하기 위한 공정 흐름도이다.
도 4 및 도 5는 예시적인 실시예들에 따른 전극 접속 구조의 제조 방법을 설명하는 단면도들이다.
도 6 및 도 7은 각각 소프트 에칭 전 하부 도전 라인 표면 및 소프트 에칭 후 하부 도전 라인 표면을 나타내는 SEM 이미지들이다.
도 8은 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 단면도이다.
도 9 및 도 10은 예시적인 실시예들에 따른 디지타이저에 포함되는 도전 코일들을 나타내는 개략적인 평면도들이다.
도 11은 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도이다.
도 12는 예시적인 실시예들에 따른 화상 표시 장치를 나타내는 개략적인 단면도이다.
본 발명의 실시예들은 복층 구조의 도전 라인들을 포함하며 향상된 전기적 접속 신뢰성을 갖는 전극 접속 구조 및 이의 제조 방법을 제공한다. 또한, 본 발명의 실시예들은 상기 전극 접속 구조를 포함하는 디지타이저를 제공한다.
이하 도면을 참고하여, 본 발명의 실시예들을 보다 구체적으로 설명하도록 한다. 다만, 본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술한 발명의 내용과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
본 출원에 사용된 용어 "행 방향", "열 방향" 등은 절대적인 방향을 지칭하는 것이 아니며, 서로 다른 방향을 지정하는 상대적인 의미로 이해되어야 한다. 본 출원에 사용된 용어 "상부", "하부" 등은 절대적인 위치를 지정하는 것이 아니며, 서로 다른 레벨을 구분하기 위한 상대적인 의미로 사용된다.
도 1은 예시적인 실시예들에 따른 전극 접속 구조를 나타내는 개략적인 단면도이다.
도 1을 참조하면, 상기 전극 접속 구조는 기재층(105) 상에 형성된 하부 도전 라인(110) 및 상부 도전 라인(130)을 포함할 수 있다. 하부 도전 라인(110) 및 상부 도전 라인(130)은 층간 절연층(120)을 사이에 두고 서로 다른 층에 분리될 수 있다.
기재층(105)은 도전 라인들(110, 130) 및 층간 절연층(120)의 형성을 위한 지지층 또는 필름 타입 기재를 포괄하는 의미로 사용된다. 예를 들면, 기재층(105)은 플레시블 디스플레이에 적용 가능한 고분자를 포함할 수 있다. 상기 고분자의 예로서, 환형올레핀중합체(COP), 폴리에틸렌테레프탈레이트(PET), 폴리아크릴레이트(PAR), 폴리에테르이미드(PEI), 폴리에틸렌나프탈레이트(PEN), 폴리페닐렌설파이드(PPS), 폴리알릴레이트(polyallylate), 폴리이미드(PI), 셀룰로오스 아세테이트 프로피오네이트(CAP), 폴리에테르술폰(PES), 셀룰로오스 트리아세테이트(TAC), 폴리카보네이트(PC), 환형올레핀공중합체(COC), 폴리메틸메타크릴레이트(PMMA) 등을 들 수 있다.
바람직하게는, 기재층(105)은 안정적인 벤딩 특성 확보를 위해 폴리이미드를 포함할 수 있다.
하부 도전 라인(110) 및 상부 도전 라인(130)은 각각 저저항 금속을 포함할 수 있다. 예를 들면, 하부 도전 라인(110) 및 상부 도전 라인(130)은 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니오븀(Nb), 탄탈륨(Ta), 바나듐(V), 철(Fe), 망간(Mn), 코발트(Co), 니켈(Ni), 아연(Zn), 주석(Sn), 몰리브덴(Mo), 칼슘(Ca) 또는 이들 중 적어도 2 이상을 함유하는 합금을 포함할 수 있다.
바람직하게는, 하부 도전 라인(110) 및 상부 도전 라인(130)은 저저항 구현을 위해 구리 혹은 구리 합금을 포함할 수 있다.
하부 도전 라인(110)은 기재층(105)의 상면 상에 배치될 수 있다. 하부 도전 라인(110)의 기재층(105)의 상기 상면과 직접 접촉할 수 있다.
층간 절연층(120)은 기재층(105) 상면 상에 형성되어 하부 도전 라인(110)을 부분적으로 덮을 수 있다. 층간 절연 구조(120)는 에폭시계 수지, 아크릴계 수지, 실록산계 수지, 폴리이미드계 수지 등과 같은 유기 절연 물질, 또는 실리콘 산화물, 실리콘 질화물 등과 같은 무기 절연 물질을 포함할 수 있다. 바람직하게는, 층간 절연층(120)은 플렉시블 특성 향상을 위해 유기 절연 물질을 사용하여 형성될 수 있다.
층간 절연층(120)은 콘택 홀(125)을 포함할 수 있다. 콘택 홀(125)을 통해 하부 도전 라인(110)의 상면이 부분적으로 노출될 수 있다.
예시적인 실시예들에 따르면, 콘택 홀(125)을 통해 노출된 하부 도전 라인(110) 부분(이하, 콘택부로 지칭할 수 있다)은 감소된 두께를 가질 수 있다. 예를 들면, 콘택 홀(125)의 바닥면의 높이(예를 들면, 기재층(105)의 상기 상면으로부터 높이)는 하부 도전 라인(110)의 최상면의 높이보다 작을 수 있다.
일부 실시예들에 있어서, 콘택 홀(125)의 주변부에서 상기 콘택부는 단차부(110a)를 가질 수 있다. 이에 따라, 상기 콘택부는 아래로 오목한 리세스부를 가질 수 있다.
상부 도전 라인(130)은 층간 절연층(120) 상에 형성되며, 콘택 홀(125)을 채울 수 있다. 이에 따라, 콘택 홀(125) 내부에는 콘택(135)이 형성될 수 있다. 콘택(135)은 콘택 홀(125) 내부에 형성된 상부 도전 라인(130)의 부분일 수 있으며, 상부 도전 라인(130)과 실질적으로 일체의 부재로 형성될 수 있다.
상부 도전 라인(130)은 콘택 홀(125) 내에서 하부 도전 라인(110) 또는 콘택부와 접촉할 수 있다. 상술한 바와 같이, 하부 도전 라인(110)의 상기 콘택부는 두께가 감소되어 형성된 단차부(110a)를 포함할 수 있다. 이에 따라, 상부 도전 라인(130) 및 하부 도전 라인(110)의 접촉 면적이 증가될 수 있다.
따라서, 콘택 홀(125) 내에서 상부 및 하부 도전 라인들(110, 130) 사이의 콘택 저항이 감소될 수 있으며, 밀착력이 증가될 수 있다. 그러므로, 콘택 홀(125) 주변에서 외부 스트레스(예를 들면, 폴딩/벤딩 스트레스)에 의한 콘택 분리, 박리 등을 억제할 수 있다.
일부 실시예들에 있어서, 하부 도전 라인(110)의 두께는 10㎛ 이상일 수 있다. 예를 들면, 하부 도전 라인(110)의 두께는 10 내지 25㎛, 또는 10 내지 20㎛일 수 있다.
일부 실시예들에 있어서, 상부 도전 라인(130)의 두께는 하부 도전 라인(110)의 두께보다 작을 수 있다. 예를 들면, 상부 도전 라인(130)의 두께는 약 6㎛ 이하일 수 있으며, 바람직하게는 약 1 내지 6㎛일 수 있다.
상부 도전 라인(130)의 두께를 상대적으로 얇게 형성하여, 하부 도전 라인(110)으로부터 충분한 채널 전류 혹은 도전 코일 전류를 확보하면서, 폴딩 또는 벤딩 특성을 향상시킬 수 있다. 또한, 박막 형태의 상부 도전 라인(130)을 활용하여 콘택 홀(125)에서의 밀착 특성이 보다 증진될 수 있다.
층간 절연층(120) 상에는 상부 도전 라인(130)을 덮는 패시베이션 층(140)이 형성될 수 있다. 예를 들면, 패시베이션 층은 층간 절연층 (120)와 실질적으로 동일하거나 유사한 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
도 2는 예시적인 실시예들에 따른 콘택 홀에서의 하부 도전 라인을 나타내는 부분 확대 단면도이다.
도 2를 참조하면, 콘택 홀(125)에 의해 노출된 하부 도전 라인(110) 부분인 콘택 부 또는 단차부(110a)는 경사진 측벽(SW)을 가질 수 있다. 일부 실시예들에 있어서, 콘택 부 또는 단차부(110a)의 측벽(SW)은 곡면 형상을 가지며, 예를 들면 오목한 곡면 형상을 가질 수 있다.
상술한 콘택부의 형상에 의해 상부 도전 라인(130) 및 하부 도전 라인(110)의 접촉 면적 및 밀착력이 보다 증가될 수 있다. 또한, 단차부(110a)에서의 도전 라인들(110, 130)의 박리 및 크랙을 방지 또는 완화시킬 수 있다.
도 3은 예시적인 실시예들에 따른 전극 접속 구조의 제조 방법을 설명하기 위한 공정 흐름도이다. 도 4 및 도 5는 예시적인 실시예들에 따른 전극 접속 구조의 제조 방법을 설명하는 단면도들이다. 도 1 및 도 2를 참조로 설명한 구조 및 재질에 대한 상세한 설명은 생략된다.
도 3 및 도 4를 참조하면, 기재층(105) 상에 형성된 금속층(107)을 준비한다. 일부 실시예들에 있어서, S10단계로 표시한 바와 같이, 기재층(105) 및 금속층(107)은 동박적층판(FCCL)과 같은 적층 기판(60) 형태로 제공될 수 있다.
금속층(107)의 표면부(109)는 적층 기판(60)의 제품 상태에서 포함되는 방청 물질, 산화 물질 등이 포함될 수 있다. 예를 들면, 표면부(109)에는 구리(Cu)와 원하는 금속에 추가하여 아연(Zn), 크롬(Cr) 등과 같은 방청 금속, 산소 성분이 포함될 수 있다.
이후, 예비 소프트 에칭을 통해 금속층(107)의 표면부(109)를 제거할 수 있다(예를 들면, S20단계). 본 출원에 사용된 용어 "소프트 에칭"은 식각 대상막의 전체 두께 대비 일부의 두께를 식각하는 공정을 지칭할 수 있다. 예시적인 실시예들에 따르면, 상기 소프트 에칭은 에치 레이트(예를 들면, Å/min)가 정해진 습식 식각 공정 조건에서 식각 시간을 조절하여 원하는 두께에 해당되는 식각량이 획득되도록 수행될 수 있다.
표면부(109)가 제거된 금속층(107)을 패터닝하여 하부 도전 라인(110)을 형성할 수 있다. 상기 예비 소프트 에칭에 의해 표면부(109)에 포함된 상기 방청 물질 및 산화 물질이 제거되거나 감소될 수 있다. 이에 따라, 하부 도전 라인(110) 표면의 저항 및 거칠기가 감소할 수 있다.
도 3 및 도 5를 참조하면, 기재층(105) 상에 하부 도전 라인(110)을 덮는 층간 절연층(120)을 형성할 수 있다(예를 들면, S30 단계). 예를 들면, 하부 도전 라인(110)을 전체적으로 덮는 층간 절연층(120) 형성 후, 습식 식각 공정을 통해 층간 절연층(120)을 부분적으로 제거하여 하부 도전 라인(110)의 상면을 부분적으로 노출시키는 콘택 홀(125)을 형성할 수 있다.
콘택 홀(125)은 층간 절연층(120)의 측벽 및 하부 도전 라인(110)의 바닥 면에 의해 정의될 수 있다. 일부 실시예들에 있어서, 층간 절연층(120)의 측벽은 하부 도전 라인(110)의 바닥 면에 대해 90도 미만의 소정의 예각으로 경사지도록 형성될 수 있다.
이후, 콘택 홀(125)에 의해 노출된 하부 도전 라인(110) 부분(콘택 부)에 대해 소프트 에칭을 수행할 수 있다(예를 들면, S40 단계). 이에 따라, 상기 콘택 부의 두께를 선택적으로 감소시킬 수 있다.
일부 실시예들에 있어서, 도 1 및 도 2를 참조로 설명한 바와 같이, 상기 소프트 에칭을 통해 상기 콘택부에 단차부(110a) 및 오목한 측벽(SW)이 형성될 수 있다.
상기 소프트 에칭을 통해 콘택 홀(125)에 의해 노출된 하부 도전 라인(110)의 상면에 형성된 산화막 및 금속 잔여물들이 제거될 수 있다. 또한, 콘택 홀(125) 형성시 생성된 층간 절연층(120) 유래의 절연성 잔여물들도 상기 소프트 에칭에 의해 제거될 수 있다.
그러므로, 콘택 홀(125)을 통한 상부 및 하부 도전 라인들(110, 130)의 콘택 저항이 감소하면서, 밀착력 및 접속 신뢰성이 증진될 수 있다.
이후, 도 1에 도시된 바와 같이, 콘택 홀(125)을 통해 하부 도전 라인(110)과 연결되는 상부 도전 라인(130)을 형성할 수 있다. 상부 도전 라인(130)은 도금 공정 또는 스퍼터링 공정과 같은 증착 공정을 통해 형성될 수 있다. 층간 절연층(120) 상에는 상부 도전 라인(130)을 덮는 패시베이션 층(140)을 형성할 수 있다.
도 6 및 도 7은 각각 소프트 에칭 전 하부 도전 라인 표면 및 소프트 에칭 후 하부 도전 라인 표면을 나타내는 SEM 이미지들이다.
도 6 및 도 7을 참조하면, 소프트 에칭 후 콘택 홀에 의해 노출된 하부 도전 라인 표면으로부터 식각 잔여 파티클들이 제거되면서 표면 균일도가 현저히 향상되었다,
도 8은 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 단면도이다. 도 9 및 도 10은 예시적인 실시예들에 따른 디지타이저에 포함되는 도전 코일들을 나타내는 개략적인 평면도들이다. 예를 들면, 도 8은 도 9에 표시된 I-I' 라인을 따라 두께 방향으로 절단한 단면도이다.
도 8 내지 도 10에서, 디지타이저(100) 또는 기재층(105)의 상면에 평행하며 서로 교차하는 두 방향을 제1 방향 및 제2 방향으로 정의한다. 예를 들면, 상기 제1 방향 및 제2 방향은 서로 수직하게 교차할 수 있다.
상기 제1 방향은 디지타이저(100)의 너비 방향, 행 방향 혹은 X-방향에 대응될 수 있다. 상기 제2 방향은 디지타이저(100)의 길이 방향, 열 방향 혹은 Y-방향에 대응될 수 있다.
도 8 내지 도 10을 참조하면, 디지타이저(100)는 도 1 및 도 2를 참조로 설명한 예시적인 실시예들에 따른 전극 접속 구조를 포함할 수 있다. 예시적인 실시예들에 따르면, 디지타이저(100)는 기재층(105) 상에 형성된 하부 도전 라인(110) 및 상부 도전 라인(130)을 포함할 수 있다. 하부 도전 라인(110) 및 상부 도전 라인(130)은 층간 절연 구조(120)를 사이에 두고 서로 다른 층에 분리될 수 있다.
예시적인 실시예들에 따른 디지타이저(100)는 제1 도전 코일(50)(도 9 참조) 및 제2 도전 코일(70)(도 10 참조)을 포함할 수 있다.
제1 도전 코일(50) 및 제2 도전 코일(70)은 하부 도전 라인(110) 및 상부 도전 라인(130)이 콘택들(135)에 의해 조합되어 정의될 수 있다.
하부 도전 라인(110)은 제1 하부 도전 라인(112)(도 10 참조) 및 제2 하부 도전 라인(114)(도 9 참조)을 포함할 수 있다. 상부 도전 라인(130)은 제1 상부 도전 라인(132)(도 9 참조) 및 제2 상부 도전 라인(134)(도 10 참조)을 포함할 수 있다.
제1 하부 도전 라인(112)은 및 제2 하부 도전 라인(114)는 제2 방향으로 연장할 수 있다. 제1 상부 도전 라인(132) 및 제2 상부 도전 라인(134)은 제1 방향으로 연장할 수 있다.
도 9에 도시된 바와 같이, 상부 도전 라인(130)의 제1 상부 도전 라인(132) 및 하부 도전 라인(110)의 제2 하부 도전 라인(114)이 서로 결합되어 제1 도전 코일(50)을 형성할 수 있다.
제1 상부 도전 라인(132) 및 제2 하부 도전 라인(114)은 함께 제1 도전 코일(50)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.
예를 들면, 제1 상부 도전 라인(132) 및 제2 하부 도전 라인(114)은 제1 콘택(135a)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 상부 도전 라인들(132) 및 복수의 제2 하부 도전 라인들(114)이 복수의 제1 콘택들(135a)을 통해 서로 전기적으로 연결되어 하나의 제1 도전 코일(50) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들면, 하나의 제1 도전 코일(50) 내에 4개의 제1 도전 루프들이 포함될 수 있다.
일부 실시예들에 있어서, 상기 제1 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 제1 콘택(135a)은 층간 절연 구조(120)를 관통하여 제1 상부 도전 라인(132)과 실질적으로 일체로 형성될 수 있다.
상기 제1 도전 루프들 중 어느 하나의 제1 도전 루프에는 제1 입력 라인(113) 및 제1 출력 라인(115)이 연결될 수 있다. 예를 들면, 제1 입력 라인(113)은 상기 제1 도전 루프들 중 최내측의 제1 도전 루프에 연결될 수 있다. 제1 출력 라인(115)은 상기 제1 도전 루프들 중 최외곽의 제1 도전 루프에 연결될 수 있다.
제1 입력 라인(113)으로부터 입력된 전류는 상기 제1 도전 루프들을 통해 하부 도전 라인(110) 및 상부 도전 라인(130)을 교대로 순환하며, 제1 출력 라인(115)을 통해 배출될 수 있다.
일부 실시예들에 있어서, 제1 입력 라인(113) 및 제1 출력 라인(115)은 하부 도전 라인(110)에 포함될 수 있다.
일부 실시예들에 있어서, 하부 도전 라인(110)은 제1 내부 연결 라인(114a)을 포함할 수 있다. 예를 들면, 이웃하는 제1 도전 루프들이 제1 내부 연결 라인(114a)에 의해 연결될 수 있다.
도 10에 도시된 바와 같이, 하부 도전 라인(110)의 제1 하부 도전 라인(112) 및 상부 도전 라인(130)의 제2 상부 도전 라인(134)이 서로 결합되어 제2 도전 코일(70)을 형성할 수 있다.
제1 하부 도전 라인(112) 및 제2 상부 도전 라인(134)은 함께 제2 도전 코일(70)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.
예를 들면, 제1 하부 도전 라인(112) 및 제2 상부 도전 라인(134)은 제2 콘택(135b)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 하부 도전 라인들(112) 및 복수의 제2 상부 도전 라인들(134)이 복수의 제2 콘택들(135b)을 통해 서로 전기적으로 연결되어 하나의 제2 도전 코일(70) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들면, 하나의 제2 도전 코일(70) 내에 4개의 제2 도전 루프들이 포함될 수 있다.
일부 실시예들에 있어서, 상기 제2 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 제2 콘택(135b)은 층간 절연 구조(120)를 관통하여 제2 상부 도전 라인(134)과 실질적으로 일체로 형성될 수 있다.
상기 제2 도전 루프들 중 어느 하나의 제2 도전 루프에는 제2 입력 라인(117) 및 제2 출력 라인(119)이 연결될 수 있다. 예를 들면, 제2 입력 라인(117)은 상기 제2 도전 루프들 중 최내측의 제2 도전 루프에 연결될 수 있다. 제2 출력 라인(119)은 상기 제2 도전 루프들 중 최외곽의 제2 도전 루프에 연결될 수 있다.
제2 입력 라인(117)으로부터 입력된 전류는 상기 제2 도전 루프들을 통해 하부 도전 라인(110) 및 상부 도전 라인(130)을 교대로 순환하며, 제2 출력 라인(119)을 통해 배출될 수 있다.
일부 실시예들에 있어서, 제2 입력 라인(117) 및 제2 출력 라인(119)은 하부 도전 라인(110)에 포함될 수 있다.
일부 실시예들에 있어서, 상부 도전 라인(130)은 외부 연결 라인(134a)을 더 포함할 수 있다. 예를 들면, 외부 연결 라인(134a)에 의해 제2 입력 라인(117) 및 제2 출력 라인(119)이 제2 도전 루프와 제2 콘택(135b)을 통해 연결될 수 있다.
일 실시예에 있어서, 외부 연결 라인(134a)은 2개의 서로 다른 제2 도전 코일에 연결될 수도 있다. 예를 들면, 어느 하나의 제2 도전 코일(70)에 연결된 출력 라인(119)은 외부 연결 라인(134a)을 통해 다른 제2 도전 코일(70)의 입력 라인(117)에 연결될 수도 있다.
일부 실시예들에 있어서, 상부 도전 라인(130)은 제2 내부 연결 라인(134b)을 더 포함할 수도 있다. 예를 들면, 제2 내부 연결 라인(134b)에 의해 제2 도전 코일(70) 내에서 이웃하는 제2 도전 루프들이 서로 연결될 수 있다.
도 9 및 도 10에서는 하나의 도전 코일 내에 4개의 도전 루프가 포함되는 것으로 도시되었으나, 도전 코일 내의 도전 루프의 개수는 화상 표시 장치의 사이즈 및 해상도 등을 고려하여 조절될 수 있다.
도 9 및 도 10을 참조로 설명한 바와 같이, 제1 도전 코일(50) 및 제2 도전 코일(70)은 각각 복수의 서로 다른 사이즈의 도전 루프들을 포함할 수 있다.
이에 따라, 디지타이저(100)를 통해 생성되는 자기장 세기를 충분히 증가시켜 예를 들면, 화상 표시 장치의 윈도우 면에 접촉하는 입력 펜으로의 에너지 전달을 효율적으로 증진시킬 수 있다.
또한, 하부 도전 라인(110) 및 상부 도전 라인(130)을 콘택(135)을 통해 연결하여 도전 루프를 형성하므로, 제한된 공간 내에서의 도전 코일의 루프 개수를 효율적으로 증가시키며 전자기 유도 효율성을 향상시킬 수 있다.
상술한 바와 같이, 하부 도전 라인(110)의 두께는 상부 도전 라인(130)의 두께보다 클 수 있다. 도 11을 참조로 후술하는 바와 같이, 상부 도전 라인(130)은 제1 방향(예를 들면, 행 방향 또는 너비 방향)으로 연장하며 폴딩 축과 교차할 수 있다. 예를 들면, 상부 도전 라인(130)은 상기 폴딩 축과 수직할 수 있다. 하부 도전 라인(110)은 제2 방향(열 방향 또는 길이 방향)으로 연장하며 실질적으로 상기 폴딩 축과 평행할 수 있다.
예시적인 실시예들에 따르면, 상기 폴딩 축과 교차함에 따라 폴딩/벤딩 스트레스가 쉽게 전달되는 상부 도전 라인(130)의 두께를 감소시켜 도전 라인 내부에서의 크랙 방지를 감소 또는 억제할 수 있다. 상기 폴딩 축과 평행하여 폴딩/벤딩 스트레스로부터 상대적으로 자유로운 하부 도전 라인(110)은 큰 두께로 형성함에 따라, 도전 코일을 통한 전류 통로를 확장시켜 충분한 전자기 유도 효과를 구현할 수 있다.
또한, 도 1을 참조로 설명한 바와 같이, 콘택(135)은 감소된 두께를 가지며 단차부(110a)를 포함하는 하부 도전 라인(110)의 콘택부와 접촉할 수 있다. 상술한 바와 같이, 상기 콘택부 표면은 소프트 에칭에 의해 향상된 표면 특성을 가질 수 있다.
따라서, 콘택 홀(125)에서의 콘택 저항을 감소시키며 콘택(135)의 들뜸/박리가 억제되어 고 신뢰성의 도전 코일 구조가 구현될 수 있다.
도 11은 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도이다. 설명의 편의를 위해, 도 11에서는 도전 코일의 상세 구조/구성의 도시는 생략되었다.
도 11을 참조하면, 기재층(105)의 상면 상에 복수의 제1 도전 코일들(50) 및 제2 도전 코일들(70)이 배열될 수 있다.
제1 도전 코일(50)은 상기 제1 방향 혹은 행 방향으로 연장할 수 있다. 복수의 제1 도전 코일들(50)은 상기 제2 방향 또는 열 방향을 따라 배열될 수 있다.
예를 들면, n개의 제1 도전 코일들(50-1 내지 50-n)이 순차적으로 상기 제2 방향을 따라 배열될 수 있다(n은 자연수). 일부 실시예들에 있어서, 이웃하는 제1 도전 코일들(50-1 내지 50-n)은 상기 제2 방향을 따라 평면 방향에서 서로 부분적으로 중첩되며 순차적으로 배열될 수 있다.
제2 도전 코일(70)은 상기 제2 방향 혹은 열 방향으로 연장할 수 있다. 복수의 제2 도전 코일들(70)은 상기 제1 방향 또는 행 방향을 따라 배열될 수 있다.
예를 들면, m개의 제2 도전 코일들(70-1 내지 70-m)이 순차적으로 상기 제1 방향을 따라 배열될 수 있다. 일부 실시예들에 있어서, 이웃하는 제2 도전 코일들(70-1 내지 70-m)은 상기 제1 방향을 따라 평면 방향에서 서로 부분적으로 중첩되며 순차적으로 배열될 수 있다.
예를 들면, 제1 및 제2 도전 코일들이 중첩되며 배열된 활성 영역(AA)이 실질적인 디지타이저 센싱 영역으로 제공될 수 있다.
기재층(105)의 중앙부에는 폴딩 영역(FA)이 포함될 수 있다. 폴딩 영역(FA) 내에는 상기 제2 방향으로 연장하는 폴딩 축(80)이 위치할 수 있다. 예시적인 실시예들에 따른 디지타이저(100)는 폴딩 축(80) 주변으로 굴곡되거나 접힐 수 있다.
상술한 바와 같이, 일부 실시예들에 있어서, 폴딩 축(80)과 교차하는 상부 도전 라인(130)의 두께는 상대적으로 작을 수 있다. 따라서, 벤딩 스트레스가 직접적으로 인가되는 상부 도전층(130)의 크랙을 방지하며 유연성을 증가시킬 수 있다.
폴딩 축(80)과 평행하며 폴당/벤딩 스트레스가 상대적으로 작은 하부 도전 라인(110)의 두께는 증가시켜, 저항을 감소시키고 도전 코일을 통한 자기장 생성 효율을 향상시킬 수 있다.
또한, 도 1을 참조로 설명한 전극 접속 구조를 활용하여 상부 도전 라인(130)의 두께가 감소되는 경우에도 반복적인 폴딩 혹은 벤딩 시 안정적인 도전 코일(50, 70)의 전기적 연결이 유지되어 원하는 전자기 생성을 구현할 수 있다.
다시 도 8을 참조하면, 폴딩 영역(FA)에서 층간 절연층(120)은 감소된 두께를 가질 수 있다. 일 실시예에 있어서, 폴딩 영역(FA)에서 층간 절연층(120)은 제거될 수도 있다. 이에 따라, 폴딩 영역(FA)에서의 폴딩 특성 및 유연성이 추가적으로 향상될 수 있다.
일부 실시예들에 있어서, 패시베이션 층(140) 역시 폴딩 영역(FA)에서 감소된 두께를 가질 수 있다.
도 12는 예시적인 실시예들에 따른 화상 표시 장치를 나타내는 개략적인 단면도이다.
도 12를 참조하면, 화상 표시 장치는 표시 패널(360), 터치 센서(200) 및 상술한 예시적인 실시예들에 따른 디지타이저(100)를 포함할 수 있다.
디지타이저(100)는 표시 패널(360) 아래에 배치될 수 있다. 예를 들면, 디지타이저(100)는 표시 패널(360) 및 리어 커버(rear cover)(380) 사이에 배치될 수 있다.
디지타이저(100)는 전자기 유도 현상을 이용한 자기장 생성 효율을 위해 상대적으로 두꺼운 도전 라인들을 포함하며, 복수의 도전 코일들을 포함할 수 있다. 따라서, 디지타이저(100)는 화상 표시 장치의 사용자에게 시인되지 않도록 표시 패널(360) 아래에 배치될 수 있다.
상술한 바와 같이, 예시적인 실시예들에 따른 디지타이저(100) 구조를 활용하여 자기장 세기를 충분히 증가시켜 예를 들면, 화상 표시 장치의 윈도우 기판(230)에 접촉하는 입력 펜으로의 에너지 전달을 효율적으로 증진시킬 수 있다.
예시적인 실시예들에 따르면, 디지타이저(100)는 화상 표시 장치의 배면부, 또는 표시 패널(360) 아래에 배치될 수 있다. 따라서, 디지타이저(100)에 포함된 도전 라인들은 사용자에게 시인되지 않을 수 있다. 이에 따라, 디지타이저(100)에 포함된 도전 라인들 각각은 투과율 향상을 위해 메쉬 구조를 채용하지 않고, 상술한 금속을 포함하는 속이 찬(solid) 라인으로 형성될 수 있다.
따라서, 충분한 전류 통로가 상기 도전 라인에 의해 확보되어 전자기 유도 효율을 증진할 수 있다.
표시 패널(360)은 패널 기판(300) 상에 배치된 화소 전극(310), 화소 정의막(320), 표시층(330), 대향 전극(340) 및 인캡슐레이션 층(350)을 포함할 수 있다.
패널 기판(300) 상에는 박막 트랜지스터(TFT)를 포함하는 화소 회로가 형성되며, 상기 화소 회로를 덮는 절연막이 형성될 수 있다. 화소 전극(310)은 상기 절연막 상에서 예를 들면 TFT의 드레인 전극과 전기적으로 연결될 수 있다.
화소 정의막(320)은 상기 절연막 상에 형성되어 화소 전극(310)을 노출시켜 화소 영역을 정의할 수 있다. 화소 전극(310) 상에는 표시층(330)이 형성되며, 표시층(330)은 예를 들면, 액정층 또는 유기 발광층을 포함할 수 있다.
화소 정의막(320) 및 표시층(330) 상에는 대향 전극(340)이 배치될 수 있다. 대향 전극(340)은 예를 들면, 화상 표시 장치의 공통 전극 또는 캐소드로 제공될 수 있다. 대향 전극(340) 상에 표시 패널(360) 보호를 위한 인캡슐레이션 층(350)이 적층될 수 있다.
터치 센서(200)는 표시 패널(360) 상에 적층되어 윈도우 기판(230)을 향해 배치될 수 있다. 터치 센서(200)는 윈도우 기판(230) 표면을 통해 입력된 사용자의 터치에 의해 정전 용량을 생성시킬 수 있다. 이에 따라, 터치 센서(200)는 사용자에게 시인되지 않도록 디지타이저(100)에 포함된 도전층보다 작은 두께의 센싱 전극 또는 센싱 채널들을 포함할 수 있다. 예를 들면, 상기 센싱 전극 또는 센싱 채널의 두께는 1 ㎛ 미만, 또는 0.5㎛ 이하 일 수 있다.
상기 센싱 전극 또는 상기 센싱 채널들은 각각 하나의 단일 층 내에 독립적으로 배치되어 인접하는 센싱 전극 또는 센싱 채널과 상호 작용하여 정전 용량을 생성시킬 수 있다.
터치 센서(200)는 점접착층(260)을 통해 표시 패널(360)과 결합될 수 있다.
윈도우 기판(230)은 예를 들면 하드 코팅 필름, 박형 글래스를 포함하며, 일 실시예에 있어서, 윈도우 기판(230)의 일면의 주변부 상에 차광 패턴(235)이 형성될 수 있다. 차광 패턴(235)은 예를 들면 컬러 인쇄 패턴을 포함할 수 있다. 차광 패턴(235)에 의해 화상 표시 장치의 베젤부 혹은 비표시 영역이 정의될 수 있다.
윈도우 기판(230) 및 터치 센서(200) 사이에는 편광층(210)이 배치될 수 있다. 편광층(210)은 코팅형 편광자 또는 편광판을 포함할 수 있다
편광층(210)은 윈도우 기판(230)의 상기 일면과 직접 접합되거나, 제1 점접착층(220)을 통해 부착될 수도 있다. 터치 센서(200)는 제2 점접착층(225)를 통해 편광층(210)과 결합될 수 있다.
도 12에 도시된 바와 같이, 사용자의 시인측으로부터 윈도우 기판(230), 편광층(210) 및 터치 센서(200) 순으로 배치될 수 있다. 이 경우, 터치 센서(200)의 센싱 전극들이 편광층(210) 아래에 배치되므로 센싱 전극의 시인 현상을 보다 효과적으로 방지할 수 있다.
일 실시예에 있어서, 터치 센서(200)는 윈도우 기판(230) 또는 편광층(210) 상에 직접 전사될 수도 있다. 일 실시예에 있어서, 사용자의 시인측으로부터 윈도우 기판(230), 터치 센서(200) 및 편광층(210) 순으로 배치될 수도 있다.
50: 제1 도전 코일 60: 적층 기판
70: 제2 도전 코일 100: 디지타이저
105: 기재층 110: 하부 도전 라인
110a: 단차부 120: 층간 절연층
125: 콘택 홀 130: 상부 도전 라인
135: 콘택 140: 패시베이션 층

Claims (16)

  1. 기재층;
    상기 기재층의 상면 상에 배치된 하부 도전 라인;
    상기 기재층의 상기 상면 상에 형성되어 상기 하부 도전 라인을 부분적으로 덮고, 상기 하부 도전 라인의 상면을 노출시키는 콘택 홀을 포함하는 층간 절연층; 및
    상기 층간 절연층 상에 배치되어 상기 콘택 홀을 통해 상기 하부 도전 라인과 전기적으로 연결되는 상부 도전 라인을 포함하고,
    상기 하부 도전 라인은 상기 콘택 홀 내에서 감소된 두께를 갖는, 전극 접속 구조.
  2. 청구항 1에 있어서, 상기 하부 도전 라인은 상기 콘택 홀 내에서 단차부를 포함하는, 전극 접속 구조.
  3. 청구항 2에 있어서, 상기 단차부는 곡면을 포함하는, 전극 접속 구조.
  4. 청구항 2에 있어서, 상기 단차부는 오목한 측벽을 갖는, 전극 접속 구조.
  5. 청구항 2에 있어서, 상기 층간 절연층은 상기 하부 도전 라인의 상면에 대해 예각으로 경사진 측벽을 갖는, 전극 접속 구조.
  6. 청구항 1에 있어서, 상기 하부 도전 라인의 두께는 상기 상부 도전 라인의 두께보다 큰, 전극 접속 구조.
  7. 청구항 1에 있어서, 상기 하부 도전 라인 및 상기 상부 도전 라인은 서로 교차하는 방향으로 연장하는, 전극 접속 구조.
  8. 청구항 1의 전극 접속 구조를 포함하고,
    상기 하부 도전 라인은 복수의 하부 도전 라인들을 포함하고, 상기 상부 도전 라인은 복수의 상부 도전 라인들을 포함하며,
    상기 하부 도전 라인들 및 상기 상부 도전 라인들이 상기 콘택 홀을 통해 서로 조합되어 복수의 도전 코일들을 형성하는, 디지타이저.
  9. 청구항 8에 있어서, 상기 하부 도전 라인들은 열 방향으로 연장하는 제1 하부 도전 라인들 및 제2 하부 도전 라인들을 포함하고,
    상기 상부 도전 라인들은 행 방향으로 연장하는 제1 상부 도전 라인들 및 제2 상부 도전 라인들을 포함하는, 디지타이저.
  10. 청구항 9에 있어서, 상기 도전 코일들은 상기 제1 상부 도전 라인들 및 상기 제2 하부 도전 라인들이 서로 연결되어 형성된 제1 도전 코일; 및 상기 제1 하부 도전 라인들 및 상기 제2 상부 도전 라인들이 서로 연결되어 형성된 제2 도전 코일을 포함하는, 디지타이저.
  11. 청구항 10에 있어서,
    상기 제1 도전 코일은 상기 행 방향으로 연장하며, 복수의 상기 제1 도전 코일들이 상기 열 방향을 따라 배열되고,
    상기 제2 도전 코일은 상기 열 방향으로 연장하며, 복수의 상기 제2 도전 코일들이 상기 행 방향을 따라 배열된, 디지타이저.
  12. 청구항 8에 있어서, 상기 기재층은 폴딩 영역을 포함하고,
    상기 폴딩 영역의 폴딩 축은 상기 상부 도전 라인과 교차하며, 상기 하부 도전 라인과 평행한, 디지타이저.
  13. 기재층 상에 하부 도전 라인을 형성하는 단계;
    상기 기재층 상에 상기 하부 도전 라인의 상면을 부분적으로 노출시키는 콘택 홀을 포함하는 층간 절연층을 형성하는 단계;
    상기 콘택 홀에 의해 노출된 상기 하부 도전 라인 부분을 소프트 에칭하여 두께를 감소시키는 단계; 및
    상기 층간 절연층 상에 상기 콘택 홀을 채우는 상부 도전 라인을 형성하는 단계를 포함하는, 전극 접속 구조의 제조 방법.
  14. 청구항 13에 있어서, 상기 기재층 상에 상기 하부 도전 라인을 형성하는 단계는
    기재층 및 금속층을 포함하는 적층 기판을 준비하는 단계; 및
    상기 금속층의 표면부를 예비 소프트 에칭을 통해 제거하는 단계를 포함하는, 전극 접속 구조의 제조 방법.
  15. 청구항 14에 있어서, 상기 예비 소프트 에칭은 상기 금속층의 표면에 포함된 방청 물질 또는 산화 물질을 제거하는 것을 포함하는, 전극 접속 구조의 제조 방법.
  16. 청구항 13에 있어서, 상기 소프트 에칭은 상기 콘택 홀에 의해 노출된 상기 하부 도전 라인 표면의 금속 잔여물 또는 절연성 잔여물을 제거하는 것을 포함하는, 전극 접속 구조의 제조 방법.
KR1020220031132A 2022-03-14 2022-03-14 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저 KR20230134169A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220031132A KR20230134169A (ko) 2022-03-14 2022-03-14 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저
PCT/KR2023/002927 WO2023177127A1 (ko) 2022-03-14 2023-03-03 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220031132A KR20230134169A (ko) 2022-03-14 2022-03-14 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저

Publications (1)

Publication Number Publication Date
KR20230134169A true KR20230134169A (ko) 2023-09-21

Family

ID=88023962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220031132A KR20230134169A (ko) 2022-03-14 2022-03-14 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저

Country Status (2)

Country Link
KR (1) KR20230134169A (ko)
WO (1) WO2023177127A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101750564B1 (ko) 2011-01-05 2017-06-23 삼성전자주식회사 디지타이저 일체형 디스플레이 모듈

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101900929B1 (ko) * 2011-05-24 2018-09-21 엘지디스플레이 주식회사 정전용량 방식 터치 스크린 패널 및 그 제조방법
CN104007860B (zh) * 2013-02-22 2017-02-08 宸美（厦门）光电有限公司 触摸板结构及其制造方法
KR102027246B1 (ko) * 2013-03-14 2019-10-01 삼성전자주식회사 디지타이저 및 그 제조 방법
US10460984B2 (en) * 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
KR102366863B1 (ko) * 2021-02-16 2022-02-23 동우 화인켐 주식회사 디지타이저 및 이를 포함하는 화상 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101750564B1 (ko) 2011-01-05 2017-06-23 삼성전자주식회사 디지타이저 일체형 디스플레이 모듈

Also Published As

Publication number Publication date
WO2023177127A1 (ko) 2023-09-21

Similar Documents

Publication Publication Date Title
KR102327766B1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
CN110287758B (zh) 触摸传感器和包括触摸传感器的图像显示装置
US11816917B2 (en) Multi-sensor structure and image display device including the same
CN110854159B (zh) 显示装置
KR102366863B1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
CN109917949B (zh) 焊盘连接结构和包括其的触摸传感器
CN112639702A (zh) 触摸传感器以及包括该触摸传感器的图像显示设备
KR20200032445A (ko) 터치 센서 및 이를 포함하는 화상 표시 장치
KR102327755B1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
CN214151675U (zh) 天线结构和图像显示装置
KR20200093279A (ko) 터치 센서 및 이를 포함하는 화상 표시 장치
KR20230134169A (ko) 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저
KR102510516B1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
KR102532772B1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
KR20230141144A (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
CN214586833U (zh) 触摸传感器和包括触摸传感器的窗口堆叠结构及图像显示设备
US11455065B2 (en) Touch sensor and image display device including the same
KR102166853B1 (ko) 터치 센서 및 이를 포함하는 화상 표시 장치
KR20220135872A (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
KR102452863B1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
KR20230128756A (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
KR20220135158A (ko) 디지타이저, 이의 제조 방법 및 이를 포함하는 화상 표시 장치
KR20230133049A (ko) 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저
KR20220121360A (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
KR20230127519A (ko) 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저