KR102327766B1 - 디지타이저 및 이를 포함하는 화상 표시 장치 - Google Patents

Abstract

디지타이저는 활성 영역 및 주변 영역을 포함하는 기재층, 기재층 상에 배치되며 행 방향으로 연장하는 제1 도전 코일, 기재층 상에 배치되며 열 방향으로 연장하는 제2 도전 코일, 및 기재층의 활성 영역 상에 배치되며 제1 도전 코일 또는 제2 도전 코일에 연결된 보상 패턴을 포함한다. 보상 패턴을 통해 도전 코일의 전류 통로를 확장하여 전자기 유도 효율을 향상시킬 수 있다.

Description

디지타이저 및 이를 포함하는 화상 표시 장치{DIGITIZER AND IMAGE DISPLAY DEVICE INCLUDING THE SAME}

본 발명은 디지타이저 및 이를 포함하는 화상 표시 장치에 관한 것이다. 보다 상세하게는, 복층 도전 구조를 포함하는 디지타이저 및 이를 포함하는 화상 표시 장치에 관한 것이다.

최근, 화상 표시 장치에 각종 센싱 기능 및 통신 기능이 결합되어, 예를 들면 스마트폰 형태로 구현되고 있다. 예를 들면, 상기 화상 표시 장치의 표시 패널 상에 터치 패널 또는 터치 센서가 부착되어 윈도우 면에 표시되는 메뉴를 선택하여 정보 입력 기능이 함께 구현된 전자 기기들이 개발되고 있다.

또한, 한국등록특허 제10-1750564호에 개시된 바와 같이, 화상 표시 장치의 배면부 측으로 전자기 방식에 의해 아날로그 좌표 정보를 디지털 신호로 변환시키는 디지타이저가 배치되고 있다,

디지타이저는 전자기 유도 효율 향상을 위해 저저항을 갖는 회로 설계가 필요하다. 그러나, 디지타이저의 감도를 높이기 위해 배선 밀도가 증가되는 경우, 배선 선폭이 감소하여 저항이 증가될 수도 있다.

최근 접히거나 구부릴 수 있는 유연성을 갖는 플렉시블 디스플레이가 개발되고 있으며, 이에 따라, 상기 디지타이저와 같은 센서 구조 역시 플렉시블 디스플레이에 적용될 수 있도록 적절한 물성, 설계, 구조를 갖도록 개발될 필요가 있다.

예를 들면, 박형 디스플레이 장치에 적용되는 디지타이저의 경우, 벤딩부에서 배선 크랙이 쉽게 발생할 수 있다. 이 경우, 손상된 배선에 의해 저항이 증가될 수 있다. 따라서, 벤딩의 반복에도 신뢰성을 유지할 수 있는 디지타이저 개발이 필요하다.

한국등록특허공보 제10-1750564호

본 발명의 일 과제는 향상된 기계적, 전기적 신뢰성을 갖는 디지타이저를 제공하는 것이다.

본 발명의 일 과제는 향상된 향상된 기계적, 전기적 신뢰성을 갖는 디지타이저를 포함하는 화상 표시 장치를 제공하는 것이다.

1. 활성 영역 및 주변 영역을 포함하는 기재층; 상기 기재층 상에 배치되며 행 방향으로 연장하는 제1 도전 코일; 상기 기재층 상에 배치되며 열 방향으로 연장하는 제2 도전 코일; 및 상기 기재층의 상기 활성 영역 상에 배치되며 상기 제1 도전 코일 또는 상기 제2 도전 코일에 연결된 보상 패턴을 포함하는, 디지타이저.

2. 위 1에 있어서, 상기 보상 패턴은 상기 제1 도전 코일에 연결된 제1 보상 패턴, 및 상기 제2 도전 코일에 연결된 제2 보상 패턴을 포함하는, 디지타이저.

3. 위 2에 있어서, 상기 제1 도전 코일은 복수의 행 방향 도전 루프들을 포함하고, 상기 제2 도전 코일은 복수의 열 방향 도전 루프들을 포함하는, 디지타이저.

4. 위 3에 있어서, 상기 제1 보상 패턴은 각각의 상기 행 방향 도전 루프들에 연결되고, 복수의 상기 제2 보상 패턴은 각각의 상기 열 방향 도전 루프들에 연결된, 디지타이저.

5. 위 2에 있어서, 상기 제1 도전 코일은 상기 행 방향으로 연장하는 제1 상부 도전 라인들, 상기 열 방향으로 연장하는 제2 하부 도전 라인들, 및 상기 제1 상부 도전 라인들 및 상기 제2 하부 도전 라인들을 전기적으로 연결시키는 제1 콘택들을 포함하고,

상기 제2 도전 코일은 상기 열 방향으로 연장하는 제1 하부 도전 라인들, 상기 행 방향으로 연장하는 제2 상부 도전 라인들, 및 상기 제1 하부 도전 라인들 및 상기 제2 상부 도전 라인들을 전기적으로 연결시키는 제2 콘택들을 포함하는, 디지타이저.

6. 위 5에 있어서, 상기 기재층 상에 형성된 층간 절연층을 더 포함하고,

상기 제1 하부 도전 라인들 및 상기 제2 하부 도전 라인들은 상기 기재층의 상면 상에 배치되고, 상기 층간 절연층은 상기 기재층의 상기 상면 상에 형성되어 상기 제1 하부 도전 라인들 및 상기 제2 하부 도전 라인들을 덮고, 상기 제1 상부 도전 라인들 및 상기 제2 상부 도전 라인들은 상기 층간 절연층의 상면 상에 배치된, 디지타이저.

7. 위 6에 있어서, 상기 제1 보상 패턴은 상기 제1 도전 코일에 포함된 상기 제1 상부 도전 라인들에 연결되고, 상기 제2 보상 패턴은 상기 제2 도전 코일에 포함된 상기 제1 하부 도전 라인들과 접촉하는, 디지타이저.

8. 위 7에 있어서, 상기 제1 보상 패턴은 상기 제1 하부 도전 라인들 및 상기 제2 하부 도전 라인들과 동일 층에 배치되며, 상기 제2 보상 패턴은 상기 층간 절연층을 관통하며 상기 제1 하부 도전 라인의 상면과 접촉하는, 디지타이저.

9. 위 8에 있어서, 상기 층간 절연층은 상기 제1 상부 도전 라인에 의해 충진된 제1 비아 홀, 및 상기 제2 보상 패턴이 형성된 제2 비아 홀을 포함하는, 디지타이저.

10. 위 6에 있어서, 상기 제1 하부 도전 라인들의 두께는 상기 제1 상부 도전 라인들의 두께보다 큰, 디지타이저.

11. 위 10에 있어서, 상기 기재층은 중앙부에 벤딩 영역을 포함하는, 디지타이저.

12. 위 11에 있어서, 상기 벤딩 영역의 벤딩 축은 상기 제1 상부 도전 라인들과 교차하며, 상기 제1 하부 도전 라인들과 평행한, 디지타이저.

13. 위 1에 있어서, 상기 열 방향을 따라 복수의 상기 제1 도전 코일들이 배열되고, 상기 행 방향을 따라 복수의 상기 제2 도전 코일들이 배열되는, 디지타이저.

14. 위 13에 있어서, 상기 보상 패턴은 상기 활성 영역 중 상기 제1 도전 코일들 및 상기 제2 도전 코일들이 중첩되는 교차 영역을 제외한 영역에 배치되는, 디지타이저.

15. 표시 패널; 및 상기 표시 패널 아래에 배치된 상술한 실시예들에 따른 디지타이저를 포함하는, 화상 표시 장치.

16. 위 15에 있어서, 상기 표시 패널 위에 배치된 터치 센서를 더 포함하는, 화상 표시 장치.

17. 위 16에 있어서, 리어 커버 및 윈도우 기판을 더 포함하고,

상기 터치 센서는 상기 윈도우 기판 및 상기 표시 패널 사이에 배치되며, 상기 디지타이저는 상기 표시 패널 및 상기 리어 커버 사이에 배치된, 화상 표시 장치.

본 발명의 실시예들에 따르면, 디지타이저의 활성 영역의 도전 코일 부분부에 보상 패턴을 연결시킬 수 있다. 보상 패턴을 통해 상기 활성 영역에서의 전류 통로가 확장되어 도전 코일을 통해 생성되는 자기장 세기를 향상 또는 증폭시킬 수 있다. 이에 따라, 상기 활성 영역에서의 센싱 감도를 향상시킬 수 있다.

예시적인 실시예들에 따르면, 상기 디지타이저는 하부 도전층 및 상부 도전층의 복층 구조를 포함할 수 있다. 상기 상부 도전층은 벤딩 축과 교차하는 상부 도전 라인을 포함하고, 상기 하부 도전층은 벤딩 축에 평행한 하부 도전 라인을 포함할 수 있다, 상기 상부 도전 라인의 두께를 상기 하부 도전 라인의 두께보다 작게 형성하여 전극 크랙을 억제하며 벤딩 특성을 향상시킬 수 있다.

상기 디지타이저는 복수의 제1 도전 코일들 및 제2 도전 코일들을 포함하며, 상기 제1 도전 코일 및 제2 도전 코일은 복수의 도전 루프들을 포함할 수 있다. 이에 따라, 전자기 유도 현상을 촉진하며 고해상도 및 향상된 플렉시블 특성을 갖는 디지타이저가 제공될 수 있다.

도 1 및 도 2는 각각 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도 및 단면도이다.
도 3 및 도 4는 각각 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도 및 단면도이다.
도 5는 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도이다.
도 6은 예시적인 실시예들에 따른 디지타이저의 활성 영역을 나타내는 개략적인 부분 확대 평면도이다.
도 7은 예시적인 실시예들에 따른 화상 표시 장치를 나타내는 개략적인 단면도이다.

본 발명의 실시예들은 복층 구조의 도전 패턴들을 포함하며 향상된 벤딩 신뢰성을 갖는 디지타이저를 제공한다. 또한, 디지타이저를 포함하는 화상 표시 장치를 제공한다.

이하 도면을 참고하여, 본 발명의 실시예들을 보다 구체적으로 설명하도록 한다. 다만, 본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술한 발명의 내용과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.

이하 도면들에서, 디지타이저(100) 또는 기재층(105)의 상면에 평행하며 서로 교차하는 두 방향을 제1 방향 및 제2 방향으로 정의한다. 예를 들면, 상기 제1 방향 및 제2 방향은 서로 수직하게 교차할 수 있다.

상기 제1 방향은 디지타이저(100)의 너비 방향, 행 방향 혹은 X-방향에 대응될 수 있다. 상기 제2 방향은 디지타이저(100)의 길이 방향, 열 방향 혹은 Y-방향에 대응될 수 있다.

본 출원에 사용된 용어 "행 방향", "열 방향" 등은 절대적인 방향을 지칭하는 것이 아니며, 서로 다른 방향을 지정하는 상대적인 의미로 이해되어야 한다.

도 1 및 도 2는 각각 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도 및 단면도이다. 예를 들면, 도 1은 디지타이저에 포함된 제1 도전 코일을 나타내는 개략적인 평면도이다. 도 2는 도 1에 표시된 I-I' 라인을 따라 두께 방향으로 절단한 단면도이다.

도 1 및 도 2를 참조하면, 예시적인 실시예들에 따른 디지타이저는 기재층(105) 상에 형성된 하부 도전층(110) 및 상부 도전층(130)을 포함할 수 있다. 하부 도전층(110) 및 상부 도전층(130)은 층간 절연층(120)을 사이에 두고 서로 다른 층에 분리될 수 있다.

하부 도전층(110)은 제1 하부 도전 라인(112)(도 3 참조) 및 제2 하부 도전 라인(114)을 포함할 수 있다. 상부 도전층(130)은 제1 상부 도전 라인(132) 및 제2 상부 도전 라인(134)(도 3 참조)을 포함할 수 있다.

제1 하부 도전 라인(112) 및 제2 하부 도전 라인(114)은 제2 방향으로 연장할 수 있다. 제1 상부 도전 라인(132) 및 제2 상부 도전 라인(134)은 제1 방향으로 연장할 수 있다.

일부 실시예들에 있어서, 제2 하부 도전 라인(114) 및 제2 상부 도전 라인(134)은 제1 하부 도전 라인(112) 및 제1 상부 도전 라인(132)보다 작은 너비를 가질 수 있다.

예시적인 실시예들에 따르면, 상기 디지타이저는 제1 하부 도전 라인(112) 및 제1 상부 도전 라인(132)과 접촉하는 보상 패턴들(110a, 130a)을 포함할 수 있다.

기재층(100)은 도전 층들(110, 130) 및 층간 절연층(120)의 형성을 위한 지지층 또는 필름 타입 기재를 포괄하는 의미로 사용된다. 예를 들면, 기재층(100)은 플레시블 디스플레이에 적용 가능한 고분자를 포함할 수 있다. 상기 고분자의 예로서, 환형올레핀중합체(COP), 폴리에틸렌테레프탈레이트(PET), 폴리아크릴레이트(PAR), 폴리에테르이미드(PEI), 폴리에틸렌나프탈레이트(PEN), 폴리페닐렌설파이드(PPS), 폴리알릴레이트(polyallylate), 폴리이미드(PI), 셀룰로오스 아세테이트 프로피오네이트(CAP), 폴리에테르술폰(PES), 셀룰로오스 트리아세테이트(TAC), 폴리카보네이트(PC), 환형올레핀공중합체(COC), 폴리메틸메타크릴레이트(PMMA) 등을 들 수 있다.

바람직하게는, 기재층(105)은 안정적인 벤딩 특성 확보를 위해 폴리이미드를 포함할 수 있다.

하부 도전층(110) 및 상부 도전층(130)은 각각 저저항 금속을 포함할 수 있다. 예를 들면, 하부 도전층(110) 및 상부 도전층(130)은 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니오븀(Nb), 탄탈륨(Ta), 바나듐(V), 철(Fe), 망간(Mn), 코발트(Co), 니켈(Ni), 아연(Zn), 주석(Sn), 몰리브덴(Mo), 칼슘(Ca) 또는 이들 중 적어도 2 이상을 함유하는 합금을 포함할 수 있다.

바람직하게는, 하부 도전층(110) 및 상부 도전층(130)은 저저항 구현을 위해 구리 혹은 구리 합금을 포함할 수 있다.

층간 절연층(120)은 기재층(105) 상면 상에 형성되어 하부 도전층(110)을 덮을 수 있다. 층간 절연층(120)은 에폭시계 수지, 아크릴계 수지, 실록산계 수지, 폴리이미드계 수지 등과 같은 유기 절연 물질, 또는 실리콘 산화물, 실리콘 질화물 등과 같은 무기 절연 물질을 포함할 수 있다. 바람직하게는, 층간 절연층(120)은 플렉시블 특성 향상을 위해 유기 절연 물질을 사용하여 형성될 수 있다.

상부 도전층(130)은 층간 절연층(120) 상에 형성될 수 있다. 일부 실시예들에 있어서, 층간 절연층(120) 상에 패시베이션 층(140)이 형성되어 상부 도전층(130)을 덮을 수 있다. 패시베이션 층(140)은 에폭시계 수지, 아크릴계 수지, 실록산계 수지, 폴리이미드계 수지 등과 같은 유기 절연 물질, 또는 실리콘 산화물, 실리콘 질화물 등과 같은 무기 절연 물질을 포함할 수 있다.

바람직하게는, 패시베이션 층(140)은 플렉시블 특성 향상을 위해 유기 절연 물질을 사용하여 형성될 수 있다. 일 실시예에 있어서, 층간 절연층(120) 및 패시베이션 층(140) 각각은 벤딩 특성 향상을 위해 약 1.5 내지 20㎛ 범위의 두께를 가지며, 상기 유기 절연 물질을 포함할 수 있다.

일 실시예에 있어서, 층간 절연층(120) 및 패시베이션 층(140) 각각은 상기 무기 절연 물질을 포함할 수 있으며 약 100nm 내지 500nm의 두께를 가질 수 있다.

상기 디지타이저는 제1 도전 코일(50)을 포함할 수 있다. 제1 도전 코일(50)은 상기 제1 방향(또는 행 방향) 도전 코일로서 제공될 수 있다. 제1 도전 코일(50)은 하부 도전층(110)의 제2 하부 도전 라인(114) 및 상부 도전층(130)의 제1 상부 도전 라인(132)이 제1 콘택들(135)에 의해 조합되어 정의될 수 있다.

제1 상부 도전 라인(132) 및 제2 하부 도전 라인(114)은 함께 제1 도전 코일(50)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.

예를 들면, 제1 상부 도전 라인(132) 및 제2 하부 도전 라인(114)은 제1 콘택(135)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 상부 도전 라인들(132) 및 복수의 제2 하부 도전 라인들(114)이 복수의 제1 콘택들(135)을 통해 서로 전기적으로 연결되어 하나의 제1 도전 코일(50) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들면, 하나의 제1 도전 코일(50) 내에 4개의 행 방향 도전 루프들이 포함될 수 있다.

일 실시예에 있어서, 제1 도전 코일(50)의 내측에서부터 외곽부로 순차적으로 제1 행 방향 도전 루프(50a), 제2 행 방향 도전 루프(50b), 제3 행 방향 도전 루프(50c) 및 제4 행 방향 도전 루프(50d)가 순차적으로 배치될 수 있다.

일부 실시예들에 있어서, 상기 행 방향 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 예를 들면, 제1 행 방향 도전 루프(50a), 제2 행 방향 도전 루프(50b), 제3 행 방향 도전 루프(50c) 및 제4 행 방향 도전 루프(50d) 순으로 순차적으로 사이즈가 증가할 수 있다.

제1 콘택(135)은 제1 콘택 홀(121)을 통해 층간 절연층(120)을 관통하여 제1 상부 도전 라인(132)과 실질적으로 일체로 형성될 수 있다.

상기 행 방향 도전 루프들 중 어느 하나의 도전 루프에는 제1 입력 라인(113) 및 제1 출력 라인(115)이 연결될 수 있다. 제1 입력 라인(113)으로부터 입력된 전류는 상기 행 방향 도전 루프들을 통해 하부 도전층(110) 및 상부 도전층(130)을 교대로 순환하며, 제1 출력 라인(115)을 통해 배출될 수 있다. 예를 들면, 제1 입력 라인(113)은 제1 행 방향 도전 루프(50a)에 연결되며, 제1 배출 라인(115)은 제4 행 방향 도전 루프(50d)에 연결될 수 있다.

일부 실시예들에 있어서, 제1 입력 라인(113) 및 제1 출력 라인(115)은 하부 도전층(110)에 포함될 수 있다.

일부 실시예들에 있어서, 하부 도전층(110)은 제1 내부 연결 라인(114a)을 더 포함할 수 있다. 예를 들면, 이웃하는 행 방향 도전 루프들이 제1 내부 연결 라인(114a)에 의해 연결될 수 있다.

예시적인 실시예들에 따르면, 제1 도전 코일(50)에 제1 보상 패턴(110a)이 연결될 수 있다. 일부 실시예들에 있어서, 제1 보상 패턴(110a)은 각각의 행 방향 도전 루프에 포함된 제1 상부 도전 라인(132)과 접촉 또는 전기적으로 연결될 수 있다.

제1 보상 패턴(110a)은 층간 절연층(120) 내에 형성된 제1 비아 홀(123)을 통해 제1 상부 도전 라인(132)과 접촉 또는 전기적으로 연결될 수 있다. 제1 보상 패턴(110a)은 제2 하부 도전 라인(114)과는 물리적으로 분리될 수 있다.

예를 들면, 제1 보상 패턴(110a)은 제1 하부 도전 라인(112) 및 제2 하부 도전 라인(114)과 동일 층 혹은 동일 레벨에 배치되며, 제1 상부 도전 라인(132)은 제1 비아 홀(123)을 채울 수 있다. 이에 따라, 제1 비아 홀(123)을 통해 제1 상부 도전 라인(132) 및 제1 보상 패턴(110a)이 서로 접촉 또는 전기적으로 연결될 수 있다.

도 1에 도시된 바와 같이, 하나의 제1 상부 도전 라인(132)에 복수의 제1 보상 패턴들(110a)이 접촉할 수 있다. 제1 보상 패턴들(110a)이 하나의 제1 상부 도전 라인(132) 아래에 상기 제1 방향을 따라 배열될 수 있다. 예를 들면, 제1 보상 패턴들(110a) 각각은 상기 제1 방향으로 연장하는 직선형 바(bar), 곡선형 또는 꺾인 패턴 형상을 가질 수 있다.

도 3 및 도 4는 각각 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도 및 단면도이다. 예를 들면, 도 3은 디지타이저에 포함된 제2 도전 코일을 나타내는 개략적인 평면도이다. 도 4는 도 3에 표시된 II-II' 라인을 따라 두께 방향으로 절단한 단면도이다.

도 3 및 도 4를 참조하면, 상기 디지타이저는 제2 도전 코일(70)을 포함할 수 있다. 제2 도전 코일(70)은 상기 제2 방향(또는 열 방향) 도전 코일로서 제공될 수 있다. 제2 도전 코일(70)은 하부 도전층(110)의 제1 하부 도전 라인(112) 및 상부 도전층(130)의 제2 상부 도전 라인(134)이 제2 콘택들(137)에 의해 조합되어 정의될 수 있다.

제1 하부 도전 라인(112) 및 제2 상부 도전 라인(134)은 함께 제2 도전 코일(70)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.

예를 들면, 제1 하부 도전 라인(112) 및 제2 상부 도전 라인(134)은 제2 콘택(137)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 하부 도전 라인들(112) 및 복수의 제2 상부 도전 라인들(134)이 복수의 제2 콘택들(137)을 통해 서로 전기적으로 연결되어 하나의 제2 도전 코일(70) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들면, 하나의 제2 도전 코일(70) 내에 4개의 열 방향 도전 루프들이 포함될 수 있다.

일 실시예에 있어서, 제2 도전 코일(70)의 내측에서부터 외곽부로 순차적으로 제1 열 방향 도전 루프(70a), 제2 열 방향 도전 루프(70b), 제3 열 방향 도전 루프(70c) 및 제4 열 방향 도전 루프(70d)가 순차적으로 배치될 수 있다.

일부 실시예들에 있어서, 상기 열 방향 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 예를 들면, 제1 열 방향 도전 루프(70a), 제2 열 방향 도전 루프(70b), 제3 열 방향 도전 루프(70c) 및 제4 열 방향 도전 루프(70d) 순으로 순차적으로 사이즈가 증가할 수 있다.

제2 콘택(137)은 제2 콘택 홀(122)을 통해 층간 절연층(120)을 관통하여 제1 하부 도전 라인(112)과 실질적으로 일체로 형성될 수 있다.

상기 열 방향 도전 루프들 중 어느 하나의 도전 루프에는 제2 입력 라인(117) 및 제2 출력 라인(119)이 연결될 수 있다. 제2 입력 라인(117)으로부터 입력된 전류는 상기 열 방향 도전 루프들을 통해 하부 도전층(110) 및 상부 도전층(130)을 교대로 순환하며, 제2 출력 라인(119)을 통해 배출될 수 있다. 예를 들면, 제2 입력 라인(117)은 제1 열 방향 도전 루프(70a)에 연결되며, 제2 배출 라인(119)는 제4 열 방향 도전 루프(70d)에 연결될 수 있다.

일부 실시예들에 있어서, 제2 입력 라인(117) 및 제2 출력 라인(119)은 하부 도전층(110)에 포함될 수 있다.

일부 실시예들에 있어서, 상부 도전층(130)은 외부 연결 라인(134a)을 더 포함할 수 있다. 예를 들면, 외부 연결 라인(134a)에 의해 제2 입력 라인(117) 및 제2 출력 라인(119)이 열 방향 도전 루프들과 제2 콘택(137)을 통해 연결될 수 있다.

일 실시예에 있어서, 외부 연결 라인(134a)은 2개의 서로 다른 제2 도전 코일(70)에 연결될 수도 있다. 예를 들면, 어느 하나의 제2 도전 코일(70)에 연결된 출력 라인(119)은 외부 연결 라인(134a)을 통해 다른 제2 도전 코일(70)의 입력 라인(117)에 연결될 수도 있다.

일부 실시예들에 있어서, 상부 도전층(130)은 제2 내부 연결 라인(134b)을 더 포함할 수도 있다. 예를 들면, 제2 내부 연결 라인(134b)에 의해 제2 도전 코일(70) 내에서 이웃하는 열 방향 도전 루프들이 서로 연결될 수 있다.

예시적인 실시예들에 따르면, 제2 도전 코일(70)에 제2 보상 패턴(130a)이 연결될 수 있다. 일부 실시예들에 있어서, 제2 보상 패턴(130a)은 각각의 열 방향 도전 루프에 포함된 제1 하부 도전 라인(112)과 접촉 또는 전기적으로 연결될 수 있다.

제2 보상 패턴(130a)은 층간 절연층(120) 내에 형성된 제2 비아 홀(124)을 통해 층간 절연층(120)을 관통하며 제1 하부 도전 라인(112)과 접촉할 수 있다. 제2 보상 패턴(130a)은 제2 상부 도전 라인(134)과는 물리적으로 분리될 수 있다.

도 3에 도시된 바와 같이, 하나의 제1 하부 도전 라인(112)에 복수의 제2 보상 패턴들(130a)이 접촉할 수 있다. 제2 보상 패턴들(130a)이 상기 제2 방향을 따라 하나의 제1 하부 도전 라인(112) 상에 배열될 수 있다.

예를 들면, 제2 보상 패턴들(130a) 각각은 상기 제2 방향으로 연장하는 직선형 바(bar), 곡선형 또는 꺾인 패턴 형상을 가질 수 있다.

상술한 예시적인 실시예들에 따르면, 도전 루프들에 보상 패턴들(110a, 130a)을 연결시킬 수 있다. 따라서, 도전 코일들(50, 70)에서의 전류 흐름 및 전자기 유도를 촉진하며, 충분한 세기의 자기장을 생성할 수 있다.

또한, 히부 도전층(110) 및 상부 도전층(130)을 콘택(135, 137)을 통해 연결하여 도전 루프를 형성하므로, 제한된 공간 내에서의 도전 코일의 루프 개수를 효율적으로 증가시키며 전자기 유도 효율성을 향상시킬 수 있다.

도 1 내지 도 4에서는 하나의 도전 코일 내에 4개의 도전 루프가 포함되는 것으로 도시되었으나, 도전 코일 내의 도전 루프의 개수는 화상 표시 장치의 사이즈 및 해상도 등을 고려하여 조절될 수 있다.

예시적인 실시예들에 따르면, 하부 도전층(110) 및 상부 도전층(130)은 모두 기재층(105)의 상면 상에 배치될 수 있다. 따라서, 기재층(105)을 통한 벤딩 혹은 폴딩 시 하부 도전층(110) 및 상부 도전층(130)에 대한 스트레스 방향이 동일하게 조절될 수 있다.

예를 들면, 기재층(105)의 저면에 인장 스트레스가 인가되는 경우, 하부 도전층(110) 및 상부 도전층(130)에는 압축 스트레스가 인가될 수 있다. 이에 따라, 스트레스가 상쇄되는 중립면(Neutral Plane)이 도전층(110, 130)에 인접하도록 용이하게 생성될 수 있다. 따라서, 도전층들(110, 130)에 대한 인가되는 스트레스가 완화되어 벤딩에 의한 전극 크랙을 감소 또는 방지할 수 있다.

일부 실시예들에 따르면, 하부 도전층(110)의 두께는 상부 도전층(130)의 두께보다 클 수 있다. 예를 들면, 제1 하부 도전 라인(112)의 두께는 제1 상부 도전 라인(132)의 두께보다 클 수 있다.

도 5를 참조로 후술하는 바와 같이, 제1 상부 도전 라인(132)은 제1 방향(예를 들면, 행 방향 또는 너비 방향)으로 연장하며 벤딩 축과 교차할 수 있다. 예를 들면, 제1 상부 도전 라인(132)은 상기 벤딩 축과 수직할 수 있다. 제1 하부 도전 라인(112)은 제2 방향(열 방향 또는 길이 방향)으로 연장하며 실질적으로 상기 벤딩 축과 평행할 수 있다.

예시적인 실시예들에 따르면, 상기 벤딩 축과 교차함에 따라 벤딩 스트레스가 쉽게 전달되는 제1 상부 도전 라인(132)의 두께를 감소시켜 도전 라인 내부에서의 크랙 방지를 감소 또는 억제할 수 있다. 상기 벤딩 축과 평행하여 벤딩 스트레스로부터 상대적으로 자유로운 제1 하부 도전 라인(112)은 큰 두께로 형성함에 따라, 도전 코일을 통한 전류 통로를 확장시켜 충분한 전자기 유도 효과를 구현할 수 있다.

일 실시예에 있어서, 제2 하부 도전 라인(114) 역시 제2 상부 도전 라인(134) 보다 큰 두께를 가질 수 있다.

일부 실시예들에 있어서, 하부 도전층(110)(제1 하부 도전 라인 또는 제2 하부 도전 라인)의 두께는 약 5 내지 20㎛일 수 있으며, 바람직하게는 10 내지 20㎛일 수 있다. 상부 도전층(130)(제1 상부 도전 라인 또는 제2 상부 도전 라인)의 두께는 6㎛ 이하일 수 있으며, 바람직하게는 약 1 내지 6㎛일 수 있다.

예시적인 실시예들에 따르면, 상대적으로 두께가 작은 상부 도전층(130)에 상대적으로 두께가 두꺼운 제1 보상 패턴(110a)을 결합함으로써, 전류 통로가 확장되어 상부 도전층(130)에서의 전류의 흐름이 보강될 수 있다.

도 5는 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도이다. 설명의 편의를 위해, 도 5에서는 도전 코일의 상세 구조/구성의 도시는 생략되었다.

도 5를 참조하면, 기재층(105)의 상면 상에 복수의 제1 도전 코일들(50) 및 제2 도전 코일들(70)이 배열될 수 있다.

디지타이저(100) 또는 기재층(105)은 활성 영역(AA) 및 주변 영역(PA)을 포함할 수 있다. 주변 영역(PA)의 기재층(105)의 외곽부를 포함하며, 활성 영역(AA)은 주변 영역(PA)에 의해 둘러싸일 수 있다.

활성 영역(AA)은 실질적으로 입력 펜으로 전달된 물리적 신호가 디지털 신호로 변환되는 센싱 영역에 해당될 수 있다. 주변 영역(PA)은 기재층(105)의 마진 영역으로 제공되며, 예를 들면 입력 라인들(113, 117) 및 배출 라인들(115, 119)의 말단부들이 주변 영역(PA) 상에 배치되어 집적 회로 칩과 연결될 수 있다.

일부 실시예들에 있어서, 도전 코일(50, 70)의 단부들이 주변 영역(PA) 상에 배치될 수 있다. 예를 들면, 제1 도전 코일(50)의 행 방향(또는 제1 방향)의 양 단부들 및 제2 도전 코일(70)의 열 방향(또는 제2 방향)의 양 단부들이 주변 영역(PA) 상에 배치될 수 있다.

제1 도전 코일(50)은 상기 제1 방향 혹은 행 방향으로 연장할 수 있다. 복수의 제1 도전 코일들(50)은 상기 제2 방향 또는 열 방향을 따라 배열될 수 있다.

예를 들면, n개의 제1 도전 코일들(50-1 내지 50-n)이 순차적으로 상기 제2 방향을 따라 배열될 수 있다(n은 자연수).

제2 도전 코일(70)은 상기 제2 방향 혹은 열 방향으로 연장할 수 있다. 복수의 제2 도전 코일들(70)은 상기 제1 방향 또는 행 방향을 따라 배열될 수 있다.

예를 들면, m개의 제2 도전 코일들(70-1 내지 70-m)이 순차적으로 상기 제1 방향을 따라 배열될 수 있다.

기재층(105)의 중앙부에는 벤딩 영역(BA)이 포함될 수 있다. 벤딩 영역(BA) 내에는 상기 제2 방향으로 연장하는 벤딩 축(80)이 위치할 수 있다. 예시적인 실시예들에 따른 디지타이저(100)는 벤딩 축(80) 주변으로 굴곡되거나 접힐 수 있다.

상술한 바와 같이, 벤딩 축(80)과 교차하는 제1 상부 도전 라인(132) 또는 제2 상부 도전 라인(134)의 두께는 상대적으로 작을 수 있다. 따라서, 벤딩 스트레스가 직접적으로 인가되는 상부 도전층(130)의 크랙을 방지하며 유연성을 증가시킬 수 있다.

벤딩 축(80)과 평행하며 벤딩 스트레스가 상대적으로 작은 제1 하부 도전 라인(112) 및 제2 하부 도전 라인(114)의 두께는 증가시켜, 저항을 감소시키고 도전 코일을 통한 자기장 생성 효율을 향상시킬 수 있다.

상술한 바와 같이, 보상 패턴들(110a, 130a)은 디지타이저(100)의 활성 영역(AA) 내에 배치되어 도전 코일(50, 70)의 도전 라인들(112, 132)과 연결될 수 있다. 이에 따라, 보상 패턴들(110a, 130a)에 의해 활성 영역(AA)에서의 전류 흐름이 촉진되어 도전 코일들(50, 70)을 통한 전자기 유도 및 자기장 생성을 촉진할 수 있다.

도 6은 예시적인 실시예들에 따른 디지타이저의 활성 영역을 나타내는 개략적인 부분 확대 평면도이다.

도 5를 참조로 설명 바와 같이, 평면 방향에서 도전 코일들(50, 70)이 서로 교차하며 배열될 수 있다. 이에 따라, 제1 도전 코일(50)에 포함된 제1 상부 도전 라인들(132) 및 제2 도전 코일(70)에 포함된 제1 하부 도전 라인들(112)이 평면 방향에서 서로 중첩되는 교차 영역(C)이 형성될 수 있다.

예시적인 실시예들에 따르면, 상술한 보상 패턴들(110a, 130a)은 도전 라인들(112, 132)의 교차 영역(C)에 포함된 교차부들을 제외한 부분들에 연결될 수 있다.

일 실시예에 있어서, 제1 보상 패턴들(110a)은 제1 상부 도전 라인들(132) 중 상기 교차부들을 제외한 부분들(도 6에서 E1으로 표시됨)에 접촉 또는 연결될 수 있다.

일 실시예에 있어서, 제2 보상 패턴들(130a)은 제1 하부 도전 라인들(112) 중 상기 교차부들을 제외한 부분들(도 6에서 E2로 표시됨)에 연결될 수 있다.

상술한 바와 같이, 보상 패턴들(110a, 130a)이 교차 영역(C)에는 형성되지 않을 수 있다. 따라서, 도전 코일들(50, 70)의 배치 구조 또는 배치 밀도는 변경시키지 않으면서, 여분의 공간을 활용하여 저항을 감소시키며 전자기 유도를 촉진할 수 있다.

도 7은 예시적인 실시예들에 따른 화상 표시 장치를 나타내는 개략적인 단면도이다.

도 7을 참조하면, 화상 표시 장치는 표시 패널(360), 터치 센서(200) 및 상술한 예시적인 실시예들에 따른 디지타이저(100)를 포함할 수 있다.

디지타이저(100)는 표시 패널(360) 아래에 배치될 수 있다. 예를 들면, 디지타이저(100)는 표시 패널(360) 및 리어 커버(rear cover)(380) 사이에 배치될 수 있다.

디지타이저(100)는 전자기 유도 현상을 이용한 자기장 생성 효율을 위해 상대적으로 두꺼운 도전 라인들을 포함하며, 복수의 도전 코일들을 포함할 수 있다. 따라서, 디지타이저(100)는 화상 표시 장치의 사용자에게 시인되지 않도록 표시 패널(360) 아래에 배치될 수 있다.

상술한 바와 같이, 예시적인 실시예들에 따른 디지타이저(100) 구조를 활용하여 자기장 세기를 충분히 증가시켜 예를 들면, 화상 표시 장치의 윈도우 기판(230)에 접촉하는 입력 펜으로의 에너지 전달을 효율적으로 증진시킬 수 있다.

표시 패널(360)은 패널 기판(300) 상에 배치된 화소 전극(310), 화소 정의막(320), 표시층(330), 대향 전극(340) 및 인캡슐레이션 층(350)을 포함할 수 있다.

패널 기판(300) 상에는 박막 트랜지스터(TFT)를 포함하는 화소 회로가 형성되며, 상기 화소 회로를 덮는 절연막이 형성될 수 있다. 화소 전극(310)은 상기 절연막 상에서 예를 들면 TFT의 드레인 전극과 전기적으로 연결될 수 있다.

화소 정의막(320)은 상기 절연막 상에 형성되어 화소 전극(310)을 노출시켜 화소 영역을 정의할 수 있다. 화소 전극(310) 상에는 표시층(330)이 형성되며, 표시층(330)은 예를 들면, 액정층 또는 유기 발광층을 포함할 수 있다.

화소 정의막(320) 및 표시층(330) 상에는 대향 전극(340)이 배치될 수 있다. 대향 전극(340)은 예를 들면, 화상 표시 장치의 공통 전극 또는 캐소드로 제공될 수 있다. 대향 전극(340) 상에 표시 패널(360) 보호를 위한 인캡슐레이션 층(350)이 적층될 수 있다.

터치 센서(200)는 표시 패널(360) 상에 적층되어 윈도우 기판(230)을 향해 배치될 수 있다. 터치 센서(200)는 윈도우 기판(230) 표면을 통해 입력된 사용자의 터치에 의해 정전 용량을 생성시킬 수 있다. 이에 따라, 터치 센서(200)는 사용자에게 시인되지 않도록 디지타이저(100)에 포함된 도전층보다 작은 두께의 센싱 전극 또는 센싱 채널들을 포함할 수 있다. 예를 들면, 상기 센싱 전극 또는 센싱 채널의 두께는 1 ㎛ 미만, 또는 0.5㎛ 이하 일 수 있다.

상기 센싱 전극 또는 상기 센싱 채널들은 각각 하나의 단일 층 내에 독립적으로 배치되어 인접하는 센싱 전극 또는 센싱 채널과 상호 작용하여 정전 용량을 생성시킬 수 있다.

터치 센서(200)는 점접착층(260)을 통해 표시 패널(360)과 결합될 수 있다.

윈도우 기판(230)은 예를 들면 하드 코팅 필름, 박형 글래스를 포함하며, 일 실시예에 있어서, 윈도우 기판(230)의 일면의 주변부 상에 차광 패턴(235)이 형성될 수 있다. 차광 패턴(235)은 예를 들면 컬러 인쇄 패턴을 포함할 수 있다. 차광 패턴(235)에 의해 화상 표시 장치의 베젤부 혹은 비표시 영역이 정의될 수 있다.

윈도우 기판(230) 및 터치 센서(200) 사이에는 편광층(210) 배치될 수 있다. 편광층(210)은 코팅형 편광자 또는 편광판을 포함할 수 있다

편광층(210)은 윈도우 기판(230)의 상기 일면과 직접 접합되거나, 제1 점접착층(220)을 통해 부착될 수도 있다. 터치 센서(200)는 제2 점접착층(225)를 통해 편광층(210)과 결합될 수 있다.

도 7에 도시된 바와 같이, 사용자의 시인측으로부터 윈도우 기판(230), 편광층(210) 및 터치 센서(200) 순으로 배치될 수 있다. 이 경우, 터치 센서(200)의 센싱 전극들이 편광층(210) 아래에 배치되므로 센싱 전극의 시인 현상을 보다 효과적으로 방지할 수 있다.

일 실시예에 있어서, 터치 센서(200)는 윈도우 기판(230) 또는 편광층(210) 상에 직접 전사될 수도 있다. 일 실시예에 있어서, 사용자의 시인측으로부터 윈도우 기판(230), 터치 센서(200) 및 편광층(210) 순으로 배치될 수도 있다.

50: 제1 도전 코일 70: 제2 도전 코일
100: 디지타이저 105: 기재층
110: 하부 도전층 110a: 제1 보상 패턴
112: 제1 하부 도전 라인 114: 제2 하부 도전 라인
120: 층간 절연층 130: 제2 도전층
130a: 제2 보상 패턴 132: 제1 상부 도전 라인
134: 제2 상부 도전 라인 135: 제1 콘택
137: 제2 콘택 140: 패시베이션 층

Claims (17)

1. 활성 영역 및 주변 영역을 포함하는 기재층;
   상기 기재층 상에 배치되며 행 방향으로 연장하는 제1 도전 코일;
   상기 기재층 상에 배치되며 열 방향으로 연장하는 제2 도전 코일; 및
   상기 기재층의 상기 활성 영역 상에 배치되며 상기 제1 도전 코일 또는 상기 제2 도전 코일에 연결된 보상 패턴을 포함하고,
   상기 제1 도전 코일은 상기 행 방향으로 연장하는 제1 상부 도전 라인들, 상기 열 방향으로 연장하는 제2 하부 도전 라인들, 및 상기 제1 상부 도전 라인들 및 상기 제2 하부 도전 라인들을 전기적으로 연결시키는 제1 콘택들을 포함하고,
   상기 제2 도전 코일은 상기 열 방향으로 연장하는 제1 하부 도전 라인들, 상기 행 방향으로 연장하는 제2 상부 도전 라인들, 및 상기 제1 하부 도전 라인들 및 상기 제2 상부 도전 라인들을 전기적으로 연결시키는 제2 콘택들을 포함하는, 디지타이저.
2. 청구항 1에 있어서, 상기 보상 패턴은 상기 제1 도전 코일에 연결된 제1 보상 패턴, 및 상기 제2 도전 코일에 연결된 제2 보상 패턴을 포함하는, 디지타이저.
3. 청구항 2에 있어서, 상기 제1 도전 코일은 복수의 행 방향 도전 루프들을 포함하고,
   상기 제2 도전 코일은 복수의 열 방향 도전 루프들을 포함하는, 디지타이저.
4. 청구항 3에 있어서, 상기 제1 보상 패턴은 각각의 상기 행 방향 도전 루프들에 연결되고, 복수의 상기 제2 보상 패턴은 각각의 상기 열 방향 도전 루프들에 연결된, 디지타이저.
5. 삭제
6. 청구항 2에 있어서, 상기 기재층 상에 형성된 층간 절연층을 더 포함하고,
   상기 제1 하부 도전 라인들 및 상기 제2 하부 도전 라인들은 상기 기재층의 상면 상에 배치되고,
   상기 층간 절연층은 상기 기재층의 상기 상면 상에 형성되어 상기 제1 하부 도전 라인들 및 상기 제2 하부 도전 라인들을 덮고,
   상기 제1 상부 도전 라인들 및 상기 제2 상부 도전 라인들은 상기 층간 절연층의 상면 상에 배치된, 디지타이저.
7. 청구항 6에 있어서, 상기 제1 보상 패턴은 상기 제1 도전 코일에 포함된 상기 제1 상부 도전 라인들에 연결되고,
   상기 제2 보상 패턴은 상기 제2 도전 코일에 포함된 상기 제1 하부 도전 라인들과 접촉하는, 디지타이저.
8. 청구항 7에 있어서, 상기 제1 보상 패턴은 상기 제1 하부 도전 라인들 및 상기 제2 하부 도전 라인들과 동일 층에 배치되며,
   상기 제2 보상 패턴은 상기 층간 절연층을 관통하며 상기 제1 하부 도전 라인의 상면과 접촉하는, 디지타이저.
9. 청구항 8에 있어서, 상기 층간 절연층은 상기 제1 상부 도전 라인에 의해 충진된 제1 비아 홀, 및 상기 제2 보상 패턴이 형성된 제2 비아 홀을 포함하는, 디지타이저.
10. 청구항 6에 있어서, 상기 제1 하부 도전 라인들의 두께는 상기 제1 상부 도전 라인들의 두께보다 큰, 디지타이저.
11. 청구항 10에 있어서, 상기 기재층은 중앙부에 벤딩 영역을 포함하는, 디지타이저.
12. 청구항 11에 있어서, 상기 벤딩 영역의 벤딩 축은 상기 제1 상부 도전 라인들과 교차하며, 상기 제1 하부 도전 라인들과 평행한, 디지타이저.
13. 청구항 1에 있어서, 상기 열 방향을 따라 복수의 상기 제1 도전 코일들이 배열되고, 상기 행 방향을 따라 복수의 상기 제2 도전 코일들이 배열되는, 디지타이저.
14. 청구항 13에 있어서, 상기 보상 패턴은 상기 활성 영역 중 상기 제1 도전 코일들 및 상기 제2 도전 코일들이 중첩되는 교차 영역을 제외한 영역에 배치되는, 디지타이저.
15. 표시 패널; 및
    상기 표시 패널 아래에 배치된 청구항 1에 따른 디지타이저를 포함하는, 화상 표시 장치.
16. 청구항 15에 있어서, 상기 표시 패널 위에 배치된 터치 센서를 더 포함하는, 화상 표시 장치.
17. 청구항 16에 있어서, 리어 커버 및 윈도우 기판을 더 포함하고,
    상기 터치 센서는 상기 윈도우 기판 및 상기 표시 패널 사이에 배치되며, 상기 디지타이저는 상기 표시 패널 및 상기 리어 커버 사이에 배치된, 화상 표시 장치.

Images