JP7050835B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7050835B2
JP7050835B2 JP2020031365A JP2020031365A JP7050835B2 JP 7050835 B2 JP7050835 B2 JP 7050835B2 JP 2020031365 A JP2020031365 A JP 2020031365A JP 2020031365 A JP2020031365 A JP 2020031365A JP 7050835 B2 JP7050835 B2 JP 7050835B2
Authority
JP
Japan
Prior art keywords
insulator
conductor
transistor
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020031365A
Other languages
English (en)
Other versions
JP2020109852A (ja
Inventor
祐朗 手塚
哲弘 田中
俊弥 遠藤
充弘 一條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020109852A publication Critical patent/JP2020109852A/ja
Priority to JP2022053608A priority Critical patent/JP7383748B2/ja
Application granted granted Critical
Publication of JP7050835B2 publication Critical patent/JP7050835B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、例えば、トランジスタおよび半導体装置、ならびにそれらの製造方法に関す
る。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、
プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置
、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装
置、記憶装置、電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機
器は、半導体装置を有する場合がある。
近年は、酸化物半導体を用いたトランジスタが注目されている。酸化物半導体は、スパ
ッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半
導体に用いることができる。また、酸化物半導体を用いたトランジスタは、非晶質シリコ
ンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設
備投資を抑えられるメリットもある。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が
小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が
低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。
）。
また、酸化物半導体を用いたトランジスタで、ゲート電極を開口部に埋め込んで作製す
る方法などが開示されている（特許文献２および特許文献３参照。）。
特開２０１２－２５７１８７号公報 特開２０１４－２４１４０７号公報 特開２０１４－２４０８３３号公報
耐圧の高いトランジスタを提供することを課題に一とする。または、製品歩留りの高い
トランジスタを提供することを課題の一とする。または、微細なトランジスタを提供する
ことを課題の一とする。または、寄生容量の小さいトランジスタを提供することを課題の
一とする。または、周波数特性の高いトランジスタを提供することを課題の一とする。ま
たは、電気特性の良好なトランジスタを提供することを課題の一とする。または、電気特
性の安定したトランジスタを提供することを課題の一とする。または、オフ時の電流の小
さいトランジスタを提供することを課題の一とする。または、新規なトランジスタを提供
することを課題の一とする。または、該トランジスタを有する半導体装置を提供すること
を課題の一とする。または、動作速度の速い半導体装置を提供することを課題の一とする
。または、新規な半導体装置を提供することを課題の一とする。または、該半導体装置を
有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モ
ジュールを有する電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
本発明の一態様は、半導体と、第１の導電体と、第２の導電体と、第３の導電体と、第
４の導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を
有し、第１の導電体と、半導体とは、第１の絶縁体を介して互いに重なる領域を有し、第
２の導電体および第３の導電体は、半導体と接する領域を有し、半導体は、第２の絶縁体
と接する領域を有し、第４の絶縁体は、第１の領域と、第２の領域と、を有し、第１の領
域は第２の領域より厚く、第１の領域は、第２の絶縁体と接する領域を有し、第２の領域
は、第３の絶縁体と接する領域を有し、第４の導電体と、第２の絶縁体とは、第４の絶縁
体を介して互いに重なる領域を有し、第３の絶縁体は、フッ素を有することを特徴とする
半導体装置である。
（２）
または、本発明の一態様は、第３の絶縁体の成膜ガスにシリコンとフッ素を含むことを
特徴とする（１）に記載の半導体装置である。
（３）
または、本発明の一態様は、第３の絶縁体は、昇温脱離ガス分析において、膜の表面温
度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲で、水素分子に
換算しての水素の脱離量が６×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であることを特
徴とする（１）または（２）に記載の半導体装置である。
（４）
または、本発明の一態様は、第１の絶縁体は、金属酸化物を有する絶縁体を含む多層膜
であることを特徴とする（１）乃至（３）のいずれか一に記載の半導体装置である。
（５）
または、本発明の一態様は、第４の絶縁体は、金属酸化物を有する絶縁体を含む多層膜
であることを特徴とする（１）乃至（４）のいずれか一に記載の半導体装置である。
（６）
または、本発明の一態様は、半導体と、第１の導電体と、第２の導電体と、第３の導電
体と、第４の導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁
体と、第５の絶縁体と、を有し、第１の導電体と、半導体とは、第１の絶縁体を介して互
いに重なる領域を有し、第２の絶縁体は、開口部を有し、開口部において第１の絶縁体を
介して、第２の絶縁体の側面と第１の導電体の側面と互いに重なる領域を有し、第２の導
電体の表面の一部および第３の導電体の表面の一部は、開口部で第１の絶縁体と接し、半
導体は、半導体と第２の導電体と重なる領域と、半導体と第３の導電体と重なる領域と、
を有し、第５の絶縁体は、第１の領域と、第２の領域と、を有し、第１の領域は第２の領
域より厚く、第１の領域は、第３の絶縁体と接する領域を有し、第２の領域は、第４の絶
縁体と接する領域を有し、第４の導電体と、第３の絶縁体とは、第５の絶縁体を介して互
いに重なる領域を有し、第４の絶縁体は、フッ素を有することを特徴とする半導体装置で
ある。
（７）
または、本発明の一態様は、第４の絶縁体の成膜ガスにシリコンおよびフッ素を含むこ
とを特徴とする（６）に記載の半導体装置である。
（８）
または、本発明の一態様は、第４の絶縁体は、昇温脱離ガス分析において、膜の表面温
度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲で、水素分子に
換算しての水素の脱離量が６×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であることを特
徴とする（６）または（７）に記載の半導体装置である。
（９）
または、本発明の一態様は、第１の絶縁体は、金属酸化物を有する多層膜であることを
特徴とする（６）乃至（８）のいずれか一に記載の半導体装置である。
（１０）
または、本発明の一態様は、第５の絶縁体は、金属酸化物を有する絶縁体を含む多層膜
であることを特徴とする（６）乃至（９）のいずれか一に記載の半導体装置である。
（１１）
または、本発明の一態様は、第１の絶縁体上に第２の絶縁体を成膜し、第２の絶縁体上
に第１の導電体を成膜し、第１の導電体の一部をエッチングすることで、第１の導電体層
を形成し、第２の絶縁体上および第１の導電体層上に、第３の絶縁体を成膜し、第３の絶
縁体上に第４の絶縁体を成膜し、第４の絶縁体上に半導体を成膜し、半導体上に第２の導
電体を成膜し、第２の導電体の一部をエッチングすることで第２の導電体層を形成し、第
２の導電体層の一部をエッチングすることで第２の導電体層を第３の導電体層および第４
の導電体層に分離し、半導体の一部をエッチングすることで半導体層を形成し、第４の絶
縁体の一部をエッチングすることで第１の絶縁体層を形成し、第３の絶縁体上に第５の絶
縁体を選択的に成膜し、第５の絶縁体上、第１の絶縁体層の側面、半導体層の側面、半導
体層上、第３の導電体層の側面、第３の導電体層上、第４の導電体層の側面および第４の
導電体層上に第６の絶縁体を成膜し、第６の絶縁体上に第３の導電体を成膜し、第３の導
電体の一部をエッチングすることで第４の導電体層を形成する半導体装置の作製方法であ
る。
（１２）
または、本発明の一態様は、第５の絶縁体は、シリコンおよびフッ素を含むガスを用い
て成膜することを特徴とする（１１）に記載の半導体装置の作製方法である。
（１３）
また、本発明の一態様は、第１の絶縁体上に第２の絶縁体を成膜し、第２の絶縁体上に
第１の導電体を成膜し、第１の導電体の一部をエッチングすることで、第１の導電体層を
形成し、第２の絶縁体上および第１の導電体層上に、第３の絶縁体を成膜し、第３の絶縁
体上に第４の絶縁体を成膜し、第４の絶縁体上に半導体を成膜し、半導体上に第２の導電
体を成膜し、第４の絶縁体、半導体および第２の導電体の一部をエッチングすることで第
４の絶縁体、半導体および第２の導電体を有する多層膜を形成し、第３の絶縁体上に第５
の絶縁体を選択的に成膜し、第５の絶縁体上、多層膜の側面および多層膜上に第６の絶縁
体を成膜し、第６の絶縁体および第２の導電体に、第５の絶縁体の表面と半導体の表面に
達する開口部と、を形成することで第２の導電体を第２の導電体層と第３の導電体層と、
に分離し、第６の絶縁体上に第７の絶縁体を成膜し、第７の絶縁体上に第３の導電体を成
膜し、第３の導電体および第７の絶縁体を化学的機械研磨することで第６の絶縁体を露出
させ、第３の導電体を有する第４の導電体層および第７の絶縁体を有する第１の絶縁体層
を形成する半導体装置の作製方法である。
（１４）
または、本発明の一態様は、第５の絶縁体は、シリコンおよびフッ素を含むガスを用い
て成膜することを特徴とする（１３）に記載の半導体装置の作製方法である。
なお、本発明の一態様に係る半導体装置の作製方法において、酸化物半導体を他の半導
体に置き換えても構わない。
耐圧の高いトランジスタを提供することができる。または、製品歩留りの高いトランジ
スタを提供することができる。または、微細なトランジスタを提供することができる。ま
たは、寄生容量の小さいトランジスタを提供することができる。または、周波数特性の高
いトランジスタを提供することができる。または、電気特性の良好なトランジスタを提供
することができる。または、電気特性の安定したトランジスタを提供することができる。
または、オフ時の電流の小さいトランジスタを提供することができる。または、新規なト
ランジスタを提供することができる。または、該トランジスタを有する半導体装置を提供
することができる。または、動作速度の速い半導体装置を提供することができる。または
、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュール
を提供することができる。または、該半導体装置、または該モジュール有する電子機器を
提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタの一部および従来のトランジスタの一部を示す断面図。 本発明の一態様に係るトランジスタの一部を示す断面図。 本発明の一態様に係るトランジスタを示す断面図。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ－ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ－ＯＳの電子回折パターンを示す図、およびｎｃ－ＯＳの断面ＴＥＭ像。 ａ－ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係る記憶装置の回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す回路図および断面図。 本発明の一態様に係るＣＰＵを示すブロック図。 本発明の一態様に係る記憶素子の回路図。 撮像装置を示す平面図。 撮像装置の画素を示す平面図。 撮像装置を示す断面図。 撮像装置を示す断面図。 ＲＦタグの構成例を説明する図。 本発明に係る、半導体装置を示す回路図、上面図および断面図。 本発明に係る、半導体装置を示す回路図および断面図。 表示モジュールを説明する図。 リードフレーム型のインターポーザを用いたパッケージの断面構造を表す斜視図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る電子機器を示す図。 本発明に係る、ＲＦタグの使用例。 実施例の断面ＳＴＥＭ像。 実施例で測定した成膜速度の結果のグラフ。 実施例で測定したＴＤＳ分析から水素の放出量を算出したグラフ。 実施例で測定したＴＤＳ分析から水の放出量を算出したグラフ。 実施例で測定したＴＤＳ分析の結果のグラフ。 実施例で測定したＴＤＳ分析の結果のグラフ。 実施例で測定したＴＤＳ分析の結果のグラフ。 実施例で測定したＴＤＳ分析の結果のグラフ。 実施例で測定したＳＩＭＳ分析の結果のグラフ。 実施例で測定したＳＩＭＳ分析の結果のグラフ。 実施例で測定したＸＰＳ測定の結果のグラフ。
本発明の実施の形態および実施例について、図面を用いて詳細に説明する。ただし、本
発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者
であれば容易に理解される。また、本発明は以下に示す実施の形態および実施例の記載内
容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあた
り、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際
にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張され
ている場合がある。
なお、本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サ
イズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、ま
たは物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径
とは、物体の一断面と等しい面積となる正円の直径をいう。
なお、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位
）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能であ
る。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積
層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」な
どと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と
、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃
度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半
導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動
度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半
導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２
族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば
、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒
素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を
形成する場合がある。また、半導体がシリコン膜である場合、半導体の特性を変化させる
不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第
１５族元素などがある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラ
ンジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重
なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース
電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つ
のトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中
で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される
領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つの
トランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示され
るチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面
に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において
示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅
の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形
状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である
。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互い
に重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ
上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎ
ｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載し
た場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または
、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合が
ある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲
い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどに
よって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図
または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形
状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記
載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状
を有すると読み替えることができる。
なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
（実施の形態１）
＜トランジスタ構造１＞
以下では、本発明の一態様に係る半導体装置が有するトランジスタの構造について説明
する。
図１（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および
断面図である。図１（Ａ）は上面図である。図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ
１－Ａ２に対応する断面図である。図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ａ３－Ａ４
に対応する断面図である。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要
素を省いて図示している。
図１（Ｂ）および（Ｃ）において、本トランジスタは、基板４００上の絶縁体４０１と
、絶縁体４０１上の絶縁体３０１、導電体３１０ａおよび導電体３１０ｂと、絶縁体３０
１上、導電体３１０ａ上、および導電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の
電子捕獲層３０３と、電子捕獲層３０３上の絶縁体４０２と、絶縁体４０２上の絶縁体４
０３および絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの
上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、絶縁体４０３の
上面、絶縁体４０６ａの側面、半導体４０６ｂの側面、半導体４０６ｂの上面、導電体４
１６ａ１の側面、導電体４１６ａ１の上面、導電体４１６ａ２の側面および導電体４１６
ａ２の上面と接する領域を有する絶縁体４０６ｃと、絶縁体４０６ｃ上の絶縁体４１２と
、半導体４０６ｂと絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、を
有する。
本トランジスタ上には、絶縁体４０８と、絶縁体４０８上の絶縁体４１０と、絶縁体４
１０、絶縁体４０８、絶縁体４１２、絶縁体４０６ｃ、絶縁体４０３、絶縁体４０２、電
子捕獲層３０３および絶縁体３０２を通り導電体３１０ｂに達する開口部と、絶縁体４１
０、絶縁体４０８、絶縁体４１２および絶縁体４０６ｃを通り導電体４１６ａ１に達する
開口部と、絶縁体４１０、絶縁体４０８、絶縁体４１２および絶縁体４０６ｃを通り導電
体４１６ａ２に達する開口部と、絶縁体４１０および絶縁体４０８を通り導電体４０４に
達する開口部と、それぞれの開口部に導電体４３３、導電体４３１、導電体４２９および
導電体４３７が埋め込まれ、絶縁体４１０上の導電体４３３と接する領域を有する導電体
４３４と、絶縁体４１０上の導電体４３１と接する領域を有する導電体４３２と、絶縁体
４１０上の導電体４２９と接する領域を有する導電体４３０と、絶縁体４１０上の導電体
４３７と接する領域を有する導電体４３８と、を有する。
なお、半導体４０６ｂは、半導体４０６ｂの上面と導電体４１６ａ１および導電体４１
６ａ２と接する領域４０７を有する。
本トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。ま
た、導電体４０４は、酸素を透過しにくい導電体と積層構造とすることができる。例えば
酸素を透過しにくい導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値
の増加を防ぐことができる。絶縁体４１２は第１のゲート絶縁膜としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極と
しての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素を透過し
にくい導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を上層に
成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加
を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定す
ることができる。
導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる
。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２と
の間の導通・非導通を制御することができる。
図１（Ｂ）および（Ｃ）に示すように、半導体４０６ｂの上面は、導電体４１６ａ１お
よび導電体４１６ａ２と接する。また、第１のゲート電極としての機能を有する導電体４
０４の電界によって、絶縁体４０６ａおよび半導体４０６ｂを電気的に取り囲むことがで
きる。ゲート電極の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓ
ｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。そのため、半
導体４０６ｂの全体にチャネルが形成される場合がある。ｓ－ｃｈａｎｎｅｌ構造では、
トランジスタのソース－ドレイン間に大電流を流すことができ、導通時の電流（オン電流
）を大きくすることができる。また、絶縁体４０６ａおよび半導体４０６ｂが、導電体４
０４の電界によって取り囲まれていることから、非導通時の電流（オフ電流）を小さくす
ることができる。
また、導電体３１０ａは、第２のゲート電極としての機能を有する。また、導電体３１
０ａは酸素を透過しにくい導電膜を含む多層膜とすることもできる。酸素を透過しにくい
導電膜を含む多層膜とすることで導電体３１０ａの酸化による導電率の低下を防ぐことが
できる。絶縁体３０２、電子捕獲層３０３および絶縁体４０２は第２のゲート絶縁膜とし
ての機能を有する。
ここで本発明に係るトランジスタの特徴について図９（Ａ）および（Ｂ）を用いて説明
する。図９（Ａ）は本発明に係る、図１（Ｃ）に示すトランジスタの一部の拡大図である
。第１のゲート電極としての機能を有する導電体４０４は、絶縁体４１２、絶縁体４０６
ｃ、絶縁体４０３、絶縁体４０２、電子捕獲層３０３および絶縁体３０２を介して第２の
ゲート電極としての機能を有する導電体３１０ａと互いに重なる領域を有している。また
、導電体４０４の底面と導電体３１０ａの上面と、の間隔を間隔４０５ｈ１として表す。
図９（Ｂ）は従来のトランジスタの一部の拡大図である。第１のゲート電極としての機
能を有する導電体４０４は、絶縁体４１２、絶縁体４０６ｃ、絶縁体４０２、電子捕獲層
３０３および絶縁体３０２を介して第２のゲート電極としての機能を有する導電体３１０
ａと互いに重なる領域を有している。また、導電体４０４の底面と導電体３１０ａの上面
と、の間隔を間隔４０５ｈ２として表す。
本発明に係るトランジスタおよび従来のトランジスタは、導電体３１０ａへ印加する電
位によって、トランジスタのしきい値電圧を制御することができる。また、導電体３１０
ａに印加する電位により、電子捕獲層３０３へ電子を注入させトランジスタのしきい値電
圧を制御することができる。詳しくは、導電体４０４をアース電位に固定し、導電体３１
０ａに電位を加えることで電子捕獲層３０３へ電子を注入する。この時、導電体４０４と
導電体３１０ａとの間に電位差が生ずる。導電体３１０ａに加える電位の範囲としては、
＋３０Ｖから＋５０Ｖの間、またはー５０Ｖからー３０Ｖの間とする。
本発明に係るトランジスタは、図９（Ａ）に示す間隔４０５ｈ１の大きさが図９（Ｂ）
に示す従来のトランジスタの間隔４０５ｈ２よりも絶縁体４０３を有するので大きい。従
って、導電体４０４と導電体３１０ａとの間の電位差による電界が弱まり、電界による素
子破壊を回避することができて好ましい。
図９（Ａ）に示す絶縁体４０３と異なる膜厚および異なる形状について図１０（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）および（Ｅ）に示す。
図１０（Ａ）に示すように、絶縁体４０３は、その膜厚が図９（Ａ）に示す絶縁体４０
３より薄くても良い。または、図１０（Ｂ）に示すように、絶縁体４０３は、その膜厚が
図９（Ａ）に示す絶縁体４０３より厚く、絶縁体４０６ａの側面と接する領域を有してい
ても良い。または、図１０（Ｃ）に示すように、絶縁体４０３は、上面が平坦な形状を有
さず、その膜厚が図９（Ａ）に示す絶縁体４０３より薄くても良い。または、図１０（Ｄ
）に示すように、絶縁体４０３は、上面が平坦な形状を有して無くても良く、または、図
１０（Ｅ）に示すように、絶縁体４０３は、上面が平坦な形状を有して無くても良く、絶
縁体４０６ａの側面と接する領域を有していても良い。
第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流（オン
電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲート電極
の機能と、が入れ替わっても構わない。
図１１（Ａ）に第１のゲート電極と第２のゲート電極を電気的に接続した一例を示す。
絶縁体４１０および絶縁体４０８を通って導電体４０４に達する開口部には、導電体４４
０が埋め込まれており、導電体４４０の上面と絶縁体４１０上に形成した導電体４４４と
は、電気的接続されている。一方、絶縁体４１０、絶縁体４０８、絶縁体４１２、絶縁体
４０６ｃ、絶縁体４０３、絶縁体４０２、電子捕獲層３０３および絶縁体３０２を通って
導電体３１０ｃに達する開口部には、導電体４４２が埋め込まれており、導電体４４２の
上面と導電体４４４とは、電気的に接続されている。つまり、第１のゲート電極としての
機能を有する導電体４０４は、導電体４４０、導電体４４４および導電体４４２を通して
、第２のゲート電極としての機能を有する導電体３１０ｃとは、電気的に接続される。
なお、トランジスタを、水素などの不純物および酸素をブロックする機能を有する絶縁
体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁
体４０８として、水素などの不純物および酸素をブロックする機能を有する絶縁体を用い
ればよい。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体４０８としては、酸化アルミニウム、酸化マグネシウム、酸化ガ
リウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化
ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまた
は窒化シリコンなどを用いればよい。なお、絶縁体４０８は、酸化アルミニウムを有する
ことが好ましい。例えば、絶縁体４０８は酸素を有するプラズマを用いて成膜すると絶縁
体４０８の下地層となる絶縁体４１２へ酸素を添加することができる。添加された酸素は
絶縁体４１２中で過剰酸素となる。絶縁体４０８が酸化アルミニウムを有することで、半
導体４０６ｂに水素などの不純物が混入することを抑制することができる。また、例えば
、絶縁体４０８が酸化アルミニウムを有することで、上述の絶縁体４１２へ添加した過剰
酸素の外方拡散を低減することができる。
絶縁体４０１としては、酸化アルミニウム、酸化マグネシウム、窒化酸化シリコン、窒
化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、
酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。なお
、絶縁体４０１は、酸化アルミニウムまたは窒化シリコンを有することが好ましい。例え
ば、絶縁体４０１が酸化アルミニウムまたは窒化シリコンを有することで、半導体４０６
ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４
０１が酸化アルミニウムまたは窒化シリコンを有することで、酸素の外方拡散を低減する
ことができる。
絶縁体４０３としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体４０３としては、フッ素を有する酸化
シリコンまたはフッ素を有する酸化窒化シリコンを有することが好ましい。
絶縁体３０１としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体３０１としては、酸化シリコンまたは
酸化窒化シリコンを有することが好ましい。
電子捕獲層３０３としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウ
ム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イット
リウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体ま
たは金属酸化膜を、単層で、または積層で用いればよい。例えば、電子捕獲層３０３とし
ては、窒化シリコン、酸化ハフニウムまたは酸化アルミニウムを有することが好ましい。
絶縁体３０２および絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ
素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマ
ニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタル
を含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４０２としては、
酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
なお、絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁
体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ
素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸
化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または
、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加
した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有すること
が好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組
み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂と
しては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど
）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体４１２としては、酸化シリコンまたは
酸化窒化シリコンを有することが好ましい。
なお、絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁
体４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸
化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを
有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが
好ましい。または、絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率
の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリ
コンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安
定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガ
リウムまたは酸化ハフニウムを絶縁体４０６ｃ側に有することで、酸化シリコンまたは酸
化窒化シリコンに含まれるシリコンが、半導体４０６ｂに混入することを抑制することが
できる。また、例えば、酸化シリコンまたは酸化窒化シリコンを絶縁体４０６ｃ側に有す
ることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまた
は酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップ
センターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させ
ることができる場合がある。
導電体４１６ａ１および導電体４１６ａ２としては、例えば、ホウ素、窒素、酸素、フ
ッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル
、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチ
ナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層
で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウ
ムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジ
ウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いて
もよい。
導電体３１０ａ、導電体３１０ｂ、導電体３１０ｃ、導電体４０４、導電体４２９、導
電体４３０、導電体４３１、導電体４３２、導電体４３３、導電体４３４、導電体４３７
、導電体４３８、導電体４４０、導電体４４２、および導電体４４４としては、例えば、
ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガ
ン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデ
ン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導
電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく
、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導
電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体
などを用いてもよい。
半導体４０６ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（
歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素
、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用
いても構わない場合がある。
絶縁体４０６ａおよび絶縁体４０６ｃとしては、半導体４０６ｂを構成する酸素以外の
元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、
シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガ
リウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導
体などを用いても構わない場合がある。
＜トランジスタ構造２＞
ここでは、図１と異なる構成のトランジスタについて、図２を用いて説明する。図２（
Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図で
ある。図２（Ａ）は上面図である。図２（Ｂ）は、図２（Ａ）に示す一点鎖線Ａ１－Ａ２
に対応する断面図である。図２（Ｃ）は、図２（Ａ）に示す一点鎖線Ａ３－Ａ４に対応す
る断面図である。なお、図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。
図２（Ａ）、（Ｂ）および（Ｃ）に示すように、第１のゲート電極としての機能を有す
る導電体４０４とソース電極としての機能する導電体４１６ａ１またはドレイン電極とし
ての機能を有する４１６ａ２と、互いに重なり合う領域を有さないところが、図１に示す
トランジスタの構成と異なるところである。
第１のゲート電極としての機能を有する導電体４０４と、ソース電極としての機能する
導電体４１６ａ１またはドレイン電極としての機能を有する４１６ａ２と、互いに重なり
合う領域を有さないことで、第１のゲート電極としての機能を有する導電体４０４と、ソ
ース電極としての機能する導電体４１６ａ１またはドレイン電極としての機能を有する４
１６ａ２の両電極間の寄生容量を有さないので、トランジスタの高速動作に好ましい。ま
た、第１のゲート電極としての機能を有する導電体４０４と、ソース電極としての機能す
る導電体４１６ａ１またはドレイン電極としての機能を有する４１６ａ２の両電極間の電
流のリークを防ぐことができる。その他の構成は上述を参酌する。
＜トランジスタ構造３＞
ここでは、図２と異なる構成のトランジスタについて、図３を用いて説明する。図３（
Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図で
ある。図３（Ａ）は上面図である。図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ａ１－Ａ２
に対応する断面図である。図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ａ３－Ａ４に対応す
る断面図である。なお、図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。
図３（Ａ）、（Ｂ）、（Ｃ）に示すように、ソース電極としての機能を有する導電体４
１６ａ１またはドレイン電極としての機能を有する導電体４１６ａ２を有さず、ソース領
域としての機能を有する領域４０７ａ１またはドレイン領域としての機能を有する領域４
０７ａ２を有し、絶縁体４１０、絶縁体４０８、領域４０７ａ１および半導体４０６ｂを
通り絶縁体４０６ａに達する開口部と、絶縁体４１０、絶縁体４０８、領域４０７ａ２お
よび半導体４０６ｂを通り絶縁体４０６ａに達する開口部を有するところが図２に示すト
ランジスタの構成と異なるところである。
本トランジスタにおいて、領域４０７ａ１および領域４０７ａ２は、ソース領域または
ドレイン領域としての機能を有する。領域４０７ａ１および領域４０７ａ２は、イオン注
入装置、イオンドーピング装置、プラズマドーピング装置またはプラズマ処理装置などを
用いて、半導体４０６ｂへ希ガス元素（Ａｒ、Ｘｅ、Ｋｒ、Ｎｅ、Ｈｅ）を添加すること
で形成する。または、水素、窒素、ホウ素、リン、ヒ素、タングステン、アルミニウムな
どを添加しても形成できる。その他の構成は上述を参酌する。
＜トランジスタ構造４＞
ここでは、図１と異なる構成のトランジスタについて、図４を用いて説明する。図４（
Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図で
ある。図４（Ａ）は上面図である。図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ａ１－Ａ２
に対応する断面図である。図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ａ３－Ａ４に対応す
る断面図である。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。
図４（Ｂ）および（Ｃ）において、本トランジスタは、基板４００上の絶縁体４０１と
、絶縁体４０１上の絶縁体３０１、導電体３１０ａおよび導電体３１０ｂと、絶縁体３０
１上、導電体３１０ａ上および導電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の電
子捕獲層３０３と、電子捕獲層３０３上の絶縁体４０２と、絶縁体４０２上の絶縁体４０
３および絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上
面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１
の上面および導電体４１６ａ２の上面と接する絶縁体４１０と、半導体４０６ｂの上面と
接する絶縁体４０６ｃと、絶縁体４０６ｃ上の絶縁体４１２と、絶縁体４１２および絶縁
体４０６ｃを介して半導体４０６ｂ上に配置する導電体４０４と、を有する。
本トランジスタ上には、絶縁体４１８、絶縁体４１８上の絶縁体４０８と、絶縁体４０
８上の絶縁体４２８と、絶縁体４２８、絶縁体４０８、絶縁体４１８、絶縁体４１０、絶
縁体４０３、絶縁体４０２、電子捕獲層３０３および絶縁体３０２を通り導電体３１０ｂ
に達する開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８および絶縁体４１０を通
り導電体４１６ａ１に達する開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８およ
び絶縁体４１０を通り導電体４１６ａ２に達する開口部と、絶縁体４２８、絶縁体４０８
および絶縁体４１８を通り導電体４０４に達する開口部と、それぞれの開口部に導電体４
３３、導電体４３１、導電体４２９または導電体４３７が埋め込まれ、絶縁体４２８上の
導電体４３３と接する領域を有する導電体４３４と、絶縁体４２８上の導電体４３１と接
する領域を有する導電体４３２と、絶縁体４２８上の導電体４２９と接する領域を有する
導電体４３０と、絶縁体４２８上の導電体４３７と接する領域を有する導電体４３８と、
を有する。
なお、半導体４０６ｂは、半導体４０６ｂの上面と導電体４１６ａ１および導電体４１
６ａ２と接する領域４０７を有する。
本トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。ま
た、導電体４０４は、酸素を透過しにくい導電体と積層構造とすることができる。例えば
酸素を透過しにくい導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値
の増加を防ぐことができる。絶縁体４１２は第１のゲート絶縁膜としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極と
しての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素を透過し
にくい導電体と積層構造とすることができる。例えば酸素を透過しにくい導電体を上層に
成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加
を防ぐことができる。
導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる
。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２と
の間の導通・非導通を制御することができる。
本トランジスタは、ゲート電極として機能する領域が、絶縁体４１０などによって形成
される開口部を埋めるように自己整合（ｓｅｌｆ ａｌｉｇｎ）的に形成されるので、Ｔ
ＧＳＡ ｓ－ｃｈａｎｎｅｌ ＦＥＴ（Ｔｒｅｎｃｈ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ
ｓ－ｃｈａｎｎｅｌ ＦＥＴ）と呼ぶこともできる。
図４（Ｂ）において、第１のゲート電極としての機能を有する導電体４０４の底面が、
絶縁体４１２および絶縁体４０６ｃを介して、半導体４０６ｂの上面と平行に面する領域
の長さをゲート線幅と定義する。該ゲート線幅は、絶縁体４１０の半導体４０６ｂに達す
る開口部よりも小さくすることができる。即ち、ゲート線幅を最小加工寸法よりも小さく
することができる。具体的には、ゲート線幅を、５ｎｍ以上６０ｎｍ以下、好ましくは５
ｎｍ以上３０ｎｍ以下とすることができる。
なお、ゲート電極からの電界が他の導電体によって遮られると、トランジスタのスイッ
チング特性が悪化する場合がある。本トランジスタは、絶縁体４０６ｃおよび絶縁体４１
２の膜厚によって導電体４０４と、導電体４１６ａ１および導電体４１６ａ２と、の位置
関係が変化する。即ち、ソース電極およびドレイン電極としての機能を有する導電体４１
６ａ１および導電体４１６ａ２の膜厚と第１のゲート絶縁膜としての機能を有する絶縁体
４１２の膜厚の関係は、本トランジスタの電気特性に影響をおよぼすことがわかる。
図４（Ｂ）において導電体４１６ａ１と、導電体４１６ａ２の間の領域における絶縁体
４１２の厚さが導電体４１６ａ１の厚さまたは導電体４１６ａ２の厚さ以下とすることで
、ゲート電極からの電界がチャネル形成領域全体に掛かるのでトランジスタの動作が良好
となり好ましい。導電体４１６ａ１と、導電体４１６ａ２の間の領域における絶縁体４１
２の厚さは、３０ｎｍ以下、好ましくは１０ｎｍ以下とする。
また、本トランジスタの構成は、導電体４１６ａ１の厚さまたは導電体４１６ａ２の厚
さを小さい値とすることが可能である。導電体４１６ａ１の端部は絶縁体４０６ｃおよび
絶縁体４１２を介して、導電体４０４と向かい合う領域を有する。または、導電体４１６
ａ２の端部は絶縁体４０６ｃおよび絶縁体４１２を介して、導電体４０４と向かい合う領
域を有するが、これらの領域の面積はより小さく抑えられる。したがって本トランジスタ
は、これらの領域の寄生容量は小さく抑えられている構成となっている。
また、導電体３１０ａは、第２のゲート電極としての機能を有する。また、導電体３１
０ａは酸素を透過しにくい導電膜を含む多層膜とすることもできる。酸素を透過しにくい
導電膜を含む多層膜とすることで導電体３１０ａの酸化による導電率の低下を防ぐことが
できる。絶縁体３０２、電子捕獲層３０３および絶縁体４０２は第２のゲート絶縁膜とし
ての機能を有する。導電体３１０ａへ印加する電位によって、本トランジスタのしきい値
電圧を制御することができる。また、導電体３１０ａに印加する電位により、電子捕獲層
３０３へ電子を注入させ本トランジスタのしきい値電圧を制御することができる。さらに
第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流（オン電
流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲート電極の
機能と、が入れ替わっても構わない。
図１１（Ｂ）に第１のゲート電極と第２のゲート電極を電気的に接続した一例を示す。
絶縁体４２８、絶縁体４０８および絶縁体４１８を通って導電体４０４に達する開口部に
は、導電体４４０が埋め込まれており、導電体４４０の上面と絶縁体４２８上に形成した
導電体４４４とは、電気的に接続されている。一方、絶縁体４２８、絶縁体４０８、絶縁
体４１８、絶縁体４１０、絶縁体４０３、絶縁体４０２、電子捕獲層３０３および絶縁体
３０２を通って導電体３１０ｃに達する開口部には、導電体４４２が埋め込まれており、
導電体４４２の上面と導電体４４４とは、電気的に接続されている。つまり、第１のゲー
ト電極としての機能を有する導電体４０４は、導電体４４０、導電体４４４および導電体
４４２を通して、第２のゲート電極としての機能を有する導電体３１０ｃとは、電気的に
接続される。
絶縁体４１８および絶縁体４２８としては、例えば、ホウ素、炭素、窒素、酸素、フッ
素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマ
ニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタル
を含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１としては、
酸化シリコンまたは酸化窒化シリコンを有することが好ましい。その他の構成は上述を参
酌する。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形
態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定
されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載さ
れているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様
として、トランジスタのチャネル形成領域が、酸化物半導体を有する場合の例、または、
トランジスタが酸化物半導体を有する場合の例などを示したが、本発明の一態様は、これ
に限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々
なトランジスタは、様々な半導体を有していてもよい。場合によっては、または、状況に
応じて、本発明の一態様における様々なトランジスタは、例えば、シリコン、ゲルマニウ
ム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、
インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していて
もよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様におけ
る様々なトランジスタは、酸化物半導体を有していなくてもよい。
＜トランジスタ構造５＞
ここでは、図１と異なる構成のトランジスタについて、図５を用いて説明する。図５（
Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図で
ある。図５（Ａ）は上面図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ａ１－Ａ２
に対応する断面図である。図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ａ３－Ａ４に対応す
る断面図である。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。
図５（Ｂ）および（Ｃ）において、本トランジスタは、絶縁体４０１上の絶縁体３０１
、導電体３１０ａおよび導電体３１０ｂと、絶縁体３０１上、導電体３１０ａ上および導
電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の電子捕獲層３０３と、を有しないと
ころが図１に示すトランジスタと異なる。つまり、第２のゲート電極を有しない構成であ
っても良いとする。
＜トランジスタ構造６＞
ここでは、図２と異なる構成のトランジスタについて、図６を用いて説明する。図６（
Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図で
ある。図６（Ａ）は上面図である。図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ１－Ａ２
に対応する断面図である。図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ａ３－Ａ４に対応す
る断面図である。なお、図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。
図６（Ｂ）および（Ｃ）において、本トランジスタは、絶縁体４０１上の絶縁体３０１
、導電体３１０ａおよび導電体３１０ｂと、絶縁体３０１上、導電体３１０ａ上および導
電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の電子捕獲層３０３と、を有しないと
ころが図２に示すトランジスタと異なる。つまり、第２のゲート電極を有しない構成であ
っても良いとする。
＜トランジスタ構造７＞
ここでは、図３と異なる構成のトランジスタについて、図７を用いて説明する。図７（
Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図で
ある。図７（Ａ）は上面図である。図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ａ１－Ａ２
に対応する断面図である。図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ａ３－Ａ４に対応す
る断面図である。なお、図７（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。
図７（Ｂ）および（Ｃ）において、本トランジスタは、絶縁体４０１上の絶縁体３０１
、導電体３１０ａおよび導電体３１０ｂと、絶縁体３０１上、導電体３１０ａ上および導
電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の電子捕獲層３０３と、を有しないと
ころが図３に示すトランジスタと異なる。つまり、第２のゲート電極を有しない構成であ
っても良いとする。
＜トランジスタ構造８＞
ここでは、図４と異なる構成のトランジスタについて、図８を用いて説明する。図８（
Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図で
ある。図８（Ａ）は上面図である。図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ａ１－Ａ２
に対応する断面図である。図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ａ３－Ａ４に対応す
る断面図である。なお、図８（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。
図８（Ｂ）および（Ｃ）において、本トランジスタは、絶縁体４０１上の絶縁体３０１
、導電体３１０ａおよび導電体３１０ｂと、絶縁体３０１上、導電体３１０ａ上および導
電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の電子捕獲層３０３と、を有しないと
ころが図４に示すトランジスタと異なる。つまり、第２のゲート電極を有しない構成であ
っても良いとする。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態２）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅ
ｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化
物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－
ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などが
ある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
－ＯＳ、多結晶酸化物半導体およびｎｃ－ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍ
ｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域
において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。
一方、ａ－ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定
な構造である。不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化
物半導体に近い。
＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一種である。
ＣＡＡＣ－ＯＳをＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって
解析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ４
の結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行
うと、図１２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピ
ークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳ
では、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面とも
いう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡ
Ｃ－ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ－ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、
ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定
し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）
を行っても、図１２（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａ
ＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１２（Ｃ）に示す
ように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、
ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸およびｂ軸の配向が不規則である
ことが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプロ
ーブ径が３００ｎｍの電子線を入射させると、図１２（Ｄ）に示すような回折パターン（
制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉ
ｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子
回折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成
面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面
に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１２（Ｅ
）に示す。図１２（Ｅ）より、リング状の回折パターンが確認される。したがって、プロ
ーブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペ
レットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１２（Ｅ）における
第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因す
ると考えられる。また、図１２（Ｅ）における第２リングは（１１０）面などに起因する
と考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍ
ｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析
像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができ
る。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡ
Ｃ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図１３（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能
ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａ
ｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高
分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は
、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどに
よって観察することができる。
図１３（Ａ）より、金属原子が層状に配列している領域であるペレットを確認すること
ができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることが
わかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこ
ともできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａ
ｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡ
Ｃ－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または
上面と平行となる。
また、図１３（Ｂ）および図１３（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡ
Ｃ－ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１３（Ｄ）および図１３（Ｅ）は
、それぞれ図１３（Ｂ）および図１３（Ｃ）を画像処理した像である。以下では、画像処
理の方法について説明する。まず、図１３（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取
得したＦＦＴ像において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を
残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ
：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画
像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴ
フィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格
子配列を示している。
図１３（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が
、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部で
ある。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペ
レットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図１３（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点
線で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を
確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角
形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることに
よって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ
面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距
離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において
複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、Ｃ
ＡＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐ
ｌａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもで
きる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の
混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ－Ｏ
Ｓは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップ
となる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満
、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０－９個／ｃｍ３以上の
キャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真
性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低
く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対
し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ－ＯＳを薄片化し、厚さが３４ｎ
ｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１
４（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測さ
れる。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（
ナノビーム電子回折パターン）を図１４（Ｂ）に示す。図１４（Ｂ）より、リング状の領
域内に複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍ
の電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を
入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると
、図１４（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンが観
測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩
序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いている
ため、規則的な電子回折パターンが観測されない領域もある。
図１４（Ｄ）に、被形成面と略平行な方向から観察したｎｃ－ＯＳの断面のＣｓ補正高
分解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所な
どように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特
に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶
質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ－ＯＳを
、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化
物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
＜ａ－ｌｉｋｅ ＯＳ＞
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
図１５に、ａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１５（Ａ）
は電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１５（
Ｂ）は４．３×１０８ｅ－／ｎｍ２の電子（ｅ－）照射後におけるａ－ｌｉｋｅ ＯＳの
高分解能断面ＴＥＭ像である。図１５（Ａ）および図１５（Ｂ）より、ａ－ｌｉｋｅ Ｏ
Ｓは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。ま
た、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低
密度領域と推測される。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
試料として、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳを準備する。いず
れの試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ
－Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と
同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、
以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺ
ｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応
する。
図１６は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例であ
る。なお、上述した格子縞の長さを結晶部の大きさとしている。図１６より、ａ－ｌｉｋ
ｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなって
いくことがわかる。図１６より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大き
さだった結晶部（初期核ともいう。）が、電子（ｅ－）の累積照射量が４．２×１０８ｅ
－／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎ
ｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０
８ｅ－／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１６
より、電子の累積照射量によらず、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳの結晶部の大きさは
、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射
およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用いた。電子線照射条
件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ－／（ｎｍ２・ｓ）、照射領
域の直径を２３０ｎｍとした。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとん
ど見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて
、不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比
べて密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ－ＯＳの密度およびＣＡＡ
Ｃ－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ
、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
（実施の形態３）
＜トランジスタの作製方法１＞
以下では、本発明に係る図１のトランジスタの作製方法を図１７から図２３を用いて説
明する。
まず、基板４００を準備する。
次に、絶縁体４０１を成膜する。絶縁体４０１の成膜は、スパッタリング法、化学気相
成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピ
タキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはパルスレ
ーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積
（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うこと
ができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ Ｃ
ＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用
いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ
（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラ
ズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法
である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など
）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき
、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合
がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生
じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成
膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法
である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜
が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法と
は異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがっ
て、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特
に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比
の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜
速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いること
が好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御する
ことができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意
の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜
しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜
することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用
いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短く
することができる。したがって、半導体装置の生産性を高めることができる場合がある。
次に絶縁体４０１上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリン
グ法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０１に絶縁体４０１に達する溝を形成する。溝とは、たとえば穴や開口
部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチング
を用いるほうが微細加工には好ましい。また、絶縁体４０１は、絶縁体３０１をエッチン
グして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好
ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、絶縁体４
０１は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
溝の形成後に、導電体３１０ａまたは導電体３１０ｂとなる導電体を成膜する。導電体
３１０ａまたは導電体３１０ｂとなる導電体は、酸素を透過し難い導電体を含むことが望
ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることがで
きる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブ
デンタングステン合金との積層膜とすることができる。導電体３１０ａまたは導電体３１
０ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、Ａ
ＬＤ法などを用いて行うことができる。
次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ：ＣＭＰ）を行うことで、絶縁体３０１上の導電体３１０ａまたは導電体３１０ｂとな
る導電体を除去する。その結果、溝部のみに、導電体３１０ａおよび導電体３１０ｂが残
存することで上面が平坦な配線層を形成することができる。
または、絶縁体３０１上に導電体３１０ａおよび導電体３１０ｂとなる導電体を成膜し
、リソグラフィー法などによって加工し、導電体３１０ａおよび導電体３１０ｂを形成し
てもよい。
次に、絶縁体３０１上、導電体３１０ａ上および導電体３１０ｂ上に絶縁体３０２を成
膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法
、ＡＬＤ法などを用いて行うことができる。絶縁体３０２上に電子捕獲層３０３を成膜す
る。電子捕獲層３０３は好ましくは、水素などの不純物および酸素を透過しにくいことが
望ましい。たとえば、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いる
とよい。電子捕獲層３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬ
Ｄ法、ＡＬＤ法などを用いて行うことができる。
次に、電子捕獲層３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッ
タリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができ
る。次に、絶縁体４０２に酸素を添加する処理を行っても構わない。酸素を添加する処理
としては、例えば、イオン注入法、プラズマ処理法などがある。なお、絶縁体４０２に添
加された酸素は過剰酸素となる。
次に、絶縁体４０２上に絶縁体４０６ａ＿１を成膜する。絶縁体４０６ａ＿１の成膜は
、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うこ
とができる。
次に、絶縁体４０６ａ＿１に酸素を添加する処理を行っても構わない。酸素を添加する
処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、絶縁体４０６
ａ＿１に添加された酸素は、過剰酸素となる。絶縁体４０６ａ＿１に対応する層に酸素を
添加する処理を行うと好ましい。次に絶縁体４０６ａ＿１上に半導体４０６ｂ＿１を成膜
する。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以
下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下
で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以
上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行って
もよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸
素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加
熱処理を行ってもよい。第１の加熱処理によって、半導体４０６ｂ＿１の結晶性を高める
ことや、水素や水などの不純物を除去することなどができる。または、第１の加熱処理は
、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例え
ばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ま
しい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加するプラズマ電
源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成するこ
とができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカ
ルを効率よく半導体４０６ｂ＿１内に導くことができる。または、この装置を用いて不活
性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処
理を行ってもよい。
次に、半導体４０６ｂ＿１となる半導体上に導電体４１４を成膜する。導電体４１４の
成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて
行うことができる（図１７（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４１４をリソグラフィー法などによって加工し、導電体４１５を形成する
。（図１８（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４１５をリソグラフィー法などによって加工し、導電体４１５を導電体４
１６ａ１および導電体４１６ａ２に分離する。次に、半導体４０６ｂ＿１を加工し、半導
体４０６ｂを形成する。次に、絶縁体４０６ａ＿１を加工し、絶縁体４０６ａを形成する
。ここで、導電体４１４の成膜時に、半導体４０６ｂ＿１の上面にダメージを与えること
で領域４０７が形成される。領域４０７は、半導体４０６ｂ＿１が低抵抗化された領域を
有するので、導電体４１５と半導体４０６ｂ間のコンタクト抵抗が低抵抗化される。なお
、絶縁体４０６ａを形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる
場合がある。即ち、絶縁体４０２は、絶縁体４０６ａと接する領域に凸部を有する形状と
なる場合がある（図１９（Ａ）、（Ｂ）および（Ｃ）参照。）。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光
された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、
当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体など
を所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシ
マレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジ
ストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間
に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に
代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを
用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングな
どのドライエッチング処理を行う、またはウエットエッチング処理を行う、またはドライ
エッチング処理の後にウエットエッチング処理を行う、またはウエットエッチング処理の
後にドライエッチング処理を行うことができる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ
：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いる
ことができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板
型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方
の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それ
ぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれ
に周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有する
ドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチン
グ装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌ
ｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
ここからは、本発明に係る絶縁体４０３の成膜方法について述べる。
絶縁体４０３の成膜は、ＣＶＤ法、ＡＬＤ法などを用いることができるが、ここではＣ
ＶＤ法による成膜を行う。例えば、プラズマＣＶＤ装置を用いることが好ましい。成膜に
使用するガスとしては、ＳｉＦ４ガス、Ｎ２Ｏガス、およびＡｒガスを混合して用いるこ
とができる。または、上記ガスにＳｉＨ４ガスを加えても良い。ガス圧力を例えば１３３
Ｐａに制御して、高周波電力を例えば８００Ｗに設定して成膜を行う。基板温度は例えば
３５０℃になるようにＣＶＤ装置の下部電極の温度設定を行う。
以上のような成膜条件にて絶縁体４０３を成膜すると、絶縁体４０３は絶縁体４０２上
のみに選択的に成膜され、導電体４１６ａ１上、導電体４１６ａ２上および半導体４０６
ｂ上には成膜されない。
これは、絶縁体４０２、導電体４１６ａ１、導電体４１６ａ２および半導体４０６ｂの
各表面と絶縁体４０３の成膜ガスとの表面反応の違いによる現象である。絶縁体４０３の
成膜ガスは、エッチング反応種となるフッ素と、成膜反応種となるシリコンおよび酸素が
含まれている。
絶縁体４０２の表面は、成膜ガスの中に含まれるフッ素との反応が乏しく、フッ素によ
るエッチング反応よりもシリコンおよび酸素による成膜反応が主体となり膜が形成される
が、導電体４１６ａ１の表面、導電体４１６ａ２の表面および半導体４０６ｂの表面は、
成膜ガスの中に含まれるフッ素によるエッチング反応とシリコンおよび酸素による成膜反
応が同時に起こるため結果として膜が形成されない。これが絶縁体４０２上に絶縁体４０
３が選択的に成膜される理由と考えられる（図２０（Ａ）、（Ｂ）および（Ｃ）参照。）
。
以上により、絶縁体４０６ａを形成する際に絶縁体４０２がエッチングされ、一部の領
域が薄くなることがあるが、この薄くなった領域上に絶縁体４０３を選択的に成膜するこ
とができるので、薄くなった領域を絶縁体４０３によって厚くすることができる。これに
より、絶縁体４０２が有する段差が緩和され、この後に成膜する膜の被覆性が向上するの
で好ましい。また、トランジスタのしきい値電圧制御における導電体３１０ａへの電位の
印加時においては、導電体３１０ａと導電体４０４の間に絶縁体４０３があることで導電
体３１０ａと導電体４０４間の電界強度を弱めることができるため静電破壊などの素子不
良の発生を低減できる。
次に、絶縁体４０６ｃを成膜する。絶縁体４０６ｃの成膜は、スパッタリング法、ＣＶ
Ｄ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。次に、絶縁体
４０６ｃ上に絶縁体４１２を成膜する。絶縁体４１２の成膜は、スパッタリング法、ＣＶ
Ｄ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
導電体４０４となる導電体を成膜する。導電体４０４となる導電体の成膜は、スパッタ
リング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる
。次に、導電体４０４となる導電体をリソグラフィー法などによって加工し、導電体４０
４を形成する（図２１（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法
、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。または、スピンコ
ート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、
オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法
などを用いて行うことができる。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０
は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成
膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで
平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、Ｃ
ＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有
さなくても構わない（図２２（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、リソグラフィー法などを用いて絶縁体４１０、絶縁体４０８、絶縁体４１２、絶
縁体４０６ｃ、絶縁体４０３、絶縁体４０２、電子捕獲層３０３および絶縁体３０２を通
り導電体３１０ｂに達する開口部と、絶縁体４１０、絶縁体４０８、絶縁体４１２および
絶縁体４０６ｃを通り導電体４１６ａ１に達する開口部と、絶縁体４１０、絶縁体４０８
、絶縁体４１２および絶縁体４０６ｃを通り導電体４１６ａ２に達する開口部と、絶縁体
４１０および絶縁体４０８を通り導電体４０４に達する開口部と、を形成する。開口部の
形成方法としては絶縁体４１０上にハードマスクとして機能する絶縁体または導電体を成
膜しても良い。または該ハードマスクは絶縁体と導電体と、の積層膜としても良い。
次にそれぞれの開口部に導電体４３３、導電体４３１、導電体４２９および導電体４３
７を埋め込み、導電体４３３の上面と接する導電体４３４、導電体４３１の上面と接する
導電体４３２、導電体４２９の上面と接する導電体４３０および導電体４３７の上面と接
する導電体４３８をそれぞれ形成する。導電体４３３、導電体４３１、導電体４２９、導
電体４３７、導電体４３４、導電体４３２、導電体４３０および導電体４３８の成膜は、
スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うこと
ができる。以上により、図１に示すトランジスタを作製することができる（図２３（Ａ）
、（Ｂ）および（Ｃ）参照。）。
＜トランジスタの作製方法２＞
以下では、本発明に係る図４のトランジスタの作製方法を図２４から図３１を用いて説
明する。
尚、導電体４１４を成膜するところまでは、上述のトランジスタの作製方法１と同様であ
る（図２４（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４０６ａ＿１、半導体４０６ｂ＿１および導電体４１４をリソグラフィー
法などによって加工し、絶縁体４０６ａ、半導体４０６ｂおよび導電体４１５を有する多
層膜を形成する。ここで、導電体４１４の成膜時に、半導体４０６ｂ＿１の上面にダメー
ジを与えることで領域４０７が形成される。領域４０７は、半導体４０６ｂ＿１が低抵抗
化された領域を有するので、導電体４１５と半導体４０６ｂ間のコンタクト抵抗が低抵抗
化される。なお、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄
くなる場合がある。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状とな
る場合がある（図２５（Ａ）、（Ｂ）および（Ｃ）参照。）。
ここからは、本発明に係る絶縁体４０３の成膜方法について述べる。
絶縁体４０３の成膜は、ＣＶＤ法、ＡＬＤ法などを用いることができるが、ここではＣ
ＶＤ法による成膜を行う。例えば、プラズマＣＶＤ装置を用いることが好ましい。成膜に
使用するガスとしては、ＳｉＦ４ガス、Ｎ２Ｏガス、およびＡｒガスを混合して用いるこ
とができる。または、上記ガスにＳｉＨ４ガスを加えても良い。ガス圧力を例えば１３３
Ｐａに制御して、高周波電力を例えば８００Ｗに設定して成膜を行う。基板温度は例えば
３５０℃になるようにＣＶＤ装置の下部電極の温度設定を行う。
以上のような成膜条件にて絶縁体４０３を成膜すると、絶縁体４０３は絶縁体４０２上
のみに選択的に成膜され、導電体４１６ａ１上、導電体４１６ａ２上および半導体４０６
ｂ上には成膜されない。
これは、絶縁体４０２、導電体４１６ａ１、導電体４１６ａ２および半導体４０６ｂの
各表面と絶縁体４０３の成膜ガスとの表面反応の違いによる現象である。絶縁体４０３の
成膜ガスは、エッチング反応種となるフッ素と、成膜反応種となるシリコンおよび酸素が
含まれている。
絶縁体４０２の表面は、成膜ガスの中に含まれるフッ素との反応が乏しく、フッ素によ
るエッチング反応よりもシリコンおよび酸素による成膜反応が主体となり膜が形成される
が、導電体４１６ａ１の表面、導電体４１６ａ２の表面および半導体４０６ｂの表面は、
成膜ガスの中に含まれるフッ素によるエッチング反応とシリコンおよび酸素による成膜反
応が同時に起こるため結果として膜が形成されない。これが絶縁体４０２上に絶縁体４０
３が選択的に成膜される理由と考えられる（図２６（Ａ）、（Ｂ）および（Ｃ）参照。）
。
以上により、絶縁体４０６ａを形成する際に絶縁体４０２がエッチングされ、一部の領
域が薄くなることがあるが、この薄くなった領域上に絶縁体４０３を選択的に成膜するこ
とができるので、薄くなった領域を絶縁体４０３によって厚くすることができる。これに
より、絶縁体４０２が有する段差が緩和され、この後に成膜する膜の被覆性が向上するの
で好ましい。また、トランジスタのしきい値電圧制御における導電体３１０ａへの電位の
印加時においては、導電体３１０ａと導電体４０４の間に絶縁体４０３があることで導電
体３１０ａと導電体４０４間の電界強度を弱めることができるため静電破壊などの素子不
良の発生を低減できる。
次に、絶縁体４１０ａを成膜する。絶縁体４１０ａの成膜は、スパッタリング法、ＣＶ
Ｄ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。または、スピ
ンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印
刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコータ
ー法などを用いて行うことができる。
絶縁体４１０ａは、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１
０ａは、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０ａ
は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していく
ことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理として
は、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０ａの上面が平
坦性を有さなくても構わない。
次に、絶縁体４１０ａ上にリソグラフィー法などによってレジストマスク４１１を形成
する。ここで絶縁体４１０ａの上面とレジストマスクとの間の密着性を向上するために、
例えば、有機塗布膜を絶縁体４１０ａ上とレジストマスク４１１の間に設けてもよい。ま
た絶縁体４１０ａ上に導電体を単層または導電体および絶縁体の積層膜を成膜し、リソグ
ラフィー法によってハードマスクを形成してもよい（図２７（Ａ）、（Ｂ）および（Ｃ）
参照。）。
次に、絶縁体４１０ａをドライエッチング法などを用いて絶縁体４０３に達するまで第
１の加工を行い、絶縁体４１０を形成する。この時、絶縁体４０３があることで絶縁体４
０２のエッチングが抑えられ、電子捕獲層３０３に達するまでエッチングされることがな
い。電子捕獲層３０３に達するまでエッチングされると電子捕獲層３０３に電子を注入す
る際に不具合が生ずることがある。
次に、導電体４１５をドライエッチング法などを用いて第２の加工をすることで、導電
体４１６ａ１と導電体４１６ａ２に分離する。
このとき、半導体４０６ｂは、露出した領域を有する。半導体４０６ｂの露出した領域
の領域４０７は、上述の第２の加工により除去されることがある（図２８（Ａ）、（Ｂ）
および（Ｃ）参照。）。
第１の加工および第２の加工をドライエッチング法で行う場合、半導体４０６ｂの露出
領域にエッチングガスの残留成分などの不純物が付着する場合がある。例えば、エッチン
グガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチング
ガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。第２の加
工後に基板を大気に晒すと半導体４０６ｂの露出領域などが腐蝕することがある。そのた
め第２の加工後に連続して酸素ガスによるプラズマ処理を行うと上記不純物を除去するこ
とができて半導体４０６ｂの露出領域などの腐蝕を防ぐことができて好ましい。
または、不純物の低減は、例えば、希釈フッ化水素酸などを用いた洗浄処理またはオゾ
ンなどを用いた洗浄処理を行ってもよい。なお、複数の洗浄処理を組み合わせてもよい。
これにより、半導体４０６ｂの露出した領域、言い換えるとチャネル形成領域は高抵抗と
なる。
一方、導電体４１６ａ１および導電体４１６ａ２と、半導体４０６ｂの上面とが、互い
に重なる領域４０７は、上述のように導電体４１６ａ１および導電体４１６ａ２と半導体
４０６ｂ間のコンタクト抵抗値が低くなり良好なトランジスタ特性を得ることができて好
ましい。
次に、絶縁体４０６ｃとなる絶縁体を成膜し、絶縁体４０６ｃとなる絶縁体上に絶縁体
４１２となる絶縁体を成膜する。絶縁体４０６ｃとなる絶縁体および絶縁体４１２となる
絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法など
を用いて行うことができる。絶縁体４０６ｃとなる絶縁体および絶縁体４１２となる絶縁
体は、絶縁体４１０、導電体４１６ａ１および導電体４１６ａ２によって形成される開口
部の側面および底面に均一な厚さで成膜する。したがって、ＡＬＤ法を用いることが好ま
しい。
次に、導電体４０４となる導電体を成膜する。導電体４０４となる導電体の成膜は、ス
パッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことが
できる。導電体４０４となる導電体は、絶縁体４１０などによって形成される開口部を埋
めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい
。また、絶縁体４１２とＭＣＶＤ法で成膜する導電体の密着性を高めるために、ＡＬＤ法
などによって成膜する導電体と、ＭＣＶＤ法で成膜する導電体との積層膜にすると好まし
い場合がある。例えば、窒化チタンと、タングステンとがこの順に成膜された多層膜など
を用いればよい。
次に導電体４０４となる導電体の上面から、導電体４０４となる導電体、絶縁体４１２
となる絶縁体および絶縁体４０６ｃとなる絶縁体をＣＭＰなどを用いて絶縁体４１０の上
面に達するまで研磨および平坦化する。これにより、ゲート電極として機能を有する導電
体４０４は、リソグラフィー法を用いることなく自己整合的に形成できる。また、ゲート
電極として機能を有する導電体４０４とソース電極またはドレイン電極としての機能を有
する導電体４１６ａ１および導電体４１６ａ２との合わせ精度を考慮することなくゲート
電極として機能を有する導電体４０４を形成できるので半導体装置の面積を小さくするこ
とができる。また、ゲート電極をリソグラフィー法を用いずに形成できるのでドライエッ
チングによるダメージもない。また、リソグラフィー工程が不要となるので工程簡略化に
よる生産性の向上が見込まれる（図２９（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１０上、絶縁体４１２上および絶縁体４０６ｃ上に絶縁体４１８を成膜
する。絶縁体４１８の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、Ａ
ＬＤ法などを用いて行うことができる。次に絶縁体４１８上に絶縁体４０８を成膜する。
絶縁体４０８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ
法などを用いて行うことができる。好ましくは、絶縁体４０８として、酸素を有するプラ
ズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素として
、絶縁体４１８の上面に添加することができる。
絶縁体４０８となる絶縁体の成膜より後のいずれかのタイミングにおいて、第２の加熱
処理を行っても構わない。第２の加熱処理を行うことで、絶縁体４１８に含まれる過剰酸
素が絶縁体４１０、絶縁体４０２および絶縁体４０６ａを通過して半導体４０６ｂまで移
動する。また、絶縁体４１８に含まれる過剰酸素が絶縁体４１２および／または絶縁体４
０６ｃを通過して半導体４０６ｂまで移動する。このように２つの経路を通って過剰酸素
が半導体４０６ｂまで移動するため、半導体４０６ｂの欠陥（酸素欠損）を低減すること
ができる。
なお、第２の加熱処理は、絶縁体４１８に含まれる過剰酸素（酸素）が半導体４０６ｂ
まで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構
わない。または、第２の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の
加熱処理と第２の加熱処理の温度差は、２０℃以上１５０℃以下、好ましくは４０℃以上
１００℃以下とする。これにより、絶縁体４０２から余分に過剰酸素（酸素）が放出する
ことを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成膜時の
加熱によって兼ねることができる場合、行わなくてもよい場合がある。
次に絶縁体４０８上に絶縁体４２８を成膜する。絶縁体４２８の成膜はスパッタリング
法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる（図３
０（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、リソグラフィー法などを用いて絶縁体４２８、絶縁体４０８、絶縁体４１８、絶
縁体４１０、絶縁体４０３、絶縁体４０２、電子捕獲層３０３および絶縁体３０２を通り
導電体３１０ｂに達する開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８および絶
縁体４１０を通り導電体４１６ａ１に達する開口部と、絶縁体４２８、絶縁体４０８、絶
縁体４１８および絶縁体４１０を通り導電体４１６ａ２に達する開口部と、絶縁体４２８
、絶縁体４０８および絶縁体４１８を通り導電体４０４に達する開口部と、を形成する。
開口部の形成方法としては絶縁体４２８上にハードマスクとして機能する絶縁体または導
電体を成膜しても良い。または該ハードマスクは絶縁体と導電体と、の積層膜としても良
い。
次にそれぞれの開口部に導電体４３３、導電体４３１、導電体４２９および導電体４３
７を形成する。次に、導電体４３３の上面と接する導電体４３４、導電体４３１の上面と
接する導電体４３２、導電体４２９の上面と接する導電体４３０および導電体４３７の上
面と接する導電体４３８をそれぞれ形成する。導電体４３３、導電体４３１、導電体４２
９、導電体４３７、導電体４３４、導電体４３２、導電体４３０および導電体４３８の成
膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行
うことができる。以上により、図４に示すトランジスタを作製することができる（図３１
（Ａ）、（Ｂ）および（Ｃ）参照。）。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３
２に示す。
図３２（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２
の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、
トランジスタ３３００としては、上述したトランジスタを用いることができる。
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３
３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジ
スタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、また
はリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半
導体装置となる。
図３２（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的
に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続され
る。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気
的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続され
ている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース
、ドレインの他方は、容量素子３４００の一方の電極と電気的に接続され、第５の配線３
００５は容量素子３４００の他方の電極と電気的に接続されている。
図３２（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能と
いう特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能で
ある。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、ト
ランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とす
る。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および
容量素子３４００の一方の電極と電気的に接続するノードＦＧに与えられる。即ち、トラ
ンジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異な
る二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。
）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジ
スタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とする
ことにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって
保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配
線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジス
タ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電
荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００
のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌ
より低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００
を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したが
って、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることに
より、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦ
ＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（
＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦ
ＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜
Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このた
め、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読
み出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情
報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノ
ードＦＧに与えられた電位によらずトランジスタ３２００が「非導通状態」となるような
電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモ
リセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセ
ルにおいては、ノードＦＧに与えられた電位によらずトランジスタ３２００が「導通状態
」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えるこ
とで所望のメモリセルの情報のみを読み出せる構成とすればよい。
＜半導体装置の構造１＞
図３３は、図３２（Ａ）に対応する半導体装置の断面図である。図３３に示す半導体装
置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有す
る。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上
方に配置する。なお、トランジスタ３３００としては、図１に示したトランジスタを用い
た例を示しているが、本発明の一態様に係る半導体装置は、これに限定されるものではな
い。よって適宜上述したトランジスタについての記載を参酌する。
また、図３３に示すトランジスタ３２００は、半導体基板４５０を用いたトランジスタ
である。トランジスタ３２００は、半導体基板４５０中の領域４７４ａと、半導体基板４
５０中の領域４７４ｂと、絶縁体４６２と、導電体４５４と、を有する。
トランジスタ３２００において、領域４７４ａおよび領域４７４ｂは、ソース領域およ
びドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機
能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導
電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。
即ち、導電体４５４に印加する電位によって、領域４７４ａと領域４７４ｂとの間の導通
・非導通を制御することができる。
図３３に示すトランジスタ３２００は、Ｆｉｎ型である場合を示している。トランジス
タ３２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトラ
ンジスタ３２００のオン特性を向上させることができる。また、ゲート電極の電界の寄与
を高くすることができるため、トランジスタ３２００のオフ特性を向上させることができ
る。
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、
または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜
鉛、酸化ガリウムからなる化合物半導体基板などを用いればよい。好ましくは、半導体基
板４５０として単結晶シリコン基板を用いる。
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。た
だし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用
いても構わない。その場合、トランジスタ３２００となる領域には、ｎ型の導電型を付与
する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であって
も構わない。
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、
トランジスタ３２００のオン特性を向上させることができる。
領域４７４ａおよび領域４７４ｂは、ｐ型の導電型を付与する不純物を有する領域であ
る。このようにして、トランジスタ３２００はｐチャネル型トランジスタを構成する。
トランジスタ３２００がｐチャネル型トランジスタである場合について説明したが、ト
ランジスタ３２００がｎチャネル型トランジスタであっても構わない。
なお、トランジスタ３２００は、領域４６０などによって隣接するトランジスタと分離
される。領域４６０は、絶縁性を有する領域である。
図３３に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、絶縁
体４７０と、絶縁体４７２と、絶縁体４７５と、絶縁体４０２と、絶縁体４０３と、絶縁
体４１０と、絶縁体４１８と、絶縁体４０８と、絶縁体４２８と、絶縁体４６５と、絶縁
体４６７と、絶縁体４６９と、絶縁体４９８と、導電体４８０ａと、導電体４８０ｂと、
導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４
７６ａと、導電体４７６ｂと、導電体４７６ｃと、導電体４７９ａと、導電体４７９ｂと
、導電体４７９ｃと、導電体４７７ａと、導電体４７７ｂと、導電体４７７ｃと、導電体
４８４ａと、導電体４８４ｂと、導電体４８４ｃと、導電体４８４ｄと、導電体４８３ａ
と、導電体４８３ｂと、導電体４８３ｃと、導電体４８３ｄと、導電体４８３ｅと、導電
体４８３ｆと、導電体４８５ａと、導電体４８５ｂと、導電体４８５ｃと、導電体４８５
ｄと、導電体４８７ａと、導電体４８７ｂと、導電体４８７ｃと、導電体４８８ａと、導
電体４８８ｂと、導電体４８８ｃと、導電体４９０ａと、導電体４９０ｂと、導電体４８
９ａと、導電体４８９ｂと、導電体４９１ａと、導電体４９１ｂと、導電体４９１ｃと、
導電体４９２ａと、導電体４９２ｂと、導電体４９２ｃと、導電体４９４と、導電体４９
６と、絶縁体４０６ａ、半導体４０６ｂ、絶縁体４０６ｃと、を有する。
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体
４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体
４７０は、絶縁体４６８上に配置する。また、絶縁体４７２は、絶縁体４７０上に配置す
る。また、絶縁体４７５は、絶縁体４７２上に配置する。また、トランジスタ３３００は
、絶縁体４７５上に配置する。また、絶縁体４１８は、トランジスタ３３００上に配置す
る。また、絶縁体４０８は、絶縁体４１８上に配置する。また、絶縁体４２８は、絶縁体
４０８上に配置する。また、絶縁体４６５は、絶縁体４２８上に配置される。また、容量
素子３４００は、絶縁体４６５上に配置される。また、絶縁体４６９は、容量素子３４０
０上に配置される。
絶縁体４６４は、領域４７４ａに達する開口部と、領域４７４ｂに達する開口部と、導
電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、
導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開
口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８は、導電体４７８ａに達する開口部と、導電体４７８ｂに達する開
口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７６ａ、導電体４７６ｂまたは導電体４７６ｃが埋め込まれている。
また、絶縁体４６８上に、導電体４７６ａと接する導電体４７９ａと、導電体４７６ｂ
と接する導電体４７９ｂと、導電体４７６ｃと接する導電体４７９ｃと、を有する。また
、絶縁体４７２は、絶縁体４７０を通って導電体４７９ａに達する開口部と、絶縁体４７
０を通って導電体４７９ｂに達する開口部と、絶縁体４７０を通って導電体４７９ｃに達
する開口部と、を有する。また、開口部には、それぞれ導電体４７７ａ、導電体４７７ｂ
、または導電体４７７ｃが埋め込まれている。
また、絶縁体４７５は、トランジスタ３３００のチャネル形成領域と重なる開口部と、
導電体４７７ａに達する開口部と、導電体４７７ｂに達する開口部と、導電体４７７ｃに
達する開口部と、絶縁体４７２に達する開口部と、を有する。また、開口部には、それぞ
れ導電体４８４ａ、導電体４８４ｂ、導電体４８４ｃまたは導電体４８４ｄが埋め込まれ
ている。
また、導電体４８４ｄは、トランジスタ３３００のボトムゲート電極としての機能を有
しても構わない。または、例えば、導電体４８４ｄに一定の電位を印加することで、トラ
ンジスタ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば
、導電体４８４ｄとトランジスタ３３００のトップゲート電極とを電気的に接続しても構
わない。こうすることで、トランジスタ３３００のオン電流を大きくすることができる。
また、パンチスルー現象を抑制することができるため、トランジスタ３３００の飽和領域
における電気特性を安定にすることができる。
また、絶縁体４２８は、絶縁体４０８、絶縁体４１８、絶縁体４１０、絶縁体４０３お
よび絶縁体４０２を通って導電体４８４ａに達する開口部と、絶縁体４０８、絶縁体４１
８、絶縁体４１０、絶縁体４０３および絶縁体４０２を通って導電体４８４ｂに達する開
口部と、絶縁体４０８、絶縁体４１８、絶縁体４１０、絶縁体４０３および絶縁体４０２
を通って導電体４８４ｃに達する開口部と、絶縁体４０８、絶縁体４１８および絶縁体４
１０を通ってトランジスタ３３００のソース電極またはドレイン電極の一方の導電体に達
する２つの開口部と、絶縁体４０８および絶縁体４１８を通ってトランジスタ３３００の
ゲート電極の導電体に達する開口部と、を有する。また、開口部には、それぞれ導電体４
８３ａ、導電体４８３ｂ、導電体４８３ｃ、導電体４８３ｅ、導電体４８３ｆまたは導電
体４８３ｄが埋め込まれている。
また、絶縁体４２８上に、導電体４８３ａおよび４８３ｅと接する導電体４８５ａと、
導電体４８３ｂと接する導電体４８５ｂと、導電体４８３ｃおよび導電体４８３ｆと接す
る導電体４８５ｃと、導電体４８３ｄと接する導電体４８５ｄと、を有する。また、絶縁
体４６５は、導電体４８５ａに達する開口部と、導電体４８５ｂに達する開口部と、導電
体４８５ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４８７ａ、
導電体４８７ｂまたは導電体４８７ｃが埋め込まれている。
また絶縁体４６５上に、導電体４８７ａと接する導電体４８８ａと、導電体４８７ｂと
接する導電体４８８ｂと、導電体４８７ｃと接する導電体４８８ｃと、を有する。また、
絶縁体４６７は、導電体４８８ａに達する開口部と、導電体４８８ｂに達する開口部と、
を有する。また、開口部には、それぞれ導電体４９０ａまたは導電体４９０ｂが埋め込ま
れている。また、導電体４８８ｃは容量素子３４００の一方の電極の導電体４９４と接し
ている。
また、絶縁体４６７上に、導電体４９０ａと接する導電体４８９ａと、導電体４９０ｂ
と接する導電体４８９ｂと、を有する。また、絶縁体４６９は、導電体４８９ａに達する
開口部と、導電体４８９ｂに達する開口部と、容量素子３４００の他方の電極である導電
体４９６に達する開口部と、を有する。また、開口部には、それぞれ導電体４９１ａ、導
電体４９１ｂまたは導電体４９１ｃが埋め込まれている。
また、絶縁体４６９上には、導電体４９１ａと接する導電体４９２ａと、導電体４９１
ｂと接する導電体４９２ｂと、導電体４９１ｃと接する導電体４９２ｃと、を有する。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４７０、絶縁体４７２、絶縁体４
７５、絶縁体４０２、絶縁体４０３、絶縁体４１０、絶縁体４１８、絶縁体４０８、絶縁
体４２８、絶縁体４６５、絶縁体４６７、絶縁体４６９および絶縁体４９８としては、例
えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リ
ン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン
、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いれば
よい。例えば、絶縁体４０１としては、酸化アルミニウム、酸化マグネシウム、酸化シリ
コン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマ
ニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフ
ニウムまたは酸化タンタルを用いればよい。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４７０、絶縁体４７２、絶縁体４
７５、絶縁体４０２、絶縁体４０３、絶縁体４１０、絶縁体４１８、絶縁体４０８、絶縁
体４２８、絶縁体４６５、絶縁体４６７、絶縁体４６９または絶縁体４９８の一以上は、
水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい
。トランジスタ３３００の近傍に、水素などの不純物および酸素をブロックする機能を有
する絶縁体を配置することによって、トランジスタ３３００の電気特性を安定にすること
ができる。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
導電体４８０ａ、導電体４８０ｂと、導電体４８０ｃ、導電体４７８ａ、導電体４７８
ｂ、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７６ｃ、導電体４７９
ａ、導電体４７９ｂ、導電体４７９ｃ、導電体４７７ａ、導電体４７７ｂ、導電体４７７
ｃ、導電体４８４ａ、導電体４８４ｂ、導電体４８４ｃ、導電体４８４ｄ、導電体４８３
ａ、導電体４８３ｂと、導電体４８３ｃ、導電体４８３ｄ、導電体４８３ｅ、導電体４８
３ｆ、導電体４８５ａ、導電体４８５ｂ、導電体４８５ｃ、導電体４８５ｄ、導電体４８
７ａ、導電体４８７ｂ、導電体４８７ｃ、導電体４８８ａ、導電体４８８ｂ、導電体４８
８ｃ、導電体４９０ａ、導電体４９０ｂと、導電体４８９ａ、導電体４８９ｂと、導電体
４９１ａ、導電体４９１ｂ、導電体４９１ｃ、導電体４９２ａ、導電体４９２ｂ、導電体
４９２ｃ、導電体４９４および導電体４９６としては、例えば、ホウ素、窒素、酸素、フ
ッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル
、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、イ
ンジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または
積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体
、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよ
び酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
半導体４０６ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（
歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素
、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用
いても構わない場合がある。
絶縁体４０６ａおよび絶縁体４０６ｃとしては、半導体４０６ｂを構成する酸素以外の
元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、
シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガ
リウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導
体などを用いても構わない場合がある。
トランジスタ３２００のソースまたはドレインは、導電体４８０ａと、導電体４７８ａ
と、導電体４７６ａと、導電体４７９ａと、導電体４７７ａと、導電体４８４ａと、導電
体４８３ａと、導電体４８５ａと、導電体４８３ｅと、を介してトランジスタ３３００の
ソース電極またはドレイン電極の一方である導電体と電気的に接続する。また、トランジ
スタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８ｃと
、導電体４７６ｃと、導電体４７９ｃと、導電体４７７ｃと、導電体４８４ｃと、導電体
４８３ｃと、導電体４８５ｃと、導電体４８３ｆと、を介してトランジスタ３３００のソ
ース電極またはドレイン電極の他方である導電体と電気的に接続する。
容量素子３４００は、トランジスタ３３００のソース電極またはドレイン電極の一方の
電極と、導電体４８３ｃと、導電体４８５ｃと、導電体４８７ｃと、導電体４８８ｃと、
を介して容量素子３４００の一方の電極と電気的に接続する導電体４９４と、絶縁体４９
８と、容量素子３４００の他方の電極である導電体４９６と、を有する。なお、容量素子
３４００は、トランジスタ３３００の上方または下方に形成することで、半導体装置の大
きさを縮小することができて好適である。
そのほかの構造については、適宜図４などについての記載を参酌することができる。
なお、図３４に示す半導体装置は、図３３に示した半導体装置のトランジスタ３２００
の構造が異なるのみである。よって、図３４に示す半導体装置については、図３３に示し
た半導体装置の記載を参酌する。具体的には、図３４に示す半導体装置は、トランジスタ
３２００がプレーナ型である場合を示している。なお、トランジスタ３２００はｐチャネ
ル型トランジスタであってもｎチャネル型トランジスタであっても構わない。
本実施の形態では、トランジスタ３２００上にトランジスタ３３００を有し、トランジ
スタ３３００上に容量素子３４００を有する半導体装置の一例を示したが、トランジスタ
３２００上にトランジスタ３３００と同様の半導体を有するトランジスタを一以上有する
構成としても構わない。このような構成とすることで半導体装置の集積度をより高めるこ
とができる。
＜記憶装置２＞
図３２（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３２（Ａ）
に示した半導体装置と異なる。この場合も図３２（Ａ）に示した半導体装置と同様の動作
により情報の書き込みおよび保持動作が可能である。
図３２（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジ
スタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４０
０とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その
結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容
量素子３４００の一方の電極の電位（または容量素子３４００に蓄積された電荷）によっ
て、異なる値をとる。
例えば、容量素子３４００の一方の電極の電位をＶ、容量素子３４００の容量をＣ、第
３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３
の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ
×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量
素子３４００の一方の電極の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとする
と、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×
Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（
＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこ
とができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたト
ランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタ
を駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適
用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッ
シュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能と
なるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない
場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶
内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起
こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の
注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化とい
った問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリ
で問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装
置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行
われるため、高速な動作が可能となる。本実施の形態は、少なくともその一部を本明細書
中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
＜半導体装置の構造２＞
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面
を参照して説明する。
＜断面構造＞
図３５（Ａ）および（Ｂ）に本発明の一態様の半導体装置の断面図を示す。図３５（Ａ
）において、Ｘ１－Ｘ２方向はチャネル長方向、図３５（Ｂ）において、Ｙ１－Ｙ２方向
はチャネル幅方向を示す。図３５（Ａ）および（Ｂ）に示す半導体装置は、下部に第１の
半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトラ
ンジスタ２１００を有している。図３５（Ａ）および（Ｂ）では、第２の半導体材料を用
いたトランジスタ２１００として、図４に例示したトランジスタを適用した例を示してい
る。
第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好まし
い。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン
含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アル
ミニウムガリウム、リン化インジウム、窒化ガリウム、有機半導体など）とし、第２の半
導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリ
コンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用い
たトランジスタは、先の実施の形態で例示したトランジスタを適用することで、優れたサ
ブスレッショルド特性が得られ、微細なトランジスタとすることが可能である。また、ス
イッチ速度が速いため高速動作が可能であり、オフ電流が低いためリーク電流が小さい。
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジ
スタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、
酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造
など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図３５（Ａ）および（Ｂ）に示す構成では、トランジスタ２２００の上部に、絶縁体２
２０１、絶縁体２２０７および絶縁体２２０８を介してトランジスタ２１００が設けられ
ている。また、トランジスタ２２００とトランジスタ２１００の間には、複数の配線２２
０２が設けられている。また、各種絶縁体に埋め込まれた複数のプラグ２２０３により、
上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジ
スタ２１００を覆う絶縁体２２０４と、絶縁体２２０４上に配線２２０５と、が設けられ
ている。
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され
、より高密度に複数の回路を配置することができる。
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合
、トランジスタ２２００の半導体膜の近傍に設けられる絶縁体中の水素はシリコンのダン
グリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方
、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２
１００の半導体膜の近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生
成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場
合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸
化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡
散を防止する機能を有する絶縁体２２０７を設けることは特に効果的である。絶縁体２２
０７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上するこ
とに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００
の信頼性も同時に向上させることができる。
絶縁体２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリ
ウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、
酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、酸化物半導体膜を含んで構成されるトランジスタ２１００を覆うように、トラン
ジスタ２１００上に水素の拡散を防止する機能を有するブロック膜を形成することが好ま
しい。当該ブロック膜としては、絶縁体２２０７と同様の材料を用いることができ、特に
酸化アルミニウム膜を適用することが好ましい。酸化アルミニウム膜は、その成膜中に下
層の絶縁体に過剰酸素を添加することができ、熱工程によって、過剰酸素がトランジスタ
２１００の酸化物半導体層に移動し、酸化物半導体層中の欠陥を修復する効果がある。さ
らに酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過
させない遮断（ブロッキング）効果が高い。したがって、トランジスタ２１００を覆う当
該ブロック膜として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれ
る酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水
素の混入を防止することができる。なお、当該ブロック膜は、絶縁体２２０４を積層にす
ることで用いてもよいし、絶縁体２２０４の下側に設けてもよい。
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプ
のトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ－ＧＡＴＥ（
トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を
、図３５（Ｅ）および（Ｆ）に示す。半導体基板２２１１の上に、絶縁体２２１２が設け
られている。半導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお
、凸部の上には、絶縁体が設けられていてもよい。その絶縁体は、凸部を形成するときに
、半導体基板２２１１がエッチングされないようにするためのマスクとして機能するもの
である。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよ
いし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁
体２２１４が設けられ、その上には、ゲート電極２２１３が設けられている。半導体基板
２２１１には、ソース領域およびドレイン領域２２１５が形成されている。なお、ここで
は、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装
置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を
形成しても構わない。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態６）
〔ＣＭＯＳ回路〕
図３５（Ｃ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型の
トランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭ
ＯＳ回路の構成を示している。
〔アナログスイッチ〕
また図３５（Ｄ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそ
れぞれのソースとドレインを接続した構成を示している。このような構成とすることで、
いわゆるアナログスイッチとして機能させることができる。本実施の形態は、少なくとも
その一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができ
る。
（実施の形態７）
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵに
ついて説明する。
図３６は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図
である。
図３６に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅ
ｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラ
クションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントロー
ラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース
１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有
している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ
１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん
、図３６に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはそ
の用途によって多種多様な構成を有している。例えば、図３６に示すＣＰＵまたは演算回
路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作する
ような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は
、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクショ
ンデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、イン
タラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントロー
ラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロ
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御す
るための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のア
ドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう
。
図３６に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジス
タ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることがで
きる。
図３６に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１から
の指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９
６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素
子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選
択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。
容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが
行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図３７は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である
。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記
憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理
素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回
路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と
、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダ
クタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２０
０への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには
ＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とす
る。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用
いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）
のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の
端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第
２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３
はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２
の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通
状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースと
ドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソー
スとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力
される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり
、トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極の
うちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続
部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電
位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッ
チ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に
接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレイン
の他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの
一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４の
ソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続
される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他
方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と
、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一
対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低
電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができ
る。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる
配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの
他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ
等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２
０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮ
Ｄ線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等
を積極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力さ
れる。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号Ｒ
Ｄによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方の
スイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と
第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデー
タに対応する信号が入力される。図３７では、回路１２０１から出力された信号が、トラ
ンジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３
の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は
、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介
して回路１２０１に入力される。
なお、図３７では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースと
ドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して
回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端
子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を
反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に
、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場
合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）から出力される信号を当該ノードに入力することができる。
また、図３７において、記憶素子１２００に用いられるトランジスタのうち、トランジ
スタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１
９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜また
はシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素
子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラ
ンジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外
にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのト
ランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成さ
れるトランジスタとすることもできる。
図３７における回路１２０１には、例えばフリップフロップ回路を用いることができる
。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用い
ることができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間
は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０
８によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有す
るシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのた
め、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２
００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり
保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（デー
タ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ
動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１
が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジス
タ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再
開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態
（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。
それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の
信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなど
の記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐ
ことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復
帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、ま
たは複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力
を抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ
（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐ
ｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ－Ｔａｇ（Ｒａ
ｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｔａｇ）にも応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態８）
＜撮像装置＞
図３８（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す上面図である。撮像
装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺
回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ
列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する
。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ
複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有
する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０お
よび周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合があ
る。例えば、周辺回路２６０は周辺回路の一部といえる。
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光
Ｐ１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変
換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成しても
よい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。な
お、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９
０のいずれか一以上を省略してもよい。
また、図３８（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画
素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向およ
び列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００に
おける撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの
副画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせ
ることで、カラー画像表示を実現するための情報を取得することができる。
図３９（Ａ）は、カラー画像を取得するための画素２１１の一例を示す上面図である。
図３９（Ａ）に示す画素２１１は、赤（Ｒ）の波長帯域の光を透過するカラーフィルタが
設けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長帯域の
光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」とも
いう）および青（Ｂ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１
２（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとし
て機能させることができる。
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２
３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、
副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２
５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続され
た配線２４８および配線２４９を、それぞれ配線２４８［ｎ］および配線２４９［ｎ］と
記載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ
］と記載する。なお、図３９（Ａ）において、ｍ列目の画素２１１が有する副画素２１２
Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を
配線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂ
と記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２００は、隣接する画素２１１の、同じ波長帯域の光を透過するカラー
フィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有す
る。図３９（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）
に配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列
に配置された画素２１１が有する副画素２１２の接続例を示す。図３９（Ｂ）において、
ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがス
イッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、
ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。ま
た、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂ
がスイッチ２０３を介して接続されている。
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定
されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフ
ィルタを用いてもよい。１つの画素２１１に３種類の異なる波長帯域の光を検出する副画
素２１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが
設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた
副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（
Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加
えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２
１１を用いてもよい。１つの画素２１１に４種類の異なる波長帯域の光を検出する副画素
２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図３９（Ａ）において、赤の波長帯域の光を検出する副画素２１２、緑
の波長帯域の光を検出する副画素２１２、および青の波長帯域の光を検出する副画素２１
２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数
比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または
、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例え
ば、同じ波長帯域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、
撮像装置２００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ
）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用
いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和するこ
とを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像
装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図４０
の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レ
ンズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具
体的には、図４０（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２
５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路
２３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７
の一部によって遮光されてしまうことがある。したがって、図４０（Ｂ）に示すように光
電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２
０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６
を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供するこ
とができる。
図４０に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成され
た光電変換素子を用いてもよい。
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を
用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、
セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合
金等がある。
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて
、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子
２２０を実現できる。
ここで、撮像装置２００が有する１つの画素２１１は、図４０に示す副画素２１２に加
えて、第１のフィルタを有する副画素２１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、本発明に係る酸化物半導体を用いたトラ
ンジスタと、を用いて画素を構成する一例について説明する。
図４１（Ａ）および（Ｂ）は、撮像装置を構成する素子の断面図である。
図４１（Ａ）に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたト
ランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３５３およ
びトランジスタ３５４、ならびにシリコン基板３００に設けられた、アノード３６１と、
カソード３６２を有するフォトダイオード３６０を含む。各トランジスタおよびフォトダ
イオード３６０は、種々のプラグ３７０および配線３７１と電気的な接続を有する。また
、フォトダイオード３６０のアノード３６１は、低抵抗領域３６３を介してプラグ３７０
と電気的に接続を有する。
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダ
イオード３６０を有する層３０５と、層３０５と接して設けられ、配線３７１を有する層
３２０と、層３２０と接して設けられ、トランジスタ３５３およびトランジスタ３５４を
有する層３３１と、層３３１と接して設けられ、配線３７２および配線３７３を有する層
３４０を備えている。
なお、図４１（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ
３５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とす
る。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保する
ことができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオ
ード３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３
０５を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３０５を
省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
また、図４１（Ａ）の断面図において、層３０５に設けるフォトダイオード３６０と、
層３３１に設けるトランジスタとを重なるように形成することができる。そうすると、画
素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、図４１（Ｂ）は、撮像装置は層３４０側にフォトダイオード３６５をトランジス
タの上に配置した構造とすることができる。図４１（Ｂ）において、例えば層３０５には
、シリコンを用いたトランジスタ３５１およびトランジスタ３５２を有し、層３２０には
配線３７１を有し、層３３１には酸化物半導体層を用いたトランジスタ３５３、トランジ
スタ３５４を有し、層３４０にはフォトダイオード３６５有しており、フォトダイオード
３６５は半導体層３６６、半導体層３６７、半導体層３６８で構成されており、配線３７
３と、プラグ３７０を介した配線３７４と電気的に接続している。
図４１（Ｂ）に示す素子構成とすることで、開口率を広くすることができる。
また、フォトダイオード３６５には、非晶質シリコン膜や微結晶シリコン膜などを用い
たｐｉｎ型ダイオード素子などを用いてもよい。フォトダイオード３６５は、ｎ型の半導
体層３６８、ｉ型の半導体層３６７、およびｐ型の半導体層３６６が順に積層された構成
を有している。ｉ型の半導体層３６７には非晶質シリコンを用いることが好ましい。また
、ｐ型の半導体層３６６およびｎ型の半導体層３６８には、それぞれの導電型を付与する
ドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶
質シリコンを光電変換層とするフォトダイオード３６５は可視光の波長領域における感度
が高く、微弱な可視光を検知しやすい。
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３０５と、トラ
ンジスタ３５３およびトランジスタ３５４を有する層３３１と、の間には絶縁体３８０が
設けられる。ただし、絶縁体３８０の位置は限定されない。
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンの
ダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一
方、トランジスタ３５３およびトランジスタ３５４などの近傍に設けられる絶縁体中の水
素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ
３５３およびトランジスタ３５４などの信頼性を低下させる要因となる場合がある。した
がって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジ
スタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０
を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジス
タ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁
体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５３およびト
ランジスタ３５４などの信頼性を向上させることができる。また、トランジスタ３５３お
よびトランジスタ３５４上に絶縁体３８１を設けることにより、酸化物半導体中の酸素の
拡散を防ぐことができて好ましい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態９）
＜ＲＦタグ＞
本実施の形態では、先の実施の形態で説明したトランジスタ、または記憶装置を含むＲ
Ｆタグについて、図４２を参照して説明する。
本実施の形態におけるＲＦタグは、内部に記憶回路を有し、記憶回路に必要な情報を記
憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このよ
うな特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う
個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには
極めて高い信頼性が要求される。
ＲＦタグの構成について図４２を用いて説明する。図４２は、ＲＦタグの構成例を示す
ブロック図である。
図４２に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどと
もいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ
８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路
８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している
。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑
制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これ
により、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和すること
を防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることが
できる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信
を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信す
る電波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方
式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたア
ンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路
８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整
流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平
滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側ま
たは出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅
が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しない
ように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するため
の回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していても
よい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８
０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成
するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに
応じて変調を行うための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は
、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域など
を有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を
行うための回路である。
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
ここで、先の実施の形態で説明した記憶回路を、記憶回路８１０に用いることができる
。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため
、ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの
書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、デー
タの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに
、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制するこ
とができる。
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能である
ため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデ
ータを書き込むためのコマンドを別途用意し、ユーザーが自由に書き換えできないように
しておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷するこ
とで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品に
のみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になるこ
とがなく出荷後の製品に対応した顧客管理が容易となる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
（実施の形態１０）
＜表示装置＞
以下では、本発明の一態様に係る表示装置について、図４３および図４４を用いて説明
する。
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素
子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧
によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃ
ｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例と
してＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶
表示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルに
コントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。
また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプ
リント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が
直接実装されたモジュールも全て表示装置に含むものとする。
図４３は、本発明の一態様に係るＥＬ表示装置の一例である。図４３（Ａ）に、ＥＬ表
示装置の画素の回路図を示す。図４３（Ｂ）は、ＥＬ表示装置全体を示す上面図である。
また、図４３（Ｃ）は、図４３（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＭ－Ｎ断面であ
る。
図４３（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子
（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しな
くても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接
続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定され
た内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明
細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として
複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない
。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗
素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、
発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当
業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少
なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。
つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定さ
れた発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。
したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一
態様として開示されているものであり、発明の一態様を構成することが可能である。また
は、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様とし
て開示されているものであり、発明の一態様を構成することが可能である。
図４３（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、
容量素子７４２と、発光素子７１９と、を有する。
なお、図４３（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加
することが可能である。逆に、図４３（Ａ）の各ノードにおいて、トランジスタ、スイッ
チ、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方
の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電
極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジス
タ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線
７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお
、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用い
ることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。ま
た、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトラン
ジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７
４１または／およびスイッチ素子７４３としては、例えば、図４に示すトランジスタを適
用することができる。
図４３（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板
７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、Ｆ
ＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回
路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３
５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図４３（Ｃ）は、図４３（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＥＬ表示装置の断面
図である。
図４３（Ｃ）には、トランジスタ７４１として、基板７００上の絶縁体７１２ａと、導
電体７０４ａと、絶縁体７１２ａ上の絶縁体７０３と、を有し、絶縁体７１２ａおよび導
電体７０４ａ上にあり導電体７０４ａと一部が重なる領域を有する絶縁体７０６ａと、絶
縁体７０６ａ上の半導体７０６ｂと、半導体７０６ｂの上面と接する導電体７１６ａ１お
よび導電体７１６ａ２と、導電体７１６ａ１上および導電体７１６ａ２上の絶縁体７１０
と、半導体７０６ｂ上の絶縁体７０６ｃと、絶縁体７０６ｃ上の絶縁体７１８ｂと、絶縁
体７１８ｂ上にあり半導体７０６ｂと重なる導電体７１４ａと、を有する構造を示す。な
お、トランジスタ７４１の構造は一例であり、図４３（Ｃ）に示す構造と異なる構造であ
っても構わない。
図４３（Ｃ）に示すトランジスタ７４１において、導電体７０４ａはゲート電極として
の機能を有し、絶縁体７１２ａはゲート絶縁体としての機能を有し、導電体７１６ａ１は
ソース電極としての機能を有し、導電体７１６ａ２はドレイン電極としての機能を有し、
絶縁体７１８ｂはゲート絶縁体としての機能を有し、導電体７１４ａはゲート電極として
の機能を有する。なお、絶縁体７０６ａ、半導体７０６ｂおよび絶縁体７０６ｃは、光が
当たることで電気特性が変動する場合がある。したがって、導電体７０４ａ、導電体７１
６ａ１、導電体７１６ａ２または導電体７１４ａのいずれか一以上が遮光性を有すると好
ましい。
図４３（Ｃ）には、容量素子７４２として、導電体７０４ｂ上にあり導電体７０４ｂと
一部が重なる領域を有する絶縁体７０６ｄと、絶縁体７０６ｄ上の半導体７０６ｅと、半
導体７０６ｅの上面と接する導電体７１６ａ３および導電体７１６ａ４と、導電体７１６
ａ３上および導電体７１６ａ４上の絶縁体７１０と、半導体７０６ｅ上の絶縁体７０６ｆ
と、絶縁体７０６ｆ上の絶縁体７１８ｂと、絶縁体７１８ｂ上にあり半導体７０６ｅと重
なる導電体７１４ｂと、を有する構造を示す。
容量素子７４２において、導電体７０４ｂは一方の電極として機能し、導電体７１４ｂ
は他方の電極として機能する。
容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製することができる。
また、導電体７０４ａおよび導電体７０４ｂを同種の導電体とすると好ましい。その場合
、導電体７０４ａおよび導電体７０４ｂは、同一工程を経て形成することができる。また
、導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。その場合、導
電体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができる。
図４３（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である
。したがって、図４３（Ｃ）は表示品位の高いＥＬ表示装置である。なお、容量素子７４
２の構造は一例であり、図４３（Ｃ）に示す構造と異なる構造であっても構わない。
トランジスタ７４１および容量素子７４２上には、絶縁体７２８が配置され、絶縁体７
２８上には絶縁体７２０が配置される。ここで、絶縁体７２８および絶縁体７２０は、ト
ランジスタ７４１のソース電極として機能する導電体７１６ａ１に達する開口部を有して
もよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２
８および絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続してもよい。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。
隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置され
る。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２およ
び導電体７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説
明する。
図４４（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図４４（Ａ）に示
す画素は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された
素子（液晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され
、ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお
、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と
、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図４３（Ｂ）の
一点鎖線Ｍ－Ｎに対応する液晶表示装置の断面図を図４４（Ｂ）に示す。図４４（Ｂ）に
おいて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７
３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体
または半導体を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素
子７５２は、容量素子７４２についての記載を参照する。なお、図４４（Ｂ）には、図４
３（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定され
ない。
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小
さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷が
リークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができ
る。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態
とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい
液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため
、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる
。
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで
、図示しないが、絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体
７２１上には、導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介
してトランジスタ７５１と電気的に接続する。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２
上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体
７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９
５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７
９７が配置される。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供する
ことができる、または、表示品位の高い表示装置を提供することができる。または、高精
細の表示装置を提供することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光
素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または
様々な素子を有することができる。表示素子、表示装置、発光素子、又は発光装置は、例
えば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、Ｌ
ＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に
応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、
グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（
マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミ
ラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（イン
ターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干
渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレ
イ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これら
の他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが
変化する表示媒体を有していても良い。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素
子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）ま
たはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ
Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表
示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディ
スプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ
）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペ
ーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現す
る場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにす
ればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するよう
にすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けるこ
とも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラフ
ァイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜とし
てもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化
物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。
さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成すること
ができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に
、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜し
てもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、ス
パッタリング法で成膜することも可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
（実施の形態１１）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、
図４５を用いて説明を行う。
＜表示モジュール＞
図４５に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２と
の間に、ＦＰＣ６００３に接続されたタッチパネル６００４、ＦＰＣ６００５に接続され
た表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基
板６０１０、バッテリー６０１１を有する。なお、バックライトユニット６００７、バッ
テリー６０１１、タッチパネル６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル６００６であったり、プリント基
板に実装された集積回路に用いることができる。
上部カバー６００１および下部カバー６００２は、タッチパネル６００４および表示パ
ネル６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル６００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
６００６に重畳して用いることができる。また、表示パネル６００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
６００６の各画素内に光センサを設け、光学式のタッチパネル機能を付加することも可能
である。または、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量
方式のタッチパネル機能を付加することも可能である。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライ
トユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０から
発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６０
０９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための
信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっ
てもよいし、別途設けたバッテリー６０１１であってもよい。なお、商用電源を用いる場
合には、バッテリー６０１１を省略することができる。
また、表示モジュール６０００には、偏光板、位相差板、プリズムシートなどの部材を
追加して設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
（実施の形態１２）
＜リードフレーム型のインターポーザを用いたパッケージ＞
図４６（Ａ）に、リードフレーム型のインターポーザを用いたパッケージの断面構造を
表す斜視図を示す。図４６（Ａ）に示すパッケージは、本発明の一態様に係る半導体装置
に相当するチップ５５１が、ワイヤボンディング法により、インターポーザ５５０上の端
子５５２と接続されている。端子５５２は、インターポーザ５５０のチップ５５１がマウ
ントされている面上に配置されている。そしてチップ５５１はモールド樹脂５５３によっ
て封止されていてもよいが、各端子５５２の一部が露出した状態で封止されるようにする
。
パッケージが回路基板に実装されている電子機器（携帯電話）のモジュールの構成を、
図４６（Ｂ）に示す。図４６（Ｂ）に示す携帯電話のモジュールは、プリント配線基板６
０１に、パッケージ６０２と、バッテリー６０４とが実装されている。また、表示素子が
設けられたパネル６００に、プリント配線基板６０１がＦＰＣ６０３によって実装されて
いる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
（実施の形態１３）
本実施の形態では、本発明の一態様の電子機器および照明装置について、図面を用いて
説明する。
＜電子機器＞
本発明の一態様の半導体装置を用いて、電子機器や照明装置を作製できる。また、本発
明の一態様の半導体装置を用いて、信頼性の高い電子機器や照明装置を作製できる。また
本発明の一態様の半導体装置を用いて、タッチセンサの検出感度が向上した電子機器や照
明装置を作製できる。
電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、
携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
また、本発明の一態様の電子機器又は照明装置は可撓性を有する場合、家屋やビルの内
壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能で
ある。
また、本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を
用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイ
オンポリマー電池）等のリチウムイオン二次電池、リチウムイオン電池、ニッケル水素電
池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜
鉛電池などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信す
ることで、表示部で映像や情報等の表示を行うことができる。また、電子機器が二次電池
を有する場合、アンテナを、非接触電力伝送に用いてもよい。
図４７（Ａ）は携帯型ゲーム機であり、筐体７１０１、筐体７１０２、表示部７１０３
、表示部７１０４、マイク７１０５、スピーカー７１０６、操作キー７１０７、スタイラ
ス７１０８等を有する。本発明の一態様に係る半導体装置は、筐体７１０１に内蔵されて
いる集積回路、ＣＰＵなどに用いることができる。表示部７１０３または表示部７１０４
に本発明の一態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下
が起こりにくい携帯型ゲーム機を提供することができる。なお、図４７（Ａ）に示した携
帯型ゲーム機は、２つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲー
ム機が有する表示部の数は、これに限定されない。
図４７（Ｂ）は、スマートウオッチであり、筐体７３０２、表示部７３０４、操作ボタ
ン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有す
る。本発明の一態様に係る半導体装置は表示部７３０４または筐体７３０２に内蔵されて
いるメモリ、ＣＰＵなどに用いることができる。
図４７（Ｃ）は、携帯情報端末であり、筐体７５０１に組み込まれた表示部７５０２の
他、操作ボタン７５０３、外部接続ポート７５０４、スピーカー７５０５、マイク７５０
６、表示部７５０２などを備えている。本発明の一態様に係る半導体装置は、筐体７５０
１に内蔵されているモバイル用メモリ、ＣＰＵなどに用いることができる。なお、表示部
７５０２は、非常に高精細とすることができるため、中小型でありながらフルハイビジョ
ン、４ｋ、または８ｋなど、様々な表示を行うことができ、非常に鮮明な画像を得ること
ができる。
図４７（Ｄ）はビデオカメラであり、第１筐体７７０１、第２筐体７７０２、表示部７
７０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７
０４およびレンズ７７０５は第１筐体７７０１に設けられており、表示部７７０３は第２
筐体７７０２に設けられている。そして、第１筐体７７０１と第２筐体７７０２とは、接
続部７７０６により接続されており、第１筐体７７０１と第２筐体７７０２の間の角度は
、接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７
０６における第１筐体７７０１と第２筐体７７０２との間の角度にしたがって切り替える
構成としてもよい。レンズ７７０５の焦点となる位置には本発明の一態様の撮像装置を備
えることができる。本発明の一態様に係る半導体装置は、第１筐体７７０１に内蔵されて
いる集積回路、ＣＰＵなどに用いることができる。
図４７（Ｅ）は、デジタルサイネージであり、電柱７９０１に設置された表示部７９０
２を備えている。本発明の一態様に係る表示装置は、表示部７９０２の制御回路に用いる
ことができる。
図４８（Ａ）はノート型パーソナルコンピュータであり、筐体８１２１、表示部８１２
２、キーボード８１２３、ポインティングデバイス８１２４等を有する。本発明の一態様
に係る半導体装置は、筐体８１２１内に内蔵されているＣＰＵや、メモリに適用すること
ができる。なお、表示部８１２２は、非常に高精細とすることができるため、中小型であ
りながら８ｋの表示を行うことができ、非常に鮮明な画像を得ることができる。
図４８（Ｂ）に自動車９７００の外観を示す。図４８（Ｃ）に自動車９７００の運転席
を示す。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、ラ
イト９７０４等を有する。本発明の一態様の半導体装置は、自動車９７００の表示部、お
よび制御用の集積回路に用いることができる。例えば、図４８（Ｃ）に示す表示部９７１
０乃至表示部９７１５に本発明の一態様の半導体装置を設けることができる。
表示部９７１０と表示部９７１１は、自動車のフロントガラスに設けられた表示装置、
または入出力装置である。本発明の一態様の表示装置、または入出力装置は、表示装置、
または入出力装置が有する電極を、透光性を有する導電性材料で作製することによって、
反対側が透けて見える、いわゆるシースルー状態の表示装置、または入出力装置とするこ
とができる。シースルー状態の表示装置、または入出力装置であれば、自動車９７００の
運転時にも視界の妨げになることがない。よって、本発明の一態様の表示装置、または入
出力装置を自動車９７００のフロントガラスに設置することができる。なお、表示装置、
または入出力装置に、表示装置、または入出力装置を駆動するためのトランジスタなどを
設ける場合には、有機半導体材料を用いた有機トランジスタや、酸化物半導体を用いたト
ランジスタなど、透光性を有するトランジスタを用いるとよい。
表示部９７１２はピラー部分に設けられた表示装置である。例えば、車体に設けられた
撮像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を
補完することができる。表示部９７１３はダッシュボード部分に設けられた表示装置であ
る。例えば、車体に設けられた撮像手段からの映像を表示部９７１３に映し出すことによ
って、ダッシュボードで遮られた視界を補完することができる。すなわち、自動車の外側
に設けられた撮像手段からの映像を映し出すことによって、死角を補い、安全性を高める
ことができる。また、見えない部分を補完する映像を映すことによって、より自然に違和
感なく安全確認を行うことができる。
また、図４８（Ｄ）は、運転席と助手席にベンチシートを採用した自動車の室内を示し
ている。表示部９７２１は、ドア部に設けられた表示装置、または入出力装置である。例
えば、車体に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、
ドアで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設け
られた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表
示装置である。なお、表示装置を座面や背もたれ部分などに設置して、当該表示装置を、
当該表示装置の発熱を熱源としたシートヒーターとして利用することもできる。
表示部９７１４、表示部９７１５、または表示部９７２２はナビゲーション情報、スピ
ードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その
他様々な情報を提供することができる。また、表示部に表示される表示項目やレイアウト
などは、使用者の好みに合わせて適宜変更することができる。なお、上記情報は、表示部
９７１０乃至表示部９７１３、表示部９７２１、表示部９７２３にも表示することができ
る。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は照
明装置として用いることも可能である。また、表示部９７１０乃至表示部９７１５、表示
部９７２１乃至表示部９７２３は加熱装置として用いることも可能である。
また、図４９（Ａ）に、カメラ８０００の外観を示す。カメラ８０００は、筐体８００
１、表示部８００２、操作ボタン８００３、シャッターボタン８００４、結合部８００５
等を有する。またカメラ８０００には、レンズ８００６を取り付けることができる。
結合部８００５は、電極を有し、後述するファインダー８１００のほか、ストロボ装置
等を接続することができる。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８
００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像
することも可能である。
表示部８００２に、本発明の一態様の表示装置、または入出力装置を適用することがで
きる。
図４９（Ｂ）には、カメラ８０００にファインダー８１００を取り付けた場合の例を示
している。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。
筐体８１０１には、カメラ８０００の結合部８００５と係合する結合部を有しており、
ファインダー８１００をカメラ８０００に取り付けることができる。また当該結合部には
電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表
示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。
筐体８１０１の中にある、集積回路、イメージセンサに本発明の一態様の半導体装置を
適用することができる。
なお、図４９（Ａ）（Ｂ）では、カメラ８０００とファインダー８１００とを別の電子
機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、本発明
の一態様の表示装置、または入出力装置を備えるファインダーが内蔵されていてもよい。
また、図４９（Ｃ）には、ヘッドマウントディスプレイ８２００の外観を示している。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリー８２０６が内蔵されている。
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８
２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示
させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの
動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点
を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
本体８２０３の内部の集積回路に、本発明の一態様の半導体装置を適用することができ
る。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態１４）
本実施の形態では、本発明の一態様に係る半導体装置を用いたＲＦタグの使用例につい
て図５０を用いながら説明する。
＜ＲＦタグの使用例＞
ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、
証書類（運転免許証や住民票等、図５０（Ａ）参照）、乗り物類（自転車等、図５０（Ｂ
）参照）、包装用容器類（包装紙やボトル等、図５０（Ｃ）参照）、記録媒体（ＤＶＤや
ビデオテープ等、図５０（Ｄ）参照）、身の回り品（鞄や眼鏡等、図５０（Ｅ）参照）、
食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電
子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、
若しくは各物品に取り付ける荷札（図５０（Ｆ）参照）等に設けて使用することができる
。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、
物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであ
れば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタ
グ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデ
ザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証
書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設ける
ことができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容
器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の
一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図
ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付け
ることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わる半導体装置を用いたＲＦタグを、本実施の形態
に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減でき
るため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっ
ても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途に
も好適に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
本実施例では、本発明に係る選択的な成膜方法を用いて試料を作製し、走査透過型電子
顕微鏡（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｙ：ＳＴＥＭ）による断面観察を行った。
シリコン基板上にプラズマＣＶＤ装置を用いて酸化窒化シリコン膜を１００ｎｍの膜厚
で成膜した。酸化窒化シリコン膜の成膜条件は、ＳｉＨ４ガス５ｓｃｃｍの流量およびＮ
２Ｏガス１０００ｓｃｃｍの流量の混合ガス、ガス圧力１３３．３Ｐａ、高周波電力４５
Ｗ、基板温度３２５℃とした。次に、酸化窒化シリコン膜上にスパッタ法によりＩｎ－Ｇ
ａ－Ｚｎ酸化物を５０ｎｍの膜厚で成膜した。
次に、窒素雰囲気にて４５０℃の温度で１時間の第１の熱処理を行ない、続いて酸素雰
囲気にて４５０℃の温度で１時間の第２の熱処理を行った。
次にリソグラフィー法を用いてＩｎ－Ｇａ－Ｚｎ酸化物の一部を硝酸、酢酸およびリン
酸の混合液を用いてエッチングした。
次に、プラズマＣＶＤ装置を用いて、酸化窒化シリコン膜上およびＩｎ－Ｇａ－Ｚｎ酸
化物上に、フッ素を含む酸化シリコン膜を成膜した。フッ素を含む酸化シリコン膜の成膜
条件として、試料１は、第１のステップとして、高周波電力を印加せず、すなわちプラズ
マを発生させずにＳｉＨ４ガスを２００ｓｃｃｍの流量で、プラズマＣＶＤ装置のチャン
バーに２０秒間導入した。続いて第２のステップとして、ＳｉＦ４ガスを１．５ｓｃｃｍ
の流量、Ｎ２Ｏガスを１０００ｓｃｃｍの流量およびＡｒガスを１０００ｓｃｃｍの流量
の混合ガスを導入し、ガス圧力１３３Ｐａに制御し、高周波電力８００Ｗを印加し、プラ
ズマを発生させてフッ素を含む酸化シリコン膜を成膜した。この時の基板温度は３５０℃
に設定した。
試料２の成膜条件としては、上記の第１のステップを行わずに第２のステップのみを行
いフッ素を含む酸化シリコン膜を成膜した。
以上により、試料１および試料２を作製し、ＳＴＥＭによる断面観察を行った。図５１
（Ａ）および図５１（Ｂ）に断面ＳＴＥＭ写真を示す。図５１（Ａ）は試料１の断面写真
であり、図５１（Ｂ）は試料２の断面写真である。
図５１（Ａ）の試料１の断面写真から、酸化窒化シリコン膜上およびＩｎ－Ｇａ－Ｚｎ
酸化物上にフッ素を含む酸化シリコン膜が成膜されていることを確認した。また、図５１
（Ｂ）の試料２の断面写真は、酸化窒化シリコン膜上にはフッ素を含む酸化シリコン膜が
成膜されていることが確認できたが、Ｉｎ－Ｇａ－Ｚｎ酸化物上にはフッ素を含む酸化シ
リコン膜が確認されなかった。試料１と試料２のフッ素を含む酸化シリコン膜の成膜条件
の違いは、第１のステップの有無である。すなわち第１のステップを行わないことにより
、フッ素を含む酸化シリコン膜が酸化窒化シリコン膜上のみに選択的に成膜されることを
確認した。
以上の結果から、実施の形態３で示した、絶縁体４０２上に選択的に絶縁体４０３を成
膜する事が可能であり、導電体４０４と導電体３１０ａとの間の電界が弱まり、電界によ
る素子破壊を回避することが可能であることを確認した。
本実施例２では、シリコン基板上に、酸化シリコン膜を成膜し、その上にＳｉＨ４とＳ
ｉＦ４を導入してフッ素を含む酸化シリコン膜を成膜した試料を作製し、ＴＤＳ（Ｔｈｅ
ｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）に
おいて、膜の表面温度が１００℃以上７００℃以下について分析した。また、ＳＩＭＳ分
析も行った。本実施例においては、試料３Ａ－１乃至試料３Ａ－８としてＳｉＦ４を流量
１．５ｓｃｃｍと設定し、ＳｉＨ４の流量を条件分けした試料を作製した。また、試料３
Ｂ－１乃至試料３Ｂ－８としてＳｉＦ４を流量１０ｓｃｃｍで固定し、ＳｉＨ４の流量を
条件分けした試料を作製した。
試料３Ａ－１乃至試料３Ａ－８、試料３Ｂ－１乃至試料３Ｂ－８の作製方法について説
明する。まず、シリコンウエハを熱酸化し、シリコンウエハ表面に１００ｎｍの酸化シリ
コン膜を形成した。熱酸化の条件は９５０℃で４時間であり、熱酸化の雰囲気は、３体積
％ＨＣｌを含む酸素雰囲気とした。
次に、酸化シリコン膜上にＰＥＣＶＤ法を用いて３００ｎｍのフッ素を含む酸化シリコ
ン膜を成膜した。成膜条件は、成膜ガスとしてＮ２Ｏを１０００ｓｃｃｍの流量およびＡ
ｒを１０００ｓｃｃｍの流量を用い、ＲＦ電源周波数を６０ＭＨｚ、ＲＦ電源パワーを８
００Ｗとし、成膜圧力を１３３Ｐａ、基板温度を４００℃とした。そして、試料３Ａ－１
乃至試料３Ａ－８においてはＳｉＦ４を１．５ｓｃｃｍとし、試料３Ｂ－１乃至試料３Ｂ
－８においてはＳｉＦ４を１０ｓｃｃｍとした。さらに、試料３Ａ－１及び試料３Ｂ－１
ではＳｉＨ４を０ｓｃｃｍ、試料３Ａ－２及び試料３Ｂ－２ではＳｉＨ４を０．２ｓｃｃ
ｍ、試料３Ａ－３及び試料３Ｂ－３ではＳｉＨ４を１ｓｃｃｍ、試料３Ａ－４及び試料３
Ｂ－４ではＳｉＨ４を２ｓｃｃｍ、試料３Ａ－５及び試料３Ｂ－５ではＳｉＨ４を４ｓｃ
ｃｍ、試料３Ａ－６及び試料３Ｂ－６ではＳｉＨ４を８ｓｃｃｍ、試料３Ａ－７及び試料
３Ｂ－７ではＳｉＨ４を１０ｓｃｃｍ、試料３Ａ－８及び試料３Ｂ－８ではＳｉＨ４を２
０ｓｃｃｍ、とした。
以上のようにして作製した試料３Ａ－１乃至試料３Ａ－８、及び試料３Ｂ－１乃至試料
３Ｂ－８についてフッ素を含む酸化シリコン膜の成膜速度を算出した結果を図５２に示す
。図５２で横軸はそれぞれの試料におけるＳｉＨ４の流量［ｓｃｃｍ］をとり、縦軸はそ
れぞれの成膜速度［ｎｍ／ｍｉｎ］をとる。
図５２に示す通り、試料３Ａ－１乃至試料３Ａ－８、及び試料３Ｂ－１乃至試料３Ｂ－
８において、ＳｉＨ４流量を増加させることにより、成膜速度が増加する傾向が見える。
ただし、ＳｉＨ４の流量が同じ試料で比較すると、試料３Ｂ－１乃至試料３Ｂ－８の方が
試料３Ａ－１乃至試料３Ａ－８より成膜速度が若干大きくなっていた。この成膜速度の差
は、ＳｉＨ４の流量が大きくなるにつれて顕著になっていた。
試料３Ａ－１乃至試料３Ａ－８、及び試料３Ｂ－１乃至試料３Ｂ－８に、ＴＤＳ分析を
行った結果を図５５乃至図５８に示す。なお、当該ＴＤＳ分析においては、水素分子に相
当する質量電荷比ｍ／ｚ＝２の放出量と、水分子に相当する質量電荷比ｍ／ｚ＝１８の放
出量を測定した。試料３Ａ－１乃至試料３Ａ－８のＴＤＳ評価については、図５５（Ａ）
乃至（Ｈ）に水素の測定結果を、図５６（Ａ）乃至（Ｈ）に水の測定結果を示す。試料３
Ｂ－１乃至試料３Ｂ－８のＴＤＳ評価については、図５７（Ａ）乃至（Ｈ）に水素の測定
結果を、図５８（Ａ）乃至（Ｈ）に水の測定結果を示す。図５５乃至図５８で横軸は基板
の加熱温度［℃］をとり、縦軸はそれぞれの質量電荷比の放出量に比例する強度をとる。
また、図５５及び図５７に示す水素の測定結果から算出される、試料３Ａ－１乃至試料
３Ａ－８、及び試料３Ｂ－１乃至試料３Ｂ－８における水素分子の放出量を図５３に示す
。ここで、図５３（Ａ）では、横軸はそれぞれの試料におけるＳｉＨ４の流量［ｓｃｃｍ
］をとり、縦軸はそれぞれの水素分子の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］をとる。
図５３（Ｂ）では、横軸はそれぞれの試料における成膜速度［ｎｍ／ｍｉｎ］をとり、縦
軸はそれぞれの水素分子の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］をとる。
また、図５６及び図５８に示す水素の測定結果から算出される、試料３Ａ－１乃至試料
３Ａ－８、及び試料３Ｂ－１乃至試料３Ｂ－８における水分子の放出量を図５４に示す。
ここで、図５４（Ａ）では、横軸はそれぞれの試料におけるＳｉＨ４の流量［ｓｃｃｍ］
をとり、縦軸はそれぞれの水分子の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］をとる。図５
４（Ｂ）では、横軸はそれぞれの試料における成膜速度［ｎｍ／ｍｉｎ］をとり、縦軸は
それぞれの水分子の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］をとる。
図５３（Ａ）（Ｂ）及び図５４（Ａ）（Ｂ）に示すように、試料３Ａ－１乃至試料３Ａ
－８、及び試料３Ｂ－１乃至試料３Ｂ－８において、ＳｉＨ４流量を増加させる又は成膜
速度を増加させることにより、水素、水ともに放出量が増加している傾向が見られる。そ
れに対して、図５３（Ａ）（Ｂ）及び図５４（Ａ）（Ｂ）において、試料３Ａ－１乃至試
料３Ａ－８と、試料３Ｂ－１乃至試料３Ｂ－８と、を比較してもグラフの傾向に有意差は
見られず、ＳｉＦ４の流量による大きな傾向の違いはないようであった。
水素については図５５及び図５７に示すように、試料３Ａ－１乃至試料３Ａ－８、及び
試料３Ｂ－１乃至試料３Ｂ－８において、いずれの温度においてもプロファイルに大きな
ピークは見られず、放出量も少なかった。
また、水については図５６及び図５８に示すように、試料３Ａ－１乃至試料３Ａ－８、
及び試料３Ｂ－１乃至試料３Ｂ－８において、基板温度１００℃近傍においてプロファイ
ルに大きなピークが見られ、水の放出が確認できた。また、試料３Ａ－１乃至試料３Ａ－
８、及び試料３Ｂ－１乃至試料３Ｂ－８において、ＳｉＨ４の流量が大きくなると、より
高温域のピークの裾が基板温度４００℃近傍から立ち上がり始めていることが確認できた
。
図５４（Ａ）に示すように、ＳｉＨ４の流量が少ない試料３Ｂ－１乃至試料３Ｂ－４に
おいて、水分子放出量が大きくなっている。これに対して、図５８（Ａ）乃至（Ｄ）に示
す試料３Ｂ－１乃至３Ｂ－４の水分子放出量を見ると、いずれも基板温度１００℃近傍に
非常に大きなピークが見られる。つまり、試料３Ｂ－１乃至試料３Ｂ－４における水分子
放出量の大きな要因はこの１００℃近傍のピークに対応する水分子と考えられる。当該ピ
ークに対応する水分子は基板温度１００℃程度で基板加熱することにより除去することが
できるので、１００℃程度の基板加熱により試料３Ｂ－１乃至試料３Ｂ－４における水分
子放出量を大きく低減することができる。
以上のように、ＳｉＨ４の流量に依存する、フッ素を含む酸化シリコン膜の成膜速度と
、膜中に含まれる水素、水の含有量は、トレードオフの関係となることが示された。例え
ば、図５２及び図５４（Ａ）に示すように、ＳｉＨ４の流量を１ｓｃｃｍより大きく１０
ｓｃｃｍ未満、より好ましくは、２ｓｃｃｍ以上４ｓｃｃｍ以下とすることにより、絶縁
体中の水、水素の含有量と成膜速度の両方を比較的良好に得ることができる。ただし、Ｓ
ｉＨ４の流量の割合は、フッ素を含む酸化シリコン膜中の水、水素の含有量と、成膜速度
と、を考慮して適宜設定することが好ましい。
次に、試料３Ａ－１乃至試料３Ａ－８、及び試料３Ｂ－１乃至試料３Ｂ－８に試料の裏
面側からのＳＩＭＳ分析を行ってＨ、Ｆ、Ｎを検出した結果を図５９及び図６０に示す。
なお、図５９及び図６０では、各試料において、酸化シリコン膜とフッ素を含む酸化シリ
コン膜の界面の５０ｎｍ上から当該界面の１００ｎｍ上までの範囲で検出された各元素の
濃度の平均値をグラフに表している。図５９に試料３Ａ－１乃至試料３Ａ－８の結果を示
し、図５９（Ａ）はＨの検出結果を、図５９（Ｂ）はＦの検出結果を、図５９（Ｃ）はＮ
の検出結果を示す。また、図６０に試料３Ｂ－１乃至試料３Ｂ－８の結果を示し、図６０
（Ａ）はＨの検出結果を、図６０（Ｂ）はＦの検出結果を、図６０（Ｃ）はＮの検出結果
を示す。図５９及び図６０で横軸はそれぞれの試料におけるＳｉＨ４の流量［ｓｃｃｍ］
をとり、縦軸はそれぞれの試料における上記の平均の濃度［ａｔｏｍｓ／ｃｍ３］をとる
。なお、ＳＩＭＳ分析は、アルバック・ファイ社製四重極型質量分析装置（ＡＤＥＰＴ１
０１０特型）を用いた。
図５９（Ａ）及び図６０（Ａ）に示すように、本ＳＩＭＳ分析においても、試料３Ａ－
１乃至試料３Ａ－８、及び試料３Ｂ－１乃至試料３Ｂ－８において、ＳｉＨ４の流量の増
加に伴い水素濃度が増加する傾向が見られた。また、試料３Ａ－１乃至試料３Ａ－８、及
び試料３Ｂ－１乃至試料３Ｂ－８において、全体的に水素濃度は１×１０２０ａｔｏｍｓ
／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３の範囲内であり、大きな増大は見られなか
った。
図５９（Ｂ）及び図６０（Ｂ）に示すように、試料３Ａ－１乃至試料３Ａ－８、及び試
料３Ｂ－１乃至試料３Ｂ－８において、ＳｉＨ４の流量の増加に伴いフッ素濃度が減少す
る傾向が見られた。試料３Ａ－１乃至試料３Ａ－８ではフッ素濃度は１×１０２０ａｔｏ
ｍｓ／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３程度の範囲であるのに対して、試料３
Ｂ－１乃至試料３Ｂ－８ではフッ素濃度は１×１０２１ａｔｏｍｓ／ｃｍ３乃至１×１０
２２ａｔｏｍｓ／ｃｍ３程度の範囲であり、ＳｉＦ４の流量の増加に伴い、膜中のフッ素
濃度も大きくなっていた。
また、図５９（Ｃ）及び図６０（Ｃ）に示すように、試料３Ａ－１乃至試料３Ａ－８、
及び試料３Ｂ－１乃至試料３Ｂ－８において、窒素濃度はＳｉＨ４の流量の増加に伴う明
確な傾向は見られなかった。ＳｉＨ４の流量が小さい領域では試料３Ａ－１乃至試料３Ａ
－８と、試料３Ｂ－１乃至試料３Ｂ－８で傾向が異なり、ＳｉＨ４の流量が大きい領域で
は、試料３Ａ－１乃至試料３Ａ－８と、試料３Ｂ－１乃至試料３Ｂ－８とでほぼ同等の窒
素濃度の値であった。
また、本実施例においては、シリコン基板上に、酸化シリコン膜、酸化窒化シリコン膜
、酸化ハフニウム膜、フッ素を含む酸化シリコン膜を積層した試料を作製し、Ｘ線光電子
分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ
）を用いた評価も行った。ＸＰＳの評価では、比較例として最表面にＰＥＣＶＤ法を用い
て酸化シリコンを成膜した試料３Ｃ－１と、最表面にＰＥＣＶＤ法を用いてフッ素を含む
酸化シリコンを成膜した試料３Ｃ－２と、最表面にＰＥＣＶＤ法を用いて、０．２ｓｃｃ
ｍのＳｉＨ４を含む成膜ガスでフッ素を含む酸化シリコンを成膜した試料３Ｃ－３と、最
表面にＰＥＣＶＤ法を用いて、４ｓｃｃｍのＳｉＨ４を含む成膜ガスでフッ素を含む酸化
シリコンを成膜した試料３Ｃ－４と、を作製した。
ＸＰＳの評価に用いた試料の作製方法について説明する。まず、シリコンウエハを熱酸
化し、シリコンウエハ表面に１００ｎｍの酸化シリコン膜を形成した。熱酸化の条件は９
５０℃で４時間であり、熱酸化の雰囲気は、３体積％ＨＣｌを含む酸素雰囲気とした。
次に、酸化シリコン膜上に、ＰＥＣＶＤ法を用いて基板温度を４００℃として１０ｎｍ
の酸化窒化シリコン膜を成膜した。
次に、酸化窒化シリコン膜上に、ＡＬＤ法を用いて２０ｎｍの酸化ハフニウム膜を成膜
した。ＡＬＤ法による成膜では、基板温度を２００℃とし、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ）を含む固体を昇華させた原料ガスと、酸化剤としてＯ３ガスを用
いた。
次に、酸化ハフニウム膜上にＰＥＣＶＤ法を用いて３０ｎｍのフッ素を含む酸化シリコ
ン膜を成膜した。なお、試料３Ｃ－１は比較例としてＰＥＣＶＤ法を用いて、基板温度５
００℃で酸化シリコン膜を成膜した。
試料３Ｃ－２乃至試料３Ｃ－４では、フッ素を含む酸化シリコン膜の成膜前に、ＳｉＨ
４を２００ｓｃｃｍで２０秒流す前処理を行った。成膜条件は、成膜ガスとしてＳｉＦ４
を１．５ｓｃｃｍ、Ｎ２Ｏを１０００ｓｃｃｍ、Ａｒを１０００ｓｃｃｍ用い、ＲＦ電源
周波数を６０ＭＨｚ、ＲＦ電源パワーを８００Ｗとし、成膜圧力を１３３Ｐａ、基板温度
を４００℃とした。そして、試料３Ｃ－３ではさらに０．２ｓｃｃｍのＳｉＨ４を加えた
成膜ガスを用い、試料３Ｃ－４ではさらに４ｓｃｃｍのＳｉＨ４を加えた成膜ガスを用い
た。
以上のようにして作製した試料３Ｃ－１乃至３Ｃ－４に、ＸＰＳ分析を行った結果を図
６１に示す。図６１（Ａ）はＳｉの２ｐ軌道に対応するスペクトルを表し、図６１（Ｂ）
はＯの１ｓ軌道に対応するスペクトルを表し、図６１（Ｃ）はＦの１ｓ軌道に対応するス
ペクトルを表す。図６１で横軸は結合エネルギー［ｅＶ］をとり、縦軸はスペクトル強度
を表す。また、表１に試料３Ｃ－１乃至試料３Ｃ－４における、Ｓｉ、Ｏ、Ｃ、Ｆの組成
［ａｔｏｍｉｃ％］を表す。
Figure 0007050835000001
図６１（Ａ）（Ｂ）に示すように、試料３Ｃ－１乃至試料３Ｃ－４において、シリコン
及び酸素の量については大きな差は見られなかった。ただし、酸素とフッ素について見る
と、表１に示すように、成膜ガス中におけるＳｉＨ４の流量が小さくなり、相対的にＳｉ
Ｆ４の流量が大きくなるにつれて、フッ素の組成が大きくなり、それに対応して酸素の組
成が小さくなっている。
また、図６１（Ｃ）に示すように、成膜ガス中におけるＳｉＦ４の流量が相対的に大き
い試料３Ｃ－２及び試料３Ｃ－３においては、Ｆの１ｓ軌道は大きなピークを表している
。このピークは、ＳｉＦの共有結合（６８５．４ｅＶ以上６８７．５ｅＶ以下、中央値は
６８６．５ｅＶ）の範囲に含まれており、試料３Ｃ－２及び試料３Ｃ－３の表面において
ＳｉＦの共有結合が形成されていることを示している。
２００ 撮像装置
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２１０ 画素部
２１１ 画素
２１２ 副画素
２１２Ｂ 副画素
２１２Ｇ 副画素
２１２Ｒ 副画素
２２０ 光電変換素子
２３０ 画素回路
２３１ 配線
２４７ 配線
２４８ 配線
２４９ 配線
２５０ 配線
２５３ 配線
２５４ フィルタ
２５４Ｂ フィルタ
２５４Ｇ フィルタ
２５４Ｒ フィルタ
２５５ レンズ
２５６ 光
２５７ 配線
２６０ 周辺回路
２７０ 周辺回路
２８０ 周辺回路
２９０ 周辺回路
２９１ 光源
３００ シリコン基板
３０１ 絶縁体
３０２ 絶縁体
３０３ 電子捕獲層
３０５ 層
３１０ａ 導電体
３１０ｂ 導電体
３１０ｃ 導電体
３２０ 層
３３１ 層
３４０ 層
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３５４ トランジスタ
３６０ フォトダイオード
３６１ アノード
３６２ カソード
３６３ 低抵抗領域
３６５ フォトダイオード
３６６ 半導体層
３６７ 半導体層
３６８ 半導体層
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３７４ 配線
３８０ 絶縁体
３８１ 絶縁体
４００ 基板
４０１ 絶縁体
４０２ 絶縁体
４０３ 絶縁体
４０４ 導電体
４０５ｈ１ 間隔
４０５ｈ２ 間隔
４０６ａ 絶縁体
４０６ａ＿１ 絶縁体
４０６ｂ 半導体
４０６ｂ＿１ 半導体
４０６ｃ 絶縁体
４０７ 領域
４０７ａ１ 領域
４０７ａ２ 領域
４０８ 絶縁体
４１０ 絶縁体
４１０ａ 絶縁体
４１１ レジストマスク
４１２ 絶縁体
４１４ 導電体
４１５ 導電体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１８ 絶縁体
４２８ 絶縁体
４２９ 導電体
４３０ 導電体
４３１ 導電体
４３２ 導電体
４３３ 導電体
４３４ 導電体
４３７ 導電体
４３８ 導電体
４４０ 導電体
４４２ 導電体
４４４ 導電体
４５０ 半導体基板
４５４ 導電体
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６５ 絶縁体
４６６ 絶縁体
４６７ 絶縁体
４６８ 絶縁体
４６９ 絶縁体
４７０ 絶縁体
４７２ 絶縁体
４７４ａ 領域
４７４ｂ 領域
４７５ 絶縁体
４７６ａ 導電体
４７６ｂ 導電体
４７６ｃ 導電体
４７７ａ 導電体
４７７ｂ 導電体
４７７ｃ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４７９ａ 導電体
４７９ｂ 導電体
４７９ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４８３ａ 導電体
４８３ｂ 導電体
４８３ｃ 導電体
４８３ｄ 導電体
４８３ｅ 導電体
４８３ｆ 導電体
４８４ａ 導電体
４８４ｂ 導電体
４８４ｃ 導電体
４８４ｄ 導電体
４８５ａ 導電体
４８５ｂ 導電体
４８５ｃ 導電体
４８５ｄ 導電体
４８７ａ 導電体
４８７ｂ 導電体
４８７ｃ 導電体
４８８ａ 導電体
４８８ｂ 導電体
４８８ｃ 導電体
４８９ａ 導電体
４８９ｂ 導電体
４９０ａ 導電体
４９０ｂ 導電体
４９１ａ 導電体
４９１ｂ 導電体
４９１ｃ 導電体
４９２ａ 導電体
４９２ｂ 導電体
４９２ｃ 導電体
４９４ 導電体
４９６ 導電体
４９８ 絶縁体
５５０ インターポーザ
５５１ チップ
５５２ 端子
５５３ モールド樹脂
６００ パネル
６０１ プリント配線基板
６０２ パッケージ
６０３ ＦＰＣ
６０４ バッテリー
７００ 基板
７０３ 絶縁体
７０４ａ 導電体
７０４ｂ 導電体
７０６ａ 絶縁体
７０６ｂ 半導体
７０６ｃ 絶縁体
７０６ｄ 絶縁体
７０６ｅ 半導体
７０６ｆ 絶縁体
７１０ 絶縁体
７１２ａ 絶縁体
７１４ａ 導電体
７１４ｂ 導電体
７１６ａ１ 導電体
７１６ａ２ 導電体
７１６ａ３ 導電体
７１６ａ４ 導電体
７１８ｂ 絶縁体
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７２８ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
１０１０ ＡＤＥＰＴ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁体
２２０２ 配線
２２０３ プラグ
２２０４ 絶縁体
２２０５ 配線
２２０７ 絶縁体
２２０８ 絶縁体
２２１１ 半導体基板
２２１２ 絶縁体
２２１３ ゲート電極
２２１４ ゲート絶縁体
２２１５ ソース領域およびドレイン領域
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦタグ
６０００ 表示モジュール
６００１ 上部カバー
６００２ 下部カバー
６００３ ＦＰＣ
６００４ タッチパネル
６００５ ＦＰＣ
６００６ 表示パネル
６００７ バックライトユニット
６００８ 光源
６００９ フレーム
６０１０ プリント基板
６０１１ バッテリー
７１０１ 筐体
７１０２ 筐体
７１０３ 表示部
７１０４ 表示部
７１０５ マイク
７１０６ スピーカー
７１０７ 操作キー
７１０８ スタイラス
７３０２ 筐体
７３０４ 表示部
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金
７５０１ 筐体
７５０２ 表示部
７５０３ 操作ボタン
７５０４ 外部接続ポート
７５０５ スピーカー
７５０６ マイク
７７０１ 筐体
７７０２ 筐体
７７０３ 表示部
７７０４ 操作キー
７７０５ レンズ
７７０６ 接続部
７９０１ 電柱
７９０２ 表示部
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００５ 結合部
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８１２１ 筐体
８１２２ 表示部
８１２３ キーボード
８１２４ ポインティングデバイス
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリー
９７００ 自動車
９７０１ 車体
９７０２ 車輪
９７０３ ダッシュボード
９７０４ ライト
９７１０ 表示部
９７１１ 表示部
９７１２ 表示部
９７１３ 表示部
９７１４ 表示部
９７１５ 表示部
９７２１ 表示部
９７２２ 表示部
９７２３ 表示部

Claims (8)

  1. 第１の導電体と、
    前記第１の導電体上の第１の絶縁体と、
    前記第１の絶縁体の第１の領域において、前記第１の絶縁体の上面と接する領域を有する半導体と、
    前記第１の絶縁体の第２の領域において、前記第１の絶縁体の上面と接する領域を有する第２の絶縁体と、
    前記半導体上および前記第２の絶縁体上の、第３の絶縁体と、
    前記第３の絶縁体上の第２の導電体と、を有し、
    前記半導体は、前記第２の絶縁体上に位置し、
    前記第２の導電体は、前記第３の絶縁体、前記半導体、および前記第１の領域を介して、前記第１の導電体と重なる領域を有し、
    前記第２の導電体は、前記第３の絶縁体、前記第２の絶縁体、および前記第２の領域を介して、前記第１の導電体と重なる領域を有する半導体装置。
  2. 第１の導電体と、
    前記第１の導電体上の第１の絶縁体と、
    前記第１の絶縁体の第１の領域において、前記第１の絶縁体の上面と接する領域を有する半導体と、
    前記第１の絶縁体の第２の領域において、前記第１の絶縁体の上面と接する領域を有する第２の絶縁体と、
    前記半導体上および前記第２の絶縁体上の、第３の絶縁体と、
    前記半導体上および前記第２の絶縁体上の、開口部を有する第４の絶縁体と、
    前記第３の絶縁体上の第２の導電体と、を有し、
    前記半導体は、前記第２の絶縁体上に位置し、
    前記第３の絶縁体は、前記開口部の内壁を覆う領域を有し、
    前記第２の導電体は、前記第３の絶縁体を介して、前記開口部の内壁と面する領域を有し、
    前記第２の導電体の上面の高さは、前記第４の絶縁体の上面の高さと一致する領域を有し、
    前記第２の導電体は、前記第３の絶縁体、前記半導体、および前記第１の領域を介して、前記第１の導電体と重なる領域を有し、
    前記第２の導電体は、前記第３の絶縁体、前記第２の絶縁体、および前記第２の領域を介して、前記第１の導電体と重なる領域を有する半導体装置。
  3. 請求項１または請求項２において、
    前記第１の領域における前記第１の絶縁体の膜厚は、前記第２の領域における前記第１の絶縁体の膜厚より大きい半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第２の絶縁体の膜厚は、前記第１の領域における前記第１の絶縁体の膜厚と前記第２の領域における前記第１の絶縁体の膜厚の差より大きい半導体装置。
  5. 請求項１乃至請求項３のいずれか一において、
    前記第２の絶縁体の膜厚は、前記第１の領域における前記第１の絶縁体の膜厚と前記第２の領域における前記第１の絶縁体の膜厚の差より小さい半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記半導体のチャネル幅方向において、前記第２の導電体は、前記半導体の側面と面する領域を有する半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第２の導電体は、前記第１の導電体と電気的に接続される半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記半導体は、酸化物半導体を有する半導体装置。
JP2020031365A 2015-04-28 2020-02-27 半導体装置 Active JP7050835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022053608A JP7383748B2 (ja) 2015-04-28 2022-03-29 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015091597 2015-04-28
JP2015091597 2015-04-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016088765A Division JP6669575B2 (ja) 2015-04-28 2016-04-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022053608A Division JP7383748B2 (ja) 2015-04-28 2022-03-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2020109852A JP2020109852A (ja) 2020-07-16
JP7050835B2 true JP7050835B2 (ja) 2022-04-08

Family

ID=57198226

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016088765A Active JP6669575B2 (ja) 2015-04-28 2016-04-27 半導体装置
JP2020031365A Active JP7050835B2 (ja) 2015-04-28 2020-02-27 半導体装置
JP2022053608A Active JP7383748B2 (ja) 2015-04-28 2022-03-29 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016088765A Active JP6669575B2 (ja) 2015-04-28 2016-04-27 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022053608A Active JP7383748B2 (ja) 2015-04-28 2022-03-29 半導体装置

Country Status (5)

Country Link
US (2) US10192995B2 (ja)
JP (3) JP6669575B2 (ja)
KR (1) KR20170137924A (ja)
TW (1) TWI703731B (ja)
WO (1) WO2016174546A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
CN105702737B (zh) * 2016-02-05 2019-01-18 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
KR20180066848A (ko) 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR102292645B1 (ko) * 2017-03-09 2021-08-24 삼성전자주식회사 집적회로 소자
CN110402497B (zh) * 2017-03-29 2024-08-06 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法
KR20180133742A (ko) * 2017-06-07 2018-12-17 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102420327B1 (ko) 2017-06-13 2022-07-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 구비한 표시 장치 및 이의 제조 방법
JP7265479B2 (ja) 2017-08-25 2023-04-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111095385B (zh) * 2017-09-21 2021-06-22 夏普株式会社 显示装置
CN111357086A (zh) * 2017-11-02 2020-06-30 株式会社半导体能源研究所 半导体装置
TWI678794B (zh) * 2019-02-01 2019-12-01 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
WO2020201870A1 (ja) 2019-03-29 2020-10-08 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11887988B2 (en) 2019-08-01 2024-01-30 Intel Corporation Thin film transistor structures with regrown source and drain
US11244943B2 (en) 2019-12-27 2022-02-08 Intel Corporation Three-dimensional integrated circuits (3DICs) including bottom gate MOS transistors with monocrystalline channel material
US11328988B2 (en) * 2019-12-27 2022-05-10 Intel Corporation Top gate recessed channel CMOS thin film transistor in the back end of line and methods of fabrication
JP7400537B2 (ja) * 2020-02-27 2023-12-19 セイコーエプソン株式会社 半導体装置
JP2022147359A (ja) * 2021-03-23 2022-10-06 日新電機株式会社 シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
US20220344357A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit, and manufacturing method of memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008946A (ja) 2011-04-29 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013168642A (ja) 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013243349A (ja) 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015005732A (ja) 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2777942B2 (ja) * 1991-11-07 1998-07-23 富士通株式会社 Ｍｏｓトランジスタの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0621456A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd 半導体装置とその製造方法
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
US7465679B1 (en) 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001203357A (ja) 2000-01-17 2001-07-27 Sony Corp 半導体装置
US6875674B2 (en) 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011043195A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101847656B1 (ko) 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20130008037A (ko) 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012014786A1 (en) 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US9142568B2 (en) * 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US9543577B2 (en) 2010-12-16 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Active material, electrode including the active material and manufacturing method thereof, and secondary battery
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI588910B (zh) 2011-11-30 2017-06-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI621183B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP5960000B2 (ja) 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9704886B2 (en) 2013-05-16 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
US9209795B2 (en) 2013-05-17 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Signal processing device and measuring method
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
KR102537022B1 (ko) * 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI632688B (zh) * 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
US9805952B2 (en) 2013-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008946A (ja) 2011-04-29 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013168642A (ja) 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013243349A (ja) 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015005732A (ja) 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP2022091897A (ja) 2022-06-21
US10950734B2 (en) 2021-03-16
TWI703731B (zh) 2020-09-01
JP2016213452A (ja) 2016-12-15
WO2016174546A1 (en) 2016-11-03
US10192995B2 (en) 2019-01-29
JP6669575B2 (ja) 2020-03-18
US20190165179A1 (en) 2019-05-30
KR20170137924A (ko) 2017-12-13
TW201642471A (zh) 2016-12-01
US20160322503A1 (en) 2016-11-03
JP2020109852A (ja) 2020-07-16
JP7383748B2 (ja) 2023-11-20

Similar Documents

Publication Publication Date Title
JP7050835B2 (ja) 半導体装置
JP6919020B2 (ja) 半導体装置
JP6877606B2 (ja) 半導体装置の製造方法
JP6905606B2 (ja) トランジスタの作製方法
JP6830770B2 (ja) 半導体装置
JP6788430B2 (ja) 半導体装置およびその作製方法
JP6717815B2 (ja) 半導体装置の作製方法
JP6705663B2 (ja) 半導体装置およびその作製方法
US20240105713A1 (en) Method for forming capacitor, semiconductor device, module, and electronic device
JP2016208024A (ja) 電極及び半導体装置の作製方法
JP2017098535A (ja) 半導体装置、モジュール、電子機器及び半導体装置の作製方法
WO2017046673A1 (ja) 電極および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220329

R150 Certificate of patent or registration of utility model

Ref document number: 7050835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150