JP3278942B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3278942B2
JP3278942B2 JP34720992A JP34720992A JP3278942B2 JP 3278942 B2 JP3278942 B2 JP 3278942B2 JP 34720992 A JP34720992 A JP 34720992A JP 34720992 A JP34720992 A JP 34720992A JP 3278942 B2 JP3278942 B2 JP 3278942B2
Authority
JP
Japan
Prior art keywords
layer
hydrogen
etching
ratio
silicon compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34720992A
Other languages
English (en)
Other versions
JPH06196450A (ja
Inventor
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34720992A priority Critical patent/JP3278942B2/ja
Publication of JPH06196450A publication Critical patent/JPH06196450A/ja
Application granted granted Critical
Publication of JP3278942B2 publication Critical patent/JP3278942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に例えばSOG中間層パターンを表面に有する
レジストマスクを介して酸化シリコン(SiOx)層間
絶縁膜をエッチングする際に、ウェハ面内における寸法
変換差のバラつきを抑制する技術に関する。
【0002】
【従来の技術】256MDRAM,64MSRAMクラ
スの次々世代メモリ素子、あるいは次世代ゲートアレイ
の製造においては、0.25μmのパターン幅を精密に
加工できる微細加工技術が要求されている。なかでもエ
ッチングマスクの形成に関しては、フォトリソグラフィ
の露光波長の短波長化に伴う焦点深度の減少、デバイス
構造の複雑化に伴う基板の表面段差の増大等の事情か
ら、多層レジストプロセスの採用が必須となりつつあ
る。多層レジストプロセスとは、基板の表面段差を吸収
するに十分な厚い下層レジスト層と、高解像度を達成す
るに十分な薄い上層レジスト層の少なくとも2種類のレ
ジスト層とを組み合わせて使用する方法である。
【0003】良く知られた方法としては、J.Vac.
Sci.Tech.,16,(1979),p.162
0に報告されている、いわゆる3層レジストプロセスが
ある。これは、基板の表面段差を平坦化する厚い下層レ
ジスト層、この下層レジスト層をエッチングする際のマ
スクを構成するための無機材料からなる薄い中間層、お
よびフォトリソグラフィと現像処理によりパターニング
される薄い上層レジスト層の3種類の層を使用するもの
である。
【0004】このプロセスでは、まず上層レジスト層が
所定の形状にパターニングされ、これをマスクとしてそ
の下の中間層がRIE(反応性イオンエッチング)によ
りパターニングされ、さらに前記上層レジスト層と中間
層とをマスクとしてドライエッチングを行うことによ
り、下層レジスト層がパターニングされる。ここで、上
記中間層は、SOG(スピン・オン・グラス)等のSi
x 系材料で構成されるのが一般的である。
【0005】上述の3層レジストプロセスは、従来は例
えばDRAMのビット線やCCDの転送電極のように、
主として大きな段差を有する基板上に形成された配線層
をエッチングする際のマスク形成技術として検討されて
きた。今後はさらに、層間絶縁膜にコンタクトホールや
ビアホールを開口するホール加工にも、このプロセスを
適用してゆくことが必須になるものと考えられている。
上記層間絶縁膜の一般的な構成材料は、シリコン・デバ
イスの場合、SiOx である。
【0006】SiOx系材料層のドライエッチングに
は、通常、フルオロカーボン系化合物がエッチングガス
の主成分として用いられる。フルオロカーボン系化合物
は、SiOxからSi原子を引き抜くF*(フッ素ラジカ
ル)、およびF*に入射エネルギーを与えることにより
この引き抜き反応と反応生成物SiFxの脱離をアシス
トするCFx +(フルオロカーボンイオン)等の化学種を
供給する。また、フルオロカーボン系化合物は炭素系ポ
リマーを生成することができ、この炭素系ポリマーの表
面保護効果により、エッチングマスクや下地材料層に対
して高選択性が確保されている。
【0007】上記炭素系ポリマーの堆積量を最適化する
上で、C/F比の概念が有用であることが知られてい
る。C/F比とは、ある種のエッチング反応系や分子を
構成する炭素(C)原子数とフッ素(F)原子数の比を
表す値であり、この値が大きいほど炭素系ポリマーの堆
積に有利となり、小さいほど不利となる。
【0008】SiOx系材料層のエッチング中には、エ
ッチングに伴ってこの層からスパッタアウトされる酸素
(O)原子が燃焼反応によりC原子を消費するため、そ
の分だけC/F比が低下する。したがって、通常のレジ
ストパターンをエッチングマスクとして用いる従来のS
iOx系材料層のエッチングでは、このC原子の消費分
も見込んだ上で必要最小量の炭素系ポリマーを生成させ
得るよう、C/F比が最適化されている。ただし、ホー
ル加工では被エッチング面積がウェハ面積の5%にも満
たす、スパッタアウトされるO原子量も少ないので、C
/F比の制御範囲もそれほど大きいものではない。
【0009】
【発明が解決しようとする課題】しかし、3層レジスト
プロセスにより形成されたエッチングマスクを用いてホ
ール加工を行おうとする場合には、事情が異なる。この
ときに生ずる問題点について、図3を参照しながら説明
する。
【0010】図3(a)は、下層配線11上を被覆する
SiO2層間絶縁膜12を、その上に形成された下層レ
ジストパターン(PR)13とSOG中間層パターン1
4とをマスクとしてエッチングする様子を示している。
領域Aと領域Bは同一ウェハ上の異なる領域であり、ウ
ェハ近傍のプラズマ密度や面内温度分布に起因して、前
者ではエッチング速度が速く、後者では遅いものと仮定
する。下層レジストパターン13には、領域Aにおいて
開口部13a、領域Bにおいて開口部13bがそれぞれ
形成されている。図から明らかなように、かかるウェハ
の垂直イオン入射面は、すべてSiOx系材料層で構成
されている。
【0011】いま、フルオロカーボン系化合物を用いて
SiO2層間絶縁膜12をエッチングすると、ほぼ同質
の材料からなるSOG中間層パターン14も同時にエッ
チングされる。このエッチング過程では、ウェハ表面積
の大部分を占めるSOG中間層パターン14から大量に
O原子がスパッタアウトされる。このときのO原子の生
成量は、もはや従来のC/F比の制御で消費可能な範囲
を超えており、過剰のO原子は次式で単純化して表され
る反応により、フルオロカーボン系化合物を分解してプ
ラズマ中に大量のF*を生成させる。
【0012】CFx+O → CO+F* つまり、中間層パターン14が存在する間のエッチング
は、C/F比が低く、したがって炭素系ポリマーの堆積
が抑制された条件下で進行するのである。
【0013】図3(b)には、領域Aにおいて先に中間
層パターン14が消失し、接続孔15の一部が形成され
た状態を示す。このとき、領域BではSOG中間層パタ
ーン14がまだ残存しており、形成された接続孔16も
領域Aの接続孔15より浅い。この状態でさらにエッチ
ングを続けると、領域BにおいてSOG中間層パターン
14が残存している間はC/F比が低く維持されるた
め、領域Aで露出した下層レジストパターン13が過剰
なF*に曝される。
【0014】この後、SOG中間層パターン14がすべ
て除去されると、O原子の放出が極端に減少するので、
エッチング反応系のC/F比は上昇する。したがって、
仮に下層配線11がSi基板中に形成された不純物拡散
領域等であっても、このままエッチングを進めて下地選
択性が何ら劣化することはない。しかし、図3(c)に
示されるように、領域Aでは過剰なF*に曝された下層
レジストパターン13が既に大きく後退しているため、
形成される接続孔15の開口径が領域Bの接続孔16よ
りも拡大してしまう。
【0015】このように、ウェハ面内に下層レジストパ
ターン13が露出した領域とSOG中間層パターン14
の残存する領域が混在することが、ウェハ面内における
レジスト選択比をバラつかせ、結果的に寸法変換差の面
内バラツキを生むのである。しかし、SOG中間層パタ
ーン14のエッチング速度をウェハ面内で完全に均一化
することは事実上不可能であるから、従来の技術では上
述のような寸法変換差の発生は多少なりとも避けられな
い。
【0016】そこで本発明は、寸法変換差を効果的に抑
制し、3層レジストプロセスによるホール加工を真に実
用的なプロセスとして提案することを目的とする。
【0017】
【課題を解決するための手段】本発明の半導体装置の製
造方法は上述の目的を達成するために提案されるもので
あり、相対的に薄いシリコン化合物層を表層部に有する
エッチングマスクを介して該エッチングマスク直下の相
対的に厚いシリコン化合物層をドライエッチングする際
に、前記相対的に薄いシリコン化合物層が除去されるま
での第1段階ではエッチング反応系のC/F比を相対的
に大とし、前記相対的に厚いシリコン化合物層の残余部
を除去する第2段階では相対的に小とするものである。
【0018】本発明はまた、前記第1段階から前記第2
段階へ移行する間でフルオロカーボン系化合物を主体と
するエッチングガスの組成を変更することにより前記C
/F比を低下させるものである。
【0019】上記の組成変更は、具体的にはC/F比を
大きく維持したい第1段階においてF*を捕捉できる化
学種を生成し得るような化合物をエッチングガスに添加
するか、もしくはガス組成中に占めるその含量比を高め
ておき、C/F比を小さく維持したい第2段階において
エッチングガス中からかかる化合物を除外するか、もし
くはガス組成中に占めるその含量比を低下させることで
ある。F*を捕捉できる化学種のうち、最も簡単かつ有
用な化学種はH*(水素ラジカル)である。実際、H2
ハイドロカーボン系化合物,フルオロハイドロカーボン
系化合物のように分子内にH原子を有する化合物を用い
てエッチング反応系のC/F比を上昇させる手法は、ド
ライエッチングの分野においてしばしば用いられてい
る。
【0020】本発明はまた、前記相対的に厚いシリコン
化合物層の表層部に予め水素富化層を形成しておき、前
記第1段階では、前記水素富化層のエッチング段階であ
り、該水素富化層から放出される水素原子により前記C
/F比は相対的に大きく維持され、前記第2段階は、前
記水素富化層がほぼエッチング除去された以後の前記相
対的に厚いシリコン化合物層のエッチング段階であり、
前記水素富化層からの水素原子放出がなくなることによ
り、前記C/F比は自動的に低下かつ相対的に小とする
ようにしたものである。
【0021】ここで上記水素富化層は、相対的に薄いシ
リコン化合物層がエッチングマスクの表層部に存在する
間のみH原子を放出すれば良い。したがって、水素富化
層の厚さは、その除去に要する時間が上記相対的に薄い
シリコン化合物層のそれとほぼ等しくなるように設定さ
れる。
【0022】本発明はさらに、前記水素富化層を水素含
有雰囲気下における気相成長法もしくは水素イオン注入
により形成するものである。
【0023】
【作用】本発明は主として3層レジストプロセスによる
ホール加工を想定したものであるため、以下の明細書中
では、上記「相対的に薄いシリコン化合物層を表層部に
有するエッチングマスク」を「下層レジストパターン上
に中間層パターンが積層されたエッチングマスク」と解
釈して説明する。
【0024】本発明のポイントは、中間層パターンがエ
ッチングマスクの表層部に存在する間のみ、大量のO原
子放出に起因するC/F比の低下を補正する点にある。
すなわち、ウェハのほぼ全面からスパッタアウトされる
O原子がプラズマ中のF*を過剰とするのであるから、
このF*を何らかの方法で捕捉し除去する。これによ
り、エッチング反応系のC/F比を大きく維持し、ウェ
ハの一部で下層レジストパターンが露出したとしても、
これに対する選択性を向上させるのである。
【0025】中間層パターンがすべて消失した後は、従
来のレジストマスクによるホール加工と同様のエッチン
グが進行し、プロセスに応じて最適化された従来どおり
のC/F比の下で、下層レジストパターンおよび下地材
料層に対して高い選択比が達成される。
【0026】過剰なF*を捕捉する具体的な方法として
は、(a)中間層パターンの消失前後でエッチングガス
の組成を変更する方法、および(b)被エッチング領域
から水素(H)原子を供給する方法の2通りを提案す
る。
【0027】前者はエッチングガスの成分化合物が放電
解離条件下で生成する化学種間の反応によりC/F比を
高めるものである。
【0028】一方、後者は、エッチングの進行に伴って
被エッチング領域からスパッタアウトされるH原子を利
用してF*を捕捉する。本発明では、相対的に厚いシリ
コン化合物層の表層部に予め水素富化層を形成しておく
ことにより、効率良いH原子のスパッタアウトを可能と
している。かかる水素富化層を利用したC/F比制御の
先例としては、本願出願人が特願平4−156981号
明細書において提案したレジストマスクの逆テーパー断
面形状の補正がある。
【0029】なお、前記水素富化層は、水素含有雰囲気
下における気相成長法もしくは水素のイオン注入により
形成することができる。これらの方法によれば、水素富
化層の水素含有量を、気相成長時のガス組成あるいはイ
オン注入時のドース量を変化させることにより任意に制
御することができる。
【0030】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0031】実施例1 本実施例は、3層レジストプロセスにより形成された中
間層パターン並びに下層レジストパターンをエッチング
マスクとし、c−C48(オクタフルオロシクロブタ
ン)/CH22(ジフルオロメタン)混合ガスを用いて
SiO2層間絶縁膜をエッチングしてコンタクトホール
を形成する際に、中間層パターンの消失前後でc−C4
8とCH22の流量比を変化させることにより、C/
F比を制御した例である。このプロセスを、図1を参照
しながら説明する。
【0032】図1(a)に、本実施例でエッチングサン
プルとして用いたウェハを示す。このウェハは、下層配
線1上に通常のCVD法により厚さ約700nmのSi
2層間絶縁膜2が積層され、この上に3層レジストプ
ロセスによりエッチングマスクが形成されたものであ
る。
【0033】上記の下層配線1は、不純物拡散領域の形
成された単結晶Si基板、多結晶Si層、ポリサイド
膜、Al系配線層等のいずれであっても良いが、ここで
は単結晶Si基板とする。
【0034】また、上記エッチングマスクは、平均膜厚
約1μmの下層レジストパターン(PR)3と膜厚約2
00nmのSOG中間層パターン4がこの順に積層さ
れ、開口部3aが共通パターンとして設けられた構成を
有する。かかるパターンは、下層レジスト層であるノボ
ラック系ポジ型フォトレジスト材料(東京応化工業社
製;商品名OFPR−800)の塗膜、SOG(東京応
化工業社製;商品名OCD−Type2)の塗膜、およ
び上層レジスト層であるネガ型3成分系化学増幅型レジ
スト材料(シプレー社製;商品名SAL−601)の塗
膜(厚さ約100nm)を順次形成した後、KrFエキ
シマ・レーザ・リソグラフィにより上層レジスト層をパ
ターニングし、得られた上層レジストパターンをマスク
としてRIEによりSOG中間層をエッチングし、最後
に上層レジストパターンとSOG中間層パターン4とを
マスクとして下層レジスト層をエッチングすることによ
り形成される。上層レジストパターンは、厚い下層レジ
スト層をエッチングする途中で消失するので、図1
(a)には示されていない。つまり、最終的にはエッチ
ングマスクの表面はSOG中間層パターン4で構成さ
れ、したがってこの段階では、ウェハの垂直イオン入射
面のほぼ全面にSiOx 系材料が露出するわけである。
【0035】このウェハをRFバイアス印加型の有磁場
マイクロ波プラズマエッチング装置にセットし、まず第
1段階として例えば下記の条件でSiO2層間絶縁膜2
をエッチングした。
【0036】 c−C48流量 10 SCCM CH22流量 15 SCCM ガス圧 0.27 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアスパワー 300 W(2 MHz) ウェハステージ温度 −50 ℃ ここで、c−C48とCH22の放電解離効率が等し
く、CH22中から生成するH原子が同数のF原子を消
費するものと仮定し、上記混合ガスの構成原子数にもと
づいてC/F比を単純に計算すると、約0.69とな
る。ただし、この値はSOG中間層パターン4からスパ
ッタアウトされるO原子の寄与を見込んだものではな
い。
【0037】従来のレジストマスクによるコンタクトホ
ール加工では、このように高いC/F比の下では炭素系
ポリマーの堆積が大過剰となりエッチングの進行が阻害
されるところだが、本実施例ではSOG中間層パターン
4からスパッタアウトされるO原子によりC原子あるい
は炭素系ポリマーの一部が燃焼除去されるので、このよ
うな懸念はない。また、上述のようにO原子の一部が消
費されるのでc−C48等の解離が過剰に促進されるこ
とはなく、また生成したF*も一部はH原子により捕捉
されるため、F*生成量が大過剰となることはなかっ
た。
【0038】かかるエッチングは、図1(b)に示され
るようにSOG中間層パターン4が消失し、下層レジス
トパターン3が露出するまで行った。しかし、C/F比
が大きいため、この下層レジストパターン3に対する選
択比は十分に大きく維持された。ここまでの段階で、S
iO2層間絶縁膜2にはコンタクトホール5が途中まで
形成された。前述のように炭素系ポリマーの堆積量が最
適化されているため、このコンタクトホール5の側壁面
がテーパー化することもなかった。
【0039】なお、上記エッチングの終点は、例えばこ
のエッチングを発光スペクトルをモニタしながら行え
ば、CO*に由来する波長519nmの発光強度が減少
した時点をもって判定することが可能である。
【0040】次に、第2段階として例えばエッチング条
件を下記のように変更し、下層レジストパターン3をマ
スクとしてSiO2層間絶縁膜2の残余部をエッチング
した。
【0041】 c−C48流量 15 SCCM CH22流量 10 SCCM ガス圧 0.27 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアスパワー 300 W(2 MHz) ウェハステージ温度 −50 ℃ この第2段階におけるC/F比は、ガス組成にもとづい
て単純計算すると0.58であり、第1段階よりも低下
している。この段階ではウェハ表面からの大量のO原子
供給が起こらないため、かかる条件設定により炭素系ポ
リマーの堆積量とF*生成量を適正に維持し、実用的な
速度、レジスト選択性、および下地選択性をもってエッ
チングを進行させることができた。この結果、図1
(c)に示されるように、良好な異方性形状を有するコ
ンタクトホール5が完成された。また本実施例では、ウ
ェハ面内における寸法変換差のバラつきも抑制された。
【0042】実施例2 本実施例では、SiO2層間絶縁膜の表面に予め水素富
化層としてプラズマCVD法によりSiN層(以下、p
−SiN層と称する。)を形成し、c−C48/CH2
2混合ガスの組成を途中変更せずにエッチングを行っ
た。このプロセスを、図2を参照しながら説明する。な
お、図2の参照符号は図1と一部共通である。
【0043】本実施例でエッチングサンプルとして用い
たウェハを、図2(a)に示す。このウェハのエッチン
グマスクは、図1(a)で示したものと同じであるが、
SiO2 層間絶縁膜2の厚さを約500nmに減じ、残
る約200nmは水素富化層6とした。この水素富化層
6は、プラズマCVDにより形成されたp−SiN層で
構成されている。成膜条件の一例を以下に示す。
【0044】 SiH4流量 200 SCCM NH3流量 1500 SCCM N2流量 1000 SCCM ガス圧 333 Pa(=2.5 Torr) 成膜時間 1 分 ウェハ温度 350 ℃ このようにして形成された水素富化層6の水素含有量
は、約20%であった。なお、上記水素富化層6の膜厚
は、SOG中間層パターン4とほぼ等しい時間で除去さ
れるように設定されている。
【0045】このウェハを有磁場マイクロ波プラズマエ
ッチング装置にセットし、一例として下記の条件でエッ
チングを行った。
【0046】 c−C48流量 15 SCCM CH22流量 10 SCCM ガス圧 0.27 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアスパワー 300 W(2 MHz) ウェハステージ温度 −50 ℃ 上記エッチング条件は、上述の実施例1の第2段階にお
ける条件と同じである。ただし、本実施例ではSOG中
間層パターン4が消失するまでの間は水素富化層6のエ
ッチングが進行し、この層から放出されるH原子がF*
を捕捉するため、C/F比は0.7付近まで上昇した。
【0047】このエッチングにより、図2(b)に示さ
れるように中間層パターン4が除去された段階では、水
素富化層6がほぼ除去されてSiO2層間絶縁膜2の表
面が露出し、コンタクトホール7が一部形成された。こ
の時点で、エッチングマスク表面からのO原子放出や水
素富化層6からのH原子放出はなくなる。これ以降は、
若干量のO原子がSiO2層間絶縁膜2の露出面からス
パッタアウトされるのみとなるので、エッチングガスの
組成を変更しなくとも自動的にC/F比が低下する。
【0048】本実施例によっても、ウェハ面内における
寸法変換差のバラつきを抑制しながら、図2(c)に示
されるように良好な異方性および選択性をもってコンタ
クトホール7を形成することができた。
【0049】実施例3 本実施例では、図2(a)に示した水素富化層6を、S
iO2層間絶縁膜2への水素イオン注入により形成し
た。
【0050】まず、実施例1と同様にCVD法により厚
さ約700nmのSiO2層間絶縁膜2を形成した後、
一例として下記の条件でH2 +のイオン注入を行った。
【0051】 イオン加速電圧 80 keV ドース量 2×1016原子/cm2 このイオン注入により、SiO2層間絶縁膜2の表層部
から約200nmまでの深さの領域が水素含量の多いS
iO2層(以下、SiO2:H層と称する。)に変化し、
水素富化層6が形成された。
【0052】このウェハを用い、実施例2と同じ条件で
エッチングを行った。SOG中間層パターン4が除去さ
れている間は水素富化層6であるSiO2:H層からH
原子がスパッタアウトされてC/F比が大きく維持さ
れ、SOG中間層パターン4および水素富化層6の双方
が消失した後は、自動的にC/F比が低下してエッチン
グが進行した。
【0053】本実施例によっても、ウェハ面内における
寸法変換差のバラつきを抑制しながら、図2(c)に示
されるように良好な異方性および選択性をもってコンタ
クトホール7を形成することができた。
【0054】以上、本発明を3例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。
【0055】例えば、被エッチング材料層であるシリコ
ン化合物層は上述のSiO2層間絶縁膜に限られるもの
ではなく、PSG,BSG,BPSG,AsSG,As
PSG,AsBSG等の他のSiO2系材料層、あるい
はSiNから構成されるものであっても良い。
【0056】実施例3では、SiO2層間絶縁膜の成膜
後に全面的にイオン注入を行うことにより水素富化層を
形成したが、この水素富化層はエッチングマスクを形成
した後に集束イオンビーム等を用いて被エッチング領域
に選択的に形成するようにしても良い。
【0057】あるいは、水素富化層を水素プラズマ処理
等により形成することもできる。
【0058】この他、ウェハ上に形成される各種材料層
の組成、構成、成膜条件、パターニング方法、エッチン
グ条件、使用するエッチング装置等が適宜変更可能であ
ることは、言うまでもない。
【0059】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、シリコン化合物層を表層部に有し、ウェハ
表面積の大部分を占めるエッチングマスクを介して別の
シリコン化合物層の微小面積をエッチングする場合に
も、エッチングマスクの表面からスパッタアウトされる
大量のO原子によるC/F比の低下を補正することがで
きる。したがって、エッチングマスクの表層部のシリコ
ン化合物層が消失した後にも十分に大きいマスク選択性
を確保することができ、ウェハ面内における寸法変換差
のバラつきを抑制することができる。
【0060】このことは、実用上は3層レジストプロセ
スによるホール加工の実現に道を開くものであり、半導
体装置の微細加工技術の進展に大きな貢献をなすもので
ある。
【図面の簡単な説明】
【図1】本発明を3層レジストプロセスによるコンタク
トホール加工に適用したプロセス例をその工程順にした
がって説明する模式的断面図であり、(a)はSiO2
層間絶縁膜上に下層レジストパターンとSOG中間層パ
ターンからなるエッチングマスクが形成された状態、
(b)はSOG中間層パターンが消失し、コンタクトホ
ールの一部が形成された状態、(c)はコンタクトホー
ルが完成された状態をそれぞれ表す。
【図2】本発明を3層レジストプロセスによるコンタク
トホール加工に適用した他のプロセス例をその工程順に
したがって説明する模式的断面図であり、(a)はSi
2 層間絶縁膜の表層部に水素富化層を形成した後、下
層レジストパターンとSOG中間層パターンからなるエ
ッチングマスクを形成した状態、(b)はSOG中間層
パターンと水素富化層とがエッチングされ、コンタクト
ホールの一部が形成された状態、(c)はコンタクトホ
ールが完成された状態をそれぞれ表す。
【図3】従来の3層レジストプロセスよるホール加工に
おける問題点を説明するための模式的断面図であり、
(a)はSiO2層間絶縁膜上に下層レジストパターン
とSOG中間層パターンからなるエッチングマスクが形
成された状態、(b)はエッチング速度の速い領域Aに
おいて先にSOG中間層パターンが消失した状態、
(c)は領域Aにおいてレジスト選択比が低下し、大き
な寸法変換差が発生した状態をそれぞれ表す。
【符号の説明】 1 下層配線、 2 SiO2層間絶縁膜、 3 下層
レジストパターン、3a 開口部、 4 SOG中間層
パターン、 5,7 コンタクトホール、6 水素富化

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 相対的に薄い、酸素を含有するシリコン
    系材料層を表層部に有するエッチングマスクを介して該
    エッチングマスク直下の相対的に厚いシリコン化合物層
    をドライエッチングする半導体装置の製造方法におい
    て、 前記エッチング中、エッチング反応系の炭素原子数とフ
    ッ素原子数との比を表すC/F比を、前記相対的に薄い
    シリコン化合物層が除去されるまでの第1段階では相対
    的に大とし、前記相対的に厚いシリコン化合物層の残余
    部を除去する第2段階では相対的に小とすることを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 前記C/F比は、前記第1段階から前記
    第2段階へ移行する間でフルオロカーボン系化合物を主
    体とするエッチングガスの組成を変更することにより低
    下させることを特徴とする請求項1記載の半導体装置の
    製造方法。
  3. 【請求項3】 前記相対的に厚いシリコン化合物層の表
    層部に予め水素富化層を形成しておき、 前記第1段階では、前記水素富化層のエッチング段階で
    あり、該水素富化層から放出される水素原子により前記
    C/F比は相対的に大きく維持され、 前記第2段階は、前記水素富化層がほぼエッチング除去
    された以後の前記相対的に厚いシリコン化合物層のエッ
    チング段階であり、前記水素富化層からの水素原子放出
    がなくなることにより、前記C/F比は自動的に低下か
    つ相対的に小とする ことを特徴とする請求項1記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記水素富化層は水素含有雰囲気下に
    おける気相成長法もしくは水素イオン注入により形成さ
    れることを特徴とする請求項3記載の半導体装置の製造
    方法。
JP34720992A 1992-12-25 1992-12-25 半導体装置の製造方法 Expired - Fee Related JP3278942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34720992A JP3278942B2 (ja) 1992-12-25 1992-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34720992A JP3278942B2 (ja) 1992-12-25 1992-12-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06196450A JPH06196450A (ja) 1994-07-15
JP3278942B2 true JP3278942B2 (ja) 2002-04-30

Family

ID=18388665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34720992A Expired - Fee Related JP3278942B2 (ja) 1992-12-25 1992-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3278942B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710941B2 (ja) * 1998-09-22 2005-10-26 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
JPH06196450A (ja) 1994-07-15

Similar Documents

Publication Publication Date Title
KR100327346B1 (ko) 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US5017513A (en) Method for manufacturing a semiconductor device
JP2000340552A (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
US4980317A (en) Method of producing integrated semiconductor structures comprising field-effect transistors with channel lengths in the submicron range using a three-layer resist system
US6444586B2 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
JP3248072B2 (ja) 酸化膜エッチング方法
JP3348553B2 (ja) 接続孔の形成方法
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
JP3278942B2 (ja) 半導体装置の製造方法
US20060105578A1 (en) High-selectivity etching process
US20080102553A1 (en) Stabilizing an opened carbon hardmask
JP3371179B2 (ja) 配線形成方法
JP3453614B2 (ja) 半導体素子の微細パターン間隙の形成方法
JP3380947B2 (ja) 低誘電率酸化シリコン系絶縁膜のプラズマエッチング方法
JP3277652B2 (ja) ドライエッチング方法
JP2008251741A (ja) 半導体装置の製造方法
JP4091238B2 (ja) 半導体装置の製造方法
KR100294638B1 (ko) 반도체장치의콘택홀형성방법
JP3079656B2 (ja) ドライエッチング方法
JP2001077087A (ja) 半導体装置の製造方法およびエッチング方法
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees