JPH0955362A - スクラッチを減少する集積回路の製造方法 - Google Patents

スクラッチを減少する集積回路の製造方法

Info

Publication number
JPH0955362A
JPH0955362A JP8221912A JP22191296A JPH0955362A JP H0955362 A JPH0955362 A JP H0955362A JP 8221912 A JP8221912 A JP 8221912A JP 22191296 A JP22191296 A JP 22191296A JP H0955362 A JPH0955362 A JP H0955362A
Authority
JP
Japan
Prior art keywords
polishing
wafer
pad
slurry
polishing pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8221912A
Other languages
English (en)
Inventor
Hector Molinar
ヘクター・モリナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAIPURESU SEMICONDUCTOR CORP
Cypress Semiconductor Corp
Original Assignee
SAIPURESU SEMICONDUCTOR CORP
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAIPURESU SEMICONDUCTOR CORP, Cypress Semiconductor Corp filed Critical SAIPURESU SEMICONDUCTOR CORP
Publication of JPH0955362A publication Critical patent/JPH0955362A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor

Abstract

(57)【要約】 【課題】 半導体集積回路の製造過程において形成され
た層を研磨中にできた表面上のスクラッチを減少するよ
うに研磨して平坦化する。 【解決手段】 第１研磨工程では、化学的反応研磨スラ
リを用いて、比較的硬い研磨パッドでウエハ表面を平坦
化する。硬いパッドで研磨することにより生じたスクラ
ッチを除去または減少するため、第２研磨工程では、ス
ラリを用いて、比較的柔らかい研磨パッドで研磨する。
最終研磨工程では、ウエハ表面から粒子を除去するた
め、脱イオン水を用いて柔らかい研磨パッドで研磨す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
製造に関し、さらに詳しくは、化学−機械研磨によるス
クラッチを減少する集積回路の製造方法に関する。
【０００２】
【従来の技術】最近の超大規模集積（ＵＬＳＩ）回路で
は、トランジスタやキャパシタのような能動ディバイス
が数百万個も基板上に形成されている。能動ディバイス
間の相互接続は、金属や多結晶シリコンのような複数の
導電性相互接続層を設けることにより行なわれる。これ
ら層は、様々な能動ディバイス間で信号を運ぶ導電体を
形成するようエッチングされている。各相互接続層は、
気相成長（ＣＶＤ）により生じた二酸化シリコン（Ｓｉ
Ｏ2 ）のような分離中間絶縁層（ＩＬＤ）により、互い
にかつシリコン基板から電気的に絶縁されている。続い
て、導電層と中間絶縁層がシリコン基板ウエハ上に堆積
される。各層の厚さは、たとえば１ミクロン程度であ
る。ＩＬＤは、下の層（たとえば、導電性相互接続層を
形成するようエッチングされる金属層）をそのまま覆っ
ているので、ＩＬＤの上面は下の相互接続ラインの高さ
および幅に対応した一連の凹凸を有している。
【０００３】ＩＬＤの上面のこれら高さの変動は、集積
回路を形成するその後の工程や層に悪影響を及ぼすこと
がある。たとえば、平坦でない絶縁体の表面は、その後
のフォトリソグラフィック処理工程の光学的解像力を妨
害することがある。これは、小型ＵＬＳＩ回路に要する
高解像ラインの製造を難しくする可能性がある。さらに
ＩＬＤ表面における高さ変動が激しいと、金属で十分に
カバーできず、その後の導電体層に高さ変動を生じる恐
れがあり、その場合、開路という欠陥を生じることにな
る。
【０００４】これら問題を克服するため、ＩＬＤの上面
をより平坦化する様々な技術が開発されてきた。化学−
機械平坦化すなわち研磨（ＣＭＰ）と呼ばれている一つ
の方法は、絶縁層の表面高さの変動をなくすため研磨工
程を用いている。この方法によれば、半導体ウエハは、
化学反応研磨スラリで濡れた移動している研磨表面に押
圧される。スラリは、通常、塩基性または酸性で、一般
にアルミナまたはシリカ粒子の懸濁液を含んでいる。研
磨面とウエハは、絶縁層の突出部分を研磨除去するよ
う、相互に移動する。研磨処理は、ＩＬＤの表面がほと
んど平坦になるまで続けられる。
【０００５】
【発明が解決しようとする課題】半導体ウエハを化学−
機械研磨する際に生じる１つの問題は、ウエハの研磨面
（たとえば、ＩＬＤの表面）にスクラッチが生じる可能
性があることである。集積回路の次の層としてＩＬＤに
堆積される金属がこれらスクラッチに充填されると、そ
の後、金属層を目標の回路相互接続部分に形成する際、
スクラッチから除去することが困難になってしまう。ス
クラッチが金属層の接点または相互接続ラインに隣接し
ていると、相互接続部分を形成した後ＣＭＰスクラッチ
に残った金属フィラメントが原因で、短絡という欠陥を
生じることがある。したがって、その後の導電層を堆積
する前に、ウエハ表面のスクラッチを除去する化学−機
械研磨処理が必要とされている。
【０００６】
【課題を解決するための手段】本発明は、半導体集積回
路の製造中、ウエハに形成された層を平坦化する方法を
提供する。この方法の第１研磨工程は、化学試薬と研磨
粒子の懸濁液を有しているスラリを用いて、第１研磨パ
ッドでウエハを研磨する工程を含んでいる。第１研磨パ
ッドは、比較的硬いパッド（比較的低い圧縮率）で、層
の表面を平坦化するように層の表面部分を研磨するのに
使用される。続く、本発明方法の第２研磨工程は、スラ
リを用いて第２研磨パッドで行なわれる。第２研磨パッ
ドは比較的柔らかいパッド（比較的高い圧縮率）で、第
１研磨工程で得られた平坦化された層の表面からスクラ
ッチを除去するのに使用される。最後に、第３研磨工程
は研磨スラリの代わりの脱イオン水と第２研磨パッドを
用い、ウエハに対して行なわれる。第３研磨工程はウエ
ハの表面からスラリ溶液と粒子を除去する。
【０００７】層の表面を研磨して平坦化する際、ウエハ
を第１研磨パッドに押圧するのに用いられる圧力は、比
較的高く、約３．５〜約９ポンド／平方インチ（ＰＳ
Ｉ）が望ましい。第２研磨工程を成しているスクラッチ
除去段階では、ウエハと第２研磨パッド間の圧力は、約
２〜約５ＰＳＩであまり高くない。最後に、第３研磨工
程を成しているすすぎ段階における圧力は、最も小さ
く、０．５〜１．５ＰＳＩ程度が望ましい。
【０００８】各研磨工程において、研磨パッドとウエハ
は回転され、回転速度は、代表的には第１および第２研
磨工程において毎分約１０〜２０回転数（ＲＰＭ）であ
る。第３研磨工程は、各研磨パッドとウエハが３０ＲＰ
Ｍ以上で回転されるような、高い回転速度で行なわれる
ことが望ましい。好ましい実施態様では、第３研磨工程
は６０ＲＰＭ程度の回転速度で行なわれ、供給される水
でウエハからスラリと研磨粒子を洗い流すのを容易にし
ている。
【０００９】研磨されるべき層から目標量の物質を除去
するよう、ウエハを第１研磨パッドにより研磨する。第
１研磨工程において研磨に要する時間は適切に調整され
ている。たとえば、多くの場合、第１研磨工程時間は約
１分〜約４分である。ウエハのスクラッチを除去または
減少するのに要する第２研磨時間が約３０〜４５秒でも
十分な結果が得られることがわかっているが、第２研磨
工程の研磨時間をさらに長くすることにより、より良い
結果が得られる。第２研磨工程は、少なくとも３０秒間
行なわれることが望ましい。すすぎ剤としての水でウエ
ハ表面から粒子を除去する第３研磨工程は適当な時間実
施すればよいが、一般に、この処理工程は１分で十分な
ことがわかっている。本発明の他の特徴および利点は、
特許請求の範囲および以下に示した本発明の詳細な説明
において明白にされている。
【００１０】
【発明の実施の形態】半導体集積回路製造に関する本発
明の一実施形態の化学−機械研磨方法について説明す
る。以下の説明での、具体的な材料や処理過程のパラメ
ータなど詳しい記載は、本発明の理解を助けるためのも
のであって、本発明はこれら具体的な記載に限定されな
いことは当業者には明白であろう。また、周知の半導体
処理過程や機械については、本発明を不明瞭にしないよ
う詳細な説明は省略している。
【００１１】図１〜４には、従来技術による様々な工程
段階の半導体ウエハの部分断面図が示されている。これ
ら図は、化学−機械研磨工程により中間絶縁層（ＩＬ
Ｄ）の表面にスクラッチが形成された時に起きる可能性
のある問題を示している。図１は、多結晶シリコン・ラ
イン 140が形成されているシリコン基板 120を有してい
る半導体ウエハ 100の一部の断面図である。シリコン基
板 120と多結晶シリコン・ライン 140の上には、中間絶
縁層 160が堆積されている。ＩＬＤ 160には同じ形にな
る特性があり、その表面 180は下の層の表面の凹凸を表
している。ＩＬＤ 160の凹凸の表面 180は、その後の層
の堆積、パターン化、エッチングに悪影響を及ぼす可能
性がある。したがって、その後の工程の前にＩＬＤ 160
の表面を平坦化するために、化学−機械研磨（ＣＭＰ）
と呼ばれている技術が開発されてきた。一般に、化学−
機械研磨方法は、化学反応研磨スラリで濡れた動いてい
る研磨面に対して半導体ウエハを加圧する工程を含んで
いる。スラリは、通常、塩基性または酸性で、一般に研
磨剤としてアルミナまたはシリカ粒子の懸濁液を含んで
いる。研磨面は、代表的には、回転可能な平面定盤上に
配置された発泡ポリウレタンのような多孔質材料からで
きた平面パッドである。
【００１２】図２は、ＣＭＰ工程の後の半導体ウエハ 1
00を示している。ここでは、ＩＬＤ160の表面の特徴は
ほとんど除去されている。従来技術の研磨工程は、ＩＬ
Ｄの表面をほぼ平坦な状態（図２）にまで研磨するた
め、研磨スラリを用いて比較的硬い研磨パッド（たとえ
ば、ロデル社製の研磨パッド，ＩＣ−６０）による初期
研磨工程を含んでいる。初期研磨工程の後には、平坦化
工程中に付着したウエハ表面から粒子を除去するため、
すすぎまたはバフ磨き工程が続いている場合がある。す
すぎまたはバフ磨き工程は、ＣＭＰ装置と、ウエハに当
接しながら水が供給される比較的柔らかい研磨パッド
（たとえば、ロデル社製のＳＵＢＡ ＩＶ研磨パッド）
とを用いて行なわれる。しかし、従来技術の化学−機械
研磨工程は、研磨層の表面にスクラッチ 200が残ること
があり、後述するように欠陥のある半導体回路ができて
しまう可能性がある。
【００１３】次の工程は、シリコン基板 120と多結晶シ
リコン・ライン 140（図３）への中間層接点を形成する
ため、フォトレジスト層 220を堆積し、かつその層に開
口 222によりパターン化する工程を含んでいる。その
後、たとえば一般的なドライ・プラズマ・エッチ工程を
用いて、パターン化されたフォトレジスト層 220にした
がってＩＬＤ 160のエッチングが行なわれる。これによ
り、図４に示したようなエッチングされた接点開口 224
Ａ、224Ｂ、224Ｃが形成される。この例では、ＩＬＤ 1
60の表面のスクラッチ 200は、隣接する接点開口 224
Ｂ、 224Ｃの領域に存在する。その後、タングステンの
ような導体の層 230をウエハ上に堆積して、中間層接点
を形成するように接点開口を充填する。その後、導体の
プラグ 232Ａ、232Ｂ、232Ｃを残して、導体 230がＩＬ
Ｄ 160の表面から除去され、中間層接点が形成される。
導体 230の除去は、エッチング工程または化学−機械研
磨のポリッシュ・バック工程を用いて行なわれる。しか
し、図６に示すようにスクラッチ 200により生じたＩＬ
Ｄ 160の表面のくぼみは、ＩＬＤ 160の表面の導体の一
部に依然として残り、隣接する中間層接点 232Ｂ、 232
Ｃを短絡する導電ブリッジ 240ができてしまう。この短
絡が、集積回路の欠陥の原因となる。したがって、化学
−機械研磨処理工程において生じる半導体ウエハのスク
ラッチにより、欠陥のある集積回路が製造され、それに
より製造工程の歩留まりが低減することがある。
【００１４】本発明の実施形態は、化学−機械研磨処理
工程により生じたスクラッチを除去または減少し、また
は少なくともその後の処理工程におけるスクラッチの悪
影響を低減することにより、上記従来技術における問題
を減少するのに使用することができる。これは、２個以
上の研磨パッドを用いている多段研磨工程により達成さ
れる。
【００１５】図７は、本発明の実施に用いられる一般的
な回転化学−機械研磨（ＣＭＰ）装置を示している。こ
の装置は、半導体ウエハ12を保持するウエハ・キャリヤ
11を有している。柔らかい弾性パッド13は、ウエハ・キ
ャリヤ11とウエハ12の間に配置され、ウエハは部分真空
により弾性パッドに向けて保持されている。ウエハ・キ
ャリヤ11とウエハ12は、ドライブ・モータ14により連続
的に回転されるように設計されている。さらに、ウエハ
・キャリヤ11は、双頭矢印15により示されるように横方
向にも移動できるよう設計されている。回転および横方
向の運動は、ウエハ12の表面上の材料除去速度に関する
変動を減少する。さらに、装置は研磨パッド17を設置す
る回転定盤16を含んでいる。代表的には、パッド17は、
定盤16により、ウエハ12の回転方向とは逆の方向に回転
される。定盤16はウエハ12に比較して大きいので、ＣＭ
Ｐ工程中、ウエハ12はウエハ・キャリヤ11により研磨パ
ッド17の表面にわたって移動される。研磨粒子が懸濁さ
れた化学反応溶液を含んでいる研磨スラリが、供給管18
から研磨パッド17の表面に堆積される。使用する際、ウ
エハ12は、代表的には、半導体ウエハに対する圧力、ポ
ンド／平方インチ（ＰＳＩ）で測定された力Ｆにより研
磨パッド17の表面に対して加圧されている。
【００１６】化学−機械研磨工程において、研磨パッド
の硬度すなわち圧縮率を変えることは可能である。本発
明の実施形態において、半導体ウエハ表面を平坦化する
第１研磨工程では、比較的硬質の研磨パッド（比較的低
い圧縮率）が使用される。第１研磨工程において使用さ
れる研磨パッドは、ポリウレタンで構成されかつ０．５
〜６．０パーセントの圧縮率を有している、たとえば直
径約２０”〜２２”のパッドである。本発明の工程の一
般的な実施形態では、ロデル社製のポリウレタン・パッ
ドＩＣ−１０００が使用されている。第１研磨工程にお
いて、半導体ウエハは、ウエハから表面の物質を研磨す
るため、化学試薬と研磨粒子の懸濁液を有しているスラ
リを用いて比較的硬質の研磨パッドで研磨される。ウエ
ハは、十分に表面物質を除去して、ウエハの表面がほと
んど平坦になるよう研磨される（代表的には、数千オン
グストローム）。この平坦化を行なうため、ウエハを研
磨パッドに当接するのに使用される圧力は比較的高く、
約３．５ＰＳＩ〜約９ＰＳＩの圧力が適していることが
わかっている。無論、研磨時間は、ウエハ表面から除去
される物質の目標量により決まるが、第１研磨工程に
は、代表的には約１分〜約４分の研磨時間が適してい
る。本実施形態では、約１０ＲＰＭ〜約２０ＲＰＭの研
磨パッドおよびウエハの回転速度が用いられている。
【００１７】第１研磨工程中に、化学反応研磨スラリが
回転している研磨パッドに付着される。実施形態で使用
されるスラリは、約１０〜１１のｐＨを有する水酸化カ
リウム（ＫＯＨ）の水溶液と、重量に関し約５％〜２０
％のシリカ粒子のコロイド水溶液から成る。本実施形態
において使用されるスラリは、１０．２〜１０．７のｐ
Ｈで、重量に関し１２％〜１５％のシリカ粒子の懸濁液
を有している。
【００１８】本実施形態の工程では、第１研磨工程の後
に、別の研磨パッドで行なわれる第２研磨工程が続いて
いる。第２研磨工程で使用される研磨パッドは、比較的
柔らかいパッド（比較的高い圧縮率）である。第２研磨
工程では、ポリテック・シュープリーム研磨パッドのよ
うなフエルト状物質でできた研磨パッドが使用される。
第１研磨工程で使用されたスラリと同じタイプの化学反
応研磨スラリが、第２研磨工程で使用される研磨パッド
に供給される。第２研磨工程において比較的柔らかい研
磨パッドと組み合わされる研磨スラリは、たとえば、第
１研磨工程において平坦化している間にウエハに形成さ
れたスクラッチのエッジを除去または滑らかにすること
により、半導体ウエハの表面を滑らかにするよう働く。
本実施形態では、第２研磨工程におけるウエハと研磨パ
ッドとの間の圧力は、約２ＰＳＩ〜約５ＰＳＩで、研磨
パッドとウエハの回転速度は約１０ＲＰＭ〜２０ＲＰＭ
である。
【００１９】第２研磨工程の研磨時間が長くなると、ス
クラッチはさらに有効に減少することがわかっている。
しかし、第２工程において表面スクラッチを適切に減少
する研磨時間は、約３０〜４５秒であることがわかって
いる。いずれにしろ、第２研磨工程は少なくとも３０秒
間実施されることが望ましい。
【００２０】第３研磨工程は、第２研磨工程において使
用された比較的柔らかい研磨パッドを用いて本発明の処
理工程にしたがって行なわれる。しかし、第３研磨工程
では、化学反応研磨スラリの代わりに脱イオン水を研磨
パッドに供給する。第３研磨工程は、主に、ウエハ表面
から粒子を除去するのに使用され、脱イオン水はすすぎ
剤として働く。したがって、第３研磨工程におけるウエ
ハと研磨パッドの間の圧力は、たとえば約０．５〜１．
５ＰＳＩのように比較的低い。第３研磨工程は約１分で
十分であることがわかっているが、ウエハ表面からごみ
を除去できればそれ以外の時間でもよい。第３研磨工程
における研磨パッドとウエハの回転速度は、本発明の第
１および第２研磨工程に比較して速い。回転速度が速い
と、第２研磨工程において使用されたスラリの残留物を
ウエハから清掃する他、ウエハの表面から粒子を除去す
るのを助けることができる。第３研磨工程では、ウエハ
および研磨パッドの速度は、たとえば３０ＲＰＭより速
くてもよい。
【００２１】本発明の平坦化における第１研磨工程は、
一般的なＣＭＰ原理にしたがって実行され、それに関連
した具体的なパラメータは、用途に応じて当業者が調整
するとができる。ここで述べられている第１、第２、第
３研磨工程は、ウェステック(Westech) 研磨装置のよう
な一般的なＣＭＰ装置で実行することが望ましい。ま
た、前述したように第２および第３研磨工程は、第１研
磨工程とは異なる研磨パッドを使用しているので、第１
研磨工程は、第２および第３研磨工程とは別の研磨定盤
上で行なわれる。しかし、単にウエハに対する圧力や回
転速度を調整して脱イオン水の代わりにスラリを用いる
ことにより、第２および第３研磨工程を同じ定盤上で行
なってもよい。
【００２２】図８は、半導体集積回路製造工程における
本発明方法の工程のフローチャートである。中間絶縁層
のような絶縁膜を堆積（工程８００）した後、ＩＬＤの
表面を平坦化する第１研磨工程８１０が実行される。第
１研磨工程は、スラリを用いて比較的硬い研磨パッドで
行なわれる。その後、第１研磨工程中に生じたＩＬＤ表
面のスクラッチを除去または減少する第２研磨工程８２
０が実行される。第２研磨工程は、スラリを用いて比較
的柔らかい研磨パッドで行なわれる。その後、水を用い
て比較的柔らかい研磨パッドでウエハを研磨する第３研
磨工程が実行される。水は、ウエハの表面からごみや残
っているスラリを除去するのを助ける。ＣＭＰ工程の後
のウエハは、回路を相互接続する導電層を堆積するよう
な次の製造工程段（工程８４０）で処理する準備が既に
整っている。
【００２３】本発明の実施形態に基づく半導体ウエハ研
磨方法において実行される工程について、以下に詳細に
示している。この研磨工程において、第２および第３研
磨工程は、同じＣＭＰ装置において同じ研磨パッドを用
いて実行してもよいし、または第３研磨工程において使
用されるパッドが第２研磨工程において使用されたスラ
リで汚されないように、別々のパッドで行なってもよ
い。
【００２４】 １．第１研磨工程： ロデルＩＣ−１０００研磨パッド 定盤（パッド）速度：１３ＲＰＭ キャリヤ（ウエハ）速度：１２ＲＰＭ パッド−ウエハ圧力：７ＰＳＩ ｐＨ１０．５，１５％w/w シリカのスラリ使用 研磨時間：１〜４分
【００２５】 ２．第２研磨工程： ポリテック・シュープリーム研磨パッド 定盤（パッド）速度：１３ＲＰＭ キャリヤ（ウエハ）速度：１２ＲＰＭ パッド−ウエハ圧力：３．５ＰＳＩ ｐＨ１０．５，１５％w/w シリカのスラリ使用 研磨時間：１分
【００２６】 ３．第３研磨工程： ポリテック・シュープリーム研磨パッド 定盤（パッド）速度：６０ＲＰＭ キャリヤ（ウエハ）速度：６０ＲＰＭ パッド−ウエハ圧力：１．０ＰＳＩ 脱イオン水使用 研磨時間：１分
【００２７】本発明の実施形態は、具体的な研磨パッ
ド、回転速度、圧力など様々な特定の記載に基づいて説
明してきたが、本発明は、本発明を具体化するのにこれ
ら特定の記載を必ずしも必要としないことは当業者には
明白であろう。したがって、前述の実施形態は、例とし
て示したに過ぎず、本発明はこれら実施形態に限定され
ることはない。また、実施形態の詳細は、特許請求の範
囲を限定するものでもない。
【図面の簡単な説明】
【図１】 従来技術の製造方法を示した、様々な製造段
階における半導体ウエハの一部の断面図である。
【図２】 従来技術の製造方法を示した、様々な製造段
階における半導体ウエハの一部の断面図である。
【図３】 従来技術の製造方法を示した、様々な製造段
階における半導体ウエハの一部の断面図である。
【図４】 従来技術の製造方法を示した、様々な製造段
階における半導体ウエハの一部の断面図である。
【図５】 従来技術の製造方法を示した、様々な製造段
階における半導体ウエハの一部の断面図である。
【図６】 従来技術の製造方法を示した、様々な製造段
階における半導体ウエハの一部の断面図である。
【図７】 通常の化学−機械研磨装置の断面図である。
【図８】 本発明の方法の実施形態を示したフローチャ
ートである。
【符号の説明】 11 ウエハ・キャリヤ 12 ウエハ 13 パッド 14 ドライブ・モータ 16 定盤 17 研磨パッド 100 半導体ウエハ 120 シリコン基板 140 多結晶シリコン・ライン 160 中間絶縁層 200 スクラッチ 220 フォトレジスト層 240 導電ブリッジ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ウエハ上の半導体集積回路の製造にあた
    ってウエハ上に形成された層を平坦化する方法におい
    て、 化学試薬と研磨粒子の懸濁液とを有するスラリを用いて
    第１研磨パッドで上記ウエハを研磨する第１研磨工程
    と、 化学試薬と研磨粒子の懸濁液とを有するスラリを用いて
    第２研磨パッドで上記ウエハを研磨する第２研磨工程
    と、 水を用いて上記第２研磨パッドで上記ウエハを研磨する
    第３研磨工程と、 を有する方法。
  2. 【請求項２】 ウエハ上の半導体集積回路の製造にあた
    ってウエハ上に形成された層を平坦化する方法におい
    て、 スラリを用いて第１研磨パッドで上記ウエハを研磨する
    第１研磨工程と、 スラリを用いて第２研磨パッドで上記ウエハを研磨する
    第２研磨工程と、 水を用いて柔らかい研磨パッドで上記ウエハを研磨する
    第３研磨工程と、 を有する方法。
  3. 【請求項３】 化学試薬と研磨粒子の懸濁液とを有する
    スラリを用いて第１研磨パッドで上記ウエハを研磨する
    第１研磨工程と、 化学試薬と研磨粒子の懸濁液とを有するスラリを用いて
    第２研磨パッドで上記ウエハを研磨する第２研磨工程
    と、 水を用いて上記第２研磨パッドで上記ウエハを研磨する
    第３研磨工程と、 から成る製造方法により半導体ウエハ上に形成された集
    積回路。
JP8221912A 1995-08-09 1996-08-06 スクラッチを減少する集積回路の製造方法 Pending JPH0955362A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51277195A 1995-08-09 1995-08-09
US08/512771 1995-08-09

Publications (1)

Publication Number Publication Date
JPH0955362A true JPH0955362A (ja) 1997-02-25

Family

ID=24040492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8221912A Pending JPH0955362A (ja) 1995-08-09 1996-08-06 スクラッチを減少する集積回路の製造方法

Country Status (2)

Country Link
US (1) US5913712A (ja)
JP (1) JPH0955362A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596768B1 (ko) * 1999-10-22 2006-07-04 주식회사 하이닉스반도체 반도체장치의 화학기계적연마 방법
CN102922413A (zh) * 2011-08-12 2013-02-13 无锡华润上华科技有限公司 一种化学机械研磨方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129612A (en) * 1997-09-22 2000-10-10 Seagate Technologies, Inc. Advanced mechanical texture process for high density magnetic recording media
US6155914A (en) * 1997-09-22 2000-12-05 Seagate Technologies, Llc Apparatus for the application of an advanced texture process
US6218306B1 (en) * 1998-04-22 2001-04-17 Applied Materials, Inc. Method of chemical mechanical polishing a metal layer
TW410435B (en) * 1998-06-30 2000-11-01 United Microelectronics Corp The metal interconnection manufacture by using the chemical mechanical polishing process
US6326309B2 (en) * 1998-06-30 2001-12-04 Fujitsu Limited Semiconductor device manufacturing method
US6391779B1 (en) * 1998-08-11 2002-05-21 Micron Technology, Inc. Planarization process
KR100277968B1 (ko) * 1998-09-23 2001-03-02 구자홍 질화갈륨 기판 제조방법
US6132294A (en) * 1998-09-28 2000-10-17 Siemens Aktiengesellschaft Method of enhancing semiconductor wafer release
US6250994B1 (en) 1998-10-01 2001-06-26 Micron Technology, Inc. Methods and apparatuses for mechanical and chemical-mechanical planarization of microelectronic-device substrate assemblies on planarizing pads
US6863593B1 (en) * 1998-11-02 2005-03-08 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
WO2000030159A1 (en) * 1998-11-18 2000-05-25 Rodel Holdings, Inc. Method to decrease dishing rate during cmp in metal semiconductor structures
US6184141B1 (en) * 1998-11-24 2001-02-06 Advanced Micro Devices, Inc. Method for multiple phase polishing of a conductive layer in a semidonductor wafer
US6521536B1 (en) 1999-01-11 2003-02-18 Micron Technology, Inc. Planarization process
US6350176B1 (en) * 1999-02-01 2002-02-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High quality optically polished aluminum mirror and process for producing
KR20000058021A (ko) * 1999-02-11 2000-09-25 조셉 제이. 스위니 화학적 기계적 연마 처리 및 부품
JP2000315666A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6146245A (en) * 1999-05-06 2000-11-14 Scientific Manufacturing Technologies, Inc. Method of and device for machining flat parts
US6261157B1 (en) * 1999-05-25 2001-07-17 Applied Materials, Inc. Selective damascene chemical mechanical polishing
JP2000334658A (ja) * 1999-05-28 2000-12-05 Fujitsu Ltd ラップ加工装置
US6203404B1 (en) * 1999-06-03 2001-03-20 Micron Technology, Inc. Chemical mechanical polishing methods
JP3097913B1 (ja) * 1999-07-01 2000-10-10 日本ミクロコーティング株式会社 ガラス基板の鏡面仕上げ方法
US6322425B1 (en) 1999-07-30 2001-11-27 Corning Incorporated Colloidal polishing of fused silica
US6620725B1 (en) * 1999-09-13 2003-09-16 Taiwan Semiconductor Manufacturing Company Reduction of Cu line damage by two-step CMP
US6966820B1 (en) 2000-01-27 2005-11-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High quality optically polished aluminum mirror and process for producing
US6705930B2 (en) * 2000-01-28 2004-03-16 Lam Research Corporation System and method for polishing and planarizing semiconductor wafers using reduced surface area polishing pads and variable partial pad-wafer overlapping techniques
US6319095B1 (en) 2000-03-09 2001-11-20 Agere Systems Guardian Corp. Colloidal suspension of abrasive particles containing magnesium as CMP slurry
JP4251750B2 (ja) 2000-03-13 2009-04-08 Ｏｋｉセミコンダクタ株式会社 絶縁膜中のスクラッチ検出方法
JP2001345297A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 半導体集積回路装置の製造方法及び研磨装置
CN1852787A (zh) * 2000-08-31 2006-10-25 多平面技术公司 化学机械抛光(cmp)头、设备和方法以及由此制造的平面化半导体晶片
US6315634B1 (en) * 2000-10-06 2001-11-13 Lam Research Corporation Method of optimizing chemical mechanical planarization process
US6620027B2 (en) 2001-01-09 2003-09-16 Applied Materials Inc. Method and apparatus for hard pad polishing
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
DE10136742A1 (de) * 2001-07-27 2003-02-13 Infineon Technologies Ag Verfahren zum Charakterisieren der Planarisierungseigenschaften einer Verbrauchsmittelkombination in einem chemisch-mechanischen Polierprozeß, Simulationsverfahren und Polierverfahren
KR20030054673A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 반도체소자의 제조방법
US6811467B1 (en) * 2002-09-09 2004-11-02 Seagate Technology Llc Methods and apparatus for polishing glass substrates
US7063597B2 (en) 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
US6857938B1 (en) 2002-12-16 2005-02-22 Cypress Semiconductor Corporation Lot-to-lot feed forward CMP process
JP2006513573A (ja) 2003-01-10 2006-04-20 スリーエム イノベイティブ プロパティズ カンパニー 化学的機械的平坦化用途向けのパッド構成体
US6908366B2 (en) * 2003-01-10 2005-06-21 3M Innovative Properties Company Method of using a soft subpad for chemical mechanical polishing
US6830504B1 (en) * 2003-07-25 2004-12-14 Taiwan Semiconductor Manufacturing Company Barrier-slurry-free copper CMP process
US8403727B1 (en) * 2004-03-31 2013-03-26 Lam Research Corporation Pre-planarization system and method
JP3897030B2 (ja) * 2004-04-26 2007-03-22 セイコーエプソン株式会社 半導体装置の製造方法
DE102011089362B4 (de) * 2011-12-21 2014-01-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
TW201511112A (zh) * 2013-07-16 2015-03-16 Sony Corp 基板之製造方法及電子器件之製造方法
DE102015215624A1 (de) * 2015-08-17 2017-02-23 Schaeffler Technologies AG & Co. KG Verfahren zur Herstellung von Lagerkomponenten mittels einer Fertigungsstraße, Fertigungsstraße und Fertigungsanlage
KR20180097510A (ko) * 2015-10-01 2018-08-31 디3 세미컨덕터 엘엘씨 수직 전력 반도체 디바이스 내의 소스-게이트 영역 구조물
CN114121637A (zh) * 2020-08-31 2022-03-01 和舰芯片制造(苏州)股份有限公司 一种用于多晶硅层的研磨工艺及晶圆

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3504457A (en) * 1966-07-05 1970-04-07 Geoscience Instr Corp Polishing apparatus
US3857123A (en) * 1970-10-21 1974-12-31 Monsanto Co Apparatus for waxless polishing of thin wafers
US3673746A (en) * 1971-02-03 1972-07-04 Engelhard Hanovia Inc Method of polishing glass
JPS6112373B2 (ja) * 1974-09-04 1986-04-08 Hitachi Ltd
US4462188A (en) * 1982-06-21 1984-07-31 Nalco Chemical Company Silica sol compositions for polishing silicon wafers
US4588421A (en) * 1984-10-15 1986-05-13 Nalco Chemical Company Aqueous silica compositions for polishing silicon wafers
JPH01187930A (ja) * 1988-01-22 1989-07-27 Nippon Telegr & Teleph Corp <Ntt> 研磨剤及び研磨方法
US5320706A (en) * 1991-10-15 1994-06-14 Texas Instruments Incorporated Removing slurry residue from semiconductor wafer planarization
US5245790A (en) * 1992-02-14 1993-09-21 Lsi Logic Corporation Ultrasonic energy enhanced chemi-mechanical polishing of silicon wafers
US5302233A (en) * 1993-03-19 1994-04-12 Micron Semiconductor, Inc. Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
US5435772A (en) * 1993-04-30 1995-07-25 Motorola, Inc. Method of polishing a semiconductor substrate
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
US5449314A (en) * 1994-04-25 1995-09-12 Micron Technology, Inc. Method of chimical mechanical polishing for dielectric layers
US5486265A (en) * 1995-02-06 1996-01-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using a pulse polishing technique

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596768B1 (ko) * 1999-10-22 2006-07-04 주식회사 하이닉스반도체 반도체장치의 화학기계적연마 방법
CN102922413A (zh) * 2011-08-12 2013-02-13 无锡华润上华科技有限公司 一种化学机械研磨方法

Also Published As

Publication number Publication date
US5913712A (en) 1999-06-22

Similar Documents

Publication Publication Date Title
JPH0955362A (ja) スクラッチを減少する集積回路の製造方法
US7104869B2 (en) Barrier removal at low polish pressure
US6423640B1 (en) Headless CMP process for oxide planarization
US5302233A (en) Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
US6276997B1 (en) Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
US6426288B1 (en) Method for removing an upper layer of material from a semiconductor wafer
TW550699B (en) Method of chemical mechanical polishing with high throughput and low dishing
US5486265A (en) Chemical-mechanical polishing of thin materials using a pulse polishing technique
JP2000301454A (ja) 化学的機械研磨プロセス及びその構成要素
JP2000301454A5 (ja)
JPH10199839A (ja) 半導体素子基板研磨方法
KR20000023003A (ko) 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도 플러그 생성 처리 방법
US7012025B2 (en) Tantalum removal during chemical mechanical polishing
JP2001148386A (ja) 銅ｃｍｐ後の障壁層バフ加工
KR20010052820A (ko) 실리콘에 대한 화학 기계적 연마 기술
US20060094242A1 (en) Chemical mechanical polishing method, and washing/rinsing method associated therewith
US20010000497A1 (en) Method and apparatus for removing a material layer from a substrate
KR100222186B1 (ko) 반도체장치의 제조방법 및 반도체제조장치
US6191039B1 (en) Method of CMP of polysilicon
US6461226B1 (en) Chemical mechanical polishing of a metal layer using a composite polishing pad
US7297632B2 (en) Scratch reduction for chemical mechanical polishing
JPH09139368A (ja) 化学的機械研磨方法
JP2008021704A (ja) 半導体装置の製造方法
US7125321B2 (en) Multi-platen multi-slurry chemical mechanical polishing process
US20030129846A1 (en) Method for achieving a uniform material removal rate in a CMP process