WO2013042491A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2013042491A1
WO2013042491A1 PCT/JP2012/070661 JP2012070661W WO2013042491A1 WO 2013042491 A1 WO2013042491 A1 WO 2013042491A1 JP 2012070661 W JP2012070661 W JP 2012070661W WO 2013042491 A1 WO2013042491 A1 WO 2013042491A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
copper
copper wiring
semiconductor device
manufacturing
Prior art date
Application number
PCT/JP2012/070661
Other languages
English (en)
French (fr)
Inventor
謙一 原
崇 早川
真理子 小沢
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to KR1020147007142A priority Critical patent/KR20140063707A/ko
Publication of WO2013042491A1 publication Critical patent/WO2013042491A1/ja
Priority to US14/221,711 priority patent/US8951908B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • Cu wiring processing technology unlike aluminum, Cu is a material that is difficult to etch. Therefore, a trench corresponding to the wiring pattern is formed in the interlayer insulating film in advance, and tantalum (Ta A damascene method is used in which a Cu film is formed through a film, the Cu film is chemically mechanically polished using a CMP method, and Cu is left only in the groove. Then, a cap insulating film made of SiC, SiN or the like is formed on the surface flattened by the CMP method.
  • Cu recess treatment As a technique for preventing such a short circuit between copper wirings, a technique for etching a Cu wiring and retreating the surface from the surface of an interlayer insulating film (hereinafter referred to as Cu recess treatment) is known (paragraph 0002 of Patent Document 1). -0003).
  • Cu recess treatment a technique for etching a Cu wiring and retreating the surface from the surface of an interlayer insulating film
  • an object of the present invention is to provide a method for manufacturing a semiconductor device including a copper wiring, which does not easily cause disconnection due to generation of a micro slit without going through complicated steps.
  • the body is placed in an organic compound atmosphere in a vacuum state, and the oxygen gas cluster ion beam is irradiated to the surface including the copper wiring surface of the structure, and the oxygen gas class in the oxygen gas cluster ion beam
  • the Ion, the copper with a copper oxide by oxidizing the surface of the copper wiring, the semiconductor device manufacturing method anisotropically etching the copper wiring by reacting copper oxide and an organic compound.
  • copper in the copper wiring is oxidized into copper oxide, and energy when the copper oxide reacts with the organic compound is supplied by heat when the oxygen gas cluster ions collide with the copper wiring.
  • Etching is preferably performed without heating the substrate.
  • the organic compound molecules are easily adsorbed on the surface of the copper wiring, and the degree of vacuum is such that the oxygen gas cluster ion beam is not hindered by the organic compound molecules.
  • the organic compound can be supplied at such a supply amount to form an organic compound atmosphere.
  • the step of etching the copper wiring and causing the surface to recede from the surface of the interlayer insulating film continuously irradiates the oxygen gas cluster ions to the structure in the organic compound atmosphere and continuously forms the copper wiring. It is preferable to perform anisotropic etching.
  • the step of removing the barrier film by chemical mechanical polishing can be performed after the step of etching the copper wiring. This is suitable when the interlayer insulating film is formed of a low-k film.
  • the step of removing the barrier film by chemical mechanical polishing may be performed before the step of etching the copper wiring. This is the interlayer insulating film are possible if at least the surface portion is formed of SiO 2. When at least the surface portion of the interlayer insulating film is formed of SiO 2 , the step of removing the barrier film by chemical mechanical polishing may be performed after the step of etching the copper wiring.
  • the barrier film is preferably one of a Ta film, a TaN film, and a laminated film of a Ta film and a TaN film. Moreover, it is preferable to further include a step of forming a cap insulating film on the entire surface of the structure after the step of removing the barrier film by chemical mechanical polishing.
  • the interlayer insulating film is formed of a low-k film having low damage resistance, there is a concern about damage if the low-k film is exposed when the oxygen gas cluster ion beam is irradiated. By leaving the barrier film when the ion beam is irradiated, the Low-k film is not damaged.
  • FIG. 5 is a flowchart for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. It is process sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. It is a figure for demonstrating the electromigration of Cu atom when not performing a Cu recess process. It is a figure for demonstrating the electromigration of Cu atom when not performing a Cu recess process. It is a figure for demonstrating the mechanism and effect of Cu recess process in the manufacturing method of the semiconductor device which concerns on one Embodiment of invention. It is a figure for demonstrating the mechanism and effect of Cu recess process in the manufacturing method of the semiconductor device which concerns on one Embodiment of invention. It is a figure for demonstrating the mechanism and effect of Cu recess process in the manufacturing method of the semiconductor device which concerns on one Embodiment of invention. It is a figure for demonstrating the mechanism and effect of Cu recess process in the manufacturing method of the semiconductor device which concerns on one Embod
  • FIG. 1 is a flowchart for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention
  • FIG. 2 is a process sectional view for explaining the method.
  • an etching stopper film 11 such as SiC, a low dielectric constant (Low-k) film such as TEOS, and an interlayer insulating film 12 made of SiO 2 or the like are formed on a semiconductor substrate 10 such as silicon, followed by pattern formation by photolithography.
  • a trench 13 which is a recess in which copper wiring is embedded is formed by dry etching using the mask material formed, and then a barrier film 14 is formed on the entire surface including the inside of the trench 13.
  • a copper (Cu) film is formed by Cu plating, for example. 15 is prepared, and a structure (substrate) in which Cu serving as a wiring is buried in a plurality of trenches 13 arranged is prepared (step 1, FIG. 2A).
  • the barrier film 14 a laminated film of Ta, TaN, or Ta / TaN can be suitably used. Further, the surface of the Cu film 15 is made higher than the upper end of the trench 13.
  • the Cu film 15 is removed to the interface with the barrier film 14 by chemical mechanical polishing (CMP), and Cu is left only in the trench to form a Cu wiring (step 2, FIG. 2B).
  • CMP chemical mechanical polishing
  • the upper surface of the Cu wiring 16 in the trench 13 is almost the same height as the exposed surface of the barrier film 14.
  • a Cu recess process is performed in which the Cu wiring 16 in the trench 13 is etched and its surface is retreated from the surface of the interlayer insulating film 12 (step 3).
  • Cu is a material that is difficult to etch by dry etching using a normal CF-based gas, and even if dry etching can be performed, by-products deposited after etching must be removed by wet etching, which is complicated. Conventionally, Cu recess processing has been performed by wet etching.
  • the Cu recess process in step 3 is performed by a completely new dry process as described below. That is, the structure of FIG. 2B is carried into a chamber (not shown) of an etching apparatus, and the inside of the chamber is put into a high vacuum atmosphere, and then an organic compound such as acetic acid is supplied to form an organic compound atmosphere (step) 3-1, FIG. 2 (c)), and the surface of the structure is irradiated with an O 2 gas cluster ion beam (O 2 -GCIB) (step 3-2, FIG. 2 (d)). Thereby, Cu is oxidized, and the copper oxide and the organic compound react to etch the Cu wiring 16. At this time, for example, the structure (substrate) is scanned by the driving device so that the entire surface of the structure is irradiated with O 2 -GCIB.
  • O 2 gas cluster ion beam O 2 gas cluster ion beam
  • O 2 -GCIB jets O 2 gas molecules while adjusting the pressure from the nozzle to form an O 2 cluster flow in which several to tens of thousands of O 2 molecules are aggregated by van der Waals force, and this is ionized by an ionizer In addition, it is formed by accelerating with an accelerator. That, O 2 -GCIB is obtained by O, O 2 cluster is formed by ionizing 2 gas cluster ions (O 2 -GCI) into a beam.
  • An apparatus for forming GCIB is described in detail in, for example, US Patent Application Publication No. 2006/0105570.
  • the structure (substrate) is held at room temperature without being heated. Therefore, as shown in FIG. 4A, a sufficient amount of organic compound molecules (acetic acid molecules) 18 are adsorbed on the entire surface of the structure including the surface of the Cu wiring 16.
  • O 2 -GCI19 travels straight toward the structure as shown in Figure 4B.
  • FIG. 4C when the O 2 -GCI 19 collides with the Cu wiring 16, due to the collision energy at that time, part of the oxygen of the O 2 -GCI 19 becomes recoil oxygen, and one part of the Cu on the surface.
  • the upper portion of the Cu wiring 16 can be anisotropically etched as shown in FIG. Atoms can be effectively excluded.
  • the etching depth at this time may be about 30 to 90 nm.
  • O 2 -GCI 19 is in a state in which several to tens of thousands of oxygen molecules and oxygen atoms are gently bound by van der Waals force, and the size is large, so that O 2 -GCI 19 is Cu
  • the collision energy mainly acts on the surface portion of the Cu wiring 16, a reaction occurs in the surface portion, and etching is performed anisotropically by a desired depth from the surface of the Cu wiring 16 toward the inside sequentially.
  • the shape is good and undesired oxidation inside the Cu wiring 16 hardly occurs.
  • an organic acid can be typically used.
  • the organic acid include carboxylic acids represented by the exemplified acetic acid (general formula: R—COOH (where R is hydrogen, or a linear or branched C 1 to C 20 alkyl group or alkenyl group, preferably methyl, Ether, propyl, butyl, pentyl, or hexyl can be preferably used.
  • R—COOH a linear or branched C 1 to C 20 alkyl group or alkenyl group, preferably methyl, Ether, propyl, butyl, pentyl, or hexyl can be preferably used.
  • Other carboxylic acids other than acetic acid include formic acid (HCOOH), propionic acid (CH 3 CH 2 COOH), butyric acid (CH 3 (CH 2 ) 2 COOH), valeric acid (CH 3 (CH 2 ) 3 COOH), etc.
  • carboxylic acids formic acid (HCOOH), acetic acid (CH 3 COOH), propionic acid (CH 3 CH 2 COOH)
  • H (hfac) can also be used, and Cu reacts with copper oxides such as alcohols and aldehydes to form Cu.
  • Other organic compounds capable of removing can also be applied.
  • step 3 as described above is completed, the barrier film 14 is removed by CMP (step 4, FIG. 2 (f)). Thereafter, a cap insulating film 17 made of SiC, SiN or the like is formed on the entire surface (Step 5, FIG. 2G).
  • a structure in which the surface of the Cu wiring 16 recedes from the surface of the interlayer insulating film 12 at a desired depth is obtained, Cu atoms are excluded from the corners where electric field concentration occurs, and even if leakage current occurs, Since there is no driving force that rises, it cannot move, and a short circuit between the Cu wirings 16 due to electromigration of Cu atoms can be effectively prevented.
  • step 3 since O 2 -GCIB is irradiated on the entire surface of the structure, if the interlayer insulating film 12 is formed of a low-k film having low damage resistance, the low-k film is exposed if it is exposed. There is concern about damage caused by the irradiation of O 2 -GCIB.
  • the barrier film 14 which is a Ta-based film remains in the field portion other than the Cu wiring 16, and even if the O 2 -GCIB is irradiated, the barrier film 14 remains. Only the film 14 is damaged, and the low-k film constituting the interlayer insulating film 12 is not damaged. Further, since the barrier film 14 damaged by O 2 -GCIB is subsequently removed, the influence of the damage does not remain.
  • the interlayer insulating film 12 When an SiO 2 film is used as the interlayer insulating film 12 or when a structure is provided in which the SiO 2 film is provided on the surface of the Low-k film to protect the Low-k film, the interlayer insulating film 12 Although so that the SiO 2 film is present on the surface, due to the relatively high damage resistance to the SiO 2 film O 2 -GCIB, to remove the barrier film 14 prior to performing the Cu recessing process O 2 -GCIB interlayer The surface of the insulating film 12 may be irradiated. Of course, in this case as well, the barrier film 14 may be removed after the Cu recess treatment as described above.
  • the structure removed up to the barrier film is placed in an organic compound atmosphere in a vacuum state, and the copper of the structure
  • the surface including the wiring surface is irradiated with an oxygen gas cluster ion beam, and the oxygen gas cluster ions in the oxygen gas cluster ion beam oxidize copper on the surface of the copper wiring to make copper oxide, and also convert the copper oxide and the organic compound. Since the copper wiring is anisotropically etched by the reaction, the oxidation of copper and the reaction between the copper oxide and the organic compound can be carried out efficiently and continuously with good shape.

Abstract

　基板上の凹部を有する層間絶縁膜上にバリア膜を介して凹部を埋めるように銅膜を形成した構造体を準備する工程と、構造体の銅膜をバリア膜との界面まで化学機械研磨により除去し、凹部内に銅配線を形成する工程と、銅配線をエッチングしてその表面を層間絶縁膜表面よりも後退させる工程と、バリア膜を化学機械研磨により除去する工程とを有し、銅配線の表面を層間絶縁膜表面よりも後退させる際に、構造体を真空状態の有機化合物雰囲気に配置し、構造体の銅配線表面を含む面に酸素ガスクラスターイオンビームを照射し、その中の酸素ガスクラスターイオンにより、銅配線の表面の銅を酸化させて酸化銅とするとともに、酸化銅と有機化合物を反応させて銅配線を異方的にエッチングする。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関する。
　近時、半導体集積回路装置の動作の高速化が進展している。動作の高速化は、配線材料の低抵抗化などにより実現される。このため、配線材料は、従来のアルミニウム（Ａｌ）に代わり、より低抵抗な銅（Ｃｕ）が用いられるようになってきている。
　Ｃｕ配線の加工技術としては、Ｃｕはアルミニウムと異なりエッチングされ難い材料であることから、あらかじめ配線パターンに応じた溝を層間絶縁膜に形成し、この溝を埋めるようにバリア膜であるタンタル（Ｔａ）膜を介してＣｕ膜を形成し、ＣＭＰ法を用いてＣｕ膜を化学的機械研磨し、溝の内部のみにＣｕを残すダマシン法が用いられている。そして、ＣＭＰ法に平坦化された表面上に、ＳｉＣやＳｉＮ等からなるキャップ絶縁膜が形成される。
　このような構造においては、隣接するＣｕ配線の表面とその間の層間絶縁膜の表面とがほぼ同一平面となるため、絶縁体／絶縁体界面にリーク電流が流れ、その電流に随伴して銅原子がエレクトロマイグレーションし、配線間が短絡してしまう。
　このような銅配線間の短絡を防止する技術として、Ｃｕ配線をエッチングしてその表面を層間絶縁膜表面から後退させる技術（以下Ｃｕリセス処理という）が知られている（特許文献１の段落０００２～０００３）。このようなＣｕリセス処理を用いることにより、電界集中が起こる角部からＣｕ原子を排除し、リーク電流が生じてもＣｕ原子のエレクトロマイグレーションを生じないようにすることができる。
　このようなＣｕリセス処理としては、ウェットエッチングを用いる方法と、ＣＦ系ガスを用いたドライエッチングであるプラズマエッチングを用いる方法とがあるが、ドライエッチングはエッチング後に堆積する副生成物をウェットエッチングで除去する必要があり煩雑であって現実的ではない。このため、ウェットエッチングが注目されている（特許文献１の段落０００４）。
特開２００１－２１０６３０号公報
　しかしながら、ウェットエッチングでＣｕリセス処理を行う場合には、Ｃｕ膜と下地のＴａ膜との間で電蝕が生じ、マイクロスリットを発生させてしまう。このようなマイクロスリットは、Ｃｕ／Ｔａ界面の密着面積を減少させるため、エレクトロマイグレーションの起点となり、断線の原因となってしまう。
　したがって、本発明の目的は、煩雑な工程を経ることなく、マイクロスリットの発生による断線が生じ難い、銅配線を含む半導体装置の製造方法を提供することにある。
　本発明によれば、基板上に凹部を有する層間絶縁膜が形成され、層間絶縁膜上にバリア膜を介して前記凹部を埋めるように銅膜を形成した構造体を準備する工程と、前記構造体の前記銅膜を前記バリア膜との界面まで化学機械研磨により除去し、前記凹部内に銅配線を形成する工程と、前記銅配線をエッチングしてその表面を前記層間絶縁膜表面よりも後退させる工程と、前記バリア膜を化学機械研磨により除去する工程とを有し、前記銅配線をエッチングしてその表面を前記層間絶縁膜表面よりも後退させる工程は、前記バリア膜まで除去された構造体を真空状態の有機化合物雰囲気に配置し、前記構造体の前記銅配線表面を含む面に酸素ガスクラスターイオンビームを照射し、前記酸素ガスクラスターイオンビーム中の酸素ガスクラスターイオンにより、前記銅配線の表面の銅を酸化させて酸化銅とするとともに、酸化銅と有機化合物を反応させて前記銅配線を異方的にエッチングする半導体装置の製造方法が提供される。
　本発明において、前記銅配線の銅を酸化させて酸化銅とするとともに、酸化銅と有機化合物を反応させる際のエネルギーは、前記酸素ガスクラスターイオンが前記銅配線に衝突した際の熱により供給され、前記基板を加熱することなくエッチングが行われることが好ましい。この場合に、前記構造体を加熱しないことにより、前記有機化合物の分子を前記銅配線の表面に吸着しやすくし、前記酸素ガスクラスターイオンビームが前記有機化合物分子に妨げられない程度の真空度になるような供給量で前記有機化合物を供給して有機化合物雰囲気を形成するようにすることができる。
　前記銅配線をエッチングしてその表面を前記層間絶縁膜表面よりも後退させる工程は、前記有機化合物雰囲気中の前記構造体へ前記酸素ガスクラスターイオンを連続的に照射し、連続的に銅配線を異方性エッチングすることが好ましい。
　前記バリア膜を化学機械研磨により除去する工程は、前記銅配線をエッチングする工程の後に行うことができる。これは、前記層間絶縁膜がＬｏｗ－ｋ膜で形成されている場合に好適である。また、前記バリア膜を化学機械研磨により除去する工程は、前記銅配線をエッチングする工程の前に行ってもよい。これは、前記層間絶縁膜が、少なくともその表面部分がＳｉＯ２で形成されている場合に可能である。なお、前記層間絶縁膜の少なくともその表面部分がＳｉＯ２で形成されている場合は、前記バリア膜を化学機械研磨により除去する工程を前記銅配線をエッチングする工程の後に行ってもよい。
　前記バリア膜は、Ｔａ膜、ＴａＮ膜、およびＴａ膜とＴａＮ膜との積層膜のいずれかであることが好ましい。また、前記バリア膜を化学機械研磨により除去する工程の後、前記構造体の全面にキャップ絶縁膜を形成する工程をさらに有することが好ましい。
　層間絶縁膜がダメージ耐性の低いＬｏｗ－ｋ膜で形成されている場合、酸素ガスクラスターイオンビームを照射する際に、Ｌｏｗ－ｋ膜が露出しているとダメージが懸念されるが、酸素ガスクラスターイオンビームを照射する際にバリア膜を残存させておくことにより、Ｌｏｗ－ｋ膜へダメージが生じない。
本発明の一実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。 本発明の一実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 Ｃｕリセス処理を行わない場合のＣｕ原子のエレクトロマイグレーションを説明するための図である。 Ｃｕリセス処理を行わない場合のＣｕ原子のエレクトロマイグレーションを説明するための図である。 発明の一実施形態に係る半導体装置の製造方法におけるＣｕリセス処理のメカニズムおよび効果を説明するための図である。 発明の一実施形態に係る半導体装置の製造方法におけるＣｕリセス処理のメカニズムおよび効果を説明するための図である。 発明の一実施形態に係る半導体装置の製造方法におけるＣｕリセス処理のメカニズムおよび効果を説明するための図である。
　以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
　図１は、本発明の一実施形態に係る半導体装置の製造方法を説明するためのフローチャート、図２はその方法を説明するための工程断面図である。
　まず、シリコン等の半導体基板１０上にＳｉＣ等のエッチングストッパ膜１１、ＴＥＯＳ等の低誘電率（Ｌｏｗ－ｋ）膜やＳｉＯ２等からなる層間絶縁膜１２を形成した後、フォトリソグラフィによりパターン形成されたマスク材を用いてドライエッチングにより銅配線が埋め込まれる凹部であるトレンチ１３を形成し、その後、トレンチ１３内部を含む全面にバリア膜１４を形成した後、例えばＣｕめっきにより銅（Ｃｕ）膜１５を形成し、複数配列されたトレンチ１３内に配線となるＣｕが埋め込まれた状態の構造体（基板）を準備する（工程１、図２（ａ））。バリア膜１４としては、Ｔａ、ＴａＮ、またはＴａ／ＴａＮの積層膜を好適に用いることができる。また、Ｃｕ膜１５の表面は、トレンチ１３の上端よりも高くなるようにする。
　次いで、化学機械研磨（ＣＭＰ）によりＣｕ膜１５をバリア膜１４との界面まで除去し、Ｃｕをトレンチ内のみに残存させてＣｕ配線を形成する（工程２、図２（ｂ））。トレンチ１３内のＣｕ配線１６の上面は、バリア膜１４の露出した表面とほぼ同じ高さとなる。
　この後、図３Ａに示すように、さらにＣＭＰによりバリア膜１４を除去し、全面にキャップ絶縁膜１７を形成すると、Ｃｕ配線１６の表面とその間の層間絶縁膜１２の表面とがほぼ同一平面となるため、層間絶縁膜１２とキャップ絶縁膜１７との界面にリーク電流が流れ、図３Ｂに示すように、その電流に随伴してＣｕ原子がエレクトロマイグレーションし、Ｃｕ配線１６間が短絡してしまう。
　以下、詳細に説明する。
　隣接するＣｕ配線１６の一方をＡ他方をＢとすると、これら配線Ａおよび配線Ｂ間にはバイアスがかけられている。層間絶縁膜１２とキャップ絶縁膜１７との間には、リーク電流防止処理が施されているが、バルクに比べてリーク電流が流れやすくなっている。配線間距離が短いところでは強電界がかかっており、最も強い電界がかかるのは配線の角である。したがって、配線Ａの角から流れたリーク電流は層間絶縁膜１２とキャップ絶縁膜１７との界面を通って配線Ｂへと流れる。この電流の流れによりエレクトロマイグレーション現象が起き、配線Ａの角にあるＣｕ原子が層間絶縁膜１２とキャップ絶縁膜１７との界面に分布していき、Ｃｕは電流を流すことから見かけの配線間距離が狭まったことになり、徐々にリーク電流が大きくなる。そして、この界面へのＣｕ原子の分布が広がっていくと、最終的に配線Ａおよび配線Ｂ間が短絡してしまう。
　そこで、本実施形態では、Ｃｕ膜１５のＣＭＰの後、トレンチ１３内のＣｕ配線１６をエッチングしてその表面を層間絶縁膜１２の表面から後退させるＣｕリセス処理を行う（工程３）。Ｃｕリセス処理を用いることにより、電界集中が起こる角部からＣｕ原子を排除し、リーク電流が生じてもＣｕ原子のエレクトロマイグレーションを生じないようにすることができる。
　Ｃｕは通常のＣＦ系ガスを用いたドライエッチングではエッチングし難い材料であり、ドライエッチングができたとしてもエッチング後に堆積する副生成物をウェットエッチングで除去しなければならず煩雑であることから、従来はウェットエッチングによりＣｕリセス処理を行っていた。
　しかし、ウェットエッチングの場合には、薬液としてＨＦ＋Ｈ２Ｏ２、ＨＮＯ３、Ｈ２ＳＯ４等が用いられ、エッチングによりＣｕ表面に欠陥が生じたり、粒界のエッチングレートが高いため表面のラフネスが大きいという問題がある。また、さらに大きな問題として、Ｃｕとバリア膜としてのＴａの間のＣｕ／Ｔａ界面において電蝕反応が生じ、Ｃｕの電子がＴａに引き抜かれることによりＣｕが溶解し、Ｃｕ／Ｔａ界面にマイクロスリットと称されるスパイクエッチングが生じることが挙げられる。このようなスパイクエッチングが生じると、Ｃｕ／Ｔａ界面の密着面積を減らすため、配線に流れる電流により、エレクトロマイグレーションの起点となり、配線の断線につながってしまう。
　そこで、本実施形態では工程３のＣｕリセス処理を、以下に示す全く新しいドライプロセスにより実施する。
　すなわち、図２（ｂ）の構造体をエッチング装置のチャンバ（図示せず）内に搬入し、チャンバ内を高真空雰囲気にした後、酢酸等の有機化合物を供給して有機化合物雰囲気とし（工程３－１、図２（ｃ））、かつ構造体の表面にＯ２ガスクラスターイオンビーム（Ｏ２－ＧＣＩＢ）を照射する（工程３－２，図２（ｄ））。これにより、Ｃｕが酸化されるとともに、酸化銅と有機化合物とが反応してＣｕ配線１６がエッチングされる。このとき、例えば、上記構造体（基板）を駆動装置によりスキャンさせてＯ２－ＧＣＩＢが構造体の全面に照射されるようにする。
　Ｏ２－ＧＣＩＢは、ノズルから圧力を調整しつつＯ２ガス分子を噴射してＯ２分子がファンデルワールス力により数個から数万個凝集したＯ２クラスター流とし、これをイオナイザーでイオン化するとともに加速器により加速することにより形成される。すなわち、Ｏ２－ＧＣＩＢは、Ｏ２クラスターがイオン化されて形成されたＯ２ガスクラスターイオン（Ｏ２－ＧＣＩ）をビーム状にしたものである。なお、ＧＣＩＢを形成するための装置については、例えば米国特許出願公開第２００６／０１０５５７０号明細書に詳しく記載されている。
　この際の工程３におけるドライエッチングによるＣｕリセス処理のメカニズムおよび効果を図４を参照して説明する。
　本実施形態では、Ｏ２－ＧＣＩＢの衝突によって得られた熱によりＣｕリセス処理を行うため、構造体（基板）は加熱されずに常温で保持されている。そのため、図４Ａに示すようにＣｕ配線１６の表面を含む構造体の全面に十分な量の有機化合物分子（酢酸分子）１８が吸着した状態となる。この状態で、Ｏ２－ＧＣＩＢを照射することにより、図４Ｂに示すようにＯ２－ＧＣＩ１９が構造体に向かって直進する。そして、図４Ｃに示すように、Ｏ２－ＧＣＩ１９がＣｕ配線１６に衝突すると、その際の衝突エネルギーにより、Ｏ２－ＧＣＩ１９の酸素の一部が反跳酸素となるとともに、表面のＣｕの一部がスパッタされ、酸素の他の一部は（１）式のようなＣｕの酸化に寄与する。また、衝突エネルギーの残部は熱に変換され、この熱により、（１）の酸化反応がより促進されるとともに、有機化合物である酢酸の場合には（２）式に従って酸化銅と酢酸の反応が促進され、揮発性のＣｕ（ＣＨ３ＣＯＯ）とＨ２Ｏが生じてＣｕ配線１６から酸化銅分子が脱離する。また、有機化合物の供給およびＯ２－ＧＣＩＢの照射を継続的に行うことにより、構造体（基板）を加熱することなく、これら（１）、（２）式の反応が連続的に生じ、これによりＣｕ配線１６が高いエッチングレートでエッチングされる。
　２Ｃｕ＋Ｏ→Ｃｕ２Ｏ　（１）
　Ｃｕ２Ｏ＋２ＣＨ３ＣＯＯＨ→２Ｃｕ（ＣＨ３ＣＯＯ）↑＋Ｈ２Ｏ↑　（２）
　上記（２）式の反応は、通常、常温では生じないが、Ｏ２－ＧＣＩの衝突により生じた熱により進行する。
　このエッチングに際しては、Ｏ２－ＧＣＩ１９は直進性があるため、図２（ｅ）に示すように、Ｃｕ配線１６の上部を異方的にエッチングすることができ、電界集中が起こる角部からＣｕ原子を有効に排除することができる。この際のエッチング深さは、３０～９０ｎｍ程度でよい。
　この場合に、Ｏ２－ＧＣＩ１９は、数個から数万個の酸素分子や酸素原子がファンデルワールス力により緩やかに束縛された状態となっており、サイズが大きいので、Ｏ２－ＧＣＩ１９がＣｕ配線１６に衝突した際に、内部に入り込み難い。このため、衝突エネルギーは主にＣｕ配線１６の表面部分に作用し、表面部分で反応が生じ、Ｃｕ配線１６の表面から順次内部に向けて所望の深さだけ異方的にエッチングされるので、形状性が良好であるとともに、Ｃｕ配線１６の内部の不所望の酸化は生じ難い。また、上述のように、基本的に常温プロセスであり、有機化合物の量が少なくてよく、１０－４～１０－６Ｔｏｒｒのオーダーの低圧で処理が可能であるため、有機化合物分子とＯ２－ＧＣＩとの衝突を無視することができ、有機化合物分子がＯ２－ＧＣＩの照射を妨げることがなく、高い反応効率を得ることができる。さらに、上記（１）、（２）の反応は生成物が揮発して排気されるため、副生成物の付着がなく、副生成物除去のような煩雑な工程が不要である。また、ドライエッチングであるため、ウェットエッチングのようなマイクロスリットが形成されることによる断線のおそれがない。
　工程３－１の有機化合物としては、典型的には有機酸を用いることができる。有機酸としては例示した酢酸に代表されるカルボン酸（一般式：Ｒ－ＣＯＯＨ（Ｒは水素、又は直鎖もしくは分枝鎖状のＣ１～Ｃ２０のアルキル基もしくはアルケニル基、好ましくはメチル、エテル、プロピル、ブチル、ペンチル又はヘキシル）を好適に用いることができる。酢酸以外の他のカルボン酸としては、蟻酸（ＨＣＯＯＨ）、プロピオン酸（ＣＨ３ＣＨ２ＣＯＯＨ）、酪酸（ＣＨ３（ＣＨ２）２ＣＯＯＨ）、吉草酸（ＣＨ３（ＣＨ２）３ＣＯＯＨ）などを挙げることができる。カルボン酸の中では、蟻酸（ＨＣＯＯＨ）、酢酸（ＣＨ３ＣＯＯＨ）、プロピオン酸（ＣＨ３ＣＨ２ＣＯＯＨ）が特に好ましい。また、Ｈ（ｈｆａｃ）等を用いることもできる。また、アルコールやアルデヒド等の酸化銅と反応してＣｕを除去することができる他の有機化合物も適用可能である。
　酢酸以外の蟻酸やプロピオン酸等の他の有機化合物（有機酸）を用いた場合も上記（２）式と同様な反応が生じてエッチングを進行させることができる。
　以上のような工程３が終了した後、ＣＭＰによりバリア膜１４を除去する（工程４、図２（ｆ））。その後、全面にＳｉＣやＳｉＮ等からなるキャップ絶縁膜１７を形成する（工程５、図２（ｇ））。これにより、Ｃｕ配線１６の表面が層間絶縁膜１２の表面から所望の深さで後退した構造が得られ、電界集中が起こる角部からＣｕ原子が排除され、リーク電流が生じてもＣｕ原子が上昇する駆動力がないため移動することができず、Ｃｕ原子のエレクトロマイグレーションによるＣｕ配線１６間の短絡を有効に防止することができる。
　工程３において、Ｏ２－ＧＣＩＢは構造体の全面に照射されるため、層間絶縁膜１２がダメージ耐性の低いＬｏｗ－ｋ膜で形成されている場合、それが露出しているとＬｏｗ－ｋ膜にＯ２－ＧＣＩＢが照射されることによるダメージが懸念される。しかし、本実施形態では、Ｏ２－ＧＣＩＢを照射する際に、Ｃｕ配線１６以外のフィールド部分にはＴａ系膜であるバリア膜１４が残存しており、Ｏ２－ＧＣＩＢを照射してもバリア膜１４がダメージを受けるだけで、層間絶縁膜１２を構成するＬｏｗ－ｋ膜へのダメージは生じない。また、Ｏ２－ＧＣＩＢによりダメージを受けたバリア膜１４はその後除去されるため、ダメージの影響は残らない。
　なお、層間絶縁膜１２として、ＳｉＯ２膜を用いる場合や、Ｌｏｗ－ｋ膜の表面にＳｉＯ２膜を設けて、Ｌｏｗ－ｋ膜を保護する構造をとった場合には、層間絶縁膜１２の表面にＳｉＯ２膜が存在することになるが、ＳｉＯ２膜はＯ２－ＧＣＩＢに対するダメージ耐性が比較的高いため、Ｃｕリセス処理を行う前にバリア膜１４を除去してＯ２－ＧＣＩＢが層間絶縁膜１２の表面に照射されるようにしてもよい。もちろん、この場合にも上記のようにＣｕリセス処理の後にバリア膜１４を除去してもよい。
　本実施形態によれば、銅配線をエッチングしてその表面を層間絶縁膜表面よりも後退させる際に、バリア膜まで除去された構造体を真空状態の有機化合物雰囲気に配置し、構造体の銅配線表面を含む面に酸素ガスクラスターイオンビームを照射し、酸素ガスクラスターイオンビーム中の酸素ガスクラスターイオンにより、銅配線の表面の銅を酸化させて酸化銅とするとともに、酸化銅と有機化合物を反応させて銅配線を異方的にエッチングするので、銅の酸化および酸化銅と有機化合物との反応を効率よくかつ良好な形状性をもって連続的に行うことができる。また、これらの反応により生成した物質は揮発して排気されるため副生成物の付着がなく、副生成物除去のような煩雑な工程が不要である。また、ドライエッチングであるため、ウェットエッチングのようなマイクロスリットが形成されることによる断線のおそれがない。
　以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、種々変形可能であることは言うまでもない。
１０…半導体基板
１１…エッチングストッパ膜
１２…層間絶縁膜
１３…トレンチ（凹部）
１４…バリア膜
１５…Ｃｕ膜
１６…Ｃｕ配線
１７…キャップ絶縁膜
１８…有機化合物分子
１９…Ｏ２－ＧＣＩ

Claims (12)

  1. 　基板上に凹部を有する層間絶縁膜が形成され、層間絶縁膜上にバリア膜を介して前記凹部を埋めるように銅膜を形成した構造体を準備する工程と、
    　前記構造体の前記銅膜を前記バリア膜との界面まで化学機械研磨により除去し、前記凹部内に銅配線を形成する工程と、
    　前記銅配線をエッチングしてその表面を前記層間絶縁膜表面よりも後退させる工程と、
    　前記バリア膜を化学機械研磨により除去する工程と
    を有し、
    　前記銅配線をエッチングしてその表面を前記層間絶縁膜表面よりも後退させる工程は、
    　前記バリア膜まで除去された構造体を真空状態の有機化合物雰囲気に配置し、前記構造体の前記銅配線表面を含む面に酸素ガスクラスターイオンビームを照射し、前記酸素ガスクラスターイオンビーム中の酸素ガスクラスターイオンにより、前記銅配線の表面の銅を酸化させて酸化銅とするとともに、酸化銅と有機化合物を反応させて前記銅配線を異方的にエッチングする、半導体装置の製造方法。
  2. 　前記銅配線の銅を酸化させて酸化銅とするとともに、酸化銅と有機化合物を反応させる際のエネルギーは、前記酸素ガスクラスターイオンが前記銅配線に衝突した際の熱により供給され、前記基板を加熱することなくエッチングが行われる、請求項１に記載の半導体装置の製造方法。
  3. 　前記構造体を加熱しないことにより、前記有機化合物の分子を前記銅配線の表面に吸着しやすくし、前記酸素ガスクラスターイオンビームが前記有機化合物分子に妨げられない程度の真空度になるような供給量で前記有機化合物を供給して有機化合物雰囲気を形成する、請求項２に記載の半導体装置の製造方法。
  4. 　前記銅配線をエッチングしてその表面を前記層間絶縁膜表面よりも後退させる工程は、前記有機化合物雰囲気中の前記構造体へ前記酸素ガスクラスターイオンを連続的に照射し、連続的に銅配線を異方性エッチングする、請求項１に記載の半導体装置の製造方法。
  5. 　前記バリア膜を化学機械研磨により除去する工程は、前記銅配線をエッチングする工程の後に行われる、請求項１に記載の半導体装置の製造方法。
  6. 　前記層間絶縁膜がＬｏｗ－ｋ膜で形成されている、請求項５に記載の半導体装置の製造方法。
  7. 　前記バリア膜を化学機械研磨により除去する工程は、前記銅配線をエッチングする工程の前に行われる、請求項１に記載の半導体装置の製造方法。
  8. 　前記層間絶縁膜は、少なくともその表面部分がＳｉＯ２で形成されている、請求項５に記載の半導体装置の製造方法。
  9. 　前記有機化合物は有機酸である、請求項１に記載の半導体装置の製造方法。
  10. 　前記有機酸はカルボン酸である、請求項９に記載の半導体装置の製造方法。
  11. 　前記バリア膜は、Ｔａ膜、ＴａＮ膜、およびＴａ膜とＴａＮ膜との積層膜のいずれかである、請求項１に記載の半導体装置の製造方法。
  12. 　前記バリア膜を化学機械研磨により除去する工程の後、前記構造体の全面にキャップ絶縁膜を形成する工程をさらに有する、請求項１に記載の半導体装置の製造方法。
PCT/JP2012/070661 2011-09-21 2012-08-14 半導体装置の製造方法 WO2013042491A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020147007142A KR20140063707A (ko) 2011-09-21 2012-08-14 반도체 장치의 제조 방법
US14/221,711 US8951908B2 (en) 2011-09-21 2014-03-21 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011205555A JP5764445B2 (ja) 2011-09-21 2011-09-21 半導体装置の製造方法
JP2011-205555 2011-09-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/221,711 Continuation US8951908B2 (en) 2011-09-21 2014-03-21 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2013042491A1 true WO2013042491A1 (ja) 2013-03-28

Family

ID=47914270

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/070661 WO2013042491A1 (ja) 2011-09-21 2012-08-14 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8951908B2 (ja)
JP (1) JP5764445B2 (ja)
KR (1) KR20140063707A (ja)
TW (1) TW201331999A (ja)
WO (1) WO2013042491A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147613B2 (en) * 2014-06-30 2018-12-04 Tokyo Electron Limited Neutral beam etching of Cu-containing layers in an organic compound gas environment
US9735019B2 (en) 2014-09-05 2017-08-15 Tel Epion Inc. Process gas enhancement for beam treatment of a substrate
SG10201606197XA (en) * 2015-08-18 2017-03-30 Ebara Corp Substrate adsorption method, substrate holding apparatus, substrate polishing apparatus, elastic film, substrate adsorption determination method for substrate holding apparatus, and pressure control method for substrate holding apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200684A (ja) * 2002-12-16 2004-07-15 Internatl Business Mach Corp <Ibm> 選択的キャッピングおよび無電解めっきに利用可能な銅リセス・プロセス
JP2006120664A (ja) * 2004-10-19 2006-05-11 Nec Electronics Corp 半導体装置の製造方法
JP2009043975A (ja) * 2007-08-09 2009-02-26 Tokyo Electron Ltd ドライクリーニング方法、基板処理装置、半導体装置の製造方法及び記憶媒体
JP2010027788A (ja) * 2008-07-17 2010-02-04 Tokyo Electron Ltd 銅の異方性ドライエッチング方法および装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907151B2 (ja) 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
US7709344B2 (en) * 2005-11-22 2010-05-04 International Business Machines Corporation Integrated circuit fabrication process using gas cluster ion beam etching
US7772110B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing
US8242019B2 (en) * 2009-03-31 2012-08-14 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
JP5851951B2 (ja) * 2011-09-21 2016-02-03 東京エレクトロン株式会社 エッチング方法、エッチング装置、および記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200684A (ja) * 2002-12-16 2004-07-15 Internatl Business Mach Corp <Ibm> 選択的キャッピングおよび無電解めっきに利用可能な銅リセス・プロセス
JP2006120664A (ja) * 2004-10-19 2006-05-11 Nec Electronics Corp 半導体装置の製造方法
JP2009043975A (ja) * 2007-08-09 2009-02-26 Tokyo Electron Ltd ドライクリーニング方法、基板処理装置、半導体装置の製造方法及び記憶媒体
JP2010027788A (ja) * 2008-07-17 2010-02-04 Tokyo Electron Ltd 銅の異方性ドライエッチング方法および装置

Also Published As

Publication number Publication date
KR20140063707A (ko) 2014-05-27
US20140206187A1 (en) 2014-07-24
US8951908B2 (en) 2015-02-10
JP2013069742A (ja) 2013-04-18
TW201331999A (zh) 2013-08-01
JP5764445B2 (ja) 2015-08-19

Similar Documents

Publication Publication Date Title
US20170011887A1 (en) Uv-assisted reactive ion etch for copper
TWI478234B (zh) 氮化矽膜之蝕刻方法
KR102066251B1 (ko) 도전성 피처 형성 및 구조물
CN101606234B (zh) 蚀刻方法及存储介质
JP5851951B2 (ja) エッチング方法、エッチング装置、および記憶媒体
TW201448030A (zh) 脈衝式直流電漿蝕刻方法以及設備
KR20100122701A (ko) 반도체 소자의 제조방법
JP2009043975A (ja) ドライクリーニング方法、基板処理装置、半導体装置の製造方法及び記憶媒体
CN103608898A (zh) 藉由紫外线辅助的光化学沉积而对等离子体损坏的低介电常数薄膜的介电恢复
JP7357778B2 (ja) 金属の原子層エッチング
US11069530B2 (en) Etching platinum-containing thin film using protective cap layer
KR20030081169A (ko) 에칭 방법
JP2008198659A (ja) プラズマエッチング方法
JP5764445B2 (ja) 半導体装置の製造方法
KR102317702B1 (ko) 유기 화합물 가스 환경에서의 구리 함유층들의 중성 빔 에칭
TW201216364A (en) Etching method and etching device
CN101764081B (zh) 连接孔的制造方法
CN104900520A (zh) 半导体器件的形成方法
JP2005303191A (ja) 半導体装置の製造方法
CN106158724A (zh) 半导体结构的形成方法
JP2009194017A (ja) 半導体装置の製造方法
CN104752310A (zh) 半导体器件的制作方法
CN105762107A (zh) 半导体结构的形成方法
TW202338066A (zh) 鉬的蝕刻方法
JP2008060238A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12834297

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147007142

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12834297

Country of ref document: EP

Kind code of ref document: A1