JP7357778B2 - 金属の原子層エッチング - Google Patents

金属の原子層エッチング Download PDF

Info

Publication number
JP7357778B2
JP7357778B2 JP2022517970A JP2022517970A JP7357778B2 JP 7357778 B2 JP7357778 B2 JP 7357778B2 JP 2022517970 A JP2022517970 A JP 2022517970A JP 2022517970 A JP2022517970 A JP 2022517970A JP 7357778 B2 JP7357778 B2 JP 7357778B2
Authority
JP
Japan
Prior art keywords
layer
cobalt
copper
hexafluoroacetylacetonate
oxidized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022517970A
Other languages
English (en)
Other versions
JP2022549244A (ja
Inventor
ニティン ディーパク，
プレルナ ソンサリア ゴラディア，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022549244A publication Critical patent/JP2022549244A/ja
Application granted granted Critical
Publication of JP7357778B2 publication Critical patent/JP7357778B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示の実施形態は、一般に、半導体製造用途のための基板上の銅層、コバルト層、および／またはアルミニウム層を選択的にエッチングするための方法に関する。
半導体デバイスの次世代の超大規模集積（ＶＬＳＩ）および極超大規模集積（ＵＬＳＩ）にとって、サブハーフミクロン以下の特徴を高信頼で生産することは重要な技術的課題の１つである。しかしながら、回路技術の限界が押し上げられるにつれて、ＶＬＳＩおよびＵＬＳＩ技術の寸法が縮小し、さらなる処理能力が求められている。次世代デバイスの回路密度が高まるにつれて、ビア、トレンチ、コンタクト、ゲート構造、および他の特徴などの相互接続部、ならびにその間の誘電体材料の幅は、４５ｎｍ、３２ｎｍ、さらにはそれ以下の寸法に縮小しているが、誘電体層の厚さは実質的に一定のままであるため、結果として特徴のアスペクト比が増大する。
基板上に配置されたフィルムスタック内の相互接続構造体のようなこれらの特徴を形成する際、湿式エッチングプロセスまたはイオンエッチングプロセスがしばしば利用される。湿式化学エッチングプロセスは好ましいものではなく、イオンエッチング法はエッチングされた表面を粗くする可能性がある。さらに、従来のエッチャントは、ある材料を構造内に存在する別の材料よりも優先してエッチングするための選択性が低く、その結果、相互接続構造体をエッチングする際、傷つきやすい基板が損傷する可能性がある。
したがって、当技術分野では、基板に損傷を与えることなく相互接続構造体をエッチングする改良された方法が必要とされている。
本開示は、一般に、基板半導体製造用途で銅層、コバルト層、および／またはアルミニウム層を選択的にエッチングするための方法に関する。１つまたは複数の銅層、コバルト層、またはアルミニウム層を含む基板は、処理チャンバに移送される。銅層、コバルト層、またはアルミニウム層の表面が酸化される。次いで、酸化された銅、コバルト、またはアルミニウムの表面は、ヘキサフルオロアセチルアセトナート蒸気に曝露される。ヘキサフルオロアセチルアセトナート蒸気は、酸化された銅、コバルト、またはアルミニウムの表面と反応して揮発性化合物を形成し、次いで、揮発性化合物はチャンバから送り出される。酸化された銅、コバルト、またはアルミニウムの表面とヘキサフルオロアセチルアセトナート蒸気との反応は、銅、コバルト、またはアルミニウムの表面を選択的に原子層エッチングする。
一実施形態では、第１の層をエッチングする方法は、処理チャンバ内で第１の層の第１の表面を酸化させることと、第１の層の酸化された第１の表面を、約１００℃から約３００℃の温度でヘキサフルオロアセチルアセトナート蒸気に曝露して、揮発性化合物を形成することと、揮発性化合物を処理チャンバから送り出すこととを含む。
別の実施形態では、銅層をエッチングする方法は、処理チャンバ内で銅層の表面を酸化させることと、銅層の酸化された表面をヘキサフルオロアセチルアセトナート蒸気に曝露して、銅（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を形成することと、銅（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を処理チャンバから送り出すこととを含む。
さらに別の実施形態では、コバルト層をエッチングする方法は、処理チャンバ内でコバルト層の表面を酸化させることと、コバルト層の酸化された表面をヘキサフルオロアセチルアセトナート蒸気に曝露して、コバルト（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を形成することと、コバルト（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を処理チャンバから送り出すこととを含む。
本開示の上記の特徴を詳細に理解できるように、上記で簡単に要約した本開示を、添付の図面にいくつかが図示された実施形態を参照してより具体的に説明する。しかしながら、添付の図面は例示的な実施形態のみを示しており、したがって、その範囲を制限するものと見なされるべきではなく、他の同等に効果的な実施形態も認められることに留意されたい。
一実施形態による、基板上の層を原子層エッチングするために利用される例示的な処理チャンバを示す図である。 一実施形態による、シャワーヘッドを含む処理チャンバ内の基板上に配置された第１の層の原子層エッチングの概略図である。 一実施形態による、基板上に配置された銅層を原子層エッチングする方法を示す図である。 一実施形態による、基板上に配置されたコバルト層を原子層エッチングする方法を示す図である。
理解を容易にするために、可能な場合は、図に共通する同一の要素を示すために同一の参照番号が使用されている。一実施形態の要素および特徴は、さらに説明することなく他の実施形態に有利に組み込まれ得ることが企図される。
本開示は、一般に、基板半導体製造用途で銅層、コバルト層、および／またはアルミニウム層を選択的にエッチングするための方法に関する。１つまたは複数の銅層、コバルト層、またはアルミニウム層を含む基板は、処理チャンバに移送される。銅層、コバルト層、またはアルミニウム層の表面が酸化される。次いで、酸化された銅、コバルト、またはアルミニウムの表面は、ヘキサフルオロアセチルアセトナート蒸気に曝露される。ヘキサフルオロアセチルアセトナート蒸気は、酸化された銅、コバルト、またはアルミニウムの表面と反応して揮発性化合物を形成し、次いで、揮発性化合物はチャンバから排出される。酸化された銅、コバルト、またはアルミニウムの表面とヘキサフルオロアセチルアセトナート蒸気との反応は、銅、コバルト、またはアルミニウムの表面を選択的に原子層エッチングする。
図１は、一実施形態による、基板１０２上の層を原子層エッチング（ＡＬＥ）するために利用される例示的な処理チャンバ１００を示す。処理チャンバ１００は、処理量１０８を含む。処理量１０８内には、基板１０２を支持するための基板支持体１０４、およびシャワーヘッド１０６が配置される。シャワーヘッド１０６は、加熱式シャワーヘッドであってもよい。シャワーヘッド１０６は、１つまたは複数の供給ライン１１２を介してガス源１１０に結合される。ガス源１１０および供給ライン１１２は、ガスをシャワーヘッド１０６に送達し、次いで、シャワーヘッド１０６は、ガスを処理量１０８に分散させて、基板１０２を処理する。シャワーヘッド１０６は、基板１０２を加熱するために、また酸化剤、蒸気、およびプラズマなどの化合物を基板の表面に分散させるために使用され得る。
基板支持体１０４は、真空ポンプ１１４に結合される。真空ポンプ１１４は、ガスを処理量１０８から排出して、処理チャンバ１００からガスを除去するように構成される。基板支持体１０４は、基板支持体１０４を移動させるためのアクチュエータ（図示せず）に接続され得る。例えば、基板支持体１０４は、ｚ方向に上昇または下降してシャワーヘッド１０６の近くに移動するように構成され得る。処理チャンバ１００は、ここでは図示も説明もされていないいくつかの他の要素または構成要素を含み得る。したがって、処理チャンバ１００は、限定することを意図したものではない。
図２Ａ～図２Ｄは、一実施形態による、加熱式シャワーヘッド２０６を含む処理チャンバ２００内の基板２０２上に配置された第１の層２０４の原子層エッチングの概略図を示す。処理チャンバ２００は、図１の処理チャンバ１００であってもよい。第１の層２０４は、銅、コバルト、またはアルミニウムを含み得る。一実施形態では、基板２０２は、ＳｉＯ２またはＳｉＮを含む。図２Ａ～図２Ｄについては、以下の図３および図４で説明する。
図３は、一実施形態による、基板２０２上に配置された第１の層２０４を原子層エッチングする方法３００を示しており、第１の層２０４は銅（Ｃｕ）層である。図３では第１の層２０４として銅が使用されているが、第１の層２０４は、アルミニウムなどの別の金属であってもよい。基板２０２は、最初に処理チャンバ２００に移送される。基板２０２は、基板２０２上に銅層２０４がすでに堆積されている状態で処理チャンバ２００に移送されてもよく、または処理チャンバ２００内の基板上に銅層２０４が堆積されてもよい。
動作３０２において、基板２０２上に配置された銅層２０４は、図２Ａに示すように、酸化剤２０８または酸化性物質を使用して酸化される。銅層２０４を含む基板２０２は、シャワーヘッド２０６から第１の距離Ｄ１にある。酸化剤２０８は、Ｏ３、Ｏ２、Ｏ２プラズマ、または水を含み得る。一実施形態では、銅層２０４は、酸素イオン、および約２０Ｖから約３０Ｖの電圧などの低エネルギーの電気的バイアスを使用して方向性をもって酸化され得、その結果、約１０ｅＶから約２０ｅＶのイオンエネルギー、および数十アンペアほどの放電電流がもたらされて、高イオン密度が得られる。放電電流を調整して、酸化速度を変えることができる。そのような実施形態では、酸素イオンまたは酸素ラジカルに曝露された銅層２０４の一部分のみが酸化され得るので、銅層２０４の酸化は選択性が高まる可能性がある。さらに、酸素イオンの方向性を使用し、エッチングが不要な領域をマスキングすることで、方向性のある酸化選択性を提供することができる。例えば、銅層２０４がビア内または孔内に配置されている場合、ビアまたは孔の側壁を酸化させないまま、ビアまたは孔の底部のみを酸化させることができる。
銅層２０４を酸化させることにより、銅層の酸化部分２１０は、第１の化学式、
２Ｃｕ（ｓ）＋酸化性物質→Ｃｕ２Ｏまたは２ＣｕＯ （式１）
に基づいて、銅（Ｉ）酸化物（すなわち、第１銅酸化物）（ＣＵ２Ｏ）または銅（ＩＩ）酸化物（すなわち、第２銅酸化物）（２ＣｕＯ）を形成する。
動作３０４において、銅層２０４の酸化部分２１０は、図２Ｂに示すように、ヘキサフルオロアセチルアセトナート（Ｈ（ｈｆａｃ））蒸気２１２に曝露される。一実施形態では、銅層２０４の酸化部分２１０は、約１００℃から約３００℃の温度でＨ（ｈｆａｃ）２１２に曝露され得るか、または（図２Ｃに示すように）銅層２０４の酸化部分２１０は、最初にＨ（ｈｆａｃ）２１２に曝露され、その後続いて加熱され得る。そのような実施形態では、銅層２０４の酸化部分２１０を加熱するために、基板２０２は、図２Ｃに示すように、基板２０２がシャワーヘッド２０６から第１の距離Ｄ１よりも短い第２の距離Ｄ２にあるように、加熱されたシャワーヘッド２０６に近づけられ得る。
別の実施形態では、Ｈ（ｈｆａｃ）蒸気２１２に曝露された銅層２０４の酸化部分２１０は、図２Ｄに示すように、約１０ｅＶから約２０ｅＶなどの低イオンエネルギー、および数十アンペアほどの放電電流で、方向性アルゴン（Ａｒ＋）イオン２１６によって衝突されて、高イオン密度が得られる。Ａｒ＋イオン２１６の衝突は、図２Ｃに記載したように銅層２０４の酸化部分２１０を加熱するのではなく、極低温から室温まで（すなわち、Ｃｕ（ｈｆａｃ）２の沸点未満）の間で発生し得る。
銅層２０４の酸化部分２１０をＨ（ｈｆａｃ）２１２に曝露すると、ｈｆａｃと銅層２０４のエッチングされた酸化銅とを含む揮発性化合物Ｃｕ（ｈｆａｃ）２２１４が形成される。Ｈ（ｈｆａｃ）は、銅層２０４の表面上の酸素をｈｆａｃで置き換え、Ｃｕ（ｈｆａｃ）２２１４を形成する。したがって、銅層２０４の酸化部分２１０のみがエッチングされ、下にある金属層はエッチングされない。銅層２０４の酸化部分２１０のＨ（ｈｆａｃ）への曝露の化学反応は、（ＣＵ２Ｏで始まる）第２の化学式または（ＣｕＯで始まる）第３の化学式、
Ｃｕ２Ｏ＋２Ｈ（ｈｆａｃ）（ｇ）→Ｃｕ（ｓ）＋Ｃｕ（ｈｆａｃ）２（ｇ）＋Ｈ２Ｏ（ｇ） （式２）
ＣｕＯ＋２Ｈ（ｈｆａｃ）（ｇ）→Ｃｕ（ｈｆａｃ）２（ｇ）＋Ｈ２Ｏ（ｇ） （式３）
において示される。
図２Ｃで述べたように銅層２０４の酸化部分２１０が加熱されると、揮発性化合物は気体状態であるので、揮発性化合物Ｃｕ（ｈｆａｃ）２２１４は基板２０２の表面を離れる。同様に、図２Ｄに示すように、Ｃｕ（ｈｆａｃ）２２１４が、Ｃｕ（ｈｆａｃ）２の沸点未満の温度で方向性Ａｒ＋イオン２１６によって衝突されると、Ａｒ＋イオン２１６の衝突は、Ｃｕ（ｈｆａｃ）２２１４の頂面の結合を破壊し、これにより揮発性化合物Ｃｕ（ｈｆａｃ）２が基板２０２の表面から離れる。揮発性化合物が基板２０２の表面を離れると、銅層２０４のエッチングされていない部分は残る可能性がある。
動作３０６において、形成された化合物Ｃｕ（ｈｆａｃ）２は、処理チャンバ２００から排出される。方法３００を１回または複数回繰り返して、層ごとに銅層を選択的にエッチングして、より多くの制御を提供してもよい。揮発性銅化合物を形成するためにＨ（ｈｆａｃ）が使用されるが、１，１，１，３，３，３－ヘキサフルオロ－２－プロパノール、ヘキサフルオロ－ｔｅｒｔ－ブトキシドアセチルアセトン、テトラフルオロプロパノールなどの他の有機蒸気が使用されてもよい。したがって、Ｈ（ｈｆａｃ）は一例として使用されており、限定することを意図したものではない。
図４は、別の実施形態による、基板２０２上に配置された第１の層２０４を原子層エッチングする方法４００を示しており、第１の層２０４はコバルト（Ｃｏ）層である。図４では第１の層２０４としてコバルトが使用されているが、第１の層２０４は、アルミニウムなどの別の金属であってもよい。基板２０２は、最初に処理チャンバ２００に移送される。基板２０２は、基板２０２上にコバルト層２０４がすでに堆積されている状態で処理チャンバ２００に移送されてもよく、または処理チャンバ２００内の基板上にコバルト層２０４が堆積されてもよい。
動作４０２において、基板２０２上に配置されたコバルト層２０４は、図２Ａに示すように、酸化剤２０８または酸化性物質を使用して酸化される。コバルト層２０４を含む基板２０２は、シャワーヘッド２０６から第１の距離Ｄ１にある。酸化剤２０８は、Ｏ３、Ｏ２、Ｏ２プラズマ、または水を含み得る。一実施形態では、コバルト層２０４は、酸素イオン、および約２０Ｖから約３０Ｖの電圧などの低エネルギーの電気的バイアスを使用して方向性をもって酸化され得、その結果、約１０ｅＶから約２０ｅＶのイオンエネルギー、および数十アンペアほどの放電電流がもたらされ、高イオン密度が得られる。放電電流を調整して、酸化速度を変えることができる。そのような実施形態では、酸素イオンまたは酸素ラジカルに曝露されたコバルト層２０４の一部分のみが酸化され得るので、コバルト層２０４の酸化は選択性が高まる可能性がある。さらに、酸素イオンの方向性を使用し、エッチングが不要な領域をマスキングすることで、方向性のある酸化選択性を提供することができる。例えば、コバルト層２０４がビア内または孔内に配置されている場合、ビアまたは孔の側壁を酸化させないまま、ビアまたは孔の底部のみを酸化させることができる。
コバルト層２０４を酸化させることにより、コバルト層２０４の酸化部分２１０は、第４の化学式、
２Ｃｏ（ｓ）＋酸化性物質→２ＣｏＯ （式４）
に基づいて、コバルト酸化物（ＣｏＯ）を形成する。
動作４０４において、コバルト層２０４の酸化部分２１０は、図２Ｂに示すように、Ｈ（ｈｆａｃ）蒸気２１２に曝露される。一実施形態では、コバルト層２０４の酸化部分２１０は、約１００℃から約３００℃の温度でＨ（ｈｆａｃ）２１２に曝露され得るか、または（図２Ｃに示すように）コバルト層２０４の酸化部分２１０は、最初にＨ（ｈｆａｃ）２１２に曝露され、その後続いて加熱され得る。そのような実施形態では、コバルト層２０４の酸化部分２１０を加熱するために、基板２０２は、図２Ｃに示すように、基板２０２がシャワーヘッド２０６から第１の距離Ｄ１よりも短い第２の距離Ｄ２にあるように、加熱されたシャワーヘッド２０６に近づけられ得る。
別の実施形態では、Ｈ（ｈｆａｃ）蒸気２１２に曝露されたコバルト層２０４の酸化部分２１０は、図２Ｄに示すように、約１０ｅＶから約２０ｅＶなどの低イオンエネルギー、および数十アンペアほどの放電電流で、方向性アルゴン（Ａｒ＋）イオン２１６によって衝突されて、高イオン密度が得られる。Ａｒ＋イオン２１６の衝突は、図２Ｃに記載したようにコバルト層２０４の酸化部分２１０を加熱するのではなく極低温から室温まで（すなわち、Ｃｕ（ｈｆａｃ）２の沸点未満）の間で発生し得る。
コバルト層２０４の酸化部分２１０をＨ（ｈｆａｃ）２１２に曝露すると、ｈｆａｃとコバルト層２０４のエッチングされた酸化銅とを含む揮発性化合物Ｃｏ（ｈｆａｃ）２２１４が形成される。Ｈ（ｈｆａｃ）は、コバルト層２０４の表面上の酸素をｈｆａｃで置き換え、Ｃｏ（ｈｆａｃ）２２１４を形成する。したがって、コバルト層２０４の酸化部分２１０のみがエッチングされ、下にある金属層はエッチングされない。コバルト層２０４の酸化部分２１０のＨ（ｈｆａｃ）への曝露の化学反応は、第５の化学式、
ＣｏＯ＋２Ｈ（ｈｆａｃ）（ｇ）→Ｃｏ（ｈｆａｃ）２（ｇ）＋Ｈ２Ｏ（ｇ） （式５）
において示される。
図２Ｃで述べたようにコバルト層２０４の酸化部分２１０が加熱されると、揮発性化合物は気体状態であるので、Ｃｏ（ｈｆａｃ）２２１４の揮発性化合物は基板２０２の表面を離れる。同様に、図２Ｄに示すように、Ｃｏ（ｈｆａｃ）２２１４が、Ｃｏ（ｈｆａｃ）２の沸点未満の温度で方向性Ａｒ＋イオン２１６によって衝突されると、Ａｒ＋イオン２１６の衝突は、Ｃｏ（ｈｆａｃ）２２１４の頂面の結合を破壊し、これによりＣｏ（ｈｆａｃ）２の揮発性化合物が基板２０２の表面から離れる。揮発性化合物が基板２０２の表面を離れると、コバルト層２０４のエッチングされていない部分は残る可能性がある。
動作４０６において、形成された化合物Ｃｏ（ｈｆａｃ）２は、処理チャンバ２００から排出される。方法４００を１回または複数回繰り返して、層ごとにコバルト層を選択的にエッチングして、より多くの制御を提供してもよい。揮発性銅化合物を形成するためにＨ（ｈｆａｃ）が使用されるが、１，１，１，３，３，３－ヘキサフルオロ－２－プロパノール、ヘキサフルオロ－ｔｅｒｔ－ブトキシドアセチルアセトン、テトラフルオロプロパノールなどの他の有機蒸気が使用されてもよい。したがって、Ｈ（ｈｆａｃ）は一例として使用されており、限定することを意図したものではない。
図３は銅のエッチングを示し、図４はコバルトのエッチングを示しているが、同じプロセスを使用してアルミニウムなどの他の金属がエッチングされてもよい。したがって、銅およびコバルトの例は限定することを意図したものではない。
最初に銅層、コバルト層、またはアルミニウム層を酸化させ、次いで酸化された銅層、コバルト層、またはアルミニウム層をＨ（ｈｆａｃ）蒸気に曝露することによって、エッチングされた表面の表面粗さを増すことなく簡単かつ効果的な方法で、銅層、コバルト層、またはアルミニウム層を選択的に原子層エッチングすることができる。さらに、本明細書に記載の銅層、コバルト層、またはアルミニウム層をエッチングする方法は、酸化された銅、コバルト、またはアルミニウムのみがエッチングされるので、銅、コバルト、またはアルミニウムのエッチングを自己制御とすることが可能であり、従来の方法と比較して、より多くの制御を提供する。
一実施形態では、第１の層をエッチングする方法は、処理チャンバ内で第１の層の第１の表面を酸化させることと、第１の層の酸化された第１の表面を、約１００℃から約３００℃の温度でヘキサフルオロアセチルアセトナート蒸気に曝露して、揮発性化合物を形成することと、揮発性化合物を処理チャンバから送り出すこととを含む。
第１の表面は酸素イオンおよび低エネルギーの電気的バイアスを使用して方向性をもって酸化される。第１の層は、銅、コバルト、またはアルミニウムを含み、第１の表面を酸化させ、酸化された第１の表面層をヘキサフルオロアセチルアセトナートに曝露することは、第１の層をエッチングし、第１の層の酸化された第１の表面のみがエッチングされて、第１の層の第２の表面を露出する。方法はさらに、第１の層の第２の表面を酸化させることと、第１の層の酸化された第２の表面を、約１００℃から約３００℃の温度でヘキサフルオロアセチルアセトナート蒸気に曝露して、揮発性化合物を形成することと、揮発性化合物を処理チャンバから送り出すこととをさらに含む。
別の実施形態では、銅層をエッチングする方法は、処理チャンバ内で銅層の表面を酸化させることと、銅層の酸化された表面をヘキサフルオロアセチルアセトナート蒸気に曝露して、銅（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を形成することと、銅（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を処理チャンバから送り出すこととを含む。
銅層を酸化させるために、水、オゾン、酸素、および酸素プラズマからなる群から選択される酸化剤が使用される。銅層の表面を酸化させることは、銅（Ｉ）酸化物または銅（ＩＩ）酸化物を形成する。銅層を酸化させ、銅層の酸化された表面をヘキサフルオロアセチルアセトナートに曝露することは、銅層の表面をエッチングする。銅層の酸化された表面のみがエッチングされる。銅層を酸化させ、銅層の酸化された表面をヘキサフルオロアセチルアセトナートに曝露することが、水を形成し、水は、気体状であり、水は、処理チャンバから排出される。方法は、銅（ＩＩ）ヘキサフルオロアセチルアセトナート水和化合物に低エネルギーでアルゴンイオンを衝突させることをさらに含む。銅層の酸化された表面をヘキサフルオロアセチルアセトナート蒸気に曝露することは、約１００℃から約３００℃の温度で実行される。
さらに別の実施形態では、コバルト層をエッチングする方法は、処理チャンバ内でコバルト層の表面を酸化させることと、コバルト層の酸化された表面をヘキサフルオロアセチルアセトナート蒸気に曝露して、コバルト（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を形成することと、コバルト（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を処理チャンバから送り出すこととを含む。
コバルト層を酸化させるために、水、オゾン、酸素、および酸素プラズマからなる群から選択される酸化剤が使用される。コバルト層の表面を酸化させることは、コバルト酸化物を形成する。コバルト層を酸化させ、コバルト層の酸化された表面をヘキサフルオロアセチルアセトナートに曝露することは、コバルト層の表面をエッチングする。コバルト層の酸化された表面のみがエッチングされる。コバルト層を酸化させ、コバルト層の酸化された表面をヘキサフルオロアセチルアセトナートに曝露することが、水を形成し、水は、気体状であり、水は、処理チャンバから排出される。方法は、コバルトヘキサフルオロアセチルアセトナート水和化合物に低エネルギーでアルゴンイオンを衝突させることをさらに含む。コバルト層の酸化された表面をヘキサフルオロアセチルアセトナート蒸気に曝露することは、約１００℃から約３００℃の温度で実行される。
上記は本開示の実施形態を対象としているが、本開示の他の実施形態およびさらなる実施形態がその基本的な範囲から逸脱することなく考案されてもよく、その範囲は、添付の特許請求の範囲によって決定される。

Claims (20)

  1. 半導体製造用途の基板上に設けられた金属層である第１の層をエッチングする方法であって、
    処理チャンバ内で第１の層の第１の表面を酸化させることと、
    前記第１の層の酸化された前記第１の表面を、１００℃から３００℃の温度でヘキサフルオロアセチルアセトナート蒸気に曝露して、揮発性化合物を形成することと、
    曝露する工程後に、前記処理チャンバ内のシャワーヘッドを用いて前記基板を加熱することと、
    前記揮発性化合物を前記処理チャンバから送り出すことと
    を含む、方法。
  2. 前記第１の表面が、酸素イオンおよび低エネルギーの電気的バイアスを使用して方向性をもって酸化される、請求項１に記載の方法。
  3. 前記第１の層が、銅、コバルト、またはアルミニウムを含み、前記第１の表面を酸化させ、酸化された前記第１の表面層をヘキサフルオロアセチルアセトナートに曝露することが、前記第１の層をエッチングし、前記第１の層の酸化された前記第１の表面のみがエッチングされて、前記第１の層の第２の表面を露出する、請求項１に記載の方法。
  4. 前記第１の層の前記第２の表面を酸化させることと、
    前記第１の層の酸化された前記第２の表面を、１００℃から３００℃の温度でヘキサフルオロアセチルアセトナート蒸気に曝露して、前記揮発性化合物を形成することと、
    前記揮発性化合物を前記処理チャンバから送り出すことと
    をさらに含む、請求項３に記載の方法。
  5. 銅層をエッチングする方法であって、
    処理チャンバ内で銅層の表面を酸化させることと、
    前記銅層の酸化された前記表面をヘキサフルオロアセチルアセトナート蒸気に曝露して、銅（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を形成することと、
    曝露する工程後に、前記処理チャンバ内のシャワーヘッドを用いて前記基板を加熱することと、
    前記銅（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を前記処理チャンバから送り出すことと
    を含む、方法。
  6. 前記銅層を酸化させるために、水、オゾン、酸素、および酸素プラズマからなる群から選択される酸化剤が使用される、請求項５に記載の方法。
  7. 前記銅層の前記表面を酸化させることが、銅（Ｉ）酸化物または銅（ＩＩ）酸化物を形成する、請求項６に記載の方法。
  8. 前記銅層を酸化させ、前記銅層の酸化された前記表面をヘキサフルオロアセチルアセトナートに曝露することが、前記銅層の前記表面をエッチングする、請求項７に記載の方法。
  9. 前記銅層の酸化された前記表面のみがエッチングされる、請求項８に記載の方法。
  10. 前記銅層を酸化させ、前記銅層の酸化された前記表面をヘキサフルオロアセチルアセトナートに曝露することが、水を形成し、前記水が気体状であり、前記水が前記処理チャンバから送り出される、請求項８に記載の方法。
  11. 前記銅（ＩＩ）ヘキサフルオロアセチルアセトナート化合物に低エネルギーでアルゴンイオンを衝突させることをさらに含む、請求項５に記載の方法。
  12. 前記銅層の酸化された前記表面をヘキサフルオロアセチルアセトナート蒸気に曝露することが、１００℃から３００℃の温度で実行される、請求項５に記載の方法。
  13. コバルト層をエッチングする方法であって、
    処理チャンバ内でコバルト層の表面を酸化させることと、
    前記コバルト層の酸化された前記表面をヘキサフルオロアセチルアセトナート蒸気に曝露して、コバルト（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を形成することと、
    曝露する工程後に、前記処理チャンバ内のシャワーヘッドを用いて前記基板を加熱することと、
    前記コバルト（ＩＩ）ヘキサフルオロアセチルアセトナート化合物を前記処理チャンバから送り出すことと
    を含む、方法。
  14. 前記コバルト層を酸化させるために、水、オゾン、酸素、および酸素プラズマからなる群から選択される酸化剤が使用される、請求項１３に記載の方法。
  15. 前記コバルト層の前記表面を酸化させることが、コバルト酸化物を形成する、請求項１３に記載の方法。
  16. 前記コバルト層を酸化させ、前記コバルト層の酸化された前記表面をヘキサフルオロアセチルアセトナートに曝露することが、前記コバルト層の前記表面をエッチングする、請求項１５に記載の方法。
  17. 前記コバルト層の酸化された前記表面のみがエッチングされる、請求項１６に記載の方法。
  18. 前記コバルト層を酸化させ、前記コバルト層の酸化された前記表面をヘキサフルオロアセチルアセトナートに曝露することが、水を形成し、前記水が気体状であり、前記水が前記処理チャンバから送り出される、請求項１６に記載の方法。
  19. 前記コバルト（ＩＩ）ヘキサフルオロアセチルアセトナート化合物に低エネルギーでアルゴンイオンを衝突させることをさらに含む、請求項１３に記載の方法。
  20. 前記コバルト層の酸化された前記表面をヘキサフルオロアセチルアセトナート蒸気に曝露することが、１００℃から３００℃の温度で実行される、請求項１３に記載の方法。
JP2022517970A 2019-09-19 2020-09-02 金属の原子層エッチング Active JP7357778B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN201941037780 2019-09-19
IN201941037780 2019-09-19
US17/005,284 US11424134B2 (en) 2019-09-19 2020-08-27 Atomic layer etching of metals
US17/005,284 2020-08-27
PCT/US2020/048987 WO2021055166A1 (en) 2019-09-19 2020-09-02 Atomic layer etching of metals

Publications (2)

Publication Number Publication Date
JP2022549244A JP2022549244A (ja) 2022-11-24
JP7357778B2 true JP7357778B2 (ja) 2023-10-06

Family

ID=74882253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022517970A Active JP7357778B2 (ja) 2019-09-19 2020-09-02 金属の原子層エッチング

Country Status (6)

Country Link
US (1) US11424134B2 (ja)
EP (1) EP4032118A4 (ja)
JP (1) JP7357778B2 (ja)
KR (1) KR102584970B1 (ja)
CN (1) CN114375491A (ja)
WO (1) WO2021055166A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11866831B2 (en) 2021-11-09 2024-01-09 Tokyo Electron Limited Methods for wet atomic layer etching of copper
KR20240115323A (ko) * 2021-12-08 2024-07-25 램 리써치 코포레이션 열적 원자 층 에칭을 통한 고 종횡비 홀들에서 에칭 프로파일들의 제어
CN114849790B (zh) * 2022-06-21 2023-04-25 中国科学院山西煤炭化学研究所 一种负载型金属催化剂及其制备方法和应用
EP4411790A1 (en) * 2023-02-06 2024-08-07 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Anisotropic aluminium etching
WO2024211411A1 (en) * 2023-04-06 2024-10-10 Lam Research Corporation Performing atomic layer etching using a silane-based chemistry

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003186A (ja) 1999-05-10 2001-01-09 Air Prod And Chem Inc 銅の異方性エッチング方法
JP2015019065A (ja) 2013-07-11 2015-01-29 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ イオン加速器を備えるデュアルチャンバプラズマエッチング装置
US20160060767A1 (en) 2014-08-29 2016-03-03 Varian Semiconductor Equipment Associates, Inc. Ion Implant Assisted Metal Etching
JP2017028198A (ja) 2015-07-27 2017-02-02 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5009725A (en) 1990-03-30 1991-04-23 Air Products And Chemicals, Inc. Fluxing agents comprising β-diketone and β-ketoimine ligands and a process for using the same
US5782986A (en) 1996-01-11 1998-07-21 Fsi International Process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment
US6284052B2 (en) 1998-08-19 2001-09-04 Sharp Laboratories Of America, Inc. In-situ method of cleaning a metal-organic chemical vapor deposition chamber
US6921722B2 (en) 2000-05-30 2005-07-26 Ebara Corporation Coating, modification and etching of substrate surface with particle beam irradiation of the same
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
WO2016100873A1 (en) 2014-12-18 2016-06-23 The Regents Of The University Of Colorado, A Body Corporate Novel methods of atomic layer etching (ale) using sequential, self-limiting thermal reactions
US10217646B2 (en) * 2015-06-17 2019-02-26 Intel Corporation Transition metal dry etch by atomic layer removal of oxide layers for device fabrication
JP2017084965A (ja) 2015-10-28 2017-05-18 東京エレクトロン株式会社 遷移金属膜のエッチング方法及び基板処理装置
KR102652512B1 (ko) * 2015-11-10 2024-03-28 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 에칭 반응물 및 이를 사용한 플라즈마-부재 옥사이드 에칭 공정

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003186A (ja) 1999-05-10 2001-01-09 Air Prod And Chem Inc 銅の異方性エッチング方法
JP2015019065A (ja) 2013-07-11 2015-01-29 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ イオン加速器を備えるデュアルチャンバプラズマエッチング装置
US20160060767A1 (en) 2014-08-29 2016-03-03 Varian Semiconductor Equipment Associates, Inc. Ion Implant Assisted Metal Etching
JP2017028198A (ja) 2015-07-27 2017-02-02 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Also Published As

Publication number Publication date
US11424134B2 (en) 2022-08-23
US20210090897A1 (en) 2021-03-25
WO2021055166A1 (en) 2021-03-25
KR20220058633A (ko) 2022-05-09
JP2022549244A (ja) 2022-11-24
EP4032118A4 (en) 2023-11-01
KR102584970B1 (ko) 2023-10-04
EP4032118A1 (en) 2022-07-27
CN114375491A (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
JP7357778B2 (ja) 金属の原子層エッチング
TWI556305B (zh) 透過介穩氫終止之矽的選擇性蝕刻
US9275834B1 (en) Selective titanium nitride etch
US8383519B2 (en) Etching method and recording medium
EP3625834B1 (en) Preclean and deposition methodology for superconductor interconnects
US6319842B1 (en) Method of cleansing vias in semiconductor wafer having metal conductive layer
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
JPH0864606A (ja) 銅パターニング方法及びパターニング装置ならびに銅配線層を有する集積回路及びその製造方法
JP7270740B2 (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
KR102317702B1 (ko) 유기 화합물 가스 환경에서의 구리 함유층들의 중성 빔 에칭
JPH05291208A (ja) ドライエッチング方法
TWI715979B (zh) 磁阻元件之製造方法及磁阻元件
US20230072732A1 (en) Methods for etching structures with oxygen pulsing
JP2005302897A (ja) ハードエッチングマスクの除去方法および半導体装置の製造方法
US7037832B1 (en) Method of forming a conductive pattern by removing a compound with heat in a substantially inert atmosphere
TWI754926B (zh) 無損傷的導體形成
KR20220163878A (ko) 금속 피처들의 원자 층 에칭
Possémé et al. Porous SiOCH integration: etch challenges with a trench first metal hard mask approach
US11798813B2 (en) Selective removal of ruthenium-containing materials
KR102718857B1 (ko) 루테늄 함유 물질들의 선택적 제거
JP4380414B2 (ja) 半導体装置の製造方法
Li et al. COPPER PATTERNING USING PLASMA OXIDATION OR ANODIZATION
JP2006140174A (ja) パターン形成方法および半導体装置の製造方法
JPH05291206A (ja) ドライエッチング方法
TW201306125A (zh) 灰化後側壁修復

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230926

R150 Certificate of patent or registration of utility model

Ref document number: 7357778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150