JPH0864606A - 銅パターニング方法及びパターニング装置ならびに銅配線層を有する集積回路及びその製造方法 - Google Patents

銅パターニング方法及びパターニング装置ならびに銅配線層を有する集積回路及びその製造方法

Info

Publication number
JPH0864606A
JPH0864606A JP7065841A JP6584195A JPH0864606A JP H0864606 A JPH0864606 A JP H0864606A JP 7065841 A JP7065841 A JP 7065841A JP 6584195 A JP6584195 A JP 6584195A JP H0864606 A JPH0864606 A JP H0864606A
Authority
JP
Japan
Prior art keywords
copper
layer
selectively
patterning method
anisotropically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7065841A
Other languages
English (en)
Inventor
Lynn Renee Allen
レニー アレン リン
John Martin Grant
マーチン グラント ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Sharp Microelectronics Technology Inc
Original Assignee
Sharp Corp
Sharp Microelectronics Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, Sharp Microelectronics Technology Inc filed Critical Sharp Corp
Publication of JPH0864606A publication Critical patent/JPH0864606A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G5/00—Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 銅を選択除去可能な化合物に異方的にパター
ン化して変換するための、およびそれを除去するための
方法および装置の提供。 【構成】 銅からなる層のマスクされていない部分を低
温で塩化銅に異方的に変換するためにプラズマリアクタ
が用いられる。塩化銅は以下の工程のうち１つ以上によ
って除去される。（１）塩化銅に特異の溶剤による溶
解、（２）塩化銅の気化、および（３）揮発性の二次的
化合物への塩化銅の変換。他の実施例において、銅から
なる層の所望部分を酸化銅に異方的に変換するためにイ
オン注入装置が用いられる。酸化銅は以下の工程のうち
１つ以上によって除去される。（１）酸化銅に特異の溶
剤による溶解、（２）酸化銅の気化、および（３）揮発
性の二次的化合物への酸化銅の変換。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、銅または銅を主成分と
する合金からなる膜のパターニングに関する。特に、本
発明は半導体ベースの集積回路上の銅配線層のプロダク
ション−スピートパターニングに関する。
【０００２】
【従来の技術】以下の同時係属米国特許出願が本出願と
同一の譲渡人に譲渡されており、その開示は本明細書に
おいて援用されている。
【０００３】（Ａ）米国特許出願第08/036,049号、Greg
Allenによって1993年３月23日に出願された「IMPLANTA
TION OF NUCLEATING SPECIES FOR SELECTIVE METALLIZA
TIONAND PRODUCTS THEREOF」、（Ｂ）米国特許第07/86
1,141号、Tatsuo Nakatoによって1992年３月31日に出願
された「GRADAD IMPLANTATION OF OXYGEN AND/OR NITRO
GEN CONSTITUENTS TODEFINE BURIED ISOLATION REGION
IN SEMICONDUCTOR DEVICES」、（Ｃ）米国特許第07/95
4,505号、David Vidusek et al.によって1992年９月29
日に出願された「LITHOGRAPHIC PROCESS FOR PRODUCING
SMALL MASK APERTURESAND PRODUCTS THEREOF」。
【０００４】以下の米国特許が本出願に関連しており、
その開示は本明細書において援用されている。
【０００５】（Ａ）米国特許第4,919,750号、1990年４
月24にBausmith et al.に対して出された「Etching Met
al Films with Complexing Chloride Plasma」。
【０００６】以下の文献が本出願に関連すると考えられ
るので、参考のために挙げておく。 （Ａ）Mark J. Hampden-Smith and Toivo T. Kodas of
University of New Mexico, "Copper Etching: New Che
mical Approaches", MRS Bulletin, February23, 199
3、（Ｂ）J. Farkus, K.M. Chi, M.J. Hampden-Smith,
T.T. Kodas and L.H. Dubois, "Etching of Copper and
Copper Oxide at High Rates via Generation ofVolat
ile Copper Species", MRS Symposium, June 1992、
（Ｃ）F. Rousseau, A. Jain, T.T. Kodas, M. Hampden
-Smith, J.D. Farr and R. Muenchausen, "Low Tempera
ture Dry Etching of Metal Oxides and ZnS via Forma
tion of Volatile Metal Beta-Diketone Complexes",
J. Mater. Chem.2(8), pp. 893-894, 1992、（Ｄ）R.A.
Gottscho, C.W. Jurgensen and D.J. Vitkavage, "Mic
roscopic Uniformity in Plasma Etching", J. Vac. Sc
i. Tech. B, 10(5), p. 2133, 1992、（Ｅ）J.W. Cobur
n, "Plasma Etching and Reactive Ion Etching", AVS
Monograph Series, 1982、（Ｆ）L. Qushair, S. Bobbi
o, F. Tranjan, T. DuBois, S. Bothra, W. Rogers, A.
El Hussein and J. Bousaba, "Magnetron RIE of Poly
silicon and Copper Films in Br2", ECS (Electro Che
mical Society) Spring Meeting, Abs. 263, 1993、お
よび（Ｇ）K. Ohno, M. Sato and Y. Arita, "Fine Cop
per Pattern Formation Using RIE with SiCl4, N2, Cl
2, and NH3 Mixture and its Electromigration Charac
teristics" ECS Spring Meeting, Abs. 318, 1993。
【０００７】半導体産業では、より高速の性能速度を有
する集積回路をさらに低コストで生産する必要性が長く
感じられてきた。この目標を達成するための技術の１つ
は、回路構成要素および配線の継続的な小型化によって
達成される。また、材料の置き換えによって達成される
技術もある。
【０００８】近年、この産業において、金属配線を形成
するために集積回路内で銅および／または銅を主成分と
する合金を使用することが考えられ始めている。従来か
らよく用いられているアルミニウム合金および／または
タングステン合金からなる金属配線に代えて銅を用いる
ようになっている。なぜなら、銅は従来の材料よりも抵
抗率が低いので、より速い信号伝搬が可能となるからで
ある。しかし、銅は集積回路の微細化された世界での使
用を困難とする他の特性も同様に有している。
【０００９】
【発明が解決しようとする課題】これまでに解決されて
いない問題の１つは、銅が半導体ウェハ上に配された場
合に、この銅を導電配線または所望の形状および大きさ
を有する他の領域に高速にかつ経済的にパターン化する
方法である。
【００１０】銅被覆のプリント配線基板の製造において
用いられるような従来のウェットエッチング技術（例え
ば、塩化鉄溶液の使用）が集積回路の微細化された世界
においてはあまり有用でないことは明らかである。これ
には以下のような幾つかの理由がある。
【００１１】第一に、ウェットエッチング工程は等方性
を有するので、レジストパターンの下に位置する部分も
含めて銅の全ての露出部分がエッチング除去されること
になる。このような等方性エッチング効果は望ましくな
い。なぜなら、異なるウェハバッチ間で均一な幅を有す
る導電金属配線を確実に形成することが困難になるから
である。
【００１２】第二に、銅導電体の配線幅が配線の厚さに
近づくか、あるいはそれを下回るような場合（例えば、
幅≦厚さの約２倍）には、等方性エッチング効果は配線
内に望ましくない断線を形成する原因となるために深刻
な問題である。
【００１３】第三に、ウェットエッチング工程において
銅を除去する速度を制御するステップは困難かつ重大で
ある。除去が望まれる銅の全ての部分は確実に除去され
るが、過度のエッチング除去は起こらないように微調整
された時間範囲内でエッチング工程を停止させなくては
ならない。ウェットエッチング工程の終了が早すぎる
と、導電体配線間に望ましくない短絡部分が残ってしま
う。ウェットエッチング工程の終了が遅すぎると、望ま
しくない断線部または高抵抗ポイントが導電体配線に沿
って生成されてしまう。
【００１４】この技術分野ではウェットエッチングの代
替方法として選択的堆積（選択デポジッション）を提案
する者もいた。現在のところ、選択的銅堆積技術のほと
んどは商業的環境において銅をパターニングするために
独立には実行可能ではない。なぜなら、他の問題点にお
いても、そのような技術は比較的低い選択性を示すから
である。
【００１５】また、この技術分野では代替方法としてイ
オンビームエッチングおよびプラズマエッチングを探求
している者もいる。イオンビームエッチングおよびプラ
ズマエッチングはウェットエッチングと同様の工程実施
時間の問題を有している。エッチング工程の終了が早す
ぎると、導電体配線間に望ましくない短絡部分が残って
しまう。プラズマ／イオンビームエッチング工程の終了
が遅すぎると、銅の下にある層までも過度に除去してそ
こに問題を発生させることになる。
【００１６】プラズマエッチングは、その反応生成物が
形成される際にその反応生成物を揮発させるための高温
を必要とするという問題をさらに有している。一般的に
用いられるハライドエッチングガスは例えば１６０℃以
上という室温よりもかなり高い気化温度を有する表面生
成物を形成する。その結果、プラズマチャンバは圧力シ
ール、ウェハ搬送サブシステム等のチャンバ構成要素に
とって有害となり得る温度まで加熱されなくてはならな
い。ウェハを非常に長い時間高温に保持することは、予
め注入されていたドーパントなど下方にある特徴要素の
安定性には有害となり得る。ドーパントが閉じ込められ
るべきであった領域の外側へ拡散してしまい、素子特性
を変えてしまうことになる。従って、ウェハを過度に長
い時間過度に高い温度に曝すことは避けるのが望まし
い。さらに、そのような高い温度環境を作らなくてはな
らない状況は避けるのが望ましい。その理由は、製造装
置の摩損、必要なエネルギーコスト、および高温に上げ
た後に周囲温度まで下げるために必要な時間である。
【００１７】従って、半導体産業において工程の多様性
に耐え得る銅パターニング工程の必要性は未だ存続して
いる。また、商業的環境において実行される際に迅速か
つコスト効率の良い銅パターニング工程が必要である。
さらに、比較的低い工程温度で実施され得る銅パターニ
ング工程が必要である。
【００１８】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは、選択的に除去
可能な化合物への銅の異方性パターン化変換およびその
除去を行う銅パターニング方法及びパターニング装置、
ならびに銅配線層を有する集積回路及びその製造方法を
提供することにある。
【００１９】
【課題を解決するための手段】本発明の銅パターニング
方法は、銅を主成分とする層をパターニングする方法で
あって、（ａ）該銅を主成分とする層の所定部分を選択
除去可能な化合物に異方的に変換する工程、および、
（ｂ）該銅を主成分とする層の変換されていない部分を
残したままで該除去可能な化合物を選択的に除去する工
程を包含しており、そのことにより上記目的が達成され
る。
【００２０】ある実施態様では、前記銅を主成分とする
層が本質的に銅からなる。
【００２１】ある実施態様では、前記銅を主成分とする
層が少なくとも８０原子パーセントの銅を包含する。好
ましくは、前記銅を主成分とする層が少なくとも９５原
子パーセントの銅を包含する。この場合、前記銅を主成
分とする層がニッケル（Ｎｉ）およびマグネシウム（Ｍ
ｇ）からなる群から選択された３原子パーセント以下の
特性向上物質からなるものとしてもよい。前記銅を主成
分とする層が約１ミクロン以下の厚さを有することが好
ましい。
【００２２】ある実施態様では、前記異方的に変換する
工程（ａ）が、（ａ.１）第１の反応物の種を所定の角
度で前記銅を主成分とする層内へ加速させる工程を包含
する。 ある実施態様では、前記加速する工程（ａ.
１）はプラズマリアクタ内で行われる。好ましくは、前
記プラズマリアクタ内で加速する工程（ａ.１）は約７
０℃以下の温度で行われる。
【００２３】ある実施態様では、前記加速する工程
（ａ.１）はイオン注入装置において行われる。
【００２４】ある実施態様では、前記所定の角度は前記
銅を主成分とする層の主表面に対して約９０度である。
【００２５】ある実施態様では、前記異方的に変換する
工程（ａ）が、（ａ.１）前記銅を主成分とする層上に
パターン化されたマスクを形成する工程、および、
（ａ.２）該銅を主成分とする層のマスク被覆された部
分の異方性変換を妨げるために該パターン化されたマス
ク層を用いる工程を包含する。前記パターン化されたマ
スクが無機材料からなる層を含んでいてもよい。この場
合、前記異方的に変換する工程（ａ）が、（ａ.３）前
記銅を主成分とする層の前記所定部分を前記選択除去可
能な化合物に変換するために該部分内へ酸素原子を異方
的に導入する工程をさらに包含し、前記パターン化され
たマスクを形成する工程（ａ.１）が前記無機材料から
なる層を形成するためにスピンオンガラス（ＳＯＧ）ま
たは酸化シリコンまたは窒化シリコンを用いることを包
含してもいよい。
【００２６】ある実施態様では、前記異方的に変換する
工程（ａ）が、（ａ.１）前記銅を主成分とする層の前
記所定部分を前記選択除去可能な化合物に変換するため
に該部分内へ塩素原子を異方的に導入する工程を包含す
る。この場合、前記塩素原子を異方的に導入する工程
（ａ.１）がＣｕＣｌ2の形成を有利にするために充分な
濃度の該塩素原子を導入することを包含してもよい。
【００２７】ある実施態様では、前記選択的に除去する
工程（ｂ）が、（ｂ.１）前記銅を主成分とする層の前
記所定部分から物質を選択的に除去するために前記除去
可能な化合物に特異の溶剤を塗布する工程を包含する。
この場合、前記除去可能な化合物が銅の塩化物であり、
前記特異的溶剤を塗布する工程（ｂ.１）が８０℃より
も高い温度の温水およびエタノールのうち一方または両
方を該溶剤において用いることを包含してもよい。ま
た、前記除去可能な化合物が銅の酸化物であり、前記特
異的溶剤を塗布する工程（ｂ.１）がＨＣｌおよびＫＣ
Ｎのうち一方または両方を該溶剤において用いることを
包含してもよい。
【００２８】ある実施態様では、前記選択的に除去する
工程（ｂ）が、（ｂ.１）前記銅を主成分とする層の前
記所定部分から物質を選択的に気化させるために前記除
去可能な化合物に特異の気化温度まで前記変換された銅
を主成分とする層を加熱する工程を包含する。
【００２９】ある実施態様では、前記変換された銅を主
成分とする層を気化温度まで加熱する工程（ｂ.１）が
赤外線（ＩＲ）波長領域および紫外線（ＵＶ）波長領域
のうち一方または両方の放射エネルギーを用いることを
包含する。
【００３０】ある実施態様では、前記選択的に除去する
工程（ｂ）が、（ｂ.１）前記除去可能な化合物を揮発
性の第２の化合物に変換する気化剤を用いて前記変換さ
れた銅を主成分とする層の前記所定領域を処理する工程
を包含する。この場合、前記除去可能な化合物が銅の塩
化物であり、前記気化剤で処理する工程（ｂ.１）が該
気化剤内でトリエチルホスフィンを用いてもよい。ま
た、前記除去可能な化合物が銅の酸化物であり、前記気
化剤で処理する工程（ｂ.１）が該気化剤内でｈｆａｃ
Ｈを用いることを包含してもよい。
【００３１】前記異方的に変換する工程（ａ）は、約１
００℃以下の温度で行われてもよい。好ましくは、前記
異方的に変換する工程（ａ）が約５０℃以下の温度で行
われる。
【００３２】本発明の銅パターニング装置は、銅を主成
分とする層をパターニングするためのパターニング装置
であって、該装置は、（ａ）該銅を主成分とする層の所
定部分を選択除去可能な化合物に異方的に変換する変換
手段、および、（ｂ）該銅を主成分とする層の変換され
ていない部分を残したままで該除去可能な化合物を選択
的に除去する除去手段を備えており、そのことにより上
記目的が達成される。本発明の集積回路の製造方法は、
銅を主成分とする配線層を有する集積回路を製造する方
法であって、該方法は、（ａ）導電型の異なる領域を内
部に有する集積回路基板を設ける工程、（ｂ）銅の移動
を妨げるために該集積回路基板上にバリア層を形成する
工程、（ｃ）該バリア層上に銅を主成分とする層を堆積
する工程、（ｄ）該銅を主成分とする層の所定部分を選
択除去可能な化合物へ異方的に変換する工程、（ｅ）該
銅を主成分とする層の変換されていない部分を残したま
まで該除去可能な化合物を選択的に除去し、それによっ
て該バリア層の下地部分を露出させる工程、および
（ｆ）該バリア層の該露出部分を除去する工程、を包含
し、そのことにより上記目的が達成される。
【００３３】前記工程（ａ）が前記バリア層の前記露出
部分を除去するために異方性エッチングを用いることを
包含はてもよい。
【００３４】前記異方的に変換する工程（ｄ）の前に、
（ｄ.１）前記選択除去可能な化合物へ変換されるべき
前記銅を主成分とする層の前記部分を選択するために該
銅を主成分とする層上にパターン化されたマスク層を生
成する工程を包含してもいよ。 本発明の集積回路は、
（ａ）導電型の異なる領域を内部に有する半導体基板、
および（ｂ）該基板上に形成されたパターン化された銅
を主成分とする層であって、該下層である半導体基板の
主表面に実質的に垂直となるように異方的に規定された
側壁をそれぞれが有する複数の選択的に規定された部分
を備えているパターン化された銅を主成分とする層を備
えており、そのことにより上記目的が達成される。
【００３５】（ｃ）銅の移動を妨げるために前記銅を主
成分とする層と前記半導体基板との間に配置されたバリ
ア手段をさらに備えていてもよい。
【００３６】前記バリア手段が、前記選択的に規定され
た部分のうち１つの対応する部分の側壁に自己整合する
ように異方的に規定された側壁をそれぞれ有する複数の
バリア部分を備えていてもよい。
【００３７】
【作用】本発明によるパターニング方法では、銅からな
る層の所定部分を選択除去可能な化合物に異方的に変換
する。そして、銅からなる層の変換されていない部分を
残したままで除去可能な化合物を選択的に除去する。
【００３８】ある実施例においては、銅は基板の上面を
覆うように堆積される（ブランケットデポジッショ
ン）。マスク層が銅の上に成膜され、利用可能なリソグ
ラフィ工程を用いてパターン化されて銅の所定部分を露
出させる開口部を生成する。露出された銅は、イオン注
入またはプラズマリアクタ変換などの異方性変換工程を
介して塩化銅または酸化銅などのさらに容易に除去可能
な化合物へ化学的に変換される。異方性変換工程を用い
るのでマスク層の下にある銅は影響を受けず、比較的除
去されにくい銅のままである。
【００３９】次に、異方的に生成された除去可能な化合
物は化合物特異の溶剤を用いて選択的に除去される。あ
るいは、異方的に生成された除去可能な化合物は、その
除去可能な化合物を揮発性の種に変換する化学反応、ま
たは熱蒸発、またはそのような化合物特異の除去技術の
組み合わせをさらに行うことによって選択的に除去され
る。
【００４０】本発明による装置では、変換手段により、
銅からなる層の所定部分を選択除去可能な化合物に異方
的に変換することができる。そして、除去手段により、
銅からなる層の変換されていない部分を残したままで除
去可能な化合物を選択的に除去することができる。
【００４１】
【実施例】図１は本発明による第１の中間構造100を示
す側断面図である。図１において、基板110は銅を主成
分とする層120によって上面を覆われており、パターニ
ング可能なマスク層140が銅を主成分とする層120の上に
成膜されている。
【００４２】図示される実施例において、基板110は、
例えばＰドープの単結晶シリコンからなる半導体ベース
層111を有している。Ｎ＋型領域112aおよび112bなどの
様々な予め規定された導電領域が半導体ベース層111内
に形成されている。
【００４３】基板110は、例えば二酸化シリコンまたは
窒化シリコンからなる予めパターン化された絶縁層113
をさらに有している。絶縁層113を貫通する開口部（開
口）114は下層である半導体層111への導電性コンタクト
を実現するための通路として働く。絶縁層113は３ミク
ロン以下の厚さを有することが好ましいが、望まれる場
合にはそれより厚いものも使用可能である。
【００４４】この実施例100の基板110は、絶縁層113の
上に形成され予めパターン化された導電性ポリシリコン
層115をさらに有している。ポリシリコン層115は化学的
気相成長法（ＣＶＤ）または他の適切な技術を用いて成
膜することができる。ポリシリコン層115の成膜は開口1
14を形成する前に行うことも可能である。この後、ポリ
シリコン層115を周知の技術（例えばフォトリソグラフ
ィエッチング）を用いてパターン化して、ポリシリコン
および絶縁層113を通して開口114を延ばすこともでき
る。次に、Ｎ＋ドープの種をパターン化されたポリシリ
コン層115内へ開口114を介して同時に注入して、ポリシ
リコン層115を導電性にし、開口114に対して自己整合的
にＮ＋領域112aおよび112bを同時に規定することができ
る。
【００４５】この実施例110の基板110は、例えば、窒化
チタン（ＴｉＮ）、チタニウムタングステン（Ｔｉ
Ｗ）、窒化チタニウムタングステン（ＴｉＮＷ）、窒化
タングステン（ＴｉＷ）、並びに、モリブデン（Ｍ
ｏ）、化学的気相成長されたタングステン（ＣＶＤ
Ｗ）、ハフニウム（Ｈｆ）、およびアルミニウム（Ａ
ｌ）などの単一元素からなる金属を含む群から選択され
る１つ以上の材料からなる導電性バリア層117をさらに
有している。バリア層117はポリシリコン層115上および
開口114によって露出された半導体ベース層111の露出部
分上にＣＶＤまたは他の適当な方法によって全面にコー
トされる（conformal coating）。バリア層117は１.２
ミクロン以下の厚さを有することが好ましいが、この大
きさは特定の要件を満たすように変更することもでき
る。バリア層117の目的は、上層である銅を主成分とす
る層120から半導体ベース層111および／またはポリシリ
コン層115への望ましくない銅の移動を防ぐことであ
る。
【００４６】銅を主成分とする層120は化学的気相成長
法（ＣＶＤ）などの従来の方法または他の適切な方法に
よって基板110の上面を覆うように形成される。層120は
本質的に銅のみからなるか、あるいは５０原子パーセン
トよりも多くの銅からなり、残りは他の１つ以上の特性
向上金属から実質的に構成されている銅合金とすること
ができる。銅を主成分とする層120の銅含有量は好まし
くは８０原子％以上であり、より好ましくは９５原子％
以上である。銅を主成分とする層120に任意に合金とさ
れる１つ以上の特性向上金属は好ましくは５〜４原子
％、より好ましくは２〜３原子％以下のニッケル（Ｎ
ｉ）および／またはマグネシウム（Ｍｇ）である。銅を
主成分とする層120は好ましくは１ミクロン以下の厚さ
を有しているが、より大きな厚さも同様に使用可能であ
る。
【００４７】銅を主成分とする層120の上に成膜される
パターニング可能なマスク層140は、層140がマスクとし
て働くその後の工程において用いられる化学薬品に応じ
て組成を変更する。有機マスク用材料が用いられ得る場
合には、パターニング可能なマスク層140はＵＣＢ ＪＳ
Ｒレジストまたは他のノボラック（novolac）系レジス
トなどの従来のｉ線フォトレジスト組成から構成するこ
とができる。フォトレジスト層の代表的な厚さは１.８
ミクロン以下である。
【００４８】他の実施例において、その後の工程ステッ
プにおいて有機マスク用材料を用いることができない場
合、パターニング可能なマスク層140は、スピンオンガ
ラス（spin-on-glass:ＳＯＧ）などのより硬い無機材料
または酸化シリコンもしくは窒化シリコンなどのＣＶＤ
誘電体から構成することができる。Allied 103ASなどの
ＳＯＧを用いて、必要ではないが好ましくは約１.５ミ
クロンの厚さまでスピンオンすることができる。
【００４９】図２では、次の中間構造200の断面を示
す。パターニング可能なマスク層140は適当なフォトリ
ソグラフィまたは他の技術を用いてパターニングされ
て、貫通する開口242および244を有するパターン化され
たマスク層240を規定する。マスク部分241、243、245は
銅を主成分とする層120の対応部分121、123、125を覆っ
ており、銅を主成分とする層120の隣接する他の部分12
2、124はマスク開口242、244を介して露出されている。
【００５０】パターニング可能なマスク層140がＳＯＧ
などの無機材料からなる場合には、フォトレジスト層
（不図示）がその上にスピンオンされ、従来の方法を用
いてパターン化される。次に、ＳＯＧは従来のドライエ
ッチング技術を用いてエッチングされる。パターン化さ
れたＳＯＧの上のフォトレジスト層（不図示）は銅を主
成分とする層120の酸化の直後または酸化と同時に除去
される。この酸化ステップを以下に説明する。
【００５１】図３では、塩素（Ｃｌ）または酸素（Ｏ）
などの酸化性反応物の種（Ｘ）360が異方的に、好まし
くはパターン化されたマスク240の主表面にほぼ垂直な
角度で銅を主成分とする層のマスクされていない部分12
2、124内へ導入され、マスクされていない領域122およ
び１２４を変換された領域322および324にそれぞれ化学
的に変換する。反応物の種（Ｘ）360の異方性導入はイ
オン注入またはプラズマリアクタ変換或いは他の手段37
0を用いて行われ得る。異方性反応物供給源370は反応物
の種（Ｘ）360を変換されるべき領域122、124内へ指向
的に加速して、種（Ｘ）360の粒子をこれらの領域122、
124の全体にわたって実質的に均一に分布させる。（望
まれる場合には、領域122、124への注入深さはこれらの
領域の深さ全体よりも小さく設定され得る。）図３の異
方性反応物導入ステップは、好ましくは１００℃以下、
より好ましくは７０℃以下、さらに好ましくは５０℃以
下などの低温で実施されるので、反応物導入装置（例え
ば、図11に示すプラズマリアクタ900）は過度の温度に
よってストレスを加えられることはなく、温度を高温に
したりその後に下げたりする無駄な時間を使うこともな
くなる。異方性反応物導入ステップ後の高温処理は、高
温（例えば７０℃より高い温度）処理を行うために設計
された別のチャンバ内で行われることができる。
【００５２】異方性導入の結果、およびさらに、例えば
水銀アークランプを用いた任意の化学反応の高速熱活性
化の結果、銅を主成分とする領域122および124はＣｕＸ
の形を有する選択的に除去可能な化合物からなる領域に
変換される。この選択的に除去可能な化合物（ＣｕＸ）
は、溶剤または他の適当な手段（例えば後述する熱気
化）を用いて当初の銅を主成分とする層120の非変換領
域121、123、125から離れるように選択的に除去され得
る。以下では、部分的に変換された銅を主成分とする層
を層320（部分121、322、123、324および125からなる）
とする。
【００５３】第１の実施例において、異方的に注入され
た種Ｘは塩素またはフッ素、臭素、またはヨウ素などの
周期表第VII族（ハロゲン）の他の元素、或いはこれら
のハロゲン元素の混合物である。ハロゲン反応物は、銅
を主成分とする領域122、124（基板部分も含む）を選択
除去可能な化合物（ＣｕＸ）からなる領域322、324にそ
れぞれ変換するために充分な量および分布で銅を主成分
とする領域122、124へ異方的に導入されるべきである。
必要であれば、以下の化学反応を完了および／または促
進させるために水銀アークランプなどを用いて熱を加え
ることもできる。 Ｃｕ＋Ｘ → ＣｕＸ
（１）マスク層240はハロゲン反応物（Ｘ）によっては
容易に除去されない有機物質からなることができる（例
えばノボラック（novolac））。
【００５４】ハロゲン種（Ｘ）の異方性注入によって形
成される化学化合物は、注入されたハロゲンの種類（単
数または複数）および領域122、124の３次元構造での注
入種の濃度および分布に応じて変化する。
【００５５】Ｘが塩素である場合、塩化銅（Ｉ）の形成
よりも塩化銅（II）の形成に有利な塩素の濃度を設立す
ることが好ましい（例えば原子が約３×１０23個／ｃｍ
3）。なぜなら、後者の化合物（ＣｕＣｌ2）は、水中、
アルコール中、および他の溶剤中では前者（ＣｕＣｌ）
よりも溶解しやすいからである。しかしながら、反応物
の種Ｘの浸透の深さは銅を主成分とする層120の厚さの
関数として、および同様に、異方性注入工程の関数とし
て変化する。塩化銅の両方の形態が形成され得るので、
充分な量のより容易に除去され得る形態（ＣｕＣｌ2）
が、除去されることが意図される部分122、124全体に渡
って均一に展開することが確実となるようにすることが
望ましい。変換された領域322。324は塩化銅（II）およ
び塩化銅（Ｉ）の両方のマトリクスを含む３次元構造を
有することができる。
【００５６】以下の（表１）は、冷水（約２５℃以下の
温度）、温水（約８０℃以上の温度）、塩酸（ＨＣ
ｌ）、硫酸（Ｈ2ＳＯ4）、アンモニア（ＮＨ4ＯＨ）、
および他の有機溶剤に曝された場合、銅、塩化銅、およ
び他の銅化合物の溶剤による相対的除去性を示したもの
である。溶解度は数値として与えられており、１ミリリ
ットルあたりのミリグラム（ｍｇ／ｍＬ）の表現で得る
ことができる。ダッシュ（---）は標準基準からはデー
タが入手できなかった領域を示す。
【００５７】
【表１】
【００５８】表１は図４を後述する際にさらに詳しく論
じられる。
【００５９】図３をさらに参照すると、他の実施例にお
いて、異方的に導入された反応物Ｘは酸素（Ｏ）などの
１つ以上の第VI族元素を含んでおり、露出された領域12
2、124は対応する第二銅または第一銅の化合物（例えば
ＣｕＯ、Ｃｕ2Ｏ）に化学的に変換される。この場合
も、イオン注入またはプラズマリアクタ変化によって異
方性導入が行われる。しかしながら、上層のマスク層24
0はＳＯＧなどの耐酸素材料あるい酸化シリコンまたは
窒化シリコンからなるべきである。なぜなら、ノボラッ
クなどの有機材料は酸素による衝撃によって容易に破壊
されるからである。 図３の異方性導入ステップの後に
は多くの他の経路が続き得る。そのような他の経路のう
ち１つは次に図４〜図６のうち１つまたは全てに進み、
他には図９に進む経路もある。
【００６０】これらの代替的経路を明らかにする前に、
図３を参照して本発明の１つの重要な局面を述べなくて
はならない。変換された領域322、324（ＣｕＸ）の境界
は異方的に規定される。つまり、マスク部分241、243、
245の下にある銅は全くあるいはほとんどエッチング除
去されない。従って、変換された領域322、324の大きさ
をマスク開口242、244の大きさと実質的に同一になるよ
うに正確に制御することができる。これによって等方性
ウェットエッチングの問題は克服される。
【００６１】また、酸化性の種（Ｘ）360の浸透の深さ
はイオン注入またはプラズマリアクタに加えるエネルギ
ーによって制御することが可能である。この制御は、イ
オンエッチングに伴う過度の除去の問題を低減させるた
めに用いることができる。さらに、バリア層117は、銅
を主成分とする層120の下の領域が損傷を受けないよう
に銅に特異的なエッチング工程の浸透深さを制限する。
【００６２】加えて、異方性反応物導入ステップは比較
的低温（例えば７０℃以下）で行うことができるので、
反応物導入装置は高温で作動しなくてはならないことに
よってストレスを受けることはなく、また、異方性反応
物導入ステップによる製造過程のウェハの熱蓄積が過度
になるおそれもない。
【００６３】次に図４の断面図では、代替工程の第１の
ステップにおいて第３の中間構造300が、包括的に48
0(')として参照されるＣｕＸ除去部に操作的に係合され
ている。ＣｕＸ除去部480(')は好ましくは異方性反応物
導入チャンバ（370）からは空間的に離れて、熱的にお
よび他の方法で異方性反応物導入チャンバ（370）から
は分離されていることが好ましい。これにより、異方性
反応物導入チャンバがＣｕＸ除去部の高熱作動によっ
て、またはＣｕＸ除去部内で用いられる除去用化学薬品
によってストレスを受けないようになっている。
【００６４】一実施例において、ＣｕＸ除去部は480と
して参照されるリンス部である。リンス部480はＣｕＸ
領域322、324に特異的な溶剤（不図示）を用いて基板30
0の表面を洗い流す。これによって、ＣｕＸ領域322、32
4の材料が洗い流されて、各変換領域322、324の代わり
に開口442、444を有する図示される第４の構造400が残
る。以下では、パターン化された銅を主成分とする層は
層420として参照し、残された各部分を、対応する選択
的に規定された銅を主成分とする部分421、423および42
5として参照する。これたの選択的に規定された部分42
1、423、および425の側壁は下層である半導体ベース層1
11の主表面に本質的に垂直となるように異方的に規定さ
れていることに注意すること。下側への回り込み除去は
本質的に存在しない。
【００６５】図３の反応物の種360であるＸが塩素であ
る場合、溶剤リンスは加熱純水（精製水）のシャワーを
用いた処理を含むことが好ましい。なぜなら、（表１）
から分かるように塩化銅（II）および塩化銅（Ｉ）のい
ずれもＨ2Ｏでは溶解するからである。これに続いてエ
タノールによるリンスを行って、水および残留した塩化
銅（Ｉ）を除去すべきである。エタノールリンスのため
の温度は、約２０℃から７８.５℃の範囲であることが
好ましい。温水リンスのための温度は約５０℃から１０
０℃の範囲であることが好ましい。
【００６６】図３の反応物の種360であるＸが酸素であ
る場合、溶剤リンスはＨＣｌまたはＫＣＮのシャワーを
用いた処理を含むことが好ましい。なぜなら、（表１）
から分かるようにＣｕＯおよびＣｕＯ2のいずれもこれ
らの溶剤によって除去され得るからである。ＨＣｌリン
スのための温度は約２０℃から３０℃の範囲（室温）で
あることが好ましい。ＫＣＮリンスは、水の温度に応じ
て、約３３ｇ／ｃｍ3から１００ｇ／ｃｍ3のＫＣＮを有
する水溶液からなることが好ましい。
【００６７】Lam Research of Fremont, Californiaか
ら入手可能なLam Research 9600TM Transformer Couple
d Plasma Metal Etcherなどのプラズマリアクタは図３
の反応物の種（Ｘ）360を異方的に注入するステップお
よび変換された領域322、324を洗い流すステップ（図４
〜図６）の両方のステップを実行するために用いられる
ことができる。LAM 9600TM TCPシステムは、洗い流しが
プラズマ処理の直後に行えるようにプラズマリアクタチ
ャンバと一体化されたリンス部を備えている。望まれる
場合には、部分122、124（図２）の全ての露出された銅
が選択的に除去可能な化合物（ＣｕＸ）に確実に変換さ
れるように、および、溶剤リンスによって除去可能な化
合物（ＣｕＸ）の全てが確実に除去されるように、プラ
ズマ処理ステップと洗い流しステップは複数回繰り返し
て行われることができる。（Lamエッチング装置の説明
は、1990年８月14日付けに発行された米国特許第4、948、
458号に見い出すことができ、その説明は本明細書にお
いて援用される。）他の実施例において、ＣｕＸ除去部
480(')は480'として参照される高速熱気化部（ＲＴＰ）
である。そのようなＲＴＰ部の一例はAG Associates In
c. of Fremont, Californiaから入手可能なAG Integra
OneTMである。気化部480'は気化によってＣｕＸ化合物
を選択的に除去する。これは、図３の反応物の種360が
Ｘ＝塩素などのハロゲンであり、得られる選択除去可能
な化合物（ＣｕＸ）が図３の構造300の他の構成要素に
有害な温度よりも低い温度まで加熱されると気化するタ
イプである場合に主に適用される。
【００６８】塩化銅（II）は約２５０℃で気化する。フ
ッ化銅は約３００℃で気化する。酸化銅は約４００〜５
００℃で気化する。銅元素は約２０００℃の非常に高い
温度で気化する。理論的には、塩化銅、フッ化銅および
酸化銅のいずれもが気化によって銅から選択的に除去さ
れ得るものである。しかしながら、多くの半導体素子は
長時間の約３００℃を超える熱処理には耐えられない。
熱が非常に高いか、あるいは熱が非常に長い時間与えら
れると、望ましくないドーパント拡散および他の移動プ
ロセスが発生してしまうことになる。
【００６９】従って、気化による除去工程の間の温度を
許容可能なレベルに制限し、製造中の素子の熱蓄積を超
える時間以上は行わないことが重要である。さらに、気
化による除去工程の間は、気化部480'を塩素などの問題
を引き起こすガスからは離しておくことが重要である。
塩素原子が周囲に存在すると、塩素原子は銅／基板の界
面に移動する傾向がある。これは後に浸食の問題を引き
起こすことになる。
【００７０】図５では、気化の前に、パターン化された
マスク層240が望ましくない蒸気を生成しないことを確
実にするために酸化エッチング又は他の適当な技術によ
ってこのマスク層240を取り除く。次に、気化熱を与え
る前に、気化部480'から浸食性のあるガスを取り除く。
アルゴンなどの不活性ガスは、１ｍＴｏｒｒ（１ミリト
ル）以下の圧力で、より好ましくは１０-4から１０-6Ｔ
ｏｒｒの範囲の圧力で気化の前および気化の間の両方で
チャンバを通して流されることが好ましい。ヘリウムま
たは窒素などの他の比較的不活性のガスも同様に気化の
前および／または気化の間にチャンバを浄化するために
用いられ得る。
【００７１】図５に示すように、格子状の水銀アークラ
ンプ481〜486が、赤外線（ＩＲ）波長領域および紫外線
（ＵＶ）波長領域の一方または両方の放射エネルギーを
出力するためにウェハ400'の上方中央に配置される。放
射エネルギーはワイドスペクトルウィンドウ490（例え
ば石英またはサファイアガラス）を通過し、ＣｕＸ領域
322、324（図３）および／またはウェハ400'の他の部分
による吸収のために低圧気化チャンバ491に入る。低圧
浄化ガス492（例えば１０-4Ｔｏｒｒのアルゴン）は気
化したＣｕＸ材料494を除去するために気化チャンバ491
を通して流される。 ランプ制御モジュール488は、Ｃ
ｕＸ領域322、324の温度を制御するために水銀アークラ
ンプ481〜486およびウェハ400'に操作的に接続されてい
る。図６は、塩化銅を半導体ウェハ400'から選択的に気
化するために用いられ得る温度制御プロファイルを示
す。温度は時間点ｔ１とｔ２との間で、周囲温度493
（例えば２５℃）からＣｕＸ領域322、324の気化レベル
（例えば塩化銅に対して２５０℃、フッ化銅に対して３
００℃）まで急速に上げられる。時間点ｔ１とｔ２との
間の長さは典型的には１０から１５秒以下である。その
後、気化レベル495はＣｕＸ領域322、324の厚さ（また
は所定部分）全体を気化するために充分に長い時間の間
（点ｔ２からｔ３まで）維持される。時間点ｔ２とｔ３
との間の長さは典型的には５分である。次に、水銀アー
クランプ481〜486へのパワーは、時間点ｔ３とｔ４との
間でウェハ400'の温度を周囲温度493まで急速に下げる
ために低減される。 ＣｕＸ材料に特異の溶剤を用いて
リンスするステップは、実質的に全てのＣｕＸ材料を確
実に除去するために、気化ステップの前および／または
後に行うことができる。
【００７２】当業者には理解されるように、低圧ＲＴＰ
チャンバでの気化の代替法には拡散炉または高温真空オ
ーブンにおける気化が含まれる。
【００７３】図７では、マスクされていない部分122、1
24（図２）の材料が除去された後に（溶媒和によって、
および／または気化によって、および／または揮発性の
第２の反応物を用いた処理（図９）によって）、次に、
側壁を含むバリア層117の露出部分がバリア層除去部590
で異方的に除去される。これは、反応性イオンエッチン
グおよび／または他の適当な手段によって達成され得
る。銅部分421、423および425ならびにマスク部分241、
243、245はバリア層の部分517が除去されないように保
護する。従って、残っているバリア部分517の側端部は
銅部分421、423および425の側端部とは自己整合し、下
側への回り込み除去は起こらない。このように、この
後、残っているバリア部分517は、バリア層部分517の下
層になる層（例えば115）への銅の移動による汚染から
の効果的な保護を提供する。
【００７４】図８では、マスク部分241、243、245がこ
れまでのステップにおいて除去されていない場合に、マ
スク除去部601でマスク部分を除去する。得られるウェ
ハ構造600はその上面にパターン化された銅を主成分と
する部分421、423、425を有し、これらの銅を主成分と
する部分の下層としてバリア材料（例えばＴｉＮ）のパ
ターン化された部分517を有している。銅を主成分とす
る部分425は対応するバリア層部分517を介してＮ＋領域
112bに接続している。同様に、銅を主成分とする部分42
1および422はパターン化されたポリシリコン層115の各
部分に接続している。当業者には理解されるように、Ｎ
＋領域112aおよび112bはそれぞれ電界効果トランジスタ
（ＦＥＴ）のソース部分およびドレイン部分を規定する
ことができる。一方、中間のポリシリコン部分115はト
ランジスタのゲートとして働くことができる。この場
合、銅部分425は金属ドレインコンタクトとして働き、
銅部分423は金属ゲートコンタクトとして働く。Ｎ＋ソ
ース領域112aへの接続は他の場所で行われると理解され
る。
【００７５】得られる半導体構造600（図８）のその後
の処理には、望まれる場合には、ＳＯＧを被覆すること
による保護を行い、この後に銅を主成分とするか、或い
は他の金属からなる１つ以上の配線層を加えることが含
まれ得る。
【００７６】図３に簡単に戻ると、他のパターニング経
路は図４に示すＣｕＸ除去ステップへ直接進むのではな
く図９に示すように第２の化学変換ステップへ進む。図
３において形成されたＣｕＸ部分332、324はそれぞれ化
学反応によってＣｕＸＹの形の第２の化合物に変換され
る。
【００７７】 ＣｕＸ＋Ｙ → ＣｕＸＹ （２） 第２の化合物（ＣｕＸＹ）は好ましくは、第１の化合物
（ＣｕＸ）よりも実質的にさらに容易に、および／また
はさらに速い速度で銅を主成分とする層から選択的に除
去されることが可能である。二回変換された領域は以下
ＣｕＸＹ領域722および724として参照される。また、銅
を主成分とする部分121、123、125ならびにＣｕＸＹ領
域722および724を含む銅を主成分とする層は720として
参照される。
【００７８】一実施例において、第１の反応物Ｘは塩素
であり、第２の追加物ＹはＰＥｔ3（トリエチルホスフ
ィン）を有する。この２段階反応は以下のように進む。
【００７９】 Ｃｕ(s)＋１／２Ｃｌ2(g) → ＣｕＣｌ(s) （３.１） ＣｕＣｌ(s)＋２ＰＥｔ3(g) → ＣｌＣｕ（ＰＥｔ3）2(g) （３.２） 記号(s)および(g)はそれぞれ固体状態および気体状態を
示す。生成物ＣｌＣｕ（ＰＥｔ3）2は揮発性が高い。今
日では、この反応生成物は９０℃で９００ｍＴｏｒｒの
蒸気圧を有することが測定されている。上記式３.１お
よび式３.２の２段階反応に対して、エッチング速度は
１分間に１ミクロン程度であることが観察されている。
【００８０】初期のテストは、上記式３.１および式３.
２の２段階反応が、上述したLam Research 9600TM Tras
nformer Coupled Plasma Metal Etcherなどのプラズマ
リアクタ内で第１の塩素化銅によって行われ、その後、
約１００ｍＴｏｒｒから１.５Ｔｏｒｒの範囲の圧力で
約２００℃から３００℃の範囲の温度で、より好ましく
は１.０Ｔｏｒｒおよび２６０℃で反応生成物をトリエ
チルホスフィン（ＰＥｔ3）に曝すことによってこの反
応生成物を除去することによって行われ得ることを示し
ている。
【００８１】しかしながら、ＰＥｔ3を用いた処理の前
にウェハを大気にさらすことは何らかの残留物を生成す
ることが分かった。残留物は、塩化銅が空気中で酸素お
よび／または水によって酸化銅に変換された結果得られ
るものであると考えられる。後者の化合物はＰＥｔ3処
理によっては除去されなかった。上記式３.１および式
３.２の２段階反応を空気に接触させることなく完全にL
am Research 9600 TCP内で行うように他の実験も計画さ
れる。
【００８２】図９に示す第２の実施例において、第１の
反応物Ｘは酸素であり、第２の追加物ＹはｈｆａｃＨな
どのベータジケトン有機酸である。ここで後者は1,1,1,
5,5,5-ヘキサフルオロアセチルアセトネートの略記であ
る。酸化銅（II）の変換に関して２段階反応は以下のよ
うに進む。
【００８３】 Ｃｕ(s)＋１／２Ｏ2(g) → ＣｕＯ(s) （４.１） ＣｕＯ(s)＋２ｈｆａｃＨ(g) → Ｃｕ（ｈｆａｃ）2(g) （４.２） ここで、記号(s)および(g)はそれぞれ固体状態および気
体状態を示す。
【００８４】酸化銅（Ｉ）に関して２段階反応は以下の
ように進む。
【００８５】 ２Ｃｕ(s)＋１／２Ｏ2(g) → Ｃｕ2Ｏ(s) （５.１） Ｃｕ2Ｏ(s)＋２ｈｆａｃＨ(g) → Ｃｕ（ｈｆａｃ）2(g)＋Ｈ2Ｏ(g)＋Ｃｕ （５.２） 上記式５.２の過剰の銅金属は、異方性酸化反応の範囲
内の全ての銅が除去されるまでｈｆａｃＨを用いてさら
に酸化反応されることができる。
【００８６】図９の実施例は、揮発性の銅塩が発生され
る反応の２つのより広いカテゴリに一般化されることが
できる。第１の広いカテゴリにおいて、銅膜はまずハラ
イドＸ＝（Ｆ、Ｃｌ、Ｂｒ、Ｉ）と反応させられ、第２
の追加物ＹはＬnの形のルイス塩基である。ここでｎの
数は１または２とすることが可能であり、銅原子に付く
配位子の数を表す。上記式３.１および３.２は以下の式
３.３〜３.４によって一般化される。
【００８７】 Ｃｕ(s)＋Ｘ(g) → ＣｕＸ(s) （３.３） ＣｕＸ(s)＋Ｌn(g) → ＸＣｕＬn(g) （３.４） ここでも、記号(s)および(g)はそれぞれ固体状態および
揮発性（気体）状態を示す。Ｘはハライドを示し、Ｌn
はＰＥｔ3などのルイス塩基を示し、ＸＣｕＬｎは得ら
れる揮発性の銅塩を示す。（上述した一般化反応は化学
量論的には平衡ではないことは理解される。また、除去
工程が、得られる銅塩が揮発性となる適当な圧力および
温度で行われることは理解される。）第２の広いカテゴ
リにおいて、銅膜は先ずＸ＝Ｌｎ＝酸素などのルイス塩
基を用いて反応され、次にＹ＝ｈｆａｃＨなどの酸を用
いて反応されて銅塩を生成する。上記式４.１〜５.２は
以下の式５.３〜５.４によって一般化される。
【００８８】 Ｃｕ(s)＋Ｌn(g) → Ｃｕ（Ｌn）(s) （５.３） Ｃｕ（Ｌn）(s)＋ｈｆａｃＨ(g) → Ｃｕ（ｈｆａｃ）m(g)＋ＨＬn(g) （５.４） ここでｍは１または２に等しく、揮発性の副生成物であ
るＣｕ（ｈｆａｃ）mは固体の銅の除去（エッチング除
去）に反応し得る。（上記一般化された反応は化学量論
的には平衡ではないことは理解される。また、除去工程
が、得られる副生成物Ｃｕ（ｈｆａｃ）mが揮発性とな
る適当な圧力および温度で行われることは理解される。
良好な範囲は約１５０℃から３００℃および１００ｍＴ
ｏｒｒから１.０Ｔｏｒｒである。）図１０は、ＣｕＸ
Ｙ除去部880を示す。得られる第２の化合物（ＣｕＸ
Ｙ）の揮発性が高い場合、的様な反応チャンバの圧力は
その除去の間は維持される。熱が気化または第２の化合
物（ＣｕＸＹ）の除去を促進するために用いられ得る場
合、ＣｕＸＹ除去部880は除去を行うため、あるいは除
去速度を向上させるために水銀アークランプまたは他の
加熱手段を有することができる。
【００８９】得られる半導体構造800は次に、図７およ
び／または図８の方法ステップへ移り、ここで、バリア
層117の望ましくない部分が除去される。さらに、マス
ク部分241、243および245がこれまでのステップで除去
されていない場合には、これらのマスク部分をマスク除
去部601で除去することができる。この後、得られる構
造600'（図７および図８が後に続く図１０）はＳＯＧの
被覆によって保護されることができ、その後望まれる場
合には、銅を主成分とするか、あるいは他の金属を主成
分とする１つ以上の配線層をさらに加えることができ
る。
【００９０】図１１は、図３および図９に示すような異
方性反応物導入を実行するために用いられ得るプラズマ
リアクタ900の概略断面図である。プラズマリアクタ900
は上述のLam Research 9600TM Transformer Coupled Pl
asma Metal Etcherまたはその同等物とすることができ
る。反応チャンバ925はプラズマ界922を形成させるため
に電磁界が伝搬する石英板920を有している。プラズマ
ガスはポート921を通して導入される。変換器接続コイ
ル部910（断面を示す）は磁界を生成するために１３.５
６ＭＨｚ（または他の標準周波数）ＲＦパワー発生器90
5によって駆動される。接地板915はバイアスＲＦ発生器
950と共に電界を発生させる。バイアスＲＦ発生器950は
封止電極940およびバイアスクランプ930を介してウェハ
構造300の基部に接続されている。バイアスＲＦ発生器9
50はＲＦパワー発生器905の周波数と同じ周波数（例え
ば１３.５６ＭＨｚ）で動作する。
【００９１】図示はされていないが、所望の温度（例え
ば１００℃以下）を維持するためにプラズマリアクタ90
0のチャンバ内に温度制御サブシステムを組み込むこと
もできる。温度制御サブシステムは、所望のチャンバ温
度を維持するためにチャンバを通して適当な温度の流体
を循環させるための流体ベースの熱交換器を備えること
ができる。
【００９２】ＲＦパワー発生器905およびバイアスＲＦ
発生器950の適当な励起によって、プラズマ内のイオン
がウェハ基板300の上主面に垂直な方向に上下に振動す
るようにプラズマ界922が発生される。プラズマ界922の
下部923は、変換された領域322。324を作成するために
マスクされていない領域122、124（図２を参照）のサブ
表面部分へ浸透するように変調される。
【００９３】塩素プラズマの場合および酸素プラズマの
場合のLamマシンのためのリアクタ設定の一例を（表
２）に示す。
【００９４】
【表２】
【００９５】表２の設定は、Lam Research 9600TMエッ
チングシステムに対する具体例であり、他のプラズマリ
アクタには他の設定が必要となることは理解されるべき
である。
【００９６】イオン注入装置が第１の反応物の種（Ｘ）
360の異方性注入のために用いられる場合、銅を主成分
とする層120の所望のマスクされない部分122、124を介
して反応物Ｘの種360が実質的に均一に分布されるよう
に、様々に異なるエネルギーレベルで注入は行われ得
る。
【００９７】上記開示は本発明の一例を示すものであっ
て、その範囲または精神を限定するものではない。多く
の修正例および変形例が本明細書の開示を研究すること
によって当業者には明らかとなるであろう。
【００９８】例えば、イオン注入が化合物ＣｕＸを形成
するために用いられる実施例では、T. Nakatoの前記出
願第07/861,141号において開示されるような深さ分布工
程は、Ｘの種を様々な深さに注入するために様々な異な
る注入エネルギーを用い、除去されるべき銅の全体にわ
たって均一にＸの種を分布させるために続いて加熱を行
う場合に用いられることができる。
【００９９】また、他の例では、本明細書に開示される
選択的変換および銅除去技術を、Greg Allenの前記出願
第08/036,049号において開示されるような銅の選択的堆
積方法に続いて行うことができる。最初の銅パターンは
銅の選択的堆積によって規定されることが可能であり、
その後、この最初の銅パターンは、本明細書に開示され
る選択的変換および銅除去技術によって変更修正される
ことができる。
【０１００】さらに、パターン化異方性変換の開示され
るステップは従来のマスクパターニング技術を用いて、
またはコンピュータ支援の描画ビームを用いて形成され
ることが可能であるが、David Vidusekらの前記出願第0
7/954,505号によって開示される位相シフトを用いた方
法などのサブミクロンパターニング技術を用いることも
できる。変換工程の異方特性は、銅膜がサブミクロンレ
ベルにまでその大きさを縮小されても非常に微細な特徴
を有するようにパターン化されることが可能であること
を意味する。
【０１０１】概括的な概念および具体的な実施例を本明
細書の開示において上述したが、保護されるべき範囲は
添付の請求の範囲に定められた通りである。
【０１０２】
【発明の効果】本発明によれば、銅を選択除去可能な化
合物に異方的にパターン化して変換し、それを除去する
ため、銅が半導体ウェハ上に配された場合に、この銅を
導電配線または所望の形状および大きさを有する他の領
域に高速にかつ経済的にパターン化することができる。
銅の特定の領域に対して異方的な変換を行うため、微細
化されたパータニングが容易に達成される。また、変換
された部分を除去する工程においては、除去が望まれる
銅の全ての部分は確実に除去されるが、過度のエッチン
グ除去は起こらないようにできる。従って、半導体産業
において工程の多様性に耐え得、商業的環境において実
行される際に迅速かつコスト効率の良い銅パターニング
方法及びパターニング装置が提供されるとともに、この
ようなパターニング方法を含む集積回路の製造方法が提
供される。その結果、集積度の高い微細な銅配線を持つ
高性能の集積回路が歩留まり良く提供されることにな
る。
【図面の簡単な説明】
【図１】基板の上面が銅を主成分とする層およびその上
のマスク層によって覆われた第１のステップを示す側断
面図である。
【図２】マスク層がパターン化されて銅を主成分とする
層の所望の部分を露出している第２のステップを示す側
断面図である。
【図３】銅を主成分とする層の露出部分が選択的に除去
可能な化合物（ＣｕＸ）からなる部分に異方的に変換さ
れた第３のステップを示す側断面図である。
【図４】除去可能な化合物部分が選択的に除去された第
４のステップを示す側断面図である。
【図５】気化によって除去可能な化合物（ＣｕＸ）を選
択的に除去するために本発明によって用いられる高速熱
処理（ＲＴＰ）システムの概略断面図である。
【図６】図５の高速熱処理（ＲＴＰ）システムを用いた
方法による温度と時間との関係を示す図である。
【図７】選択的に除去された除去可能な化合物の部分の
下にあるバリア層の部分が同様に除去された第５のステ
ップをしめす側断面図である。
【図８】パターン化されたマスク層を除去した第６のス
テップを示す側断面図である。
【図９】異方的に生成された選択的に除去可能な化合物
（ＣｕＸ）が、より容易に除去可能な第２の化合物（Ｃ
ｕＸＹ）にさらに化学的に変換された図３の第３のステ
ップに続く代替ステップを示す側断面図である。
【図１０】より容易に除去可能な第２の化合物（ＣｕＸ
Ｙ）が除去された図９のステップの後図７の第５のステ
ップの前に行われる代替ステップを示す側断面図であ
る。
【図１１】本発明の異方性変換工程を実施するために用
いられ得るプラズマリアクタを示す概略断面図である。
【符号の説明】
１００ 第１の中間構造 １１０ 基板 １１１ 半導体ベース層 １１２ａ、１１２ｂ Ｎ＋領域 １１３ 絶縁層 １１４ 開口 １１５ ポリシリコン層 １１７ バリア層 １２０ 銅を主成分とする層 １４０ パターニング可能なマスク層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 (72)発明者 リン レニー アレン アメリカ合衆国 ワシントン 98607，カ マス，エスイー 195ティーエイチ アベ ニュー 1413 (72)発明者 ジョン マーチン グラント アメリカ合衆国 ワシントン 98682，バ ンクーバー，エヌイー 133アールディー アベニュー 9420

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 銅を主成分とする層をパターニングする
    銅パターニング方法であって、 （ａ）該銅を主成分とする層の所定部分を選択除去可能
    な化合物に異方的に変換する工程、および（ｂ）該銅を
    主成分とする層の変換されていない部分を残したままで
    該除去可能な化合物を選択的に除去する工程を包含する
    方法。
  2. 【請求項２】 前記銅を主成分とする層が本質的に銅か
    らなる請求項１に記載のパターニング方法。
  3. 【請求項３】 前記銅を主成分とする層が少なくとも８
    ０原子パーセントの銅を包含する請求項１に記載のパタ
    ーニング方法。
  4. 【請求項４】 前記銅を主成分とする層が少なくとも９
    ５原子パーセントの銅を包含する請求項３に記載のパタ
    ーニング方法。
  5. 【請求項５】 前記銅を主成分とする層がニッケル（Ｎ
    ｉ）およびマグネシウム（Ｍｇ）からなる群から選択さ
    れた３原子パーセント以下の特性向上物質からなる請求
    項４に記載のパターニング方法。
  6. 【請求項６】 前記銅を主成分とする層が約１ミクロン
    以下の厚さを有する請求項５に記載のパターニング方
    法。
  7. 【請求項７】 前記異方的に変換する工程（ａ）が、 （ａ.１）第１の反応物の種を所定の角度で前記銅を主
    成分とする層内へ加速させる工程を包含する請求項１に
    記載のパターニング方法。
  8. 【請求項８】 前記加速する工程（ａ.１）はプラズマ
    リアクタ内で行われる請求項７に記載のパターニング方
    法。
  9. 【請求項９】 前記加速する工程（ａ.１）はイオン注
    入装置において行われる請求項７に記載のパターニング
    方法。
  10. 【請求項１０】 前記所定の角度は前記銅を主成分とす
    る層の主表面に対して約９０度である請求項７に記載の
    パターニング方法。
  11. 【請求項１１】 前記異方的に変換する工程（ａ）が、 （ａ.１）前記銅を主成分とする層上にパターン化され
    たマスクを形成する工程、および（ａ.２）該銅を主成
    分とする層のマスク被覆された部分の異方性変換を妨げ
    るために該パターン化されたマスク層を用いる工程を包
    含する請求項１に記載のパターニング方法。
  12. 【請求項１２】 前記パターン化されたマスクが無機材
    料からなる層を含む請求項１１に記載の方法。
  13. 【請求項１３】 前記異方的に変換する工程（ａ）が、 （ａ.３）前記銅を主成分とする層の前記所定部分を前
    記選択除去可能な化合物に変換するために該部分内へ酸
    素原子を異方的に導入する工程をさらに包含し、 前記
    パターン化されたマスクを形成する工程（ａ.１）が前
    記無機材料からなる層を形成するためにスピンオンガラ
    ス（ＳＯＧ）または酸化シリコンまたは窒化シリコンを
    用いることを包含する請求項１２に記載のパターニング
    方法。
  14. 【請求項１４】 前記異方的に変換する工程（ａ）が、 （ａ.１）前記銅を主成分とする層の前記所定部分を前
    記選択除去可能な化合物に変換するために該部分内へ塩
    素原子を異方的に導入する工程を包含する請求項１に記
    載のパターニング方法。
  15. 【請求項１５】 前記塩素原子を異方的に導入する工程
    （ａ.１）がＣｕＣｌ2の形成を有利にするために充分な
    濃度の該塩素原子を導入することを包含する請求項１４
    に記載のパターニング方法。
  16. 【請求項１６】 前記選択的に除去する工程（ｂ）が、 （ｂ.１）前記銅を主成分とする層の前記所定部分から
    物質を選択的に除去するために前記除去可能な化合物に
    特異の溶剤を塗布する工程を包含する請求項１に記載の
    方法。
  17. 【請求項１７】 前記除去可能な化合物が銅の塩化物で
    あり、前記特異的溶剤を塗布する工程（ｂ.１）が８０
    ℃よりも高い温度の温水およびエタノールのうち一方ま
    たは両方を該溶剤において用いることを包含する請求項
    １６に記載のパターニング方法。
  18. 【請求項１８】 前記除去可能な化合物が銅の酸化物で
    あり、前記特異的溶剤を塗布する工程（ｂ.１）がＨＣ
    ｌおよびＫＣＮのうち一方または両方を該溶剤において
    用いることを包含する請求項１６に記載のパターニング
    方法。
  19. 【請求項１９】 前記選択的に除去する工程（ｂ）が、 （ｂ.１）前記銅を主成分とする層の前記所定部分から
    物質を選択的に気化させるために前記除去可能な化合物
    に特異の気化温度まで前記変換された銅を主成分とする
    層を加熱する工程を包含する請求項１に記載のパターニ
    ング方法。
  20. 【請求項２０】 前記変換された銅を主成分とする層を
    気化温度まで加熱する工程（ｂ.１）が赤外線（ＩＲ）
    波長領域および紫外線（ＵＶ）波長領域のうち一方また
    は両方の放射エネルギーを用いることを包含する請求項
    １９に記載のパターニング方法。
  21. 【請求項２１】 前記選択的に除去する工程（ｂ）が、 （ｂ.１）前記除去可能な化合物を揮発性の第２の化合
    物に変換する気化剤を用いて前記変換された銅を主成分
    とする層の前記所定領域を処理する工程を包含する請求
    項１に記載のパターニング方法。
  22. 【請求項２２】 前記除去可能な化合物が銅の塩化物で
    あり、前記気化剤で処理する工程（ｂ.１）が該気化剤
    内でトリエチルホスフィンを用いることを包含する請求
    項２１に記載のパターニング方法。
  23. 【請求項２３】 前記除去可能な化合物が銅の酸化物で
    あり、前記気化剤で処理する工程（ｂ.１）が該気化剤
    内でｈｆａｃＨを用いることを包含する請求項２１に記
    載のパターニング方法。
  24. 【請求項２４】 銅を主成分とする層をパターニングす
    るためのパターニング装置であって、該装置は、 （ａ）該銅を主成分とする層の所定部分を選択除去可能
    な化合物に異方的に変換する変換手段、および（ｂ）該
    銅を主成分とする層の変換されていない部分を残したま
    まで該除去可能な化合物を選択的に除去する除去手段を
    備えているパターニング装置。
  25. 【請求項２５】 銅を主成分とする配線層を有する集積
    回路を製造する方法であって、該方法は、 （ａ）導電型の異なる領域を内部に有する集積回路基板
    を設ける工程、 （ｂ）銅の移動を妨げるために該集積回路基板上にバリ
    ア層を形成する工程、 （ｃ）該バリア層上に銅を主成分とする層を堆積する工
    程、 （ｄ）該銅を主成分とする層の所定部分を選択除去可能
    な化合物へ異方的に変換する工程、 （ｅ）該銅を主成分とする層の変換されていない部分を
    残したままで該除去可能な化合物を選択的に除去し、そ
    れによって該バリア層の下地部分を露出させる工程、お
    よび （ｆ）該バリア層の該露出部分を除去する工程、を包含
    する方法。
  26. 【請求項２６】 前記工程（ａ）が前記バリア層の前記
    露出部分を除去するために異方性エッチングを用いるこ
    とを包含する請求項２５に記載の集積回路製造方法。
  27. 【請求項２７】 前記異方的に変換する工程（ｄ）の前
    に、 （ｄ.１）前記選択除去可能な化合物へ変換されるべき
    前記銅を主成分とする層の前記部分を選択するために該
    銅を主成分とする層上にパターン化されたマスク層を生
    成する工程を包含する請求項２５に記載の集積回路製造
    方法。
  28. 【請求項２８】 集積回路であって、 （ａ）導電型の異なる領域を内部に有する半導体基板、
    および（ｂ）該基板上に形成されたパターン化された銅
    を主成分とする層であって、該下層である半導体基板の
    主表面に実質的に垂直となるように異方的に規定された
    側壁をそれぞれが有する複数の選択的に規定された部分
    を備えているパターン化された銅を主成分とする層を備
    えている集積回路。
  29. 【請求項２９】 （ｃ）銅の移動を妨げるために前記銅
    を主成分とする層と前記半導体基板との間に配置された
    バリア手段をさらに備えている請求項２８に記載の集積
    回路。
  30. 【請求項３０】 前記バリア手段が、前記選択的に規定
    された部分のうち１つの対応する部分の側壁に自己整合
    するように異方的に規定された側壁をそれぞれ有する複
    数のバリア部分を備えている請求項２９に記載の集積回
    路。
  31. 【請求項３１】 前記異方的に変換する工程（ａ）が約
    １００℃以下の温度で行われる請求項１に記載のパター
    ニング方法。
  32. 【請求項３２】 前記異方的に変換する工程（ａ）が約
    ５０℃以下の温度で行われる請求項３１に記載のパター
    ニング方法。
  33. 【請求項３３】 前記プラズマリアクタ内で加速する工
    程（ａ.１）が約７０℃以下の温度で行われる請求項８
    に記載のパターニング方法。
JP7065841A 1994-08-22 1995-03-24 銅パターニング方法及びパターニング装置ならびに銅配線層を有する集積回路及びその製造方法 Pending JPH0864606A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/293,821 US5736002A (en) 1994-08-22 1994-08-22 Methods and equipment for anisotropic, patterned conversion of copper into selectively removable compounds and for removal of same
US08/293,821 1994-08-22

Publications (1)

Publication Number Publication Date
JPH0864606A true JPH0864606A (ja) 1996-03-08

Family

ID=23130735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7065841A Pending JPH0864606A (ja) 1994-08-22 1995-03-24 銅パターニング方法及びパターニング装置ならびに銅配線層を有する集積回路及びその製造方法

Country Status (2)

Country Link
US (1) US5736002A (ja)
JP (1) JPH0864606A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0859407A2 (en) * 1997-02-13 1998-08-19 Texas Instruments Incorporated Method of fabrication of a copper containing structure in a semiconductor device
EP0880168A2 (en) * 1997-05-22 1998-11-25 Sharp Kabushiki Kaisha System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
JP2001003186A (ja) * 1999-05-10 2001-01-09 Air Prod And Chem Inc 銅の異方性エッチング方法
JP2005244256A (ja) * 1998-08-19 2005-09-08 Sharp Corp 金属−有機物化学蒸着チャンバを洗浄するその場方法
KR100673664B1 (ko) * 2000-07-31 2007-01-23 주식회사 하이닉스반도체 반도체 소자의 구리 산화물 제거 방법
KR100692439B1 (ko) * 2000-08-10 2007-03-09 후지쯔 가부시끼가이샤 반도체장치와 그 제조방법
WO2012029473A1 (ja) * 2010-08-31 2012-03-08 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2012029474A1 (ja) * 2010-08-31 2012-03-08 東京エレクトロン株式会社 エッチング方法及びエッチングシステム
JP2012156259A (ja) * 2011-01-25 2012-08-16 Tokyo Electron Ltd 金属膜の加工方法及び加工装置
KR101294694B1 (ko) * 2007-12-04 2013-08-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20170128439A (ko) * 2015-03-13 2017-11-22 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 제어 가능한 비-휘발성 금속 제거를 위한 시스템 및 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417751B2 (ja) * 1995-02-13 2003-06-16 株式会社東芝 半導体装置の製造方法
US5897379A (en) * 1997-12-19 1999-04-27 Sharp Microelectronics Technology, Inc. Low temperature system and method for CVD copper removal
US6331490B1 (en) * 1998-03-13 2001-12-18 Semitool, Inc. Process for etching thin-film layers of a workpiece used to form microelectric circuits or components
US20010049181A1 (en) 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US6440852B1 (en) 1999-01-26 2002-08-27 Agere Systems Guardian Corp. Integrated circuit including passivated copper interconnection lines and associated manufacturing methods
US6355979B2 (en) * 1999-05-25 2002-03-12 Stmicroelectronics, Inc. Hard mask for copper plasma etch
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US20020072228A1 (en) * 1999-12-15 2002-06-13 Texas A&M University System Semiconductor conductive pattern formation method
US6348125B1 (en) * 2000-01-17 2002-02-19 Micron Technology, Inc. Removal of copper oxides from integrated interconnects
US6580072B1 (en) 2000-05-03 2003-06-17 Xilinx, Inc. Method for performing failure analysis on copper metallization
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6602653B1 (en) * 2000-08-25 2003-08-05 Micron Technology, Inc. Conductive material patterning methods
JP4117101B2 (ja) * 2000-08-30 2008-07-16 株式会社ルネサステクノロジ 半導体装置とその製造方法
US6451685B1 (en) 2001-02-05 2002-09-17 Micron Technology, Inc. Method for multilevel copper interconnects for ultra large scale integration
US6730237B2 (en) * 2001-06-22 2004-05-04 International Business Machines Corporation Focused ion beam process for removal of copper
US6929637B2 (en) * 2002-02-21 2005-08-16 Spiration, Inc. Device and method for intra-bronchial provision of a therapeutic agent
US20040018715A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Method of cleaning a surface of a material layer
US6843893B2 (en) * 2002-12-12 2005-01-18 International Business Machines Corporation Metal dry etch using electronic field
US7604708B2 (en) * 2003-02-14 2009-10-20 Applied Materials, Inc. Cleaning of native oxide with hydrogen-containing radicals
US7540935B2 (en) * 2003-03-14 2009-06-02 Lam Research Corporation Plasma oxidation and removal of oxidized material
US6869143B2 (en) 2003-04-01 2005-03-22 Bae Industries, Inc. Recliner clutch mechanism for vehicle seat
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
DE102005057061B3 (de) 2005-11-30 2007-06-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
WO2007100933A2 (en) * 2006-01-12 2007-09-07 Kla Tencor Technologies Corporation Etch selectivity enhancement, deposition quality evaluation, structural modification and three-dimensional imaging using electron beam activated chemical etch
US7879730B2 (en) * 2006-01-12 2011-02-01 Kla-Tencor Technologies Corporation Etch selectivity enhancement in electron beam activated chemical etch
US8052885B2 (en) * 2006-01-12 2011-11-08 Kla-Tencor Corporation Structural modification using electron beam activated chemical etch
US7945086B2 (en) * 2006-01-12 2011-05-17 Kla-Tencor Technologies Corporation Tungsten plug deposition quality evaluation method by EBACE technology
JP2008226924A (ja) * 2007-03-08 2008-09-25 Tokyo Electron Ltd 半導体装置の製造方法および記録媒体
US20100270262A1 (en) * 2009-04-22 2010-10-28 Applied Materials, Inc. Etching low-k dielectric or removing resist with a filtered ionized gas
JP5851951B2 (ja) * 2011-09-21 2016-02-03 東京エレクトロン株式会社 エッチング方法、エッチング装置、および記憶媒体
KR102492733B1 (ko) * 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3883379A (en) * 1972-12-21 1975-05-13 Us Energy Method of improving the corrosion resistance of nickel-copper alloys
US4468284A (en) * 1983-07-06 1984-08-28 Psi Star, Inc. Process for etching an aluminum-copper alloy
US4888202A (en) * 1986-07-31 1989-12-19 Nippon Telegraph And Telephone Corporation Method of manufacturing thin compound oxide film and apparatus for manufacturing thin oxide film
US4919750A (en) * 1987-09-14 1990-04-24 International Business Machines Corporation Etching metal films with complexing chloride plasma
JP2518391B2 (ja) * 1989-05-22 1996-07-24 日本電気株式会社 半導体装置の銅配線形成方法
JP3016270B2 (ja) * 1991-04-25 2000-03-06 日本電気株式会社 Ｃｕ膜のエッチング方法
US5238913A (en) * 1992-03-30 1993-08-24 The United States Of America As Represented By The United States Department Of Energy Superconducting microcircuitry by the microlithgraphic patterning of superconducting compounds and related materials
US5350484A (en) * 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
JPH06326101A (ja) * 1993-05-17 1994-11-25 Oki Electric Ind Co Ltd 半導体素子の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0859407A3 (en) * 1997-02-13 1998-10-07 Texas Instruments Incorporated Method of fabrication of a copper containing structure in a semiconductor device
EP0859407A2 (en) * 1997-02-13 1998-08-19 Texas Instruments Incorporated Method of fabrication of a copper containing structure in a semiconductor device
US6281589B1 (en) 1997-05-22 2001-08-28 Sharp Laboratories Of America, Inc. System of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
EP0880168A2 (en) * 1997-05-22 1998-11-25 Sharp Kabushiki Kaisha System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
EP0880168A3 (en) * 1997-05-22 1999-12-15 Sharp Kabushiki Kaisha System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
JP2005244256A (ja) * 1998-08-19 2005-09-08 Sharp Corp 金属−有機物化学蒸着チャンバを洗浄するその場方法
JP2001003186A (ja) * 1999-05-10 2001-01-09 Air Prod And Chem Inc 銅の異方性エッチング方法
KR100673664B1 (ko) * 2000-07-31 2007-01-23 주식회사 하이닉스반도체 반도체 소자의 구리 산화물 제거 방법
KR100692439B1 (ko) * 2000-08-10 2007-03-09 후지쯔 가부시끼가이샤 반도체장치와 그 제조방법
KR101294694B1 (ko) * 2007-12-04 2013-08-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
WO2012029473A1 (ja) * 2010-08-31 2012-03-08 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2012029474A1 (ja) * 2010-08-31 2012-03-08 東京エレクトロン株式会社 エッチング方法及びエッチングシステム
JP2012054304A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd エッチング方法及びエッチング装置
JP2012156259A (ja) * 2011-01-25 2012-08-16 Tokyo Electron Ltd 金属膜の加工方法及び加工装置
KR20170128439A (ko) * 2015-03-13 2017-11-22 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 제어 가능한 비-휘발성 금속 제거를 위한 시스템 및 방법

Also Published As

Publication number Publication date
US5736002A (en) 1998-04-07

Similar Documents

Publication Publication Date Title
JPH0864606A (ja) 銅パターニング方法及びパターニング装置ならびに銅配線層を有する集積回路及びその製造方法
KR100343880B1 (ko) 집적공정시스템에서티타늄과질소함유가스의반응에의해반도체웨이퍼상에질화티타늄을형성시키는방법
US4470189A (en) Process for making polycide structures
JP2682268B2 (ja) 導電構造体を半導体素子内に選択的に封入する工程
US5086017A (en) Self aligned silicide process for gate/runner without extra masking
JP2926864B2 (ja) 銅系金属膜のエッチング方法
EP0471185A2 (en) Process for forming refractory metal silicide layers in an integrated circuit
JPS62101049A (ja) シリサイド層の形成方法
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JPH01289252A (ja) 塩素保有剤を用いて局部相互接続を形成する改良方法
JP7357778B2 (ja) 金属の原子層エッチング
JP7007745B2 (ja) 保護キャップ層を用いるプラチナ含有薄膜のエッチング
Hampden-Smith et al. Copper etching: New chemical approaches
JP2004000006U (ja) 半導体装置
JP2004000006U6 (ja) 半導体装置
JP3550079B2 (ja) 銅の異方性エッチング方法
US7037832B1 (en) Method of forming a conductive pattern by removing a compound with heat in a substantially inert atmosphere
JPH0794492A (ja) 半導体装置の製造方法
JPH07202189A (ja) 半導体装置の製造方法
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
JPH10125664A (ja) 電気デバイスの製法
JPH0770502B2 (ja) 半導体装置の製造方法
KR0161883B1 (ko) 반도체장치의 금속배선 형성방법
Sekiguchi et al. Reaction of Copper Oxide and β-Diketone for In situ Cleaning of Metal Copper in a Copper Chemical Vapor Deposition Reactor
JP3771841B2 (ja) チタンハードマスクを用いて金の金属層をエッチングするための方法および装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000926