JP2015019065A - イオン加速器を備えるデュアルチャンバプラズマエッチング装置 - Google Patents

イオン加速器を備えるデュアルチャンバプラズマエッチング装置 Download PDF

Info

Publication number
JP2015019065A
JP2015019065A JP2014138340A JP2014138340A JP2015019065A JP 2015019065 A JP2015019065 A JP 2015019065A JP 2014138340 A JP2014138340 A JP 2014138340A JP 2014138340 A JP2014138340 A JP 2014138340A JP 2015019065 A JP2015019065 A JP 2015019065A
Authority
JP
Japan
Prior art keywords
grid
plasma
subchamber
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014138340A
Other languages
English (en)
Other versions
JP2015019065A5 (ja
JP6475430B2 (ja
Inventor
ジョイディープ・グーハ
Guha Joydeep
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2015019065A publication Critical patent/JP2015019065A/ja
Publication of JP2015019065A5 publication Critical patent/JP2015019065A5/ja
Application granted granted Critical
Publication of JP6475430B2 publication Critical patent/JP6475430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】イオン加速器を備えた半導体基板をエッチングするための方法及び装置を提供する。
【解決手段】処理装置１００は、グリッドアセンブリ１０７によって上側サブチャンバ１０１と下側サブチャンバ１０３とに分割される。プラズマは、上側サブチャンバ内で発生され、基板１１３は、下側サブチャンバ内に位置決めされる。グリッドアセンブリは、少なくとも２つのグリッド１０５、１０６を含み、各グリッドは、特定の種を通過させる穿孔を含む。最上部グリッド１０５は、電子を反発するように負にバイアスされる。最下部グリッド１０６は、上側サブチャンバから下側サブチャンバに正イオンを加速させるために、最上部グリッドに比べてさらに大きな負の値にバイアスされる。エッチングガスは、下側サブチャンバに直接供給される。エッチングガスおよびイオンは、基板の表面と反応して、望み通りに基板をエッチングする。
【選択図】図１

Description

半導体の製造で頻繁に採用される１つの処理は、エッチング処理である。エッチング処理では、１つまたは複数の材料が、半製造された集積回路から部分的または完全に除去される。プラズマエッチングは、特に、関連する幾何形状が小さい場合、高いアスペクト比が使用される場合、または精密なパターン転写が必要とされる場合に使用されることがよくある。
典型的には、プラズマは、電子、ならびに正イオンと負イオンおよびいくらかのラジカルを含む。ラジカル、正イオン、および負イオンは、基板と相互作用して、基板上のフィーチャ、表面、および材料をエッチングする。
平面状の構造から、３Ｄトランジスタ構造（例えば、論理デバイス用のＦｉｎＦＥＴゲート構造）および磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）など先進のメモリ構造への移行と共に、プラズマエッチングプロセスは、高品質の製品を製造するために、ますます精密であり均一である必要がある。従来のエッチング技法に伴う１つの問題は、エッチング副生成物が一掃されずに、時として、堆積が望ましくない表面上に再堆積されることである。例えば、副生成物は、基板上に再び堆積して、さらなるエッチングに干渉することがあり、またはエッチング装置上に再び堆積することがある。多くの場合、再堆積されるエッチング副生成物は、他のエッチング副生成物の解離生成物である。
基板上の望ましくない堆積は、好ましくないエッチング結果（例えば、垂直でないエッチングプロファイルやエッチング不均一性など）および規格外れの基板（例えば、望ましくない堆積が、エッチングされたスタック内で短絡を生じることがある）を含めた多くの問題を引き起こすことがある。装置上の望ましくない堆積は、洗浄の必要性の増加、より短い装置寿命、およびあまり効率的でない装置動作を含めたさらなる問題を引き起こすことがある。
したがって、エッチング中に副生成物の再堆積を防止する改良された半導体製造方法および装置の必要性がある。
本明細書での特定の実施形態は、半導体をエッチングするための方法および装置に関する。本明細書における実施形態の一態様では、基板をエッチングするための方法であって、（ａ）その上に除去すべき材料を有する基板をリアクタの反応チャンバ内に受け取り、リアクタは、（ｉ）上側サブチャンバおよび下側サブチャンバと、（ｉｉ）グリッドアセンブリとを備え、グリッドアセンブリが、反応チャンバ内に位置決めされ、反応チャンバを上側サブチャンバと下側サブチャンバに分割し、グリッドアセンブリが、少なくとも最上部グリッドと最下部グリッドとを備え、最上部グリッドおよび最下部グリッドがそれぞれ、グリッドに負のバイアスを個別に提供するための電源に接続され、各グリッドが、グリッドの厚さを貫通して延びる穿孔を有し、リアクタはさらに、（ｉｉｉ）上側サブチャンバへの１つまたは複数の入口と、（ｉｖ）下側サブチャンバへの１つまたは複数の入口と、（ｖ）上側サブチャンバ内でプラズマを発生させるように設計または構成されたプラズマ発生源とを備え、（ｂ）上側サブチャンバにプラズマ発生ガスを供給し、プラズマ発生ガスからプラズマを発生させ、（ｃ）最下部グリッドに印加されるバイアスは、最上部グリッドに印加されるバイアスよりも大きい負の値であるように、グリッドアセンブリの少なくとも最上部グリッドおよび最下部グリッドに負のバイアスを印加し、（ｄ）下側サブチャンバへの１つまたは複数の入口を通して、下側サブチャンバにエッチングガスを供給し、（ｅ）基板をエッチングして、除去すべき材料の少なくとも一部を除去することを備え、下側サブチャンバは、操作（ａ）〜（ｅ）中にプラズマを実質的に含まない方法が提供される。
いくつかの場合には、最上部グリッドに印加されるバイアスは、約−０．５〜−５０Ｖの間、または約−５〜−５０Ｖの間である。最下部グリッドに印加されるバイアスは、約−０．５〜−２０００Ｖの間でよい。いくつかの実施形態では、グリッドアセンブリの少なくとも１つのグリッドに印加されるバイアスは、操作（ｃ）中に変わる。特定の場合には、エッチングガスは、操作（ｄ）中にパルス式に供給され得る。
プラズマ発生ガスは、不活性ガスを含み得る。これらまたは他の場合に、プラズマ発生ガスは、反応性ガスを含み得る。除去すべき材料は、Ｆｅ、Ｍｎ、Ｎｉ、Ｍｇ、Ｐｔ、Ｐｄ、Ｃｏ、Ｒｕ、Ｃｕ、Ｉｒ、およびそれらの組合せからなる群から選択され得る。いくつかの実装形態では、この方法は、さらに、処理ガスを下側サブチャンバに供給し、処理ガスを除去すべき材料と反応させて、除去すべき反応層を形成することを含み得る。除去すべき反応層は、酸化物、窒化物、水素化物、塩化物、フッ化物、有機金属錯体、またはそれらの組合せを含み得る。この方法は、さらに、除去すべき反応層を除去するために、除去すべき反応層をエッチングガスと反応させることを備え得る。
様々な実施形態では、この方法は、さらに、操作（ｂ）〜（ｅ）の少なくとも１つにおいて、グリッドアセンブリの少なくとも１つのグリッドを移動させることを含み得る。移動は、回転を含み得る。いくつかの場合には、上側サブチャンバ内に存在するイオンは、グリッドアセンブリを通って加速し、基板の表面と相互作用する。
開示される実施形態の別の態様では、基板をエッチングするための方法であって、（ａ）プラズマリアクタの上側領域内でプラズマを発生させ、（ｂ）プラズマからのイオンを、プラズマリアクタの下側領域内の基板の表面上に向けて加速させ、プラズマは基板に接触せず、（ｃ）基板の表面にエッチャントガスを送給し、エッチャントガスは、表面と反応して、表面から金属または半導体をエッチングし、金属または半導体の１つまたは複数の原子と、エッチャントガスからの１つまたは複数の配位子とを含む揮発性副生成物を生成し、（ｄ）副生成物をプラズマに実質的に接触させることなく、かつ揮発性副生成物をより揮発性の低い物質に解離させることなく、プラズマリアクタから揮発性副生成物を除去することを備える方法が開示される。いくつかの場合には、エッチャントガスは、操作（ｃ）において反応して、Ｆｅ、Ｍｎ、Ｎｉ、Ｍｇ、Ｐｔ、Ｐｄ、Ｃｏ、Ｒｕ、Ｃｕ、Ｉｒ、およびそれらの組合せからなる群から選択される金属をエッチングする。
開示される実施形態のさらなる態様では、基板をエッチングするための装置であって、（ａ）反応チャンバと、（ｂ）グリッドアセンブリとを備え、グリッドアセンブリは、反応チャンバ内に位置決めされ、反応チャンバを上側サブチャンバと下側サブチャンバに分割し、グリッドアセンブリが、少なくとも最上部グリッドと最下部グリッドとを含み、グリッドアセンブリ内の各グリッドは、グリッドの厚さを貫通して延びる穿孔を有し、（ｃ）最上部グリッドおよび最下部グリッドに負のバイアスを個別に提供するための、グリッドアセンブリの少なくとも最上部グリッドおよび最下部グリッドとの電気接続ラインと、（ｄ）上側サブチャンバへの１つまたは複数のガス入口と、（ｅ）下側サブチャンバへの１つまたは複数のガス入口と、（ｆ）上側サブチャンバ内でプラズマを発生させるように設計または構成されたプラズマ発生源と、（ｈ）命令を提供するように設計または構成された制御装置とを備え、命令は、（ｉ）上側サブチャンバにプラズマ発生ガスを供給し、プラズマ発生ガスからプラズマを発生させるための命令と、（ｉｉ）最下部グリッドに印加されるバイアスが、最上部グリッドに印加されるバイアスよりも大きい負の値であるように、グリッドアセンブリの少なくとも最上部グリッドおよび最下部グリッドに負のバイアスを印加するための命令と、および（ｉｉｉ）下側サブチャンバにエッチングガスを供給するための命令である、装置が提供される。
いくつかの実施形態では、上側サブチャンバの高さと下側サブチャンバの高さとの比は、いくつかの場合には約０．１〜１０の間であってよい。グリッドアセンブリは、（ｃ）および（ｄ）での入口の１つまたは複数として働くように設計または構成され得る。また、グリッドアセンブリは、基板表面の異なる部分に異なるレベルのイオンフラックスを提供するように設計または構成され得る。また、グリッドアセンブリは、アセンブリに埋め込まれた冷却チャネルを含み得る。いくつかの実装形態では、グリッドアセンブリの少なくとも１つのグリッドが可動である。さらに、いくつかの実施形態では、グリッドアセンブリは、３つ以上のグリッドを含み得る。様々な実施形態において、プラズマ発生源は、上側サブチャンバの上方に位置決めされた１つまたは複数のプラズマコイルを含み得る。他の実施形態では、プラズマ発生源は、容量結合プラズマ源である。
これらおよび他の特徴を、関連の図面を参照して以下に述べる。
様々な開示される実施形態によるエッチング装置の簡略断面図である。
特定の開示される実施形態による基板をエッチングする方法を例示するフローチャートである。
製造中の様々な段階での部分製造された集積回路を例示する図である。 製造中の様々な段階での部分製造された集積回路を例示する図である。 製造中の様々な段階での部分製造された集積回路を例示する図である。 製造中の様々な段階での部分製造された集積回路を例示する図である。 製造中の様々な段階での部分製造された集積回路を例示する図である。 製造中の様々な段階での部分製造された集積回路を例示する図である。
本明細書における様々な実施形態によるグリッドアセンブリで使用され得るグリッドの可能な実施形態をそれぞれ示す図である。 本明細書における様々な実施形態によるグリッドアセンブリで使用され得るグリッドの可能な実施形態をそれぞれ示す図である。
本明細書における特定の実施形態によるエッチング装置の簡略断面図である。
本出願において、用語「半導体ウェハ」、「ウェハ」、「基板」、「ウェハ基板」、および「部分製造された集積回路」は、交換可能に使用される。用語「部分製造された集積回路」は、ウェハ上での集積回路製造の多くの段階のうちの任意の段階中のシリコンウェハを表すことができることを当業者は理解されよう。半導体デバイス産業で使用されるウェハまたは基板は、典型的には、直径が２００ｍｍ、３００ｍｍ、または４５０ｍｍである。以下の詳細な説明は、本発明がウェハ上で実施されると仮定する。しかし、本発明は、それに限定されない。ワークピースは、様々な形状、サイズ、および材料のものでよい。本発明を利用することができる他のワークピースは、半導体ウェハに加えて、印刷回路板など様々な物品を含む。
以下の説明では、提示する実施形態を完全に理解できるように、いくつかの特定の詳細を記載する。開示される実施形態は、これらの特有の詳細のいくつかまたは全てを伴わずに実施することができる。なお、開示される実施形態を不要に曖昧にしないように、周知のプロセス操作は詳細には述べていない。開示される実施形態を特定の実施形態に関連して述べるが、開示される実施形態を限定することは意図されていないことを理解されたい。
さらに、本明細書における説明では、しばしば「上側」および「下側」要素（または同様に、「上部」および「底部」や、「左側」および「右側」など）に言及するが、これらの記述語は、非限定的に、分かりやすくする目的でのみ使用する。他の構成を使用することもできることを当業者は理解されよう。特定の実施形態では、本明細書で「上側」および「下側」と表される要素が、例えば、「下側」および「上側」の要素、または「左側」および「右側」の要素になることもある。
本明細書における実施形態は、一般に、半導体処理方法および装置を取り扱う。より特定的には、それらの実施形態は、半導体基板をエッチングするための方法および装置に関する。開示される技法を実施する際、基板は、処理チャンバ内に提供される。図１は、適切な処理装置１００の簡略断面図を示す。グリッドアセンブリ１０７が、処理チャンバを上側サブチャンバ１０１（その内部でプラズマが発生される）と下側サブチャンバ１０３（その内部に基板が位置され、また、多くの実施形態ではプラズマが存在しない）とに分割する。グリッドアセンブリ１０７は、少なくとも２つのグリッド１０５および１０６を含み、典型的には、各グリッドが、処理中に負のバイアスを有する。処理中、上側グリッド１０５は、電子を反発するように（接地に対して）負にバイアスされることがあり、下側グリッド１０６は、ウェハ支持体１１５によって支持される基板１１３に向けて正イオンを加速させるために、（上側グリッドに対して）さらに大きな負の値にバイアスされることがある。
プラズマは、主に、または排他的に、上側サブチャンバ１０１内でプラズマ発生デバイスによって発生される。図１の実施形態では、誘電体窓１１９によって上側サブチャンバ１０１から離隔されたコイル１０９の使用によって誘導結合プラズマが発生されるが、他のプラズマ発生技法を使用することもできる。プラズマを発生させるために使用されるガスは、プラズマ発生ガスと呼ばれる。正イオンは、図示されるように上側グリッド（すなわち最上部グリッド）１０５と下側グリッド（すなわち最下部グリッド）１０６にあるスロット／穴を通過し、下側グリッド１０６によって通過時に加速される。これらの正イオンは、基板１１３の表面に当たり、それにより、反応のために表面を活性化させる。プロセスガス入口１１１が、処理ガスを下側サブチャンバ１０３に直接送給する。プロセスガスを下側サブチャンバ１０３に直接提供することによって、プロセスガスは、上側サブチャンバ１０１内のプラズマから遮蔽される。同様に、プロセスガスが基板１１３と反応した後、エッチング副生成物が、上側サブチャンバ１０１内のプラズマから遮蔽される。この遮蔽は、エッチング副生成物の解離を防止する助けとなり、したがって基板１１３および装置１００上での副生成物の再堆積を防止する助けとなる。副生成物は、チャンバに印加される真空１１７の使用により、反応チャンバから揮発除去される。このようにして、優れたエッチング結果が実現される。図１は、２つの真空源１１７を示すが、特定の実施形態では、ただ１つの真空源しか必要ない。いくつかの場合には、ただ１つの真空源が、下側サブチャンバ１０３の複数の出口と接続する。
本開示によるプラズマリアクタのより詳細な例は、図５を参照して以下に述べる。上側グリッド１０５および下側グリッド１０６として使用するのに適したグリッド構造の例は、図４Ａおよび図４Ｂに示される。
方法
図２は、本明細書における様々な実施形態に従って材料をエッチングするためのフローチャートを提供する。プロセス２００は、ブロック２０２から始まり、ブロック２０２では、除去すべき材料を上に有する基板が、反応チャンバ内に受領される（受け取られる）。上述したように、反応チャンバは、グリッドアセンブリによって上側サブチャンバと下側サブチャンバとに分割される。基板は、下側サブチャンバ内において受け取られ、典型的には、静電チャックなど基板ホルダ上に位置決めされる。ブロック２０４では、上側サブチャンバ内でプラズマが発生される。グリッドアセンブリの存在により、プラズマは、概して上側サブチャンバに閉じ込められ、下側サブチャンバ内には実質的にまたは全く広がらない。しかし、以下に説明するように、プラズマ中の正イオンやラジカルなど特定の種は、グリッドを通過し、下側サブチャンバに達して基板と相互作用することができる。
ブロック２０６で、グリッドアセンブリ内の各グリッドに、（接地に対して）負のバイアスが印加される。プラズマを上側サブチャンバに閉じ込めるために、アセンブリの上側グリッドに負のバイアスが印加される。プラズマの閉じ込めは、負のバイアス印加により電子を反発させ、これにより下側サブチャンバ内への電子の漏出を防止することによって達成され得る。グリッドアセンブリを通して基板の表面に向けて正イオンを加速させるために、アセンブリの下側グリッドに、より大きな負のバイアスが印加される。グリッドアセンブリから出るイオンのエネルギーは、下側グリッドで設定されたバイアスによって決定される。したがって、所望のイオンエネルギーを提供するために、下側グリッドでのバイアスを特定の用途に最適化することができる。ブロック２０８では、加速された正イオンは、グリッドアセンブリから下側サブチャンバを通って進み、基板の表面に衝撃して、反応のために表面を活性化させる。ブロック２１０では、１つまたは複数のエッチャントガス／前駆体が下側サブチャンバに提供され、ブロック２１２では、基板がエッチングされる。いくつかの場合には、ブロック２１０で提供される物質は、基板を直接エッチングする。他の場合には、提供される物質は、別の物質（例えば別の反応物ガス）と反応して、基板をエッチングする化合物を生成する。図２に関わる操作は、必ずしも列挙した順序では行われず、多くの場合、操作同士の重なり合いがある。例えば、典型的には、ブロック２１０においてエッチャントガスがチャンバに依然として供給されている状態で、ブロック２１２においてエッチングが行われる。さらに、特定の実施形態では、ブロック２０４、２０６、および２０８での操作が同時に行われる。３つの操作は同時に始まってもよく、または、ある操作が別の操作よりも先に始まってもよい。
図３Ａ〜３Ｆは、特定の実施形態による半導体微細加工方法の一部を例示する断面図を示す。特に、図３Ａ〜３Ｆは、図２に記載されるエッチングプロセスを行うことができる、より広範な製造の文脈に関する。このより広範な半導体製造方法は、発明の名称を「ＤＲＹ ＥＴＣＨＩＮＧ ＭＥＴＨＯＤ， ＭＩＣＲＯＦＡＢＲＩＣＡＴＩＯＮ ＰＲＯＣＥＳＳ ＡＮＤ ＤＲＹ ＥＴＣＨＩＮＧ ＭＡＳＫ（ドライエッチング方法、微細加工処理およびドライエッチングマスク）」とする、米国特許第６，６８９，２８３号、および発明の名称を「ＤＲＹ ＥＴＣＨＩＮＧ ＭＥＴＨＯＤ ＦＯＲ ＭＡＧＮＥＴＩＣ ＭＡＴＥＲＩＡＬ（磁性材料のためのドライエッチング方法）」とする米国再発行特許第４０，９５１号でさらに論じられて説明されており、それらの特許文献の全体は参照により本明細書に組み込まれる。
まず、図３Ａに示されるように、基板１１上に形成された下層１１の上に、エッチング対象の層１２が堆積される。特定の実施形態では、基板は、シリコンウェハであり、下層１１は、チタンであり、エッチング対象の層は、コバルト−白金合金である。次いで、図３Ｂに示されるように、エッチング対象の層１２の上にレジスト層１３が堆積される。レジスト層１３は、リソグラフィ技法を使用して微小パターン形成される。特定の場合には、例えばスピンコーティング法を使用してポジ型レジストをコーティングし、ＵＶまたは電子ビーム露光機器を使用して微小パターンを露光し、次いで、露光されたレジストパターンを現像することによって、パターン形成されたレジスト層１３が層１２上に形成される。
次いで、図３Ｃに示されるように、微小パターン形成されたレジスト層１３の上にマスク層１４が堆積される。いくつかの場合には、マスク層は、窒化チタン（ＴｉＮ）から形成され、これは、反応性スパッタリング法によって堆積されることがある。次に、図３Ｄに示されるように、リフトオフ法によってレジスト層１３が除去されて、パターン形成されたマスク１４’が形成される。より具体的には、リフトオフは、例えば、テトラヒドロフランなどの溶媒中にウェハを浸漬することによって、超音波洗浄機を使用して行うことができる。その後、図３Ｅに示されるように、エッチングされた層１２’を形成するために、本明細書の他の箇所で述べられる技法に従って基板がドライエッチングされる。最後に、図３Ｆに示されるように、エッチング後にマスク層１４を除去することができる。上記の説明は、性質上、例示にすぎず、開示される実施形態を実施することができる１つの特定の文脈を示す。
エッチング化学物質
半導体エッチングプロセスの難しさは、エッチング副生成物およびそれらの解離生成物の蒸気圧によって大きく影響を及ぼされる。実際、低蒸気圧の解離生成物の発生が、特定の材料（例えば、Ｆｅ、Ｍｎ、Ｎｉ、Ｍｇ、Ｐｔ、Ｐｄ、Ｃｏ、Ｒｕ、Ｃｕ、Ｉｒなど）のエッチングが非常に難しくなる主な理由である。本明細書における技法は、エッチングが難しいこれらの材料に関連する特定の問題に対処する。本明細書における説明では、用語「直接副生成物」、「エッチング副生成物」、および「副生成物」が交換可能に使用される。直接副生成物の一例は、以下の反応１におけるＰｄ（ＰＦ3）4である。用語「解離生成物」は、直接エッチング副生成物の解離により生じる生成物を意味するものと理解される。反応１の文脈での解離生成物の一例は、Ｐｄ（ＰＦ3）3である。
エッチング処理で除去される様々な材料は、エッチングガスとの反応時に揮発性化合物を生成する。時として、これらの揮発性反応生成物は、いくつかの場合には有機配位子を有する金属含有化合物である。以下の反応１および２は、揮発性副生成物を生成するエッチング反応の例を示す。
反応１：Ｐｄ＋４ＰＦ3→Ｐｄ（ＰＦ3）4↑
反応２：Ｃｏ＋１／２Ｈ2＋４ＣＯ→ＣｏＨ（ＣＯ）4↑
反応３：Ｆｅ＋５ＣＯ→Ｆｅ（ＣＯ）5↑
反応１の場合には、Ｐｄが、エッチング対象の材料であり、ＰＦ3が、エッチング化学物質であり、Ｐｄ（ＰＦ3）4が、揮発性副生成物である。同様に、反応２の場合には、Ｃｏが、エッチング対象の材料であり、ＣｏおよびＨ2が、エッチング化学物質であり、ＣｏＨ（ＣＯ）4が、揮発性副生成物である。そのような副生成物からの１つまたは複数の配位子の除去は、蒸気圧に対する多大な悪影響を及ぼすことがある。例えば、ＣｏＨ（ＣＯ）3は、ＣｏＨ（ＣＯ4）よりもはるかに低い蒸気圧を有する。ＣｏＨ（ＣＯ）3および同様の解離生成物の低い蒸気圧により、これらの物質は、基板および／または装置上に再堆積しやすい。
エッチング対象の材料は、磁気抵抗ランダムアクセスメモリデバイスで使用されるものなど磁性材料を含むこともある。特定の場合には、エッチング対象の材料は、Ｆｅ、Ｍｎ、Ｎｉ、Ｍｇ、Ｐｔ、Ｐｄ、Ｃｏ、Ｒｕ、Ｃｕ、および／またはＩｒを含む。これらまたは他の場合に、材料をエッチングするために使用される反応物は、三フッ化リン（ＰＦ3）、フッ化カルボニル（ＣＯＦ2）、一酸化炭素（ＣＯ）、酸化窒素（ＮＯ）、メタノール（ＣＨ3ＯＨ）、エタノール（Ｃ2Ｈ5ＯＨ）、アセチルアセトン（Ｃ5Ｈ8Ｏ2）、ヘキサフルオロアセチルアセトン（Ｃ5Ｈ2Ｆ6Ｏ2）、塩化チオニル（ＳＯＣｌ2）、フッ化チオニル（ＳＯＦ2）、酢酸（ＣＨ3ＣＯＯＨ）、ピリジン（Ｃ5Ｈ5Ｎ）、および／またはギ酸（ＨＣＯＯＨ）を含む。様々な実施形態において、これらのエッチング反応物の組合せが使用される。例えば、いくつかの場合には、金属のニトロシルカルボニルを生成するために、ＣＯ＋ＮＯの組合せが使用される。別の場合には、ＣＯ2＋ＮＯ2の組合せが使用される。さらなる場合には、ピリジンが、塩化チオニルおよび／またはフッ化チオニルと組み合わされる。他の組合せも可能である。これらの物質および反応は、例示にすぎず、実施形態を限定することは何ら意図されていない。本明細書における技法を様々な物質および反応と共に使用することができることを当業者は理解されよう。
揮発性副生成物の安定性は、副生成物がプラズマ環境に露出されるとき、特にプラズマ環境内に存在する高エネルギー電子に露出されるときに大きく損なわれる。多くのエッチング反応が良好に生じるように基板の表面を何らかの形で活性化させなければならないので、これは問題となる。活性化は、表面へのイオン衝撃により行われることが多い。
任意の理論または作用メカニズムに束縛されることを望まずに、イオン衝撃は、エッチング対象の金属または他の材料にダングリングボンドおよび／または他の物理化学的に受容性の部分を形成することによって、活性部位を生成することができると考えられる。従来、イオン衝撃による活性化は、プラズマへの露出によって実現される。典型的には、プラズマは、基板のすぐ上の領域内で発生され、基板を支持するために使用される静電チャックは、基板の表面上に正イオンを引き付けるために負にバイアスすることができる。いくつかの従来の実装形態では、静電チャックは、チャック自体が基板のすぐ上でプラズマを発生する程まで通電することができる。
多くの配位子が中心原子に付着された状態では、副生成物はしばしばかなり大きく／巨大であるので、プラズマ中のエネルギー粒子（特に電子）が配位子の１つまたは複数を解離により除去することが比較的よく起こる。１つでも配位子が除去されると、副生成物は、通常はもはや揮発性でなくなり、したがって基板または装置上に再堆積しやすい。
本明細書における実施形態は、エッチング化学物質／副生成物／解離生成物をプラズマ環境への露出から遮蔽するグリッドアセンブリによって上側サブチャンバ（プラズマ発生用）と下側サブチャンバ（基板処理用）に分離された反応チャンバを提供することによって、副生成物および関連の解離生成物の再堆積を防止する。
いくつかの場合には、エッチングプロセス中に下側サブチャンバに供給されるプロセスガスは、エッチャントガスだけではなく、１つまたは複数の他のガス（第２のプロセスガス、第３のプロセスガス、追加のプロセスガスなどと呼ぶこともある）も含む。追加のガスは、例えば、酸素、水素、または窒素でよい。他の場合には、追加のガスは、塩素、フッ素、または別の物質を含むことがある。このガスは、基板の表面と反応して、例えば、金属酸化物、金属水素化物、金属窒化物、金属塩化物、金属フッ化物、または他の有機金属錯体を生成することができる。いくつかの場合には、この酸化物／水素化物／窒化物／塩化物／フッ化物などの物質は、金属そのままよりもエッチングが容易であることがある。追加のガスは、連続的にまたはパルス式に供給されることがある。パルスされるとき、第２のプロセスガスは、パルスされたエッチングガスとパルスされた第２のプロセスガスとの交互の反復サイクルで供給されることがある。
別の実施形態では、酸化物／水素化物／窒化物／フッ化物などの生成を誘発する物質が、イオン化された状態で上側サブチャンバから下側サブチャンバに送給される。いくつかの実装形態では、基板の表面は、化学的に不活性のイオンと化学的に反応性のイオンの交互のストリームに露出される。
上側サブチャンバおよび下側サブチャンバへのプロセスガスの送給は、任意の様々な手段によって達成することができる。一実施形態では、上側サブチャンバおよび下側サブチャンバ内に入口ノズルが位置決めされる。各サブチャンバに複数の入口があってもよい。一実装形態では、プロセスガスの均一な流れを提供するために、サブチャンバの周縁に巡らせて多数の入口が配置される。別の実施形態では、グリッドの１つまたは複数が、上側サブチャンバと下側サブチャンバのいずれかまたは両方にガスを提供するためのシャワーヘッドとして働く。別の場合には、プロセスガスは、各サブチャンバ内に延びる中心ノズルを通して供給されることがある。開示される実施形態の範囲内で様々な形態のガス送給を使用することができることを当業者は理解されよう。
プラズマ発生
プラズマは、主に、いくつかの場合には排他的に、上側サブチャンバ内で発生される。特定の場合には、プラズマは、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、およびＸｅを含む１つまたは複数の不活性ガスから発生される。他の場合には、プラズマは、Ｈ2、Ｎ2、Ｏ2などの反応性ガスから発生される。いくつかの場合には、プラズマを発生するために、不活性ガスと反応性ガスの組合せが使用される。プラズマを発生させるために使用されるガスは、使用されるエッチング化学物質およびエッチング対象の材料に一部基づいて、反応チャンバ内での望ましくない反応を減少させる、またはなくすように選択することができる。典型的には、プラズマの役割は、下側サブチャンバに注入するためのイオン源となることである。別の箇所で説明するように、これらのイオンは、化学的に不活性でも反応性でもよい。
上側サブチャンバ内でプラズマを発生させるために様々なタイプのプラズマ発生技法を使用することができる。一実施形態では、プラズマは、例えば、上側サブチャンバの上方に位置決めされたコイルの使用によって発生される誘導結合プラズマである。別の実施形態では、プラズマは、容量結合プラズマである。代替として、プラズマ源は、電子サイクロトロン共鳴（ＥＣＲ）プラズマ源またはヘリコン波プラズマ源でよい。誘導結合プラズマの場合、広範囲の励起周波数が使用されることがある。特定の場合には、励起周波数は、無線周波数またはマイクロ波周波数である。いくつかの実施形態では、上側サブチャンバに結合されるプラズマ源は、磁場の印加によって増強されることがある。本明細書における教示に従うように変更することができるプラズマ発生リアクタの一例は、Ｌａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ（米国カリフォルニア州フリーモント）から市販されているＫｉｙｏリアクタである。
様々な実施形態において、グリッドアセンブリは、プラズマ発生には大きな役割を果たさない。しかし、グリッドアセンブリは、上側サブチャンバにプラズマを閉じ込め、下側サブチャンバへの送給に関して種をフィルタ除去する役割を果たす。
リアクタ内でのグリッドアセンブリの位置
グリッドアセンブリは、反応チャンバ内に位置決めされ、それにより、反応チャンバを上側サブチャンバと下側サブチャンバに分割する。本明細書で述べるようなグリッドアセンブリを含むように変更するのに適したチャンバの一例は、Ｌａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ社（米国カリフォルニア州フリーモント市所在）から市販されているＫｉｙｏリアクタである。この文脈で、以下の説明は、より詳細に上述した図１を参照して考察することができる。特定の実装形態では、グリッドアセンブリ１０７は、反応チャンバの内部底部の約１〜６インチ（２５．４〜１５２．４ｍｍ）上に、またはペデスタルなどの基板支持体１１５の約１〜６インチ（例えば、約１．５〜３インチ（３８．１０〜７６．２０ｍｍ））上に位置決めされる。これらまたは他の実装形態では、グリッドは、反応チャンバの内部天井の約１〜６インチ（例えば、約１．５〜３インチ）下に位置決めされることがある。天井は、しばしば、誘電体窓に備え付けられる。
特定の実施形態では、上側サブチャンバと下側サブチャンバの高さは、実質的に同じ（例えば約５％以内）であり、他の実施形態では、これらの高さは、より大きく異なることがある。サブチャンバ高さ比とも呼ぶ、上側チャンバの高さと下側チャンバの高さとの比（ｈu／ｈl）は、約０．１〜１０の間、または約０．２〜５の間でよい。いくつかの実施形態では、サブチャンバ高さ比は、約１／６よりも大きい。
グリッドは、ウェハに近すぎないように位置決めすべきである。なぜなら、近すぎると、ウェハの面上へのグリッドの印刷が生じることがあるからである。すなわち、グリッドのスロット／穴のパターンが、処理後のウェハの面上に望ましくなく現れることがあり、基板表面上で大きなエッチング不均一性を生じる。多くの用途に関して、基板の上部から下側グリッドの底部までの離隔距離は、少なくとも約１インチで十分である。
グリッドアセンブリ設計
グリッドアセンブリを実装するために様々な設計を使用することができる。一般に、グリッドアセンブリは、少なくとも２つのグリッドを含む。多くの実装形態では、グリッドアセンブリは、２つまたは３つのグリッドを含む。最上部グリッド（時として上側グリッドと呼ぶ）は、上側サブチャンバに最も近いグリッドである。最下部グリッド（時として下側グリッドと呼ぶ）は、基板に最も近いグリッドである。各グリッドは、イオンが上側サブチャンバから下側サブチャンバにグリッドを通過できるようにする複数のスロット、穴、および／または他の穿孔を有する。グリッド構造の非限定的な例が、図４Ａ〜Ｂに示される。単純な実施形態では、グリッドは、ワイヤメッシュで構成される。ワイヤ４０２は、図４Ａに示されるように、十字交差パターンを形成することがあり、ワイヤ４０２間に開いた空間４０４がある。代替として、ワイヤ４０２は、図４Ｂに示されるようにクモの巣状を成してもよい。多くの他のグリッド設計が可能である。１つの場合には、例えば、穿孔がＴ字形であり、交互の設計で互いに噛み合わされる。別の場合には、設計は、円形の穴を有する。いくつかの場合には、穿孔は、プラズマ発生中にグリッド内で電流がほとんどまたは全く誘発されないように設計されることがある。この結果を保証する１つの設計は、半径方向に向いたスロットを有するグリッドである。この種の問題をなくすように装置が設計されていない場合、電流が誘発されて、グリッドの周りを実質的に円形に流れる、またはグリッド上で小さな渦電流として流れることがあり、寄生電力消費を増加させる。
グリッドアセンブリのグリッドにある穿孔は、上側サブチャンバと下側サブチャンバとの間に真っ直ぐな貫通線（視線）を可能にすべきであり、また、上側サブチャンバ内にプラズマを閉じ込めるように構成すべきである。そのような貫通線がない場合、イオンは、グリッドに衝突し、基板の表面を活性化させるために下側サブチャンバ内に通過することができなくなる。いくつかの場合には、穿孔は、約０．５〜１０ｍｍの間、例えば約１〜５ｍｍの間の主要寸法を有する。主要寸法は、ワークピースに平行な方向であり、穿孔の最長の直線経路にまたがる。本開示の範囲内で様々な穿孔設計を使用することができることを当業者は理解されよう。
グリッド開放面積は、特定のグリッドの上から下に明瞭な貫通線が存在する、上から見たウェハまたは他の処理基板の活性面にわたる総面積を表す。アセンブリ開放面積は、アセンブリのすべてのグリッドを通る明瞭な貫通線が存在する、上から見た総面積を表す。グリッド開放面積とアセンブリ開放面積はどちらも、絶対面積として表すことができ、またはグリッド上の総面積のパーセンテージとして表すこともできる。例えば、直径３００ｍｍのグリッドは、約７００ｃｍ2の面積を有する。グリッドが約３５０ｃｍ2の開放面積を有する場合、約５０％の開放面積を有すると考えることもできる。いくつかの場合には、グリッド開放面積とアセンブリ開放面積は等しい。他の場合には、アセンブリ開放面積は、１つまたは複数のグリッドに関するグリッド開放面積よりも小さい。いくつかの実装形態では、少なくとも１つのグリッドが、約３０〜７５％の間のグリッド開放面積を有する。これらまたは他の実装形態では、グリッドアセンブリ開放面積は、約０〜７５％の間である。
いくつかの場合には、グリッド／アセンブリの開放面積は、基板の異なる部分に異なるレベルのイオンフラックスを提供するように設計される。例えば、開放面積がグリッドの中心に向かって集まっている場合、イオンは、ウェハの中心領域を、ウェハの縁部よりも大きく活性化することがある。同様に、アセンブリ開放面積が、グリッドアセンブリの縁部付近に集まっている場合、イオンは、ウェハの縁部領域を、ウェハの中心よりも大きく活性化することができる。これらの技法は、中央−縁部不均一性を抑制するのに特に有用であることがあり、いくつかの場合には、以下にさらに論じるように可動グリッドによって実施されることがある。
グリッドは、様々な材料から形成することができ、コーティングを施されても、施されなくてもよい。エッチング中にグリッドにバイアスが印加されるので、グリッドを構成するためまたはグリッドにコーティングするために使用される材料は、導電性であるべきである。様々な実施形態で、グリッドは、金属もしくは金属合金から構成され、または金属もしくは金属合金でコーティングされる。いくつかの場合には、グリッドは、硬質炭素材料でコーティングされることがある。いくつかの特定の場合には、グリッドは、Ｙ2Ｏ3、ＹＦ3、ＹＡＧ、窒化チタン、またはＣｅＯ2の層でコーティングされることがある。グリッド材料は、例えば耐食性のために陽極酸化処理または他の方法で不活性化されてもよく、されなくてもよい。
グリッドは、反応チャンバ内に配置されるときに湾曲または他の形で屈曲しないように十分に剛性であるべきである。これは、均一なエッチング結果を保証する助けとなる。
隣接するグリッド間に、いくらかの離隔距離が存在する。この離隔距離は、下側サブチャンバへの電子の漏出を防止する助けとなるように、一般にかなり小さい（例えば、約５ｍｍ未満、約３ｍｍ未満、または約２ｍｍ未満）。離隔距離は、グリッドの直径にわたって均一にすべきであり、この均一性は、十分に剛性の材料を用いてグリッドを構成することによって実現することができる。
グリッドアセンブリは、一般に、チャンバの水平区域全体に及ぶ。チャンバが（上から見て、またはワークピースに面して）円形である場合、グリッドも円形である。これにより、グリッドが、反応チャンバを２つのサブチャンバに効果的に分割できるようになる。特定の設計では、グリッドの形状は、基板の幾何形状（必ずしもそうではないが、典型的には円形のウェハ）によって画定される。よく知られているように、ウェハは、しばしば、例えば２００ｍｍ、３００ｍｍ、４５０ｍｍなど様々なサイズで提供される。正方形状もしくは他の多角形状の基板、またはより小さい／より大きい基板に関しては、他の形状が可能である。したがって、（上から見た）グリッドの断面は、様々な形状およびサイズを有することがある。さらに、いくつかの実施形態には、（横から見て）平坦な平面状グリッド断面が適しているが、他の実施形態では、他の平坦でない断面が適していることがある。例えば、グリッドアセンブリの１つまたは複数のグリッドは、皿形、ドーム形、波形（例えば、正弦波、正方波、山形）、傾斜形などでよい。平面状でない断面のグリッドアセンブリが使用される場合には、グリッドを通る見通し線に特に注意が払われるべきである。アセンブリを通る明瞭な見通し線がない場合、イオンは、アセンブリを通って下側サブチャンバ内に進むことができない。
グリッドアセンブリの各グリッドは、平均で約１〜５０ｍｍの厚さ、または約５〜２０ｍｍの厚さでよい。いくつかの場合には、アセンブリにおけるグリッドの厚さの和は、約２〜７５ｍｍの間、または約２〜５０ｍｍの間である。厚さは、グリッドを構成するために選択される材料、およびその材料の機械的強度に主に依存する。グリッドが厚すぎる場合、またはグリッドの穿孔が小さすぎる場合、グリッドは、非常に多くのイオンの通過を妨げることがある（すなわち、イオンがグリッドと衝突し、時としてグリッドの穿孔の側壁に衝突し、グリッドを通過しない）。これにより、基板の表面の活性化が不十分になり、エッチングはあまり成功しない。グリッドが薄すぎる場合、適度な剛性を有さなくなることがあり、プラズマ処理に耐えることができないことがあり、また、かなり頻繁に交換する必要が生じ得る。
いくつかの実施形態では、グリッドアセンブリは、ガス送給穴を含む。そのような実施形態では、グリッドアセンブリは、上側および／または下側サブチャンバ用のシャワーヘッドとしてのさらなる目的を果たすことがある。これらの実施形態では、上側および／または下側グリッドに１つまたは複数のチャネルが含まれることがある。これらのチャネルは、１つの入口（または複数の入口）からガスを供給され、グリッドの複数の出口穴にガスを送給することができる。出口穴は、上側サブチャンバと下側サブチャンバのいずれかまたは両方にプロセスガスを送給するガス分散シャワーヘッドを形成することができる。
いくつかの実装形態では、グリッドは、グリッドを通してプロービング装置を配設できるようにするための機構を含む中心領域などの領域を有する。プロービング装置は、操作中にプラズマ処理システムに関連付けられるプロセスパラメータをプロービングするために提供することができる。プロービングプロセスは、光放出終点検出、干渉計終点検出、プラズマ密度測定、イオン密度測定、および他の計量プロービング操作を含むことができる。特定の実施形態では、グリッドの中心領域は開いている。他の実施形態では、グリッドの中心領域は、グリッドを通して光を透過させることを可能にするために、光学的に透明な材料（例えば、水晶やサファイアなど）を含む。
いくつかの実施形態では、グリッドアセンブリは、グリッド内に埋め込まれた冷却チャネルを含むことがあり、これらの冷却チャネルは、流動または非流動クーラント材で満たされることがある。特定の実施形態では、冷却材は、流体、例えばヘリウムや他の不活性ガス、または脱イオン（ＤＩ）水、プロセス冷却水、３Ｍからのｆｌｕｏｒｏｉｎｅｒｔ（商標）などの液体であり、あるいはパーフルオロカーボン、ハイドロフルオロカーボン、アンモニア、およびＣＯ2などの冷媒である。これらまたは他の実施形態では、グリッドアセンブリは、埋込型加熱要素および／または温度測定デバイスを含むことがある。冷却チャネルおよび埋込型加熱器は、正確な温度制御を可能にし、これは、粒子および壁の条件を厳密に制御できるようにする。特定の場合には、この制御を使用して、下側サブチャンバ内の条件を調整することができる。例えば、下側グリッドまたはグリッドアセンブリがより低温で維持される場合、ウェハからのエッチング副生成物が、下側グリッド上に選択的に堆積し、それにより、下側サブチャンバ内のエッチング副生成物の気相密度を減少させる。代替として、グリッド上への堆積を減少させ、チャンバを比較的清浄に保つことができることを保証し、および／またはウェハレス自動洗浄（ＷＡＣ）中にチャンバを洗浄するのに必要な時間を短縮するために、下側グリッドまたはグリッドアセンブリを高温（例えば、８０℃超）で維持することもできる。
特定の実施形態では、グリッドの１つまたは複数は、他のグリッドに対して、および／または基板に対して可動でよい。移動は、グリッドの表面に垂直な軸の周りでの回転によって、および／またはグリッドをこの同じ軸に沿って上または下に移動させることによって行うことができる。移動は、様々な基板を処理する合間に行われることがあり、または単一の基板の処理中に行われることがある。これは、広範囲の処理条件を提供する助けとなり、それによって装置をより汎用性のあるものにする。グリッドアセンブリの１つまたは複数のグリッドを移動させることによって、下側サブチャンバ内のプロセス条件を、特定の用途に適するように調整することができる。例えば、グリッドの１つを回転させることによって、アセンブリ開放面積が変化することがあり、それにより、アセンブリを通過して基板と相互作用することができるイオンの量に影響を及ぼす。デバイス製造は、それぞれ異なるエッチング条件下で行われる一連のエッチング処理を必要とすることがよくある。そのような条件は、１つまたは複数の追加の自由度を提供するグリッド位置決めによって対処され得る。
特定の実施形態では、１つのグリッドが、エッチング中に回転して、（ａ）エッチングプロセスの開始に向かってより大きくなる基板へのイオンのフラックス、（ｂ）エッチングプロセスの終了に向かってより大きくなる基板へのイオンのフラックス、（ｃ）イオンフラックスの反復パルス（すなわち、イオンフラックスのオン／オフ）、（ｄ）高いイオンフラックスと低いイオンフラックスの反復パルス（すなわち、イオンフラックスのロー／ハイ）、または（ｅ）時間および半径方向依存性イオンフラックスを提供する。別の実施形態では、イオンのフラックスは、上の（ａ）〜（ｄ）に関係付けられるように変えられるが、フラックスは、グリッドの位置ではなく（またはグリッドの位置に加えて）、プラズマまたはグリッドアセンブリに送給されるパワーによって決定される。
（ａ）エッチングプロセスの開始に向かってより大きくなる基板へのイオンのフラックスを実現するために、グリッドは、エッチングプロセスの開始に向かってより大きな量のアセンブリ開放面積を提供するように回転することができる。同様に、（ｂ）エッチングプロセスの終了に向かってより大きくなる基板へのイオンのフラックスを実現するために、グリッドは、エッチングプロセスの終了に向かってより大きなアセンブリ開放面積を提供するように回転することができる。（ｃ）イオンフラックスの反復パルス、または（ｄ）高いイオンフラックスと低いイオンフラックスの反復パルスを実現するために、グリッドは、アセンブリ開放面積の交互パターン間で回転することができる。例えば、グリッドは、第１の位置と第２の位置との間で回転することができ、第１の位置は、アセンブリ開放面積の第１の量を実現し、第２の位置は、アセンブリ開放面積の第２の量を実現する。当然、特定の用途に適合するように３つ以上のグリッド位置が使用されてもよい。（ｃ）を実施するために、少なくとも１つのグリッド位置が、ゼロのアセンブリ開放面積を有することに対応する（すなわち、この位置で、イオンは、下側サブチャンバに通過することが可能でない）。いくつかの実施形態では、イオンフラックスが低いまたはゼロである時間間隔中に、下側サブチャンバにエッチャントが送給される。すなわち、基板は、交互ステップでエッチャントとイオンに露出されることがある。（ｅ）時間および半径方向依存性イオンフラックスを実現するために、グリッドアセンブリのグリッドは、グリッドの回転が、グリッドアセンブリの１つの部分（例えば縁部）からグリッドアセンブリの別の部分（例えば中心）へのアセンブリ開放面積のいくらかの量の変位をもたらすように、協働するように設計されなければならない。このようにすると、グリッドは、処理中に回転して、プロセスの様々な部分中に、基板の異なる部分に異なるレベルのイオンフラックスを提供することができる。上述のように、フラックスは、プラズマ発生パワー、および１つまたは複数のグリッドに印加されるバイアスによってさらに制御されることがある。
可動グリッドの使用は、単一の処理ステーションでのウェハに対する反応条件の広いプロセス窓を提供するので、特に有益である。この利益は、複数の層および／または複数のタイプの露出される材料を有する複雑な構造を処理するときに特に有用である。上述したように、しばしば、処理される各層に関して処理条件を変えることが必要である。
グリッドアセンブリのバイアス
上述したように、グリッドアセンブリは、少なくとも２つのグリッドを含み、各グリッドが、電源との電気接続ラインを有し、個々のグリッドに印加されるバイアスに対する個別制御を可能にする。いくつかの場合には、各グリッドが個別の電源（例えばＤＣ電源）に接続される。他の場合には、ただ１つの電源が複数のグリッドにパワーを提供することがある。エッチング中、アセンブリ内の各グリッドに負のバイアスが印加される。最上部グリッドが負にバイアスされ、したがって、このグリッドが電子を反発し、それにより、上側サブチャンバ内のプラズマに電子を閉じ込めたままにする。この閉じ込めは、下側サブチャンバ内への電子の漏出を防止する助けとなる。それにより、下側サブチャンバ内の種は、上側サブチャンバプラズマ内の高エネルギー電子から遮蔽され、したがって解離することがなく、基板または装置上に再堆積しやすい不揮発性物質にはならない。そうではなく、それらの種（特に、巨大なエッチング副生成物）は、遮蔽されるので、揮発性のままであり、印加される真空または他のスイープメカニズム（例えば、ガススイープ）によって下側サブチャンバから効果的に一掃される。特定の実施形態では、上側グリッドは、約−０．５〜−５０Ｖの間、または約−５〜−５０Ｖの間にバイアスされることがある。特定の実装形態では、上側グリッドは、約−６Ｖにバイアスされる。上側グリッドに印加するのに適したバイアスは、プラズマ中の電子エネルギーに依存し、これは、プラズマを発生させるために供給される圧力およびパワーレベルに依存する。上側サブチャンバ内で発生されるプラズマがより高い電子エネルギーを有する場合、この領域にプラズマを閉じ込めるために、さらに大きいバイアスが必要とされる。したがって、上記のバイアス電圧は、多くの用途に適していることがあるが、特定の実装形態では、上側グリッドに印加されるバイアスは、より大きいことがある（すなわち、−５０Ｖよりも大きい負の値である）。
アセンブリの最上部グリッドに対して、最下部グリッドは、さらに負／より大きな負の値にバイアスされる（例えば、上側グリッドが−５Ｖにバイアスされる場合、下側グリッドに印加されるさらなる負のバイアスは、−１０Ｖでもよい）。このバイアスは、上側サブチャンバから下側サブチャンバ内および基板の表面に向けて正イオンを加速させるように作用する。これらの加速されたイオンは、垂直速度成分を有し、したがって、効果的に基板表面に衝撃して、基板表面を活性化させ、反応性エッチング化学物質によってエッチングすることができる。このようにして、露出時に特定の化学種を解離する可能性が高いプラズマ中のエネルギー電子にエッチング化学物質を露出させずに、表面を活性化させることができる。
さらに、加速されたイオンは、最下部グリッドに印加されるバイアスに直接依存するエネルギーを有する。したがって、イオンエネルギーは、適切なバイアスを最下部グリッドに印加することによって、所望のレベルに調整することができる。いくつかの実施形態では、イオンエネルギーは、静電チャックなど基板支持体にバイアスを印加することなく（またはバイアスを変えることなく）調整される。イオンエネルギー（およびしたがって最下部グリッドでのバイアス）の適切な量は、処理される特定の基板、および使用される特定のエッチング条件に依存する。いくつかの実施形態では、最下部グリッドは、約０．５〜−２０００Ｖの間にバイアスされることがある。１つの特定の実施形態では、最下部グリッドは、約−１２Ｖにバイアスされる。
グリッドに印加されるバイアスは、エッチングプロセスを通じて一定でも不定でもよい。いくつかの場合には、最下部グリッドに印加されるバイアスのみが、エッチングプロセス中に変えられる。最下部グリッドに印加されるバイアスによってイオンエネルギーが決定されるので、このグリッドでのバイアスを制御して、エッチングプロセス中の異なる時点に、異なるエネルギーを有するイオンを提供することができる。一例では、最下部グリッドでのバイアスは、まず、基板表面を活性化させるために比較的低い「活性化バイアス」（例えば、−８Ｖ）に設定され、その後、エッチングされた材料を基板から除去する助けとなるように、エッチングプロセスの終了に向かってより高い「除去バイアス」（例えば、約−２０〜−１０００Ｖの間）に設定される。多くの場合、エッチング生成物の揮発性により、またグリッドアセンブリがエッチング生成物を解離から保護することにより、エッチングされる材料は効率的および効果的に除去されるので、より高い除去バイアスを使用する必要はない。
グリッドに印加されるバイアスが可変でよい別の実装形態は、以下の「タイミング」の項でさらに論じるように、イオンフラックス／エネルギーがパルス式に送給されるものである。この場合、グリッドアセンブリ（または少なくともグリッドアセンブリの最下部グリッド）でのバイアスは、２つ以上の値の間で変化することがあり、異なるレベルのイオンフラックスおよび／またはイオンエネルギーを下側サブチャンバに提供する。特定の実施形態では、上側サブチャンバから下側サブチャンバへのイオンフラックスは連続的であり、一方、エッチャントガスはパルス式に供給される。この実施形態では、イオンエネルギーは、（グリッドアセンブリの最下部グリッドでのバイアスを変えることによって）エッチャントガスがオンである時とオフである時とで異なることがある。
いくつかの実施形態では、グリッドアセンブリ内で３つ以上のグリッドが使用される。この場合、各グリッドは、異なる度合いの負のバイアスを有することがある。基板により近いグリッドは、より大きい度合いの負のバイアスを有し、プラズマ発生サブチャンバにより近いグリッドは、より小さい度合いの負のバイアスを有する。このようにして、上側サブチャンバ内のプラズマから抽出される正イオンを、グリッドアセンブリを通して漸進的に加速することができる。１つの特定の実施形態では、グリッドアセンブリは、４つの個別のグリッドを含み、グリッドＡが上側サブチャンバに最も近く、次いでグリッドＢ、グリッドＣ、さらに、基板に最も近いグリッドＤが続く。グリッドＡは、約−６Ｖにバイアスされることがあり、グリッドＢは、約−８Ｖにバイアスされることがあり、グリッドＣは、約−１０Ｖにバイアスされることがあり、グリッドＤは、約−１２Ｖにバイアスされることがある。いくつかの場合には、隣接するグリッドに印加されるバイアスの差は、前の例よりもかなり大きい。
基板ホルダのバイアス
基板は、しばしば、下側サブチャンバ内に位置決めされた静電チャックなど基板ホルダによって支持される。従来の操作では、この静電チャックは、正イオンを基板の表面に引き付けるために負にバイアスされることがある。時として、チャックは、チャック自体が基板のすぐ上でプラズマを発生する程までバイアスされる。
この実施形態では、基板ホルダ（および基板）は、負にバイアスされてもされなくてもよい。特定の実装形態では、グリッドアセンブリ自体が活性化のために基板に向けてイオンを効果的に加速するので、基板ホルダがバイアスされる必要はない。しかし、いくつかの他の場合には、正イオンを基板表面に引き付ける助けとなるように、負のバイアスが基板ホルダに印加されることがある。バイアスが基板ホルダに印加されるいくつかの場合に、バイアスの度合いは、プラズマが下側サブチャンバ内で生じないように（周波数および／またはパワーに関して）十分に低いことがある。様々な実施形態において、下側サブチャンバは、エッチング副生成物の解離を防止するために、プラズマを含まないことが望ましい。下側サブチャンバ内でのプラズマの発生を防止するために、基板支持体に印加されるバイアスは、比較的低い周波数（例えば、約４００ｋＨｚもしくは約２ＭＨｚ、またはこれらの値の間の周波数）を有することがある。（十分なパワーが印加されるときに）典型的に基板の上でプラズマを発生させる周波数の一例は、１３．５６ＭＨｚである。基板支持体に印加されるバイアスがこの値またはその近くである場合、基板支持体に印加されるパワーは、下側サブチャンバ内でプラズマが多く発生しないように、比較的低く（例えば、単一の３００ｍｍ基板に関して約２００Ｗ未満に）維持されることがある。
いくつかの実施形態では、下側サブチャンバ内にプラズマを含むことが有益であることがある。これらの実施形態では、基板支持体に印加されるＲＦバイアス周波数／パワーは、下側サブチャンバ内でプラズマを発生するのに十分に大きいことがある。この実施形態では、上側サブチャンバと下側サブチャンバに異なる組成および／または流量のガスを送給することが好ましいことがある。一般に、プラズマが基板の上に存在する場合、基板支持体に印加されるバイアスは、基板上で自己バイアスを発生する。プラズマが基板の上に存在しない場合、基板支持体に印加されるＲＦパワーは、基板上で自己バイアスを生じない。
いくつかの実施形態では、基板ホルダでのバイアスがパルスされることがある。これは、例えば上側サブチャンバからのイオンのフラックスなど、他のパラメータがパルスされる場合に特に有用であることがある。
下側サブチャンバ内の条件
多くの実施形態で、処理中、下側サブチャンバ内にプラズマは存在しない。本明細書の他の箇所で説明したように、これは、揮発性エッチング副生成物の解離を防止する助けとなる。
下側サブチャンバ内の圧力は、典型的には、約０．５〜１００ｍＴｏｒｒの間、または約０．５〜５ｍＴｏｒｒの間である。低圧での動作は、様々な利益の中でもとりわけ、望ましくない気相反応が生じるのを防止する助けとなる。さらに、下側サブチャンバ内に存在する種が上側サブチャンバ内に拡散しないように、下側サブチャンバ内の圧力は、上側サブチャンバ内の圧力よりも低いことがある。交互のイオン活性化とエッチャント露出とが周期的に行われる一実施形態では、下側サブチャンバ内の圧力は、（非周期的な場合に比べて）いくぶん高いことがある。このシナリオでは、下側サブチャンバ内のガスが上側サブチャンバ内のプラズマを汚染しないことを保証するように留意すべきである。この問題を取り扱うための１つの技法は、プラズマに当たる前に上側サブチャンバ内のガスを一掃することである。基板および／または下側サブチャンバの温度は、基板支持体によって制御することができ、基板支持体は、多くの場合には静電チャックである。様々な場合に、基板および／または下側サブチャンバの温度は、約０〜２５０℃の間で維持すべきである。
タイミング
上でより詳細に述べた図２は、本明細書における実施形態によるエッチングプロセスの一例を提供する。しかし、いくつかの場合には、操作は異なる順序で行われることがあり、いくつかの操作は重なり合うことがあり、および／またはいくつかの操作は繰り返されることがある。
様々なプロセス条件（例えば、エッチャントガスの流量、第２の処理ガスの流量、１つまたは複数のグリッドに印加されるバイアス、基板ホルダに印加されるバイアス、上側サブチャンバから下側サブチャンバへのイオンのフラックスなど）がパルス式に提供されることがある。本開示を通して使用するとき、「パルス」は、別段の指示がない限り、「オン」状態と「オフ」状態の間の変化、「ロー」状態と「ハイ」状態の間の変化、または３つ以上のそのような状態の間の変化を意味することがある。
一例では、エッチャントガスがパルス式に提供されることがある。他の場合には、エッチャントガスが連続的に提供される。同様に、上側サブチャンバから下側サブチャンバへのイオンフラックスも、パルス式に、または連続的に供給されることがある。特定の場合には、イオンフラックスとエッチャントガスが交互パルスで提供される。すなわち、イオンフラックスがほとんどまたは全く存在しない状態でエッチャントガスが供給され、次いで、エッチャントガスがほとんどまたは全く送給されない状態でイオンフラックスが提供される。この方法は、所望のエッチング深さが実現されるまで繰り返すことができる。
いくつかの場合には、基板の表面が、イオンフラックスによって衝撃され、その後、エッチャントガスに露出される。
エッチングリアクタ装置
本明細書で述べる方法は、適切な負のバイアスをサポートする少なくとも２つのグリッドを有する任意の適切なプラズマエッチング装置によって行うことができる。適切な装置は、本明細書で述べるようなエッチング条件を提供して維持するためのチャンバおよび電子的ハードウェアを含む。また、適切な装置は、時として、上述したようなハードウェアに指令するための命令、およびエッチング用途に適した一連のプロセス操作を行うため（例えば、ＭＲＡＭ構造またはＦＥＴのゲート電極をエッチングするため）の命令を有する制御装置を含む。いくつかの実施形態では、装置は、プロセスツールに含まれる１つまたは複数のプロセスステーションを含むことがある。
図５は、特定の実施形態による誘導結合プラズマエッチング装置５００の断面図を提供する。前述したように、本明細書における実施形態は、誘導結合プラズマ以外のプラズマでも実施することができる。誘導結合プラズマエッチング装置５００は、チャンバ壁５０１および窓５１１によって構造的に画定される全体のエッチングチャンバを含む。チャンバ壁５０１は、典型的には、ステンレス鋼またはアルミニウムから製造される。窓５１１は、典型的には、水晶または他の誘電体材料から製造される。
上側グリッド（すなわち最上部グリッド）５５１と下側グリッド（すなわち最下部グリッド）５５２とを含む内部プラズマグリッドアセンブリ５５０は、エッチングチャンバ全体を上側サブチャンバ５０２と下側サブチャンバ５０３に分割する。各グリッド５５１および５５２は、グリッド（図示せず）の厚さを（厚さ方向に）貫通して延びる穿孔を含む。さらに、各グリッド５５１および５５２は、それら独自の電源５５７および５６７と接続される。例えば、上側グリッド５５１は、接続ライン５５４を介してマッチング回路５５５に接続され、マッチング回路５５５は、接続ライン５５６を介して電源５５７に接続される。同様に、下側グリッド５５２は、接続ライン５６４を介してマッチング回路５６５に接続され、マッチング回路５６５は、接続ライン５６６を介して電源５６７に接続される。これらの電源５５７および５６７は、適切なバイアスを各グリッド５５１および５５２に供給する。特定の他の実装形態では、より複雑なプラズマグリッドアセンブリが使用される。処理中、プラズマは、一般に、上側サブチャンバ５０２内に存在し、下側サブチャンバ５０３内には存在しない。
チャック５１７は、下側サブチャンバ５０３内部に、底部内面付近で位置決めされる。チャック５１７は、エッチングプロセスが行われる半導体ウェハ５１９を受け取って保持するように構成される。チャック５１７は、ウェハが存在するときにウェハを支持するための静電チャックでよい。いくつかの実施形態では、エッジリング（図示せず）がチャック５１７を取り囲み、エッジリングは、チャック５１７の上にウェハが存在するときにウェハの上面とほぼ面一の上面を有する。また、チャック５１７は、ウェハのチャックおよびデチャックを可能にするために静電電極を含む。この目的で、フィルタおよびＤＣクランプ電源が提供されることがある。チャック５１７からウェハを持ち上げるための他の制御システムも提供することができる。チャック５１７は、ＲＦ電源５２３を使用して帯電させることができる。ＲＦ電源５２３は、接続ライン５２７を介してマッチング回路５２１に接続される。マッチング回路５２１は、接続ライン５２５を介してチャック５１７に接続される。このようにして、ＲＦ電源５２３は、チャック５１７に接続される。
コイル５３３が、窓５１１の上方に位置決めされる。コイル５３３は、導電性材料から製造され、少なくとも完全な１回巻きである。図５に示される例示的なコイル５３３は、３回巻きである。コイル５３３の断面のシンボル「Ｘ」は、コイル５３３が紙面奥に向かう方向に回転して延びることを示す。逆に、コイル５３３のシンボル「・」は、コイル５３３が紙面から出る方向に回転して延びることを示す。ＲＦ電源５４１は、コイル１３３にＲＦパワーを供給するように構成される。一般に、ＲＦ電源５４１は、接続ライン５４５を介してマッチング回路５３９に接続される。マッチング回路５３９は、接続ライン５４３を介してコイル５３３に接続される。このようにして、ＲＦ電源５４１は、コイル５３３に接続される。任意選択のファラデー遮蔽５４９が、コイル５３３と窓５１１の間に位置決めされる。ファラデー遮蔽５４９は、コイル５３３に対して離隔された関係で維持される。ファラデー遮蔽５４９は、窓５１１のすぐ上に配設される。コイル５３３と、ファラデー遮蔽５４９と、窓５１１とはそれぞれ、互いに実質的に平行になるように構成される。ファラデー遮蔽は、プラズマチャンバの誘電体窓の上に金属または他の種が堆積するのを防止することができる。
プロセスガスは、上側チャンバ内に位置決めされた主注入ポート５６０を通して、および側部注入ポート５７０（時としてＳＴＧと呼ぶ）を通して供給されることがある。様々な実施形態において、エッチャントガスは、側部注入ポート５７０を通して供給され、プラズマを発生させるために使用されるガスは、主注入ポート５６０を通して注入される。ガス排気ポートは図示されていない。また、動作時のプラズマ処理中に真空制御およびチャンバからのガス副生成物の除去を可能にするためにチャンバ５０１に接続されるポンプも図示されていない。
無線周波数パワーが、ＲＦ電源５４１からコイル５３３に印加されて、コイル５３３を通してＲＦ電流を流す。コイル５３３を通って流れるＲＦ電流は、コイル５３３の周りに電磁場を発生させる。電磁場は、上側サブチャンバ５０２内部で誘導電流を発生させる。誘導電流は、上側サブチャンバ５０２内に存在するガスに作用して、上側サブチャンバ５０２内でプラズマを発生させる。グリッドアセンブリ５５０は、下側サブチャンバ５０３内に移行することができるプラズマ種の量を制限する。
様々なイオンおよび他の種とウェハ５１９との物理的および化学的な相互作用により、ウェハのフィーチャが選択的にエッチングされる。揮発性エッチング副生成物は、排気ポート（図示せず）を通して下側サブチャンバ５０３から除去される。重要なことに、これらの揮発性副生成物は、プラズマ中の高エネルギー電子に実質的に露出されず、したがって解離して不揮発性副生成物になる可能性はない。
典型的には、本明細書で開示されるチャックは、約３０℃〜約２５０℃の間、好ましくは約３０〜１５０℃の間の範囲内の高温で動作する。温度は、エッチングプロセス操作および特有のレシピに依存する。
図示しないが、チャンバ５０１は、典型的には、クリーンルームまたは製造施設内に設置されるときに設備に結合される。設備は、処理ガス、真空、温度制御、および環境粒子制御を提供する配管を含む。これらの設備は、チャンバ５０１がターゲット製造施設に設置されるときにチャンバ５０１に結合される。さらに、チャンバ５０１は、移送チャンバに結合されることがあり、移送チャンバは、典型的な自動制御を使用して、ロボット機構が半導体ウェハをチャンバ５０１の内外に移送できるようにする。
システム制御装置
いくつかの実施形態では、（１つまたは複数の物理的または論理的制御装置を含むことがある）システム制御装置が、プロセスツールの動作のいくつかまたはすべてを制御する。システム制御装置は、典型的には、１つまたは複数のメモリデバイスおよび１つまたは複数の処理装置を含む。処理装置は、中央処理装置（ＣＰＵ）またはコンピュータ、アナログおよび／またはデジタル入出力接続機構、ステッパモータ制御装置ボード、ならびに他の同様の構成要素を含むことがある。適切な制御操作を実施するための命令が、処理装置で実行される。これらの命令は、制御装置に関連付けられるメモリデバイスに記憶されることがあり、またはネットワークを介して提供されることがある。特定の実施形態では、システム制御装置は、システム制御ソフトウェアを実行する。
システム制御ソフトウェアは、タイミング、プロセスガス成分の混合（例えば、エッチャントガスの組成、およびプラズマを発生させるために使用されるガスの組成）、チャンバ圧力、チャンバ温度、ウェハ温度、チャック／ウェハおよび任意の他の電極に印加される電流および電位、グリッドアセンブリの各グリッドに印加されるバイアス、ウェハ位置、ならびにプロセスツールによって行われる特定のプロセスの他のパラメータを制御するための命令を含むことがある。システム制御ソフトウェアは、任意の適切な様式で構成することができる。例えば、様々なプロセスツールプロセスを実施するのに必要なプロセスツール構成要素の動作を制御するために、様々なプロセスツール構成要素サブルーチンまたは制御オブジェクトが書かれることがある。システム制御ソフトウェアは、任意の適切なコンピュータ可読プログラミング言語で符号化されることがある。
いくつかの実施形態では、システム制御ソフトウェアは、上述した様々なパラメータを制御するための入出力制御（ＩＯＣ）シーケンス命令を含む。例えば、エッチングプロセスの各段階は、システム制御装置によって実行される１つまたは複数の命令を含むことがある。プラズマ発生プロセス段階に関するプロセス条件を設定するための命令が、対応するプラズマ発生レシピ段階に含まれることがある。いくつかの実施形態では、エッチングレシピ段階が順次に配置されることがあり、それにより、エッチングプロセス段階に関するすべての命令が、そのプロセス段階と同時に実行される。
いくつかの実施形態では、他のコンピュータソフトウェアおよび／またはプログラムが採用されることがある。この目的でのプログラムまたはプログラムの一部の例としては、基板位置決めプログラム、プロセスガス組成制御プログラム、エッチングガス組成制御プログラム、ガス入口タイミング制御プログラム、グリッドアセンブリバイアス制御プログラム、グリッドアセンブリ位置制御プログラム、静電チャックバイアス制御プログラム、圧力制御プログラム、加熱器制御プログラム、および電位／電流電源制御プログラムが挙げられる。本明細書で述べる任意のソフトウェア／プログラムが、エッチング中に重要なパラメータを変更するための命令を含むことがある。一例では、グリッドアセンブリバイアス制御プログラムは、エッチング中にグリッドアセンブリの１つまたは複数のグリッドへのバイアスを変更するための命令を含むことがある。その結果、下側サブチャンバ内に進むイオンのイオンエネルギーを、エッチングプロセス中に変更することができる。
いくつかの場合には、制御装置は、以下の機能の１つまたは複数を制御する：下側サブチャンバへのエッチャントガスの送給、上側サブチャンバへのプラズマ発生ガスの送給、上側サブチャンバ内のプラズマ発生条件、グリッドアセンブリの各グリッドに印加されるバイアスなど。例えば、サブチャンバへのガスの送給は、特定の時点で開閉するように特定の弁に指令することによって実現されることがある。これにより、制御装置は、ガス送給のタイミングと、送給されるガスの組成との両方を制御できるようになる。制御装置は、例えば、特定の周波数／パワーレベルでプラズマ発生器（例えば、ＩＣＰリアクタのコイル）にパワーを提供するように電源に指令することによって、プラズマ発生条件を制御することができる。さらに、制御装置は、例えば、上側サブチャンバに入るように不活性ガス（および／またはいくつかの実施形態では、反応性ガス）の流れを向けることによって、またはサブチャンバ内の圧力を制御することによって、またはサブチャンバ内の温度を制御することによって、プラズマ発生条件を制御することができる。制御装置は、センサ出力（例えば、電流、電流密度、電位、圧力などが特定のしきい値に達した時）に基づいて、動作のタイミング（例えば、プロセス中の特定の時点での弁の開放）に基づいて、またはユーザからの受信された命令に基づいて、これらの側面を制御することができる。
上述した様々なハードウェアおよび方法実施形態は、リソグラフィパターン形成ツールまたはプロセスと共に、例えば、半導体デバイス、ディスプレイ、ＬＥＤ、太陽光パネルなどの作製または製造に使用されることがある。必ずしもそうではないが、典型的には、そのようなツール／プロセスは、共通の製造施設で一緒に使用または実施される。
被膜のリソグラフィパターン形成は、典型的には、以下のステップのいくつかまたはすべてを含み、各ステップが、いくつかの使用可能なツールを用いて可能にされる。（１）スピンオンまたはスプレーオンツールを使用して、ワークピース、例えば窒化ケイ素被膜を上に有する基板にフォトレジストを塗布するステップ；（２）ホットプレートまたは炉または他の適切な硬化ツールを使用してフォトレジストを硬化するステップ；（３）ウェハステッパなどのツールを用いて可視光またはＵＶ光またはＸ線光に対してフォトレジストを露光するステップ；（４）ウェットベンチまたはスプレーディベロッパなどのツールを使用して、レジストを現像し、レジストを選択的に除去し、それによりレジストをパターン形成するステップ；（５）ドライエッチングまたはプラズマエッチングツールを使用することによって、下にある被膜またはワークピースにレジストパターンを転写するステップ；および（６）ＲＦまたはマイクロ波プラズマレジストストリッパなどのツールを使用してレジストを除去するステップ。いくつかの実施形態では、アッシャブルハードマスク層（例えば非晶質炭素層など）と、別の適切なハードマスク（例えば反射防止層など）とが、フォトレジストを塗布する前に堆積されることがある。
本明細書で述べる構成および／または手法は性質上例示にすぎず、多くの変形が可能であるので、これらの特定の実施形態または例は、限定的な意味とみなすべきではないことを理解されたい。本明細書で述べる特定のルーチンまたは方法は、多くの処理ストラテジのうちの１つまたは複数を表すことがある。したがって、例示される様々な作用は、例示される順序で、または他の順序で、または並行して行うことができ、あるいはいくつかの場合には省略されることもある。同様に、上述したプロセスの順序を変えることもできる。
本開示の主題は、様々なプロセス、システム、および構成のすべての新規のおよび自明でない組合せおよび部分的組合せ、ならびに本明細書で開示される他の特徴、機能、作用、および／または特性、ならびにそれらのあらゆる均等形態を含む。

Claims (24)

  1. 基板をエッチングする方法であって、
    （ａ）その上に除去すべき材料を有する基板をリアクタの反応チャンバ内において受け取り、前記リアクタは、
    （ｉ）上側サブチャンバおよび下側サブチャンバと、
    （ｉｉ）グリッドアセンブリと、を備え、前記グリッドアセンブリは、前記反応チャンバ内に位置決めされ、これにより前記反応チャンバは前記上側サブチャンバと前記下側サブチャンバに分割され、前記グリッドアセンブリは、少なくとも最上部グリッドと最下部グリッドとを備え、前記最上部グリッドおよび最下部グリッドは、前記グリッドに負のバイアスを個別に提供するための１つまたは複数の電源に接続され、前記グリッドアセンブリの各グリッドは、前記グリッドの厚さを貫通して延びる穿孔を有し、
    （ｉｉｉ）前記上側サブチャンバへの１つまたは複数の入口と、
    （ｉｖ）前記下側サブチャンバへの１つまたは複数の入口と、
    （ｖ）前記上側サブチャンバ内でプラズマを発生させるように設計または構成されているプラズマ発生源と
    を備え、
    （ｂ）前記上側サブチャンバにプラズマ発生ガスを供給し、前記プラズマ発生ガスからプラズマを発生させ、
    （ｃ）前記最下部グリッドに印加されるバイアスが、前記最上部グリッドに印加されるバイアスよりも大きい負の値であるように、前記グリッドアセンブリの少なくとも前記最上部グリッドおよび最下部グリッドに負のバイアスを印加し、
    （ｄ）前記下側サブチャンバへの前記１つまたは複数の入口を通して、前記下側サブチャンバにエッチングガスを供給し、
    （ｅ）前記基板をエッチングして、前記除去すべき材料の少なくとも一部を除去すること
    を備え、
    前記下側サブチャンバは、操作（ａ）〜（ｅ）中にプラズマを実質的に含まない
    方法。
  2. 前記最上部グリッドに印加されるバイアスは、約−０．５〜−５０Ｖの間である請求項１に記載の方法。
  3. 前記最下部グリッドに印加されるバイアスは、約−０．５〜−２０００Ｖの間である請求項１に記載の方法。
  4. 請求項１に記載の方法は、さらに、操作（ｃ）中に、前記グリッドアセンブリの少なくとも１つのグリッドに印加される前記バイアスを変えることを備える、方法。
  5. 操作（ｄ）中の前記エッチングガスは、パルスで供給される請求項１に記載の方法。
  6. 前記プラズマ発生ガスは、不活性ガスを含む請求項１に記載の方法。
  7. 前記プラズマ発生ガスは、反応性ガスを含む請求項１に記載の方法。
  8. 前記除去すべき材料は、Ｆｅ、Ｍｎ、Ｎｉ、Ｍｇ、Ｐｔ、Ｐｄ、Ｃｏ、Ｒｕ、Ｃｕ、Ｉｒ、およびそれらの組合せからなる群から選択される請求項１に記載の方法。
  9. 請求項１に記載の方法は、さらに、処理ガスを前記下側サブチャンバに供給し、前記処理ガスを前記除去すべき材料と反応させ、酸化物、窒化物、水素化物、塩化物、フッ化物、有機金属錯体、またはそれらの組合せからなる群から選択される材料を含む除去すべき反応層を形成することを備える、方法。
  10. 請求項９に記載の方法は、さらに、除去すべき前記反応層を除去するために、除去すべき前記反応層を前記エッチングガスと反応させることを備える、方法。
  11. 請求項１に記載の方法は、さらに、操作（ｂ）〜（ｅ）の少なくとも１つにおいて、前記グリッドアセンブリの少なくとも１つのグリッドを移動させることを備える方法。
  12. 前記上側サブアセンブリ中に存在するイオンは、前記グリッドアセンブリを通って加速し、前記基板の表面と相互作用する請求項１に記載の方法。
  13. 基板をエッチングする方法であって、
    （ａ）プラズマリアクタの上側領域内でプラズマを発生させ、
    （ｂ）前記プラズマからのイオンを、前記プラズマリアクタの下側領域内の前記基板の表面上に向けて加速させ、前記プラズマは前記基板に接触せず、
    （ｃ）前記基板の表面にエッチャントガスを送給するステップであって、前記エッチャントガスは表面と反応して、前記表面から前記金属または半導体をエッチングし、前記金属または半導体の１つまたは複数の原子と、前記エッチャントガスからの１つまたは複数の配位子とを含む揮発性副生成物を生成し、
    （ｄ）前記副生成物を前記プラズマに実質的に接触させることなく、かつ前記揮発性副生成物をより揮発性の低い物質に解離させることなく、前記プラズマリアクタから前記揮発性副生成物を除去すること
    を備える方法。
  14. 請求項１３に記載の方法において、前記イオンを加速することは、前記プラズマリアクタの前記上側領域と下側領域を分離する１つまたは複数のグリッドに負のバイアスを印加することを備える、方法。
  15. 請求項１３に記載の方法において、（ｃ）において前記エッチャントガスは、反応して、Ｆｅ、Ｍｎ、Ｎｉ、Ｍｇ、Ｐｔ、Ｐｄ、Ｃｏ、Ｒｕ、Ｃｕ、Ｉｒ、およびそれらの組合せからなる群から選択される金属をエッチングする、方法。
  16. 基板をエッチングするための装置であって、
    （ａ）反応チャンバと、
    （ｂ）グリッドアセンブリとを備え、前記グリッドアセンブリは、前記反応チャンバ内に位置決めされ、これにより前記反応チャンバを上側サブチャンバと下側サブチャンバに分割し、前記グリッドアセンブリは、少なくとも最上部グリッドと最下部グリッドとを備え、前記グリッドアセンブリ内の各グリッドは、前記グリッドの厚さを貫通して延びる穿孔を有し、
    （ｃ）前記最上部グリッドおよび最下部グリッドに負のバイアスを個別に提供するための、前記グリッドアセンブリの少なくとも前記最上部グリッドおよび最下部グリッドとの電気接続ラインと、
    （ｄ）前記上側サブチャンバへの１つまたは複数のガス入口と、
    （ｅ）前記下側サブチャンバへの１つまたは複数のガス入口と、
    （ｆ）前記上側サブチャンバ内でプラズマを発生させるように設計または構成されているプラズマ発生源と、
    （ｇ）前記下側サブチャンバからガスを除去するように設計または構成されている、前記下側サブチャンバへの１つまたは複数のガス出口と、
    （ｈ）命令を提供するように設計または構成されている制御装置と
    を備え、前記命令は、
    （ｉ）前記上側サブチャンバにプラズマ発生ガスを供給し、前記プラズマ発生ガスからプラズマを発生させるための命令、
    （ｉｉ）前記最下部グリッドに印加されるバイアスは、前記最上部グリッドに印加されるバイアスよりも大きい負の値であるように、前記グリッドアセンブリの少なくとも前記最上部グリッドおよび最下部グリッドに負のバイアスを印加するための命令、
    （ｉｉｉ）前記下側サブチャンバにエッチングガスを供給するための命令、である装置。
  17. 請求項１６に記載の装置において、前記グリッドアセンブリは、（ｃ）および（ｄ）での前記入口の１つまたは複数として働くように設計または構成されている、装置。
  18. 請求項１６に記載の装置において、前記上側サブチャンバの高さと前記下側サブチャンバの高さとの比が、約０．１〜１０の間である、装置。
  19. 請求項１６に記載の装置において、前記グリッドアセンブリは、基板表面の異なる部分に異なるレベルのイオンフラックスを提供するように設計されている、装置。
  20. 請求項１６に記載の装置において、前記グリッドアセンブリは、前記アセンブリに埋め込まれた冷却チャネルを備えている、装置。
  21. 請求項１６に記載の装置において、前記グリッドアセンブリの少なくとも１つのグリッドは可動である、装置。
  22. 請求項１６に記載の装置において、前記プラズマ発生源は、前記上側サブチャンバの上方に位置決めされた１つまたは複数のプラズマコイルを備えている、装置。
  23. 請求項１６に記載の装置は、前記プラズマ発生源は、容量結合プラズマ源である、装置。
  24. 請求項１６に記載の装置において、前記グリッドアセンブリは、３つ以上のグリッドを備えている、装置。
JP2014138340A 2013-07-11 2014-07-04 イオン加速器を備えるデュアルチャンバプラズマエッチング装置 Active JP6475430B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/939,709 US9147581B2 (en) 2013-07-11 2013-07-11 Dual chamber plasma etcher with ion accelerator
US13/939,709 2013-07-11

Publications (3)

Publication Number Publication Date
JP2015019065A true JP2015019065A (ja) 2015-01-29
JP2015019065A5 JP2015019065A5 (ja) 2017-08-10
JP6475430B2 JP6475430B2 (ja) 2019-02-27

Family

ID=52257310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014138340A Active JP6475430B2 (ja) 2013-07-11 2014-07-04 イオン加速器を備えるデュアルチャンバプラズマエッチング装置

Country Status (6)

Country Link
US (3) US9147581B2 (ja)
JP (1) JP6475430B2 (ja)
KR (1) KR102279670B1 (ja)
CN (2) CN107068559B (ja)
SG (1) SG10201403999YA (ja)
TW (1) TWI647757B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170013169A (ko) 2015-07-27 2017-02-06 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
WO2017134930A1 (ja) * 2016-02-02 2017-08-10 セントラル硝子株式会社 エッチング方法及びエッチング装置
JP2018533192A (ja) * 2015-09-04 2018-11-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 周期的かつ選択的な材料の除去及びエッチングのための処理チャンバ
JP2019169724A (ja) * 2019-05-08 2019-10-03 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR20190114784A (ko) 2018-03-30 2019-10-10 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
JP2021516788A (ja) * 2018-06-29 2021-07-08 エルジー・ケム・リミテッド ファラデーケージを用いたプラズマエッチング方法
KR20220058633A (ko) * 2019-09-19 2022-05-09 어플라이드 머티어리얼스, 인코포레이티드 금속들의 원자 층 에칭
US11335567B2 (en) 2019-09-20 2022-05-17 Tokyo Electron Limited Etching method and etching apparatus
WO2022230072A1 (ja) * 2021-04-27 2022-11-03 東京エレクトロン株式会社 成膜装置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US9039911B2 (en) 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
US9230819B2 (en) 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US9017526B2 (en) 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
US9773683B2 (en) 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
DE102014218254A1 (de) * 2014-09-11 2016-03-17 BSH Hausgeräte GmbH Kondensationstrockner mit einem Temperatursensor, sowie Verfahren zu seinem Betreiben
US9449796B2 (en) 2014-10-24 2016-09-20 Applied Materials, Inc. Plasma processing system including a symmetrical remote plasma source for minimal ion energy
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US10475626B2 (en) 2015-03-17 2019-11-12 Applied Materials, Inc. Ion-ion plasma atomic layer etch process and reactor
JP6184441B2 (ja) * 2015-06-01 2017-08-23 キヤノンアネルバ株式会社 イオンビームエッチング装置、およびイオンビーム発生装置
US10957561B2 (en) 2015-07-30 2021-03-23 Lam Research Corporation Gas delivery system
US9837286B2 (en) 2015-09-04 2017-12-05 Lam Research Corporation Systems and methods for selectively etching tungsten in a downstream reactor
US10032604B2 (en) 2015-09-25 2018-07-24 Applied Materials, Inc. Remote plasma and electron beam generation system for a plasma reactor
US10192751B2 (en) 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
US10707110B2 (en) 2015-11-23 2020-07-07 Lam Research Corporation Matched TCR joule heater designs for electrostatic chucks
US10825659B2 (en) 2016-01-07 2020-11-03 Lam Research Corporation Substrate processing chamber including multiple gas injection points and dual injector
US10699878B2 (en) 2016-02-12 2020-06-30 Lam Research Corporation Chamber member of a plasma source and pedestal with radially outward positioned lift pins for translation of a substrate c-ring
US10651015B2 (en) 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US10147588B2 (en) 2016-02-12 2018-12-04 Lam Research Corporation System and method for increasing electron density levels in a plasma of a substrate processing system
US10438833B2 (en) 2016-02-16 2019-10-08 Lam Research Corporation Wafer lift ring system for wafer transfer
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
US10504746B2 (en) 2016-04-12 2019-12-10 Applied Materials, Inc. HKMG integration
CN105949836B (zh) * 2016-05-13 2017-06-16 无锡荣坚五金工具有限公司 一种栅控等离子体引发气相聚合表面涂层的装置及方法
US20180053628A1 (en) * 2016-08-18 2018-02-22 Mattson Technology, Inc. Separation Grid for Plasma Chamber
US10410832B2 (en) 2016-08-19 2019-09-10 Lam Research Corporation Control of on-wafer CD uniformity with movable edge ring and gas injection adjustment
US10692724B2 (en) * 2016-12-23 2020-06-23 Lam Research Corporation Atomic layer etching methods and apparatus
KR20180081291A (ko) 2017-01-06 2018-07-16 삼성전자주식회사 이온 빔을 이용한 기판 처리 방법 및 이를 수행하기 위한 장치
WO2018144225A2 (en) 2017-01-18 2018-08-09 Phoenix Llc High power ion beam generator systems and methods
US10497567B2 (en) * 2017-08-07 2019-12-03 Applied Materials, Inc. Method of enhanced selectivity of hard mask using plasma treatments
US10264663B1 (en) 2017-10-18 2019-04-16 Lam Research Corporation Matchless plasma source for semiconductor wafer fabrication
CN112219260B (zh) * 2018-06-11 2024-08-06 玛特森技术公司 用于处理工件的氢反应性核素的生成
JP7198609B2 (ja) 2018-08-21 2023-01-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11257685B2 (en) * 2018-09-05 2022-02-22 Tokyo Electron Limited Apparatus and process for electron beam mediated plasma etch and deposition processes
CN111326382B (zh) * 2018-12-17 2023-07-18 中微半导体设备(上海)股份有限公司 一种电容耦合等离子体刻蚀设备
WO2020160092A1 (en) * 2019-02-01 2020-08-06 Lam Research Corporation Ion beam etching with gas treatment and pulsing
JP2022522419A (ja) 2019-02-28 2022-04-19 ラム リサーチ コーポレーション 側壁洗浄によるイオンビームエッチング
JP7282910B2 (ja) * 2019-03-14 2023-05-29 ラム リサーチ コーポレーション 高アスペクト比エッチングのためのプラズマエッチングツール
KR102619877B1 (ko) 2019-09-11 2024-01-03 삼성전자주식회사 기판 처리 장치
US11158786B2 (en) 2019-09-25 2021-10-26 International Business Machines Corporation MRAM device formation with controlled ion beam etch of MTJ
US20210183627A1 (en) * 2019-12-11 2021-06-17 International Business Machines Corporation Apparatus For Reducing Wafer Contamination During ION-Beam Etching Processes
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
US20210234091A1 (en) * 2020-01-24 2021-07-29 Applied Materials, Inc. Magnetic memory and method of fabrication
CN111463094B (zh) * 2020-04-16 2023-08-18 北京北方华创微电子装备有限公司 原子层刻蚀设备和原子层刻蚀方法
CN115020173B (zh) * 2022-08-10 2022-10-28 江苏邑文微电子科技有限公司 电感耦合等离子体刻蚀系统及其刻蚀控制方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01219161A (ja) * 1988-02-29 1989-09-01 Nippon Telegr & Teleph Corp <Ntt> イオン源
JPH01302645A (ja) * 1988-02-08 1989-12-06 Anelva Corp 放電装置
JPH07335618A (ja) * 1994-06-08 1995-12-22 Nippon Telegr & Teleph Corp <Ntt> プラズマプロセスの方法及びプラズマプロセス装置
JPH1167737A (ja) * 1997-08-12 1999-03-09 Tokyo Electron Yamanashi Kk プラズマ処理装置
JP2000306884A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp プラズマ処理装置およびプラズマ処理方法
JP2001239153A (ja) * 2000-03-01 2001-09-04 Sumitomo Heavy Ind Ltd イオン発生装置及び成膜装置
JP2005116865A (ja) * 2003-10-09 2005-04-28 Canon Inc イオンミリング装置およびイオンミリング方法
US20070163994A1 (en) * 2006-01-18 2007-07-19 Freescale Semiconductor, Inc. Charge-free layer by layer etching of dielectrics
JP2008515221A (ja) * 2004-09-30 2008-05-08 東京エレクトロン株式会社 基板を処理するための方法
JP2010512031A (ja) * 2006-12-05 2010-04-15 アプライド マテリアルズ インコーポレイテッド チャンバ中央のガス分配プレート、同調型プラズマ流制御グリッド及び電極
WO2011007546A1 (ja) * 2009-07-16 2011-01-20 キヤノンアネルバ株式会社 イオンビーム発生装置、基板処理装置及び電子デバイスの製造方法
JP2012054304A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd エッチング方法及びエッチング装置
WO2013065531A1 (ja) * 2011-10-31 2013-05-10 キヤノンアネルバ株式会社 磁性膜のイオンビームエッチング方法及びイオンビームエッチング装置

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849276A (en) 1971-03-19 1974-11-19 Ibm Process for forming reactive layers whose thickness is independent of time
US4600464A (en) 1985-05-01 1986-07-15 International Business Machines Corporation Plasma etching reactor with reduced plasma potential
JPH0690811B2 (ja) 1985-09-10 1994-11-14 松下電器産業株式会社 平板状情報記録担体の基板作成方法
JPH02131550U (ja) 1989-03-31 1990-11-01
JP2643457B2 (ja) 1989-06-28 1997-08-20 三菱電機株式会社 プラズマ処理装置及びその方法
US5009725A (en) 1990-03-30 1991-04-23 Air Products And Chemicals, Inc. Fluxing agents comprising β-diketone and β-ketoimine ligands and a process for using the same
JPH04137727A (ja) 1990-09-28 1992-05-12 Hitachi Ltd イオンビームエッチング方法及びイオンビームエッチング装置
JP3149454B2 (ja) 1991-05-17 2001-03-26 日本電気株式会社 枚葉式プラズマエッチング装置の上部電極
US5248371A (en) 1992-08-13 1993-09-28 General Signal Corporation Hollow-anode glow discharge apparatus
JPH0689880A (ja) 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
US5374456A (en) 1992-12-23 1994-12-20 Hughes Aircraft Company Surface potential control in plasma processing of materials
US5431774A (en) 1993-11-30 1995-07-11 Texas Instruments Incorporated Copper etching
JP2604684B2 (ja) 1994-02-22 1997-04-30 木下 治久 プラズマプロセス装置
US5474648A (en) 1994-07-29 1995-12-12 Lsi Logic Corporation Uniform and repeatable plasma processing
JPH08107101A (ja) 1994-10-03 1996-04-23 Fujitsu Ltd プラズマ処理装置及びプラズマ処理方法
JP3353514B2 (ja) 1994-12-09 2002-12-03 ソニー株式会社 プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法
JP3360461B2 (ja) 1995-01-31 2002-12-24 ソニー株式会社 メタル成膜工程の前処理方法
JPH08279495A (ja) 1995-02-07 1996-10-22 Seiko Epson Corp プラズマ処理装置及びその方法
US5710486A (en) 1995-05-08 1998-01-20 Applied Materials, Inc. Inductively and multi-capacitively coupled plasma reactor
US5705443A (en) 1995-05-30 1998-01-06 Advanced Technology Materials, Inc. Etching method for refractory materials
EP0756309A1 (en) 1995-07-26 1997-01-29 Applied Materials, Inc. Plasma systems for processing substrates
US6794301B2 (en) 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
US5849135A (en) 1996-03-12 1998-12-15 The Regents Of The University Of California Particulate contamination removal from wafers using plasmas and mechanical agitation
JP3190830B2 (ja) 1996-07-22 2001-07-23 日本電気株式会社 半導体装置の製造方法
US20040071876A1 (en) 1996-07-25 2004-04-15 Rakhimov Alexandr Tursunovich Method for forming nanocrystalline diamond films for cold electron emission using hot filament reactor
US6214162B1 (en) 1996-09-27 2001-04-10 Tokyo Electron Limited Plasma processing apparatus
US6007673A (en) 1996-10-02 1999-12-28 Matsushita Electronics Corporation Apparatus and method of producing an electronic device
US6267074B1 (en) 1997-02-24 2001-07-31 Foi Corporation Plasma treatment systems
JP4043089B2 (ja) 1997-02-24 2008-02-06 株式会社エフオーアイ プラズマ処理装置
JPH10242116A (ja) 1997-02-25 1998-09-11 Nkk Corp 平行平板型ｒｉｅ装置
JPH10270429A (ja) 1997-03-27 1998-10-09 Mitsubishi Electric Corp プラズマ処理装置
JPH1154717A (ja) 1997-08-06 1999-02-26 Sanyo Electric Co Ltd 誘電体素子の製造方法
JP3364675B2 (ja) 1997-09-30 2003-01-08 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置
US6238527B1 (en) 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JPH11219938A (ja) 1998-02-02 1999-08-10 Matsushita Electron Corp プラズマエッチング方法
US6352049B1 (en) 1998-02-09 2002-03-05 Applied Materials, Inc. Plasma assisted processing chamber with separate control of species density
EP1055249A1 (en) 1998-02-09 2000-11-29 Applied Materials, Inc. Plasma assisted processing chamber with separate control of species density
JP2000100790A (ja) 1998-09-22 2000-04-07 Canon Inc プラズマ処理装置及びそれを用いた処理方法
JP2000208483A (ja) 1999-01-08 2000-07-28 Mitsubishi Electric Corp ウェハ処理装置及びウェハ処理方法
JP3948857B2 (ja) 1999-07-14 2007-07-25 株式会社荏原製作所 ビーム源
US6646223B2 (en) 1999-12-28 2003-11-11 Texas Instruments Incorporated Method for improving ash rate uniformity in photoresist ashing process equipment
JP2001274143A (ja) 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
US6576202B1 (en) 2000-04-21 2003-06-10 Kin-Chung Ray Chiu Highly efficient compact capacitance coupled plasma reactor/generator and method
DE10024883A1 (de) 2000-05-19 2001-11-29 Bosch Gmbh Robert Plasmaätzanlage
JP2001332534A (ja) 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
WO2001092611A1 (fr) 2000-05-29 2001-12-06 Tohoku Techno Arch Co., Ltd. Procede d'elaboration de diamant de haute qualite et dispositif correspondant
JP4371543B2 (ja) 2000-06-29 2009-11-25 日本電気株式会社 リモートプラズマｃｖｄ装置及び膜形成方法
WO2002014810A2 (en) 2000-08-10 2002-02-21 Tokyo Electron Limited Method and apparatus for tuning a plasma reactor chamber
JP2002069634A (ja) 2000-08-29 2002-03-08 Canon Inc 薄膜作製方法および薄膜作製装置
US6461972B1 (en) 2000-12-22 2002-10-08 Lsi Logic Corporation Integrated circuit fabrication dual plasma process with separate introduction of different gases into gas flow
JP2002289585A (ja) * 2001-03-26 2002-10-04 Ebara Corp 中性粒子ビーム処理装置
US7882800B2 (en) 2001-12-13 2011-02-08 Tokyo Electron Limited Ring mechanism, and plasma processing device using the ring mechanism
AU2002366943A1 (en) 2001-12-20 2003-07-09 Tokyo Electron Limited Method and apparatus comprising a magnetic filter for plasma processing a workpiece
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
CA2489984A1 (en) 2002-06-21 2003-12-31 Transform Pharmaceuticals, Inc. Pharmaceutical compositions with improved dissolution
US20040025791A1 (en) 2002-08-09 2004-02-12 Applied Materials, Inc. Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
JP2004153240A (ja) 2002-10-09 2004-05-27 Advanced Lcd Technologies Development Center Co Ltd プラズマ処理装置
CN100490073C (zh) 2002-11-20 2009-05-20 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
US7500445B2 (en) 2003-01-27 2009-03-10 Applied Materials, Inc. Method and apparatus for cleaning a CVD chamber
JP2004281232A (ja) 2003-03-14 2004-10-07 Ebara Corp ビーム源及びビーム処理装置
US7009281B2 (en) 2003-03-14 2006-03-07 Lam Corporation Small volume process chamber with hot inner surfaces
US7976673B2 (en) 2003-05-06 2011-07-12 Lam Research Corporation RF pulsing of a narrow gap capacitively coupled reactor
JP2004349375A (ja) 2003-05-21 2004-12-09 Nec Kansai Ltd ドライエッチング装置のガス分散板
JP4111274B2 (ja) 2003-07-24 2008-07-02 キヤノンアネルバ株式会社 磁性材料のドライエッチング方法
US7144521B2 (en) 2003-08-22 2006-12-05 Lam Research Corporation High aspect ratio etch using modulation of RF powers of various frequencies
USH2212H1 (en) 2003-09-26 2008-04-01 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus for producing an ion-ion plasma continuous in time
US7838430B2 (en) 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
US7461614B2 (en) 2003-11-12 2008-12-09 Tokyo Electron Limited Method and apparatus for improved baffle plate
US20050211547A1 (en) 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma reactor and process using plural ion shower grids
US20050211171A1 (en) 2004-03-26 2005-09-29 Applied Materials, Inc. Chemical vapor deposition plasma reactor having an ion shower grid
US7695590B2 (en) 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
US7244474B2 (en) 2004-03-26 2007-07-17 Applied Materials, Inc. Chemical vapor deposition plasma process using an ion shower grid
US7291360B2 (en) 2004-03-26 2007-11-06 Applied Materials, Inc. Chemical vapor deposition plasma process using plural ion shower grids
US20050211546A1 (en) 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma process using an ion shower grid
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
JP2006013190A (ja) 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
US8349128B2 (en) 2004-06-30 2013-01-08 Applied Materials, Inc. Method and apparatus for stable plasma processing
US20060000802A1 (en) 2004-06-30 2006-01-05 Ajay Kumar Method and apparatus for photomask plasma etching
US8058156B2 (en) 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
US7767561B2 (en) 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US7381291B2 (en) 2004-07-29 2008-06-03 Asm Japan K.K. Dual-chamber plasma processing apparatus
KR100663351B1 (ko) 2004-11-12 2007-01-02 삼성전자주식회사 플라즈마 처리장치
JP4773079B2 (ja) 2004-11-26 2011-09-14 株式会社日立ハイテクノロジーズ プラズマ処理装置の制御方法
JP2006236772A (ja) 2005-02-24 2006-09-07 Ebara Corp 中性粒子ビーム源および中性粒子ビーム処理装置
JPWO2006129643A1 (ja) 2005-05-31 2009-01-08 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
CA2610347A1 (en) 2005-06-09 2006-06-08 Boehringer Ingelheim International Gmbh Alpha-carbolines as cdk-1 inhibitors
US8356575B2 (en) 2005-09-09 2013-01-22 Ulvac, Inc. Ion source and plasma processing apparatus
KR100653073B1 (ko) * 2005-09-28 2006-12-01 삼성전자주식회사 기판처리장치와 기판처리방법
US7358484B2 (en) 2005-09-29 2008-04-15 Tokyo Electron Limited Hyperthermal neutral beam source and method of operating
JP2007149788A (ja) 2005-11-24 2007-06-14 Aqua Science Kk リモートプラズマ装置
US8012306B2 (en) 2006-02-15 2011-09-06 Lam Research Corporation Plasma processing reactor with multiple capacitive and inductive power sources
US7578258B2 (en) 2006-03-03 2009-08-25 Lam Research Corporation Methods and apparatus for selective pre-coating of a plasma processing chamber
US7645357B2 (en) 2006-04-24 2010-01-12 Applied Materials, Inc. Plasma reactor apparatus with a VHF capacitively coupled plasma source of variable frequency
US7520999B2 (en) 2006-05-03 2009-04-21 Applied Materials, Inc. Method of processing a workpiece in a plasma reactor with dynamic adjustment of the plasma source power applicator and the workpiece relative to one another
US7938931B2 (en) 2006-05-24 2011-05-10 Lam Research Corporation Edge electrodes with variable power
US7879184B2 (en) 2006-06-20 2011-02-01 Lam Research Corporation Apparatuses, systems and methods for rapid cleaning of plasma confinement rings with minimal erosion of other chamber parts
US7837826B2 (en) 2006-07-18 2010-11-23 Lam Research Corporation Hybrid RF capacitively and inductively coupled plasma source using multifrequency RF powers and methods of use thereof
GB0616131D0 (en) 2006-08-14 2006-09-20 Oxford Instr Plasma Technology Surface processing apparatus
US7998307B2 (en) 2006-09-12 2011-08-16 Tokyo Electron Limited Electron beam enhanced surface wave plasma source
US8192576B2 (en) 2006-09-20 2012-06-05 Lam Research Corporation Methods of and apparatus for measuring and controlling wafer potential in pulsed RF bias processing
KR100869359B1 (ko) 2006-09-28 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
US7897008B2 (en) 2006-10-27 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for regional plasma control
US7909961B2 (en) 2006-10-30 2011-03-22 Applied Materials, Inc. Method and apparatus for photomask plasma etching
US7943005B2 (en) 2006-10-30 2011-05-17 Applied Materials, Inc. Method and apparatus for photomask plasma etching
US8043430B2 (en) 2006-12-20 2011-10-25 Lam Research Corporation Methods and apparatuses for controlling gas flow conductance in a capacitively-coupled plasma processing chamber
US8262847B2 (en) 2006-12-29 2012-09-11 Lam Research Corporation Plasma-enhanced substrate processing method and apparatus
US7611936B2 (en) 2007-05-11 2009-11-03 Freescale Semiconductor, Inc. Method to control uniformity/composition of metal electrodes, silicides on topography and devices using this method
US20090084501A1 (en) 2007-09-27 2009-04-02 Tokyo Electron Limited Processing system for producing a negative ion plasma
US7875555B2 (en) 2007-11-29 2011-01-25 Tokyo Electron Limited Method for plasma processing over wide pressure range
CN101978461B (zh) 2008-03-20 2013-09-11 波鸿-鲁尔大学 在射频等离子体中控制离子能量的方法
US8185242B2 (en) 2008-05-07 2012-05-22 Lam Research Corporation Dynamic alignment of wafers using compensation values obtained through a series of wafer movements
US8861385B2 (en) 2008-05-16 2014-10-14 Nec Corporation Communication device, communication method and communication control program
US7732759B2 (en) 2008-05-23 2010-06-08 Tokyo Electron Limited Multi-plasma neutral beam source and method of operating
US8460567B2 (en) 2008-07-01 2013-06-11 Tokyo Electron Limited Method and system for etching a MEM device
US8986558B2 (en) 2008-09-01 2015-03-24 Japan Science And Technology Agency Plasma etching method, plasma etching device, and method for producing photonic crystal
US8236706B2 (en) 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
JP2010192197A (ja) 2009-02-17 2010-09-02 Tokyo Electron Ltd 基板処理装置及び基板処理方法
US20100276391A1 (en) 2009-03-05 2010-11-04 Applied Materials, Inc. Inductively coupled plasma reactor having rf phase control and methods of use thereof
US8475673B2 (en) 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US20110177694A1 (en) 2010-01-15 2011-07-21 Tokyo Electron Limited Switchable Neutral Beam Source
EP2814051A1 (en) 2010-02-09 2014-12-17 Intevac, Inc. Shadow mask implantation system
JP5450187B2 (ja) 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP5388915B2 (ja) 2010-03-16 2014-01-15 株式会社東芝 流路開閉装置、および紙葉類処理装置
US20120021136A1 (en) 2010-07-20 2012-01-26 Varian Semiconductor Equipment Associates, Inc. System and method for controlling plasma deposition uniformity
KR101742815B1 (ko) 2010-07-23 2017-06-01 삼성전자 주식회사 Ｄｕｖ 필터링용 코팅 조성물, 이를 이용한 포토레지스트 패턴 형성 방법 및 반도체 소자의 제조 방법
JP5735232B2 (ja) 2010-08-02 2015-06-17 株式会社イー・エム・ディー プラズマ処理装置
US9184028B2 (en) 2010-08-04 2015-11-10 Lam Research Corporation Dual plasma volume processing apparatus for neutral/ion flux control
US20130059448A1 (en) 2011-09-07 2013-03-07 Lam Research Corporation Pulsed Plasma Chamber in Dual Chamber Configuration
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US8869742B2 (en) 2010-08-04 2014-10-28 Lam Research Corporation Plasma processing chamber with dual axial gas injection and exhaust
US20120083134A1 (en) * 2010-09-30 2012-04-05 Hui-Jung Wu Method of mitigating substrate damage during deposition processes
US20120097330A1 (en) 2010-10-20 2012-04-26 Applied Materials, Inc. Dual delivery chamber design
JP5864879B2 (ja) 2011-03-31 2016-02-17 東京エレクトロン株式会社 基板処理装置及びその制御方法
US9490106B2 (en) 2011-04-28 2016-11-08 Lam Research Corporation Internal Faraday shield having distributed chevron patterns and correlated positioning relative to external inner and outer TCP coil
US9966236B2 (en) 2011-06-15 2018-05-08 Lam Research Corporation Powered grid for plasma chamber
US8709706B2 (en) 2011-06-15 2014-04-29 Applied Materials, Inc. Methods and apparatus for performing multiple photoresist layer development and etching processes
JP5893864B2 (ja) 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
US9039911B2 (en) 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
US20160358784A1 (en) 2011-09-07 2016-12-08 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
KR20140092892A (ko) 2011-11-08 2014-07-24 어플라이드 머티어리얼스, 인코포레이티드 개선된 증착 균일성을 위한 전구체 분배 피처들
US20130168352A1 (en) 2011-12-28 2013-07-04 Andreas Fischer Methods and apparatuses for controlling plasma properties by controlling conductance between sub-chambers of a plasma processing chamber
CN202633210U (zh) 2012-05-17 2012-12-26 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体刻蚀设备
TWI467625B (zh) 2012-08-30 2015-01-01 Univ Chang Gung 電漿處理裝置
US9288889B2 (en) 2013-03-13 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for energetic neutral beam processing
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US9230819B2 (en) 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
US9017526B2 (en) 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US9147581B2 (en) * 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302645A (ja) * 1988-02-08 1989-12-06 Anelva Corp 放電装置
JPH01219161A (ja) * 1988-02-29 1989-09-01 Nippon Telegr & Teleph Corp <Ntt> イオン源
JPH07335618A (ja) * 1994-06-08 1995-12-22 Nippon Telegr & Teleph Corp <Ntt> プラズマプロセスの方法及びプラズマプロセス装置
JPH1167737A (ja) * 1997-08-12 1999-03-09 Tokyo Electron Yamanashi Kk プラズマ処理装置
JP2000306884A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp プラズマ処理装置およびプラズマ処理方法
JP2001239153A (ja) * 2000-03-01 2001-09-04 Sumitomo Heavy Ind Ltd イオン発生装置及び成膜装置
JP2005116865A (ja) * 2003-10-09 2005-04-28 Canon Inc イオンミリング装置およびイオンミリング方法
JP2008515221A (ja) * 2004-09-30 2008-05-08 東京エレクトロン株式会社 基板を処理するための方法
US20070163994A1 (en) * 2006-01-18 2007-07-19 Freescale Semiconductor, Inc. Charge-free layer by layer etching of dielectrics
JP2010512031A (ja) * 2006-12-05 2010-04-15 アプライド マテリアルズ インコーポレイテッド チャンバ中央のガス分配プレート、同調型プラズマ流制御グリッド及び電極
WO2011007546A1 (ja) * 2009-07-16 2011-01-20 キヤノンアネルバ株式会社 イオンビーム発生装置、基板処理装置及び電子デバイスの製造方法
JP2012054304A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd エッチング方法及びエッチング装置
WO2013065531A1 (ja) * 2011-10-31 2013-05-10 キヤノンアネルバ株式会社 磁性膜のイオンビームエッチング方法及びイオンビームエッチング装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170013169A (ko) 2015-07-27 2017-02-06 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US9991138B2 (en) 2015-07-27 2018-06-05 Tokyo Electron Limited Etching method and etching apparatus
JP2018533192A (ja) * 2015-09-04 2018-11-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 周期的かつ選択的な材料の除去及びエッチングのための処理チャンバ
US11728139B2 (en) 2015-09-04 2023-08-15 Applied Materials, Inc. Process chamber for cyclic and selective material removal and etching
US11004661B2 (en) 2015-09-04 2021-05-11 Applied Materials, Inc. Process chamber for cyclic and selective material removal and etching
WO2017134930A1 (ja) * 2016-02-02 2017-08-10 セントラル硝子株式会社 エッチング方法及びエッチング装置
KR20190114784A (ko) 2018-03-30 2019-10-10 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US10998199B2 (en) 2018-03-30 2021-05-04 Tokyo Electron Limited Etching method and etching apparatus
JP7086415B2 (ja) 2018-06-29 2022-06-20 エルジー・ケム・リミテッド ファラデーケージを用いたプラズマエッチング方法
US11276563B2 (en) 2018-06-29 2022-03-15 Lg Chem, Ltd. Plasma etching method using faraday box
JP2021516788A (ja) * 2018-06-29 2021-07-08 エルジー・ケム・リミテッド ファラデーケージを用いたプラズマエッチング方法
JP2019169724A (ja) * 2019-05-08 2019-10-03 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR20220058633A (ko) * 2019-09-19 2022-05-09 어플라이드 머티어리얼스, 인코포레이티드 금속들의 원자 층 에칭
JP2022549244A (ja) * 2019-09-19 2022-11-24 アプライド マテリアルズ インコーポレイテッド 金属の原子層エッチング
KR102584970B1 (ko) 2019-09-19 2023-10-04 어플라이드 머티어리얼스, 인코포레이티드 금속들의 원자 층 에칭
JP7357778B2 (ja) 2019-09-19 2023-10-06 アプライド マテリアルズ インコーポレイテッド 金属の原子層エッチング
US11335567B2 (en) 2019-09-20 2022-05-17 Tokyo Electron Limited Etching method and etching apparatus
WO2022230072A1 (ja) * 2021-04-27 2022-11-03 東京エレクトロン株式会社 成膜装置

Also Published As

Publication number Publication date
US10134605B2 (en) 2018-11-20
KR20150007993A (ko) 2015-01-21
CN107068559A (zh) 2017-08-18
US9147581B2 (en) 2015-09-29
CN104282522A (zh) 2015-01-14
CN107068559B (zh) 2020-09-04
TWI647757B (zh) 2019-01-11
CN104282522B (zh) 2017-01-18
US20150364349A1 (en) 2015-12-17
US9431269B2 (en) 2016-08-30
JP6475430B2 (ja) 2019-02-27
TW201519311A (zh) 2015-05-16
KR102279670B1 (ko) 2021-07-20
SG10201403999YA (en) 2015-02-27
US20150364339A1 (en) 2015-12-17
US20150017810A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
JP6475430B2 (ja) イオン加速器を備えるデュアルチャンバプラズマエッチング装置
JP6509495B2 (ja) 半導体製造用の内部プラズマグリッドの適用
JP6461482B2 (ja) 半導体製造用の内部プラズマグリッド
US9257295B2 (en) Ion beam etching system
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
JP6641077B2 (ja) デュアルプラズマ源リアクタによるウエハ処理のためのイオン対中性種の制御
JP2017199909A (ja) Ａｌｅおよび選択的蒸着を用いた基板のエッチング
US9735027B2 (en) Method for etching organic film
TW201626451A (zh) 高深寬比結構中的接觸窗清洗
TW201705277A (zh) 處理基底的設備、系統及方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190201

R150 Certificate of patent or registration of utility model

Ref document number: 6475430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250