JPH1154717A - 誘電体素子の製造方法 - Google Patents

誘電体素子の製造方法

Info

Publication number
JPH1154717A
JPH1154717A JP9212190A JP21219097A JPH1154717A JP H1154717 A JPH1154717 A JP H1154717A JP 9212190 A JP9212190 A JP 9212190A JP 21219097 A JP21219097 A JP 21219097A JP H1154717 A JPH1154717 A JP H1154717A
Authority
JP
Japan
Prior art keywords
mask
film
conductive layer
forming
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9212190A
Other languages
English (en)
Inventor
Takashi Goto
隆 後藤
Koji Yamano
耕治 山野
Seiichiro Takahashi
誠一郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9212190A priority Critical patent/JPH1154717A/ja
Publication of JPH1154717A publication Critical patent/JPH1154717A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 誘電体膜およびマスクの側壁への導電性材料
の堆積による信頼性および歩留りの低下が防止された誘
電体素子の製造方法を提供することである。 【解決手段】 下部電極12、強誘電体膜13および上
部電極14からなる強誘電体キャパシタを有する誘電体
素子200を回転させながらマスク19を介して上部電
極14の表面に対して斜め方向にイオンiを照射し、上
部電極14および強誘電体膜13をエッチングによりパ
ターニングする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、誘電体膜を有する
誘電体素子の製造方法に関する。
【0002】
【従来の技術】電界効果トランジスタ(FET)のゲー
ト部分に強誘電体膜からなるキャパシタ(以下、強誘電
体キャパシタと呼ぶ)が設けられたメモリは、非破壊読
み出しが可能な不揮発性メモリとして知られている。こ
のような強誘電体メモリの構造としては、MFS(金属
・強誘電体・半導体)構造、MFIS(金属・強誘電体
・絶縁体・半導体)構造、MFMIS(金属・強誘電体
・金属・絶縁体・半導体)構造などが提案されている。
【0003】図14はMFMIS構造の強誘電体メモリ
の一例を示す模式的断面図である。図14の強誘電体メ
モリは、例えば特開平5−327062号公報に開示さ
れている。
【0004】図14において、n+ シリコン基板31の
表面に、所定間隔を隔ててp+ 層からなるソース領域3
4およびp+ 層からなるドレイン領域35が形成されて
いる。ソース領域34とドレイン領域35との間のシリ
コン基板31の領域がチャネル領域36となる。チャネ
ル領域36上にゲート絶縁膜32が形成され、ゲート絶
縁膜32上にゲート電極33が形成されている。
【0005】シリコン基板31上およびゲート電極33
上には層間絶縁膜37が形成されている。ゲート電極3
3上の層間絶縁膜37には、コンタクト孔39が形成さ
れ、そのコンタクト孔39内に配線層40が形成されて
いる。
【0006】ソース領域34上およびドレイン領域35
上の層間絶縁膜37にはそれぞれコンタクト孔が設けら
れ、それらのコンタクト孔内にそれぞれ配線層45,4
6が形成されている。さらに、ゲート電極33に接続さ
れた配線層40上に下部電極42が形成されている。下
部電極42上に強誘電体膜43が形成され、強誘電体膜
43上に上部電極44が形成されている。また、ソース
領域34およびドレイン領域35に接続される配線層4
5,46上にそれぞれオーミック電極47,48が形成
されている。
【0007】図14の強誘電体メモリにおいては、下部
電極42、強誘電体膜43および上部電極44が強誘電
体キャパシタを構成する。
【0008】
【発明が解決しようとする課題】図14の強誘電体メモ
リの製造においては、下部電極42、強誘電体膜43お
よび上部電極44からなる強誘電体キャパシタを形成す
るために上部電極44、強誘電体膜43および下部電極
42をRIE法(反応性イオンエッチング法)等のエッ
チングにより加工(パターニング)する必要がある。
【0009】図15は従来の強誘電体キャパシタの形成
方法を示す模式的断面図である。図15に示す反応性イ
オンエッチング装置300において、エッチング室(チ
ャンバ)301内の下部には、導電性の試料台302が
導電性の支持部材303により配設されている。エッチ
ング室301と支持部材303とは絶縁部材304によ
り互いに絶縁されている。エッチング室301内の上部
には、試料台302と対向するように電極305が導電
性の支持部材306により配設されている。エッチング
室301と支持部材306とは絶縁部材307により互
いに絶縁されている。
【0010】エッチング室301には、ガス導入口30
8および排気口309が設けられている。試料台302
および支持部材303は、コンデンサ309を介して高
周波電源310に接続されている。一方、電極305お
よび支持部材306は接地されている。
【0011】試料台302上には、加工すべき強誘電体
キャパシタを有する誘電体素子400が取り付けられ
る。図15の誘電体素子400においては、下部電極4
2、強誘電体膜43および上部電極44からなる強誘電
体キャパシタ上にフォトレジストからなるマスク45が
形成されている。
【0012】強誘電体キャパシタの加工の際には、減圧
されたエッチング室301内にガス導入口308から反
応ガスを導入し、高周波電源310により試料台302
と電極305との間に高周波電力を供給する。それによ
り、エッチング室301内でガス放電が起こり、ガス分
子gが電離してイオンiおよび電子eからなるプラズマ
が発生する。
【0013】イオンiは電極305と試料台302との
間に印加される電界により試料台302に向かって加速
され、誘電体素子400の表面に垂直に照射される。イ
オンiの照射エネルギーおよび反応性により上部電極4
4、強誘電体膜43および下部電極42がエッチングさ
れる。それにより、パターニングされた強誘電体キャパ
シタが形成される。
【0014】上記の従来の強誘電体キャパシタの形成方
法においては、上部電極44、強誘電体膜43および下
部電極42をエッチングにより加工する際に、エッチン
グされた上部電極44および下部電極42の材料である
Pt(白金)等の導電性材料が強誘電体膜43の側壁に
堆積することがある。
【0015】特に、上部電極44および下部電極42が
Ptのように揮発性の低い材料からなる場合、エッチン
グにより除去された材料が排気口309から排気されず
に強誘電体膜43の側壁に堆積物50として再付着しや
すい。この場合、上部電極44と下部電極42とが強誘
電体膜43の側壁の堆積物50により電気的に接続され
てしまう。それにより、上部電極44と下部電極42と
の間で電流のリークが生じる。
【0016】また、後工程で強誘電体膜43の特性を回
復および向上させるために熱処理を行う場合、強誘電体
膜43の側壁に堆積物50があると、強誘電体膜43の
特性が十分に回復および向上しないという問題が生じ
る。
【0017】マスク45を有機溶剤や水溶液中で除去す
る際にも、強誘電体膜43の側壁の堆積物50は除去さ
れにくい。堆積物50がマスク45の側壁にも付着して
いる場合には、マスク45を除去することも困難とな
る。そのため、強誘電体膜43やマスク45の側壁の堆
積物50を有機溶剤等により除去する工程が必要とな
る。この場合、強誘電体膜43やマスク45の側壁から
除去された堆積物50がパーティクル(微粒子)となっ
て誘電体素子400の表面に再付着し、次の工程に悪影
響を及ぼすこともある。
【0018】このように、強誘電体膜43の側壁の堆積
物50により、素子の性能が低下するとともに、製造歩
留りが低下するという問題が生じる。
【0019】本発明の目的は、誘電体膜およびマスクの
側壁への導電性材料の堆積による信頼性および歩留りの
低下が防止された誘電体素子の製造方法を提供すること
である。
【0020】
【課題を解決するための手段および発明の効果】
(1)第1の発明 第1の発明に係る誘電体素子の製造方法は、誘電体膜と
導電層との積層構造上にマスクを形成する工程と、マス
クを介して積層構造の表面に対して斜め方向にイオンを
照射することにより積層構造を加工する工程とを備えた
ものである。
【0021】本発明に係る誘電体素子の製造方法におい
ては、積層構造の表面に対して斜め方向にイオンを照射
することにより、導電層および誘電体膜の側壁が所定の
傾斜角度でエッチングされる。それにより、誘電体膜お
よびマスクの側壁に導電層の材料が堆積せず、あるいは
誘電体膜およびマスクの側壁に導電層の材料が堆積した
場合でも堆積物が斜め方向に照射されるイオンにより除
去される。したがって、誘電体膜およびマスクの側壁へ
の導電性材料の堆積による信頼性および歩留りの低下が
防止される。
【0022】(2)第2の発明 第2の発明に係る誘電体素子の製造方法は、第1の発明
に係る誘電体素子の製造方法において、加工する工程で
積層構造の表面に垂直な方向とイオンの入射方向とが所
定の傾斜角度を保つように積層構造を回転させることを
特徴とする。
【0023】この場合、積層構造の側壁の全周が所定の
傾斜角度に形成される。それにより、誘電体膜およびマ
スクの側壁の全周に導電層の材料からなる堆積物が形成
されない。
【0024】(3)第3の発明 第3の発明に係る誘電体素子の製造方法は、誘電体膜と
導電層との積層構造上に断面台形状のマスクを形成する
工程と、マスクを介して積層構造の表面にイオンを照射
することにより積層構造を加工する工程とを備えたもの
である。
【0025】本発明に係る誘電体素子の製造方法におい
ては、イオンが断面台形状のマスクの傾斜した側面に沿
って積層構造の表面に対して斜め方向に照射されるの
で、導電層および誘電体膜の側壁が所定の傾斜角度でエ
ッチングされる。それにより、誘電体膜およびマスクの
側壁に導電層の材料が堆積せず、あるいは誘電体膜およ
びマスクの側壁に導電層の材料が堆積した場合でも堆積
物が斜め方向に照射されるイオンにより除去される。し
たがって、誘電体膜およびマスクの側壁への導電性材料
の堆積による信頼性および歩留りの低下が防止される。
【0026】(4)第4の発明 第4の発明に係る誘電体素子の製造方法は、第1の導電
層上に誘電体膜および第2の導電層を順に形成する工程
と、第2の誘電体層上にマスクを形成する工程と、マス
クを介して第2の導電層の表面に対して斜め方向にイオ
ンを照射することにより少なくとも第2の導電層および
誘電体膜を加工する工程とを備えたものである。
【0027】本発明に係る誘電体素子の製造方法におい
ては、第2の導電層の表面に対して斜め方向にイオンを
照射することにより、少なくとも第2の導電層および誘
電体膜の側壁が所定の傾斜角度でエッチングされる。そ
れにより、誘電体膜およびマスクの側壁に第2の導電層
の材料が堆積せず、あるいは誘電体膜およびマスクの側
壁に第2の導電層の材料が堆積した場合でも堆積物が斜
め方向に照射されるイオンにより除去される。したがっ
て、誘電体膜およびマスクの側壁への導電性材料の堆積
による信頼性および歩留りの低下が防止される。
【0028】(5)第5の発明 第5の発明に係る誘電体素子の製造方法は、第4の発明
に係る誘電体素子の製造方法において、加工する工程で
第2の導電層の表面に垂直な方向とイオンの入射方向と
が所定の傾斜角度を保つように第1の導電層、誘電体膜
および第2の導電層を回転させることを特徴とする。
【0029】この場合、少なくとも第2の導電層および
誘電体膜の側壁の全周が所定の傾斜角度に形成される。
それにより、誘電体膜およびマスクの側壁の全周に第2
の導電層の材料からなる堆積物が形成されない。
【0030】(6)第6の発明 第6の発明に係る誘電体素子の製造方法は、第1の導電
層上に誘電体膜および第2の導電層を順に形成する工程
と、第2の導電層上に断面台形状のマスクを形成する工
程と、マスクを介して第2の導電層の表面にイオンを照
射することにより少なくとも第2の導電層および誘電体
膜を加工する工程とを備えたものである。
【0031】本発明に係る誘電体素子の製造方法におい
ては、イオンが断面台形状のマスクの傾斜した側面に沿
って第2の導電層の表面に対して斜め方向に照射される
ので、少なくとも第2の導電層および誘電体膜の側壁が
所定の傾斜角度に形成される。それにより、誘電体膜お
よびマスクの側壁に第2の導電層の材料が堆積せず、あ
るいは誘電体膜およびマスクの側壁に第2の導電層の材
料が堆積した場合でも堆積物が斜め方向に照射されるイ
オンにより除去される。したがって、誘電体膜およびマ
スクの側壁への導電性材料の堆積による信頼性および歩
留りの低下が防止される。
【0032】(7)第7の発明 第7の発明に係る誘電体素子の製造方法は、絶縁層を形
成する工程と、絶縁層にコンタクト孔を形成する工程
と、絶縁層のコンタクト孔内に第1の導電層を形成する
工程と、第1の導電層上に誘電体膜および第2の導電層
を順に形成する工程と、第2の導電層上にマスクを形成
する工程と、マスクを介して第2の導電層の表面に対し
て斜め方向にイオンを照射することにより第2の導電層
および誘電体膜を加工する工程とを備えたものである。
【0033】本発明に係る誘電体素子の製造方法におい
ては、第2の導電層の表面に対して斜め方向にイオンを
照射することにより、第2の導電層および誘電体膜の側
壁が所定の傾斜角度でエッチングされる。それにより、
誘電体膜およびマスクの側壁に第2の導電層の材料が堆
積せず、あるいは誘電体膜およびマスクの側壁に第2の
導電層の材料が堆積した場合でも堆積物が斜め方向に照
射されるイオンにより除去される。したがって、誘電体
膜およびマスクの側壁への導電性材料の堆積による信頼
性および歩留りの低下が防止される。
【0034】また、誘電体膜に接触する第1の導電層が
絶縁層のコンタクト孔内に設けられているので、第2の
導電層および誘電体膜の加工の際に第1の導電層の材料
が誘電体膜およびマスクの側壁に堆積しない。したがっ
て、誘電体膜およびマスクの側壁への導電性材料の堆積
による信頼性および歩留りの低下が十分に防止される。
【0035】(8)第8の発明 第8の発明に係る誘電体素子の製造方法は、チャネル領
域上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上
にゲート電極を形成する工程と、ゲート電極およびゲー
ト絶縁膜を覆うように層間絶縁膜を形成する工程と、層
間絶縁膜にコンタクト孔を形成する工程と、層間絶縁膜
のコンタクト孔内にゲート電極に電気的に接続される下
部電極層を形成する工程と、下部電極層の上面に接触す
るように層間絶縁膜上に誘電体膜を形成する工程と、誘
電体膜上に上部電極層を形成する工程と、上部電極層上
にマスクを形成する工程と、マスクを介して上部電極層
の表面に対して斜め方向にイオンを照射することにより
上部電極層および誘電体膜を加工する工程とを備えたも
のである。
【0036】本発明に係る誘電体素子の製造方法におい
ては、上部電極層の表面に対して斜め方向にイオンを照
射することにより、上部電極層および誘電体膜の側壁が
所定の傾斜角度でエッチングされる。それにより、誘電
体膜およびマスクの側壁に上部電極層の材料が堆積せ
ず、あるいは誘電体膜およびマスクの側壁に上部電極層
の材料が堆積した場合でも堆積物が斜め方向に照射され
るイオンにより除去される。したがって、誘電体膜およ
びマスクの側壁への導電性材料の堆積による信頼性およ
び歩留りの低下が防止される。
【0037】また、下部電極層が層間絶縁膜のコンタク
ト孔内に形成されるので、上部電極層および誘電体膜の
加工の際に下部電極層の材料が誘電体膜およびマスクの
側壁に堆積しない。したがって、誘電体膜およびマスク
の側壁への導電性材料の堆積による信頼性および歩留り
の低下が十分に防止される。これらの結果、信頼性およ
び歩留りが向上した誘電体メモリが得られる。
【0038】(9)第9の発明 第9の発明に係る誘電体素子の製造方法は、第1〜第8
のいずれかの発明に係る誘電体素子の製造方法におい
て、誘電体膜が強誘電体膜であることを特徴とする。こ
の場合、強誘電体膜を含む誘電体素子の信頼性および歩
留りが向上する。
【0039】
【発明の実施の形態】図1は本発明の第1の実施例にお
ける誘電体素子の製造方法を示す模式的断面図である。
【0040】図1において、イオンミリング装置(イオ
ンビームエッチング装置)100は、イオン照射室10
1およびプラズマ発生室102を有する。イオン照射室
101とプラズマ発生室102とは絶縁部材103によ
り互いに絶縁されている。
【0041】イオン照射室101内には、試料台104
が回転部材105により回転可能に設けられている。回
転部材105は、回転駆動機構(図示せず)により回転
軸Zの周りで回転駆動される。試料台104は、その表
面の法線が回転部材105の回転軸Zに対して所定の角
度αをなすように傾けられている。この試料台104上
には、後述する加工すべき強誘電体キャパシタを有する
誘電体素子200が取り付けられる。
【0042】プラズマ発生室102の周囲には、プラズ
マ発生室102内に磁界を発生するためのマグネットコ
イル106が取り付けられている。また、プラズマ発生
室102の外部の端面には、プラズマ発生室102内に
マイクロ波を導入するための導波管107が取り付けら
れている。
【0043】イオン照射室101とプラズマ発生室10
2との境界部には、グリッド108,109が回転部材
105の回転軸Zに垂直に配置されている。イオン照射
室101には排気口110が設けられ、プラズマ発生室
102にはガス導入口111が設けられている。
【0044】図1の誘電体素子200においては、p型
単結晶シリコン基板1上にFET(図示せず)が形成さ
れ、そのFET上に下部電極12、強誘電体膜13およ
び上部電極14からなる強誘電体キャパシタが形成され
る。強誘電体キャパシタの下部電極12は層間絶縁膜7
に埋め込まれている。上部電極14上にはフォトレジス
トからなるマスク19が形成される。
【0045】図1の例では、この状態で、強誘電体膜1
3および上部電極14を次のようにしてエッチングによ
りパターニングする。
【0046】反応ガスをガス導入口111からプラズマ
発生室102に導入し、マグネットコイル106により
磁界を発生させ、導波管107によりマイクロ波を発生
させる。これにより、プラズマ発生室102内において
ガス放電が起こり、イオンiおよび電子eからなるプラ
ズマが発生する。
【0047】グリッド108,109間に加速電圧を印
加すると、イオンiがプラズマ発生室102からイオン
照射室101の試料台104に向かって加速される。回
転駆動機構(図示せず)により回転部材105を回転軸
Zの周りで回転させることにより、誘電体素子200の
表面の法線とイオンiの入射方向とが角度αをなした状
態でイオンiが回転する誘電体素子200の表面に対し
て斜め方向に照射される。それにより、上部電極14お
よび強誘電体膜13がエッチングされる。
【0048】反応ガスとしては、例えばArおよびSF
6 (10%)の混合ガスを用いる。イオン照射室101
内の圧力は、例えば2×10-4Torrとする。プラズ
マ発生条件としては、マイクロ波の周波数を2.45G
Hzとし、磁界の強さを875G(ガウス)とし、マイ
クロ波出力を200〜500Wとする。また、加速電圧
は例えば200〜1000Vとする。誘電体素子200
の表面へのイオンiの入射角度αは10〜80°とし、
試料台104の回転速度は4°/秒とする。
【0049】なお、エッチングガスとしてCl2 、CF
4 、HBr、BCl3 等の他のガスを用いてもよく、こ
れらの混合ガスを用いてもよい。
【0050】本実施例の方法においては、イオンiが回
転する誘電体素子200の表面に斜め方向に照射される
ことにより、上部電極14および強誘電体膜13の側壁
が所定の傾斜角度αでエッチングされる。それにより、
強誘電体膜13およびマスク19の側壁に上部電極14
の材料が堆積せず、あるいは強誘電体膜13およびマス
ク19の側壁に上部電極14の材料が堆積した場合でも
堆積物が斜め方向に照射されるイオンにより除去され
る。
【0051】したがって、上部電極14と下部電極12
との間で電流のリークが発生しない。また、後工程の熱
処理により強誘電体膜13の特性を十分に回復および向
上させることも可能となる。さらに、マスク19の除去
が容易になるとともに、堆積物のパーティクルが誘電体
素子200に再付着することもない。その結果、強誘電
体膜13およびマスク19の側壁への導電性材料の堆積
による信頼性および歩留りの低下が防止される。
【0052】図2は本発明の第2の実施例における誘電
体素子の製造方法を示す模式的断面図である。
【0053】図2において、イオンミリング装置(イオ
ンビームエッチング装置)100Aは、イオン照射室1
01および2つのプラズマ発生室102a,102bを
有する。イオン照射室101とプラズマ発生室102
a,102bとはそれぞれ絶縁部材103a,103b
により互いに絶縁されている。
【0054】イオン照射室101内には、試料台104
が回転部材105により回転可能に設けられている。回
転部材105は、回転駆動機構(図示せず)により回転
軸Zの周りで回転駆動される。試料台104の表面は、
回転部材105の回転軸Zに対して垂直となっている。
この試料台104上には、第1の実施例と同様の強誘電
体キャパシタを有する誘電体素子200が取り付けられ
る。
【0055】プラズマ発生室102a,102bの周囲
には、それぞれプラズマ発生室102a,102b内に
磁界を発生するためのマグネットコイル106a,10
6bが取り付けられている。また、プラズマ発生室10
2a,102bの外周部には、それぞれプラズマ発生室
102a,102b内にマイクロ波を導入するための導
波管107が取り付けられている。
【0056】イオン照射室101とプラズマ発生室10
2aとの境界部には、グリッド108a,109aが試
料台104の表面に対して所定の角度αをなすように配
置されている。また、イオン照射室101とプラズマ発
生室102bとの境界部には、グリッド108b,10
9bが試料台104の表面に対して所定の角度αをなす
ように配置されている。イオン照射室101には排気口
110が設けられ、プラズマ発生室102a,102b
にはそれぞれガス導入口111a,111bが設けられ
ている。
【0057】図2の例では、誘電体素子200の強誘電
体膜13および上部電極14を次のようにしてエッチン
グによりパターニングする。
【0058】反応ガスをガス導入口111a,111b
からそれぞれプラズマ発生室102a,102bに導入
し、マグネットコイル106a,106bにより磁界を
発生させ、導波管107によりマイクロ波を発生させ
る。それにより、プラズマ発生室102a,102b内
においてガス放電が起こり、イオンiおよび電子eから
なるプラズマが発生する。
【0059】グリッド108a,109a間およびグリ
ッド108b,109b間に加速電圧を印加すると、イ
オンiがそれぞれプラズマ発生室102a,102bか
らイオン照射室101の試料台104に向かって加速さ
れる。回転駆動機構(図示せず)により回転部材105
を回転軸Zの周りで回転させることにより、誘電体素子
200の表面の法線とイオンiの入射方向とが角度αを
なした状態でイオンiが回転する誘電体素子200の表
面に対して斜め方向に照射される。それにより、上部電
極14および強誘電体膜13がエッチングされる。
【0060】反応ガス、イオン照射室101の圧力、エ
ッチング条件、加速電圧、誘電体素子200の表面への
イオンの入射角度α、および試料台104の回転速度
は、第1の実施例と同様である。
【0061】本実施例の方法においては、イオンiが回
転する誘電体素子200の表面に斜め方向に照射される
ことにより、上部電極14および誘電体膜13の側壁が
所定の傾斜角度αでエッチングされる。それにより、強
誘電体膜13およびマスク19の側壁に上部電極14の
材料が堆積せず、あるいは強誘電体膜13およびマスク
19の側壁に上部電極14の材料が堆積した場合でも堆
積物が斜め方向に照射されるイオンにより除去される。
【0062】したがって、上部電極14と下部電極12
との間で電流のリークが発生しない。また、後工程の熱
処理により強誘電体膜13の特性を十分に回復および向
上させることも可能となる。さらに、マスク19の除去
が容易になるとともに、堆積物のパーティクルが誘電体
素子200に再付着することもない。その結果、強誘電
体膜13およびマスク19の側壁への導電性材料の堆積
による信頼性および歩留りの低下が防止される。
【0063】図3は本発明の第3の実施例における誘電
体素子の製造方法を示す模式的断面図である。
【0064】図3において、イオンミリング装置(イオ
ンビームエッチング装置)100Bは、イオン照射室1
01およびプラズマ発生室102を有する。イオン照射
室101とプラズマ発生室102とは絶縁部材103に
より互いに絶縁されている。
【0065】イオン照射室101内には、試料台104
が支持部材105aにより配設されている。この試料台
104上には、第1の実施例と同様の強誘電体キャパシ
タを有する誘電体素子200が取り付けられる。
【0066】プラズマ発生室102の周囲には、プラズ
マ発生室102内に磁界を発生するためのマグネットコ
イル106が取り付けられている。また、プラズマ発生
室102の外部の端面には、プラズマ発生室102内に
マイクロ波を導入するための導波管107が取り付けら
れている。
【0067】イオン照射室101とプラズマ発生室10
2との境界部には、グリッド108,109が試料台1
04の表面と平行に配置されている。イオン照射室10
1には排気口110が設けられ、プラズマ発生室102
にはガス導入口111が設けられている。
【0068】本実施例では、誘電体素子200の上部電
極14上に側壁がテーパ状に傾斜した断面台形状のフォ
トレジストからなるマスク19aが形成されている。図
3の例では、この状態で、強誘電体膜13および上部電
極14を次のようにしてエッチングによりパターニング
する。
【0069】反応ガスをガス導入口111からプラズマ
発生室102に導入し、マグネットコイル106により
磁界を発生させ、導波管107によりマイクロ波を発生
させる。それにより、プラズマ発生室102内において
ガス放電が起こり、イオンiおよび電子eからなるプラ
ズマが発生する。
【0070】グリッド108,109間に加速電圧を印
加すると、イオンiがプラズマ発生室102からイオン
照射室101の試料台104に向かって加速される。こ
の場合、イオンiはマスク19aの傾斜した側壁に沿っ
て誘電体素子200の表面に照射される。それにより、
上部電極14および強誘電体膜13がエッチングされ
る。
【0071】反応ガス、イオン照射室101内の圧力、
プラズマ発生条件、および加速電圧は第1の実施例と同
様である。
【0072】本実施例の方法においては、イオンiがマ
スク19aの傾斜した側壁に沿って誘電体素子200の
表面に斜め方向に照射されることにより、上部電極14
および強誘電体膜13の側壁が所定の傾斜角度でエッチ
ングされる。この傾斜角度は、第1および第2の実施例
における傾斜角度に相当する。それにより、強誘電体膜
13およびマスク19の側壁に上部電極14の材料が堆
積せず、あるいは強誘電体膜13およびマスク19の側
壁に上部電極14の材料が堆積した場合でも堆積物が斜
め方向に照射されるイオンiにより除去される。
【0073】したがって、上部電極14と下部電極12
との間で電流のリークが発生しない。また、後工程の熱
処理により強誘電体膜13の特性を十分に回復および向
上させることも可能となる。さらに、マスク19の除去
が容易になるとともに、堆積物のパーティクルが誘電体
素子200に再付着することもない。その結果、強誘電
体膜13およびマスク19の側壁への導電性材料の堆積
による信頼性および歩留りの低下が防止される。
【0074】ここで、第1の実施例のイオンミリング装
置100を用いてイオンの入射角度による側壁堆積物の
有無を測定した。この測定では、図4に示す試料500
を用いた。試料500は、シリコン基板501上に、膜
厚3000ÅのSiO2 膜502、膜厚500ÅのTi
膜503、膜厚2000ÅのPt膜504およびフォト
レジストからなるマスク505を順に形成したものであ
る。Ti膜503はPt膜504とSiO2 膜502と
の密着性を向上させるために設けた。
【0075】試料台104上に試料500を設置し、試
料500の表面に入射角度αでイオンを照射しつつ試料
台104を回転速度4°/秒で回転させ、マスク505
の側壁への堆積物の有無を観察した。反応ガスとして
は、10%のSF6 とArとの混合ガスを用い、マイク
ロ波出力を300Wとし、加速電圧を600Vとし、エ
ッチング時間を8分とした。測定結果を表1に示す。
【0076】
【表1】
【0077】表1に示すように、入射角度αが0°のと
きには、フォトレジストからなるマスク505の側壁に
Ptが堆積したのに対し、入射角度αが25°以上にな
ると、マスク505の側壁にPtが堆積しなかった。
【0078】このように、試料500の表面に傾斜した
角度でイオンを照射することにより、側壁への堆積物が
生じないことがわかった。なお、イオンの入射角度は、
反応ガス、エッチング条件等に応じて0°より大きく9
0°よりも小さい範囲内で適切な値に設定する。
【0079】図5は本発明の方法により形成される強誘
電体キャパシタを有するMFMIS構造の強誘電体メモ
リの一例を示す模式的断面図である。
【0080】図5において、p型単結晶シリコン基板1
の表面に所定間隔を隔ててn+ 層からなるソース領域4
およびn+ 層からなるドレイン領域5が形成されてい
る。ソース領域4およびドレイン領域5との間のシリコ
ン基板1の領域がチャネル領域6となる。
【0081】チャネル領域6上にSiO2 からなるゲー
ト絶縁膜2が形成されている。ゲート絶縁膜2上には、
ポリシリコンからなるゲート電極3が形成されている。
ゲート電極3およびゲート絶縁膜2を覆うように、シリ
コン基板1上に層間絶縁膜7が形成されている。層間絶
縁膜7上には、TiO2 (酸化チタン)、CeO2 (酸
化セリウム)等からなるバッファ層8が形成されてい
る。
【0082】ゲート電極3上の層間絶縁膜7およびバッ
ファ層8にはコンタクト孔9が形成されている。コンタ
クト孔9内には、ポリシリコン、W(タングステン)等
の導電性材料からなる接続層(プラグ)10が所定の深
さまで形成されている。コンタクト孔9内の接続層10
上には、Pt(白金)、IrO2 (酸化イリジウム)等
の導電性材料からなる下部電極12が形成されている。
【0083】下部電極12の上面に接触するようにバッ
ファ層8上に、ペロブスカイト型結晶構造を有するPZ
T(チタン酸ジルコン酸鉛)またはSrBiTaOから
なる強誘電体膜13が形成されている。強誘電体膜13
上には、Pt、IrO2 等の導電性材料からなる上部電
極14が形成されている。
【0084】ソース領域4、ドレイン領域5上のバッフ
ァ層8および層間絶縁膜7にはそれぞれコンタクト孔が
形成され、それらのコンタクト孔内にポリシリコン等の
導電性材料からなるソース電極15およびドレイン電極
16がそれぞれ形成されている。ソース電極15および
ドレイン電極16上にはそれぞれ配線層17,18が形
成されている。
【0085】図5の強誘電体メモリでは、下部電極1
2、強誘電体膜13および上部電極14が強誘電体キャ
パシタを構成する。
【0086】本実施例では、下部電極12が下部電極層
または第1の導電層に相当し、上部電極14が上部電極
層または第2の導電層に相当する。
【0087】図6、図7、図8および図9は図5の強誘
電体メモリの製造方法を示す工程断面図である。
【0088】まず、図6(a)に示すように、p型シリ
コン基板1上に、熱酸化法により膜厚100ÅのSiO
2 からなるゲート絶縁膜2を形成し、ゲート絶縁膜2上
にCVD法(化学的気相成長法)により膜厚2000Å
のポリシリコンからなるゲート電極3を形成する。
【0089】次に、図6(b)に示すように、反応性イ
オンエッチングまたはイオンミリング等のドライプロセ
スを用いてシリコン基板1上のゲート形成領域を除く部
分のゲート電極3およびゲート絶縁膜2を除去し、ゲー
ト部を形成する。そして、ゲート電極3をイオン注入用
マスクとして用い、シリコン基板1の表面にn型不純物
(n型ドーパント)をイオン注入し、熱処理を行う。そ
れにより、シリコン基板1上のゲート絶縁膜2およびゲ
ート電極3に対し自己整合的にn型不純物層(n+ 層)
からなるソース領域4およびドレイン領域5がそれぞれ
形成される。ソース領域4およびドレイン領域5との間
のシリコン基板1の領域はチャネル領域6となる。
【0090】その後、図6(c)に示すように、ゲート
電極3およびゲート絶縁膜2を覆うようにシリコン基板
1上に、CVD法等により膜厚6000Å程度のSiO
2 等からなる層間絶縁膜7を形成する。
【0091】次いで、図7(d)に示すように、層間絶
縁膜7上に、TiO2 、CeO2 等からなる膜厚500
Åのバッファ層8を形成する。その後、図7(e)に示
すように、ゲート電極3上のバッファ層8および層間絶
縁膜7に、リソグラフィ技術によりコンタクト孔9を設
ける。
【0092】そして、図7(f)に示すように、コンタ
クト孔9内にポリシリコン、W等の導電性材料からなる
接続層10を形成する。この場合、コンタクト孔9の上
端から接続層10の上面までの距離が1500Åとなる
ように接続層10の厚みを設定する。接続層10の形成
方法としては、コンタクト孔9の内部およびバッファ層
8の全面に導電層を形成した後、全面をエッチングする
ことによりバッファ層8上の導電層を除去する。
【0093】次に、図8(g)に示すように、コンタク
ト孔9の内部およびバッファ層8の全面に、接続層10
の酸化防止およびゲート部への不純物の拡散防止のため
にスパッタ法等によりTiN、TaSiN等の導電性材
料からなる拡散バリア層11を形成する。
【0094】そして、図8(h)に示すように、拡散バ
リア層11の全面をエッチングすることにより、バッフ
ァ層8上の拡散バリア層11を除去するとともに、コン
タクト孔9内の拡散バリア層11の上面がバッファ層8
の上面よりも低くなるまでバッファ層11をエッチバッ
クする。この場合、エッチングガスとしてBCl3 およ
びCl2 の混合ガスを用い、エッチング条件としては、
高周波出力を250Wとし、圧力を2×10-2Torr
とする。なお、上記の混合ガスにAr、N2 等の他のガ
スを混合してもよい。このようにして、コンタクト孔9
内の接続層10上に膜厚300Åの拡散バリア層11を
形成する。この拡散バリア層11は、次の工程で形成さ
れる下部電極12の一部となる。
【0095】次に、図8(i)に示すように、バッファ
層8上およびコンタクト孔9内の拡散バリア層11上
に、Pt、IrO2 等の導電性材料からなる膜厚300
0Åの下部電極12を形成する。なお、下部電極12の
材料としては、この下部電極12上に強誘電体が結晶成
長する材料であれば他の材料を用いてもよい。例えば、
RuOX (酸化ルテニウム)を用いてもよい。
【0096】次に、図9(j)に示すように、下部電極
12をエッチバックまたはCMP法(化学的機械的研磨
法)等により平坦化することにより下部電極12をコン
タクト孔9内にのみ残し、コンタクト孔9内に膜厚12
00Åの下部電極12を形成する。この場合、エッチン
グガスとしてCl2 を用い、エッチング条件としては、
高周波出力を300Wとし、圧力を3×10-3Torr
とする。エッチングガスとしてAr、HBr、BCl3
等の他のガスを用いてもよく、これらの混合ガスを用い
てもよい。
【0097】なお、図8(h)の工程で拡散バリア層1
1をエッチバックする代わりに、拡散バリア層11およ
び下部電極12を連続的に形成した後、下部電極12お
よび拡散バリア層11を同時にエッチバックまたはCM
P法による平坦化を行ってもよい。
【0098】次に、図9(k)に示すように、下部電極
12およびバッファ層8上に、ゾルゲル法、スパッタ
法、CVD法等によりPZT、SrBiTaO等からな
る膜厚2000Åの強誘電体膜13を形成する。
【0099】次に、図9(l)に示すように、強誘電体
膜13上にスパッタ法により膜厚1500ÅのPt、I
rO2 等の導電性材料からなる上部電極14を形成す
る。
【0100】その後、図10(m)に示すように、上部
電極44上にフォトレジストからなるマスク19を形成
し、第1の実施例、第2の実施例または第3の実施例の
方法でマスク19を介して上部電極14の表面にイオン
を照射することにより、上部電極14および強誘電体膜
13をエッチングによりパターニングする。エッチング
時に、バッファ層8がすべてエッチングされてもよい。
強誘電体膜13は下部電極12の上面に接触していれば
よく、バッファ層8上に必ずしもまたがっていなくても
よい。
【0101】次に、図5に示したように、ソース電極4
およびドレイン電極5上のバッファ層8および層間絶縁
膜7にそれぞれコンタクト孔を設け、それらのコンタク
ト孔内にポリシリコン等の導電性材料からなるソース電
極15およびドレイン電極16をそれぞれ形成する。最
後に、ソース電極15およびドレイン電極16上にAl
からなる配線層17,18を形成する。このようにし
て、図5の強誘電体メモリが作製される。
【0102】上記の強誘電体メモリの製造方法において
は、上部電極14および強誘電体膜13のパターニング
の際に第1、第2または第3の実施例の方法を用いてい
るので、上部電極14の材料が強誘電体膜13およびマ
スク19の側壁に堆積しない。したがって、強誘電体膜
13およびマスク19の側壁への導電性材料の堆積によ
る強誘電体メモリの信頼性および歩留りの低下が防止さ
れる。
【0103】また、下部電極12が層間絶縁膜7のコン
タクト孔9内に設けられるので、上部電極14および強
誘電体膜13をエッチングによりパターニングする際
に、下部電極12の導電性材料が強誘電体膜13および
マスク19の側壁に堆積しない。したがって、強誘電体
膜13およびマスク19の側壁への導電性材料の堆積に
よる強誘電体メモリの信頼性および歩留りの低下が十分
に防止される。
【0104】また、図9(k)の工程で、強誘電体膜1
3がバッファ層8を介して層間絶縁膜7上に形成されて
いるので、強誘電体膜13の応力がバッファ層8により
緩和され、強誘電体膜13にクラックが発生することが
防止されるとともに、強誘電体膜13と層間絶縁膜7と
の間で構成元素の反応(例えばPbとSiO2 の反応)
や相互拡散が起こることが防止される。その結果、強誘
電体メモリの信頼性および歩留りがさらに向上する。
【0105】さらに、強誘電体膜13がPt等の反応性
の低い材料からなる下部電極12上に形成され、かつ強
誘電体膜13とシリコン基板1との間に層間絶縁膜7が
設けられているので、強誘電体膜13とシリコン基板1
との間での構成元素の反応や相互拡散が十分に防止され
る。
【0106】ここで、図5の強誘電体メモリの動作を説
明する。上部電極14に強誘電体膜13を分極反転させ
るために十分な正電圧を印加し、再び上部電極14の電
圧を0とする。それにより、強誘電体膜13の上部電極
14との界面が負に帯電し、下部電極12との界面が正
に帯電する。
【0107】この場合、下部電極12の強誘電体膜13
との界面が負に帯電し、ゲート電極3のゲート絶縁膜2
との界面が正に帯電する。その結果、ソース領域4とド
レイン領域5との間のチャネル領域6に反転層が形成さ
れ、上部電極14の電圧が0にもかかわらず、FETは
オン状態となる。
【0108】逆に、上部電極14に強誘電体膜13を分
極反転させるために十分な負電圧を印加し、再び上部電
極14の電圧を0にする。それにより、強誘電体膜13
の上部電極14との界面が正に帯電し、下部電極12と
の界面が負に帯電する。
【0109】この場合、下部電極12の強誘電体膜13
との界面が正に帯電し、ゲート電極3のゲート絶縁膜2
との界面が負に帯電する。その結果、ソース領域4とド
レイン領域5との間のチャネル領域6に反転層が形成さ
れず、FETはオフ状態となる。
【0110】このように、強誘電体膜13が十分に分極
反転していると、上部電極14に印加する電圧を0にし
た後も、FETを選択的にオン状態またはオフ状態にす
ることができる。そのため、ソース・ドレイン間の電流
を検出することにより強誘電体メモリに記憶されるデー
タ”1”および”0”を判別することが可能となる。
【0111】本発明に係る誘電体素子の製造方法は、図
5の強誘電体メモリに限らず、強誘電体キャパシタを有
する種々の強誘電体メモリに適用することができる。
【0112】図11はMFMIS構造の強誘電体メモリ
の他の例を示す模式的断面図である。
【0113】図11において、p型シリコン基板21の
表面に、所定間隔を隔ててn+ 層からなるソース領域2
2およびn+ 層からなるドレイン領域23が形成されて
いる。ソース領域22とドレイン領域23との間のシリ
コン基板21の領域がチャネル領域24となる。チャネ
ル領域24上には、ゲート絶縁膜25、下部電極26、
強誘電体膜27および上部電極28が順に形成されてい
る。
【0114】図11の強誘電体メモリにおいては、下部
電極26、強誘電体膜27および上部電極28が強誘電
体キャパシタを構成する。この強誘電体キャパシタの形
成の際に、第1の実施例、第2の実施例または第3の実
施例の方法を用いることができる。
【0115】この場合には、下部電極26上に強誘電体
膜27および上部電極28を順に形成した後、上部電極
28上にフォトレジストからなるマスクを形成し、第1
の実施例、第2の実施例または第3の実施例の方法で上
部電極28、強誘電体膜27および下部電極26をエッ
チングによりパターニングする。
【0116】図12はMFIS構造の強誘電体メモリの
一例を示す模式的断面図である。図12において、p型
シリコン基板21の表面に、所定間隔を隔ててn+ 層か
らなるソース領域22およびn+ 層からなるドレイン領
域23が形成されている。ソース領域22とドレイン領
域23との間のシリコン基板21の領域がチャネル領域
24となる。チャネル領域24上には、ゲート絶縁膜2
5、強誘電体膜27およびゲート電極28aが順に形成
されている。
【0117】図12の強誘電体メモリにおいては、p型
シリコン基板21のチャネル領域24、ゲート絶縁膜2
5、強誘電体膜27およびゲート電極28aが強誘電体
キャパシタを構成する。この強誘電体キャパシタの形成
の際に、第1の実施例、第2の実施例または第3の実施
例の方法を用いることができる。
【0118】この場合には、p型シリコン基板21上に
ゲート絶縁膜25、強誘電体膜27およびゲート電極2
8aを順に形成した後、ゲート電極28a上にフォトレ
ジストからなるマスクを形成し、第1の実施例、第2の
実施例または第3の実施例の方法でゲート電極28a、
強誘電体膜27およびゲート絶縁膜25をエッチングに
よりパターニングする。
【0119】図13はMFS構造の強誘電体メモリの一
例を示す模式的断面図である。図13において、p型シ
リコン基板21の表面に、所定間隔を隔ててn+ 層から
なるソース領域22およびn+ 層からなるドレイン領域
23が形成されている。ソース領域22とドレイン領域
23との間のシリコン基板21の領域がチャネル領域2
4となる。チャネル領域24上には、強誘電体膜27お
よびゲート電極28aが順に形成されている。
【0120】図13の強誘電体メモリにおいては、p型
シリコン基板21のチャネル領域24、強誘電体膜27
およびゲート電極28aが強誘電体キャパシタを構成す
る。この強誘電体キャパシタの形成の際に、第1の実施
例、第2の実施例または第3の実施例の方法を用いるこ
とができる。
【0121】この場合には、p型シリコン基板21上に
強誘電体膜27およびゲート電極28aを順に形成した
後、ゲート電極28a上にフォトレジストからなるマス
クを形成し、第1の実施例、第2の実施例または第3の
実施例の方法でゲート電極28aおよび強誘電体膜27
をエッチングによりパターニングする。
【0122】なお、本発明の製造方法は、図14の構造
を有する強誘電体メモリにも適用することができる。こ
の場合には、層間絶縁膜37上に下部電極42、強誘電
体膜43および上部電極44を順に形成した後、上部電
極44上にフォトレジストからなるマスクを形成し、第
1の実施例、第2の実施例または第3の実施例の方法で
上部電極44、強誘電体膜43および下部電極42をエ
ッチングにより加工する。
【0123】なお、強誘電体膜13,27,43とし
て、以下の各材料からなる強誘電体を用いてもよい。
【0124】(1)下記の一般式で示されるビスマス系
層状強誘電体を用いてもよい。 (Bi222+(An-1n 3n+12- なお、AはSr、Ca、Ba、Pb、Bi、KまたはN
aであり、BはTi、Ta、Nb、WまたはVである。
【0125】n=1の場合: ・Bi2 WO6 ・Bi2 VO5.5 n=2の場合: ・Bi23 /SrTa26 (SrBi2 Ta29 ):SBT ・Bi23 /SrNb26 (SrBi2 Nb29 ) n=3の場合: ・Bi23 /SrTa26 /BaTiO3 ・Bi23 /SrTaO6 /SrTiO3 ・Bi23 /Bi2 Ti39 (Bi4 Ti312):BIT n=4の場合: ・Bi23 /Sr3 Ti412 (Sr3 Bi2 Ti415) ・Bi23 /Bi2 Ti39 /SrTiO3 (SrBi4 Ti415) (2)下記の一般式で示される強誘電体(等方的材料
系)を用いてもよい。
【0126】・Pb(ZrX Ti1-X )O3 :PZT
(PbZr0.5 Ti0.5 )O3 ・(Pb1-Y LaY )(ZrX Ti1-X )O3 :PLZ
T ・(Sr1-X CaX )TiO3 ・(Sr1-X BaX )TiO3 :(Sr0.4 Ba0.6
TiO3 ・(Sr1-X-Y BaX Y )Ti1-Z Z 3 なお、MはLa、Bi、SbまたはYであり、NはN
b、V、Ta、MoまたはWである。
【0127】・Sr2 Nb2 7 ・Sr2 Ta2 7 ・Pb5 Ge3 11 ・(Pb,Ca)TiO3 強誘電体膜13,27,43の形成方法としては、上記
の強誘電体膜13,27,43の材料に応じて、分子線
エピタキシー法、レーザアブレーション法、レーザ分子
線エピタキシー法、スパッタリング法(RF型、DC型
またはイオンビーム型)、反応性蒸着法、MOCVD法
(有機金属化学的気相成長法)、ミスト堆積法、ゾルゲ
ル法等を用いることができる。
【0128】下部電極12,26,42および上部電極
14,28,44の材料としては、PtまたはIrO2
に限らず、その他の貴金属(Au、Ag、Pt、Ru、
Rh、Pb、Os、Ir等)、高融点金属(Co、W、
Ti等)、高融点金属化合物(TiN等)、導電性酸化
物(RuO2 、RhO2 、OsO2 、IrO2 、ReO
2 、ReO3 、MoO2 、WO2 、SrRuO3 、Pb
2 Ru23-X 、Bi 2 Ru27-X 等)、あるいはこ
れらの各材料の合金等を用いてもよい。
【0129】また、下部電極12,26,42および上
部電極14,28,44は、上記各材料の多層構造であ
ってもよく、例えばTi層上にPt層が形成された2層
構造であってもよい。
【0130】また、ゲート電極3および接続層10の材
料は、ポリシリコンやWに限定されず、他の導電性材料
を用いてもよい。
【0131】さらに、上記実施例では、FETがシリコ
ン基板1に形成されているが、FETが他の半導体基板
または半導体層に形成されてもよい。
【0132】なお、上記実施例では、n型チャネルを有
する強誘電体メモリについて説明したが、各層の導電型
を逆にすることによりp型チャネルを有する強誘電体メ
モリも実現される。
【0133】また、上記実施例では、本発明を不揮発性
メモリとして動作する強誘電体メモリの強誘電体キャパ
シタの形成に適用した場合を説明したが、本発明は、揮
発性の動作を行う強誘電体メモリの強誘電体キャパシタ
の形成にも適用可能である。
【0134】さらに、本発明は、誘電体膜が導電層で挟
まれた構造を有する誘電体キャパシタ、または誘電体膜
と導電層との積層構造を有する他の誘電体素子の形成に
も適用可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施例における誘電体素子の製
造方法を示す模式的断面図である。
【図2】本発明の第2の実施例における誘電体素子の製
造方法を示す模式的断面図である。
【図3】本発明の第2の実施例における誘電体素子の製
造方法を示す模式的断面図である。
【図4】イオンの入射角度と側壁堆積物の有無との関係
を測定するための測定方法を示す模式的断面図である。
【図5】本発明の製造方法により形成される強誘電体キ
ャパシタを有する強誘電体メモリの一例を示す模式的断
面図である。
【図6】図5の強誘電体メモリの製造方法を示す工程断
面図である。
【図7】図5の強誘電体メモリの製造方法を示す工程断
面図である。
【図8】図5の強誘電体メモリの製造方法を示す工程断
面図である。
【図9】図5の強誘電体メモリの製造方法を示す工程断
面図である。
【図10】図5の強誘電体メモリの製造方法を示す工程
断面図である。
【図11】本発明の製造方法により形成される強誘電体
キャパシタを有する強誘電体メモリの他の例を示す模式
的断面図である。
【図12】本発明の製造方法により形成される強誘電体
キャパシタを有する強誘電体メモリのさらに他の例を示
す模式的断面図である。
【図13】本発明の製造方法により形成される強誘電体
キャパシタを有する強誘電体メモリのさらに他の例を示
す模式的断面図である。
【図14】強誘電体キャパシタを有する強誘電体メモリ
の一例を示す模式的断面図である。
【図15】従来の強誘電体キャパシタの形成方法を示す
模式的断面図である。
【符号の説明】
1 シリコン基板 2 ゲート絶縁膜 3 ゲート電極 4 ソース領域 5 ドレイン領域 6 チャネル領域 7 層間絶縁膜 8 バッファ層 9 コンタクト孔 10 接続層 11 拡散バリア層 12,26,42 下部電極 13,27,43 強誘電体膜 14,28,44 上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8242 21/8247 29/788 29/792

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 誘電体膜と導電層との積層構造上にマス
    クを形成する工程と、 前記マスクを介して前記積層構造の表面に対して斜め方
    向にイオンを照射することにより前記積層構造を加工す
    る工程とを備えたことを特徴とする誘電体素子の製造方
    法。
  2. 【請求項2】 前記加工する工程で前記積層構造の表面
    に垂直な方向と前記イオンの入射方向とが所定の傾斜角
    度を保つように前記積層構造を回転させることを特徴と
    する請求項1記載の誘電体素子の製造方法。
  3. 【請求項3】 誘電体膜と導電層との積層構造上に断面
    台形状のマスクを形成する工程と、 前記マスクを介して前記積層構造の表面にイオンを照射
    することにより前記積層構造を加工する工程とを備えた
    ことを特徴とする誘電体素子の製造方法。
  4. 【請求項4】 第1の導電層上に誘電体膜および第2の
    導電層を順に形成する工程と、 前記第2の導電層上にマスクを形成する工程と、 前記マスクを介して前記第2の導電層の表面に対して斜
    め方向にイオンを照射することにより少なくとも前記第
    2の導電層および前記誘電体膜を加工する工程とを備え
    たことを特徴とする誘電体素子の製造方法。
  5. 【請求項5】 前記加工する工程で前記第2の導電層の
    表面に垂直な方向と前記イオンの入射方向とが所定の傾
    斜角度を保つように前記第1の導電層、前記誘電体膜お
    よび前記第2の導電層を回転させることを特徴とする請
    求項4記載の誘電体素子の製造方法。
  6. 【請求項6】 第1の導電層上に誘電体膜および第2の
    導電層を順に形成する工程と、 前記第2の導電層上に断面台形状のマスクを形成する工
    程と、 前記マスクを介して前記第2の導電層の表面にイオンを
    照射することにより少なくとも前記第2の導電層および
    前記誘電体膜を加工する工程とを備えたことを特徴とす
    る誘電体素子の製造方法。
  7. 【請求項7】 絶縁層を形成する工程と、 前記絶縁層にコンタクト孔を形成する工程と、 前記絶縁層の前記コンタクト孔内に第1の導電層を形成
    する工程と、 前記第1の導電層上に誘電体膜および第2の導電層を順
    に形成する工程と、 前記第2の導電層上にマスクを形成する工程と、 前記マスクを介して前記第2の導電層の表面に対して斜
    め方向にイオンを照射することにより前記第2の導電層
    および前記誘電体膜を加工する工程とを備えたことを特
    徴とする誘電体素子の製造方法。
  8. 【請求項8】 チャネル領域上にゲート絶縁膜を形成す
    る工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記ゲート電極および前記ゲート絶縁膜を覆うように層
    間絶縁膜を形成する工程と、 前記層間絶縁膜にコンタクト孔を形成する工程と、 前記層間絶縁膜の前記コンタクト孔内に前記ゲート電極
    に電気的に接続される下部電極層を形成する工程と、 前記下部電極層の上面に接触するように前記層間絶縁膜
    上に誘電体膜を形成する工程と、 前記誘電体膜上に上部電極層を形成する工程と、 前記上部電極層上にマスクを形成する工程と、 前記マスクを介して上部電極層の表面に対して斜め方向
    にイオンを照射することにより前記上部電極層および前
    記誘電体膜を加工する工程とを備えたことを特徴とする
    誘電体素子の製造方法。
  9. 【請求項9】 前記誘電体膜は強誘電体膜であることを
    特徴とする請求項1〜8のいずれかに記載の誘電体素子
    の製造方法。
JP9212190A 1997-08-06 1997-08-06 誘電体素子の製造方法 Pending JPH1154717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9212190A JPH1154717A (ja) 1997-08-06 1997-08-06 誘電体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9212190A JPH1154717A (ja) 1997-08-06 1997-08-06 誘電体素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004205514A Division JP2005012230A (ja) 2004-07-13 2004-07-13 誘電体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH1154717A true JPH1154717A (ja) 1999-02-26

Family

ID=16618423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9212190A Pending JPH1154717A (ja) 1997-08-06 1997-08-06 誘電体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH1154717A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196547A (ja) * 2000-01-12 2001-07-19 Fujitsu Ltd 半導体装置
JP2006352126A (ja) * 2005-06-17 2006-12-28 Samsung Electronics Co Ltd プラズマ加速装置及び該装置を備えるプラズマ処理システム
JP2008235569A (ja) * 2007-03-20 2008-10-02 Seiko Epson Corp 圧電素子、インクジェット式記録ヘッド、およびインクジェットプリンター
JP2010073898A (ja) * 2008-09-18 2010-04-02 Alps Electric Co Ltd 圧電素子の製造方法、及びジャイロセンサの製造方法
JP2015019064A (ja) * 2013-07-08 2015-01-29 ラム リサーチ コーポレーションLam Research Corporation イオンビームエッチングシステム
WO2016060063A1 (ja) * 2014-10-15 2016-04-21 東京エレクトロン株式会社 プラズマ処理装置
US10134605B2 (en) 2013-07-11 2018-11-20 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
JP2019021917A (ja) * 2017-07-11 2019-02-07 株式会社リコー 半導体装置の製造方法
US10224221B2 (en) 2013-04-05 2019-03-05 Lam Research Corporation Internal plasma grid for semiconductor fabrication

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196547A (ja) * 2000-01-12 2001-07-19 Fujitsu Ltd 半導体装置
JP2006352126A (ja) * 2005-06-17 2006-12-28 Samsung Electronics Co Ltd プラズマ加速装置及び該装置を備えるプラズマ処理システム
JP2008235569A (ja) * 2007-03-20 2008-10-02 Seiko Epson Corp 圧電素子、インクジェット式記録ヘッド、およびインクジェットプリンター
JP2010073898A (ja) * 2008-09-18 2010-04-02 Alps Electric Co Ltd 圧電素子の製造方法、及びジャイロセンサの製造方法
US10224221B2 (en) 2013-04-05 2019-03-05 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US11171021B2 (en) 2013-04-05 2021-11-09 Lam Research Corporation Internal plasma grid for semiconductor fabrication
JP2015019064A (ja) * 2013-07-08 2015-01-29 ラム リサーチ コーポレーションLam Research Corporation イオンビームエッチングシステム
US10134605B2 (en) 2013-07-11 2018-11-20 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
WO2016060063A1 (ja) * 2014-10-15 2016-04-21 東京エレクトロン株式会社 プラズマ処理装置
JP2019021917A (ja) * 2017-07-11 2019-02-07 株式会社リコー 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3281839B2 (ja) 誘電体メモリおよびその製造方法
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
JP3504046B2 (ja) 半導体装置の製造方法
JP3954667B2 (ja) 強誘電性キャパシタの製造方法
US6942813B2 (en) Method of etching magnetic and ferroelectric materials using a pulsed bias source
JPH0697121A (ja) 半導体装置を製造する方法
US20010041416A1 (en) Method of fabricating semiconductor device
JPH0969615A (ja) 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
JPH11238861A (ja) 薄膜キャパシタ及びその製造方法
JP2002057301A (ja) 半導体装置及びその製造方法
JP2000138349A (ja) 半導体記憶装置の製造方法
US6454956B1 (en) Structuring method
JPH1154717A (ja) 誘電体素子の製造方法
US6315913B1 (en) Structuring method
JP3419665B2 (ja) 半導体装置の製造方法
US6258608B1 (en) Method for forming a crystalline perovskite ferroelectric material in a semiconductor device
US20020076936A1 (en) Method of fabricating semiconductor integrated circuit device and the semiconductor integrated circuit device
US6790676B2 (en) Method for producing a ferroelectric layer
US7045070B1 (en) Method of producing an electrode configuration and method of electrically contacting the electrode configuration
JPH1022274A (ja) エッチング方法及び半導体装置の製造方法
JPH11154668A (ja) 高アスペクト比を有する構造の製造方法
JP2000349253A (ja) 強誘電体キャパシタ構造体の乾式蝕刻方法
JP2005012230A (ja) 誘電体素子の製造方法
JPH1168057A (ja) 誘電体素子
JP2000195846A (ja) ドライエッチング方法およびドライエッチング装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005