JPH07335618A - プラズマプロセスの方法及びプラズマプロセス装置 - Google Patents

プラズマプロセスの方法及びプラズマプロセス装置

Info

Publication number
JPH07335618A
JPH07335618A JP12630894A JP12630894A JPH07335618A JP H07335618 A JPH07335618 A JP H07335618A JP 12630894 A JP12630894 A JP 12630894A JP 12630894 A JP12630894 A JP 12630894A JP H07335618 A JPH07335618 A JP H07335618A
Authority
JP
Japan
Prior art keywords
plasma
light
substrate
ions
grid electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12630894A
Other languages
English (en)
Inventor
Hideo Nakanishi
秀男 中西
Kazumi Wada
一実 和田
Koji Yamada
孝二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP12630894A priority Critical patent/JPH07335618A/ja
Publication of JPH07335618A publication Critical patent/JPH07335618A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 半導体基板表面を加工するプラズマプロセス
技術において、イオン照射により基板表面に発生する欠
陥を最表層のみに止め、該欠陥の基板内部への拡散を防
止するプラズマプロセスの方法とその装置を実現する。 【構成】 プラズマ室2内で生成されたプラズマ5か
ら、グリッド電極6に電圧を印加してイオン流12を引
き出し基板9に照射するプラズマプロセス装置におい
て、グリッド電極を多層6−1、6−2にし、かつ、該
電極に設けられた細孔の位置をずらせて、プラズマ光1
1は阻止するが、イオン流12はグリッド電極6−1、
6−2に印加する電圧によりエッチング室7に導き、基
板9表面の加工に用いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体デバイス等の製
造に用いられるプラズマプロセスの技術に係り、特に、
試料に対するダメージを最小にしたプラズマプロセスの
方法と、その装置に関するものである。
【0002】
【従来の技術】近年、GaAs化合物半導体LSIや、
光・電子素子を集積・一体化した光・電子集積回路(O
EIC)の研究・開発が活発化している。これに伴い、
プラズマエッチング、プラズマクリーニング、プラズマ
デポジッション等のプラズマを利用したドライプロセス
が、素子作製に不可欠の手段となってきた。それは、従
来の湿式プロセスが結晶の面方位・組成に依存し、微細
度、加工精度、均一性、再現性等に欠ける等、集積回路
を製造する上で多くの欠点を有しているためである。以
下、プラズマプロセスの代表であるプラズマエッチング
を例にとって説明する。
【0003】プラズマエッチングは、反応性ガスの放電
プラズマにより発生したイオンの物理的スパッタリング
や化学的活性種のエッチング作用を利用した、微細加工
技術である。一般に、プラズマ室とエッチング室を分離
して、プラズマ中に含まれたイオンをシャワー状に引き
出す反応性イオンビームエッチング(RIBE)装置が
多用されている。図6は、その一例を示す。ガス導入口
1からプラズマ室2へ導かれたエッチングガスは、空芯
コイル3による磁界とマイクロ波4とにより生ずる電子
サイクロトロン共鳴によって、高電離プラズマを生成す
る。生成されたプラズマ5中のイオンは、グリッド電極
6によってエッチング室7へシャワー状に引き出される
と共に、200−1000Vの電圧で加速された後、試
料ホルダー8上の基板9に照射される。これにより基板
9のエッチングが行なわれる。イオンの直進性を利用す
るエッチングであるので微細パターンの形成や垂直加工
性に優れている。なお、装置内は、排気口10より真空
に排気されている。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
ようなプラズマを利用したプロセスでは、電気特性、光
学特性の劣化をもたらすイオン衝撃によるダメージ(キ
ャリアキラーや非発光センターとして働く点欠陥)の発
生が避けられない、という大きな問題がある。ダメージ
の発生は、イオンエネルギーが数百eV以下と比較的小
さいにもかかわらず、イオンの注入飛程をはるかに越
え、表面から0.1μmもの深い領域にまで及んでい
る。このため、素子能動層の微細加工に用いられること
が多い化合物半導体のエッチングでは、ダメージの問題
はとりわけ深刻である。
【0005】ダメージに対して、従来から、イオンエネ
ルギーを小さくして、その低減をはかる試みがなされて
いる。しかし、イオンエネルギーを小さくすることは、
同時に、物理的スパッタリング効果の低下、すなわち、
異方性エッチングの低下をもたらす。その結果、例え
ば、エッチドミラーレーザ等で必要な深い垂直加工が困
難である、という欠点を有する。このため、イオンエネ
ルギーを小さくしてダメージ低減をはかるという手法
は、十分な解決策とはなり得ていない。
【0006】そこで、実際のデバイス製造では、プラズ
マエッチングにより構造を形成した後、デバイスの動作
に影響を及ぼさない程度に表面のダメージ層を湿式エッ
チングにより除去する手法が、常套手段として用いられ
ている。この場合に重要なことは、ドライエッチングに
よるダメージの内部への侵入を抑制し、除去層を最小限
にとどめ、形成した構造の微細度及び加工精度を損なわ
ないようにすることである。しかしながら、従来、ダメ
ージの挙動、とりわけ、内部への深い侵入機構に対する
理解の欠如により、効果的な対処法も見いだせず、ダメ
ージ層除去の深い湿式エッチングによって、微細度、加
工精度を犠牲にしているのが現状である。
【0007】以上、素子構造形成のためのプラズマエッ
チングを例に挙げて説明したように、素子の微細化・集
積化にはプラズマプロセス技術が不可欠であるが、イオ
ン衝撃によるダメージ発生は避けられない。微細度、加
工精度をできるだけ損なうことなく、ダメージのない表
面を得るための手法として、イオン照射によるダメージ
発生領域を表面の極薄層に止め、ダメージレスの湿式エ
ッチング等によるエッチオフ量を低減できる方法の開発
が、強く望まれている。
【0008】本発明は上述の課題を解決するためになさ
れたもので、プラズマプロセスにおけるダメージの発生
を基板表面の極薄層に限定し、その後の湿式エッチング
等の手法によるダメージ層の除去量を最小限に止め、半
導体素子の微細度を損なうことのないプラズマプロセス
の方法と、その装置を提供することを目的とする。
【0009】
【課題を解決するための手段】この目的を達成するため
に、本発明においては、イオンを含むプラズマ粒子やプ
ラズマ光を発生するプラズマ生成領域から半導体等の加
工基板に達する経路中に、プラズマ光のみを遮断するす
るか、あるいは、上記基板の加工に用いるイオンの進路
と上記プラズマ光の進路とを分離させる手段を設け、プ
ラズマ光の加工基板への入射を抑制しながら、イオンに
より基板の加工を行なう。
【0010】その手段として、まず第1には、プラズマ
生成領域と加工基板との間に、複数の細孔を有する第1
と第2のグリッド電極を層状に設け、これらのグリッド
電極の細孔の位置を相互にずらせて、イオンはこれらの
細孔を通過するが、プラズマ光は遮断されるようにす
る。このとき、第1のグリッド電極にパルス電圧を印加
してプラズマ中のイオンを第1と第2のグリッド電極間
に引き出し、次に、第2のグリッド電極に直流電圧か、
あるいは、第1のグリッド電極の電圧が零になる時間に
のみパルス電圧を印加して、上記のイオンを、さらに第
2のグリッド電極から加工基板の設置されている領域に
導き出す。
【0011】第2として、プラズマ生成領域と加工基板
との間に、光遮蔽板と、さらに、これとは隔離されては
いるが包含する形状の円筒型電極とを設け、それぞれに
電圧を印加して、プラズマ光は遮断するが、イオンはそ
の進路を湾曲させて加工基板に導くようにする。
【0012】第3には、プラズマ生成領域から電圧を印
加したグリッド電極によりイオンを引き出し、そのイオ
ンの進路中に磁界を印加して、イオンの経路を湾曲させ
てプラズマ光の経路とは分離させ、そのイオンの進行方
向に加工基板を設置することにより、プラズマ光の入射
なしに基板の加工を行なう。
【0013】
【作用】本発明に係る半導体のプラズマプロセス装置
は、プラズマ光の基板表面への入射を防止してイオン照
射のみを可能とするために、電界あるいは磁界発生機構
を有するプラズマプロセス装置であることを特徴とす
る。すなわち、イオン照射により誘起されるダメージ
(欠陥)の拡散が、光励起キャリアによって著しく加
速、促進されるという発明者等の発見に着目して、ダメ
ージの半導体内部への侵入を防止することを最大の特徴
とする。
【0014】従来から、ドライエッチング等のプラズマ
プロセスにおいて、イオンの注入飛程よりもはるかに深
いバルク層深部にまでキャリアキラーとして働く欠陥が
発生することが知られていたが、その機構については全
く不明であった。本発明者等は、プラズマ誘起欠陥の挙
動の研究を進める過程で、上記欠陥の深い侵入が、プラ
ズマプロセス中に基板表面を試料のバンドギャップより
も短波長のレーザ光で励起することにより、著しく促進
される現象を見いだした(1994年第6回半導体のシ
ャローレベルセンターに関する国際会議発表予定)。図
5は、レーザ光励起による侵入促進を示す一例である。
すなわち、Arイオン照射中にレーザ光照射を行なった
場合のGaAsウェハのキャリアキラー欠陥の深さ分布
を、レーザ光照射なしの場合と比較したものである。欠
陥密度は、本発明者等の開発したPR法(1992年秋
季応用物理学会予稿集1151頁)により求めた。図
中、実線は、表面で発生した欠陥が拡散により内部へ侵
入するという拡散モデルにより求めた計算結果である。
実験値と計算値との良い一致から、欠陥の侵入機構が拡
散に支配されていること、そして、レーザ光励起による
拡散促進現象により、さらにバルク深部へ欠陥が侵入し
たことがわかる。類似の効果は、Arイオンに限らず、
軽元素のH、Heイオンの照射でも観測され、プラズマ
プロセスによってGaAs中に発生する点欠陥にみられ
る普遍的な現象である。すなわち、近年、点欠陥物理学
の分野で関心の高まっている、多量の電子・正孔の注入
下で起こる欠陥の荷電状態の変化や再結合過程が関与し
た電子励起による拡散促進現象が、レーザ光励起によっ
て起きたためと考えられる。
【0015】ところで、図6中に示されているように、
プラズマエッチングをはじめとする半導体のプラズマプ
ロセスでは、基板9の表面は、イオン12とともにプラ
ズマ光11にも曝されている。プラズマ光は、一般に半
導体のバンドギャップよりも短波長領域に強い発光を有
しているため、上記のレーザ光照射の場合と同様に、試
料表面に多数の電子・正孔対を生成する。そこで、本発
明者等は、プラズマエッチング等のプラズマプロセスに
よって点欠陥がイオンの注入飛程よりもはるかに深い半
導体バルク層にまで発生する現象の主たる要因が、プラ
ズマ光による電子励起拡散促進効果によるものと着目
し、基板表面へのプラズマ光の直射を抑制するように試
みた。その結果、点欠陥を表面近傍の浅い領域に閉じこ
めることが可能となり、例えば、プラズマエッチングで
引き続いて行なわれるダメージのない表面を得るための
湿式エッチングによる除去量を、著しく低減することが
できた。
【0016】本発明は、以上述べたように、点欠陥挙動
の新現象の発見と考察に基づいた半導体のプラズマプロ
セスの装置と方法に関するものであり、イオン照射プロ
セスにおいて、基板表面がプラズマ光に曝されるのを積
極的に防止することにより、点欠陥の拡散を大幅に抑制
したものである。
【0017】
【実施例】
(実施例1)本発明に係るプラズマプロセスの方法とそ
の装置について、本実施例では、GaAs半導体のCl
2ガスプラズマによるエッチングを例にとり、説明す
る。本実施例1では、プラズマ生成室からエッチング室
にイオンを引き出すグリッド電極を多層構造とすること
により、加工基板表面へのプラズマ光の入射を防止し、
イオンのみの基板への照射を可能にしたものである。
【0018】まず、図1(a)に、本実施例1の装置の
構成を示す。ここでは、グリッド電極が多層6−1、6
−2であり、かつ、それぞれの電極に設けられた細孔の
位置が相互にずれている。また、それぞれの電極6−
1、6−2には、電界を制御するための電圧が、電源1
3、14により、それぞれ独立に、あるいは、一方に同
期して印加されるようになっている。
【0019】次に、本装置により、プラズマ光を遮断
し、イオンのみを基板に照射する動作について説明す
る。
【0020】まず、プラズマ光11はグリッド電極6−
1の細孔を通過するが、グリッド電極6−2で反射され
るため、エッチング室7への入射が抑制される。一方、
イオン12は、正にバイアスされたグリッド電極6−1
により、プラズマ室2からグリッド電極6−1と6−2
との間に引き出される。その後、図1(b)に示すよう
に電圧が切り換えられて、零電位のグリッド電極6−1
と、それに同期して正にバイアスされたグリッド電極6
−2により生じる電界によって、イオン12はグリッド
電極6−2の細孔を通過してエッチング室7へ導かれ、
基板9に照射される。以上のような動作を行なわせるこ
とにより、プラズマ光の入射を抑制し、イオンのみを基
板へ照射することができた。そして、10分間のエッチ
ング後、基板をエッチング室7から取り出し、表面をダ
メージレスの湿式エッチングにより徐々に除去しなが
ら、表層のキャリアキラー欠陥の密度をPR法により測
定した。その結果を、図2に、従来法の場合と比較して
示した。従来法ではダメージのない表面を得るのに約1
00nmの除去が必要であるのに対して、プラズマ光の
基板への入射を防止した本発明に係る方法では、約1/
10の10nmの除去でダメージのない表面を得ること
ができた。
【0021】(実施例2)本実施例2では、エッチング
室に光遮蔽板とプラズマ粒子流の方向を制御するための
電界発生機構とを具備したプラズマエッチング装置につ
いて説明する。図3に、本装置の構成を示す。まず、基
板9をプラズマ光11から遮るための光遮蔽板15と、
エッチングに必要なイオン流12を基板9表面へ集束さ
せるための電界を与える円筒型電極16とが設けられて
いる。ここで、光遮蔽板15がイオン流12によりエッ
チングされてチャンバ内汚染の原因となることを防止す
るため、光遮蔽板15にも、電圧を加えることができる
構造となっている。実施例1の場合と同様に、Cl2
スを用いてGaAs半導体を10分間エッチングした
後、試料をエッチング室から取り出し、表面をダメージ
レスの湿式エッチングにより徐々に除去しながら欠陥密
度の深さ分布を測定した。その結果、実施例1と同様
に、従来、約100nmの深い領域にまで達していた欠
陥発生層が、表面から約10nmの極薄領域に限定され
ていることがわかった。
【0022】(実施例3)本実施例3では、磁界により
イオン流の方向を制御して、基板表面へのプラズマ光の
入射を抑制したプラズマエッチング装置について説明す
る。図4に、本装置の構成を示す。磁界17を発生させ
るための超伝導磁石を具備している点が、図6に示した
従来のエッチング装置と大きく異なる点である。図4に
おいて、紙面に垂直に印加される磁界17によって、イ
オン流12は、その進行方向をプラズマ光11から90
度曲げられて基板9に照射されるため、基板9表面には
イオン12のみが照射され、プラズマ光11の入射を防
止することができた。その結果、実施例1、2の場合と
同様に、従来、約100nmの深い領域にまで達してい
た欠陥発生層を、表面から約10nmの極薄領域に限定
することができた。
【0023】なお、以上の実施例では、GaAsのプラ
ズマエッチングを例にとり、本発明に係るプラズマプロ
セスの装置と方法とについて、その動作と効果とについ
て説明したが、本発明は、エッチングに限らず、プラズ
マによる半導体表面のクリーニング、半導体表面への絶
縁膜のデポジッション等のプラズマを利用したデバイス
作製プロセスへの広範な適用が期待できる。また、材料
系についても、広く、Si、InP等の半導体材料全般
への適用が期待できることも言うまでもない。
【0024】
【発明の効果】以上説明したように、本発明に係るプラ
ズマプロセスの方法及びその装置においては、半導体基
板の加工表面に、プラズマ光の入射を防止しながらイオ
ン照射を行なうことができるので、イオン照射により発
生するダメージが基板表面から内部へ拡散することが抑
制され、ダメージを基板表面の浅い領域に閉じ込めるこ
とが可能となる。したがって、プラズマエッチングに引
き続いて行なわれる湿式エッチングによる表面層の除去
量も最小にでき、基板表面加工の微細度や精度を維持す
ることが可能となり、半導体デバイスの集積度の向上が
可能となる。
【図面の簡単な説明】
【図1】本発明に係るプラズマプロセス装置の第1の実
施例の装置構成を示した図である。
【図2】本発明に係るプラズマエッチングによって発生
した点欠陥の拡散抑制効果を示した図である。
【図3】本発明に係る第2の実施例であるプラズマエッ
チング装置の構成図である。
【図4】本発明に係る第3の実施例であるプラズマエッ
チング装置の構成図である。
【図5】本発明の着想に至った半導体のバンドギャップ
以上のエネルギーの光照射によりダメージの拡散が促進
される現象を示した例である。
【図6】従来のプラズマエッチング装置の構成図であ
る。
【符号の説明】
1…ガス導入口 2…プラズマ室 3…空芯コイル 4…マイクロ波 5…プラズマ 6…グリッド電極 7…エッチング室 8…試料ホールダ 9…基板 10…排気口 11…プラズマ光 12…イオン流 13、14…電源 15…光遮蔽板 16…円筒型電極 17…磁界

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】プラズマを発生させ、これにより基板を加
    工するプラズマプロセスの方法において、イオンを含む
    プラズマ粒子やプラズマ光を発生するプラズマ生成領域
    から上記加工基板に達する経路中に、プラズマ光を遮断
    する手段、あるいは、上記基板の加工に用いるイオンの
    進路と上記プラズマ光の進路とを分離させる手段を設
    け、プラズマ光の加工基板への入射を抑制しながら、上
    記イオンにより上記基板を加工することを特徴とするプ
    ラズマプロセスの方法。
  2. 【請求項2】上記プラズマ生成領域と上記加工基板との
    間に、複数の細孔を有する第1と第2のグリッド電極を
    層状に設け、該グリッド電極の細孔の位置を相互にずら
    せることにより、上記イオンは上記細孔を通過するがプ
    ラズマ光は遮断されることを特徴とする請求項1に記載
    のプラズマプロセスの方法。
  3. 【請求項3】上記プラズマ生成領域で発生したイオン
    を、まず、上記第1のグリッド電極にパルス電圧を印加
    して上記第1のグリッド電極と第2のグリッド電極との
    間に引き出し、次いで、上記第2のグリッド電極に直流
    電圧、あるいは上記第1のグリッド電極の電圧が零にな
    る時間にパルス電圧を印加することにより、上記引き出
    されたイオンをさらに加工基板の設置されている領域に
    導くことを特徴とする請求項2に記載のプラズマプロセ
    スの方法。
  4. 【請求項4】上記プラズマ生成領域と上記加工基板との
    間に光遮蔽板を設け、かつ、該光遮蔽板とは隔離して該
    光遮蔽板を包含する形状の円筒型電極を設け、該光遮蔽
    板と該円筒型電極とにそれぞれ電圧を印加することによ
    り、上記プラズマ光を遮断すると共に、上記イオンの経
    路を湾曲させて上記加工基板に導くことを特徴とする請
    求項1に記載のプラズマプロセスの方法。
  5. 【請求項5】上記プラズマ生成領域から電圧を印加した
    グリッド電極によりイオンを引き出し、該引き出された
    イオンの進路中に磁界を印加して該イオンの加工基板に
    達する経路を湾曲させ、上記プラズマ光の経路から分離
    させることを特徴とする請求項1に記載のプラズマプロ
    セスの方法。
  6. 【請求項6】プラズマ生成領域から加工基板に達する経
    路中に、複数の細孔を有する多層のグリッド電極を、該
    グリッド電極の有する細孔の位置を相互にずらせて設置
    し、かつ、上記グリッドにそれぞれ電圧を印加する手段
    を設けたことを特徴とするプラズマプロセス装置。
  7. 【請求項7】プラズマ生成領域から加工基板に達する経
    路中に光遮蔽板を設け、かつ、該光遮蔽板とは隔離し
    て、該光遮蔽板を包含する形状の円筒型電極を設け、さ
    らに、両者にそれぞれ電圧を印加する手段を設けたこと
    を特徴とするプラズマプロセス装置。
  8. 【請求項8】プラズマ生成領域から生成イオンを引き出
    す方向とは異なる方向に加工基板の保持具を設け、か
    つ、上記引き出されたイオンの進路中に磁界を印加する
    磁界発生装置を設けたことを特徴とするプラズマプロセ
    ス装置。
JP12630894A 1994-06-08 1994-06-08 プラズマプロセスの方法及びプラズマプロセス装置 Pending JPH07335618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12630894A JPH07335618A (ja) 1994-06-08 1994-06-08 プラズマプロセスの方法及びプラズマプロセス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12630894A JPH07335618A (ja) 1994-06-08 1994-06-08 プラズマプロセスの方法及びプラズマプロセス装置

Publications (1)

Publication Number Publication Date
JPH07335618A true JPH07335618A (ja) 1995-12-22

Family

ID=14931980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12630894A Pending JPH07335618A (ja) 1994-06-08 1994-06-08 プラズマプロセスの方法及びプラズマプロセス装置

Country Status (1)

Country Link
JP (1) JPH07335618A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404956B1 (ko) * 2001-01-08 2003-11-10 (주)에이피엘 반도체 집적소자 제조공정 및 장치
JP2015019065A (ja) * 2013-07-11 2015-01-29 ラム リサーチ コーポレーションLam Research Corporation イオン加速器を備えるデュアルチャンバプラズマエッチング装置
JP2017022392A (ja) * 2011-04-11 2017-01-26 ラム リサーチ コーポレーションLam Research Corporation 半導体処理のための電子ビーム強化式分離型プラズマ源
US10224221B2 (en) 2013-04-05 2019-03-05 Lam Research Corporation Internal plasma grid for semiconductor fabrication

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404956B1 (ko) * 2001-01-08 2003-11-10 (주)에이피엘 반도체 집적소자 제조공정 및 장치
JP2017022392A (ja) * 2011-04-11 2017-01-26 ラム リサーチ コーポレーションLam Research Corporation 半導体処理のための電子ビーム強化式分離型プラズマ源
US10224221B2 (en) 2013-04-05 2019-03-05 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US11171021B2 (en) 2013-04-05 2021-11-09 Lam Research Corporation Internal plasma grid for semiconductor fabrication
JP2015019065A (ja) * 2013-07-11 2015-01-29 ラム リサーチ コーポレーションLam Research Corporation イオン加速器を備えるデュアルチャンバプラズマエッチング装置
CN107068559A (zh) * 2013-07-11 2017-08-18 朗姆研究公司 具有离子加速器的双室等离子体蚀刻器
US10134605B2 (en) 2013-07-11 2018-11-20 Lam Research Corporation Dual chamber plasma etcher with ion accelerator

Similar Documents

Publication Publication Date Title
US5314575A (en) Etching method and apparatus
EP0453780B1 (en) Apparatus for contamination control in processing apparatus containing voltage driven electrode
KR100281241B1 (ko) 파라데이 상자의 윗면의 격자면을 변화시켜 플라즈마 식각을하는 방법
EP0443154A2 (en) Apparatus for and method of surface treatment for microelectronic devices
JPH02298024A (ja) リアクティブイオンエッチング装置
KR970005035B1 (ko) 플라즈마발생방법 및 그 장치
US5145554A (en) Method of anisotropic dry etching of thin film semiconductors
JPH09326383A (ja) プラズマ処理装置及びプラズマ処理方法
US7858155B2 (en) Plasma processing method and plasma processing apparatus
US5543184A (en) Method of reducing particulates in a plasma tool through steady state flows
JPS6136589B2 (ja)
JPH07335618A (ja) プラズマプロセスの方法及びプラズマプロセス装置
JPH03204925A (ja) プラズマプロセス用装置および方法
JPH05102083A (ja) ドライエツチング方法及びそのための装置
US6440756B2 (en) Reduction of plasma charge-induced damage in microfabricated devices
RU2029411C1 (ru) Способ плазменного травления тонких пленок
JP3368743B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP5227734B2 (ja) 基板の低エネルギー電子促進エッチング及びクリーニング方法及び装置
JPH0234427B2 (ja)
JP4607328B2 (ja) 基板の低エネルギー電子促進エッチング及びクリーニング方法及び装置
JPS59132628A (ja) ドライエツチング装置
JPH08115904A (ja) プラズマプロセスの方法及びプラズマプロセス装置
JPS6276627A (ja) ドライエツチング装置
JPH0530301B2 (ja)
JP3176312B2 (ja) アルミ合金膜のドライエッチング方法