KR20140063707A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20140063707A
KR20140063707A KR1020147007142A KR20147007142A KR20140063707A KR 20140063707 A KR20140063707 A KR 20140063707A KR 1020147007142 A KR1020147007142 A KR 1020147007142A KR 20147007142 A KR20147007142 A KR 20147007142A KR 20140063707 A KR20140063707 A KR 20140063707A
Authority
KR
South Korea
Prior art keywords
film
copper
copper wiring
insulating film
interlayer insulating
Prior art date
Application number
KR1020147007142A
Other languages
English (en)
Inventor
겐이치 하라
다카시 하야카와
마리코 오자와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140063707A publication Critical patent/KR20140063707A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판 상의 오목부를 갖는 층간 절연막 상에 배리어막을 개재하여 오목부를 매립하도록 구리막을 형성한 구조체를 준비하는 공정과, 구조체의 구리막을 배리어막과의 계면까지 화학 기계 연마에 의해 제거하고, 오목부 내에 구리 배선을 형성하는 공정과, 구리 배선을 에칭하여 그 표면을 층간 절연막 표면보다도 후퇴시키는 공정과, 배리어막을 화학 기계 연마에 의해 제거하는 공정을 갖고, 구리 배선의 표면을 층간 절연막 표면보다도 후퇴시킬 때, 구조체를 진공 상태의 유기 화합물 분위기에 배치하여, 구조체의 구리 배선 표면을 포함하는 면에 산소 가스 클러스터 이온 빔을 조사하고, 그 중의 산소 가스 클러스터 이온에 의해, 구리 배선의 표면의 구리를 산화시켜 산화구리로 함과 함께, 산화구리와 유기 화합물을 반응시켜 구리 배선을 이방적으로 에칭한다.

Description

반도체 장치의 제조 방법 {SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 집적 회로 장치의 동작의 고속화가 진전되고 있다. 동작의 고속화는 배선 재료의 저저항화 등에 의해 실현된다. 이로 인해, 배선 재료는 종래의 알루미늄(Al) 대신에, 보다 저저항인 구리(Cu)가 사용되도록 되어 왔다.
Cu 배선의 가공 기술로서는, Cu는 알루미늄과 달리 에칭되기 어려운 재료이므로, 미리 배선 패턴에 따른 홈을 층간 절연막에 형성하고, 이 홈을 매립하도록 배리어막인 탄탈륨(Ta)막을 개재하여 Cu막을 형성하고, CMP법을 사용하여 Cu막을 화학적 기계 연마하여, 홈의 내부에만 Cu를 남기는 다마신법이 사용되고 있다. 그리고, CMP법에 평탄화된 표면 상에, SiC나 SiN 등을 포함하는 캡 절연막이 형성된다.
이와 같은 구조에 있어서는, 인접하는 Cu 배선의 표면과 그 사이의 층간 절연막의 표면이 대략 동일 평면이 되므로, 절연체/절연체 계면에 누설 전류가 흘러, 그 전류에 수반하여 구리 원자가 일렉트로 마이그레이션되어, 배선 사이가 단락되어 버린다.
이와 같은 구리 배선 사이의 단락을 방지하는 기술로서, Cu 배선을 에칭하여 그 표면을 층간 절연막 표면으로부터 후퇴시키는 기술(이하, Cu 리세스 처리라고 함)이 알려져 있다(특허문헌 1의 단락 0002 내지 0003). 이와 같은 Cu 리세스 처리를 사용함으로써, 전계 집중이 일어나는 코너부로부터 Cu 원자를 배제하여, 누설 전류가 발생해도 Cu 원자의 일렉트로 마이그레이션을 발생하지 않도록 할 수 있다.
이와 같은 Cu 리세스 처리로서는, 습식 에칭을 사용하는 방법과, CF계 가스를 사용한 건식 에칭인 플라즈마 에칭을 사용하는 방법이 있지만, 건식 에칭은 에칭 후에 퇴적되는 부생성물을 습식 에칭으로 제거할 필요가 있어 번잡하며 현실적이지 않다. 이로 인해, 습식 에칭이 주목되고 있다(특허문헌 1의 단락 0004).
일본 특허 출원 공개 제2001-210630호 공보
그러나, 습식 에칭으로 Cu 리세스 처리를 행하는 경우에는, Cu막과 하지의 Ta막 사이에서 전해 부식이 발생하여, 마이크로 슬릿을 발생시켜 버린다. 이와 같은 마이크로 슬릿은 Cu/Ta 계면의 밀착 면적을 감소시키므로, 일렉트로 마이그레이션의 기점이 되어, 단선의 원인이 되어 버린다.
따라서, 본 발명의 목적은 번잡한 공정을 거치지 않고, 마이크로 슬릿의 발생에 의한 단선이 발생하기 어려운, 구리 배선을 포함하는 반도체 장치의 제조 방법을 제공하는 데 있다.
본 발명에 따르면, 기판 상에 오목부를 갖는 층간 절연막이 형성되고, 층간 절연막 상에 배리어막을 개재하여 상기 오목부를 매립하도록 구리막을 형성한 구조체를 준비하는 공정과, 상기 구조체의 상기 구리막을 상기 배리어막과의 계면까지 화학 기계 연마에 의해 제거하고, 상기 오목부 내에 구리 배선을 형성하는 공정과, 상기 구리 배선을 에칭하여 그 표면을 상기 층간 절연막 표면보다도 후퇴시키는 공정과, 상기 배리어막을 화학 기계 연마에 의해 제거하는 공정을 갖고, 상기 구리 배선을 에칭하여 그 표면을 상기 층간 절연막 표면보다도 후퇴시키는 공정은, 상기 배리어막까지 제거된 구조체를 진공 상태의 유기 화합물 분위기에 배치하여, 상기 구조체의 상기 구리 배선 표면을 포함하는 면에 산소 가스 클러스터 이온 빔을 조사하고, 상기 산소 가스 클러스터 이온 빔 중의 산소 가스 클러스터 이온에 의해, 상기 구리 배선의 표면의 구리를 산화시켜 산화구리로 함과 함께, 산화구리와 유기 화합물을 반응시켜 상기 구리 배선을 이방적으로 에칭하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 있어서, 상기 구리 배선의 구리를 산화시켜 산화구리로 함과 함께, 산화구리와 유기 화합물을 반응시킬 때의 에너지는, 상기 산소 가스 클러스터 이온이 상기 구리 배선에 충돌했을 때의 열에 의해 공급되어, 상기 기판을 가열하지 않고 에칭이 행해지는 것이 바람직하다. 이 경우에, 상기 구조체를 가열하지 않음으로써, 상기 유기 화합물의 분자를 상기 구리 배선의 표면에 흡착하기 쉽게 하여, 상기 산소 가스 클러스터 이온 빔이 상기 유기 화합물 분자에 방해되지 않을 정도의 진공도가 되는 공급량으로 상기 유기 화합물을 공급하여 유기 화합물 분위기를 형성하도록 할 수 있다.
상기 구리 배선을 에칭하여 그 표면을 상기 층간 절연막 표면보다도 후퇴시키는 공정은 상기 유기 화합물 분위기 중의 상기 구조체로 상기 산소 가스 클러스터 이온을 연속적으로 조사하여, 연속적으로 구리 배선을 이방성 에칭하는 것이 바람직하다.
상기 배리어막을 화학 기계 연마에 의해 제거하는 공정은 상기 구리 배선을 에칭하는 공정 후에 행할 수 있다. 이는, 상기 층간 절연막이 Low-k막으로 형성되어 있는 경우에 적합하다. 또한, 상기 배리어막을 화학 기계 연마에 의해 제거하는 공정은 상기 구리 배선을 에칭하는 공정 전에 행해도 된다. 이는, 상기 층간 절연막이, 적어도 그 표면 부분이 SiO2로 형성되어 있는 경우에 가능하다. 또한, 상기 층간 절연막의 적어도 그 표면 부분이 SiO2로 형성되어 있는 경우에는, 상기 배리어막을 화학 기계 연마에 의해 제거하는 공정을 상기 구리 배선을 에칭하는 공정 후에 행해도 된다.
상기 배리어막은 Ta막, TaN막 및 Ta막과 TaN막의 적층막 중 어느 하나인 것이 바람직하다. 또한, 상기 배리어막을 화학 기계 연마에 의해 제거하는 공정 후, 상기 구조체의 전체면에 캡 절연막을 형성하는 공정을 더 갖는 것이 바람직하다.
층간 절연막이 손상 내성이 낮은 Low-k막으로 형성되어 있는 경우, 산소 가스 클러스터 이온 빔을 조사할 때에 Low-k막이 노출되어 있으면 손상이 우려되지만, 산소 가스 클러스터 이온 빔을 조사할 때에 배리어막을 잔존시켜 둠으로써, Low-k막으로 손상이 생기지 않는다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 제조 방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 일 실시 형태에 관한 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
도 3a는 Cu 리세스 처리를 행하지 않은 경우의 Cu 원자의 일렉트로 마이그레이션을 설명하기 위한 도면이다.
도 3b는 Cu 리세스 처리를 행하지 않은 경우의 Cu 원자의 일렉트로 마이그레이션을 설명하기 위한 도면이다.
도 4a는 발명의 일 실시 형태에 관한 반도체 장치의 제조 방법에 있어서의 Cu 리세스 처리의 메커니즘 및 효과를 설명하기 위한 도면이다.
도 4b는 발명의 일 실시 형태에 관한 반도체 장치의 제조 방법에 있어서의 Cu 리세스 처리의 메커니즘 및 효과를 설명하기 위한 도면이다.
도 4c는 발명의 일 실시 형태에 관한 반도체 장치의 제조 방법에 있어서의 Cu 리세스 처리의 메커니즘 및 효과를 설명하기 위한 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해 구체적으로 설명한다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 제조 방법을 설명하기 위한 흐름도, 도 2는 그 방법을 설명하기 위한 공정 단면도이다.
우선, 실리콘 등의 반도체 기판(10) 상에 SiC 등의 에칭 스토퍼막(11), TEOS 등의 저유전율(Low-k)막이나 SiO2 등을 포함하는 층간 절연막(12)을 형성한 후, 포토리소그래피에 의해 패턴 형성된 마스크재를 사용하여 건식 에칭에 의해 구리 배선이 매립되는 오목부인 트렌치(13)를 형성하고, 그 후, 트렌치(13) 내부를 포함하는 전체면에 배리어막(14)을 형성한 후, 예를 들어 Cu 도금에 의해 구리(Cu)막(15)을 형성하고, 복수 배열된 트렌치(13) 내에 배선이 되는 Cu가 매립된 상태의 구조체(기판)를 준비한다[공정 1, 도 2의 (a)]. 배리어막(14)으로서는, Ta, TaN 또는 Ta/TaN의 적층막을 적절하게 사용할 수 있다. 또한, Cu막(15)의 표면은 트렌치(13)의 상단부보다도 높아지도록 한다.
계속해서, 화학 기계 연마(CMP)에 의해 Cu막(15)을 배리어막(14)과의 계면까지 제거하고, Cu를 트렌치 내에만 잔존시켜 Cu 배선을 형성한다[공정 2, 도 2의 (b)]. 트렌치(13) 내의 Cu 배선(16)의 상면은 배리어막(14)이 노출된 표면과 대략 동일한 높이가 된다.
이 후, 도 3a에 도시한 바와 같이, CMP에 의해 배리어막(14)을 더욱 제거하고, 전체면에 캡 절연막(17)을 형성하면, Cu 배선(16)의 표면과 그 사이의 층간 절연막(12)의 표면이 대략 동일 평면이 되므로, 층간 절연막(12)과 캡 절연막(17)의 계면에 누설 전류가 흘러, 도 3b에 도시한 바와 같이, 그 전류에 수반하여 Cu 원자가 일렉트로 마이그레이션되어, Cu 배선(16) 사이가 단락되어 버린다.
이하, 상세하게 설명한다.
인접하는 Cu 배선(16)의 한쪽을 A, 다른 쪽을 B로 하면, 이들 배선 A 및 배선 B 사이에는 바이어스가 걸려 있다. 층간 절연막(12)과 캡 절연막(17) 사이에는 누설 전류 방지 처리가 실시되어 있지만, 벌크에 비해 누설 전류가 흐르기 쉽게 되어 있다. 배선 사이 거리가 짧은 곳에서는 강전계가 걸려 있고, 가장 강한 전계가 걸리는 것은 배선의 코너이다. 따라서, 배선 A의 코너로부터 흐른 누설 전류는 층간 절연막(12)과 캡 절연막(17)의 계면을 통해 배선 B로 흐른다. 이 전류의 흐름에 의해 일렉트로 마이그레이션 현상이 일어나, 배선 A의 코너에 있는 Cu 원자가 층간 절연막(12)과 캡 절연막(17)의 계면에 분포해 가고, Cu는 전류를 흘리기 때문에 외관의 배선 사이 거리가 좁아진 것으로 되어, 서서히 누설 전류가 커진다. 그리고, 이 계면으로의 Cu 원자의 분포가 확산되어 가면, 최종적으로 배선 A 및 배선 B 사이가 단락되어 버린다.
따라서, 본 실시 형태에서는 Cu막(15)의 CMP 후, 트렌치(13) 내의 Cu 배선(16)을 에칭하여 그 표면을 층간 절연막(12)의 표면으로부터 후퇴시키는 Cu 리세스 처리를 행한다(공정 3). Cu 리세스 처리를 사용함으로써, 전계 집중이 일어나는 코너부로부터 Cu 원자를 배제하여, 누설 전류가 발생해도 Cu 원자의 일렉트로 마이그레이션을 발생하지 않도록 할 수 있다.
Cu는 통상의 CF계 가스를 사용한 건식 에칭으로는 에칭하기 어려운 재료이고, 건식 에칭을 할 수 있었다고 해도 에칭 후에 퇴적되는 부생성물을 습식 에칭으로 제거해야만 해 번잡하므로, 종래에는 습식 에칭에 의해 Cu 리세스 처리를 행하고 있었다.
그러나, 습식 에칭의 경우에는, 약액으로서 HF＋H2O2, HNO3, H2SO4 등이 사용되고, 에칭에 의해 Cu 표면에 결함이 생기거나, 입계의 에칭 레이트가 높기 때문에 표면의 조도가 크다는 문제가 있다. 또한, 더 큰 문제로서, Cu와 배리어막으로서의 Ta 사이의 Cu/Ta 계면에 있어서 전해 부식 반응이 발생하여, Cu의 전자가 Ta에 뽑힘으로써 Cu가 용해되고, Cu/Ta 계면에 마이크로 슬릿이라고 칭해지는 스파이크 에칭이 발생하는 것을 들 수 있다. 이와 같은 스파이크 에칭이 발생하면, Cu/Ta 계면의 밀착 면적을 줄이므로, 배선에 흐르는 전류에 의해, 일렉트로 마이그레이션의 기점이 되어, 배선의 단선으로 이어져 버린다.
따라서, 본 실시 형태에서는 공정 3의 Cu 리세스 처리를, 이하에 나타내는 완전히 새로운 드라이 프로세스에 의해 실시한다.
즉, 도 2의 (b)의 구조체를 에칭 장치의 챔버(도시하지 않음) 내에 반입하여, 챔버 내를 고진공 분위기로 한 후, 아세트산 등의 유기 화합물을 공급하여 유기 화합물 분위기로 하고[공정 3-1, 도 2의 (c)], 또한 구조체의 표면에 O2 가스 클러스터 이온 빔(O2-GCIB)을 조사한다[공정 3-2, 도 2의 (d)]. 이에 의해, Cu가 산화됨과 함께, 산화구리와 유기 화합물이 반응하여 Cu 배선(16)이 에칭된다. 이때, 예를 들어 상기 구조체(기판)를 구동 장치에 의해 스캔시켜 O2-GCIB가 구조체의 전체면에 조사되도록 한다.
O2-GCIB는 노즐로부터 압력을 조정하면서 O2 가스 분자를 분사하여 O2 분자가 반데르발스 힘에 의해 수개 내지 수만개 응집한 O2 클러스터류로 하고, 이를 이오나이저로 이온화함과 함께 가속기에 의해 가속함으로써 형성된다. 즉, O2-GCIB는 O2 클러스터가 이온화되어 형성된 O2 가스 클러스터 이온(O2-GCI)을 빔 형상으로 한 것이다. 또한, GCIB를 형성하기 위한 장치에 대해서는, 예를 들어 미국 특허 출원 공개 제2006/0105570호 명세서에 상세하게 기재되어 있다.
이때의 공정 3에 있어서의 건식 에칭에 의한 Cu 리세스 처리의 메커니즘 및 효과를, 도 4를 참조하여 설명한다.
본 실시 형태에서는, O2-GCIB의 충돌에 의해 얻어진 열에 의해 Cu 리세스 처리를 행하므로, 구조체(기판)는 가열되지 않고 상온에서 보유 지지되어 있다. 그로 인해, 도 4a에 도시한 바와 같이 Cu 배선(16)의 표면을 포함하는 구조체의 전체면에 충분한 양의 유기 화합물 분자(아세트산 분자)(18)가 흡착한 상태로 된다. 이 상태에서, O2-GCIB를 조사함으로써, 도 4b에 도시한 바와 같이 O2-GCI(19)가 구조체를 향해 직진한다. 그리고, 도 4c에 도시한 바와 같이, O2-GCI(19)가 Cu 배선(16)에 충돌하면, 그때의 충돌 에너지에 의해, O2-GCI(19)의 산소의 일부가 반도 산소로 됨과 함께, 표면의 Cu의 일부가 스퍼터되고, 산소의 다른 일부는 식 1과 같은 Cu의 산화에 기여한다. 또한, 충돌 에너지의 잔량부는 열로 변환되어, 이 열에 의해, 식 1의 산화 반응이 보다 촉진됨과 함께, 유기 화합물인 아세트산의 경우에는 식 2를 따라서 산화구리와 아세트산의 반응이 촉진되어, 휘발성의 Cu(CH3COO)와 H2O가 발생하여 Cu 배선(16)으로부터 산화구리 분자가 이탈한다. 또한, 유기 화합물의 공급 및 O2-GCIB의 조사를 계속적으로 행함으로써, 구조체(기판)를 가열하지 않고, 이들 식 1, 식 2의 반응이 연속적으로 발생하고, 이에 의해 Cu 배선(16)이 높은 에칭 레이트로 에칭된다.
[식 1]
Figure pct00001
[식 2]
Figure pct00002
상기 식 2의 반응은, 통상, 상온에서는 발생하지 않지만, O2-GCI의 충돌에 의해 발생한 열에 의해 진행된다.
이 에칭 시에는, O2-GCI(19)는 직진성이 있으므로, 도 2의 (e)에 도시한 바와 같이, Cu 배선(16)의 상부를 이방적으로 에칭할 수 있어, 전계 집중이 일어나는 코너부로부터 Cu 원자를 유효하게 배제할 수 있다. 이때의 에칭 깊이는 30 내지 90㎚ 정도이면 된다.
이 경우에, O2-GCI(19)는 수개 내지 수만개의 산소 분자나 산소 원자가 반데르발스 힘에 의해 느슨하게 속박된 상태로 되어 있고, 사이즈가 크기 때문에, O2-GCI(19)가 Cu 배선(16)에 충돌했을 때에, 내부로 들어가기 어렵다. 이로 인해, 충돌 에너지는 주로 Cu 배선(16)의 표면 부분에 작용하고, 표면 부분에서 반응이 발생하여, Cu 배선(16)의 표면으로부터 순차 내부를 향해 원하는 깊이만큼 이방적으로 에칭되므로, 형상성이 양호함과 함께, Cu 배선(16)의 내부의 원하지 않는 산화는 발생하기 어렵다. 또한, 상술한 바와 같이, 기본적으로 상온 프로세스이고, 유기 화합물의 양이 적어도 되고, 10-4 내지 10-6Torr의 오더의 저압으로 처리가 가능하므로, 유기 화합물 분자와 O2-GCI의 충돌을 무시할 수 있고, 유기 화합물 분자가 O2-GCI의 조사를 방해하는 일이 없어, 높은 반응 효율을 얻을 수 있다. 또한, 상기 식 1, 식 2의 반응은 생성물이 휘발하여 배기되므로, 부생성물의 부착이 없어, 부생성물 제거와 같은 번잡한 공정이 불필요하다. 또한, 건식 에칭이므로, 습식 에칭과 같은 마이크로 슬릿이 형성되는 것에 의한 단선의 우려가 없다.
공정 3-1의 유기 화합물로서는, 전형적으로는 유기산을 사용할 수 있다. 유기산으로서는 예시한 아세트산으로 대표되는 카르복실산[일반식:R-COOH(R은 수소, 또는 직쇄 혹은 분지 쇄상의 C1 내지 C20의 알킬기 혹은 알케닐기, 바람직하게는 메틸, 에테르, 프로필, 부틸, 펜틸 또는 헥실]을 적절하게 사용할 수 있다. 아세트산 이외의 다른 카르복실산으로서는, 포름산(HCOOH), 프로피온산(CH3CH2COOH), 부티르산[CH3(CH2)2COOH], 발레르산[CH3(CH2)3COOH] 등을 들 수 있다. 카르복실산 중에서는 포름산(HCOOH), 아세트산(CH3COOH), 프로피온산(CH3CH2COOH)이 특히 바람직하다. 또한, H(hfac) 등을 사용할 수도 있다. 또한, 알코올이나 알데히드 등의 산화구리와 반응하여 Cu를 제거할 수 있는 다른 유기 화합물도 적용 가능하다.
아세트산 이외의 포름산이나 프로피온산 등의 다른 유기 화합물(유기산)을 사용한 경우에도 상기 식 2와 동일한 반응이 발생하여 에칭을 진행시킬 수 있다.
이상과 같은 공정 3이 종료된 후, CMP에 의해 배리어막(14)을 제거한다[공정 4, 도 2의 (f)]. 그 후, 전체면에 SiC나 SiN 등을 포함하는 캡 절연막(17)을 형성한다[공정 5, 도 2의 (g)]. 이에 의해, Cu 배선(16)의 표면이 층간 절연막(12)의 표면으로부터 원하는 깊이로 후퇴된 구조가 얻어지고, 전계 집중이 일어나는 코너부로부터 Cu 원자가 배제되어, 누설 전류가 발생해도 Cu 원자가 상승하는 구동력이 없으므로 이동할 수 없어, Cu 원자의 일렉트로 마이그레이션에 의한 Cu 배선(16) 사이의 단락을 유효하게 방지할 수 있다.
공정 3에 있어서, O2-GCIB는 구조체의 전체면에 조사되므로, 층간 절연막(12)이 손상 내성이 낮은 Low-k막으로 형성되어 있는 경우, 그것이 노출되어 있으면 Low-k막에 O2-GCIB가 조사되는 것에 의한 손상이 우려된다. 그러나, 본 실시 형태에서는, O2-GCIB를 조사할 때에 Cu 배선(16) 이외의 필드 부분에는 Ta계막인 배리어막(14)이 잔존하고 있어, O2-GCIB를 조사해도 배리어막(14)이 손상을 받을 뿐이고, 층간 절연막(12)을 구성하는 Low-k막으로의 손상은 발생하지 않는다. 또한, O2-GCIB에 의해 손상을 받은 배리어막(14)은 그 후 제거되므로, 손상의 영향은 남지 않는다.
또한, 층간 절연막(12)으로서, SiO2막을 사용하는 경우나, Low-k막의 표면에 SiO2막을 설치하여, Low-k막을 보호하는 구조를 취한 경우에는, 층간 절연막(12)의 표면에 SiO2막이 존재하게 되지만, SiO2막은 O2-GCIB에 대한 손상 내성이 비교적 높으므로, Cu 리세스 처리를 행하기 전에 배리어막(14)을 제거하여 O2-GCIB가 층간 절연막(12)의 표면에 조사되도록 해도 된다. 물론, 이 경우에도 상기와 같이 Cu 리세스 처리 후에 배리어막(14)을 제거해도 된다.
본 실시 형태에 따르면, 구리 배선을 에칭하여 그 표면을 층간 절연막 표면보다도 후퇴시킬 때에, 배리어막까지 제거된 구조체를 진공 상태의 유기 화합물 분위기에 배치하여, 구조체의 구리 배선 표면을 포함하는 면에 산소 가스 클러스터 이온 빔을 조사하고, 산소 가스 클러스터 이온 빔 중의 산소 가스 클러스터 이온에 의해, 구리 배선의 표면의 구리를 산화시켜 산화구리로 함과 함께, 산화구리와 유기 화합물을 반응시켜 구리 배선을 이방적으로 에칭하므로, 구리의 산화 및 산화구리와 유기 화합물의 반응을 효율적이고 또한 양호한 형상성을 갖고 연속적으로 행할 수 있다. 또한, 이들의 반응에 의해 생성된 물질은 휘발하여 배기되므로 부생성물의 부착이 없어, 부생성물 제거와 같은 번잡한 공정이 불필요하다. 또한, 건식 에칭이므로, 습식 에칭과 같은 마이크로 슬릿이 형성되는 것에 의한 단선의 우려가 없다.
이상, 본 발명의 실시 형태에 대해 설명하였지만, 본 발명은 상기 실시 형태로 한정되는 것이 아니라, 다양하게 변형 가능한 것은 물론이다.
10 : 반도체 기판
11 : 에칭 스토퍼막
12 : 층간 절연막
13 : 트렌치(오목부)
14 : 배리어막
15 : Cu막
16 : Cu 배선
17 : 캡 절연막
18 : 유기 화합물 분자
19 : O2-GCI

Claims (12)

  1. 기판 상에 오목부를 갖는 층간 절연막이 형성되고, 층간 절연막 상에 배리어막을 개재하여 상기 오목부를 매립하도록 구리막을 형성한 구조체를 준비하는 공정과,
    상기 구조체의 상기 구리막을 상기 배리어막과의 계면까지 화학 기계 연마에 의해 제거하고, 상기 오목부 내에 구리 배선을 형성하는 공정과,
    상기 구리 배선을 에칭하여 그 표면을 상기 층간 절연막 표면보다도 후퇴시키는 공정과,
    상기 배리어막을 화학 기계 연마에 의해 제거하는 공정을 갖고,
    상기 구리 배선을 에칭하여 그 표면을 상기 층간 절연막 표면보다도 후퇴시키는 공정은,
    상기 배리어막까지 제거된 구조체를 진공 상태의 유기 화합물 분위기에 배치하여, 상기 구조체의 상기 구리 배선 표면을 포함하는 면에 산소 가스 클러스터 이온 빔을 조사하고, 상기 산소 가스 클러스터 이온 빔 중의 산소 가스 클러스터 이온에 의해, 상기 구리 배선의 표면의 구리를 산화시켜 산화구리로 함과 함께, 산화구리와 유기 화합물을 반응시켜 상기 구리 배선을 이방적으로 에칭하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 구리 배선의 구리를 산화시켜 산화구리로 함과 함께, 산화구리와 유기 화합물을 반응시킬 때의 에너지는 상기 산소 가스 클러스터 이온이 상기 구리 배선에 충돌했을 때의 열에 의해 공급되어, 상기 기판을 가열하지 않고 에칭이 행해지는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 구조체를 가열하지 않음으로써, 상기 유기 화합물의 분자를 상기 구리 배선의 표면에 흡착하기 쉽게 하고, 상기 산소 가스 클러스터 이온 빔이 상기 유기 화합물 분자에 방해되지 않을 정도의 진공도가 되는 공급량으로 상기 유기 화합물을 공급하여 유기 화합물 분위기를 형성하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 구리 배선을 에칭하여 그 표면을 상기 층간 절연막 표면보다도 후퇴시키는 공정은 상기 유기 화합물 분위기 중의 상기 구조체로 상기 산소 가스 클러스터 이온을 연속적으로 조사하여, 연속적으로 구리 배선을 이방성 에칭하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 배리어막을 화학 기계 연마에 의해 제거하는 공정은 상기 구리 배선을 에칭하는 공정 후에 행해지는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 층간 절연막이 Low-k막으로 형성되어 있는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 배리어막을 화학 기계 연마에 의해 제거하는 공정은 상기 구리 배선을 에칭하는 공정 전에 행해지는, 반도체 장치의 제조 방법.
  8. 제5항에 있어서, 상기 층간 절연막은 적어도 그 표면 부분이 SiO2로 형성되어 있는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 유기 화합물은 유기산인, 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 유기산은 카르복실산인, 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 배리어막은 Ta막, TaN막 및 Ta막과 TaN막의 적층막 중 어느 하나인, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 배리어막을 화학 기계 연마에 의해 제거하는 공정 후, 상기 구조체의 전체면에 캡 절연막을 형성하는 공정을 더 갖는, 반도체 장치의 제조 방법.
KR1020147007142A 2011-09-21 2012-08-14 반도체 장치의 제조 방법 KR20140063707A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011205555A JP5764445B2 (ja) 2011-09-21 2011-09-21 半導体装置の製造方法
JPJP-P-2011-205555 2011-09-21
PCT/JP2012/070661 WO2013042491A1 (ja) 2011-09-21 2012-08-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20140063707A true KR20140063707A (ko) 2014-05-27

Family

ID=47914270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147007142A KR20140063707A (ko) 2011-09-21 2012-08-14 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US8951908B2 (ko)
JP (1) JP5764445B2 (ko)
KR (1) KR20140063707A (ko)
TW (1) TW201331999A (ko)
WO (1) WO2013042491A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147613B2 (en) * 2014-06-30 2018-12-04 Tokyo Electron Limited Neutral beam etching of Cu-containing layers in an organic compound gas environment
CN107112186B (zh) 2014-09-05 2020-04-21 Tel艾派恩有限公司 用于基片的射束处理的过程气体增强
SG10201606197XA (en) * 2015-08-18 2017-03-30 Ebara Corp Substrate adsorption method, substrate holding apparatus, substrate polishing apparatus, elastic film, substrate adsorption determination method for substrate holding apparatus, and pressure control method for substrate holding apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907151B2 (ja) 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
US6975032B2 (en) * 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
JP2006120664A (ja) * 2004-10-19 2006-05-11 Nec Electronics Corp 半導体装置の製造方法
US7709344B2 (en) * 2005-11-22 2010-05-04 International Business Machines Corporation Integrated circuit fabrication process using gas cluster ion beam etching
JP5006134B2 (ja) * 2007-08-09 2012-08-22 東京エレクトロン株式会社 ドライクリーニング方法
US7772110B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing
JP5497278B2 (ja) * 2008-07-17 2014-05-21 東京エレクトロン株式会社 銅の異方性ドライエッチング方法および装置
US8242019B2 (en) * 2009-03-31 2012-08-14 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
JP5851951B2 (ja) * 2011-09-21 2016-02-03 東京エレクトロン株式会社 エッチング方法、エッチング装置、および記憶媒体

Also Published As

Publication number Publication date
TW201331999A (zh) 2013-08-01
JP5764445B2 (ja) 2015-08-19
JP2013069742A (ja) 2013-04-18
US20140206187A1 (en) 2014-07-24
WO2013042491A1 (ja) 2013-03-28
US8951908B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
US11881432B2 (en) Interconnect wires including relatively low resistivity cores
KR20100122701A (ko) 반도체 소자의 제조방법
KR102066251B1 (ko) 도전성 피처 형성 및 구조물
US8211800B2 (en) Ru cap metal post cleaning method and cleaning chemical
JP5560144B2 (ja) 半導体装置の製造方法
US11069530B2 (en) Etching platinum-containing thin film using protective cap layer
WO2007117880A1 (en) Composition for etching a metal hard mask material in semiconductor processing
TW201318056A (zh) 蝕刻方法、蝕刻裝置及記憶媒體
KR20140063707A (ko) 반도체 장치의 제조 방법
KR102317702B1 (ko) 유기 화합물 가스 환경에서의 구리 함유층들의 중성 빔 에칭
TW201216364A (en) Etching method and etching device
JP2009016737A (ja) 半導体装置の製造方法
CN106206408B (zh) 半导体结构的形成方法
US7732322B2 (en) Dielectric material with reduced dielectric constant and methods of manufacturing the same
CN101764081A (zh) 连接孔的制造方法
EP2419927A1 (en) Enhanced focused ion beam etching of dielectrics and silicon
JP2008282852A (ja) 半導体装置の製造方法
US8153518B2 (en) Method for fabricating metal interconnection of semiconductor device
JP2009194017A (ja) 半導体装置の製造方法
CN116682783A (zh) 半导体结构及其制备方法
KR20100074652A (ko) 반도체 소자의 금속 배선 형성 방법
JP2008060238A (ja) 半導体装置の製造方法
JP2007227706A (ja) 埋込配線の形成方法
CN104979270A (zh) 互连结构的形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid