JP4868840B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4868840B2
JP4868840B2 JP2005345790A JP2005345790A JP4868840B2 JP 4868840 B2 JP4868840 B2 JP 4868840B2 JP 2005345790 A JP2005345790 A JP 2005345790A JP 2005345790 A JP2005345790 A JP 2005345790A JP 4868840 B2 JP4868840 B2 JP 4868840B2
Authority
JP
Japan
Prior art keywords
film
organic
organic film
hard mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005345790A
Other languages
English (en)
Other versions
JP2007150184A (ja
JP2007150184A5 (ja
Inventor
裕貴 仕田
之輝 松井
厚 重田
信一 平沢
寛和 加藤
正子 木下
岳 西岡
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
JSR Corp
Original Assignee
Toshiba Corp
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, JSR Corp filed Critical Toshiba Corp
Priority to JP2005345790A priority Critical patent/JP4868840B2/ja
Priority to US11/563,414 priority patent/US20070128874A1/en
Priority to TW095144121A priority patent/TW200734424A/zh
Priority to CN2006101606141A priority patent/CN1974636B/zh
Priority to KR1020060118781A priority patent/KR20070057009A/ko
Publication of JP2007150184A publication Critical patent/JP2007150184A/ja
Publication of JP2007150184A5 publication Critical patent/JP2007150184A5/ja
Priority to US12/477,332 priority patent/US8119517B2/en
Application granted granted Critical
Publication of JP4868840B2 publication Critical patent/JP4868840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、有機膜研磨用化学的機械的研磨スラリー、化学的機械的研磨方法、ならびに半導体装置の製造方法に関する。
半導体装置の製造プロセスにおいては、所望の構造を形成するためにレジスト膜が用いられる。レジスト膜の膜厚はウエハ全体にわたって均一であることが要求される。例えば、半導体基板にトレンチ、あるいは絶縁膜にホールを形成した後、フォトレジストを塗布してレジスト膜を形成し、次いで、レジスト膜をリセスあるいは剥離することによって、所望の構造が得られる。
この場合、レジスト膜の膜厚は、ウエハ全体にわたって均一であることが要求される。
レジスト膜厚のバラツキは、その後に施されるリセスにおいてさらに拡大されて、デバイス形状を悪化させる。さらに、焦点深度の低下や歩留まり悪化を引き起こす。
こうしたレジスト膜厚のバラツキに起因した問題を解消すべく、レジスト塗布後に化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）によりレジスト膜を平坦化する方法が提案されている（例えば、特許文献１参照）。
しかしながら、平坦化時に生じるディッシングの抑制が困難であり、しかもウエハ面内の均一性が乏しい。ディッシングの面内均一性が低い場合には、その後のリセス深さのバラツキを招いて、ウエハ面内で均一に所望の形状を得ることが困難となる結果、パターンの寸法バラツキが生じる。
また、高温でベークして硬度が高められたレジスト膜を研磨する場合、実用的なプロセスマージンと生産性とを確保するために、シリカやアルミナなどの無機粒子が研磨粒子として用いられる。この場合、トレンチ内に無機粒子が残留しやすく、スクラッチが発生して、表面状態を悪化させるとともに、残留粒子がＣＭＰ後のリセス工程時のマスクになってしまうという問題がある。
特開２００４―３６３１９１号公報
本発明の目的は、パターンの寸法バラツキおよび歩留まりを格段に向上させることができる有機膜研磨用化学的機械的研磨スラリーおよび化学的機械的研磨方法を提供することである。
本発明の他の目的は、平坦性が高く、かつ欠陥の少ない有機膜の平坦化方法を用いた歩留まりの高い半導体装置の製造方法を提供することである。
本発明の一態様にかかる化学的機械的研磨スラリーは、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む。
本発明の一態様にかかる化学的機械的研磨方法は、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含むスラリーを用いて有機膜を研磨する工程を含む。
本発明の一態様にかかる半導体装置の製造方法は、
基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部が形成された前記絶縁膜上に、下層膜、中間層、およびレジスト膜を順次形成する工程と、
前記レジスト膜をパターン露光する工程と、
を含み、
前記下層膜を形成する工程は、
前記凹部が形成された前記絶縁膜上に、該凹部を埋め込むように有機膜を形成する工程と、
表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて前記有機膜を化学的機械的に研磨して前記有機膜を平坦化する工程と、
を含む。
本発明の別の一態様にかかる半導体装置の製造方法は、
基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部が形成された前記絶縁膜上に、第１および第２の有機膜を含む下層膜、中間層、およびレジスト膜を順次形成する工程と、
前記レジスト膜をパターン露光する工程と、
を含み、
前記下層膜を形成する工程は、
前記凹部が形成された前記絶縁膜上に、該凹部を埋め込むように前記第１の有機膜を形成する工程と、
表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて前記第１の有機膜を化学的機械的に研磨して前記第１の有機膜を平坦化する工程と、
前記平坦化の後、前記絶縁膜および前記第１の有機膜の上方に、前記第２の有機膜を形成する工程と、を含む。
本発明の他の一態様にかかる半導体装置の製造方法は、
基板上に、有機材料を含む有機系絶縁膜を形成する工程と、
前記有機系絶縁膜上に、無機材料を含む第１および第２のハードマスクを順次積層する工程と、
前記第２のハードマスクに凹部を形成する工程と、
前記凹部が形成された第２のハードマスク上に、第１および第２の有機膜を含む下層膜、中間層およびレジスト膜を順次形成する工程と、
前記レジスト膜をパターン露光する工程と、
を含み、
前記下層膜を形成する工程は、
前記凹部が形成された前記第２のハードマスク上に、該凹部を埋め込むように前記第１の有機膜を形成する工程と、
表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて前記第１の有機膜を化学的機械的に研磨して前記第１の有機膜を平坦化する工程と、
前記平坦化の後、前記第２のハードマスクおよび前記第１の有機膜の上方に、前記第２の有機膜を形成する工程と、を含む。
本発明のさらに他の一態様にかかる半導体装置の製造方法は、
基板上に、有機材料を含む有機系絶縁膜を形成する工程と、
前記有機系絶縁膜上に、無機材料を含む第１、第２、および第３のハードマスクを順次積層する工程と、
前記第３のハードマスクに凹部を形成する工程と、
前記凹部が形成された第３のハードマスク上に、第１および第２の有機膜を含む下層膜、中間層およびレジスト膜を順次形成する工程と、
前記レジスト膜をパターン露光する工程と、
を含み、
前記下層膜を形成する工程は、
前記凹部が形成された前記第３のハードマスク上に、該凹部を埋め込むように前記第１の有機膜を形成する工程と、
表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて前記第１の有機膜を化学的機械的に研磨して前記第１の有機膜を平坦化する工程と、
前記平坦化の後、前記第３のハードマスクおよび前記第１の有機膜の上方に、前記第２の有機膜を形成する工程と、を含む。
上記態様の半導体装置の製造方法において、
前記第１の有機膜を形成する工程は、
前記第１の有機膜を形成するための材料を塗布する工程と、
前記材料を９０℃乃至１６０℃でベークする工程と、
を含み、
前記第１および第２の有機膜を２５０℃乃至４００℃でベークする工程をさらに含むことができる。
上記本発明の一態様にかかる有機膜研磨用化学的機械的研磨スラリーによれば、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含むことにより、有機膜を化学的機械的研磨する際に、有機膜の平坦性が確保できるとともに、スクラッチの発生を抑制できる。これにより、パターンの寸法バラツキおよび歩留まりを格段に向上させることができる。
上記本発明の一態様にかかる化学的機械的研磨方法によれば、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて有機膜を研磨することにより、前記有機膜の平坦性が確保できるとともに、スクラッチの発生を抑制できる。これにより、パターンの寸法バラツキおよび歩留まりを格段に向上させることができる。
また、上記本発明の一態様にかかる半導体装置の製造方法によれば、平坦性が高く、かつ欠陥の少ない有機膜の平坦化方法を用いることにより、高い歩留まりの達成が可能となる。
以下、図面を参照して、本発明の実施形態について説明する。
なお、本発明は、下記の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変型例も包含する。
１．有機膜研磨用化学的機械的研磨スラリー
本発明の一実施形態においては、表面に官能基を有するポリマー粒子と、水溶性高分子とを含む有機膜研磨用化学的機械的研磨スラリー（以下、「有機膜研磨用ＣＭＰスラリー」ともいう）が用いられる。有機膜研磨用化学的機械的研磨スラリーは、特に、高速ロジックＬＳＩ、システムＬＳＩ、メモリ・ロジック混載ＬＳＩなどの高速デバイスなどの製造に用いる場合に好適である。
以下、本実施形態の有機膜研磨用ＣＭＰスラリーの構成成分および具体例について説明する。
１−１．表面に官能基を有するポリマー粒子（以下、「ポリマー粒子」と称する）
ポリマー粒子は、樹脂をベースとする粒子である。ここで、ポリマー粒子は、例えば、ＰＭＭＡ（ポリメチルメタクリレート）等のアクリル系樹脂、ＰＳＴ（ポリスチレン）系樹脂、ユリア樹脂、メラミン樹脂、ポリアセタール樹脂、ポリカーボネイト樹脂、およびこれらの複合樹脂からなる群から選択される少なくとも１種類以上の樹脂を含むことができる。特に、ＣＭＰに適した硬度および弾性を有することから、ポリマー粒子は、ＰＭＭＡ、ＰＳＴ、あるいはスチレンアクリル共重合体を含む粒子であるのが好ましい。
本発明においては、ポリマー粒子を重合する際に全モノマーの０．１〜２０重量％、好ましくは１〜１０重量％の割合で官能基を有するエチレン性不飽和モノマーを含有させることにより、表面に官能基を有するポリマー粒子を製造することができる。ここで官能基を有するエチレン性不飽和モノマーとは、例えば、（メタ）アクリル酸、イタコン酸、マレイン酸、無水マレイン酸等のカルボキシル基含有不飽和単量体あるいはその無水物類；
ヒドロキシメチル（メタ）アクリレート、２−ヒドロキシエチル（メタ）アクリレート等の２価アルコールのヒドロキシアルキルモノ（メタ）アクリレート類；
グリセリンのモノ−またはジ−（メタ）アクリレート、トリメチロールプロパンのモノ−またはジ−（メタ）アクリレート等の３価以上の多価アルコールの遊離水酸基含有（メタ）アクリレート類；
アリルグリシジルエーテル、グリシジル（メタ）アクリレート等の不飽和エポキシ化合物；
（メタ）アクリルアミド、Ｎ−メトキシメチル（メタ）アクリルアミド、マレイン酸アミド、マレイミド等の不飽和カルボン酸のアミドあるいはイミド類；
Ｎ−メチロール（メタ）アクリルアミド、Ｎ、Ｎ−ジメチロール（メタ）アクリルアミド等のＮ−メチロール化不飽和カルボン酸アミド類；
２−ジメチルアミノエチルアクリルアミド、２−ジエチルアミノエチルアクリルアミド、２−ジメチルアミノプロピルアクリルアミド等のアミノアルキル基含有アクリルアミド類；
２−ジメチルアミノエチル（メタ）アクリレート、２−ジエチルアミノエチル（メタ）アクリレート、２−ジメチルアミノプロピル（メタ）アクリレート等のアミノアルキル基含有（メタ）アクリレート類；
などが挙げられる。
これらのうち、（メタ）アクリル酸、２−ヒドロキシエチル（メタ）アクリレート、（メタ）アクリルアミドなどが好ましく、特に（メタ）アクリル酸が好ましい。これら官能基を有するエチレン性不飽和モノマーは、単独で使用することができ、また、２種以上を組み合わせて使用することができる。
前記ポリマー粒子は架橋構造を有しても良い。ポリマー粒子が架橋構造を有していることにより、粒子の硬度および弾性を高めることができ、よりＣＭＰに適したポリマー粒子とすることができる。架橋構造を有するポリマー粒子は、例えば、ポリマー粒子を重合する際に、多官能性モノマーを用いることにより得ることができる。ここで、「多官能性モノマー」とは、２個以上の重合性不飽和結合を有するモノマーである。このような多官能性モノマーとしては、たとえば、ジビニル芳香族化合物、多価（メタ）アクリレート等を挙げることができる。
多官能性モノマーは、架橋ポリマー粒子を重合する際に、全モノマーの１〜５０重量％、好ましくは５〜３０重量％の割合で含有されることにより、得られる架橋ポリマー粒子の硬度および弾性を高めることができ、本プロセスにおいて、有機膜の研磨速度を高める効果を有する。
尚、架橋構造を有するポリマー粒子は溶剤に不溶なポリマーとなるため、例えばトルエン不溶分は９５重量％以上、好ましくは９８重量％以上となる。このように、ポリマー粒子のトルエン不溶分が９５重量％以上であることにより、粒子の硬度および弾性を高めることができ、よりＣＭＰに適したポリマー粒子であるということもできる。なお、トルエン不溶分はトルエン１００g中にポリマー粒子０．３ｇを添加し、５０℃で２時間攪拌した後のポリマー粒子の不溶解分を測定することによって求められる。
こうしたポリマー粒子の表面には、アニオン系、カチオン系、両性系、および非イオン系官能基から選択される少なくとも１種の官能基が導入される。アニオン系官能基としては、例えば、カルボン酸型、スルホン酸型、硫酸エステル型、リン酸エステル型等が挙げられ、カチオン系官能基としては、例えば、アミン塩型、第４級アンモニウム塩型等が挙げられる。両性型官能基としては、例えば、アルカノールアミド型、カルボキシベタイン型、およびグリシン型等が挙げられ、非イオン系官能基としては、例えば、エーテル型、エステル型等が挙げられる。粒子の製造が容易であることから、カルボキシル型が特に好ましい。
表面にカルボキシル基（ＣＯＯＨ）を有するポリマー粒子の場合、カルボキシル基がスラリー中でＣＯＯＨ→ＣＯＯ―＋Ｈ＋と解離して、粒子の表面がマイナスに帯電する。このため、電気的反発力により粒子同士の凝集を防ぎ、分散性を高めて寿命を長くすることが可能である。また、カルボキシル基がポリマー粒子の表面に存在することによって、界面活性剤を添加することなく、粒子同士の電気的反発力により分散性を高めることができる。
粒子の分散性の確保は、研磨特性上、さらには保存安定性の観点から非常に重要な要因である。粒子が良好に分散されていない場合には、粗大粒子が形成されてスクラッチの原因となるおそれがある。あるいは、スラリーがハードケーキ化して、保存安定性が悪化してしまう。
本発明において、ポリマー粒子をより安定して分散させるためには、ζ電位の絶対値が所定値以上であることが好ましい。具体的には、ζ電位の絶対値は２０ｍＶ程度以上であることが望まれる。
また、ポリマー粒子の表面におけるカルボキシル基の量は０．０１ｍｏｌ／ｋｇ以上であることが好ましく、０．０５〜１．０ｍｏｌ／ｋｇであることがより好ましい。
本発明においてポリマー粒子の平均粒子径が５μｍを越える場合、あるいは１０ｎｍ未満の場合には、粒子の分散性を制御するのが困難になり、スラリーが沈降しやすくなる。したがって、本発明の実施形態においては、ポリマー粒子の平均粒子径は１０ｎｍ以上でかつ５μｍ以下であるのが好ましく、３０ｎｍ以上５００ｎｍ以下であるのがより好ましい。
また、本実施形態にかかる有機膜研磨用ＣＭＰスラリーにおいて、ポリマー粒子の濃度は、好ましくは、０．０１〜１０重量％、より好ましくは、０．１〜５重量％、さらに好ましくは、０．３〜３重量％である。ここで、ポリマー粒子の濃度が０．０１重量％に満たない場合、研磨速度が極端に低下することがあり、一方、１０重量％を超える場合、ディッシングが悪化することがある。
１−２．水溶性高分子
本実施形態に係る有機膜研磨用ＣＭＰスラリーに含有される水溶性高分子としては、限定されないが、例えば、メチルセルロース、メチルヒドロキシエチルセルロース、メチルヒドロキシプロピルセルロース、ヒドロキシエチルセルロース、ヒドロキシプロピルセルロース、カルボキシメチルセルロース、カルボキシエチルセルロース、カルボキシメチルヒドロキシエチルセルロース等の水溶性セルロース類；、キトサン、ヒアルロン酸、コンドロイチン、コンドロイチン硫酸、コンドロイチンポリ硫酸、デルマタン硫酸、ヘパリン、ケラタン硫酸、ケラタンポリ硫酸、デンプン、デキストリン、ポリデキストロース、キサンタンガム、グアーガム等の水溶性多糖類；の他、ポリエチレングリコール、ポリエチレンイミン、ポリビニルピロリドン、ポリビニルアルコール、ポリアクリル酸およびその塩、ポリアクリルアミド、ポリエチレンオキシド等の水溶性高分子が挙げられ、これらのうち、高い平坦性が得られる、ポリビニルアルコール、ポリビニルピロリドンが好ましい。これらの水溶性高分子は、単独で使用することができ、また、２種以上を混合して使用することができる。
水溶性高分子の分子量は、好ましくは、５００〜１，０００，０００であり、より好ましくは１，０００〜５００，０００であり、さらに好ましくは、５，０００〜３００，０００である。ここで、水溶性高分子の分子量が５００未満であると、レジスト（有機膜）との相互作用が弱く、吸着効果が弱くなり、保護効果が小さくなって、ディッシングを抑制することができないことがある。一方、水溶性高分子の分子量が１，０００，０００を超えると、吸着効果が大きくなりすぎて、研磨速度が低下する他、粘性が高くなりすぎて、スラリー供給が困難になることがある。
本実施形態にかかる有機膜研磨用ＣＭＰスラリーにおいて、水溶性高分子の濃度は、０．００１〜１０重量％、好ましくは、０．０１〜１重量％、さらに好ましくは、０．０５〜０．５重量％である。ここで、水溶性高分子の濃度が０．００１重量％に満たない場合、研磨布とウエハとの間の潤滑剤として機能せず、膜剥がれを発生させると同時に、ディッシングを抑制することができないことがある。一方、水溶性高分子の濃度が１０重量％を超えると、レジスト（有機膜）への過度の吸着により、研磨速度が極端に低下することがある。
１−３．その他の成分
本実施形態にかかる有機膜研磨用ＣＭＰスラリー中には、酸化剤、有機酸あるいは界面活性剤といった添加剤を、通常用いられている量で必要に応じて配合してもよい。
また、本実施形態にかかる有機膜研磨用ＣＭＰスラリーは、ｐＨが２以上８以下に規定されていてもよい。ｐＨが２未満の場合には、ＣＯＯＨ等の官能基が解離しづらく分散性が悪化することがある。一方、ｐＨが８を超えると、レジスト（有機膜）への化学的ダメージが大きくなってディッシングが増大することがある。
例えば、ｐＨ調整剤を適宜配合することによって、本実施形態にかかる有機膜研磨用ＣＭＰスラリーを上述した範囲のｐＨに調整することができる。ｐＨ調整剤としては、例えば、無機酸（例えば、硝酸、リン酸、塩酸、硫酸）、有機酸（例えばクエン酸）等を用いることができる。
１−４．有機膜研磨用ＣＭＰスラリーの作用効果
１−４−１．従来技術
本実施形態の有機膜研磨用ＣＭＰスラリーの作用効果を説明するにあたり、まず、比較対照として、従来技術における有機膜の研磨について説明する。
近年、半導体集積回路装置における金属配線の配線抵抗および配線間容量を低減するために、ダマシン配線が主流となっている。
このダマシン配線においては、工程数削減や歩留まり向上の観点から、配線溝とコンタクト（ビア）とを一括して加工するいわゆる「デュアルダマシン構造」が採用されている。デュアルダマシン構造としては、加工形状の制御性等の観点から、配線部およびビア部の低誘電膜を２種類の異種材料とするハイブリッド構造が採用されつつある。
ハイブリッド構造を用いたデュアルダマシン構造は、複数種類の無機膜からなるハードマスクを用いたデュアルハードマスク法またはトリプルハードマスク法によって形成することができる。
こうした加工プロセスにおいて、段差のある下地上にパターンを形成する際には、いわゆる多層レジスト法、とくに下層膜、中間層、レジスト膜の３層レジスト法が広く利用される。すなわち、下地段差を下層膜、中間層により平坦化した後、レジスト膜をパターニングする手法である。
従来技術では、下層膜に用いられる有機膜（レジスト）の平坦化は、孔パターン（ビア）を形成した後に溝パターン（トレンチ）を形成する「ビア先形成」、いわゆる「ビアファースト」のデュアルダマシンプロセスで用いられていた。
その際、有機膜の研磨は、ポリマー粒子のみを含有するスラリーで行われていた。なぜなら、有機膜が埋め込まれるビアホールのサイズが、ポリマー粒子のサイズよりも小さかったため、ポリマー粒子がビアホール内に侵入することなく、ディッシングの拡大を抑制できたからである。すなわち、ポリマー粒子の径がビアホールの径より大きくなるように調整することにより、ディッシングを容易に抑制することができた（例えば、上記特許文献１参照）。
しかしながら、ハイブリッドデュアルダマシンプロセスでは、配線溝の加工をビアホールの加工よりも先に行なう（トレンチマスクの形成をビアパターンの形成よりも先に行なう）、いわゆる「トレンチマスクファースト」のデュアルダマシンプロセスが主流となっている。
図２は、ポリマー粒子のみで第１の有機膜９を平坦化する場合の研磨機構を模式的に示す断面図である。すなわち、第１のハードマスク５の上に第２のハードマスク６が積層され、第１および第２のハードマスク５，６には配線溝パターン８ａ，８ｂが形成され、さらにその上に第１の有機膜９が形成されている。
ここで、配線溝パターン８ａの溝幅は数μｍ〜数１００μｍである。このような、数μｍ〜数１００μｍの溝幅を有する配線溝に埋め込まれた第１の有機膜９をポリマー粒子１７のみを用いて平坦化すると、図２に示すように、溝幅がポリマー粒子１７の径よりも大きいため、ポリマー粒子１７が配線溝内に進入し、ディッシングを拡大させてしまう。その結果、第１の有機膜９の平坦性を確保することができず、その後のビアパターンのリソグラフィー工程においてフォーカスエラーの原因となる。
下層膜に用いられる第１の有機膜９としては、例えば、埋め込み特性に優れるノボラック樹脂を主成分とするｉ線用レジスト（例えば、商品名「ＩＸ３７０Ｇ」，ＪＳＲ（株）製）や、加工変換差が小さく、ＡｒＦエキシマレーザーを用いたリソグラフィーにも反射防止膜として機能しうるシクロヘキサノンを主成分とする有機膜（例えば、商品名「ＣＴ０１」，ＪＳＲ（株）製）が広く用いられている。
これらの有機膜は、塗布後に行なうベーク中の温度により、膜硬度が大きく変化する。すなわち、高温でベークを行なうほど有機膜中のポリマーの架橋が進み、硬度が高くなる。
上記配線パターンに対する有機膜のディッシングを抑制するために、有機膜を３００℃程度の高温でベークして熱硬化する方法も考えられる。しかしながら、この場合、化学的機械的研磨に用いられるポリマー粒子は一般に、有機膜（レジスト）の硬度に対して非常に柔らかすぎるため、研磨速度はほとんどゼロである。すなわち、ポリマー粒子をベースとするスラリーを用いて有機膜を研磨するには、１６０℃以下の低温領域でのベークが必須となる。
１−４−２．作用効果
これに対して、本実施形態の有機膜研磨用化学的機械的研磨スラリーは、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む。このように、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含むスラリーで研磨を行なうことにより、配線パターンに対する第１の有機膜９のディッシングを２０ｎｍ以下にまで抑制することが可能となり、第１の有機膜９の平坦性を格段に改善することができる。
また、上述の従来技術において、ポリマー粒子のみを用いて研磨を行なう場合、図２に示すように、ポリマー粒子１７と第１の有機膜９との間に大きな摩擦力が発生する状態で第１の有機膜９を剥ぎ取りながら研磨が進行する。
これに対して、本実施形態の有機膜研磨用化学的機械的研磨スラリーを用いて第１の有機膜９の研磨を行なう場合、図１に示すように、水溶性高分子１９が第１の有機膜９と研磨パッド１８との間で潤滑剤として機能するため、粒子（表面に官能基を有するポリマー粒子）１７と第１の有機膜９との間の摩擦を下げ、第１の有機膜９を段階的に除去することができる。また、これに加えて、水溶性高分子１９が第１の有機膜９の表面に吸着することにより、第１の有機膜９の表面を粒子１７から保護することができる。
その結果、後述する実施例１乃至６として表１に示すように、表面に官能基を有するポリマー粒子１７および水溶性高分子を含むスラリーを用いることにより、第１の有機膜９の平坦性が確保できるとともに、表面に官能基を有するポリマー粒子１７の軟性によりスクラッチの発生を抑制できる。さらに、表面に官能基を有するポリマー粒子１７がレジスト（第１の有機膜９）と同質であることにより、ポリマー粒子１７が残留しても、その後の加工において、研磨粒子としてアルミナ粒子を用いた場合のようにエッチングマスクとなることがなく、粒子残留に対するリスクを低減することが可能となる。その結果、後工程のビアのリソグラフィーにおいて、フォーカスエラーを低減して、歩留まりを格段に向上させることが可能となる。
一方、後述する比較例３および比較例６として表１に示すように、水溶性高分子のみで研磨を行っても、上記メカニズムによりディッシングを２０ｎｍ以下に抑制することはできるが、研磨速度が非常に遅くなる。したがって、実用的な研磨速度を得るためには、表面に官能基を有するポリマー粒子と水溶性高分子との併用が必要である。
なお、第１の有機膜は、配線溝パターン外でハードマスクが露出するまで平坦化されてもよいし、あるいは、配線溝パターン外でもハードマスク上に第１の有機膜が残存している段階で第１の有機膜の平坦化を終了してもよい。後者の場合、第２の有機膜は、第２のハードマスク上に第１の有機膜を介して適宜形成すればよい。
１−５．有機膜研磨用ＣＭＰスラリーの具体例
以下、有機膜研磨用ＣＭＰスラリーの具体例およびその製造方法について説明するが、本発明の有機膜研磨用ＣＭＰスラリーはこれらに限定されない。
なお、トルエン不溶分は以下の方法により測定された。すなわち、ポリマー粒子０．３ｇをトルエン１００ｇに添加し、５０℃で２時間攪拌した後、ろ紙にてろ過し、残分（不溶解分）を乾燥して、重量測定し、トルエン添加前の重量（０．３ｇ）に対するトルエン溶解後の不溶解分の重量の割合をトルエン不溶分とした。
１−５−１．スラリー１
まず、スチレン９２重量部、メタクリル酸４重量部、ヒドロキシエチルアクリレート４重量部、ラウリル硫酸アンモニウム０．１重量部、過硫酸アンモニウム０．５重量部、およびイオン交換水４００重量部を、容量２リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら７０℃に昇温して、６時間重合させた。これによって、表面にカルボキシル基及びヒドロキシル基を有する平均粒子径２００ｎｍのポリスチレン系粒子（ＰＳＴ系粒子）が得られた。得られたＰＳＴ系粒子のトルエン不溶分は１０重量％であった。
このＰＳＴ系粒子を０．８３重量％の濃度で純水に分散させ、分子量１７６００のポリビニルアルコール（水溶性高分子）を０．１６重量％添加して、有機膜研磨用ＣＭＰスラリー１を得た。
１−５−２．スラリー２
上記方法にて、平均粒子径２００ｎｍのＰＳＴ系粒子を得た後、このＰＳＴ系粒子を０．８３重量％の濃度で純水に分散させ、分子量１２００００のポリビニルピロリドン（水溶性高分子）を０．１６重量％添加して、有機膜研磨用ＣＭＰスラリー２を得た。
１−５−３．スラリー３
まず、スチレン７７重量部、アクリル酸３重量部、ジビニルベンゼン２０重量部、ドデシルベンゼンスルホン酸アンモニウム２．０重量部、過硫酸アンモニウム１．０重量部、およびイオン交換水４００重量部を、容量２リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら７０℃に昇温して、６時間重合させた。これによって、表面にカルボキシル基を有する平均粒子径５０ｎｍの架橋ＰＳＴ系粒子（架橋ポリマー粒子）が得られた。得られた架橋ＰＳＴ系粒子のトルエン不溶分は９８重量％であった。
この架橋ＰＳＴ系粒子を０．８３重量％の濃度で純水に分散させ、分子量１７６００のポリビニルアルコール（水溶性高分子）を０．１６重量％添加して、有機膜研磨用ＣＭＰスラリー３を得た。
１−５−４．スラリー４
まず、メチルメタクリレート３５重量部、スチレン３５重量部、メタクリル酸５重量部、トリメチロールプロパントリメタクリレート２５重量部、ドデシルベンゼンスルホン酸アンモニウム０．５重量部、過硫酸アンモニウム０．５重量部、およびイオン交換水４００重量部を、容量２リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら７０℃に昇温して、６時間重合させた。これによって、表面にカルボキシル基を有する平均粒子径１００ｎｍの架橋スチレンアクリル系粒子（架橋ポリマー粒子）が得られた。得られた架橋スチレンアクリル系粒子のトルエン不溶分は９７重量％であった。
この架橋スチレンアクリル系粒子を１．６７重量％の濃度で純水に分散させ、分子量１７６００のポリビニルアルコール（水溶性高分子）を０．３３重量％添加して、有機膜研磨用ＣＭＰスラリー４を得た。
２．実施例
以下、本発明の実施例について説明するが、本発明は以下の実施例に限定されない。以下の実施例では、具体的には、図３乃至図１１を参照して、本実施形態の有機膜研磨用ＣＭＰスラリーを用いた化学的機械的研磨方法および半導体装置の製造方法について説明する。
２−１．実施例１
本実施例では、ＣＭＰによる有機膜の平坦化を導入した、ＡｒＦエキシマレーザーを用いるデュアルハードマスク法によるハイブリッドデュアルダマシン加工方法について説明する。
また、本実施例では、上述のスラリー１を用いて第１の有機膜９を化学的機械的に研磨する場合について説明する。
まず、図３に表したように、素子（図示せず）が形成された半導体基板２０上に、有機系絶縁膜４と、無機材料を含む第１、第２のハードマスク５，６とを順次形成し、凹部としての配線溝パターン８ａおよび８ｂを第２のハードマスク６に形成した。図示する例においては、有機系絶縁膜４は、第１の有機系絶縁膜２および第２の有機系絶縁膜３の二層構造であり、これらの下層にはエッチングストッパ膜１が形成されている。
図示していないが、エッチングストッパ膜１と半導体基板２０との間には、第１の配線層が埋め込み形成された層間絶縁膜が設けられている。層間絶縁膜としては、例えば酸化シリコン膜を用いることができ、バリア層を介してＣｕを埋め込むことによって第１の配線層が形成される。エッチングストッパ膜１は、このＣｕの拡散を防止する作用も有しており、例えばＳｉＮ膜を堆積して形成することができる。
第１の有機系絶縁膜２および第２の有機系絶縁膜３としては、それぞれＳｉＯＣおよびＰＡＥ（ポリアリールエーテル）をそれぞれＰＥ−ＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｍｅｎｔ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法およびスピン塗布法により堆積して形成した。有機膜の材料としては、ポリアリールエーテル（アライドシグナル社製（商品名：ＦＬＡＲＥ）、ダウケミカル社製（商品名：ＳｉＬＫ））、ベンゾシクロブテン（ダウケミカル社製）およびポリイミド等を用いることもできる。第１および第２の有機系絶縁膜２，３の膜厚は特に限定されず、５０〜４００ｎｍの範囲内で選択すればよい。
なお、ＣＶＤ法により形成される有機膜の材料としては、コーラル（商品名、ノベラス社製）、オーロラ（商品名、エー・エス・エム社製）、およびブラックダイアモンド（商品名、アプライドマテリアル社製）等が知られており、塗布法により形成される有機膜の材料としては、ＬＫＤ（商品名，ＪＳＲ（株）製）、メチルシルセスキオキサン等が知られている。
第１および第２の有機系絶縁膜２，３から構成される有機系絶縁膜４上に、ＣＶＤ法によって、シラン系ＳｉＯ２膜を第１のハードマスク５として形成した。第２のハードマスク６としては、例えばＳｉＮ膜を用いることができる。なお、いずれの材料を用いて、第１および第２のハードマスク５，６を形成してもよく、またさらに、シリコン炭化膜によりハードマスクを形成することもできる。ここでは、第１および第２のハードマスク５，６の膜厚は、それぞれ１６０ｎｍ、５０ｎｍとした。
レジストパターン（図示せず）を第２のハードマスク６上に形成し、ＣＨ２Ｆ２／ＣＦ４／Ａｒ／Ｏ２のガスを用いて、この第２のハードマスク６をドライエッチングすることによって、図３に示すように、凹部としての配線溝パターン８ａおよび８ｂを形成した。図３には示されていないが、このとき、第２のハードマスク６の加工時に第１のハードマスク５との選択比が十分とれないため、第１のハードマスク５を１０ｎｍ程度オーバーエッチングした。
配線溝パターン８ａおよび８ｂの幅は、それぞれ３０００ｎｍおよび９０ｎｍであった。
配線溝パターン８ａ，８ｂが設けられた第２のハードマスク６上に、図４に示すように第１の有機膜９を形成した。第１の有機膜９は、底面においてはＳｉＨ４を原料として形成した第１のハードマスク５と接触することになる。第１の有機膜９の形成にあたっては、まず、ノボラック系樹脂を主成分とする材料（レジスト（商品名：ＩＸ３７０Ｇ，ＪＳＲ（株）製））を塗布して、膜厚３００ｎｍの塗布膜を形成した。これを、１３０℃で６０秒間ソフトベークを行なうことにより、第１の有機膜９を得た。
ノボラック系樹脂を主成分とする有機膜は、例えばシクロヘキサノンを主成分とする有機膜（商品名：ＣＴ０１，ＪＳＲ（株）製）よりも、平坦化を容易に行なうことができる点で好ましい。さらに、ノボラック系樹脂を主成分とする有機膜は、シクロヘキサノンを主成分とする有機膜よりも第１のハードマスク５との密着力が強く、ＣＭＰ時の剥がれも比較的少ない。よって、第１の有機膜９は、ノボラック系樹脂を主成分とする有機膜であることが好ましい。
ここで、ベーク温度は、９０℃〜１６０℃で行なう。これは、１６０℃を超える温度領域でベークを行なうと、得られる第１の有機膜９の硬度が高くなりすぎ、柔らかい樹脂砥粒による研磨が困難になるためであり、逆に９０℃未満であると、溶剤が抜けきらず、下層膜として機能しないからである。
第１の有機膜９の表面は、図４に示されるように、配線溝パターン８ａを反映した段差１０が生じており、その深さは６０ｎｍ程度であった。段差１０が第２のハードマスク６の膜厚：５０ｎｍよりも大きいのは、上述したように、第１のハードマスク５のオーバーエッチングによるためである。
本実施例においては、図５に示されるように、ＣＭＰを用いてこの段差１０を平坦化した後、図６に示されるように、有機膜（第２の有機膜１１）を堆積して下層膜１２を形成する。
ＣＭＰ装置（商品名：ＥＰＯ−２２２、（株）荏原製作所製）を用いて、第１の有機膜９の研磨を行なった。研磨パッドが貼付されたターンテーブルを３０ｒｐｍで回転させつつ、半導体ウエハを保持したトップリングを１００ｇｆ/ｃｍ２の研磨荷重で当接させた。研磨パッドとしては、ＩＣ１０００／Ｓｕｂａ４０００（ニッタ・ハース社製）を用い、トップリングは３１ｒｐｍの回転数で回転させた。研磨パッド上に３００ｃｃ／ｍｉｎの流量で前記スラリー１を供給して１８０秒間の研磨を行なった。その結果、平坦性は２０ｎｍ以下に抑制することができた。
なお、第１の有機膜９を平坦化する際には、必ずしも第２のハードマスク６が露出するまで第１の有機膜９を研磨する必要はない。第１の有機膜９が第２のハードマスク６上に残っている場合（アンダーポリッシュ）に比べ、第２のハードマスク６が露出した後（オーバーポリッシュ）は平坦性が悪化しやすい。なぜなら、第２のハードマスク６（ＳｉＮ）の硬度（１８ＧＰａ）に比べて、第１の有機膜９の硬度が０．４ＧＰａと非常に脆弱なため、研磨布の弾性変形によりディッシングが進行しやすいためである。
さらに、図６に示すように、ＣＴ０１を塗布して第２の有機膜（レジスト）１１を形成して、さらに３００℃で６０秒間ベークを行ない、第１の有機膜９および第２の有機膜１１からなる下層膜１２を得た。ここで、３００ｎｍの厚さを有する第２の有機膜１１を形成した。
第１の有機膜９上に第２の有機膜１１を形成すること（すなわち、埋め込み特性と平坦化特性にすぐれるＩＸ３７０Ｇ（第１の有機膜９の原材料）と、ＡｒＦエキシマレーザーによるリソグラフィーの際に反射防止膜として機能し得るＣＴ０１（第２の有機膜１１の原材料）とを併用すること）により、リソグラフィー性能を改善することができる。
また、第２の有機膜１１を塗布した後、下層膜１２を３００℃で６０秒間ベークすることにより、その後エッチングプロセスにおいて、熱硬化によりエッチング耐性を高めることができる。
このベーク温度は、２５０℃〜４００℃で行なうのが好ましい。２５０℃未満であると、熱硬化が不十分である場合があり、一方、４００℃を超えると、有機膜を構成するポリマーが分解してしまう場合がある。
上記のように下層膜１２を形成した後、続いて、中間層１３としてのＳＯＧ（Ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜、およびレジスト膜１４を順次形成した。ここでは、中間層１３およびレジスト膜１４の膜厚は、それぞれ４５ｎｍおよび２００ｎｍとした。
その後、所定の孔パターンを有する露光マスクを介して、ＡｒＦエキシマレーザーによりレジスト膜１４に露光を行なった。
図７は、露光時のフォーカスエラーの配線幅依存性を示す。図７において実線ｃで示すように、この際、ＣＭＰによる平坦化に起因して、配線幅３０００ｎｍの配線溝パターン８ａにビアを形成する場合におけるフォーカスエラーは、２０ｎｍ以下に抑制された。その結果、本実施例によれば、パターンの寸法バラツキを格段に高めることができた。
次いで、中間層１３および下層膜１２をドライエッチングによりパターン化し、レジストパターンを剥離した。パターン化された中間層１３および下層膜１２をマスクとして、第１のハードマスク５にドライエッチングにより接続孔１５を形成した。エッチングガスとしては、ＣＨＦ３／Ａｒ／Ｏ２のガスを用いた。なお、第１のハードマスク５を加工する際、中間層１３は除去された。さらに、ＮＨ３のガスを用いてドライエッチングを行ない、図８に示すように、第２の有機系絶縁膜３に接続孔１５を形成した。なお、下層膜１２は、第２の有機系絶縁膜３を加工する際に除去された。
次に、Ｃ５Ｆ８／Ａｒ／Ｏ２のガスを用いてドライエッチングを行ない、図９に示すように第１のハードマスク５に配線溝１６を形成した。このとき、エッチングストッパ膜１に達するように第１の有機系絶縁膜２に接続孔１５が形成された。次に、ＮＨ３のガスを用いたドライエッチングにより、図１０に示すように、第２の有機系絶縁膜３に配線溝１６が形成された。
最後に、ＣＨ２Ｆ２／ＣＦ４／Ａｒ／Ｏ２のガスを用いて、図１１に示すように、第２のハードマスク６を除去した。このとき、接続孔１５底部のエッチングストッパ膜１も除去された。
その後、接続孔１５および配線溝１６といった凹部の内面にバリア層（図示せず）を形成して、凹部内にＣｕ（図示せず）を埋め込んだ後、第１のハードマスク５としての酸化シリコン膜上の余分なＣｕ膜およびバリア層を除去する。こうして凹部内にＣｕダマシン配線を形成して、ハイブリッドデュアルダマシン配線が形成された。
本実施例においては、第１の有機膜９上にさらに第２の有機膜１１を形成して多層化する前に、この第１の有機膜９をＣＭＰにより平坦化した。したがって、露光時における焦点深度の損失を２０ｎｍ以下に抑制することができ、パターンの寸法バラツキおよび歩留まりを格段に向上させることができた。
なお、表１中の配線歩留まりの表記において、「Ｓ」は歩留まり９０％以上を表し、「Ａ」は歩留まり８０％以上を表し、「Ｂ」は歩留まり７０％以下を示す。
２−２．比較例１
本比較例では、下層膜の平坦化を行なわない従来の手法により、ハイブリッドデュアルダマシン配線の形成を試みた。
まず、上述した手法により図３に示す構造を得た後、図１２に示すように、下層膜１２、ＳＯＧからなる中間層１３、およびレジスト膜１４を第２のハードマスク６上に順次形成した。第２のハードマスク６は膜厚５０ｎｍで形成した。
第２のハードマスク６には、上述の実施例１と同様に、幅３０００ｎｍの配線溝パターン８ａおよび幅９０ｎｍの配線溝パターン８ｂが設けられている。下層膜１２は、第１の有機膜９の平坦化を行なわない以外は、上述の実施例１と同様の方法により形成した。
図１２に表したように、幅３０００ｎｍの配線溝パターン８ａ上における下層膜１２の膜厚は、幅９０ｎｍの配線溝パターン８ｂ上における下層膜１２の膜厚よりも薄く、その差は６０ｎｍ程度であった。これは必然的に焦点深度を低下させ、ひいては寸法バラツキおよび歩留まり低下の原因となる。
引き続き、所定の露光マスクを介して、ＡｒＦエキシマレーザーによりレジスト膜１４に露光を施した。この場合の配線溝パターンの幅（配線幅）と焦点深度の損失との関係を、図７に破線ｄとして示した。幅３０００ｎｍの配線溝パターン（８ａ）における焦点深度の損失は８０ｎｍにも及び、フォーカスエラーとなる。
２−３．実施例２
本実施例では、実施例１と同様に、ＣＭＰによる有機膜の平坦化を導入した、ＡｒＦエキシマレーザーを用いるデュアルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
また、本実施例では、上述のスラリー３を用いて第１の有機膜９を化学的機械的に研磨した。
より具体的には、実施例１で述べた方法により、第２のハードマスク６（ＳｉＮ膜）に配線溝パターン８ａ，８ｂを形成し、第１の有機膜９を塗布により形成し、ＣＭＰ法により第１の有機膜９を平坦化した。
本実施例では、ＣＭＰスラリーとしてスラリー３を用いた以外は、実施例１に述べた装置、研磨布、荷重、回転数にて平坦化を行なった。すなわち、砥粒として、実施例１で使用したポリマー粒子よりも小粒子径である平均粒子径５０ｎｍの架橋ＰＳＴ系粒子（架橋ポリマー粒子）と、分子量１７６００のポリビニルアルコール（ＰＶＡ）とを混合したスラリー（スラリー３）を用いた。
表１に示すように、小粒子径の架橋ＰＳＴ系粒子を用いることにより、有機膜の研磨速度を４倍程度に格段に向上させることができた。これは、ポリマー粒子が架橋構造を有することで粒子の硬度が高まったこと、また小粒子径化により、砥粒濃度が同じ重量％濃度でも、有機膜９と接触する粒子の表面積が増加し、実質的に作用する粒子数が増すためであると思われる。さらに、粒子１個あたりの有機膜９に対する切込み深さが減少するため、特に第２のハードマスク６（ＳｉＮ膜）が露出してからのディッシングの進行を抑制することができた。
ＳｉＮ膜が露出してから、スラリー３を用いて６０秒間オーバーポリッシュを行った。これにより、幅３０００ｎｍの配線溝パターン８ａに対するディッシングを１０ｎｍ未満に抑制することができた。
次いで、実施例１と同様に、第２の有機膜１１としてＣＴ０１を再度塗布して、第１の有機膜９および第２の有機膜１１からなる下層膜１２を得た。続いて、中間層１３としてのＳＯＧ膜、およびレジスト膜１４を順次形成した。なお、第２の有機膜１１、中間層１３およびレジスト膜１４の膜厚は、それぞれ上記実施例１と同じとした。
その後、所定の孔パターンを有する露光マスクを介して、ＡｒＦエキシマレーザーによりレジスト膜１４に露光を行なった。この際、ＣＭＰによる第１の有機膜９の平坦化に起因して、幅３０００ｎｍの配線溝パターン８ａにおいてのビア形成におけるフォーカスエラーは、１０ｎｍ以下に抑制された。その結果、本実施例によれば、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。
２−４．比較例２
本比較例では、実施例１で述べた方法により、第２のハードマスク６に配線溝パターン８ａ，８ｂを形成し、第１の有機膜９を形成するための材料としてＩＸ３７０Ｇを塗布により形成し、１３０℃で６０秒間ソフトベークを行なった後、３００℃で６０秒間ハードベークを行なうことにより、第１の有機膜９を得た。
その後、ＣＭＰ法により第１の有機膜９の平坦化を行なった。第１の有機膜９の平坦化は、実施例１に述べた装置、研磨布、荷重、回転数で行なうが、ＣＭＰスラリーとして、平均粒子径２００ｎｍのＰＳＴ系粒子のみを用いた。このＰＳＴ系粒子はスラリー１に含有される粒子である。
このとき、第１の有機膜９の研磨速度は、１ｎｍ／ｍｉｎ以下であった。その理由としては、第１の有機膜９を３００℃で６０秒間のハードベークにより熱硬化しているため、柔らかいポリマー粒子（ＰＳＴ系粒子）を用いて研磨できないことが考えられる。以上により、本比較例による方法を用いた第１の有機膜９の平坦化は不可能であり、ビアのリソグラフィー時のフォーカスエラーを低減することは困難であり、歩留まりも改善しなかった。
２−５．比較例３
本比較例においては、上記比較例２において、ＣＭＰスラリーとして、平均粒子径２００ｎｍのＰＳＴ系粒子のかわりに、分子量１７６００のポリビニルアルコールを用いた以外は、上記比較例２と同様の操作を行なった。
その際、第１の有機膜９の研磨速度は、比較例２と同様に１ｎｍ／ｍｉｎ以下であった。その理由としては、３００℃で６０秒間のハードベークにより第１の有機膜９を熱硬化しているため、研磨粒子を含まないポリビニルアルコールからなるスラリーでは研磨できないことが挙げられる。以上により、本比較例においては、第１の有機膜９の平坦化は不可能であり、リソグラフィー時のフォーカスエラーを低減することは困難であり、歩留まりも改善しなかった。なお、ＰＳＴ系粒子およびポリビニルアルコールを併用したスラリーを用いて研磨を行なった場合においても同様の結果が得られた。
２−６．比較例４
本比較例においては、ＣＭＰスラリーとして、平均粒子径２００ｎｍのＰＳＴ系粒子のかわりに、１次粒子径３０ｎｍのγアルミナ粒子を用いた以外は、上記比較例２と同様の方法により第１の有機膜９の研磨を行なった。
ここで、第１の有機膜９の研磨速度は３００ｎｍ／ｍｉｎ程度であり、平坦性は１０ｎｍ以下であった。その理由としては、ハードベークにより熱硬化した第１の有機膜９は、硬くて研磨力のあるアルミナ粒子を用いて除去可能であり、高硬度の膜は平坦化に有利であるとともに、親水性のアルミナ粒子と疎水性の有機膜（第１の有機膜９）との反発により溝内の粒子が滞留せず、ディッシングを抑制できるからである。その結果、リソグラフィー時のフォーカスエラーを格段に低減することができた。
しかしながら、本比較例では、アルミナ粒子によるスクラッチがハードマスクにまで及び、加工形状の異常を誘発した。このＣＭＰ後のスクラッチ数を光学検査装置（ＫＬＡテンコール社製；ＫＬＡ２１２９）にて測定したところ、実施例１が０．３４個／ｃｍ２であったのに対し、本比較例では４４９個／ｃｍ２であった。また、砥粒が第１の有機膜９やハードマスクの上に残留し、この砥粒残渣がその後のエッチング工程でマスクとなって加工形状の異常を引き起こす結果、配線歩留まりが低下した。
２−７．比較例５
本比較例では、実施例１で述べた方法と同様の方法にて、第２ハードマスク６（ＳｉＮ膜）に配線溝パターン８ａ，８ｂを形成し、ＩＸ３７０Ｇを塗布し、１３０℃で６０秒間ソフトベークを行なうことにより、第１の有機膜９を得た。
その後、ＣＭＰスラリーとして、平均粒子径２００ｎｍのＰＳＴ系粒子を用いて研磨を試みた。
このときの研磨速度は、１μｍ／ｍｉｎ以上であった。その理由としては、低温（１３０℃）でベークすることにより第１の有機膜９を形成したので、第１の有機膜９の強度が小さく脆弱なため、やわらかいポリマー粒子（ＰＳＴ系粒子）でも除去可能であったことが挙げられる。
しかしながら、１３０℃にてベークして得られた第１の有機膜９は脆弱でかつ剥がれやすいため、ディッシングを抑制することは困難であった。したがって、第１の有機膜９の平坦性が確保できず、リソグラフィー時のフォーカスエラーを低減することはできず、配線歩留まりも改善しなかった。
２−８．比較例６
本比較例においては、ＣＭＰスラリーとして、平均粒子径２００ｎｍのＰＳＴ系粒子のかわりに、分子量１７６００のポリビニルアルコールを０．０１重量％の濃度で用いた以外は、上記比較例５と同様の操作を行なった。このときの第１の有機膜９の研磨速度は、８０ｎｍ／ｍｉｎ程度しか得られなかった。
一方、第１の有機膜９の平坦性は２０ｎｍ以下であり、非常に良好であった。これは、ポリビニルアルコールが研磨布とウエハとの間の潤滑剤のように機能し、摩擦を下げるため、膜剥がれが起こらず、より段階的な研磨が実現されると同時に、ポリビニルアルコールが第１の有機膜９の表面に吸着してディッシングを抑制するからである。結果として、ビア形成時のフォーカスエラーが低減され、配線歩留まりも改善した。
しかしながら、本比較例では、スラリーとしてポリビニルアルコールのみを用いたため、十分な研磨速度が得られず、生産性が著しく悪化してしまう問題が発生した。
２−９．比較例７
本比較例においては、上記比較例５において、ＣＭＰスラリーとして、平均粒子径２００ｎｍのＰＳＴ系粒子のかわりに、１次粒子径３０ｎｍのγアルミナ粒子を用いた以外は、上記比較例５と同様の操作を行なった。
このときの研磨速度は１μｍ／ｍｉｎ以上であったが、比較例５に述べた理由により、ディッシングを抑制することができなかった。また、本比較例では、アルミナ粒子の侵入により、幅９０ｎｍの配線溝パターン８ｂにまで６０ｎｍのディッシングが生じた。
さらに比較例４で述べた理由により、スクラッチおよび砥粒残渣によって、配線歩留まりが低下した。
２−１０．実施例３
本実施例では、ＣＭＰによる有機膜の平坦化を導入した、ＡｒＦエキシマレーザーを用いるデュアルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
実施例１では、下層膜１２として２種類の有機膜を用いた。すなわち、実施例１では、ノボラック系樹脂を主成分とするレジスト（商品名：ＩＸ３７０Ｇ，ＪＳＲ（株）製）を塗布して第１の有機膜９を成膜し、この第１の有機膜９をＣＭＰにて平坦化した後に、ＣＴ０１を塗布して第２の有機膜１１を形成した。その理由としては、上述したように、埋め込み特性および平坦化特性にすぐれるＩＸ３７０Ｇ（第１の有機膜９）と、ＡｒＦエキシマレーザーによるリソグラフィーの際に反射防止膜として機能し得るＣＴ０１（第２の有機膜１１）とを併用することにより、リソグラフィー性能を改善するためである。
本実施例では、下層膜１２としてノボラック系樹脂を主成分とする有機膜（商品名：ＯＤＬ−５０，ＪＳＲ（株）製）９を用いた。ＯＤＬ−５０は、埋め込み特性と平坦化特性にすぐれ、さらにＡｒＦエキシマレーザーの反射防止膜として機能し得る。したがって、実施例１のように２種類の有機膜を用いることなく、一度の塗布と平坦化によって、高平坦性を有する下層膜１２を形成することができる。これにより、工程削減を実現でき、プロセスコストを低減することができる。
また、本実施例では、上述のスラリー２を用いて下層膜１２（有機膜９）を化学的機械的に研磨した。
実施例１で述べた方法により、第２のハードマスク６（ＳｉＮ膜）に配線溝パターン８ａ，８ｂを形成し、有機膜９としてＯＤＬ−５０を塗布により形成し、ＣＭＰ法により有機膜９を平坦化した。
なお、ＯＤＬ−５０はＩＸ３７０Ｇよりもハードマスクとの密着性が弱い。このため、ＣＭＰ時の膜剥がれを抑制するため、第２のハードマスク６に溝を加工する際、オーバーエッチングを行ない、ハードマスク段差が１００ｎｍ程度になるように配線溝パターンを形成した。
有機膜９の膜厚は、粘度やスピン塗布時の回転数により調整することができる。塗布後、１３０℃で６０秒間ソフトベークを行なうことにより、有機膜９を得た。ここで、ベーク温度は９０℃〜１６０℃であるのが好ましい。
平坦化は、実施例１に述べた装置、研磨布、荷重、回転数で行ない、ＣＭＰスラリーとして、上述のスラリー２（平均粒子径２００ｎｍのＰＳＴ系粒子と、分子量１２００００のポリビニルピロリドンとを含む）を用いた。
ここで、有機膜９を２００ｎｍ削り、第２のハードマスク６（ＳｉＮ膜）を露出させずに研磨を停止した。このとき、研磨時間は２分間程度であり、幅３０００ｎｍの配線溝パターン８ａに対するディッシングを２０ｎｍ未満に抑制することができた。なお、狙いとするレジスト削り膜厚にするための研磨時間の決定、すなわち終点検出は、研磨テーブルのトルク電流をモニターする方法や、テーブル裏面から光をウエハに照射することにより膜厚を直接測定する方法により可能である。
その後、第２の有機膜１１は塗布せず、３００℃で６０秒間のハードベークを行なった後、有機膜９上に直接、中間層１３としてのＳＯＧ膜、およびレジスト膜１４を順次形成した。なお、中間層１３およびレジスト膜１４の膜厚は、それぞれ実施例１と同じとした。
その後、所定の孔パターンを有する露光マスクを介して、ＡｒＦエキシマレーザーによりレジスト膜１４に露光を行なった。この際、ＣＭＰによる有機膜９の平坦化に起因して、幅３０００ｎｍの配線溝パターン８ａにおいてのビア形成におけるフォーカスエラーは２０ｎｍ以下に抑制された。その結果、本実施例によれば、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。
２−１１．実施例４
図１３乃至図２１を参照して、本実施例における方法を説明する。本実施例では、ＣＭＰによる有機膜の平坦化を導入した、ＡｒＦエキシマレーザーを用いるトリプルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
また、本実施例では、上述のスラリー１を用いて第１の有機膜９を化学的機械的に研磨した。
図１３に示すように、素子（図示せず）が形成された半導体基板２０上に、第１の銅配線層（図示せず）およびエッチングストッパ膜１を形成した後、有機系絶縁膜４、無機材料を含む第１および第２のハードマスク５，６を順次形成した。エッチングストッパ膜、有機系絶縁膜、無機材料を含むハードマスクは、上記実施例１で述べた材料を用いることができる。
本実施例では、第１のハードマスク５として、ＣＶＤ法によって形成したシラン系ＳｉＯ２膜を用い、第２のハードマスク６として、ＳｉＮ膜を用いた。ここでは、第１および第２のハードマスク５，６の膜厚は、それぞれ１４５ｎｍ、５０ｎｍとした。その後、第３のハードマスク７として、ＣＶＤ法によってＴＥＯＳ系ＳｉＯ２膜を５０ｎｍの膜厚で形成した。
レジストパターン（図示せず）を第３のハードマスク７上に形成し、Ｃ４Ｆ８／ＣＯ／Ａｒのガスを用いて、この第３のハードマスク７をドライエッチングすることによって、図１３に示すように、凹部としての配線溝パターン８ａおよび８ｂを形成した。配線溝パターン８ａおよび８ｂの幅は、それぞれ３０００ｎｍおよび９０ｎｍである。
トリプルハードマスク法は、ドライエッチングにより第３のハードマスク７を形成する際、第２のハードマスク６との選択比を高くすることができるため、第２のハードマスク６のオーバーエッチング量を小さくすることができる。したがって、上述のデュアルハードマスク法よりもハードマスク段差をさらに低減させることができ、これに起因するビア形成時のフォーカスエラーをやや抑制することが可能である。
これに加えて、本発明に係る有機膜のＣＭＰ法を導入することにより、平坦性が格段に改善し、ハードマスク段差に起因するフォーカスエラーを劇的に低減することができる。
配線パターン８ａ，８ｂを形成した後、第１の有機膜９を塗布により形成し、図１４に示すように、ＣＭＰ法により第１の有機膜９を平坦化した。第１の有機膜９は、ノボラック系樹脂を主成分とするレジスト（商品名：ＩＸ３７０Ｇ，ＪＳＲ（株）製）を塗布して、膜厚３００ｎｍの塗布膜を形成した。これを、１３０℃で６０秒間ソフトベークを行なうことにより、第１の有機膜９を得た。
平坦化は、実施例１に述べた装置、研磨布、ＣＭＰスラリー、荷重、回転数で行なった。このとき、幅３０００ｎｍの配線溝パターン８ａに対するディッシングは２０ｎｍ未満に抑制することができた。
さらに、ＣＴ０１を塗布して第２の有機膜１１を形成して、第１の有機膜９および第２の有機膜１１からなる下層膜１２を得た。続いて、図１５に示すように、中間層１３としてのＳＯＧ膜、およびレジスト膜１４を順次形成した。ここでは、第２の有機膜１１を３００ｎｍの厚さで形成した。また、中間層１３およびレジスト膜１４の膜厚は、それぞれ４５ｎｍおよび２００ｎｍとした。
その後、ＡｒＦエキシマレーザーによりレジスト膜１４に露光を行なった。この際、ＣＭＰによる平坦化に起因して、幅３０００ｎｍの配線溝パターン８ａおよび幅９０ｎｍの配線溝パターン８ｂにおいてのビア形成における焦点深度の損失は２０ｎｍ以下に抑制され、フォーカスエラーを低減することができた。
図１６のグラフには、配線幅と焦点深度の損失（フォーカスエラー）との関係が示されている。本実施例における結果は実線ａとして示されている。図１６から、焦点深度の損失は配線幅によらず、ほぼ一定であることがわかる。その結果、本実施例によれば、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。なお、図１６における破線ｂは、従来の手法で形成されたレジスト膜に対して露光を行なった場合であり、これについては後述する。
露光後のレジスト膜１４を現像液により現像して、レジストパターン（図示せず）を得、これをエッチングマスクとしてＣＨＦ３／Ｏ２ガスにより中間層１３を加工した。さらに、ＮＨ３／Ｏ２／ＣＨ４ガスにより下層膜１２を加工し、Ｏ2アッシングによりレジストパターンを剥離した。
パターン化された中間層１３および下層膜１２（図示せず）をマスクとして、第２のハードマスク６および第１のハードマスク５をドライエッチングすることにより、図１７に示すように，接続孔１５を形成した。エッチングガスとしては、ＣＨＦ３／Ａｒ／Ｏ２のガスを用いた。第１のハードマスク５を加工する際、中間層１３は除去された。さらに、ＮＨ３ガスを用いてドライエッチングを行ない、第２の有機系絶縁膜３にドライエッチングにより接続孔１５を形成した。なお、下層膜１２は、第２の有機系絶縁膜３を加工する際に除去された。
次に、ＣＨ２Ｆ２／ＣＦ４／Ａｒ／Ｏ２のガスを用いてドライエッチングを行ない、図１８に示すように、第２のハードマスク６に配線溝パターン８を形成した。図１８に示すように、このとき接続孔１５は、第１の有機系絶縁膜２の途中まで掘り進められる。さらに、Ｃ５Ｆ８／Ａｒ／Ｏ２のガスを用いて第３のハードマスク７を除去するとともに、図１９に示すように、第１のハードマスク５に配線溝１６を形成した。このとき、接続孔１５は、エッチングストッパ膜１まで達する。このように２段階の加工工程によって、第１の有機系絶縁膜２に接続孔１５が形成される。これは、接続孔１５を確実に貫通できる点で有利であり、トリプルハードマスク法の利点である。
次に、ＮＨ３のガスを用いたドライエッチングにより、図２０に示すように、第２の有機系絶縁膜３に配線溝１６を形成した。最後に、ＣＨ２Ｆ２／ＣＦ４／Ａｒ／Ｏ２のガスを用いて、図２１に示すように、第２のハードマスク６を除去した。このとき、接続孔１５底部のエッチングストッパ膜１も除去された。
その後、接続孔１５および配線溝１６といった凹部の内面にバリア層（図示せず）を形成して、凹部内にＣｕ（図示せず）を埋め込んだ後、第１のハードマスク５としての酸化シリコン膜上の余分なＣｕ膜およびバリア層を除去した。こうして凹部内にＣｕダマシン配線を形成して、ハイブリッドデュアルダマシン配線が形成された。
本実施例においては、第１の有機膜９上にさらに第２の有機膜１１を形成して多層化する前に、この第１の有機膜９をＣＭＰにより平坦化する。その結果、本実施例によれば、露光時における焦点深度の損失を２０ｎｍ以下に抑制することができ、パターンの寸法バラツキおよび歩留まりを格段に向上させることができた。
２−１２．比較例８
本比較例では、下層膜の平坦化を行なわない従来の手法により、ハイブリッドデュアルダマシン配線の形成を試みた。
まず、上述の手法により図１３に示す構造を得た後、図２２に示すように、下層膜１２、ＳＯＧからなる中間層１３、およびレジスト膜１４を第３のハードマスク７上に順次形成した。第３のハードマスク７には、上述したように、幅３０００ｎｍの配線溝パターン８ａおよび幅９０ｎｍの配線溝パターン８ｂが設けられている。下層膜１２は、第３のハードマスク７上に堆積された第１の有機膜９自体であり、平坦化を行なわずにこの下層膜１２を形成し、下層膜１２の膜厚は３００ｎｍとした。下層膜１２の膜厚がこのように薄い場合には、ハードマスク段差を緩和することができない。
図２２に示されるように、幅３０００ｎｍの配線溝パターン８ａ上における下層膜１２の膜厚は、幅９０ｎｍの配線溝パターン８ｂ上における下層膜１２の膜厚よりも薄く、その差は４０ｎｍ程度であった。これは必然的に焦点深度を低下させ、ひいては寸法バラツキ、歩留まり低下の原因となる。
引き続き、所定の露光マスクを介して、ＡｒＦエキシマレーザーによりレジスト膜１４に露光を施した。この場合の配線溝パターンの幅（配線幅）と焦点深度の損失との関係を、図１６に破線ｂとして示した。幅３０００ｎｍの配線溝パターン８ａにおける焦点深度の損失は４０ｎｍであった。
２−１３．実施例５
本実施例では、ＣＭＰによる有機膜の平坦化を導入した、ＡｒＦエキシマレーザーを用いるトリプルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
また、本実施例では、上述のスラリー４を用いて第１の有機膜９を化学的機械的に研磨した。
上記実施例４で述べた方法により、第３のハードマスク７に配線溝パターン８ａ，８ｂを形成し、第１の有機膜９を塗布により形成し、ＣＭＰ法により第１の有機膜９を平坦化した。
本実施例では、ＣＭＰスラリーとしてスラリー４を用いた以外は、実施例１に述べた装置、研磨布、荷重、回転数で第１の有機膜９の平坦化を行なった。すなわち、本実施例では、平均粒子径１００ｎｍの架橋スチレンアクリル系粒子を１．６７重量％の濃度で純水に分散させ、分子量１７６００のポリビニルアルコールを０．３３重量％添加したスラリーをＣＭＰスラリーとして用いた。
本実施例では、スラリー４を用いて、第３のハードマスク７が露出するまで研磨を行った結果、幅３０００ｎｍの配線溝パターン８ａに対するディッシングを１０ｎｍ未満に抑制することができた。
さらに、その後、実施例１と同様に、第２の有機膜１１としてＣＴ０１を塗布して、第１の有機膜９および第２の有機膜１１からなる下層膜１２を得た。続いて、中間層１３としてのＳＯＧ膜、およびレジスト膜１４を順次形成した。なお、第２の有機膜１１、中間層１３およびレジスト膜１４の膜厚は、それぞれ上記実施例１と同じとした。
その後、所定の孔パターンを有する露光マスクを介して、ＡｒＦエキシマレーザーによりレジスト膜１４に露光を行なった。この際、ＣＭＰによる平坦化に起因して、幅３０００ｎｍの配線溝パターン８ａにおいてのビア形成におけるフォーカスエラーは２０ｎｍ以下に抑制された。その結果、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。
２−１４．実施例６
本実施例では、ＣＭＰによる有機膜の平坦化を導入した、ＡｒＦエキシマレーザーを用いるトリプルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
まず、上記実施例４で述べた方法により、第３のハードマスク７に配線溝パターン８ａ，８ｂを形成し、第１の有機膜９を塗布により形成し、第１の有機膜９をＣＭＰ法により平坦化した。
第１の有機膜９の平坦化は、実施例１に述べた装置、研磨布、荷重、回転数で行なうが、本実施例では、ＣＭＰスラリーとして、平均粒子径２００ｎｍのＰＳＴ系粒子と分子量１７６００のポリビニルアルコールを用い、これらを研磨布上で混合して研磨を行なった。
通常のＣＭＰプロセスでは、スラリーによる研磨を行った後、研磨布上やウエハ表面に付着したスラリーや削りカス等を除去するために、純水による研磨（水ポリッシュ）を数秒〜数１０秒間行なう。しかしながら、低温でベークした有機膜は非常に脆弱であり、水ポリッシュによっても研磨が進行し、これによりディッシングを拡大させてしまう。このため、低温でベークした有機膜のＣＭＰでは、平坦性を確保する観点からは、水ポリッシュを行なわない方がよい。
一方、水ポリッシュを排除する場合、上述したように、研磨布上やウエハ表面に付着したスラリーや削りカス等の除去が問題となる。研磨粒子としてポリマー粒子を用いる限り、有機膜の削りカスやポリマー粒子が有機膜上に残留したとしても、後工程におけるエッチング工程やアッシング工程において除去される。しかしながら、これらの残留ダストは、ＣＭＰ直後の第２の有機膜１１の塗布工程、あるいは上述の実施例におけるＳＯＧの塗布工程において、クラックの原因となり得る。
この場合、これらの残留ダストを除去するためには、スラリーによる研磨後、水ポリッシュの代わりに高濃度のポリビニルアルコールでポリッシュをすることが有効である。すなわち、ポリビニルアルコールは有機膜の表面を保護するため、ディッシングの進行を抑制できるとともに、洗浄効果も有するため、残留ダストの除去に効果的である。
そこで、本実施例では、まず、スラリーを用いた第１の有機膜９の研磨を行なうために、上述のスラリー１に含有される平均粒子径２００ｎｍのＰＳＴ系粒子の１重量％水溶液（１）および分子量１７６００のポリビニルアルコールの１重量％水溶液（２）を用い、これらを研磨布上で混合した。水溶液（１）および（２）の流量は、それぞれ２５０ｃｃ／ｍｉｎ、５０ｃｃ／ｍｉｎとした。上記実施例１と同様の研磨圧力、回転数の条件を用いて、第１の有機膜９の研磨速度は１００ｎｍ／ｍｉｎであった。なお、研磨速度は、ポリマー粒子、水溶性高分子の濃度、流量、流量比率、分子量、材質等により容易にコントロールすることが可能である。この条件で、膜厚３００ｎｍの第１の有機膜９を３分間研磨した。
その後、水溶液（１）の供給を停止し、水溶液（２）を用いて３００ｃｃ／ｍｉｎで２０秒間、第１の有機膜９を研磨した。この間、ディッシングの進行はほとんどなかった。
その結果、残留ダストを大幅に減少することが出来るとともに、第１の有機膜９の平坦性を確保することが可能となった。
さらに、その後実施例１と同様に、第２の有機膜１１としてＣＴ０１を再度塗布して、第１の有機膜９および第２の有機膜１１からなる下層膜１２を得た。続いて、中間層１３としてのＳＯＧ膜、およびレジスト膜１４を順次形成した。なお、第２の有機膜１１、中間層１３およびレジスト膜１４の膜厚は、それぞれ実施例１と同じとした。
その後、所定の孔パターンを有する露光マスクを介して、ＡｒＦエキシマレーザーによりレジスト膜１４に露光を行なった。この際、ＣＭＰによる平坦化に起因して、幅３０００ｎｍの配線溝パターン８ａにおいてのビア形成におけるフォーカスエラーは２０ｎｍ以下に抑制された。その結果、本実施例においては、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。
Figure 0004868840
本実施形態の有機膜研磨用化学的機械的研磨スラリーを用いた有機膜の研磨機構を模式的に示す断面図。 従来の手法によるポリマー粒子を用いた有機膜の研磨機構を模式的に示す断面図。 本発明の一実施例にかかる半導体装置の製造方法を示す工程断面図。 図３に続く工程を模式的に示す断面図。 図４に続く工程を模式的に示す断面図。 図５に続く工程を模式的に示す断面図。 配線幅と焦点深度の損失との関係を示すグラフ図。 図６に続く工程を模式的に示す断面図。 図８に続く工程を模式的に示す断面図。 図９に続く工程を模式的に示す断面図。 図１０に続く工程を模式的に示す断面図。 従来の手法による半導体装置の製造方法を模式的に示す工程断面図。 本発明の他の実施例にかかる半導体装置の製造方法を模式的に示す工程断面図。 図１３に続く工程を模式的に示す断面図。 図１４に続く工程を模式的に示す断面図。 配線幅と焦点深度の損失との関係を示すグラフ図。 図１５に続く工程を模式的に示す断面図。 図１７に続く工程を模式的に示す断面図。 図１８に続く工程を模式的に示す断面図。 図１９に続く工程を模式的に示す断面図。 図２０に続く工程を模式的に示す断面図。 従来の手法による半導体装置の製造方法を模式的に示す断面図。
符号の説明
１…エッチングストッパ膜； ２…第１の有機系絶縁膜 ３…第２の有機系絶縁膜； ４…有機系絶縁膜； ５…第１のハードマスク ６…第２のハードマスク； ７…第３のハードマスク； ８ａ…配線溝パターン ８ｂ…配線溝パターン； ９…第１の有機膜； １０…段差； １１…第２の有機膜 １２…下層膜； １３…中間層； １４…レジスト膜； １５…接続孔 １６…配線溝； １７…研磨粒子； １８…研磨布； １９…水溶性高分子

Claims (3)

  1. トレンチマスクファーストのデュアルダマシンプロセスによって、配線溝パターンである凹部を形成する半導体装置の製造方法であって、
    基板上に、有機材料を含む有機系絶縁膜を形成する工程と、
    前記有機系絶縁膜上に、無機材料を含む第１および第２のハードマスクを順次積層する工程と、
    前記第２のハードマスク上にレジストパターンを形成してドライエッチングすることにより前記第２のハードマスクに前記配線溝パターンである凹部を形成する工程と、
    前記凹部が形成された第２のハードマスク上に、第１および第２の有機膜を含む下層膜、中間層およびレジスト膜を順次形成する工程と、
    前記レジスト膜をパターン露光する工程と、
    を含み、
    前記下層膜を形成する工程は、
    前記凹部が形成された前記第２のハードマスク上に、該凹部を埋め込むようにノボラック樹脂を主成分とする材料を塗布して９０℃乃至１６０℃でベークを行うことにより前記第１の有機膜を形成する工程と、
    表面に官能基を有し、前記凹部の幅よりも小さな径を有するポリマー粒子と、ポリビニルアルコールおよびポリビニルピロリドンから選択される１種の水溶性高分子とを含むスラリーを用いて前記第１の有機膜を化学的機械的に研磨して前記第１の有機膜を平坦化する工程と、
    前記平坦化の後、前記第２のハードマスクおよび前記第１の有機膜の上方に、前記第２の有機膜を形成する工程と、
    を含む、半導体装置の製造方法。
  2. トレンチマスクファーストのデュアルダマシンプロセスによって、配線溝パターンである凹部を形成する半導体装置の製造方法であって、
    基板上に、有機材料を含む有機系絶縁膜を形成する工程と、
    前記有機系絶縁膜上に、無機材料を含む第１、第２、および第３のハードマスクを順次積層する工程と、
    前記第３のハードマスク上にレジストパターンを形成してドライエッチングすることにより前記第３のハードマスクに前記配線溝パターンである凹部を形成する工程と、
    前記凹部が形成された第３のハードマスク上に、第１および第２の有機膜を含む下層膜、中間層およびレジスト膜を順次形成する工程と、
    前記レジスト膜をパターン露光する工程と、
    を含み、
    前記下層膜を形成する工程は、
    前記凹部が形成された前記第３のハードマスク上に、該凹部を埋め込むようにノボラック樹脂を主成分とする材料を塗布して９０℃乃至１６０℃でベークを行うことにより前記第１の有機膜を形成する工程と、
    表面に官能基を有し、前記凹部の幅よりも小さな径を有するポリマー粒子と、ポリビニルアルコールおよびポリビニルピロリドンから選択される１種の水溶性高分子とを含むスラリーを用いて前記第１の有機膜を化学的機械的に研磨して前記第１の有機膜を平坦化する工程と、
    前記平坦化の後、前記第３のハードマスクおよび前記第１の有機膜の上方に、前記第２の有機膜を形成する工程と、
    を含む、半導体装置の製造方法。
  3. 請求項１または請求項２において、
    前記第２の有機膜を形成する工程において、前記下層膜を２５０℃乃至４００℃でベークする工程をさらに含む、半導体装置の製造方法。
JP2005345790A 2005-11-30 2005-11-30 半導体装置の製造方法 Active JP4868840B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005345790A JP4868840B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法
US11/563,414 US20070128874A1 (en) 2005-11-30 2006-11-27 Chemical mechanical polishing method and method of manufacturing semiconductor device
CN2006101606141A CN1974636B (zh) 2005-11-30 2006-11-29 化学机械研磨浆料、化学机械研磨法及半导体装置的制法
KR1020060118781A KR20070057009A (ko) 2005-11-30 2006-11-29 유기막 연마용 화학적 기계적 연마 슬러리, 화학적 기계적연마 방법, 및 반도체 장치의 제조 방법
TW095144121A TW200734424A (en) 2005-11-30 2006-11-29 Chemical mechanical polishing slurry for organic film, chemical mechanical polishing method, and method of manufacturing semiconductor device
US12/477,332 US8119517B2 (en) 2005-11-30 2009-06-03 Chemical mechanical polishing method and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005345790A JP4868840B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007150184A JP2007150184A (ja) 2007-06-14
JP2007150184A5 JP2007150184A5 (ja) 2008-01-17
JP4868840B2 true JP4868840B2 (ja) 2012-02-01

Family

ID=38119356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005345790A Active JP4868840B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US20070128874A1 (ja)
JP (1) JP4868840B2 (ja)
KR (1) KR20070057009A (ja)
CN (1) CN1974636B (ja)
TW (1) TW200734424A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312074B2 (en) 2014-10-31 2019-06-04 Samsung Sdi Co., Ltd. Method of producing layer structure, layer structure, and method of forming patterns

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003980B2 (en) * 2007-01-30 2011-08-23 Hewlett-Packard Development Company, L.P. Layered electro-organic devices with crosslinked polymer and methods of preparing the same
JP2009123782A (ja) * 2007-11-12 2009-06-04 Toshiba Corp 半導体装置の製造方法
JP2009146998A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 半導体装置の製造方法
CN101933124B (zh) * 2008-02-06 2012-07-04 Jsr株式会社 化学机械研磨用水系分散体以及化学机械研磨方法
WO2009104517A1 (ja) * 2008-02-18 2009-08-27 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
US8741008B2 (en) * 2008-02-18 2014-06-03 Jsr Corporation Aqueous dispersion for chemical mechanical polishing and chemical mechanical polishing method
US8652350B2 (en) * 2008-02-27 2014-02-18 Jsr Corporation Chemical mechanical polishing aqueous dispersion, chemical mechanical polishing method using the same, and method of recycling chemical mechanical polishing aqueous dispersion
US8728341B2 (en) * 2009-10-22 2014-05-20 Hitachi Chemical Company, Ltd. Polishing agent, concentrated one-pack type polishing agent, two-pack type polishing agent and method for polishing substrate
US8288271B2 (en) * 2009-11-02 2012-10-16 International Business Machines Corporation Method for reworking antireflective coating over semiconductor substrate
JP5915843B2 (ja) * 2010-02-01 2016-05-11 Jsr株式会社 化学機械研磨用水系分散体の製造方法
US9330974B2 (en) * 2010-10-27 2016-05-03 Infineon Technologies Ag Through level vias and methods of formation thereof
JP2014053502A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法
US20150021513A1 (en) 2013-07-17 2015-01-22 Yun-jeong Kim Cmp slurry composition for polishing an organic layer and method of forming a semiconductor device using the same
KR20150009914A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 유기막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법
US9873180B2 (en) 2014-10-17 2018-01-23 Applied Materials, Inc. CMP pad construction with composite material properties using additive manufacturing processes
CN107078048B (zh) 2014-10-17 2021-08-13 应用材料公司 使用加成制造工艺的具复合材料特性的cmp衬垫建构
US10875153B2 (en) 2014-10-17 2020-12-29 Applied Materials, Inc. Advanced polishing pad materials and formulations
US10821573B2 (en) 2014-10-17 2020-11-03 Applied Materials, Inc. Polishing pads produced by an additive manufacturing process
US10399201B2 (en) * 2014-10-17 2019-09-03 Applied Materials, Inc. Advanced polishing pads having compositional gradients by use of an additive manufacturing process
US11745302B2 (en) 2014-10-17 2023-09-05 Applied Materials, Inc. Methods and precursor formulations for forming advanced polishing pads by use of an additive manufacturing process
US10875145B2 (en) 2014-10-17 2020-12-29 Applied Materials, Inc. Polishing pads produced by an additive manufacturing process
KR101758437B1 (ko) 2014-11-19 2017-07-17 삼성에스디아이 주식회사 유기막 ｃｍｐ 슬러리 조성물 및 이를 이용한 연마방법
US10507563B2 (en) 2015-04-22 2019-12-17 Jsr Corporation Treatment composition for chemical mechanical polishing, chemical mechanical polishing method, and cleaning method
JP2017011225A (ja) * 2015-06-25 2017-01-12 株式会社フジミインコーポレーテッド 研磨方法及び不純物除去用組成物並びに基板及びその製造方法
KR101900540B1 (ko) * 2015-08-21 2018-09-20 삼성에스디아이 주식회사 유기막용 ｃｍｐ 슬러리 조성물, 그 제조방법, 및 이를 이용한 유기막 연마 방법
CN113103145B (zh) 2015-10-30 2023-04-11 应用材料公司 形成具有期望ζ电位的抛光制品的设备与方法
KR101922289B1 (ko) * 2015-11-26 2018-11-27 삼성에스디아이 주식회사 Ｃｍｐ 슬러리 조성물 및 이를 이용한 유기막 연마방법
US10391605B2 (en) * 2016-01-19 2019-08-27 Applied Materials, Inc. Method and apparatus for forming porous advanced polishing pads using an additive manufacturing process
JP6573575B2 (ja) * 2016-05-02 2019-09-11 東京エレクトロン株式会社 凹部の埋め込み方法
KR102040310B1 (ko) * 2016-12-01 2019-11-04 삼성에스디아이 주식회사 유기막 연마용 슬러리 조성물 및 이를 이용한 유기막 연마 방법
CN106601670B (zh) * 2016-12-30 2019-11-22 上海集成电路研发中心有限公司 含无机物的有机抗反射层做双重图形硬掩模的工艺方法
US11471999B2 (en) 2017-07-26 2022-10-18 Applied Materials, Inc. Integrated abrasive polishing pads and manufacturing methods
WO2019032286A1 (en) 2017-08-07 2019-02-14 Applied Materials, Inc. ABRASIVE DISTRIBUTION POLISHING PADS AND METHODS OF MAKING SAME
KR102210251B1 (ko) * 2017-11-10 2021-02-01 삼성에스디아이 주식회사 유기막 ｃｍｐ 슬러리 조성물 및 이를 이용한 연마 방법
CN112654655A (zh) 2018-09-04 2021-04-13 应用材料公司 先进抛光垫配方
US11813712B2 (en) 2019-12-20 2023-11-14 Applied Materials, Inc. Polishing pads having selectively arranged porosity
US11806829B2 (en) 2020-06-19 2023-11-07 Applied Materials, Inc. Advanced polishing pads and related polishing pad manufacturing methods
US11878389B2 (en) 2021-02-10 2024-01-23 Applied Materials, Inc. Structures formed using an additive manufacturing process for regenerating surface texture in situ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8819653D0 (en) * 1988-08-18 1988-09-21 Exxon Chemical Patents Inc Coating compositions
US5597786A (en) * 1994-05-31 1997-01-28 Nicca Chemical Co., Ltd. Lubricant for plastic working
EP0686684A1 (de) * 1994-06-06 1995-12-13 Bayer Ag Sägesuspension
US6740590B1 (en) * 1999-03-18 2004-05-25 Kabushiki Kaisha Toshiba Aqueous dispersion, aqueous dispersion for chemical mechanical polishing used for manufacture of semiconductor devices, method for manufacture of semiconductor devices, and method for formation of embedded writing
EP1104778B1 (en) * 1999-11-22 2004-11-03 JSR Corporation Method of production of composited particle for chemical mechanical polishing
KR20010055971A (ko) * 1999-12-13 2001-07-04 김진우 연마 패드
JP3872925B2 (ja) * 2000-01-26 2007-01-24 株式会社東芝 研磨装置および半導体装置の製造方法
JP3925041B2 (ja) * 2000-05-31 2007-06-06 Ｊｓｒ株式会社 研磨パッド用組成物及びこれを用いた研磨パッド
JP4377040B2 (ja) * 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
JP2003045964A (ja) * 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法
KR100704690B1 (ko) * 2001-10-31 2007-04-10 히다치 가세고교 가부시끼가이샤 연마액 및 연마방법
JP2003297920A (ja) * 2002-04-03 2003-10-17 Nec Corp 半導体装置の製造方法
JP2004128211A (ja) * 2002-10-02 2004-04-22 Toshiba Corp 樹脂粒子を用いた半導体基板上の有機膜の研磨方法とスラリー
JP4104426B2 (ja) * 2002-10-30 2008-06-18 富士通株式会社 半導体装置の製造方法
US7005382B2 (en) * 2002-10-31 2006-02-28 Jsr Corporation Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing process, production process of semiconductor device and material for preparing an aqueous dispersion for chemical mechanical polishing
JP2004247605A (ja) * 2003-02-14 2004-09-02 Toshiba Corp Ｃｍｐ用スラリーおよび半導体装置の製造方法
JP3757213B2 (ja) * 2003-03-18 2006-03-22 富士通株式会社 半導体装置の製造方法
WO2004097923A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
JP2004335978A (ja) * 2003-05-12 2004-11-25 Jsr Corp 化学機械研磨方法
TWI241626B (en) * 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
JP4202826B2 (ja) * 2003-06-02 2008-12-24 株式会社東芝 有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP4202955B2 (ja) * 2004-03-17 2008-12-24 株式会社東芝 有機膜の化学的機械的研磨方法
KR100596865B1 (ko) * 2004-01-05 2006-07-04 주식회사 하이닉스반도체 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의ｃｍｐ 방법
JP4160569B2 (ja) 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312074B2 (en) 2014-10-31 2019-06-04 Samsung Sdi Co., Ltd. Method of producing layer structure, layer structure, and method of forming patterns

Also Published As

Publication number Publication date
CN1974636B (zh) 2012-02-01
TW200734424A (en) 2007-09-16
US8119517B2 (en) 2012-02-21
CN1974636A (zh) 2007-06-06
KR20070057009A (ko) 2007-06-04
US20070128874A1 (en) 2007-06-07
JP2007150184A (ja) 2007-06-14
US20090239373A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
JP4868840B2 (ja) 半導体装置の製造方法
JP4160569B2 (ja) 半導体装置の製造方法
JP4278020B2 (ja) 研磨用粒子および研磨材の製造方法
US7052373B1 (en) Systems and slurries for chemical mechanical polishing
KR101224321B1 (ko) 다마신 구조 내의 알루미늄/구리 및 티타늄 연마용 조성물
US20100093585A1 (en) Post-cmp treating liquid and manufacturing method of semiconductor device using the same
US20090061626A1 (en) Method of manunfacturing semiconductor device
JP2001077060A (ja) 半導体装置の製造方法
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
US6746314B2 (en) Nitride CMP slurry having selectivity to nitride
US6251788B1 (en) Method of integrated circuit polishing without dishing effects
KR100693961B1 (ko) 연마 패드 및 반도체 소자의 제조 방법
US7985685B2 (en) Method of manufacturing semiconductor device
JP2014053502A (ja) 半導体装置の製造方法
JP2009146998A (ja) 半導体装置の製造方法
JP2001152135A (ja) 化学機械研磨用水系分散体の製造方法
US6150274A (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
US6375541B1 (en) Polishing fluid polishing method semiconductor device and semiconductor device fabrication method
US20060084271A1 (en) Systems, methods and slurries for chemical mechanical polishing
US6439972B2 (en) Polishing fluid, polishing method, semiconductor device and semiconductor device fabrication method
JP2001015462A (ja) スラリー、ｃｍｐ法および半導体装置の製造方法
JP2004031616A (ja) 研磨スラリー、研磨方法および半導体装置の製造方法
JP2003092300A (ja) 半導体装置の製造方法及び半導体製造装置
JP2007134424A (ja) 半導体装置の製造方法および半導体装置
KR20050073044A (ko) 화학적기계연마 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110111

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4868840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250