KR100596865B1 - 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의ｃｍｐ 방법 - Google Patents

고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의ｃｍｐ 방법 Download PDF

Info

Publication number
KR100596865B1
KR100596865B1 KR1020040000288A KR20040000288A KR100596865B1 KR 100596865 B1 KR100596865 B1 KR 100596865B1 KR 1020040000288 A KR1020040000288 A KR 1020040000288A KR 20040000288 A KR20040000288 A KR 20040000288A KR 100596865 B1 KR100596865 B1 KR 100596865B1
Authority
KR
South Korea
Prior art keywords
cmp
composition
slurry composition
insulating film
interlayer insulating
Prior art date
Application number
KR1020040000288A
Other languages
English (en)
Other versions
KR20050071895A (ko
Inventor
정종구
이상익
박형순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040000288A priority Critical patent/KR100596865B1/ko
Priority to US10/999,263 priority patent/US7271088B2/en
Publication of KR20050071895A publication Critical patent/KR20050071895A/ko
Application granted granted Critical
Publication of KR100596865B1 publication Critical patent/KR100596865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의 CMP 방법에 관한 것으로서, 보다 상세하게는 연마제 및 물을 포함하는 통상의 CMP용 슬러리에 수만개의 카르복실기를 가지고 있으며 분자량이 수십만 내지 수백만인 음이온성 고분자 탄소화합물이 추가로 포함된 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의 CMP 방법에 관한 것이다. 본 발명의 슬러리 조성물은 CMP 공정시에 단차가 높은 부분의 연마대상막을 우세하게 연마하여 층간 절연막의 완전한 광역평탄화를 이룸으로써, 초미세 패턴을 가지는 반도체 소자를 비롯한 모든 반도체 소자의 CMP 공정에 유용하게 사용될 수 있다.

Description

고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의 ＣＭＰ 방법{Slurry composition of high planarity and CMP process of interlayer dielectric using the same}
도 1a는 패턴 형성 및 절연막 증착후 생기는 단차를 보여주는 모식도이다.
도 1b는 패드와 웨이퍼 사이에서 연마제가 화학적 및 기계적으로 연마대상막을 연마하는 메카니즘을 보여주는 모식도이다.
도 1c는 종래의 방법에 의한 CMP 공정후의 모식도이다.
도 2a는 슬러리 조성물에 포함되는 고분자 탄소화합물의 모식도이다.
도 2b는 연마제-고분자 착화합물의 모식도이다.
도 3a는 본 발명의 슬러리 조성물을 이용한 CMP 공정으로 단차를 제거하는 과정을 보여주는 모식도이다.
도 3b는 단차 제거가 어느 정도 이루어진 상태의 모식도이다.
도 3c는 평탄화가 거의 마무리된 시점에서의 패드/착화합물/연마대상막의 상태를 보여주는 모식도이다.
도 3d는 완전평탄화가 이루어진 후의 상태를 보여주는 모식도이다.
< 도면의 주요 부분에 대한 부호 설명 >
1 : 패턴 형성시 남은 지역, 2 : 패턴과 패턴의 매립지역(절연막),
3 : 연마제 입자, 4 : 연마 패드,
5 : 연마제-고분자 착화합물, t1 : CMP 공정 전의 단차,
t2 : 종래의 CMP 공정 후의 단차,
t3 : 본 발명에 따른 CMP 공정 후의 단차
본 발명은 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의 CMP 방법에 관한 것으로서, 보다 상세하게는 연마제 및 물을 포함하는 통상의 CMP용 슬러리에 많은 수의 카르복실기를 가지는 음이온성 고분자 탄소화합물이 추가로 포함된 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의 CMP 방법에 관한 것이다.
반도체 소자를 제조함에 있어서, 다층배선을 구성하고 있는 각 층의 평탄도가 나쁘게 되면 배선간의 접촉에 악 영향을 미치게 되는데, 점점 좁아지고 있는 회로선폭의 미세화에 따라 종래의 에치백(etchback), 리플로우(reflow) 공정 등을 이용해서는 웨이퍼의 평탄화를 구현하기가 어려워지게 되었다. 이에 따라 새로운 평탄화 방법의 필요성이 대두되었고, 1980년대 말부터 IBM사에 의하여 기계적 제거가공과 화학적인 제거가공을 하나의 가공 방법으로 혼합한 CMP (chemical mechanical polishing)라는 새로운 웨이퍼 연마 공정이 개발되었다. 종래에 수행되고 있던 기계적 연마방식으로는 가공변질층이 형성되는데 이러한 변질층은 반도체 칩상의 결점이 되며, 또한 화학적인 연마방식으로는 변질층이 생성되지는 않지만 평탄화된 형상 즉 형상정밀도를 얻을 수가 없고 단순히 평활한 면만을 얻을 수 있었다. 이러한 두 가지 공정의 장점들을 잘 접목시켜 대상체인 웨이퍼를 연마하는 것이 CMP의 기본개념이다.
앞서 언급했듯이 평탄화 공정은 다층배선으로 이루어진 반도체 소자의 제조에 있어서 반드시 필요한 공정이며, 이러한 평탄화 공정에는 레지스트 에치 백(Resist Etch Back), SOG (Spin on Glass), BPSG 리플로우(Reflow) 및 CMP 등이 있다. 이 중에서 CMP는 다른 평탄화 공정에 비해 100∼1,000배의 평탄화 범위를 갖는 것으로 알려져 있다. 현재 차세대 반도체의 금속배선 재료로 연구가 진행중인 Cu의 경우, 저항이 작고 동일한 성능의 소자 제작시 미세한 금속배선 제작이 가능하여 RC 지연시간이 작아지게 됨으로써 소자의 고속도화가 가능하다는 장점이 있으나, Cu 할로겐 화합물의 낮은 휘발성으로 인하여 금속배선에서 필요한 식각방법으로는 이를 식각하기에 부적합하다는 단점이 있다. 따라서, Cu를 이용한 금속배선에 있어서도 CMP를 이용한 다마신(Damascene) 공정이 새로운 패터닝 기술로 부각되고 있다.
CMP는 PECVD 및 RIE 공정과 함께 아미크론 단위(submicron scale)의 칩 제조에 있어서 반드시 필요한 공정이다. ILD (Interlayer Dielectric, 층간절연막) CMP와 금속 CMP는 디바이스 층의 모든 표면에서 계속적으로 적용되어져야 하며, 3차원의 형상 정도를 얻기 위하여 각 층마다 광역적인 평탄화를 형성하는 것이 CMP 공정의 주된 역할이다.
CMP 공정에서 웨이퍼는 패드와 슬러리에 의해 연마되는데, 패드가 부착된 연 마 테이블은 단순한 회전운동을 하고 헤드부는 회전운동과 요동운동을 동시에 행하면서 일정한 힘으로 웨이퍼에 압력을 가한다. 웨이퍼는 표면장력 또는 진공에 의해서 헤드부에 장착되는데, 헤드부의 자체하중과 인가되는 가압력에 의해 웨이퍼 표면과 패드가 접촉하게 되고 이 접촉면 사이의 미세한 틈(패드의 기공부분) 사이로 가공액인 슬러리가 유동을 하여 슬러리 내부에 있는 연마입자와 패드의 표면돌기들에 의해 기계적인 제거작용이 이루어지며, 슬러리내의 화학성분에 의해서는 화학적인 제거작용이 이루어진다. CMP 공정에서는 패드와 웨이퍼간의 가압력에 의해 디바이스 돌출부의 상부에서부터 먼저 접촉이 이루어지고 이 부분에 압력이 집중되기 때문에 상대적으로 높은 표면제거 속도를 가지게 되며, 가공이 진행되어 갈수록 이러한 요출부는 줄어들게 됨으로써 웨이퍼의 전면적에 걸쳐 균일하게 평탄화가 일어나게 된다.
그러나, 종래의 슬러리를 이용한 CMP 공정시에는 웨이퍼의 완전 평탄화가 이루어지지 못하였다. 일반적으로 CMP 공정에서의 평탄도(DOP, Degree of Planarity)는 수학식 1에 의해 정의되는데, 종래의 CMP 방법에 의한 단차 제거시에는 평탄도가 1이 될 수 없었다. 이처럼 CMP 공정 후에도 여전히 단차가 생기게 되면 후속 공정인 노광작업시의 초점심도(DOF, Depth of Focus) 마진(margin) 부족 및 식각공정시의 마진 부족에 의하여 브리지가 형성되거나 또는 누설 전류가 크게 증가하여 소자 페일(fail)이 초래될 수 있으며, 특히 DRAM 공정의 ILD CMP 공정시 완전평탄화가 이루어지지 않은 상태에서 후속 SAC (Self Aligned Contact) 공정에서의 마진 부족은 소자 페일에 아주 큰 영향을 미치고 있다.
[수학식 1]
Figure 112004000212249-pat00001
상기에서, SHi는 Initial Step Height의 약자로서 CMP 전의 단차를 나타내며, SHf는 Final Step Height의 약자로서 CMP 후의 단차를 나타낸다. SHf가 0일 때, DOP = 1이 되고, 이것은 완전평탄화가 되었음을 의미한다.
도 1a 내지 도 1c에 종래 CMP 공정의 개요를 나타내었다. 반도체 소자 제조시 포토 식각 공정을 통하여 패턴(1)을 형성하고, 패턴이 형성되지 않은 부분을 절연막(2)으로 매립한다(도 1a). 이때 t1 만큼의 단차를 해소하기 위하여 연마제(3) 및 패드(4)를 이용한 CMP 공정을 실시하는데(도 1b), CMP 공정 후에도 여전히 t2 만큼의 단차가 존재함을 알 수 있다(도 1c).
종래의 방법에 의한 단차 제거시에는 CMP 전의 절연막 증착 특성, 패드의 탄성도, 슬러리의 특성, 연마시의 불균일도 등과 같은 다양한 인자에 의해 CMP 후의 평탄도는 최대 0.7 이상을 넘지 못하였다. 즉, 초기 단차(SHi)의 70% 이상을 감소시키지 못하고 CMP 후에도 초기 단차의 30% 정도에 해당하는 단차를 유지하고 있기 때문에, 100 nm 이하의 회로선폭을 가지는 소자와 같은 미세한 회로 패턴을 가지는 반도체 소자의 경우에 적용되기 어려운 문제점이 있었다.
본 발명은 상기와 같은 종래 CMP 공정에서의 문제점을 해결하기 위하여 안출 된 것으로서, 연마제 및 물을 포함하는 통상의 CMP용 슬러리에 양이온을 띄는 금속화합물과 착화합물을 형성할 수 있는 음이온성 고분자 탄소화합물이 추가로 포함된 신규한 CMP용 고평탄성 슬러리 조성물 및 이를 이용하여 단차가 거의 없이 고평탄도를 가지도록 층간 절연막의 표면을 연마하는 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 연마제 및 물을 포함하는 통상의 CMP용 슬러리에 수만개의 카르복실기를 가지고 있으며 분자량이 수십만 내지 수백만인 탄소화합물을 추가로 포함하는 신규한 산화막 CMP용 슬러리 조성물을 제공한다.
또한, 본 발명은 상기 CMP용 슬러리 조성물을 이용하여 단차가 거의 없이 층간 절연막의 표면을 연마하는 방법을 제공한다.
이하, 본 발명을 상세히 설명한다.
본 발명은 연마제 및 물을 포함하는 통상의 CMP용 슬러리에 수만개의 카르복실기를 가지고 있으며 분자량이 수십만 내지 수백만인 탄소화합물을 추가로 포함하는 신규한 산화막 CMP용 고평탄성 슬러리 조성물을 제공한다.
본 발명의 슬러리 조성물에 포함되는 탄소화합물의 형태를 도 2a에 나타내었다. 상기 탄소화합물은 1×105 내지 1×107 달톤(dolton)의 분자량을 가지며 1,000 내지 100,000개의 카르복실기를 가지는 것을 특징으로 한다. 음이온을 띄고 있는 카르복실기는 용액내에서 금속 원소와 착화합물을 형성할 수 있는 착화합물제(complex agent)로 작용한다. 이 화합물은 염기성 용액 내에서 음이온간의 반발력에 의하여 길게 사슬처럼 펼쳐져 있다가 양이온을 띄는 금속화합물이 존재하면 서로 착화합물을 형성하게 된다. 본 발명의 조성물에 있어서, 탄소화합물로는 대표적인 것으로 폴리아크릴산(poly(acrylic acid)), 폴리아크릴산-코-말레산(poly(acrylic acid-co-maleic acid)), 폴리메틸비닐에테르-알트-말레산(poly(methyl vinyl ether-alt-maleic acid)), 폴리아크릴아미드(polyacrylamide), 폴리아크릴아미드-코-아크릴산(poly(acrylamide-co-acrylic acid)) 및 폴리아크릴로니트릴(polyacrylonitrile) 또는 그의 유도체 등과 같은 음이온성 폴리머를 단독으로 또는 혼합하여 사용할 수 있으며, 이 중에서도 폴리아크릴산 계열의 음이온성 폴리머를 사용하는 것이 바람직하다. 그러나, 이에 한정되지는 않으며 양이온을 띄는 금속화합물과 착화합물을 형성할 수 있는 모든 음이온성 폴리머는 본 발명의 슬러리 조성물에 포함되는 탄소화합물로 사용될 수 있다.
상기 탄소화합물은 상업적으로 구입할 수 있으며, 폴리아크릴산이나 그 유도체로 시판중인 것의 바람직한 예로는 노베논(NOVEON) 사의 "카르보폴(CARBOPOL)" 계열이 있으며, 그 중에서도 분자량이 4백만인 "카르보폴 940" 또는 분자량이 1백2십5만 정도인 "카르보폴 941"을 사용하는 것이 바람직하다. 그 외에도 알드리치(Aldrich)사의 유사한 분자량을 갖는 폴리아크릴산 계열의 화합물을 비롯하여 모든 종류의 음이온성 폴리머가 본 발명의 슬러리 조성물에 포함되는 탄소화 합물로 사용될 수 있다. 상기 고분자 탄소화합물은 슬러리의 총 중량에 대하여 0.01 내지 5.0 중량% 비율로 사용되는 것이 바람직하며, 0.05 내지 1.5 중량%의 비율로 사용되는 것이 더욱 바람직하다.
본 발명의 슬러리 조성물에 포함되는 연마제에는 특별한 제한이 있는 것은 아니며, 통상의 CMP 공정용 연마제가 임의로 선택되어 사용될 수 있다. 바람직하게는 세리아(CeO2), 콜로이달 실리카(SiO2), 퓸드 실리카(SiO2), 알루미나(Al 2O3) 및 이들의 혼합물로 구성된 군으로부터 선택될 수 있으며, 그 크기는 30 내지 1,000 nm 범위인 것이 바람직하고, 50 내지 500 nm 범위인 것이 더욱 바람직하며, 슬러리 조성물의 총 중량에 대해 0.5 내지 20 중량%의 비율로 사용될 수 있다. 본 발명의 슬러리 조성물의 pH는 5 내지 8인 것이 바람직하며, pH 6.0 내지 7.5인 것이 더욱 바람직하다. 도 2b에 본 발명의 연마제-고분자 착화합물의 모식도를 나타내었다.
한편, 폴리아크릴산과 같은 고분자 탄소화합물이 슬러리 조성물 내에서 활성화되기 위해서는 추가로 염기성 화합물이 중화제로 사용되어야 하는데, 이러한 염기성 화합물로는 수산화암모늄, 수산화칼륨과 같은 알칼리 금속의 수산화물이나, MEA (monoethanol amine), DEA (diethanol amine), TEA (triethanol amine) 등과 같은 유기 염이 사용될 수 있다.
또한, 본 발명은 상기 CMP용 슬러리 조성물을 이용하여 단차가 거의 없이 층간 절연막 표면을 연마하는 방법을 제공한다.
본 발명의 층간 절연막 표면을 연마하는 방법에서는 종래의 CMP 공정후 여전 히 존재하는 단차를 제거하여 평탄도가 0.90 이상, 바람직하게는 0.95 이상(상기 수학식 1에서, t2 < 0.05t1)인 완전 평탄화를 이루기 위하여, CMP 공정시에 상기에서 제공한 산화막 CMP용 고평탄성 슬러리 조성물을 사용하는 것을 특징으로 하며,
1) 기판에 패턴을 형성하는 단계;
2) 패턴 사이를 절연물질로 매립하여 절연막을 형성하는 단계; 및
3) 상기에서 제조한 슬러리 조성물을 사용하여 단계 2의 절연막 전면에 CMP 공정을 수행하는 단계를 포함한다.
단계 3의 CMP 공정으로는 STI CMP, ILD CMP 및 IMD CMP 공정 등이 있다.
본 발명의 연마 방법은 로직 디바이스나 메모리 또는 비메모리 등의 모든 반도체의 제조시에 적용될 수 있으며, 따라서 본 발명은 상기 연마 방법을 이용하여 제조된 반도체를 제공한다.
도 3a는 본 발명의 슬러리 조성물을 이용하여 단차를 제거하기 위한 모식도이다. 본 발명의 층간 절연막 표면을 연마하는 방법에 있어서, 패턴이 형성되어 단차가 높은 지역과 패턴이 형성되지 않아 단차가 낮은 지역에서의 연마제-고분자 착화합물은 서로 다른 형태로 연마에 참여한다. 즉, 단차가 높은 지역에 있는 연마제-고분자 착화합물은 패드와 직접 접촉하고 압력이 가해짐에 따라 그 형태가 공처럼 원형이 아닌 넓게 펼쳐진 형태로 변형되며, 따라서 패드에 압력이 가해짐에 따라 절연막(연마 대상막)에 노출되는 연마입자가 상대적으로 많아(즉, 접촉 면적이 많아) 화학적 및/또는 기계적으로 높은 단차를 제거할 수 있다. 반면에, 단차가 낮은 지역에 있는 연마제-고분자 착화합물은 그 형태가 원형 그대로 보존되어 절연막(연마 대상막)에 노출되는 입자가 적어지게 되고, 연마제-고분자 착화합물이 외부의 압력을 흡수하여 절연막(연마 대상막)에 가해지지 못하게 됨으로써 결국은 높은 단차가 제거되는 동안 연마가 거의 되지 않게 된다.
도 3b는 단차가 어느 정도 제거된 상태를 나타내는 모식도로, 단차가 낮은 지역은 여전히 많은 연마가 이뤄지지 않고 초기의 상태를 그대로 유지하고 있음을 보여준다.
도 3c는 초기 단차가 완전히 제거된 후의 모식도로서, 층간 절연막의 전지역에 넓게 펼쳐진 형태로 연마제-고분자 착화합물이 거동하게 되며, 이때의 절연막의 연마 속도는 단차제거시의 연마 속도보다 상대적으로 낮은 상황이므로 자동정지연마(AUTO STOP CMP) 기능을 추가할 수가 있다. 즉, 본 발명의 슬러리 조성물은 초기 단차가 완전 제거된 후에는 외부의 압력에 의해서 절연막이 쉽게 연마되지 않는 성질을 띄고 있다.
도 3d는 완전 평탄화로 연마가 완료된 후의 모식도로, 연마후 단차(SHf) t3은 거의 0에 가까운 수준이다.
이하, 본 발명의 실시예에 의해 상세히 설명한다.
단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 의해 한정되는 것은 아니다.
A. 본 발명의 슬러리 조성물의 제조
실시예 1
20 내지 300 nm 크기의 퓸드 실리카를 포함하고 있는 일반적인 슬러리, 예를 들면 히타치사(Hitachi 사)의 HS-8005-HX 또는 그와 유사한 시리즈 20 중량%에 탈이온수 79 중량%를 첨가하고, 1.0 중량%의 카르보폴 940을 응집하지 않도록 교반하면서 첨가한 후, 혼합물이 완전히 혼합되어 안정화될 때까지 약 30분동안 더 교반하여 pH 6.5의 본 발명의 슬러리 조성물을 제조하였다.
실시예 2
20 내지 300 nm 크기의 콜로이달 실리카를 포함하고 있는 일반적인 슬러리(Bayer사 LEVASIL 50CK/30%V1) 30 중량%에 탈이온수 69.5 중량%를 첨가하고, 0.5 중량%의 카르보폴 941을 응집하지 않도록 교반하면서 첨가한 후, 혼합물이 완전히 혼합되어 안정화될 때까지 약 30분동안 더 교반하여 pH 5.5의 본 발명의 슬러리 조성물을 제조하였다.
실시예 3
20 내지 300 nm 크기의 알루미나를 포함하고 있는 일반적인 슬러리(Cabot사 SS-25) 50 중량%에 탈이온수 48 중량%를 첨가하고, 2 중량%의 카르보폴 940을 응집하지 않도록 교반하면서 첨가한 후, 혼합물이 완전히 혼합되어 안정화될 때까지 약 30분동안 더 교반하여 pH 7.5의 본 발명의 슬러리 조성물을 제조하였다.
실시예 4
20 내지 300 nm 크기의 세리아를 포함하고 있는 일반적인 슬러리(Showa-Denko사 GPL-C S2125) 20 중량%에 탈이온수 79 중량%를 첨가하고, 1.0 중량%의 카르보폴 941을 응집하지 않도록 교반하면서 첨가한 후, 혼합물이 완전히 혼합되어 안정화될 때까지 약 30분동안 더 교반하여 pH 6.0의 본 발명의 슬러리 조성물을 제조하였다.
B. 본 발명의 슬러리 조성물을 이용한 층간 절연막 표면의 연마
실시예 5
상기 실시예 1에서 제조된 슬러리 조성물을 이용하여 연마 압력 6 psi 및 테이블 회전수 80 rpm (Rotary Type CMP 장비)의 조건하에서 하드 패드로 층간 절연막 표면에 CMP 공정을 수행하였다. 이때, CMP 공정 전(SHi)에 단차를 측정한 결과, 단차는 10,000Å 이었다. CMP 공정 후(SHf)에는 단차가 200Å 으로 낮아졌으며, SHi와 SHf 수치를 상기 수학식 1에 적용시킨 결과 평탄도는 0.98로 계산되었다.
실시예 6
상기 실시예 2에서 제조된 슬러리 조성물을 이용하여 연마 압력 6 psi 및 테이블 회전수 80 rpm (Rotary Type CMP 장비)의 조건하에서 하드 패드로 층간 절연막 표면에 CMP 공정을 수행하였다. 이때, CMP 공정 전에 단차를 측정한 결과, 단차는 10,000Å 이었다. CMP 공정 후에는 단차가 500Å 으로 낮아졌으며, SHi와 SHf 수치를 상기 수학식 1에 적용시킨 결과 평탄도는 0.95로 계산되었다.
실시예 7
상기 실시예 3에서 제조된 슬러리 조성물을 이용하여 연마 압력 3 psi 및 테이블 회전수 80 rpm (Rotary Type CMP 장비)의 조건하에서 하드 패드로 층간 절연막 표면에 CMP 공정을 수행하였다. 이때, CMP 공정 전에 단차를 측정한 결과, 단 차는 15,000Å 이었다. CMP 공정 후에는 단차가 1,000Å 으로 낮아졌으며, SHi와 SHf 수치를 상기 수학식 1에 적용시킨 결과 평탄도는 0.93으로 계산되었다.
실시예 8
상기 실시예 4에서 제조된 슬러리 조성물을 이용하여 연마 압력 3 psi 및 테이블 회전수 80 rpm (Rotary Type CMP 장비)의 조건하에서 하드 패드로 층간 절연막 표면에 CMP 공정을 수행하였다. 이때, CMP 공정 전에 단차를 측정한 결과, 단차는 15,000Å 이었다. CMP 공정 후에는 단차가 800Å 으로 낮아졌으며, SHi와 SHf 수치를 상기 수학식 1에 적용시킨 결과 평탄도는 0.95로 계산되었다.
상기에서 살펴본 바와 같이, 본 발명의 고평탄성 슬러리 조성물은 CMP 공정후에 단차를 90% 이상 제거할 수 있으므로, 통상의 CMP 공정뿐만 아니라 종래의 CMP용 슬러리 조성물로는 적용하기 어려웠던 100 nm 이하 미세패턴을 가지는 반도체 소자와 같은 미세한 회로 패턴을 가지는 반도체 소자의 제조시에도 유용하게 사용될 수 있다.

Claims (14)

1×105 내지 1×107 달톤 범위의 분자량을 가지며 분자내에 1,000 내지 100,000개의 카르복실기를 가지는 음이온성 고분자 탄소화합물, 연마제 및 물을 포함하는 것을 특징으로 하는 산화막 CMP용 슬러리 조성물.
제 1항에 있어서, 상기 고분자 탄소화합물은 폴리아크릴산, 폴리아크릴산-코-말레산, 폴리메틸비닐에테르-알트-말레산, 폴리아크릴아미드, 폴리아크릴아미드-코-아크릴산 및 폴리아크릴로니트릴 또는 그의 유도체로 구성된 군으로부터 선택되는 하나 이상인 것을 특징으로 하는 조성물.
제 2항에 있어서, 상기 고분자 탄소화합물은 폴리아크릴산 또는 그의 유도체인 것을 특징으로 하는 조성물.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 고분자 탄소화합물은 슬러리 조성물 총 중량에 대하여 0.01 내지 5.0 중량% 비율로 사용되는 것을 특징으로 하는 조성물.
제 4항에 있어서, 상기 고분자 탄소화합물은 슬러리 조성물 총 중량에 대하 여 0.05 내지 1.5 중량% 비율로 사용되는 것을 특징으로 하는 조성물.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 연마제는 세리아(CeO2), 콜로이달 실리카(SiO2), 퓸드 실리카(SiO2), 알루미나(Al2O3) 및 이들의 혼합물로 구성된 군으로부터 선택되는 것을 특징으로 하는 조성물.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 연마제는 50 내지 500 nm 입자 크기를 갖는 것을 특징으로 하는 조성물.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 연마제는 슬러리 조성물 총 중량에 대하여 0.5 내지 20 중량% 비율로 사용되는 것을 특징으로 하는 조성물.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 조성물은 추가로 염기성 화합물을 포함하는 것을 특징으로 하는 조성물.
제 9항에 있어서, 상기 염기성 화합물은 수산화칼륨, 수산화 암모늄, MEA (monoethanol amine), DEA (diethanol amine), TEA (triethanol amine) 및 이들의 혼합물로 구성된 군으로부터 선택되는 것을 특징으로 하는 조성물.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 슬러리 조성물의 pH는 5 내지 8인 것을 특징으로 하는 조성물.
1) 기판에 패턴을 형성하는 단계;
2) 패턴 사이를 절연물질로 매립하여 층간 절연막을 형성하는 단계; 및
3) 제 1항의 슬러리 조성물을 사용하여 단계 2의 층간 절연막 전면에 CMP 공정을 수행하는 단계를 포함하는 층간 절연막의 표면을 연마하는 방법.
제 12항에 있어서, 상기 CMP 공정은 STI CMP, ILD CMP 및 IMD CMP 공정으로 구성된 군으로부터 선택되는 것을 특징으로 하는 방법.
제 12항 기재의 방법을 이용하여 제조된 반도체 소자.
KR1020040000288A 2004-01-05 2004-01-05 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의ｃｍｐ 방법 KR100596865B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040000288A KR100596865B1 (ko) 2004-01-05 2004-01-05 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의ｃｍｐ 방법
US10/999,263 US7271088B2 (en) 2004-01-05 2004-11-30 Slurry composition with high planarity and CMP process of dielectric film using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000288A KR100596865B1 (ko) 2004-01-05 2004-01-05 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의ｃｍｐ 방법

Publications (2)

Publication Number Publication Date
KR20050071895A KR20050071895A (ko) 2005-07-08
KR100596865B1 true KR100596865B1 (ko) 2006-07-04

Family

ID=34709303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000288A KR100596865B1 (ko) 2004-01-05 2004-01-05 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의ｃｍｐ 방법

Country Status (2)

Country Link
US (1) US7271088B2 (ko)
KR (1) KR100596865B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432322B2 (en) * 2005-08-18 2008-10-07 Isp Investments Inc. Coating composition for forming an inkjet-printable coating on a substrate
JP4868840B2 (ja) * 2005-11-30 2012-02-01 Ｊｓｒ株式会社 半導体装置の製造方法
US7803711B2 (en) * 2007-09-18 2010-09-28 Cabot Microelectronics Corporation Low pH barrier slurry based on titanium dioxide
US20090090696A1 (en) * 2007-10-08 2009-04-09 Cabot Microelectronics Corporation Slurries for polishing oxide and nitride with high removal rates
US8226775B2 (en) * 2007-12-14 2012-07-24 Lam Research Corporation Methods for particle removal by single-phase and two-phase media
US20090287340A1 (en) * 2008-05-15 2009-11-19 Confluense Llc In-line effluent analysis method and apparatus for CMP process control
US8227394B2 (en) * 2008-11-07 2012-07-24 Lam Research Corporation Composition of a cleaning material for particle removal
US20100159807A1 (en) * 2008-12-22 2010-06-24 Jinru Bian Polymeric barrier removal polishing slurry
US8497210B2 (en) 2010-10-04 2013-07-30 International Business Machines Corporation Shallow trench isolation chemical mechanical planarization
US20120264302A1 (en) * 2011-04-13 2012-10-18 Chun-Wei Hsu Chemical mechanical polishing process
BR112016017033B1 (pt) 2014-01-31 2021-11-03 3M Innovative Properties Company Composição e método de limpar um artigo
US9803109B2 (en) 2015-02-03 2017-10-31 Cabot Microelectronics Corporation CMP composition for silicon nitride removal
EP3268438A1 (en) 2015-03-13 2018-01-17 3M Innovative Properties Company Composition suitable for protection comprising copolymer and hydrophilic silane
CN113004800B (zh) * 2019-12-20 2024-04-12 安集微电子（上海）有限公司 一种化学机械抛光液
WO2021231090A1 (en) * 2020-05-11 2021-11-18 Versum Materials Us, Llc Novel pad-1 n-a-bottle (pib) technology for advanced chemical-mechanical planarization (cmp) slurries and processes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797218B1 (ko) * 1998-12-25 2008-01-23 히다치 가세고교 가부시끼가이샤 Ｃｍｐ 연마제, ｃｍｐ 연마제용 첨가액 및 기판의 연마방법
JP3490038B2 (ja) * 1999-12-28 2004-01-26 Ｎｅｃエレクトロニクス株式会社 金属配線形成方法
JP4123685B2 (ja) * 2000-05-18 2008-07-23 Ｊｓｒ株式会社 化学機械研磨用水系分散体
JP2002050595A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
JP2003082380A (ja) 2001-09-07 2003-03-19 Dai Ichi Kogyo Seiyaku Co Ltd 非引火性水系切削液組成物及び非引火性水系切削液
CN101058713B (zh) * 2001-10-31 2011-02-09 日立化成工业株式会社 研磨液及研磨方法
CN100336179C (zh) * 2002-04-30 2007-09-05 日立化成工业株式会社 研磨液及研磨方法
KR100857967B1 (ko) * 2003-06-03 2008-09-10 신에쓰 가가꾸 고교 가부시끼가이샤 반사 방지막 재료, 이것을 이용한 반사 방지막 및 패턴형성 방법
US20050028450A1 (en) * 2003-08-07 2005-02-10 Wen-Qing Xu CMP slurry

Also Published As

Publication number Publication date
US20050148186A1 (en) 2005-07-07
KR20050071895A (ko) 2005-07-08
US7271088B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
US6350393B2 (en) Use of CsOH in a dielectric CMP slurry
KR100596865B1 (ko) 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의ｃｍｐ 방법
US7695637B2 (en) Slurry composition for chemical mechanical polishing and precursor composition thereof
KR100508838B1 (ko) 반도체 장치의 제조 방법 및 그의 연마액
US7833431B2 (en) Aqueous dispersion for CMP, polishing method and method for manufacturing semiconductor device
US20020019202A1 (en) Control of removal rates in CMP
TWI454561B (zh) A polishing composition for planarizing the metal layer
JP2003514061A5 (ko)
JP2004524440A (ja) 銅、タンタルおよび窒化タンタルの化学的機械的平坦化用組成物
KR20090107026A (ko) 다마신 구조 내의 알루미늄/구리 및 티타늄 연마용 조성물
TWI636129B (zh) 低缺陷化學機械硏磨組成物
KR101371853B1 (ko) 연마슬러리
US6746314B2 (en) Nitride CMP slurry having selectivity to nitride
US6475069B1 (en) Control of removal rates in CMP
US20040203252A1 (en) CMP slurry for nitride and CMP method using the same
TW201829675A (zh) 用於阻擋層平坦化之化學機械研磨液
US20040127045A1 (en) Chemical mechanical planarization of wafers or films using fixed polishing pads and a nanoparticle composition
US20060086056A1 (en) Aqueous slurry composition for chemical mechanical planarization
KR100641951B1 (ko) 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의ｃｍｐ 방법
JP2003286477A (ja) 研磨用組成物並びに研磨方法
KR20130007041A (ko) 폴리실리콘막 연마용 슬러리 조성물
KR100351442B1 (ko) Ｓｔｉ-ｃｍｐ 연마제와 이를 이용한 연마방법
Merrick et al. AN INVESTIGATION OF CERIA-BASED SLURRIES EXHIBITING REVERSE-PRESTONIAN BEHAVIOUR
See et al. COMPARISONS OF POLISHER DESIGNS ON THE PERFORMANCE OF STI PLANARIZATION
JP2003313541A (ja) 研磨用組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee