JP2007150184A - 有機膜研磨用化学的機械的研磨スラリー、化学的機械的研磨方法、ならびに半導体装置の製造方法 - Google Patents

有機膜研磨用化学的機械的研磨スラリー、化学的機械的研磨方法、ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP2007150184A
JP2007150184A JP2005345790A JP2005345790A JP2007150184A JP 2007150184 A JP2007150184 A JP 2007150184A JP 2005345790 A JP2005345790 A JP 2005345790A JP 2005345790 A JP2005345790 A JP 2005345790A JP 2007150184 A JP2007150184 A JP 2007150184A
Authority
JP
Japan
Prior art keywords
film
organic film
organic
forming
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005345790A
Other languages
English (en)
Other versions
JP4868840B2 (ja
JP2007150184A5 (ja
Inventor
Hirotaka Shida
裕貴 仕田
Yukiteru Matsui
之輝 松井
Atsushi Shigeta
厚 重田
Shinichi Hirasawa
信一 平沢
Hirokazu Kato
寛和 加藤
Masako Kinoshita
正子 木下
Takeshi Nishioka
岳 西岡
Hiroyuki Yano
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
JSR Corp
Original Assignee
Toshiba Corp
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, JSR Corp filed Critical Toshiba Corp
Priority to JP2005345790A priority Critical patent/JP4868840B2/ja
Priority to US11/563,414 priority patent/US20070128874A1/en
Priority to CN2006101606141A priority patent/CN1974636B/zh
Priority to KR1020060118781A priority patent/KR20070057009A/ko
Priority to TW095144121A priority patent/TW200734424A/zh
Publication of JP2007150184A publication Critical patent/JP2007150184A/ja
Publication of JP2007150184A5 publication Critical patent/JP2007150184A5/ja
Priority to US12/477,332 priority patent/US8119517B2/en
Application granted granted Critical
Publication of JP4868840B2 publication Critical patent/JP4868840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】有機膜の平坦性が確保できるとともに、スクラッチの発生を抑制できる有機膜研磨用化学的機械的研磨スラリーおよび化学的機械的研磨方法、ならびに、配線抵抗および配線間容量が低減され、かつ配線歩留まりの高い半導体装置の製造方法を提供する。
【解決手段】有機膜研磨用化学的機械的研磨スラリーは、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む。
【選択図】図1

Description

本発明は、有機膜研磨用化学的機械的研磨スラリー、化学的機械的研磨方法、ならびに半導体装置の製造方法に関する。
半導体装置の製造プロセスにおいては、所望の構造を形成するためにレジスト膜が用いられる。レジスト膜の膜厚はウエハ全体にわたって均一であることが要求される。例えば、半導体基板にトレンチ、あるいは絶縁膜にホールを形成した後、フォトレジストを塗布してレジスト膜を形成し、次いで、レジスト膜をリセスあるいは剥離することによって、所望の構造が得られる。
この場合、レジスト膜の膜厚は、ウエハ全体にわたって均一であることが要求される。
レジスト膜厚のバラツキは、その後に施されるリセスにおいてさらに拡大されて、デバイス形状を悪化させる。さらに、焦点深度の低下や歩留まり悪化を引き起こす。
こうしたレジスト膜厚のバラツキに起因した問題を解消すべく、レジスト塗布後に化学的機械的研磨法(CMP:Chemical Mechanical Polishing)によりレジスト膜を平坦化する方法が提案されている(例えば、特許文献1参照)。
しかしながら、平坦化時に生じるディッシングの抑制が困難であり、しかもウエハ面内の均一性が乏しい。ディッシングの面内均一性が低い場合には、その後のリセス深さのバラツキを招いて、ウエハ面内で均一に所望の形状を得ることが困難となる結果、パターンの寸法バラツキが生じる。
また、高温でベークして硬度が高められたレジスト膜を研磨する場合、実用的なプロセスマージンと生産性とを確保するために、シリカやアルミナなどの無機粒子が研磨粒子として用いられる。この場合、トレンチ内に無機粒子が残留しやすく、スクラッチが発生して、表面状態を悪化させるとともに、残留粒子がCMP後のリセス工程時のマスクになってしまうという問題がある。
特開2004―363191号公報
本発明の目的は、パターンの寸法バラツキおよび歩留まりを格段に向上させることができる有機膜研磨用化学的機械的研磨スラリーおよび化学的機械的研磨方法を提供することである。
本発明の他の目的は、平坦性が高く、かつ欠陥の少ない有機膜の平坦化方法を用いた歩留まりの高い半導体装置の製造方法を提供することである。
本発明の一態様にかかる化学的機械的研磨スラリーは、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む。
本発明の一態様にかかる化学的機械的研磨方法は、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含むスラリーを用いて有機膜を研磨する工程を含む。
本発明の一態様にかかる半導体装置の製造方法は、
基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部が形成された前記絶縁膜上に、下層膜、中間層、およびレジスト膜を順次形成する工程と、
前記レジスト膜をパターン露光する工程と、
を含み、
前記下層膜を形成する工程は、
前記凹部が形成された前記絶縁膜上に、該凹部を埋め込むように有機膜を形成する工程と、
表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて前記有機膜を化学的機械的に研磨して前記有機膜を平坦化する工程と、
を含む。
本発明の別の一態様にかかる半導体装置の製造方法は、
基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部が形成された前記絶縁膜上に、第1および第2の有機膜を含む下層膜、中間層、およびレジスト膜を順次形成する工程と、
前記レジスト膜をパターン露光する工程と、
を含み、
前記下層膜を形成する工程は、
前記凹部が形成された前記絶縁膜上に、該凹部を埋め込むように前記第1の有機膜を形成する工程と、
表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて前記第1の有機膜を化学的機械的に研磨して前記第1の有機膜を平坦化する工程と、
前記平坦化の後、前記絶縁膜および前記第1の有機膜の上方に、前記第2の有機膜を形成する工程と、を含む。
本発明の他の一態様にかかる半導体装置の製造方法は、
基板上に、有機材料を含む有機系絶縁膜を形成する工程と、
前記有機系絶縁膜上に、無機材料を含む第1および第2のハードマスクを順次積層する工程と、
前記第2のハードマスクに凹部を形成する工程と、
前記凹部が形成された第2のハードマスク上に、第1および第2の有機膜を含む下層膜、中間層およびレジスト膜を順次形成する工程と、
前記レジスト膜をパターン露光する工程と、
を含み、
前記下層膜を形成する工程は、
前記凹部が形成された前記第2のハードマスク上に、該凹部を埋め込むように前記第1の有機膜を形成する工程と、
表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて前記第1の有機膜を化学的機械的に研磨して前記第1の有機膜を平坦化する工程と、
前記平坦化の後、前記第2のハードマスクおよび前記第1の有機膜の上方に、前記第2の有機膜を形成する工程と、を含む。
本発明のさらに他の一態様にかかる半導体装置の製造方法は、
基板上に、有機材料を含む有機系絶縁膜を形成する工程と、
前記有機系絶縁膜上に、無機材料を含む第1、第2、および第3のハードマスクを順次積層する工程と、
前記第3のハードマスクに凹部を形成する工程と、
前記凹部が形成された第3のハードマスク上に、第1および第2の有機膜を含む下層膜、中間層およびレジスト膜を順次形成する工程と、
前記レジスト膜をパターン露光する工程と、
を含み、
前記下層膜を形成する工程は、
前記凹部が形成された前記第3のハードマスク上に、該凹部を埋め込むように前記第1の有機膜を形成する工程と、
表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて前記第1の有機膜を化学的機械的に研磨して前記第1の有機膜を平坦化する工程と、
前記平坦化の後、前記第3のハードマスクおよび前記第1の有機膜の上方に、前記第2の有機膜を形成する工程と、を含む。
上記態様の半導体装置の製造方法において、
前記第1の有機膜を形成する工程は、
前記第1の有機膜を形成するための材料を塗布する工程と、
前記材料を90℃乃至160℃でベークする工程と、
を含み、
前記第1および第2の有機膜を250℃乃至400℃でベークする工程をさらに含むことができる。
上記本発明の一態様にかかる有機膜研磨用化学的機械的研磨スラリーによれば、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含むことにより、有機膜を化学的機械的研磨する際に、有機膜の平坦性が確保できるとともに、スクラッチの発生を抑制できる。これにより、パターンの寸法バラツキおよび歩留まりを格段に向上させることができる。
上記本発明の一態様にかかる化学的機械的研磨方法によれば、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む有機膜研磨用化学的機械的研磨スラリーを用いて有機膜を研磨することにより、前記有機膜の平坦性が確保できるとともに、スクラッチの発生を抑制できる。これにより、パターンの寸法バラツキおよび歩留まりを格段に向上させることができる。
また、上記本発明の一態様にかかる半導体装置の製造方法によれば、平坦性が高く、かつ欠陥の少ない有機膜の平坦化方法を用いることにより、高い歩留まりの達成が可能となる。
以下、図面を参照して、本発明の実施形態について説明する。
なお、本発明は、下記の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変型例も包含する。
1.有機膜研磨用化学的機械的研磨スラリー
本発明の一実施形態においては、表面に官能基を有するポリマー粒子と、水溶性高分子とを含む有機膜研磨用化学的機械的研磨スラリー(以下、「有機膜研磨用CMPスラリー」ともいう)が用いられる。有機膜研磨用化学的機械的研磨スラリーは、特に、高速ロジックLSI、システムLSI、メモリ・ロジック混載LSIなどの高速デバイスなどの製造に用いる場合に好適である。
以下、本実施形態の有機膜研磨用CMPスラリーの構成成分および具体例について説明する。
1−1.表面に官能基を有するポリマー粒子(以下、「ポリマー粒子」と称する)
ポリマー粒子は、樹脂をベースとする粒子である。ここで、ポリマー粒子は、例えば、PMMA(ポリメチルメタクリレート)等のアクリル系樹脂、PST(ポリスチレン)系樹脂、ユリア樹脂、メラミン樹脂、ポリアセタール樹脂、ポリカーボネイト樹脂、およびこれらの複合樹脂からなる群から選択される少なくとも1種類以上の樹脂を含むことができる。特に、CMPに適した硬度および弾性を有することから、ポリマー粒子は、PMMA、PST、あるいはスチレンアクリル共重合体を含む粒子であるのが好ましい。
本発明においては、ポリマー粒子を重合する際に全モノマーの0.1〜20重量%、好ましくは1〜10重量%の割合で官能基を有するエチレン性不飽和モノマーを含有させることにより、表面に官能基を有するポリマー粒子を製造することができる。ここで官能基を有するエチレン性不飽和モノマーとは、例えば、(メタ)アクリル酸、イタコン酸、マレイン酸、無水マレイン酸等のカルボキシル基含有不飽和単量体あるいはその無水物類;
ヒドロキシメチル(メタ)アクリレート、2−ヒドロキシエチル(メタ)アクリレート等の2価アルコールのヒドロキシアルキルモノ(メタ)アクリレート類;
グリセリンのモノ−またはジ−(メタ)アクリレート、トリメチロールプロパンのモノ−またはジ−(メタ)アクリレート等の3価以上の多価アルコールの遊離水酸基含有(メタ)アクリレート類;
アリルグリシジルエーテル、グリシジル(メタ)アクリレート等の不飽和エポキシ化合物;
(メタ)アクリルアミド、N−メトキシメチル(メタ)アクリルアミド、マレイン酸アミド、マレイミド等の不飽和カルボン酸のアミドあるいはイミド類;
N−メチロール(メタ)アクリルアミド、N、N−ジメチロール(メタ)アクリルアミド等のN−メチロール化不飽和カルボン酸アミド類;
2−ジメチルアミノエチルアクリルアミド、2−ジエチルアミノエチルアクリルアミド、2−ジメチルアミノプロピルアクリルアミド等のアミノアルキル基含有アクリルアミド類;
2−ジメチルアミノエチル(メタ)アクリレート、2−ジエチルアミノエチル(メタ)アクリレート、2−ジメチルアミノプロピル(メタ)アクリレート等のアミノアルキル基含有(メタ)アクリレート類;
などが挙げられる。
これらのうち、(メタ)アクリル酸、2−ヒドロキシエチル(メタ)アクリレート、(メタ)アクリルアミドなどが好ましく、特に(メタ)アクリル酸が好ましい。これら官能基を有するエチレン性不飽和モノマーは、単独で使用することができ、また、2種以上を組み合わせて使用することができる。
前記ポリマー粒子は架橋構造を有しても良い。ポリマー粒子が架橋構造を有していることにより、粒子の硬度および弾性を高めることができ、よりCMPに適したポリマー粒子とすることができる。架橋構造を有するポリマー粒子は、例えば、ポリマー粒子を重合する際に、多官能性モノマーを用いることにより得ることができる。ここで、「多官能性モノマー」とは、2個以上の重合性不飽和結合を有するモノマーである。このような多官能性モノマーとしては、たとえば、ジビニル芳香族化合物、多価(メタ)アクリレート等を挙げることができる。
多官能性モノマーは、架橋ポリマー粒子を重合する際に、全モノマーの1〜50重量%、好ましくは5〜30重量%の割合で含有されることにより、得られる架橋ポリマー粒子の硬度および弾性を高めることができ、本プロセスにおいて、有機膜の研磨速度を高める効果を有する。
尚、架橋構造を有するポリマー粒子は溶剤に不溶なポリマーとなるため、例えばトルエン不溶分は95重量%以上、好ましくは98重量%以上となる。このように、ポリマー粒子のトルエン不溶分が95重量%以上であることにより、粒子の硬度および弾性を高めることができ、よりCMPに適したポリマー粒子であるということもできる。なお、トルエン不溶分はトルエン100g中にポリマー粒子0.3gを添加し、50℃で2時間攪拌した後のポリマー粒子の不溶解分を測定することによって求められる。
こうしたポリマー粒子の表面には、アニオン系、カチオン系、両性系、および非イオン系官能基から選択される少なくとも1種の官能基が導入される。アニオン系官能基としては、例えば、カルボン酸型、スルホン酸型、硫酸エステル型、リン酸エステル型等が挙げられ、カチオン系官能基としては、例えば、アミン塩型、第4級アンモニウム塩型等が挙げられる。両性型官能基としては、例えば、アルカノールアミド型、カルボキシベタイン型、およびグリシン型等が挙げられ、非イオン系官能基としては、例えば、エーテル型、エステル型等が挙げられる。粒子の製造が容易であることから、カルボキシル型が特に好ましい。
表面にカルボキシル基(COOH)を有するポリマー粒子の場合、カルボキシル基がスラリー中でCOOH→COO+Hと解離して、粒子の表面がマイナスに帯電する。このため、電気的反発力により粒子同士の凝集を防ぎ、分散性を高めて寿命を長くすることが可能である。また、カルボキシル基がポリマー粒子の表面に存在することによって、界面活性剤を添加することなく、粒子同士の電気的反発力により分散性を高めることができる。
粒子の分散性の確保は、研磨特性上、さらには保存安定性の観点から非常に重要な要因である。粒子が良好に分散されていない場合には、粗大粒子が形成されてスクラッチの原因となるおそれがある。あるいは、スラリーがハードケーキ化して、保存安定性が悪化してしまう。
本発明において、ポリマー粒子をより安定して分散させるためには、ζ電位の絶対値が所定値以上であることが好ましい。具体的には、ζ電位の絶対値は20mV程度以上であることが望まれる。
また、ポリマー粒子の表面におけるカルボキシル基の量は0.01mol/kg以上であることが好ましく、0.05〜1.0mol/kgであることがより好ましい。
本発明においてポリマー粒子の平均粒子径が5μmを越える場合、あるいは10nm未満の場合には、粒子の分散性を制御するのが困難になり、スラリーが沈降しやすくなる。したがって、本発明の実施形態においては、ポリマー粒子の平均粒子径は10nm以上でかつ5μm以下であるのが好ましく、30nm以上500nm以下であるのがより好ましい。
また、本実施形態にかかる有機膜研磨用CMPスラリーにおいて、ポリマー粒子の濃度は、好ましくは、0.01〜10重量%、より好ましくは、0.1〜5重量%、さらに好ましくは、0.3〜3重量%である。ここで、ポリマー粒子の濃度が0.01重量%に満たない場合、研磨速度が極端に低下することがあり、一方、10重量%を超える場合、ディッシングが悪化することがある。
1−2.水溶性高分子
本実施形態に係る有機膜研磨用CMPスラリーに含有される水溶性高分子としては、限定されないが、例えば、メチルセルロース、メチルヒドロキシエチルセルロース、メチルヒドロキシプロピルセルロース、ヒドロキシエチルセルロース、ヒドロキシプロピルセルロース、カルボキシメチルセルロース、カルボキシエチルセルロース、カルボキシメチルヒドロキシエチルセルロース等の水溶性セルロース類;、キトサン、ヒアルロン酸、コンドロイチン、コンドロイチン硫酸、コンドロイチンポリ硫酸、デルマタン硫酸、ヘパリン、ケラタン硫酸、ケラタンポリ硫酸、デンプン、デキストリン、ポリデキストロース、キサンタンガム、グアーガム等の水溶性多糖類;の他、ポリエチレングリコール、ポリエチレンイミン、ポリビニルピロリドン、ポリビニルアルコール、ポリアクリル酸およびその塩、ポリアクリルアミド、ポリエチレンオキシド等の水溶性高分子が挙げられ、これらのうち、高い平坦性が得られる、ポリビニルアルコール、ポリビニルピロリドンが好ましい。これらの水溶性高分子は、単独で使用することができ、また、2種以上を混合して使用することができる。
水溶性高分子の分子量は、好ましくは、500〜1,000,000であり、より好ましくは1,000〜500,000であり、さらに好ましくは、5,000〜300,000である。ここで、水溶性高分子の分子量が500未満であると、レジスト(有機膜)との相互作用が弱く、吸着効果が弱くなり、保護効果が小さくなって、ディッシングを抑制することができないことがある。一方、水溶性高分子の分子量が1,000,000を超えると、吸着効果が大きくなりすぎて、研磨速度が低下する他、粘性が高くなりすぎて、スラリー供給が困難になることがある。
本実施形態にかかる有機膜研磨用CMPスラリーにおいて、水溶性高分子の濃度は、0.001〜10重量%、好ましくは、0.01〜1重量%、さらに好ましくは、0.05〜0.5重量%である。ここで、水溶性高分子の濃度が0.001重量%に満たない場合、研磨布とウエハとの間の潤滑剤として機能せず、膜剥がれを発生させると同時に、ディッシングを抑制することができないことがある。一方、水溶性高分子の濃度が10重量%を超えると、レジスト(有機膜)への過度の吸着により、研磨速度が極端に低下することがある。
1−3.その他の成分
本実施形態にかかる有機膜研磨用CMPスラリー中には、酸化剤、有機酸あるいは界面活性剤といった添加剤を、通常用いられている量で必要に応じて配合してもよい。
また、本実施形態にかかる有機膜研磨用CMPスラリーは、pHが2以上8以下に規定されていてもよい。pHが2未満の場合には、COOH等の官能基が解離しづらく分散性が悪化することがある。一方、pHが8を超えると、レジスト(有機膜)への化学的ダメージが大きくなってディッシングが増大することがある。
例えば、pH調整剤を適宜配合することによって、本実施形態にかかる有機膜研磨用CMPスラリーを上述した範囲のpHに調整することができる。pH調整剤としては、例えば、無機酸(例えば、硝酸、リン酸、塩酸、硫酸)、有機酸(例えばクエン酸)等を用いることができる。
1−4.有機膜研磨用CMPスラリーの作用効果
1−4−1.従来技術
本実施形態の有機膜研磨用CMPスラリーの作用効果を説明するにあたり、まず、比較対照として、従来技術における有機膜の研磨について説明する。
近年、半導体集積回路装置における金属配線の配線抵抗および配線間容量を低減するために、ダマシン配線が主流となっている。
このダマシン配線においては、工程数削減や歩留まり向上の観点から、配線溝とコンタクト(ビア)とを一括して加工するいわゆる「デュアルダマシン構造」が採用されている。デュアルダマシン構造としては、加工形状の制御性等の観点から、配線部およびビア部の低誘電膜を2種類の異種材料とするハイブリッド構造が採用されつつある。
ハイブリッド構造を用いたデュアルダマシン構造は、複数種類の無機膜からなるハードマスクを用いたデュアルハードマスク法またはトリプルハードマスク法によって形成することができる。
こうした加工プロセスにおいて、段差のある下地上にパターンを形成する際には、いわゆる多層レジスト法、とくに下層膜、中間層、レジスト膜の3層レジスト法が広く利用される。すなわち、下地段差を下層膜、中間層により平坦化した後、レジスト膜をパターニングする手法である。
従来技術では、下層膜に用いられる有機膜(レジスト)の平坦化は、孔パターン(ビア)を形成した後に溝パターン(トレンチ)を形成する「ビア先形成」、いわゆる「ビアファースト」のデュアルダマシンプロセスで用いられていた。
その際、有機膜の研磨は、ポリマー粒子のみを含有するスラリーで行われていた。なぜなら、有機膜が埋め込まれるビアホールのサイズが、ポリマー粒子のサイズよりも小さかったため、ポリマー粒子がビアホール内に侵入することなく、ディッシングの拡大を抑制できたからである。すなわち、ポリマー粒子の径がビアホールの径より大きくなるように調整することにより、ディッシングを容易に抑制することができた(例えば、上記特許文献1参照)。
しかしながら、ハイブリッドデュアルダマシンプロセスでは、配線溝の加工をビアホールの加工よりも先に行なう(トレンチマスクの形成をビアパターンの形成よりも先に行なう)、いわゆる「トレンチマスクファースト」のデュアルダマシンプロセスが主流となっている。
図2は、ポリマー粒子のみで第1の有機膜9を平坦化する場合の研磨機構を模式的に示す断面図である。すなわち、第1のハードマスク5の上に第2のハードマスク6が積層され、第1および第2のハードマスク5,6には配線溝パターン8a,8bが形成され、さらにその上に第1の有機膜9が形成されている。
ここで、配線溝パターン8a,8b間の溝の幅は数μm〜数100μmである。このような、数μm〜数100μmの溝幅を有する配線溝に埋め込まれた第1の有機膜9をポリマー粒子17のみを用いて平坦化すると、図2に示すように、溝幅がポリマー粒子17の径よりも大きいため、ポリマー粒子17が配線溝内に進入し、ディッシングを拡大させてしまう。その結果、第1の有機膜9の平坦性を確保することができず、その後のビアパターンのリソグラフィー工程においてフォーカスエラーの原因となる。
下層膜に用いられる第1の有機膜9としては、例えば、埋め込み特性に優れるノボラック樹脂を主成分とするi線用レジスト(例えば、商品名「IX370G」,JSR(株)製)や、加工変換差が小さく、ArFエキシマレーザーを用いたリソグラフィーにも反射防止膜として機能しうるシクロヘキサノンを主成分とする有機膜(例えば、商品名「CT01」,JSR(株)製)が広く用いられている。
これらの有機膜は、塗布後に行なうベーク中の温度により、膜硬度が大きく変化する。すなわち、高温でベークを行なうほど有機膜中のポリマーの架橋が進み、硬度が高くなる。
上記配線パターンに対する有機膜のディッシングを抑制するために、有機膜を300℃程度の高温でベークして熱硬化する方法も考えられる。しかしながら、この場合、化学的機械的研磨に用いられるポリマー粒子は一般に、有機膜(レジスト)の硬度に対して非常に柔らかすぎるため、研磨速度はほとんどゼロである。すなわち、ポリマー粒子をベースとするスラリーを用いて有機膜を研磨するには、160℃以下の低温領域でのベークが必須となる。
1−4−2.作用効果
これに対して、本実施形態の有機膜研磨用化学的機械的研磨スラリーは、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む。このように、表面に官能基を有するポリマー粒子と、水溶性高分子と、を含むスラリーで研磨を行なうことにより、配線パターンに対する第1の有機膜9のディッシングを20nm以下にまで抑制することが可能となり、第1の有機膜9の平坦性を格段に改善することができる。
また、上述の従来技術において、ポリマー粒子のみを用いて研磨を行なう場合、図2に示すように、ポリマー粒子17と第1の有機膜9との間に大きな摩擦力が発生する状態で第1の有機膜9を剥ぎ取りながら研磨が進行する。
これに対して、本実施形態の有機膜研磨用化学的機械的研磨スラリーを用いて第1の有機膜9の研磨を行なう場合、図1に示すように、水溶性高分子19が第1の有機膜9と研磨パッド18との間で潤滑剤として機能するため、粒子(表面に官能基を有するポリマー粒子)17と第1の有機膜9との間の摩擦を下げ、第1の有機膜9を段階的に除去することができる。また、これに加えて、水溶性高分子19が第1の有機膜9の表面に吸着することにより、第1の有機膜9の表面を粒子17から保護することができる。
その結果、後述する実施例1乃至6として表1に示すように、表面に官能基を有するポリマー粒子17および水溶性高分子を含むスラリーを用いることにより、第1の有機膜9の平坦性が確保できるとともに、表面に官能基を有するポリマー粒子17の軟性によりスクラッチの発生を抑制できる。さらに、表面に官能基を有するポリマー粒子17がレジスト(第1の有機膜9)と同質であることにより、ポリマー粒子17が残留しても、その後の加工において、研磨粒子としてアルミナ粒子を用いた場合のようにエッチングマスクとなることがなく、粒子残留に対するリスクを低減することが可能となる。その結果、後工程のビアのリソグラフィーにおいて、フォーカスエラーを低減して、歩留まりを格段に向上させることが可能となる。
一方、後述する比較例3および比較例6として表1に示すように、水溶性高分子のみで研磨を行っても、上記メカニズムによりディッシングを20nm以下に抑制することはできるが、研磨速度が非常に遅くなる。したがって、実用的な研磨速度を得るためには、表面に官能基を有するポリマー粒子と水溶性高分子との併用が必要である。
なお、第1の有機膜は、配線溝パターン外でハードマスクが露出するまで平坦化されてもよいし、あるいは、配線溝パターン外でもハードマスク上に第1の有機膜が残存している段階で第1の有機膜の平坦化を終了してもよい。後者の場合、第2の有機膜は、第2のハードマスク上に第1の有機膜を介して適宜形成すればよい。
1−5.有機膜研磨用CMPスラリーの具体例
以下、有機膜研磨用CMPスラリーの具体例およびその製造方法について説明するが、本発明の有機膜研磨用CMPスラリーはこれらに限定されない。
なお、トルエン不溶分は以下の方法により測定された。すなわち、ポリマー粒子0.3gをトルエン100gに添加し、50℃で2時間攪拌した後、ろ紙にてろ過し、残分(不溶解分)を乾燥して、重量測定し、トルエン添加前の重量(0.3g)に対するトルエン溶解後の不溶解分の重量の割合をトルエン不溶分とした。
1−5−1.スラリー1
まず、スチレン92重量部、メタクリル酸4重量部、ヒドロキシエチルアクリレート4重量部、ラウリル硫酸アンモニウム0.1重量部、過硫酸アンモニウム0.5重量部、およびイオン交換水400重量部を、容量2リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら70℃に昇温して、6時間重合させた。これによって、表面にカルボキシル基及びヒドロキシル基を有する平均粒子径200nmのポリスチレン系粒子(PST系粒子)が得られた。得られたPST系粒子のトルエン不溶分は10重量%であった。
このPST系粒子を0.83重量%の濃度で純水に分散させ、分子量17600のポリビニルアルコール(水溶性高分子)を0.16重量%添加して、有機膜研磨用CMPスラリー1を得た。
1−5−2.スラリー2
上記方法にて、平均粒子径200nmのPST系粒子を得た後、このPST系粒子を0.83重量%の濃度で純水に分散させ、分子量120000のポリビニルピロリドン(水溶性高分子)を0.16重量%添加して、有機膜研磨用CMPスラリー2を得た。
1−5−3.スラリー3
まず、スチレン77重量部、アクリル酸3重量部、ジビニルベンゼン20重量部、ドデシルベンゼンスルホン酸アンモニウム2.0重量部、過硫酸アンモニウム1.0重量部、およびイオン交換水400重量部を、容量2リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら70℃に昇温して、6時間重合させた。これによって、表面にカルボキシル基を有する平均粒子径50nmの架橋PST系粒子(架橋ポリマー粒子)が得られた。得られた架橋PST系粒子のトルエン不溶分は98重量%であった。
この架橋PST系粒子を0.83重量%の濃度で純水に分散させ、分子量17600のポリビニルアルコール(水溶性高分子)を0.16重量%添加して、有機膜研磨用CMPスラリー3を得た。
1−5−4.スラリー4
まず、メチルメタクリレート35重量部、スチレン35重量部、メタクリル酸5重量部、トリメチロールプロパントリメタクリレート25重量部、ドデシルベンゼンスルホン酸アンモニウム0.5重量部、過硫酸アンモニウム0.5重量部、およびイオン交換水400重量部を、容量2リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら70℃に昇温して、6時間重合させた。これによって、表面にカルボキシル基を有する平均粒子径100nmの架橋スチレンアクリル系粒子(架橋ポリマー粒子)が得られた。得られた架橋スチレンアクリル系粒子のトルエン不溶分は97重量%であった。
この架橋スチレンアクリル系粒子を1.67重量%の濃度で純水に分散させ、分子量17600のポリビニルアルコール(水溶性高分子)を0.33重量%添加して、有機膜研磨用CMPスラリー4を得た。
2.実施例
以下、本発明の実施例について説明するが、本発明は以下の実施例に限定されない。以下の実施例では、具体的には、図3乃至図11を参照して、本実施形態の有機膜研磨用CMPスラリーを用いた化学的機械的研磨方法および半導体装置の製造方法について説明する。
2−1.実施例1
本実施例では、CMPによる有機膜の平坦化を導入した、ArFエキシマレーザーを用いるデュアルハードマスク法によるハイブリッドデュアルダマシン加工方法について説明する。
また、本実施例では、上述のスラリー1を用いて第1の有機膜9を化学的機械的に研磨する場合について説明する。
まず、図3に表したように、素子(図示せず)が形成された半導体基板20上に、有機系絶縁膜4と、無機材料を含む第1、第2のハードマスク5,6とを順次形成し、凹部としての配線溝パターン8aおよび8bを第2のハードマスク6に形成した。図示する例においては、有機系絶縁膜4は、第1の有機系絶縁膜2および第2の有機系絶縁膜3の二層構造であり、これらの下層にはエッチングストッパ膜1が形成されている。
図示していないが、エッチングストッパ膜1と半導体基板20との間には、第1の配線層が埋め込み形成された層間絶縁膜が設けられている。層間絶縁膜としては、例えば酸化シリコン膜を用いることができ、バリア層を介してCuを埋め込むことによって第1の配線層が形成される。エッチングストッパ膜1は、このCuの拡散を防止する作用も有しており、例えばSiN膜を堆積して形成することができる。
第1の有機系絶縁膜2および第2の有機系絶縁膜3としては、それぞれSiOCおよびPAE(ポリアリールエーテル)をそれぞれPE−CVD(plasma enhancement Chemical Vapor Deposition)法およびスピン塗布法により堆積して形成した。有機膜の材料としては、ポリアリールエーテル(アライドシグナル社製(商品名:FLARE)、ダウケミカル社製(商品名:SiLK))、ベンゾシクロブテン(ダウケミカル社製)およびポリイミド等を用いることもできる。第1および第2の有機系絶縁膜2,3の膜厚は特に限定されず、50〜400nmの範囲内で選択すればよい。
なお、CVD法により形成される有機膜の材料としては、コーラル(商品名、ノベラス社製)、オーロラ(商品名、エー・エス・エム社製)、およびブラックダイアモンド(商品名、アプライドマテリアル社製)等が知られており、塗布法により形成される有機膜の材料としては、LKD(商品名,JSR(株)製)、メチルシルセスキオキサン等が知られている。
第1および第2の有機系絶縁膜2,3から構成される有機系絶縁膜4上に、CVD法によって、シラン系SiO膜を第1のハードマスク5として形成した。第2のハードマスク6としては、例えばSiN膜を用いることができる。なお、いずれの材料を用いて、第1および第2のハードマスク5,6を形成してもよく、またさらに、シリコン炭化膜によりハードマスクを形成することもできる。ここでは、第1および第2のハードマスク5,6の膜厚は、それぞれ160nm、50nmとした。
レジストパターン(図示せず)を第2のハードマスク6上に形成し、CH/CF/Ar/Oのガスを用いて、この第2のハードマスク6をドライエッチングすることによって、図3に示すように、凹部としての配線溝パターン8aおよび8bを形成した。図3には示されていないが、このとき、第2のハードマスク6の加工時に第1のハードマスク5との選択比が十分とれないため、第1のハードマスク5を10nm程度オーバーエッチングした。
配線溝パターン8aおよび8bの幅は、それぞれ3000nmおよび90nmであった。
配線溝パターン8a,8bが設けられた第2のハードマスク6上に、図4に示すように第1の有機膜9を形成した。第1の有機膜9は、底面においてはSiHを原料として形成した第1のハードマスク5と接触することになる。第1の有機膜9の形成にあたっては、まず、ノボラック系樹脂を主成分とする材料(レジスト(商品名:IX370G,JSR(株)製))を塗布して、膜厚300nmの塗布膜を形成した。これを、130℃で60秒間ソフトベークを行なうことにより、第1の有機膜9を得た。
ノボラック系樹脂を主成分とする有機膜は、例えばシクロヘキサノンを主成分とする有機膜(商品名:CT01,JSR(株)製)よりも、平坦化を容易に行なうことができる点で好ましい。さらに、ノボラック系樹脂を主成分とする有機膜は、シクロヘキサノンを主成分とする有機膜よりも第1のハードマスク5との密着力が強く、CMP時の剥がれも比較的少ない。よって、第1の有機膜9は、ノボラック系樹脂を主成分とする有機膜であることが好ましい。
ここで、ベーク温度は、90℃〜160℃で行なう。これは、160℃を超える温度領域でベークを行なうと、得られる第1の有機膜9の硬度が高くなりすぎ、柔らかい樹脂砥粒による研磨が困難になるためであり、逆に90℃未満であると、溶剤が抜けきらず、下層膜として機能しないからである。
第1の有機膜9の表面は、図4に示されるように、配線溝パターン8aを反映した段差10が生じており、その深さは60nm程度であった。段差10が第2のハードマスク6の膜厚:50nmよりも大きいのは、上述したように、第1のハードマスク5のオーバーエッチングによるためである。
本実施例においては、図5に示されるように、CMPを用いてこの段差10を平坦化した後、図6に示されるように、有機膜(第2の有機膜11)を堆積して下層膜12を形成する。
CMP装置(商品名:EPO−222、(株)荏原製作所製)を用いて、第1の有機膜9の研磨を行なった。研磨パッドが貼付されたターンテーブルを30rpmで回転させつつ、半導体ウエハを保持したトップリングを100gf/cmの研磨荷重で当接させた。研磨パッドとしては、IC1000/Suba4000(ニッタ・ハース社製)を用い、トップリングは31rpmの回転数で回転させた。研磨パッド上に300cc/minの流量で前記スラリー1を供給して180秒間の研磨を行なった。その結果、平坦性は20nm以下に抑制することができた。
なお、第1の有機膜9を平坦化する際には、必ずしも第2のハードマスク6が露出するまで第1の有機膜9を研磨する必要はない。第1の有機膜9が第2のハードマスク6上に残っている場合(アンダーポリッシュ)に比べ、第2のハードマスク6が露出した後(オーバーポリッシュ)は平坦性が悪化しやすい。なぜなら、第2のハードマスク6(SiN)の硬度(18GPa)に比べて、第1の有機膜9の硬度が0.4GPaと非常に脆弱なため、研磨布の弾性変形によりディッシングが進行しやすいためである。
さらに、図6に示すように、CT01を塗布して第2の有機膜(レジスト)11を形成して、さらに300℃で60秒間ベークを行ない、第1の有機膜9および第2の有機膜11からなる下層膜12を得た。ここで、300nmの厚さを有する第2の有機膜11を形成した。
第1の有機膜9上に第2の有機膜11を形成すること(すなわち、埋め込み特性と平坦化特性にすぐれるIX370G(第1の有機膜9の原材料)と、ArFエキシマレーザーによるリソグラフィーの際に反射防止膜として機能し得るCT01(第2の有機膜11の原材料)とを併用すること)により、リソグラフィー性能を改善することができる。
また、第2の有機膜11を塗布した後、下層膜12を300℃で60秒間ベークすることにより、その後エッチングプロセスにおいて、熱硬化によりエッチング耐性を高めることができる。
このベーク温度は、250℃〜400℃で行なうのが好ましい。250℃未満であると、熱硬化が不十分である場合があり、一方、400℃を超えると、有機膜を構成するポリマーが分解してしまう場合がある。
上記のように下層膜12を形成した後、続いて、中間層13としてのSOG(Spin on glass)膜、およびレジスト膜14を順次形成した。ここでは、中間層13およびレジスト膜14の膜厚は、それぞれ45nmおよび200nmとした。
その後、所定の孔パターンを有する露光マスクを介して、ArFエキシマレーザーによりレジスト膜14に露光を行なった。
図7は、露光時のフォーカスエラーの配線幅依存性を示す。図7において実線cで示すように、この際、CMPによる平坦化に起因して、配線幅3000nmの配線溝パターン8aにビアを形成する場合におけるフォーカスエラーは、20nm以下に抑制された。その結果、本実施例によれば、パターンの寸法バラツキを格段に高めることができた。
次いで、中間層13および下層膜12をドライエッチングによりパターン化し、レジストパターンを剥離した。パターン化された中間層13および下層膜12をマスクとして、第1のハードマスク5にドライエッチングにより接続孔15を形成した。エッチングガスとしては、CHF/Ar/Oのガスを用いた。なお、第1のハードマスク5を加工する際、中間層13は除去された。さらに、NHのガスを用いてドライエッチングを行ない、図8に示すように、第2の有機系絶縁膜3に接続孔15を形成した。なお、下層膜12は、第2の有機系絶縁膜3を加工する際に除去された。
次に、C/Ar/Oのガスを用いてドライエッチングを行ない、図9に示すように第1のハードマスク5に配線溝16を形成した。このとき、エッチングストッパ膜1に達するように第1の有機系絶縁膜2に接続孔15が形成された。次に、NHのガスを用いたドライエッチングにより、図10に示すように、第2の有機系絶縁膜3に配線溝16が形成された。
最後に、CH/CF/Ar/Oのガスを用いて、図11に示すように、第2のハードマスク6を除去した。このとき、接続孔15底部のエッチングストッパ膜1も除去された。
その後、接続孔15および配線溝16といった凹部の内面にバリア層(図示せず)を形成して、凹部内にCu(図示せず)を埋め込んだ後、第1のハードマスク5としての酸化シリコン膜上の余分なCu膜およびバリア層を除去する。こうして凹部内にCuダマシン配線を形成して、ハイブリッドデュアルダマシン配線が形成された。
本実施例においては、第1の有機膜9上にさらに第2の有機膜11を形成して多層化する前に、この第1の有機膜9をCMPにより平坦化した。したがって、露光時における焦点深度の損失を20nm以下に抑制することができ、パターンの寸法バラツキおよび歩留まりを格段に向上させることができた。
なお、表1中の配線歩留まりの表記において、「S」は歩留まり90%以上を表し、「A」は歩留まり80%以上を表し、「B」は歩留まり70%以下を示す。
2−2.比較例1
本比較例では、下層膜の平坦化を行なわない従来の手法により、ハイブリッドデュアルダマシン配線の形成を試みた。
まず、上述した手法により図3に示す構造を得た後、図12に示すように、下層膜12、SOGからなる中間層13、およびレジスト膜14を第2のハードマスク6上に順次形成した。第2のハードマスク6は膜厚50nmで形成した。
第2のハードマスク6には、上述の実施例1と同様に、幅3000nmの配線溝パターン8aおよび幅90nmの配線溝パターン8bが設けられている。下層膜12は、第1の有機膜9の平坦化を行なわない以外は、上述の実施例1と同様の方法により形成した。
図12に表したように、幅3000nmの配線溝パターン8a上における下層膜12の膜厚は、幅90nmの配線溝パターン8b上における下層膜12の膜厚よりも薄く、その差は60nm程度であった。これは必然的に焦点深度を低下させ、ひいては寸法バラツキおよび歩留まり低下の原因となる。
引き続き、所定の露光マスクを介して、ArFエキシマレーザーによりレジスト膜14に露光を施した。この場合の配線溝パターンの幅(配線幅)と焦点深度の損失との関係を、図7に破線dとして示した。幅3000nmの配線溝パターン(8a)における焦点深度の損失は80nmにも及び、フォーカスエラーとなる。
2−3.実施例2
本実施例では、実施例1と同様に、CMPによる有機膜の平坦化を導入した、ArFエキシマレーザーを用いるデュアルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
また、本実施例では、上述のスラリー3を用いて第1の有機膜9を化学的機械的に研磨した。
より具体的には、実施例1で述べた方法により、第2のハードマスク6(SiN膜)に配線溝パターン8a,8bを形成し、第1の有機膜9を塗布により形成し、CMP法により第1の有機膜9を平坦化した。
本実施例では、CMPスラリーとしてスラリー3を用いた以外は、実施例1に述べた装置、研磨布、荷重、回転数にて平坦化を行なった。すなわち、砥粒として、実施例1で使用したポリマー粒子よりも小粒子径である平均粒子径50nmの架橋PST系粒子(架橋ポリマー粒子)と、分子量17600のポリビニルアルコール(PVA)とを混合したスラリー(スラリー3)を用いた。
表1に示すように、小粒子径の架橋PST系粒子を用いることにより、有機膜の研磨速度を4倍程度に格段に向上させることができた。これは、ポリマー粒子が架橋構造を有することで粒子の硬度が高まったこと、また小粒子径化により、砥粒濃度が同じ重量%濃度でも、有機膜9と接触する粒子の表面積が増加し、実質的に作用する粒子数が増すためであると思われる。さらに、粒子1個あたりの有機膜9に対する切込み深さが減少するため、特に第2のハードマスク6(SiN膜)が露出してからのディッシングの進行を抑制することができた。
SiN膜が露出してから、スラリー3を用いて60秒間オーバーポリッシュを行った。これにより、幅3000nmの配線溝パターン8aに対するディッシングを10nm未満に抑制することができた。
次いで、実施例1と同様に、第2の有機膜11としてCT01を再度塗布して、第1の有機膜9および第2の有機膜11からなる下層膜12を得た。続いて、中間層13としてのSOG膜、およびレジスト膜14を順次形成した。なお、第2の有機膜11、中間層13およびレジスト膜14の膜厚は、それぞれ上記実施例1と同じとした。
その後、所定の孔パターンを有する露光マスクを介して、ArFエキシマレーザーによりレジスト膜14に露光を行なった。この際、CMPによる第1の有機膜9の平坦化に起因して、幅3000nmの配線溝パターン8aにおいてのビア形成におけるフォーカスエラーは、10nm以下に抑制された。その結果、本実施例によれば、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。
2−4.比較例2
本比較例では、実施例1で述べた方法により、第2のハードマスク6に配線溝パターン8a,8bを形成し、第1の有機膜9を形成するための材料としてIX370Gを塗布により形成し、130℃で60秒間ソフトベークを行なった後、300℃で60秒間ハードベークを行なうことにより、第1の有機膜9を得た。
その後、CMP法により第1の有機膜9の平坦化を行なった。第1の有機膜9の平坦化は、実施例1に述べた装置、研磨布、荷重、回転数で行なうが、CMPスラリーとして、平均粒子径200nmのPST系粒子のみを用いた。このPST系粒子はスラリー1に含有される粒子である。
このとき、第1の有機膜9の研磨速度は、1nm/min以下であった。その理由としては、第1の有機膜9を300℃で60秒間のハードベークにより熱硬化しているため、柔らかいポリマー粒子(PST系粒子)を用いて研磨できないことが考えられる。以上により、本比較例による方法を用いた第1の有機膜9の平坦化は不可能であり、ビアのリソグラフィー時のフォーカスエラーを低減することは困難であり、歩留まりも改善しなかった。
2−5.比較例3
本比較例においては、上記比較例2において、CMPスラリーとして、平均粒子径200nmのPST系粒子のかわりに、分子量17600のポリビニルアルコールを用いた以外は、上記比較例2と同様の操作を行なった。
その際、第1の有機膜9の研磨速度は、比較例2と同様に1nm/min以下であった。その理由としては、300℃で60秒間のハードベークにより第1の有機膜9を熱硬化しているため、研磨粒子を含まないポリビニルアルコールからなるスラリーでは研磨できないことが挙げられる。以上により、本比較例においては、第1の有機膜9の平坦化は不可能であり、リソグラフィー時のフォーカスエラーを低減することは困難であり、歩留まりも改善しなかった。なお、PST系粒子およびポリビニルアルコールを併用したスラリーを用いて研磨を行なった場合においても同様の結果が得られた。
2−6.比較例4
本比較例においては、CMPスラリーとして、平均粒子径200nmのPST系粒子のかわりに、1次粒子径30nmのγアルミナ粒子を用いた以外は、上記比較例2と同様の方法により第1の有機膜9の研磨を行なった。
ここで、第1の有機膜9の研磨速度は300nm/min程度であり、平坦性は10nm以下であった。その理由としては、ハードベークにより熱硬化した第1の有機膜9は、硬くて研磨力のあるアルミナ粒子を用いて除去可能であり、高硬度の膜は平坦化に有利であるとともに、親水性のアルミナ粒子と疎水性の有機膜(第1の有機膜9)との反発により溝内の粒子が滞留せず、ディッシングを抑制できるからである。その結果、リソグラフィー時のフォーカスエラーを格段に低減することができた。
しかしながら、本比較例では、アルミナ粒子によるスクラッチがハードマスクにまで及び、加工形状の異常を誘発した。このCMP後のスクラッチ数を光学検査装置(KLAテンコール社製;KLA2129)にて測定したところ、実施例1が0.34個/cmであったのに対し、本比較例では449個/cmであった。また、砥粒が第1の有機膜9やハードマスクの上に残留し、この砥粒残渣がその後のエッチング工程でマスクとなって加工形状の異常を引き起こす結果、配線歩留まりが低下した。
2−7.比較例5
本比較例では、実施例1で述べた方法と同様の方法にて、第2ハードマスク6(SiN膜)に配線溝パターン8a,8bを形成し、IX370Gを塗布し、130℃で60秒間ソフトベークを行なうことにより、第1の有機膜9を得た。
その後、CMPスラリーとして、平均粒子径200nmのPST系粒子を用いて研磨を試みた。
このときの研磨速度は、1μm/min以上であった。その理由としては、低温(130℃)でベークすることにより第1の有機膜9を形成したので、第1の有機膜9の強度が小さく脆弱なため、やわらかいポリマー粒子(PST系粒子)でも除去可能であったことが挙げられる。
しかしながら、130℃にてベークして得られた第1の有機膜9は脆弱でかつ剥がれやすいため、ディッシングを抑制することは困難であった。したがって、第1の有機膜9の平坦性が確保できず、リソグラフィー時のフォーカスエラーを低減することはできず、配線歩留まりも改善しなかった。
2−8.比較例6
本比較例においては、CMPスラリーとして、平均粒子径200nmのPST系粒子のかわりに、分子量17600のポリビニルアルコールを0.01重量%の濃度で用いた以外は、上記比較例5と同様の操作を行なった。このときの第1の有機膜9の研磨速度は、80nm/min程度しか得られなかった。
一方、第1の有機膜9の平坦性は20nm以下であり、非常に良好であった。これは、ポリビニルアルコールが研磨布とウエハとの間の潤滑剤のように機能し、摩擦を下げるため、膜剥がれが起こらず、より段階的な研磨が実現されると同時に、ポリビニルアルコールが第1の有機膜9の表面に吸着してディッシングを抑制するからである。結果として、ビア形成時のフォーカスエラーが低減され、配線歩留まりも改善した。
しかしながら、本比較例では、スラリーとしてポリビニルアルコールのみを用いたため、十分な研磨速度が得られず、生産性が著しく悪化してしまう問題が発生した。
2−9.比較例7
本比較例においては、上記比較例5において、CMPスラリーとして、平均粒子径200nmのPST系粒子のかわりに、1次粒子径30nmのγアルミナ粒子を用いた以外は、上記比較例5と同様の操作を行なった。
このときの研磨速度は1μm/min以上であったが、比較例5に述べた理由により、ディッシングを抑制することができなかった。また、本比較例では、アルミナ粒子の侵入により、幅90nmの配線溝パターン8bにまで60nmのディッシングが生じた。
さらに比較例4で述べた理由により、スクラッチおよび砥粒残渣によって、配線歩留まりが低下した。
2−10.実施例3
本実施例では、CMPによる有機膜の平坦化を導入した、ArFエキシマレーザーを用いるデュアルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
実施例1では、下層膜12として2種類の有機膜を用いた。すなわち、実施例1では、ノボラック系樹脂を主成分とするレジスト(商品名:IX370G,JSR(株)製)を塗布して第1の有機膜9を成膜し、この第1の有機膜9をCMPにて平坦化した後に、CT01を塗布して第2の有機膜11を形成した。その理由としては、上述したように、埋め込み特性および平坦化特性にすぐれるIX370G(第1の有機膜9)と、ArFエキシマレーザーによるリソグラフィーの際に反射防止膜として機能し得るCT01(第2の有機膜11)とを併用することにより、リソグラフィー性能を改善するためである。
本実施例では、下層膜12としてノボラック系樹脂を主成分とする有機膜(商品名:ODL−50,JSR(株)製)9を用いた。ODL−50は、埋め込み特性と平坦化特性にすぐれ、さらにArFエキシマレーザーの反射防止膜として機能し得る。したがって、実施例1のように2種類の有機膜を用いることなく、一度の塗布と平坦化によって、高平坦性を有する下層膜12を形成することができる。これにより、工程削減を実現でき、プロセスコストを低減することができる。
また、本実施例では、上述のスラリー2を用いて下層膜12(有機膜9)を化学的機械的に研磨した。
実施例1で述べた方法により、第2のハードマスク6(SiN膜)に配線溝パターン8a,8bを形成し、有機膜9としてODL−50を塗布により形成し、CMP法により有機膜9を平坦化した。
なお、ODL−50はIX370Gよりもハードマスクとの密着性が弱い。このため、CMP時の膜剥がれを抑制するため、第2のハードマスク6に溝を加工する際、オーバーエッチングを行ない、ハードマスク段差が100nm程度になるように配線溝パターンを形成した。
有機膜9の膜厚は、粘度やスピン塗布時の回転数により調整することができる。塗布後、130℃で60秒間ソフトベークを行なうことにより、有機膜9を得た。ここで、ベーク温度は90℃〜160℃であるのが好ましい。
平坦化は、実施例1に述べた装置、研磨布、荷重、回転数で行ない、CMPスラリーとして、上述のスラリー2(平均粒子径200nmのPST系粒子と、分子量120000のポリビニルピロリドンとを含む)を用いた。
ここで、有機膜9を200nm削り、第2のハードマスク6(SiN膜)を露出させずに研磨を停止した。このとき、研磨時間は2分間程度であり、幅3000nmの配線溝パターン8aに対するディッシングを20nm未満に抑制することができた。なお、狙いとするレジスト削り膜厚にするための研磨時間の決定、すなわち終点検出は、研磨テーブルのトルク電流をモニターする方法や、テーブル裏面から光をウエハに照射することにより膜厚を直接測定する方法により可能である。
その後、第2の有機膜11は塗布せず、300℃で60秒間のハードベークを行なった後、有機膜9上に直接、中間層13としてのSOG膜、およびレジスト膜14を順次形成した。なお、中間層13およびレジスト膜14の膜厚は、それぞれ実施例1と同じとした。
その後、所定の孔パターンを有する露光マスクを介して、ArFエキシマレーザーによりレジスト膜14に露光を行なった。この際、CMPによる有機膜9の平坦化に起因して、幅3000nmの配線溝パターン8aにおいてのビア形成におけるフォーカスエラーは20nm以下に抑制された。その結果、本実施例によれば、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。
2−11.実施例4
図13乃至図21を参照して、本実施例における方法を説明する。本実施例では、CMPによる有機膜の平坦化を導入した、ArFエキシマレーザーを用いるトリプルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
また、本実施例では、上述のスラリー1を用いて第1の有機膜9を化学的機械的に研磨した。
図13に示すように、素子(図示せず)が形成された半導体基板20上に、第1の銅配線層(図示せず)およびエッチングストッパ膜1を形成した後、有機系絶縁膜4、無機材料を含む第1および第2のハードマスク5,6を順次形成した。エッチングストッパ膜、有機系絶縁膜、無機材料を含むハードマスクは、上記実施例1で述べた材料を用いることができる。
本実施例では、第1のハードマスク5として、CVD法によって形成したシラン系SiO膜を用い、第2のハードマスク6として、SiN膜を用いた。ここでは、第1および第2のハードマスク5,6の膜厚は、それぞれ145nm、50nmとした。その後、第3のハードマスク7として、CVD法によってTEOS系SiO膜を50nmの膜厚で形成した。
レジストパターン(図示せず)を第3のハードマスク7上に形成し、C/CO/Arのガスを用いて、この第3のハードマスク7をドライエッチングすることによって、図13に示すように、凹部としての配線溝パターン8aおよび8bを形成した。配線溝パターン8aおよび8bの幅は、それぞれ3000nmおよび90nmである。
トリプルハードマスク法は、ドライエッチングにより第3のハードマスク7を形成する際、第2のハードマスク6との選択比を高くすることができるため、第2のハードマスク6のオーバーエッチング量を小さくすることができる。したがって、上述のデュアルハードマスク法よりもハードマスク段差をさらに低減させることができ、これに起因するビア形成時のフォーカスエラーをやや抑制することが可能である。
これに加えて、本発明に係る有機膜のCMP法を導入することにより、平坦性が格段に改善し、ハードマスク段差に起因するフォーカスエラーを劇的に低減することができる。
配線パターン8a,8bを形成した後、第1の有機膜9を塗布により形成し、図14に示すように、CMP法により第1の有機膜9を平坦化した。第1の有機膜9は、ノボラック系樹脂を主成分とするレジスト(商品名:IX370G,JSR(株)製)を塗布して、膜厚300nmの塗布膜を形成した。これを、130℃で60秒間ソフトベークを行なうことにより、第1の有機膜9を得た。
平坦化は、実施例1に述べた装置、研磨布、CMPスラリー、荷重、回転数で行なった。このとき、幅3000nmの配線溝パターン8aに対するディッシングは20nm未満に抑制することができた。
さらに、CT01を塗布して第2の有機膜11を形成して、第1の有機膜9および第2の有機膜11からなる下層膜12を得た。続いて、図15に示すように、中間層13としてのSOG膜、およびレジスト膜14を順次形成した。ここでは、第2の有機膜11を300nmの厚さで形成した。また、中間層13およびレジスト膜14の膜厚は、それぞれ45nmおよび200nmとした。
その後、ArFエキシマレーザーによりレジスト膜14に露光を行なった。この際、CMPによる平坦化に起因して、幅3000nmの配線溝パターン8aおよび幅90nmの配線溝パターン8bにおいてのビア形成における焦点深度の損失は20nm以下に抑制され、フォーカスエラーを低減することができた。
図16のグラフには、配線幅と焦点深度の損失(フォーカスエラー)との関係が示されている。本実施例における結果は実線aとして示されている。図16から、焦点深度の損失は配線幅によらず、ほぼ一定であることがわかる。その結果、本実施例によれば、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。なお、図16における破線bは、従来の手法で形成されたレジスト膜に対して露光を行なった場合であり、これについては後述する。
露光後のレジスト膜14を現像液により現像して、レジストパターン(図示せず)を得、これをエッチングマスクとしてCHF/Oガスにより中間層13を加工した。さらに、NH/O/CHガスにより下層膜12を加工し、O2アッシングによりレジストパターンを剥離した。
パターン化された中間層13および下層膜12(図示せず)をマスクとして、第2のハードマスク6および第1のハードマスク5をドライエッチングすることにより、図17に示すように,接続孔15を形成した。エッチングガスとしては、CHF/Ar/Oのガスを用いた。第1のハードマスク5を加工する際、中間層13は除去された。さらに、NHガスを用いてドライエッチングを行ない、第2の有機系絶縁膜3にドライエッチングにより接続孔15を形成した。なお、下層膜12は、第2の有機系絶縁膜3を加工する際に除去された。
次に、CH/CF/Ar/Oのガスを用いてドライエッチングを行ない、図18に示すように、第2のハードマスク6に配線溝パターン8を形成した。図18に示すように、このとき接続孔15は、第1の有機系絶縁膜2の途中まで掘り進められる。さらに、C/Ar/Oのガスを用いて第3のハードマスク7を除去するとともに、図19に示すように、第1のハードマスク5に配線溝16を形成した。このとき、接続孔15は、エッチングストッパ膜1まで達する。このように2段階の加工工程によって、第1の有機系絶縁膜2に接続孔15が形成される。これは、接続孔15を確実に貫通できる点で有利であり、トリプルハードマスク法の利点である。
次に、NHのガスを用いたドライエッチングにより、図20に示すように、第2の有機系絶縁膜3に配線溝16を形成した。最後に、CH/CF/Ar/Oのガスを用いて、図21に示すように、第2のハードマスク6を除去した。このとき、接続孔15底部のエッチングストッパ膜1も除去された。
その後、接続孔15および配線溝16といった凹部の内面にバリア層(図示せず)を形成して、凹部内にCu(図示せず)を埋め込んだ後、第1のハードマスク5としての酸化シリコン膜上の余分なCu膜およびバリア層を除去した。こうして凹部内にCuダマシン配線を形成して、ハイブリッドデュアルダマシン配線が形成された。
本実施例においては、第1の有機膜9上にさらに第2の有機膜11を形成して多層化する前に、この第1の有機膜9をCMPにより平坦化する。その結果、本実施例によれば、露光時における焦点深度の損失を20nm以下に抑制することができ、パターンの寸法バラツキおよび歩留まりを格段に向上させることができた。
2−12.比較例8
本比較例では、下層膜の平坦化を行なわない従来の手法により、ハイブリッドデュアルダマシン配線の形成を試みた。
まず、上述の手法により図13に示す構造を得た後、図22に示すように、下層膜12、SOGからなる中間層13、およびレジスト膜14を第3のハードマスク7上に順次形成した。第3のハードマスク7には、上述したように、幅3000nmの配線溝パターン8aおよび幅90nmの配線溝パターン8bが設けられている。下層膜12は、第3のハードマスク7上に堆積された第1の有機膜9自体であり、平坦化を行なわずにこの下層膜12を形成し、下層膜12の膜厚は300nmとした。下層膜12の膜厚がこのように薄い場合には、ハードマスク段差を緩和することができない。
図22に示されるように、幅3000nmの配線溝パターン8a上における下層膜12の膜厚は、幅90nmの配線溝パターン8b上における下層膜12の膜厚よりも薄く、その差は40nm程度であった。これは必然的に焦点深度を低下させ、ひいては寸法バラツキ、歩留まり低下の原因となる。
引き続き、所定の露光マスクを介して、ArFエキシマレーザーによりレジスト膜14に露光を施した。この場合の配線溝パターンの幅(配線幅)と焦点深度の損失との関係を、図16に破線bとして示した。幅3000nmの配線溝パターン8aにおける焦点深度の損失は40nmであった。
2−13.実施例5
本実施例では、CMPによる有機膜の平坦化を導入した、ArFエキシマレーザーを用いるトリプルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
また、本実施例では、上述のスラリー4を用いて第1の有機膜9を化学的機械的に研磨した。
上記実施例4で述べた方法により、第3のハードマスク7に配線溝パターン8a,8bを形成し、第1の有機膜9を塗布により形成し、CMP法により第1の有機膜9を平坦化した。
本実施例では、CMPスラリーとしてスラリー4を用いた以外は、実施例1に述べた装置、研磨布、荷重、回転数で第1の有機膜9の平坦化を行なった。すなわち、本実施例では、平均粒子径100nmの架橋スチレンアクリル系粒子を1.67重量%の濃度で純水に分散させ、分子量17600のポリビニルアルコールを0.33重量%添加したスラリーをCMPスラリーとして用いた。
本実施例では、スラリー4を用いて、第3のハードマスク7(SiN膜)が露出するまで研磨を行った結果、幅3000nmの配線溝パターン8aに対するディッシングを10nm未満に抑制することができた。
さらに、その後、実施例1と同様に、第2の有機膜11としてCT01を塗布して、第1の有機膜9および第2の有機膜11からなる下層膜12を得た。続いて、中間層13としてのSOG膜、およびレジスト膜14を順次形成した。なお、第2の有機膜11、中間層13およびレジスト膜14の膜厚は、それぞれ上記実施例1と同じとした。
その後、所定の孔パターンを有する露光マスクを介して、ArFエキシマレーザーによりレジスト膜14に露光を行なった。この際、CMPによる平坦化に起因して、幅3000nmの配線溝パターン8aにおいてのビア形成におけるフォーカスエラーは20nm以下に抑制された。その結果、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。
2−14.実施例6
本実施例では、CMPによる有機膜の平坦化を導入した、ArFエキシマレーザーを用いるトリプルハードマスク法によるハイブリッドデュアルダマシン加工を行なった。
まず、上記実施例4で述べた方法により、第3のハードマスク7に配線溝パターン8a,8bを形成し、第1の有機膜9を塗布により形成し、第1の有機膜9をCMP法により平坦化した。
第1の有機膜9の平坦化は、実施例1に述べた装置、研磨布、荷重、回転数で行なうが、本実施例では、CMPスラリーとして、平均粒子径200nmのPST系粒子と分子量17600のポリビニルアルコールを用い、これらを研磨布上で混合して研磨を行なった。
通常のCMPプロセスでは、スラリーによる研磨を行った後、研磨布上やウエハ表面に付着したスラリーや削りカス等を除去するために、純水による研磨(水ポリッシュ)を数秒〜数10秒間行なう。しかしながら、低温でベークした有機膜は非常に脆弱であり、水ポリッシュによっても研磨が進行し、これによりディッシングを拡大させてしまう。このため、低温でベークした有機膜のCMPでは、平坦性を確保する観点からは、水ポリッシュを行なわない方がよい。
一方、水ポリッシュを排除する場合、上述したように、研磨布上やウエハ表面に付着したスラリーや削りカス等の除去が問題となる。研磨粒子としてポリマー粒子を用いる限り、有機膜の削りカスやポリマー粒子が有機膜上に残留したとしても、後工程におけるエッチング工程やアッシング工程において除去される。しかしながら、これらの残留ダストは、CMP直後の第2の有機膜11の塗布工程、あるいは上述の実施例におけるSOGの塗布工程において、クラックの原因となり得る。
この場合、これらの残留ダストを除去するためには、スラリーによる研磨後、水ポリッシュの代わりに高濃度のポリビニルアルコールでポリッシュをすることが有効である。すなわち、ポリビニルアルコールは有機膜の表面を保護するため、ディッシングの進行を抑制できるとともに、洗浄効果も有するため、残留ダストの除去に効果的である。
そこで、本実施例では、まず、スラリーを用いた第1の有機膜9の研磨を行なうために、上述のスラリー1に含有される平均粒子径200nmのPST系粒子の1重量%水溶液(1)および分子量17600のポリビニルアルコールの1重量%水溶液(2)を用い、これらを研磨布上で混合した。水溶液(1)および(2)の流量は、それぞれ250cc/min、50cc/minとした。上記実施例1と同様の研磨圧力、回転数の条件を用いて、第1の有機膜9の研磨速度は100nm/minであった。なお、研磨速度は、ポリマー粒子、水溶性高分子の濃度、流量、流量比率、分子量、材質等により容易にコントロールすることが可能である。この条件で、膜厚300nmの第1の有機膜9を3分間研磨した。
その後、水溶液(1)の供給を停止し、水溶液(2)を用いて300cc/minで20秒間、第1の有機膜9を研磨した。この間、ディッシングの進行はほとんどなかった。
その結果、残留ダストを大幅に減少することが出来るとともに、第1の有機膜9の平坦性を確保することが可能となった。
さらに、その後実施例1と同様に、第2の有機膜11としてCT01を再度塗布して、第1の有機膜9および第2の有機膜11からなる下層膜12を得た。続いて、中間層13としてのSOG膜、およびレジスト膜14を順次形成した。なお、第2の有機膜11、中間層13およびレジスト膜14の膜厚は、それぞれ実施例1と同じとした。
その後、所定の孔パターンを有する露光マスクを介して、ArFエキシマレーザーによりレジスト膜14に露光を行なった。この際、CMPによる平坦化に起因して、幅3000nmの配線溝パターン8aにおいてのビア形成におけるフォーカスエラーは20nm以下に抑制された。その結果、本実施例においては、パターンの寸法バラツキおよび歩留まりを格段に高めることができた。
Figure 2007150184
本実施形態の有機膜研磨用化学的機械的研磨スラリーを用いた有機膜の研磨機構を模式的に示す断面図。 従来の手法によるポリマー粒子を用いた有機膜の研磨機構を模式的に示す断面図。 本発明の一実施例にかかる半導体装置の製造方法を示す工程断面図。 図3に続く工程を模式的に示す断面図。 図4に続く工程を模式的に示す断面図。 図5に続く工程を模式的に示す断面図。 配線幅と焦点深度の損失との関係を示すグラフ図。 図6に続く工程を模式的に示す断面図。 図8に続く工程を模式的に示す断面図。 図9に続く工程を模式的に示す断面図。 図10に続く工程を模式的に示す断面図。 従来の手法による半導体装置の製造方法を模式的に示す工程断面図。 本発明の他の実施例にかかる半導体装置の製造方法を模式的に示す工程断面図。 図13に続く工程を模式的に示す断面図。 図14に続く工程を模式的に示す断面図。 配線幅と焦点深度の損失との関係を示すグラフ図。 図15に続く工程を模式的に示す断面図。 図17に続く工程を模式的に示す断面図。 図18に続く工程を模式的に示す断面図。 図19に続く工程を模式的に示す断面図。 図20に続く工程を模式的に示す断面図。 従来の手法による半導体装置の製造方法を模式的に示す断面図。
符号の説明
1…エッチングストッパ膜; 2…第1の有機系絶縁膜 3…第2の有機系絶縁膜; 4…有機系絶縁膜; 5…第1のハードマスク 6…第2のハードマスク; 7…第3のハードマスク; 8a…配線溝パターン 8b…配線溝パターン; 9…第1の有機膜; 10…段差; 11…第2の有機膜 12…下層膜; 13…中間層; 14…レジスト膜; 15…接続孔 16…配線溝; 17…研磨粒子; 18…研磨布; 19…水溶性高分子

Claims (7)

  1. 表面に官能基を有するポリマー粒子と、水溶性高分子と、を含む、有機膜研磨用化学的機械的研磨スラリー。
  2. 表面に官能基を有するポリマー粒子と、水溶性高分子とを含むスラリーを用いて有機膜を研磨する工程を含む、化学的機械的研磨方法。
  3. 基板上に絶縁膜を形成する工程と、
    前記絶縁膜に凹部を形成する工程と、
    前記凹部が形成された前記絶縁膜上に、下層膜、中間層、およびレジスト膜を順次形成する工程と、
    前記レジスト膜をパターン露光する工程と、
    を含み、
    前記下層膜を形成する工程は、
    前記凹部が形成された前記絶縁膜上に、該凹部を埋め込むように有機膜を形成する工程と、
    請求項1記載のスラリーを用いて前記有機膜を化学的機械的に研磨して前記有機膜を平坦化する工程と、
    を含む、半導体装置の製造方法。
  4. 基板上に絶縁膜を形成する工程と、
    前記絶縁膜に凹部を形成する工程と、
    前記凹部が形成された前記絶縁膜上に、第1および第2の有機膜を含む下層膜、中間層、およびレジスト膜を順次形成する工程と、
    前記レジスト膜をパターン露光する工程と、
    を含み、
    前記下層膜を形成する工程は、
    前記凹部が形成された前記絶縁膜上に、該凹部を埋め込むように前記第1の有機膜を形成する工程と、
    請求項1記載のスラリーを用いて前記第1の有機膜を化学的機械的に研磨して前記第1の有機膜を平坦化する工程と、
    前記平坦化の後、前記絶縁膜および前記第1の有機膜の上方に、前記第2の有機膜を形成する工程と、
    を含む、半導体装置の製造方法。
  5. 基板上に、有機材料を含む有機系絶縁膜を形成する工程と、
    前記有機系絶縁膜上に、無機材料を含む第1および第2のハードマスクを順次積層する工程と、
    前記第2のハードマスクに凹部を形成する工程と、
    前記凹部が形成された第2のハードマスク上に、第1および第2の有機膜を含む下層膜、中間層およびレジスト膜を順次形成する工程と、
    前記レジスト膜をパターン露光する工程と、
    を含み、
    前記下層膜を形成する工程は、
    前記凹部が形成された前記第2のハードマスク上に、該凹部を埋め込むように前記第1の有機膜を形成する工程と、
    請求項1記載のスラリーを用いて前記第1の有機膜を化学的機械的に研磨して前記第1の有機膜を平坦化する工程と、
    前記平坦化の後、前記第2のハードマスクおよび前記第1の有機膜の上方に、前記第2の有機膜を形成する工程と、
    を含む、半導体装置の製造方法。
  6. 基板上に、有機材料を含む有機系絶縁膜を形成する工程と、
    前記有機系絶縁膜上に、無機材料を含む第1、第2、および第3のハードマスクを順次積層する工程と、
    前記第3のハードマスクに凹部を形成する工程と、
    前記凹部が形成された第3のハードマスク上に、第1および第2の有機膜を含む下層膜、中間層およびレジスト膜を順次形成する工程と、
    前記レジスト膜をパターン露光する工程と、
    を含み、
    前記下層膜を形成する工程は、
    前記凹部が形成された前記第3のハードマスク上に、該凹部を埋め込むように前記第1の有機膜を形成する工程と、
    請求項1記載のスラリーを用いて前記第1の有機膜を化学的機械的に研磨して前記第1の有機膜を平坦化する工程と、
    前記平坦化の後、前記第3のハードマスクおよび前記第1の有機膜の上方に、前記第2の有機膜を形成する工程と、
    を含む、半導体装置の製造方法。
  7. 請求項4ないし6のいずれかにおいて、
    前記第1の有機膜を形成する工程は、
    前記第1の有機膜を形成するための材料を塗布する工程と、
    前記材料を90℃乃至160℃でベークする工程と、
    を含み、
    前記第1および第2の有機膜を250℃乃至400℃でベークする工程をさらに含む、半導体装置の製造方法。
JP2005345790A 2005-11-30 2005-11-30 半導体装置の製造方法 Active JP4868840B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005345790A JP4868840B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法
US11/563,414 US20070128874A1 (en) 2005-11-30 2006-11-27 Chemical mechanical polishing method and method of manufacturing semiconductor device
KR1020060118781A KR20070057009A (ko) 2005-11-30 2006-11-29 유기막 연마용 화학적 기계적 연마 슬러리, 화학적 기계적연마 방법, 및 반도체 장치의 제조 방법
TW095144121A TW200734424A (en) 2005-11-30 2006-11-29 Chemical mechanical polishing slurry for organic film, chemical mechanical polishing method, and method of manufacturing semiconductor device
CN2006101606141A CN1974636B (zh) 2005-11-30 2006-11-29 化学机械研磨浆料、化学机械研磨法及半导体装置的制法
US12/477,332 US8119517B2 (en) 2005-11-30 2009-06-03 Chemical mechanical polishing method and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005345790A JP4868840B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007150184A true JP2007150184A (ja) 2007-06-14
JP2007150184A5 JP2007150184A5 (ja) 2008-01-17
JP4868840B2 JP4868840B2 (ja) 2012-02-01

Family

ID=38119356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005345790A Active JP4868840B2 (ja) 2005-11-30 2005-11-30 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US20070128874A1 (ja)
JP (1) JP4868840B2 (ja)
KR (1) KR20070057009A (ja)
CN (1) CN1974636B (ja)
TW (1) TW200734424A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123782A (ja) * 2007-11-12 2009-06-04 Toshiba Corp 半導体装置の製造方法
JP2009146998A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 半導体装置の製造方法
JP2015021132A (ja) * 2013-07-17 2015-02-02 サムスン エレクトロニクス カンパニー リミテッド 有機膜研磨に用いられるcmp用スラリー組成物、これを利用し、cmp処理を行う方法及びこれを利用する半導体装置の製造方法
WO2016208445A1 (ja) * 2015-06-25 2016-12-29 株式会社フジミインコーポレーテッド 研磨方法及び不純物除去用組成物並びに基板及びその製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003980B2 (en) * 2007-01-30 2011-08-23 Hewlett-Packard Development Company, L.P. Layered electro-organic devices with crosslinked polymer and methods of preparing the same
KR101562416B1 (ko) * 2008-02-06 2015-10-21 제이에스알 가부시끼가이샤 화학 기계 연마용 수계 분산체 및 화학 기계 연마 방법
US20110081780A1 (en) * 2008-02-18 2011-04-07 Jsr Corporation Aqueous dispersion for chemical mechanical polishing and chemical mechanical polishing method
US8741008B2 (en) * 2008-02-18 2014-06-03 Jsr Corporation Aqueous dispersion for chemical mechanical polishing and chemical mechanical polishing method
US8652350B2 (en) * 2008-02-27 2014-02-18 Jsr Corporation Chemical mechanical polishing aqueous dispersion, chemical mechanical polishing method using the same, and method of recycling chemical mechanical polishing aqueous dispersion
WO2011048889A1 (ja) * 2009-10-22 2011-04-28 日立化成工業株式会社 研磨剤、濃縮1液式研磨剤、2液式研磨剤及び基板の研磨方法
US8288271B2 (en) * 2009-11-02 2012-10-16 International Business Machines Corporation Method for reworking antireflective coating over semiconductor substrate
EP2533274B1 (en) * 2010-02-01 2014-07-30 JSR Corporation Aqueous dispersion for chemical mechanical polishing, and chemical mechanical polishing method using same
US9330974B2 (en) * 2010-10-27 2016-05-03 Infineon Technologies Ag Through level vias and methods of formation thereof
JP2014053502A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法
US20150021513A1 (en) 2013-07-17 2015-01-22 Yun-jeong Kim Cmp slurry composition for polishing an organic layer and method of forming a semiconductor device using the same
US9873180B2 (en) 2014-10-17 2018-01-23 Applied Materials, Inc. CMP pad construction with composite material properties using additive manufacturing processes
US10875153B2 (en) 2014-10-17 2020-12-29 Applied Materials, Inc. Advanced polishing pad materials and formulations
US11745302B2 (en) 2014-10-17 2023-09-05 Applied Materials, Inc. Methods and precursor formulations for forming advanced polishing pads by use of an additive manufacturing process
CN107078048B (zh) 2014-10-17 2021-08-13 应用材料公司 使用加成制造工艺的具复合材料特性的cmp衬垫建构
US9776361B2 (en) 2014-10-17 2017-10-03 Applied Materials, Inc. Polishing articles and integrated system and methods for manufacturing chemical mechanical polishing articles
US10399201B2 (en) * 2014-10-17 2019-09-03 Applied Materials, Inc. Advanced polishing pads having compositional gradients by use of an additive manufacturing process
US10821573B2 (en) 2014-10-17 2020-11-03 Applied Materials, Inc. Polishing pads produced by an additive manufacturing process
US10875145B2 (en) 2014-10-17 2020-12-29 Applied Materials, Inc. Polishing pads produced by an additive manufacturing process
KR102021484B1 (ko) 2014-10-31 2019-09-16 삼성에스디아이 주식회사 막 구조물 제조 방법, 막 구조물, 및 패턴형성방법
KR101758437B1 (ko) 2014-11-19 2017-07-17 삼성에스디아이 주식회사 유기막 cmp 슬러리 조성물 및 이를 이용한 연마방법
KR101731523B1 (ko) 2015-04-22 2017-04-28 제이에스알 가부시끼가이샤 화학 기계 연마용 처리 조성물, 화학 기계 연마 방법 및 세정 방법
KR101900540B1 (ko) * 2015-08-21 2018-09-20 삼성에스디아이 주식회사 유기막용 cmp 슬러리 조성물, 그 제조방법, 및 이를 이용한 유기막 연마 방법
CN113103145B (zh) 2015-10-30 2023-04-11 应用材料公司 形成具有期望ζ电位的抛光制品的设备与方法
US10593574B2 (en) 2015-11-06 2020-03-17 Applied Materials, Inc. Techniques for combining CMP process tracking data with 3D printed CMP consumables
KR101922289B1 (ko) * 2015-11-26 2018-11-27 삼성에스디아이 주식회사 Cmp 슬러리 조성물 및 이를 이용한 유기막 연마방법
US10391605B2 (en) * 2016-01-19 2019-08-27 Applied Materials, Inc. Method and apparatus for forming porous advanced polishing pads using an additive manufacturing process
JP6573575B2 (ja) * 2016-05-02 2019-09-11 東京エレクトロン株式会社 凹部の埋め込み方法
KR102040310B1 (ko) * 2016-12-01 2019-11-04 삼성에스디아이 주식회사 유기막 연마용 슬러리 조성물 및 이를 이용한 유기막 연마 방법
CN106601670B (zh) * 2016-12-30 2019-11-22 上海集成电路研发中心有限公司 含无机物的有机抗反射层做双重图形硬掩模的工艺方法
US11471999B2 (en) 2017-07-26 2022-10-18 Applied Materials, Inc. Integrated abrasive polishing pads and manufacturing methods
WO2019032286A1 (en) 2017-08-07 2019-02-14 Applied Materials, Inc. ABRASIVE DISTRIBUTION POLISHING PADS AND METHODS OF MAKING SAME
KR102210251B1 (ko) * 2017-11-10 2021-02-01 삼성에스디아이 주식회사 유기막 cmp 슬러리 조성물 및 이를 이용한 연마 방법
KR20210042171A (ko) 2018-09-04 2021-04-16 어플라이드 머티어리얼스, 인코포레이티드 진보한 폴리싱 패드들을 위한 제형들
US11813712B2 (en) 2019-12-20 2023-11-14 Applied Materials, Inc. Polishing pads having selectively arranged porosity
US11806829B2 (en) 2020-06-19 2023-11-07 Applied Materials, Inc. Advanced polishing pads and related polishing pad manufacturing methods
US11878389B2 (en) 2021-02-10 2024-01-23 Applied Materials, Inc. Structures formed using an additive manufacturing process for regenerating surface texture in situ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045964A (ja) * 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法
WO2003038883A1 (fr) * 2001-10-31 2003-05-08 Hitachi Chemical Co., Ltd. Fluide et procede de polissage
JP2003297920A (ja) * 2002-04-03 2003-10-17 Nec Corp 半導体装置の製造方法
JP2004152997A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004335978A (ja) * 2003-05-12 2004-11-25 Jsr Corp 化学機械研磨方法
JP2004363191A (ja) * 2003-06-02 2004-12-24 Toshiba Corp 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP2005268409A (ja) * 2004-03-17 2005-09-29 Toshiba Corp 有機膜用化学的機械的研磨スラリー、および有機膜の化学的機械的研磨方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8819653D0 (en) * 1988-08-18 1988-09-21 Exxon Chemical Patents Inc Coating compositions
US5597786A (en) * 1994-05-31 1997-01-28 Nicca Chemical Co., Ltd. Lubricant for plastic working
EP0686684A1 (de) * 1994-06-06 1995-12-13 Bayer Ag Sägesuspension
TWI267549B (en) * 1999-03-18 2006-12-01 Toshiba Corp Aqueous dispersion, aqueous dispersion for chemical mechanical polishing used for manufacture of semiconductor devices, method for manufacture of semiconductor devices, and method for formation of embedded wiring
EP1243611B1 (en) * 1999-11-22 2006-02-08 JSR Corporation Composited particles and aqueous dispersions for chemical mechanical polishing
KR20010055971A (ko) * 1999-12-13 2001-07-04 김진우 연마 패드
JP3872925B2 (ja) * 2000-01-26 2007-01-24 株式会社東芝 研磨装置および半導体装置の製造方法
JP3925041B2 (ja) * 2000-05-31 2007-06-06 Jsr株式会社 研磨パッド用組成物及びこれを用いた研磨パッド
JP4377040B2 (ja) * 2000-07-24 2009-12-02 Necエレクトロニクス株式会社 半導体の製造方法
JP2004128211A (ja) * 2002-10-02 2004-04-22 Toshiba Corp 樹脂粒子を用いた半導体基板上の有機膜の研磨方法とスラリー
US7005382B2 (en) * 2002-10-31 2006-02-28 Jsr Corporation Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing process, production process of semiconductor device and material for preparing an aqueous dispersion for chemical mechanical polishing
JP2004247605A (ja) * 2003-02-14 2004-09-02 Toshiba Corp Cmp用スラリーおよび半導体装置の製造方法
JP3757213B2 (ja) * 2003-03-18 2006-03-22 富士通株式会社 半導体装置の製造方法
JP4256347B2 (ja) * 2003-04-30 2009-04-22 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
TWI241626B (en) * 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
KR100596865B1 (ko) * 2004-01-05 2006-07-04 주식회사 하이닉스반도체 고평탄성 슬러리 조성물 및 이를 이용한 층간 절연막의cmp 방법
JP4160569B2 (ja) * 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045964A (ja) * 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法
WO2003038883A1 (fr) * 2001-10-31 2003-05-08 Hitachi Chemical Co., Ltd. Fluide et procede de polissage
JP2003297920A (ja) * 2002-04-03 2003-10-17 Nec Corp 半導体装置の製造方法
JP2004152997A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004335978A (ja) * 2003-05-12 2004-11-25 Jsr Corp 化学機械研磨方法
JP2004363191A (ja) * 2003-06-02 2004-12-24 Toshiba Corp 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP2005268409A (ja) * 2004-03-17 2005-09-29 Toshiba Corp 有機膜用化学的機械的研磨スラリー、および有機膜の化学的機械的研磨方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123782A (ja) * 2007-11-12 2009-06-04 Toshiba Corp 半導体装置の製造方法
US7985685B2 (en) 2007-11-12 2011-07-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2009146998A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 半導体装置の製造方法
JP2015021132A (ja) * 2013-07-17 2015-02-02 サムスン エレクトロニクス カンパニー リミテッド 有機膜研磨に用いられるcmp用スラリー組成物、これを利用し、cmp処理を行う方法及びこれを利用する半導体装置の製造方法
WO2016208445A1 (ja) * 2015-06-25 2016-12-29 株式会社フジミインコーポレーテッド 研磨方法及び不純物除去用組成物並びに基板及びその製造方法
JP2017011225A (ja) * 2015-06-25 2017-01-12 株式会社フジミインコーポレーテッド 研磨方法及び不純物除去用組成物並びに基板及びその製造方法

Also Published As

Publication number Publication date
US20090239373A1 (en) 2009-09-24
JP4868840B2 (ja) 2012-02-01
US8119517B2 (en) 2012-02-21
KR20070057009A (ko) 2007-06-04
CN1974636A (zh) 2007-06-06
TW200734424A (en) 2007-09-16
US20070128874A1 (en) 2007-06-07
CN1974636B (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
JP4868840B2 (ja) 半導体装置の製造方法
JP4160569B2 (ja) 半導体装置の製造方法
JP4278020B2 (ja) 研磨用粒子および研磨材の製造方法
US7052373B1 (en) Systems and slurries for chemical mechanical polishing
KR101224321B1 (ko) 다마신 구조 내의 알루미늄/구리 및 티타늄 연마용 조성물
US7833431B2 (en) Aqueous dispersion for CMP, polishing method and method for manufacturing semiconductor device
US20100093585A1 (en) Post-cmp treating liquid and manufacturing method of semiconductor device using the same
US20090061626A1 (en) Method of manunfacturing semiconductor device
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
US6746314B2 (en) Nitride CMP slurry having selectivity to nitride
KR100693961B1 (ko) 연마 패드 및 반도체 소자의 제조 방법
US7985685B2 (en) Method of manufacturing semiconductor device
JP2014053502A (ja) 半導体装置の製造方法
JP2009146998A (ja) 半導体装置の製造方法
JP2001152135A (ja) 化学機械研磨用水系分散体の製造方法
US6150274A (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
US20060084271A1 (en) Systems, methods and slurries for chemical mechanical polishing
US6458016B2 (en) Polishing fluid, polishing method, semiconductor device and semiconductor device fabrication method
US6439972B2 (en) Polishing fluid, polishing method, semiconductor device and semiconductor device fabrication method
JP2001015462A (ja) スラリー、cmp法および半導体装置の製造方法
JP2009094450A (ja) アルミニウム膜研磨用研磨液及び基板の研磨方法
JP2004031616A (ja) 研磨スラリー、研磨方法および半導体装置の製造方法
KR20050073044A (ko) 화학적기계연마 방법
JP2007134424A (ja) 半導体装置の製造方法および半導体装置
JP2003092300A (ja) 半導体装置の製造方法及び半導体製造装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110111

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4868840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250