JP2004128211A - 樹脂粒子を用いた半導体基板上の有機膜の研磨方法とスラリー - Google Patents

樹脂粒子を用いた半導体基板上の有機膜の研磨方法とスラリー Download PDF

Info

Publication number
JP2004128211A
JP2004128211A JP2002290106A JP2002290106A JP2004128211A JP 2004128211 A JP2004128211 A JP 2004128211A JP 2002290106 A JP2002290106 A JP 2002290106A JP 2002290106 A JP2002290106 A JP 2002290106A JP 2004128211 A JP2004128211 A JP 2004128211A
Authority
JP
Japan
Prior art keywords
film
resin particles
polishing
resist
slurry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2002290106A
Other languages
English (en)
Inventor
Atsushi Takayasu
高安　淳
Satoshi Murakami
村上　聡志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002290106A priority Critical patent/JP2004128211A/ja
Priority to US10/353,962 priority patent/US7037839B2/en
Priority to TW092126661A priority patent/TWI245336B/zh
Priority to CNA031601707A priority patent/CN1497681A/zh
Priority to KR1020030068158A priority patent/KR20040030350A/ko
Publication of JP2004128211A publication Critical patent/JP2004128211A/ja
Priority to US11/227,159 priority patent/US20060006142A1/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist

Abstract

【課題】半導体基板上の被研磨対象の有機膜の下地層を傷つけることなく、有機膜を研磨し、表面を平坦化することを可能とする有機膜の研磨方法およびそれに好適なスラリーを提供することを目的とする。
【解決手段】半導体基板上の有機膜であるレジスト１３を樹脂粒子を含むスラリーを用いて化学機械的に研磨する際、樹脂粒子より硬質なＡＳＧ膜１２がレジスト１３の下地層に形成され、樹脂粒子の粒径が溝穴ＤＴの開口部寸法１ｄより大きく設定されたスラリーを用いることで、エロージョン、スクラッチや詰まり込みを防ぐことができる。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
この発明は樹脂粒子を用いて半導体基板上のレジストなどの有機膜を研磨する方法及び研磨に用いるスラリーに関する。
【０００２】
【従来の技術】
従来技術として、フィルム基材の上に熱硬化樹脂粒子を結着剤と共に塗着し乾燥させて形成されたテープ状研磨剤があり（例えば特許文献１参照）、また、メラミン・フェノール・ポリイミド樹脂からなる微小球形研磨剤及び共擦り研磨方法が知られており（例えば特許文献２参照）、また、イオンビームインプラ法又はプラズマエッチング法で硬化したレジスト表面をＣＭＰ処理する方法があり（例えば特許文献３参照）、更に、発煙硝酸を供給しながらウェハを研磨布に押しつけて除去するレジストの化学的機械研磨の方法がある（例えば特許文献４参照）。
【０００３】
【特許文献１】
特公平２‐５１９５１号公報（第３頁）
【０００４】
【特許文献２】
特開２００１−２７７１０５号公報（第２頁）
【０００５】
【特許文献３】
米国特許第６，２３５，６３６号明細書（第１頁、第４図）
【０００６】
【特許文献４】
特開平１１−８７３０７号公報（要約書、第３図）
従来、微細な溝穴等が形成された凹凸形状の基板と、その溝穴等の内部を含む基板表面に堆積されたレジスト膜とを有する半導体ウェハの表面が平坦化される際、シリカ粒子を含むスラリーを研磨材として用いたＣＭＰ法（化学的機械研磨法）が用いられていた。
【０００７】
以下、シリカ粒子によるＣＭＰ法を用いたキャパシタの製造方法が説明される。
【０００８】
最初に、図６（ａ）乃至図６（ｃ）は第１の従来例のキャパシタ製造工程（トレンチ構造）が示される断面図である。ここでは、シリコン基板６１上の深くて狭い溝穴ＤＴ（Ｄｅｅｐ　Ｔｒｅｎｃｈ）が形成される領域はセルアレイ部６ａ、溝穴ＤＴが形成されない領域はフィールド部６ｂとされる。
【０００９】
図６（ａ）に示されるように、シリコン基板６１には、例えばＲＩＥ技術を用いて溝穴ＤＴが形成される。この溝穴ＤＴの内側の表面上にはＡＳＧ膜６２が形成され、さらに溝穴ＤＴを完全に埋め込んだ状態で所定の厚さにレジスト膜６３が形成される。このため、レジスト膜６２はフィールド部６ｂに比べセルアレイ部６ａの方の表面の高さが破線で示した平坦面より低く、レジスト膜６３表面には段差が生じる。
【００１０】
その後、溝穴ＤＴの底から所定の高さまでのレジスト膜を残すように、レジスト膜６３がエッチバックされる。しかし、エッチバックはレジスト膜６３の表面を基準にした均一なエッチングであるため、溝穴ＤＴの底から均一の高さを有するレジスト膜が形成されない。図６（ｂ）に示すようにレジスト膜表面の段差形状が反映された不均一な厚さのレジスト膜６３１〜６３６が夫々の溝穴ＤＴ内に形成される。
【００１１】
これに続けて各溝穴ＤＴ中に残されたレジスト膜６３１〜６３６をマスクとしてレジスト膜６３１〜６３６により覆われていないＡＳＧ膜６２がエッチングされ、その後レジスト膜６３１〜６３６がエッチングされる。このため、溝穴ＤＴ内に形成されたＡＳＧ膜６２には、レジスト膜６３１〜６３６の夫々の高さがパターニングされ、夫々の溝穴ＤＴ内には、高さが不均一なＡＳＧ膜（図示しない）が形成される。
【００１２】
その後、溝穴ＤＴの内面部を含むシリコン基板６１上に図示しないＴＥＯＳ膜（テトラエトキシシラン膜）が形成され、熱処理によりＡＳＧ膜に含まれる不純物Ａｓがシリコン基板６１内に注入され、Ａｓ拡散領域６６が形成される。これによって、溝穴ＤＴ内の高さが不均一なＡｓ拡散領域６６が、シリコン基板６１内部にキャパシタの一方の電極として形成される。
【００１３】
この後、図示されていないＴＥＯＳ膜およびＡＳＧ膜が除去され、溝穴ＤＴの内面部を含む基板上にＮＯ膜（一酸化窒素膜）６７が形成され、キャパシタ絶縁膜が形成される。さらに、溝穴ＤＴ内部に埋め込まれるようにポリシリコンが堆積される。
【００１４】
その後、ＮＯ膜６７の表面と同一平面になるようにポリシリコンが平坦化され、他の電極６８１〜６８６がＤＴ内に形成される。これによって、図６（ｃ）に示すようなキャパシタが形成される。
【００１５】
このキャパシタの一方の電極であるＡｓ拡散領域６６の高さが揃わず、このＡｓ拡散領域６６とキャパシタ絶縁膜であるＮＯ膜６７との対向面積が不均一である。よって、キャパシタ毎の電極の対向面積の均一性が確保されず、容量が不均一なキャパシタが形成される。
【００１６】
また、この不均一なキャパシタが形成されることに対応するために、デバイス的に必要最低限の容量を確保しようとしてＤＴをより深く掘った場合、プロセスに能力的・制御的な負荷がかかり、さらには期待する性能を有するデバイスの製造が不可能になるという問題が生じる。
【００１７】
また、図７（ａ）〜図７（ｄ）は第２の従来例のキャパシタ製造工程（トレンチ構造）を示す断面図である。
【００１８】
図７（ａ）に示すように、シリコン基板６１には複数の溝穴ＤＴが形成される。この各溝穴ＤＴの内壁面上にＡＳＧ膜６２が形成され、さらにレジスト膜６３が形成される。このため、レジスト膜６３はフィールド部６ｂに比べセルアレイ部６ａの表面の高さが破線で示した平坦面と比べて低く、レジスト膜６３表面には段差が生じる。
【００１９】
その後公知のＣＭＰ法（化学的機械研磨法）を用いてレジスト膜６３が研磨される。しかし、シリカ粒子は硬質であるため、レジスト膜６３下のＡＳＧ膜６２までが研磨される。これによって図７（ｂ）に示すようなエロージョン７１やスクラッチ７２が生じる。また、基板６１には溝穴ＤＴが形成されているため、シリカ粒子が溝穴ＤＴの開口部に詰まり込む、詰まり込み７３が生じる。
【００２０】
その後図７（ｃ）に示すように、レジスト膜７４１〜７４６がエッチバックされる。しかし、レジスト膜７４３には開口部にシリカ粒子が詰まり込み、レジスト７４３がエッチバックされない。このためレジスト膜７４３とレジスト膜７７１〜７７５との高さが均一ではない。
【００２１】
これに続けてレジスト膜７７１〜７７５およびレジスト膜７４３をマスクとしてＡＳＧ膜６２がエッチングされ、その後レジスト膜７７１〜７７５およびレジスト膜７４３がエッチングされる。このため、溝穴ＤＴ内に形成されたＡＳＧ膜６２には、レジスト膜７７１〜７７５およびレジスト膜７４３の夫々の高さがパターニングされ、夫々の溝穴ＤＴ内には、高さが不均一なＡＳＧ膜（図示しない）が形成される。
【００２２】
その後、溝穴ＤＴの内面部を含む基板上に図示しないＴＥＯＳ膜（テトラエトキシシラン膜）が形成され、熱処理によりＡＳＧ膜に含まれる不純物がシリコン基板内に注入され、Ａｓ拡散領域７５が形成される。これによって、不均一なＡｓ拡散領域７５が形成され、シリコン基板６１内部に一方の電極が形成される。
【００２３】
この後、図示しないＴＥＯＳ膜およびＡＳＧ膜が除去され、溝穴ＤＴの内面部を含む基板上にＮＯ膜（一酸化窒素膜）６７が形成され、キャパシタ絶縁膜が形成される。さらに、溝穴ＤＴ内部に埋め込まれるようにポリシリコンが堆積される。その後ＮＯ膜６７の表面に平坦化されるように、ポリシリコンがエッチングされ、他の電極７６１〜７６６が形成される。これによって、図７（ｄ）に示すようなキャパシタが形成される。
【００２４】
このキャパシタの一方の電極は、Ａｓ拡散領域６６の高さが揃わず、このＡｓ拡散領域６６とキャパシタ絶縁膜であるＮＯ膜６７との対向面積が不均一である。よって、等しいキャパシタの対向面積が確保されず、容量が不均一なキャパシタが形成される。よって、上記問題が生じる。
【００２５】
図８の（ａ）〜（ｃ）は第３の従来例のキャパシタの製造工程（スタック構造）を示す断面図である。
【００２６】
図８（ａ）に示すように、基板８１上に、所定の厚さの絶縁膜８２が平坦に形成され、ＲＩＥ技術を用いて溝穴ＳＮ（Ｓｔｏｒａｇｅ　Ｎｏｄｅ）が形成される。この上から溝穴ＳＮ内面部を含む絶縁膜８２表面に均一の厚さのポリシリコン膜８３が形成され、溝穴ＳＮ内部に埋め込むように所定の厚さのレジスト膜８４が形成される。
【００２７】
次に、シリカ粒子を用いて、レジスト膜８４及びポリシリコン膜８３の上部がＣＭＰ法により研磨され、レジストマスク８４１〜８４５が形成される。よって図８（ｂ）に示すようなエロージョン８５やスクラッチ８６が生じる。また、シリカ粒子が溝穴ＳＮの開口部に詰まり込み、詰まり込み部８７が生じる。
【００２８】
その後、レジストマスク８４１〜８４５がエッチングされる。しかし、レジストマスク８４３においては、溝穴ＳＮの開口部に詰まり込み部８７が残存しているため、レジストマスク８４３はエッチングされず残存する。その後、絶縁膜８２がエッチングされ、同時に詰まり込み部８７も除去されるが、レジストマスク８４３は残存する。
【００２９】
続けてＮＯ膜（一酸化窒素膜）８９がポリシリコン電極８３１〜８３５および基板６１の上に形成され、キャパシタ絶縁膜８９が形成される。その後、ポリシリコン８８電極がＮＯ膜８９上に形成され、キャパシタの他方の電極が形成される。
【００３０】
よって、このキャパシタは対向面積が不均一な電極を有するため、容量が不均一である。また、レジストマスク８４３はエッチングされず残存しているため、この部分はキャパシタとしての機能を失っている。
【００３１】
また、この不均一なキャパシタが形成ることに対応するために、デバイス的に必要最低限の容量を確保しようとしてＳＮがより高く形成される場合、プロセスに能力的・制御的な負荷がかかり、さらには期待する性能を有するデバイスの製造が不可能となるという問題が生じる。
【００３２】
【発明が解決しようとする課題】
従来のシリカ粒子等を用いたＣＭＰ法による平坦化において、特に被研磨物の下地層が微細な溝穴等が形成された凹凸形状を有している場合等は、シリカ粒子が硬質であるため上記下地層までが研磨されるスクラッチやエロージョン、またはシリカ粒子の詰まり込み等の弊害が生じていた。
【００３３】
このスクラッチやエロージョンは下地層のパターンを破壊し、詰まり込みはその後の工程の邪魔となるため、例えばキャパシタ形成等の目的が達成されなかった。
【００３４】
従って、軟質な有機膜を研磨する際、シリカ粒子は有機膜を研磨すると同時に下地層にも影響を与えてしまう。
【００３５】
そこで本願発明の目的は、被研磨対象の有機膜の下地層を傷つけることなく、有機膜を研磨し、表面を良好な状態で平坦化することを可能とする有機膜の研磨方法を提供することである。
【００３６】
【課題を解決するための手段】
上記課題を解決するため、本発明は樹脂粒子を含むスラリーを用いて有機膜が露出する半導体基板を研磨することを特徴とする有機膜の研磨方法を提供する。
【００３７】
また、樹脂粒子が有機膜に対する化学的研磨作用を有する液体に分散された懸濁液であることを特徴とする化学的機械研磨用のスラリーを提供する。
【００３８】
このような構成のスラリーを用いた研磨により、被研磨対象の有機膜の下地層を傷つけることなく有機膜を研磨し、その表面を良好な状態で平坦化することができ、例えば半導体装置の製造工程に用いて製造歩留まりを向上させることができる。
【００３９】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態が詳細に説明される。
【００４０】
図１乃至図３は、本発明の第１の実施の形態におけるキャパシタ（トレンチ構造）の形成方法の過程を示す断面図である。図１（ａ）に示されるように、シリコン基板１１の表面には例えばＤＲＡＭのメモリセルが形成されるためのキャパシタ形成用の所定のパターンがパターニングされる。このパターンにより、シリコン基板１１の所定部分に例えばＲＩＥ（反応性イオンエッチング）技術を用いて複数の深くて狭い溝穴ＤＴが均一のサイズで掘られる。ここでは、溝穴ＤＴが形成された領域がセルアレイ部１ａとされ、溝穴ＤＴが形成されていない領域がフィールド部１ｂとされる。
【００４１】
その後、溝穴ＤＴ内面部を含むシリコン基板１１全面に、例えばＣＶＤ法（化学気相蒸着法）を用いて、均一の厚さの砒素・珪酸ガラス（以下、ＡＳＧと記す。）膜１２が形成される。さらに溝穴ＤＴ内部が完全に埋め込まれるように、ＡＳＧ膜１２上に所定の厚さの有機膜であるレジスト膜１３が形成される。
【００４２】
レジスト膜１３は、セルアレイ部１ａでは溝穴ＤＴ内にその一部が吸収されるため、シリコン基板１１の表面において、レジスト膜１３はフィールド部１ｂに比べセルアレイ部１ａの方の表面の高さが低くなり、レジスト膜１３の表面には破線で示した平坦面に対して実線で示されるように段差が生じる。
【００４３】
ここで、図１（ｂ）に示されるように、基板１１上に形成されたＡＳＧ膜１２表面にセルアレイ部１ａからフィールド部１ｂに跨って仮想線１ｃが設定される。この仮想線１ｃまで、樹脂粒子を含むスラリーを用いてＣＭＰ装置によりレジスト膜１３が研磨され、平坦化される。このＣＭＰ装置は、図示しないが、例えば回転定盤と、この回転定盤の上面部に固定された研磨パッドと、この研磨パッド上にスラリーを供給するノズルと、この回転定盤とは反対方向に回転するウェハ保持部と、これらを動作させる駆動装置とから構成される。このウェハ保持部にウェハが固定され、研磨パッドとの間にスラリーが注入され、駆動装置により駆動され、ウェハ表面が研磨される。
【００４４】
このスラリーに含まれる樹脂粒子は、少なくともＡＳＧ膜１２の形成工程直後に形成された溝穴ＤＴの残留開口部の最小開口寸法１ｄに比べ、大きい粒径を有していることを特徴とする。このため、ＣＭＰによる研磨の際に、樹脂粒子が仮想線１ｃ以下まで侵入し、溝穴ＤＴ内部にあるレジストを削り込むことはほとんどない。よって、開口部分に樹脂粒子が詰まり込むこともほとんど起こらない。
【００４５】
しかしながら、上記所定の粒径より小さい樹脂粒子や、樹脂粒子の破片が生じた場合、これらがＣＭＰ工程で溝穴ＤＴに詰まり込んでしまう恐れがある。しかし、この樹脂粒子はレジスト１３を除去するエッチングに対して非耐性を持っていることを特徴とする。これより、たとえ上記所定の粒径より小さい樹脂粒子や、樹脂粒子の破片がＣＭＰ工程で溝穴ＤＴに詰まり込んだとしても、この後のレジストマスク１４１〜１４６のエッチバックの際に、この詰まり込んだ樹脂粒子はレジストと共に除去される。
【００４６】
さらに、この樹脂粒子は全ての粒径が均一に形成された球形粒子であることが望ましい。例えば、ポリスチレン系の樹脂を用いて樹脂粒子を形成すれば、粒径の制御が容易にでき、粒径の均一性が向上することが分かった。また、粒径が均一であることにより、スラリー中の樹脂粒子の分散性も向上できる。また、粒径が均一であるため、ウェハ表面と研磨パッド表面は互いに平行状態が維持されたまま、お互いが相対的に回転され、ウェハ全面が均一に研磨される。
【００４７】
さらに、ＡＳＧ膜１２は、スラリーに含まれる樹脂粒子に比べ硬質で且つ樹脂粒子はレジスト膜１３に比べ硬質である。このため、ＡＳＧ膜１２がＣＭＰのストッパ膜として作用するため、スラリーに含まれる樹脂粒子に比べて軟質なレジストのみが研磨される。これによってスクラッチやエロージョンを確実に防ぐことができる。
【００４８】
更に、スラリーを形成する際に、アミン基等の有機系窒素化合物を成分とする添加剤を加えることにより、エッチングレートが向上され、研磨面の面内のスラリーの均一性も向上した。更に、この添加剤は揮発性も小さいので、スラリーの液性の安定性も良いことが確認できた。
【００４９】
また、ＡＳＧ膜１２は樹脂粒子スラリーによって研磨されることがないため、シリコン基板１１表面に形成されたキャパシタ用のパターンはＡＳＧ膜１２によって保護される。
【００５０】
従って、この樹脂粒子スラリーを用いたＣＭＰ法によって、図１（ｂ）に示すように、レジスト膜１３はＡＳＧ膜１２の表面によって規制されて研磨され、仮想線１ｃの位置で良好に平坦化される。これによって、溝穴ＤＴ内のレジストマスク１４１〜１４６の表面が平坦化され、溝穴ＤＴ内で均一な高さのレジストマスク１４１〜１４６が形成される。
【００５１】
次に図１（ｃ）に示されるように、溝穴ＤＴ内の底から所定の高さのレジストマスクを残すために、仮想線１ｃを基準にして、レジストマスク１４１〜１４６がエッチバックされる。これによって、図１（ｃ）の断面図からわかるように、溝穴ＤＴの底から、仮想線１ｃと平行に設定される仮想線１ｅまでの等しい高さを有するレジストマスク１５１〜１５６が均一に形成される。
【００５２】
なお、図示されていないが、図１（ｂ）のＣＭＰの工程において万一、溝穴ＤＴ内に詰まり込んだ上記所定の粒径より小さい樹脂粒子や、樹脂粒子の破片があったとしても、ここでのエッチバックによりレジストマスク１４１〜１４６と共に除去される。このため後工程での詰まり込んだ樹脂粒子によるマスキングの弊害は起こらない。
【００５３】
上述される樹脂粒子は、以下の実施の形態においても同様に使用されることができる。ここでは、図２（ａ）は図１（ｃ）に示されるキャパシタ形成工程の続きが示される。図２（ａ）に示されるように、レジストマスク１５１〜１５６をエッチングマスクとして用い、露出しているＡＳＧ膜１２の一部がフッ化水素系の液体を用いたウェットエッチングにより除去される。これによって溝穴ＤＴ内には均一な高さのＡＳＧ膜１６１〜１６６が形成される。
【００５４】
さらにレジストマスク１５１〜１５６がエッチングされ、図２（ｂ）に示されるように溝穴ＤＴ内に底から均一な高さを有するＡＳＧ膜１６１〜１６６が残存する。
【００５５】
次に図２（ｃ）に示されるように、テトラエトキシシラン（ＴＥＯＳ）ガスを用いてプラズマＣＶＤ法により、シリコン基板１１表面および溝穴ＤＴ内面全体には、均一の厚さで薄膜のＴＥＯＳ膜１７が形成される。ついで、このＴＥＯＳ膜１７をシリコン基板１１の熱処理被膜として用い、熱処理を行い、ＡＳＧ膜１６１〜１６６に含まれる不純物Ａｓをシリコン基板１１内に拡散させる。
【００５６】
従って、図２（ｄ）に示されるように、夫々の溝穴ＤＴと等しい接触面積を有するＡｓ拡散領域１８が、キャパシタの一方の電極としてシリコン基板１１内に形成される。なお、ここでの拡散時間は、少なくとも、図２（ｄ）に示されるように夫々の隣接する溝穴ＤＴの内壁面から伸びた拡散領域が溝穴ＤＴ間に挟まれたシリコン基板１１内で互いに接合する程度とする。
【００５７】
図３（ａ）では、図２（ｄ）に示されるキャパシタ形成工程の続きが示され、ＴＥＯＳ膜１７および熱処理されたＡＳＧ膜１６１〜１６６がエッチングにより除去された状態を示す。
【００５８】
次に図３（ｂ）に示されるように、例えばＣＶＤ法を用いて、露出した溝穴ＤＴ内面部を含むシリコン基板１１全面に、均一の厚さのＮＯ（一酸化窒素）膜１９が、キャパシタ絶縁膜として形成される。
【００５９】
更に、図３（ｃ）に示されるように、ＮＯ膜１９上には、ポリシリコン膜２０が溝穴ＤＴ内に埋め込まれるように形成される。
【００６０】
その後、図３（ｄ）に示されるように、ＮＯ膜１９の上面の仮想線１ｃと平行に設定された仮想線１ｆまでポリシリコン膜２０がエッチングされる。これによって、溝穴ＤＴ内部には、ポリシリコンによるキャパシタの他方の電極２０１〜２０６がＮＯ膜１９により互いに絶縁された状態で形成される。
【００６１】
上述のように、本実施の形態においては、均一な高さの拡散領域がシリコン基板１１内部の溝穴ＤＴの内壁面に沿って形成されることが可能である。よって、シリコン基板１１内部に均一な面積を持つキャパシタの一方の電極が形成されるため、キャパシタごとの容量も均一に形成される。
【００６２】
よって、従来の上記不均一なキャパシタが形成されることによる問題は解決され、プロセスにかかる負荷が軽減される。
【００６３】
さらに、ＣＭＰ工程で仮に溝穴ＳＮ内に詰まり込んだ上記所定の粒径より小さい樹脂粒子や、樹脂粒子の破片が有ったとしても、この樹脂粒子はレジスト膜のエッチングに対して非耐性を有しているため、レジストと共に除去される。
【００６４】
また、樹脂粒子は、その粒径を制御しやすいため、図１（ｄ）に示すＡＳＧ膜１２が形成された溝穴ＳＮの開口部寸法１ｄより大きくなるように粒径を調節することで詰まり込みを防ぐことが可能である。
【００６５】
また、本実施の形態で形成されたキャパシタでは、図３（ａ）に明示されているように、シリコン基板１１内に形成された拡散領域１８が、キャパシタの一方の電極として一体となっている。且つ、前述したように、夫々のキャパシタの一方の電極としては、拡散領域１８が夫々の溝穴ＳＮ内で均一な面積を持つため、容量も均一となることが期待できる。このため、例えばこの一方の電極が一括して接地され、他方の電極がセルトランジスタの一端に接続された状態でＤＲＡＭメモリのキャパシタに用いれば、良好な特性を持ったメモリセルを得ることができる。
【００６６】
図４乃至図５は、本発明の第２の実施の形態におけるキャパシタ（スタック構造）形成方法の工程が示される断面図である。図４（ａ）に示されるように、基板４１に所定の厚さの絶縁膜４２が形成される。この絶縁膜４２の表面には、例えばＤＲＡＭのメモリセルが形成されるためのキャパシタ形成用の所定のパターンがパターニングされ、この絶縁膜４２の所定部分に例えばＲＩＥ技術（反応性イオンエッチング）を用いて複数の深くて狭い溝穴ＳＮが均一のサイズで掘られる。ここで、溝穴ＳＮが形成された領域がセルアレイ部４ａとされ、溝穴ＳＮが形成されていない領域がフィールド部４ｂとされる。
【００６７】
その後、溝穴ＳＮ内面部を含む絶縁膜４２全面に、例えばＣＶＤ法（化学的気相蒸着法）が用いられることによって、均一の厚さのポリシリコン膜４３が形成される。さらに溝穴ＳＮ内部に埋め込まれるように、ポリシリコン膜４３上に所定の厚さの有機膜であるレジスト膜４４が形成される。このレジスト膜４４のセルアレイ部４ａの表面は、図１（ａ）に示したと同様に、溝穴ＳＮ内にレジストが吸収されるので、フィールド部４ｂに比べて沈下して傾斜面となっている。
【００６８】
ここで、図４（ｂ）に示されるように、基板４１上に形成されたポリシリコン膜４３表面にセルアレイ部４ａからフィールド部４ｂに跨って仮想線４ｃが設定される。この仮想線４ｃまで、樹脂粒子を含むスラリーを用いてＣＭＰ装置によりレジスト膜４４が研磨され、平坦化され、レジストマスク４４１から４４５が形成される。
【００６９】
このスラリーに含まれる樹脂粒子は、少なくともポリシリコン膜４３の形成工程の直後に形成された溝穴ＳＮの開口部の最小開口寸法４ｄに比べ、大きい粒径を有していることを特徴とする。このため、ＣＭＰによる研磨の際に、樹脂粒子が仮想線４ｃ以下まで侵入し、溝穴ＳＮ内部にあるレジストマスク４４１〜４４５を削り込むことはない。よって、溝穴ＳＮの開口部分に樹脂粒子が詰まり込むことも起こらない。
【００７０】
しかしながら、上記所定の粒径より小さい樹脂粒子や、樹脂粒子の破片が生じた場合、これらがＣＭＰ工程で溝穴ＳＮに詰まり込んでしまう恐れがある。しかし、この樹脂粒子はレジストマスク４４１〜４４５を除去するエッチングに対して非耐性を持っていることを特徴とする。これより、たとえ上記所定の粒径より小さい樹脂粒子や、樹脂粒子の破片がＣＭＰ工程で溝穴ＳＮに詰まり込んだとしても、この後のレジストマスク４４１〜４４５のエッチバックの際に、この詰まり込んだ樹脂粒子はレジストマスクと共に除去される。
【００７１】
さらに、この樹脂粒子は全ての粒径が均一に形成された球形粒子であることが望ましい。これにより、図４の実施形態の場合も、ＣＭＰにおいて基板４１表面と図示されていない研磨パッド表面は互いに平行状態が維持されたまま、お互いが相対的に回転され、ウェハ全面が均一に研磨される。
【００７２】
さらに、ポリシリコン膜４３は、スラリーに含まれる樹脂粒子に比べ硬質で且つ樹脂粒子はレジスト４４に比べ硬質である。このため、ポリシリコン膜４３がレジスト４４の研磨を行う際のストッパ膜として作用するため、スラリーに含まれる樹脂粒子に比べて軟質なレジスト４４のみが研磨される。これによってスクラッチやエロージョンを確実に防ぐことができる。
【００７３】
また、ポリシリコン膜４３は樹脂粒子スラリーによって研磨されることがないため、絶縁膜４２のパターンはポリシリコン膜４３によって保護される。
【００７４】
従って、この樹脂粒子スラリーを用いたＣＭＰ法によって、図４（ｂ）に示すように、レジスト４４はポリシリコン膜４３の表面が露出するまで水平に研磨され、仮想線４ｃで平坦化される。これによって、溝穴ＳＮ内のレジストマスク４４１〜４４５の表面が平坦化され、溝穴ＳＮ内で均一な高さを有するレジストマスク４４１〜４４５が形成される。
【００７５】
また、上述のように樹脂粒子によるＣＭＰにより平坦化されることで、ポリシリコン膜４３の上面部分から、レジスト膜４４を完全に除去することが可能である。
【００７６】
次に図４（ｃ）に示すように、レジストマスク４４１〜４４５をエッチングマスクとして用い、露出した部分のポリシリコン膜４３がエッチングされる。これにより、各溝穴ＳＮの内部に均一なサイズのポリシリコン膜４３１〜４３５が形成される。このときレジストマスク４４１〜４４５はポリシリコン膜４３を除去するエッチングに対して耐性を持つ。そのため、ポリシリコン膜４３上のレジスト４４をＣＭＰ法で完全に研磨することで、ポリシリコンの露出した部分のみの選択的なエッチングを良好に行うことが可能である。
【００７７】
次に図４（ｄ）に示されるように、溝穴ＳＮ内のレジストマスク４４１〜４４５がエッチングにより除去される。さらに、絶縁膜４２がエッチング除去される。
【００７８】
ここで、図５（ａ）に図４（ｄ）に示されるキャパシタ形成工程の続きが示される。図５（ａ）に示されるように基板４１上には、断面形状がＵ字型であるポリシリコン膜４３１〜４３５が、キャパシタの第１の電極４３１〜４３５として形成される。
【００７９】
この第１の電極４３１〜４３５の表面上および基板４１上にはＮＯ（一酸化窒素）膜４５が形成される。これによって、図５（ｂ）に示すように、基板４１上および第１の電極４３１〜４３５上にキャパシタ絶縁膜４５として形成される。
【００８０】
その後、Ｕ字型の各第１の電極４３１〜４３５の内側に形成されたこのキャパシタ絶縁膜４５の溝に埋め込むように、キャパシタ絶縁膜４５上にはポリシリコン膜４６が形成される。これによって、図５（ｃ）に示すように、キャパシタ絶縁膜４５上に、ポリシリコン膜４６がキャパシタの第２の電極として形成される。
【００８１】
上述のように、本実施の形態においては、樹脂粒子を用いたＣＭＰにより溝穴ＳＮ内部のレジストマスク４４１〜４４５の高さを揃えることによって、均一な表面積を有するキャパシタの第１の電極４３１〜４３５が形成される。従って、その上面に形成されるＮＯ膜４５およびポリシリコン膜４６も、第１の電極４３１〜４３５の夫々に対応して均一な寸法に形成される。よって、基板上に均一な容量を持ったキャパシタが形成され、キャパシタごとの容量も均一に形成される。
【００８２】
よって、従来の上記不均一なキャパシタが形成されることによる問題は解決され、プロセスにかかる負荷が軽減される。
【００８３】
さらに、ＣＭＰ工程で仮に溝穴ＳＮ内に詰まり込んだ上記所定の粒径より小さい樹脂粒子や、樹脂粒子の破片があったとしても、この樹脂粒子の破片はレジスト膜のエッチングに対して非耐性を有しているため、レジストと共に除去される。これによって、たとえ上記所定の粒径より小さい樹脂粒子や、樹脂粒子の破片が溝穴ＳＮに詰まり込んだ場合であっても、キャパシタ完成時までレジストが溝穴ＳＮ内に残存することはない。よって、正常に機能しないキャパシタが形成されてしまうのを未然に防止できる。
【００８４】
また、樹脂粒子は、その粒径を制御しやすいため、図４（ｂ）に示されるポリシリコン膜４３が形成された溝穴ＳＮの開口部寸法４ｄより大きくなるように粒径を調節することで詰まり込みを防ぐことが可能である。
【００８５】
また、本実施の形態で形成されたキャパシタは、図５（ｃ）に示されるように、最も上面に形成されたポリシリコン膜４６による第２の電極が一体となっており、且つ第２の電極４３１〜４３４に対応した夫々のキャパシタの容量は均一である。このため、例えば、第２の電極４６を一括して接地し、第１の電極４３１〜４３５をセルトランジスタの一端に接続し、ＤＲＡＭメモリのキャパシタに用いると、良好な特性のメモリセルを得ることができる。
【００８６】
【発明の効果】
以上詳述したように本発明によれば、樹脂粒子を含むスラリーを用いて有機膜のレジスト膜を化学機械的に研磨する方法が提供される。この樹脂粒子は軟質な有機膜であるレジスト膜を研磨することは可能であるが、樹脂粒子より硬質であるものを研磨することはできない。これによって、比較的軟質である樹脂粒子を用いることで、軟質なレジスト等の有機膜を研磨する際に、樹脂粒子より硬質の素材を研磨ストッパとして有効に使用でき、化学機械的研磨を用いて、レジスト膜を良好に研磨することが可能である。したがって、被研磨面のスクラッチ、エロージョンや詰まり込み等を防ぎ、研磨表面を良好に平坦化でき、例えば半導体装置の製造に用いれば、その製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のキャパシタ形成工程を示す断面図。
【図２】本発明の第１の実施の形態の図１に引き続くキャパシタ形成工程を示す断面図。
【図３】本発明の第１の実施の形態の図２に引き続くキャパシタ形成工程を示す断面図。
【図４】本発明の第２の実施の形態のキャパシタ形成工程を示す断面図。
【図５】本発明の第２の実施の形態の図４に引き続くキャパシタ形成工程を示す断面図。
【図６】第１の従来例のキャパシタ形成工程を示す断面図。
【図７】第２の従来例のキャパシタ形成工程を示す断面図。
【図８】第３の従来例のキャパシタ形成工程を示す断面図。
【符号の説明】
１１・・・半導体基板
１２，１６１〜１６６・・・ＡＳＧ膜
１３，１４１〜１４６，１５１〜１５６・・・レジスト
１７・・・ＴＥＯＳ膜
１８・・・Ａｓ拡散領域
１９、４５、６７、８９・・・ＮＯ膜
２０，２０１〜２０６・・・ポリシリコン
１ｃ，１ｄ，１ｅ，１ｆ，４ｃ，４ｄ・・・仮想線
１ａ，４ａ・・・セルアレイ部
１ｂ，４ｂ・・・フィールド部
４１・・・基板
４２・・・絶縁膜
４３，４３１〜４３５，４６・・・ポリシリコン
４４，４４１〜４４５・・・レジスト
６ａ，８ａ・・・セルアレイ部
６ｂ，８ｂ・・・フィールド部
６１・・・半導体基板
６２・・・ＡＳＧ膜
６３，６３１〜６３６，７４１〜７４６，７７１〜７７５，８４，８４１〜８４５・・・レジスト
６５，７１，８５・・・エロージョン
６６，７５・・・Ａｓ拡散領域
６８１〜６８６，７６１〜７６６，８３，８３１〜８３５，８８・・・ポリシリコン
７２，８６・・・スクラッチ
７３，８７・・・詰まり込み部
８１・・・基板
８２・・・絶縁膜

Claims (15)

  1. 樹脂粒子を含むスラリーを用いて有機膜が露出する半導体基板を研磨することを特徴とする有機膜の研磨方法。
  2. 前記有機膜はレジスト膜であることを特徴とする請求項１に記載の研磨方法。
  3. 前記研磨は、樹脂粒子を含むスラリーを用いて前記有機膜を化学機械的に研磨するプロセスを含むことを特徴とする請求項１又は請求項２に記載の研磨方法。
  4. 前記樹脂粒子を含むスラリーは、前記有機膜に対する化学的研磨作用を持つ液体中に前記樹脂粒子を分散した懸濁液であることを特徴とする請求項３に記載の研磨方法。
  5. 前記有機膜が複数の溝穴を含む凹凸形状の基板上に形成されていることを特徴とする請求項１又は請求項２に記載の研磨方法。
  6. 前記樹脂粒子は、前記基板上に形成された前記有機膜を前記スラリーを用いて研磨して除去した後で前記複数の溝穴内に残った有機膜を除去するエッチングに対して非耐性を持つことを特徴とする請求項５に記載の研磨方法。
  7. 前記樹脂粒子の粒径は、前記溝穴の開口寸法より大きいことを特徴とする請求項５に記載の研磨方法。
  8. 前記樹脂粒子は、ポリスチレン系樹脂から構成される球形粒子であることを特徴とする請求項２乃至請求項４のいずれか１項に記載の研磨方法。
  9. 前記樹脂粒子は、略均一な粒径を有することを特徴とする請求項８に記載の研磨方法。
  10. 前記樹脂粒子を含むスラリーは、有機系窒素化合物を添加剤として含むことを特徴とする請求項２乃至請求項４のいずれか１項に記載の研磨方法。
  11. 前記有機膜が形成された基板の少なくとも表面は、前記樹脂粒子より硬質であることを特徴とする請求項５に記載の研磨方法。
  12. 樹脂粒子が有機膜に対する化学的研磨作用を有する液体中に分散された懸濁液であることを特徴とする化学的機械研磨用のスラリー。
  13. 前記樹脂粒子は、ポリスチレン系樹脂から構成される球形粒子であることを特徴とする請求項１２に記載のスラリー。
  14. 前記スラリーは、有機系窒素化合物を添加剤として含むことを特徴とする請求項１２に記載のスラリー。
  15. 前記樹脂粒子は、略均一な粒径を有することを特徴とする請求項１２に記載のスラリー。
JP2002290106A 2002-10-02 2002-10-02 樹脂粒子を用いた半導体基板上の有機膜の研磨方法とスラリー Abandoned JP2004128211A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002290106A JP2004128211A (ja) 2002-10-02 2002-10-02 樹脂粒子を用いた半導体基板上の有機膜の研磨方法とスラリー
US10/353,962 US7037839B2 (en) 2002-10-02 2003-01-30 Method for polishing organic film on semiconductor substrate by use of resin particles, and slurry
TW092126661A TWI245336B (en) 2002-10-02 2003-09-26 Method for polishing organic film on semiconductor substrate by use of resin particles, and slurry
CNA031601707A CN1497681A (zh) 2002-10-02 2003-09-29 使用树脂粒子的半导体衬底上的有机膜的研磨方法和料浆
KR1020030068158A KR20040030350A (ko) 2002-10-02 2003-10-01 수지 입자를 이용한 반도체 기판 상의 유기막의 연마방법과 슬러리
US11/227,159 US20060006142A1 (en) 2002-10-02 2005-09-16 Method for polishing organic film on semiconductor substrate by use of resin particles, and slurry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002290106A JP2004128211A (ja) 2002-10-02 2002-10-02 樹脂粒子を用いた半導体基板上の有機膜の研磨方法とスラリー

Publications (1)

Publication Number Publication Date
JP2004128211A true JP2004128211A (ja) 2004-04-22

Family

ID=32040654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002290106A Abandoned JP2004128211A (ja) 2002-10-02 2002-10-02 樹脂粒子を用いた半導体基板上の有機膜の研磨方法とスラリー

Country Status (5)

Country Link
US (2) US7037839B2 (ja)
JP (1) JP2004128211A (ja)
KR (1) KR20040030350A (ja)
CN (1) CN1497681A (ja)
TW (1) TWI245336B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI241626B (en) * 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
JP4868840B2 (ja) * 2005-11-30 2012-02-01 Ｊｓｒ株式会社 半導体装置の製造方法
KR101900540B1 (ko) * 2015-08-21 2018-09-20 삼성에스디아이 주식회사 유기막용 ｃｍｐ 슬러리 조성물, 그 제조방법, 및 이를 이용한 유기막 연마 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251951A (ja) 1988-08-15 1990-02-21 Nec Corp 交換処理プログラム検証方式
JP3172008B2 (ja) 1993-09-17 2001-06-04 株式会社東芝 半導体装置の製造方法
JPH1187307A (ja) 1997-09-05 1999-03-30 Sony Corp レジストの除去方法及びその除去装置
KR100472882B1 (ko) * 1999-01-18 2005-03-07 가부시끼가이샤 도시바 수계 분산체, 이를 이용한 화학 기계 연마용 수계 분산체조성물, 웨이퍼 표면의 연마 방법 및 반도체 장치의 제조방법
US6740590B1 (en) * 1999-03-18 2004-05-25 Kabushiki Kaisha Toshiba Aqueous dispersion, aqueous dispersion for chemical mechanical polishing used for manufacture of semiconductor devices, method for manufacture of semiconductor devices, and method for formation of embedded writing
US6235636B1 (en) * 1999-04-20 2001-05-22 Advanced Micro Devices, Inc. Resist removal by polishing
JP2001267273A (ja) * 2000-01-11 2001-09-28 Sumitomo Chem Co Ltd 金属用研磨材、研磨組成物及び研磨方法
JP2001269859A (ja) * 2000-03-27 2001-10-02 Jsr Corp 化学機械研磨用水系分散体
JP2001277105A (ja) 2000-03-31 2001-10-09 Sumitomo Bakelite Co Ltd 研磨材及び共摺り表面加工法
US6736992B2 (en) * 2000-04-11 2004-05-18 Honeywell International Inc. Chemical mechanical planarization of low dielectric constant materials
US6416685B1 (en) * 2000-04-11 2002-07-09 Honeywell International Inc. Chemical mechanical planarization of low dielectric constant materials
US6568997B2 (en) * 2001-04-05 2003-05-27 Rodel Holdings, Inc. CMP polishing composition for semiconductor devices containing organic polymer particles
US6620215B2 (en) * 2001-12-21 2003-09-16 Dynea Canada, Ltd. Abrasive composition containing organic particles for chemical mechanical planarization
US6641632B1 (en) * 2002-11-18 2003-11-04 International Business Machines Corporation Polishing compositions and use thereof

Also Published As

Publication number Publication date
TWI245336B (en) 2005-12-11
US7037839B2 (en) 2006-05-02
US20040067652A1 (en) 2004-04-08
KR20040030350A (ko) 2004-04-09
TW200416860A (en) 2004-09-01
US20060006142A1 (en) 2006-01-12
CN1497681A (zh) 2004-05-19

Similar Documents

Publication Publication Date Title
US6027998A (en) Method for fully planarized conductive line for a stack gate
US6630390B2 (en) Method of forming a semiconductor device using a carbon doped oxide layer to control the chemical mechanical polishing of a dielectric layer
JPS6242445A (ja) 集積回路の製造方法
JP2013038095A (ja) 半導体装置の製造方法
US20060261041A1 (en) Method for manufacturing metal line contact plug of semiconductor device
US20020086509A1 (en) Method for fabricating a contact pad of semiconductor device
WO1999059194A1 (en) A method of planarizing a semiconductor device using a high density plasma system
KR100464862B1 (ko) 반도체 장치의 제조 방법
EP0910117B1 (en) Methods for protecting device components from chemical mechanical polish induced defects
US7910487B2 (en) Reverse masking profile improvements in high aspect ratio etch
US20060006142A1 (en) Method for polishing organic film on semiconductor substrate by use of resin particles, and slurry
JP2004119905A (ja) ポリシリコンエッチング方法
US6627492B2 (en) Methods of forming polished material and methods of forming isolation regions
KR20220079526A (ko) 리세싱된 피처에서의 상향식 금속화 방법
KR100356798B1 (ko) 반도체 소자의 제조방법
US7935634B2 (en) Integrated circuits, micromechanical devices, and method of making same
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
CN113921470B (zh) 一种半导体结构及其制造方法
JP2003007702A (ja) 半導体装置の製造方法
KR100881829B1 (ko) 반도체소자의 캐패시터 제조방법
US6787408B2 (en) Method for forming an electrical insulating layer on bit lines of the flash memory
US20080318428A1 (en) Method for Achieving Uniform Chemical Mechanical Polishing In Integrated Circuit Manufacturing
US6093650A (en) Method for fully planarized conductive line for a stack gate
US20060172539A1 (en) Method of treating a structured surface
KR100772532B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050727