JP2014053502A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014053502A
JP2014053502A JP2012197886A JP2012197886A JP2014053502A JP 2014053502 A JP2014053502 A JP 2014053502A JP 2012197886 A JP2012197886 A JP 2012197886A JP 2012197886 A JP2012197886 A JP 2012197886A JP 2014053502 A JP2014053502 A JP 2014053502A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
semiconductor device
cmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012197886A
Other languages
English (en)
Inventor
Fukugaku Minami
学 南幅
Akifumi Kawase
聡文 側瀬
Yukiteru Matsui
之輝 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012197886A priority Critical patent/JP2014053502A/ja
Priority to US14/016,672 priority patent/US20140073136A1/en
Publication of JP2014053502A publication Critical patent/JP2014053502A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】平坦化工程において、ダメージを軽減しつつ、所望の平坦性を得る。
【解決手段】半導体装置の製造方法は、半導体基板１０上に層間絶縁膜１３を形成する工程と、前記層間絶縁膜の表面に形成された凹部および凸部を覆うように、前記層間絶縁膜上に膜１４を形成する工程と、前記層間絶縁膜が露出するように、ＣＭＰにより前記膜を研磨する工程と、前記膜と前記層間絶縁膜とのエッチング速度が同じになるように、前記膜および前記層間絶縁膜をエッチング工程と、を具備する。
【選択図】 図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
デバイス（素子）を形成した半導体基板表面には、凹凸が形成される。その上にシリコン酸化膜等の層間絶縁膜を形成して配線すると、層間絶縁膜にも凹凸が形成されて配線がショートしてしまう恐れがある。このため、シリコン酸化膜の平坦化が必要である。半導体装置の製造におけるシリコン酸化膜の平坦化方法としては、セリア系スラリーを用いたＣＭＰ（Chemical Mechanical Polishing）が採用されている。
セリア系スラリーを用いたＣＭＰは、シリコン酸化膜の研磨速度が大きく、その平坦性も高い。しかしながら、セリア系スラリーを用いたＣＭＰでは、以下の問題が生じる。
脆弱なデバイス（エアギャップ構造等）を有する半導体基板に対してセリア系スラリーを用いたＣＭＰを行うと、半導体基板上に形成された脆弱層や、シリコン酸化膜にクラックが生じ、広い領域で回路を形成することができなくなる。また、シリコン酸化膜上にスクラッチが多く生じ、配線がショートしてしまう恐れがある。これらクラックとスクラッチを合わせてダメージと呼び、これらを撲滅することが課題である。
また、一般的にＣＭＰでは、シリコン酸化膜の凹部と凸部とにおいて研磨レートの差はあるが、凸部のみならず、凹部も除去される。このため、所望の平坦性を得るために、凹部の底面からの除去量（削りシロ）が２００ｎｍ程度必要である。言い換えると、ＣＭＰにより所望の平坦性を得るために、凹部の底面から２００ｎｍ程度研磨する必要がある。ＣＭＰは磨耗破壊であるため、研磨量は最小限に抑えたい。
さらに、コストの観点からスラリーに含まれる希土類元素（Ｃｅ）の使用削減が望まれる。
しかし、セリア系スラリーに匹敵する性能（平坦性等）を有するスラリーは、未だ得られていない。このように、セリア系スラリーを用いたＣＭＰ以外の平坦化方法が求められる。
特許第４２０２９５５号公報 特開２００４−３６３１９１号公報
平坦化工程において、ダメージを軽減しつつ、所望の平坦性を得ることができる半導体装置の製造方法を提供する。
本実施形態による半導体装置の製造方法は、半導体基板１０上に層間絶縁膜１３を形成する工程と、前記層間絶縁膜の表面に形成された凹部および凸部を覆うように、前記層間絶縁膜上に膜１４を形成する工程と、前記層間絶縁膜が露出するように、ＣＭＰにより前記膜を研磨する工程と、前記膜と前記層間絶縁膜とのエッチング速度が同じになるように、前記膜および前記層間絶縁膜をエッチングする工程と、を具備する。
本実施形態に係る半導体装置の製造工程を示すフローチャート。 本実施形態に係る半導体装置の製造工程を示す断面図。 図２に続く、本実施形態に係る半導体装置の製造工程を示す断面図。 図３に続く、本実施形態に係る半導体装置の製造工程を示す断面図。 図４に続く、本実施形態に係る半導体装置の製造工程を示す断面図。 図５に続く、本実施形態に係る半導体装置の製造工程を示す断面図。 シリコン酸化膜を露出させてＲＩＥを行った場合の平坦性の実験結果を示す図。 シリコン酸化膜を露出させずＲＩＥを行った場合の平坦性の実験結果を示す図。 本実施形態に係るＣＭＰ装置の構成図。 比較例１に係る半導体装置の製造工程を示すフローチャート。 比較例１に係る半導体装置の製造工程を示す断面図。 比較例２に係る半導体装置の製造工程を示すフローチャート。 比較例２に係る半導体装置の製造工程を示す断面図。 本実施形態および比較例１，２における平坦化工程の実験結果を示す図。
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。
＜実施形態＞
図１乃至図９を用いて、本実施形態に係る半導体装置の製造方法について説明する。本実施形態は、素子１１が配置された半導体基板１０上に形成される層間絶縁膜１３の平坦化方法である。より具体的には、表面に凹凸を有する層間絶縁膜１３上に有機膜１４を形成し、ＣＭＰにより有機膜１４を平坦化した後、有機膜１４および層間絶縁膜１３をＲＩＥ（Reactive Ion Etching）によりエッチバックする。これにより、層間絶縁膜１３へのダメージを軽減しつつ、所望の平坦性を得ることができる。以下に、本実施形態について詳説する。
［本実施形態における製造方法］
以下に、図１乃至図７を用いて、本実施形態に係る半導体装置の製造方法について説明する。
図１は、本実施形態に係る半導体装置の製造工程を示すフローチャートである。図２乃至図６は、本実施形態に係る半導体装置の製造工程を示す断面図である。
本実施形態では、まず、図１および図２に示すように、ステップＳ１において、半導体基板１０上に、図示せぬエアギャップ構造を有する素子１１が形成される。
次に、図１および図３に示すように、ステップＳ２において、半導体基板１０および素子１１上に、例えばシリコン酸化膜（ＳｉＯＸ）で構成される層間絶縁膜１３が形成される。層間絶縁膜１３は、半導体基板１０および素子１１の全面を覆うように形成される。
このとき、半導体基板１０上に素子１１が形成されていることにより、層間絶縁膜１３の表面に凹凸が形成される。より具体的には、素子１１が形成された上方の領域が凸部となり、それ以外の上方の領域が凹部（溝）となる。層間絶縁膜１３の凸部の高さ、すなわち凹部の深さは、例えば１５０ｎｍ程度である。また、凹部の幅および凸部の幅はそれぞれ、例えば１μｍ程度である。言い換えると、凸部（または凹部）の幅／スペースは、１μｍ／１μｍ程度である。
本実施形態では、上記のように形成された表面に凹凸を有する層間絶縁膜１３の平坦化工程を以下のステップＳ３〜ステップＳ５によって行う。
まず、図１および図４に示すように、ステップＳ３において、表面に凹凸を有する層間絶縁膜１３上に、常法により有機膜１４が塗布される。これにより、層間絶縁膜１３の表面が有機膜１４により覆われる。より具体的には、有機膜１４により層間絶縁膜１３の凹部内が埋め込まれる。また、有機膜１４は、凹部外の凸部上にも形成される。このとき、層間絶縁膜１３表面の凹凸に対応して、有機膜１４の表面にも凹凸が形成される。この有機膜１４の膜厚は、例えば３００ｎｍ程度である。
有機膜１４は、例えば、ノボラック系樹脂を主成分とするレジスト膜で構成される。ノボラック系樹脂を主成分とするレジスト膜は、例えばシクロヘキサノンを主成分とするレジスト膜よりも、平坦化を容易に行なうことができる点で望ましい。さらに、ノボラック系樹脂を主成分とするレジスト膜は、シクロヘキサノンを主成分とするレジスト膜よりも層間絶縁膜１３との密着力が強く、ＣＭＰ時の膜剥がれも比較的少ない。このため、有機膜１４は、ノボラック系樹脂を主成分とするレジスト膜であることが望ましい。
その後、有機膜１４がベーク（第１ベーク）される。このベーク温度は、１００℃以上１７０℃以下程度の比較的低温である。このため、ベーク後、比較的脆弱な有機膜１４が形成される。このとき、ベーク温度が１００℃未満の場合、有機膜１４の密着性が低下して後工程のＣＭＰ時に膜剥がれが生じる恐れがある。一方、ベーク温度が１７０℃を越える場合、スラリーの樹脂粒子よりも有機膜１４が硬化して、ＣＭＰにより有機膜１４を除去できなくなる恐れがある。
次に、図１および図５に示すように、ステップＳ４において、樹脂粒子スラリーを用いたＣＭＰにより、有機膜１４の表面が研磨される。より具体的には、層間絶縁膜１３の凹部外に形成された有機膜１４が除去され、凹部内に形成された有機膜１４が残存する。これにより、層間絶縁膜１３の凸部の表面が露出するように、有機膜１４が研磨される。そして、凹部内に形成された有機膜１４の表面と層間絶縁膜１３の凸部の表面とが同じ高さになり、平坦化される。このとき、層間絶縁膜１３を露出させることで、後工程におけるＲＩＥによる平坦性を向上させることができる。この根拠については、後述する。
また、樹脂粒子スラリーとしては、例えば、１次粒子径が５０ｎｍのＰＳＴ（ポリスチレン）樹脂粒子を１重量％、重量平均分子量１，０００のポリビニルアルコールを０．２重量％としたｐＨ３の水分散体が用いられる。
なお、樹脂粒子スラリーは、上記樹脂粒子および水溶性高分子に限らない。
樹脂粒子は、官能基を有するポリマー、例えば、ＰＳＴ樹脂、ＰＭＭＡ（ポリメチルメタクリレート）等のアクリル系樹脂、ユリア樹脂、メラミン樹脂、ポリアセタール樹脂、ポリカーボネイト樹脂、およびこれらの複合樹脂からなる群から選択される少なくとも１種類以上の樹脂を含む。特に、ＣＭＰに適した硬度および弾性を有することから、樹脂粒子は、ＰＭＭＡ、ＰＳＴ、またはスチレンアクリル共重合体を含む粒子であることが望ましい。
樹脂粒子の平均粒子径が５．０μｍを越える場合、または１０ｎｍ未満の場合、粒子の分散性を制御するのが困難になり、スラリーが沈降しやすくなる。したがって、樹脂粒子の平均粒子径は１０ｎｍ以上でかつ５．０μｍ以下であることが望ましく、３０ｎｍ以上５００ｎｍ以下であることがより望ましい。
また、樹脂粒子スラリーにおいて、樹脂粒子の濃度は、望ましくは、０．０１〜１０重量％、より望ましくは、０．１〜５．０重量％、さらに望ましくは、０．３〜３．０重量％である。ここで、樹脂粒子の濃度が０．０１重量％に満たない場合、研磨速度が極端に低下することがある。一方、１０重量％を超える場合、ディッシングが悪化することがある。
水溶性高分子としては、限定されないが、例えば、メチルセルロース、メチルヒドロキシエチルセルロース、メチルヒドロキシプロピルセルロース、ヒドロキシエチルセルロース、ヒドロキシプロピルセルロース、カルボキシメチルセルロース、カルボキシエチルセルロース、カルボキシメチルヒドロキシエチルセルロース等の水溶性セルロース類；、キトサン、ヒアルロン酸、コンドロイチン、コンドロイチン硫酸、コンドロイチンポリ硫酸、デルマタン硫酸、ヘパリン、ケラタン硫酸、ケラタンポリ硫酸、デンプン、デキストリン、ポリデキストロース、キサンタンガム、グアーガム等の水溶性多糖類；の他、ポリビニルアルコール、ポリエチレングリコール、ポリエチレンイミン、ポリビニルピロリドン、ポリアクリル酸およびその塩、ポリアクリルアミド、ポリエチレンオキシド等の水溶性高分子が挙げられる。特に、高い平坦性が得られる、ポリビニルアルコール、ポリビニルピロリドンが用いられることが望ましい。これらの水溶性高分子は、単独で使用することができ、また、２種以上を混合して使用することができる。
水溶性高分子の分子量は、望ましくは、５００〜１，０００，０００であり、より望ましくは１，０００〜５００，０００であり、さらに望ましくは、５，０００〜３００，０００である。ここで、水溶性高分子の分子量が５００未満であると、有機膜１４（有機膜）との相互作用が弱く、吸着効果が弱くなり、保護効果が小さくなって、ディッシングを抑制することができないことがある。一方、水溶性高分子の分子量が１，０００，０００を超えると、吸着効果が大きくなりすぎて、研磨速度が低下する。また、粘性が高くなりすぎて、スラリー供給が困難になることがある。
樹脂粒子スラリーにおいて、水溶性高分子の濃度は、０．００１〜１０重量％、望ましくは、０．０１〜１重量％、さらに望ましくは、０．０５〜０．５重量％である。ここで、水溶性高分子の濃度が０．００１重量％に満たない場合、研磨布とウェハとの間の潤滑剤として機能せず、膜剥がれを発生させると同時に、ディッシングを抑制することができないことがある。一方、水溶性高分子の濃度が１０重量％を超えると、有機膜１４（有機膜）への過度の吸着により、研磨速度が極端に低下することがある。
なお、樹脂粒子スラリー中には、酸化剤、有機酸あるいは界面活性剤といった添加剤を、通常用いられている量で必要に応じて配合してもよい。
また、樹脂粒子スラリー中は、ｐＨが２以上８以下に規定されていてもよい。ｐＨが２未満の場合、ＣＯＯＨ等の官能基が解離しづらく分散性が悪化することがある。一方、ｐＨが８を超えると、有機膜１４（有機膜）への化学的ダメージが大きくなってディッシングが増大することがある。
例えば、ｐＨ調整剤を適宜配合することによって、樹脂粒子スラリーを上述した範囲のｐＨに調整することができる。ｐＨ調整剤としては、例えば、無機酸（例えば、硝酸、リン酸、塩酸、硫酸）、有機酸（例えばクエン酸）等を用いることができる。
その後、有機膜１４がベーク（第２ベーク）される。このベーク温度は、２００℃以上４００℃以下程度の比較的高温であり、第１ベーク温度よりも高温である。このため、ベーク後、比較的強固な有機膜１４が形成される。ベーク温度が２００℃未満である場合、熱硬化が不十分になり得る。一方、４００℃を超える場合、有機膜１４を構成するポリマーが分解してしまう恐れがある。
この第２ベークを行うことにより、後工程におけるＲＩＥにおいて、有機膜１４のエッチング速度を調整することができる。より具体的には、比較的高温の第２ベークを行うことにより、有機膜１４を強固にすることができ、有機膜１４のエッチング速度を小さくすることができる。
次に、図１および図６に示すように、ステップＳ５において、ＲＩＥにより、層間絶縁膜１３および有機膜１４をエッチバックする。ＲＩＥのエッチングガスとして、ＣＦ４およびＣＨ２Ｆ２、またはＣＦ４およびＯ２が用いられる。このとき、パターニングされた層間絶縁膜１３（シリコン酸化膜）と有機膜１４とのエッチング速度比（シリコン酸化膜（パターン）／有機膜（パターン）、以下パターン膜エッチング速度比と称す）が１．０になるように（エッチング速度が同じになるように）、ＣＦ４およびＣＨ２Ｆ２、またはＣＦ４およびＯ２の量（混合比）が調整される。これにより、ＲＩＥによる平坦性を向上させることができる。
より具体的には、パターン膜エッチング速度比を１．０にするためには、層間絶縁膜１３および有機膜１４がそれぞれべた膜である場合を比較してその時のエッチング速度比（シリコン酸化膜（べた）／有機膜（べた）、以下べた膜エッチング速度比）が２．０程度になるようにエッチングガス量を調整すればよい。
これは、パターニングされたシリコン酸化膜と有機膜１４とを同時にＲＩＥする場合、有機膜１４のエッチング反応のほうがシリコン酸化膜のエッチング反応よりも速く進むためだと考えられる。言い換えると、有機膜１４は、べた膜でエッチングされる場合よりも、パターン膜としてシリコン酸化膜と同時にエッチングされる場合のほうが、エッチング速度が速い。これは、以下の理由によるものである。有機膜１４のエッチングには、Ｏ２が必要である。このＯ２は、ＲＩＥのエッチングガスとして供給される。しかし、パターニングされたシリコン酸化膜と有機膜１４とを同時にＲＩＥする場合、エッチングされたシリコン酸化膜からもＯ２が発生する。このシリコン酸化膜から発生したＯ２とエッチングガスとして供給されたＯ２とによって、有機膜１４のエッチング反応が進む。すなわち、シリコン酸化膜から発生したＯ２からの影響を受けることで、有機膜１４のエッチング速度は大きくなる。
なお、平坦性を向上させるためのシリコン酸化膜と有機膜１４とのべた膜エッチング速度比は、２．０に限らない。ＲＩＥ前に高温の第２ベークを行わない場合、べた膜エッチング速度比は、２．０以上４．０以下程度、望ましくは２．９程度である。この根拠については、後述する。
なお、パターン膜エッチング速度比を１．０にするためのべた膜エッチング速度比は、ＲＩＥ前に高温の第２ベークをした場合（２．０）のほうが第２ベークをしない場合（２．９）よりも、小さくなる。これは、第２ベークを行うことで強固になった有機膜１４は、シリコン酸化膜から供給されるＯ２の影響を受けにくくなるためである。すなわち、有機膜１４を第２ベークにより強固にすることで、有機膜１４のべた膜である場合とパターン膜である場合とでエッチング速度の差は小さくなる。このように、べた膜エッチング速度比とパターン膜エッチング速度比との比が小さいと、エッチング速度のパターン依存性が小さくなるため、あらゆるパターンを均一に平坦化することができる。このため、平坦性向上の観点から、ＲＩＥ前に高温の第２ベークを実施したほうが望ましい。
シリコン酸化膜および有機膜１４のエッチング速度は、例えば２００ｎｍ／ｍｉｎ程度である。
これにより、層間絶縁膜１３の凸部および層間絶縁膜１３の凹部内の有機膜１４が完全に除去される。さらに、層間絶縁膜１３の凹部の底面から１００ｎｍ程度までエッチバックされる。このとき、望ましくは層間絶縁膜１３の凹部の底面からの除去量（除去膜厚）を１００ｎｍ以下、より望ましくは５０ｎｍ以下にする。すなわち、層間絶縁膜１３の凹部の底面からの除去量をより少なくすることが望ましい。また、ＲＩＥによる層間絶縁膜１３および有機膜１４の除去量をＣＭＰによる有機膜１４の除去量よりも小さくすることが望ましい。
本実施形態における平坦化方法によるダメージおよび平坦性については、後述する。
このようにして、本実施形態における層間絶縁膜１３の平坦化工程が行われる。
以下に、本実施形態において、ＲＩＥにおけるべた膜エッチング速度比が２．０以上４．０以下である根拠、および層間絶縁膜１３（シリコン酸化膜）を露出させてＲＩＥを行う根拠について説明する。
図７は、シリコン酸化膜を露出させてＲＩＥを行った場合の平坦性の実験結果を示す図である。
図７に示すように、シリコン酸化膜を露出させてＲＩＥを行った場合、べた膜エッチング速度比が２．０よりも小さくなると、平坦性（凹凸表面の差）は２５ｎｍよりも大きくなる。べた膜エッチング速度比が大きくなり、２．０以上４．０以下になると、平坦性を２５ｎｍ以下にすることができる。さらにべた膜エッチング速度比が大きくなり、４．０よりも大きくなると、平坦性が２５ｎｍよりも大きくなる。この平坦性は、２５ｎｍ以下にすることが望ましい。このため、本実施形態では、べた膜エッチング速度比を２．０以上４．０以下にすることが望ましい。上述したように、このべた膜エッチング速度比は、ＣＭＰ後の第２ベーク温度およびエッチングガスの混合比を調整することで、調整することができる。
一方、図８は、シリコン酸化膜を露出させずＲＩＥを行った場合の平坦性の実験結果を示す図である。
図８に示すように、シリコン酸化膜を露出させずＲＩＥを行った場合、シリコン酸化膜を露出させてＲＩＥを行った場合と比べて平坦性が劣化してしまう。より具体的には、シリコン酸化膜を露出させてＲＩＥを行った場合（図７）と比較して、各べた膜エッチング速度比（０．９、２．９、５．０）において平坦性が劣化している。
これは、ＣＭＰ後の有機残膜とＲＩＥの面内均一性との影響により、エッチングが基準面（層間絶縁膜１３と有機膜１４が露出する面）に到達する箇所にばらつきがあるためである。すなわち、場所によって層間絶縁膜１３（シリコン酸化膜）の露出のタイミングがばらつき、シリコン酸化膜からのＯ２の供給量が一定ではなくなる。これにより、シリコン酸化膜からのＯ２の有機膜１４のエッチング速度への影響が場所によって異なる。
このため、本実施形態では、有機膜１４のＣＭＰにおいて層間絶縁膜１３を露出させた後、有機膜１４および層間絶縁膜１３のＲＩＥを行うことが望ましい。
［ＣＭＰ装置］
以下に、図９を用いて、本実施形態に係るＣＭＰ装置について説明する。
図９は、本実施形態に係るＣＭＰ装置の構成図を示している。
図９に示すように、本実施形態に係るＣＭＰ装置は、ターンテーブル２０、研磨布２１、トップリング２３、スラリー供給ノズル２５、およびドレッサー２６を備える。
ターンテーブル２０上に貼付された研磨布２１上には、半導体基板１０が保持されたトップリング２３が当接される。半導体基板１０上には、被処理膜（例えば図４に示す有機膜１４）が形成される。ターンテーブル２０は１〜２００ｒｐｍで回転可能であり、トップリング２３は１〜２００ｒｐｍで回転可能である。これらターンテーブル２０およびトップリング２３は、それぞれ同じ方向に回転し、例えば反時計回りに回転する。また、ＣＭＰ中、ターンテーブル２０およびトップリング２３は、一定方向に回転する。これらの研磨荷重は、通常５０〜５００ｈＰａ程度である。
また、研磨布２１上には、スラリー供給ノズル２５が配置される。このスラリー供給ノズル２５からは、スラリー２４として所定の薬液を５０〜５００ｃｃ／ｍｉｎの流量で供給することができる。また、スラリー供給ノズル２５は、例えばターンテーブル２０の中心付近に設けられるが、これに限らず、スラリー２４が研磨布２１の全面に供給されるように適宜配置されてもよい。
なお、図９において、研磨布２１の表面のコンディショニングを行なうドレッサー２６も、併せて示してある。このドレッサー２６は、通常、１〜２００ｒｐｍで回転させつつ、５０〜５００ｈＰａの荷重で研磨布２１に当接される。
また、研磨布２１上には、圧縮空気、あるいは窒素ガスなどを研磨布２１に向けて噴出する冷却ノズルが配置されてもよい。冷却ノズルは、スラリー供給ノズル２５（ターンテーブル２０の回転軸）を中心にして研磨布２１の半径上に配置され、研磨布２１が回転することによってその全面に圧縮空気等を噴出することができる。
［比較例１における製造方法］
以下に、図１０および図１１を用いて、比較例１に係る半導体装置の製造方法について説明する。比較例１において、本実施形態と異なる点は、有機膜１４を形成せず、セリア系スラリーを用いたＣＭＰにより層間絶縁膜１３が平坦化される点である。なお、比較例１において、本実施形態と同様の点については、適宜説明を省略する。
図１０は、比較例１に係る半導体装置の製造工程を示すフローチャートである。図１１は、比較例１に係る半導体装置の製造工程を示す断面図である。
比較例１において、まず、本実施形態における図２および図３と同様の工程が行われる（図１におけるステップＳ１，Ｓ２）。より具体的には、まず、図１０に示すように、ステップＳ１１において、半導体基板１０上に半導体デバイスとなる素子（トランジスタ）が形成される。その後、ステップＳ１２において、半導体基板１０および素子上に、例えばシリコン酸化膜（ＳｉＯＸ）で構成される層間絶縁膜１３が形成される。このとき、半導体基板１０上に素子が形成されていることにより、層間絶縁膜１３の表面に凹凸が形成される。
比較例１では、上記のように形成された表面に凹凸を有する層間絶縁膜１３の平坦化工程を以下のステップＳ１３によって行う。
図１０および図１１に示すように、ステップＳ１３において、セリア系スラリーを用いたＣＭＰにより、層間絶縁膜１３の表面が平坦化される。このＣＭＰによって層間絶縁膜１３を平坦化するために、層間絶縁膜１３の凹部の底面からの除去量は２００ｎｍ以上必要である。また、図１１に示すように、層間絶縁膜１３に対してセリア系スラリーを用いたＣＭＰを行った場合、層間絶縁膜１３にダメージ（スクラッチ、クラック）３０が生じてしまう。比較例１における平坦化方法によるダメージおよび平坦性については、後述する。
このようにして、比較例１における層間絶縁膜１３の平坦化工程が行われる。
［比較例２における製造方法］
以下に、図１２および図１３を用いて、比較例２に係る半導体装置の製造方法について説明する。比較例２において、本実施形態と異なる点は、有機膜１４を形成した後に有機膜１４のＣＭＰを行わず、ＲＩＥにより層間絶縁膜１３および有機膜１４が平坦化される点である。なお、比較例２において、本実施形態と同様の点については、適宜説明を省略する。
図１２は、比較例２に係る半導体装置の製造工程を示すフローチャートである。図１３は、比較例２に係る半導体装置の製造工程を示す断面図である。
比較例２において、まず、本実施形態における図２および図３と同様の工程が行われる（図１におけるステップＳ１，Ｓ２）。より具体的には、まず、図１２に示すように、ステップＳ２１において、半導体基板１０上に半導体デバイスとなる素子（トランジスタ）が形成される。次に、ステップＳ２２において、半導体基板１０および素子上に、例えばシリコン酸化膜（ＳｉＯＸ）で構成される層間絶縁膜１３が形成される。このとき、半導体基板１０上に素子が形成されていることにより、層間絶縁膜１３の表面に凹凸が形成される。
比較例２では、上記のように形成された表面に凹凸を有する層間絶縁膜１３の平坦化工程を以下のステップＳ２３，Ｓ２４によって行う。
まず、本実施形態における図４と同様の工程が行われる（図１におけるステップＳ３）。より具体的には、まず、図１２に示すように、ステップＳ２３において、表面に凹凸を有する層間絶縁膜１３上に、常法により有機膜１４が塗布される。このとき、層間絶縁膜１３表面の凹凸に対応して、有機膜１４の表面にも凹凸が形成される。
その後、有機膜１４がベークされる。ベーク温度は、１００℃以上１７０℃以下程度の比較的低温である。
次に、図１２および図１３に示すように、ステップＳ２４において、ＲＩＥにより、層間絶縁膜１３および有機膜１４をエッチバックする。ＲＩＥのエッチングガスとして、ＣＦ４およびＣＨ２Ｆ２、またはＣＦ４およびＯ２が用いられる。図１３に示すように、有機膜１４を形成した後にＣＭＰを行わずに有機膜１４および層間絶縁膜１３に対してＲＩＥによるエッチバックを行った場合、層間絶縁膜１３の表面に凹凸が残存する。すなわち、層間絶縁膜１３の表面に所望の平坦性を得ることができない。比較例２における平坦化方法によるダメージおよび平坦性については、後述する。
このようにして、比較例２における層間絶縁膜１３の平坦化工程が行われる。
［平坦化実験］
以下に、図１４を用いて、本実施形態および比較例１，２における層間絶縁膜１３の平坦化によるダメージおよび平坦性に関する実験結果について説明する。
表面に凹凸を有する層間絶縁膜１３に対して本実施形態および比較例１，２における平坦化工程を行い、それによるダメージおよび平坦性について測定する実験を行った。このとき、本実施形態および比較例１，２における平坦化工程においてそれぞれ、層間絶縁膜１３の凹部の底面からの除去量を変更して測定を行った。
より具体的には、本実施形態における平坦化工程（有機膜１４を形成し、有機膜１４を樹脂粒子スラリーを用いたＣＭＰにより研磨し、有機膜１４および層間絶縁膜１３をＲＩＥによりエッチバックする方法）において、層間絶縁膜１３の凹部の底面からの除去量を５０ｎｍ（実験１）、１００ｎｍ（実験２）、１５０ｎｍ（実験３）、２００ｎｍ（実験４）と変更した。
また、比較例１における平坦化工程（有機膜１４を形成せず、層間絶縁膜１３をセリア系スラリーを用いたＣＭＰにより研磨する方法）において、層間絶縁膜１３の凹部の底面からの除去量を５０ｎｍ（実験５）、１００ｎｍ（実験６）、１５０ｎｍ（実験７）、２００ｎｍ（実験８）と変更した。
また、比較例２における平坦化工程（有機膜１４を形成し、有機膜１４および層間絶縁膜１３をＲＩＥによりエッチバックする方法）において、層間絶縁膜１３の凹部の底面からの除去量を５０ｎｍ（実験９）、１００ｎｍ（実験１０）、１５０ｎｍ（実験１１）、２００ｎｍ（実験１２）と変更した。
上記実験１〜１２に関してそれぞれ、層間絶縁膜１３のダメージ（スクラッチ、クラック）および平坦性の評価を行った。
図１４は、本実施形態および比較例１，２における平坦化工程の実験結果を示す図である。ここで、層間絶縁膜１３のダメージおよび平坦性については以下の基準で評価した。また、ダメージについては、ＫＬＡ２８１５（ＫＬＡテンコール社製）ＳＥＭ Ｒｅｖｉｗで測定した。また、平坦性については、原子間力顕微鏡（ＡＦＭ）で測定した。いずれも○が許容範囲内である。
ダメージ…○：０個、×：１個以上（ウェハ単位）
平坦性…○：２５ｎｍ以下、×：２５ｎｍを超える（凹凸表面の差）
これらダメージおよび平坦性の評価の基準は、配線間のショートが起こる可能性があるか否かで判断されたものである。
図１４に示すように、本実施形態における層間絶縁膜１３の平坦化工程では、実験１〜４においてダメージおよび平坦性に関していずれも許容範囲内である。本実施形態では、層間絶縁膜１３に対して直接ＣＭＰは行われないため、層間絶縁膜１３にダメージが発生しなかったものと考えられる。また、ＣＭＰにより膜厚が２００ｎｍ程度の有機膜１４を研磨することで有機膜１４および層間絶縁膜１３を平坦化させたうえで、それらをＲＩＥによるエッチバックすることによって、所望の平坦性を得ることができたものと考えられる。
上述したように、平坦化における層間絶縁膜１３の除去量は、少ないほうが望ましい。本実施形態では、実験１に示すように、ダメージを発生させることなく、平坦性を高めながら、層間絶縁膜１３の凹部の底面からの除去量を５０ｎｍ（またはそれ以下）にすることができる。
一方、比較例１における層間絶縁膜１３の平坦化工程では、実験５〜８においてダメージに関していずれも許容範囲内ではない。これは、セリア系スラリーによってＣＭＰを行うことで、ダメージが生じやすいためである。このとき、除去量の少ない実験５において、ダメージが改善傾向にあるが、許容範囲内ではない。また、実験５〜７において平坦性に関して許容範囲内にない。しかし、除去量の多い実験８において、平坦性が改善し、許容範囲内である。これは、セリア系スラリーによるＣＭＰの場合、所望の平坦性を得るために２００ｎｍ程度の削りシロが必要であるためである。
また、比較例２における層間絶縁膜１３の平坦化工程では、実験９〜１２においてダメージに関していずれも許容範囲内である。これは、比較例２においてＣＭＰを行わないために、ダメージが生じないためである。一方、実験９〜１２において平坦性に関していずれも許容範囲内ではない。これは、比較例２においてＣＭＰを行わないために、平坦化工程が不十分であるためである。
［効果］
上記本実施形態によれば、表面に凹凸を有する層間絶縁膜１３（シリコン酸化膜）の平坦化工程において、凹凸を覆うように層間絶縁膜１３上に有機膜１４を形成する。その後、有機膜１４に樹脂粒子スラリーを用いたＣＭＰを行い、有機膜１４と層間絶縁膜１３との表面を平坦化する。そして、有機膜１４および層間絶縁膜１３をＲＩＥによりエッチバックする。これにより、平坦化工程における層間絶縁膜１３へのダメージを軽減することができる。また、層間絶縁膜１３の凹部の底面からの除去量を１００ｎｍ（より望ましくは５０ｎｍ）以下にしても、所望の平坦性を得ることができる。すなわち、シリコン酸化膜に対して、セリア系スラリーを用いたＣＭＰよりも高性能な平坦化方法を提供することができる。
なお、本実施形態において、層間絶縁膜１３の平坦化のために有機膜１４を形成したが、これに限らない。有機膜１４の代わりに、樹脂粒子スラリーを用いたＣＭＰにより研磨が可能であり、ＲＩＥにより層間絶縁膜１３と同じ速度比でエッチングが可能な膜であればよい。このような膜として、例えばＴｉＮ膜が挙げられる。ＴｉＮ膜の場合、ＣＭＰの樹脂粒子スラリーとして、例えば、種々の樹脂粒子、２．０重量％としたＡＰＳ（過硫酸アンモニウム）、０．３重量％としたキノリン酸、０．５重量％としたグリシン、水酸化カリウムを用いてｐＨを９に調整した水分散体が用いられる。また、パターニングされたＴｉＮ膜と層間絶縁膜１３とを同じエッチング速度でＲＩＥする場合、べた膜エッチング速度比が２．０程度になるようにエッチングガス量を調整する。
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
１０…半導体基板、１３…層間絶縁膜、１４…有機膜。

Claims (7)

  1. 半導体基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の表面に形成された凹部および凸部を覆うように、前記層間絶縁膜上にノボラック系樹脂を主成分とするレジスト膜で構成される膜を形成する工程と、
    前記膜に対して１００℃以上１７０℃以下の温度の第１ベークを行う工程と、
    前記層間絶縁膜が露出するように、樹脂粒子スラリーを用いたＣＭＰにより前記膜を研磨する工程と、
    前記膜に対して２００℃以上４００℃以下の温度の第２ベークを行う工程と、
    前記膜と前記層間絶縁膜とのエッチング速度が同じになるように、かつ、前記凹部の底面からの前記層間絶縁膜の除去量が１００ｎｍ以下になるように前記膜および前記層間絶縁膜をエッチングする工程と、
    を具備する半導体装置の製造方法。
  2. 半導体基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の表面に形成された凹部および凸部を覆うように、前記層間絶縁膜上に膜を形成する工程と、
    前記層間絶縁膜が露出するように、ＣＭＰにより前記膜を研磨する工程と、
    前記膜と前記層間絶縁膜とのエッチング速度が同じになるように、前記膜および前記層間絶縁膜をエッチングする工程と、
    を具備する半導体装置の製造方法。
  3. 前記膜および前記層間絶縁膜をエッチングする工程は、前記凹部の底面からの前記層間絶縁膜の除去量が１００ｎｍ以下になるように行われることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記膜を研磨する工程の前に、前記膜に対して第１ベークを行う工程と、
    前記膜および前記層間絶縁膜をエッチバックする工程の前に、前記膜に対して前記第１ベークよりも高温の第２ベークを行う工程と、
    をさらに具備することを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
  5. 前記第１ベークは１００℃以上１７０℃以下の温度で行われ、前記第２ベークは２００℃以上４００℃以下の温度で行われることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記ＣＭＰは、樹脂粒子スラリーを用いて行われることを特徴とする請求項２乃至請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記膜は、ノボラック系樹脂を主成分とするレジスト膜で構成されることを特徴とする請求項２乃至請求項６のいずれか１項に記載の半導体装置の製造方法。
JP2012197886A 2012-09-07 2012-09-07 半導体装置の製造方法 Pending JP2014053502A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012197886A JP2014053502A (ja) 2012-09-07 2012-09-07 半導体装置の製造方法
US14/016,672 US20140073136A1 (en) 2012-09-07 2013-09-03 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012197886A JP2014053502A (ja) 2012-09-07 2012-09-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014053502A true JP2014053502A (ja) 2014-03-20

Family

ID=50233684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012197886A Pending JP2014053502A (ja) 2012-09-07 2012-09-07 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20140073136A1 (ja)
JP (1) JP2014053502A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018062403A1 (ja) * 2016-09-29 2018-04-05 花王株式会社 研磨液組成物
JP2019510364A (ja) * 2016-01-25 2019-04-11 キャボット マイクロエレクトロニクス コーポレイション カチオン重合体助剤を含む研磨組成物
CN110544628A (zh) * 2018-05-28 2019-12-06 东京毅力科创株式会社 对膜进行蚀刻的方法和等离子体处理装置
CN112903755A (zh) * 2021-02-24 2021-06-04 太原理工大学 一种二氧化碳传感器及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179469A1 (en) * 2013-12-20 2015-06-25 Sridhar Govindaraju Method and system to control polish rate variation introduced by device density differences

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6110240A (ja) * 1984-06-20 1986-01-17 Yokogawa Hewlett Packard Ltd 半導体素子の製造方法
JP2009123782A (ja) * 2007-11-12 2009-06-04 Toshiba Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511430A (en) * 1984-01-30 1985-04-16 International Business Machines Corporation Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process
US5284804A (en) * 1991-12-31 1994-02-08 Texas Instruments Incorporated Global planarization process
US5691215A (en) * 1996-08-26 1997-11-25 Industrial Technology Research Institute Method for fabricating a sub-half micron MOSFET device with insulator filled shallow trenches planarized via use of negative photoresist and de-focus exposure
US6331488B1 (en) * 1997-05-23 2001-12-18 Micron Technology, Inc. Planarization process for semiconductor substrates
US20020072237A1 (en) * 1999-12-22 2002-06-13 Bowles Christopher Mark Method for unpatterned resist etch back of shallow trench isolation refill insulator
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
US20020132560A1 (en) * 2001-01-12 2002-09-19 Qiuliang Luo Polishing method for selective chemical mechanical polishing of semiconductor substrates
JP2005277066A (ja) * 2004-03-24 2005-10-06 Seiko Epson Corp 強誘電体メモリ素子およびその製造方法
JP4868840B2 (ja) * 2005-11-30 2012-02-01 Ｊｓｒ株式会社 半導体装置の製造方法
US20120064720A1 (en) * 2010-09-10 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization control for semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6110240A (ja) * 1984-06-20 1986-01-17 Yokogawa Hewlett Packard Ltd 半導体素子の製造方法
JP2009123782A (ja) * 2007-11-12 2009-06-04 Toshiba Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019510364A (ja) * 2016-01-25 2019-04-11 キャボット マイクロエレクトロニクス コーポレイション カチオン重合体助剤を含む研磨組成物
WO2018062403A1 (ja) * 2016-09-29 2018-04-05 花王株式会社 研磨液組成物
CN110544628A (zh) * 2018-05-28 2019-12-06 东京毅力科创株式会社 对膜进行蚀刻的方法和等离子体处理装置
CN112903755A (zh) * 2021-02-24 2021-06-04 太原理工大学 一种二氧化碳传感器及其制备方法

Also Published As

Publication number Publication date
US20140073136A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
US8119517B2 (en) Chemical mechanical polishing method and method of manufacturing semiconductor device
US6203404B1 (en) Chemical mechanical polishing methods
US7833431B2 (en) Aqueous dispersion for CMP, polishing method and method for manufacturing semiconductor device
JP2014053502A (ja) 半導体装置の製造方法
US20070167014A1 (en) CMP method providing reduced thickness variations
US8518296B2 (en) Slurries and methods for polishing phase change materials
JP5836992B2 (ja) 半導体装置の製造方法
JP2006019696A (ja) 半導体装置の製造方法
CN109676437B (zh) 碳化硅晶片及其制造方法
JP2001077060A (ja) 半導体装置の製造方法
US20130040456A1 (en) Method of manufacturing semiconductor device
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP6091773B2 (ja) 半導体装置の製造方法
TWI516580B (zh) 化學機械研磨研磨漿、化學機械研磨的方法、及導電材料的化學機械研磨系統
JP2009146998A (ja) 半導体装置の製造方法
US7985685B2 (en) Method of manufacturing semiconductor device
JP2015012192A (ja) 半導体装置の製造方法
TW201940759A (zh) 矽晶圓的製造方法
KR101252390B1 (ko) 폴리실리콘막 연마용 슬러리 조성물
JP4301305B2 (ja) 基体研磨方法、半導体装置の製造方法
KR20050073044A (ko) 화학적기계연마 방법
KR101350714B1 (ko) 마스크 블랭크용 기판의 연마 방법과 마스크 블랭크용 기판과 마스크 블랭크
TWI824377B (zh) 半導體製程用組合物和使用該組合物的半導體裝置的製造方法
Krüger et al. Comparison of Silica-and Ceria-Slurry for Direct STI-CMP
Ryuzaki et al. Chemical mechanical polishing with nanocolloidal ceria slurry for low-damage planarization of dielectric films

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160216