JP2009146998A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009146998A
JP2009146998A JP2007320962A JP2007320962A JP2009146998A JP 2009146998 A JP2009146998 A JP 2009146998A JP 2007320962 A JP2007320962 A JP 2007320962A JP 2007320962 A JP2007320962 A JP 2007320962A JP 2009146998 A JP2009146998 A JP 2009146998A
Authority
JP
Japan
Prior art keywords
film
organic
organic film
resin particles
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007320962A
Other languages
English (en)
Inventor
Yukiteru Matsui
之輝 松井
Atsushi Shigeta
厚 重田
Yoshikuni Tateyama
佳邦 竪山
Takeshi Nishioka
岳 西岡
Hiroyuki Yano
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007320962A priority Critical patent/JP2009146998A/ja
Priority to US12/332,802 priority patent/US20090156000A1/en
Publication of JP2009146998A publication Critical patent/JP2009146998A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板２０上に設けられ凹部を有する絶縁膜の上に、溶剤と有機成分とを含む溶液を塗布して塗膜を形成する工程と、前記塗膜を、前記有機成分の架橋が終了しない第１の温度でベークして有機膜１１前駆体を得る工程と、前記有機膜前駆体を、第１の樹脂粒子および水溶性高分子を含有する第１のスラリーを用いて研磨して、表面を平坦化する工程と、前記表面が平坦化された有機膜前駆体を、前記第１の樹脂粒子より平均粒子径の小さな第２の樹脂粒子および水溶性高分子を含有する第２のスラリーを用いて研磨して前記凹部内に残置し、前記絶縁膜を露出する工程とを具備することを特徴とする。
【選択図】図６

Description

本発明は、半導体装置の製造方法に関する。
半導体集積回路装置のデュアルダマシン配線構造を形成するプロセスにおいては、下層膜としての有機膜の平坦化が行なわれる。従来、有機膜の平坦化は、孔パターン（ヴィアホール）を形成後に溝パターン（トレンチ）を形成するヴィア先形成、いわゆるヴィアファーストのデュアルダマシンプロセスに対して用いられていた。
こうしたプロセスにおける有機膜の平坦化には、例えば樹脂粒子を含有するスラリーが用いられる（例えば、特許文献１参照）。これにおいては、樹脂粒子のサイズをホール径以上に規定することによって、ディッシングの抑制を可能としている。
また、加工形状の制御性等の観点からは、ハイブリッド系の層間絶縁膜構造が有利とされている。ハイブリッドデュアルダマシンプロセスにおいては、ハードマスクに配線溝の加工が行なわれる、いわゆるトレンチマスクファーストのデュアルダマシンプロセスが主流となっている。
トレンチマスクファーストの加工プロセスにおいては、複数層のハードマスクを用いて配線溝と接続孔とを形成するにあたって、下層膜を形成した後、この下層膜の表面をＣＭＰ法により平坦化することが提案されている（例えば、特許文献２参照）。これにおいては、塗布後に架橋温度を越える高温でベークすることによって硬度の大きな有機膜が、配線溝を有するハードマスクの上に形成される。これを、アルミナ粒子を用いたＣＭＰにより除去することによって、ディッシングの抑制を達成している。
しかしながら、アルミナ粒子によってハードマスクまでダメージが及ぶ深いスクラッチが発生するという問題があった。アルミナ粒子は、研磨砥粒の中でも最も硬度が大きいためである。また、研磨後にアルミナ粒子が残留した場合には、その後の加工工程においてエッチングマスクとして作用してしまう。その結果、加工形状に異常を引き起こし、配線歩留まりの低下につながる。
特開２００４−３６３１９１号公報 特開２００６−０１９６９０号公報
本発明は、欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を提供することを目的とする。
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に設けられ凹部を有する絶縁膜の上に、溶剤と有機成分とを含む溶液を塗布して塗膜を形成する工程と、
前記塗膜を、前記有機成分の架橋が終了しない第１の温度でベークして有機膜前駆体を得る工程と、
前記有機膜前駆体を、第１の樹脂粒子および水溶性高分子を含有する第１のスラリーを用いて研磨して、表面を平坦化する工程と、
前記表面が平坦化された有機膜前駆体を、前記第１の樹脂粒子より平均粒子径の小さな第２の樹脂粒子および水溶性高分子を含有する第２のスラリーを用いて研磨して前記凹部内に残置し、前記絶縁膜を露出する工程と
を具備することを特徴とする。
本発明の一態様によれば、欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法が提供される。
以下、図面を参照して、本発明の実施形態を説明する。
なお、本発明は、下記の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変型例も包含する。
本発明の一実施形態にかかる半導体装置の製造方法においては、有機成分と溶剤とを含む溶液を用いて、凹部を有する絶縁膜の上に有機膜前駆体が形成される。具体的には、凹部は配線溝パターンであり、絶縁膜はハードマスクである。溶液を塗布して塗膜を形成した後、第１の温度で第１のベークが行なわれる。第１の温度は、有機成分の架橋が終了しない温度であり、第１のベークによって有機膜前駆体が得られる。ここでは、有機成分の架橋が終了していない膜を有機膜前駆体と称し、架橋が実質的に終了した膜を有機膜と称する。
有機膜前駆体は、樹脂粒子および水溶性高分子を含有するスラリーを用いて化学的機械的に研磨され、絶縁膜を露出する。この化学的機械的研磨は、第１の研磨と第２の研磨との二段階で行なわれる。第１の研磨においては、平均粒子径の大きな樹脂粒子を用いて有機膜前駆体の表面を平坦化し、第２の研磨においては、平均粒子径の小さな樹脂粒子を用いて平坦性を保ちつつハードマスクを露出する。
有機膜前駆体の研磨にあたっては、まず、図１に示すように、素子（図示せず）が形成された半導体基板２０上に、有機系絶縁膜４、無機材料を含む第１、第２および第３のハードマスク５，６，および７を順次形成し、第３のハードマスク７に凹部としての配線溝パターン８ａおよび８ｂを形成する。図示する例においては、有機系絶縁膜４は、第１の有機系絶縁膜２および第２の有機系絶縁膜３の二層構造であり、これらの下層にはエッチングストッパー膜１が形成されている。
図示していないが、エッチングストッパー膜１と半導体基板２０との間には、第１の配線層が埋め込み形成された層間絶縁膜が設けられる。層間絶縁膜としては、例えば酸化シリコン膜を用いることができ、バリア層を介してＣｕを埋め込むことによって第１の配線層が形成される。エッチングストッパー膜１は、このＣｕの拡散を防止する作用も有しており、例えばＳｉＮ膜を堆積して形成することができる。
第１の有機系絶縁膜２および第２の有機系絶縁膜３としては、それぞれＳｉＯＣおよびＰＡＥ（ポリアリールエーテル）をＰＥ−ＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｍｅｎｔ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積して形成することができる。有機膜の材料としては、ポリアリールエーテル（アライドシグナル社製（商品名：ＦＬＡＲＥ）、ダウケミカル社製（商品名：ＳｉＬＫ））、ベンゾシクロブテン（ダウケミカル社製）およびポリイミド等を用いることもできる。第１の有機系絶縁膜２および第２の有機系絶縁膜３の膜厚は特に限定されず、５０〜４００ｎｍの範囲内で選択すればよい。
なお、ＣＶＤ法により形成される有機膜の材料としては、コーラル（商品名、ノベラス社製）、オーロラ（商品名、エー・エス・エム社製）、およびブラックダイアモンド（商品名、アプライドマテリアル社製）等が知られており、塗布法により形成される有機膜の材料としては、メチルシルセスキオキサン等が知られている。
第１および第２の有機系絶縁膜２，３から構成される有機系絶縁膜４上には、ＣＶＤ法またはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、シラン系ＳｉＯ2膜を第１のハードマスク５として形成する。第２のハードマスク６としては、例えばＳｉＮ膜を用いることができ、第３のハードマスク７は、例えばＴＥＯＳ（テトラエトキシシラン）を用いて形成することができる。第１、第２および第３のハードマスクの膜厚は、それぞれ１４５ｎｍ程度、５０ｎｍ程度および５０ｎｍ程度とすることができる。なお、いずれの材料を用いて、第１、第２および第３のハードマスク５，６および７を形成してもよく、またさらに、シリコン炭化膜によりハードマスクを形成することもできる。
レジストパターン（図示せず）を第３のハードマスク７上に形成し、Ｃ4Ｆ8／ＣＯ／Ａｒのガスを用いて、この第３のハードマスク７をドライエッチングすることによって、図１に示すように凹部としての配線溝パターン８ａおよび８ｂを形成する。配線溝パターン８ａおよび８ｂの幅は、それぞれ３０００ｎｍおよび９０ｎｍとすることができる。
配線溝パターン８ａ，８ｂが設けられた第３のハードマスク７上には、図１に示すように有機膜前駆体９を形成する。有機膜前駆体９は、底面においてはＳｉＮからなる第２のハードマスク６と接触することになる。有機膜前駆体９の形成に当たっては、まず、ノボラック樹脂を主成分とするｉ線用レジスト（ＪＳＲ製ＩＸ３７０Ｇ）を塗布して、膜厚０．１〜３μｍ程度の塗膜を形成する。ｉ線用レジストは、乳酸エチルおよび３−エトキシプロピオン酸エチル等の溶剤に溶解して塗膜の形成に用いることができる。有機膜前駆体９は、ＡｒＦエキシマレーザーの反射防止膜用樹脂（ＪＳＲ製ＯＤＬ−５０）を用いて形成してもよい。
ノボラック樹脂を主成分とする有機膜は、例えばシクロヘキサノンを主成分とする有機膜よりも、平坦化を容易に行なうことができる点で好ましい。さらに、ノボラック樹脂を主成分とする有機膜は、シクロヘキサノンを主成分とする有機膜よりも第３のハードマスク７との密着力が強く、ＣＭＰ時の剥がれも比較的少ない。
ノボラック樹脂等の有機成分を含む膜の硬度は、ベーク温度によって制御することができる。一般に有機成分を含む膜は、ベーク温度を高めるとポリマーの架橋が始まり、架橋終了温度を越えるとポリマーの架橋が終了して、非常に硬度の高い膜が得られる。ノボラック樹脂の場合は、１５０℃付近から架橋が開始して、２８０℃付近で架橋が終了する。例えば、ベーク温度が３００℃の場合、得られる有機膜の平均硬度は０．５ＧＰａ程度となる。平均硬度が０．５ＧＰａ程度以上の有機膜は、樹脂粒子で研磨することができない。
したがって、本発明の実施形態においては、第１のベークが行なわれる第１の温度は、架橋が終了しない温度であることが必要である。例えばノボラック樹脂の場合、第１の温度は、９０〜１６０℃の範囲が好ましい。こうした温度範囲内であれば、架橋が終了することなく、しかも樹脂粒子での研磨に適切な有機膜前駆体が得られる。
上述したような第１の温度で第１のベークを行なって得られた有機膜前駆体９の表面には、図１に示されるように、配線溝パターン８ａを反映した段差１０が生じる。本実施形態においては、ＣＭＰを用いて余分な有機膜前駆体９を研磨除去し、配線溝パターン８ａ，８ｂ内に有機膜前駆体９を埋め込む。
有機膜前駆体９の研磨除去は、樹脂粒子と水溶性高分子とを含有するスラリーを用いたＣＭＰにより行なう。具体的には、研磨布として例えばＩＣ１０００／Ｓｕｂａ４００（ニッタ・ハース社製）を用い、図２に示されるように、研磨布３１が貼付されたターンテーブル３０を１０〜７０ｒｐｍで回転させつつ、半導体ウェハー３２を保持したトップリング３３を１０〜７０ｇｆ／ｃｍ2の研磨荷重で当接させる。トップリング３３の回転数は２０〜５０ｒｐｍとすることができ、研磨布３１上には、スラリー供給ノズル３５から３０〜１０００ｃｃ／ｍｉｎの流量でスラリー３７を供給する。なお、図２には、水供給ノズル３４、ドレッサー３６も併せて示してある。
まず、第１のスラリーを用いて第１の研磨を行ない、図３に示すように有機膜前駆体９の表面を平坦化しつつ、その膜厚を減少させる。後述するように、第２の研磨には平均粒子径の小さな樹脂粒子を含有するスラリーが用いられる。これに起因して、第２の研磨においては、研磨速度は低下することになる。この第２の研磨で除去すべき有機膜前駆体９の膜厚が十分に小さければ、研磨速度の低下の影響を最小限に抑えることができる。したがって、第１の研磨によって、第３のハードマスク７から有機膜前駆体９の表面までの距離を極力低減することが望まれる。
第１の研磨後の有機膜前駆体９の膜厚は、例えば研磨時間によって制御することができる。この場合には、予め有機膜前駆体９のベタ膜を所定の条件で研磨して、研磨速度を求めておく。あるいは、第１の研磨中にテーブルトルク電流をモニタすることによって、有機膜前駆体９の残膜厚を精度よく制御することもできる。すなわち、平坦化時点を、モニタ波形の変化に基づいて検知した後、予め設定した時間のオーバー研磨を行なって、第１の研磨を終了させる。
第１の研磨が終了した時点で第２のスラリーに切り替えて、第２の研磨を開始する。第２のスラリーは、含有される樹脂粒子の平均粒子径が小さい以外は、第１のスラリーと同様とすることができる。第２の研磨を行なって、図４に示すように第３のハードマスク７を露出する。
樹脂粒子としては、ＰＭＭＡ（ポリメチルメタクリレート）等のアクリル系樹脂、ＰＳＴ（ポリスチレン）系樹脂、スチレンアクリル共重合樹脂、ユリア樹脂、メラミン樹脂、ポリアセタール樹脂、およびポリカーボネイト樹脂からなる群から選択される粒子を用いることができる。樹脂粒子は、これらの複合樹脂から構成されてもよい。特に、有機膜前駆体のＣＭＰに適した硬度・弾性を有することから、ＰＭＭＡ、ＰＳＴあるいはスチレンアクリル共重合樹脂などが好ましい。
樹脂粒子は、架橋構造を有してもよい。樹脂粒子が架橋構造を有することで樹脂粒子の硬度・弾性を高めることができ、有機膜前駆体のＣＭＰにより適した樹脂粒子とすることができる。架橋構造を有する樹脂粒子は、例えば樹脂粒子の原料として多官能性単量体を用いることによって、作製することができる。多官能性単量体とは、２個以上の重合性不飽和結合を有する単量体であり、例えば、ジビニル芳香族化合物および多価（メタ）アクリレート等を挙げることができる。
こうした樹脂粒子の表面には、アニオン系、カチオン系、両性系、および非イオン系官能基から選択される少なくとも１種の官能基が導入され得る。アニオン系官能基としては、例えば、カルボン酸型、スルホン酸型、硫酸エステル型、リン酸エステル型等が挙げられ、カチオン系官能基としては、例えば、アミン塩型、第４級アンモニウム塩型等が挙げられる。両性系官能基としては、例えば、アルカノールアミド型、カルボキシベタイン型、およびグリシン型等が挙げられ、非イオン系官能基としては、例えば、エーテル型、エステル型等が挙げられる。粒子の製造が容易であることから、カルボキシル基が特に好ましい。
樹脂粒子を安定して分散させるためには、ζ電位の絶対値が所定値以上であることが好ましい。具体的には、ζ電位の絶対値は２０ｍＶ程度以上であることが望まれる。官能基の割合を０．０５ｍｏｌ／Ｌ程度以上とすることによって、これを達成することができる。場合によっては、２種以上の官能基が同時に存在していてもよい。官能基が樹脂粒子の表面に存在することによって、界面活性剤を添加することなく、樹脂粒子同士の電気的反発力により分散性を高めることができる。
例えば、官能基としてカルボキシル基（ＣＯＯＨ）を表面に有する樹脂粒子の場合、カルボキシル基はスラリー中でＣＯＯＨ→ＣＯＯ-＋Ｈ+と解離して、樹脂粒子の表面がマイナスに帯電する。このため、電気的反発力により粒子同士の凝集を防ぎ、分散性を高めて寿命を長くすることが可能である。
カルボキシル基（ＣＯＯＨ）を表面に有する架橋ＰＭＭＡ粒子は、例えば、次のような手法により合成することができる。まず、メチルメタクリレート、メタクリル酸、ジビニルベンゼン、ラウリル硫酸アンモニウムおよび過硫酸アンモニウムを、十分な量のイオン交換水とともにフラスコ中に収容する。これを、窒素ガス雰囲気下、攪拌しつつ７０〜８０℃に昇温して、６〜８時間重合させる。こうして、表面にカルボキシル基を有するＰＭＭＡ粒子が得られる。原料となる単量体の量、反応温度や時間、その他の製造条件を変更することによって、所望の範囲に樹脂粒子の平均粒子径を制御することができる。
なお、樹脂粒子の平均粒子径は、例えば、ＴＥＭ観察、ＳＥＭ観察、粒度分布測定といった手法により測定することができる。
第２のスラリーに含有される第２の樹脂粒子の平均粒子径は、第１のスラリーに含有される第１の樹脂粒子の平均粒子径より小さい。好ましくは、第１の樹脂粒子の平均粒子径は、１００ｎｍ以上３００ｎｍ以下であり、第２の樹脂粒子の平均粒子径は、１０ｎｍ以上７０ｎｍ以下である。有機膜前駆体９が埋め込まれる凹部が、配線溝パターンの場合には、スラリーに含有される樹脂粒子の平均粒子径は、こうした範囲内に規定されることが望まれる。
第１のスラリーを用いた第１の研磨においては、十分に大きな速度で有機膜前駆体９を除去して、表面を平坦化することが望まれる。砥粒としての樹脂粒子の平均粒子径が１００ｎｍ以上であれば、平坦化効果を得ることができる。樹脂粒子の平均粒子径が大きすぎると、スラリー中での分散性が低下するのに加えて、研磨後の表面のスクラッチも増加させるおそれがある。こうした不都合を避けるため、樹脂粒子の平均粒子径には上限があり、平均粒子径が３００ｎｍ以下であることが好ましい。
一方、第２のスラリーを用いた第２の研磨においては、ディッシングを発生させずに有機膜前駆体９を除去して、第３のハードマスク７の表面を露出することが求められる。樹脂粒子の平均粒子径が７０ｎｍ以下であれば、ディッシングの発生は抑制される。しかしながら、過剰に小さい樹脂粒子は、有機膜前駆体９を除去することができず、二次凝集するおそれもある。平均粒子径が１０ｎｍ以上の樹脂粒子であれば、二次凝集を抑えつつ、実用的な速度で有機膜前駆体９を研磨することができる。
第１および第２のいずれのスラリーにおいても、樹脂粒子は、スラリー中０．０１〜１０ｗｔ％程度の濃度となるよう分散させることが好ましい。０．０１ｗｔ％未満の場合には、十分に高い速度で有機膜前駆体を研磨することが困難となる。一方、１０ｗｔ％を越えると、表面のディッシングが拡大するおそれがある。樹脂粒子の濃度は、０．１〜５ｗｔ％がより好ましく、０．３〜３ｗｔ％が最も好ましい。
本実施形態においては、上述したような樹脂粒子に加えて水溶性高分子を含有するスラリーが用いられる。これは、有機膜前駆体が埋め込まれる凹部が、配線溝パターンであることと関連する。
配線溝パターンのサイズは、通常、数μｍ以上であり、樹脂粒子のサイズより大きい。したがって、こうした配線溝パターンを有する絶縁膜の上に形成された有機膜前駆体を平坦化する際には、樹脂粒子が配線溝パターン内に侵入してディッシングが拡大してしまうおそれがある。その結果、平坦性を確保することができず、引き続いて行なわれる孔パターンのリソグラフィー工程においてフォーカスエラーの原因となる。
ディッシングを抑制するために、研磨対象となる有機膜前駆体の硬度を高めることが考えられる。しかしながら、本実施形態において研磨に用いられる樹脂粒子は、非常に柔らかく研磨力が乏しいことから、硬度の高い膜を研磨することはできない。ＣＭＰ前に行なわれる第１のベークの温度は、有機成分の架橋が終了しない温度に規定されるので、高温でのベークは採用することができない。
本実施形態においては、樹脂粒子とともに水溶性高分子を含有するスラリーを用いることによって、ディッシングの抑制が可能となる。水溶性高分子は、研磨対象である有機膜前駆体の表面に吸着して、樹脂粒子から保護する作用を有するが、このメカニズムについては後述する。
水溶性高分子としては、例えばメチルセルロース、メチルヒドロキシエチルセルロース、メチルヒドロキシプロピルセルロース、ヒドロキシエチルセルロース、ヒドロキシプロピルセルロース、カルボキシメチルセルロース、カルボキシエチルセルロース、カルボキシメチルヒドロキシエチルセルロース等のセルロース類；キトサン等の多糖類、ポリエチレングリコール、ポリエチレンイミン、ポリビニルピロリドン、ポリビニルアルコール、ポリアクリル酸およびその塩、ポリアクリルアミド、ポリエチレンオキシド等などを用いることができる。これらの水溶性高分子は、単独でまたは２種以上を混合して使用することができる。
なかでも、高い平坦性が得られることから、ポリビニルアルコールおよびポリビニルピロリドンが好ましい。
水溶性高分子の平均分子量は、５００〜１，０００，０００の範囲内が好ましい。５００未満の場合には、研磨対象である有機膜前駆体との十分な相互作用を得ることができず、保護効果が小さくなって、ディッシングを抑制することが困難となる。一方、１，０００，０００を越えると、吸着効果が大きすぎて研磨速度が低下するおそれがある。さらに、粘性が高くなりすぎて、スラリー供給が困難になるおそれがある。水溶性高分子の平均分子量は、１，０００〜５００，０００がより好ましく、５，０００〜３００，０００が最も好ましい。
水溶性高分子の濃度は、スラリー中０．００１〜１０ｗｔ％の範囲内であることが好ましい。０．００１ｗｔ％未満の場合には、研磨布と半導体基板との間の潤滑剤として十分に機能せず、膜剥がれが発生しやすくなる。しかも、ディッシングを抑制することが困難となる。一方、１０ｗｔ％を越える場合には、有機膜前駆体へ過度に吸着して、研磨速度が極端に低下するおそれがある。水溶性高分子の濃度は、０．０１〜１ｗｔ％がより好ましく、０．０５〜０．５ｗｔ％が最も好ましい。
水溶性高分子と樹脂粒子とを含有するスラリーを用いて研磨が行なわれるので、配線溝パターン８ａ，８ｂに対する有機膜前駆体９のディッシングを２０ｎｍ以下に抑制することが可能となり、平坦性が格段に改善される。これは、スラリー中に水溶性高分子が含有されることに起因するものであり、次のように説明される。
水溶性高分子が含有されずに樹脂粒子が含有されたスラリーを用いて有機膜前駆体のＣＭＰが行なわれる場合には、高摩擦で有機膜前駆体を剥ぎ取りながら研磨が進行する。これに対して、図５に示されるように、樹脂粒子２２とともに水溶性高分子２３が含有されたスラリーでは、水溶性高分子２３がウェハーと研磨布３１との間に潤滑油のように機能して摩擦を軽減し、段階的に有機膜前駆体９を除去する研磨機構に変化する。これに加えて、水溶性高分子２３が有機膜前駆体９表面に吸着し、樹脂粒子２２から表面を保護する。この結果、樹脂粒子２２に水溶性高分子２３を添加したスラリーを用いることによって平坦性を確保できるとともに、樹脂粒子２２の軟性によりスクラッチの発生を抑制することができる。
さらに、砥粒として用いられるのは有機膜前駆体と同質の樹脂粒子であるので、ＣＭＰ後に残留しても、その後の加工においてアルミナ粒子のようにエッチングマスクとなることがない。このため、粒子残留に対するリスクを低減することが可能となる。この結果、後工程のヴィアホールのリソグラフィーにおいて、フォーカスエラーを低減し、歩留まりを格段に向上させることが可能となる。
なお、水溶性高分子のみで研磨を行なった場合には、上述したようなメカニズムによりディッシングを２０ｎｍ以下に抑制することは可能であるものの、研磨速度が非常に遅くなる。したがって、凹部としての配線溝パターンに有機膜前駆体を埋め込む際には、実用的な研磨速度を得るために、水溶性高分子は樹脂粒子と併用されることが必要である。
上述したような樹脂粒子を、水溶性高分子とともに水中に配合することによって、本実施形態に用いるスラリーが得られる。水としては、イオン交換水、純水等を用いることができる。
スラリー中には、酸化剤、有機酸あるいは界面活性剤といった添加剤を、通常用いられている量で必要に応じて配合してもよい。
本発明の実施形態に用いられるスラリーのｐＨは、２以上８以下であることが望まれる。ｐＨが２未満の場合には、ＣＯＯＨ等の官能基が解離しづらく分散性が悪化するおそれがある。一方、ｐＨが８を越えると、レジスト膜等の有機膜への化学的ダメージが大きくなってディッシングが増大する傾向がある。
ｐＨ調整剤を適宜配合することによって、上述した範囲のｐＨに調整することができる。ｐＨ調整剤としては、例えば、硝酸、リン酸、塩酸、硫酸、およびクエン酸等を用いることができる。
樹脂粒子および水溶性高分子を含有する第１のスラリーを用いて第１の研磨を行なうので、ディッシングが拡大するといった欠陥を回避ししつつ、十分に大きな速度で有機膜前駆体の平坦化を達成することができる。また、平均粒子径の小さな樹脂粒子および水溶性高分子を含有する第２のスラリーを用いて第２の研磨を行なうことによって、有機膜前駆体の表面にディッシングが再度発生するのを抑制することが可能となる。しかも、第２の研磨においても、実用的な速度で有機膜前駆体を研磨することができる。
上述したような樹脂粒子の平均粒子径の条件が満たされていれば、第２のスラリーにおける樹脂粒子および水溶性高分子の濃度は、第１のスラリーとは必ずしも同一である必要はない。例えば、第２のスラリーは、第１のスラリーよりも少量の樹脂粒子を含有することができる。あるいは、第２のスラリーは、第１のスラリーよりも多量の水溶性高分子を含有してもよい。いずれの場合も、ディッシングを抑制しつつ大きな研磨速度を確保するという効果は、何等損なわれることはない。
図４に示したように配線溝パターン８ａ、８ｂ内に有機膜前駆体９が残置され、第３のハードマスク７が露出する。また、研磨後の有機膜前駆体９表面におけるディッシングは、２０ｎｍ以下に抑制することができる。
配線溝パターン８ａ，８ｂ内に有機膜前駆体９を残置した後には、第１の温度より高い第２の温度で第２のベークを行なうことが望まれる。この第２のベークにより有機膜前駆体９中の溶剤を除去するとともに架橋を終了させて、図６に示すように有機膜（第１の有機膜）１１が得られる。例えば、溶剤としての乳酸エチルまたは３−エトキシプロピオン酸エチルにノボラック樹脂を溶解して用いる場合には、第２の温度は、２５０〜４００℃程度とすることができる。こうした温度範囲内であれば、ノボラック樹脂の分解を引き起こすことなく、溶剤を確実に除去することができる。
配線溝パターン８ａ，８ｂ内に埋め込まれた有機膜１１は、第２の温度で第２のベークが行なわれたことによって溶剤が除去されている。溶剤が実質的に存在しないことに起因して、後の工程で、有機膜１１の上に塗膜が形成された場合でも、平坦性が損なわれることはない。なお、溶剤が残留している有機膜前駆体の上には、表面が平坦な塗膜を形成することが困難である。平坦化された有機膜前駆体の内部に残留した溶剤は、塗膜中の溶剤と反応して平坦化の効果が失われるおそれがある。
第１の有機膜１１の上には、ＩＸ３７０Ｇを再度塗布して第２の有機膜１２を形成して、第１の有機膜１１と第２の有機膜１２とからなる下層膜１３を得る。続いて、図７に示すように中間層１４としてのＳＯＧ（Ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜、およびレジスト膜１５を順次形成する。ここでは、第２の有機膜１２は３００ｎｍ程度の厚さで形成することができる。また、中間層１４およびレジスト膜１５の膜厚は、それぞれ４５ｎｍ程度および２００ｎｍ程度とすることができる。
下層膜１３は、第１の有機膜１１上に第２の有機膜１２となる塗膜を形成した後、その上に中間層１４を形成する前に、２５０℃以上４００℃以下の温度でベークすることが好ましい（第３のベーク）。この第３のベークによって、第１および第２の有機膜１１，１２中の有機成分の分解を引き起こすことなく、下層膜１３のエッチング耐性を高めることができる。
下層膜１３の表面が平坦であるので、この上に形成されるレジスト膜１５の表面も平坦とすることができる。レジスト膜１５の表面が平坦であることに起因して、図７に示すようにレジスト膜１５にパターン露光を行なう際には、配線幅によらずフォーカスエラーをほぼ一定とすることができる。その結果、パターンの寸法バラツキ、さらには歩留まりを格段に高めることが可能となる。
露光後のレジスト膜１５を現像液により現像して、レジストパターン（図示せず）を得、これをエッチングマスクとしてＣＨＦ3／Ｏ2ガスにより中間層１４を加工する。さらに、ＮＨ3／Ｏ2／ＣＨ4ガスにより下層膜１３を加工し、Ｏ2アッシングによりレジストパターンを剥離する。
パターン化された中間層１４および下層膜１３をマスクとして、第２のハードマスク６および第１のハードマスク５にドライエッチングにより接続孔を形成する。エッチングガスとしては、ＣＨＦ3／Ａｒ／Ｏ2のガスを用いることができる。第１のハードマスク５を加工する際、中間層１４は除去される。さらに、ＮＨ3ガスを用いてドライエッチングを行ない、図８に示すように第２の有機系絶縁膜３にドライエッチングにより接続孔１６を形成する。なお、下層膜１３は、第２の有機系絶縁膜３を加工する際に除去される。
次に、ＣＨ2Ｆ2／ＣＦ4／Ａｒ／Ｏ2のガスを用いてドライエッチングを行ない、図９に示すように第２のハードマスク６に配線溝パターン８を形成する。図示するように、このとき接続孔１６は、第１の有機系絶縁膜２の途中まで掘り進められる。さらに、Ｃ5Ｆ8／Ａｒ／Ｏ2のガスを用いて第３のハードマスク７を除去するとともに、図１０に示すように第１のハードマスク５に配線溝１７を形成する。このとき、接続孔１６は、エッチングストッパー膜１まで達する。このように二段階の加工工程によって、第１の有機系絶縁膜２に接続孔１６が形成される。これは、確実に接続孔１６を貫通できる点で有利であり、トリプルハードマスク法の利点である。
次に、ＮＨ3のガスを用いたドライエッチングにより、図１１に示すように第２の有機系絶縁膜３に配線溝１７を形成する。最後に、ＣＨ2Ｆ2／ＣＦ4／Ａｒ／Ｏ2のガスを用いて、図１２に示すように第２のハードマスク６を除去する。このとき、接続孔１６底部のエッチングストッパー膜１も除去される。
その後、接続孔１６および配線溝１７といった凹部の内面にバリア層（図示せず）を形成して、凹部内にＣｕを埋め込んだ後、第１のハードマスク５としての酸化シリコン膜上の余分なＣｕ膜およびバリア層を除去する。こうして、図１３に示されるように凹部内にＣｕダマシン配線を形成して、ハイブリッドデュアルダマシン配線１９が形成される。
本実施形態においては、第１の有機膜１１上に第２の有機膜１２を形成して多層化する際に、有機膜前駆体９を２段階の研磨により除去している。有機膜前駆体９は、第１の温度で第１のベークが行なわれた後、第１の研磨において、十分に大きな速度で平坦化される。その後、第２の研磨においては、ディッシングを引き起こすことなしに第３のハードマスク７を露出する。こうして、平坦な表面の有機膜前駆体９を配線溝パターン８ａ，８ｂ内に埋め込むことができる。
ＣＭＰ後に第２の温度でのベークが行なわれた場合には、膜中の溶剤が実質的に除去されるので、この上に形成される塗膜によって平坦性が損なわれることはない。したがって、露光時におけるフォーカスエラーを２０ｎｍ以下に抑制することができ、パターンの寸法バラツキを低減するとともに、歩留まりを格段に高めることができる。
以下、具体例を示して本発明の実施形態を説明する。まず、以下のようなスラリーを調製した。
（スラリー１）
スチレン９２重量部、メタクリル酸４重量部、ヒドロキシエチルアクリレート４重量部、ラウリル硫酸アンモニウム０．１重量部、過硫酸アンモニウム０．５重量部、およびイオン交換水４００重量部を、容量２リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら７０℃に昇温し、６時間重合させた。これによってカルボキシル基を表面に有し、平均粒子径２００ｎｍのＰＳＴ粒子が得られた。
このＰＳＴ粒子を０．８３ｗｔ％の濃度で純水に分散させ、水溶性高分子としての分子量１７６００のポリビニルアルコールを０．１６ｗｔ％の量で加えて、スラリー１を得た。
（スラリー２）
スチレン７７重量部、アクリル酸３重量部、ジビニルベンゼン２０重量部、ドデシルベンゼンスルホン酸アンモニウム２．０重量部、過硫酸アンモニウム１．０重量部、およびイオン交換水４００重量部を、容量２リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら７０℃に昇温し、６時間重合させた。これによって、カルボキシル基を有し、平均粒子径５０ｎｍの架橋ＰＳＴ粒子が得られた。
この架橋ＰＳＴ粒子を０．６６ｗｔ％の濃度で純水に分散させ、水溶性高分子としての分子量１７６００のポリビニルアルコールを０．３３ｗｔ％の量で加えてスラリー２を得た。
（スラリー３）
ＰＳＴ粒子の平均粒子径を１００ｎｍに変更した以外はスラリー１と同様にして、スラリー３を得た。
（スラリー４）
ＰＳＴ粒子の平均粒子径を３００ｎｍに変更した以外はスラリー１と同様にして、スラリー４を得た。
（スラリー５）
ＰＳＴ粒子の平均粒子径を３０ｎｍに変更した以外はスラリー２と同様にして、スラリー５を得た。
（スラリー６）
ＰＳＴ粒子の平均粒子径を７０ｎｍに変更した以外はスラリー２と同様にして、スラリー６を得た。
得られたスラリーを用いて、本発明の実施形態にかかる方法により有機膜前駆体の研磨を行なった。
まず、図１に示したように、配線溝パターン８ａ，８ｂを有する第３のハードマスク７の上に有機膜前駆体９を形成し、１３０℃で第１のベークを行なった。研磨前の有機膜前駆体９の表面には、５０ｎｍ程度の段差が生じていた。次いで、スラリー１を用いて有機膜前駆体９を研磨除去し、図３に示すように表面を平坦化した（第１の研磨）。第１の研磨後には、スラリー２を用いて有機膜前駆体９を研磨除去し、図４に示すように第３のハードマスク７を露出した（第２の研磨）。
第１の研磨によって、９０秒の研磨で有機膜前駆体９の表面が平坦化された。ここで用いたスラリー１に含有される樹脂粒子の平均粒子径は２００ｎｍと大きいことから、十分な研磨速度を確保することができた。
スラリー２を用いた９０秒の第２の研磨によって、第３のハードマスク７が露出され、配線溝パターン８内に有機膜前駆体９が残置された。スラリー２に含有される樹脂粒子の平均粒子径は、５０ｎｍと小さいので、有機膜前駆体９の表面の平坦性が損なわれることはない。第２の研磨後の有機膜前駆体９の表面の平坦性は、２０ｎｍ以下であった。
その後、３００℃で第２のベークを行なって、図６に示したように第３のハードマスク７に第１の有機膜１１を埋め込んだ。さらに、図７に示すように、第２の有機膜１２、中間層１４およびレジスト膜１５を順次形成し、レジスト膜１５に露光を施してフォーカスエラーを求めた。その結果、フォーカスエラーは２０ｎｍ以下に抑制することができた。
レジスト膜１５のパターニングを行なった後、図８乃至図１３を参照して説明した手法によりＣｕデュアルダマシン配線を形成した。プローバーにより配線歩留まりを測定したところ、８０％以上であった。
なお、第１の研磨においてスラリー３またはスラリー４を用いた場合も、９０秒以内で有機膜前駆体９の平坦化を達成することができた。
第２の研磨においてスラリー５またはスラリー６を用いた場合には、９０秒以内の研磨で第３のハードマスク７が露出され、有機膜前駆体９の表面平坦性は２０ｎｍ以下に抑制することができた。
比較のために、スラリー１のみを用いて有機膜前駆体９を研磨により除去し、表面を平坦化した後に第３のハードマスク７を露出した（比較例１）。第３のハードマスク７に埋め込まれた有機膜前駆体９の表面には、４０ｎｍにも及ぶ段差が生じていた。これは、必然的にフォーカスエラーの原因となる。
また、スラリー２のみを用いて有機膜前駆体９を研磨し、表面を平坦化した後に第３のハードマスク７を露出した（比較例２）。この場合には、第３のハードマスク７を露出するまでに２４０秒も要した。スラリー２に含有される樹脂粒子は、５０ｎｍと平均粒子径が小さいので、凹凸部に対する平坦化速度が極端に低く、実用的な速度で研磨することができない。これは、生産性の低下につながる。
以上の結果に示されるように、本実施形態の方法を採用することによって、欠陥の低減された平坦な表面を有する有機膜を形成するための有機膜前駆体を配線溝パターン内に埋め込むことができ、しかも、実用的な速度で有機膜前駆体を研磨することが可能である。こうした有機膜前駆体中の溶剤を除去した場合には、平坦な表面を有する有機膜を下層膜として形成することができるので、パターン露光に用いられるレジスト膜の平坦性の向上につながる。
一実施形態にかかる半導体装置の製造方法の一工程を示す断面図。 実施形態における化学的機械的研磨の状態を示す模式図。 図１に続く工程を示す断面図。 図３に続く工程を示す断面図。 一実施形態における研磨機構を模式的に示す断面図。 図４に続く工程を示す断面図。 図６に続く工程を示す断面図。 図７に続く工程を示す断面図。 図８に続く工程を示す断面図。 図９に続く工程を示す断面図。 図１０に続く工程を示す断面図。 図１１に続く工程を示す断面図。 図１２に続く工程を示す断面図。
符号の説明
１…エッチングストッパー膜； ４…第１の有機系絶縁膜； ３…第２の有機系絶縁膜
４…有機系絶縁膜； ５…第１のハードマスク； ６…第２のハードマスク
７…第３のハードマスク； ８ａ，８ｂ…配線溝パターン； ９…有機膜前駆体
１０…段差； １１…有機膜； １２…第２の有機膜； １３…下層膜
１４…中間層； １５…レジスト膜； １６…接続孔； １７…配線溝
１８…ＣｕＤＤ配線； ２０…半導体基板； ２２…樹脂粒子； ２３…水溶性高分子
３０…ターンテーブル； ３１…研磨布； ３２…半導体ウェハー
３３…トップリング； ３４…水供給ノズル； ３５…スラリー供給ノズル
３６…ドレッサー； ３７…スラリー。

Claims (5)

  1. 半導体基板上に設けられ凹部を有する絶縁膜の上に、溶剤と有機成分とを含む溶液を塗布して塗膜を形成する工程と、
    前記塗膜を、前記有機成分の架橋が終了しない第１の温度でベークして有機膜前駆体を得る工程と、
    前記有機膜前駆体を、第１の樹脂粒子および水溶性高分子を含有する第１のスラリーを用いて研磨して、表面を平坦化する工程と、
    前記表面が平坦化された有機膜前駆体を、前記第１の樹脂粒子より平均粒子径の小さな第２の樹脂粒子および水溶性高分子を含有する第２のスラリーを用いて研磨して前記凹部内に残置し、前記絶縁膜を露出する工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記研磨に引き続いて前記有機膜前駆体を前記第１の温度より高い第２の温度でベークして前記溶剤を除去し、前記凹部内に埋め込まれた第１の有機膜を得る工程と、
    前記第１の有機膜および前記絶縁膜の上に塗布法により第２の有機膜を形成して、第１および第２の有機膜からなる下層膜を得る工程と、
    前記下層膜の上に中間層およびレジスト膜を順次形成する工程と、
    前記レジスト膜をパターン露光する工程と
    をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記絶縁膜は、半導体基板上に、少なくとも有機系絶縁膜、無機材料を含む第１のハードマスク、および無機材料を含む第２のハードマスクを介して形成された無機材料を含む第３のハードマスクであり、前記凹部は、前記有機系絶縁膜に転写されるべき配線溝のパターンであって、前記第２のハードマスクを底面に露出して前記第３のハードマスクに形成され、
    前記前記第１の樹脂粒子の平均粒子径は１００ｎｍ以上３００ｎｍ以下であり、前記第２の樹脂粒子の平均粒子径は１０ｎｍ以上７０ｎｍ以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記レジスト膜にホールのパターンを形成する工程と、
    前記ホールのパターンを転写して前記有機系絶縁膜に接続孔を形成するとともに、前記下層膜を除去して配線溝のパターンを得る工程と、
    前記配線溝のパターンを前記有機系絶縁膜に転写して、前記ホールと連通する配線溝を形成する工程と、
    前記ホールおよび前記配線溝内にデュアルダマシン配線を形成する工程と
    をさらに具備することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記中間層を形成する前に、前記下層膜を２５０℃以上４００℃以下の温度でベークする工程をさらに具備することを特徴とする請求項２ないし４のいずれか１項に記載の半導体装置の製造方法。
JP2007320962A 2007-12-12 2007-12-12 半導体装置の製造方法 Pending JP2009146998A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007320962A JP2009146998A (ja) 2007-12-12 2007-12-12 半導体装置の製造方法
US12/332,802 US20090156000A1 (en) 2007-12-12 2008-12-11 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007320962A JP2009146998A (ja) 2007-12-12 2007-12-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009146998A true JP2009146998A (ja) 2009-07-02

Family

ID=40753834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007320962A Pending JP2009146998A (ja) 2007-12-12 2007-12-12 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20090156000A1 (ja)
JP (1) JP2009146998A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170505A (ja) * 2017-03-29 2018-11-01 ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド カチオン性粒子含有スラリー及びスピンオン炭素膜のｃｍｐのためのその使用方法
JP2019179890A (ja) * 2018-03-30 2019-10-17 株式会社フジミインコーポレーテッド シリコンウェーハの研磨方法および研磨用組成物

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5148948B2 (ja) * 2007-08-23 2013-02-20 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 研磨用スラリーのリサイクル方法
US20100051829A1 (en) * 2008-09-02 2010-03-04 Miraial Co., Ltd. Method for Putting Code Information on a Wafer Case

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099002B1 (ja) * 1999-06-25 2000-10-16 茂徳科技股▲ふん▼有限公司 ２段階化学機械研磨方法
JP2004363191A (ja) * 2003-06-02 2004-12-24 Toshiba Corp 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP2006019696A (ja) * 2004-05-31 2006-01-19 Toshiba Corp 半導体装置の製造方法
JP2007150184A (ja) * 2005-11-30 2007-06-14 Jsr Corp 有機膜研磨用化学的機械的研磨スラリー、化学的機械的研磨方法、ならびに半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710460A (en) * 1995-04-21 1998-01-20 International Business Machines Corporation Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric
US6124215A (en) * 1997-10-06 2000-09-26 Chartered Semiconductor Manufacturing Ltd. Apparatus and method for planarization of spin-on materials
KR100516886B1 (ko) * 2002-12-09 2005-09-23 제일모직주식회사 실리콘 웨이퍼의 최종 연마용 슬러리 조성물
TWI241626B (en) * 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
JP4768335B2 (ja) * 2005-06-30 2011-09-07 株式会社東芝 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099002B1 (ja) * 1999-06-25 2000-10-16 茂徳科技股▲ふん▼有限公司 ２段階化学機械研磨方法
JP2004363191A (ja) * 2003-06-02 2004-12-24 Toshiba Corp 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP2006019696A (ja) * 2004-05-31 2006-01-19 Toshiba Corp 半導体装置の製造方法
JP2007150184A (ja) * 2005-11-30 2007-06-14 Jsr Corp 有機膜研磨用化学的機械的研磨スラリー、化学的機械的研磨方法、ならびに半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170505A (ja) * 2017-03-29 2018-11-01 ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド カチオン性粒子含有スラリー及びスピンオン炭素膜のｃｍｐのためのその使用方法
JP7355487B2 (ja) 2017-03-29 2023-10-03 ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド カチオン性粒子含有スラリー及びスピンオン炭素膜のｃｍｐのためのその使用方法
JP2019179890A (ja) * 2018-03-30 2019-10-17 株式会社フジミインコーポレーテッド シリコンウェーハの研磨方法および研磨用組成物
JP7103823B2 (ja) 2018-03-30 2022-07-20 株式会社フジミインコーポレーテッド シリコンウェーハの研磨方法および研磨用組成物

Also Published As

Publication number Publication date
US20090156000A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
JP4868840B2 (ja) 半導体装置の製造方法
JP4160569B2 (ja) 半導体装置の製造方法
TWI238446B (en) Slurry for CMP, and method of manufacturing semiconductor device
US7833431B2 (en) Aqueous dispersion for CMP, polishing method and method for manufacturing semiconductor device
US7459398B2 (en) Slurry for CMP, polishing method and method of manufacturing semiconductor device
JP2004512681A (ja) 化学機械的研磨スラリー及び研磨方法
KR101335946B1 (ko) 텅스텐 연마용 ｃｍｐ 슬러리 조성물
US20120196443A1 (en) Chemical mechanical polishing method
TW200946662A (en) CMP slurry and a polishing method using the same
JP2013074036A (ja) Ｃｍｐ用スラリーおよび半導体装置の製造方法
EP2717297A1 (en) Erosion inhibitor for chemical mechanical polishing, slurry for chemical mechanical polishing, and chemical mechanical polishing method
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP2007012936A (ja) 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム
TWI294456B (ja)
JP2009146998A (ja) 半導体装置の製造方法
US7985685B2 (en) Method of manufacturing semiconductor device
KR100693961B1 (ko) 연마 패드 및 반도체 소자의 제조 방법
US20140073136A1 (en) Semiconductor device manufacturing method
KR20180064018A (ko) 화학적 기계적 연마 슬러리 조성물 및 이를 이용한 반도체 소자의 제조방법
JP6251765B2 (ja) 研磨スラリー及びこれを用いた基板の研磨方法
KR20130007041A (ko) 폴리실리콘막 연마용 슬러리 조성물
JP2009094450A (ja) アルミニウム膜研磨用研磨液及び基板の研磨方法
JP2006344815A (ja) 半導体装置の製造方法
KR20050073044A (ko) 화학적기계연마 방법
JP4730358B2 (ja) 半導体装置の製造に用いる化学機械研磨用水系分散体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212