TWI824377B - 半導體製程用組合物和使用該組合物的半導體裝置的製造方法 - Google Patents

半導體製程用組合物和使用該組合物的半導體裝置的製造方法 Download PDF

Info

Publication number
TWI824377B
TWI824377B TW111100719A TW111100719A TWI824377B TW I824377 B TWI824377 B TW I824377B TW 111100719 A TW111100719 A TW 111100719A TW 111100719 A TW111100719 A TW 111100719A TW I824377 B TWI824377 B TW I824377B
Authority
TW
Taiwan
Prior art keywords
polishing
composition
semiconductor
semiconductor processing
film
Prior art date
Application number
TW111100719A
Other languages
English (en)
Other versions
TW202227570A (zh
Inventor
洪承哲
韓德洙
朴韓址
Original Assignee
南韓商Ｓｋｃ索密思有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｓｋｃ索密思有限公司 filed Critical 南韓商Ｓｋｃ索密思有限公司
Publication of TW202227570A publication Critical patent/TW202227570A/zh
Application granted granted Critical
Publication of TWI824377B publication Critical patent/TWI824377B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B29/00—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents
    • B24B29/02—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents designed for particular workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/04—Headstocks; Working-spindles; Features relating thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D7/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting otherwise than only by their periphery, e.g. by the front face; Bushings or mountings therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D7/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting otherwise than only by their periphery, e.g. by the front face; Bushings or mountings therefor
    • B24D7/16—Bushings; Mountings
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Abstract

提供一種半導體製程用組合物和使用該組合物的半導體裝置的製造方法，所述半導體製程用組合物適用於半導體晶片的拋光製程以實現優異的拋光性能，最小化待拋光面的缺陷，並且在彼此不同的多個膜質暴露於外部的表面的拋光中，可以實現平坦的拋光結果而沒有各膜質之間的偏差，所述半導體製程用組合物包括拋光顆粒和一種以上的添加劑，適用於具有矽通孔的半導體晶片的表面拋光。

Description

半導體製程用組合物和使用該組合物的半導體裝置的製造方法
本發明關於一種可適用於半導體製造和加工製程的組合物，更具體而言，關於一種可適用於半導體製造和加工中的拋光製程的組合物。
化學機械拋光（Chemical Mechanical Polishing）是一種通過摩擦拋光墊和拋光對象的表面，並將拋光漿料注入拋光墊和拋光對象的介面，從而將樣品表面拋光到目標水平的技術。現代化學機械拋光應用於大規模半導體積體電路的製造，用作電晶體等裝置和多層佈線的層間絕緣膜表面的平坦化、形成鎢或銅佈線等的必要技術。隨著每年半導體裝置的集成度增加且晶片（Chip）大小減少，半導體裝置的表面結構變得更複雜，層間膜的段差也變得更大。因此，適用於半導體裝置的製造製程的化學機械拋光（Chemical Mechanical Polishing；CMP）製程需要高解析度的光刻技術（Lithography）和原子級平坦化技術。這種CMP製程是通過同時利用物理摩擦力和化學反應來平坦化膜質的製程，根據用於其的製程部件和/或製程液體的微小差異也可以算出顯著不同的拋光結果。因此，這種製程部件和/或製程液體的製造和設計所需的精度正在提高到更高的水平。
[要解決的技術問題]
提供一種半導體製程用組合物，適用於半導體晶片的拋光製程，更具體而言，適用於涉及包括矽通孔（Through Silicon Via；TSV）的半導體晶片的拋光製程的半導體製程，以實現優異的拋光性能，最小化凹陷（Dishing）、侵蝕（Erosion）、突出（Protrusion）等缺陷，並且能夠在拋光彼此不同的多個膜質暴露於外部的表面的情況下，實現各膜質之間沒有偏差的平坦的拋光結果。
提供一種製造半導體裝置的方法，通過將所述半導體製程用組合物適用於形成有TSV的半導體晶片的拋光，使缺陷率最小化，從而使得通過所述TSV連接的多個堆疊晶片沒有錯誤或缺陷地實現記憶體晶片的功能。 [用於解決問題的手段]
在一實現例中，提供一種半導體製程用組合物，包括：拋光顆粒，表面被矽烷組合物改性，以及一種以上的添加劑；所述半導體製程用組合物適用於具有矽通孔的半導體晶片的表面拋光。
在另一實現例中，提供一種半導體裝置的製造方法，包括如下步驟：準備安裝有具有拋光面的拋光墊的平台，準備容納有拋光對象的載體，在將所述拋光墊的拋光面和所述拋光對象的待拋光面布置成彼此相接的狀態下，旋轉所述平台和所述載體，以及將半導體製程用組合物供給到所述拋光面上；所述拋光對象是具有矽通孔的半導體晶片；所述半導體製程用組合物包括拋光顆粒以及一種以上的添加劑。 [發明效果]
根據一實現例的所述半導體製程用組合物可以適用於半導體晶片的拋光製程，更具體而言，適用於涉及包括矽通孔的半導體晶片的拋光製程的半導體製程，以實現優異的拋光性能，最小化凹陷、侵蝕、突出等缺陷，並且能夠在拋光彼此不同的多個膜質暴露於外部的表面的情況下，實現各膜質之間沒有偏差的平坦的拋光結果。
另外，當適用使用所述半導體製程用組合物的半導體裝置的製造方法時，可以製造缺陷率最小的半導體裝置，使得通過所述TSV等結構連接的多個堆疊晶片沒有錯誤或缺陷地實現記憶體晶片的功能。
根據下面的實施例，將更清楚地理解本發明的優點、特徵以及其實現方法。然而，本發明不限於以下示例性實施方式，而是可按照各種不同的形式來實現，提供這些示例性實施方式僅為了使本發明更完整，並向本發明所屬領域的普通技術人員充分地提供本發明的範疇，並且本發明將由所附申請專利範圍來限定。
在本說明書中，除非另有說明，“包括”、“含有”或“具備”是指還可以包括其他構成要素。
為了清楚地表達圖中的各個層和區域，將厚度進行放大並示出。並且在圖式中，為了方便說明，將部分層和區域的厚度誇大示出。在整個說明書中，相同的圖式元件符號表示相同的構成要素。
另外，在本說明書中，當層、膜、區域、板等的一部分被稱為在另一部分的“上面”或者“上方”時，這不僅包括直接位於另一部分“上方”的情況，還包括中間還有其他部分的情況。相反，當某個部分被稱為直接位於另一部分“上方”時，意味著中間沒有其他部分。同時，當層、膜、區域、板等的一部分被稱為在另一部分的“下面”或者“下方”時，這不僅包括直接位於另一部分“下方”的情況，還包括中間還有其他部分的情況。相反，當某個部分被稱為直接位於另一部分“下方”時，意味著中間沒有其他部分。
以下，根據本發明的一實現例的半導體製程用組合物不僅可以用於拋光圖1至圖3所示的結構的具有矽通孔的半導體晶片，不限於此，當然也可以用於拋光具有或不具有矽通孔的各種結構的半導體晶片。
在一實現例中，提供一種半導體製程用組合物，包括：拋光顆粒，以及一種以上的添加劑；以下式1的值大於約11.0且小於或等於約110.0。 [式1]
在所述式1中，所述R O是所述半導體製程用組合物對氧化矽膜的拋光率（Å/min），所述R N是所述半導體製程用組合物對氮化矽膜的拋光率（Å/min），所述R Cu是所述半導體製程用組合物對銅膜的拋光率（Å/min）。
對所述氧化矽膜的拋光率、對所述氮化矽膜的拋光率和對所述銅膜的拋光率是分別在載體壓力為3.0psi、載體旋轉速度為120rpm、平台旋轉速度為117rpm的條件下，將所述半導體製程用組合物以300mL/min的流速注入到具有各膜的晶片，同時執行60秒的拋光而算出的值。
所述半導體製程用組合物通過表示對銅膜、氧化矽膜和氮化矽膜各自的拋光率的相關關係的所述式1的值滿足規定的範圍，從而適用於拋光以規定的面積比同時包括各膜質的待拋光面的半導體製程，因此可以實現優異的拋光性能。隨著半導體裝置的集成化提高，與傳統的使用導線連接晶片的方法不同，通過在晶片形成細微的過孔（via）後，在其內部設置電極以用電極連接上端晶片和下端晶片的封裝技術已經發展。這可以稱為矽通孔。所述TSV是通過堆疊記憶體晶片來實現大容量的技術，與傳統的使用導線連接晶片的導線鍵合（Wire Bonding）技術相比，可以顯著改善速度和功耗。然而，由於適用所述TSV的半導體記憶體晶片通過精密加工細微結構來製造，因此必須沒有所述TSV的形成而導致的表面缺陷以實現無錯誤的功能。因此，可以說伴隨形成有所述TSV的半導體基板的加工的化學機械拋光性能是實現最終半導體裝置的功能的非常重要的因素。
通過所述式1的值滿足所述範圍，所述半導體製程用組合物適用於具有如所述TSV的複雜的結構的半導體晶片的化學機械拋光，從而可以在拋光平坦性方面實現優異的效果。與傳統的以對所述氧化矽膜、所述銅膜和所述氮化矽膜各自的拋光率的一維比表示的拋光選擇比相比，所述半導體製程用組合物的所述式1的值可以用作在拋光性能的預測方面顯著提高的技術手段。即，即使各膜質的一維拋光選擇比滿足規定的範圍，形成有所述TSV的半導體晶片的基本拋光性能可能達不到目標水平，相反地，可以確認，在形成有所述TSV的半導體晶片的拋光性能達到目標水平方面，所述式1的值滿足規定範圍的所述半導體製程用組合物表示可以基本沒有誤差地實現性能的相關關係。
具體而言，所述半導體製程用組合物的所述式1的值可為大於約11.0且小於或等於約110.0，例如，約12.0至約110.0，例如，約20.0至約100.0，例如，約20.0至約80.0，例如，約30.0至約70.0，例如，約30.0至約65.0，例如，約30.0至約60.0。當所述式1的值過小或過大時，以如所述TSV的待拋光面的不連續結構的邊界為基準，任意一側過度拋光（over-polished），從而可能會發生如過度凹陷或過度突出的副作用。即當所述式1的值滿足所述範圍時，與此相應的所述半導體製程用組合物的拋光性能可以在所述TSV等的結構中表示沒有如過度凹陷或過度突出的副作用的平坦拋光的優點。
針對所述半導體製程用組合物，以下式3的值可為大於約1.00且小於或等於約7.00，例如，可為大於約1.00且小於或等於約6.50，例如，可為大於約1.00且小於或等於約2.80，例如，可為大於約1.00且小於或等於約2.00，例如，可為大於約1.00且小於或等於約1.50： [式3] 在所述式3中， 所述R O和R Cu如所述式1所定義。
當所述式1的值滿足所述範圍的同時所述式3的值滿足與此相同的範圍時，尤其在拋光包括所述TSV等的不連續結構的部分時，所述半導體製程用組合物的拋光性能可以表示在不發生突出部分的情況下進行平坦拋光的優點。
針對所述半導體製程用組合物，所述R N與所述R Cu的比例（R N/R Cu）可為大於約0.50且小於或等於約2.00，例如，可為大於約0.50且小於或等於約1.80，例如，可為大於約0.50且小於或等於約1.50，例如，可為大於約0.50且小於約1.20。當所述式1的值滿足所述範圍的同時所述R N/R Cu的值滿足與此相同的範圍時，尤其在拋光包括所述TSV等的不連續結構的部分時，所述半導體製程用組合物的拋光性能可以表示能夠在不發生突出部分的情況下進行平坦拋光的優點。
針對所述半導體製程用組合物，以下式2的值可為大於約0.50且小於或等於約7.00，例如，可為大於約1.00且小於或等於約7.00，例如，可為大於約1.00且小於約2.00，例如，可為大於約1.00且小於或等於約1.90，例如，可為大於約1.00且小於或等於約1.70： [式2] 在所述式2中，所述R O和R N如所述式1所定義。
當所述式1的值滿足所述範圍的同時所述式2的值滿足與此相同的範圍時，尤其在拋光包括所述TSV等的不連續結構的部分時，所述半導體製程用組合物的拋光性能可以表示能夠在不發生突出部分的情況下進行平坦拋光的優點。
針對所述半導體製程用組合物，所述R O可為約500Å/min至約5000Å/min，例如，約800Å/min至約5000Å/min，例如，約1000Å/min至約5000Å/min，例如，約1500Å/min至約5000Å/min，例如，約2000Å/min至約5000Å/min，例如，約2500Å/min至約5000Å/min，例如，約2500Å/min至約3500Å/min，例如，約2800Å/min至約3500Å/min，例如，約3000Å/min至約3500Å/min。當所述半導體製程用組合物滿足所述式1的值的範圍的同時所述R O的值滿足與此相同的範圍時，就膜質而言，在拋光包括如所述TSV的局部不連續結構的部分時，其拋光性能可以更有利於實現沒有凹陷或突出的拋光性能。
針對所述半導體製程用組合物，所述R N可為約400Å/min至約3000Å/min，例如，約450Å/min至約3000Å/min，例如，約450Å/min至約2800Å/min，例如，約1500Å/min至約3000Å/min，例如，約1600Å/min至約3000Å/min，例如，約1800Å/min至約3000Å/min，例如，約1900Å/min至約3000Å/min，例如，約2000Å/min至約3000Å/min，例如，約2000Å/min至約2800Å/min。當所述半導體製程用組合物滿足所述式1的值的範圍的同時所述R N的值滿足與此相同的範圍時，就膜質而言，在拋光包括如所述TSV的局部不連續結構的部分時，其拋光性能可以更有利於實現沒有凹陷或突出的拋光性能。
針對所述半導體製程用組合物，所述R Cu可為約400Å/min至約3500Å/min，例如，約450Å/min至約3500Å/min，例如，約450Å/min至約2800Å/min，例如，約450Å/min至約2750Å/min，例如，約450Å/min至約2700Å/min，例如，約1000Å/min至約3500Å/min，例如，約1000Å/min至約3200Å/min，例如，約1300Å/min至約3200Å/min，例如，約1500Å/min至約3000Å/min，例如，約1500Å/min至約2800Å/min，例如，約1500Å/min至約2750Å/min，例如，約1500Å/min至約2700Å/min。當所述半導體製程用組合物滿足所述式1的值的範圍的同時所述R Cu的值滿足與此相同的範圍時，就膜質而言，在拋光包括如所述TSV的局部不連續結構的部分時，其拋光性能可以更有利於實現沒有凹陷或突出的拋光性能。
所述半導體製程用組合物可以適用於具有矽通孔的半導體晶片的表面拋光。圖1是示意性地示出一實現例的作為所述半導體製程用組合物的拋光對象，具有矽通孔的半導體晶片的拋光前厚度方向的剖視圖。圖2是示意性地示出一實現例的作為所述半導體製程用組合物的拋光對象，具有矽通孔的半導體晶片的拋光後厚度方向的剖視圖。圖3是示意性地示出圖1所示的半導體晶片的一部分A的俯視圖。如圖1至圖3所示，所述半導體晶片1可包括基板50、配置在所述基板50上的氮化矽膜20和氧化矽膜40。所述氮化矽膜20可以配置成覆蓋所述基板50的至少一部分。更具體而言，所述氮化矽膜20可以配置成覆蓋所述基板50的一部分。所述氮化矽膜20可包括：第一氮化矽膜21，配置在所述基板50與所述氧化矽膜40之間；以及第二氮化矽膜22，配置在後述的過孔11內部。所述第一氮化矽膜21和所述第二氮化矽膜22可以連續設置，也可以不連續設置。在另一方面進行說明，所述第一氮化矽膜21和所述第二氮化矽膜22可以形成為一體，也可以單獨形成。作為一例，當所述第一氮化矽膜21和所述第二氮化矽膜22連續設置或形成為一體時，所述第二氮化矽膜22可以具有從所述第一氮化矽膜21彎曲延伸的結構。在另一方面進行說明，當所述第一氮化矽膜21和所述第二氮化矽膜22連續設置或形成為一體時，所述第二氮化矽膜22可以具有從所述第一氮化矽膜21分支的結構。
所述第一氮化矽膜21可以配置成覆蓋所述基板50的表面的至少一部分。在一實現例中，當所述第一氮化矽膜21配置成覆蓋所述基板50的表面的一部分面積時，可以在所述基板50的表面相同的高度，與所述第一氮化矽膜21一起，同時存在氧化矽膜40等的其他材質的膜質。在另一實現例中，當所述第一氮化矽膜21配置成覆蓋所述基板50的整個表面區域時，所述氧化矽膜40可以配置在所述第一氮化矽膜21上。在又一實現例中，雖然未在圖式中詳細示出，當所述第一氮化矽膜21配置成覆蓋所述基板50的表面的至少一部分時，額外的氧化矽膜可以與所述氧化矽膜40分開地配置在所述第一氮化矽膜21與所述基板50之間。
參照圖2，在所述半導體晶片1中，使用所述半導體製程用組合物拋光的主要區域可以是同時拋光所述氧化矽膜40和所述矽通孔10的區域。針對所述半導體製程用組合物，由於所述式1的值滿足上述範圍，在拋光所述氧化矽膜40、所述導體充電電極30和所述第二氮化矽膜22以如圖1所示的結構同時存在的區域時，可以更有利於平坦地拋光而沒有過度凹陷和/或突出的部分。
參照圖1和圖2，使用所述半導體製程用組合物拋光的區域可包括同時拋光所述第一氮化矽膜21和所述矽通孔10的區域。針對所述半導體製程用組合物，由於所述式1的值滿足上述範圍，與拋光所述氧化矽膜40、所述導體充電電極30和所述第二氮化矽膜22以如圖1所示的結構同時存在的區域的製程一起，當後續拋光同時拋光所述第一氮化矽膜21和所述矽通孔10區域時，也能夠實現平坦地拋光而沒有過度凹陷和/或突出的部分的效果。
作為一例，所述基板50可包括矽（Si）。然而，所述基板50的材質不限於此。
所述半導體晶片1還可包括矽通孔10。所述矽通孔10可以通過貫穿所述半導體晶片1而形成。具體而言，所述矽通孔10可以通過貫穿所述基板50、所述氧化矽膜40和所述第一氮化矽膜21形成。在另一方面進行說明，所述矽通孔10可以構成為將導體充電電極30和所述第二氮化矽膜22配置在過孔11內部，所述過孔11形成為貫穿所述半導體晶片1。所述第二氮化矽膜22可以配置在所述導體充電電極30的外側，使得包裹所述導體充電電極30。所述過孔11可以形成為貫穿所述基板50、所述第一氮化矽膜21和所述氧化矽膜40，並且所述導體充電電極30和所述第二氮化矽膜22配置在所述過孔11的內部，從而可以形成所述矽通孔10。可以理解，所述矽通孔10的結構不僅包括所述過孔11、所述導體充電電極30和所述第二氮化矽膜22之間基本沒有間隙的情況，還包括具有製程上不可避免的細微的間隙的情況。
所述導體充電電極30包括具有導電性的成分，雖然這沒有特別限制，但可包括選自由如銅（Cu）、銀（Ag）、金（Au）、鎳（Ni）及其組合組成的組中的一者。在一實現例中，所述導體充電電極30可包括銅。例如，所述導體充電電極30可以由銅製成。
所述氧化矽膜40可以用作絕緣膜。所述氧化矽膜40可包括所述第一氮化矽膜21，配置在其表面以覆蓋其表面的至少一部分。
所述第一氮化矽膜21可以配置成覆蓋所述氧化矽膜40的整個表面，也可以配置成覆蓋所述氧化矽膜40的表面的一部分。所述氮化矽膜20可以用作絕緣膜或阻擋膜。具體而言，所述第一氮化矽膜21可以用作絕緣膜，所述第二氮化矽膜22可以用作絕緣膜和阻擋膜。所述第二氮化矽膜22與所述導體充電電極30一起配置在所述過孔11內部以包裹所述導體充電電極30。所述第二氮化矽膜22可以通過防止包括在所述導體充電電極30的銅原子擴散到基板50來執行阻擋功能。
通過將如上所述的具有TSV結構的所述半導體晶片1的表面作為待拋光面，在將此作為拋光對象的所述半導體製程用組合物的用途中，可以最大化對應於所述式1的值滿足所述範圍的拋光性能的技術優點。
參照圖3，所述導體充電電極30的直徑D2與所述過孔11的整個直徑D1的比例D2/D1可以是約0.5至約1.2，例如，可以是約0.7至約1.2，例如，可以是約0.7至約1.0。所述半導體晶片1通過將如上所述的具有TSV結構的表面作為待拋光面，在將此作為拋光對象的所述半導體製程用組合物的用途中，可以最大化對應於所述式1的值滿足所述範圍的拋光性能的技術優點。
在一實現例中，所述半導體晶片1包括所述過孔11和配置在所述過孔11內部的所述第二氮化矽膜22，所述第二氮化矽膜22的厚度T1與所述過孔11的整個半徑D1/2的比例2T1/D1可以是約0.1至約0.5，例如，可以是約0.1至約0.3。所述半導體晶片1通過將如上所述的具有TSV結構的表面作為待拋光面，在將此作為拋光對象的所述半導體製程用組合物的用途中，可以最大化對應於所述式1的值滿足所述範圍的拋光性能的技術優點。
所述半導體製程用組合物可包括拋光顆粒和一種以上的添加劑。所述拋光顆粒作為主要進行物理蝕刻（etching）作用的成分，可以通過與拋光對象的待拋光面機械摩擦來進行平坦化作用。
在一實現例中，所述拋光顆粒可包括無機顆粒、有機顆粒或有機-無機複合顆粒。在本說明書中，“無機顆粒”或“有機顆粒”分別是指無機成分和有機成分為主成分的顆粒形狀的結構，並且應理解為分別包括微量的異質成分，即在所述無機顆粒的情況下，包括微量的有機成分，在所述有機顆粒的情況下，包括微量的無機成分。此時，“微量”是指所述拋光顆粒整體100重量%中的約0.005重量%至約0.03重量%的含量。在本說明書中，“有機-無機複合顆粒”是指，包括有機成分和無機成分，其中，包括50重量%至90重量%的兩者中的一個成分的顆粒。
在一實現例中，所述拋光顆粒可包括無機顆粒。所述無機顆粒可包括選自由如二氧化矽（Silica，SiO 2）、二氧化鈰（Ceria，CeO 2）、氧化鋁（Alumina，Al 2O 3）、氧化鋯（Zirconia，ZrO 2）及其組合組成的組中的一者。由於所述拋光顆粒包括無機顆粒，因此可以在適用所述半導體製程用組合物時在預測範圍內調節與所述一種以上的添加劑的化學相容性，從而可以最小化由於突然的拋光性能變化引起的副作用。
所述拋光顆粒可以處於膠體狀態。例如，所述拋光顆粒可包括膠態無機顆粒。
所述半導體製程用組合物的氫離子濃度（pH）可以是約2至約5，例如，可以是約3以上且約5以下，例如，可以是約3以上且小於約5，例如，可以是約4。
所述半導體製程用組合物中所述拋光顆粒的電動電位值可表示正（+）值。具體而言，所述半導體製程用組合物中所述拋光顆粒包括無機顆粒，並且可以表示正（+）電動電位值。所述半導體製程用組合物中所述拋光顆粒的電動電位值，可以是約+5mV至約+50mV，例如，可以是約+10mV至約+40mV，例如，可以是約+10mV至約+30mV。所述半導體製程用組合物中所述拋光顆粒的電動電位並沒有特別限制其測定方法，例如，可以通過使用電動電位測定設備（Malvern公司，Zeta-sizer Nano ZS）將約1mL的所述半導體製程用組合物注入測定用殼（cell）後進行測定。例如，所述電動電位值可以是約100次測定的平均值。
當所述半導體製程用組合物的氫離子濃度（pH）滿足上述範圍的同時所述半導體製程用組合物中所述拋光顆粒的電動電位值滿足上述範圍時，半導體晶片的拋光特性設計成最佳。具體而言，所述拋光顆粒應該以規定水平以上吸附到所述半導體晶片的待拋光面，同時應該在規定水平以上容易分離。如果所述拋光顆粒由於過度的吸附力而吸附到所述半導體晶片的待拋光面且不易分離，則所述待拋光面可能會發生劃痕（scratch）等的缺陷（defect），與此相反，當所述拋光顆粒未以規定引力吸附到所述待拋光面而具有過度的流動性時，則由於物理摩擦力降低從而拋光率達不到目標水平。考慮到這方面，當所述半導體製程用組合物的氫離子濃度滿足上述範圍的同時所述半導體製程用組合物中所述拋光顆粒的電動電位值滿足上述範圍時，所述拋光顆粒對所述半導體晶片的待拋光面確保適當水平的吸附性的同時易於從所述待拋光面分離，從而可以有利於確保目標水平的拋光率的同時最大化缺陷防止效果。這種技術效果在適用所述半導體製程用組合物的表面包括氮化矽膜和銅膜的情況下，可以表現為優異的拋光結果，尤其可以在包括氧化矽膜的拋光中最大化。
在一實現例中，所述拋光顆粒可包括經表面處理的顆粒，使得所述半導體製程用組合物中所述拋光顆粒的電動電位值表示正（+）值。具體而言，所述拋光顆粒可包括無機顆粒，所述無機顆粒可包括由至少一種有機成分表面處理的顆粒。適用於所述無機顆粒的表面處理的至少一種有機成分可以是所述拋光顆粒整體100重量%中的約0.005重量%至1重量%，例如，可以是約0.005重量%至約0.03重量%。
在一實現例中，用於所述無機顆粒的表面處理的所述至少一種有機成分可包括選自由如氨基矽烷（Amino silane）、烷氧基矽烷（Alkoxy silane）、乙氧基矽烷（Ethoxy silane）、環氧矽烷（Epoxy silane）及其組合組成的組中的一者。
在一實現例中，所述無機顆粒包括二氧化矽，適用於所述無機顆粒的表面處理的至少一種有機成分可包括氨基矽烷或環氧矽烷。在這種情況下，所述拋光顆粒可以帶有利於所述半導體製程用組合物的所述式1的值滿足規定範圍的表面電荷。其結果，在所述半導體晶片的表面拋光中，在防止矽通孔的過度凹陷現象方面可以更有利。更具體而言，在所述半導體晶片的表面拋光中，在防止導體充電電極的過度凹陷現象方面可以更有利。
例如，適用於所述表面處理的至少一種有機成分可包括氨基矽烷和環氧矽烷，所述氨基矽烷與所述環氧矽烷的摩爾比可以是約10:1至約5:1，例如，可以是約10:1至約6:1，例如，可以是約10:1至約7:1，例如，可以是約10:1至約8:1，例如，可以是約9.5:1至約8.5:1，例如，可以是約9:1。
在另一實現例中，所述拋光顆粒可包括有機-無機複合顆粒，例如，所述有機-無機複合顆粒可以是由含有聚合物樹脂的核和包括配置在所述核的表面的無機成分的殼構成的核-殼結構的顆粒。
所述有機-無機複合顆粒的核可包括如聚甲基丙烯酸甲酯（Polymethylmethacrylate；PMMA）樹脂、聚苯乙烯（Polystyrene；PS）樹脂等作為聚合物樹脂。所述殼的無機成分可包括如二氧化矽（Silica，SiO 2）、二氧化鈰、氧化鋁、二氧化鈦（Titania，TiO 2）、氧化鋯、氧化鍺（GeO 2）等。
包括在所述拋光顆粒的顆粒，例如，平均粒徑D50可以是約5nm至約150nm，例如，可以是約5nm至約100nm，例如，可以是約5nm至約80nm，例如，約10nm至約80nm，例如，約30nm至約50nm，例如，約30nm至約45nm，例如，可以是約34nm至約44nm。通過適用如上所述的大小的拋光顆粒，可以更有利於所述半導體製程用組合物滿足所述式1的條件。
例如，所述拋光顆粒在其顆粒分佈中，10%累積品質細微性分佈直徑D10可以是約5nm至約50nm，例如，約5nm至約35nm，例如，約10nm至約35nm，例如，約20nm至約35nm，例如，約23nm至約33nm。
例如，所述拋光顆粒在其顆粒分佈中，90%%累積品質細微性分佈直徑D90可以是約40nm至約150nm，例如，約40nm至約100nm，例如，約45nm至約80nm，例如，約45nm至約65nm，例如，50nm至約60nm。
例如，所述拋光顆粒在其顆粒分佈中，10%累積品質細微性分佈直徑D10可以是約23nm至約33nm，50%累積品質細微性分佈直徑D50可以是約34nm至約44nm，90%累積品質細微性分佈直徑D90可以是約50nm至約60nm。
該顆粒分佈中，所述拋光顆粒可以滿足1.10≤D90/D50≤1.80，例如，1.50≤D90/D10≤2.70，例如，1.00≤D50/D10≤2.00的條件。通過適用具有如上所述的顆粒分佈的拋光顆粒，可以更有利於所述半導體製程用組合物以規定範圍滿足所述式1的值，並且可以更有利於算出與此相應的優異的拋光結果。
測定所述拋光顆粒的細微性分佈的方法沒有特別限制，可以使用本技術領域中用於奈米(nm)級顆粒粉末細微性分析的任何通用設備推導出。
所述半導體製程用組合物可包括一種以上的添加劑。所述一種以上的添加劑主要可以執行通過化學反應而將拋光對象的表面狀態調節為適合拋光的作用。
例如，所述一種以上的添加劑可包括有機酸。所述有機酸主要調節銅的拋光特性，或者可以用作捕獲（trap）銅離子等的金屬離子的絡合劑。例如，所述有機酸可包括選自由乙酸（acetic acid）、甲酸（formic acid）、苯甲酸（benzoic acid）、煙酸（nicotinic acid）、吡啶甲酸（picolinic acid）、丙氨酸（alanine）、苯丙氨酸（phenylalanine）、纈氨酸（valine）、亮氨酸（leucine）、異亮氨酸（isoleucine）、精氨酸（arginine）、天冬氨酸（aspartic acid）、檸檬酸（citric acid）、己二酸（adipic acid）、琥珀酸（succinic acid）、草酸（oxalic acid）、甘氨酸（glycine）、谷氨酸（glutamic acid）、戊二酸（glutaric acid）、鄰苯二甲酸（phthalic acid）、組氨酸（histidine）、蘇氨酸（threonine）、絲氨酸（serine）、半胱氨酸（cysteine）、蛋氨酸（methionine）、天冬醯胺（asparagine）、酪氨酸（tyrosine）、二碘酪氨酸（diiodotyrosine）、色氨酸（tryptophan）、脯氨酸（proline）、羥脯氨酸（oxyproline）、乙二胺四乙酸（EDTA）、硝基三乙酸（NTA）、亞氨基二乙酸（IDA）及其組合組成的組中的一者。在一實現例中，所述有機酸可包括甘氨酸或乙二胺四乙酸（EDTA）。
所述一種以上的添加劑包括所述有機酸，相對於100重量份的所述拋光顆粒，所述有機酸可為約0.5重量份至約6重量份，例如，可為約1重量份至約6重量份，例如，可為約1重量份至約5重量份，例如，可為大於約1重量份且小於或等於約5重量份。由於所述有機酸相對於所述拋光顆粒的相對含量屬於如上所述的範圍，可以更有利於在一起包括銅膜質和異質成分的膜質的表面上表現優異的其邊界部分的平坦化性能，例如，對於以與如上所述的所述矽通孔10的導體充電電極30相同的結構包括所述銅膜質的待拋光面，可以更有利於實現優異的平坦性而沒有過度凹陷或過度突出。
例如，所述一種以上的添加劑可包括唑（Azol）系化合物。所述唑系化合物主要可以執行調節銅膜質的表面特性的作用。例如，所述唑系化合物可包括選自由苯并三唑（Benzotriazole，BTA）、5-甲基-1H-苯并三唑（5-Methyl-1H-Benzotriazole，5-MBTA）、3-氨基-1,2,4-三唑（3-Amino-1,2,4-Triazole）、5-苯基-1H-四唑（5-Phenyl-1H-Tetrazole）、3-氨基-5-甲基-4H-1,2,4-三唑（3-Amino-5-Methyl-4H-1,2,4-Triazole）、5-氨基四唑（5-Aminotetrazole，ATZ）、1,2,4-三唑（1,2,4-Triazole）、甲苯三唑（Tolitriazole）及其組合組成的組中的一者。在一實現例中，所述唑系化合物可包括選自由5-氨基四唑、5-甲基-1H-苯并三唑及其組合組成的組中的一者。
在一實現例中，所述一種以上的添加劑包括有機酸和唑系化合物，所述有機酸與所述唑系化合物的重量比可以是約3:1以上且小於約10:1，例如，可以是約3:1至約9.5:1，例如，可以是約3:1至約8:1，例如，可以是約4:1至約8:1，例如，可以是約4.5:1至約7.5:1，例如，可以是約5:1至約7.5:1。所述半導體製程用組合物包括有機酸和唑系化合物，由於所述有機酸與所述唑系化合物的重量比滿足上述範圍，當所述半導體製程用組合物適用於拋光包括銅膜質的表面的製程時，可以算出高水平的拋光結果，例如，對於以與如上所述的所述矽通孔10的導體充電電極30相同的結構包括所述銅膜質的待拋光面，可以更有利於實現優異的平坦性。作為一例，所述半導體製程用組合物包括所述唑系化合物和作為所述有機酸的一例的甘氨酸或乙二胺四乙酸（EDTA），當所述有機酸和所述唑系化合物的重量比滿足上述範圍時，所述半導體製程用組合物防止銅膜質的過度腐蝕（corrosion）的同時使銅膜質的拋光率達到一定水平以上，從而可以實現對具有所述矽通孔10的半導體晶片1的待拋光面的優異平坦化效果。
所述一種以上的添加劑可包括磷酸類化合物。所述磷酸類化合物可以執行調節所述氮化矽膜20的拋光特性的作用。例如，所述磷酸類化合物可包括選自由磷鉬酸（phosphomolybdic acid）、次氮基三（亞甲基膦酸）（nitrilotris(methylenephosphonic acid)）、三氯化磷（phosphorus trichloride）及其組合組成的組中的一者。在一實現例中，所述磷酸類化合物可包括次氮基三（亞甲基膦酸）。
在一實現例中，相對於100重量份的所述拋光顆粒，所述半導體製程用組合物可包括約0.01重量份至約1.0重量份，例如，約0.01重量份至約0.1重量份，例如，約0.01重量份至約0.5重量份，例如，約0.01重量份至約0.05重量份，例如，約0.01重量份至約0.03重量份的所述磷酸類化合物。由於相對於所述拋光顆粒的含量的所述磷酸類化合物的相對含量滿足如上所述的範圍，可以適當地確保對所述氮化矽膜20的物理拋光特性和化學拋光特性的平衡，例如，對於以如上所述的所述矽通孔10的內膜相同的結構包括所述第二氮化矽膜22的待拋光面，可以更有利於實現優異的平坦性。
在一實現例中，所述一種以上的添加劑包括有機酸、唑系化合物和磷酸類化合物，相對於總重量為100的所述有機酸和所述唑系化合物，所述磷酸類化合物的總重量可以是約0.30重量份至約2.00重量份，例如，約0.35重量份至約2.00重量份，例如，約0.37重量份至約2.00重量份，例如，約0.40重量份至約2.00重量份，例如，約0.40重量份至約1.50重量份，例如，約0.50重量份至約1.50重量份，例如，約0.50重量份至約1.20重量份。當滿足該條件時，可以在所述半導體製程用組合物同時包括所述銅膜質和所述氮化矽膜的表面拋光中實現優異的平坦性和表面特性。
所述一種以上的添加劑可包括以下化學式1的化合物。 [化學式1] 在所述化學式1中，所述n為1至10的整數，所述X 1和所述X 2彼此相同或不同，分別獨立地選自由氫、鹵素基團、被取代或未被取代的碳數為1至10的烷基、被取代或未被取代的碳數為3至10的環烷基、被取代或未被取代的碳數為2至10的烯基和被取代或未被取代的碳數為2至10的炔基組成的組，所述X 1和所述X 2中的任意一個以上是鹵素基團。
在一實現例中，所述鹵素基團可包括氟基團（-F）。即所述化學式1的化合物可以是氟基化合物。
在一實現例中，所述n可以是3至8的整數。
當包括所述化學式1的化合物時，當所述半導體製程用組合物適用於拋光製程前和/或適用於所述拋光製程中時，可以有效地防止所述拋光顆粒過度吸附到拋光對象表面，並且可以將所述氧化矽膜的表面狀態保持在有利於拋光的狀態。另外，由於所述化學式1的化合物包括鹵素基團，可以通過防止所述半導體製程用組合物中的細菌和黴菌的繁殖等來獲得提高長期儲存穩定性的優點。
所述一種以上的添加劑包括所述化學式1的化合物，同時還可包括選自由聚乙二醇（polyethylene glycol）、聚丙二醇（polypropylene glycol）、聚乙烯-丙烯共聚物（polyethylene-propylene copolymer）、聚烷基氧化物（polyalkyloxide）、聚氧基氧化乙烯（polyoxyethyleneoxide，PEO）、聚氧化乙烯（polyethylene oxide）、聚氧化丙烯（polypropylene oxide）、磺酸鈉氟基化合物、磷酸酯氟基化合物、氧化胺氟基化合物、甜菜堿氟基化合物、銨氟基化合物、硬脂酸酯氟基化合物、季銨氟基化合物、環氧乙烷/環氧丙烷氟基化合物、聚氧乙烯氟基化合物及其組合組成的組中的一者。
當所述一種以上的添加劑包括所述化學式1的化合物時，相對於100重量份的所述拋光顆粒，所述化學式1的化合物的含量可以是約0.01重量份至約0.20重量份，例如，約0.01重量份至約0.15重量份，例如，約0.01重量份至約0.10重量份，例如，約0.01重量份至約0.05重量份。由於相對於所述拋光顆粒的所述化學式1的化合物的相對含量屬於如上所述的範圍，所述化學式1的化合物在防止所述拋光顆粒的過度吸附的效果方面可以更有利，其結果，可以更有利於獲得防止待拋光面的缺陷發生的效果。另外，更有利於防止突出發生。
所述一種以上的添加劑還可包括pH調節劑。所述pH調節劑可包括選自由如鹽酸（HCl）、磷酸（H 3PO 4）、硫酸（H 2SO 4）、硝酸（HNO 3）、氫氧化銨（NH 4OH）、氫氧化鉀（KOH）、氫氧化鈉（NaOH）及其組合組成的組中的一者。當所述一種以上的添加劑包括pH調節劑時，相對於100重量份的所述拋光顆粒，可包括約0.01重量份至約5重量份。
所述半導體製程用組合物可包括除了各上述成分以外的剩餘含量的溶劑。例如，所述溶劑可以是水（H 2O），具體地，可以使用超純水。
所述半導體製程用組合物的固含量可以是約5重量%至約20重量%。當所述固含量過少時，可能無法充分確保對氧化矽膜的拋光率，當過多時，可能因所述拋光顆粒的凝集等而產生缺陷。即所述半導體製程用組合物包括上述各成分和所述溶劑，當滿足所述範圍的固含量時，將所述半導體製程用組合物適用於拋光製程時可以有利於以均勻的流量注入，另外，在所述半導體製程用組合物的流通和儲存過程中，可以有利於確保均勻的分散性和儲存穩定性。
如上所述，由於以對所述氧化矽膜、所述氮化矽膜和所述銅膜各自的拋光率為構成因素的所述式1的值滿足規定範圍，所述半導體製程用組合物可以在防止突出和/或過度凹陷方面對同時包括異質膜質的待拋光面實現優異的效果。更具體而言，如上所述，當將包括所述矽通孔10（其包括所述第二氮化矽膜22作為內膜並且包括填充有所述銅的導體充電電極30）的所述氧化矽膜40表面作為待拋光面時，可以實現尤其優異的平坦化效果。
在另一實現例中，提供一種半導體裝置的製造方法，包括如下步驟：準備安裝有具有拋光面的拋光墊的平台，準備容納有拋光對象的載體，在將所述拋光墊的拋光面和所述拋光對象的待拋光面布置成彼此相接的狀態下，旋轉所述平台和所述載體，以及將半導體製程用組合物供給到所述拋光面上；所述拋光對象是具有矽通孔的半導體晶片；所述半導體製程用組合物包括表面被矽烷組合物改性的拋光顆粒以及一種以上的添加劑。
與所述半導體製程用組合物相關的所有事項與上述關於所述半導體製程用組合物所述的相同。
圖4示意性地示出一實現例的關於所述半導體裝置的製造方法的構成。參照圖4，所述半導體裝置的製造方法可包括：準備安裝有具有拋光面的拋光墊110的平台120的步驟；以及準備容納拋光對象130的載體160的步驟。
在所述半導體裝置的製造方法中，所述拋光對象130可以是具有矽通孔的半導體晶片。所述TSV是一種通過堆疊記憶體晶片來實現大容量的技術，與傳統的使用導線來連接晶片的導線鍵合技術相比，可以顯著改善速度和功耗。然而，由於使用所述TSV的半導體記憶體晶片通過精密加工細微結構來製造，因此必須沒有所述TSV的形成而導致的表面缺陷以實現無錯誤的功能。因此，可以說伴隨形成有所述TSV的半導體基板的加工的化學機械拋光性能是實現最終半導體裝置的功能中非常重要的因素。參照圖1至圖4，所述拋光對象130可以是具有矽通孔10的半導體晶片，所述半導體晶片可包括：基板50；第一氮化矽膜21，配置在所述基板50上；氧化矽膜40，配置在所述第一氮化矽膜21上；以及矽通孔10。這裡，所述矽通孔10可包括：導體充電電極30；以及第二氮化矽膜22，配置成位於所述導體充電電極30的外側。具體而言，所述導體充電電極30和所述第二氮化矽膜22可以配置在貫穿所述半導體晶片形成的過孔11內部。與所述基板50、所述第一氮化矽膜21、所述氧化矽膜40、所述矽通孔10、所述導體充電電極30和所述第二氮化矽膜22相關的具體事項和其技術優點，使上述關於所述半導體製程用組合物的事項綜合適用於所述半導體裝置的製造方法。
在通過使用本發明的半導體製程用組合物來對通過所述TSV同時包括銅膜、氧化矽膜和氮化矽膜的待拋光面的拋光結果中，所述半導體裝置的製造方法可以實現優異的平坦性而沒有突出和/或凹陷等。
例如，針對所述半導體製程用組合物，所述R O與所述R Cu的比例（R O/R Cu，式3）可為大於約1.00且小於或等於約7.00，例如，可為大於約1.00且小於或等於約6.50，例如，可為大於約1.00且小於或等於約2.80，例如，可為大於約1.00且小於或等於約2.00，例如，可為大於約1.00且小於或等於約1.50。
例如，針對所述半導體製程用組合物，所述R N與所述R Cu的比例（R N/R Cu）可為大於約0.50且小於或等於約2.00，例如，可為大於約0.50且小於或等於約1.80，例如，可為大於約0.50且小於或等於約1.50，例如，可為大於約0.50且小於約1.20。
例如，針對所述半導體製程用組合物，所述R O與所述R N的比例（R O/R N，式2）可為大於約0.50且小於或等於約7.00，例如，可為大於約1.00且小於或等於約7.00，例如，可為大於約1.00且小於約2.00，例如，可為大於約1.00且小於或等於約1.90，例如，可為大於約1.00且小於或等於約1.70。
例如，所述R O可為約500Å/min至約5000Å/min，例如，約800Å/min至約5000Å/min，例如，約1000Å/min至約5000Å/min，例如，約1500Å/min至約5000Å/min，例如，約2000Å/min至約5000Å/min，例如，約2500Å/min至約5000Å/min，例如，約2500Å/min至約3500Å/min，例如，約2800Å/min至約3500Å/min，例如，約3000Å/min至約3500Å/min。
例如，所述R N可為約400Å/min至約3000Å/min，例如，約450Å/min至約3000Å/min，例如，約450Å/min至約2800Å/min，例如，約1500Å/min至約3000Å/min，例如，約1600Å/min至約3000Å/min，例如，約1800Å/min至約3000Å/min，例如，約1900Å/min至約3000Å/min，例如，約2000Å/min至約3000Å/min，例如，約2000Å/min至約2800Å/min。
例如，所述R Cu可為約400Å/min至約3500Å/min，例如，約450Å/min至約3500Å/min，例如，約450Å/min至約2800Å/min，例如，約450Å/min至約2750Å/min，例如，約450Å/min至約2700Å/min，例如，約1000Å/min至約3500Å/min，例如，約1000Å/min至約3200Å/min，例如，約1300Å/min至約3200Å/min，例如，約1500Å/min至約3000Å/min，例如，約1500Å/min至約2800Å/min，例如，約1500Å/min至約2750Å/min，例如，約1500Å/min至約2700Å/min。
對所述R O、R N和R Cu各自的範圍和其比例的說明和技術優點，可以使上述關於所述半導體製程用組合物的事項綜合分析適用於所述半導體裝置的製造方法。
參照圖4，所述半導體裝置的製造方法可包括如下步驟：在將所述拋光墊110的拋光面和所述拋光對象130的待拋光面配置成彼此相接的狀態下，旋轉所述平台120和所述載體160。
所述拋光墊110安裝在所述平台120使其拋光面為最上表面，所述拋光對象130容納在所述載體160使其待拋光面為最下表面，從而可以配置成所述拋光面與所述待拋光面彼此相接。所述拋光面與所述待拋光面彼此相接可以解釋為，不僅包括直接的物理接觸的情況，還包括通過將所述半導體製程用組合物中的所述拋光顆粒等作為媒介而間接接觸的情況。
隨著所述平台120旋轉,所述拋光墊110也以基本相同的軌跡和速度旋轉，隨著所述載體160旋轉，所述拋光對象130也以基本相同的軌跡和速度旋轉。所述平台120和所述載體160可以向彼此相同的方向旋轉，也可以向不同方向旋轉。
在一實現例中，所述平台120和所述載體160的旋轉速度可分別為約10rpm至約500rpm，例如，可為約30rpm至約200rpm。當所述平台120和所述載體160分別以所述範圍的旋轉速度旋轉時，其離心力引起的所述拋光面和所述待拋光面的摩擦行為與供給到所述拋光面上的所述半導體製程用組合物相互關聯，從而可以在確保所述待拋光面的拋光平坦性和防止突出和凹陷等副作用方面獲得優異的效果。更具體而言，可以更有利於通過所述TSV的結構同時包括銅膜、氧化矽膜和氮化矽膜的待拋光面的拋光結果。
在一實現例中，所述載體160的旋轉速度可以大於所述平台120的旋轉速度。通過以比所述平台120高的速度旋轉所述載體160，可以有利於確保拋光穩定性的同時，沒有缺陷地拋光所述拋光對象130的待拋光面。
在一實現例中，所述半導體裝置的製造方法旋轉所述平台120和所述載體160的同時，其中，可以在所述載體160對所述拋光面的加壓條件下旋轉。通過所述載體160在預定壓力條件下對所述拋光面進行加壓，從而可以在所述拋光對象130的待拋光面與所述拋光墊110的拋光面直接接觸拋光時，和通過將所述半導體製程用組合物150作為媒介而間接接觸拋光時，都可以實現優異的拋光性能。例如，所述載體160對所述拋光面進行加壓的載荷可為約0.01psi至約20psi，例如，可為約0.1psi至約15psi。
參照圖4，所述半導體裝置的製造方法還可包括向所述拋光面供給半導體製程用組合物150的步驟。更具體而言，所述半導體製程用組合物150通過供給噴嘴140供給到所述拋光面上。
在一實現例中，通過所述供給噴嘴140噴射的所述半導體製程用組合物150的流量可為約10mL/min至約1000mL/min，例如，可為約10mL/min至約800mL/min，例如，可為約50mL/min至約500mL/min。當在規定範圍內滿足所述式1的所述半導體製程用組合物150以所述範圍的流量供給到所述拋光面上時，將其作為媒介的所述拋光面與所述待拋光面之間的摩擦行為可以更有利於提高所述待拋光面的拋光性能。更具體而言，在通過所述TSV的結構同時包括銅膜、氧化矽膜和氮化矽膜的待拋光面的拋光結果中，可以在確保拋光平坦化和防止突出和凹陷等副作用方面更有利。
所述半導體製程用組合物可包括拋光顆粒和一種以上的添加劑，關於所述拋光顆粒和所述一種以上的添加劑的事項與對所述半導體製程用組合物所說明相同。即與關於所述半導體製程用組合物上述的所述拋光顆粒和所述一種以上的添加劑相關的所有具體示例和其技術優點可以綜合適用於用於所述半導體製造方法的所述半導體製程用組合物，在所述半導體製造方法的其他構成，例如，與所述平台和所述載體等的結構和驅動相關的技術目的實現方面可以實現相互有利的作用。
參照圖4，在一實現例中，所述半導體裝置的製造方法還可包括通過修整器170加工所述拋光墊110的拋光面的步驟。隨著所述半導體製程用組合物150持續供給，所述拋光墊110的拋光面受化學影響，與此同時，由於與所述拋光對象130的待拋光面物理接觸而受到物理影響。如果所述拋光面的狀態由於這種化學/物理影響而變形，可能難以均勻地保持對所述待拋光面的拋光性能。通過所述修整器170加工所述拋光面的步驟可以有助於所述拋光面一定地保持適合拋光的狀態。
例如，所述修整器170可以執行以規定的速度旋轉的同時粗化所述拋光面的作用。所述修整器170的旋轉速度可以為例如，約10rpm至約500rpm，例如，約50rpm至約500rpm，例如，約100rpm至約500rpm，例如，約200rpm至約500rpm，例如，大於約200rpm且小於約400rpm。
所述修整器170可以以規定壓力對所述拋光墊110的拋光面進行加壓的同時旋轉。例如，所述修整器170對所述拋光面的加壓壓力可以為約1psi至約20psi，例如，約1psi至約15psi，例如，約5psi至約15psi，例如，約5psi至約10psi。
通過所述修整器170在上述的製程條件下進行表面處理，從而所述拋光面可以在整個拋光製程中保持最佳的表面狀態，並且在施加所述半導體製程用組合物150的條件下，可以獲得拋光壽命延長的效果。
以下，示出本發明的具體實施例。然而，下述實施例僅用於詳細示例或說明本發明，本發明的權利範圍並不因此受限制，本發明的權利範圍由權利要求書確定。
＜實施例和比較例 ＞
實施例1
將膠態二氧化矽（Nouryon公司，EXSKC-01）用作拋光顆粒，將所述二氧化矽顆粒的表面用氨基矽烷與環氧矽烷的重量比為9：1的矽烷組合物改性。在所述二氧化矽顆粒中混合甘氨酸（潤偶化學公司，A3-10）、唑系化合物（BNOCHEM公司，BNO-CPA-001）、磷酸類化合物（BNOCHEM公司，BNO-SNA-B1）和氟基化合物（BNOCHEM公司，BNO-BS-BOH），其中，以相對於100重量份的所述二氧化矽顆粒，分別滿足下述表1的重量份的方式混合。通過混合超純水溶劑使得固形物占15.6重量%來製造半導體製程用組合物。
實施例2至3
除了在所述實施例1中將各成分的含量改變為如下表1所示以外，可以以相同的方法製造各半導體製程用組合物。
實施例4
除了在所述實施例1中，排除甘氨酸（潤偶化學公司，A3-10）和氟基化合物（BNOCHEM公司，BNO-BS-BOH）並包括乙二胺四乙酸（EDTA），並且將各成分的含量改變為如下表1所示以外，可以以相同的方法製造各半導體製程用組合物。
實施例5至6
除了在所述實施例1中將各成分的含量改變為如下表1所示以外，可以以相同的方法製造各半導體製程用組合物。
比較例1
除了在所述實施例1中使用了不進行表面改性的二氧化矽顆粒，將各成分的含量混合成如下表1所示以外，可以以相同的方法製造各半導體製程用組合物。
比較例2至4
除了在所述實施例1中將各成分的含量改變為如下表1所示以外，可以以相同的方法製造各半導體製程用組合物。
＜測定和評估＞
實驗例1：測定氫離子濃度（pH）
在20℃至25℃的常溫條件下以200rpm攪拌各所述實施例和所述比較例的半導體製程用組合物，並使用氫離子濃度（pH）測定裝置（Horiba公司，Laqua）測定pH。其結果如下表1所示。
實驗例2：測定拋光率
準備厚度為約20000Å的銅膜晶片、厚度為約12000Å的氮化矽膜晶片和厚度為約20000Å的氧化矽膜晶片。如圖4所示，將各晶片作為拋光對象130，待拋光面朝向下部地容納在載體160。在定位所述載體160使得對於以拋光面朝向上部的方式安裝有拋光墊110（SKC公司，HD-319B）的平台120，所述待拋光面和所述拋光面相接後，以所述載體160對所述拋光面的加壓壓力為3.0psi、所述載體160的旋轉速度為120rpm、所述平台120的旋轉速度為117rpm的條件操作各結構60秒，並且以300ml/min的流速向所述拋光面施加各所述實施例和所述比較例的半導體製程用組合物的同時執行拋光。同時，通過在旋轉速度為250rpm、加壓壓力為8psi的條件下驅動修整器170（SAESOL DIAMOND公司，SKC-CI45）來加工所述拋光面。通過測定各晶片的拋光後的厚度來算出拋光率（Å/min）。
實驗例3：評估拋光性能
參照圖3，準備包括矽通孔10的圖案（pattern）晶片，所述矽通孔10在總直徑D1為6μm的過孔11內包括銅，並且具有平面基準直徑D2為5μm的導體充電電極30，和位於所述導體充電電極30外側以包裹其且具有平面基準厚度T1為0.5μm的第二氮化矽膜22。如圖4所示，將所述圖案晶片作為拋光對象130容納在載體160，使得待拋光面朝向下部。在定位所述載體160使得對於以拋光面朝向上部的方式安裝有拋光墊110的平台120，所述待拋光面和所述拋光面相接後，以所述載體160對所述拋光面的加壓壓力為3.0psi、所述載體160的旋轉速度為120rpm、所述平台120的旋轉速度為117rpm的條件操作各結構60秒，並且以300ml/min的流速向所述拋光面施加各所述實施例和所述比較例的半導體製程用組合物來執行拋光。拋光結束後，以500rpm的刷子（Brush）旋轉速度並且以2000cc/min的噴射條件噴射清洗液持續60秒來進行清洗（cleaning）製程。接著，對於所述圖案晶片的待拋光面，將從中心到末端的直徑分成三等份，在各區域進行1cm×1cm（寬×長）大小的採樣（sampling），並且通過使用AFM分析設備（Park system公司，NX-20）對各樣品進行非接觸式AFM分析。具體分析面積為80um×80um（寬×長），尖端輪廓（tip profiling）掃描速率為8μm/s。
對於各樣品，將導體充電電極30的凹陷程度以平面為基準進行凹陷的方向作為+值表示在下表1。即下表1的值為-值是指發生突出的程度。
另外，對於各樣品，根據以氧化矽膜40的表面為基準面，當第二氮化矽膜22的高度大於2μm時評估為發生SiN圓角誤差（SiN Round Error）的基準，評估SiN圓角誤差的發生（O）或未發生（X）並表示在下表1。另外，代表性地，作為所述實施例1、所述實施例6、所述比較例2和所述比較例4的半導體製程用組合物的待拋光面的拍攝照片和截面曲線圖，在圖5的（a）、（b）、（c）和（d）中分別示出了使用原子力顯微鏡（AFM，Atomic Force Microscope）的拍攝照片和截面輪廓曲線圖。
[表1]
  實施例1 實施例2 實施例3 實施例4 實施例5 實施例6 比較例1 比較例2 比較例3 比較例4
成分 [重量份] 二氧化矽（A） 100.000 100.000 100.000 100.000 100.000 100.000 100.000 100.000 100.000 100.000
甘氨酸（B） 2.000 1.333 2.667 - 1.667 1.000 2.000 3.333 2.000 3.333
EDTA （F） - - - 3.000 - - - - - -
唑系化合物（C） 0.333 0.267 0.400 0.333 0.278 0.333 0.333 0.333 0.333 0.333
磷酸類化合物（D） 0.013 0.017 0.020 0.013 0.011 0.013 0.013 0.013 0.007 0.007
氟基化合物（E） 0.013 0.013 0.013 - 0.011 0.013 0.013 0.013 0.013 0.013
重量比 B：C 6.0：1 5.0：1 6.7：1 - 6.0：1 3.0：1 6.0：1 10.0：1 6.0：1 10.0：1
F：C - - - 9.0：1 - - - - - -
（B+C）：D 100：0.57 100：1.04 100：0.65 - 100：0.57 100：1.00 100：0.57 100：0.36 100：0.29 100：0.18
（F+C）：D - - - 100：0.39 - - - - - -
pH 4 4 4 4 4 4 4 4 4 4
拋光率(Å/min) 氧化矽膜（R O） 3341 3145 3024 3140 4878 3299 414 3198 3315 3291
氮化矽膜（R N） 2031 2415 2235 460 2741 2015 1834 1942 1032 1235
銅膜（R Cu） 2652 2413 2652 490 2933 1238 2981 3667 2641 3248
拋光率比 R O/R Cu（式3的值） 1.260 1.303 1.140 6.408 1.663 2.665 0.139 0.872 1.255 1.013
R N/R Cu 0.766 1.001 0.843 0.939 0.935 1.628 0.615 0.530 0.391 0.380
R O/R N（式2的值） 1.645 1.302 1.353 6.826 1.780 1.637 0.226 1.647 3.212 2.665
式1的值 57.0 31.4 42.6 35.6 55.9 12.5 10.9 114.0 217.1 227.6
Cu 凹陷/突出 4nm 8nm 3nm 0nm -34nm -16nm 90nm以上 58nm 11nm 62nm
SiN圓角誤差 X X X X O O X X O O
參照所述表1，所述實施例1至所述實施例6的半導體製程用組合物作為其所述式1的值滿足大於約11.0且小於或等於約110.0的範圍的組合物，在使用該組合物拋光具有所述TSV結構的圖案晶片的實際製程中，可以確認包括所述銅的導體充電電極的凹陷表示滿足小於15nm，具體地，滿足小於10nm的範圍的效果。
更具體而言，當使用所述實施例1至所述實施例6的半導體製程用組合物時，包括所述銅的導體充電電極的凹陷和/或突出示為小於約15nm且約-50nm以上，具體而言，小於約10nm且約-40nm以上。就包括所述銅的導體充電電極而言，在三維圖案晶片中執行豎直方向的電連接功能，當凹陷或突出過度時，可能難以實現拋光結果。此時，在實現這種功能時造成致命錯誤的方面，與規定的突出相比，由於過度凹陷完全阻斷豎直電連接，因此可能更不利。即隨著所述式1的值滿足規定範圍，所述實施例4至所述實施例5的半導體製程用組合物實現與此相應的拋光性能而發生規定突出，然而與發生過度凹陷的所述比較例1至4的半導體製程用組合物相比，在實現所述TSV的功能方面可以算出一定水平以上的結果。
更具體而言，就所述實施例1至4而言，作為所述式1的值滿足約30.0至約60.0的半導體製程用組合物，由於可以確認與此相應的拋光性能以包括所述銅的導體充電電極的凹陷和/或突出值為約-10nm以上且小於約10nm，具體而言，約-5nm以上且小於約10nm的水平實現，可以確認不僅沒有過度凹陷並且基本幾乎沒有突出的改進的拋光性能。
與此相反，針對所述比較例1的半導體製程用組合物，所述式1的值屬於11.0以下的範圍，可以確認示為所述導體充電電極的凹陷值為約90nm以上的非常低的拋光性能。
另外，針對所述比較例2至4的半導體製程用組合物，所述式1的值屬於大於110.0的範圍，由於所述導體充電電極的凹陷值大於約10nm，更具體地，示為約50nm以上，因此可以確認未確保目標水平的平坦性。
另一方面，針對所述實施例1至4的半導體製程用組合物，由於所述式1的值滿足約30.0至約60.0，如上所述，可以確認，在所述導體充電電極的凹陷和突出表示優異的結果的同時，示為不發生所述第二氮化矽膜22的SiN圓角誤差的結果。
另一方面，可以確認，針對所述比較例1至2的半導體製程用組合物，具有如下問題：雖然不發生SiN圓角誤差，但過度發生所述導體充電電極的凹陷，並且所述比較例3至4的半導體製程用組合物過度發生所述導體充電電極的凹陷的同時還發生SiN圓角誤差。
1:半導體晶片 10:矽通孔 11:過孔 20:氮化矽膜 21:第一氮化矽膜 22:第二氮化矽膜 30:導體充電電極 40:氧化矽膜 50:基板 D1:過孔的直徑 D2:導體充電電極的直徑 T1:第二氮化矽膜的厚度 110:拋光墊 120:平台 130:拋光對象 140:供給噴嘴 150:半導體製程用組合物 160:載體 170:修整器 A:半導體晶片的一部分
圖1是示意性地示出一實現例的作為所述半導體製程用組合物的拋光對象，具有矽通孔的半導體晶片的拋光前厚度方向的剖視圖。
圖2是示意性地示出一實現例的作為所述半導體製程用組合物的拋光對象，具有矽通孔的半導體晶片的拋光後厚度方向的剖視圖。
圖3是示意性地示出圖1所示的半導體晶片的A部分的俯視圖。
圖4示意性地示出一實現例的關於所述半導體裝置的製造方法的構成。
圖5的（a）、（b）、（c）和（d）分別為對實施例1、實施例6、比較例2和比較例4的半導體製程用組合物的待拋光面的拍攝照片和截面曲線圖。
1:半導體晶片
10:矽通孔
11:過孔
20:氮化矽膜
21:第一氮化矽膜
22:第二氮化矽膜
30:導體充電電極
40:氧化矽膜
50:基板
A:半導體晶片的一部分

Claims (9)

  1. 一種半導體製程用組合物，其包括：拋光顆粒，表面被矽烷組合物改性；以及一種以上的添加劑，所述半導體製程用組合物適用於具有矽通孔的半導體晶片的表面拋光，所述拋光顆粒包括二氧化矽，所述半導體製程用組合物的以下式1的值大於11.0且小於或等於110.0，
    Figure 111100719-A0305-02-0033-1
     在所述式1中，所述RO是所述半導體製程用組合物對氧化矽膜的拋光率，所述RN是所述半導體製程用組合物對氮化矽膜的拋光率，所述RCu是所述半導體製程用組合物對銅膜的拋光率，所述拋光率的單位為Å/min，對所述氧化矽膜的拋光率、對所述氮化矽膜的拋光率和對所述銅膜的拋光率，是分別在載體壓力為3.0psi、載體旋轉速度為120rpm、平台旋轉速度為117rpm的條件下，將所述半導體製程用組合物以300mL/min的流速注入到具有各膜的晶片，同時執行60秒的拋光而算出的值。
  2. 如請求項1所述之半導體製程用組合物，其中，下式2的值大於0.50且小於或算於7.00，
    Figure 111100719-A0305-02-0033-2
     在所述式2中，RO是所述半導體製程用組合物對氧化矽膜的拋光率，RN是所述半導體製程用組合物對氮化矽膜的拋光率，所述拋光率的單位為Å/min，所述RO和所述RN是分別在載體壓力為3.0psi、載體旋轉速度為120rpm、平台旋轉速度為117rpm的條件下，將所述半導體製程用組合物以300mL/min的 流速注入到具有各膜的晶片，同時執行60秒的拋光而算出的值。
  3. 如請求項2所述之半導體製程用組合物，其中，下式3的值大於1.00且小於或等於7.00，
    Figure 111100719-A0305-02-0034-3
     在所述式3中，RO與如請求項2中所定義的相同，RCu是所述半導體製程用組合物對銅膜的拋光率，所述Rcu在載體壓力為3.0psi、載體旋轉速度為120rpm、平台旋轉速度為117rpm的條件下，將所述半導體製程用組合物以300mL/min的流速注入到具有各膜的晶片，同時執行60秒的拋光而算出的值。
  4. 如請求項3所述之半導體製程用組合物，其中，所述RN與所述RCu的比例RN/RCu大於0.50且小於或等於2.00。
  5. 如請求項1所述之半導體製程用組合物，其中，所述拋光顆粒還包括選自由二氧化鈰、氧化鋁、氧化鋯及其組合組成的組中的一者。
  6. 如請求項1所述之半導體製程用組合物，其中，所述添加劑包括有機酸和唑系化合物，所述有機酸與所述唑系化合物的重量比為3：1以上且小於10：1。
  7. 如請求項1所述之半導體製程用組合物，其中，所述添加劑包括有機酸，相對於100重量份的所述拋光顆粒，所述有機酸為0.5重量份至6重量份。
  8. 如請求項1所述之半導體製程用組合物，其中，所述拋光顆粒包括經表面處理的顆粒，使得所述半導體製程用組合物中的所述拋光顆粒的電動電位具有正的電動電位值。
  9. 一種半導體裝置的製造方法，其包括以下步驟：準備安裝有具有拋光面的拋光墊的平台；準備容納有拋光對象的載體；在將所述拋光墊的拋光面和所述拋光對象的待拋光面布置成彼此相接的狀態下，旋轉所述平台和所述載體；以及將半導體製程用組合物供給到所述拋光面上，所述拋光對象是具有矽通孔的半導體晶片，所述半導體製程用組合物包括：拋光顆粒，表面被矽烷組合物改性；以及一種以上的添加劑，所述拋光顆粒包括二氧化矽，所述半導體製程用組合物的以下式1的值大於11.0且小於或等於110.0，
    Figure 111100719-A0305-02-0035-4
     在所述式1中，所述RO是所述半導體製程用組合物對氧化矽膜的拋光率，所述RN是所述半導體製程用組合物對氮化矽膜的拋光率，所述RCu是所述半導體製程用組合物對銅膜的拋光率，所述拋光率的單位為Å/min，對所述氧化矽膜的拋光率、對所述氮化矽膜的拋光率和對所述銅膜的拋光率，是分別在載體壓力為3.0psi、載體旋轉速度為120rpm、平台旋轉速度為117rpm的條件下，將所述半導體製程用組合物以300mL/min的流速注入到具有各膜的晶片，同時執行60秒的拋光而算出的值。
TW111100719A 2021-01-08 2022-01-07 半導體製程用組合物和使用該組合物的半導體裝置的製造方法 TWI824377B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210002454A KR102410845B1 (ko) 2021-01-08 2021-01-08 반도체 공정용 조성물 및 이를 이용한 반도체 소자 제조방법
KR10-2021-0002454 2021-01-08

Publications (2)

Publication Number Publication Date
TW202227570A TW202227570A (zh) 2022-07-16
TWI824377B true TWI824377B (zh) 2023-12-01

Family

ID=82216558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100719A TWI824377B (zh) 2021-01-08 2022-01-07 半導體製程用組合物和使用該組合物的半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US20220220340A1 (zh)
JP (1) JP7346615B2 (zh)
KR (2) KR102410845B1 (zh)
CN (1) CN114750051A (zh)
TW (1) TWI824377B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104334674A (zh) * 2012-05-22 2015-02-04 嘉柏微电子材料股份公司 包含氧化锆颗粒的cmp组合物及使用方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3057601A (en) * 2000-02-04 2001-08-14 Showa Denko Kabushiki Kaisha Polishing composite for use in lsi manufacture and method of manufacturing lsi
US20040162011A1 (en) * 2002-08-02 2004-08-19 Jsr Corporation Aqueous dispersion for chemical mechanical polishing and production process of semiconductor device
KR100583210B1 (ko) * 2003-09-23 2006-05-24 동부일렉트로닉스 주식회사 화학적 기계적 연마 장치 및 방법
KR20110082223A (ko) * 2010-01-11 2011-07-19 주식회사 동진쎄미켐 고속 연마용 화학-기계적 연마 슬러리 조성물
WO2012165016A1 (ja) * 2011-06-01 2012-12-06 日立化成工業株式会社 Ｃｍｐ研磨液及び半導体基板の研磨方法
WO2013137220A1 (ja) * 2012-03-14 2013-09-19 日立化成株式会社 研磨方法
TWI608089B (zh) * 2012-11-02 2017-12-11 福吉米股份有限公司 Grinding composition
US8974692B2 (en) * 2013-06-27 2015-03-10 Air Products And Chemicals, Inc. Chemical mechanical polishing slurry compositions and method using the same for copper and through-silicon via applications
KR101656421B1 (ko) * 2014-10-14 2016-09-12 주식회사 케이씨텍 슬러리 조성물
KR101628878B1 (ko) * 2015-09-25 2016-06-16 영창케미칼 주식회사 Cmp용 슬러리 조성물 및 이를 이용한 연마방법
CN106928859A (zh) * 2015-12-31 2017-07-07 安集微电子科技(上海)有限公司 一种化学机械抛光液及其应用
US9704784B1 (en) * 2016-07-14 2017-07-11 Nxp Usa, Inc. Method of integrating a copper plating process in a through-substrate-via (TSV) on CMOS wafer
US11401441B2 (en) * 2017-08-17 2022-08-02 Versum Materials Us, Llc Chemical mechanical planarization (CMP) composition and methods therefore for copper and through silica via (TSV) applications
JP2019050307A (ja) * 2017-09-11 2019-03-28 株式会社フジミインコーポレーテッド 研磨方法、ならびに研磨用組成物およびその製造方法
JP2019167405A (ja) * 2018-03-22 2019-10-03 Jsr株式会社 化学機械研磨用組成物及び回路基板の製造方法
TWI755060B (zh) * 2019-11-15 2022-02-11 日商Ｊｓｒ股份有限公司 化學機械研磨用組成物以及化學機械研磨方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104334674A (zh) * 2012-05-22 2015-02-04 嘉柏微电子材料股份公司 包含氧化锆颗粒的cmp组合物及使用方法

Also Published As

Publication number Publication date
JP7346615B2 (ja) 2023-09-19
CN114750051A (zh) 2022-07-15
US20220220340A1 (en) 2022-07-14
KR20220100501A (ko) 2022-07-15
KR102410845B1 (ko) 2022-06-22
TW202227570A (zh) 2022-07-16
JP2022107537A (ja) 2022-07-21

Similar Documents

Publication Publication Date Title
US8062547B2 (en) CMP slurry, preparation method thereof and method of polishing substrate using the same
US7842191B2 (en) CMP slurry for metallic film, polishing method and method of manufacturing semiconductor device
TWI490291B (zh) 化學機械拋光漿液組合物及使用該漿液組合物製造半導體裝置之方法
US9027821B2 (en) Process for direct bonding two elements comprising copper portions and portions of dielectric materials
TWI434955B (zh) 含鎢基材的化學機械平坦化方法
US10297461B2 (en) CMP polishing agent, manufacturing method thereof, and method for polishing substrate
JP4278020B2 (ja) 研磨用粒子および研磨材の製造方法
US20100323584A1 (en) Polishing liquid for metal film and polishing method
TWI686465B (zh) 化學機械拋光（ｃｍｐ）組成物於拋光包含鈷及/或鈷合金之基材的用途
WO2011099313A1 (ja) Ｃｍｐ研磨液及び研磨方法
JP2003514061A5 (zh)
JP2009158810A (ja) 化学的機械的研磨用スラリーおよび半導体装置の製造方法
JP2004512681A (ja) 化学機械的研磨スラリー及び研磨方法
WO2014089905A1 (zh) 一种金属化学机械抛光浆料及其应用
JP5319887B2 (ja) 研磨用スラリー
TW201823394A (zh) 化學機械研磨用組成物及化學機械研磨方法
TWI399428B (zh) Ｃｍｐ研磨液以及使用此ｃｍｐ研磨液的基板研磨方法
US6726535B2 (en) Method for preventing localized Cu corrosion during CMP
JP5585220B2 (ja) Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた研磨方法
WO2009119485A1 (ja) 金属用研磨液及びこの研磨液を用いた研磨方法
WO2012165016A1 (ja) Ｃｍｐ研磨液及び半導体基板の研磨方法
TWI824377B (zh) 半導體製程用組合物和使用該組合物的半導體裝置的製造方法
JP2006080406A (ja) 研磨用組成物
TW201435072A (zh) 金屬用研磨液及研磨方法
KR101252390B1 (ko) 폴리실리콘막 연마용 슬러리 조성물