JP2022107537A - 半導体工程用組成物及びそれを用いた半導体素子の製造方法 - Google Patents

半導体工程用組成物及びそれを用いた半導体素子の製造方法 Download PDF

Info

Publication number
JP2022107537A
JP2022107537A JP2022001962A JP2022001962A JP2022107537A JP 2022107537 A JP2022107537 A JP 2022107537A JP 2022001962 A JP2022001962 A JP 2022001962A JP 2022001962 A JP2022001962 A JP 2022001962A JP 2022107537 A JP2022107537 A JP 2022107537A
Authority
JP
Japan
Prior art keywords
composition
polishing
semiconductor process
polished
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022001962A
Other languages
English (en)
Other versions
JP7346615B2 (ja
Inventor
ホン、スンチョル
Seung Chul Hong
ハン、ドクス
Deok Su Han
パク、ハント
Han Teo Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Enpulse Co Ltd
Original Assignee
SKC Solmics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SKC Solmics Co Ltd filed Critical SKC Solmics Co Ltd
Publication of JP2022107537A publication Critical patent/JP2022107537A/ja
Application granted granted Critical
Publication of JP7346615B2 publication Critical patent/JP7346615B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B29/00—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents
    • B24B29/02—Machines or devices for polishing surfaces on work by means of tools made of soft or flexible material with or without the application of solid or liquid polishing agents designed for particular workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/04—Headstocks; Working-spindles; Features relating thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D7/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting otherwise than only by their periphery, e.g. by the front face; Bushings or mountings therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D7/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting otherwise than only by their periphery, e.g. by the front face; Bushings or mountings therefor
    • B24D7/16—Bushings; Mountings
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

【課題】半導体ウエハの表面研磨に適用される半導体ウエハの研磨工程に適用され、優れた研磨性能を具現し、被研磨面の欠陥を最小化し、互いに異なる複数の膜質が外部に露出した表面の研磨において、各膜質間のばらつきなく平坦な研磨結果を具現できる半導体工程用組成物を提供する。【解決手段】シラン組成物で表面が改質された研磨粒子及び少なくとも１種の添加剤を含み、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）１０を有する半導体ウエハ１であって、シリコン貫通電極１０は、基板５０、シリコン酸化膜４０及び第１シリコン窒化膜２１を貫通して形成され、半導体ウエハを貫通するように形成されたビア１１の内部に、導体充填電極３０と第２シリコン窒化膜２２とが配置される。【選択図】図１

Description

半導体製造及び加工工程に適用可能な組成物に関するものであり、より具体的には、半導体製造及び加工中の研磨工程に適用できる組成物に関するものである。
化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）は、研磨パッドと研磨対象の表面とを摩擦しながら、研磨パッドと研磨対象との界面に研磨スラリーを注入して試料の表面を目的とする水準に研磨する技術である。近代的な化学機械研磨が大規模半導体集積回路の製造に応用され、トランジスタなどの素子及び多層配線の層間絶縁膜表面の平坦化、タングステンや銅配線の形成などの必須技術として用いられている。毎年、半導体素子の集積度が増加し、チップ（Ｃｈｉｐ）の大きさが減少するにつれて、半導体素子の表面構造はより複雑になり、層間膜同士の段差もより大きくなっている。したがって、半導体素子の製造工程に適用される化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）工程について、高分解能のリソグラフィ（Ｌｉｔｈｏｇｒａｐｈｙ）と原子水準の平坦化技術が求められている。このようなＣＭＰ工程は、物理的な摩擦力と化学的反応とを同時に活用して膜質を平坦化する工程であって、これに活用される工程部品及び／または工程液の微細な差によっても大いに異なる研磨結果を算出することができる。したがって、このような工程部品及び／または工程液の製造及び設計に求められる精密性がより高い水準に向上している実情である。
半導体ウエハの研磨工程、より具体的には、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）が含まれた半導体ウエハの研磨工程を伴う半導体工程に適用され、優れた研磨性能を具現し、ディッシング（Ｄｉｓｈｉｎｇ）、イロージョン（Ｅｒｏｓｉｏｎ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）などの欠陥を最小化し、互いに異なる複数の膜質が外部に露出した表面の研磨において、各膜質間のばらつきなしに平坦な研磨結果を具現できる半導体工程用組成物を提供しようとする。
前記半導体工程用組成物を、ＴＳＶが形成された半導体ウエハの研磨に適用することによって、前記ＴＳＶで連結された複数の積層チップがエラーや不良なしにメモリチップの機能を具現できるように、不良率を極小化した半導体素子を製造する方法を提供しようとする。
一具現例において、シラン組成物で表面が改質された研磨粒子；及び少なくとも１種の添加剤；を含み、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）を有する半導体ウエハの表面研磨に適用される半導体工程用組成物を提供する。
他の具現例において、研磨面が備えられた研磨パッドが取り付けられた定盤を準備するステップ；研磨対象を収容したキャリアを準備するステップ；前記定盤及び前記キャリアを回転させ、前記研磨パッドの研磨面と前記研磨対象の被研磨面とが互いに当接するように配置した状態で回転させるステップ；及び前記研磨面上に半導体工程用組成物を供給するステップ；を含み、前記研磨対象は、シリコン貫通電極を有する半導体ウエハであり、前記半導体工程用組成物は、研磨粒子及び少なくとも１種の添加剤を含み、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）を有する半導体ウエハの表面研磨に適用される、半導体工程用組成物を提供する。
一具現例に係る前記半導体工程用組成物は、半導体ウエハの研磨工程、より具体的にはシリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）が含まれた半導体ウエハの研磨工程を伴う半導体工程に適用され、優れた研磨性能を具現し、ディッシング（Ｄｉｓｈｉｎｇ）、イロージョン（Ｅｒｏｓｉｏｎ）、突出（Ｐｒｏｔｒｕｓｉｏｎ）などの欠陥を最小化し、互いに異なる複数の膜質が外部に露出した表面の研磨において、各膜質間のばらつきなしに平坦な研磨結果を具現することができる。
また、前記半導体工程用組成物を用いた半導体素子の製造方法を適用した場合、前記ＴＳＶなどの構造で連結された複数の積層チップがエラーや不良なしにメモリチップの機能を具現できるように不良率を極小化した半導体素子を製造することができる。
一具現例に係る前記半導体工程用組成物の研磨対象であって、シリコン貫通電極を有する半導体ウエハの研磨前の厚さ方向の断面図を概略的に示したものである。 一具現例に係る前記半導体工程用組成物の研磨対象であって、シリコン貫通電極を有する半導体ウエハの研磨後の厚さ方向の断面図を概略的に示したものである。 図１に示した半導体ウエハのＡ部分の平面図を概略的に示した図である。 一具現例に係る前記半導体素子の製造方法に関する構成を概略的に示した図である。 図５の（ａ）、（ｂ）、（ｃ）及び（ｄ）は、それぞれ実施例１、実施例６、比較例２及び比較例４の半導体工程用組成物に対する被研磨面の撮影写真及び断面グラフを掲載したものである。
本発明の利点及び特徴、ならびにこれらを達成する方法は、後述する実施例を参照すれば明らかになるはすである。しかしながら、本発明は、以下に開示される実施例に限定されるものではなく、互いに異なる様々な形態で具現できるものであり、単に本実施例は、本発明の開示を完全にし、本発明の属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇によって定義されるだけである。
本明細書において、「含む」、「含有する」、または「備える」とは、特に記載がない限り、他の構成要素をさらに含むことができることを意味する。
図面において、複数の層及び領域を明確に表現するために、厚さを拡大して示した。しかし、図面において、説明の便宜のため、一部の層及び領域の厚さを誇張して示した。明細書全体にわたって同一の参照符号は、同一の構成要素を指す。
なお、本明細書において、層、膜、領域、板などの部分が他の部分「上に」または「上部に」あるとする場合、これは、他の部分「真上に」ある場合だけでなく、その中間に別の部分がある場合も含む。逆に、ある部分が他の部分「真上に」あるとする場合には、中間に他の部分がないことを意味する。また、層、膜、領域、板などの部分が他の部分「下に」または「下部に」あるとする場合、これは、他の部分「真下に」ある場合だけでなく、その中間に別の部分がある場合も含む。逆に、ある部分が他の部分「真下に」あるとする場合には、中間に他の部分がないことを意味する。
以下、本発明の一具現例に係る半導体工程用組成物は、図１～図３に示される構造のシリコン貫通電極を有する半導体ウエハを研磨するために使用できるだけでなく、これに限定されず、シリコン貫通電極を有する；または、有しない様々な構造の半導体ウエハを研磨するために使用できることは言うまでもない。
一具現例において、研磨粒子；及び少なくとも１種の添加剤を含み、下記式１の値が、約１１．０超過、約１１０．０以下である、半導体工程用組成物を提供する。
[式１]
Figure 2022107537000002
前記式１において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）である。
前記シリコン酸化膜に対する研磨率、前記シリコン窒化膜に対する研磨率、及び前記銅膜に対する研磨率は、それぞれ３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度、１１７ｒｐｍの定盤回転速度条件の下で、それぞれの膜を有するウエハに対して、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しながら、６０秒間研磨を行って算出された値である。
前記半導体工程用組成物は、銅膜、シリコン酸化膜及びシリコン窒化膜のそれぞれに対する研磨率の相関関係を示す前記式１の値が所定の範囲を満たすことによって、各膜質が所定の面積比で同時に含まれる被研磨面を研磨する半導体工程に適用され、優れた研磨性能を具現することができる。半導体素子の集積化が高度化しつつ、既存のワイヤを用いてチップ（Ｃｈｉｐ）を連結していたのとは異なり、チップ（Ｃｈｉｐ）に微細なビア（ｖｉａ）を形成した後、その内部に電極を設けて上部チップと下端チップとを電極で連結するパッケージング技術が発達するようになった。これをシリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）と指す。前記ＴＳＶは、メモリチップを積層して大容量を具現する技術であって、既存のワイヤを用いてチップを連結するワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）技術よりも速度及び消費電力を大きく改善することができる。ただし、前記ＴＳＶを適用した半導体メモリチップは、微細な構造を精巧に加工する過程を通じて製造されるため、エラーのない機能を具現するためには、前記ＴＳＶの形成による表面の欠陥があってはならない。したがって、前記ＴＳＶが形成された半導体基板の加工に伴う化学機械研磨性能が最終的な半導体素子の機能を具現するにおいて極めて重要な要素であると言える。
前記半導体工程用組成物は、前記式１の値が前記範囲を満たすことによって、前記ＴＳＶのような複雑な構造を有する半導体ウエハの化学機械研磨に適用され、研磨平坦性の面で優れた効果を具現することができる。前記半導体工程用組成物の前記式１の値は、従来の前記シリコン酸化膜、前記銅膜及び前記シリコン窒化膜のそれぞれに対する研磨率の一次元的比率で表される研磨選択比に比べて研磨性能の予測の面で顕著に向上した技術的手段として機能することができる。即ち、各膜質に対する一次元的な研磨選択比が所定の範囲を満たしても、前記ＴＳＶが形成された半導体ウエハに対する実質的な研磨性能は目的とする水準を達成できない場合があったのに対して、前記式１の値を所定の範囲で満たす前記半導体工程用組成物は、前記ＴＳＶが形成された半導体ウエハに対する研磨性能を目的とする水準に達成するにおいて、実質的に誤差なしに性能の具現が可能な相関関係を示すことが確認できた。
具体的には、前記半導体工程用組成物の前記式１の値が、約１１．０超過、約１１０．０以下であってもよいし、例えば、約１２．０～約１１０．０、例えば、約２０．０～約１００．０、例えば、約２０．０～約８０．０、例えば、約３０．０～約７０．０、例えば、約３０．０～約６５．０、例えば、約３０．０～約６０．０であってもよい。前記式１の値が小さすぎるか、または、大きすぎる場合、前記ＴＳＶのような被研磨面の不連続の構造の境界を基準にいずれか一方が過度に過研磨（ｏｖｅｒ－ｐｏｌｉｓｈｅｄ）され、過度なディッシング（Ｄｉｓｈｉｎｇ）または過度な突出（Ｐｒｏｔｒｕｓｉｏｎ）のような副作用が発生することがある。すなわち、前記式１の値が前記範囲を満たす場合、これに対応する前記半導体工程用組成物の研磨性能が、前記ＴＳＶなどの構造において過度なディッシング（Ｄｉｓｈｉｎｇ）または過度な突出（Ｐｒｏｔｒｕｓｉｏｎ）のような副作用なしに平坦な研磨が可能な利点を示す。
前記半導体工程用組成物は、下記式３の値が、約１．００超過、約７．００以下であってもよいし、例えば、約１．００超過、約６．５０以下であってもよいし、例えば、約１．００超過、約２．８０以下であってもよいし、例えば、約１．００超過、約２．００以下であってもよいし、例えば、約１．００超過、約１．５０以下であってもよい。
[式３]
Figure 2022107537000003
前記式３において、
前記ＲＯ及びＲＣｕは、前記式１で定義した通りである。
前記式１の値が前記範囲を満たすと共に、前記式３の値がこのような範囲を満たす場合、前記半導体工程用組成物の研磨性能が、前記ＴＳＶなどの不連続の構造が含まれた部分を研磨するにおいて、特に、突出（Ｐｒｏｔｒｕｓｉｏｎ）部分の発生なしに平坦な研磨が可能な利点を示す。
前記半導体工程用組成物は、前記ＲＣｕに対する前記ＲＮの比率（ＲＮ／ＲＣｕ）が、約０．５０超過、約２．００以下であってもよいし、例えば、約０．５０超過、約１．８０以下であってもよいし、例えば、約０．５０超過、約１．５０以下であってもよいし、例えば、約０．５０超過、約１．２０未満であってもよい。前記式１の値が前記範囲を満たすと共に、前記ＲＮ／ＲＣｕの値がこのような範囲を満たす場合、前記半導体工程用組成物の研磨性能が前記ＴＳＶなどの不連続の構造が含まれた部分を研磨するにおいて、特に、突出（Ｐｒｏｔｒｕｓｉｏｎ）部分の発生なしに平坦な研磨が可能な利点を示す。
前記半導体工程用組成物は、下記式２の値が、約０．５０超過、約７．００以下であってもよいし、例えば、約１．００超過、約７．００以下であってもよいし、例えば、約１．００超過、約２．００未満であってもよいし、例えば、約１．００超過、約１．９０以下であってもよいし、例えば、約１．００超過、約１．７０以下であってもよい。
[式２]
Figure 2022107537000004
前記式２において、前記ＲＯ及びＲＮは、前記式１で定義した通りである。
前記式１の値が前記範囲を満たすと共に、前記式２の値がこのような範囲を満たす場合、前記半導体工程用組成物の研磨性能が前記ＴＳＶなどの不連続の構造が含まれた部分を研磨するにおいて、特に、突出（Ｐｒｏｔｒｕｓｉｏｎ）部分の発生なしに平坦な研磨が可能な利点を示す。
前記半導体工程用組成物において、前記ＲＯは、約５００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約８００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約１，０００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約２，０００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約２，５００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約２，５００Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約２，８００Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約３，０００Å／ｍｉｎ～約３，５００Å／ｍｉｎであってもよい。前記半導体工程用組成物が前記式１の値の範囲を満たすと共に、前記ＲＯの値がこのような範囲を満たす場合、それの研磨性能が膜質の面で前記ＴＳＶのような局所的な不連続の構造が含まれた部分を研磨するにおいて、ディッシング（Ｄｉｓｈｉｎｇ）または突出（Ｐｒｏｔｒｕｓｉｏｎ）のない研磨性能を具現するのにより有利である。
前記半導体工程用組成物において、前記ＲＮは、約４００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約２，８００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約１，６００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約１，８００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約１，９００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約２，０００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約２，０００Å／ｍｉｎ～約２，８００Å／ｍｉｎであってもよい。前記半導体工程用組成物が前記式１の値の範囲を満たすと共に、前記ＲＮの値がこのような範囲を満たす場合、それの研磨性能が膜質の点で前記ＴＳＶのような局所的な不連続の構造が含まれた部分を研磨するにおいて、ディッシング（Ｄｉｓｈｉｎｇ）または突出（Ｐｒｏｔｒｕｓｉｏｎ）のない研磨性能を具現するのにより有利である。
前記半導体工程用組成物において、前記ＲＣｕは、約４００Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約２，８００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約２，７５０Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約２，７００Å／ｍｉｎ、例えば、約１，０００Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約１，０００Å／ｍｉｎ～約３，２００Å／ｍｉｎ、例えば、約１，３００Å／ｍｉｎ～約３，２００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約２，８００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約２，７５０Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約２，７００Å／ｍｉｎであってもよい。前記半導体工程用組成物が前記式１の値の範囲を満たすと共に、前記ＲＣｕの値がこのような範囲を満たす場合、それの研磨性能が膜質の点で前記ＴＳＶのような局所的な不連続の構造が含まれた部分を研磨するにおいて、ディッシング（Ｄｉｓｈｉｎｇ）または突出（Ｐｒｏｔｒｕｓｉｏｎ）のない研磨性能を具現するのにより有利である。
前記半導体工程用組成物は、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）を有する半導体ウエハの表面研磨に適用することができる。図１は、一具現例に係る前記半導体工程用組成物の研磨対象であって、シリコン貫通電極を有する半導体ウエハの研磨前の厚さ方向の断面図を概略的に示した図であり、図２は、一具現例に係る前記半導体工程用組成物の研磨対象であって、シリコン貫通電極を有する半導体ウエハの研磨後の厚み方向の断面図を模式的に示したものである。図３は、図１に示した半導体ウエハの一部分（Ａ）の平面図を概略的に示したものである。図１～図３に示しているように、前記半導体ウエハ（１）は、基板（５０）と、前記基板（５０）上に配置されるシリコン窒化膜（２０）及びシリコン酸化膜（４０）とを含んでもよい。前記シリコン窒化膜（２０）は、前記基板（５０）の少なくとも一部を覆うように配置されてもよい。より具体的には、前記シリコン窒化膜（２０）は、前記基板（５０）の一部を覆うように配置されてもよい。前記シリコン窒化膜（２０）は、前記基板（５０）と前記シリコン酸化膜（４０）との間に配置される第１シリコン窒化膜（２１）と、後述するビア（１１）の内部に配置される第２シリコン窒化膜（２２）とを含んでもよい。前記第１シリコン窒化膜（２１）及び前記第２シリコン窒化膜（２２）は、連続的に備えられもよいし、不連続的に備えられてもよい。他の面で説明すると、前記第１シリコン窒化膜（２１）及び前記第２シリコン窒化膜（２２）は一体に形成されてもよいし、別々に形成されてもよい。一例として、前記第１シリコン窒化膜（２１）及び前記第２シリコン窒化膜（２２）が連続的に備えられるか、または、一体に形成される場合、前記第２シリコン窒化膜（２２）は、前記第１シリコン窒化膜（２１）から折り曲げられて延びる構造を有してもよい。他の面で説明すると、前記第１シリコン窒化膜（２１）及び前記第２シリコン窒化膜（２２）が連続的に備えられるか、または、一体に形成される場合、前記第２シリコン窒化膜（２２）は、前記第１シリコン窒化膜（２１）から分岐した構造を有してもよい。
前記第１シリコン窒化膜（２１）は、前記基板（５０）の表面の少なくとも一部を覆うように配置されてもよい。一具現例において、前記第１シリコン窒化膜（２１）が前記基板（５０）の表面の一部の面積を覆うように配置された場合、前記基板（５０）の表面上の同一の高さに前記第１シリコン窒化膜（２１）と共に、シリコン酸化膜（４０）などの他の材料の膜質が同時に存在してもよい。他の具現例において、前記第１シリコン窒化膜（２１）が前記基板（５０）の表面の全面積を覆うように配置された場合、前記第１シリコン窒化膜（２１）上に前記シリコン酸化膜（４０）が配置されてもよい。別の具現例において、図面には具体的に示していないが、前記第１シリコン窒化膜（２１）が前記基板（５０）の表面の少なくとも一部を覆うように配置される場合、前記第１シリコン窒化膜（２１）と前記基板（５０）との間に前記シリコン酸化膜（４０）とは別に追加のシリコン酸化膜が配置されてもよい。
図２を参照すると、前記半導体ウエハ（１）において、前記半導体工程用組成物を用いて研磨される主な領域は、前記シリコン酸化膜（４０）と前記シリコン貫通電極（１０）とが同時に研磨される領域であってもよい。前記半導体工程用組成物は、前記式１の値が前述の範囲を満たすことによって、前記シリコン酸化膜（４０）、前記導体充填電極（３０）及び前記第２シリコン窒化膜（２２）が、図１に示されているような構造で同時に存在する領域を研磨するにおいて、過度なディッシング（Ｄｉｓｈｉｎｇ）及び／または突出（Ｐｒｏｔｒｕｓｉｏｎ）部分なしに平坦に研磨するのにより有利である。
図１及び図２を参照すると、前記半導体工程用組成物を用いて研磨される領域には、前記第１シリコン窒化膜（２１）と前記シリコン貫通電極（１０）とが同時に研磨される領域が含まれてもよい。前記半導体工程用組成物は、前記式１の値が前述の範囲を満たすことによって、前記シリコン酸化膜（４０）、前記導体充填電極（３０）及び前記第２シリコン窒化膜（２２）が、図１に示されているような構造で同時に存在する領域を研磨する工程と共に、これに続いて、前記第１シリコン窒化膜（２１）と前記シリコン貫通電極（１０）とが同時に研磨される領域を研磨するにおいても、過度なディッシング（Ｄｉｓｈｉｎｇ）及び／または突出（Ｐｒｏｔｒｕｓｉｏｎ））部分なしに平坦に研磨する効果を具現することができる。
一例として、前記基板（５０）は、シリコン（Ｓｉ）を含んでもよい。ただし、前記基板（５０）の材質は、これに限定されない。
前記半導体ウエハ（１）は、シリコン貫通電極（１０）をさらに含んでもよい。前記シリコン貫通電極（１０）は、前記半導体ウエハ（１）を貫通して形成されもよい。具体的には、前記シリコン貫通電極（１０）は、前記基板（５０）、前記シリコン酸化膜（４０）及び、前記第１シリコン窒化膜（２１）を貫通して形成されもよい。他の面で説明すると、前記シリコン貫通電極（１０）は、前記半導体ウエハ（１）を貫通するように形成されたビア（１１）の内部に、導体充填電極（３０）と前記第２シリコン窒化膜（２２）とが配置されることによって構成されもよい。前記第２シリコン窒化膜（２２）は、前記導体充填電極（３０）を包むように前記導体充填電極（３０）の外側に配置されてもよい。前記ビア（１１）は、前記基板（５０）、前記第１シリコン窒化膜（２１）及び前記シリコン酸化膜（４０）を貫通するように形成されもよいし、前記ビア（１１）の内部に前記導体充填電極（３０）と前記第２シリコン窒化膜（２２）とが配置されることによって、前記シリコン貫通電極（１０）が形成されもよい。前記シリコン貫通電極（１０）は、その構造において、前記ビア（１１）、前記導体充填電極（３０）及び前記第２シリコン窒化膜（２２）の相互間で実質的に隙間が全くない場合だけでなく、工程的に不可避な微細な隙間を有する場合まで包括するものと理解される。
前記導体充填電極（３０）は、導電性を有する成分を含み、これは、特に制限されないが、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）及びこれらの組み合わせからなる群より選択された１つを含んでもよい。一具現例において、前記導体充填電極（３０）は、銅（Ｃｕ）を含んでもよい。例えば、前記導体充填電極（３０）は、銅（Ｃｕ）からなってもよい。
前記シリコン酸化膜（４０）は、絶縁膜として機能することができる。前記シリコン酸化膜（４０）は、その表面上にそれの表面の少なくとも一部を覆うように配置される前記第１シリコン窒化膜（２１）を含んでもよい。
前記第１シリコン窒化膜（２１）は、前記シリコン酸化膜（４０）の表面の全体を覆うように配置されてもよいし、前記シリコン酸化膜（４０）の表面の一部を覆うように配置されてもよい。前記シリコン窒化膜（２０）は、絶縁膜またはバリア膜として機能することができる。具体的には、前記第１シリコン窒化膜（２１）は、絶縁膜として機能することができ、前記第２シリコン窒化膜（２２）は、絶縁膜及びバリア膜としての機能を兼ねることができる。前記第２シリコン窒化膜（２２）は、前記導体充填電極（３０）を囲むように前記導体充填電極（３０）と共に前記ビア（１１）の内部に配置されてもよい。前記第２シリコン窒化膜（２２）は、前記導体充填電極（３０）に含まれる銅原子が基板（５０）に拡散することを防止することによって、バリア機能を行うことができる。
このようなＴＳＶ構造を有する前記半導体ウエハ（１）の表面を被研磨面とすることによって、それを研磨対象とする前記半導体工程用組成物の用途において、前記式１の値が前記範囲を満たすことに対応する研磨性能の技術的利点を最大化することができる。
図３を参照すると、前記ビア（１１）の全直径（Ｄ１）に対する前記導体充填電極（３０）の直径（Ｄ２）の比率（Ｄ２／Ｄ１）が、約０．５～約１．２であってもよいし、例えば、約０．７～約１．２であってもよいし、例えば、約０．７～約１．０であってもよい。前記半導体ウエハ（１）がこのようなＴＳＶ構造を有する表面を被研磨面とすることによって、それを研磨対象とする前記半導体工程用組成物の用途において、前記式１の値が前記範囲を満たすことに対応する研磨性能の技術的利点を最大化することができる。
一具現例において、前記半導体ウエハ（１）は、前記ビア（１１）と、前記ビア（１１）の内部に配置される前記第２シリコン窒化膜（２２）とを含み、前記ビア（１１）全半径（Ｄ１／２）に対する前記第２シリコン窒化膜（２２）の厚さ（Ｔ１）の比率（２Ｔ１／Ｄ１）が、約０．１～約０．５であってもよいし、例えば、約０．１～約０．３であってもよい。前記半導体ウエハ（１）がこのようなＴＳＶ構造を有する表面を被研磨面とすることによって、それを研磨対象とする前記半導体工程用組成物の用途において、前記式１の値が前記範囲を満たすことに対応する研磨性能の技術的利点を最大化することができる。
前記半導体工程用組成物は、研磨粒子及び少なくとも１種の添加剤を含んでもよい。前記研磨粒子は、主に物理的なエッチング（ｅｔｃｈｉｎｇ）作用をする成分であって、研磨対象の被研磨面と機械的摩擦を通じて平坦化作用をすることができる。
一具現例において、前記研磨粒子は、無機粒子、有機粒子または有無機複合粒子を含んでもよい。本明細書において、「無機粒子」または「有機粒子」とは、それぞれ無機成分及び有機成分が主成分である粒子形状の構成を意味し、それぞれが微量の異種成分、すなわち、前記無機粒子の場合は、微量の有機成分を、前記有機粒子の場合は、微量の無機成分を含む場合も包括する概念として理解されるべきである。ここで、「微量」とは、前記研磨粒子の全１００重量％のうち、約０．００５重量％～約０．０３重量％水準の含有量を意味する。本明細書において、「有無機複合粒子」とは、有機成分及び無機成分を含み、いずれか一方の成分が５０重量％～９０重量％含まれた粒子を意味する。
一具現例において、前記研磨粒子は、無機粒子を含んでもよい。前記無機粒子は、例えば、シリカ（Ｓｉｌｉｃａ、ＳｉＯ２）、セリア（Ｃｅｒｉａ、ＣｅＯ２）、アルミナ（Ａｌｕｍｉｎａ、Ａｌ２Ｏ３）、ジルコニア（Ｚｉｒｃｏｎｉａ、ＺｒＯ２）及びこれらの組み合わせからなる群より選択される１つを含んでもよい。前記研磨粒子が無機粒子を含むことによって、前記半導体工程用組成物の適用において前記少なくとも１種の添加剤との化学的相溶性を予測範囲内で調節することができ、これにより、突然の研磨性能の変化による副作用を最小化することができる。
前記研磨粒子は、コロイド状であってもよい。例えば、前記研磨粒子は、コロイダル無機粒子を含んでもよい。
前記半導体工程用組成物の水素イオン濃度（ｐＨ）は、約２～約５であってもよいし、例えば、約３以上、約５以下であってもよいし、例えば、約３以上、約５未満であってもよいし、例えば、約４であってもよい。
前記半導体工程用組成物中の前記研磨粒子のゼータ電位値は、正（＋）の値を示してもよい。具体的には、前記半導体工程用組成物中の前記研磨粒子は、無機粒子を含み、正（＋）のゼータ電位値を示してもよい。前記半導体工程用組成物中の前記研磨粒子のゼータ電位値は、約＋５ｍＶ～約＋５０ｍＶであってもよいし、例えば、約＋１０ｍＶ～約＋４０ｍＶであってもよいし、例えば、約＋１０ｍＶ～約＋３０ｍＶであってもよい。前記半導体工程用組成物中の前記研磨粒子のゼータ電位は、その測定方法が特に制限されないが、例えば、ゼータ電位測定装置（Ｍａｌｖｅｒｎ社、Ｚｅｔａ－ｓｉｚｅｒ Ｎａｎｏ ＺＳ）を用いて前記半導体工程用組成物を測定用セル（ｃｅｌｌ）に約１ｍＬ程度投入後に測定することができる。例えば、前記ゼータ電位値は、約１００回の測定の平均値であってもよい。
前記半導体工程用組成物の水素イオン濃度（ｐＨ）が前述の範囲を満たすと共に、前記半導体工程用組成物中の前記研磨粒子のゼータ電位値が前述の範囲を満たす場合、半導体ウエハに対する研磨特性を好適に設計することができる。具体的には、前記研磨粒子は、前記半導体ウエハの被研磨面に対して所定の水準以上に吸着される必要があると共に、所定の水準以上に分離が容易である必要がる。仮に、前記研磨粒子が過度な吸着力で前記半導体ウエハの被研磨面に対して吸着され、分離が容易でない場合、前記被研磨面にスクラッチ（ｓｃｒａｔｃｈ）などの欠陥（ｄｅｆｅｃｔ）を発生させることがあり、これと逆に、前記研磨粒子が前記被研磨面に所定の引力で吸着できず、過度な流動性を有する場合、物理的な摩擦力が低下して研磨率が目的とする水準に達しないおそれがある。これを考慮した面で、前記半導体工程用組成物の水素イオン濃度（ｐＨ）が前述の範囲を満たすと共に、前記半導体工程用組成物中の前記研磨粒子のゼータ電位値が前述の範囲を満たす場合、前記研磨粒子が前記半導体ウエハの被研磨面に対して適正水準の吸着性を確保すると共に前記被研磨面から分離が容易となり、目的とする水準の研磨率の確保と共に欠陥防止効果を極大化するのに有利である。このような技術的効果は、前記半導体工程用組成物が適用される表面がシリコン窒化膜及び銅膜を含む場合、有意な研磨結果として発現することができ、特にシリコン酸化膜を含む研磨において、さらに極大化することができる。
一具現例において、前記研磨粒子は、前記半導体工程組成物中の前記研磨粒子のゼータ電位値が正（＋）の値を示すように表面処理された粒子を含んでもよい。具体的には、前記研磨粒子は、無機粒子を含んでもよいし、前記無機粒子は少なくとも１種の有機成分で表面処理された粒子を含んでもよい。前記無機粒子の表面処理に適用された少なくとも１種の有機成分は、前記研磨粒子の全１００重量％のうち、約０．００５重量％～１重量％であってもよいし、例えば、約０．００５重量％～約０．０３重量％であってもよい。
一具現例において、前記無機粒子の表面処理のための前記少なくとも１種の有機成分は、例えば、アミノシラン（Ａｍｉｎｏ ｓｉｌａｎｅ）、アルコキシシラン（Ａｌｋｏｘｙ ｓｉｌａｎｅ）、エトキシシラン（Ｅｔｈｏｘｙ、ｓｉｌａｎｅ）、エポキシシラン（Ｅｐｏｘｙ ｓｉｌａｎｅ）及びこれらの組み合わせからなる群より選択される１つを含んでもよい。
一具現例において、前記無機粒子は、シリカ（Ｓｉｌｉｃａ、ＳｉＯ２）を含み、前記無機粒子の表面処理に適用された少なくとも１種の有機成分は、アミノシランまたはエポキシシランを含んでもよい。この場合、前記研磨粒子が前記半導体工程用組成物の前記式１の値を所定の範囲内で満たすのに有利な表面電荷を示してもよい。その結果、前記半導体ウエハの表面研磨において、シリコン貫通電極における過度なディッシング（Ｄｉｓｈｉｎｇ）現象の防止の面でより有利である。より具体的には、前記半導体ウエハの表面研磨において導体充填電極における過度なディッシング（Ｄｉｓｈｉｎｇ）現象の防止の面でより有利である。
例えば、前記表面処理に適用された少なくとも１種の有機成分は、アミノシラン及びエポキシシランを含んでもよいし、前記アミノシランに対する前記エポキシシランのモル比が、約１０：１～約５：１であってもよいし、例えば、約１０：１～約６：１であってもよいし、例えば、約１０：１～約７：１であってもよいし、例えば、約１０：１～約８：１であってもよいし、例えば、約９．５：１～約８．５：１であってもよいし、例えば、約９：１であってもよい。
他の具現例において、前記研磨粒子は、有無機複合粒子を含んでもよいし、前記有無機複合粒子は、例えば、高分子樹脂を含むコア；及び前記コアの表面に配置された無機成分を含むシェルからなるコア－シェル構造の粒子であってもよい。
前記有無機複合粒子のコアは、高分子樹脂であって、例えば、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ、ＰＭＭＡ）樹脂、ポリスチレン（Ｐｏｌｙｓｔｙｒｅｎｅ、ＰＳ）樹脂などを含んでもよい。前記シェルの無機成分は、例えば、シリカ（Ｓｉｌｉｃａ、ＳｉＯ２）、セリア（Ｃｅｒｉａ、ＣｅＯ２）、アルミナ（Ａｌｕｍｉｎａ、Ａｌ２Ｏ３）、チタニア（Ｔｉｔａｎｉａ、ＴｉＯ２）、ジルコニア（Ｚｉｒｃｏｎｉａ）、ＺｒＯ２）、ゲルマニア（ＧｅＯ２）などを含んでもよい。
前記研磨粒子に含まれた粒子は、例えば、平均粒径（Ｄ５０）が、約５ｎｍ～約１５０ｎｍであってもよいし、例えば、約５ｎｍ～約１００ｎｍであってもよいし、例えば、約５ｎｍ～約８０ｎｍであっでもよいし、例えば、約１０ｎｍ～約８０ｎｍであってもよいし、例えば、約３０ｎｍ～約５０ｎｍ、例えば、約３０ｎｍ～約４５ｎｍ、例えば、約３４ｎｍ～約４４ｎｍであってもよい。このような大きさの研磨粒子を適用することによって、前記半導体工程用組成物が前記式１の条件を満たすのにより有利である。
例えば、前記研磨粒子は、それの粒子分布において、１０％累積質量粒子大きさ分布直径（Ｄ１０）が、約５ｎｍ～約５０ｎｍ、例えば、約５ｎｍ～約３５ｎｍ、例えば、約１０ｎｍ～約３５ｎｍ、例えば、約２０ｎｍ～約３５ｎｍ、例えば、約２３ｎｍ～約３３ｎｍであってもよい。
例えば、前記研磨粒子は、それの粒子分布において、９０％累積質量粒子大きさ分布直径（Ｄ９０）が、約４０ｎｍ～約１５０ｎｍ、例えば、約４０ｎｍ～約１００ｎｍ、例えば、約４５ｎｍ～約８０ｎｍ、例えば、約４５ｎｍ～約６５ｎｍ、例えば、５０ｎｍ～約６０ｎｍであってもよい。
例えば、前記研磨粒子は、それの粒子分布において、１０％累積質量粒子大きさ分布直径（Ｄ１０）が、約２３ｎｍ～約３３ｎｍであってもよいし、５０％累積質量粒子大きさ分布直径（Ｄ５０）が、約３４ｎｍ～約４４ｎｍであってもよいし、９０％累積質量粒径分布直径（Ｄ９０）が、約５０ｎｍ～約６０ｎｍであってもよい。
前記研磨粒子は、それの粒子分布において、１．１０≦Ｄ９０／Ｄ５０≦１．８０、例えば、１．５０≦Ｄ９０／Ｄ１０≦２．７０、例えば、１．００≦Ｄ５０／Ｄ１０≦２．００の条件を満たしてもよい。このような粒子分布を有する研磨粒子を適用することによって、前記半導体工程用組成物が前記式１の値を所定の範囲で満たすのにより有利であり、これに対応する優れた研磨結果を算出するのにより有利である。
前記研磨粒子の粒度分布を測定する方法は、特に制限されず、当該技術分野においてナノ（ｎｍ）大きさ水準の粒子パウダーに対する粒度分析のために使用される任意の汎用的な装置を用いて導出してもよい。
前記半導体工程用組成物は、少なくとも１種の添加剤を含んでもよい。前記少なくとも１種の添加剤は、主に化学的反応を通じて研磨対象の表面状態を研磨に好適に調節する役割を果たすことができる。
前記少なくとも１種の添加剤は、例えば、有機酸を含んでもよい。前記有機酸は、主に銅に対する研磨特性を調整するか、銅イオンなどの金属イオンをトラップ（ｔｒａｐ）する錯化剤として機能することができる。例えば、前記有機酸は、酢酸（ａｃｅｔｉｃ ａｃｉｄ）、ギ酸（ｆｏｒｍｉｃ ａｃｉｄ）、安息香酸（ｂｅｎｚｏｉｃ ａｃｉｄ）、ニコチン酸（ｎｉｃｏｔｉｎｉｃ ａｃｉｄ）、ピコリン酸（ｐｉｃｏｌｉｎｉｃ ａｃｉｄ）、アラニン（ａｌａｎｉｎｅ）、フェニルアラニン（ｐｈｅｎｙｌａｌａｎｉｎｅ）、バリン（ｖａｌｉｎｅ）、ロイシン（ｌｅｕｃｉｎｅ）、イソロイシン（ｉｓｏｌｅｕｃｉｎｅ）、アルギニン（ａｒｇｉｎｉｎｅ）、アスパラギン酸（ａｓｐａｒｔｉｃ ａｃｉｄ）、クエン酸（ｃｉｔｒｉｃ ａｃｉｄ）、アジピン酸（ａｄｉｐｉｃ ａｃｉｄ）、コハク酸（ｓｕｃｃｉｎｉｃ ａｃｉｄ）、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ））、グリシン（ｇｌｙｃｉｎｅ）、グルタミン酸（ｇｌｕｔａｍｉｃ ａｃｉｄ）、グルタル酸（ｇｌｕｔａｒｉｃ ａｃｉｄ）、フタル酸（ｐｈｔｈａｌｉｃ ａｃｉｄ）、ヒスチジン（ｈｉｓｔｉｄｉｎｅ）、トレオニン（ｔｈｒｅｏｎｉｎｅ）、セリン（ｓｅｒｉｎｅ）、システイン（ｃｙｓｔｅｉｎｅ）、メチオニン（ｍｅｔｈｉｏｎｉｎｅ）、アスパラギン（ａｓｐａｒａｇｉｎｅ）、チロシン（ｔｙｒｏｓｉｎｅ）、ジヨードチロシン（ｄｉｉｏｄｏｔｙｒｏｓｉｎｅ）、トリプトファン（ｔｒｙｐｔｏｐｈａｎ）、プロリン（ｐｒｏｌｉｎｅ）、オキシプロリン（ｏｘｙｐｒｏｌｉｎｅ）、エチレンジアミンテトラ酢酸（ＥＤＴＡ）、ニトロトリ酢酸（ＮＤＡ）、イミノジ酢酸（ＩＤＡ）及びこれらの組み合わせからなる群より選択される１つを含んでもよい。一具現例において、前記有機酸は、グリシンまたはエチレンジアミンテトラ酢酸（ＥＤＴＡ）を含んでもよい。
前記少なくとも１種の添加剤が前記有機酸を含み、前記研磨粒子１００重量部に対して、前記有機酸が、約０．５重量部～約６重量部であってもよいし、例えば、約１重量部～約６重量部であってもよいし、例えば、約１重量部～約５重量部であってもよいし、例えば、約１重量部超過、約５重量部以下であってもよい。前記研磨粒子に対する前記有機酸の相対含有量がこのような範囲に該当することによって、銅膜質と異種成分の膜質を同時に含む表面において、その境界部分における優れた平坦化性能を示すのにより有利であり、例えば、前記銅膜質が、前述のような前記シリコン貫通電極（１０）の導体充填電極（３０）のような構造で含まれた被研磨面に対して過度なディッシング（Ｄｉｓｈｉｎｇ）または過度な突出（Ｐｒｏｔｒｕｓｉｏｎ）のない優れた平坦性を具現するのにより有利である。
前記少なくとも１種の添加剤は、例えば、アゾール（Ａｚｏｌ）系化合物を含んでもよい。前記アゾール系化合物は、主に銅膜質の表面特性を調節する役割を果たすことができる。例えば、前記アゾール系化合物は、ベンゾトリアゾール（Ｂｅｎｚｏｔｒｉａｚｏｌｅ、ＢＴＡ）、５－メチル－１Ｈ－ベンゾトリアゾール（５－Ｍｅｔｈｙｌ－１Ｈ－Ｂｅｎｚｏｔｒｉａｚｏｌｅ、５－ＭＢＴＡ）、３－アミノ－１，２，４－トリアゾール（３－Ａｍｉｎｏ－１，２，４－Ｔｒｉａｚｏｌｅ），５－フェニル－１Ｈ－テトラゾール（５－Ｐｈｅｎｙｌ－１Ｈ－Ｔｅｔｒａｚｏｌｅ），３－アミノ－５－メチル－４Ｈ－１，２，４－トリアゾール（３－Ａｍｉｎｏ－５－Ｍｅｔｈｙｌ－４Ｈ－１，２，４－Ｔｒｉａｚｏｌｅ），５－アミノテトラゾール（５－Ａｍｉｎｏｔｅｔｒａｚｏｌｅ，ＡＴＺ），１，２，４－トリアゾール（１，２、４－Ｔｒｉａｚｏｌｅ）、トリルトリアゾール（Ｔｏｌｉｔｒｉａｚｏｌｅ）及びこれらの組み合わせからなる群より選択される１つを含んでもよい。一具現例において、前記アゾール系化合物は、５－アミノテトラゾール（５－Ａｍｉｎｏｔｅｔｒａｚｏｌｅ、ＡＴＺ）、５－メチル－１Ｈ－ベンゾトリアゾール（５－Ｍｅｔｈｙｌ－１Ｈ－Ｂｅｎｚｏｔｒｉａｚｏｌｅ、５－ＭＢＴＡ）及びこれらの組み合わせからなる群より選択された１つを含んでもよい。
一具現例において、前記少なくとも１種の添加剤は、有機酸及びアゾール系化合物を含み、前記有機酸に対する前記アゾール系化合物の重量比が、約３：１以上、約１０：１未満であってもよいし、例えば、約３：１～約９．５：１、例えば、約３：１～約８：１、例えば、約４：１～約８：１、例えば、約４．５：１～約７．５：１、例えば、約５：１～約７．５：１であってもよい。前記半導体工程用組成物が有機酸及びアゾール系化合物を含み、前記有機酸に対する前記アゾール系化合物の重量比が前述の範囲を満たすことによって、前記半導体工程用組成物が銅膜質を含む表面を研磨する工程に適用されるとき、高い水準の研磨結果を算出することができ、例えば、前記銅膜質が前述のような前記シリコン貫通電極（１０）の導体充填電極（３０）のような構造で含まれた被研磨面に対して優れた平坦性を具現するのに有利である。一例として、前記半導体工程用組成物が、前記アゾール系化合物と前記有機酸の一例であるグリシンまたはエチレンジアミンテトラ酢酸（ＥＤＴＡ）を含み、前記有機酸及び前記アゾール系化合物の重量比が前述の範囲を満たす場合、前記半導体工程用組成物が銅膜質の過度な腐食（ｃｏｒｒｏｓｉｏｎ）を防止すると共に、銅膜質の研磨率が一定水準以上で具現されることによって、前記シリコン貫通電極（１０）を有する半導体ウエハ（１）の被研磨面に対する優れた平坦化効果を具現することができる。
前記少なくとも１種の添加剤は、リン酸系化合物を含んでもよい。前記リン酸系化合物は、前記シリコン窒化膜（２０）の研磨特性を調整する役割を果たすことができる。例えば、前記リン酸系化合物は、リンモリブデン酸（ｐｈｏｓｐｈｏｍｏｌｙｂｄｉｃ ａｃｉｄ）、ニトリロトリス（メチレンホスホン酸）（ｎｉｔｒｉｌｏｔｒｉｓ（ｍｅｔｈｙｌｅｎｅｐｈｏｓｈｏｎｉｃ ａｃｉｄ））、三塩化リン（ｐｈｏｓｐｈｏｒｕｓ ｔｒｉｃｈｌｏｒｉｒｅｄ）及びこれらの組み合わせからなる群より選択される１つを含んでもよい。一具現例において、前記リン酸系化合物は、ニトリロトリス（メチレンホスホン酸）（ｎｉｔｒｉｌｏｔｒｉｓ（ｍｅｔｈｙｌｅｎｅｐｈｏｓｈｏｎｉｃ ａｃｉｄ））を含んでもよい。
一具現例において、前記半導体工程組成物は、前記研磨粒子１００重量部に対して、前記リン酸系化合物を約０．０１重量部～約１．０重量部、例えば、約０．０１重量部～約０．１重量部、例えば、約０．０１重量部～約０．５重量部、例えば、約０．０１重量部～約０．１重量部、例えば、約０．０１重量部～約０．０５重量部、例えば、約０．０１重量部～約０．０３重量部含んでもよい。前記研磨粒子の含有量に対する前記リン酸系化合物の相対含有量がこのような範囲を満たすことによって、前記シリコン窒化膜（２０）に対する物理研磨特性と化学的研磨特性のバランスを適切に確保することができ、例えば、前記第２シリコン窒化膜（２２）が、前述のように、前記シリコン貫通電極（１０）の内面膜のような構造で含まれた被研磨面に対して優れた平坦性を具現するのにより有利である。
一具現例において、前記少なくとも１種の添加剤である有機酸、アゾール系化合物及びリン酸系化合物を含み、前記有機酸及び前記アゾール系化合物の総１００重量に対する前記リン酸系化合物の総重量が、約０．３０重量部～約２．００重量部、例えば、約０．３５重量部～約２．００重量部、例えば、約０．３７重量部～約２．００重量部、例えば、約０．４０重量部～約２．００重量部、例えば、約０．４０重量部～約１．５０重量部、例えば、約０．５０重量部～約１．５０重量部、例えば、約０．５０重量部～約１．２０重量部であってもよい。これを満たす場合、前記半導体工程用組成物が前記銅膜質と前記シリコン窒化膜とを同時に含む表面研磨において優れた平坦性及び表面特性を具現することができる。
前記少なくとも１種の添加剤は、下記式１の化合物を含んでもよい。
Figure 2022107537000005
前記化学式１において、前記ｎは、１～１０の整数であり、前記Ｘ１及び前記Ｘ２は、互いに同一または異なっており、それぞれ独立に水素、ハロゲン基、置換または非置換の炭素数１～１０のアルキル基、置換または非置換の炭素数３～１０のシクロアルキル基、置換または非置換の炭素数２～１０のアルケニル基及び置換または非置換の炭素数２～１０のアルキニル基からなる群より選択され、前記Ｘ１または前記Ｘ２のいずれか１つ以上はハロゲン基である。
一具現例において、前記ハロゲン基は、フッ素基（-Ｆ）を含んでもよい。すなわち、前記式１の化合物は、フッ素系化合物であってもよい。
一具現例において、前記ｎは、３～８の整数であってもよい。
前記化学式１の化合物を含む場合、前記半導体工程用組成物が研磨プロセスに適用される前；及び／または前記研磨工程に適用している中に前記研磨粒子の研磨対象表面への過度な吸着を効果的に防止することができ、前記シリコン酸化膜の表面状態を研磨に有利な状態に維持することができる。また、前記化学式１の化合物がハロゲン基を含むことによって、前記半導体工程用組成物中の細菌及びカビの繁殖などを防止して長期間保管安定性を向上させる利点が得られる。
前記少なくとも１種の添加剤は、前記化学式１の化合物を含み、かつポリエチレングリコール（ｐｏｌｙｅｔｈｙｌｅｎ ｇｌｙｃｏｌ）、ポリプロピレングリコール（ｐｏｌｙｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ）、ポリエチレン-プロピレン共重合体（ｐｏｌｙｅｔｈｙｌｅｎｅ－ｐｒｏｐｙｌｅｎｅ ｃｏｐｏｌｙｍｅｒ）、ポリアルキルオキシド（ｐｏｌｙａｌｋｙｌｏｘｉｄｅ）、ポリオキシエチレンオキシド（ｐｏｌｙｏｘｙｅｔｈｙｌｅｎｅｏｘｉｄｅ、ＰＥＯ）、ポリエチレンオキシド（ｐｏｌｙｅｔｈｙｌｅｎｅ ｏｘｉｄｅ）、ポリプロピレンオキシド（ｐｏｌｙｐｒｏｐｙｌｅｎｅ ｏｘｉｄｅ）、スルホン酸ナトリウムフッ素系化合物、リン酸エステルフッ素系化合物、酸化アミンフッ素系化合物、ベタインフッ素系化合物 、アンモニウムフッ素系化合物、ステアリン酸エステルフッ素系化合物、第四級アンモニウムフッ素系化合物、エチレンオキシド／プロピレンオキシドフッ素系化合物、ポリオキシエチレンフッ素系化合物及びこれらの組み合わせからなる群より選択される１つをさらに含んでもよい。
前記少なくとも１種の添加剤が前記化学式１の化合物を含む場合、前記１の化合物の含有量は、前記研磨粒子１００重量部に対して、約０．０１重量部～約０．２０重量部、例えば、約０．０１重量部～約０．１５重量部、例えば、約０．０１重量部～約０．１０重量部、例えば、約０．０１重量部～約０．０５重量部であってもよい。前記研磨粒子に対する前記化学式１の化合物の相対含有量がこのような範囲に該当することによって、前記化学式１の化合物が前記研磨粒子の過度な吸着を防止する効果の面でより有利であり、その結果、被研磨面の欠陥（ｄｅｆｅｃｔ）の発生を防止する効果を得るのにより有利である。さらに、突出（Ｐｒｏｔｒｕｓｉｏｎ）の発生を防止する面でより有利である。
前記少なくとも１種の添加剤は、ｐＨ調整剤をさらに含んでもよい。前記ｐＨ調整剤は、例えば、塩酸（ＨＣｌ）、リン酸（Ｈ３ＰＯ４）、硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、水酸化アンモニウム（ＮＨ４ＯＨ）、水酸化カリウム（ＫＯＨ）、水酸化ナトリウム（ＮａＯＨ）及びこれらの組み合わせからなる群より選択される１つを含んでもよい。前記少なくとも１種の添加剤がｐＨ調整剤を含む場合、前記研磨粒子１００重量部に対して、約０．０１重量部～約５重量部含んでもよい。
前記半導体工程用組成物は、前述の各成分以外の残りの含有量の溶媒を含んでもよい。前記溶媒は、例えば、水（Ｈ２Ｏ）であってもよいし、具体的に、超純水が適用されてもよい。
前記半導体工程用組成物は、固形分含有量が、約５重量％から約２０重量％であってもよい。前記固形分含有量が少なすぎる場合、シリコン酸化膜に対する研磨率が十分確保できないおそれがあり、多すぎる場合、前記研磨粒子の凝集などによる欠陥発生のおそれがある。すなわち、前記半導体工程用組成物が前述の各成分と前記溶媒とを含み、かつ前記範囲の固形分含有量を満たす場合、前記半導体工程用組成物を研磨工程に適用するとき、均一な流量で注入するのに有利であり、また、前記半導体工程用組成物の流通及び貯蔵過程で均一な分散性及び貯蔵安定性を確保するのに有利である。
前述のように、前記半導体工程用組成物は、前記シリコン酸化膜、前記シリコン窒化膜及び前記銅膜質のそれぞれに対する研磨率を構成因子とする前記式１の値が所定の範囲を満たすことによって、異種膜質を同時に含む被研磨面に対して、突出（Ｐｒｏｔｒｕｓｉｏｎ）及び／または過度なディッシング（Ｄｉｓｈｉｎｇ）を防止する面で優れた効果を具現することができる。より具体的には、前述のような、前記第２シリコン窒化膜（２２）を内面膜として含み、前記銅で充填された導体充填電極（３０）を含む前記シリコン貫通電極（１０）が含まれた前記シリコン酸化膜（４０）の表面を被研磨面とする場合、特に優れた平坦化効果を具現することができる。
他の具現例において、研磨面が備えられた研磨パッドが取り付けられた定盤を準備するステップ；研磨対象を収容したキャリアを準備するステップ；前記定盤及び前記キャリアを回転させ、前記研磨パッドの研磨面と前記研磨対象の被研磨面とが互いに当接するように配置した状態で回転させるステップ；及び前記研磨面上に半導体工程用組成物を供給するステップ；を含み、前記研磨対象は、シリコン貫通電極を有する半導体ウエハであり、前記半導体工程用組成物は、シラン組成物で表面が改質された研磨粒子；及び少なくとも１種の添加剤を含んでもよい。
前記半導体工程用組成物に関する事項はいずれも前記半導体工程用組成物に関して前述したものと同一のである。
図４は、一具現例に係る前記半導体素子の製造方法に関する構成を概略的に示した図である。図４を参照すると、前記半導体素子の製造方法は、研磨面が備えられた研磨パッド（１１０）が取り付けられた定盤（１２０）を準備するステップ；及び研磨対象（１３０）を収容したキャリア（１６０）を準備するステップ；を含んでもよい。
前記半導体素子の製造方法において、前記研磨対象（１３０）は、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）を有する半導体ウエハであってもよい。前記ＴＳＶは、メモリチップを積層して大容量を具現する技術であり、既存のワイヤを用いてチップを連結するワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）技術よりも速度及び消費電力を大きく改善することができる。ただし、前記ＴＳＶを適用した半導体メモリチップは、微細な構造を精巧に加工する過程を通じて製造されるため、エラーのない機能を具現するためには、前記ＴＳＶの形成による表面の欠陥があってはならない。したがって、前記ＴＳＶが形成された半導体ウエハの加工に伴う化学機械研磨性能が最終的な半導体素子の機能を具現するにおいて極めて重要な要素であると言える。図１～図４を参照すると、前記研磨対象（１３０）は、シリコン貫通電極（１０）を有する半導体ウエハであってもよいし、前記半導体ウエハは、基板（５０）；前記基板（５０）上に配置される第１シリコン窒化膜（２１）；前記第１シリコン窒化膜（２１）上に配置されるシリコン酸化膜（４０）；及びシリコン貫通電極（１０）を含んでもよい。ここで、前記シリコン貫通電極（１０）は、導体充填電極（３０）及び前記導体充填電極（３０）の外側に位置するように配置された第２シリコン窒化膜（２２）を含んでもよい。具体的には、前記導体充填電極（３０）及び前記第２シリコン窒化膜（２２）は、前記半導体ウエハを貫通して形成されるビア（１１）の内部に配置されてもよい。前記基板（５０）、前記第１シリコン窒化膜（２１）、前記シリコン酸化膜（４０）、前記シリコン貫通電極（１０）、前記導体充填電極（３０）及び前記第２シリコン窒化膜（２２）に関する具体的な事項及びそれの技術的利点は、前記半導体工程用組成物に関して前述した事項が前記半導体素子の製造方法に統合し適用される。
前記半導体素子の製造方法は、本発明の半導体工程用組成物を適用することによって、前記ＴＳＶによって、銅膜、シリコン酸化膜及びシリコン窒化膜を同時に含むようになる被研磨面に対する研磨結果において、突出（Ｐｒｏｔｒｕｓｉｏｎ）及び／または、ディッシング（Ｄｉｓｈｉｎｇ）などのない優れた平坦性を具現することができる。
例えば、前記半導体工程組成物は、前記ＲＣｕに対する前記ＲＯの比率（ＲＯ／ＲＣｕ、式３）が、約１．００超過、約７．００以下であってもよいし、例えば、約１．００超過、約６．５０以下であってもよいし、例えば、約１．００超過、約２．８０以下であってもよいし、例えば、約１．００超過、約２．００以下であってもよいし、例えば、約１．００超過、約１．５０以下であってもよい。
例えば、前記半導体工程用組成物は、前記ＲＣｕに対する前記ＲＮの比率（ＲＮ／ＲＣｕ）が、約０．５０超過、約２．００以下であってもよいし、例えば、約０．５０超過、約１．８０以下であってもよいし、例えば、約０．５０超過、約１．５０以下であってもよいし、例えば、約０．５０超過、約１．２０未満であってもよい。
例えば、前記半導体工程組成物は、前記ＲＮに対する前記ＲＯの比率（ＲＯ／ＲＮ、式２）が、約０．５０超過、約７．００以下であってもよいし、例えば、約１．００超過、約７．００以下であってもよいし、例えば、約１．００超過、約２．００未満であってもよいし、例えば、約１．００超過、約１．９０以下であってもよいし、例えば、約１．００超過、約１．７０以下であってもよい。
例えば、前記ＲＯは、約５００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約８００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約１，０００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約２，０００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約２，５００Å／ｍｉｎ～約５，０００Å／ｍｉｎ、例えば、約２，５００Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約２，８００Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約３，０００Å／ｍｉｎ～約３，５００Å／ｍｉｎであってもよい。
例えば、前記ＲＮは、約４００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約２，８００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約１，６００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約１，８００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約１，９００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約２，０００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約２，０００Å／ｍｉｎ～約２，８００Å／ｍｉｎであってもよい。
例えば、前記ＲＣｕは、約４００Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約２，８００Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約２，７５０Å／ｍｉｎ、例えば、約４５０Å／ｍｉｎ～約２，７００Å／ｍｉｎ、例えば、約１，０００Å／ｍｉｎ～約３，５００Å／ｍｉｎ、例えば、約１，０００Å／ｍｉｎ～約３，２００Å／ｍｉｎ、例えば、約１，３００Å／ｍｉｎ～約３，２００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約３，０００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約２，８００Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約２，７５０Å／ｍｉｎ、例えば、約１，５００Å／ｍｉｎ～約２，７００Å／ｍｉｎであってもよい。
前記ＲＯ、ＲＮ及びＲＣｕのそれぞれの範囲と、これらの比率に関する説明及び技術的利点は、前記半導体工程用組成物に関して前述した事項が、前記半導体素子の製造方法にも同一に統合して解析適用されもよい。
図４を参照すると、前記半導体素子の製造方法は、前記定盤（１２０）及び前記キャリア（１６０）を回転させ、前記研磨パッド（１１０）の研磨面と前記研磨対象（１３０）の被研磨面とが互いに当接するように配置された状態で回転させるステップを含んでもよい。
前記研磨パッド（１１０）は、それの研磨面が最上部面となるように前記定盤（１２０）上に取り付けられ、前記研磨対象（１３０）は、それの被研磨面が最下部面となるように前記キャリア（１６０）に収容されることによって、前記研磨面と前記被研磨面とが互いに当接するように配置されてもよい。前記研磨面と前記被研磨面とが互いに当接するということは、直接に物理的に接触する場合だけでなく、前記半導体工程用組成物中の前記研磨粒子などを介して間接に接触する場合も含まれるものと解釈することができる。
前記定盤（１２０）が回転するに伴い、前記研磨パッド（１１０）も実質的に同一の奇跡及び速度で回転し、前記キャリア（１６０）が回転するに伴い、前記研磨対象（１３０）も実質的に同一の奇跡及び速度で回転するようになる。前記定盤（１２０）及び前記キャリア（１６０）は、互いに同一の方向に回転してもよいし、異なる方向に回転してもよい。
一具現例において、前記定盤（１２０）及び前記キャリア（１６０）の回転速度は、それぞれ約１０ｒｐｍ～約５００ｒｐｍであってもよいし、例えば、約３０ｒｐｍ～約２００ｒｐｍであってもよい。前記定盤（１２０）及び前記キャリア（１６０）がそれぞれ前記範囲の回転速度で回転する場合、それの遠心力による前記研磨面及び前記被研磨面の摩擦挙動が前記研磨面上に供給される前記半導体工程用組成物と相互連係して、前記被研磨面に対して研磨平坦性の確保と突出及びディッシングなどの副作用防止の面で優れた効果が得られるようにすることができる。より具体的には、前記ＴＳＶの構造によって、銅膜、シリコン酸化膜及びシリコン窒化膜を同時に含むようになる被研磨面に対する研磨結果においてより有利である。
一具現例において、前記キャリア（１６０）の回転速度が、前記定盤（１２０）の回転速度より大きくてもよい。前記キャリア（１６０）を前記定盤（１２０）に対して高い速度で回転させることによって研磨安定性を確保すると共に、前記研磨対象（１３０）の被研磨面が欠陥（Ｄｅｆｅｃｔ）なしに研磨するのに有利である。
一具現例において、前記半導体素子の製造方法は、前記定盤（１２０）及び前記キャリア（１６０）を回転させ、前記キャリア（１６０）の前記研磨面に対する加圧条件下で回転させてもよい。 前記キャリア（１６０）が所定の圧力条件下で前記研磨面に対して加圧されることによって、前記研磨対象（１３０）の被研磨面が前記研磨パッド（１１０）の研磨面と直接に接触して研磨されるとき；及び前記半導体工程用組成物（１５０）を介して間接に接触研磨されるとき；いずれも優れた研磨性能を具現することができる。例えば、前記キャリア（１６０）が前記研磨面に加圧される荷重は、約０．０１ｐｓｉ～約２０ｐｓｉであってもよいし、例えば、約０．１ｐｓｉ～約１５ｐｓｉであってもよい。
図４を参照すると、前記半導体素子の製造方法は、前記研磨面上に半導体工程用組成物（１５０）を供給するステップをさらに含んでもよい。より具体的には、前記半導体工程用組成物（１５０）は、供給ノズル（１４０）を通って前記研磨面上に供給されてもよい。
一具現例において、前記供給ノズル（１４０）を通って噴射される前記半導体工程用組成物（１５０）の流量は、約１０ｍＬ／ｍｉｎ～約１，０００ｍＬ／ｍｉｎであってもよいし、例えば、約１０ｍＬ／ｍｉｎ～約８００ｍＬ／ｍｉｎであってもよいし、例えば、約５０ｍＬ／ｍｉｎ～約５００ｍＬ／ｍｉｎであってもよい。前記式１を所定の範囲で満たす前記半導体工程用組成物（１５０）が前記範囲の流量で前記研磨面上に供給される場合、これを媒介とした前記研磨面と前記被研磨面との間の摩擦挙動が前記被研磨面の研磨性能を向上させるのにより有利である。より具体的には、前記ＴＳＶの構造によって、銅膜、シリコン酸化膜及びシリコン窒化膜を同時に含むようになる被研磨面に対する研磨結果において、研磨平坦性の確保と突出及びディッシングなどの副作用防止の面でより有利である。
前記半導体工程用組成物は、研磨粒子；及び少なくとも１種の添加剤を含んでもよいし、前記研磨粒子及び前記少なくとも１種の添加剤に関する事項は、前記半導体工程用組成物について説明したものと同一である。すなわち、前記半導体工程用組成物に関して前述した、前記研磨粒子及び前記少なくとも１種の添加剤に対する全ての具体例及びこれらの技術的利点は、前記半導体製造方法に適用される前記半導体工程用組成物に統合して適用されてもよいし、前記半導体製造方法の他の構成、例えば、前記定盤及び前記キャリアなどの構造及び駆動に関して技術的目的の達成の面で有利な相互作用を達成することができる。
図４を参照すると、一具現例において、前記半導体素子の製造方法は、前記研磨パッド（１１０）の研磨面をコンディショナー（１７０）を通じて加工するステップをさらに含んでもよい。前記研磨パッド（１１０）の研磨面は、前記半導体工程用組成物（１５０）が持続的に供給され、化学的な影響を受け、これと同時に、前記研磨対象（１３０）の被研磨面との物理的接触による物理的な影響を受けることになる。このような化学的／物理的影響によって前記研磨面の状態が変形されると、前記被研磨面に対する研磨性能を均一に維持しが難いことがある。前記コンディショナー（１７０）を通じて前記研磨面を加工するステップは、前記研磨面が研磨に適した状態を一定に維持するのに寄与する。
例えば、前記コンディショナー（１７０）は、所定の速度で回転しながら、研磨面を粗面化する役割を果たすことができる。前記コンディショナー（１７０）の回転速度は、例えば、約１０ｒｐｍ～約５００ｒｐｍ、例えば、約５０ｒｐｍ～約５００ｒｐｍ、例えば、約１００ｒｐｍ～約５００ｒｐｍ、例えば、約２００ｒｐｍ～約５００ｒｐｍ、例えば、約２００ｒｐｍ超過、約４００ｒｐｍ未満であってもよい。
前記コンディショナー（１７０）は、前記研磨パッド（１１０）の研磨面に対して所定の圧力で加圧されながら回転してもよい。例えば、前記コンディショナー（１７０）の前記研磨面への加圧圧力は、約１ｐｓｉ～約２０ｐｓｉ、例えば、約１ｐｓｉ～約１５ｐｓｉ、例えば、約５ｐｓｉ～約１５ｐｓｉ、例えば、約５ｐｓｉである。ｐｓｉ～約１０ｐｓｉであってもよい。
前記コンディショナー（１７０）を通じて前述の工程条件下で表面処理することによって、前記研磨面が研磨工程全体にわたって最適な表面状態を維持することができ、前記半導体工程用組成物（１５０）の印加条件下で、研磨寿命が長期化する効果が得られる。
以下では、本発明の具体的な実施例を提示する。ただし、下記に記載された実施例は、本発明を具体的に例示または説明するためのものに過ぎず、これにより、本発明の権利範囲は制限されて解釈されず、本発明の権利範囲は、特許請求の範囲によって決定されるものである。
＜実施例及び比較例＞
実施例１
研磨粒子としてコロイダルシリカ（Ｎｏｕｒｙｏｎ、ＥＸＳＫＣ-０１）を使用し、前記シリカ粒子の表面をアミノシランに対するエポキシシランの重量比が９：１のシラン組成物で改質した。前記シリカ粒子にグリシン（Ｇｌｙｃｉｎｅ、ＹＵＮＷＯＯ ＣＨＥＭＩＣＡＬ社、Ａ３－１０）、アゾール系化合物（ＢＮＯＣＨＥＭ社、ＢＮＯ－ＣＰＡ－００１）、リン酸系化合物（ＢＮＯＣＨＥＭ社、ＢＮＯ－ＳＮＡ－Ｂ１）及びフッ素系化合物（ＢＮＯＣＨＥＭ社、ＢＮＯ-ＢＳ-ＢＯＨ）を混合し、前記シリカ粒子１００重量部に対して、それぞれ下記表１の重量部を満たすように混合した。固形分が１５．６重量％となるように超純水溶媒を混合して半導体工程用組成物を製造した。
実施例２～３
前記実施例１において、各成分の含有量を下記表１のように変更したことを除き、同一の方法で各々の半導体工程用組成物を製造した。
実施例４
前記実施例１において、グリシン（Ｇｌｙｃｉｎｅ、ＹＵＮＷＯＯ ＣＨＥＭＩＣＡＬ社、Ａ３-１０）及びフッ素系化合物（ＢＮＯＣＨＥＭ社、ＢＮＯ-ＢＳ-ＢＯＨ）を排除し、エチレンジアミンテトラ酢酸（ＥＤＴＡ）を含め、各成分の含有量を下記表１のように変更したことを除き、同一の方法で各々の半導体工程用組成物を製造した。
実施例５～６
前記実施例１において、各成分の含有量を下記表１のように変更したことを除き、同一の方法で各々の半導体工程用組成物を製造した。
比較例１
前記実施例１において、表面を改質していないシリカ粒子を称し、各成分の含有量を下記表１のように混合したことを除き、同一の方法で各々の半導体工程用組成物を製造した。
比較例２～４
前記実施例１において、各成分の含有量を下記表１のように変更したことを除き、同一の方法で各々の半導体工程用組成物を製造した。
＜測定及び評価＞
実験例１：水素イオン濃度（ｐＨ）測定
前記実施例及び前記比較例それぞれの半導体工程用組成物を２０℃～２５℃の常温条件下で、２００ｒｐｍで撹拌しながら、水素イオン濃度（ｐＨ）測定装置（Ｈｏｒｉｂａ社、Ｌａｑｕａ）を用いてｐＨを測定した。その結果は、下記表１に記載した通りである。
実験例２：研磨率測定
厚さが約２０，０００Åの銅膜ウエハ、厚さが約１２，０００Åのシリコン窒化膜ウエハ及び厚さが約２０，０００Åのシリコン酸化膜ウエハを準備した。図４に示しているように、研磨対象（１３０）として各々のウエハを被研磨面が下部に向けるようにキャリア（１６０）に収容した。研磨面が上部に向けるように研磨パッド（１１０、ＳＫＣ社、ＨＤ－３１９Ｂ）が取り付けられた定盤（１２０）に対して、前記被研磨面と前記研磨面とが互いに当接するように前記キャリア（１６０）を位置させた後、６０秒間前記キャリア（１６０）の前記研磨面に対する加圧圧力３．０ｐｓｉ、前記キャリア（１６０）の回転速度１２０ｒｐｍ、前記定盤（１２０）の回転速度１１７ｒｐｍで各構成を動作させ、前記研磨面に対して前記実施例及び前記比較例それぞれの半導体工程用組成物を流速３００ｍｌ／ｍｉｎの条件で印加し、研磨を行った。それと同時に、コンディショナー（１７０、ＳＡＥＳＯＬ ＤＩＡＭＯＮＤ社、ＳＫＣ-ＣＩ４５）を２５０ｒｐｍの回転速度及び８ｐｓｉの加圧圧力条件下で駆動して前記研磨面を加工した。各々のウエハに対して研磨後の厚さを測定し、研磨率（Å／ｍｉｎ）を算出した。
実験例３：研磨性能評価
図３を参照すると、全直径（Ｄ１）が６μｍのビア（１１）内に銅を含み、平面基準直径（Ｄ２）が５μｍの導体充填電極（３０）と、前記導体充填電極（３０）を囲むように、それの外側に位置し、平面基準厚さ（Ｔ１）が０．５μｍの第２シリコン窒化膜（２２）を有するシリコン貫通電極（１０）を含むパターン（ｐａｔｔｅｒｎ）ウエハを準備した。図４に示しているように、研磨対象（１３０）として前記パターンウエハを被研磨面が下部に向けるようにキャリア（１６０）に収容した。研磨面が上部に向けるように研磨パッド（１１０）が取り付けられた定盤（１２０）に対して前記被研磨面と前記研磨面とが互いに当接するように前記キャリア（１６０）を位置させた後、６０秒間前記キャリア（１６０）の前記研磨面に対する加圧圧力３．０ｐｓｉ、前記キャリア（１６０）の回転速度１２０ｒｐｍ、前記定盤（１２０）の回転速度１１７ｒｐｍで各構成を動作させ、前記研磨面に対して前記実施例及び前記比較例それぞれの半導体工程用組成物を流速３００ｍｌ／ｍｉｎの条件で印加し、研磨を行った。研磨完了後、５００ｒｐｍのブラシ（Ｂｒｕｓｈ）回転速度で６０秒間２，０００ｃｃ／ｍｉｎ噴射条件で洗浄液を噴射しながら、クリーニング（ｃｌｅａｎｉｎｇ）工程を行った。続いて、前記パターンウエハの被研磨面に対して中心から末端までの直径を３等分して、各区域で１ｃｍ×１ｃｍ（横×縦）大きさのサンプリング（ｓａｍｐｌｉｎｇ）を行い、それぞれに対して、ＡＦＭ分析装備（Ｐａｒｋ ｓｙｓｔｅｍ社、ＮＸ－２０）を用いて非接触式ＡＦＭ分析を行った。具体的な分析面積は、８０μｍ×８０μｍ（横×縦）であり、チッププロファイリング（ｔｉｐ ｐｒｏｆｉｌｉｎｇ）スキャン速度を８μｍ／ｓとした。
それぞれに対して、導体充填電極（３０）のディッシング（Ｄｉｓｈｉｎｇ）程度を平面を基準としてディッシング（Ｄｉｓｈｉｎｇ）が進行された方向を（＋）値として下記表１に示した。すなわち、下記表１の値が（-）であることは、突出（Ｐｒｏｔｒｕｓｉｏｎ）が起こった程度を示したものである。
また、それぞれに対して、シリコン酸化膜（４０）の表面を基準面として第２シリコン窒化膜（２２）の高さが２μｍを超える場合にＳｉＮラウンドエラー（ＳｉＮ Ｒｏｕｎｄ Ｅｒｒｏｒ）が発生したものと評価する基準により、ＳｉＮラウンドエラー（Ｒｏｕｎｄ Ｅｒｒｏｒ）の発生（Ｏ）または未発生（Ｘ）を評価し、下記表１に示した。また、代表的に、前記実施例１、前記実施例６、前記比較例２及び前記比較例４の半導体工程用組成物に対する被研磨面の撮影写真と断面グラフとして原子間力顕微鏡（ＡＦＭ、Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）を用いた撮影写真及び断面プロファイルグラフをそれぞれ図５の（ａ）、（ｂ）、（ｃ）及び（ｄ）に掲載した。
Figure 2022107537000006
前記表１を参照すると、前記実施例１～前記実施例６の半導体工程用組成物は、それの前記式１の値が、約１１．０超過、約１１０．０以下の範囲を満たす組成物であって、これを用いて前記ＴＳＶ構造を有するパターンウエハを研磨する実質的な工程において、前記銅を含む導体充填電極のディッシング（Ｄｉｓｈｉｎｇ）が１５ｎｍ未満、具体的には１０ｎｍ未満の範囲を満たす効果を示すことが確認できた。
より具体的には、前記実施例１～前記実施例６の半導体工程用組成物を適用した場合、前記銅を含む導体充填電極のディッシング（Ｄｉｓｈｉｎｇ）及び／または突出（Ｐｒｏｔｒｕｓｉｏｎ）が、約１５ｎｍ未満、約－５０ｎｍ以上、具体的には、約１０ｎｍ未満、約－４０ｎｍ以上であった 。前記銅を含む導体充填電極の場合、３次元パターンウエハにおいて垂直方向の電気的連結機能を行うものであって、研磨結果においてディッシング（Ｄｉｓｈｉｎｇ）または突出（Ｐｒｏｔｒｕｓｉｏｎ）が過度な場合、機能の具現が難しいことがある。このとき、このような機能の具現に致命的なエラーを引き起こす面で、過度なディッシング（Ｄｉｓｈｉｎｇ）は、垂直的な電気的連結を完全に遮断するので、所定の突出（Ｐｒｏｔｒｕｓｉｏｎ）に比べてさらに不利である。すなわち、前記実施例４～前記実施例５の半導体工程用組成物は、前記式１の値が所定の範囲を満たすことによって、それに対応する研磨性能を具現することによって、所定の突出（Ｐｒｏｔｒｕｓｉｏｎ）を発生させるが、過度なディッシング（Ｄｉｓｈｉｎｇ）が発生する前記比較例１～４の半導体工程用組成物に比べては、前記ＴＳＶの機能の具現において一定水準以上の結果を算出することができる。
より具体的には、前記実施例１～４の場合、前記式１の値が、約３０．０～約６０．０を満たす半導体工程用組成物であって、これに対応する研磨性能が前記銅を含む導体充填電極のディッシング（Ｄｉｓｈｉｎｇ）及び／または突出（Ｐｒｏｔｒｕｓｉｏｎ）値を約－１０ｎｍ以上、約１０ｎｍ未満、具体的には、約－５ｎｍ以上、約１０ｎｍ未満の水準に具現することが確認できるので、過度なディッシング（Ｄｉｓｈｉｎｇ）だけでなく突出（Ｐｒｏｔｒｕｓｉｏｎ）も実質的にほとんどない向上された研磨性能を具現することが確認できた。
これに対して、前記比較例１の半導体工程用組成物は、前記式１の値が１１．０以下の範囲に該当するものであって、前記導体充填電極のディッシング（Ｄｉｓｈｉｎｇ）値が、約９０ｎｍ以上の水準に極めて低下した研磨性能を示すことが確認できた。
また、前記比較例２～４の半導体工程用組成物は、前記式１の値が１１０．０超過の範囲に該当するものであって、前記導体充填電極のディッシング（Ｄｉｓｈｉｎｇ）値が、約１０ｎｍ超過、より具体的には約５０ｎｍ以上であったので、目的とする水準の平坦性を確保できないことが確認できた。
一方、前記実施例１～４の半導体工程用組成物は、前記式１の値が、約３０．０～約６０．０を満たすことによって、前述のように前記導体充填電極のディッシング（Ｄｉｓｈｉｎｇ）及び突出（Ｐｒｏｔｒｕｓｉｏｎ）において優れた結果を示すと共に、前記第２シリコン窒化膜（２２）のＳｉＮラウンドエラー（Ｒｏｕｎｄ Ｅｒｒｏｒ）も発生しない結果を示すことが確認できた。
一方、前記比較例１～２の半導体工程用組成物は、ＳｉＮラウンドエラー（Ｒｏｕｎｄ Ｅｒｒｏｒ）は発生しない代わりに、前記導体充填電極のディッシング（Ｄｉｓｈｉｎｇ）が過度に発生する問題があり、前記比較例３～４の半導体工程用組成物は、前記導体充填電極のディッシング（Ｄｉｓｈｉｎｇ）が過度に発生すると共に、ＳｉＮラウンドエラー（Ｒｏｕｎｄ Ｅｒｒｏｒ）も発生することが確認できた。
１：半導体ウエハ
１０：シリコン貫通電極
２０：シリコン窒化膜
３０：導体充填電極
４０：シリコン酸化膜
５０：基板
Ｄ１：ビアの直径
Ｄ２：導体充填電極の直径
Ｔ１：第２シリコン窒化膜の厚さ
２１：第１シリコン窒化膜
２２：第２シリコン窒化膜
１１０：研磨パッド
１２０：定盤
１３０：研磨対象
１４０：供給ノズル
１５０：半導体工程用組成物
１６０：キャリア
１７０：コンディショナー

Claims (11)

  1. シラン組成物で表面が改質された研磨粒子；及び
    少なくとも１種の添加剤；を含み、
    シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）を有する半導体ウエハの表面研磨に適用される、
    半導体工程用組成物。
  2. 下記式２の値が０．５０超過、７．００以下である、請求項１に記載の半導体工程用組成物。
    [式２]
    Figure 2022107537000007
    前記式（２）において、前記ＲＯは、前記半導体工程用組成物のシリコン酸化膜に対する研磨率（Å／ｍｉｎ）であり、前記ＲＮは、前記半導体工程用組成物のシリコン窒化膜に対する研磨率（Å／ｍｉｎ）である。）であり、
    前記ＲＯ及びＲＮは、それぞれ３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度条件の下で、それぞれの膜を有するウエハに対して、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しながら、６０秒間研磨を行って算出された値である。
  3. 下記式３の値が１．００超過、７．００以下である、 請求項２に記載の半導体工程用組成物。
    [式３]
    Figure 2022107537000008
    前記式３において、
    前記ＲＯは、請求項２で定義した通りであり、
    前記ＲＣｕは、前記半導体工程用組成物の銅膜に対する研磨率（Å／ｍｉｎ）であり、
    前記Ｒｃｕは、それぞれ３．０ｐｓｉのキャリア加圧条件、１２０ｒｐｍのキャリア回転速度及び１１７ｒｐｍの定盤回転速度条件の下で、それぞれの膜を有するウエハに対して、前記半導体工程用組成物を３００ｍＬ／ｍｉｎ流速の条件で投入しながら、６０秒間研磨を行って算出された値である。
  4. 前記ＲＣｕに対する前記ＲＮの比率（ＲＮ／ＲＣｕ）が０．５０超過、２．００以下である、請求項３に記載の半導体工程用組成物。
  5. 前記研磨粒子は、シリカ（Ｓｉｌｉｃａ、ＳｉＯ２）、セリア（Ｃｅｒｉａ、ＣｅＯ２）、アルミナ（Ａｌｕｍｉｎａ、Ａｌ２Ｏ３）、ジルコニア（Ｚｉｒｃｏｎｉａ、ＺｒＯ２）及びこれらの組み合わせからなる群より選択される１つを含む、請求項１に記載の半導体工程用組成物。
  6. 前記添加剤は、有機酸及びアゾール（Ａｚｏｌ）系化合物を含み、
    前記有機酸に対する前記アゾール系化合物の重量比が３：１以上、１０：１未満である、請求項１に記載の半導体工程用組成物。
  7. 前記添加剤が、有機酸を含み、
    前記研磨粒子１００重量部に対して、前記有機酸が０．５重量部～６重量部である、請求項１に記載の半導体工程用組成物。
  8. 前記研磨粒子は、前記半導体工程用組成物中の前記研磨粒子のゼータ電位が正（＋）のゼータ電位値を有するように表面処理された粒子を含む、請求項１に記載の半導体工程用組成物。
  9. 研磨面が備えられた研磨パッドが取り付けられた定盤を準備するステップ；
    研磨対象を収容したキャリアを準備するステップ；
    前記定盤及び前記キャリアを回転させ、前記研磨パッドの研磨面と前記研磨対象の被研磨面とが互いに当接するように配置した状態で回転させるステップ；及び
    前記研磨面上に半導体工程用組成物を供給するステップ；を含み、
    前記研磨対象は、シリコン貫通電極を有する半導体ウエハであり、
    前記半導体工程用組成物は、シラン組成物で表面が改質された研磨粒子；及び少なくとも１種の添加剤を含む、
    半導体素子の製造方法。
  10. 前記定盤及び前記キャリアの回転速度は、それぞれ１０ｒｐｍ～５００ｒｐｍである、請求項９に記載の半導体素子の製造方法。
  11. 前記研磨面上に前記半導体工程用組成物を注入する流量が、１０ｍＬ／ｍｉｎ～１，０００ｍＬ／ｍｉｎである、請求項９に記載の半導体素子の製造方法。
JP2022001962A 2021-01-08 2022-01-07 半導体工程用組成物及びそれを用いた半導体素子の製造方法 Active JP7346615B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210002454A KR102410845B1 (ko) 2021-01-08 2021-01-08 반도체 공정용 조성물 및 이를 이용한 반도체 소자 제조방법
KR10-2021-0002454 2021-01-08

Publications (2)

Publication Number Publication Date
JP2022107537A true JP2022107537A (ja) 2022-07-21
JP7346615B2 JP7346615B2 (ja) 2023-09-19

Family

ID=82216558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022001962A Active JP7346615B2 (ja) 2021-01-08 2022-01-07 半導体工程用組成物及びそれを用いた半導体素子の製造方法

Country Status (5)

Country Link
US (1) US20220220340A1 (ja)
JP (1) JP7346615B2 (ja)
KR (2) KR102410845B1 (ja)
CN (1) CN114750051A (ja)
TW (1) TWI824377B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001057919A1 (fr) * 2000-02-04 2001-08-09 Showa Denko K. K. Composite de polissage destine a etre utilise dans la fabrication des circuits lsi, et procede de fabrication de circuits lsi
WO2013137220A1 (ja) * 2012-03-14 2013-09-19 日立化成株式会社 研磨方法
JP2015029083A (ja) * 2013-06-27 2015-02-12 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 化学的機械的研磨スラリー組成物およびそれを使用した銅のための方法およびシリコン貫通ビア適用
US20180019187A1 (en) * 2016-07-14 2018-01-18 Nxp Usa, Inc. Method of integrating a copper plating process in a through-substrate-via (tsv) on cmos wafer
JP2019167405A (ja) * 2018-03-22 2019-10-03 Jsr株式会社 化学機械研磨用組成物及び回路基板の製造方法
JP2020164877A (ja) * 2017-08-17 2020-10-08 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 銅及びシリカ貫通電極（ｔｓｖ）用途のための化学機械平坦化（ｃｍｐ）組成物並びにその方法
WO2021095414A1 (ja) * 2019-11-15 2021-05-20 Jsr株式会社 化学機械研磨用組成物及び化学機械研磨方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040162011A1 (en) * 2002-08-02 2004-08-19 Jsr Corporation Aqueous dispersion for chemical mechanical polishing and production process of semiconductor device
KR100583210B1 (ko) * 2003-09-23 2006-05-24 동부일렉트로닉스 주식회사 화학적 기계적 연마 장치 및 방법
KR20110082223A (ko) * 2010-01-11 2011-07-19 주식회사 동진쎄미켐 고속 연마용 화학-기계적 연마 슬러리 조성물
JPWO2012165016A1 (ja) * 2011-06-01 2015-02-23 日立化成株式会社 Ｃｍｐ研磨液及び半導体基板の研磨方法
US8778212B2 (en) * 2012-05-22 2014-07-15 Cabot Microelectronics Corporation CMP composition containing zirconia particles and method of use
SG11201502766QA (en) * 2012-11-02 2015-05-28 Fujimi Inc Polishing composition
KR101656421B1 (ko) * 2014-10-14 2016-09-12 주식회사 케이씨텍 슬러리 조성물
KR101628878B1 (ko) * 2015-09-25 2016-06-16 영창케미칼 주식회사 Cmp용 슬러리 조성물 및 이를 이용한 연마방법
CN106928859A (zh) * 2015-12-31 2017-07-07 安集微电子科技(上海)有限公司 一种化学机械抛光液及其应用
JP2019050307A (ja) * 2017-09-11 2019-03-28 株式会社フジミインコーポレーテッド 研磨方法、ならびに研磨用組成物およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001057919A1 (fr) * 2000-02-04 2001-08-09 Showa Denko K. K. Composite de polissage destine a etre utilise dans la fabrication des circuits lsi, et procede de fabrication de circuits lsi
WO2013137220A1 (ja) * 2012-03-14 2013-09-19 日立化成株式会社 研磨方法
JP2015029083A (ja) * 2013-06-27 2015-02-12 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 化学的機械的研磨スラリー組成物およびそれを使用した銅のための方法およびシリコン貫通ビア適用
US20180019187A1 (en) * 2016-07-14 2018-01-18 Nxp Usa, Inc. Method of integrating a copper plating process in a through-substrate-via (tsv) on cmos wafer
JP2020164877A (ja) * 2017-08-17 2020-10-08 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 銅及びシリカ貫通電極（ｔｓｖ）用途のための化学機械平坦化（ｃｍｐ）組成物並びにその方法
JP2019167405A (ja) * 2018-03-22 2019-10-03 Jsr株式会社 化学機械研磨用組成物及び回路基板の製造方法
WO2021095414A1 (ja) * 2019-11-15 2021-05-20 Jsr株式会社 化学機械研磨用組成物及び化学機械研磨方法

Also Published As

Publication number Publication date
JP7346615B2 (ja) 2023-09-19
KR102410845B1 (ko) 2022-06-22
CN114750051A (zh) 2022-07-15
TW202227570A (zh) 2022-07-16
TWI824377B (zh) 2023-12-01
US20220220340A1 (en) 2022-07-14
KR20220100501A (ko) 2022-07-15

Similar Documents

Publication Publication Date Title
TWI415926B (zh) 化學機械研磨用磨粒
TWI490291B (zh) 化學機械拋光漿液組合物及使用該漿液組合物製造半導體裝置之方法
TW527660B (en) Slurry for chemical mechanical polishing and manufacturing method of semiconductor device
Matijević et al. Colloid aspects of chemical–mechanical planarization
TWI609947B (zh) 硏磨用組成物
TWI285668B (en) Semiconductor abrasive, process for producing the same and method of polishing
KR102154250B1 (ko) 연마용 조성물
KR101064643B1 (ko) 연마용 조성물 및 연마방법, 그리고 그 제조방법
KR20070106450A (ko) 금속 연마용 조성물 및 그것을 사용한 화학적 기계적 연마방법
US20130000214A1 (en) Abrasive Particles for Chemical Mechanical Polishing
TWI399428B (zh) Ｃｍｐ研磨液以及使用此ｃｍｐ研磨液的基板研磨方法
US20150114928A1 (en) Abrasive Particles for Chemical Mechanical Polishing
JP6198740B2 (ja) 研磨用組成物
JP7346615B2 (ja) 半導体工程用組成物及びそれを用いた半導体素子の製造方法
EP4293087A1 (en) Composition for semiconductor processing and method of fabricating semiconductor device using the same
US20230332017A1 (en) Composition for semiconductor processing and manufacturing method of semiconductor device using the same
KR20230112263A (ko) 반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법
KR101242897B1 (ko) 연마용 실리카입자 및 연마재
Rhoades et al. Chemical Mechanical Polishing 14

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230906

R150 Certificate of patent or registration of utility model

Ref document number: 7346615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150