KR20230112263A - 반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법 - Google Patents

반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법 Download PDF

Info

Publication number
KR20230112263A
KR20230112263A KR1020220008308A KR20220008308A KR20230112263A KR 20230112263 A KR20230112263 A KR 20230112263A KR 1020220008308 A KR1020220008308 A KR 1020220008308A KR 20220008308 A KR20220008308 A KR 20220008308A KR 20230112263 A KR20230112263 A KR 20230112263A
Authority
KR
South Korea
Prior art keywords
zeta potential
abrasive particles
composition
acid
polishing
Prior art date
Application number
KR1020220008308A
Other languages
English (en)
Inventor
홍승철
한덕수
박한터
김규훈
정은선
김환철
Original Assignee
에스케이엔펄스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이엔펄스 주식회사 filed Critical 에스케이엔펄스 주식회사
Priority to KR1020220008308A priority Critical patent/KR20230112263A/ko
Priority to CN202310072545.2A priority patent/CN116515400A/zh
Priority to TW112102489A priority patent/TWI847508B/zh
Priority to JP2023006751A priority patent/JP2023106354A/ja
Priority to US18/099,031 priority patent/US20230227696A1/en
Publication of KR20230112263A publication Critical patent/KR20230112263A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Composite Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 웨이퍼의 연마 공정, 보다 구체적으로, 반도체 웨이퍼의 연마 공정을 수반하는 반도체 공정에 적용되는 반도체 공정용 조성물로서, 연마입자를 포함하고, pH가 6에서, 상기 연마입자의 제타 전위가 -50mV 내지 -10mV이고, 하기의 식 1로 표시되는 제타 전위 변화율이 6mV 내지 30mV이다:
[식 1]
제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.

Description

반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법{COMPOSITION FOR SEMICONDUCT PROCESS, METHOD FOR PREPARING THEREOF AND MANUFACTURING METHOD OF SEMICONDUCT DEVICE USING THE SAME}
반도체 제조 및 가공 공정에 적용 가능한 조성물 및 이의 제조 방법에 관한 것으로, 보다 구체적으로, 반도체 제조 및 가공 중의 연마 공정에 적용할 수 있는 조성물 및 이의 제조 방법에 관한 것이다.
화학기계연마(Chemical Mechanical Polishing)는 연마 패드와 연마 대상의 표면을 마찰시키면서 연마 패드와 연마 대상의 계면에 연마 슬러리를 주입하여 시료의 표면을 목적 수준으로 연마하는 기술이다.
근대적인 화학기계연마가 대규모 반도체 집적회로의 제조에 응용되면서 트랜지스터 등의 소자 및 다층 배선의 층간 절연막 표면의 평탄화, 텅스텐이나 구리 배선 형성 등의 필수적인 기술로 이용되고 있다.
매년 반도체 소자의 집적도가 증가하고, 칩(Chip) 크기가 감소함에 따라 반도체 소자의 표면 구조는 더욱 복잡해지고, 층간 막들의 단차도 더욱 커지고 있다. 따라서, 반도체 소자의 제조 공정에 적용되는 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정에 대하여 고분해능의 리소그래피(Lithography)와 원자 수준의 평탄화 기술이 요구되고 있다.
이러한 CMP 공정은 물리적인 마찰력과 화학적 반응을 동시에 활용하여 막질을 평탄화 하는 공정으로서, 이에 활용되는 공정 부품 및/또는 공정액의 미세한 차이에 의해서도 판이하게 상이한 연마 결과를 산출할 수 있다.
따라서, 이러한 공정 부품 및/또는 공정액의 제조 및 설계에 요구되는 정밀성이 보다 높은 수준으로 향상되고 있는 실정이다.
본 발명의 목적은 반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 웨이퍼의 연마 공정을 수반하는 반도체 공정에 적용되어 우수한 연마 성능을 구현하고, 디펙(Defect) 등의 결함을 최소화하며, 평탄한 연마 결과를 구현할 수 있는 반도체 공정용 조성물을 제공하고자 한다.
본 발명의 다른 목적은 연마 입자의 pH 쇼크를 최소화하여 입자 간의 뭉침 현상을 방지하여 분산성이 우수한 반도체 공정용 조성물의 제조 방법을 제공하고자 한다.
본 발명의 다른 목적은 반도체 공정용 조성물을 반도체 웨이퍼의 연마에 적용함으로써 불량률이 극소화된 반도체 소자를 제조하는 방법을 제공하고자 한다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 공정용 조성물은 연마입자를 포함하고, 상기 연마 입자는 pH 6에서, 제타 전위가 -50mV 내지 -10mV이고, 하기의 식 1로 표시되는 제타 전위 변화율이 6mV/pH 내지 30mV/pH일 수 있다:
[식 1]
제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
본 발명의 다른 일 실시예에 따른 반도체 공정용 조성물의 제조 방법은 pH가 6이며, 제타 전위가 -50mV 내지 -10mV인 연마입자에 산성 용액을 첨가하여 pH 2 내지 pH 4로 조절하는 단계; 및 상기 pH가 조절된 연마 입자를 교반하며, 상기 연마 입자에 유기 성분 및 유기산을 첨가하는 단계를 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 소자의 제조 방법은 연마면이 구비된 연마패드가 장착된 정반을 준비하는 단계; 연마 대상을 수용한 캐리어를 준비하는 단계; 상기 정반 및 상기 캐리어를 회전시키되, 상기 연마패드의 연마면과 상기 연마 대상의 피연마면이 서로 맞닿도록 배치한 상태에서 회전시키는 단계; 및 상기 연마면 상에 반도체 공정용 조성물을 공급하는 단계;를 포함하고, 상기 반도체 공정용 연마 조성물은 하기의 식 1로 표시되는 제타 전위 변화율이 6mV/pH 내지 30mV/pH 일 수 있다:
[식 1]
제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
본 발명은 반도체 웨이퍼의 연마 공정을 수반하는 반도체 공정에 적용되어 우수한 연마 성능을 구현하고, 디펙(Defect) 등의 결함을 최소화하며, 평탄한 연마 결과를 구현할 수 있다.
또한, 연마 입자의 pH 쇼크를 최소화하여 입자 간의 뭉침 현상을 방지하여 분산성이 우수한 반도체 공정용 연마 조성물을 이용한 반도체 소자의 제조방법을 적용한 경우, 불량률이 극소화된 반도체 소자를 제조할 수 있다.
도 1는 반도체 소자에 대한 구성을 개략적으로 도시한 것이다.
도 2는 상기 반도체 소자의 제조방법에 관한 구성을 개략적으로 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 연마 입자의 pH 변화에 따른 제타 전위 변화에 관한 것이다.
도 4는 상기 연마 입자의 안정화 상태를 도시한 것이다.
도 5는 상기 연마 입자의 불안정한 상태를 도시한 것이다.
도 6은 상기 연마 입자의 제타 전위 및 반도체 웨이퍼의 제타 전위에 대한 관계를 개략적으로 도시한 것이다.
도 7은 상기 연마 입자의 제타 전위 및 반도체 웨이퍼의 제타 전위에 대한 관계를 개략적으로 도시한 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 후술하는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 "포함", "함유", 또는 "구비"한다는 것은 특별한 기재가 없는 한 다른 구성요소를 더 포함할 수 있음을 의미한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
또한, 본 명세서에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상부에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 아울러, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 또는 "하부에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명에서 연마 입자는 무기 입자 등을 물 등의 용매에 분산시킨 것으로 정의되며, 연마 입자의 pH는 상기 물 등의 용매에 분산된 상태에서의 pH를 의미한다.
본 발명의 일 실시예에 따른 반도체 공정용 조성물은 연마입자를 포함하고, 상기 연마 입자는 pH 6에서, 제타 전위가 -50mV 내지 -10mV이고, 하기의 식 1로 표시되는 제타 전위 변화율이 6mV/pH 내지 30mV/pH일 수 있다:
[식 1]
제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
상기 반도체 공정용 조성물은 상기 식 1과 같은 제타 전위 변화율을 갖는 연마 입자를 포함함에 따라, 상기 조성물 내에서 연마 입자 간의 뭉침 현상을 방지하여, 연마 공정 상에서 발생하는 디펙 등의 결함 발생을 방지할 수 있고, 텅스텐막 및 금속 배리어막을 연마하는 반도체 공정에 적용되어 우수한 연마 성능을 구현할 수 있다.
상기 본 발명의 반도체 공정용 조성물을 이용하여, 연마 공정의 대상이 되는 반도체 웨이퍼는 도 1과 같다. 상기 도 1에 도시하는 바와 같이 실리콘 기판(10)상에 층간 절연막인 SiO2 산화막(20)을 형성하고, 상기 SiO2 산화막(20)을 식각하여 콘택홀을 형성할 수 있다.
이어서, 상기 콘택홀을 포함한 기판의 전면에 Ti/TiN(접착층/확산방지층)과 같은 금속 배리어막(30)을 형성하고, 상부에 컨택홀이 완전히 매립되도록 텅스텐(W)막(40)을 증착할 수 있다. 이후, 반도체 공정용 조성물을 이용하여 연마(Chemical Mechanical polishing) 공정으로 상기 SiO2 산화막(20) 위의 텅스텐막(40) 및 금속 배리어막(30)을 연마하여 텅스텐 플러그를 형성할 수 있다.
상기와 같은 반도체 소자의 제조 공정 중 상기 반도체 공정용 조성물은 일반적으로 연마입자 및 기타 첨가제를 포함하며, 상기 연마 입자는 대상 막질의 기계적인 연마를 위한 것이며, 기타 첨가제는 반도체 공정용 조성물의 성능을 개선하거나 보완하기 위해 포함할 수 있다.
상기 반도체 공정용 조성물은 상기 식 1의 값이 상기 범위를 만족함으로써, 연마 입자들이 높은 수준의 분산성을 나타낼 수 있어, 입자의 크기가 균일하게 분포된 연마 조성물로의 제공이 가능하게 할 수 있다.
구체적으로, 상기 본 발명의 반도체 공정용 조성물은 연마 입자가 pH가 6에서, 제타 전위가 -50mV 내지 -10mV일 수 있다. 상기와 같은 pH 6에서 제타 전위가 -50mV 내지 -10mV의 값을 갖는 연마 입자를 이용하여 연마 조성물로 제조하는 것으로, 약 산성의 연마 입자를 이용하여 연마 조성물로 제조함에 따라, 별도의 에이징(Aging) 공정을 진행하지 않고도 분산성이 우수한 연마 조성물로 제조할 수 있다. 즉 후술하는 바와 같이, 상기 연마 입자는 유기 성분으로 표면 처리될 수 있다. 상기와 같이 연마 입자를 표면 처리하기 위해, 약 산성 상태의 연마 입자를 산성 상태로 pH를 조절하며, 유기 성분과 혼합할 수 있다. 상기 혼합된 유기 성분이 연마 입자의 표면에 결합함에 의해, 연마 입자가 표면 처리될 수 있다. 상기 표면 처리 과정에서, 약 산성 상태의 연마 입자를 산성 상태로 pH가 변화되더라도, 상기 pH 변화로 인해 pH 쇼크(shock)가 발생하지 않아, 입자 간의 뭉침 현상이 발생하지 않는다.
종래, 반도체 공정용 조성물 내 포함되는 연마 입자는 강알칼리 용액에 분산된 연마 입자를 이용하며, 상기 강알칼리 상태의 연마 입자는 반도체 공정용 조성물로 제조 시 산성 용액과 혼합하고 교반하는 공정을 통해, pH를 강산성 상태로 변화시킬 수 있다. 상기 산성 용액과 혼합하며 교반하는 공정을 진행 시, 연마 입자는 급격한 pH 변화로 인해, pH 쇼크(shock)가 발생하게 되고, 이로 인해 입자 간에 뭉침 현상이 발생할 수 있다.
상기 산성 용액은 구체적으로 유기산이며, 예를 들어, 상기 유기산은 질산(nitric acid), 아세트산(acetic acid), 포름산(formic acid), 벤조산(benzoic acid), 니코틴산(nicotinic acid), 피콜린산(picolinic acid), 알라닌(alanine), 페닐알라닌(phenylalanine) 발린(valine), 류신(leucine), 이소류신(isoleucine), 아르기닌(arginine), 아스파트산(aspartic acid), 시트르산(citric acid), 아디프산(adipic acid), 숙신산(succinic acid), 옥살산(oxalic acid), 글리신(glycine), 글루탐산(glutamic acid), 글루타르산(glutaric acid), 프탈산(phthalic acid), 히스티딘(histidine), 트레오닌(threonine), 세린(serine), 시스테인(cysteine), 메티오닌(methionine), 아스파라긴(asparagine), 티로신(tyrosine), 디요오드티로신(diiodotyrosine), 트립토판(tryptophan), 프롤린(proline), 옥시프롤린(oxyproline), 에틸렌디아민테트라아세트산(EDTA), 니트로트리아세트산(NTA), 이미노디아세트산(IDA) 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있다. 일 구현예에서, 상기 유기산은 질산 또는 아세트산일 수 있으나, 상기 예시에 국한되지 않고 연마 입자가 용액 내 안정하게 분산된 상태를 유지하며, 강 산성으로 pH를 조절할 수 있는 유기산은 제한 없이 모두 사용 가능하다.
구체적으로 도 3는 본 발명의 일 실시예에 따른 연마 입자의 pH 변화에 따른 제타 전위 변화에 관한 것이다. 도 4는 연마 입자가 안정화 상태인 경우를 나타낸 것이며, 도 5는 연마 입자가 불안정한 상태로, 입자 간의 뭉침 현상을 도시한 것이다.
도 3은 연마 입자의 pH에 따른 제타 전위 변화에 관한 것으로, 연마 입자(200, 300)은 pH 변화에 의해 제타 전위 값이 음의 값에서 양의 값으로 변화(210, 220, 310, 320)될 수 있고, 연마 입자의 표면 개질에 의해 제타 전위 값이 추가로 변화(230, 330)될 수 있다.
보다 구체적으로 약산성 용액에 분산된 연마 입자(200)의 제타 전위 변화에 대해 살펴보면, 초기 약산성 용액에 분산된 연마 입자(210)는 음의 제타 전위 값을 나타낼 수 있고, 산성 용액과 혼합에 의해 강산성으로 pH가 변화된 용액에 분산된 연마 입자(220)는 제타 전위가 양의 값으로 변화될 수 있다.
또한, 강 알칼리 용액에 분산된 연마 입자(300)의 제타 전위 값에 대한 변화를 살펴보면, 초기 강 알칼리 용액에 분산된 연마 입자(310)는 음의 제타 전위 값을 나타낼 수 있고, 연마 조성물로 제조 시, 산성 용액과 혼합에 의해 강 산성으로 pH가 변화된 연마 입자(320)는 제타 전위가 양의 값으로 변화될 수 있다.
이때, 강 알칼리 용액에 분산된 연마 입자(310)는 산성 용액과 혼합 시, pH 쇼크로 반응 시간 및 연마 입자의 안정화에 장시간 소요될 수 있다.
연마 입자가 안정화 상태인 것은 도 4과 같이 입자 간에 반발력이 작용하여 일정 간격을 유지한 상태를 의미할 수 있고, 연마 입자 간에 불안정한 상태는 뭉침 현상(aggregated)을 의미할 수 있다.
강 알칼리 용액에 분산된 연마 입자는 산성 용액과 혼합 시, 급격한 pH 변화로 인해 pH 쇼크가 발생하고, 이로 인해 도 5와 같은 뭉침 현상이 발생할 수 있다. 즉, 연마 입자에 발생한 pH 쇼크로 인해 연마 입자의 안정화를 위한 에이징 공정이 필요하게 되며, 이로 인해 반도체 공정용 조성물의 제조를 위해, 추가적인 공정을 요하게 되어, 전체 공정 시간이 증가될 수 있다.
반면, 본 발명과 같이 약산성 환경 하의 연마 입자(200, 210)를 사용하게 되면, 반도체 공정용 조성물로 제조 공정 상에서 산성 용액과 혼합 시에도 pH 변화가 적고, 이로 인해 연마 입자에 pH 쇼크가 발생하지 않아, 연마 입자 간에 안정화 상태를 유지할 수 있다. 도 4와 같이 연마 입자가 안정화 상태를 유지한 상태로 연마 조성물을 제조하게 되면, 연마 입자에 대한 별도의 에이징(aging) 공정을 생략할 수도 있다.
상기 본 발명의 연마 입자는 반도체 공정용 조성물로 제조 시, 연마 입자 간에 안정화 상태가 유지되어, 일정 범위로 균일한 크기를 갖는 것을 특징으로 한다. 구체적으로, accusizer Fx Nano(PSSA 사)를 이용하여, 초기 농도가 4,000개/㎖이고, 최소 크기가 0.56㎛이며, 최대 크기는 20㎛로 희석된 반도체 공정용 조성물을 15㎖/min로 주입하여 LPC 측정한 결과, 5㎛ 초과인 입자 수는 약 100개 내지 약 700개, 약 100개 내지 약 500개, 약 100개 내지 약 450개, 약 100개 내지 약 400개일 수 있다. 3㎛ 초과인 입자 수는 약 100개 내지 약 1,100개, 약 200개 내지 약 1,000개, 약 300개 내지 약 900개, 약 400개 내지 약 900개일 수 있다. 1㎛ 초과인 입자 수는 약 1,000개 내지 약 3,400개, 약 1,200개 내지 약 3,000개, 약 1,300개 내지 약 2,800개, 약 1,500개 내지 약 2,500개일 수 있다. 상기와 같이 LPC 측정 결과, 본 발명의 반도체 공정용 조성물은 직경이 작은 연마 입자를 포함하고 있어, 연마 공정에 이용 시 반도체 웨이퍼의 표면에 디펙 등의 결함 발생을 방지할 수 있다.
상기와 같이 본 발명의 연마 입자는 pH 변화에 따른 안정화에 영향이 없고, 이는 하기의 식 1로 표시되는 제타 전위 변화율이 6mV/pH 내지 30mV/pH인 것을 특징으로 한다:
[식 1]
제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
상기 식 1에 따른 제타 전위 변화율은 6 mV/pH 내지 30 mV/pH이며, 14 mV/pH 내지 24 mV/pH 이며, 14 mV/pH 내지 19 mV/pH 이며, 14.5 mV/pH 내지 18.5 mV/pH 일 수 있다 상기 범위 내의 제타 전위 변화율을 갖는 연마 입자를 이용하여 연마 조성물로 제조하는 경우, 산성 용액과 혼합 시 pH 변화가 적고, 이로 인해 연마 입자에 pH 쇼크가 발생하지 않아, 연마 입자 간에 안정화 상태를 유지할 수 있어, 연마 조성물의 제조 효율이 상승시킬 수 있다. 또한, 연마 입자 간에 안정화 상태가 유지됨에 따라, 뭉침 현상이 발생하지 않고, 이로 인해 연마 공정에 적용 시 결함 발생을 방지할 수 있다.
상기 제타 전위 변화율은, pH가 약산성인 상태에서의 제타 전위 변화율을 확인한 것으로, 연마 조성물을 제조하기 위한 연마 입자가 초기 약산성 용액에 분산된 상태에서 산성 용액과 혼합됨에 따라, pH를 6에서 5로 변화 시 제타 전위 변화율이 약 14mV/pH 내지 약 30 mV/pH일 수 있다.
또한, 상기 본 발명의 연마 입자에 대한 pH를 5에서 4로 변화 시, 제타 전위 변화율은 약 10 mV/pH 내지 약 55 mV/pH이며, 약 15 mV/pH 내지 약 48 mV/pH이며, 약 16 mV/pH 내지 약 44 mV/pH 일 수 있다. 상기 본 발명의 연마 입자에 대한 pH를 4에서 3으로 변화 시, 제타 전위 변화율은 약 0 mV/pH 내지 약 10 mV/pH, 약 0.5 mV/pH 내지 약 6 mV/pH, 약 0.5 mV/pH 내지 약 5 mV/pH 일 수 있다. 상기 본 발명의 연마 입자에 대한 pH를 3에서 2로 변화 시, 제타 전위 변화율은 약 -5 mV/pH 내지 약 10 mV/pH, 약 -3 mV/pH 내지 약 8 mV/pH, 약 1 mV/pH 내지 약 7 mV/pH 일 수 있다. 상기 본 발명의 연마 입자에 대한 pH를 2에서 1로 변화 시, 제타 전위 변화율은 약 -5 mV/pH 내지 약 10 mV/pH, 약 -3 mV/pH 내지 약 8 mV/pH, 약 -2 mV/pH 내지 약 6 mV/pH 일 수 있다. 상기와 같은 제타 전위 변화율을 만족하게 되면, 반도체 공정용 조성물 내 연마 입자는 뭉침 현상이 발생되지 않고, 안정화 상태로 포함되어, 연마 공정에 적용 시 우수한 연마 성능을 제공할 뿐 아니라, 연마 공정 상에서의 결함 발생을 방지할 수 있다.
본 발명의 연마 입자는 하기의 식 2로 표시되는 제타 전위 변화율이 14mV/pH 내지 40mV/pH인 것을 특징으로 한다:
[식 2]
제타 전위 변화율 = |(Z6-Z4)/(p6-p4)|
여기서, 상기 p6은 pH 6이고, 상기 p4는 pH 4이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z4는 상기 pH 4에서의 제타 전위이다.
상기 식 2에 의한 제타 전위 변화율은 약 14mV/pH 내지 약 40mV/pH이며, 약 20mV/pH 내지 38mV/pH이며, 약 22mV/pH 내지 약 35mV/pH일 수 있다. 전술한 바와 같이 본 발명의 연마 입자는 약산성의 상태로 제공되어, 반도체 공정용 조성물로 제조되는 바, 상기 약산성 상태에서, 유기산의 공급에 의해 pH가 변화되면, 연마 입자의 제타 전위도 변화될 수 있다. 도 3에 의하면, 약 산성의 연마입자(210)은 pH가 6이며, 반도체 공정용 조성물로 제조 시, pH가 4로 변화(220)될 수 있다. 상기와 같은 pH 변화에 의해, 연마 입자는 제타 전위 값에 변화가 나타나게 되며, 제타 전위 값의 변화 정도에 따라, pH 쇼크의 발생 여부가 결정되는 것이지만, 도 3에 나타낸 바와 같이 상기 식 2의 범위를 충족하는 경우는, 연마 입자가 pH 변화에 의해 별도의 pH 쇼크가 나타나지 않음을 의미할 수 있다. 또한, 상기의 범위 값을 만족함에 따라, 반도체 공정용 조성물 내 연마 입자는 뭉침 현상이 발생되지 않고, 안정화 상태로 포함되어, 연마 공정에 적용 시 우수한 연마 성능을 제공할 뿐 아니라, 연마 공정 상에서의 결함 발생을 방지할 수 있다.
상기와 같이 본 발명의 연마 입자는 하기의 식 3로 표시되는 제타 전위 변화율이 8mV/pH 내지 20mV/pH인 것을 특징으로 한다:
[식 3]
제타 전위 변화율 = |(Z6-Z1)/(p6-p1)|
여기서, 상기 p6은 pH 6이고, 상기 p1는 pH 1이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z1는 상기 pH 1에서의 제타 전위이다.
상기 식 3에 의한 제타 전위 변화율은 약 8mV/pH 내지 약 20mV/pH이며, 약 8mV/pH 내지 18mV/pH이며, 약 8mV/pH 내지 약 16mV/pH일 수 있다. 상기 식 3은 약산성의 연마 입자가 강산성의 연마 입자로 상태가 변화함에 따른 제타 전위 변화율에 관한 것으로, 상기 범위 내를 충족하는 경우, 약산성 상태의 연마 입자 및 강산성 상태의 연마 입자가 모두 분산성이 우수함을 의미할 수 있다. 상기 범위와 같이 약산성 상태에서의 연마 입자에 대한 제타 전위 값과 강산성 상태에서의 연마 입자에 대한 제타 전위 값의 변화 정도를 나타내는 경우, 반도체 공정용 조성물 내에서 연마 입자의 분산성이 우수하여, 입자 간의 뭉침이 발생하지 않아, 앞서 설명한 바와 같이 연마 입자 간에 안정화 상태를 유지하여, 일정 범위로 균일한 크기를 나타낼 수 있다.
상기와 같이 본 발명의 연마 입자는 하기의 식 4로 표시되는 제타 전위 변화율이 9.5mV/pH 내지 20mV/pH인 것을 특징으로 한다:
[식 4]
제타 전위 변화율 = |(Z6-Z2)/(p6-p2)|
여기서, 상기 p6은 pH 6이고, 상기 p2는 pH 2이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z2는 상기 pH 2에서의 제타 전위이다.
상기 식 4에 의한 제타 전위 변화율은 약 9.5mV/pH 내지 약 20mV/pH이며, 약 9.5mV/pH 내지 19mV/pH이며, 약 9.5mV/pH 내지 약 18mV/pH일 수 있다. 약산성 상태의 연마 입자를 연마 조성물로 제조하기 위해, 강산성 상태의 연마 입자로 제조 시, 상기 식 4의 범위의 제타 전위 변화를 나타내는 경우, pH 변화로 인한 쇼크가 발생하지 않아, 입자의 뭉침을 방지하기 위한 별도의 공정이 필요하지 않아, 제조 공정을 단순하게 하여, 생산 효율을 높일 수 있고, 상기 연마 입자를 포함하는 반도체 공정용 조성물은 연마 공정에 이용 시, 대상 막질에 대한 연마율이 우수하며, 디펙 등의 결함을 방지할 수 있다.
또한, 상기와 같이 본 발명의 연마 입자는 공정 상에서의 pH 6에서 pH 4로 pH 변화에 의한 제타 전위 변화가 약 31mV 내지 약 75mV이며, 약 35mV 내지 약 68mV이며, 약 35mV 내지 약 65mV 일 수 있다. 앞서 설명한 바와 같이 본 발명의 연마 입자는 pH가 6인 약 산성 상태의 연마 입자를 이용하여, pH가 4인 약 산성 상태로 pH를 변화시켜 반도체 공정용 조성물을 제조하는 것으로, 상기 pH의 변화 정도에 따라, 제타 전위가 변화되고, 이는 상기 범위 내에서 변화될 수 있다. 이는 반도체 공정용 조성물을 제조하기 위한 공정 상에서 연마 입자의 pH 변화에 따른 pH 쇼크의 발생을 방지할 수 있는 제타 전위 변화를 의미하는 것으로, 상기 범위 내에서 pH의 변화에 따라 제타 전위가 변화 시에도 연마 입자에 쇼크가 발생하지 않아, 반도체 공정용 조성물로 제공 시 우수한 분산성을 나타낼 수 있어, 연마 공정에 적용 시 우수한 연마 성능을 제공할 뿐 아니라, 연마 공정 상에서의 결함 발생을 방지할 수 있다.
구체적으로, 반도체 웨이퍼의 화학기계연마에 적용되어 연마 평탄성 측면에서 우수한 효과를 구현할 뿐 아니라, 디펙과 같은 결함 발생을 최소화할 수 있다. 상기 반도체 공정용 조성물은 반도체 웨이퍼에 대한 연마 공정에 적용되어, 텅스텐막 및 금속 배리어막에 대해 현저히 향상된 연마 성능을 발휘할 수 있다.
즉, 본 발명의 반도체 공정용 조성물은 반도체 공정용 조성물은 텅스텐막 및 금속 배리어막을 포함하는 반도체 웨이퍼에 대해, 디펙과 같은 결함 발생을 방지함과 동시에 연마 성능을 목적 수준으로 달성할 수 있다.
본 발명의 일 실시예에 따른 연마 입자는 상기 반도체 공정용 조성물 중의 상기 연마 입자의 제타 전위 값이 양(+)의 값을 나타내도록 표면 처리된 입자를 포함할 수 있다. 구체적으로, 상기 연마 입자는 pH가 4일 때, 제타 전위가 양(+)의 제타 전위 값을 갖도록 표면 처리되는 것이며, 이때 제타 전위는 제타 전위가 약 10mV 내지 약 50mV이며, 바람직하게는 약 15mV 내지 약 45mV이며, 보다 바람직하게는 약 20mV 내지 약 40mV일 수 있다.
앞서 설명한 본 발명의 반도체 공정용 조성물에 포함된 연마 입자는 제타 전위 값이 양(+)의 값을 갖도록 표면 처리된 것을 특징으로 하며, 이러한 특징으로 인해, 디펙과 같은 결함 발생을 방지할 수 있다.
도 5와 같이, 제타 전위 값이 양(+)의 값을 갖도록 표면 처리된 연마 입자를 포함하는 반도체 공정용 조성물은 반도체 웨이퍼와의 흡착 효율이 우수하여, 연마 성능을 향상시킬 수 있다. 구체적으로, 반도체 웨이퍼의 표면은 제타 전위 값이 음(-)의 값을 갖는다. 상기와 같이 반도체 웨이퍼의 표면이 음의 제타 전위를 나타내고 있어, 양의 제타 전위를 갖는 연마 입자를 사용하게 되면, 정전기적 인력에 의해 반도체 웨이퍼 및 연마 입자 간의 흡착 효율이 향상될 수 있다. 상기와 같은 흡착 효율의 향상에 따라, 화학적 결합(Chemical bonding)이 쉽게 형성되고, 기계적 마모가 쉽게 일어날 수 있게 하여, 대상 막질의 제거를 용이하게 할 수 있다.
또한, 상기 제타 전위 값이 양의 값을 갖도록 표면 처리된 연마 입자는 음의 제타 전위를 나타내는 반도체 웨이퍼와 정전기적 인력에 의해 쉽게 결합할 수 있으나, 상기와 같은 결합은 반도체 웨이퍼 및 연마 패드의 압착 및 회전에 의해 쉽게 떨어질 수 있다.
반면, 도 6과 같이 제타 전위 값이 음(-)의 값을 갖는 연마 입자를 포함하는 반도체 공정용 조성물은 제타 전위가 음의 값을 갖는 반도체 웨이퍼와 정전기적 반발이 발생 할 수 있다. 따라서, 도 6에서 표현되는 연마 입자는 반도체 웨이퍼와 흡착되지 않을 수 있고, 이로 인해 기계적 마모가 쉽게 일어나지 못하거나 대상 막질의 제거가 용이하지 않을 수 있다.
보다 구체적으로 상기 연마 입자는 무기 입자를 포함할 수 있고, 상기 무기 입자는 적어도 1종의 유기 성분으로 표면 처리된 입자를 포함할 수 있다.
일 구현예에서, 상기 무기 입자의 표면 처리를 위한 상기 적어도 1종의 유기 성분은 예를 들어, 아미노 실란(Amino silane), 알콕시 실란(Alkoxy silane), 에톡시 실란(Ethoxy, silane), 에폭시 실란(Epoxy silane) 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있다. 상기 유기 성분은 아미노 실란일 수 있으며, 상기 아미노 실란은 보다 구체적으로 3-아미노프로필트리에톡시실란(APTES), 3-아미노프로필트리메톡시실란(APTMS), 3-글리시독시프로필트리메톡시실란(GPTMS), 3-글리시독시프로필메틸디메톡시실란(GPDMS), 3-아미노프로필메틸디에톡시실란(APDES), 3-메르캅토프로필트리메톡시실란(MrPTMS), 3-메르캅토프로필트리메틸디메톡시실란(MrPDMS), 3-메타크릴록시프로필트리메톡시실란(MPTMS), 3-메타크릴록시프로필메틸디메톡시실란(MPDMS) 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있다.
일 구현예에서, 상기 무기 입자는 실리카(Silica, SiO2)를 포함하고, 상기 무기 입자의 표면 처리에 적용된 적어도 1종의 유기 성분은 아미노 실란 또는 에폭시 실란을 포함할 수 있다. 산성 용액에 분산된 연마 입자는 양의 제타 전위 값을 갖는 것을 특징으로 한다. 그 결과, 상기 표면이 음의 제타 전위를 나타내는 반도체 웨이퍼의 표면에 흡착이 용이하고, 기계적 마모가 용이하여 대상 막질에 대한 연마율을 높일 수 있다.
상기 본 발명의 연마 입자는 유기 성분으로 표면 처리하기 위해, 연마 입자 100 중량부에 대하여, 유기 성분 약 0.01 중량부 내지 약 1 중량부 및 유기산 약 0.01 중량부 내지 약 1 중량부를 포함하며, 바람직하게는 유기 성분 약 0.05 중량부 내지 약 0.8 중량부 및 유기산 약 0.05 중량부 내지 약 0.8 중량부를 포함하며, 보다 바람직하게는 유기 성분 약 0.1 중량부 내지 약 0.8 중량부 및 유기산 약 0.05 중량부 내지 약 0.5 중량부를 포함할 수 있다. 상기 범위로 포함함에 따라, 연마 입자의 pH 조절 시 분산성이 향상되고, 상기 연마 입자가 양의 제타 전위를 나타낼 수 있어, 반도체 공정용 조성물로 제조 후, 반도체 소자의 제조 공정에 적용 시, 연마 성능을 향상시킬 수 있고, 디펙 등과 같은 결함 발생을 방지할 수 있다.
다른 구현예에서, 상기 연마 입자는 유무기 복합 입자를 포함할 수 있고, 상기 유무기 복합 입자는 예를 들어, 고분자 수지를 포함하는 코어; 및 상기 코어의 표면에 배치된 무기 성분을 포함하는 쉘로 이루어진 코어-쉘 구조의 입자일 수 있다.
상기 유무기 복합 입자의 코어는 고분자 수지로 예를 들어, 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA) 수지, 폴리스티렌(Polystyrene, PS) 수지 등을 포함할 수 있다. 상기 쉘의 무기 성분은, 예를 들어, 실리카, 실리카(Silica, SiO2), 세리아(Ceria, CeO2), 알루미나(Alumina, Al2O3), 티타니아(Titania, TiO2), 지르코니아(Zirconia, ZrO2), 게르마니아(GeO2) 등을 포함할 수 있다.
상기 연마 입자에 포함된 입자들은 예를 들어, 평균 입경(D50)이 약 5nm 내지 약 150nm일 수 있고, 예를 들어, 약 5nm 내지 약 100nm일 수 있고, 예를 들어, 약 5nm 내지 약 80nm일 수 있고, 예를 들어, 약 10nm 내지 약 80nm일 수 있고, 예를 들어, 약 30nm 내지 약 50nm, 예를 들어, 약 30nm 내지 약 45nm, 예를 들어, 약 34nm 내지 약 44nm일 수 있다. 이와 같은 크기의 연마 입자를 적용함으로써 상기 반도체 공정용 조성물이 상기 식 1의 조건을 만족하기에 보다 유리할 수 있다.
예를 들어, 상기 연마 입자는 이의 입자 분포에 있어서 10% 누적 질량 입자 크기 분포 직경(D10)이 약 5nm 내지 약 50nm, 예를 들어, 약 5nm 내지 약 35nm, 예를 들어, 약 10nm 내지 약 35nm, 예를 들어, 약 20nm 내지 약 35nm, 예를 들어, 약 23nm 내지 약 33nm일 수 있다.
예를 들어, 상기 연마 입자는 이의 입자 분포에 있어서 90% 누적 질량 입자 크기 분포 직경(D90)이 약 40nm 내지 약 150nm, 예를 들어, 약 40nm 내지 약 100nm, 예를 들어, 약 45nm 내지 약 80nm, 예를 들어, 약 45nm 내지 약 65nm, 예를 들어, 50nm 내지 약 60nm일 수 있다.
예를 들어, 상기 연마 입자는 이의 입자 분포에 있어서 10% 누적 질량 입자 크기 분포 직경(D10)이 약 23nm 내지 약 33nm일 수 있고, 50% 누적 질량 입자 크기 분포 직경(D50)이 약 34nm 내지 약 44nm일 수 있고, 90% 누적 질량 입자 크기 분포 직경(D90)이 약 50nm 내지 약 60nm일 수 있다.
상기 연마 입자는 이의 입자 분포에 있어서 1.10 ≤ D90/D50 ≤ 1.80, 예를 들어, 1.50 ≤ D90/D10 ≤ 2.70, 예를 들어, 1.00 ≤ D50/D10 ≤ 2.00의 조건을 만족할 수 있다. 이와 같은 입자 분포를 갖는 연마 입자를 적용함으로써 상기 반도체 공정용 조성물이 상기 식 1의 값을 소정의 범위로 만족시키기에 보다 유리할 수 있고, 이에 상응하는 우수한 연마 결과를 산출하기에 보다 유리할 수 있다.
상기 연마 입자의 입도 분포를 측정하는 방법은 특별히 제한되지 아니하며, 해당 기술 분야에서 나노(nm) 크기 수준의 입자 파우더에 대한 입도 분석을 위해 사용되는 임의의 범용적인 장비를 이용하여 도출할 수 있다.
상기 반도체 공정용 조성물은 앞서 설명한 연마 입자 이외에 적어도 1종의 첨가제를 포함할 수 있다. 상기 적어도 1종의 첨가제는 주로 화학적인 반응을 통하여 연마 대상의 표면 상태를 연마에 적합하게 조절하는 역할을 수행할 수 있다.
상기 적어도 1종의 첨가제는, 예를 들어, 유기산을 포함할 수 있다. 상기 유기산은 텅스텐 이온 등의 금속 이온을 트랩(trap)하는 착화제로 기능할 수 있다. 상기 착화제는 산화제에 의해 산화된 금속 산화물을 킬레이션하는 역할을 한다. 즉, 금속 산화물과의 킬레이트 반응으로 산화된 금속 산화물이 피연마층인 금속막층에 재흡착되는 것을 억제하여, 금속막에 대한 연마 속도를 증가시키고 표면 결함(defect)을 감소시킬 수 있다. 예를 들어, 상기 유기산은 아세트산(acetic acid), 포름산(formic acid), 벤조산(benzoic acid), 니코틴산(nicotinic acid), 피콜린산(picolinic acid), 알라닌(alanine), 페닐알라닌(phenylalanine) 발린(valine), 류신(leucine), 이소류신(isoleucine), 아르기닌(arginine), 아스파트산(aspartic acid), 시트르산(citric acid), 아디프산(adipic acid), 숙신산(succinic acid), 옥살산(oxalic acid), 글리신(glycine), 글루탐산(glutamic acid), 글루타르산(glutaric acid), 프탈산(phthalic acid), 히스티딘(histidine), 트레오닌(threonine), 세린(serine), 시스테인(cysteine), 메티오닌(methionine), 아스파라긴(asparagine), 티로신(tyrosine), 디요오드티로신(diiodotyrosine), 트립토판(tryptophan), 프롤린(proline), 옥시프롤린(oxyproline), 에틸렌디아민테트라아세트산(EDTA), 니트로트리아세트산(NTA), 이미노디아세트산(IDA) 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있다. 일 구현예에서, 상기 유기산은 글리신을 포함할 수 있다.
상기 적어도 1종의 첨가제는, 예를 들어, 폴리올을 포함할 수 있다. 상기 폴리올은 피연마면에 연마 입자가 흡착되거나, 스크래치 등과 같은 결함의 발생을 억제할 수 있고, 반도체 공정용 조성물 내에서의 분산성을 향상시킬 수 있다. 예를 들어, 상기 폴리올은 폴리비닐알코올, 셀룰로오즈, 솔비톨, 에틸렌 글리콜 모노메틸에테르, 에틸렌 글리콜 모노에틸에테르, 에틸렌 글리콜 디에틸에테르, 에틸렌 글리콜 모노부틸에테르, 디에틸렌 글리콜 모노메틸에테르, 디에틸렌 글리콜 디에틸에테르, 디에틸렌 글리콜 모노부틸에테르, 프로필렌 글리콜 모노메틸에테르, 프로필렌 글리콜 모노메틸에테르 아세테이트, 글리세린 모노메틸에테르, 글리세린 디메틸에테르, 그리센디 에틸에테르, 글리세린 트리에틸에테르 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있다. 일 구현예에서, 상기 폴리올은 솔비톨을 포함할 수 있다.
상기 적어도 1종의 첨가제는 불소계 계면 활성제일 수 있다. 상기 불소계 계면활성제를 포함함으로 인해, 상기 반도체 공정용 조성물이 연마 공정에 적용되기 전; 및/또는 상기 연마 공정에 적용 중에 상기 연마 입자의 연마 대상 표면에 대한 과도한 흡착을 효과적으로 방지할 수 있다. 또한, 불소를 포함함에 따라 상기 반도체 공정용 조성물 중의 세균 및 곰팡이 번식 등을 방지하여 장기간 보관 안정성을 향상시키는 이점을 얻을 수 있다.
상기 본 발명의 계면활성제는 구체적으로, 비앤오켐사의 BNO-BS-BOH, Chemourstm 사의 FS-30, FS-31, FS-34, ET-3015, ET-3150, ET-3050, Capstone FS-3100 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으나, 연마 공정에서 탄소 잔여물이 반도체 기판의 표면에 과도하게 흡착되는 것을 방지하는 역할을 하는 물질이면 특별히 제한되지 않는다.
상기 본 발명의 계면활성제는 비이온성 계면활성제로, 비이온성 불소계 고분자 화합물을 포함하는 계면활성제를 단독으로 사용할 수도 있으며, 다른 비이온성 계면활성제와 혼합하여 사용도 가능하다.
상기 비이온성 계면활성제는 폴리에틸렌글리콜(polyethylen glycol), 폴리프로필렌글리콜(polypropylene glycol), 폴리에틸렌-프로필렌 공중 합체(polyethylene-propylene copolymer), 폴리알킬 옥사이드(polyalkyl oxide), 폴리옥시에틸렌 옥사이드 (polyoxyethylene oxide; PEO), 폴리에틸렌 옥사이드(polyethylene oxide), 폴리프로필렌 옥사이드(polypropylene oxide), 불소계 계면활성제는 술폰산 나트륨 불소계 계면활성제(sodium sulfonate fluorosurfactant), 인산 에스테르 불소계 계면활성제(phosphate ester fluorosurfactant), 산화 아민 불소계 계면활성제(amine oxide fluorosurfactant), 베타인 불소계 계면활성제(betaine fluorosurfactant), 카르복시산 암모늄 불소계 계면활성제(ammonium carboxylate fluorosurfactant), 스테아르산 에스테르 불소계 계면활성제(stearate ester fluorosurfactant), 4급 암모늄 불소계 계면활성제(quaternary ammonium fluorosurfactant), 에틸렌옥사이드/프로필렌옥사이드 불소계 계면활성제(ethylene oxide/propylene oxide fluorosurfactant) 및 폴리옥시에틸렌 불소계 계면활성제(polyoxyethylene fluorosurfactant)로 이루어진 군에서 선택될 수 있다.
상기 적어도 1종의 첨가제는 pH 조절제를 더 포함할 수 있다. 상기 pH 조절제는 예를 들어, 염산(HCl), 인산(H3PO4), 황산(H2SO4), 질산(HNO3), 수산화암모늄(NH4OH), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있다. 상기 적어도 1종의 첨가제가 pH 조절제를 포함하는 경우, 상기 전체 반도체 공정용 조성물의 중량 대비 약 0.01 중량% 내지 약 5 중량%로 포함할 수 있다.
상기 반도체 공정용 조성물은 전술한 각 성분들 이외의 용매를 포함할 수 있다. 상기 용매는 예를 들어, 물(H2O)일 수 있고, 구체적으로 초순수가 적용될 수 있다.
상기 반도체 공정용 조성물은, 연마 입자 약 1 중량% 내지 10 중량%, 폴리올 약 0.5 중량% 내지 약 5 중량%, 유기산 약 0.01 중량% 내지 1 중량% 및 나머지 용매를 포함하며, 바람직하게는 연마 입자 약 1 중량% 내지 8 중량%, 폴리올 약 0.5 중량% 내지 약 4 중량%, 유기산 약 0.01 중량% 내지 0.8 중량% 및 나머지 용매를 포함하며, 보다 바람직하게는 연마 입자 약 1 중량% 내지 5 중량%, 폴리올 약 1 중량% 내지 약 4 중량%, 유기산 약 0.05 중량% 내지 0.8 중량% 및 나머지 용매를 포함할 수 있다. 상기 범위 내에서 포함하는 경우, 피연마면에 연마 입자가 흡착되는 것을 방지할 수 있고, 결함 발생을 방지할 수 있고, 연마 속도, 반도체 공정용 조성물의 분산 안정성 및 피연마면에 대하여 우수한 평탄성을 구현하기에 보다 유리할 수 있다.
상기 반도체 공정용 조성물은 고형분 함량이 약 5중량% 내지 약 20중량%일 수 있다. 상기 고형분 함량이 지나치게 적을 경우, 실리콘 산화막에 대한 연마율이 충분히 확보되지 않을 우려가 있으며, 지나치게 많을 경우, 상기 연마 입자의 응집 등에 의한 결함 발생의 우려가 있다. 즉, 상기 반도체 정용 조성물이 전술한 각 성분들과 상기 용매를 포함하면서, 상기 범위의 고형분 함량을 만족하는 경우, 상기 반도체 공정용 조성물을 연마 공정에 적용할 때 균일한 유량으로 주입하기에 유리할 수 있으며, 또한, 상기 반도체 공정용 조성물의 유통 및 저장 과정에서 균일한 분산성 및 저장 안정성을 확보하기에 유리할 수 있다.
본 발명의 다른 일 실시예에서, 반도체 공정용 조성물의 제조 방법은 pH가 6이며, 제타 전위가 -50mV 내지 -10mV인 연마입자에 산성 용액을 첨가하여 pH 2 내지 pH 4로 조절하는 단계; 및 상기 pH가 조절된 연마 입자를 교반하며, 상기 연마 입자에 유기 성분 및 유기산을 첨가하는 단계를 포함할 수 있다. 상기 연마 입자는 하기의 식 1로 표시되는 제타 전위 변화율이 6mV/pH 내지 30mV/pH 일 수 있다:
[식 1]
제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
상기 본 발명의 반도체 공정용 조성물을 제조하기 위해선, 앞서 설명한 바와 같이, 약산성의 용액에 분산된 연마 입자를 이용한다. 상기 연마 입자는 약산성인 pH 6에서 제타 전위가 약 -50mV 내지 약 -10mV이며, 약 -40mV 내지 약 -12mV이며, 약 -35mV 내지 약 -19mV이며, 약 -20.5mV 내지 약 -30mV일 수 있다. 상기 범위 내의 제타 전위 값을 가지는 연마 입자는, 산성 용액의 혼합에 의해 pH가 변화되더라도, 연마 입자의 pH 쇼크가 발생하지 않아, 안정화된 상태로 연마 조성물로 제조가 가능하다.
구체적으로, 상기 식 1에 따른 제타 전위 변화율은 6 mV/pH 내지 30 mV/pH이며, 14 mV/pH 내지 24 mV/pH이며, 14 mV/pH 내지 19 mV/pH 이며, 14.5 mV/pH 내지 18.5 mV/pH 일 수 있다. 상기와 같이 식 1의 값이 본 발명의 범위를 만족하는 것은, 산성 용액과의 혼합에 의해서도 연마 입자 간의 안정화 상태를 유지함을 의미하는 것이며, 상기 범위 내로 포함 시, 연마 조성물로 제조 공정 상에서 산성 용액과 혼합 시에도 pH 변화가 적고, 이로 인해 연마 입자에 pH 쇼크가 발생하지 않아, 연마 입자 간에 안정화 상태를 유지할 수 있어, 연마 조성물의 제조 효율이 상승시킬 수 있다. 또한, 연마 입자 간에 안정화 상태가 유지됨에 따라, 뭉침 현상이 발생하지 않고, 이로 인해 연마 공정에 적용 시 결함 발생을 방지할 수 있다.
상기 연마 입자는, 교반 공정을 진행하며, 동시에 유기산을 첨가하여 pH를 2 내지 4의 강 산성으로 pH를 낮춘다. 이후, 교반 공정을 진행하며, 유기 성분 및 유기산을 첨가하여, 연마 입자의 표면에 유기 성분이 결합될 수 있도록 한다.
상기 연마 입자 간에 안정화 상태를 유지하고, 입자의 표면에 유기 성분을 결합시키기 위해선, 상기 교반 공정의 진행 시, 1,500 rpm 내지 2,000rpm의 속도로 진행하며, 바람직하게는 1,600 rpm 내지 1,900 rpm이며, 보다 바람직하게는 1,600 rpm 내지 1,800 rpm일 수 있다. 상기 범위 내에서 빠르게 교반 공정을 진행함에 따라, 연마 입자의 제타 전위에 의해, 입자 간 안정화 상태를 유지하며, 입자의 표면에 유기 성분을 용이하게 결합시킬 수 있다. 또한, 앞서 설명한 바와 같이 연마 입자 간에 안정화 상태가 유지됨에 따라, 우수한 분산 특성을 나타낼 수 있다.
상기 아민계 표면 결합제가 결합된 연마 입자는 이온 교환막을 통해, 분리하며, 분리된 아민계 표면 결합제가 결합된 연마 입자는 반도체 공정용 조성물로 제조될 수 있다.
상기 연마 입자는 적어도 1종의 첨가제와 혼합으로 반도체 공정용 조성물로 제조될 수 있다. 상기 적어도 1종의 첨가제는 주로 화학적인 반응을 통하여 연마 대상의 표면 상태를 연마에 적합하게 조절하는 역할을 수행할 수 있다.
상기 1종 이상의 첨가제는 앞서 설명한 바와 같이 유기산, 폴리올, 불소계 계면활성제 및 용매를 포함할 수 있다. 또한, 상기 첨가제는 pH 조절제, 아졸류 화합물, 인산계 화합물 등을 추가로 포함할 수 있다.
상기 첨가제에 대한 설명은 앞서 전술한 사항이 반도체 공정용 조성물의 제조 방법에도 동일하게 통합 해석 적용될 수 있다.
본 발명의 다른 일 실시예에서, 반도체 소자의 제조 방법은 연마면이 구비된 연마패드가 장착된 정반을 준비하는 단계; 연마 대상을 수용한 캐리어를 준비하는 단계; 상기 정반 및 상기 캐리어를 회전시키되, 상기 연마패드의 연마면과 상기 연마 대상의 피연마면이 서로 맞닿도록 배치한 상태에서 회전시키는 단계; 및 상기 연마면 상에 반도체 공정용 조성물을 공급하는 단계;를 포함하고, 상기 반도체 공정용 연마 조성물은 연마 입자; 및 적어도 1종의 첨가제를 포함하고, 상기 연마 입자는 하기의 식 1로 표시되는 제타 전위 변화율이 6mV/pH 내지 30mV/pH일 수 있다:
[식 1]
제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
상기 반도체 공정용 조성물 및 상기 식 1에 연관된 사항은 모두 상기 반도체 공정용 조성물에 관하여 전술한 바와 동일하다.
도 4은 본 발명의 일 실시예에 따른 상기 반도체 소자의 제조방법에 관한 구성을 개략적으로 도시한 것이다. 도 4를 참조할 때, 상기 반도체 소자의 제조방법은 연마면이 구비된 연마패드(110)가 장착된 정반(120)을 준비하는 단계; 및 연마 대상(130)을 수용한 캐리어(160)를 준비하는 단계를 포함할 수 있다.
상기 반도체 소자의 제조방법에 있어서, 상기 연마 대상(130)은 도 1과 같은 구조를 갖는 반도체 웨이퍼일 수 있다. 구체적으로, 실리콘 기판상에 층간 절연막인 SiO2 산화막을 형성하고, 상기 SiO2 산화막을 식각하여 콘택홀을 형성한다.
이어서, 상기 콘택홀을 포함한 기판의 전면에 Ti/TiN(접착층/확산방지층)과 같은 금속 배리어막을 형성하고, 상부에 컨택홀이 완전히 매립되도록 텅스텐(W)막을 증착한다. 이후, 반도체 공정용 조성물을 이용하여 연마(Chemical Mechanical polishing) 공정으로 상기 SiO2 산화막 위의 텅스텐막 및 금속 배리어막을 연마하여 텅스텐 플러그를 형성한다.
상기 본 발명의 반도체 공정용 조성물은 상기 연마 공정에 적용되어, 상기 SiO2 산화막 위의 텅스텐막 및 금속 배리어막을 연마하여 텅스텐 플러그를 형성하기 위한 것으로, 텅스텐막 및 금속 배리어막에 대한 연마 성능이 우수하며, 디펙 등과 같은 결함 발생을 최소화할 수 있다.
도 1 및 도 2를 참조할 때, 상기 연마 대상(130)은 텅스텐막(40) 및 금속 배리어막(30)을 갖는 반도체 웨이퍼일 수 있고, 상기 반도체 웨이퍼는 기판(10); SiO2 산화막(20); 상기 SiO2 산화막 위에 Ti/TiN(접착층/확산방지층)과 같은 금속 배리어막(30) 및 상기 금속 배리어막 위에 텅스텐막(40)을 포함할 수 있다. 상기 SiO2 산화막(20)은 기판(10) 상에 1,000 내지 2,000Å의 두께로 형성되며, 상기 SiO2 산화막(20)을 식각하여 콘택홀을 형성한다.
도 2를 참조할 때, 상기 반도체 소자의 제조방법은 상기 정반(120) 및 상기 캐리어(160)를 회전시키되, 상기 연마패드(110)의 연마면과 상기 연마 대상(130)의 피연마면이 서로 맞닿도록 배치한 상태에서 회전시키는 단계를 포함할 수 있다.
상기 연마패드(110)는 이의 연마면이 최상부면이 되도록 상기 정반(120) 상에 장착되며 상기 연마 대상(130)은 이의 피연마면이 최하부면이 되도록 상기 캐리어(160)에 수용됨으로써 상기 연마면과 상기 피연마면이 서로 맞닿도록 배치될 수 있다. 상기 연마면과 상기 피연마면이 서로 맞닿는다는 것은, 직접적으로 물리적 접촉되는 경우뿐만 아니라, 상기 반도체 공정용 조성물 중의 상기 연마 입자 등을 매개로 간접적으로 접촉되는 경우도 포함되는 것으로 해석될 수 있다.
상기 정반(120)이 회전함에 따라 상기 연마패드(110)도 실질적으로 동일한 궤적 및 속도로 회전하며, 상기 캐리어(160)가 회전함에 따라 상기 연마 대상(130)도 실질적으로 동일한 궤적 및 속도로 회전하게 된다. 상기 정반(120) 및 상기 캐리어(160)는 서로 동일한 방향으로 회전할 수도 있고, 상이한 방향으로 회전할 수도 있다.
본 발명의 일 실시예에서, 상기 정반(120) 및 상기 캐리어(160)의 회전 속도는 각각 약 10rpm 내지 약 500rpm일 수 있고, 예를 들어, 약 30rpm 내지 약 200rpm일 수 있다. 상기 정반(120) 및 상기 캐리어(160)가 각각 상기 범위의 회전 속도로 회전하는 경우, 이의 원심력에 의한 상기 연마면 및 상기 피연마면의 마찰 거동이 상기 연마면 상에 공급되는 상기 반도체 공정용 조성물과 상호 연계되어, 상기 피연마면에 대하여 연마 평탄성 확보 효과를 얻도록 할 수 있다.
본 발명의 일 실시예에서, 상기 캐리어(160)의 회전 속도가 상기 정반(120)의 회전 속도보다 클 수 있다. 상기 캐리어(160)를 상기 정반(120) 대비 높은 속도로 회전시킴으로써 연마 안정성을 확보함과 동시에 상기 연마 대상(130)의 피연마면이 결함(Defect) 없이 연마되기에 유리할 수 있다.
본 발명의 일 실시예에서, 상기 반도체 소자의 제조방법은 상기 정반(120) 및 상기 캐리어(160)를 회전시키되, 상기 캐리어(160)의 상기 연마면에 대한 가압 조건 하에서 회전시킬 수 있다. 상기 캐리어(160)가 소정이 압력 조건 하에서 상기 연마면에 대해 가압됨으로써 상기 연마 대상(130)의 피연마면이 상기 연마패드(110)의 연마면과 직접 접촉 연마될 때; 및 상기 반도체 공정용 조성물(150)을 매개로 간접 접촉 연마될 때; 모두 우수한 연마 성능을 구현할 수 있다. 예를 들어, 상기 캐리어(160)가 상기 연마면에 가압되는 하중은 약 0.01psi 내지 약 20psi일 수 있고, 예를 들어, 약 0.1psi 내지 약 15psi일 수 있다
도 2를 참조할 때, 상기 반도체 소자의 제조방법은 상기 연마면 상에 반도체 공정용 조성물(150)을 공급하는 단계를 더 포함할 수 있다. 보다 구체적으로, 상기 반도체 공정용 조성물(150)은 공급 노즐(140)을 통하여 상기 연마면 상에 공급될 수 있다.
본 발명의 일 실시예에서, 상기 공급 노즐(140)을 통하여 분사되는 상기 반도체 공정용 조성물(150)의 유량은 약 10mL/min 내지 약 1,000mL/min일 수 있고, 예를 들어, 약 10mL/min 내지 약 800mL/min일 수 있고, 예를 들어, 약 50mL/min 내지 약 500mL/min일 수 있다. 상기 반도체 공정용 조성물(150)이 상기 범위의 유량으로 상기 연마면 상에 공급되는 경우, 이를 매개로 한 상기 연마면과 상기 피연마면 사이의 마찰 거동이 상기 피연마면의 연마 성능을 향상시키는 데 보다 유리할 수 있다. 보다 구체적으로, 상기 반도체 웨이퍼의 구조에 의하여 텅스텐막 및 금속 배리어막을 포함하는 연마면에 대한 연마 결과에 있어서 연마 성능이 우수하고, 디펙 등과 같은 결함 발생을 방지할 수 있다.
상기 반도체 공정용 조성물은 연마 입자; 및 적어도 1종의 첨가제를 포함할 수 있고, 상기 연마 입자 및 상기 적어도 1종의 첨가제에 관한 사항은 상기 반도체 공정용 조성물에 대하여 설명한 바와 동일하다. 즉, 상기 반도체 공정용 조성물에 관하여 상술한 상기 연마 입자 및 상기 적어도 1종의 첨가제에 대한 모든 구체 예시와 이들의 기술적 이점은 상기 반도체 제조방법에 적용되는 상기 반도체 공정용 조성물에 통합되어 적용될 수 있고, 상기 반도체 제조방법의 다른 구성, 예를 들어, 상기 정반 및 상기 캐리어 등의 구조 및 구동과 관련하여 기술적 목적의 달성 측면에서 유리한 상호 작용을 이룰 수 있다.
도 2를 참조할 때, 일 구현예에서, 상기 반도체 소자의 제조방법은 상기 연마패드(110)의 연마면을 컨디셔너(170)를 통해 가공하는 단계를 더 포함할 수 있다. 상기 연마패드(110)의 연마면은 상기 반도체 공정용 조성물(150)이 지속적으로 공급되면서 화학적인 영향을 받으며, 이와 동시에 상기 연마 대상(130)의 피연마면과의 물리적 접촉으로 인하여 물리적인 영향을 받게 된다. 이러한 화학적/물리적 영향으로 인하여 상기 연마면의 상태가 변형되면 상기 피연마면에 대한 연마 성능을 균일하게 유지하기 어려울 수 있다. 상기 컨디셔너(170)를 통해 상기 연마면을 가공하는 단계는 상기 연마면이 연마에 적합한 상태를 일정하게 유지하는 데 기여할 수 있다.
예를 들어, 상기 컨디셔너(170)는 소정의 속도로 회전하면서 상기 연마면을 조면화하는 역할을 수행할 수 있다. 상기 컨디셔너(170)의 회전 속도는 예를 들어, 약 10rpm 내지 약 500rpm, 예를 들어, 약 50rpm 내지 약 500 rpm, 예를 들어, 약 100rpm 내지 약 500rpm, 예를 들어, 약 200rpm 내지 약 500rpm, 예를 들어, 약 200rpm 초과, 약 400rpm 미만일 수 있다.
상기 컨디셔너(170)는 상기 연마패드(110)의 연마면에 대하여 소정의 압력으로 가압되면서 회전할 수 있다. 예를 들어, 상기 컨디셔너(170)의 상기 연마면에 대한 가압 압력은 약 1psi 내지 약 20psi, 예를 들어, 약 1psi 내지 약 15psi, 예를 들어, 약 5psi 내지 약 15psi, 예를 들어, 약 5 psi 내지 약 10psi일 수 있다.
상기 컨디셔너(170)를 통하여 전술한 공정 조건 하에서 표면 처리함으로써 상기 연마면이 연마 공정 전체에 걸쳐 최적의 표면 상태를 유지할 수 있고, 상기 반도체 공정용 조성물(150)의 인가 조건 하에서 연마 수명이 장기화되는 효과를 얻을 수 있다.
이하에서는 본 발명의 구체적인 실시예를 제시한다. 다만, 하기에 기재된 실시예는 본 발명을 구체적으로 예시하거나 설명하기 위한 것에 불과하고, 이로 인해 본 발명의 권리 범위가 제한 해석되지 않으며, 본 발명의 권리 범위는 청구 범위에 의해서 결정되는 것이다.
제조예 1
연마 입자의 제조(실시예 1)
약 산성 콜로이달 실리카는 전구체로 물 유리를 사용하고, 촉매로 KOH를 사용하여 제조할 수 있다. 구체적으로, 물 유리에 KOH를 첨가하여 pH를 10인 염기 조건으로 조절하였다. 상기 염기 조건 하에서, SiO가 형성되며, 시드를 형성하고, 이후 입자로 성장하였다. 이후, 질산을 소량 첨가하고, 이온교환 수지로 deionization를 이용하여 불필요한 금속 이온을 제거하여 약산성 콜로이달 실리카를 제조하였다. 상기 약 산성 콜로이달 실리카는 pH 6이며, 제타 전위(zeta potential)가 -24mV이고, 평균입경(D50)이 41nm이다.
상기 약 산성 콜로이달 실리카를 1,700rpm으로 교반하면서, 아세트산을 및 아미노실란인 3-아미노프로필트리에톡시실란(APTES)를 100 ml/min의 속도로 조금씩 첨가 동시 투하하여, pH가 3.8인 약 산성 표면 개질 콜로이달 실리카를 제조하였다.
실시예 2 내지 3
상기 제조예 1을 바탕으로 제조하되, 상기 약산성 콜로이달 실리카, 아미노 실란 및 아세트산 투입량은 하기 표 1과 같이 포함하도록 약 산성 표면 개질 콜로이달 실리카를 제조하였다.
비교예 1
pH가 9이고, 제타 전위가 -52mV인 강염기 콜로이달 실리카가 준비하였다. 상기 강 염기 콜로이달 실리카를 1,700rpm으로 교반하며, 질산을 첨가하여, pH가 2.3인 강 산성 콜로이달 실리카를 제조하였다. 상기 아세트산은 50 ml/sec로 빠르게 투입하였다.
상기 강 산성 콜로이달 실리카를 1,700rpm으로 교반하고, 아미노실란인 3-아미노프로필트리에톡시실란(APTES) 및 질산을 조금씩 첨가하여, 표면 개질된 콜로이달 실리카로 제조하였다.
비교예 2
강 염기 콜로이달 실리카에 아세트산을 첨가 시 1 ml/sec의 투입 속도를 유지한 것을 제외하고 비교예 1과 동일하게 제조하였다.
비교예 3
pH가 6에서 제타 전위가 -12mV인 중성 용액에 분산된 콜로이달 실리카를 준비하였다. 상기 중성 콜로이달 실리카는 고속으로 교반되고, 그 상태에서, 상기 중성 콜로이달 실리카에 질산을 첨가하여, pH가 2.3인 강 산성 콜로이달 실리카가 제조하였다.
상기 강 산성 콜로이달 실리카는 고속으로 교반되고, 고속으로 교반되는 상태에서, 상기 강 산성 콜로이달 실리카에 아미노실란인 3-아미노프로필트리에톡시실란(APTES) 및 질산을 조금씩 첨가하여, 표면 개질된 콜로이달 실리카를 제조하였다.
비교예 4
pH가 9이고, 제타 전위가 -52mV인 강염기 용액에 분산된 콜로이달 실리카가 준비하였다. 상기 중성 콜로이달 실리카를 1,700rpm으로 교반하며, 질산을 첨가하여, pH가 2.3인 강 산성 콜로이달 실리카가 제조하였다.
상기 강 산성 콜로이달 실리카를 1,700rpm으로 교반하고, 아미노실란인 3-아미노프로필트리에톡시실란(APTES) 및 질산을 조금씩 첨가하여, 표면 개질된 콜로이달 실리카로 제조하였다.
상기 실시예 및 비교예의 표면 개질된 콜로이달 실리카를 제조하기 위한 구성 성분의 함량 및 pH에 따른 제타 전위 값은 하기 표 1과 같다. 측정된 제타 전위 값으로, 하기 식 1에 의한 값도 도출하였다.
[식 1]
제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
상기 식 1과 동일한 방식을 이용하여 하기와 같이 식 2 내지 4에 대한 값도 도출하였다.
[식 2]
제타 전위 변화율 = |(Z6-Z4)/(p6-p4)|
여기서, 상기 p6은 pH 6이고, 상기 p4는 pH 4이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z4는 상기 pH 4에서의 제타 전위이다.
[식 3]
제타 전위 변화율 = |(Z6-Z1)/(p6-p1)|
여기서, 상기 p6은 pH 6이고, 상기 p1는 pH 1이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z1는 상기 pH 1에서의 제타 전위이다.
[식 4]
제타 전위 변화율 = |(Z6-Z2)/(p6-p2)|
여기서, 상기 p6은 pH 6이고, 상기 p2는 pH 2이고,
상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z2는 상기 pH 2에서의 제타 전위이다.
하기 제타 전위 변화율은 상기 식 1과 같은 방식으로, 계산하였으며, 구체적으로 1 내지 2 변화율은 (pH 1에서의 제타 전위- pH 2에서의 제타 전위)/(pH 2- pH 1)로 계산하였으며, 다른 값도 동일한 방식을 이용하여 계산하였다.
　 실시예 1 실시예 2 실시예 3 비교예 1 비교예 2 비교예 3 비교예 4
콜로이달 실리카 100 100 100 100 100 100 100
아미노실란 0.4 0.4 0.2 0.4 0.6 0.1 0.6
아세트산 0.2 0.1 0.1 0.03 0.3 - -
질산 - - - - - 0.01 0.02
pH 별 제타전위
(mV)		 pH 1 31 41 23 19 31 21 18
pH 2 28 42 19 14 29 18 17
pH 3 25 39 14 15 26 14 15
pH 4 24 36 12 13 24 12 11
pH 5 -5 -6 -6 -3 -4 -7 -1
pH 6 -22 -24 -21 -5 -8 -12 -20
pH 9 - - - -52 -52 - -52
공정 상 제타전위 변화* 46 60 33 66 81 30 69
(|mV|)
제타전위 변화율
(mV/pH)		 1 내지 2 변화율　 3 -1 4 5 2 3 1
2 내지 3 변화율 3 3 5 -1 3 4 2
3 내지 4 변화율 1 3 2 2 2 2 4
4 내지 5 변화율 29 42 18 26 28 19 12
식 1 17 18 15 2 4 5 19
식 2 23 30 16.5 9 16 12 15.5
식 3 10.6 13 8.8 4.8 7.8 6.6 7.6
식 4 12.5 16.5 10 4.75 9.25 7.5 9.25
연마율(Oxide, Å/min) 1824 1632 1845 1823 1722 1813 1532
(단위 중량부, 아미노실란 및 아세트산은 콜로이달 실리카 100 중량부에 대한 중량부이다)
* 실시예 1 내지 3은 pH 6 에서 pH 4 로 변할 때의 제타 전위 변화이고, 비교예 1 내지 3은 pH 6에서 pH 2로 변할 때의 제타 전위 변화이다.
제조예 2
반도체 공정용 조성물의 제조
상기 실시예1 내지 비교예 6에서 제조된 연마 입자를 이용하고, 상기 연마 입자에 글라이신(Glycine, 윤우케미칼社, A3-10), 솔비톨(Sorbitol, 윤우케미칼社, GC-30) 및 불소계 계면활성제(Chemours, FS-30)을 혼합하였다. 구체적으로 상기 연마 입자3 중량%, 글리신 0.1 중량%, 솔비톨 용액 2 중량% 및 불소계 계면활성제 0.0025 중량% 및 나머지 초순수 용매를 혼합하여 반도체 공정용 조성물을 제조하였다.
실험 방법
(1) LPC 측정
각 샘플을 100 ml씩 준비하고 거품 제거를 위해 2시간 동안 에이징 하였다. 샘플 측정 전에 장비의 line 전체를 초순수로 세척하였다. 하기의 장비 및 조건으로, 희석된 샘플을 5회 이상 측정 진행하여 평균 값을 계산하였다.
장비명: accusizer Fx Nano(PSSA 사)
flow rate: 15㎖/min
채널 수: 32
Light Extinction collection time: 60초
초기 농도: 4000개/㎖
최소 크기: 0.56㎛
최대 크기: 20㎛
(2) Defect 측정
도 1을 참조할 때, 실리콘 기판(10) 상에 층간 절연막인 SiO2 산화막을 포함하며, 상기 층간 절연막을 식각하여 형성된 콘택홀을 포함하고, 상기 콘택홀을 포함한 기판의 전면에 Ti/TiN(접착층/확산방지층)과 같은 금속 배리어막(30)을 포함하고, 상부에 컨택홀이 완전히 매립되도록 형성된 텅스텐(W)막을 포함하는 웨이퍼를 준비하였다. 도 2에 도시된 바와 같이, 연마 대상(130)으로서 상기 패턴 웨이퍼를 피연마면이 하부를 향하도록 캐리어(160)에 수용시켰다. 연마면이 상부를 향하도록 연마패드(110)가 장착된 정반(120)에 대하여 상기 피연마면과 상기 연마면이 맞닿도록 상기 캐리어(160)를 위치시킨 후 60초 동안 상기 캐리어(160)의 상기 연마면에 대한 가압 압력 3.0psi, 상기 캐리어(160)의 회전 속도 93rpm, 상기 정반(120)의 회전 속도 87rpm로 각 구성을 동작시키고, 상기 연마면에 대하여 상기 실시예 및 상기 비교예 각각의 반도체 공정용 조성물을 유속 300ml/min의 조건으로 인가하면서 연마를 수행하였다. 연마 완료 후 브러쉬(Brush) 회전 속도 500rpm으로 60초 동안 2,000cc/min 분사 조건으로 세정액을 분사하면서 클리닝(cleaning) 공정을 진행하였다. 클리닝 공정이 완료된 패턴 웨이퍼는 웨이퍼 풉(foup)에 밀폐된 상태에서 SKC社에서 보유 중인 AIT-XP+ 장비를 사용하여 총 결함수 (total defect)를 측정하였다. 상기 연마 조건 하에서 연마 후의 두께를 측정하여 연마율(Å/min)을 산출하였다.
LPC 결함 수 연마율
(Oxide, Å/min))
1㎛< 3㎛< 5㎛<
실시예 1 1944 630 284 243 1,824
실시예 2 1824 423 143 181 1,632
실시예 3 2214 821 344 269 1,845
비교예 1 7421 2423 724 1785 1,823
비교예 2 4421 1872 435 2783 1,722
비교예 3 8241 3114 921 3482 1,813
비교예 4 3423 1142 587 5529 1,532
상기 표 2에 의하면, 본 발명의 실시예 1 내지 3의 연마 조성물을 이용하여 연마 공정을 진행하는 경우, 발생된 결함 수가 비교예들과 큰 차이를 나타냈다. 구체적으로, 실시예 1의 경우, 결함수가 243개이며, 실시예 2는 181개이고, 실시예 3은 269개이다. 반면, 비교예 1은 1785개이고, 비교예 2는 2783개이며, 비교예 3은 3482개이고, 비교예 4는 5529개로 확인되었다.
상기와 같은 결함수에서 큰 차이를 나타내는 것은, LPC 분석 결과에 의해 비교가 가능하다. 실시예 1은 5㎛ 초과인 입자가 284개이고, 3㎛ 초과인 입자는 630개이며, 실시예 2는 5㎛ 초과인 입자가 143개이고, 3㎛ 초과인 입자는 423개이며, 실시예 3은 5㎛ 초과인 입자가 344개이고, 3㎛ 초과인 입자는 821개인 반면, 비교예 1은 5㎛ 초과인 입자가 724개이고, 3㎛ 초과인 입자는 2,423개이며, 비교예 2는 5㎛ 초과인 입자가 435개이고, 3㎛ 초과인 입자는 1,872개이며, 비교예 3은 5㎛ 초과인 입자가 921개이고, 3㎛ 초과인 입자는 3,114개이며, 비교예 4는 5㎛ 초과인 입자가 587개이고, 3㎛ 초과인 입자는 1,142개로 입자 크기에서 큰 차이를 나타냈다.
또한, 산화막에 대한 연마율을 측정한 결과에 의하면, 실시예 1은 1,824Å/min이고, 실시예 2는 1,632Å/min이고, 실시예 3은 1,845Å/min이며, 비교예 1 내지 4의 경우에도, 1,823Å/min, 1,722Å/min, 1,813Å/min 및 1,532Å/min으로 큰 차이를 나타내지 않음을 확인하였다.
이는, 종래 반도체 공정용 조성물에 포함되는 연마 입자와 비교하여, 본 발명의 연마 입자를 포함하는 반도체 공정용 조성물은 연마 성능은 동등 또는 그 이상이고, 디펙 등의 결함 발생은 낮출 수 있음을 의미할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 기판
20: SiO2 산화막
30: 금속 배리어막
40: 텅스텐막
D1: 비아의 직경
D2: 도체 충전 전극의 직경
T1: 제2 실리콘 질화막의 두께
21: 제1 실리콘 질화막
22: 제2 실리콘 질화막
110: 연마패드
120: 정반
130: 연마 대상
140: 공급 노즐
150: 반도체 공정용 조성물
160: 캐리어
170: 컨디셔너
200: 약산성 용액에 분산된 콜로이달 실리카의 제타 전위 변화
210: 약산성 용액에 분산된 콜로이달 실리카
220: 강산성 용액에 분산된 콜로이달 실리카
230: 강산성 용액에 분산된 표면 개질 콜로이달 실리카
300: 강염기 용액에 분산된 콜로이달 실리카의 제타 전위 변화
310: 강염기 용액에 분산된 콜로이달 실리카
320: 강산성 용액에 분산된 콜로이달 실리카
330: 강산성 용액에 분산된 표면 개질 콜로이달 실리카
400: 제타 전위 값이 양(+)의 값을 나타내도록 표면 처리된 연마 입자
410: 제타 전위 값이 음(-)의 값을 나타내도록 표면 처리된 연마 입자

Claims (10)

  1. 연마 입자를 포함하고,
    상기 연마 입자는 pH 6에서, 제타 전위가 -50mV 내지 -10mV이고, 하기의 식 1로 표시되는 제타 전위 변화율이 6 mV/pH 내지 30mV/pH인
    반도체 공정용 조성물:
    [식 1]
    제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
    여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
    상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
  2. 제1항에 있어서,
    상기 연마 입자는 pH가 pH2 내지 pH4일 때, 양(+)의 제타 전위 값을 갖도록 표면 처리되는
    반도체 공정용 조성물.
  3. 제2항에 있어서,
    상기 연마 입자는 제타 전위가 10mV 내지 50mV인
    반도체 공정용 조성물.
  4. 제1항에 있어서,
    상기 연마 입자는 실리카(Silica, SiO2), 세리아(Ceria, CeO2), 알루미나(Alumina, Al2O3), 지르코니아(Zirconia, ZrO2) 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함하는,
    반도체 공정용 조성물.
  5. 제1항에 있어서,
    상기 반도체 공정용 조성물은 유기산, 폴리올, 계면활성제 및 이들의 조합으로 이루어진 군으로부터 선택되는 적어도 1종 이상의 첨가제를 추가로 포함하는
    반도체 공정용 조성물.
  6. 제타 전위가 -50mV 내지 -10mV인 약 산성의 연마입자에 산성 용액을 첨가하여 pH 2 내지 pH 4로 조절하는 단계; 및
    상기 pH가 조절된 연마 입자를 교반하며, 상기 연마 입자에 유기 성분 및 유기산을 첨가하는 단계를 포함하며,
    상기 연마 입자는 하기의 식 1로 표시되는 제타 전위 변화율이 6mV/pH 내지 30mV/pH인
    반도체 공정용 조성물의 제조 방법:
    [식 1]
    제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
    여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
    상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
  7. 제6항에 있어서,
    상기 약산성의 연마 입자는 1,500 rpm 내지 2,000 rpm으로 교반되는
    반도체 공정용 조성물의 제조 방법.
  8. 제6항에 있어서,
    상기 유기 성분은 아미노 실란(Amino silane), 알콕시 실란(Alkoxy silane), 에톡시 실란(Ethoxy, silane), 에폭시 실란(Epoxy silane) 및 이들의 조합으로 이루어진 군으로부터 선택되는
    반도체 공정용 조성물의 제조 방법.
  9. 제6항에 있어서,
    상기 유기산은 질산(nitric acid), 아세트산(acetic acid), 포름산(formic acid), 벤조산(benzoic acid), 니코틴산(nicotinic acid), 피콜린산(picolinic acid), 알라닌(alanine), 페닐알라닌(phenylalanine) 발린(valine), 류신(leucine), 이소류신(isoleucine), 아르기닌(arginine), 아스파트산(aspartic acid), 시트르산(citric acid), 아디프산(adipic acid), 숙신산(succinic acid), 옥살산(oxalic acid), 글리신(glycine), 글루탐산(glutamic acid), 글루타르산(glutaric acid), 프탈산(phthalic acid), 히스티딘(histidine), 트레오닌(threonine), 세린(serine), 시스테인(cysteine), 메티오닌(methionine), 아스파라긴(asparagine), 티로신(tyrosine), 디요오드티로신(diiodotyrosine), 트립토판(tryptophan), 프롤린(proline), 옥시프롤린(oxyproline), 에틸렌디아민테트라아세트산(EDTA), 니트로트리아세트산(NTA), 이미노디아세트산(IDA) 및 이들의 조합으로 이루어진 군으로부터 선택되는
    반도체 공정용 조성물의 제조 방법.
  10. 연마면이 구비된 연마패드가 장착된 정반을 준비하는 단계;
    연마 대상을 수용한 캐리어를 준비하는 단계;
    상기 정반 및 상기 캐리어를 회전시키되, 상기 연마패드의 연마면과 상기 연마 대상의 피연마면이 서로 맞닿도록 배치한 상태에서 회전시키는 단계; 및
    상기 연마면 상에 반도체 공정용 조성물을 공급하는 단계; 를 포함하고,
    상기 반도체 공정용 연마 조성물은 연마 입자; 및 적어도 1종의 첨가제를 포함하고,
    상기 연마 입자는 하기의 식 1로 표시되는 제타 전위 변화율이 6mV/pH 내지 30mV/pH인
    반도체 소자의 제조 방법:
    [식 1]
    제타 전위 변화율(mV/pH) = |(Z6-Z5)/(p6-p5)|
    여기서, 상기 p6은 pH 6이고, 상기 p5는 pH 5이고,
    상기 Z6은 상기 pH 6에서의 제타 전위이고, 상기 Z5는 상기 pH 5에서의 제타 전위이다.
KR1020220008308A 2022-01-20 2022-01-20 반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법 KR20230112263A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220008308A KR20230112263A (ko) 2022-01-20 2022-01-20 반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법
CN202310072545.2A CN116515400A (zh) 2022-01-20 2023-01-17 半导体工艺用组合物、其制造方法和半导体器件制造方法
TW112102489A TWI847508B (zh) 2022-01-20 2023-01-19 半導體製程用組合物、其製造方法和使用其的半導體裝置製造方法
JP2023006751A JP2023106354A (ja) 2022-01-20 2023-01-19 半導体工程用組成物、その製造方法およびこれを用いた半導体素子の製造方法
US18/099,031 US20230227696A1 (en) 2022-01-20 2023-01-19 Composition for semiconductor process, method for preparing the same and method for preparing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220008308A KR20230112263A (ko) 2022-01-20 2022-01-20 반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법

Publications (1)

Publication Number Publication Date
KR20230112263A true KR20230112263A (ko) 2023-07-27

Family

ID=87162597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220008308A KR20230112263A (ko) 2022-01-20 2022-01-20 반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법

Country Status (4)

Country Link
US (1) US20230227696A1 (ko)
JP (1) JP2023106354A (ko)
KR (1) KR20230112263A (ko)
CN (1) CN116515400A (ko)

Also Published As

Publication number Publication date
CN116515400A (zh) 2023-08-01
US20230227696A1 (en) 2023-07-20
TW202330826A (zh) 2023-08-01
JP2023106354A (ja) 2023-08-01

Similar Documents

Publication Publication Date Title
EP2533274B1 (en) Aqueous dispersion for chemical mechanical polishing, and chemical mechanical polishing method using same
EP3161095B1 (en) Copper barrier chemical-mechanical polishing composition
US20040065864A1 (en) Acidic polishing slurry for the chemical-mechanical polishing of SiO2 isolation layers
KR102394717B1 (ko) Cmp 연마제 및 그 제조방법, 그리고 기판의 연마방법
TWI636129B (zh) 低缺陷化學機械硏磨組成物
EP1994107A2 (en) Composition and method to polish silicon nitride
KR20170063563A (ko) 연마용 조성물 및 그것을 사용한 연마 방법
JP5333744B2 (ja) 化学機械研磨用水系分散体、化学機械研磨方法および化学機械研磨用水系分散体の製造方法
KR20180064018A (ko) 화학적 기계적 연마 슬러리 조성물 및 이를 이용한 반도체 소자의 제조방법
JP6251765B2 (ja) 研磨スラリー及びこれを用いた基板の研磨方法
EP2092034B1 (en) Chemical mechanical polishing slurry compositions, methods of preparing the same and methods of using the same
TW202104524A (zh) 具有增強的缺陷抑制並且在酸性環境中優先於二氧化矽選擇性地拋光氮化矽之化學機械拋光組成物及方法
KR20230112263A (ko) 반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법
KR101252390B1 (ko) 폴리실리콘막 연마용 슬러리 조성물
EP2069451B1 (en) Gallium and chromium ions for oxide removal rate enhancement
KR20170072524A (ko) 화학 기계적 연마 슬러리 조성물 및 이를 이용한 연마 방법
TW202106845A (zh) 化學機械拋光組成物及優先於二氧化矽拋光氮化矽並同時抑制對二氧化矽的損傷之方法
KR102410845B1 (ko) 반도체 공정용 조성물 및 이를 이용한 반도체 소자 제조방법
US20020127954A1 (en) Process for the chemical-mechanical polishing of isolation layers produced using the STI technology, at elevated temperatures
KR102544609B1 (ko) 텅스텐 막 연마 슬러리 조성물
KR100442549B1 (ko) 연마성능이 우수하고 안정성이 향상된, 금속 연마를 위한ｃｍｐ용 슬러리 조성물 및 그 제조방법
CN116731613A (zh) 一种二氧化硅介电层化学机械抛光液及其应用
TW202027175A (zh) 用於拋光鎢的化學機械拋光液
JP2022511535A (ja) 銅バリアｃｍｐのための組成物および方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal